WO2019239742A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2019239742A1
WO2019239742A1 PCT/JP2019/018149 JP2019018149W WO2019239742A1 WO 2019239742 A1 WO2019239742 A1 WO 2019239742A1 JP 2019018149 W JP2019018149 W JP 2019018149W WO 2019239742 A1 WO2019239742 A1 WO 2019239742A1
Authority
WO
WIPO (PCT)
Prior art keywords
pad
wiring
connection wiring
inorganic film
semiconductor device
Prior art date
Application number
PCT/JP2019/018149
Other languages
English (en)
French (fr)
Inventor
綱島　貴徳
Original Assignee
株式会社ジャパンディスプレイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ジャパンディスプレイ filed Critical 株式会社ジャパンディスプレイ
Publication of WO2019239742A1 publication Critical patent/WO2019239742A1/ja
Priority to US17/120,317 priority Critical patent/US11393852B2/en
Priority to US17/840,621 priority patent/US12027534B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/06—Electrode terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices

Definitions

  • Embodiments described herein relate generally to a semiconductor device.
  • Display devices such as liquid crystal display devices and organic electroluminescence display devices are used in various fields.
  • flexible display devices have been developed that can be bent by using a flexible substrate.
  • the inorganic film may be cracked.
  • a technique of covering the upper and lower sides of the wiring with an organic film is disclosed.
  • An object of the present embodiment is to provide a semiconductor device capable of suppressing a decrease in yield.
  • a panel including an inorganic film, a first pad and a second pad located on the inorganic film, a first connection wiring electrically connected to the first pad, A second connection wiring electrically connected to the second pad, and a wiring substrate positioned on the panel, wherein the inorganic film overlaps the first connection wiring.
  • a second extraction portion that overlaps the second connection wiring, and a first extension portion between the first extraction portion and the second extraction portion, and the first extraction portion and the second extraction portion.
  • the punched-out portion and the first extending portion are provided with a semiconductor device extending to the first side of the panel.
  • FIG. 1 is a plan view showing the configuration of the display device of the present embodiment.
  • FIG. 2 is a plan view showing a configuration around the first side of the display panel shown in FIG.
  • FIG. 3 is a cross-sectional view of the display panel along the line AB shown in FIG.
  • FIG. 4 is a cross-sectional view of the display panel taken along the line CD shown in FIG.
  • FIG. 5 is a plan view showing a comparative example with respect to the present embodiment.
  • FIG. 6 is a cross-sectional view showing a comparative example with respect to a modification of the present embodiment.
  • FIG. 7 is a plan view showing a modification of the present embodiment.
  • FIG. 8 is a cross-sectional view of the display panel along the line EF shown in FIG.
  • FIG. 9 is a cross-sectional view of the display panel along the line GH shown in FIG.
  • the main configuration of this embodiment can be used for a flexible display device, a fingerprint sensor, or the like.
  • the configuration of the present embodiment will be described using a display device as an example.
  • This display device can be used for various devices such as a smartphone, a tablet terminal, a mobile phone terminal, a notebook type personal computer, an in-vehicle device, and a game device.
  • the present embodiment is a self-luminous display device such as a liquid crystal display device or an organic electroluminescence display device, an electronic paper display device having an electrophoretic element or the like, and a display device using MEMS (Micro Electro Mechanical Systems).
  • MEMS Micro Electro Mechanical Systems
  • it can be applied to various display devices such as a display device using electrochromism.
  • FIG. 1 is a plan view showing the configuration of the display device DSP of the present embodiment.
  • first direction X, second direction Y, and third direction Z are orthogonal to each other, they may intersect at an angle other than 90 degrees.
  • the first direction X and the second direction Y correspond to the direction parallel to the main surface of the substrate constituting the display device DSP, and the third direction Z corresponds to the thickness direction of the display device DSP.
  • the direction toward the tip of the arrow indicating the third direction Z is referred to as “up”, and the direction opposite from the tip of the arrow is referred to as “down”.
  • the second member above the first member and “the second member below the first member”
  • the second member may be in contact with the first member or separated from the first member. May be.
  • viewing the XY plane defined by the first direction X and the second direction Y from the tip side of the arrow indicating the third direction Z is referred to as a plan view.
  • the display device DSP includes a display panel PNL and a flexible printed circuit board FPC.
  • the display panel PNL includes a first substrate SUB1 and a second substrate SUB2.
  • the first substrate SUB1 and the second substrate SUB2 face each other in the third direction Z.
  • the display panel PNL includes a display area DA that displays an image and a frame-shaped non-display area NDA that surrounds the display area DA.
  • the first substrate SUB1 includes a pad PD and an inorganic film IL. Further, the first substrate SUB1 has a mounting part MT outside the region overlapping the second substrate SUB2. The pad PD is located in the mounting part MT.
  • the inorganic film IL is indicated by oblique lines in FIG.
  • the inorganic film IL has a first end portion ILE1 and a second end portion ILE2 extending in the first direction X, and a third end portion ILE3 and a fourth end portion ILE4 extending in the second direction Y.
  • the first end ILE1 is formed in a comb shape.
  • the display panel PNL includes a first side E1 and a second side E2 that extend in the first direction X, and a third side E3 and a fourth side E4 that extend in the second direction Y.
  • the second end ILE2 is located closer to the first side E1 than the second side E2, the third end ILE3 is located closer to the fourth side E4 than the third side E3, and the fourth end ILE4 is located on the fourth side. It is located on the third side E3 side from E4.
  • the display panel PNL is cut into a single panel from a large size by laser trimming or dicing in the manufacturing process. At this time, if the inorganic film IL is positioned on the cut line, the inorganic film IL may be cracked. In addition, the generated crack may progress to the display area DA. Therefore, it is desirable that the inorganic film IL is not arranged on the cut line. In the example shown in FIG.
  • the cut lines of the display panel PNL correspond to the first side E1, the second side E2, the third side E3, and the fourth side E4.
  • the inorganic film IL is not located at a position overlapping the second side E2, the third side E3, and the fourth side E4.
  • the flexible printed circuit board FPC is located on the display panel PNL and is electrically connected to the display panel PNL.
  • the flexible printed circuit board FPC is mounted on the mounting portion MT and overlaps the first side E1.
  • the width along the first direction X of the flexible printed circuit board FPC is smaller than the width along the first direction X of the display panel PNL.
  • the flexible printed circuit board FPC is, for example, a flexible flexible board.
  • FIG. 2 is a plan view showing a configuration around the first side E1 of the display panel PNL shown in FIG.
  • the first pad PD1, the second pad PD2, and the third pad PD3 are located on the inorganic film IL.
  • the first pad PD1, the second pad PD2, and the third pad PD3 are arranged in parallel in the first direction X in this order.
  • the display panel PNL includes a signal wiring SWR1 connected to the first pad PD1, a signal wiring SWR2 connected to the second pad PD2, and a signal wiring SWR3 connected to the third pad PD3.
  • connection wiring WR11 electrically connected to the first pad PD1
  • second connection wiring WR12 electrically connected to the second pad PD2
  • third connection wiring WR12 electrically connected to the pad PD3.
  • third connection wiring WR13 electrically connected to the pad PD3.
  • the inorganic film IL includes a first extraction portion CP1, a second extraction portion CP2, a third extraction portion CP3, a first extension portion EP1 between the first extraction portion CP1 and the second extraction portion CP2, and a second extraction portion CP2.
  • a second extending portion EP2 is provided between the two punched portions CP2 and the third punched portion CP3.
  • the first punched portion CP1, the second punched portion CP2, and the third punched portion CP3 are arranged in parallel in the first direction X.
  • the first punched portion CP1 is parallel to the second direction Y of the first pad PD1
  • the second punched portion CP2 is parallel to the second direction Y of the second pad PD2
  • the third punched portion CP3 is parallel to the second direction Y of the third pad PD3.
  • the first cutout portion CP1 overlaps with the first connection wiring WR11
  • the second cutout portion CP2 overlaps with the second connection wiring WR12
  • the third cutout portion CP3 overlaps with the third connection wiring WR13.
  • the first extension part EP1 is located between the first connection wiring WR11 and the second connection wiring WR12 in a plan view
  • the second extension part EP2 is connected to the second connection wiring WR12 and the third connection in a plan view. It is located between the connection wiring WR13.
  • the first punched portion CP1, the second punched portion CP2, the third punched portion CP3, the first extending portion EP1, and the second extending portion EP2 extend to the first side E1 of the display panel PNL.
  • FIG. 3 is a cross-sectional view of the display panel PNL along the line AB shown in FIG.
  • the display panel PNL includes an insulating substrate 10, an inorganic film IL, a signal wiring SWR1, an insulating film 14, an insulating film 15, and a first pad PD1.
  • the insulating substrate 10 is, for example, a flexible resin substrate, and is formed using, for example, polyimide.
  • the inorganic film IL is located on the insulating substrate 10.
  • the inorganic film IL includes an insulating film 11 stacked on the insulating substrate 10, an insulating film 12 stacked on the insulating film 11, and an insulating film 13 stacked on the insulating film 12.
  • the signal wiring SWR1 is located on the inorganic film IL.
  • the insulating film 14 is located on the signal wiring SWR1.
  • the first pad PD1 is located on the signal wiring SWR1.
  • the first pad PD1 has a first transparent electrode EL1 and a second transparent electrode EL2 disposed on the first transparent electrode EL1.
  • the first transparent electrode EL1 is in contact with the signal wiring SWR1.
  • the first transparent electrode EL1 and the second transparent electrode EL2 are formed of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO).
  • ITO indium tin oxide
  • IZO indium zinc oxide
  • the insulating film 15 covers the insulating film 14 and is in contact with the signal wiring SWR1, the first pad PD1, and the inorganic film IL.
  • the insulating film 15 is interposed between the first transparent electrode EL1 and the second transparent electrode EL2 in a part of the first pad PD1.
  • the insulating film 11, the insulating film 12, the insulating film 13, and the insulating film 15 are inorganic insulating films formed of an inorganic insulating material such as silicon oxide, silicon nitride, or silicon oxynitride, and have a single layer structure. Alternatively, a multilayer structure may be used.
  • the insulating film 14 is an organic insulating film formed of an organic insulating material such as an acrylic resin, for example.
  • the flexible printed circuit board FPC includes a base substrate 100 and a first connection wiring WR11.
  • the first connection wiring WR11 is located under the base substrate 100.
  • the display panel PNL and the flexible printed circuit board FPC are electrically connected and bonded to each other via an anisotropic conductive film 3 which is a conductive material.
  • the anisotropic conductive film 3 includes conductive particles CP dispersed in an adhesive. For this reason, with the anisotropic conductive film 3 interposed between the flexible printed circuit board FPC and the display panel PNL, the flexible printed circuit board FPC and the display panel PNL are pressurized from above and below in the third direction Z and heated. By doing so, both are electrically and physically connected.
  • the anisotropic conductive film 3 is in contact with and electrically connected to the first pad PD1.
  • the anisotropic conductive film 3 is in contact with and electrically connected to the first connection wiring WR11.
  • the first connection wiring WR11 is electrically connected to the first pad PD1 via the anisotropic conductive film 3. Further, since the conductive particles CP are crushed between the first pad PD1 and the first connection wiring WR11, the diameter in the second direction Y is larger than the diameter in the third direction Z.
  • the residue RD may remain during the manufacturing process due to the step of the inorganic film IL.
  • the residue RD is formed of, for example, a conductive material that could not be removed when forming a conductive layer such as the first signal wiring SWR1 or the first pad PD1.
  • the inorganic film IL is patterned at once after the insulating films 11 to 13 are stacked. Therefore, when the inorganic film IL is patterned before forming the first signal wiring SWR1, the residue RD is formed by the material of the first signal wiring SWR1 and the material of the first pad PD1.
  • the residue RD is formed by the material of the first pad PD1.
  • Such a residue RD may be electrically connected to the first connection wiring WR11 of the flexible printed circuit board FPC.
  • the residue RD and the first connection wiring WR11 may be conducted through the anisotropic conductive film 3, or may be conducted by being in direct contact with each other.
  • FIG. 4 is a cross-sectional view of the display panel PNL along the line CD shown in FIG.
  • the first punched portion CP1, the second punched portion CP2, and the third punched portion CP3 penetrate to the insulating substrate 10.
  • the residue RD may remain on the step between the inorganic film IL and the insulating substrate 10, but does not remain on the inorganic film IL.
  • the insulating film 15 may be disposed on the first extension part EP1 and the second extension part EP2.
  • FIG. 5 is a plan view showing a comparative example with respect to the present embodiment.
  • the configuration shown in FIG. 5 is different from the configuration shown in FIG. 2 in the configuration of the inorganic film IL.
  • the inorganic film IL has a fourth cutout CP4.
  • the fourth cutout CP4 extends over a position overlapping the first connection wiring WR11, the second connection wiring WR12, and the third connection wiring WR13.
  • a residue RD remains at the boundary portion BR of the fourth punched portion CP4.
  • the residue RD extends in the first direction X along the boundary portion BR of the fourth extraction portion CP4.
  • the residue RD may be connected to the first connection wiring WR11, the second connection wiring WR12, and the third connection wiring WR13. Further, since the residue RD extends between the first connection wiring WR11, the second connection wiring WR12, and the third connection wiring WR13 in the first direction X, the first connection wiring WR11 and the second connection wiring WR12. The third connection wiring WR13 may become conductive with each other.
  • the inorganic film IL has the first extending portion EP1 and the second extending portion EP2 as shown in FIG.
  • the residue RD does not remain at a position overlapping the first extension part EP1 and the second extension part EP2. Therefore, it is possible to suppress the residue RD from undesirably connecting between the first connection wiring WR11 and the second connection wiring WR12 and between the second connection wiring WR12 and the third connection wiring WR13. Therefore, it is possible to suppress a decrease in manufacturing yield.
  • the inorganic film IL overlapping the first side E1 of the display panel PNL can be reduced. Therefore, even when a crack occurs in the first extension part EP1 and the second extension part EP2 when the first side E1 is cut, the first extension part EP1 and the second extension part EP2 Since the shape is elongated, it is possible to prevent the crack from progressing to the display area DA side.
  • FIG. 6 is a cross-sectional view showing a comparative example with respect to a modification of the present embodiment.
  • the configuration shown in FIG. 6 is particularly different from the configuration shown in FIG. 5 in that the display panel PNL includes the first short ring wiring SR1, the second short ring wiring SR2, and the third short ring wiring SR3. It is different.
  • the first short ring line SR1 is connected to the first pad PD1, the second short ring line SR2 is connected to the second pad PD2, and the third short ring line SR3 is connected to the third pad PD3.
  • Such short ring wirings SR1 to SR3 are connected to each other before the first side E1 is cut, thereby discharging static electricity generated in the manufacturing process and suppressing electrostatic breakdown of the display panel PNL.
  • the first short ring line SR1, the second short ring line SR2, and the third short ring line WR3 extend to the first side E1 of the display panel PNL.
  • the inorganic film IL has a cutout part CP11 to CP14 and an extension part EP11 to EP13.
  • the extension part EP11 is located between the extraction part CP11 and the extraction part CP12
  • the extension part EP12 is located between the extraction part CP12 and the extraction part CP13
  • the extension part EP13 is connected to the extraction part CP13. It is located between the extraction part CP14.
  • the extension part EP11 overlaps with the first short ring wiring SR1, the extension part EP12 overlaps with the second short ring wiring SR2, and the extension part EP13 overlaps with the first short ring wiring SR3. That is, the first short ring wiring SR1, the second short ring wiring SR2, and the third short ring wiring WR3 are covered with the inorganic film IL so as not to be exposed.
  • Residue RD is formed in the cutout portions CP11 to CP14. That is, the residue RD remains also between the first connection wiring WR11 and the second connection wiring WR12 and between the second connection wiring WR12 and the third connection wiring WR13. For this reason, there is a possibility that the connection between the first connection wiring WR11 and the second connection wiring WR12 and the connection between the second connection wiring WR12 and the third connection wiring WR13 are conducted.
  • FIG. 7 is a plan view showing a modification of the present embodiment.
  • the configuration shown in FIG. 7 is different from the configuration shown in FIG. 2 in that the display panel PNL includes a first short ring wiring SR1, a second short ring wiring SR2, and a third short ring wiring SR3. ing.
  • the first short ring line SR1 extends to the first side E1 between the first punched portion CP1 and the second punched portion CP2, and is covered with the first extended portion EP1.
  • the second short ring wiring SR2 extends to the first side E1 between the second punched portion CP2 and the third punched portion CP23 and is covered with the second extended portion EP2.
  • the third short ring wiring SR3 is also covered with the inorganic film IL.
  • the first short ring wiring SR1, the second short ring wiring SR2, and the third short ring wiring SR3 are arranged along the shape of the inorganic film IL, and the first short ring is maintained while maintaining the above effect.
  • the ring wiring SR1, the second short ring wiring SR2, and the third short ring wiring SR3 can be covered with the inorganic film IL.
  • FIG. 8 is a cross-sectional view of the display panel PNL along the line EF shown in FIG.
  • the first short ring wiring SR ⁇ b> 1 is located between the insulating film 11 and the insulating film 12.
  • the first short ring wiring SR1 is made of, for example, polysilicon.
  • the display panel PNL includes a semiconductor layer formed of polysilicon between the insulating film 11 and the insulating film 12, and the semiconductor layer is a first short ring wiring. It can be formed in the same process as SR1.
  • the first short ring wiring SR1 may be formed of a metal material.
  • the signal wiring SWR1 is connected to the first short ring wiring SR1 through a contact hole CH formed in the insulating film 12 and the insulating film 13.
  • FIG. 9 is a cross-sectional view of the display panel PNL along the line GH shown in FIG.
  • the first short ring wiring SR1, the second short ring wiring SR2, and the third short ring wiring SR3 are disposed on the insulating film 11 and covered with the insulating film 12. In such a modification, the same effect as described above can be obtained.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)

Abstract

無機膜と、前記無機膜の上に位置する第１パッド及び第２パッドと、を備えるパネルと、前記第１パッドと電気的に接続された第１接続配線と、前記第２パッドと電気的に接続された第２接続配線と、を備え、前記パネルの上に位置する配線基板と、を備え、前記無機膜は、前記第１接続配線と重なる第１抜き部と、前記第２接続配線と重なる第２抜き部と、前記第１抜き部と前記第２抜き部との間に第１延出部と、を有し、前記第１抜き部、前記第２抜き部、及び、前記第１延出部は、前記パネルの第１辺まで延出する、半導体装置。

Description

半導体装置
　本発明の実施形態は、半導体装置に関する。
　液晶表示装置や有機エレクトロルミネッセンス表示装置などの表示装置は、各種分野で利用されている。近年では、フレキシブルな基板が用いられることによって折り曲げ可能に形成されたフレキシブル表示装置が開発されている。フレキシブル表示装置を折り曲げた際には、例えば、無機膜にクラックが生じる恐れがある。無機膜に生じたクラックが配線まで伝播して配線が断線するのを抑制するために、配線の上下を有機膜で覆う技術が開示されている。
特開２０１７－１８７５８１号公報
　本実施形態の目的は、歩留りの低下を抑制することが可能な半導体装置を提供することにある。
　本実施形態によれば、無機膜と、前記無機膜の上に位置する第１パッド及び第２パッドと、を備えるパネルと、前記第１パッドと電気的に接続された第１接続配線と、前記第２パッドと電気的に接続された第２接続配線と、を備え、前記パネルの上に位置する配線基板と、を備え、前記無機膜は、前記第１接続配線と重なる第１抜き部と、前記第２接続配線と重なる第２抜き部と、前記第１抜き部と前記第２抜き部との間に第１延出部と、を有し、前記第１抜き部、前記第２抜き部、及び、前記第１延出部は、前記パネルの第１辺まで延出する、半導体装置が提供される。
図１は、本実施形態の表示装置の構成を示す平面図である。 図２は、図１に示した表示パネルの第１辺の周辺の構成を示す平面図である。 図３は、図２に示したＡ－Ｂ線に沿った表示パネルの断面図である。 図４は、図２に示したＣ－Ｄ線に沿った表示パネルの断面図である。 図５は、本実施形態に対する比較例を示す平面図である。 図６は、本実施形態の変形例に対する比較例を示す断面図である。 図７は、本実施形態の変形例を示す平面図である。 図８は、図７に示したＥ－Ｆ線に沿った表示パネルの断面図である。 図９は、図７に示したＧ－Ｈ線に沿った表示パネルの断面図である。
　以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
　本実施形態の主要な構成は、フレキシブルな表示装置や指紋センサー等に用いることができる。本明細書においては、表示装置を例として本実施形態の構成について説明する。この表示装置は、例えば、スマートフォン、タブレット端末、携帯電話端末、ノートブックタイプのパーソナルコンピュータ、車載機器、ゲーム機器等の種々の装置に用いることができる。また、本実施形態は、液晶表示装置、有機エレクトロルミネッセンス表示装置等の自発光型の表示装置、電気泳動素子等を有する電子ペーパ型の表示装置、ＭＥＭＳ（Micro Electro Mechanical Systems）を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置など、種々の表示装置に適用可能である。
　図１は、本実施形態の表示装置ＤＳＰの構成を示す平面図である。　
　なお、図示された第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚは、互いに直交しているが、９０度以外の角度で交差していてもよい。第１方向Ｘ及び第２方向Ｙは、表示装置ＤＳＰを構成する基板の主面と平行な方向に相当し、第３方向Ｚは、表示装置ＤＳＰの厚さ方向に相当する。
　以下の説明において、第３方向Ｚを示す矢印の先端に向かう方向を「上」と称し、矢印の先端から逆に向かう方向を「下」と称する。「第１部材の上の第２部材」及び「第１部材の下の第２部材」とした場合、第２部材は、第１部材に接していてもよいし、第１部材から離間していてもよい。また、第３方向Ｚを示す矢印の先端側から第１方向Ｘ及び第２方向Ｙによって規定されるＸ－Ｙ平面をみることを平面視という。
　表示装置ＤＳＰは、表示パネルＰＮＬ及びフレキシブルプリント回路基板ＦＰＣを備えている。表示パネルＰＮＬは、第１基板ＳＵＢ１及び第２基板ＳＵＢ２を備えている。第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、第３方向Ｚに対向している。また、表示パネルＰＮＬは、画像を表示する表示領域ＤＡ、及び、表示領域ＤＡを囲む額縁状の非表示領域ＮＤＡを備えている。
　第１基板ＳＵＢ１は、パッドＰＤ及び無機膜ＩＬを備えている。また、第１基板ＳＵＢ１は、第２基板ＳＵＢ２と重なる領域よりも外側に実装部ＭＴを有している。パッドＰＤは、実装部ＭＴに位置している。
　無機膜ＩＬは、図１において斜線で示されている。無機膜ＩＬは、第１方向Ｘに延出する第１端部ＩＬＥ１及び第２端部ＩＬＥ２と、第２方向Ｙに延出する第３端部ＩＬＥ３及び第４端部ＩＬＥ４と、を有している。第１端部ＩＬＥ１は、櫛歯状に形成されている。また、表示パネルＰＮＬは、第１方向Ｘに延出する第１辺Ｅ１及び第２辺Ｅ２と、第２方向Ｙに延出する第３辺Ｅ３及び第４辺Ｅ４と、を有しており、第２端部ＩＬＥ２は第２辺Ｅ２より第１辺Ｅ１側に位置し、第３端部ＩＬＥ３は第３辺Ｅ３より第４辺Ｅ４側に位置し、第４端部ＩＬＥ４は第４辺Ｅ４より第３辺Ｅ３側に位置している。表示パネルＰＮＬは、製造工程において、レーザートリミングやダイシングによって大判から単個のパネルにカットされる。この際、カットライン上に無機膜ＩＬが位置していると、無機膜ＩＬにクラックが生じる恐れがある。また、生じたクラックが表示領域ＤＡに進行する恐れがある。そのため、無機膜ＩＬはカットライン上に配置されていないことが望ましい。なお、図１に示した例では、表示パネルＰＮＬのカットラインは、第１辺Ｅ１、第２辺Ｅ２、第３辺Ｅ３、第４辺Ｅ４に相当する。また、図示した例では、第２辺Ｅ２、第３辺Ｅ３、第４辺Ｅ４と重なる位置に無機膜ＩＬは位置していない。
　フレキシブルプリント回路基板ＦＰＣは、表示パネルＰＮＬの上に位置し、表示パネルＰＮＬと電気的に接続されている。フレキシブルプリント回路基板ＦＰＣは、実装部ＭＴに実装され、第１辺Ｅ１に重なっている。また、図示した例では、フレキシブルプリント回路基板ＦＰＣの第１方向Ｘに沿った幅は、表示パネルＰＮＬの第１方向Ｘに沿った幅より小さい。フレキシブルプリント回路基板ＦＰＣは、例えば可撓性を有するフレキシブル基板である。
　図２は、図１に示した表示パネルＰＮＬの第１辺Ｅ１の周辺の構成を示す平面図である。　
　第１パッドＰＤ１、第２パッドＰＤ２、第３パッドＰＤ３は、無機膜ＩＬの上に位置している。第１パッドＰＤ１、第２パッドＰＤ２、第３パッドＰＤ３は、この順に第１方向Ｘに並列している。また、表示パネルＰＮＬは、第１パッドＰＤ１に接続された信号配線ＳＷＲ１、第２パッドＰＤ２に接続された信号配線ＳＷＲ２、第３パッドＰＤ３に接続された信号配線ＳＷＲ３を備えている。図１に示したフレキシブルプリント回路基板ＦＰＣは、第１パッドＰＤ１と電気的に接続された第１接続配線ＷＲ１１と、第２パッドＰＤ２と電気的に接続された第２接続配線ＷＲ１２と、第３パッドＰＤ３と電気的に接続された第３接続配線ＷＲ１３と、を備えている。
　無機膜ＩＬは、第１抜き部ＣＰ１と、第２抜き部ＣＰ２と、第３抜き部ＣＰ３と、第１抜き部ＣＰ１と第２抜き部ＣＰ２との間に第１延出部ＥＰ１と、第２抜き部ＣＰ２と第３抜き部ＣＰ３との間に第２延出部ＥＰ２と、を有している。第１抜き部ＣＰ１、第２抜き部ＣＰ２、第３抜き部ＣＰ３は、第１方向Ｘに並列している。第１抜き部ＣＰ１は第１パッドＰＤ１の第２方向Ｙに並列し、第２抜き部ＣＰ２は第２パッドＰＤ２の第２方向Ｙに並列し、第３抜き部ＣＰ３は第３パッドＰＤ３の第２方向Ｙに並列している。また、第１抜き部ＣＰ１は第１接続配線ＷＲ１１と重なり、第２抜き部ＣＰ２は第２接続配線ＷＲ１２と重なり、第３抜き部ＣＰ３は第３接続配線ＷＲ１３と重なっている。すなわち、第１延出部ＥＰ１は、平面視で第１接続配線ＷＲ１１と第２接続配線ＷＲ１２との間に位置し、第２延出部ＥＰ２は、平面視で第２接続配線ＷＲ１２と第３接続配線ＷＲ１３との間に位置している。第１抜き部ＣＰ１、第２抜き部ＣＰ２、第３抜き部ＣＰ３、第１延出部ＥＰ１、第２延出部ＥＰ２は、表示パネルＰＮＬの第１辺Ｅ１まで延出している。
　図３は、図２に示したＡ－Ｂ線に沿った表示パネルＰＮＬの断面図である。　
　表示パネルＰＮＬは、絶縁基板１０、無機膜ＩＬ、信号配線ＳＷＲ１、絶縁膜１４、絶縁膜１５、第１パッドＰＤ１を備えている。
　絶縁基板１０は、例えば、可撓性の樹脂基板であり、例えば、ポリイミドを用いて形成されている。無機膜ＩＬは、絶縁基板１０の上に位置している。無機膜ＩＬは、絶縁基板１０に積層された絶縁膜１１と、絶縁膜１１に積層された絶縁膜１２と、絶縁膜１２に積層された絶縁膜１３と、によって構成されている。信号配線ＳＷＲ１は、無機膜ＩＬの上に位置している。絶縁膜１４は、信号配線ＳＷＲ１の上に位置している。
　第１パッドＰＤ１は、信号配線ＳＷＲ１の上に位置している。第１パッドＰＤ１は、第１透明電極ＥＬ１と、第１透明電極ＥＬ１の上に配置された第２透明電極ＥＬ２と、を有している。第１透明電極ＥＬ１は、信号配線ＳＷＲ１に接している。第１透明電極ＥＬ１及び第２透明電極ＥＬ２は、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの透明な導電材料によって形成されている。絶縁膜１５は、絶縁膜１４を覆い、信号配線ＳＷＲ１、第１パッドＰＤ１、無機膜ＩＬにも接している。絶縁膜１５は、第１パッドＰＤ１の一部において、第１透明電極ＥＬ１と第２透明電極ＥＬ２との間に介在している。
　絶縁膜１１、絶縁膜１２、絶縁膜１３、絶縁膜１５は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物などの無機絶縁材料によって形成された無機絶縁膜であり、単層構造であってもよいし、多層構造であってもよい。絶縁膜１４は、例えば、アクリル樹脂などの有機絶縁材料によって形成された有機絶縁膜である。
　フレキシブルプリント回路基板ＦＰＣは、ベース基板１００及び第１接続配線ＷＲ１１を備えている。第１接続配線ＷＲ１１は、ベース基板１００の下に位置している。
　表示パネルＰＮＬ及びフレキシブルプリント回路基板ＦＰＣは、導電材料である異方性導電膜３を介して互いに電気的に接続されると共に接着されている。異方性導電膜３は、接着剤中に分散された導電粒子ＣＰを含んでいる。このため、フレキシブルプリント回路基板ＦＰＣと表示パネルＰＮＬとの間に異方性導電膜３を介在させた状態で、フレキシブルプリント回路基板ＦＰＣ及び表示パネルＰＮＬを第３方向Ｚに上下から加圧し、加熱することによって、両者が電気的及び物理的に接続される。異方性導電膜３は、第１パッドＰＤ１と接し、電気的に接続されている。また、異方性導電膜３は、第１接続配線ＷＲ１１と接し、電気的に接続されている。これにより、第１接続配線ＷＲ１１は、異方性導電膜３を介して、第１パッドＰＤ１と電気的に接続されている。また、導電粒子ＣＰは、第１パッドＰＤ１と第１接続配線ＷＲ１１との間において押しつぶされるため、第２方向Ｙの径が第３方向Ｚの径より大きくなっている。
　無機膜ＩＬの第１抜き部ＣＰ１においては、無機膜ＩＬの段差によって製造工程時に残渣ＲＤが残留する場合がある。残渣ＲＤは、例えば、第１信号配線ＳＷＲ１や第１パッドＰＤ１のような導電層を形成する際に、取り除ききれなかった導電材料によって形成される。例えば、無機膜ＩＬは、絶縁膜１１乃至１３を積層した後に一括でパターニングされる。そのため、第１信号配線ＳＷＲ１を形成する前に無機膜ＩＬをパターニングする場合は、残渣ＲＤは、第１信号配線ＳＷＲ１の材料と第１パッドＰＤ１の材料によって形成される。また、第１信号配線ＳＷＲ１を形成した後に無機膜ＩＬをパターニングする場合は、残渣ＲＤは、第１パッドＰＤ１の材料によって形成される。このような残渣ＲＤは、フレキシブルプリント回路基板ＦＰＣの第１接続配線ＷＲ１１と導通する場合がある。残渣ＲＤと第１接続配線ＷＲ１１は、異方性導電膜３を介して導通する場合もあるし、直接的に接することによって導通する場合もある。
　図４は、図２に示したＣ－Ｄ線に沿った表示パネルＰＮＬの断面図である。　
　第１抜き部ＣＰ１、第２抜き部ＣＰ２、第３抜き部ＣＰ３は、絶縁基板１０まで貫通している。残渣ＲＤは、無機膜ＩＬと絶縁基板１０との間の段差に残留する場合があるが、無機膜ＩＬの上には残留しない。絶縁膜１５は、第１延出部ＥＰ１及び第２延出部ＥＰ２の上に配置されていても良い。
　図５は、本実施形態に対する比較例を示す平面図である。図５に示す構成は、図２に示した構成と比較して、無機膜ＩＬの構成が異なっている。　
　無機膜ＩＬは、第４抜き部ＣＰ４を有している。第４抜き部ＣＰ４は、第１接続配線ＷＲ１１、第２接続配線ＷＲ１２、第３接続配線ＷＲ１３と重なる位置に亘って延出している。図示した例では、第４抜き部ＣＰ４の境界部分ＢＲに残渣ＲＤが残留している。残渣ＲＤは、第４抜き部ＣＰ４の境界部分ＢＲに沿って第１方向Ｘに延出している。
　例えば、残渣ＲＤと、第１接続配線ＷＲ１１、第２接続配線ＷＲ１２、第３接続配線ＷＲ１３とが接続される場合がある。また、残渣ＲＤは、第１接続配線ＷＲ１１、第２接続配線ＷＲ１２、第３接続配線ＷＲ１３のそれぞれの間を第１方向Ｘに延出しているため、第１接続配線ＷＲ１１、第２接続配線ＷＲ１２、第３接続配線ＷＲ１３が互いに導通してしまう恐れがある。
　本実施形態によれば、無機膜ＩＬは、図２に示したように第１延出部ＥＰ１及び第２延出部ＥＰ２を有している。第１延出部ＥＰ１及び第２延出部ＥＰ２と重なる位置には、残渣ＲＤが残留しない。そのため、残渣ＲＤが第１接続配線ＷＲ１１と第２接続配線ＷＲ１２との間、及び、第２接続配線ＷＲ１２と第３接続配線ＷＲ１３との間を不所望に接続するのを抑制することができる。よって、製造歩留りの低下を抑制することができる。
　また、第１抜き部ＣＰ１、第２抜き部ＣＰ２、第３抜き部ＣＰ３が形成されていることによって、表示パネルＰＮＬの第１辺Ｅ１と重なる無機膜ＩＬを減らすことができる。よって、第１辺Ｅ１上がカットされた際に、第１延出部ＥＰ１及び第２延出部ＥＰ２にクラックが生じた場合にも、第１延出部ＥＰ１及び第２延出部ＥＰ２の形状が細長いため、表示領域ＤＡ側までクラックが進行するのを抑制することができる。
　図６は、本実施形態の変形例に対する比較例を示す断面図である。図６に示す構成は、図５に示した構成と比較して、特に、表示パネルＰＮＬが第１ショートリング配線ＳＲ１、第２ショートリング配線ＳＲ２、第３ショートリング配線ＳＲ３を備えている点で相違している。　
　第１ショートリング配線ＳＲ１は第１パッドＰＤ１に接続され、第２ショートリング配線ＳＲ２は第２パッドＰＤ２に接続され、第３ショートリング配線ＳＲ３は第３パッドＰＤ３に接続されている。このようなショートリング配線ＳＲ１乃至ＳＲ３は、第１辺Ｅ１がカットされる前には互いに繋がっており、製造工程において生じる静電気を放電させ、表示パネルＰＮＬが静電破壊されるのを抑制する。第１ショートリング配線ＳＲ１、第２ショートリング配線ＳＲ２、第３ショートリング配線ＷＲ３は、表示パネルＰＮＬの第１辺Ｅ１まで延出している。
　無機膜ＩＬは、抜き部ＣＰ１１乃至ＣＰ１４と、延出部ＥＰ１１乃至ＥＰ１３と、を有している。延出部ＥＰ１１は、抜き部ＣＰ１１と抜き部ＣＰ１２との間に位置し、延出部ＥＰ１２は、抜き部ＣＰ１２と抜き部ＣＰ１３との間に位置し、延出部ＥＰ１３は、抜き部ＣＰ１３と抜き部ＣＰ１４との間に位置している。延出部ＥＰ１１は第１ショートリング配線ＳＲ１と重なり、延出部ＥＰ１２は第２ショートリング配線ＳＲ２と重なり、延出部ＥＰ１３は第１ショートリング配線ＳＲ３と重なっている。すなわち、第１ショートリング配線ＳＲ１、第２ショートリング配線ＳＲ２、第３ショートリング配線ＷＲ３は、露出しないように無機膜ＩＬでおおわれている。
　残渣ＲＤは、抜き部ＣＰ１１乃至ＣＰ１４において形成されている。すなわち、残渣ＲＤは、第１接続配線ＷＲ１１と第２接続配線ＷＲ１２との間、及び、第２接続配線ＷＲ１２と第３接続配線ＷＲ１３との間にも残留している。そのため、第１接続配線ＷＲ１１と第２接続配線ＷＲ１２との間、及び、第２接続配線ＷＲ１２と第３接続配線ＷＲ１３との間が導通してしまう恐れがある。
　図７は、本実施形態の変形例を示す平面図である。図７に示す構成は、図２に示した構成と比較して、表示パネルＰＮＬが第１ショートリング配線ＳＲ１、第２ショートリング配線ＳＲ２、第３ショートリング配線ＳＲ３を備えている点で相違している。　
　第１ショートリング配線ＳＲ１は、第１抜き部ＣＰ１と第２抜き部ＣＰ２との間において第１辺Ｅ１まで延出し、第１延出部ＥＰ１によって覆われている。第２ショートリング配線ＳＲ２は、第２抜き部ＣＰ２と第３抜き部ＣＰ２３との間において第１辺Ｅ１まで延出し、第２延出部ＥＰ２によって覆われている。第３ショートリング配線ＳＲ３も無機膜ＩＬによって覆われている。このように、第１ショートリング配線ＳＲ１、第２ショートリング配線ＳＲ２、第３ショートリング配線ＳＲ３を無機膜ＩＬの形状に沿わせて配置することで、上記の効果を維持したまま、第１ショートリング配線ＳＲ１、第２ショートリング配線ＳＲ２、第３ショートリング配線ＳＲ３を無機膜ＩＬで覆うことができる。
　図８は、図７に示したＥ－Ｆ線に沿った表示パネルＰＮＬの断面図である。　
　第１ショートリング配線ＳＲ１は、絶縁膜１１と絶縁膜１２との間に位置している。第１ショートリング配線ＳＲ１は、例えば、ポリシリコンによって形成されている。例えば、表示装置ＤＳＰが液晶表示装置である場合、表示パネルＰＮＬは、絶縁膜１１と絶縁膜１２との間にポリシリコンで形成された半導体層を備えており、半導体層は第１ショートリング配線ＳＲ１と同一工程にて形成することが可能である。なお、第１ショートリング配線ＳＲ１は、金属材料によって形成されていても良い。信号配線ＳＷＲ１は、絶縁膜１２及び絶縁膜１３に形成されたコンタクトホールＣＨを介して、第１ショートリング配線ＳＲ１に接続されている。
　図９は、図７に示したＧ－Ｈ線に沿った表示パネルＰＮＬの断面図である。
　第１ショートリング配線ＳＲ１、第２ショートリング配線ＳＲ２、第３ショートリング配線ＳＲ３は、絶縁膜１１の上に配置され、絶縁膜１２によって覆われている。　
　このような変形例においても上記したのと同様の効果を得ることができる。
　以上説明したように、本実施形態によれば、歩留りの低下を抑制することが可能な半導体装置を得ることができる。
　なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

Claims (8)

  1. 　無機膜と、前記無機膜の上に位置する第１パッド及び第２パッドと、を備えるパネルと、
    　前記第１パッドと電気的に接続された第１接続配線と、前記第２パッドと電気的に接続された第２接続配線と、を備え、前記パネルの上に位置する配線基板と、を備え、
    　前記無機膜は、前記第１接続配線と重なる第１抜き部と、前記第２接続配線と重なる第２抜き部と、前記第１抜き部と前記第２抜き部との間に第１延出部と、を有し、
    　前記第１抜き部、前記第２抜き部、及び、前記第１延出部は、前記パネルの第１辺まで延出する、半導体装置。
  2. 　前記パネルは、前記無機膜の上に位置する第３パッドを備え、
    　前記配線基板は、前記第３パッドと電気的に接続された第３接続配線を備え、
    　前記無機膜は、前記第３接続配線と重なる第３抜き部と、前記第２抜き部と前記第３抜き部との間に第２延出部と、を有し、
    　前記第３抜き部及び前記第２延出部は、前記パネルの前記第１辺まで延出する、請求項１に記載の半導体装置。
  3. 　前記第１パッド及び前記第２パッドは、第１方向に並列し、
    　前記第１抜き部は、前記第１パッドの前記第１方向と交差する第２方向に並列し、
    　前記第２抜き部は、前記第２パッドの前記第２方向に並列し、
    　前記第１抜き部及び前記第２抜き部は、前記第１方向に並列する、請求項１に記載の半導体装置。
  4. 　前記パネルは、第１方向に延出する前記第１辺及び第２辺と、前記第１方向と交差する第２方向に延出する第３辺及び第４辺と、を有し、
    　前記配線基板は、前記第１辺に重なり、
    　前記無機膜は、前記第２辺より前記第１辺側に位置し、前記第３辺より前記第４辺側に位置し、前記第４辺より前記第３辺側に位置する、請求項１に記載の半導体装置。
  5. 　前記パネルは、前記第１パッドに接続されたショートリング配線を備え、
    　前記ショートリング配線は、前記第１抜き部及び前記第２抜き部の間において前記第１辺まで延出し、前記無機膜の前記第１延出部によって覆われている、請求項１に記載の半導体装置。
  6. 　前記ショートリング配線は、ポリシリコンによって形成されている、請求項５に記載の半導体装置。
  7. 　前記第１パッドは、第１透明電極と、前記第１透明電極の上に配置された第２透明電極と、を有する、請求項１に記載の半導体装置。
  8. 　前記無機膜は、第１絶縁膜と、前記第１絶縁膜に積層された第２絶縁膜と、を有する、請求項１に記載の半導体装置。
PCT/JP2019/018149 2018-06-14 2019-04-26 半導体装置 WO2019239742A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/120,317 US11393852B2 (en) 2018-06-14 2020-12-14 Semiconductor device
US17/840,621 US12027534B2 (en) 2018-06-14 2022-06-15 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-113522 2018-06-14
JP2018113522A JP7062528B2 (ja) 2018-06-14 2018-06-14 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/120,317 Continuation US11393852B2 (en) 2018-06-14 2020-12-14 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2019239742A1 true WO2019239742A1 (ja) 2019-12-19

Family

ID=68843241

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/018149 WO2019239742A1 (ja) 2018-06-14 2019-04-26 半導体装置

Country Status (3)

Country Link
US (2) US11393852B2 (ja)
JP (1) JP7062528B2 (ja)
WO (1) WO2019239742A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1124094A (ja) * 1997-06-30 1999-01-29 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2004070308A (ja) * 2002-06-13 2004-03-04 Tfpd Kk 表示装置用アレイ基板及びその製造方法
WO2010016178A1 (ja) * 2008-08-06 2010-02-11 シャープ株式会社 表示装置及びその製造方法
WO2010026679A1 (ja) * 2008-09-08 2010-03-11 シャープ株式会社 表示装置及びその製造方法
JP2010092959A (ja) * 2008-10-06 2010-04-22 Sony Corp 実装基板、表示装置、および電子機器
WO2010137206A1 (ja) * 2009-05-29 2010-12-02 シャープ株式会社 アクティブマトリクス基板及びそれを備えた表示装置
JP2016045371A (ja) * 2014-08-22 2016-04-04 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW494382B (en) * 2000-03-22 2002-07-11 Toshiba Corp Display apparatus and driving method of display apparatus
TWI319776B (en) * 2003-07-23 2010-01-21 Silver alloy material, circuit substrate, electronic device, and method for manufacturing circuit substrate
US20130208207A1 (en) * 2010-06-25 2013-08-15 Sharp Kabushiki Kaisha Display device substrate, method for producing the same, and display device
JP2012076330A (ja) * 2010-09-30 2012-04-19 Toshiba Tec Corp プリンタヘッド
JP2016091001A (ja) * 2014-11-04 2016-05-23 株式会社ジャパンディスプレイ 表示装置
JP2016148760A (ja) * 2015-02-12 2016-08-18 株式会社ジャパンディスプレイ 液晶表示装置
KR102611499B1 (ko) * 2015-12-15 2023-12-06 엘지디스플레이 주식회사 플렉서블 표시장치
JP6719948B2 (ja) 2016-04-04 2020-07-08 株式会社ジャパンディスプレイ 表示装置
WO2018074324A1 (ja) * 2016-10-19 2018-04-26 シャープ株式会社 アクティブマトリクス基板およびその製造方法
KR102631989B1 (ko) * 2016-10-31 2024-01-31 엘지디스플레이 주식회사 유기발광 표시장치 및 그 제조방법
KR102379192B1 (ko) * 2017-03-10 2022-03-29 삼성디스플레이 주식회사 표시 장치
WO2018186281A1 (ja) * 2017-04-06 2018-10-11 シャープ株式会社 Ｔｆｔ基板およびｔｆｔ基板を備えた走査アンテナ
JP2019169660A (ja) * 2018-03-26 2019-10-03 三菱電機株式会社 薄膜トランジスタ基板、表示装置、および、薄膜トランジスタ基板の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1124094A (ja) * 1997-06-30 1999-01-29 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2004070308A (ja) * 2002-06-13 2004-03-04 Tfpd Kk 表示装置用アレイ基板及びその製造方法
WO2010016178A1 (ja) * 2008-08-06 2010-02-11 シャープ株式会社 表示装置及びその製造方法
WO2010026679A1 (ja) * 2008-09-08 2010-03-11 シャープ株式会社 表示装置及びその製造方法
JP2010092959A (ja) * 2008-10-06 2010-04-22 Sony Corp 実装基板、表示装置、および電子機器
WO2010137206A1 (ja) * 2009-05-29 2010-12-02 シャープ株式会社 アクティブマトリクス基板及びそれを備えた表示装置
JP2016045371A (ja) * 2014-08-22 2016-04-04 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
US20220310667A1 (en) 2022-09-29
JP7062528B2 (ja) 2022-05-06
JP2019215477A (ja) 2019-12-19
US20210098507A1 (en) 2021-04-01
US11393852B2 (en) 2022-07-19
US12027534B2 (en) 2024-07-02

Similar Documents

Publication Publication Date Title
US10663816B2 (en) Display device and method of manufacturing the same
US11587785B2 (en) Electronic apparatus
US8570288B2 (en) Touch panel having light-shielding layer
CN205539836U (zh) 一种触控显示面板及触控显示装置
US20150022741A1 (en) Display device, electronic device, and touch panel
KR102527185B1 (ko) 디스플레이 모듈 및 디스플레이 장치
WO2017156874A1 (zh) 静电放电电路、具有静电放电电路的显示面板和静电放电方法
CN105808012A (zh) 一种显示模组、显示装置
CN106842751B (zh) 阵列基板及其修复方法、显示装置
WO2018161531A1 (zh) 触控面板及其制作方法、触控显示装置
CN1892372B (zh) 显示板和显示装置
TW201530400A (zh) 觸控裝置
KR20200091060A (ko) 표시 장치
WO2017138443A1 (ja) 半導体装置及び表示装置
US20060146226A1 (en) LCD apparatus with electrostatic discharge protection member
WO2019239742A1 (ja) 半導体装置
US20170263689A1 (en) Display device
WO2021189577A1 (zh) 显示面板及电子装置
JP2020134733A (ja) 表示装置
US12130981B2 (en) Display device and display apparatus including the same
US20240211067A1 (en) Display device and display apparatus including the same
WO2020183863A1 (ja) 表示装置
KR102082133B1 (ko) 연성 인쇄회로기판 및 표시소자
KR102609472B1 (ko) 표시 장치 및 이의 제조 방법
CN112639932B (zh) 显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19819826

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19819826

Country of ref document: EP

Kind code of ref document: A1