WO2010137206A1 - アクティブマトリクス基板及びそれを備えた表示装置 - Google Patents

アクティブマトリクス基板及びそれを備えた表示装置 Download PDF

Info

Publication number
WO2010137206A1
WO2010137206A1 PCT/JP2010/001194 JP2010001194W WO2010137206A1 WO 2010137206 A1 WO2010137206 A1 WO 2010137206A1 JP 2010001194 W JP2010001194 W JP 2010001194W WO 2010137206 A1 WO2010137206 A1 WO 2010137206A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating film
terminals
substrate
reflective layer
active matrix
Prior art date
Application number
PCT/JP2010/001194
Other languages
English (en)
French (fr)
Inventor
光本一順
吉田昌弘
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to JP2011515842A priority Critical patent/JP5162028B2/ja
Priority to KR1020117018180A priority patent/KR101250122B1/ko
Priority to BRPI1006997A priority patent/BRPI1006997A2/pt
Priority to EP10780169A priority patent/EP2437239A4/en
Priority to CN2010800094916A priority patent/CN102334152A/zh
Priority to RU2011148901/28A priority patent/RU2493576C2/ru
Priority to US13/255,160 priority patent/US8593597B2/en
Publication of WO2010137206A1 publication Critical patent/WO2010137206A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects

Definitions

  • the present invention relates to an active matrix substrate and a display device including the active matrix substrate.
  • TFTs thin film transistors
  • a pixel electrode is formed on the uppermost layer of the active matrix substrate in order to increase the aperture ratio of the display screen.
  • a plurality of TFTs, gate wirings, source wirings and the like are formed, and an interlayer insulating film is formed so as to cover these TFTs and wirings.
  • a pixel electrode is formed on the surface of the interlayer insulating film.
  • the pixel electrode on the interlayer insulating film can be extended to the gate wiring and the source wiring, so that the area of the pixel electrode can be increased. Further, by forming the interlayer insulating film thickly by spin coating, the parasitic capacitance between the pixel electrode and the gate wiring and the source wiring is reduced. Therefore, it is possible to obtain a liquid crystal display device in which the occurrence of crosstalk is suppressed and the aperture ratio is large.
  • the end portion of the interlayer insulating film is formed, and a plurality of terminals are formed at the end portion of the wiring.
  • the plurality of terminals are arranged side by side at a predetermined interval, and an external circuit member such as an IC driver or an FPC is mounted thereon.
  • Patent Document 1 discloses forming an organic thin film pattern between terminals. As a result, the pixel electrode material on the organic thin film pattern is quickly etched so that the pixel electrode material does not remain between the terminals.
  • Patent Document 2 discloses that an insulating film identical to an interlayer insulating film is provided between terminals.
  • Patent Document 3 discloses forming an insulating film for preventing a short circuit covering each terminal along the end of the interlayer insulating film.
  • Patent Document 4 discloses that the pixel electrode is appropriately formed by reducing the reflection of the light transmitted through the resist by the wiring while overexposing the resist so that no resist residue is generated. .
  • the boundary line at the end portion of the interlayer insulating film is formed in a concavo-convex shape when viewed from the normal direction of the substrate surface, so that the inclination angle at the end portion of the interlayer insulating film is gently reduced. It is disclosed to suppress the generation of resist residues.
  • an active matrix substrate disclosed in Patent Document 6 is formed on a gate insulating film 101 formed on a glass substrate and on a gate insulating film 101, and has a predetermined structure.
  • a plurality of terminals 102 arranged at intervals and an interlayer insulating film 103 formed on the gate insulating film 101 so as to cover a part of each terminal 102 are provided.
  • a convex portion 104 protruding between the terminals 102 is formed at the end portion of the interlayer insulating film 103.
  • the inclination angle of the protrusion 104 with respect to the glass substrate surface is smaller than the inclination angle of the end of the interlayer insulating film 103 where the protrusion 104 is not formed. This prevents a resist residue from being formed on the convex portion 104 and prevents a short circuit between the terminals 102 due to the resist residue.
  • Patent Document 6 describes an example in which the convex portion 104 has a width of 70 ⁇ m and a protruding length of 50 ⁇ m, and an example in which the width is 20 ⁇ m and the protruding length is 30 ⁇ m.
  • the active matrix substrate is used in a display device that is small and performs high-detail display, the interval between the terminals becomes very narrow, and thus it is difficult to arrange the convex portions 104.
  • the pitch between the source terminals is 25 ⁇ m.
  • the space of 13 ⁇ m is very narrow.
  • the pitch between the gate terminal and the source terminal is 17 ⁇ m, and the space between these terminals is 13 ⁇ m. It is very narrow.
  • the present invention has been made in view of such various points, and an object thereof is to suppress a short circuit between terminals and facilitate connection to terminals of an external circuit.
  • an active matrix substrate includes an insulating substrate, a plurality of switching elements provided on the insulating substrate, and a plurality of switching elements provided on the insulating substrate.
  • An active matrix substrate having a plurality of terminals arranged at intervals, wherein at least a part of the plurality of terminals are exposed from the interlayer insulating film, and are normal to the surface of the insulating substrate When viewed from the direction, light is transmitted to the side opposite to the insulating substrate in a region that is at least a part between the adjacent terminals and includes an edge of the interlayer insulating film. Reflective layer morphism is provided.
  • the reflective layer may be disposed independently between the adjacent terminals.
  • the reflective layer may be formed across the terminals in the width direction of the terminals.
  • the reflection layer is preferably composed of a metal layer.
  • An external circuit may be connected to the plurality of terminals.
  • the display device includes an active matrix substrate, a counter substrate disposed to face the active matrix substrate, and a display medium layer provided between the active matrix substrate and the counter substrate.
  • the active matrix substrate includes an insulating substrate, a plurality of switching elements provided on the insulating substrate, a plurality of switching elements provided on the insulating substrate, and connected to the switching elements.
  • the reflective layer may be disposed independently between the adjacent terminals.
  • the reflective layer may be formed across the terminals in the width direction of the terminals.
  • the reflection layer is preferably composed of a metal layer.
  • An external circuit may be connected to the plurality of terminals.
  • the display medium layer may be a liquid crystal layer.
  • a plurality of switching elements and a plurality of wirings are formed on an insulating substrate.
  • the plurality of terminals are formed on the insulating substrate so as to be arranged at predetermined intervals in a state where the terminals are drawn from the respective wirings.
  • a reflective layer that reflects light to a region that is at least part of the region between adjacent terminals and includes the edge of the interlayer insulating film Form.
  • the reflective layer can be composed of, for example, a metal layer.
  • the reflective layer can be easily formed as a thin film, and can be accurately formed into a fine shape by photolithography.
  • an interlayer insulating film that covers each of the switching elements and wirings is formed on the insulating substrate. At this time, the interlayer insulating film is formed so that at least a part of each terminal is exposed from the interlayer insulating film.
  • the pixel electrode can be formed on the interlayer insulating film by photolithography.
  • the pixel electrode material that covers the interlayer insulating film is uniformly formed on the insulating substrate.
  • the resist formed so as to cover the pixel electrode material is exposed through a photomask.
  • a resist mask opened in the region where the pixel electrode is not formed is formed.
  • the pixel electrode material exposed from the mask is removed by etching or the like to form a pixel electrode having a predetermined shape on the interlayer insulating film.
  • the reflective light provided in the region reflects the exposure light transmitted through the resist to sufficiently expose the thick resist. can do.
  • the reflective layer can be finely formed, for example, to a width of about several ⁇ m by, for example, photolithography, the reflective layer is accurately formed between the terminals even when the terminal interval is relatively narrow. It becomes possible. Furthermore, since the reflective layer can be formed into a thin film with a thickness of, for example, about 0.1 to 0.5 ⁇ m, even when an external circuit is mounted, the external circuit can be easily formed without interfering with the reflective layer. It will be connected to the terminal.
  • the reflective layer is formed in a region that is at least part of the region between adjacent terminals and includes the edge of the interlayer insulating film as viewed from the normal direction of the surface of the insulating substrate. Since it is provided, the reflective layer can prevent the generation of resist residue in the region near the edge of the interlayer insulating film, and can prevent the generation of residue of the pixel electrode material. As a result, a short circuit between the terminals can be suppressed and connection to the terminals of the external circuit can be facilitated.
  • FIG. 1 is an enlarged plan view showing a part of the TFT substrate according to the first embodiment.
  • FIG. 2 is a cross-sectional view including a cross section taken along line II-II in FIG. 3 is a cross-sectional view including a cross section taken along line III-III in FIG.
  • FIG. 4 is a cross-sectional view showing the resist to be exposed.
  • FIG. 5 is a cross-sectional view illustrating a schematic structure of the liquid crystal display device according to the first embodiment.
  • FIG. 6 is a circuit diagram showing a circuit configuration of the TFT substrate according to the first embodiment.
  • FIG. 7 is a plan view showing the pixel electrode material divided on the reflective layer.
  • FIG. 8 is an enlarged plan view showing a part of the TFT substrate of the second embodiment.
  • FIG. 9 is a cross-sectional view including a cross section taken along the line IX-IX in FIG.
  • FIG. 10 is an enlarged plan view showing a part of the TFT substrate of the third embodiment.
  • FIG. 11 is a cross-sectional view including a cross section taken along line XI-XI in FIG. 12 is a cross-sectional view including a cross section taken along line XII-XII in FIG.
  • FIG. 13 is an enlarged plan view showing a part of the TFT substrate of the fourth embodiment.
  • FIG. 14 is an enlarged plan view showing a part of the TFT substrate of the fifth embodiment.
  • FIG. 15 is an enlarged plan view showing a part of the TFT substrate of the sixth embodiment.
  • FIG. 16 is an enlarged plan view showing a part of the TFT substrate of the seventh embodiment.
  • FIG. 17 is an enlarged plan view showing a part of the TFT substrate according to the eighth embodiment.
  • FIG. 18 is an enlarged plan view showing a part of a conventional active matrix substrate.
  • Embodiment 1 of the Invention 1 to 7 show Embodiment 1 of the present invention.
  • FIG. 1 is an enlarged plan view showing a part of the TFT substrate of the first embodiment.
  • FIG. 2 is a cross-sectional view including a cross section taken along line II-II in FIG. 3 is a cross-sectional view including a cross section taken along line III-III in FIG.
  • FIG. 4 is a cross-sectional view showing the resist to be exposed.
  • FIG. 5 is a cross-sectional view illustrating a schematic structure of the liquid crystal display device according to the first embodiment.
  • FIG. 6 is a circuit diagram showing a circuit configuration of the TFT substrate according to the first embodiment.
  • FIG. 7 is a plan view showing the pixel electrode material divided on the reflective layer.
  • liquid crystal display device will be described as an example of the display device according to the present invention.
  • the liquid crystal display device 1 is provided between a TFT substrate 11 as an active matrix substrate, a counter substrate 12 disposed to face the TFT substrate 11, and the TFT substrate 11 and the counter substrate 12. And a liquid crystal layer 13 which is a display medium layer.
  • the counter substrate 12 is formed with a color filter, a common electrode, a black matrix, etc. (not shown).
  • the liquid crystal layer 13 is sealed by a frame-shaped sealing member 23 provided between the TFT substrate 11 and the counter substrate 12.
  • the TFT substrate 11 includes a glass substrate 10 that is an insulating substrate as shown in FIGS. 2 and 3, and has a plurality of pixels 16 arranged in a matrix as shown in FIG. .
  • a TFT (Thin-Film Transistor) 19 as a switching element is formed for each pixel 16.
  • a plurality of gate wirings 17 and a plurality of source wirings 18 connected to the TFT 19 are formed on the glass substrate 10.
  • the plurality of gate wirings 17 extend in parallel to each other. Further, on the glass substrate 10, a capacitor wiring 20 is formed which is disposed between the gate wirings 17 and extends in parallel with the gate wirings 17 when viewed from the normal direction of the substrate surface. The gate wiring 17 and the capacitor wiring 20 are covered with a gate insulating film 14.
  • the plurality of source lines 18 are formed on the gate insulating film 14 and extend in parallel to each other and intersect the gate lines 17. That is, the wiring group including the gate wiring 17 and the source wiring 18 is formed in a lattice shape as a whole. The pixel 16 is formed in the lattice area. The TFT 19 is connected to the gate wiring 17 and the source wiring 18.
  • a protective film 26 and an interlayer insulating film 25 are formed on the glass substrate 10 so as to cover the gate wiring 17, the source wiring 18, the capacitor wiring 20, and the TFT 19.
  • the protective film 26 is made of, for example, an inorganic film, and an interlayer insulating film 25 made of, for example, an organic film is formed on the surface thereof with a relatively large thickness (for example, a thickness of about 1 to 4 ⁇ m).
  • the protective film 26 is not necessarily an essential configuration.
  • a plurality of pixel electrodes 15 for applying a voltage to the liquid crystal layer 13 and driving it are formed on the interlayer insulating film 25.
  • the pixel electrode 15 is provided for each pixel 16 and is connected to the TFT 19 through a contact hole (not shown) formed in the interlayer insulating film 25.
  • the pixel electrode 15 is made of, for example, ITO (Indium Tin Oxide) or IZO (indium zinc oxide) as a transparent conductive film. Further, the pixel electrode 15 overlaps a part of the wiring (gate wiring 17 and source wiring 18) arranged around the pixel electrode 15 when viewed from the normal direction of the substrate surface.
  • a capacitor element 21 also called an auxiliary capacitor is formed.
  • the capacitive element 21 is provided in each pixel 16, and the display voltage in each pixel 16 is maintained substantially constant.
  • the TFT substrate 11 is formed with a display area 51 provided with the plurality of pixels 16 and a non-display area 52 provided around the display area 51.
  • a plurality of gate terminals 17a drawn from the gate wiring 17 and arranged at a predetermined interval, and drawn from the source wiring 18 and arranged at a predetermined interval.
  • a plurality of source terminals 18a are formed.
  • the terminals 17a and 18a may be formed of the same material as the gate wiring 17 or the same material as the source wiring 18 respectively.
  • An output terminal (not shown) of a source driver as an external circuit is connected to the source terminal 18a via an ACF (Anisotropic Conductive Film), while an external circuit is connected to the gate terminal 17a.
  • an output terminal (not shown) of the gate driver is connected via the ACF.
  • the gate terminal 17 a and the source terminal 18 a are provided in a state where at least a part thereof is exposed from the interlayer insulating film 25. That is, as shown in FIGS. 1 to 3, the end of the interlayer insulating film 25 is formed so as to cross the plurality of gate terminals 17a and source terminals 18a when viewed from the normal direction of the surface of the glass substrate 10. . Further, since the interlayer insulating film 25 has a relatively large thickness, it forms a step on the glass substrate 10.
  • the gate terminal 17 a includes a first pad 31 formed on the glass substrate 10 and a second pad 32 partially laminated on the surface of the first pad 31. ing.
  • the first pad 31 is made of the same material as the gate wiring 17. For example, a metal layer in which Ti, Al, and TiN are stacked in this order, and an alloy containing Cr or Mo and Al or Al are stacked in this order. Or a single metal layer made of Al or an alloy containing Al.
  • the second pad 32 is made of ITO, which is the same material as the pixel electrode 15, and extends along the first pad 31.
  • the gate insulating film 14 is formed on the glass substrate 10 so as to cover the first pad 31.
  • a slit-like contact portion 33 extending along the first pad 31 is formed in the gate insulating film 14 so as to penetrate therethrough.
  • the second pad 32 provided on the gate insulating film 14 is connected to the first pad 31 through the contact portion 33.
  • a first semiconductor layer 28 is stacked in a region including the edge of the interlayer insulating film 25.
  • a part of the protective film 26 is stacked on the gate insulating film 14.
  • the side surfaces of the protective film 26 and the interlayer insulating film 25 constitute one continuous side surface as a whole.
  • the end of the second pad 32 runs over the first pad 31 at the end opposite to the side where the protective film 26 is provided. Has been.
  • a gap of about several ⁇ m to several tens of ⁇ m is provided between the second pad 32 and the edge of the interlayer insulating film 25.
  • FIGS. 1 and 2 when viewed from the normal direction of the surface of the glass substrate 10, it is at least a partial region between adjacent gate terminals 17a and an interlayer. In the region including the edge of the insulating film 25, a reflective layer 40 that reflects light to the side opposite to the glass substrate 10 is provided.
  • the reflective layer 40 is made of the same material as that of the source wiring 18, and is disposed separately and independently between the adjacent gate terminals 17a. That is, the reflective layer 40 is disposed so as not to overlap the gate terminal 17a.
  • the reflective layer 40 disposed between the gate terminals 17a will be described.
  • a gate insulating film 14 is formed in a region between the gate terminals 17 a on the glass substrate 10, and a part thereof overlaps the interlayer insulating film 25.
  • the reflective layer 40 includes a first metal layer 41 laminated on the surface of the gate insulating film 14 and a second metal layer 42 laminated on a part of the surface of the first metal layer 41.
  • the first metal layer 41 is made of, for example, a Ti layer
  • the second metal layer 42 is made of, for example, an Al layer.
  • the second metal layer 42 is disposed in a region overlapping the interlayer insulating film 25 on the surface of the first metal layer 41.
  • a part of the protective film 26 rides on the surface of the second metal layer 42 from the glass substrate 10 and is laminated.
  • the side surfaces of the second metal layer 42, the protective film 26, and the interlayer insulating film 25 constitute one continuous side surface as a whole.
  • the second metal layer 42 is not necessarily an essential configuration, and only the first metal layer 41 may be provided.
  • the first metal layer 41 may be a metal layer in which Cr or Mo and an alloy containing Al or Al are laminated in this order, or a single metal layer made of an alloy containing Al or Al. Further, from the viewpoint of further improving the reflection effect of the reflective layer 40, it is preferable to provide an Al layer having a high reflectance as the uppermost layer.
  • the reflective layer 40 is disposed in a layer different from the first pad 31.
  • the liquid crystal display device 1 is manufactured by pasting together a previously formed TFT substrate 11 and counter substrate 12 via a liquid crystal layer 13 and a seal member 23.
  • a plurality of TFTs 19 and a plurality of wirings 17, 18, and 20 are formed on the glass substrate 10 by photolithography. That is, the gate wiring 17 and the first pad 31 of the gate terminal 17a are formed on the surface of the glass substrate 10 at predetermined intervals.
  • the gate wiring 17 and the first pad 31 are formed by stacking, for example, Ti, Al, and TiN layers in this order.
  • the gate insulating film 14 is formed on the glass substrate 10 so as to cover the gate wiring 17 and a part of the first pad 31. Thereafter, as shown in FIG. 3, the first semiconductor layer 28 is formed on the surface of the end portion of the gate insulating film 14 covering the first pad 31 by photolithography and etching.
  • the reflective layer 40 is simultaneously formed on the surface of the gate insulating film 14 provided between the adjacent first pads 31 in the same process as the source wiring 18.
  • the first metal layer 41 of the reflective layer 40 is formed in an island shape by, for example, photolithography and etching a Ti layer.
  • an Al layer constituting the second metal layer 42 is formed on the surface of the first metal layer 41.
  • an inorganic film constituting the protective film 26 and an organic film constituting the interlayer insulating film 25 are deposited so as to cover the Al layer and the first semiconductor layer 28.
  • the Al layer, the inorganic film, and the organic film are patterned by photolithography and etching.
  • the second metal layer 42, the protective film 26, and the interlayer insulating film 25 are formed.
  • an edge that crosses each gate terminal 17 a is formed in the interlayer insulating film 25, and the first pad 31, a part of the first metal layer 41, and the first semiconductor layer 28.
  • a part of the layer is exposed from the interlayer insulating film 25.
  • the reflective layer 40 is formed in a region between the adjacent first pads 31 (gate terminals 17 a) and including the edge of the interlayer insulating film 25.
  • the pixel electrode 15 is formed by photolithography and etching.
  • a pixel electrode material 35 made of ITO or the like is uniformly formed on the glass substrate 10 so as to cover the interlayer insulating film 25.
  • the resist 36 formed so as to cover the pixel electrode material 35 is exposed through a photomask (not shown).
  • a mask of a resist 36 opened in an area where the pixel electrode 15 and the second pad 32 are not formed is formed.
  • the pixel electrode material 35 exposed from the mask of the resist 36 is removed by etching, whereby the pixel electrode 15 having a predetermined shape is formed on the surface of the interlayer insulating film 25, and the second pad 32 is formed on the first pad 32. It is formed on the surface of the pad 31.
  • the exposure light transmitted through the resist 36 is reflected to the side opposite to the glass substrate 10 by the reflective layer 40, and therefore the resist 36 on the reflective layer 40 is reflected. However, it is sufficiently exposed as compared with other portions.
  • an alignment film (not shown) that covers the pixel electrode 15 and the interlayer insulating film 25 is formed to manufacture the TFT substrate 11.
  • the reflective layer 40 is formed in a region between the adjacent terminals 17a and including the edge of the interlayer insulating film 25 when viewed from the normal direction of the surface of the glass substrate 10. Since the reflection layer 40 reflects the exposure light transmitted through the resist 36 in the region near the edge of the interlayer insulating film 25 to the opposite side of the glass substrate 10, the reflection layer 40 is provided. The resist 36 in the existing region can be sufficiently exposed. Therefore, it is possible to prevent the residue of the resist 36 from being generated in the region where the reflective layer 40 is provided.
  • the reflective layer 40 is provided. In this region, it is possible to remove the resist 36 reliably and prevent the residue of the pixel electrode 35 from being generated. Therefore, since the pixel electrode material 35 generated between the terminals 17a is divided on the reflective layer 40, a short circuit between adjacent terminals 17a is suppressed in a region near the edge of the interlayer insulating film 25. Can do.
  • the reflection layer 40 can be easily formed thin, thereby preventing interference between the reflection layer 40 and an external circuit. Thus, connection to each terminal 17a of the external circuit can be facilitated.
  • the reflection layer 40 can be composed of a metal layer or the like, it can be accurately formed into a fine shape by photolithography or the like even when the interval between the adjacent terminals 17a is relatively narrow. That is, it is possible to suitably suppress a short circuit between the terminals 17a for the small-sized liquid crystal display device 1 that performs high-detail display and the TFT substrate 11 used therefor.
  • the reflective layer 40 is formed in a layer different from the first pad 31, it is possible to reliably prevent a short circuit between the reflective layer 40 and the first pad 31.
  • the short circuit between the terminals 17a can be suppressed and the connection to the terminal 17a of the external circuit can be facilitated.
  • the same effect can be obtained not only by the first semiconductor layer 28 but also by arranging another high resistance film.
  • the reflective layer 40 is provided on the gate insulating film 14, the step shape in the vicinity of the end of the interlayer insulating film 25 is relatively gentle, and the resist 36 is exposed more efficiently by the reflective layer 40. It becomes possible to do.
  • the 2nd pad 32 is not an essential structure, corrosion of the 1st pad 31 can be suppressed by providing this.
  • Embodiment 2 of the Invention >> 8 and 9 show Embodiment 2 of the present invention.
  • FIG. 8 is an enlarged plan view showing a part of the TFT substrate of the second embodiment.
  • 9 is a cross-sectional view including a cross section taken along the line IX-IX in FIG.
  • the same portions as those in FIGS. 1 to 6 are denoted by the same reference numerals, and detailed description thereof is omitted.
  • the reflective layer 40 is provided only between the adjacent terminals 17a. In the second embodiment, the reflective layer 40 is also disposed on the terminal 17a.
  • the reflective layer 40 in the second embodiment is intermittently disposed along the edge of the interlayer insulating film 25 as in the first embodiment, and each terminal 17a is connected to each other. It is formed across the width direction of the terminal 17a.
  • the spacing between adjacent reflective layers 40 is preferably 3 ⁇ m or more, for example. As a result, it is possible to secure a margin for deviation when an external circuit such as an FPC is connected.
  • the first pads 31 are formed at predetermined intervals on the surface of the glass substrate 10, and the gate insulating film 14 is formed so as to cover a part of the first pads 31. Yes.
  • a slit-like contact portion 33 extending along the first pad 31 is formed in the gate insulating film 14 so as to penetrate therethrough.
  • the second pad 32 provided on the gate insulating film 14 is connected to the first pad 31 through the contact portion 33.
  • a first semiconductor layer 28 is formed on the gate insulating film 14. A part of the first semiconductor layer 28 overlaps the interlayer insulating film 25.
  • the second semiconductor layer 29 and the first metal layer 41 are stacked on the surface of the first semiconductor layer 28, and each part of the second semiconductor layer 29 and the first metal layer 41 overlaps the interlayer insulating film 25. Further, a second metal layer 42 is laminated in a region overlapping the interlayer insulating film 25 on the surface of the first metal layer 41.
  • each side surface of the second metal layer 42, the protective film 26, and the interlayer insulating film 25 constitutes one continuous side surface as a whole.
  • the surface of the second semiconductor layer 29 is formed of, for example, a Ti layer.
  • a first metal layer 41 is formed.
  • a second metal layer 42 made of an Al layer is formed on a part of the surface of the first metal layer 41.
  • the second metal layer 42 is formed by photolithography and etching together with the protective film 26 and the interlayer insulating film 25.
  • the pixel electrode material 35 such as ITO and the resist 36 are uniformly deposited, and the resist 36 is exposed.
  • the resist 36 on the reflective layer 40 is sufficiently larger than other portions. Exposed.
  • the pixel electrode 15 is formed on the interlayer insulating film 25 and the second pad 32 is formed on the first pad 31 to manufacture the TFT substrate 11.
  • Embodiment 3 of the Invention >> 10 to 12 show Embodiment 3 of the present invention.
  • FIG. 10 is an enlarged plan view showing a part of the TFT substrate of the third embodiment.
  • FIG. 11 is a cross-sectional view including a cross section taken along line XI-XI in FIG. 12 is a cross-sectional view including a cross section taken along line XII-XII in FIG.
  • the reflective layer 40 made of the same material as the source wiring 18 is formed between the adjacent gate terminals 17a.
  • a reflection layer 40 made of the same material as that of the gate wiring 17 is formed between the adjacent gate terminals 17a.
  • the gate terminal 17a has the same configuration as that of the first embodiment. As shown in FIGS. 10 and 12, the first pad 31 formed on the glass substrate 10 and a part of the surface of the first pad 31 are formed. And the second pad 32 laminated on the substrate. The first pad 31 is made of the same material as the gate wiring 17, while the second pad 62 is made of ITO, which is the same material as the pixel electrode 15. The second pad 32 is connected to the first pad 31 through a contact portion 33 formed in the gate insulating film 14.
  • a first semiconductor layer 28 is stacked in a region including the edge of the interlayer insulating film 25.
  • the first semiconductor layer 28 is formed with a thickness of 0.2 ⁇ m or less, for example.
  • an interlayer insulating film 25 made of, for example, an organic film is formed with a relatively large thickness (for example, a thickness of about 1 to 4 ⁇ m).
  • the end of the second pad 62 rides on the first pad 61 at the end opposite to the side where the protective film 26 is provided. Has been.
  • a gap of about several ⁇ m to several tens of ⁇ m is provided between the second pad 62 and the edge of the interlayer insulating film 25.
  • the reflective layer 40 that reflects light is provided in each of the regions including.
  • the reflective layer 40 in the third embodiment is made of the same material as that of the gate wiring 17 and is formed on the surface of the glass substrate 10 and covered with the gate insulating film 14 as shown in FIG. Thus, the reflective layer 40 is disposed so as not to overlap the gate terminal 17a, and is provided separately between the adjacent gate terminals 17a.
  • a gate wiring 17 a metal layer made of, for example, each of Ti, Al, and TiN formed on the glass substrate 10 is subjected to photolithography and etching.
  • the first pad 31 and the reflective layer 40 are formed simultaneously in the same process.
  • the metal layer is not limited to a laminated film of Ti, Al, and TiN. It may be a metal layer in which Cr or Mo and an alloy containing Al or Al are laminated in this order, or a single-layer metal layer made of an alloy containing Al or Al. Further, from the viewpoint of further improving the reflection effect of the reflective layer 40, it is preferable to provide an Al layer having a high reflectance as the uppermost layer.
  • the first semiconductor layer 28 and the contact portion 33 are formed in the gate insulating film 14. Thereafter, as in the first embodiment, the protective film 26 and the interlayer insulating film 25 are formed on the gate insulating film 14.
  • the pixel electrode 15 is formed by photolithography and etching. That is, as in the first embodiment, a pixel electrode material 35 made of ITO or the like is deposited on the entire glass substrate 10 so as to cover the interlayer insulating film 25, and a resist is formed so as to cover the entire pixel electrode material 35. 36 is formed (see FIG. 4). Then, the resist 36 is exposed through a photomask (not shown) and developed to form a resist 36 mask.
  • the pixel electrode material 35 exposed from the mask of the resist 36 is removed by etching, whereby the pixel electrode 15 having a predetermined shape is formed on the surface of the interlayer insulating film 25 and the second pad 32 is formed on the first pad 31. Form on the surface.
  • the exposure light transmitted through the resist 36, the first semiconductor layer 28, and the gate insulating film 14 is reflected by the reflective layer 40.
  • the resist 36 on 40 is sufficiently exposed as compared with other portions. In this way, the TFT substrate 11 is manufactured.
  • the reflective layer 40 is formed in a region between the adjacent gate terminals 17a and including the edge of the interlayer insulating film 25 when viewed from the normal direction of the surface of the glass substrate 10. Since the resist 36 in the region near the edge of the interlayer insulating film 25 provided with the reflective layer 40 can be sufficiently exposed by the light reflected by the reflective layer 40, the above-described Embodiment 1 and Similar effects can be obtained.
  • the entire reflective layer 40 is covered with the gate insulating film 14, even if another member such as an external circuit comes into contact, an electrical short circuit through the reflective layer 40 can be prevented. it can.
  • FIG. 13 shows Embodiment 4 of the present invention.
  • FIG. 13 is an enlarged plan view showing a part of the TFT substrate of the fourth embodiment.
  • a cross-sectional view taken along the line XI-XI in FIG. 13 corresponds to FIG.
  • a cross-sectional view taken along line XII-XII in FIG. 13 corresponds to FIG.
  • the reflective layer 40 is formed in an island shape between the adjacent gate terminals 17a. In the fourth embodiment, the reflective layer 40 is formed integrally with the gate terminal 17a. It is.
  • the reflective layer 40 is formed integrally with the first pad 31, and the gate terminal 17a extends along the edge in a region including the edge of the interlayer insulating film 25. It protrudes on both sides in the width direction. In addition, a gap is provided between adjacent reflective layers 40.
  • FIG. 14 shows a fifth embodiment of the present invention.
  • FIG. 14 is an enlarged plan view showing a part of the TFT substrate of the fifth embodiment. Note that the cross-sectional view taken along the line XI-XI in FIG. 14 corresponds to FIG. A cross-sectional view taken along line XII-XII in FIG. 14 corresponds to FIG.
  • the reflective layer 40 is formed so as to protrude on both sides in the width direction of the gate terminal 17a, whereas in the fifth embodiment, the reflective layer 40 is formed so as to protrude on one side in the width direction of the gate terminal 17a. It is.
  • the entire reflection layer 40 is disposed between the adjacent gate terminals 17a so as to be covered with the gate insulating film 14, and thus the same effect as in the third embodiment. Can be obtained.
  • FIG. 15 shows Embodiment 6 of the present invention.
  • FIG. 15 is an enlarged plan view showing a part of the TFT substrate of the sixth embodiment.
  • the reflective layer 40 made of the same material as that of the source wiring 18 is formed between the adjacent gate terminals 17a, whereas in the sixth embodiment, the reflective layer made of the same material as that of the gate wiring 17 is used. 40 is formed between adjacent source terminals 18a.
  • the source terminal 18a has a first pad 61 formed on the glass substrate 10 and a second pad 62 partially laminated on the surface of the first pad 61, like the gate terminal 17a. It is comprised by.
  • the first pad 61 is made of the same material as that of the source wiring 18, and is made of a metal layer such as Al.
  • the second pad 62 is made of ITO or the like, which is the same material as the pixel electrode 15, and extends along the first pad 61.
  • a gate insulating film (not shown) is formed on the glass substrate 10 so as to cover the first pad 61. As shown in FIG. 15, a slit-like contact portion 63 extending along the first pad 61 is formed in the gate insulating film so as to penetrate therethrough. Thus, the second pad 62 provided on the gate insulating film 14 is connected to the first pad 61 via the contact portion 63.
  • a first semiconductor layer (not shown) is stacked on the gate insulating film 14 in a region including the edge of the interlayer insulating film 25.
  • a part of a protective film (not shown) is stacked on the gate insulating film.
  • the end of the second pad 62 rides over the first pad 61 at the end opposite to the side on which the protective film 26 is provided. .
  • the reflective layer 40 is made of the same material as the gate wiring 17 and is formed on the surface of the glass substrate 10 as in the third embodiment. Further, the reflective layer 40 is covered with a gate insulating film. Thus, the reflective layer 40 is disposed so as not to overlap the source terminal 18a, and is provided separately between the adjacent source terminals 18a.
  • the gate wiring 17 and the reflective layer 40 are simultaneously formed in the same process as in the third embodiment.
  • a first semiconductor layer and a contact portion 63 are formed in the gate insulating film.
  • a protective film and an interlayer insulating film 25 are formed on the gate insulating film.
  • the pixel electrode 15 is formed by photolithography and etching. That is, the pixel electrode material 35 and the resist 36 are deposited in this order on the entire glass substrate 10, and the resist 36 is exposed and developed to form a photomask.
  • the exposure light transmitted through the resist 36 and the like is reflected by the reflective layer 40, so that the resist 36 on the reflective layer 40 is compared with other portions. Fully exposed.
  • the reflective layer 40 is formed in a region between the adjacent source terminals 18 a and including the edge of the interlayer insulating film 25 as viewed from the normal direction of the surface of the glass substrate 10. Since the resist 36 in the region near the edge of the interlayer insulating film 25 provided with the reflective layer 40 can be sufficiently exposed by the light reflected by the reflective layer 40, the above-described Embodiment 1 and Similar effects can be obtained.
  • the entire reflective layer 40 is covered with the gate insulating film, even if another member such as an external circuit comes into contact, an electrical short circuit through the reflective layer 40 can be prevented. .
  • FIG. 16 shows a seventh embodiment of the present invention.
  • FIG. 16 is an enlarged plan view showing a part of the TFT substrate of the seventh embodiment.
  • the reflective layer 40 is formed in an island shape between adjacent source terminals 18a.
  • the first pad 61 straddles the reflective layer 40 formed in an island shape. It is formed as follows.
  • a plurality of reflective layers 40 are arranged along the edge of the interlayer insulating film 25 at a predetermined interval.
  • Each reflective layer 40 is disposed so as to intersect with the first pad 61 of the source terminal 18a.
  • the reflective layer 40 protrudes on both sides in the width direction of the source terminal 18 a when viewed from the normal direction of the glass substrate 10.
  • the reflective layer 40 is formed in a region between the adjacent source terminals 18 a and including the edge of the interlayer insulating film 25 when viewed from the normal direction of the surface of the glass substrate 10. Since the resist 36 in the region near the edge of the interlayer insulating film 25 can be sufficiently exposed by the light reflected by the reflective layer 40, the same effect as in the first embodiment can be obtained.
  • the entire reflective layer 40 is covered with the gate insulating film, even if another member such as an external circuit comes into contact, an electrical short circuit through the reflective layer 40 can be prevented. .
  • FIG. 17 shows an eighth embodiment of the present invention.
  • FIG. 17 is an enlarged plan view showing a part of the TFT substrate according to the eighth embodiment.
  • the reflective layer 40 is arranged so as to intersect with the source terminal 18a so as to protrude on both sides in the width direction of the source terminal 18a, whereas in the eighth embodiment, the reflective layer 40 is provided with the source terminal 18a. It arrange
  • the plurality of reflective layers 40 are arranged along the edge of the interlayer insulating film 25 at a predetermined interval.
  • Each reflective layer 40 partially overlaps the first pad 61, and the other remaining region protrudes from the first pad 61 on one side in the edge direction of the interlayer insulating film 25. .
  • a predetermined gap is provided between the end of the protruding reflective layer 40 and the adjacent source terminal 18a.
  • the terminal to which the external circuit is connected has been described.
  • the present invention is not limited to this, and the present invention is similarly applied to other terminals such as a terminal for inputting an inspection signal. can do.
  • the external circuit is not limited to a signal input circuit, and may be a circuit for reading a signal. That is, the present invention can also be applied to other circuits such as an X-ray sensor and a touch panel.
  • the terminal in the present invention is not limited to a gate terminal or a source terminal, but a power signal is input to a terminal for inputting a counter signal to the common electrode of the counter substrate 12 or a drive circuit monolithically formed on the active matrix substrate. It may be a terminal or the like.
  • the present invention is not limited thereto, and a reflective layer may be provided between at least one terminal. .
  • the reflective layer 40 formed of the same material as that of the gate wiring 17 is disposed between the adjacent source terminals 18a.
  • the reflective layer 40 formed of a material may be disposed between the adjacent source terminals 18a. Even if it does in this way, the effect similar to the said Embodiment 1 can be acquired.
  • the entire reflective layer 40 is covered with the gate insulating film 14, but the present invention is not limited to this, and the entire reflective layer 40 is covered with another insulating film. Also good.
  • the liquid crystal display device 1 has been described as an example.
  • the present invention is not limited to this, and other display devices such as an organic EL display device in which the display medium layer is a light emitting layer are also used. Can be applied.
  • the present invention is useful for an active matrix substrate and a display device including the active matrix substrate.
  • Liquid crystal display device 10 Glass substrate (insulating substrate) 11 TFT substrate (active matrix substrate) 12 Counter substrate 13 Liquid crystal layer (display medium layer) 14 Gate insulating film (insulating film) 15 pixel electrode 17 gate wiring 17a gate terminal 18 source wiring 18a source terminal 19 TFT (switching element) 25 Interlayer insulating film 28 First semiconductor layer 29 Second semiconductor layer 31 First pad (terminal) 32 Second pad (terminal) 35 Pixel electrode material 36 Resist 40 Reflective layer 41 First metal layer (reflective layer) 42 Second metal layer (reflection layer)

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

アクティブマトリクス基板は、絶縁性基板上に設けられた複数のスイッチング素子と、絶縁性基板上に複数設けられてスイッチング素子に接続された配線と、複数のスイッチング素子及び配線を覆う層間絶縁膜と、層間絶縁膜上に形成された複数の画素電極と、複数の配線から引き出されて所定の間隔で配置された複数の端子とを備えている。複数の端子の少なくとも一部は、層間絶縁膜から露出した状態で設けられている。絶縁性基板の表面の法線方向から見て、隣り合う端子同士の間の少なくとも一部の領域であり、且つ、層間絶縁膜の端縁を含む領域には、光を反射する反射層が設けられている。

Description

アクティブマトリクス基板及びそれを備えた表示装置
　本発明は、アクティブマトリクス基板及びそれを備えた表示装置に関するものである。
　従来より、液晶表示装置、有機ＥＬ表示装置、及び電気泳動表示装置等の表示装置には、ガラス基板の上にＴＦＴ（Thin-Film Transistor：薄膜トランジスタ）等のスイッチング素子が複数形成されたアクティブマトリクス基板を用いることが知られている。
　また、一般に、アクティブマトリクス基板を備えた表示装置では、表示画面の開口率を高めるために、そのアクティブマトリクス基板の最上層に画素電極が形成される。
　すなわち、アクティブマトリクス基板を構成するガラス基板上には、複数のＴＦＴ、ゲート配線及びソース配線等が形成されると共に、これらのＴＦＴ及び配線等を覆うように、層間絶縁膜が形成されている。そして、その層間絶縁膜の表面に画素電極が形成されている。
　このことにより、層間絶縁膜上の画素電極をゲート配線上及びソース配線上にまで拡張して形成できるため、画素電極の面積を大きくすることができる。また、層間絶縁膜をスピン塗布で厚く形成することにより、画素電極とゲート配線及びソース配線との間の寄生容量が低減される。よって、クロストークの発生が抑制され且つ開口率が大きい液晶表示装置を得ることが可能となる。
　ところで、アクティブマトリクス基板の端部領域には、上記層間絶縁膜の端部が形成されると共に、上記配線の端部に形成され複数の端子が配置されている。これら複数の端子は、所定の間隔で並んで配置され、ＩＣドライバや、ＦＰＣ等の外部回路部材が実装されるようになっている。
　しかし、上記層間絶縁膜の端部はガラス基板上で大きな段差を構成するため、その層間絶縁膜の端部近傍に、画素電極をパターニングするためのレジストが、露光しきれずに残渣として生じやすい。その結果、レジスト残渣に覆われていた画素電極材料の残渣によって、隣接する端子間が短絡する問題がある。
　これに対して、特許文献１には、端子間に有機薄膜パターンを形成することが開示されている。そのことにより、有機薄膜パターン上の画素電極材料を速くエッチングして、端子間に画素電極材料が残らないようにしている。
　特許文献２には、端子間に層間絶縁膜と同一の絶縁膜を設けることが開示されている。また、特許文献３には、層間絶縁膜の端部に沿って、各端子を覆う短絡防止用の絶縁膜を形成することが開示されている。
　また、特許文献４には、レジスト残渣が生じないようにレジストを過露光しながらも、レジストを透過した光の配線による反射を低減することにより画素電極を適切に形成することが開示されている。
　特許文献５には、層間絶縁膜の端部における境界線を、基板表面の法線方向から見て、凹凸状に形成することにより、その層間絶縁膜の端部における傾斜角をなだらかにして、レジスト残渣の発生を抑制することが開示されている。
　また、特許文献６に開示されているアクティブマトリクス基板は、平面図である図１８に示すように、ガラス基板上に形成されたゲート絶縁膜１０１と、ゲート絶縁膜１０１上に形成され、所定の間隔で複数配置された端子１０２と、各端子１０２の一部を覆うようにゲート絶縁膜１０１上に形成された層間絶縁膜１０３とを有している。
　そして、層間絶縁膜１０３の端部には、各端子１０２間に突出する凸部１０４が形成されている。凸部１０４のガラス基板表面に対する傾斜角度は、凸部１０４が形成されていない層間絶縁膜１０３の端部の傾斜角度よりも小さくなっている。このことにより、凸部１０４上にレジスト残渣を生じさせないようにして、レジスト残渣による端子１０２間の短絡を防止しようとしている。
特開平９－９０３９７号公報 特開平１０－１５３７７０号公報 特開平１０－２０３３９号公報 特開２０００－２８８７号公報 特開平１１－１５３８０９号公報 特開平１１－２４１０１号公報
　上記特許文献６には、凸部１０４の寸法を、幅が７０μｍであり突出長さが５０μｍである例と、幅が２０μｍであり突出長さが３０μｍである例とが記載されている。しかし、当該アクティブマトリクス基板が、小型で高詳細表示を行う表示装置に用いられる場合には、端子間の間隔が非常に狭くなるため、上記凸部１０４を配置することは難しい。
　例えば、フルＨＤ（解像度1920×1080本）を表示する１６．４型の液晶表示装置を構成すると共にＦＰＣが実装されたアクティブマトリクス基板では、ソース端子間のピッチが２５μｍであり、そのソース端子間のスペースは１３μｍであって非常に狭い。また、３型ワイドＱＶＧＡの液晶表示装置を構成すると共にＣＯＧ実装されているアクティブマトリクス基板についても、ゲート端子及びソース端子のピッチが１７μｍであり、それらの各端子間のスペースはそれぞれ１３μｍであって極めて狭くなっている。
　また、各端子にＦＰＣ（Flexible Printed Circuit：フレキシブルプリント基板）を実装する場合には、凸部１０４の膜厚が比較的大きいために、その凸部１０４が障害物となって、ＦＰＣの端子が基板側の端子に接触し難くなる問題もある。
　本発明は、斯かる諸点に鑑みてなされたものであり、その目的とするところは、端子間の短絡を抑制すると共に、外部回路の端子への接続を容易にすることにある。
　上記の目的を達成するために、本発明に係るアクティブマトリクス基板は、絶縁性基板と、上記絶縁性基板上に設けられた複数のスイッチング素子と、上記絶縁性基板上に複数設けられ、上記スイッチング素子に接続された配線と、複数の上記スイッチング素子及び複数の上記配線を覆う層間絶縁膜と、上記層間絶縁膜上に形成された複数の画素電極と、複数の上記配線から引き出されて所定の間隔で配置された複数の端子とを備えたアクティブマトリクス基板であって、複数の上記端子の少なくとも一部は、上記層間絶縁膜から露出した状態で設けられ、上記絶縁性基板の表面の法線方向から見て、隣り合う上記端子同士の間の少なくとも一部の領域であり、且つ、上記層間絶縁膜の端縁を含む領域には、光を上記絶縁性基板と反対側に反射する反射層が設けられている。
　上記反射層は、隣り合う上記端子同士の間に別個独立に配置されていてもよい。
　上記反射層は、上記各端子を該端子の幅方向に跨いで形成されていてもよい。
　上記反射層は、金属層によって構成されていることが好ましい。
　上記複数の端子には、外部回路が接続されてもよい。
　また、本発明に係る表示装置は、アクティブマトリクス基板と、上記アクティブマトリクス基板に対向して配置された対向基板と、上記アクティブマトリクス基板と対向基板との間に設けられた表示媒体層とを備えた表示装置であって、上記アクティブマトリクス基板は、絶縁性基板と、上記絶縁性基板上に設けられた複数のスイッチング素子と、上記絶縁性基板上に複数設けられ、上記スイッチング素子に接続された配線と、複数の上記スイッチング素子及び複数の上記配線を覆う層間絶縁膜と、上記層間絶縁膜上に形成された複数の画素電極と、複数の上記配線から引き出されて所定の間隔で配置された複数の端子とを備え、複数の上記端子の少なくとも一部は、上記層間絶縁膜から露出した状態で設けられ、上記絶縁性基板の表面の法線方向から見て、隣り合う上記端子同士の間の少なくとも一部の領域であり、且つ、上記層間絶縁膜の端縁を含む領域には、光を上記絶縁性基板と反対側に反射する反射層が設けられている。
　上記反射層は、隣り合う上記端子同士の間に別個独立に配置されていてもよい。
　上記反射層は、上記各端子を該端子の幅方向に跨いで形成されていてもよい。
　上記反射層は、金属層によって構成されていることが好ましい。
　上記複数の端子には、外部回路が接続されてもよい。
　上記表示媒体層は液晶層であってもよい。
　　　－作用－
　次に、本発明の作用について説明する。
　上記アクティブマトリクス基板を製造する場合には、まず、絶縁性基板上に複数のスイッチング素子と複数の配線とを形成する。また、複数の端子を、絶縁性基板上に上記各配線から引き出した状態で、所定の間隔で配置されるように形成する。
　そして、絶縁性基板の表面の法線方向から見て、隣り合う端子同士の間の少なくとも一部の領域であり、且つ、層間絶縁膜の端縁を含む領域に対し、光を反射する反射層を形成する。反射層は、例えば金属層によって構成することが可能である。反射層は、容易に薄膜化して形成でき、フォトリソグラフィにより精度良く微細な形状に形成することが可能である。
　その後、上記各スイッチング素子及び配線を覆う層間絶縁膜を、絶縁性基板に形成する。このとき、上記各端子の少なくとも一部が層間絶縁膜から露出するように、上記層間絶縁膜を形成する。
　画素電極は、層間絶縁膜上にフォトリソグラフィによって形成することが可能である。この場合、層間絶縁膜を覆う画素電極材料を、絶縁性基板上に一様に形成する。その後、上記画素電極材料を覆うように形成したレジストを、フォトマスクを介して露光する。露光された領域を除去することにより、画素電極を形成しない領域で開口したレジストのマスクが形成される。次に、マスクから露出している画素電極材料をエッチング等により除去することで、所定形状の画素電極を層間絶縁膜上に形成する。
　本発明では、層間絶縁膜の端縁近傍の領域でレジストが厚くなっていても、当該領域に設けた反射層により、レジストを透過した露光の光を反射して、当該厚いレジストを十分に露光することができる。
　反射層は例えばフォトリソグラフィにより、例えば数μｍ程度の幅に、微細に形成することが可能であるため、端子間隔が比較的狭い場合であっても、上記反射層を精度良く端子間に形成することが可能になる。さらに、反射層は薄膜化して、例えば０．１～０．５μｍ程度に形成することが可能であるため、外部回路を実装する場合にも、当該外部回路は、反射層に干渉しないで容易に端子に接続されることとなる。
　そうして、反射層が設けられている領域では、レジスト残渣の発生が防止されるため、画素電極材料の残渣の発生も防止される。その結果、端子間の短絡が抑制される。
　本発明によれば、絶縁性基板の表面の法線方向から見て、隣り合う端子同士の間の少なくとも一部の領域であり、且つ、層間絶縁膜の端縁を含む領域に、反射層を設けるようにしたので、その反射層によって、層間絶縁膜の端縁近傍領域におけるレジスト残渣の発生を防止し、画素電極材料の残渣の発生を防止することができる。その結果、端子間の短絡を抑制できると共に、外部回路の端子への接続を容易にすることができる。
図１は、本実施形態１のＴＦＴ基板の一部を拡大して示す平面図である。 図２は、図１におけるII－II線断面を含む断面図である。 図３は、図１におけるIII－III線断面を含む断面図である。 図４は、露光されるレジストを示す断面図である。 図５は、本実施形態１の液晶表示装置の概略構造を示す断面図である。 図６は、本実施形態１のＴＦＴ基板の回路構成を示す回路図である。 図７は、反射層上で分断された画素電極材料を示す平面図である。 図８は、本実施形態２のＴＦＴ基板の一部を拡大して示す平面図である。 図９は、図８におけるIX－IX線断面を含む断面図である。 図１０は、本実施形態３のＴＦＴ基板の一部を拡大して示す平面図である。 図１１は、図１０におけるXI－XI線断面を含む断面図である。 図１２は、図１０におけるXII－XII線断面を含む断面図である。 図１３は、本実施形態４のＴＦＴ基板の一部を拡大して示す平面図である。 図１４は、本実施形態５のＴＦＴ基板の一部を拡大して示す平面図である。 図１５は、本実施形態６のＴＦＴ基板の一部を拡大して示す平面図である。 図１６は、本実施形態７のＴＦＴ基板の一部を拡大して示す平面図である。 図１７は、本実施形態８のＴＦＴ基板の一部を拡大して示す平面図である。 図１８は、従来のアクティブマトリクス基板の一部を拡大して示す平面図である。
　以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。
　《発明の実施形態１》
　図１～図７は、本発明の実施形態１を示している。
　図１は、本実施形態１のＴＦＴ基板の一部を拡大して示す平面図である。図２は、図１におけるII－II線断面を含む断面図である。図３は、図１におけるIII－III線断面を含む断面図である。図４は、露光されるレジストを示す断面図である。図５は、本実施形態１の液晶表示装置の概略構造を示す断面図である。図６は、本実施形態１のＴＦＴ基板の回路構成を示す回路図である。図７は、反射層上で分断された画素電極材料を示す平面図である。
　本実施形態では、本発明に係る表示装置の一例として、液晶表示装置について説明する。
　液晶表示装置１は、図５に示すように、アクティブマトリクス基板としてのＴＦＴ基板１１と、ＴＦＴ基板１１に対向して配置された対向基板１２と、ＴＦＴ基板１１及び対向基板１２の間に設けられた表示媒体層である液晶層１３とを備えている。
　対向基板１２には、それぞれ図示省略のカラーフィルタ、共通電極及びブラックマトリクス等が形成されている。また、液晶層１３は、上記ＴＦＴ基板１１と対向基板１２との間に設けられた枠状のシール部材２３によって封止されている。
　一方、ＴＦＴ基板１１は、図２及び図３に示すように、絶縁性基板であるガラス基板１０を備え、図６に示すように、マトリクス状に配置された複数の画素１６を有している。このガラス基板１０上には、各画素１６毎に、スイッチング素子であるＴＦＴ（Thin-Film Transistor：薄膜トランジスタ）１９が形成されている。また、ガラス基板１０上には、上記ＴＦＴ１９に接続された複数のゲート配線１７及び複数のソース配線１８が形成されている。
　複数のゲート配線１７は、互いに平行に延びている。また、ガラス基板１０上には、基板表面の法線方向から見て、各ゲート配線１７の間に配置され、そのゲート配線１７と平行に延びる容量配線２０が形成されている。これらゲート配線１７及び容量配線２０は、ゲート絶縁膜１４によって覆われている。
　複数のソース配線１８は、ゲート絶縁膜１４上に形成され、互いに平行に延びると共に上記ゲート配線１７に交差している。すなわち、ゲート配線１７及びソース配線１８からなる配線群は、全体として格子状に形成されている。その格子状の領域に、上記画素１６が形成されている。また、ＴＦＴ１９は、これらのゲート配線１７及びソース配線１８に接続されている。
　また、ガラス基板１０上には、上記ゲート配線１７、ソース配線１８、容量配線２０、及びＴＦＴ１９を覆う保護膜２６及び層間絶縁膜２５が形成されている。保護膜２６は、例えば無機膜により構成され、その表面に例えば有機膜からなる層間絶縁膜２５が比較的大きい厚み（例えば１～４μｍ程度の厚み）で形成されている。尚、保護膜２６は、必ずしも必須の構成ではない。
　層間絶縁膜２５上には、液晶層１３に電圧を印加して駆動するための複数の画素電極１５が形成されている。画素電極１５は、各画素１６毎に設けられ、層間絶縁膜２５に形成されたコンタクトホール（不図示）を介してＴＦＴ１９に接続されている。画素電極１５は、例えば、透明導電膜としてのＩＴＯ（Indium Tin Oxide）やＩＺＯ（indium zinc oxide）などによって形成されている。また、画素電極１５は、基板表面の法線方向から見て、当該画素電極１５の周りに配置されている配線（ゲート配線１７及びソース配線１８）の一部と重なっている。
　また、画素電極１５と上記容量配線２０とが重なる領域には、補助容量とも称される容量素子２１が形成されている。容量素子２１は、各画素１６にそれぞれ設けられており、各画素１６における表示電圧を略一定に維持するようになっている。
　ここで、ＴＦＴ基板１１には、図５に示すように、上記複数の画素１６が設けられた表示領域５１と、その周囲に設けられた非表示領域５２とが形成されている。非表示領域５２には、図６に示すように、上記ゲート配線１７から引き出されて所定の間隔で配置された複数のゲート端子１７ａと、ソース配線１８から引き出されて所定の間隔で配置された複数のソース端子１８ａとが形成されている。
　尚、上記各端子１７ａ，１８ａは、それぞれ、ゲート配線１７と同じ材料又はソース配線１８と同じ材料の何れによって形成してもよい。
　ソース端子１８ａには、外部回路としてのソースドライバの出力端子（不図示）が、ＡＣＦ（Anisotropic Conductive Film：異方性導電膜）を介して接続される一方、ゲート端子１７ａには、外部回路としてのゲートドライバの出力端子（不図示）が、同様にＡＣＦを介して接続されるようになっている。
　上記ゲート端子１７ａ及びソース端子１８ａは、その少なくとも一部が、上記層間絶縁膜２５から露出した状態で設けられている。すなわち、図１～図３に示すように、層間絶縁膜２５の端部は、ガラス基板１０表面の法線方向から見て、複数のゲート端子１７ａ及びソース端子１８ａを横切るように形成されている。また、層間絶縁膜２５は、その厚みが比較的大きいことから、ガラス基板１０上で段差を構成している。
　ゲート端子１７ａは、図１及び図３に示すように、ガラス基板１０上に形成された第１パッド３１と、一部が第１パッド３１の表面に積層された第２パッド３２とにより構成されている。
　第１パッド３１は、上記ゲート配線１７と同じ材料により構成され、例えばＴｉ、Ａｌ、及びＴｉＮがこの順に積層された金属層や、Ｃｒ又はＭｏとＡｌ又はＡｌを含む合金とがこの順に積層された金属層、或いは、Ａｌ又はＡｌを含む合金からなる単層の金属層などによって構成されている。一方、第２パッド３２は、画素電極１５と同じ材料であるＩＴＯ等によって構成され、上記第１パッド３１に沿って延びている。
　図２及び図３に示すように、ガラス基板１０上には、ゲート絶縁膜１４が第１パッド３１を覆うように形成されている。ゲート絶縁膜１４には、図１に示すように、第１パッド３１上で当該第１パッド３１に沿って延びるスリット状のコンタクト部３３が貫通形成されている。そうして、ゲート絶縁膜１４上に設けられた第２パッド３２は、コンタクト部３３を介して第１パッド３１に接続されている。
　ゲート絶縁膜１４には、層間絶縁膜２５の端縁を含む領域に第１半導体層２８が積層されている。第１半導体層２８の表面には上記保護膜２６の一部がゲート絶縁膜１４上から乗り上がって積層されている。そして、図３に示すように、保護膜２６及び層間絶縁膜２５の各側面は、全体として連続した１つの側面を構成している。
　一方、第１半導体層２８の表面には、上記保護膜２６が設けられている側とは反対側の端部において、上記第２パッド３２の端部が第１パッド３１上から乗り上がって積層されている。また、第２パッド３２と層間絶縁膜２５の端縁との間には、数μｍ～数十μｍ程度の隙間が設けられている。
　そして、本発明の特徴として、図１及び図２に示すように、ガラス基板１０表面の法線方向から見て、隣り合うゲート端子１７ａ同士の間の少なくとも一部の領域であり、且つ、層間絶縁膜２５の端縁を含む領域には、光をガラス基板１０と反対側に反射する反射層４０がそれぞれ設けられている。
　本実施形態１における反射層４０は、ソース配線１８と同じ材料により構成され、隣り合うゲート端子１７ａ同士の間にそれぞれ別個独立に配置されている。つまり、反射層４０は、ゲート端子１７ａに重ならないように配置されている。以降では、ゲート端子１７ａ同士の間に配置された反射層４０について説明する。
　図２に示すように、ガラス基板１０上におけるゲート端子１７ａ同士の間の領域には、ゲート絶縁膜１４が形成され、その一部が層間絶縁膜２５に重なっている。反射層４０は、このゲート絶縁膜１４の表面に積層された第１メタル層４１と、この第１メタル層４１の表面の一部に積層された第２メタル層４２とにより構成されている。第１メタル層４１は、例えばＴｉ層により構成され、第２メタル層４２は、例えばＡｌ層によって構成されている。
　第２メタル層４２は、第１メタル層４１の表面における層間絶縁膜２５に重なっている領域に配置されている。そして、第２メタル層４２の表面には上記保護膜２６の一部がガラス基板１０上から乗り上がって積層されている。このことにより、図２に示すように、第２メタル層４２、保護膜２６、及び層間絶縁膜２５の各側面は、全体として連続した１つの側面を構成している。
　なお、第２メタル層４２は必ずしも必須の構成ではなく、第１メタル層４１だけを設けてもよい。また、第１メタル層４１は、Ｃｒ又はＭｏとＡｌ又はＡｌを含む合金とがこの順に積層された金属層、或いは、Ａｌ又はＡｌを含む合金からなる単層の金属層であってもよい。また、反射層４０の反射効果をより高める観点から、反射率の高いＡｌ層を最上層に設けることが好ましい。
　こうして、反射層４０は、第１パッド３１と異なる層に配置されることとなる。
　　－製造方法－
　次に、上記ＴＦＴ基板１１を有する液晶表示装置１の製造方法について説明する。
　液晶表示装置１は、予め形成したＴＦＴ基板１１及び対向基板１２を、液晶層１３及びシール部材２３を介して貼り合わせることによって製造する。
　ＴＦＴ基板１１を製造する場合には、まず、ガラス基板１０上に複数のＴＦＴ１９と複数の配線１７，１８，２０とを、フォトリソグラフィにより形成する。すなわち、ガラス基板１０の表面にゲート配線１７と、ゲート端子１７ａの第１パッド３１とを、それぞれ所定の間隔で形成する。ゲート配線１７及び第１パッド３１は、例えばＴｉ、Ａｌ、及びＴｉＮの各層をこの順に積層して形成する。
　次に、ガラス基板１０上に、ゲート絶縁膜１４を上記ゲート配線１７及び第１パッド３１の一部を覆うように形成する。その後、図３に示すように、第１パッド３１を覆っているゲート絶縁膜１４の端部表面に、第１半導体層２８をフォトリソグラフィ及びエッチングにより形成する。
　一方、図２に示すように、隣り合う第１パッド３１同士の間に設けられているゲート絶縁膜１４の表面に、反射層４０をソース配線１８と同じ工程で同時に形成する。反射層４０の第１メタル層４１は、例えばＴｉ層をフォトリソグラフィ及びエッチングすることにより島状に形成する。
　その後、第１メタル層４１の表面に、第２メタル層４２を構成する例えばＡｌ層を形成する。次に、これらＡｌ層及び第１半導体層２８を覆うように、保護膜２６を構成する無機膜、及び層間絶縁膜２５を構成する有機膜を堆積する。その後、これらのＡｌ層と、無機膜と、有機膜とを、フォトリソグラフィ及びエッチングによってパターニングする。
　そのことにより、第２メタル層４２と、保護膜２６と、層間絶縁膜２５とを形成する。このとき、図１に示すように、層間絶縁膜２５に、各ゲート端子１７ａを横切る端縁が形成されると共に、第１パッド３１、第１メタル層４１の一部、及び第１半導体層２８の一部が、層間絶縁膜２５から露出することとなる。こうして、隣り合う各第１パッド３１（ゲート端子１７ａ）同士の間の領域であって、層間絶縁膜２５の端縁を含む領域に、反射層４０を形成する。
　次に、画素電極１５をフォトリソグラフィ及びエッチングにより形成する。まず、図４に示すように、ＩＴＯ等からなる画素電極材料３５を、層間絶縁膜２５を覆うようにガラス基板１０上に一様に形成する。その後、上記画素電極材料３５を覆うように形成したレジスト３６を、フォトマスク（不図示）を介して露光する。続いて、上記露光された領域を除去することにより、画素電極１５及び第２パッド３２を形成しない領域で開口したレジスト３６のマスクを形成する。
　次に、上記レジスト３６のマスクから露出している画素電極材料３５をエッチングにより除去することで、所定形状の画素電極１５を層間絶縁膜２５の表面に形成すると共に、第２パッド３２を第１パッド３１の表面に形成する。
　本実施形態１では、層間絶縁膜２５の端縁近傍領域において、レジスト３６を透過した露光の光が反射層４０によってガラス基板１０と反対側に反射されるため、当該反射層４０上のレジスト３６が、他の部分に比べて十分に露光される。
　その後、上記画素電極１５及び層間絶縁膜２５を覆う配向膜（不図示）を形成してＴＦＴ基板１１を製造する。
　　－実施形態１の効果－
　したがって、本実施形態１によると、ガラス基板１０の表面の法線方向から見て、隣り合う端子１７ａ同士の間の領域であり且つ層間絶縁膜２５の端縁を含む領域に、反射層４０を設けるようにしたので、その反射層４０によって、層間絶縁膜２５の端縁近傍領域においてレジスト３６を透過した露光の光をガラス基板１０と反対側に反射して、当該反射層４０が設けられている領域のレジスト３６を十分に露光できる。そのため、この反射層４０が設けられている領域において、レジスト３６の残渣の発生を防止することができる。
　したがって、図７に示すように、仮に、端子１７ａ同士の間の領域であり且つ層間絶縁膜２５の端縁を含む領域に、画素電極材料３５の残渣が生じたとしても、反射層４０を設けた領域では、レジスト３６を確実に除去して画素電極３５の残渣を発生させないようにすることが可能になる。よって、端子１７ａ間に生じた画素電極材料３５は、反射層４０上で分断されることとなるため、層間絶縁膜２５の端縁近傍領域において、隣り合う各端子１７ａ間の短絡を抑制することができる。
　さらに、比較的厚い層間絶縁膜２５の一部を隣り合う各端子１７ａ間に配置させる構成とは異なり、反射層４０を容易に薄く形成できるために、反射層４０と外部回路との干渉を防止して、外部回路の各端子１７ａへの接続を容易にすることができる。
　さらにまた、反射層４０は金属層等により構成できるため、隣り合う端子１７ａの間隔が比較的狭い場合であっても、フォトリソグラフィ等によって精度良く微細な形状に形成することができる。すなわち、小型で高詳細表示を行う液晶表示装置１及びそれに用いられるＴＦＴ基板１１に対しても、その各端子１７ａ間の短絡を好適に抑制できる。
　また、反射層４０を第１パッド３１と異なる層に形成するようにしたので、これらの反射層４０と第１パッド３１との間の短絡を確実に防止することができる。
　したがって、配線１７，１８及び端子１７ａの間隔が狭いＴＦＴ基板１１に対しても、端子１７ａ間の短絡を抑制すると共に、外部回路の端子１７ａへの接続を容易にすることができる。尚、第１半導体層２８に限らず、他の高抵抗膜を配置することによっても、同様の効果を得ることができる。
　さらに、反射層４０をゲート絶縁膜１４上に積層して設けたので、層間絶縁膜２５の端部近傍における段差形状を比較的なだらかにして、反射層４０によるレジスト３６の露光を、より効率良く行うことが可能になる。
　尚、第２パッド３２は必須の構成ではないが、これを設けることにより、第１パッド３１の腐食を抑制することができる。
　さらに、第２パッド３２と層間絶縁膜２５の端縁との間に数μｍ～数十μｍ程度の隙間を設けるようにしたので、各端子１７ａにＦＰＣ等の外部回路を接続する際に、数μｍ程度の導電性粒子が、層間絶縁膜２５の端縁に沿って並ぶことによるリーク不良の発生を回避することができる。よって、ＦＰＣ等の外部回路を接続する際のズレに対するマージンを確保できることとなる。
　《発明の実施形態２》
　図８及び図９は、本発明の実施形態２を示している。
　図８は、本実施形態２のＴＦＴ基板の一部を拡大して示す平面図である。図９は、図８におけるIX－IX線断面を含む断面図である。尚、以降の各実施形態では、図１～図６と同じ部分については同じ符号を付して、その詳細な説明を省略する。
　上記実施形態１では、隣り合う端子１７ａ間にのみ反射層４０を設けたのに対し、本実施形態２では、端子１７ａ上にも反射層４０を配置するようにしたものである。
　すなわち、図８に示すように、本実施形態２における反射層４０は、上記実施形態１と同様に、層間絶縁膜２５の端縁に沿って断続的に配置されると共に、各端子１７ａをそれぞれ端子１７ａの幅方向に跨いで形成されている。隣り合う反射層４０同士の間隔は、例えば３μｍ以上設けることが好ましい。このことにより、ＦＰＣ等の外部回路を接続する際のズレに対するマージンを確保することができる。
　上記ガラス基板１０の表面には、上記実施形態１と同様に、第１パッド３１が所定の間隔で形成されると共に、第１パッド３１の一部を覆うようにゲート絶縁膜１４が形成されている。ゲート絶縁膜１４には、図８に示すように、第１パッド３１上で当該第１パッド３１に沿って延びるスリット状のコンタクト部３３が貫通形成されている。そうして、ゲート絶縁膜１４上に設けられた第２パッド３２は、コンタクト部３３を介して第１パッド３１に接続されている。
　また、ゲート絶縁膜１４上には、第１半導体層２８が形成されている。第１半導体層２８の一部は、層間絶縁膜２５に重なっている。
　第１半導体層２８の表面には第２半導体層２９及び第１メタル層４１が積層され、その第２半導体層２９及び第１メタル層４１の各一部が層間絶縁膜２５に重なっている。さらに、第１メタル層４１の表面における層間絶縁膜２５に重なっている領域には、第２メタル層４２が積層されている。
　さらに、第２メタル層４２の表面には保護膜２６の一部がゲート絶縁膜１４上から乗り上がって積層されている。そうして、図９に示すように、第２メタル層４２、保護膜２６、及び層間絶縁膜２５の各側面は、全体として連続した１つの側面を構成している。
　一方、第１半導体層２８の表面には、上記保護膜２６が設けられている側とは反対側の端部において、上記第２パッド３２の端部が第１パッド３１上から乗り上がって積層されている。
　本実施形態２におけるＴＦＴ基板１１を製造する場合には、第１半導体層２８及び第２半導体層２９をゲート絶縁膜１４上に形成した後に、その第２半導体層２９の表面に例えばＴｉ層からなる第１メタル層４１を形成する。次に、第１メタル層４１の一部の表面に、Ａｌ層からなる第２メタル層４２を形成する。第２メタル層４２は、上記実施形態１と同様に、保護膜２６及び層間絶縁膜２５と共に、フォトリソグラフィ及びエッチングによって形成する。
　その後、上記実施形態１と同様に、ＩＴＯ等の画素電極材料３５及びレジスト３６を一様に堆積させ、レジスト３６を露光する。このとき、層間絶縁膜２５の端縁近傍領域において、レジスト３６を透過した露光の光が反射層４０によって反射されるため、当該反射層４０上のレジスト３６が、他の部分に比べて十分に露光される。
　こうして、画素電極１５を層間絶縁膜２５上に形成すると共に、第２パッド３２を第１パッド３１上に形成して、ＴＦＴ基板１１を製造する。
　　－実施形態２の効果－
　したがって、本実施形態２によっても、反射層４０の一部が隣り合う各端子１７ａ間に配置されているため、上記実施形態１と同様に、反射層４０が設けられた層間絶縁膜２５の端縁近傍領域において、レジスト３６の残渣及び画素電極材料３５の残渣の発生を防止できるため、隣り合う各端子１７ａ間の短絡を抑制することができる。そのことに加え、反射層４０を容易に薄く形成できるため、外部回路の各端子１７ａへの接続を容易にすることができる。
　《発明の実施形態３》
　図１０～図１２は、本発明の実施形態３を示している。
　図１０は、本実施形態３のＴＦＴ基板の一部を拡大して示す平面図である。図１１は、図１０におけるXI－XI線断面を含む断面図である。図１２は、図１０におけるXII－XII線断面を含む断面図である。
　上記実施形態１では、隣り合うゲート端子１７ａ同士の間に、ソース配線１８と同じ材料からなる反射層４０を形成したのに対し、本実施形態３では、隣り合うゲート端子１７ａ同士の間に、ゲート配線１７と同じ材料からなる反射層４０を形成するようにしている。
　ゲート端子１７ａは、上記実施形態１と同様の構成であって、図１０及び図１２に示すように、ガラス基板１０上に形成された第１パッド３１と、一部が第１パッド３１の表面に積層された第２パッド３２とにより構成されている。第１パッド３１は、ゲート配線１７と同じ材料により構成される一方、第２パッド６２は、画素電極１５と同じ材料であるＩＴＯ等によって構成されている。そして、第２パッド３２は、ゲート絶縁膜１４に形成されたコンタクト部３３を介して、第１パッド３１に接続されている。
　ゲート絶縁膜１４には、層間絶縁膜２５の端縁を含む領域に第１半導体層２８が積層されている。第１半導体層２８は、例えば０．２μｍ以下の厚みに形成されている。第１半導体層２８の表面には上記保護膜２６の一部がゲート絶縁膜１４上から乗り上がって積層されている。保護膜２６の表面には、例えば有機膜からなる層間絶縁膜２５が比較的大きい厚み（例えば１～４μｍ程度の厚み）で形成されている。
　一方、第１半導体層２８の表面には、上記保護膜２６が設けられている側とは反対側の端部において、上記第２パッド６２の端部が第１パッド６１上から乗り上がって積層されている。また、第２パッド６２と層間絶縁膜２５の端縁との間には、数μｍ～数十μｍ程度の隙間が設けられている。
　そして、図１０及び図１１に示すように、ガラス基板１０表面の法線方向から見て、隣り合うゲート端子１７ａ同士の間の少なくとも一部の領域であり、且つ、層間絶縁膜２５の端縁を含む領域には、光を反射する反射層４０がそれぞれ設けられている。
　本実施形態３における反射層４０は、ゲート配線１７と同じ材料により構成され、図１１に示すように、ガラス基板１０の表面に形成されると共に、ゲート絶縁膜１４によって覆われている。そうして、反射層４０は、ゲート端子１７ａに重ならないで配置されると共に、隣り合うゲート端子１７ａ同士の間にそれぞれ別個独立に設けられている。
　上記ＴＦＴ基板１１を有する液晶表示装置１を製造する場合には、ガラス基板１０に形成した例えばＴｉ、Ａｌ、及びＴｉＮの各層からなる金属層をフォトリソグラフィ及びエッチングを行うことにより、ゲート配線１７、第１パッド３１、及び反射層４０を、同じ工程で同時に形成する。
　ここで、金属層は、Ｔｉ、Ａｌ、及びＴｉＮの積層膜には限られない。Ｃｒ又はＭｏとＡｌ又はＡｌを含む合金とがこの順に積層された金属層、或いは、Ａｌ又はＡｌを含む合金からなる単層の金属層などであってもよい。また、反射層４０の反射効果をより高める観点から、反射率の高いＡｌ層を最上層に設けることが好ましい。
　次に、上記ゲート配線１７、第１パッド３１、及び反射層４０を覆うようにゲート絶縁膜１４を形成した後に、そのゲート絶縁膜１４に第１半導体層２８及びコンタクト部３３を形成する。その後、上記実施形態１と同様に、ゲート絶縁膜１４上に保護膜２６及び層間絶縁膜２５を形成する。
　次に、画素電極１５をフォトリソグラフィ及びエッチングにより形成する。すなわち、上記実施形態１と同様に、層間絶縁膜２５を覆うようにガラス基板１０上の全体にＩＴＯ等からなる画素電極材料３５を堆積させ、さらにこの画素電極材料３５の全体を覆うようにレジスト３６を形成する（図４参照）。そうして、このレジスト３６をフォトマスク（不図示）を介して露光し、現像することによりレジスト３６のマスクを形成する。
　その後、レジスト３６のマスクから露出している画素電極材料３５をエッチングにより除去することで、所定形状の画素電極１５を層間絶縁膜２５の表面に形成すると共に、第２パッド３２を第１パッド３１の表面に形成する。
　本実施形態３では、層間絶縁膜２５の端縁近傍領域において、レジスト３６、第１半導体層２８及びゲート絶縁膜１４を透過した露光の光が、反射層４０によって反射されるため、当該反射層４０上のレジスト３６が、他の部分に比べて十分に露光される。こうして、ＴＦＴ基板１１を製造する。
　　－実施形態３の効果－
　したがって、本実施形態３によっても、ガラス基板１０の表面の法線方向から見て、隣り合うゲート端子１７ａ同士の間の領域であり且つ層間絶縁膜２５の端縁を含む領域に、反射層４０を配置するようにしたので、反射層４０で反射した光によって、当該反射層４０が設けられている層間絶縁膜２５の端縁近傍領域におけるレジスト３６を十分に露光できるため、上記実施形態１と同様の効果を得ることができる。
　そのことに加え、反射層４０の全体をゲート絶縁膜１４によって覆うようにしたので、仮に外部回路等の他の部材が接触したとしても、反射層４０を介した電気的短絡を防止することができる。
　《発明の実施形態４》
　図１３は、本発明の実施形態４を示している。
　図１３は、本実施形態４のＴＦＴ基板の一部を拡大して示す平面図である。尚、図１３におけるXI－XI線断面図は図１１に相当する。また、図１３におけるXII－XII線断面図は図１２に相当する。
　上記実施形態３では、反射層４０を隣り合うゲート端子１７ａ同士の間に島状に形成したのに対し、本実施形態４は、反射層４０をゲート端子１７ａと一体に形成するようにしたものである。
　すなわち、図１３に示すように、反射層４０は、第１パッド３１と一体に形成されると共に、層間絶縁膜２５の端縁を含む領域で当該端縁に沿って延びるように、ゲート端子１７ａの幅方向両側に突出して形成されている。また、隣り合う反射層４０同士の間には、それぞれ隙間が設けられている。
　　－実施形態４の効果－
　したがって、本実施形態４においても、隣り合うゲート端子１７ａ同士の間に、反射層４０の全体をゲート絶縁膜１４に覆われた状態で配置するようにしたので、上記実施形態３と同様の効果を得ることができる。
　《発明の実施形態５》
　図１４は、本発明の実施形態５を示している。
　図１４は、本実施形態５のＴＦＴ基板の一部を拡大して示す平面図である。尚、図１４におけるXI－XI線断面図は図１１に相当する。また、図１４におけるXII－XII線断面図は図１２に相当する。
　上記実施形態４では、反射層４０をゲート端子１７ａの幅方向両側に突出して形成したのに対し、本実施形態５は、反射層４０をゲート端子１７ａの幅方向一方側に突出して形成したものである。
　　－実施形態５の効果－
　したがって、本実施形態５においても、隣り合うゲート端子１７ａ同士の間に、反射層４０の全体をゲート絶縁膜１４に覆われた状態で配置するようにしたので、上記実施形態３と同様の効果を得ることができる。
　《発明の実施形態６》
　図１５は、本発明の実施形態６を示している。
　図１５は、本実施形態６のＴＦＴ基板の一部を拡大して示す平面図である。
　上記実施形態１では、隣り合うゲート端子１７ａ同士の間に、ソース配線１８と同じ材料からなる反射層４０を形成したのに対し、本実施形態６は、ゲート配線１７と同じ材料からなる反射層４０を、隣り合うソース端子１８ａ同士の間に形成するようにしたものである。
　図１５に示すように、ソース端子１８ａは、ゲート端子１７ａと同様に、ガラス基板１０上に形成された第１パッド６１と、一部が第１パッド６１の表面に積層された第２パッド６２とにより構成されている。
　第１パッド６１は、ソース配線１８と同じ材料により構成され、例えばＡｌ等の金属層によって構成されている。一方、第２パッド６２は、画素電極１５と同じ材料であるＩＴＯ等によって構成され、上記第１パッド６１に沿って延びている。
　ガラス基板１０上には、ゲート絶縁膜（不図示）が第１パッド６１を覆うように形成されている。ゲート絶縁膜には、図１５に示すように、第１パッド６１上で当該第１パッド６１に沿って延びるスリット状のコンタクト部６３が貫通形成されている。そうして、ゲート絶縁膜１４上に設けられた第２パッド６２は、コンタクト部６３を介して第１パッド６１に接続されている。
　ゲート絶縁膜１４には、上記実施形態１と同様に、層間絶縁膜２５の端縁を含む領域に第１半導体層（不図示）が積層されている。第１半導体層の表面には保護膜（不図示）の一部がゲート絶縁膜上から乗り上がって積層されている。一方、第１半導体層の表面には、保護膜２６が設けられている側とは反対側の端部において、第２パッド６２の端部が第１パッド６１上から乗り上がって積層されている。
　そして、図１５に示すように、ガラス基板１０表面の法線方向から見て、隣り合うソース端子１８ａ同士の間の少なくとも一部の領域であり、且つ、層間絶縁膜２５の端縁を含む領域には、光を反射する反射層４０がそれぞれ設けられている。
　本実施形態６における反射層４０は、上記実施形態３と同様に、ゲート配線１７と同じ材料により構成され、ガラス基板１０の表面に形成されている。さらに、反射層４０は、ゲート絶縁膜によって覆われている。そうして、反射層４０は、ソース端子１８ａに重ならないで配置されると共に、隣り合うソース端子１８ａ同士の間にそれぞれ別個独立に設けられている。
　上記ＴＦＴ基板１１を有する液晶表示装置１を製造する場合には、上記実施形態３と同様に、ゲート配線１７及び反射層４０を、同じ工程で同時に形成する。次に、上記ゲート配線１７及び反射層４０を覆うようにゲート絶縁膜を形成した後に、そのゲート絶縁膜に第１半導体層及びコンタクト部６３を形成する。その後、上記実施形態１と同様に、ゲート絶縁膜上に保護膜及び層間絶縁膜２５を形成する。
　次に、上記実施形態３と同様に、画素電極１５をフォトリソグラフィ及びエッチングにより形成する。すなわち、ガラス基板１０の全体に画素電極材料３５及びレジスト３６をこの順に堆積させ、レジスト３６を露光及び現像してフォトマスクを形成する。
　このとき、層間絶縁膜２５の端縁近傍領域において、レジスト３６等を透過した露光の光が、反射層４０によって反射されるため、当該反射層４０上のレジスト３６が、他の部分に比べて十分に露光される。
　　－実施形態６の効果－
　したがって、本実施形態６によっても、ガラス基板１０の表面の法線方向から見て、隣り合うソース端子１８ａ同士の間の領域であり且つ層間絶縁膜２５の端縁を含む領域に、反射層４０を配置するようにしたので、反射層４０で反射した光によって、当該反射層４０が設けられている層間絶縁膜２５の端縁近傍領域におけるレジスト３６を十分に露光できるため、上記実施形態１と同様の効果を得ることができる。
　そのことに加え、反射層４０の全体をゲート絶縁膜によって覆うようにしたので、仮に外部回路等の他の部材が接触したとしても、反射層４０を介した電気的短絡を防止することができる。
　《発明の実施形態７》
　図１６は、本発明の実施形態７を示している。
　図１６は、本実施形態７のＴＦＴ基板の一部を拡大して示す平面図である。
　上記実施形態６では、反射層４０を隣り合うソース端子１８ａ同士の間に島状に形成したのに対し、本実施形態７は、島状に形成した反射層４０を、第１パッド６１が跨ぐように形成したものである。
　すなわち、図１６に示すように、複数の反射層４０が、層間絶縁膜２５の端縁に沿って所定の間隔で配置されている。そして、各反射層４０は、ソース端子１８ａの第１パッド６１と交差して配置されている。このことにより、反射層４０は、ガラス基板１０の法線方向から見て、ソース端子１８ａの幅方向両側に突出している。
　　－実施形態７の効果－
　したがって、本実施形態７においても、ガラス基板１０の表面の法線方向から見て、隣り合うソース端子１８ａ同士の間の領域であり且つ層間絶縁膜２５の端縁を含む領域に、反射層４０を配置するようにしたので、反射層４０で反射した光によって層間絶縁膜２５の端縁近傍領域におけるレジスト３６を十分に露光できるため、上記実施形態１と同様の効果を得ることができる。
　そのことに加え、反射層４０の全体をゲート絶縁膜によって覆うようにしたので、仮に外部回路等の他の部材が接触したとしても、反射層４０を介した電気的短絡を防止することができる。
　《発明の実施形態８》
　図１７は、本発明の実施形態８を示している。
　図１７は、本実施形態８のＴＦＴ基板の一部を拡大して示す平面図である。
　上記実施形態７では、反射層４０をソース端子１８ａの幅方向両側に突出するように、当該ソース端子１８ａに交差した配置させたのに対し、本実施形態８は、反射層４０を、ソース端子１８ａの幅方向一方側に突出するように、配置させたものである。
　すなわち、図１７に示すように、複数の反射層４０が、層間絶縁膜２５の端縁に沿って所定の間隔で配置されている。そして、各反射層４０は、その一部の領域が第１パッド６１に重なると共に、他の残りの領域が、層間絶縁膜２５の端縁方向の一方側に、第１パッド６１からはみ出している。このはみ出している側の反射層４０の端部と、隣のソース端子１８ａとの間には、所定の隙間が設けられている。
　　－実施形態８の効果－
　したがって、本実施形態８においても、隣り合うソース端子１８ａ同士の間に、反射層４０の全体をゲート絶縁膜１４に覆われた状態で配置するようにしたので、上記実施形態７と同様の効果を得ることができる。
　《その他の実施形態》
　上記各実施形態では、複数のＴＦＴが形成されたＴＦＴ基板１１を例に挙げて説明したが、本発明はこれに限らず、例えばＴＦＤ等の他のスイッチング素子が複数形成されたアクティブマトリクス基板としてもよい。
　また、上記各実施形態では、外部回路が接続される端子について説明したが、本発明はこれに限らず、検査信号を入力するための端子等の他の端子についても、同様に本発明を適用することができる。
　また、外部回路は信号を入力するものに限らず、信号を読み取る回路であってもよい。すなわち、Ｘ線センサーやタッチパネル等の他の回路についても適用できる。
　また、本発明における端子は、ゲート端子やソース端子だけでなく、対向基板１２の共通電極に対向信号を入力するための端子や、アクティブマトリクス基板にモノリシックに形成された駆動回路に電源信号を入力するための端子等であってもよい。
　また、上記各実施形態では、隣り合う各端子間にそれぞれ反射層４０を設けた例について説明したが、本発明はこれに限らず、少なくとも１つの端子間に反射層を設けることも可能である。ただし、端子同士の短絡を確実に防止する観点から、各端子間にそれぞれ反射層４０を設けることが好ましい。
　また、上記実施形態６～８では、ゲート配線１７と同じ材料によって形成した反射層４０を、隣り合うソース端子１８ａ同士の間に配置した例について説明したが、その他にも、ソース配線１８と同じ材料によって形成した反射層４０を、隣り合うソース端子１８ａ同士の間に配置するようにしてもよい。このようにしても、上記実施形態１と同様の効果を得ることができる。
　また、上記実施形態３～８では、反射層４０の全体をゲート絶縁膜１４によって覆うようにしたが、本発明はこれに限らず、他の絶縁膜によって反射層４０の全体を覆うようにしてもよい。
　また、上記各実施形態では、液晶表示装置１を例に挙げて説明したが、本発明はこれに限らず、例えば表示媒体層が発光層である有機ＥＬ表示装置等の他の表示装置についても適用することができる。
　以上説明したように、本発明は、アクティブマトリクス基板及びそれを備えた表示装置について有用である。
　　　　　　１　　　液晶表示装置
　　　　　１０　　　ガラス基板（絶縁性基板）
　　　　　１１　　　ＴＦＴ基板（アクティブマトリクス基板）
　　　　　１２　　　対向基板
　　　　　１３　　　液晶層（表示媒体層）
　　　　　１４　　　ゲート絶縁膜（絶縁膜）
　　　　　１５　　　画素電極
　　　　　１７　　　ゲート配線
　　　　　１７ａ　　ゲート端子
　　　　　１８　　　ソース配線
　　　　　１８ａ　　ソース端子
　　　　　１９　　　ＴＦＴ（スイッチング素子）
　　　　　２５　　　層間絶縁膜
　　　　　２８　　　第１半導体層
　　　　　２９　　　第２半導体層
　　　　　３１　　　第１パッド（端子）
　　　　　３２　　　第２パッド（端子）
　　　　　３５　　　画素電極材料
　　　　　３６　　　レジスト
　　　　　４０　　　反射層
　　　　　４１　　　第１メタル層（反射層）
　　　　　４２　　　第２メタル層（反射層）

Claims (13)

  1. 　絶縁性基板と、
    　上記絶縁性基板上に設けられた複数のスイッチング素子と、
    　上記絶縁性基板上に複数設けられ、上記スイッチング素子に接続された配線と、
    　複数の上記スイッチング素子及び複数の上記配線を覆う層間絶縁膜と、
    　上記層間絶縁膜上に形成された複数の画素電極と、
    　複数の上記配線から引き出されて所定の間隔で配置された複数の端子とを備えたアクティブマトリクス基板であって、
    　複数の上記端子の少なくとも一部は、上記層間絶縁膜から露出した状態で設けられ、
    　上記絶縁性基板の表面の法線方向から見て、隣り合う上記端子同士の間の少なくとも一部の領域であり、且つ、上記層間絶縁膜の端縁を含む領域には、光を上記絶縁性基板と反対側に反射する反射層が設けられている
    ことを特徴とするアクティブマトリクス基板。
  2. 　請求項１に記載されたアクティブマトリクス基板において、
    　上記反射層は、隣り合う上記端子同士の間に別個独立に配置されている
    ことを特徴とするアクティブマトリクス基板。
  3. 　請求項１に記載されたアクティブマトリクス基板において、
    　上記反射層は、上記各端子を該端子の幅方向に跨いで形成されている
    ことを特徴とするアクティブマトリクス基板。
  4. 　請求項１乃至３の何れか１つに記載されたアクティブマトリクス基板において、
    　上記反射層は、金属層によって構成されている
    ことを特徴とするアクティブマトリクス基板。
  5. 　請求項１乃至４の何れか１つに記載されたアクティブマトリクス基板において、
    　上記複数の端子には、外部回路が接続される
    ことを特徴とするアクティブマトリクス基板。
  6. 　請求項１乃至５の何れか１つに記載されたアクティブマトリクス基板において、
    　上記反射層の全体が絶縁膜によって覆われている
    ことを特徴とするアクティブマトリクス基板。
  7. 　アクティブマトリクス基板と、
    　上記アクティブマトリクス基板に対向して配置された対向基板と、
    　上記アクティブマトリクス基板と対向基板との間に設けられた表示媒体層とを備えた表示装置であって、
    　上記アクティブマトリクス基板は、絶縁性基板と、上記絶縁性基板上に設けられた複数のスイッチング素子と、上記絶縁性基板上に複数設けられ、上記スイッチング素子に接続された配線と、複数の上記スイッチング素子及び複数の上記配線を覆う層間絶縁膜と、上記層間絶縁膜上に形成された複数の画素電極と、複数の上記配線から引き出されて所定の間隔で配置された複数の端子とを備え、
    　複数の上記端子の少なくとも一部は、上記層間絶縁膜から露出した状態で設けられ、
    　上記絶縁性基板の表面の法線方向から見て、隣り合う上記端子同士の間の少なくとも一部の領域であり、且つ、上記層間絶縁膜の端縁を含む領域には、光を上記絶縁性基板と反対側に反射する反射層が設けられている
    ことを特徴とする表示装置。
  8. 　請求項７に記載された表示装置において、
    　上記反射層は、隣り合う上記端子同士の間に別個独立に配置されている
    ことを特徴とする表示装置。
  9. 　請求項７に記載された表示装置において、
    　上記反射層は、上記各端子を該端子の幅方向に跨いで形成されている
    ことを特徴とする表示装置。
  10. 　請求項７乃至９の何れか１つに記載された表示装置において、
    　上記反射層は、金属層によって構成されている
    ことを特徴とする表示装置。
  11. 　請求項７乃至１０の何れか１つに記載された表示装置において、
    　上記複数の端子には、外部回路が接続される
    ことを特徴とする表示装置。
  12. 　請求項７乃至１１の何れか１つに記載された表示装置において、
    　上記反射層の全体が絶縁膜によって覆われている
    ことを特徴とする表示装置。
  13. 　請求項７乃至１２の何れか１つに記載された表示装置において、
    　上記表示媒体層は液晶層である
    ことを特徴とする表示装置。
PCT/JP2010/001194 2009-05-29 2010-02-23 アクティブマトリクス基板及びそれを備えた表示装置 WO2010137206A1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2011515842A JP5162028B2 (ja) 2009-05-29 2010-02-23 アクティブマトリクス基板及びそれを備えた表示装置
KR1020117018180A KR101250122B1 (ko) 2009-05-29 2010-02-23 액티브 매트릭스 기판 및 이를 구비한 표시장치
BRPI1006997A BRPI1006997A2 (pt) 2009-05-29 2010-02-23 substrato de matriz e dispositivo de vídeo tendo o mesmo
EP10780169A EP2437239A4 (en) 2009-05-29 2010-02-23 ACTIVE MATRIX SUBSTRATE AND DISPLAY DEVICE THEREFOR
CN2010800094916A CN102334152A (zh) 2009-05-29 2010-02-23 有源矩阵基板及具备该有源矩阵基板的显示装置
RU2011148901/28A RU2493576C2 (ru) 2009-05-29 2010-02-23 Подложка активной матрицы и устройство отображения, имеющее такую подложку
US13/255,160 US8593597B2 (en) 2009-05-29 2010-02-23 Active matrix substrate and display device having the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-131310 2009-05-29
JP2009131310 2009-05-29

Publications (1)

Publication Number Publication Date
WO2010137206A1 true WO2010137206A1 (ja) 2010-12-02

Family

ID=43222340

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/001194 WO2010137206A1 (ja) 2009-05-29 2010-02-23 アクティブマトリクス基板及びそれを備えた表示装置

Country Status (8)

Country Link
US (1) US8593597B2 (ja)
EP (1) EP2437239A4 (ja)
JP (1) JP5162028B2 (ja)
KR (1) KR101250122B1 (ja)
CN (1) CN102334152A (ja)
BR (1) BRPI1006997A2 (ja)
RU (1) RU2493576C2 (ja)
WO (1) WO2010137206A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017077995A1 (ja) * 2015-11-06 2017-05-11 シャープ株式会社 表示基板、表示装置及び表示基板の製造方法
WO2019239742A1 (ja) * 2018-06-14 2019-12-19 株式会社ジャパンディスプレイ 半導体装置
JP2022119776A (ja) * 2017-10-30 2022-08-17 株式会社ジャパンディスプレイ 半導体装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2437239A4 (en) * 2009-05-29 2012-12-26 Sharp Kk ACTIVE MATRIX SUBSTRATE AND DISPLAY DEVICE THEREFOR
US8829517B2 (en) * 2010-07-21 2014-09-09 Sharp Kabushiki Kaisha Substrate, method for fabricating the same, and display device
CN103246105A (zh) * 2013-04-26 2013-08-14 京东方科技集团股份有限公司 一种液晶面板和液晶显示器
CN104536603B (zh) * 2014-12-18 2018-01-09 深圳市华星光电技术有限公司 显示器及具有触控功能的面板
KR102652604B1 (ko) 2016-06-08 2024-04-02 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
WO2020021654A1 (ja) * 2018-07-25 2020-01-30 シャープ株式会社 表示装置
CN109300913B (zh) * 2018-09-27 2020-11-27 厦门天马微电子有限公司 阵列基板和显示面板
US20220206623A1 (en) * 2019-04-19 2022-06-30 Sharp Kabushiki Kaisha Display device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6420339A (en) 1987-07-14 1989-01-24 Mitsuo Wazawa Tooth shape molding apparatus in yarn heat-setting processing machine
JPH01153809A (ja) 1987-12-10 1989-06-16 Mitsubishi Heavy Ind Ltd 加圧ロール装置
JPH0990397A (ja) 1995-09-28 1997-04-04 Sharp Corp アクティブマトリクス基板およびそれを用いた表示装置
JPH10153770A (ja) 1996-11-22 1998-06-09 Sharp Corp アクティブマトリクス基板およびその製造方法
JPH1124101A (ja) 1997-07-01 1999-01-29 Matsushita Electric Ind Co Ltd アクティブ素子アレイ基板およびその製造方法
JP2000002887A (ja) 1998-06-16 2000-01-07 Matsushita Electric Ind Co Ltd アクティブ素子アレイ基板及びその製造方法
JP2001272685A (ja) * 2000-03-24 2001-10-05 Matsushita Electric Ind Co Ltd 液晶表示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3306488B2 (ja) 1996-07-02 2002-07-24 シャープ株式会社 アクティブマトリクス基板
US6831623B2 (en) * 1996-10-22 2004-12-14 Seiko Epson Corporation Liquid crystal panel substrate, liquid crystal panel, and electronic equipment and projection type display device both using the same
JP3097841B2 (ja) 1997-11-20 2000-10-10 松下電器産業株式会社 フォトマスク及びアクティブ素子アレイ基板の製造方法
JP2004061775A (ja) * 2002-07-26 2004-02-26 Alps Electric Co Ltd アクティブマトリクス型表示装置
JP5068067B2 (ja) 2006-11-22 2012-11-07 株式会社ジャパンディスプレイイースト 表示装置および平面型表示装置
JP5102535B2 (ja) * 2007-05-11 2012-12-19 三菱電機株式会社 表示装置と表示装置の製造方法
JP2009015199A (ja) * 2007-07-09 2009-01-22 Nec Lcd Technologies Ltd 液晶表示装置およびその製造方法
JP5154298B2 (ja) 2007-08-01 2013-02-27 株式会社ジャパンディスプレイウェスト 液晶表示パネル、その製造方法
US8218116B2 (en) 2007-08-01 2012-07-10 Sony Corporation Liquid crystal display panel and manufacturing method thereof
EP2437239A4 (en) * 2009-05-29 2012-12-26 Sharp Kk ACTIVE MATRIX SUBSTRATE AND DISPLAY DEVICE THEREFOR

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6420339A (en) 1987-07-14 1989-01-24 Mitsuo Wazawa Tooth shape molding apparatus in yarn heat-setting processing machine
JPH01153809A (ja) 1987-12-10 1989-06-16 Mitsubishi Heavy Ind Ltd 加圧ロール装置
JPH0990397A (ja) 1995-09-28 1997-04-04 Sharp Corp アクティブマトリクス基板およびそれを用いた表示装置
JPH10153770A (ja) 1996-11-22 1998-06-09 Sharp Corp アクティブマトリクス基板およびその製造方法
JPH1124101A (ja) 1997-07-01 1999-01-29 Matsushita Electric Ind Co Ltd アクティブ素子アレイ基板およびその製造方法
JP2000002887A (ja) 1998-06-16 2000-01-07 Matsushita Electric Ind Co Ltd アクティブ素子アレイ基板及びその製造方法
JP2001272685A (ja) * 2000-03-24 2001-10-05 Matsushita Electric Ind Co Ltd 液晶表示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017077995A1 (ja) * 2015-11-06 2017-05-11 シャープ株式会社 表示基板、表示装置及び表示基板の製造方法
JPWO2017077995A1 (ja) * 2015-11-06 2018-08-09 シャープ株式会社 表示基板、表示装置及び表示基板の製造方法
JP2022119776A (ja) * 2017-10-30 2022-08-17 株式会社ジャパンディスプレイ 半導体装置
JP7220320B2 (ja) 2017-10-30 2023-02-09 株式会社ジャパンディスプレイ 半導体装置
WO2019239742A1 (ja) * 2018-06-14 2019-12-19 株式会社ジャパンディスプレイ 半導体装置
JP2019215477A (ja) * 2018-06-14 2019-12-19 株式会社ジャパンディスプレイ 半導体装置
JP7062528B2 (ja) 2018-06-14 2022-05-06 株式会社ジャパンディスプレイ 半導体装置

Also Published As

Publication number Publication date
JP5162028B2 (ja) 2013-03-13
EP2437239A1 (en) 2012-04-04
EP2437239A4 (en) 2012-12-26
US8593597B2 (en) 2013-11-26
KR20110112403A (ko) 2011-10-12
KR101250122B1 (ko) 2013-04-03
CN102334152A (zh) 2012-01-25
RU2493576C2 (ru) 2013-09-20
RU2011148901A (ru) 2013-07-10
US20120019750A1 (en) 2012-01-26
JPWO2010137206A1 (ja) 2012-11-12
BRPI1006997A2 (pt) 2016-04-19

Similar Documents

Publication Publication Date Title
JP5162028B2 (ja) アクティブマトリクス基板及びそれを備えた表示装置
US10083881B2 (en) Array substrate for display device and manufacturing method thereof
KR101475299B1 (ko) 액정 표시 장치 및 그의 제조 방법
US9759969B2 (en) Thin film transistor array substrate
JP5392670B2 (ja) 液晶表示装置及びその製造方法
JP6510067B2 (ja) 表示基板、表示装置及び表示基板の製造方法
JP2004302466A (ja) 水平電界印加型液晶表示装置及びその製造方法
JP2005346088A (ja) 液晶表示装置及びその製造方法
WO2014034512A1 (ja) 薄膜トランジスタ基板及び表示装置
JP5627774B2 (ja) 液晶表示装置およびその製造方法
JP2007013083A (ja) 薄膜トランジスタ基板及びその製造方法
JP4170110B2 (ja) 液晶表示装置およびその製造方法
US20200321356A1 (en) Array substrate and display device
KR20170054597A (ko) 표시 기판, 이를 포함하는 액정 표시 장치, 및 이의 제조 방법
KR100538327B1 (ko) 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법
JP2009151285A (ja) 液晶表示装置及びその製造方法
KR102410396B1 (ko) 수평 전계형 액정 표시장치 및 그 제조방법
JP4842709B2 (ja) 表示装置の製造方法
US10497725B2 (en) Method of producing display panel board
KR20070072113A (ko) 액정표시소자 및 그 제조방법
KR20080054629A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR100504572B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR20080054783A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
WO2013076940A1 (ja) アクティブマトリクス基板及び液晶表示装置
WO2013076941A1 (ja) アクティブマトリクス基板及び液晶表示装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080009491.6

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10780169

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011515842

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 20117018180

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2010780169

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 13255160

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 9797/CHENP/2011

Country of ref document: IN

ENP Entry into the national phase

Ref document number: 2011148901

Country of ref document: RU

Kind code of ref document: A

REG Reference to national code

Ref country code: BR

Ref legal event code: B01A

Ref document number: PI1006997

Country of ref document: BR

ENP Entry into the national phase

Ref document number: PI1006997

Country of ref document: BR

Kind code of ref document: A2

Effective date: 20110725