KR20110112403A - 액티브 매트릭스 기판 및 이를 구비한 표시장치 - Google Patents

액티브 매트릭스 기판 및 이를 구비한 표시장치 Download PDF

Info

Publication number
KR20110112403A
KR20110112403A KR1020117018180A KR20117018180A KR20110112403A KR 20110112403 A KR20110112403 A KR 20110112403A KR 1020117018180 A KR1020117018180 A KR 1020117018180A KR 20117018180 A KR20117018180 A KR 20117018180A KR 20110112403 A KR20110112403 A KR 20110112403A
Authority
KR
South Korea
Prior art keywords
insulating film
reflective layer
substrate
interlayer insulating
terminals
Prior art date
Application number
KR1020117018180A
Other languages
English (en)
Other versions
KR101250122B1 (ko
Inventor
가즈요리 미쯔모또
마사히로 요시다
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20110112403A publication Critical patent/KR20110112403A/ko
Application granted granted Critical
Publication of KR101250122B1 publication Critical patent/KR101250122B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

액티브 매트릭스 기판은, 절연성 기판 상에 배치된 복수의 스위칭 소자와, 절연성 기판 상에 복수 배치되어 스위칭 소자에 접속된 배선과, 복수의 스위칭 소자 및 배선을 피복하는 층간 절연막과, 층간 절연막 상에 형성된 복수의 화소 전극과, 복수의 배선으로부터 인출되어 소정의 간격으로 배치된 복수의 단자를 구비한다. 복수의 단자의 적어도 일부는, 층간 절연막에서 노출된 상태로 배치된다. 절연성 기판 표면의 법선방향에서 보아 서로 인접한 단자 사이의 적어도 일부의 영역이며, 또 층간 절연막의 끝단 테두리를 포함한 영역에는, 빛을 반사시키는 반사층이 배치된다.

Description

액티브 매트릭스 기판 및 이를 구비한 표시장치{ACTIVE MATRIX SUBSTRATE AND DISPLAY DEVICE HAVING THE SAME}
본 발명은 액티브 매트릭스 기판 및 이를 구비한 표시장치에 관한 것이다.
종래, 액정표시장치, 유기 EL 표시장치, 및 전기영동 표시장치 등의 표시장치에는 유리 기판 상에 TFT(Thin-Film Transistor：박막 트랜지스터) 등의 스위칭 소자가 복수 형성된 액티브 매트릭스 기판을 이용하는 것이 알려져 있다.
또, 일반적으로 액티브 매트릭스 기판을 구비한 표시장치에서는 표시화면의 개구율을 높이기 위해, 그 액티브 매트릭스 기판의 최상층에 화소 전극이 형성된다.
즉, 액티브 매트릭스 기판을 구성하는 유리 기판 상에는, 복수의 TFT, 게이트 배선 및 소스 배선 등이 형성됨과 더불어, 이들 TFT 및 배선 등을 피복하도록 층간 절연막이 형성된다. 그리고, 그 층간 절연막의 표면에 화소 전극이 형성된다.
이로써, 층간 절연막 상의 화소 전극을 게이트 배선 상 및 소스 배선 상에까지 확장시켜 형성할 수 있으므로, 화소 전극의 면적을 크게 할 수 있다. 또, 층간 절연막을 스핀도포에 의해 두껍게 형성함으로써, 화소 전극과 게이트 배선 및 소스 배선간의 기생용량이 저감된다. 이로써, 크로스토크(crosstalk) 발생이 억제되며 또 개구율이 높은 액정표시장치를 얻는 것이 가능해진다.
그런데, 액티브 매트릭스 기판의 단부영역에는 상기 층간 절연막의 단부가 형성됨과 더불어, 상기 배선의 단부에 형성된 복수의 단자가 배치된다. 이들 복수의 단자는 소정의 간격으로 나란히 배치되며, IC 드라이버나 FPC 등의 외부 회로 부재가 실장되도록 구성된다.
그러나, 상기 층간 절연막의 단부는 유리 기판 상에서 큰 단차를 구성하므로, 그 층간 절연막의 단부 근방에, 화소 전극을 패터닝하기 위한 레지스트가 완전히 노광되지 않고 잔사(殘渣)로서 발생하기 쉽다. 그 결과, 레지스트 잔사로 피복된 화소 전극 재료의 잔사에 의해, 인접한 단자간이 단락되는 문제가 있다.
이에 대해, 특허문헌 1에는 단자간에 유기 박막 패턴을 형성하는 것이 개시되어 있다. 이로써, 유기 박막 패턴 상의 화소 전극 재료를 신속하게 에칭하여, 단자간에 화소 전극 재료가 남지 않도록 한다.
특허문헌 2에는 단자간에 층간 절연막과 동일한 절연막을 형성하는 것이 개시되어 있다. 또, 특허문헌 3에는 층간 절연막의 단부를 따라, 각 단자를 피복하는 단락 방지용의 절연막을 형성하는 것이 개시되어 있다.
또, 특허문헌 4에는 레지스트 잔사가 발생하지 않도록 레지스트를 과노광시키면서도 레지스트를 투과한 빛의 배선에 의한 반사를 저감함으로써, 화소 전극을 적절하게 형성하는 것이 개시되어 있다.
특허문헌 5에는, 층간 절연막의 단부의 경계선을, 기판 표면의 법선방향에서 보아 요철형으로 형성함으로써, 그 층간 절연막 단부의 경사각을 완만하게 하여 레지스트 잔사의 발생을 억제하는 것이 개시되어 있다.
또, 특허문헌 6에 개시된 액티브 매트릭스 기판은, 평면도인 도 18에 나타내는 바와 같이 유리 기판 상에 형성된 게이트 절연막(101)과, 게이트 절연막(101) 상에 형성되며, 소정의 간격으로 복수 배치된 단자(102)와, 각 단자(102)의 일부를 피복하도록 게이트 절연막(101) 상에 형성된 층간 절연막(103)을 갖는다.
그리고, 층간 절연막(103)의 단부에는, 각 단자(102) 사이로 돌출하는 볼록부(104)가 형성된다. 볼록부(104)의 유리 기판 표면에 대한 경사각도는, 볼록부(104)가 형성되지 않은 층간 절연막(103) 단부의 경사각도보다 작게 구성된다. 이로써, 볼록부(104) 상에 레지스트 잔사를 발생시키지 않도록 하여, 레지스트 잔사로 인한 단자(102)간의 단락을 방지하고자 한다.
[선행기술문헌]
[특허문헌]
특허문헌 1 : 일본 특허공개 평성 9-90397호 공보
특허문헌 2 : 일본 특허공개 평성 10-153770호 공보
특허문헌 3 : 일본 특허공개 평성 10-20339호 공보
특허문헌 4 : 일본 특허공개 2000-2887호 공보
특허문헌 5 : 일본 특허공개 평성 11-153809호 공보
특허문헌 6 : 일본 특허공개 평성 11-24101호 공보
상기 특허문헌 6에는 볼록부(104)의 크기를, 폭 70㎛, 돌출길이 50㎛로 한 예와, 폭 20㎛, 돌출길이 30㎛로 한 예가 기재되어 있다. 그러나 이 액티브 매트릭스 기판이, 소형이며 고정밀 표시를 하는 표시장치에 이용되는 경우에는 단자간의 간격이 매우 좁아지므로, 상기 볼록부(104)를 배치하는 것은 어렵다.
예를 들어, 풀 HD(해상도 1920×1080개)를 표시하는 16.4인치의 액정표시장치를 구성함과 더불어, FPC가 실장된 액티브 매트릭스 기판에서는 소스 단자간의 피치가 25㎛이며, 그 소스 단자간의 공간은 13㎛로 매우 좁다. 또, 3인치 와이드 QVGA의 액정표시장치를 구성함과 더불어 COG 실장되는 액티브 매트릭스 기판에 있어서도 게이트 단자 및 소스 단자의 피치가 17㎛이며, 그들 각 단자간의 공간은 각각 13㎛로 매우 좁다.
또, 각 단자에 FPC(Flexible Printed Circuit：플렉시블 프린트 기판)를 실장하는 경우에는 볼록부(104)의 막 두께가 비교적 두꺼우므로, 그 볼록부(104)가 장애물이 되어 FPC의 단자가 기판측 단자에 접촉하기 어려워지는 문제도 있다.
본 발명은 이러한 여러 가지 점에 감안하여 이루어진 것이며, 그 목적으로 하는 바는, 단자간의 단락을 억제함과 더불어, 외부 회로의 단자에의 접속을 용이하게 하는 데 있다.
상기 목적을 달성하기 위해, 본 발명에 관한 액티브 매트릭스 기판은 절연성 기판과, 상기 절연성 기판 상에 배치된 복수의 스위칭 소자와, 상기 절연성 기판 상에 복수 배치되며 상기 스위칭 소자에 접속된 배선과, 복수의 상기 스위칭 소자 및 복수의 상기 배선을 피복하는 층간 절연막과, 상기 층간 절연막 상에 형성된 복수의 화소 전극과, 복수의 상기 배선으로부터 인출되어 소정의 간격으로 배치된 복수의 단자를 구비한 액티브 매트릭스 기판에 있어서, 복수의 상기 단자의 적어도 일부는 상기 층간 절연막에서 노출된 상태로 배치되며, 상기 절연성 기판 표면의 법선방향에서 보아 서로 인접한 상기 단자 사이의 적어도 일부의 영역이며, 또 상기 층간 절연막의 끝단 테두리를 포함한 영역에는, 빛을 상기 절연성 기판과 반대쪽으로 반사시키는 반사층이 배치된다.
상기 반사층은, 서로 인접한 상기 단자 사이에 별개로 독립되어 배치되어도 된다.
상기 반사층은 상기 각 단자에 대하여 이 단자의 폭방향에 걸쳐 형성되어도 된다.
상기 반사층은 금속층에 의해 구성되는 것이 바람직하다.
상기 복수의 단자에는, 외부 회로가 접속되어도 된다.
또, 본 발명에 관한 표시장치는 액티브 매트릭스 기판과, 상기 액티브 매트릭스 기판에 대향하여 배치된 대향 기판과, 상기 액티브 매트릭스 기판과 대향 기판 사이에 형성된 표시 매체층을 구비한 표시장치에 있어서, 상기 액티브 매트릭스 기판은 절연성 기판과, 상기 절연성 기판 상에 배치된 복수의 스위칭 소자와, 상기 절연성 기판 상에 복수 배치되며 상기 스위칭 소자에 접속된 배선과, 복수의 상기 스위칭 소자 및 복수의 상기 배선을 피복하는 층간 절연막과, 상기 층간 절연막 상에 형성된 복수의 화소 전극과, 복수의 상기 배선으로부터 인출되어 소정의 간격으로 배치된 복수의 단자를 구비하며, 복수의 상기 단자의 적어도 일부는 상기 층간 절연막에서 노출된 상태로 배치되며, 상기 절연성 기판 표면의 법선방향에서 보아 서로 인접한 상기 단자 사이의 적어도 일부의 영역이며, 또 상기 층간 절연막의 끝단 테두리를 포함한 영역에는, 빛을 상기 절연성 기판과 반대쪽으로 반사시키는 반사층이 배치된다.
상기 반사층은, 서로 인접한 상기 단자 사이에 별개로 독립되어 배치되어도 된다.
상기 반사층은 상기 각 단자에 대하여 이 단자의 폭방향에 걸쳐 형성되어도 된다.
상기 반사층은 금속층에 의해 구성되는 것이 바람직하다.
상기 복수의 단자에는 외부 회로가 접속되어도 된다.
상기 표시 매체층은 액정층이라도 된다.
－작용－
다음에, 본 발명의 작용에 대해 설명한다.
상기 액티브 매트릭스 기판을 제조하는 경우, 먼저 절연성 기판 상에 복수의 스위칭 소자와 복수의 배선을 형성한다. 또 복수의 단자를, 절연성 기판 상에 상기 각 배선으로부터 인출시킨 상태에서 소정의 간격으로 배치되도록 형성한다.
그리고, 절연성 기판 표면의 법선방향에서 보아 서로 인접한 단자 사이의 적어도 일부의 영역이며, 또 층간 절연막의 끝단 테두리를 포함한 영역에 대해, 빛을 반사시키는 반사층을 형성한다. 반사층은, 예를 들어 금속층으로 구성하는 것이 가능하다. 반사층은 용이하게 박막화하여 형성할 수 있으며, 포토리소그래피에 의해 정밀도 좋게 미세한 형상으로 형성하는 것이 가능하다.
그 후, 상기 각 스위칭 소자 및 배선을 피복하는 층간 절연막을 절연성 기판에 형성한다. 이때, 상기 각 단자의 적어도 일부가 층간 절연막에서 노출되도록 상기 층간 절연막을 형성한다.
화소 전극은 층간 절연막 상에 포토리소그래피에 의해 형성하는 것이 가능하다. 이 경우, 층간 절연막을 피복하는 화소 전극 재료를 절연성 기판 상에 균일하게 형성한다. 그 후, 상기 화소 전극 재료를 피복하도록 형성한 레지스트를, 포토마스크를 개재하여 노광시킨다. 노광된 영역을 제거함으로써, 화소 전극을 형성하지 않는 영역에서 개구된 레지스트의 마스크가 형성된다. 다음에, 마스크에서 노출된 화소 전극 재료를 에칭 등에 의해 제거함으로써, 소정 형상의 화소 전극을 층간 절연막 상에 형성한다.
본 발명에서는 층간 절연막의 끝단 테두리 근방 영역에서 레지스트가 두꺼워져도, 이 영역에 배치한 반사층에 의해 레지스트를 투과한 노광 빛을 반사시켜, 이 두꺼운 레지스트를 충분히 노광시킬 수 있다.
반사층은 예를 들어, 포토리소그래피에 의해, 예를 들어 수㎛ 정도의 폭으로 미세하게 형성하는 것이 가능하므로, 단자 간격이 비교적 좁은 경우라도 상기 반사층을 정밀도 좋게 단자간에 형성하는 것이 가능해진다. 또한 반사층을 박막화하여, 예를 들어 0.1㎛∼0.5㎛ 정도로 형성하는 것이 가능하므로, 외부 회로를 실장하는 경우라도, 이 외부 회로는 반사층에 간섭하지 않고 용이하게 단자에 접속되게 된다.
이와 같이 하여, 반사층이 형성된 영역에서는 레지스트 잔사의 발생이 방지되므로, 화소 전극 재료의 잔사 발생도 방지된다. 그 결과, 단자간의 단락이 억제된다.
본 발명에 의하면, 절연성 기판 표면의 법선방향에서 보아 서로 인접한 단자 사이의 적어도 일부의 영역이며, 또 층간 절연막의 끝단 테두리를 포함한 영역에 반사층을 배치하도록 하므로, 그 반사층에 의해, 층간 절연막의 끝단 테두리 근방 영역에서의 레지스트 잔사의 발생을 방지하여, 화소 전극 재료의 잔사 발생을 방지할 수 있다. 그 결과, 단자간의 단락을 억제할 수 있음과 더불어, 외부 회로의 단자에의 접속을 용이하게 할 수 있다.
도 1은 본 제 1 실시형태에 있어서 TFT 기판의 일부를 확대시켜 나타내는 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ선 단면을 포함한 단면도이다.
도 3은 도 1의 Ⅲ-Ⅲ선 단면을 포함한 단면도이다.
도 4는 노광되는 레지스트를 나타내는 단면도이다.
도 5는 본 제 1 실시형태에 있어서 액정표시장치의 개략 구조를 나타내는 단면도이다.
도 6은 본 제 1 실시형태에 있어서 TFT 기판의 회로 구성을 나타내는 회로도이다.
도 7은 반사층 상에서 분단된 화소 전극 재료를 나타내는 평면도이다.
도 8은 본 제 2 실시형태에 있어서 TFT 기판의 일부를 확대시켜 나타내는 평면도이다.
도 9는 도 8의 Ⅸ-Ⅸ선 단면을 포함한 단면도이다.
도 10은 본 제 3 실시형태에 있어서 TFT 기판의 일부를 확대시켜 나타내는 평면도이다.
도 11은 도 10의 ⅩⅠ-ⅩⅠ선 단면을 포함한 단면도이다.
도 12는 도 10의 ⅩⅡ-ⅩⅡ선 단면을 포함한 단면도이다.
도 13은 본 제 4 실시형태에 있어서 TFT 기판의 일부를 확대시켜 나타내는 평면도이다.
도 14는 본 제 5 실시형태에 있어서 TFT 기판의 일부를 확대시켜 나타내는 평면도이다.
도 15는 본 제 6 실시형태에 있어서 TFT 기판의 일부를 확대시켜 나타내는 평면도이다.
도 16은 본 제 7 실시형태에 있어서 TFT 기판의 일부를 확대시켜 나타내는 평면도이다.
도 17은 본 제 8 실시형태에 있어서 TFT 기판의 일부를 확대시켜 나타내는 평면도이다.
도 18은 종래의 액티브 매트릭스 기판의 일부를 확대시켜 나타내는 평면도이다.
이하, 본 발명의 실시형태를 도면에 기초하여 상세하게 설명한다. 여기서 본 발명은, 이하의 실시형태에 한정되는 것은 아니다.
《제 1 실시형태》
도 1∼도 7은 본 발명의 제 1 실시형태를 나타낸다.
도 1은, 본 제 1 실시형태의 TFT 기판의 일부를 확대시켜 나타내는 평면도이다. 도 2는 도 1의 Ⅱ-Ⅱ선 단면을 포함한 단면도이다. 도 3은 도 1의 Ⅲ-Ⅲ선 단면을 포함한 단면도이다. 도 4는 노광되는 레지스트를 나타내는 단면도이다. 도 5는 본 제 1 실시형태에 있어서 액정표시장치의 개략 구조를 나타내는 단면도이다. 도 6은 본 제 1 실시형태에 있어서 TFT 기판의 회로 구성을 나타내는 회로도이다. 도 7은 반사층 상에서 분단된 화소 전극 재료를 나타내는 평면도이다.
본 실시형태에서는 본 발명에 관한 표시장치의 일례로서, 액정표시장치에 대해 설명한다.
액정표시장치(1)는, 도 5에 나타내는 바와 같이 액티브 매트릭스 기판으로서의 TFT 기판(11)과, TFT 기판(11)에 대향하여 배치된 대향 기판(12)과, TFT 기판(11) 및 대향 기판(12) 사이에 형성된 표시 매체층인 액정층(13)을 구비한다.
대향 기판(12)에는 각각 도시 생략한 칼라필터, 공통전극 및 블랙 매트릭스 등이 형성된다. 또 액정층(13)은, 상기 TFT 기판(11)과 대향 기판(12) 사이에 배치된 틀형상의 실 부재(23)에 의해 밀봉된다.
한편 TFT 기판(11)은, 도 2 및 도 3에 나타내는 바와 같이 절연성 기판인 유리 기판(10)을 구비하고, 도 6에 나타내는 바와 같이 매트릭스상으로 배치된 복수의 화소(16)를 갖는다. 이 유리 기판(10) 상에는 각 화소(16)별로 스위칭 소자인 TFT(Thin-Film Transistor：박막 트랜지스터)(19)가 형성된다. 또 유리 기판(10) 상에는, 상기 TFT(19)에 접속된 복수의 게이트 배선(17) 및 복수의 소스 배선(18)이 형성된다.
복수의 게이트 배선(17)은 서로 평행으로 이어진다. 또 유리 기판(10) 상에는, 기판 표면의 법선방향에서 보아 각 게이트 배선(17) 사이에 배치되며, 그 게이트 배선(17)과 평행으로 이어지는 용량 배선(20)이 형성된다. 이들 게이트 배선(17) 및 용량 배선(20)은 게이트 절연막(14)에 의해 피복된다.
복수의 소스 배선(18)은 게이트 절연막(14) 상에 형성되며, 서로 평행으로 이어지는 동시에 상기 게이트 배선(17)에 교차한다. 즉, 게이트 배선(17) 및 소스 배선(18)으로 이루어진 배선군은 전체로서 격자형으로 형성된다. 그 격자형의 영역에 상기 화소(16)가 형성된다. 또, TFT(19)는 이들 게이트 배선(17) 및 소스 배선(18)에 접속된다.
또, 유리 기판(10) 상에는 상기 게이트 배선(17), 소스 배선(18), 용량 배선(20) 및 TFT(19)를 피복하는 보호막(26) 및 층간 절연막(25)이 형성된다. 보호막(26)은, 예를 들어 무기막에 의해 구성되며, 그 표면에 예를 들어 유기막으로 이루어진 층간 절연막(25)이 비교적 큰 두께(예를 들어 1㎛∼4㎛ 정도의 두께)로 형성된다. 여기서, 보호막(26)은 반드시 필요한 구성은 아니다.
층간 절연막(25) 상에는 액정층(13)에 전압을 인가하여 구동시키기 위한 복수의 화소 전극(15)이 형성된다. 화소 전극(15)은 각 화소(16)별로 배치되며, 층간 절연막(25)에 형성된 콘택트 홀(도시 생략)을 개재하여 TFT(19)에 접속된다. 화소 전극(15)은, 예를 들어 투명 도전막으로서의 ITO(Indium Tin Oxide)나 IZO(Indium Zinc Oxide) 등에 의해 형성된다. 또, 화소 전극(15)은 기판 표면의 법선방향에서 보아 이 화소 전극(15) 주위에 배치된 배선(게이트 배선(17) 및 소스 배선(18))의 일부와 중첩된다.
또, 화소 전극(15)과 상기 용량 배선(20)이 중첩되는 영역에는 보조 용량으로도 불리는 용량 소자(21)가 형성된다. 용량 소자(21)는 각 화소(16)에 각각 형성되며, 각 화소(16)에서의 표시전압을 거의 일정하게 유지하도록 구성된다.
여기서 TFT 기판(11)에는, 도 5에 나타내는 바와 같이 상기 복수의 화소(16)가 배치된 표시영역(51)과, 그 주위에 배치된 비표시영역(52)이 형성된다. 비표시영역(52)에는, 도 6에 나타내는 바와 같이 상기 게이트 배선(17)으로부터 인출되어 소정의 간격으로 배치된 복수의 게이트 단자(17a)와, 소스 배선(18)으로부터 인출되어 소정의 간격으로 배치된 복수의 소스 단자(18a)가 형성된다.
여기서, 상기 각 단자(17a, 18a)는 각각 게이트 배선(17)과 동일한 재료 또는 소스 배선(18)과 동일한 재료의 어느 쪽으로 형성하여도 된다.
소스 단자(18a)에는, 외부 회로로서의 소스 드라이버의 출력단자(도시 생략)가 ACF(Anisotropic Conductive Film：이방성 도전막)를 개재하여 접속되는 한편, 게이트 단자(17a)에는 외부 회로로서의 게이트 드라이버의 출력단자(도시 생략)가, 마찬가지로 ACF를 개재하여 접속되도록 구성된다.
상기 게이트 단자(17a) 및 소스 단자(18a)는, 그 적어도 일부가 상기 층간 절연막(25)에서 노출된 상태로 배치된다. 즉, 도 1∼도 3에 나타내는 바와 같이 층간 절연막(25)의 단부는, 유리 기판(10) 표면의 법선방향에서 보아 복수의 게이트 단자(17a) 및 소스 단자(18a)를 가로지르도록 형성된다. 또 층간 절연막(25)은, 그 두께가 비교적 두꺼우므로 유리 기판(10) 상에서 단차를 구성한다.
게이트 단자(17a)는 도 1 및 도 3에 나타내는 바와 같이, 유리 기판(10) 상에 형성된 제 1 패드(31)와, 일부가 제 1 패드(31)의 표면에 적층된 제 2 패드(32)에 의해 구성된다.
제 1 패드(31)는 상기 게이트 배선(17)과 동일한 재료에 의해 구성되며, 예를 들어 티타늄(Ti), 알루미늄(Al) 및 질화티타늄(TiN)이 이 순서로 적층된 금속층이나, 크롬(Cr) 또는 몰리브덴(Mo)과 알루미늄 또는 알루미늄을 포함한 합금이 이 순서로 적층된 금속층, 혹은 알루미늄 또는 알루미늄을 포함한 합금으로 된 단층의 금속층 등에 의해 구성된다. 한편, 제 2 패드(32)는 화소 전극(15)과 동일한 재료인 ITO 등에 의해 구성되며, 상기 제 1 패드(31)를 따라 이어진다.
도 2 및 도 3에 나타내는 바와 같이, 유리 기판(10) 상에는 게이트 절연막(14)이 제 1 패드(31)를 피복하도록 형성된다. 게이트 절연막(14)에는, 도 1에 나타내는 바와 같이 제 1 패드(31) 상에서 이 제 1 패드(31)를 따라 이어지는 슬릿형의 콘택트부(33)가 관통 형성된다. 이와 같이 하여 게이트 절연막(14) 상에 배치된 제 2 패드(32)는 콘택트부(33)를 개재하여 제 1 패드(31)에 접속된다.
게이트 절연막(14)에는 층간 절연막(25)의 끝단 테두리를 포함한 영역에 제 1 반도체층(28)이 적층된다. 제 1 반도체층(28)의 표면에는, 상기 보호막(26)의 일부가 게이트 절연막(14) 상에 올라탄 상태로 적층된다. 그리고, 도 3에 나타내는 바와 같이 보호막(26) 및 층간 절연막(25)의 각 측면은 전체로서 연속된 하나의 측면을 구성한다.
한편, 제 1 반도체층(28)의 표면에는, 상기 보호막(26)이 형성된 측과 반대쪽 단부에, 상기 제 2 패드(32)의 단부가 제 1 패드(31) 상에 올라탄 상태로 적층된다. 또, 제 2 패드(32)와 층간 절연막(25)의 끝단 테두리와의 사이에는 수㎛∼수 십㎛ 정도의 틈새가 형성된다.
그리고, 본 발명의 특징으로서 도 1 및 도 2에 나타내는 바와 같이, 유리 기판(10) 표면의 법선방향에서 보아 서로 인접한 게이트 단자(17a) 사이의 적어도 일부의 영역이며, 또 층간 절연막(25)의 끝단 테두리를 포함한 영역에는, 빛을 유리 기판(10)과 반대쪽으로 반사시키는 반사층(40)이 각각 배치된다.
본 제 1 실시형태에 있어서 반사층(40)은 소스 배선(18)과 동일한 재료에 의해 구성되며, 서로 인접한 게이트 단자(17a) 사이에 각각 별개로 독립되어 배치된다. 즉, 반사층(40)은 게이트 단자(17a)에 중첩되지 않게 배치된다. 이후, 게이트 단자(17a) 사이에 배치된 반사층(40)에 대해 설명한다.
도 2에 나타내는 바와 같이, 유리 기판(10) 상에 있어서 게이트 단자(17a) 사이의 영역에는 게이트 절연막(14)이 형성되며, 그 일부가 층간 절연막(25)에 중첩된다. 반사층(40)은, 이 게이트 절연막(14) 표면에 적층된 제 1 금속층(41)과, 이 제 1 금속층(41) 표면의 일부에 적층된 제 2 금속층(42)에 의해 구성된다. 제 1 금속층(41)은, 예를 들어 티타늄층에 의해 구성되며, 제 2 금속층(42)은, 예를 들어 알루미늄층에 의해 구성된다.
제 2 금속층(42)은, 제 1 금속층(41) 표면의 층간 절연막(25)에 중첩된 영역에 배치된다. 그리고, 제 2 금속층(42)의 표면에는 상기 보호막(26)의 일부가 유리 기판(10) 상에 올라탄 상태로 적층된다. 이로써, 도 2에 나타내는 바와 같이 제 2 금속층(42), 보호막(26), 및 층간 절연막(25)의 각 측면은 전체로서 연속된 하나의 측면을 구성한다.
여기서, 제 2 금속층(42)은 반드시 필요한 구성은 아니며, 제 1 금속층(41)만을 형성하여도 된다. 또 제 1 금속층(41)은, 크롬(Cr) 또는 몰리브덴(Mo)과 알루미늄(Al) 또는 알루미늄을 포함한 합금이 이 순서로 적층된 금속층, 혹은 알루미늄 또는 알루미늄을 포함한 합금으로 된 단층의 금속층이라도 된다. 또, 반사층(40)의 반사 효과를 더욱 높이는 관점에서, 반사율이 높은 알루미늄층을 최상층에 배치하는 것이 바람직하다.
이와 같이 하여, 반사층(40)은 제 1 패드(31)와 다른 층에 배치되게 된다.
－제조방법－
다음에, 상기 TFT 기판(11)을 갖는 액정표시장치(1)의 제조방법에 대해 설명한다.
액정표시장치(1)는 미리 형성한 TFT 기판(11) 및 대향 기판(12)을, 액정층(13) 및 실 부재(23)를 개재하여 맞붙임으로써 제조한다.
TFT 기판(11)을 제조하는 경우, 먼저 유리 기판(10) 상에 복수의 TFT(19)와 복수의 배선(17, 18, 20)을 포토리소그래피에 의해 형성한다. 즉, 유리 기판(10) 표면에 게이트 배선(17)과, 게이트 단자(17a)의 제 1 패드(31)를 각각 소정의 간격으로 형성한다. 게이트 배선(17) 및 제 1 패드(31)는, 예를 들어 티타늄(Ti), 알루미늄(Al), 및 질화티타늄(TiN)의 각 층을 이 순서로 적층하여 형성한다.
다음에, 유리 기판(10) 상에 게이트 절연막(14)을 상기 게이트 배선(17) 및 제 1 패드(31)의 일부를 피복하도록 형성한다. 그 후, 도 3에 나타내는 바와 같이 제 1 패드(31)를 피복하는 게이트 절연막(14)의 단부 표면에 제 1 반도체층(28)을 포토리소그래피 및 에칭에 의해 형성한다.
한편, 도 2에 나타내는 바와 같이, 서로 인접한 제 1 패드(31) 사이에 형성된 게이트 절연막(14)의 표면에, 반사층(40)을 소스 배선(18)과 동일 공정에서 동시에 형성한다. 반사층(40)의 제 1 금속층(41)은, 예를 들어 티타늄층을 포토리소그래피 및 에칭함으로써 섬형상(Island Form)으로 형성한다.
그 후 제 1 금속층(41)의 표면에, 제 2 금속층(42)을 구성하는, 예를 들어 알루미늄층을 형성한다. 다음에, 이들 알루미늄층 및 제 1 반도체층(28)을 피복하도록, 보호막(26)을 구성하는 무기막, 및 층간 절연막(25)을 구성하는 유기막을 퇴적시킨다. 그 후, 이들 알루미늄층, 무기막 및 유기막을 포토리소그래피 및 에칭에 의해 패터닝한다.
이로써, 제 2 금속층(42), 보호막(26), 층간 절연막(25)을 형성한다. 이때, 도 1에 나타내는 바와 같이 층간 절연막(25)에 각 게이트 단자(17a)를 가로지르는 끝단 테두리가 형성됨과 더불어, 제 1 패드(31), 제 1 금속층(41)의 일부, 및 제 1 반도체층(28)의 일부가 층간 절연막(25)에서 노출되게 된다. 이와 같이 하여, 서로 인접한 각 제 1 패드(31)(게이트 단자(17a)) 사이의 영역이며, 층간 절연막(25)의 끝단 테두리를 포함한 영역에 반사층(40)을 형성한다.
다음에, 화소 전극(15)을 포토리소그래피 및 에칭에 의해 형성한다. 먼저, 도 4에 나타내는 바와 같이 ITO 등으로 이루어진 화소 전극 재료(35)를 층간 절연막(25)을 피복하도록 유리 기판(10) 상에 균일하게 형성한다. 그 후, 상기 화소 전극 재료(35)를 피복하도록 형성한 레지스트(36)를, 포토마스크(도시 생략)를 개재하여 노광시킨다. 이어서, 상기 노광된 영역을 제거함으로써, 화소 전극(15) 및 제 2 패드(32)를 형성하지 않는 영역에서 개구된 레지스트(36)의 마스크를 형성한다.
다음에, 상기 레지스트(36)의 마스크에서 노출된 화소 전극 재료(35)를 에칭에 의해 제거함으로써, 소정 형상의 화소 전극(15)을 층간 절연막(25)의 표면에 형성함과 더불어, 제 2 패드(32)를 제 1 패드(31)의 표면에 형성한다.
본 제 1 실시형태에서는, 층간 절연막(25)의 끝단 테두리 근방 영역에서 레지스트(36)를 투과한 노광 빛이 반사층(40)에 의해 유리 기판(10)과 반대쪽으로 반사되므로, 이 반사층(40) 상의 레지스트(36)가 다른 부분에 비해 충분히 노광된다.
그 후, 상기 화소 전극(15) 및 층간 절연막(25)을 피복하는 배향막(도시 생략)을 형성하여 TFT 기판(11)을 제조한다.
－제 1 실시형태의 효과－
따라서, 본 제 1 실시형태에 의하면, 유리 기판(10) 표면의 법선방향에서 보아 서로 인접한 단자(17a) 사이의 영역이며 또 층간 절연막(25)의 끝단 테두리를 포함한 영역에 반사층(40)을 배치하도록 하므로, 이 반사층(40)에 의해 층간 절연막(25)의 끝단 테두리 근방 영역에서 레지스트(36)를 투과한 노광 빛을 유리 기판(10)과 반대쪽으로 반사시켜, 이 반사층(40)이 배치된 영역의 레지스트(36)를 충분히 노광시킬 수 있다. 이로써, 이 반사층(40)이 배치된 영역에서 레지스트(36)의 잔사 발생을 방지할 수 있다.
따라서 도 7에 나타내는 바와 같이, 가령 단자(17a) 사이의 영역이며 또 층간 절연막(25)의 끝단 테두리를 포함한 영역에 화소 전극 재료(35)의 잔사가 발생했다 하더라도, 반사층(40)을 배치한 영역에서는 레지스트(36)를 확실하게 제거하여 화소 전극 재료(35)의 잔사가 발생하지 않게 하는 것이 가능해진다. 이로써, 단자(17a) 사이에 발생한 화소 전극 재료(35)의 잔사는 반사층(40) 상에서 분단되게 되므로, 층간 절연막(25)의 끝단 테두리 근방 영역에서 서로 인접한 각 단자(17a)간의 단락을 억제할 수 있다.
또한, 비교적 두꺼운 층간 절연막(25)의 일부를 서로 인접한 각 단자(17a) 사이에 배치시키는 구성과 달리, 반사층(40)을 용이하게 얇게 형성할 수 있으므로, 반사층(40)과 외부 회로와의 간섭을 방지하여 외부 회로의 각 단자(17a)에의 접속을 용이하게 할 수 있다.
또한, 반사층(40)은 금속층 등에 의해 구성할 수 있으므로, 서로 인접한 단자(17a)의 간격이 비교적 좁은 경우라도 포토리소그래피 등에 의해 정밀도 좋게 미세한 형상으로 형성할 수 있다. 즉, 소형이며 고정밀 표시를 하는 액정표시장치(1) 및 이에 이용되는 TFT 기판(11)에 대해서도 그 각 단자(17a)간의 단락을 적절하게 억제할 수 있다.
또, 반사층(40)을 제 1 패드(31)와 다른 층에 형성하도록 하므로, 이들 반사층(40)과 제 1 패드(31)간의 단락을 확실하게 방지할 수 있다.
따라서, 배선(17, 18) 및 단자(17a)의 간격이 좁은 TFT 기판(11)에 대해서도, 단자(17a)간의 단락을 억제하는 동시에 외부 회로의 단자(17a)에의 접속을 용이하게 할 수 있다. 여기서, 제 1 반도체층(28)에 한정되지 않고, 다른 고 저항막을 배치함에 의해서도 마찬가지의 효과를 얻을 수 있다.
또한, 반사층(40)을 게이트 절연막(14) 상에 적층하여 배치하므로, 층간 절연막(25)의 단부 근방에서의 단차형상을 비교적 완만하게 하여, 반사층(40)에 의한 레지스트(36)의 노광을, 보다 효율적으로 실행하는 것이 가능해진다.
여기서, 제 2 패드(32)는 필수적인 구성은 아니나, 이를 형성함으로써 제 1 패드(31)의 부식을 억제할 수 있다.
또한, 제 2 패드(32)와 층간 절연막(25)의 끝단 테두리와의 사이에 수㎛∼수 십㎛ 정도의 틈새를 형성하도록 하므로, 각 단자(17a)에 FPC 등의 외부 회로를 접속할 시에 수㎛ 정도의 도전성 입자가 층간 절연막(25)의 끝단 테두리를 따라 나란함으로 인한 리크 불량의 발생을 회피할 수 있다. 이로써, FPC 등의 외부 회로를 접속할 시의 위치 어긋남에 대한 마진을 확보할 수 있게 된다.
《제 2 실시형태》
도 8 및 도 9는 본 발명의 제 2 실시형태를 나타낸다.
도 8은, 본 제 2 실시형태의 TFT 기판의 일부를 확대시켜 나타내는 평면도이다. 도 9는 도 8의, Ⅸ-Ⅸ선 단면을 포함한 단면도이다. 그리고, 이후의 각 실시형태에서는 도 1∼도 6과 동일한 부분에 대하여 동일 부호를 부여하고, 그 상세한 설명을 생략한다.
상기 제 1 실시형태에서는 서로 인접한 단자(17a) 사이에만 반사층(40)을 배치한 것에 반해, 본 제 2 실시형태에서는 단자(17a) 상에도 반사층(40)을 배치하도록 한 것이다.
즉, 도 8에 나타내는 바와 같이, 본 제 2 실시형태에 있어서 반사층(40)은 상기 제 1 실시형태와 마찬가지로 층간 절연막(25)의 끝단 테두리를 따라 단속적으로 배치됨과 더불어, 각 단자(17a)에 대하여 각각 단자(17a)의 폭방향에 걸쳐 형성된다. 서로 인접한 반사층(40) 사이의 간격은, 예를 들어 3㎛ 이상 두는 것이 바람직하다. 이로써, FPC 등의 외부 회로를 접속할 시의 위치 어긋남에 대한 마진을 확보할 수 있다.
상기 유리 기판(10) 표면에는, 상기 제 1 실시형태와 마찬가지로 제 1 패드(31)가 소정의 간격으로 형성됨과 더불어, 제 1 패드(31)의 일부를 피복하도록 게이트 절연막(14)이 형성된다. 게이트 절연막(14)에는, 도 8에 나타내는 바와 같이 제 1 패드(31) 상에서 이 제 1 패드(31)를 따라 이어지는 슬릿형의 콘택트부(33)가 관통 형성된다. 이와 같이 하여, 게이트 절연막(14) 상에 형성된 제 2 패드(32)는 콘택트부(33)를 개재하여 제 1 패드(31)에 접속된다.
또, 게이트 절연막(14) 상에는 제 1 반도체층(28)이 형성된다. 제 1 반도체층(28)의 일부는 층간 절연막(25)에 중첩된다.
제 1 반도체층(28)의 표면에는 제 2 반도체층(29) 및 제 1 금속층(41)이 적층되며, 그 제 2 반도체층(29) 및 제 1 금속층(41)의 각 일부가 층간 절연막(25)에 중첩된다. 또한, 제 1 금속층(41)의 표면에 있어서 층간 절연막(25)에 중첩되는 영역에는, 제 2 금속층(42)이 적층된다.
또한, 제 2 금속층(42)의 표면에는 보호막(26)의 일부가 게이트 절연막(14) 상에 올라탄 상태로 적층된다. 이로써, 도 9에 나타내는 바와 같이 제 2 금속층(42), 보호막(26), 및 층간 절연막(25)의 각 측면은, 전체로서 연속된 하나의 측면을 구성한다.
한편, 제 1 반도체층(28)의 표면에는, 상기 보호막(26)이 형성된 측과 반대쪽 단부에, 상기 제 2 패드(32)의 단부가 제 1 패드(31) 상에 올라탄 상태로 적층된다.
본 제 2 실시형태에 있어서 TFT 기판(11)을 제조하는 경우에는, 제 1 반도체층(28) 및 제 2 반도체층(29)을 게이트 절연막(14) 상에 형성한 후, 그 제 2 반도체층(29)의 표면에, 예를 들어 티타늄층으로 이루어진 제 1 금속층(41)을 형성한다. 다음에, 제 1 금속층(41)의 일부 표면에 알루미늄층으로 이루어진 제 2 금속층(42)을 형성한다. 제 2 금속층(42)은, 상기 제 1 실시형태와 마찬가지로 보호막(26) 및 층간 절연막(25)과 함께 포토리소그래피 및 에칭에 의해 형성된다.
그 후, 상기 제 1 실시형태와 마찬가지로 ITO 등의 화소 전극 재료(35) 및 레지스트(36)를 균일하게 퇴적시켜, 레지스트(36)를 노광시킨다. 이때, 층간 절연막(25)의 끝단 테두리 근방 영역에서, 레지스트(36)를 투과한 노광 빛이 반사층(40)에 의해 반사되므로, 이 반사층(40) 상의 레지스트(36)가 다른 부분에 비해 충분히 노광된다.
이와 같이 하여 화소 전극(15)을 층간 절연막(25) 상에 형성함과 더불어, 제 2 패드(32)를 제 1 패드(31) 상에 형성하여 TFT 기판(11)을 제조한다.
－제 2 실시형태의 효과－
따라서, 본 제 2 실시형태에 의해서도 반사층(40)의 일부가 서로 인접한 각 단자(17a) 사이에 배치되므로, 상기 제 1 실시형태와 마찬가지로 반사층(40)이 형성된 층간 절연막(25)의 끝단 테두리 근방 영역에서, 레지스트(36)의 잔사 및 화소 전극 재료(35)의 잔사 발생을 방지할 수 있으므로, 서로 인접한 각 단자(17a)간의 단락을 억제할 수 있다. 그와 더불어, 반사층(40)을 용이하게 얇게 형성할 수 있으므로, 외부 회로의 각 단자(17a)에의 접속을 용이하게 할 수 있다.
《제 3 실시형태》
도 10∼도 12는 본 발명의 제 3 실시형태를 나타낸다.
도 10은, 본 제 3 실시형태의 TFT 기판의 일부를 확대시켜 나타내는 평면도이다. 도 11은 도 10의 ⅩⅠ-ⅩⅠ선 단면을 포함한 단면도이다. 도 12는 도 10의 ⅩⅡ-ⅩⅡ선 단면을 포함한 단면도이다.
상기 제 1 실시형태에서는 서로 인접한 게이트 단자(17a)간에 소스 배선(18)과 동일한 재료로 된 반사층(40)을 형성한 것에 대해, 본 제 3 실시형태에서는 서로 인접한 게이트 단자(17a) 사이에 게이트 배선(17)과 동일한 재료로 된 반사층(40)을 형성하도록 구성된다.
게이트 단자(17a)는 상기 제 1 실시형태와 마찬가지의 구성이며, 도 10 및 도 12에 나타내는 바와 같이 유리 기판(10) 상에 형성된 제 1 패드(31)와, 일부가 제 1 패드(31)의 표면에 적층된 제 2 패드(32)에 의해 구성된다. 제 1 패드(31)는 게이트 배선(17)과 동일한 재료에 의해 구성되는 한편, 제 2 패드(62)는 화소 전극(15)과 동일한 재료인 ITO 등에 의해 구성된다. 그리고, 제 2 패드(32)는 게이트 절연막(14)에 형성된 콘택트부(33)를 개재하여 제 1 패드(31)에 접속된다.
게이트 절연막(14)에는, 층간 절연막(25)의 끝단 테두리를 포함한 영역에 제 1 반도체층(28)이 적층된다. 제 1 반도체층(28)은, 예를 들어 0.2㎛ 이하의 두께로 형성된다. 제 1 반도체층(28)의 표면에는, 상기 보호막(26)의 일부가 게이트 절연막(14) 상에 올라탄 상태로 적층된다. 보호막(26)의 표면에는, 예를 들어 유기막으로 이루어진 층간 절연막(25)이 비교적 큰 두께(예를 들어 1㎛∼4㎛ 정도의 두께)로 형성된다.
한편, 제 1 반도체층(28)의 표면에는, 상기 보호막(26)이 형성된 측과 반대쪽 단부에 상기 제 2 패드(62)의 단부가 제 1 패드(61) 상에 올라탄 상태로 적층된다. 또, 제 2 패드(62)와 층간 절연막(25)의 끝단 테두리와의 사이에는 수㎛∼수 십㎛ 정도의 틈새가 형성된다.
그리고, 도 10 및 도 11에 나타내는 바와 같이, 유리 기판(10) 표면의 법선방향에서 보아 서로 인접한 게이트 단자(17a) 사이의 적어도 일부의 영역이며, 또 층간 절연막(25)의 끝단 테두리를 포함한 영역에는, 빛을 반사시키는 반사층(40)이 각각 배치된다.
본 제 3 실시형태에 있어서 반사층(40)은 게이트 배선(17)과 동일한 재료에 의해 구성되며, 도 11에 나타내는 바와 같이 유리 기판(10) 표면에 형성되는 동시에, 게이트 절연막(14)에 의해 피복된다. 이로써, 반사층(40)은 게이트 단자(17a)에 중첩되지 않게 배치됨과 더불어, 서로 인접한 게이트 단자(17a) 사이에 각각 별개로 독립되어 배치된다.
상기 TFT 기판(11)을 갖는 액정표시장치(1)를 제조하는 경우, 유리 기판(10)에 형성한, 예를 들어 티타늄(Ti), 알루미늄(Al), 및 질화티타늄(TiN)의 각 층으로 이루어진 금속층을 포토리소그래피 및 에칭을 실시함으로써 게이트 배선(17), 제 1 패드(31), 및 반사층(40)을 동일 공정에서 동시에 형성한다.
여기서, 금속층은 티타늄(Ti), 알루미늄(Al), 및 질화티타늄(TiN)의 적층막에 한정되지 않는다. 크롬(Cr) 또는 몰리브덴(Mo)과 알루미늄 또는 알루미늄을 포함한 합금이 이 순서로 적층된 금속층, 혹은 알루미늄 또는 알루미늄을 포함한 합금으로 된 단층의 금속층 등이라도 된다. 또, 반사층(40)의 반사 효과를 더욱 높이는 관점에서, 반사율이 높은 알루미늄층을 최상층에 배치하는 것이 바람직하다.
다음에, 상기 게이트 배선(17), 제 1 패드(31) 및 반사층(40)을 피복하도록 게이트 절연막(14)을 형성한 후에, 그 게이트 절연막(14)에 제 1 반도체층(28) 및 콘택트부(33)를 형성한다. 그 후, 상기 제 1 실시형태와 마찬가지로, 게이트 절연막(14) 상에 보호막(26) 및 층간 절연막(25)을 형성한다.
그 다음, 화소 전극(15)을 포토리소그래피 및 에칭에 의해 형성한다. 즉, 상기 제 1 실시형태와 마찬가지로 층간 절연막(25)을 피복하도록 유리 기판(10) 상 전체에 ITO 등으로 이루어진 화소 전극 재료(35)를 퇴적시키고, 또 이 화소 전극 재료(35) 전체를 피복하도록 레지스트(36)를 형성한다(도 4 참조). 이로써, 이 레지스트(36)를 포토마스크(도시 생략)를 개재하여 노광시키고, 현상함으로써 레지스트(36)의 마스크를 형성한다.
그 후, 레지스트(36)의 마스크에서 노출된 화소 전극 재료(35)를 에칭에 의해 제거함으로써, 소정 형상의 화소 전극(15)을 층간 절연막(25)의 표면에 형성함과 더불어, 제 2 패드(32)를 제 1 패드(31)의 표면에 형성한다.
본 제 3 실시형태에서는 층간 절연막(25)의 끝단 테두리 근방 영역에서, 레지스트(36), 제 1 반도체층(28) 및 게이트 절연막(14)을 투과한 노광 빛이 반사층(40)에 의해 반사되므로, 이 반사층(40) 상의 레지스트(36)가 다른 부분에 비해 충분히 노광된다. 이로써, TFT 기판(11)을 제조한다.
－제 3 실시형태의 효과－
따라서, 본 제 3 실시형태에 의해서도 유리 기판(10) 표면의 법선방향에서 보아 서로 인접한 게이트 단자(17a) 사이의 영역이며 또 층간 절연막(25)의 끝단 테두리를 포함한 영역에 반사층(40)을 배치하도록 하므로, 반사층(40)에서 반사된 빛에 의해, 이 반사층(40)이 배치된 층간 절연막(25)의 끝단 테두리 근방 영역의 레지스트(36)를 충분히 노광시킬 수 있으므로, 상기 제 1 실시형태와 마찬가지의 효과를 얻을 수 있다.
그와 더불어, 반사층(40) 전체를 게이트 절연막(14)에 의해 피복하도록 하므로, 가령 외부 회로 등 다른 부재가 접촉했다 하더라도 반사층(40)을 개재한 전기적 단락을 방지할 수 있다.
《제 4 실시형태》
도 13은 본 발명의 제 4 실시형태를 나타낸다.
도 13은, 본 제 4 실시형태의 TFT 기판의 일부를 확대시켜 나타내는 평면도이다. 그리고, 도 13의 ⅩⅠ-ⅩⅠ선 단면도는 도 11에 해당된다. 또, 도 13의 ⅩⅡ-ⅩⅡ선 단면도는 도 12에 해당된다.
상기 제 3 실시형태에서는 반사층(40)을 서로 인접한 게이트 단자(17a)간에 섬형상으로 형성한 것에 반해, 본 제 4 실시형태는 반사층(40)을 게이트 단자(17a)와 일체로 형성하도록 한 것이다.
즉, 도 13에 나타내는 바와 같이 반사층(40)은 제 1 패드(31)와 일체로 형성되는 동시에, 층간 절연막(25)의 끝단 테두리를 포함한 영역에서 이 끝단 테두리를 따라 이어지도록 게이트 단자(17a)의 폭방향 양측으로 돌출되게 형성된다. 또, 서로 인접한 반사층(40) 사이에는 각각 틈새가 형성된다.
－제 4 실시형태의 효과－
따라서, 본 제 4 실시형태에서도 서로 인접한 게이트 단자(17a) 사이에, 반사층(40) 전체를, 게이트 절연막(14)에 의해 피복된 상태에서 배치하도록 하므로, 상기 제 3 실시형태와 마찬가지의 효과를 얻을 수 있다.
《제 5 실시형태》
도 14는 본 발명의 제 5 실시형태를 나타낸다.
도 14는, 본 제 5 실시형태의 TFT 기판의 일부를 확대시켜 나타내는 평면도이다. 그리고, 도 14의 ⅩⅠ-ⅩⅠ선 단면도는 도 11에 해당된다. 또, 도 14의 ⅩⅡ-ⅩⅡ선 단면도는 도 12에 해당된다.
상기 제 4 실시형태에서는 반사층(40)을 게이트 단자(17a)의 폭방향 양측으로 돌출되게 형성한 것에 반해, 본 제 5 실시형태는 반사층(40)을 게이트 단자(17a)의 폭방향 한쪽으로 돌출되게 형성한 것이다.
－제 5 실시형태의 효과－
따라서, 본 제 5 실시형태에서도 서로 인접한 게이트 단자(17a) 사이에, 반사층(40) 전체를, 게이트 절연막(14)에 의해 피복된 상태에서 배치하도록 하므로, 상기 제 3 실시형태와 마찬가지의 효과를 얻을 수 있다.
《제 6 실시형태》
도 15는 본 발명의 제 6 실시형태를 나타낸다.
도 15는, 본 제 6 실시형태의 TFT 기판의 일부를 확대시켜 나타내는 평면도이다.
상기 제 1 실시형태에서는 서로 인접한 게이트 단자(17a) 사이에 소스 배선(18)과 동일한 재료로 된 반사층(40)을 형성한 것에 반해, 본 제 6 실시형태는 게이트 배선(17)과 동일한 재료로 된 반사층(40)을 서로 인접한 소스 단자(18a) 사이에 형성하도록 한 것이다.
도 15에 나타내는 바와 같이, 소스 단자(18a)는 게이트 단자(17a)와 마찬가지로 유리 기판(10) 상에 형성된 제 1 패드(61)와, 일부가 제 1 패드(61)의 표면에 적층된 제 2 패드(62)에 의해 구성된다.
제 1 패드(61)는 소스 배선(18)과 동일한 재료에 의해 구성되고, 예를 들어 알루미늄(Al) 등의 금속층에 의해 구성된다. 한편, 제 2 패드(62)는 화소 전극(15)과 동일한 재료인 ITO 등에 의해 구성되며, 상기 제 1 패드(61)를 따라 이어진다.
유리 기판(10) 상에는 게이트 절연막(도시 생략)이 제 1 패드(61)를 피복하도록 형성된다. 게이트 절연막에는, 제 1 패드(61) 상에서 이 제 1 패드(61)를 따라 이어지는 슬릿형의 콘택트부가 관통 형성된다. 이로써, 게이트 절연막(14) 상에 배치된 제 2 패드(62)는 콘택트부를 개재하여 제 1 패드(61)에 접속된다.
게이트 절연막(14)에는, 상기 제 1 실시형태와 마찬가지로 층간 절연막(25)의 끝단 테두리를 포함한 영역에 제 1 반도체층(도시 생략)이 적층된다. 제 1 반도체층의 표면에는 보호막(도시 생략)의 일부가 게이트 절연막 상에 올라탄 상태로 적층된다. 한편, 제 1 반도체층의 표면에는, 보호막(26)이 형성된 측과 반대쪽의 단부에서 제 2 패드(62)의 단부가 제 1 패드(61) 상에 올라탄 상태로 적층된다.
그리고, 도 15에 나타내는 바와 같이 유리 기판(10) 표면의 법선방향에서 보아 서로 인접한 소스 단자(18a) 사이의 적어도 일부의 영역이며, 또 층간 절연막(25)의 끝단 테두리를 포함한 영역에는, 빛을 반사시키는 반사층(40)이 각각 배치된다.
본 제 6 실시형태에 있어서 반사층(40)은, 상기 제 3 실시형태와 마찬가지로 게이트 배선(17)과 동일한 재료에 의해 구성되며, 유리 기판(10) 표면에 형성된다. 또한, 반사층(40)은 게이트 절연막에 의해 피복된다. 이로써, 반사층(40)은 소스 단자(18a)에 중첩되지 않게 배치됨과 더불어, 서로 인접한 소스 단자(18a) 사이에 각각 별개로 독립되어 배치된다.
상기 TFT 기판(11)을 갖는 액정표시장치(1)를 제조하는 경우에는, 상기 제 3 실시형태와 마찬가지로 게이트 배선(17) 및 반사층(40)을, 동일 공정에서 동시에 형성한다. 다음에, 상기 게이트 배선(17) 및 반사층(40)을 피복하도록 게이트 절연막을 형성한 후, 그 게이트 절연막에 제 1 반도체층 및 콘택트부를 형성한다. 그 후, 상기 제 1 실시형태와 마찬가지로 게이트 절연막 상에 보호막 및 층간 절연막(25)을 형성한다.
그 다음, 상기 제 3 실시형태와 마찬가지로 화소 전극(15)을 포토리소그래피 및 에칭에 의해 형성한다. 즉, 유리 기판(10) 전체에 화소 전극 재료(35) 및 레지스트(36)를 이 순서로 퇴적시켜, 레지스트(36)를 노광 및 현상하여 포토마스크를 형성한다.
이때, 층간 절연막(25)의 끝단 테두리 근방 영역에서 레지스트(36) 등을 투과한 노광 빛이 반사층(40)에 의해 반사되므로, 이 반사층(40) 상의 레지스트(36)가 다른 부분에 비해 충분히 노광된다.
－제 6 실시형태의 효과－
따라서, 본 제 6 실시형태에 의해서도 유리 기판(10) 표면의 법선방향에서 보아 서로 인접한 소스 단자(18a) 사이의 영역이며 또 층간 절연막(25)의 끝단 테두리를 포함한 영역에 반사층(40)을 배치하도록 하므로, 반사층(40)에서 반사된 빛에 의해, 이 반사층(40)이 배치된 층간 절연막(25)의 끝단 테두리 근방 영역의 레지스트(36)를 충분히 노광시킬 수 있으므로, 상기 제 1 실시형태와 마찬가지의 효과를 얻을 수 있다.
그와 더불어, 반사층(40) 전체를 게이트 절연막에 의해 피복하도록 하므로, 가령 외부 회로 등 다른 부재가 접촉했다 하더라도 반사층(40)을 개재한 전기적 단락을 방지할 수 있다.
《제 7 실시형태》
도 16은 본 발명의 제 7 실시형태를 나타낸다.
도 16은, 본 제 7 실시형태의 TFT 기판의 일부를 확대시켜 나타내는 평면도이다.
상기 제 6 실시형태에서는 반사층(40)을 서로 인접한 소스 단자(18a)간에 섬형상으로 형성한 것에 대해, 본 제 7 실시형태는 섬형상으로 형성한 반사층(40)이 제 1 패드(61)에 걸쳐 형성되도록 한 것이다.
즉, 도 16에 나타내는 바와 같이 복수의 반사층(40)이 층간 절연막(25)의 끝단 테두리를 따라 소정의 간격으로 배치된다. 그리고, 각 반사층(40)은 소스 단자(18a)의 제 1 패드(61)와 교차되게 배치된다. 이로써, 반사층(40)은 유리 기판(10)의 법선방향에서 보아 소스 단자(18a)의 폭방향 양측으로 돌출된다.
－제 7 실시형태의 효과－
따라서, 본 제 7 실시형태에 있어서도 유리 기판(10) 표면의 법선방향에서 보아 서로 인접한 소스 단자(18a)간의 영역이며 또 층간 절연막(25)의 끝단 테두리를 포함한 영역에 반사층(40)을 배치하도록 하므로, 반사층(40)에서 반사된 빛에 의해 층간 절연막(25)의 끝단 테두리 근방 영역의 레지스트(36)를 충분히 노광시킬 수 있으므로, 상기 제 1 실시형태와 마찬가지의 효과를 얻을 수 있다.
그와 더불어, 반사층(40) 전체를 게이트 절연막에 의해 피복하도록 하므로, 가령 외부 회로 등 다른 부재가 접촉했다 하더라도 반사층(40)을 개재한 전기적 단락을 방지할 수 있다.
《제 8 실시형태》
도 17은 본 발명의 제 8 실시형태를 나타낸다.
도 17은, 본 제 8 실시형태의 TFT 기판의 일부를 확대시켜 나타내는 평면도이다.
상기 제 7 실시형태에서는 반사층(40)을, 소스 단자(18a)의 폭방향 양측으로 돌출하도록 이 소스 단자(18a)에 교차되게 배치시킨 것에 대해, 본 제 8 실시형태는 반사층(40)을, 소스 단자(18a)의 폭방향 한쪽으로 돌출하도록 배치시킨 것이다.
즉, 도 17에 나타내는 바와 같이, 복수의 반사층(40)이 층간 절연막(25)의 끝단 테두리를 따라 소정의 간격으로 배치된다. 그리고, 각 반사층(40)은 그 일부 영역이 제 1 패드(61)에 중첩되는 동시에, 다른 나머지 영역이 층간 절연막(25)의 끝단 테두리 방향의 한쪽으로 제 1 패드(61)에서 노출된다. 이 노출된 측의 반사층(40) 단부와, 인접한 소스 단자(18a)와의 사이에는 소정의 틈새가 형성된다.
－제 8 실시형태의 효과－
따라서, 본 제 8 실시형태에서도 서로 인접한 소스 단자(18a)간에, 반사층(40) 전체가 게이트 절연막(14)에 의해 피복된 상태로 배치되도록 하므로, 상기 제 7 실시형태와 마찬가지의 효과를 얻을 수 있다.
(그 밖의 실시형태)
상기 각 실시형태에서는 복수의 TFT가 형성된 TFT 기판(11)을 예로 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 예를 들어 TFD 등, 다른 스위칭 소자가 복수 형성된 액티브 매트릭스 기판으로 하여도 된다.
또, 상기 각 실시형태에서는 외부 회로가 접속되는 단자에 대해 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 검사 신호를 입력하기 위한 단자 등, 다른 단자에 대해서도 마찬가지로 본 발명을 적용할 수 있다.
또, 외부 회로는 신호를 입력하는 것에 한정되는 것은 아니며, 신호를 판독하는 회로라도 된다. 즉, X선 센서나 터치 패널 등, 다른 회로에 대해서도 적용할 수 있다.
또한, 본 발명에서의 단자는 게이트 단자나 소스 단자뿐만 아니라, 대향 기판(12)의 공통 전극에 대향 신호를 입력하기 위한 단자나, 액티브 매트릭스 기판에 모놀리식(monolithic)으로 형성된 구동 회로에 전원신호를 입력하기 위한 단자 등이라도 된다.
또, 상기 각 실시형태에서는 서로 인접한 각 단자간에 각각 반사층(40)을 배치한 예에 대해 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 적어도 1개의 단자간에 반사층을 배치하는 것도 가능하다. 단, 단자간의 단락을 확실하게 방지하는 관점에서, 각 단자 사이에 각각 반사층(40)을 배치하는 것이 바람직하다.
또한, 상기 제 6∼8 실시형태에서는 게이트 배선(17)과 동일한 재료에 의해 형성된 반사층(40)을, 서로 인접한 소스 단자(18a) 사이에 배치한 예에 대해 설명하였으나, 그 밖에도 소스 배선(18)과 동일한 재료에 의해 형성한 반사층(40)을 서로 인접한 소스 단자(18a) 사이에 배치하도록 하여도 된다. 이와 같이 하여도, 상기 제 1 실시형태와 마찬가지의 효과를 얻을 수 있다.
또, 상기 제 3∼8 실시형태에서는 반사층(40) 전체를 게이트 절연막(14)에 의해 피복하도록 하나, 본 발명은 이에 한정되는 것은 아니며, 다른 절연막에 의해 반사층(40) 전체를 피복하도록 하여도 된다.
또한, 상기 각 실시형태에서는 액정표시장치(1)를 예로 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 예를 들어 표시 매체층이 발광층인 유기 EL 표시장치 등, 다른 표시장치에 대해서도 적용할 수 있다.
[산업상 이용 가능성]
이상 설명한 바와 같이, 본 발명은 액티브 매트릭스 기판 및 이를 구비한 표시장치에 대해 유용하다.
1 : 액정표시장치 10 : 유리 기판(절연성 기판)
11 : TFT 기판(액티브 매트릭스 기판)
12 : 대향 기판 13 : 액정층(표시 매체층)
14 : 게이트 절연막(절연막) 15 : 화소 전극
17 : 게이트 배선 17a : 게이트 단자
18 : 소스 배선 18a : 소스 단자
19 : TFT(스위칭 소자) 25 : 층간 절연막
28 : 제 1 반도체층 29 : 제 2 반도체층
31 : 제 1 패드(단자) 32 : 제 2 패드(단자)
35 : 화소 전극 재료 36 : 레지스트
40 : 반사층 41 : 제 1 금속층(반사층)
42 : 제 2 금속층(반사층)

Claims (13)

  1. 절연성 기판과,
    상기 절연성 기판 상에 배치된 복수의 스위칭 소자와,
    상기 절연성 기판 상에 복수 배치되며, 상기 스위칭 소자에 접속된 배선과,
    복수의 상기 스위칭 소자 및 복수의 상기 배선을 피복하는 층간 절연막과,
    상기 층간 절연막 상에 형성된 복수의 화소 전극과,
    복수의 상기 배선으로부터 인출되어 소정의 간격으로 배치된 복수의 단자를 구비한 액티브 매트릭스 기판에 있어서,
    복수의 상기 단자의 적어도 일부는, 상기 층간 절연막에서 노출된 상태로 배치되며,
    상기 절연성 기판 표면의 법선방향에서 보아 서로 인접한 상기 단자 사이의 적어도 일부의 영역이며, 또 상기 층간 절연막의 끝단 테두리를 포함한 영역에는, 빛을 상기 절연성 기판과 반대쪽으로 반사시키는 반사층이 배치되는 것을 특징으로 하는 액티브 매트릭스 기판.
  2. 청구항 1에 있어서,
    상기 반사층은 서로 인접한 상기 단자 사이에 별개로 독립되어 배치되는 것을 특징으로 하는 액티브 매트릭스 기판.
  3. 청구항 1에 있어서,
    상기 반사층은, 상기 각 단자에 대하여, 이 단자의 폭방향에 걸쳐 형성되는 것을 특징으로 하는 액티브 매트릭스 기판.
  4. 청구항 1 내지 3 중 어느 한 항에 있어서,
    상기 반사층은 금속층에 의해 구성되는 것을 특징으로 하는 액티브 매트릭스 기판.
  5. 청구항 1 내지 4 중 어느 한 항에 있어서,
    상기 복수의 단자에는 외부 회로가 접속되는 것을 특징으로 하는 액티브 매트릭스 기판.
  6. 청구항 1 내지 5 중 어느 한 항에 있어서,
    상기 반사층 전체가 절연막에 의해 피복되는 것을 특징으로 하는 액티브 매트릭스 기판.
  7. 액티브 매트릭스 기판과,
    상기 액티브 매트릭스 기판에 대향하여 배치된 대향 기판과,
    상기 액티브 매트릭스 기판과 대향 기판과의 사이에 형성된 표시 매체층을 구비한 표시장치에 있어서,
    상기 액티브 매트릭스 기판은 절연성 기판과, 상기 절연성 기판 상에 배치된 복수의 스위칭 소자와, 상기 절연성 기판 상에 복수 배치되며, 상기 스위칭 소자에 접속된 배선과, 복수의 상기 스위칭 소자 및 복수의 상기 배선을 피복하는 층간 절연막과, 상기 층간 절연막 상에 형성된 복수의 화소 전극과, 복수의 상기 배선으로부터 인출되어 소정의 간격으로 배치된 복수의 단자를 구비하고,
    복수의 상기 단자의 적어도 일부는, 상기 층간 절연막에서 노출된 상태로 배치되며,
    상기 절연성 기판 표면의 법선방향에서 보아 서로 인접한 상기 단자 사이의 적어도 일부의 영역이며, 또 상기 층간 절연막의 끝단 테두리를 포함한 영역에는, 빛을 상기 절연성 기판과 반대쪽으로 반사시키는 반사층이 배치되는 것을 특징으로 하는 표시장치.
  8. 청구항 7에 있어서,
    상기 반사층은 서로 인접한 상기 단자 사이에 별개로 독립되어 배치되는 것을 특징으로 하는 표시장치.
  9. 청구항 7에 있어서,
    상기 반사층은, 상기 각 단자에 대하여, 이 단자의 폭방향에 걸쳐 형성되는 것을 특징으로 하는 표시장치.
  10. 청구항 7 내지 9 중 어느 한 항에 있어서,
    상기 반사층은 금속층에 의해 구성되는 것을 특징으로 하는 표시장치.
  11. 청구항 7 내지 10 중 어느 한 항에 있어서,
    상기 복수의 단자에는 외부 회로가 접속되는 것을 특징으로 하는 표시장치.
  12. 청구항 7 내지 11 중 어느 한 항에 있어서,
    상기 반사층 전체가 절연막에 의해 피복되는 것을 특징으로 하는 표시장치.
  13. 청구항 7 내지 12 중 어느 한 항에 있어서,
    상기 표시 매체층은 액정층인 것을 특징으로 하는 표시장치.
KR1020117018180A 2009-05-29 2010-02-23 액티브 매트릭스 기판 및 이를 구비한 표시장치 KR101250122B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2009-131310 2009-05-29
JP2009131310 2009-05-29
PCT/JP2010/001194 WO2010137206A1 (ja) 2009-05-29 2010-02-23 アクティブマトリクス基板及びそれを備えた表示装置

Publications (2)

Publication Number Publication Date
KR20110112403A true KR20110112403A (ko) 2011-10-12
KR101250122B1 KR101250122B1 (ko) 2013-04-03

Family

ID=43222340

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117018180A KR101250122B1 (ko) 2009-05-29 2010-02-23 액티브 매트릭스 기판 및 이를 구비한 표시장치

Country Status (8)

Country Link
US (1) US8593597B2 (ko)
EP (1) EP2437239A4 (ko)
JP (1) JP5162028B2 (ko)
KR (1) KR101250122B1 (ko)
CN (1) CN102334152A (ko)
BR (1) BRPI1006997A2 (ko)
RU (1) RU2493576C2 (ko)
WO (1) WO2010137206A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8593597B2 (en) * 2009-05-29 2013-11-26 Sharp Kabushiki Kaisha Active matrix substrate and display device having the same
JP5275517B2 (ja) * 2010-07-21 2013-08-28 シャープ株式会社 基板及びその製造方法、表示装置
CN103246105A (zh) * 2013-04-26 2013-08-14 京东方科技集团股份有限公司 一种液晶面板和液晶显示器
CN104536603B (zh) * 2014-12-18 2018-01-09 深圳市华星光电技术有限公司 显示器及具有触控功能的面板
US20180314099A1 (en) * 2015-11-06 2018-11-01 Sharp Kabushiki Kaisha Display board, display device, and method of producing display board
KR102652604B1 (ko) 2016-06-08 2024-04-02 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP7220320B2 (ja) * 2017-10-30 2023-02-09 株式会社ジャパンディスプレイ 半導体装置
JP7062528B2 (ja) * 2018-06-14 2022-05-06 株式会社ジャパンディスプレイ 半導体装置
WO2020021654A1 (ja) * 2018-07-25 2020-01-30 シャープ株式会社 表示装置
CN109300913B (zh) * 2018-09-27 2020-11-27 厦门天马微电子有限公司 阵列基板和显示面板
CN113678092A (zh) * 2019-04-19 2021-11-19 夏普株式会社 显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6420339A (en) 1987-07-14 1989-01-24 Mitsuo Wazawa Tooth shape molding apparatus in yarn heat-setting processing machine
JPH01153809A (ja) 1987-12-10 1989-06-16 Mitsubishi Heavy Ind Ltd 加圧ロール装置
JPH0990397A (ja) * 1995-09-28 1997-04-04 Sharp Corp アクティブマトリクス基板およびそれを用いた表示装置
JP3306488B2 (ja) 1996-07-02 2002-07-24 シャープ株式会社 アクティブマトリクス基板
WO1998018044A1 (fr) * 1996-10-22 1998-04-30 Seiko Epson Corporation Panneau a cristaux liquides a matrice active
JPH10153770A (ja) 1996-11-22 1998-06-09 Sharp Corp アクティブマトリクス基板およびその製造方法
JP3305235B2 (ja) 1997-07-01 2002-07-22 松下電器産業株式会社 アクティブ素子アレイ基板
JP3097841B2 (ja) 1997-11-20 2000-10-10 松下電器産業株式会社 フォトマスク及びアクティブ素子アレイ基板の製造方法
JP3247084B2 (ja) 1998-06-16 2002-01-15 松下電器産業株式会社 アクティブ素子アレイ基板及びその製造方法
JP2001272685A (ja) * 2000-03-24 2001-10-05 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2004061775A (ja) * 2002-07-26 2004-02-26 Alps Electric Co Ltd アクティブマトリクス型表示装置
JP5068067B2 (ja) * 2006-11-22 2012-11-07 株式会社ジャパンディスプレイイースト 表示装置および平面型表示装置
JP5102535B2 (ja) * 2007-05-11 2012-12-19 三菱電機株式会社 表示装置と表示装置の製造方法
JP2009015199A (ja) * 2007-07-09 2009-01-22 Nec Lcd Technologies Ltd 液晶表示装置およびその製造方法
US8218116B2 (en) 2007-08-01 2012-07-10 Sony Corporation Liquid crystal display panel and manufacturing method thereof
JP5154298B2 (ja) * 2007-08-01 2013-02-27 株式会社ジャパンディスプレイウェスト 液晶表示パネル、その製造方法
US8593597B2 (en) * 2009-05-29 2013-11-26 Sharp Kabushiki Kaisha Active matrix substrate and display device having the same

Also Published As

Publication number Publication date
JP5162028B2 (ja) 2013-03-13
BRPI1006997A2 (pt) 2016-04-19
KR101250122B1 (ko) 2013-04-03
JPWO2010137206A1 (ja) 2012-11-12
WO2010137206A1 (ja) 2010-12-02
US20120019750A1 (en) 2012-01-26
RU2011148901A (ru) 2013-07-10
EP2437239A4 (en) 2012-12-26
EP2437239A1 (en) 2012-04-04
RU2493576C2 (ru) 2013-09-20
US8593597B2 (en) 2013-11-26
CN102334152A (zh) 2012-01-25

Similar Documents

Publication Publication Date Title
KR101250122B1 (ko) 액티브 매트릭스 기판 및 이를 구비한 표시장치
KR100250853B1 (ko) 표시장치용 어레이 기판 및 그 제조방법
KR101283366B1 (ko) 전기영동 표시장치용 어레이 기판 및 그 제조 방법
US7405781B2 (en) Substrate for use in a liquid crystal display having a patterned resin color filter layer
KR20070028602A (ko) 액티브 매트릭스 기판 및 그것을 구비한 표시 장치
JP2002277889A (ja) アクティブマトリクス型液晶表示装置
JP5961543B2 (ja) 液晶表示装置及びその製造方法
JP5450825B2 (ja) アクティブマトリクス基板及びその製造方法並びに表示装置
JP2000162647A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
KR101085137B1 (ko) 액정 표시 패널 및 그 제조방법
JP4370806B2 (ja) 薄膜トランジスタパネルおよびその製造方法
JP4875702B2 (ja) 半透過型液晶表示装置及びその製造方法
KR100538327B1 (ko) 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법
KR101546425B1 (ko) 전기영동 표시장치 및 그 제조 방법
CN114667481B (zh) 显示基板及其制作方法、显示装置
KR101285638B1 (ko) 전기영동 표시장치 및 그 제조 방법
US10497725B2 (en) Method of producing display panel board
JP3367821B2 (ja) アクティブマトリクス基板
KR20070072113A (ko) 액정표시소자 및 그 제조방법
KR100504572B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
US20220299830A1 (en) Display device
KR20090022078A (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR100600088B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR20180013413A (ko) 액정 표시 장치 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee