JP5961543B2 - 液晶表示装置及びその製造方法 - Google Patents

液晶表示装置及びその製造方法 Download PDF

Info

Publication number
JP5961543B2
JP5961543B2 JP2012276969A JP2012276969A JP5961543B2 JP 5961543 B2 JP5961543 B2 JP 5961543B2 JP 2012276969 A JP2012276969 A JP 2012276969A JP 2012276969 A JP2012276969 A JP 2012276969A JP 5961543 B2 JP5961543 B2 JP 5961543B2
Authority
JP
Japan
Prior art keywords
bank
substrate
alignment film
liquid crystal
active area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012276969A
Other languages
English (en)
Other versions
JP2014119709A (ja
Inventor
宗治 秋吉
宗治 秋吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2012276969A priority Critical patent/JP5961543B2/ja
Priority to US14/097,927 priority patent/US9177977B2/en
Priority to KR1020130156206A priority patent/KR101528981B1/ko
Publication of JP2014119709A publication Critical patent/JP2014119709A/ja
Priority to US14/862,303 priority patent/US9806104B2/en
Application granted granted Critical
Publication of JP5961543B2 publication Critical patent/JP5961543B2/ja
Priority to US15/723,817 priority patent/US10134780B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13456—Cell terminals located on one side of the display only

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明の実施形態は、液晶表示装置及びその製造方法に関する。
液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、パーソナルコンピュータなどのＯＡ機器やテレビなどの表示装置として各種分野で利用されている。近年では、液晶表示装置は、携帯電話などの携帯端末機器や、カーナビゲーション装置、ゲーム機などの表示装置としても利用されている。
近年、液晶表示装置、特にモバイル用途の製品において額縁部の縮小が求められている。今までのプロセス技術ではウェットエッチングからドライエッチングに移行し、エッチング変換差を小さくすることで微細化を実現している。しかしながら、微細化が進むにつれて、低抵抗配線が必要となり、配線幅が微細になる代わりに配線膜厚が厚くなる傾向があり、膜厚が厚くなる分ドライエッチングでもエッチング変換差が次第に大きくなり、狭額縁化に歯止めが掛かっていた。
近年では、アレイ基板と対向基板との合わせ精度を向上させ、且つ、シール材の位置精度も向上させ、さらにシール材の線幅を細くすることで、狭額縁化に対応しようとしている。例えば、従来の技術として、二酸化珪素を堆積しパターニングすることによって二重スペーサ壁を形成しこれらのスペーサ壁の間にシール材を配置する技術が提案されている。
今日のモバイル用途の液晶表示装置は、高精細化が進み、アクティブエリアはより広く、周辺エリアの額縁部分はより狭くなる設計が求められている。そのため、一画素あたりの開口率（表示に寄与する面積）を確保する目的で、画素電極直下に光学層（あるいは表面を平坦化するための有機絶縁膜）を設けることが必須となっている。この光学層は、アクティブエリア外に配置されるドライバーの保護層としても使用するため、周辺エリアにも配置されている。
ところで、液晶表示装置の配線にはアルミニウム（Ａｌ）系の配線材料が用いられることが多いが、このような配線材料は水分等の影響で腐食しやすい。液晶表示装置に用いられる各種樹脂系材料（例えば、上記の光学層や配向膜など）は、適用する材料によっては透水性があるため、Ａｌ系の配線材料によって形成された配線が樹脂系材料を介して浸透した水分によって腐食しやすい。このような各種配線の腐食は、信頼性の低下を招くとともに、腐食の進行に伴って表示品位の劣化を招くおそれがある。
特開２００７−２１９２３５号公報
本実施形態の目的は、信頼性の低下を抑制するとともに表示品位の劣化を抑制することが可能な液晶表示装置及びその製造方法を提供することにある。
本実施形態によれば、
第１絶縁基板と、前記第１絶縁基板上に形成された外周配線と、前記外周配線の上に配置された絶縁膜と、画像を表示するアクティブエリアにおいて前記絶縁膜上に形成された画素電極と、前記アクティブエリアを囲む周辺エリアにおいて逆テーパー状の断面を有し前記絶縁膜上にライン状に形成された第１バンクと、前記画素電極を覆うとともに前記第１バンクの側面で途切れた第１配向膜と、を備えた第１基板と、第２絶縁基板と、前記第２絶縁基板の前記第１基板と対向する側に配置され前記第１配向膜と対向する第２配向膜と、を備えた第２基板と、前記第１配向膜と前記第２配向膜との間のセルギャップに保持された液晶層と、を備えた、液晶表示装置が提供される。
本実施形態によれば、
第１絶縁基板上に外周配線を形成し、前記外周配線の上に絶縁膜を配置し、画像を表示するアクティブエリアにおいて前記絶縁膜上に画素電極を形成し、前記アクティブエリアを囲む周辺エリアにおいて逆テーパー状の断面を有し前記絶縁膜上にライン状の第１バンクを形成し、前記アクティブエリア及び前記周辺エリアに配向膜材料を印刷することで前記画素電極を覆うとともに前記第１バンクの側面で途切れた第１配向膜を形成した第１基板を用意し、第２配向膜を形成した第２基板を用意し、前記第１基板と前記第２基板とを貼り合わせる、液晶表示装置の製造方法が提供される。
図１は、本実施形態の液晶表示装置に適用可能な表示パネルＰＮＬの一例を概略的に示す平面図である。 図２は、図１に示した表示パネルＰＮＬの構造の一例を概略的に示す断面図である。 図３は、アレイ基板ＡＲの製造工程を説明するための図である。 図４は、対向基板ＣＴの製造工程を説明するための図である。
以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
図１は、本実施形態の液晶表示装置に適用可能な表示パネルＰＮＬの一例を概略的に示す平面図である。
すなわち、表示パネルＰＮＬは、アクティブマトリクスタイプの液晶表示パネルであり、アレイ基板ＡＲと、アレイ基板ＡＲに対向配置された対向基板ＣＴと、アレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えている。アレイ基板ＡＲと対向基板ＣＴとは、これらの間に所定のセルギャップを形成した状態でシール材ＳＥによって貼り合わせられている。このセルギャップは、アレイ基板ＡＲまたは対向基板ＣＴに形成された図示しない柱状スペーサによって形成されている。液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとの間のセルギャップにおいてシール材ＳＥによって囲まれた内側に保持されている。
このような表示パネルＰＮＬは、シール材ＳＥによって囲まれた内側に、画像を表示するアクティブエリアＡＣＴを備えている。アクティブエリアＡＣＴは、例えば、略長方形状であり、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。
アレイ基板ＡＲは、第１方向Ｘに沿って延出したゲート配線Ｇ、第２方向Ｙに沿って延出しゲート配線Ｇと交差するソース配線Ｓ、ゲート配線Ｇ及びソース配線Ｓに接続されたスイッチング素子ＳＷ、スイッチング素子ＳＷに接続された画素電極ＰＥなどを備えている。液晶層ＬＱを介して画素電極ＰＥの各々と対向する対向電極ＣＥは、例えば対向基板ＣＴに備えられているが、アレイ基板ＡＲに備えられていても良い。
なお、表示パネルＰＮＬの詳細な構成については説明を省略するが、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｅｎｄ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｅｄ）モードなどの主として縦電界を利用するモードや、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードなどの主として横電界を利用するモードなどを適用可能に構成されている。横電界を利用するモードを適用した構成では、画素電極ＰＥ及び対向電極ＣＥの双方がアレイ基板ＡＲに備えられる。
駆動ＩＣチップ２及びフレキシブル・プリンテッド・サーキット（ＦＰＣ）基板３などの表示パネルＰＮＬの駆動に必要な信号供給源は、アクティブエリアＡＣＴよりも外側の周辺エリアＰＲＰに実装されている。これらの信号供給源としては、ゲート配線Ｇと接続されたゲートドライバ、ソース配線Ｓと接続されたソースドライバ、対向電極ＣＥにコモン電位を供給する給電部などが含まれている。
図示した例では、駆動ＩＣチップ２及びＦＰＣ基板３は、対向基板ＣＴの基板端部ＣＴＥよりも外側に延出したアレイ基板ＡＲの実装部ＭＴに実装されている。周辺エリアＰＲＰは、アクティブエリアＡＣＴを囲むエリアであり、シール材ＳＥが配置されるエリアを含み、矩形枠状に形成されている。
シール材ＳＥは、アクティブエリアＡＣＴを囲む矩形枠状に形成されている。また、図示した例では、周辺エリアＰＲＰには、第１バンクＢＫ１及び第２バンクＢＫ２がそれぞれ形成されている。第１バンクＢＫ１及び第２バンクＢＫ２は、それぞれアクティブエリアＡＣＴを囲む矩形枠状に形成されている。つまり、第１バンクＢＫ１及び第２バンクＢＫ２は、それぞれ第１方向Ｘ及び第２方向Ｙに沿ってライン状に形成されている。なお、これらの第１バンクＢＫ１及び第２バンクＢＫ２は、実装部ＭＴに沿った短辺については省略しても良い。
第１バンクＢＫ１は例えばアレイ基板ＡＲ側に形成されており、第２バンクＢＫ２は例えば対向基板ＣＴ側に形成されている。Ｘ−Ｙ平面内において、第１バンクＢＫ１と第２バンクＢＫ２とは重ならず、第１バンクＢＫ１と第２バンクＢＫ２との間には隙間が形成されている。また、第１バンクＢＫ１は周辺エリアＰＲＰのうちのパネル端部側（つまり、アクティブエリアＡＣＴから離れた側）に位置し、第２バンクＢＫ２は周辺エリアＰＲＰのうちのアクティブエリアＡＣＴに近接する側（つまり、アクティブエリアＡＣＴと第１バンクＢＫ１との間）に位置している。なお、第１バンクＢＫ１及び第２バンクＢＫ２は、図示した例に限らず、それぞれ複数本ずつ設けても良い。
これらの第１バンクＢＫ１及び第２バンクＢＫ２のうちの少なくとも一方はシール材ＳＥに包含されており、周辺エリアＰＲＰにおいてより外側に位置するバンクがシール材ＳＥに包含されていることが望ましい。図示した例では、第１バンクＢＫ１及び第２バンクＢＫ２の双方がシール材ＳＥに包含されている。
図２は、図１に示した表示パネルＰＮＬの構造の一例を概略的に示す断面図である。なお、ここでは、画素電極ＰＥがアレイ基板ＡＲに備えられ、対向電極ＣＥが対向基板ＣＴに備えられた構成例の断面図を図示している。
アレイ基板ＡＲは、ガラス基板などの透明な第１絶縁基板１０を用いて形成されている。アレイ基板ＡＲは、アクティブエリアＡＣＴにおいては、第１絶縁基板１０の対向基板ＣＴに対向する側に、第１絶縁膜１１、第２絶縁膜１２、スイッチング素子ＳＷ、画素電極ＰＥ、第１配向膜ＡＬ１などを備えている。また、アレイ基板ＡＲは、周辺エリアＰＲＰにおいては、第１絶縁基板１０の対向基板ＣＴに対向する側に、アクティブエリアＡＣＴから延在した第１絶縁膜１１及び第２絶縁膜１２、外周配線Ｗ、第１バンクＢＫ１、第１配向膜ＡＬ１などを備えている。
スイッチング素子ＳＷは、アクティブエリアＡＣＴにおいて、第１絶縁基板１０の上に形成されている。このスイッチング素子ＳＷは、例えばポリシリコンやアモルファスシリコンからなる半導体層を備えた薄膜トランジスタである。このスイッチング素子ＳＷは、図示を省略するゲート配線Ｇ及びソース配線Ｓと接続されている。なお、第１絶縁基板１０とスイッチング素子ＳＷとの間には、他の絶縁膜（アンダーコート層など）が介在していても良い。
第１絶縁膜１１は、層間絶縁膜であり、スイッチング素子ＳＷを覆っている。また、第１絶縁膜１１は、アクティブエリアＡＣＴのみならず周辺エリアＰＲＰにも延在し、第１絶縁基板１０の上にも配置されている。この第１絶縁膜１１は、例えば、シリコン酸化物（ＳｉＯ）やシリコン窒化物（ＳｉＮ）などの無機系材料によって形成されており、無機系材料からなる絶縁層の単層構造であっても良いし、無機系材料からなる複数の絶縁層の積層構造であっても良い。
外周配線Ｗは、第１絶縁膜１１の上に形成されている。この外周配線Ｗは、ゲート配線Ｇやソース配線Ｓと同一層の配線材料によって形成されている。外周配線Ｗに適用される配線材料としては、例えば、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）、銀（Ａｇ）などの単体、合金、複数の金属の積層体などが挙げられる。なお、ここでは、外周配線Ｗは、所望の電位の単なる配線であっても良いし、周辺エリアＰＲＰに配置される各種回路であっても良い。
第２絶縁膜１２は、層間絶縁膜であり、アクティブエリアＡＣＴのみならず周辺エリアＰＲＰにも延在し、第１絶縁膜の上に配置されている。この第２絶縁膜１２は、周辺エリアＰＲＰにおいて、外周配線Ｗを覆っている。より具体的には、第２絶縁膜１２は、外周配線Ｗの上面及び側面を覆っている。換言すると、外周配線Ｗは、外部に露出することなく、外気あるいは外気に含まれる水分に曝されることはない。このような第２絶縁膜１２は、その表面を平坦化するものであり、例えば透明な樹脂などの有機系材料によって形成されているが、透水性の低い材料であることが望ましい。なお、第２絶縁膜１２は、さらに透水性の低い無機系材料によって形成しても良いし、充填密度の高い材料によって形成しても良い。このような材料からなる第２絶縁膜１２が外周配線Ｗを覆うことにより、第２絶縁膜１２を介して浸透した水分による外周配線Ｗの腐食を抑制することが可能である。
画素電極ＰＥは、アクティブエリアＡＣＴにおいて、第２絶縁膜１２の上に形成されている。画素電極ＰＥは、スイッチング素子ＳＷに接続されている。画素電極ＰＥを形成する材料については、インジウム・ティン・オキサイド（ＩＴＯ）などの透明な導電材料でも良いし、アルミニウムなどの反射性の金属材料であっても良い。
第１バンクＢＫ１は、周辺エリアＰＲＰにおいて、第２絶縁膜１２の上に形成されている。図示したように、第１バンクＢＫ１は、第２絶縁膜１２に接している底面よりも対向基板ＣＴ側の上面の方が拡大した逆テーパー状の断面形状を有している。なお、第１バンクＢＫ１は、第２絶縁膜１２の上の領域のうち、第１絶縁基板１０の基板端部１０Ｅの近傍に位置していることが望ましい。このような第１バンクＢＫ１は、例えば樹脂材料によって形成されている。
第１バンクＢＫ１及び後述する対向基板ＣＴに設けられた第２バンクＢＫ２のうちの少なくとも一方の高さは、アレイ基板ＡＲと対向基板ＣＴとの間のセルギャップよりも小さい。つまり、第１バンクＢＫ１及び第２バンクＢＫ２のいずれか一方の高さについては、セルギャップと同等以下である。図示した例では、第１バンクＢＫ１の高さはセルギャップよりも小さい。つまり、第１バンクＢＫ１は、対向基板ＣＴには接していない。第１バンクＢＫ１が対向基板ＣＴに接していない場合の一例として、第１バンクＢＫ１の高さは、セルギャップの５０％〜６０％程度であることが望ましい。
第１配向膜ＡＬ１は、アクティブエリアＡＣＴにおいて、画素電極ＰＥを覆うとともに第２絶縁膜１２の上に配置されている。また、第１配向膜ＡＬ１は、周辺エリアＰＲＰにも延在し、第２絶縁膜１２の上に配置され、さらに、第１バンクＢＫ１の上面にも配置されているものの、第１バンクＢＫ１の側面で途切れている。つまり、逆テーパー状の断面を有する第１バンクＢＫ１については、第１配向膜ＡＬ１によって完全に覆われることはなく、第１配向膜ＡＬ１のうち、第１バンクＢＫ１の上面に残った部分と、第２絶縁膜１２の上に配置された部分との間が分断されている。
一方、対向基板ＣＴは、ガラス基板などの透明な第２絶縁基板２０を用いて形成されている。対向基板ＣＴは、アクティブエリアＡＣＴにおいては、第２絶縁基板２０のアレイ基板ＡＲに対向する側に、ブラックマトリクス２１、カラーフィルタ２２、オーバーコート層２３、対向電極ＣＥ、第２配向膜ＡＬ２などを備えている。また、対向基板ＣＴは、周辺エリアＰＲＰにおいて、第２絶縁基板２０のアレイ基板ＡＲに対向する側に、周辺遮光層２４、アクティブエリアＡＣＴから延在したオーバーコート層２３、第２配向膜ＡＬ２などを備えている。
ブラックマトリクス２１及び周辺遮光層２４は、第２絶縁基板２０のアレイ基板ＡＲと対向する側に形成されている。ブラックマトリクス２１は、アクティブエリアＡＣＴにおいて、ゲート配線Ｇ、ソース配線Ｓ、スイッチング素子ＳＷなどの配線部と対向し、格子状に形成されている。周辺遮光層２４は、周辺エリアＰＲＰにおいて略全域に亘って延在し、アクティブエリアＡＣＴのブラックマトリクス２１と繋がっている。このような周辺遮光層２４は、例えば、黒色に着色された樹脂材料や、クロム（Ｃｒ）などの遮光性の金属材料によって形成されている。
カラーフィルタ２２は、アクティブエリアＡＣＴにおいて、第２絶縁基板２０のアレイ基板ＡＲと対向する側に形成されている。このようなカラーフィルタ２２は、例えば、赤色、緑色、青色などにそれぞれ着色された樹脂材料によって形成されている。
オーバーコート層２３は、アクティブエリアＡＣＴにおいて、カラーフィルタ２２を覆うとともに、周辺エリアＰＲＰに延在し、周辺遮光層２４を覆っている。このようなオーバーコート層２３は、例えば透明な樹脂材料によって形成されている。
対向電極ＣＥは、アクティブエリアＡＣＴにおいて、オーバーコート層２３のアレイ基板ＡＲと対向する側に形成されている。このような対向電極ＣＥは、ＩＴＯなどの透明な導電材料によって形成されている。
第２バンクＢＫ２は、周辺エリアＰＲＰにおいて、オーバーコート層２３の上に形成されている。図示したように、第２バンクＢＫ２は、オーバーコート層２３に接している底面よりもアレイ基板ＡＲ側の上面の方が拡大した逆テーパー状の断面形状を有している。なお、第２バンクＢＫ２は、オーバーコート層２３の上の領域のうち、第２絶縁基板２０の基板端部２０Ｅの近傍に位置しているが、第１バンクＢＫ１の直上の位置よりアクティブエリアＡＣＴ側に位置している。このような第２バンクＢＫ２は、第１バンクＢＫ１と同様に、例えば樹脂材料によって形成されている。
第２バンクＢＫ２の高さについては、セルギャップよりも小さく、第２バンクＢＫ２はアレイ基板ＡＲには接していない。第２バンクＢＫ２の高さは、例えば、セルギャップの５０％〜６０％程度であることが望ましい。
第２配向膜ＡＬ２は、アクティブエリアＡＣＴにおいて、対向電極ＣＥを覆っている。また、第２配向膜ＡＬ２は、周辺エリアＰＲＰにも延在し、オーバーコート層２３を覆い、さらに、第２バンクＢＫ２の上面にも配置されているものの、第２バンクＢＫ２の側面で途切れている。つまり、逆テーパー状の断面を有する第２バンクＢＫ２については、第２配向膜ＡＬ２によって完全に覆われることはなく、第２配向膜ＡＬ２のうち、第２バンクＢＫ２の上面に残った部分と、オーバーコート層２３を覆っている部分との間が分断されている。
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、第１配向膜ＡＬ１及び第２配向膜ＡＬ２が対向するように配置され、図示しない柱状スペーサにより所定のセルギャップが形成された状態でシール材ＳＥによって貼り合わせられている。第１バンクＢＫ１及び第２バンクＢＫ２は、シール材ＳＥによって包囲されている。つまり、第１バンクＢＫ１のうちの第１配向膜ＡＬ１から露出した側面、及び、第２バンクＢＫ２のうちの第２配向膜ＡＬ２から露出した側面は、いずれもシール材ＳＥによって覆われている。第１バンクＢＫ１と対向基板ＣＴとの間、及び、第２バンクＢＫ２とアレイ基板ＡＲとの間には、シール材ＳＥがそれぞれ介在している。また、図示した例では、第１絶縁膜１１、第２絶縁膜１２、第１配向膜ＡＬ１の基板端部１０Ｅに近接したそれぞれの端面は、シール材ＳＥによって覆われている。
液晶層ＬＱは、シール材ＳＥによって囲まれた内側に封入されている。
なお、図示しないが、第１絶縁基板１０の外面及び第２絶縁基板２０の外面には、それぞれ偏光板を含む光学素子が接着されている。
次に、上述した表示パネルＰＮＬの製造方法の一例について説明する。なお、表示パネルＰＮＬを製造するに際しては、複数のアレイ基板ＡＲを一括して形成する第１マザー基板、及び、複数の対向基板ＣＴを一括して形成する第２マザー基板をそれぞれ用意し、これらの第１マザー基板及び第２マザー基板を貼り合わせた後に、単個の表示パネルＰＮＬに割断する手法を採用する場合があるが、ここでは簡略化して説明する。
図３は、アレイ基板ＡＲの製造工程を説明するための図である。ここでは、特に周辺エリアの断面を参照しながらアレイ基板ＡＲの製造工程を説明する。
まず、図中の（ａ）で示したように、第１絶縁基板１０の上に、第１絶縁膜１１を形成した後に、この第１絶縁膜１１の上に外周配線Ｗの他にゲート配線やソース配線などの各種配線を形成し、その後、第２絶縁膜１２を形成する。なお、図示を省略しているが、これらの製造過程でスイッチング素子ＳＷも同時に形成し、また、スイッチング素子ＳＷまで貫通したコンタクトホールも形成する。第１絶縁膜１１の膜厚は例えば６００ｎｍである。第２絶縁膜１２は、無機系材料で形成しても良いし、有機系材料で形成しても良い。その後、図示を省略しているが、第２絶縁膜１２の上に画素電極ＰＥを形成し、コンタクトホールを介してスイッチング素子ＳＷと電気的に接続する。
続いて、図中の（ｂ）で示したように、第２絶縁膜１２の上にレジストＲを塗布する。レジストＲを塗布する手法については、特に問わないが、例えばスリットコーターやスピンコーターなどを用いる手法が適用可能である。レジストＲとしては、例えば光照射によって硬化するネガ型のフォトレジストが適用可能である。このようなレジストＲを塗布した後に、所望の開口パターンが形成されたフォトマスクＰＭを介してレジストＲを露光する。フォトマスクＰＭの開口パターンは、例えば中心部分よりも周辺部分の光照射量を低くなるように形成されている。レジストＲのうち、開口パターンを介して露光された領域は硬化が進行する。
続いて、図中の（ｃ）で示したように、レジストＲを現像することで、第２絶縁膜１２の上に第１バンクＢＫ１を形成する。すなわち、現像処理により、レジストＲのうちの未硬化部分が除去され、硬化した部分のみが逆テーパー状の断面を有する形で残り、アクティブエリアを囲む矩形枠状にライン状の第１バンクＢＫ１が形成される。このような第１バンクＢＫ１は、例えば、第１絶縁基板１０の基板端部１０Ｅから約１００μｍの距離に形成した。
続いて、図中の（ｄ）で示したように、第２絶縁膜１２及び第１バンクＢＫ１の上から配向膜材料を印刷する。このような配向膜材料の印刷は、周辺エリアのみならずアクティブエリアも一括して全面に対して行う。印刷する配向膜材料の膜厚は、例えば、０．０５μｍ〜０．１μｍ程度である。このようにして印刷された配向膜材料は、第２絶縁膜１２の上に配置されるとともに、第１バンクＢＫ１の上面に配置される。また、図示しないが、アクティブエリアにおいては、配向膜材料は、画素電極ＰＥの上にも配置される。一方で、第１バンクＢＫ１が逆テーパー状に形成されているため、印刷された配向膜材料は、第１バンクＢＫ１の側面に塗布されない。このため、周辺エリアにおいて、第１バンクＢＫ１を挟んで内側（つまりアクティブエリアに隣接する側）と外側（第１絶縁基板１０の基板端部側）とで第１配向膜ＡＬ１が分断される。つまり、第１バンクＢＫ１によって囲まれた内側に位置する第１配向膜ＡＬ１は、第１バンクＢＫ１の外側の領域とは繋がっていない。なお、第１配向膜ＡＬ１には必要に応じて配向処理を行っても良い。
以上の工程を経てアレイ基板ＡＲが製造される。
続いて、図中の（ｅ）で示したように、シール材ＳＥを形成する。このシール材ＳＥは、ディスペンサーを用いて描画しても良いし、印刷版を用いて印刷しても良い。このようなシール材ＳＥは、第１バンクＢＫ１を包含するようにアクティブエリアを囲む矩形枠状に形成される。
図４は、対向基板ＣＴの製造工程を説明するための図である。ここでは、特に周辺エリアの断面を参照しながら対向基板ＣＴの製造工程を説明する。
まず、図中の（ａ）で示したように、第２絶縁基板２０の上に、図示しないブラックマトリクスやカラーフィルタのほかに、周辺遮光層２４を形成した後に、オーバーコート層２３を形成する。その後、図示を省略しているが、オーバーコート層２３の上に対向電極ＣＥを形成する。
続いて、図中の（ｂ）で示したように、オーバーコート層２３の上にレジストＲを塗布する。レジストＲを塗布する手法については、上記の通り、例えばスリットコーターやスピンコーターなどを用いる手法が適用可能である。レジストＲとしては、例えばネガ型のフォトレジストが適用可能である。このようなレジストＲを塗布した後に、所望の開口パターンが形成されたフォトマスクＰＭを介してレジストＲを露光する。フォトマスクＰＭの開口パターンは、例えば中心部分よりも周辺部分の光照射量を低くなるように形成されている。レジストＲのうち、開口パターンを介して露光された領域は硬化が進行する。
続いて、図中の（ｃ）で示したように、レジストＲを現像することで、オーバーコート層２３の上に第２バンクＢＫ２を形成する。すなわち、現像処理により、レジストＲのうちの未硬化部分が除去され、硬化した部分のみが逆テーパー状の断面を有する形で残り、アクティブエリアを囲む矩形枠状にライン状の第２バンクＢＫ２が形成される。このような第２バンクＢＫ２は、例えば、第２絶縁基板２０の基板端部２０Ｅから約１５０μｍの距離に形成した。
続いて、図中の（ｄ）で示したように、オーバーコート層２３及び第２バンクＢＫ２の上から配向膜材料を印刷する。このような配向膜材料の印刷は、周辺エリアのみならずアクティブエリアも一括して全面に対して行う。印刷する配向膜材料の膜厚は、例えば、０．０５μｍ〜０．１μｍ程度である。このようにして印刷された配向膜材料は、オーバーコート層２３の上に配置されるとともに、第２バンクＢＫ２の上面に配置される。また、図示しないが、アクティブエリアにおいては、配向膜材料は、対向電極ＣＥの上にも配置される。一方で、第２バンクＢＫ２が逆テーパー状に形成されているため、印刷された配向膜材料は、第２バンクＢＫ２の側面に塗布されない。このため、周辺エリアにおいて、第２バンクＢＫ２を挟んで内側（つまりアクティブエリアに隣接する側）と外側（第２絶縁基板２０の基板端部側）とで第２配向膜ＡＬ２が分断される。つまり、第２バンクＢＫ２によって囲まれた内側に位置する第２配向膜ＡＬ２は、第２バンクＢＫ２の外側の領域とは繋がっていない。なお、第２配向膜ＡＬ２には必要に応じて配向処理を行っても良い。
以上の工程を経て対向基板ＣＴが製造される。
その後、上記のアレイ基板ＡＲと対向基板ＣＴとを貼り合わせる。このとき、アレイ基板ＡＲに閉ループ状のシール材ＳＥを形成し、シール材ＳＥで囲まれた内側に液晶材料を滴下した後に、対向基板ＣＴと貼り合わせる手法を適用しても良いし、アレイ基板ＡＲに液晶注入口を有するシール材ＳＥを形成し、対向基板ＣＴと貼り合わせた後に、液晶注入口から液晶材料を注入し、封止する手法を適用しても良い。これにより、図２に示したような断面構造を有する表示パネルＰＮＬが製造される。
このような本実施形態によれば、アレイ基板ＡＲはアクティブエリアＡＣＴを囲む周辺エリアＰＲＰにおいて逆テーパー状の断面を有しライン状に形成された第１バンクＢＫ１と、アクティブエリアＡＣＴにおいて画素電極ＰＥを覆うとともに第１バンクＢＫ１の側面で途切れた第１配向膜ＡＬ１と、を備えている。つまり、第１配向膜ＡＬ１は、第１バンクＢＫ１を挟んでその内側と外側とで分断される。
これにより、たとえ第１配向膜ＡＬ１の端部が外部に露出したとしても、第１配向膜ＡＬ１の端部から浸透した水分の、第１バンクＢＫ１よりも内側への更なる浸透を抑制することが可能となる。したがって、第１配向膜ＡＬ１を介して浸透した水分による配線の腐食を抑制することが可能となる。このため、配線の腐食による信頼性の低下を抑制するとともに、表示品位の劣化を抑制することが可能となる。
一例として、上記の製造方法にて製造した本実施形態の表示パネルＰＮＬと、比較例として第１バンクＢＫ１及び第２バンクＢＫ２を備えていない表示パネルとをそれぞれモジュールとして形成した後に信頼性試験に投入した。比較例の表示パネルによれば、腐食が発生するまでに要した時間が５〜７倍の範囲でばらついたが、本実施形態の表示パネルＰＮＬは、ほとんど腐食の発生がないことを確認できた。
特に、近年では、シール材ＳＥから基板端部１０Ｅ及び２０Ｅまでの距離が短い狭額縁化の要求が高まっている。液晶表示装置に適用されている材料には、有機絶縁膜や配向膜などの比較的高い透水性を有するものが含まれている場合が多い。このような膜を介して浸透した水分が配線の腐食を招くおそれがある。このような水分対策としては、アレイ基板ＡＲと対向基板ＣＴとを貼り合わせるシール材ＳＥと透水性を有する膜の端部との設計的工夫（例えば、膜の端部を外部に露出させない構成、あるいは、比較的透水性が低い材料からなるシール材ＳＥによって各膜の端部を覆うなど）で対応することが検討されていた。しかしながら、額縁幅が狭くなるほど、周辺エリアＰＲＰの面積が小さくなって余裕がなくなり、加工精度や貼り合わせ精度の要求が高くなるため、各膜の端部を外部に露出させない構成を採用することが困難となりつつあり、また、狭額縁化の妨げともなり得る。
本実施形態において、第２絶縁膜１２として説明した平坦化層は、感光性の材料を適用することによってその端部を精度よく加工することが可能であるため、現状の狭額縁化の要求には対応可能であるし、また一方、有機系材料のみならず、無機系材料や充填密度の高い材料を適用することで透水性を抑制することが可能となり、精度の高い端部加工を実施しなくても（あるいは、端部が外部に露出する構成としても）、第２絶縁膜１２を介した水分の浸透を抑制することが可能である。
一方、第１配向膜ＡＬ１は、アクティブエリアＡＣＴとその周辺近傍のみに印刷して形成する（つまり、第１配向膜ＡＬ１の端部が外部に露出しないように形成する）には、高い精度が要求される。例えば、所望の箇所からずれる印刷ズレが生じた場合には、第１配向膜ＡＬ１の少なくとも一部の端部が外部に露出してしまうおそれがある。配向膜を形成する材料としては、液晶分子に対して所望の配向能を有する材料でなければならないため、不透湿性及び高配向性を併せ持つ材料を選択することが困難であるし、そのような材料の開発には多大な費用を要し、コストの増大を招くおそれもある。
このような課題に対して、本実施形態では、比較的ラフな印刷技術でアクティブエリアＡＣＴ及び周辺エリアＰＲＰの全面に亘って配向膜材料を印刷することで第１配向膜ＡＬ１を形成している。配向膜材料については、必要な配向能を有する材料を適用している。印刷された配向膜材料は、逆テーパー状の断面を有する第１バンクＢＫ１の上面には配置される場合もあるが、第１バンクＢＫ１の側面で途切れる。つまり、第１バンクＢＫ１は、その内側と外側に位置する第１配向膜ＡＬ１を分断している。このため、第１バンクＢＫ１の外側に位置する第１配向膜ＡＬ１から浸透した水分の透過経路を遮断することが可能となる。
このため、信頼性の低下及び表示品位の劣化の抑制を実現しつつ、しかも、高コストの配向膜材料が不要であるため、コストの増大を抑制することが可能であり、狭額縁化が可能となる。
また、第１バンクＢＫ１は、アクティブエリアＡＣＴを囲む連続的な枠状に形成されているため、第１配向膜ＡＬ１の全周に亘って第１バンクＢＫ１の外側に位置する領域と分断することができ、水分の透過経路をより低減することが可能となる。
また、第１バンクＢＫ１は、アレイ基板の基板端部側に位置している。つまり、第１バンクＢＫ１は、表示パネルＰＮＬのより端部に近い位置で水分の透過経路を遮断し、第１配向膜ＡＬ１への水分の浸透をより抑制することが可能となる。
また、対向基板ＣＴについても同様の第２バンクＢＫ２を備えているため、第２配向膜ＡＬ２を介した水分の透過経路を遮断することが可能となる。
また、アレイ基板ＡＲと対向基板ＣＴとを貼り合わせるシール材ＳＥは、第１バンクＢＫ１及び第２バンクＢＫ２の少なくとも一方を包含している。ここで、第１バンクＢＫ１及び第２バンクＢＫ２のうちの少なくとも一方の高さは、セルギャップよりも小さく、対向する基板に接していない。つまり、第１バンクＢＫ１と対向基板ＣＴとの間、あるいは、第２バンクＢＫ２とアレイ基板ＡＲとの間には、シール材ＳＥが介在しているため、アレイ基板ＡＲと対向基板ＣＴとの密着力の低下を抑制することが可能となる。
以上説明したように、本実施形態によれば、信頼性の低下を抑制するとともに表示品位の劣化を抑制することが可能な液晶表示装置及びその製造方法を提供することができる。
なお、この発明は、上記実施形態そのものに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
ＰＮＬ…表示パネル ＡＲ…アレイ基板 ＣＴ…対向基板 ＬＱ…液晶層
ＡＣＴ…アクティブエリア ＰＲＰ…周辺エリア
ＰＥ…画素電極 ＣＥ…対向電極
１１…第１絶縁膜 １２…第２絶縁膜
ＢＫ１…第１バンク ＢＫ２…第２バンク
ＡＬ１…第１配向膜 ＡＬ２…第２配向膜
Ｗ…外周配線
ＳＥ…シール材

Claims (6)

  1. 第１絶縁基板と、前記第１絶縁基板上に形成された外周配線と、前記外周配線の上に配置された絶縁膜と、画像を表示するアクティブエリアにおいて前記絶縁膜上に形成された画素電極と、前記アクティブエリアを囲む周辺エリアにおいて、両側面が傾斜した逆テーパー状の断面を有し前記絶縁膜上にライン状に形成された第１バンクと、前記画素電極を覆うとともに前記第１バンクの両側面でそれぞれ途切れた第１配向膜と、を備えた第１基板と、
    第２絶縁基板と、前記第２絶縁基板の前記第１基板と対向する側に配置され前記第１配向膜と対向する第２配向膜と、を備えた第２基板と、
    前記第１配向膜と前記第２配向膜との間のセルギャップに保持された液晶層と、
    を備えた、液晶表示装置。
  2. 前記第１バンクは、前記アクティブエリアを囲む連続的な枠状に形成された、請求項１に記載の液晶表示装置。
  3. 前記第２基板は、さらに、前記周辺エリアにおいてライン状に形成され、両側面が傾斜した逆テーパー状の断面を有する第２バンクを備え、前記第１バンクは前記周辺エリアのうちの基板端部側に位置し、前記第２バンクは前記周辺エリアのうちの前記アクティブエリアに近接する側に位置している、請求項１または２に記載の液晶表示装置。
  4. 前記第１バンクの高さは、前記セルギャップの５０％〜６０％である、請求項３に記載の液晶表示装置。
  5. 前記第１基板と前記第２基板とを貼り合せるシール材を備え、前記第１バンクの側面は、前記シール材の外側面よりも内側に位置している、請求項３または４に記載の液晶表示装置。
  6. さらに、前記第１基板と前記第２基板とを貼り合わせるシール材を備え、前記第１バンク及び前記第２バンクの少なくとも一方が前記シール材に包含されている、請求項４に記載の液晶表示装置。
JP2012276969A 2012-12-19 2012-12-19 液晶表示装置及びその製造方法 Active JP5961543B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012276969A JP5961543B2 (ja) 2012-12-19 2012-12-19 液晶表示装置及びその製造方法
US14/097,927 US9177977B2 (en) 2012-12-19 2013-12-05 Display device and manufacturing method thereof
KR1020130156206A KR101528981B1 (ko) 2012-12-19 2013-12-16 표시 장치 및 그 제조 방법
US14/862,303 US9806104B2 (en) 2012-12-19 2015-09-23 Display device and manufacturing method thereof
US15/723,817 US10134780B2 (en) 2012-12-19 2017-10-03 Display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012276969A JP5961543B2 (ja) 2012-12-19 2012-12-19 液晶表示装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2014119709A JP2014119709A (ja) 2014-06-30
JP5961543B2 true JP5961543B2 (ja) 2016-08-02

Family

ID=50929897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012276969A Active JP5961543B2 (ja) 2012-12-19 2012-12-19 液晶表示装置及びその製造方法

Country Status (3)

Country Link
US (3) US9177977B2 (ja)
JP (1) JP5961543B2 (ja)
KR (1) KR101528981B1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150086969A (ko) * 2014-01-21 2015-07-29 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
JP6398847B2 (ja) 2014-04-16 2018-10-03 信越化学工業株式会社 酸化チタン固溶体有機溶剤分散液、その製造方法、及びコーティング剤
KR102244018B1 (ko) * 2014-11-20 2021-04-23 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN105206620B (zh) * 2015-08-27 2017-02-15 京东方科技集团股份有限公司 一种薄膜封装结构及其制备方法、显示装置
JP6607762B2 (ja) 2015-10-30 2019-11-20 株式会社ジャパンディスプレイ 表示装置
JP2017116797A (ja) * 2015-12-25 2017-06-29 株式会社ジャパンディスプレイ 液晶表示装置
KR102423443B1 (ko) * 2016-01-15 2022-07-21 삼성디스플레이 주식회사 액정표시장치 및 액정표시장치의 제조 방법
JP6824058B2 (ja) 2017-02-08 2021-02-03 株式会社ジャパンディスプレイ タッチセンサ内蔵表示装置
JP6901888B2 (ja) * 2017-03-27 2021-07-14 株式会社ジャパンディスプレイ タッチセンサ内蔵表示装置
KR20210059323A (ko) * 2019-11-15 2021-05-25 엘지디스플레이 주식회사 투명 표시 패널 및 이를 포함하는 투명 표시 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4067588B2 (ja) * 1995-12-19 2008-03-26 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
KR100685312B1 (ko) * 2000-02-25 2007-02-22 엘지.필립스 엘시디 주식회사 액정표시패널 및 그의 제조방법
JP2007058045A (ja) * 2005-08-26 2007-03-08 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
KR101183386B1 (ko) * 2005-09-28 2012-09-14 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
JP4455510B2 (ja) * 2006-02-08 2010-04-21 株式会社 日立ディスプレイズ 液晶表示パネルとその製造方法
JP2007219235A (ja) 2006-02-17 2007-08-30 United Microdisplay Optronics Corp 液晶パネル及びその製作方法
JP2007304452A (ja) * 2006-05-15 2007-11-22 Hitachi Displays Ltd 液晶表示装置
JP4252595B2 (ja) * 2006-11-21 2009-04-08 株式会社 日立ディスプレイズ 液晶表示装置とその製造方法
JP4553401B2 (ja) * 2008-03-14 2010-09-29 東芝モバイルディスプレイ株式会社 液晶表示装置
JP2010181534A (ja) * 2009-02-04 2010-08-19 Sumitomo Chemical Co Ltd 表示装置用基板およびその製造方法
KR101571513B1 (ko) * 2009-07-21 2015-11-25 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
WO2011058796A1 (ja) * 2009-11-16 2011-05-19 シャープ株式会社 表示パネル及び液晶表示装置
KR20120004194A (ko) * 2010-07-06 2012-01-12 삼성모바일디스플레이주식회사 액정 표시 패널 및 그 제조 방법
KR101742192B1 (ko) * 2011-01-31 2017-06-16 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
US9620560B2 (en) * 2011-08-26 2017-04-11 Joled Inc. EL display device and method for manufacturing same

Also Published As

Publication number Publication date
KR20140079722A (ko) 2014-06-27
US9177977B2 (en) 2015-11-03
US20180090522A1 (en) 2018-03-29
US10134780B2 (en) 2018-11-20
US20160013218A1 (en) 2016-01-14
US9806104B2 (en) 2017-10-31
KR101528981B1 (ko) 2015-06-15
US20140167053A1 (en) 2014-06-19
JP2014119709A (ja) 2014-06-30

Similar Documents

Publication Publication Date Title
JP5961543B2 (ja) 液晶表示装置及びその製造方法
US10761380B2 (en) Liquid crystal display device
US10712619B2 (en) Liquid crystal display device
US9507222B2 (en) Display device
JP5857125B2 (ja) 液晶表示装置
KR101916949B1 (ko) 프린지 필드형 액정표시장치 및 그 제조방법
US9323116B2 (en) Liquid crystal display device and fabrication method thereof
US20100182530A1 (en) Display cell
JP5523864B2 (ja) 液晶表示装置
JP2010281925A (ja) 液晶表示装置
WO2014034512A1 (ja) 薄膜トランジスタ基板及び表示装置
JP2010026368A (ja) 液晶表示装置
JP2006201312A (ja) 液晶表示パネル及び液晶表示装置
KR101631620B1 (ko) 프린지 필드형 액정표시장치 및 그 제조방법
JP2014119710A (ja) 液晶表示装置及びその製造方法
KR20160083596A (ko) 액정 표시 장치
JP2011022182A (ja) 横電界方式の液晶表示装置
JP5026883B2 (ja) 電気光学装置、及び電子機器
KR102267685B1 (ko) 컬러필터 어레이 기판 및 그 제조방법과 이를 포함하는 액정표시장치 및 그 제조방법
JP2019082738A (ja) 液晶表示装置
KR100600088B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
JP2008152084A (ja) 表示装置の製造方法及び表示装置
JP2012255882A (ja) 液晶表示装置の製造方法、液晶表示装置、及び、マザー基板対
JP2003107525A (ja) アクティブマトリクス基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160627

R150 Certificate of patent or registration of utility model

Ref document number: 5961543

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250