WO2017077995A1 - 表示基板、表示装置及び表示基板の製造方法 - Google Patents

表示基板、表示装置及び表示基板の製造方法 Download PDF

Info

Publication number
WO2017077995A1
WO2017077995A1 PCT/JP2016/082381 JP2016082381W WO2017077995A1 WO 2017077995 A1 WO2017077995 A1 WO 2017077995A1 JP 2016082381 W JP2016082381 W JP 2016082381W WO 2017077995 A1 WO2017077995 A1 WO 2017077995A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating film
film
substrate
display
display area
Prior art date
Application number
PCT/JP2016/082381
Other languages
English (en)
French (fr)
Inventor
貴翁 斉藤
庸輔 神崎
中澤 淳
一篤 伊東
誠二 金子
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to JP2017548762A priority Critical patent/JP6510067B2/ja
Priority to CN201680062000.1A priority patent/CN108352139A/zh
Priority to US15/772,086 priority patent/US20180314099A1/en
Publication of WO2017077995A1 publication Critical patent/WO2017077995A1/ja

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133345Insulating layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133512Light shielding layers, e.g. black matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133514Colour filters
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13452Conductors connecting driver circuitry and terminals of panels
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412Digitisers structurally integrated in a display
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133357Planarisation layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/13338Input devices, e.g. touch panels
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134381Hybrid switching mode, i.e. for applying an electric field with components parallel and orthogonal to the substrates
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136231Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Definitions

  • the present invention relates to a display substrate, a display device, and a method for manufacturing the display substrate.
  • Patent Document 1 As an example of a liquid crystal panel used in a conventional liquid crystal display device, one described in Patent Document 1 below is known.
  • a convex portion is provided between adjacent mounting terminals at an end portion of the interlayer insulating film, thereby forming a thick interlayer insulating film. Even in such a case, resist residues in the subsequent process are eliminated.
  • the mounting terminal made of a metal film is arranged on the lower layer side of the interlayer insulating film, but the mounting terminal is arranged on the upper layer side of the interlayer insulating film.
  • the following problem may occur. That is, when the metal film deposited on the upper side of the interlayer insulating film is etched through the mask when patterning the mounting terminals, the portion of the metal film that overlaps the edge of the interlayer insulating film is removed by etching. Therefore, there is a possibility that adjacent mounting terminals may be short-circuited by a portion remaining without being removed.
  • the present invention has been completed based on the above circumstances, and an object thereof is to improve the certainty of short circuit prevention.
  • the display substrate of the present invention includes a substrate that is divided into a display region that can display an image and a non-display region that is disposed on the outer peripheral side so as to surround the display region, and a plurality of terminals that are disposed in the non-display region
  • the first insulating film is arranged between the plurality of terminal portions and the display region, the first insulating film end portion being arranged in a manner straddling the portion, the display region and the non-display region
  • the first insulating film end portion is inclined with respect to the plate surface of the substrate, and at least part of the first insulating film has an inclination angle of 35 ° or less, the display region, and the display region
  • An end of the second insulating film is inclined with respect to the plate surface of the substrate, and the inclination angle is A second insulating film larger than an inclination angle of one insulating film end, and a metal film disposed on an upper layer side of the second insulating film at least in the non-display region, and the first insulating film end and the first insulating film A plurality of terminal wiring portions connected to the plurality of terminal portions while straddling the end portions of the two insulating films.
  • the plurality of terminal wiring portions connected to the plurality of terminal portions arranged in the non-display region are arranged on the upper layer side of the second insulating film and located between the terminal portion and the display region. They are arranged so as to straddle the insulating film end and the second insulating film end.
  • the second insulating film end portion of the second insulating film has a larger inclination angle with respect to the plate surface of the substrate than the first insulating film end portion of the first insulating film.
  • a metal film to be a plurality of terminal wiring portions is formed on the upper layer side of the second insulating film, and the formed metal
  • the film is etched through a resist, a portion of the metal film that overlaps the edge of the first insulating film having a relatively large inclination angle with respect to the plate surface of the substrate tends to be difficult to be removed by etching. If this portion remains, there is a concern that adjacent terminal wiring portions are short-circuited.
  • the first insulating film has an inclination angle of 35 ° or less with respect to the plate surface of the substrate in at least a part of the end portion of the first insulating film, a plurality of terminals are formed when patterning the plurality of terminal wiring portions.
  • the metal film serving as the wiring portion a portion overlapping at least a part of the end portion of the first insulating film is easily removed by etching. This makes it difficult for the metal film to remain between the portions of the adjacent terminal wiring portions that overlap with at least a part of the end portion of the first insulating film. It is supposed to be.
  • the second insulating film is disposed on the terminal portion side with respect to the first film thickness portion and the first film thickness portion, and includes the second insulating film end portion, and includes the first film. And a second film thickness part having a film thickness smaller than that of the thick part.
  • the film thickness of the second insulating film is assumed to be the same as the first film thickness portion over the entire area. In comparison, the inclination angle formed by the end portion of the second insulating film included in the second film thickness portion with respect to the plate surface of the substrate is reduced.
  • the inclination angle formed by the end of the first insulating film with respect to the plate surface of the substrate is further reduced. be able to.
  • the inclination angle of the end portion of the first insulating film can be easily maintained at 35 ° or less, so that the certainty of preventing a short circuit between adjacent terminal wiring portions is further increased.
  • an inclination angle formed by an end portion of the first insulating film with respect to the plate surface of the substrate is 35 ° or less over the entire region.
  • the first insulating film has an inclination angle of 35 ° or less with respect to the plate surface of the substrate in the entire area of the first insulating film end, when patterning the plurality of terminal wiring portions, Of the metal film serving as the terminal wiring portion, the portion overlapping the entire region of the end portion of the first insulating film is easily removed by etching. This makes it difficult for the metal film to remain between the portions of the adjacent terminal wiring portions that overlap with the entire region of the end portion of the first insulating film. Therefore, if the inclination angle with respect to the plate surface of the substrate is 35 ° or less is part of the end portion of the first insulating film, the reliability of short circuit prevention between adjacent terminal wiring portions is higher. It will be a thing.
  • the first insulating film end portion of the first insulating film is provided with a protrusion disposed between the adjacent terminal wiring portions and protruding toward the terminal portion side,
  • One end of the insulating film has at least the protrusions inclined with respect to the plate surface of the substrate, and the inclination angle is 35 ° or less.
  • the inclination angle of at least the protrusion of the first insulating film end with respect to the plate surface of the substrate is 35 ° or less, when patterning the plurality of terminal wiring portions, the plurality of terminal wiring portions Of the metal film to be formed, at least a portion of the end portion of the first insulating film that overlaps the protruding portion is easily removed by etching, so that it is difficult to cause a short circuit between adjacent terminal wiring portions.
  • the terminal wiring portion is temporarily formed at a portion of the first insulating film end portion where the protruding portion is not formed. Even if the metal film remains, the metal film residue hardly occurs in a form straddling between adjacent terminal wiring portions.
  • the protrusion has a ratio obtained by dividing the film thickness dimension of the second insulating film end by the protrusion dimension from the protrusion base end to the protrusion tip, and is 0.2 or less.
  • the ratio obtained by dividing the film thickness dimension of the second insulating film edge by the projecting dimension of the protrusion exceeds 0.2, the metal that becomes the terminal wiring part near the first insulating film edge part Although the film tends to remain and a short circuit between adjacent terminal wiring portions tends to occur, the terminal is located near the end of the first insulating film by setting the ratio to 0.2 or less as described above.
  • the metal film that becomes the wiring portion is less likely to remain, and a short circuit between adjacent terminal wiring portions is less likely to occur.
  • a display device of the present invention includes the above-described display substrate and a counter substrate arranged to face the display substrate. According to the display device having such a configuration, the reliability of short-circuit prevention on the display substrate is high, and thus the operation reliability is excellent.
  • the display substrate manufacturing method of the present invention is divided into a display area capable of displaying an image and a non-display area arranged on the outer peripheral side so as to surround the display area, and a plurality of terminal portions are arranged in the non-display area.
  • a second insulating film forming step for forming a second insulating film on the upper layer side of the one insulating film; and the second insulating film, which is an end portion of the second insulating film that is an end portion, and the terminal portion Forming a second insulating film forming step so as to be inclined with respect to the plate surface of the substrate between the region and etching the first insulating film through the second insulating film to form an end portion
  • the end portion of the first insulating film is inclined with respect to the plate surface of the substrate between the plurality of terminal portions and the display region.
  • the first insulating film is formed on the substrate so as to straddle the display region and the non-display region, and then in the second insulating film forming step, the display region and the non-displaying state are formed on the substrate.
  • a second insulating film is formed on the upper layer side of the first insulating film so as to straddle the region.
  • the second insulating film is formed such that the end of the second insulating film is inclined with respect to the plate surface of the substrate between the plurality of terminal portions and the display region. Therefore, in the first insulating film forming step performed thereafter, the first insulating film is etched through the second insulating film.
  • the first insulating film end portion of the first insulating film has an inclination angle with respect to the plate surface of the substrate larger than that of the second insulating film end portion, but the inclination angle at least in part is 35 ° or less. Is done. After that, when a metal film is formed on the upper layer side of the second insulating film so as to straddle the display region and the non-display region through the metal film formation step, a resist is formed on the upper layer side of the metal film through the resist formation step. Is done.
  • the terminal wiring part forming step when the metal film is etched through the resist, a plurality of terminal wirings connected to the plurality of terminal parts while straddling the first insulating film end part and the second insulating film end part Part is formed.
  • the inclination angle of the metal film with respect to the plate surface of the substrate is relatively large.
  • a portion overlapping with the end portion of the first insulating film tends to be difficult to be removed by etching, and there is a concern that adjacent terminal wiring portions are short-circuited when the portion remains.
  • the terminal wiring portion forming step When the terminal wiring portion is formed from the metal film, a portion of the metal film that overlaps at least a part of the end portion of the first insulating film is easily removed by etching. This makes it difficult for the metal film to remain between the portions of the adjacent terminal wiring portions that overlap with at least a part of the end portion of the first insulating film. It is supposed to be.
  • the second insulating film forming step the second insulating film is formed using a photosensitive material, and in the second insulating film forming step, a transmissive region and a semi-transmissive region are used as a photomask.
  • the second insulating film is formed using a photosensitive material.
  • the second insulating film is exposed using a halftone mask or a gray tone mask including a transmissive region and a semi-transmissive region.
  • the second insulating film is developed in a developing step, thereby forming a second insulating film having a second insulating film end.
  • the halftone mask or gray tone mask used in the exposure process is arranged at a position where at least the semi-transmissive region overlaps with the formation position of the end portion of the second insulating film.
  • the thickness of the portion including the end portion of the second insulating film is thinner than the thickness of the other portions. Therefore, when the first insulating film is etched through the second insulating film in the subsequent first insulating film forming step, the inclination angle formed by the edge of the first insulating film with respect to the plate surface of the substrate is smaller. It becomes. As a result, the inclination angle of the end portion of the first insulating film can be easily maintained at 35 ° or less, so that the certainty of preventing a short circuit between adjacent terminal wiring portions is further increased.
  • FIG. 1 is a plan view of a liquid crystal panel constituting a liquid crystal display device according to Embodiment 1 of the present invention.
  • a plan view showing a planar arrangement of common electrodes on an array substrate constituting a liquid crystal panel Schematic cross-sectional view showing the cross-sectional configuration in the display area of the liquid crystal panel.
  • substrate which comprises a liquid crystal panel The top view which shows roughly the wiring structure in the display area of CF board
  • the top view which shows roughly the wiring structure in the non-display area
  • 8 is a cross-sectional view taken along the line ix-ix in FIG. 8 for explaining an exposure process of exposing the first planarization film through a gray-tone mask when manufacturing the array substrate constituting the liquid crystal panel.
  • FIG. 8 is a cross-sectional view taken along the line ix-ix in FIG. 8 showing the gate insulating film and the first interlayer insulating film patterned through the gate insulating film and the first interlayer insulating film forming step in manufacturing the array substrate constituting the liquid crystal panel.
  • 8 is a cross-sectional view taken along the line ix-ix in FIG.
  • FIG. 8 for explaining the third metal film forming step for forming the third metal film in manufacturing the array substrate constituting the liquid crystal panel.
  • FIG. 8 is a cross-sectional view taken along the line ix-ix in FIG. 8 for explaining an etching process for etching the third metal film through a photoresist patterned through a resist formation process when manufacturing the array substrate constituting the liquid crystal panel.
  • FIG. 8 is a cross-sectional view taken along the line xx in FIG.
  • FIG. 8 for explaining an etching process for etching the third metal film through a photoresist patterned through a resist formation process when manufacturing the array substrate constituting the liquid crystal panel.
  • 8 is a cross-sectional view taken along the line ix-ix in FIG. 8 showing a terminal wiring portion patterned through an etching process when manufacturing the array substrate constituting the liquid crystal panel.
  • FIG. 8 is a cross-sectional view taken along the line xx of FIG. 8 showing a state in which the third metal film is removed through an etching process when manufacturing the array substrate constituting the liquid crystal panel.
  • the enlarged plan view which shows schematically the wiring structure in the non-display area
  • FIG. 21 A table showing the relationship between the ratio of the protrusion dimension of the protrusion to the film thickness dimension of the first planarization film according to Comparative Experiment 2 and the presence or absence of a residue of the third metal film
  • the enlarged plan view which shows schematically the wiring structure in the non-display area
  • FIGS. 1 A first embodiment of the present invention will be described with reference to FIGS.
  • a liquid crystal panel (display device, display panel) 11 provided in the liquid crystal display device 10 having a position input function is illustrated.
  • a part of each drawing shows an X axis, a Y axis, and a Z axis, and each axis direction is drawn to be a direction shown in each drawing.
  • the upper side of FIGS. 3, 6 and 7 is the front side
  • the lower side is the back side.
  • the liquid crystal display device 10 has a rectangular shape as a whole. As shown in FIG. 1, the liquid crystal display device 10 includes a liquid crystal panel 11 capable of displaying an image, and is disposed on the back side of the liquid crystal panel 11 and displayed on the liquid crystal panel 11. And a backlight device (illumination device) that is an external light source that emits light for the purpose.
  • a backlight device illumination device
  • the liquid crystal panel 11 will be described in detail with respect to the components of the liquid crystal display device 10, but other components such as the backlight device are well-known and will not be described in detail.
  • the liquid crystal panel 11 has a vertically long rectangular shape (rectangular shape) as a whole, and an image is located at a position offset toward one end side (upper side in FIG. 1) in the long side direction.
  • the flexible substrate 13 is attached, respectively.
  • An area outside the display area AA in the liquid crystal panel 11 is a non-display area (non-active area) NAA in which an image is not displayed.
  • the non-display area NAA is a substantially frame-shaped area (CF described later) surrounding the display area AA.
  • a frame-shaped one-dot chain line represents the outer shape of the display area AA, and an area outside the one-dot chain line is a non-display area NAA.
  • the driver 12 is composed of an LSI chip having a driving circuit therein, and operates based on a signal supplied from the control board 14 to generate an output signal. Are output toward the display area AA of the liquid crystal panel 11.
  • the driver 12 has a laterally long rectangular shape when viewed in a plan view (longitudinal along the short side of the liquid crystal panel 11) and a non-display area NAA of the liquid crystal panel 11 (array substrate 11b described later). It is mounted directly, that is, COG (Chip On Glass).
  • the long side direction of the driver 12 matches the X-axis direction (the short side direction of the liquid crystal panel 11), and the short side direction matches the Y-axis direction (the long side direction of the liquid crystal panel 11).
  • the flexible substrate 13 includes a base material made of a synthetic resin material having insulation and flexibility (for example, a polyimide resin), and a large number of wiring patterns (not shown) are formed on the base material. And one end in the length direction is connected to the control board 14 as described above, whereas the other end (the other end) is connected to the liquid crystal panel 11 (an array described later). Connected to the substrate 11b). For this reason, the flexible substrate 13 is bent in a folded shape so that the cross-sectional shape is substantially U-shaped in the liquid crystal display device 10. At both ends of the flexible substrate 13 in the length direction, the wiring pattern is exposed to the outside to form terminal portions (not shown), and these terminal portions are respectively connected to the control substrate 14 and the liquid crystal panel 11. Are electrically connected. As a result, a signal supplied from the control board 14 side can be transmitted to the liquid crystal panel 11 side.
  • a synthetic resin material having insulation and flexibility for example, a polyimide resin
  • the control board 14 is disposed on the back side of the backlight device as shown in FIG.
  • the control board 14 is mounted with electronic parts for supplying various signals to the driver 12 on a board made of paper phenol or glass epoxy resin, and wiring (conductive path) of a predetermined pattern (not shown) is routed. Is formed.
  • One end (one end side) of the flexible substrate 13 is electrically and mechanically connected to the control substrate 14 via an ACF (Anisotropic Conductive Film) (not shown).
  • the liquid crystal panel 11 includes a pair of substrates 11 a and 11 b and liquid crystal molecules that are disposed in an internal space between the substrates 11 a and 11 b and change in optical properties when an electric field is applied.
  • the liquid crystal layer (medium layer) 11c is included, and the liquid crystal layer 11c is surrounded by a seal portion (not shown) interposed between the substrates 11a and 11b for sealing.
  • the front side (front side) of the pair of substrates 11a and 11b is a CF substrate (counter substrate) 11a
  • the back side (back side) is an array substrate (display substrate, active matrix substrate, element substrate) 11b.
  • Each of the CF substrate 11a and the array substrate 11b is formed by laminating various films on the inner surface side of a glass substrate GS made of glass. Note that polarizing plates 11d and 11e are attached to the outer surface sides of both the substrates 11a and 11b, respectively.
  • the display area AA on the inner surface side of the array substrate 11b is a TFT (Thin Film Transistor: display element) as a switching element.
  • TFT Thin Film Transistor: display element
  • a plurality of pixel electrodes 11g are provided side by side in a matrix (matrix), and a gate wiring (scanning line) 11i and a source wiring (data line) that form a grid around the TFT 11f and the pixel electrode 11g.
  • Signal lines, element wiring portions) 11j are disposed so as to surround them.
  • the gate wiring 11i and the source wiring 11j are connected to the gate electrode 11f1 and the source electrode 11f2 of the TFT 11f, respectively, and the pixel electrode 11g is connected to the drain electrode 11f3 of the TFT 11f.
  • the TFT 11f is driven based on various signals respectively supplied to the gate wiring 11i and the source wiring 11j, and the supply of the potential to the pixel electrode 11g is controlled in accordance with the driving.
  • the TFT 11f has a channel portion 11f4 that connects the drain electrode 11f3 and the source electrode 11f2.
  • the extending direction of the gate wiring 11i coincides with the X-axis direction
  • the extending direction of the source wiring 11j coincides with the Y-axis direction.
  • the pixel electrode 11g is arranged in a rectangular region surrounded by the gate wiring 11i and the source wiring 11j, and a plurality of slits are formed.
  • the pixel electrode 11g is connected to the drain electrode 11f3 of the TFT 11f via a TFT connection portion (element connection portion) 11p.
  • a common electrode 11h is provided on the inner surface side of the array substrate 11b.
  • the liquid crystal layer 11c has a plate surface of the array substrate 11b.
  • a fringe electric field (an oblique electric field) including a component in a normal direction with respect to the plate surface of the array substrate 11b is applied in addition to the component along the line. That is, the operation mode of the liquid crystal panel 11 is an FFS (Fringe Field Switching) mode in which the IPS (In-Plane Switching) mode is further improved.
  • the array substrate 11b includes a first metal film (gate metal film) 15 and a gate insulating film (lower layer side first insulating film, first insulating film) in order from the lower layer (glass substrate GS) side.
  • first metal film gate metal film
  • gate insulating film lower layer side first insulating film, first insulating film
  • Second interlayer insulating film 25 and the second transparent electrode film (upper layer side transparent electrode film) 26 are laminated. 6 and 7, the illustration of the alignment film 11o laminated on the upper layer side of the second transparent electrode film 26 is omitted.
  • the first metal film 15 is formed of, for example, a laminated film of three layers of titanium (Ti) layer / aluminum (Al) layer / titanium layer.
  • the first metal film 15 mainly constitutes the gate wiring 11i.
  • the gate insulating film 16 is laminated at least on the upper layer side of the first metal film 15, and is made of, for example, silicon oxide (SiO 2 ) that is an inorganic material.
  • the gate insulating film 16 is interposed between the first metal film 15 (gate wiring 11i) and the second metal film 18 (source wiring 11j) to insulate each other.
  • the semiconductor film 17 is laminated on the upper layer side of the gate insulating film 16 and is made of a thin film using an oxide semiconductor as a material.
  • the semiconductor film 17 mainly constitutes the channel portion 11f4 of the TFT 11f.
  • a specific oxide semiconductor forming the semiconductor film 17 for example, an In—Ga—Zn—O-based semiconductor (indium gallium oxide) containing indium (In), gallium (Ga), zinc (Zn), and oxygen (O) is used. Zinc) is used.
  • crystalline oxide semiconductor for example, a crystalline In—Ga—Zn—O-based semiconductor in which the c-axis is aligned substantially perpendicular to the layer surface is preferable.
  • the crystal structure of such an oxide semiconductor is disclosed in, for example, Japanese Patent Application Laid-Open No. 2012-134475.
  • Japanese Patent Application Laid-Open No. 2012-134475 the entire disclosure of Japanese Patent Application Laid-Open No. 2012-134475 is incorporated herein by reference.
  • the second metal film 18 is laminated at least on the upper layer side of the semiconductor film 17.
  • the first metal film 15 for example, titanium layer / aluminum layer / titanium layer. These three layers are formed.
  • the second metal film 18 mainly constitutes the source wiring 11j, the source electrode 11f2, and the drain electrode 11f3.
  • the first interlayer insulating film 19 is laminated at least on the upper layer side of the second metal film 18 and is made of, for example, silicon oxide (SiO 2 ) that is an inorganic material.
  • the first planarization film 20 is laminated on the upper layer side of the first interlayer insulating film 19 and is made of, for example, an acrylic resin material (for example, polymethyl methacrylate resin (PMMA)) that is an organic resin material.
  • the first interlayer insulating film 19 and the first planarizing film 20 are interposed between the second metal film 18 and the semiconductor film 17 and the third metal film 21 to insulate each other.
  • the third metal film 21 is stacked at least on the upper layer side of the first planarization film 20, and similarly to the first metal film 15 and the second metal film 18, for example, titanium layer / aluminum layer / titanium layer. It is formed by a laminated film of three layers.
  • the third metal film 21 mainly constitutes the TFT connection portion 11p in the display area AA, but constitutes an input terminal portion 28 and a terminal wiring portion 29 described later in the non-display area NAA.
  • the second planarizing film 22 is laminated on the upper side of the third metal film 21 and the first planarizing film 20, and is similar to the first planarizing film 20.
  • an acrylic resin material for example, polymethyl methacrylate resin (PMMA)
  • PMMA polymethyl methacrylate resin
  • the second planarizing film 22 is interposed between the third metal film 21, the fourth metal film 23, and the first transparent electrode film 24 to insulate each other.
  • the fourth metal film 23 is stacked at least on the upper layer side of the second planarization film 22, and similarly to the first metal film 15, the second metal film 18, and the third metal film 21, for example, a titanium layer / It is formed by a laminated film of three layers of an aluminum layer / titanium layer.
  • the fourth metal film 23 mainly constitutes a position detection wiring 11q described later.
  • the first transparent electrode film 24 is laminated on the upper side of the fourth metal film 23 and the first planarizing film 20, and is made of a transparent electrode material such as ITO (Indium Tin Oxide) or ZnO (Zinc Oxide).
  • the first transparent electrode film 24 mainly constitutes the common electrode 11h in the display area AA, but constitutes a protection unit 30 described later in the non-display area NAA.
  • the second interlayer insulating film 25 is laminated at least on the upper layer side of the first transparent electrode film 24 and is made of silicon nitride (SiN x ) that is an inorganic material.
  • the second interlayer insulating film 25 is interposed between the first transparent electrode film 24 and the second transparent electrode film 26 to insulate each other.
  • the second transparent electrode film 26 is laminated on the upper layer side of the second interlayer insulating film 25 and, like the first transparent electrode film 24, a transparent electrode such as ITO (Indium Tin Oxide) or ZnO (Zinc Oxide). Made of material.
  • the second transparent electrode film 26 mainly constitutes the pixel electrode 11g.
  • the first planarizing film 20 and the second planarizing film 22 are both organic insulating films, and the thickness thereof is another insulating film (inorganic
  • the insulating film is thicker than 16, 19, 25, and has a function of flattening the surface.
  • the gate insulating film 16, the first interlayer insulating film 19, and the second interlayer insulating film excluding the first planarizing film 20 and the second planarizing film 22 are used.
  • Reference numeral 25 denotes an inorganic insulating film, which is thinner than the first planarizing film 20 and the second planarizing film 22 which are organic insulating films.
  • the TFT connection portion (element connection portion) 11p has a vertically long rectangular shape and a planar arrangement that overlaps both the drain electrode 11f3 and the pixel electrode 11g of the TFT 11f in a plan view.
  • the first TFT contact hole (first element) is formed at a position overlapping with both the TFT connection portion 11p and the drain electrode 11f3 as shown in FIG.
  • a contact hole CH1 is formed in an opening, and the upper TFT connecting portion 11p is connected to the lower drain electrode 11f3 through the first TFT contact hole CH1.
  • the position overlapping with both the TFT connection portion 11p and the drain electrode 11f3 and not overlapping with the first TFT contact hole CH1 is shown in FIG.
  • a second TFT contact hole (second element contact hole, element contact hole) CH2 is formed.
  • the upper pixel electrode 11g is connected to the lower TFT connection part 11p.
  • the four insulating films 19, 20, 22, 25 are interposed between the pixel electrode 11g and the drain electrode 11f3, the pixel electrode 11g and the drain electrode 11f3 are connected to each other via the TFT connection portion 11p disposed between them. It has been.
  • an opening OP for preventing a short circuit with the pixel electrode 11g is formed at a position overlapping the second TFT contact hole CH2 (a part of the TFT connection portion 11p) in the common electrode 11h.
  • the insulating films 16, 19, 20, 22, 25 are formed in a solid shape over almost the entire display area AA of the array substrate 11b except for the contact holes CH1, CH2.
  • a color filter 11k is provided at a position facing each pixel electrode 11g on the array substrate 11b side.
  • the color filter 11k is formed by repeatedly arranging three colored portions of R (red), G (green), and B (blue) in a matrix.
  • the colored portions (each pixel PX) of the color filter 11k arranged in a matrix are partitioned by a light shielding portion (black matrix) 11l.
  • the light shielding portion 11l prevents color mixing in which light of each color transmitted through each colored portion is mixed.
  • the light-shielding portion 11l has a lattice shape when viewed from the plane and partitions the colored portions, and a frame that forms a frame shape (frame shape) when viewed from the plane and surrounds the lattice portion from the outer peripheral side. And a shape portion.
  • the grid-like portion in the light shielding portion 11l is arranged so as to overlap with the above-described gate wiring 11i and source wiring 11j in a plan view.
  • the frame-shaped portion in the light shielding portion 11l extends following the seal portion, and has a vertically long rectangular frame shape when seen in a plan view.
  • An overcoat film (planarizing film) 11m is provided on the inner surface of the color filter 11k and the light shielding part 11l.
  • one pixel PX is configured by a set of a colored portion in the color filter 11k and a pixel electrode 11g opposed to the colored portion.
  • the pixel PX includes a red pixel having an R colored portion of the color filter 11k, a green pixel having a G colored portion of the color filter 11k, and a blue pixel having a B colored portion of the color filter 11k, and It is included.
  • These three-color pixels PX are arranged repeatedly along the row direction (X-axis direction) on the plate surface of the liquid crystal panel 11 to form a pixel group, and this pixel group is arranged in the column direction (Y-axis). Many are arranged along the direction.
  • a large number of pixels PX are arranged in a matrix within the display area AA of the liquid crystal panel 11.
  • alignment layers 11n and 11o for aligning liquid crystal molecules contained in the liquid crystal layer 11c are formed as the innermost layers of both the substrates 11a and 11b and in contact with the liquid crystal layer 11c.
  • the liquid crystal panel 11 has a display function for displaying an image and a position input function (position) for detecting a position (input position) input by the user based on the displayed image.
  • Detection function a position input function for detecting a position (input position) input by the user based on the displayed image.
  • Detection function a touch panel pattern for implementing the position input function is built in (in-cell).
  • This touch panel pattern is a so-called projected capacitance method, and its detection method is a self-capacitance method.
  • the touch panel pattern is provided on the array substrate 11b of the pair of substrates 11a and 11b, and a plurality of position detection electrodes arranged in a matrix on the surface of the array substrate 11b. 27.
  • the position detection electrode 27 is arranged in the display area AA of the array substrate 11b. Therefore, the display area AA in the liquid crystal panel 11 substantially coincides with the touch area where the input position can be detected, and the non-display area NAA substantially coincides with the non-touch area where the input position cannot be detected.
  • a finger position detecting body
  • An electrostatic capacitance is formed between the detection electrode 27 and the detection electrode 27.
  • the capacitance detected by the position detection electrode 27 near the finger changes from the state before the finger approaches, and is different from the position detection electrode 27 far from the finger. Based on this, the input position can be detected.
  • the position detection electrode 27 may form a parasitic capacitance for a conductor other than the finger.
  • the position detection electrode 27 is composed of a common electrode 11h provided on the array substrate 11b.
  • the common electrode 11h includes a plurality of divided common electrodes 11hS divided in a grid pattern in the plane of the array substrate 11b.
  • Each of the plurality of divided common electrodes 11hS serves as the position detection electrode 27. It is composed.
  • a plurality of position detection electrodes 27 are arranged in a matrix (matrix) along the X-axis direction (row direction) and the Y-axis direction (column direction).
  • the position detection electrode 27 has a square shape when seen in a plane, and the dimension of each side is about several mm. Therefore, the position detection electrode 27 is larger in size in plan view than the pixel PX (pixel electrode 11g), and is arranged in a range that spans a plurality of pixels PX in the X-axis direction and the Y-axis direction. .
  • FIG. 2 schematically shows the arrangement of the position detection electrodes 27, and the specific number and arrangement of the position detection electrodes 27 can be changed as appropriate other than the illustration.
  • a plurality of position detection wires 11q are connected to the plurality of position detection electrodes (divided common electrode 11hS) 27 as shown in FIG.
  • the position detection wiring 11q extends linearly along the Y-axis direction, that is, the extending direction (column direction) of the source wiring 11j in the display area AA, and has a length corresponding to the position detection electrode 27 to be connected. It has a size. That is, the position detection wiring 11q is arranged so that one end portion arranged in the display area AA overlaps with the position detection electrode 27 to be connected and is connected to the position detection electrode 27, whereas The other end arranged in the display area NAA is connected to the driver 12.
  • the driver 12 drives the TFT 11f when displaying an image, but drives the position detection electrode 27 when detecting the position, and has both a display function and a position detection function.
  • the position detection wiring 11q is composed of the fourth metal film 23, whereas the position detection electrode 27 is also the common electrode 11h and is composed of the first transparent electrode film 24.
  • the position detection electrode 27 is directly connected without a contact hole. Therefore, in addition to the position detection electrode 27 to be connected, the position detection wiring 11q is also connected to another position detection electrode 27 existing between the position detection electrode 27 and the driver 12.
  • the plurality of position detection wirings 11q are connected to the plurality of position detection electrodes 27 belonging to the same column (the plurality of position detection electrodes 27 arranged along the extending direction of the position detection wiring 11q).
  • the position detection wiring 11q is arranged at a position where it overlaps with a predetermined source wiring 11j (light shielding portion 11l) in a plan view and does not overlap with the pixel PX.
  • the configuration of the non-display area NAA in the array substrate 11b will be described.
  • the end portion of the flexible substrate 13 and the driver 12 are respectively attached to the non-overlapping portion of the non-display area NAA in the array substrate 11 b that does not overlap with the CF substrate 11 a.
  • the driver 12 is disposed on the display substrate AA side of the flexible substrate 13 in the array substrate 11b. Has been.
  • an output terminal portion for outputting a signal to the driver 12
  • a flexible substrate terminal portion (not shown) connected to the flexible substrate 13 is provided in the mounting area of the flexible substrate 13 on the array substrate 11b.
  • the input terminal portion 28 is disposed closer to the display area AA in the Y-axis direction than the other terminal portions (output terminal portion and flexible substrate terminal portion).
  • a plurality of input terminal portions 28 are arranged in a zigzag pattern in the mounting region of the driver 12 and are connected to a terminal wiring portion 29 described below.
  • a plurality of terminal wiring portions 29 are arranged in the non-display area NAA of the array substrate 11b along the X-axis direction at a predetermined interval and extend along the Y-axis direction, and one end portion of each terminal wiring portion 29 is input to each non-display area NAA.
  • the other end (display area AA side) end portion is connected to the terminal portion 28 to the end portion of each source line 11j.
  • the input terminal portion 28 and the terminal wiring portion 29 are both made of the same third metal film 21 as the TFT connection portion 11p. Accordingly, the terminal wiring portion 29 is located on the upper layer side with respect to the source wiring 11j to be connected through the first interlayer insulating film 19 and the first planarizing film 20. An end portion of the terminal wiring portion 29 opposite to the input terminal portion 28 side and an end portion of the source wiring 11j opposite to the TFT 11f side are mutually viewed in plan in the non-display area NAA of the array substrate 11b.
  • wiring overlapping portions 11j1 and 29a are arranged so as to overlap with each other, and are designated as wiring overlapping portions 11j1 and 29a, respectively.
  • the wiring overlapping portions 11j1 and 29a are provided at the overlapping position.
  • the insulating films 16, 19, 20, 22, and 25 are selectively formed in the vicinity of the mounting area of the driver 12 and the flexible board 13 in the non-display area NAA of the array substrate 11b.
  • the remaining part (the part on the source wiring 11j side) is provided on the upper layer side of the first interlayer insulating film 19 and the first planarizing film 20, although it is provided directly on the glass substrate GS. That is, the terminal wiring portion 29 runs on the first interlayer insulating film 19 and the first planarizing film 20 on the way from the input terminal portion 28 side to the source wiring 11j side, and at least the first interlayer insulating film 19 and the first interlayer insulating film 19
  • the planarizing film 20 is disposed so as to straddle the first interlayer insulating film end (first insulating film end) 19a and the first planarizing film end (second insulating film end) 20a.
  • the end portions 16a, 19a, 20a, 22a, and 25a in the insulating films 16, 19, 20, 22, and 25 are all inclined with respect to the plate surface of the glass substrate GS. It is larger than 0 ° and has an acute angle. Further, the end portions 16a, 19a, 20a, 22a, and 25a are arranged closer to the input terminal portion 28 in the Y-axis direction toward the lower layer side (glass substrate GS side) in the Z-axis direction.
  • a protective portion is provided on a portion of the terminal wiring portion 29 on the input terminal portion 28 side that does not overlap with the insulating films 22 and 25 on the upper layer side of itself. 30 is provided so as to cover it.
  • the protection part 30 is made of the same first transparent electrode film 24 as the common electrode 11 h and covers the input terminal part 28 in addition to the above part of the terminal wiring part 29.
  • a part of the terminal wiring portion 29 made of the third metal film 21 having the three-layer structure and the input terminal portion 28 are used.
  • the aluminum layer is more easily etched by the etchant than the titanium layer, there is a concern that a part of the terminal wiring portion 29 and the aluminum layer in the input terminal portion 28 become thinner, that is, a side shift occurs.
  • the protective portion 30 as described above, the terminal is formed when the first transparent electrode film 24 formed and exposed is wet-etched. Since a part of the wiring part 29 and the input terminal part 28 are protected from the etching solution by the protection part 30, it is possible to avoid a side shift from occurring in the terminal wiring part 29 and the input terminal part 28.
  • the gate insulating film 16 and the first interlayer insulating film 19 are patterned using the first planarizing film 20 stacked on the upper layer side as a mask. Therefore, the inclination angle formed by the gate insulating film end 16a and the first interlayer insulating film end 19a with respect to the plate surface of the glass substrate GS tends to be relatively larger than that of the first planarization film end 20a.
  • the plurality of terminal wiring portions 29 etch the third metal film 21 stacked on the upper layer side of the first planarization film 20 through the photoresist (resist) R. (See FIGS. 17 and 18).
  • the portion overlapping the gate insulating film end 16a and the first interlayer insulating film end 19a is the first planarizing film. Compared to the portion overlapping the end 20a, it is difficult to remove by etching due to the difference in the inclination angle. If portions of the third metal film 21 that overlap the gate insulating film end 16a and the first interlayer insulating film end 19a remain without being removed, there is a concern that the adjacent terminal wiring portions 29 may be short-circuited.
  • the terminal wiring part 29 becomes the terminal wiring part 29 in manufacturing the array substrate 11b.
  • exposure unevenness may occur.
  • a portion of the terminal wiring portion 29 that does not overlap with the gate insulating film 16, the first interlayer insulating film 19, and the first planarizing film 20 (glass substrate) Since exposure is performed with a focus on the portion directly mounted on the GS), the portion of the terminal wiring portion 29 that overlaps with the gate insulating film 16, the first interlayer insulating film 19 and the first planarization film 20 (gate insulation).
  • the film 16, the first interlayer insulating film 19, and the portion overlying the first planarizing film 20) are not focused and exposure unevenness occurs, resulting in the first gate insulating film 16, As shown in FIG.
  • the portion overlapping with the first interlayer insulating film 19 and the first planarizing film 20 is not overlapping with the gate insulating film 16, the first interlayer insulating film 19 and the first planarizing film 20. It tends to be relatively thicker. As a result, the distance between the adjacent terminal wiring portions 29 is larger than the portion where the gate insulating film 16, the first interlayer insulating film 19, and the first planarizing film 20 do not overlap with each other. Since the portion overlapping the film 19 and the first planarization film 20 is narrower, the residue of the third metal film 21 overlaps the gate insulating film end 16a and the first interlayer insulating film 19a as described above. If it occurs in the portion, the adjacent terminal wiring portions 29 are more likely to be short-circuited.
  • the gate insulating film 16 and the first interlayer insulating film 19 are formed on the glass substrate GS at the gate insulating film end 16a and the first interlayer insulating film end 19a as shown in FIGS.
  • the inclination angle with respect to the plate surface is larger than 0 ° and not larger than 35 °. According to such a configuration, when patterning the plurality of terminal wiring portions 29, among the third metal film 21 stacked on the upper layer side of the first planarizing film 20, the gate insulating film end 16 a and the first interlayer A portion overlapping with the insulating film end portion 19a is easily removed by etching.
  • the third metal film 21 is unlikely to remain between the portions of the adjacent terminal wiring portions 29 that overlap the gate insulating film end portion 16a and the first interlayer insulating film end portion 19a. It is difficult to cause a situation in which 29 is short-circuited.
  • the gate insulating film 16 and the first interlayer insulating film 19 have an inclination angle larger than 0 ° over the entire area of the gate insulating film end 16a and the first interlayer insulating film end 19a with respect to the plate surface of the glass substrate GS and 35 Therefore, when patterning the plurality of terminal wiring portions 29, among the third metal films 21 stacked on the upper layer side of the first planarizing film 20, the gate insulating film end 16a and the first interlayer The entire region overlapping the insulating film end 19a is easily removed by etching. This makes it difficult for the third metal film 21 to remain between the overlapping portions of the gate insulating film end 16a and the first interlayer insulating film end 19a in the adjacent terminal wiring portions 29.
  • the angle of inclination of the substrate GS with respect to the plate surface is greater than 0 ° and not more than 35 ° is a part of the gate insulating film end 16a and the first interlayer insulating film end 19a, they are adjacent to each other.
  • the certainty of preventing a short circuit between the terminal wiring portions 29 is further increased.
  • the inclination angles of the gate insulating film end 16a and the first interlayer insulating film end 19a with respect to the plate surface of the glass substrate GS are substantially equal.
  • the first planarizing film 20 has a film thickness that changes in two stages.
  • a second film thickness portion 20B that is arranged on the input terminal portion 28 side in the Y-axis direction with respect to the film thickness portion 20A and includes the first planarization film end portion 20a and is relatively thin. Is done.
  • the second film thickness portion 20B is made thinner than the first film thickness portion 20A, so that the film thickness of the first planarizing film 20 is the same as that of the first film thickness portion 20A over the entire area.
  • the inclination angle formed by the first planarization film end portion 20a included in the second film thickness portion 20B with respect to the plate surface of the glass substrate GS becomes smaller. Therefore, when the gate insulating film 16 and the first interlayer insulating film 19 are patterned using the first planarizing film 20 as a mask in the manufacture of the array substrate 11b, the gate insulating film end 16a and the first interlayer insulating film end are formed. The inclination angle formed by the part 19a with respect to the plate surface of the glass substrate GS can be further reduced.
  • the inclination angle of the gate insulating film end portion 16a and the first interlayer insulating film end portion 19a can be easily maintained to be larger than 0 ° and not more than 35 °, so that a short circuit between adjacent terminal wiring portions 29 can be prevented. The certainty of this is even higher.
  • Comparative Example 1 the case where the inclination angle formed with respect to the plate surface of the glass substrate GS at the gate insulating film end 16a and the first interlayer insulating film end 19a is 54 ° is referred to as Comparative Example 1, and the case where it is 40 °.
  • Comparative Example 2 the case of 35 ° is Example 1
  • the case of 13 ° is Example 2
  • the case of 5 ° is Example 3
  • the case of 2 ° is Example 4.
  • Comparative Experiment 1 after the third metal film 21 is formed and patterned on each array substrate 11b according to each of the comparative examples and each example, the gate insulating film end 16a and the first interlayer insulating film end 19a are formed.
  • the liquid crystal panel 11 according to the present embodiment has the above structure, and the manufacturing method and operation thereof will be described next.
  • the liquid crystal panel 11 according to the present embodiment is manufactured by bonding a separately manufactured CF substrate 11a and array substrate 11b.
  • a method for manufacturing the array substrate 11b constituting the liquid crystal panel 11 will be described in detail.
  • the manufacturing method of the array substrate 11b includes a first metal film forming step of forming the first metal film 15 to form the gate wiring 11i, the gate electrode 11f1, and the like, and a gate insulating film forming of forming the gate insulating film 16. Steps (lower-layer-side first insulating film forming step, first insulating film forming step), a semiconductor film forming step in which the semiconductor film 17 is formed to form the channel portion 11f4, and the second metal film 18 are formed.
  • the carrier film forming step (second insulating film forming step) and the gate insulating film and first interlayer insulating film forming step patterning the gate insulating film 16 and the first interlayer insulating film 19 using the first planarizing film 20 as a mask)
  • a first insulating film forming step A first insulating film forming step
  • a third metal film forming step metal film forming step for forming a third metal film (metal film) 21, and at least a terminal wiring by patterning the third metal film 21
  • a terminal wiring portion forming step for forming the portion 29 is omitted.
  • the gate insulating film 16 is formed on the plate surface of the glass substrate GS and the upper layer side of the first metal film 15.
  • a first interlayer insulating film 19 is formed on the upper layer side of the gate insulating film 16, the semiconductor film 17, and the second metal film 18 previously formed on the glass substrate GS. Yes.
  • the first interlayer insulating film 19 is formed in a solid form over almost the entire region in a manner straddling the display area AA and the non-display area NAA in the array substrate 11b.
  • a first planarizing film 20 made of a positive photosensitive material is formed on the upper layer side of the first interlayer insulating film 19. Similar to the first interlayer insulating film 19, the first planarizing film 20 is formed in a solid shape over almost the entire area so as to straddle the display area AA and the non-display area NAA in the array substrate 11b.
  • the first planarization film 20 made of a positive photosensitive material is exposed through a gray tone mask GM that is a photomask, and the exposure is performed. And a developing step of developing the first planarizing film 20.
  • the gray tone mask GM used in the exposure process includes a transparent glass substrate GMGS and a light shielding film that is formed on the plate surface of the glass substrate GMGS and shields exposure light from the light source.
  • GMBM In the light shielding film GMBM, an opening GMBMMa having a resolution higher than that of the exposure apparatus and a slit GMBMb having a resolution lower than that of the exposure apparatus are formed.
  • the light shielding film GMBM is formed at a position overlapping the position where the first film thickness portion 20A is to be formed in the solid first planarizing film 20, whereas the opening GMBMa is a solid first flat surface. Positions in the conversion film 20 that do not overlap with the patterned first planarization film 20 (parts on the input terminal section 28 side of the first planarization film end 20a and positions where the wiring contact holes CH3 are to be formed, etc.) ). A similar opening is also formed at a position that overlaps a position where a second TFT contact hole CH2 (not shown) is to be formed (see FIGS. 6 and 7).
  • the opening GMBMa is a transmission area TA in which the transmittance of exposure light is approximately 100%.
  • the slit GMBMb is formed at a position overlapping the formation planned position of the second film thickness portion 20B in the solid first planarizing film 20. That is, the slits GMBMb are arranged at positions adjacent to the display area AA in the Y-axis direction with respect to the opening GMBMa, and a plurality of the slits GMBMb are arranged side by side at intervals. These slits GMBMb group are semi-transmissive areas HTA in which the exposure light transmittance is, for example, about 10% to 70%.
  • the first planarizing film 20 has a relatively thin film thickness of the second film thickness portion 20B and a film thickness of the first film thickness portion 20A as shown in FIG.
  • the first planarization film 20 having portions with different film thicknesses can be formed by performing the exposure process once, so that an effect of shortening the time required for manufacturing can be obtained.
  • the first planarization film 20 patterned after the development process has the first planarization film end 20a inclined with respect to the plate surface of the glass substrate GS. Since the first planarization film end portion 20a is a part of the second film thickness portion 20B having a relatively small film thickness, the first film thickness portion 20A is assumed to be the same as the thickness of the first planarization film 20 over the entire area. Compared to the case where the film thickness is the same as that of the glass substrate GS, the inclination angle with respect to the plate surface of the glass substrate GS is small.
  • the solid gate insulating film 16 and the first interlayer insulating film 19 are etched using the first planarizing film 20 as a mask. .
  • the portion overlapping the first planarizing film 20 remains without being etched, A portion that does not overlap with the first planarizing film 20 (a portion that is not covered by the first planarizing film 20) is etched away as shown in FIG. That is, the planar shape of the first planarization film 20 is transferred to the etched gate insulating film 16 and first interlayer insulating film 19.
  • the gate insulating film 16 and the first interlayer insulating film 19 which are patterned after the gate insulating film and first interlayer insulating film forming process have the gate insulating film end 16a and the first interlayer insulating film end 19a formed on the glass substrate GS. It is inclined with respect to the plate surface.
  • the gate insulating film end 16a and the first interlayer insulating film end 19a are the first planarizing film end 20a in the second film thickness portion 20B of the first planarizing film 20 that is relatively thin. Therefore, the inclination angle with respect to the plate surface of the glass substrate GS is smaller than the case where the film thickness of the first planarization film 20 is made equal to the film thickness of the first film thickness portion 20A over the entire area.
  • the gate insulating film end 16a and the first interlayer insulating film end 19a are easily inclined to 35 ° or less, although the inclination angle with respect to the plate surface of the glass substrate GS is larger than that of the first planarization film end 20a. Can keep.
  • a third metal film 21 is formed on the upper layer side of the first planarization film 20.
  • the third metal film 21 is formed in a solid shape over almost the entire area so as to straddle the display area AA and the non-display area NAA in the array substrate 11b.
  • a resist forming step for patterning the photoresist R on the upper side of the solid third metal film 21 and an etching for etching the third metal film 21 via the photoresist R are performed. At least a process and a resist stripping process for stripping the photoresist R are included.
  • a photoresist R is applied on the upper layer side of the solid third metal film 21, the photoresist R is exposed through a predetermined photomask, and then the exposed photoresist R is developed. As shown in FIGS. 17 and 18, the photoresist R is patterned.
  • the formation range of the photoresist R that is patterned and left on the third metal film 21 is the same as the formation range of the terminal wiring portion 29 and the like.
  • the solid third metal film 21 is etched using the photoresist R as a mask. After finishing the etching process, the photoresist R is stripped through a resist stripping process. Of the solid third metal film 21, the portion overlapping with the photoresist R (the portion covered by the photoresist R) remains without being etched, but the portion that does not overlap with the photoresist R (photo The portion not covered by the resist R) is removed by etching as shown in FIG. That is, the planar shape of the photoresist R is transferred to the etched third metal film 21, thereby forming at least the terminal wiring portion 29. In this etching step, it is preferable to perform dry etching.
  • the portion disposed between the adjacent terminal wiring portions 29 in the solid third metal film 21 is not covered with the photoresist R as shown in FIG. Will be removed.
  • the portion overlapping the gate insulating film end portion 16a and the first interlayer insulating film end portion 19a is the gate insulating film end portion. Since 16a and the first interlayer insulating film end portion 19a are inclined with respect to the plate surface of the glass substrate GS, there is a concern that they may remain without being removed by etching.
  • the gate insulating film 16 and the first interlayer insulating film 19 have an inclination angle larger than 0 ° formed by the gate insulating film end 16a and the first interlayer insulating film end 19a with respect to the plate surface of the glass substrate GS. Since the angle is 35 ° or less, as shown in FIG. 20, among the portions disposed between the adjacent terminal wiring portions 29 in the third metal film 21, the gate insulating film end 16a and the first interlayer insulation The portion overlapping with the film end 19a is favorably removed by etching. As a result, the situation in which the third metal film 21 remains without being removed between the adjacent terminal wiring portions 29 is less likely to occur, and the reliability of short circuit prevention between the adjacent terminal wiring portions 29 is high. . In this terminal wiring portion forming step, the TFT connection portion 11p (see FIGS. 6 and 7) and the like are formed simultaneously with the terminal wiring portion 29.
  • the liquid crystal display device 10 Since the liquid crystal display device 10 according to the present embodiment has a position input function, the user can perform position input with a finger based on an image displayed in the display area AA of the liquid crystal panel 11. Since the common electrode 11h provided on the array substrate 11b of the liquid crystal panel 11 is also the position detection electrode 27, a common potential (reference potential) serving as a reference for the potential of the pixel electrode 11g is applied by the driver 12 during display. At the time of position detection, a potential for forming a capacitance between the finger and the finger is applied by the driver 12. That is, the driver 12 controls driving of the liquid crystal panel 11 by dividing one unit period into a display period and a position detection period.
  • a scanning signal is supplied from the driver 12 to each gate line 11i, a data signal (image signal) is supplied to each source line 11j, and a common potential signal is supplied to each position detection line 11q. .
  • the data signal output from the driver 12 is transmitted to each source wiring 11j via each input terminal section 28 and each terminal wiring section 29, as shown in FIGS. .
  • a voltage corresponding to the data signal supplied to each source line 11j is supplied to the pixel electrode via the channel portion 11f4 of the TFT 11f. 11 g.
  • each pixel PX performs display with a predetermined gradation, and thus a predetermined image is displayed on the display area AA of the liquid crystal panel 11.
  • a position detection drive signal is supplied from the driver 12 to each position detection wiring 11q.
  • the driver 12 detects the capacitance of each position detection electrode 27 via each position detection wire 11q, the driver 12 extracts the detected capacitance from the detected capacitance, and the change is detected.
  • Position information relating to the input position is acquired based on the position detection wiring 11q that has transmitted the generated capacitance. Thereby, the input position by a user's finger
  • the array substrate (display substrate) 11b of the present embodiment is divided into the display area AA capable of displaying an image and the non-display area NAA arranged on the outer peripheral side so as to surround the display area AA.
  • a gate insulating film which is an end portion disposed in a manner straddling the substrate (substrate) GS, a plurality of input terminal portions (terminal portions) 28 disposed in the non-display area NAA, and the display area AA and the non-display area NAA
  • the gate insulating film 16 and the first interlayer insulating film 19 are disposed between the plurality of input terminal portions 28 and the display area AA.
  • the first insulating film), and the gate insulating film end portion 16a and the first interlayer insulating film end portion 19a are inclined with respect to the plate surface of the glass substrate GS, and the inclination angle at least in part is 35 ° or less.
  • the gate insulating film 16 and the first A first planarizing film end (first portion) that is disposed on the upper layer side of the gate insulating film 16 and the first interlayer insulating film 19 so as to straddle the inter-layer insulating film 19 and the display area AA and the non-display area NAA.
  • (2 insulating film end portion) 20a is a first planarizing film (second insulating film) 20 disposed between the plurality of input terminal portions 28 and the display area AA, and the first planarizing film end portion 20a is A first planarizing film 20 which is inclined with respect to the plate surface of the glass substrate GS and whose inclination angle is larger than the inclination angles of the gate insulating film end portion 16a and the first interlayer insulating film end portion 19a;
  • the gate insulating film end 16a, the first interlayer insulating film end 19a, and the first planarizing film are composed of a third metal film (metal film) 21 disposed on the upper layer side of the first planarizing film 20 in the display area NAA.
  • a plurality of terminal wiring portions 29 connected to the plurality of input terminal portions 28 while straddling the end portion 20a. And comprising.
  • the plurality of terminal wiring portions 29 connected to the plurality of input terminal portions 28 disposed in the non-display area NAA are disposed on the upper layer side of the first planarizing film 20 and are connected to the input terminal section 28 and the display area.
  • the gate insulating film end 16a, the first interlayer insulating film end 19a, and the first planarizing film end 20a, which are located between the AA and the AA, are disposed so as to straddle.
  • the first planarizing film end 20a of the first planarizing film 20 is a glass substrate compared to the gate insulating film end 16a and the first interlayer insulating film end 19a of the gate insulating film 16 and the first interlayer insulating film 19.
  • the inclination angle of the GS with respect to the plate surface is increased, and such a configuration is obtained, for example, when the gate insulating film 16 and the first interlayer insulating film 19 use the first planarizing film 20 as a mask in manufacturing the array substrate 11b. Tend to be patterned.
  • the third metal film 21 to be the plurality of terminal wiring portions 29 is formed on the upper layer side of the first planarizing film 20.
  • the gate insulation of the third metal film 21 having a relatively large inclination angle with respect to the plate surface of the glass substrate GS. A portion overlapping with the film end portion 16a and the first interlayer insulating film end portion 19a tends to be difficult to be removed by etching.
  • the gate insulating film 16 and the first interlayer insulating film 19 have an inclination angle of 35 ° or less with respect to the plate surface of the glass substrate GS in at least a part of the gate insulating film end 16a and the first interlayer insulating film end 19a. Therefore, when patterning the plurality of terminal wiring portions 29, at least a part of the gate insulating film end portion 16a and the first interlayer insulating film end portion 19a in the third metal film 21 to be the plurality of terminal wiring portions 29. Are easily removed by etching. This makes it difficult for the third metal film 21 to remain between the portions of the adjacent terminal wiring portions 29 that overlap at least part of the gate insulating film end 16a and the first interlayer insulating film end 19a. A situation in which the matching terminal wiring portions 29 are short-circuited hardly occurs.
  • the first planarization film 20 is disposed on the input terminal portion 28 side with respect to the first film thickness portion 20A, the first film thickness portion 20A, and includes the first planarization film end portion 20a.
  • the second film thickness portion 20B is thinner than the first film thickness portion 20A.
  • the second film thickness portion 20B is made thinner than the first film thickness portion 20A, so that the film thickness of the first planarization film 20 is the same as that of the first film thickness portion 20A over the entire area.
  • membrane edge part 20a contained in the 2nd film thickness part 20B makes with respect to the plate surface of the glass substrate GS becomes small.
  • the gate insulating film 16 and the first interlayer insulating film 19 are patterned using the first planarizing film 20 as a mask in manufacturing the array substrate 11b.
  • the inclination angle formed by the film end portion 19a with respect to the plate surface of the glass substrate GS can be further reduced.
  • the inclination angle of the gate insulating film end portion 16a and the first interlayer insulating film end portion 19a can be easily maintained at 35 ° or less, so that the reliability of short circuit prevention between the adjacent terminal wiring portions 29 is further increased. It will be a thing.
  • the gate insulating film 16 and the first interlayer insulating film 19 have an inclination angle of 35 ° or less over the entire area of the gate insulating film end 16a and the first interlayer insulating film end 19a with respect to the plate surface of the glass substrate GS. Is done. In this case, the gate insulating film 16 and the first interlayer insulating film 19 have an inclination angle of 35 ° or less with respect to the plate surface of the glass substrate GS in the entire region of the gate insulating film end 16a and the first interlayer insulating film end 19a.
  • the third metal film 21 is unlikely to remain between the portions of the adjacent terminal wiring portions 29 that overlap the entire region of the gate insulating film end 16a and the first interlayer insulating film end 19a. Therefore, if the inclination angle with respect to the plate surface of the glass substrate GS is 35 ° or less, the terminal wirings adjacent to each other are compared with the case where the gate insulating film end portion 16a and the first interlayer insulating film end portion 19a are a part. The certainty of preventing the short circuit between the portions 29 is further increased.
  • the liquid crystal panel (display device) 11 of the present embodiment includes the above-described array substrate 11b and a CF substrate (counter substrate) 11a arranged in a form facing the array substrate 11b. According to the liquid crystal panel 11 having such a configuration, the reliability of the short-circuit prevention in the array substrate 11b is high, and thus the operation reliability is excellent.
  • the method for manufacturing the array substrate 11b of this embodiment is divided into a display area AA that can display an image and a non-display area NAA that surrounds the display area AA and is arranged on the outer peripheral side.
  • a gate insulating film forming step for forming the gate insulating film 16 and the first interlayer insulating film 19 on the glass substrate GS on which the plurality of input terminal portions 28 are arranged, straddling the display area AA and the non-display area NAA; First flat on the upper layer side of the gate insulating film 16 and the first interlayer insulating film 19 so as to straddle the first interlayer insulating film forming step (first insulating film forming step) and the display area AA and the non-display area NAA.
  • a first planarizing film forming step for forming the chemical film 20, and a plurality of inputs of the first planarizing film 20 at the first planarizing film end 20a which is an end.
  • a first planarizing film forming step for forming an inclined shape, and the gate insulating film 16 and the first interlayer insulating film 19 are etched through the first planarizing film 20 to form end portions
  • the gate insulating film end portion 16a and the first interlayer insulating film end portion 19a are inclined with respect to the plate surface of the glass substrate GS between the plurality of input terminal portions 28 and the display area AA.
  • a gate insulating film and a first interlayer insulating film forming step formed so that an inclination angle in the portion is larger than an inclination angle of the first planarizing film end 20a and not more than 35 °, and a display
  • a third metal film forming step (metal film forming step) for forming a third metal film 21 on the upper layer side of the first planarizing film 20 so as to straddle the area AA and the non-display area NAA;
  • a photoresist (resist) R is formed on the upper layer side of the film 21
  • the third metal film 21 is etched through the resist formation step and the photoresist R, and a plurality of inputs are provided while straddling the gate insulating film end 16a, the first interlayer insulating film end 19a, and the first planarizing film end 20a.
  • a terminal wiring portion forming step for forming a plurality of terminal wiring portions 29 connected to the terminal portion.
  • the gate insulating film 16 and the first interlayer insulating film 19 are formed so as to straddle the display area AA and the non-display area NAA in the glass substrate GS.
  • the first planarization film forming step the first planarization film is formed on the upper side of the gate insulating film 16 and the first interlayer insulating film 19 so as to straddle the display area AA and the non-display area NAA in the glass substrate GS. 20 is deposited.
  • the first planarization film end 20a is inclined with respect to the plate surface of the glass substrate GS between the plurality of input terminal portions 28 and the display area AA. Since the planarizing film 20 is formed, in the subsequent gate insulating film forming step and first interlayer insulating film forming step, the gate insulating film 16 and the first interlayer insulating film 19 are interposed via the first planarizing film 20. Etched. At this time, the gate insulating film end 16a and the first interlayer insulating film end 19a of the gate insulating film 16 and the first interlayer insulating film 19 are inclined with respect to the plate surface of the glass substrate GS more than the first planarizing film end 20a.
  • the inclination angle in at least a part is set to 35 ° or less.
  • the terminal wiring portion 29 when forming the terminal wiring portion 29 from the third metal film 21 in the terminal wiring portion forming step, when the third metal film 21 is etched through the photoresist R, of the third metal film 21, The portions overlapping the gate insulating film end portion 16a and the first interlayer insulating film end portion 19a having a relatively large inclination angle with respect to the plate surface of the glass substrate GS tend to be difficult to be removed by etching. There is a concern that the terminal wiring portions 29 may be short-circuited.
  • the gate insulating film 16 and the first interlayer insulating film 19 are at least part of the gate insulating film end portion 16a and the first interlayer insulating film end portion 19a in the gate insulating film forming step and the first interlayer insulating film forming step. Since the inclination angle with respect to the plate surface of the glass substrate GS is 35 ° or less, when forming the terminal wiring part 29 from the third metal film 21 in the terminal wiring part forming step, Portions overlapping with at least part of the gate insulating film end 16a and the first interlayer insulating film end 19a are easily removed by etching.
  • the first planarization film 20 is formed using a photosensitive material.
  • the transmissive region TA and the semi-transmissive layer are used as a photomask.
  • the exposure step of exposing the first planarization film 20 using the gray tone mask GM including the area HTA at least the semi-transmission area HTA is disposed at a position overlapping the formation position of the first planarization film end 20a. An exposure process using the gray tone mask GM thus formed and a development process for developing the first planarization film 20 are included at least.
  • the first planarization film 20 is formed using a photosensitive material.
  • the first planarization film 20 is exposed using the gray-tone mask GM including the transmissive area TA and the semi-transmissive area HTA.
  • the first flattening film 20 having the first flattening film end 20a is formed by developing the first flattening film 20 in the developing step.
  • the gray-tone mask GM used in the exposure process is disposed at a position where at least the semi-transmissive area HTA overlaps with a position where the first planarization film end portion 20a is to be formed.
  • the thickness of the portion including the first planarization film end 20a is thinner than the thickness of the other portions. Therefore, when the gate insulating film 16 and the first interlayer insulating film 19 are etched through the first planarizing film 20 in the subsequent gate insulating film forming step and first interlayer insulating film forming step, the end portions of the gate insulating film are formed. The inclination angle formed by 16a and the first interlayer insulating film end portion 19a with respect to the plate surface of the glass substrate GS becomes smaller.
  • the inclination angle of the gate insulating film end portion 16a and the first interlayer insulating film end portion 19a can be easily maintained at 35 ° or less, so that the reliability of short circuit prevention between the adjacent terminal wiring portions 29 is further increased. It will be a thing.
  • a protrusion 31 is provided on the gate insulating film 116, the first interlayer insulating film 119, and the first planarizing film 120.
  • action, and effect as above-mentioned Embodiment 1 is abbreviate
  • the gate insulating film 116, the first interlayer insulating film 119, and the first planarizing film 120 in the array substrate 111b according to the present embodiment are arranged between the terminal wiring portions 129 adjacent in the X-axis direction.
  • Protrusions 31 arranged and projecting toward the input terminal portion 128 along the Y-axis direction are provided at the gate insulating film end portion 116a, the first interlayer insulating film end portion 119a, and the first planarizing film end portion 120a. ing.
  • the protrusion 31 is arranged at the center position between the terminal wiring portions 129 adjacent in the X-axis direction, and the distance to the terminal wiring portion 129 adjacent to the left side shown in FIG.
  • the distance to the portion 129 is approximately equal.
  • the plurality of protrusions 31 and terminal wiring portions 129 are arranged in an alternating manner at intervals along the X-axis direction.
  • the protruding portion 31 has a tapered planar shape so that the width dimension decreases from the protruding proximal end side to the protruding distal end side in the Y-axis direction (approaching the input terminal portion 128). It has a triangular shape when seen in a plane.
  • the thickness of the first planarizing film 120 is substantially the same as the thickness of the first film thickness portion 20A described in the first embodiment as the protrusions 31 are provided. It is generally constant over the entire area to be the same.
  • the inclination angle with respect to the plate surface of the glass substrate GS is such that the gate insulating film end 116a and the first In the interlayer insulating film end 119a and the first planarization film end 120a, the angle of inclination is smaller than 35 ° or less (greater than 0 °) in the portion where the protrusion 31 is not formed.
  • the first planarization film end 120a is formed as a protrusion 31.
  • the gate insulating film end portion 116a and the first interlayer insulating film end portion 119a are protruding portions.
  • the formed portion 31 (FIG. 23) has a smaller inclination angle with respect to the plate surface of the glass substrate GS than the non-formed portion (FIGS. 22 and 24) of the protrusion 31, and can be easily set to 35 ° or less. .
  • the third metal film 121 when patterning the third metal film 121 to be the terminal wiring portion 129, as shown in FIG. 23, at least a portion where the protrusion 31 is formed at the gate insulating film end portion 116a and the first interlayer insulating film end portion 119a. In this case, the third metal film 121 hardly remains.
  • the inclination angle with respect to the plate surface of the glass substrate GS exceeds 35 ° in the non-formed portion of the protrusion 31 and the third metal film 121 remains in the non-formed portion as shown in FIG.
  • the third metal film 121 is unlikely to remain in the formation part as shown in FIG. Therefore, it is difficult to cause a situation in which the remaining third metal film 121 extends between adjacent terminal wiring portions 129. Thereby, the certainty of prevention of the short circuit between the adjacent terminal wiring parts 129 becomes sufficiently high.
  • the extended distance between the adjacent terminal wiring portions 129 at the gate insulating film end portion 116a, the first interlayer insulating film end portion 119a, and the first planarization film end portion 120a is increased by the amount of the protrusion 31.
  • the third metal film 121 constituting the terminal wiring portion 129 Even if a residue of the third metal film 121 constituting the terminal wiring portion 129 is generated in the vicinity of the insulating film end portion 116a, the first interlayer insulating film end portion 119a, and the first planarization film end portion 120a, the third metal The residue of the film 121 hardly occurs in a form straddling between the adjacent terminal wiring portions 129.
  • the protrusion 31 has a protrusion dimension from the protrusion base end to the protrusion tip end as “L”, and the film thickness dimension of the first planarization film end portion 120 a is “T”.
  • the ratio obtained by dividing the film thickness dimension T by the projecting dimension L, that is, “T / L” is greater than 0 and 0.2 or less.
  • Comparative Example 1 the case where the ratio T / L is 0.33 is referred to as Comparative Example 1, the case where 0.25 is set as Comparative Example 2, the case where 0.2 is set as Example 1, and the case where 0.13 is set as 0.13.
  • Example 2 is taken as Example 3, and 0.07 is taken as Example 3.
  • Comparative Experiment 2 after the third metal film 121 is formed and patterned on each array substrate 111b according to each of these comparative examples and each example, the third metal film 121 remains at a position overlapping the protrusion 31. Inspected whether or not. An experimental result is as the table
  • the third metal film 121 remains at a position overlapping with the protrusion 31, and the adjacent terminal wiring portions 129 may be short-circuited.
  • the ratio T / L is greater than 0 and less than or equal to 0.2, the third metal film 121 does not remain at the position overlapping the protrusion 31 and short circuit between adjacent terminal wiring portions 129 is prevented. It can be said that the certainty is sufficiently high.
  • the gate insulating film end portion 116a and the first interlayer insulating film end portion 119a in the gate insulating film 116 and the first interlayer insulating film 119 are provided between the adjacent terminal wiring portions 129.
  • the gate insulating film end 116a and the first interlayer insulating film end 119a have at least the protrusion 31 of the glass substrate GS. It is inclined with respect to the surface, and the inclination angle is 35 ° or less.
  • the inclination angle with respect to the plate surface of the glass substrate GS at least in the protrusion 31 of the gate insulating film end portion 116a and the first interlayer insulating film end portion 119a is set to be 35 ° or less, so that a plurality of terminals
  • the wiring portion 129 at least a portion of the third metal film 121 that becomes the plurality of terminal wiring portions 129 that overlaps with the protrusion 31 of the gate insulating film end portion 116a and the first interlayer insulating film end portion 119a is etched. Therefore, it is difficult to cause a situation in which the adjacent terminal wiring portions 129 are short-circuited.
  • the gate insulating film end portion 116a and the first interlayer insulating film end portion 119a are increased by the amount of the protrusion 31, the gate insulating film end portion 116a and the first insulating film end portion Even if the third metal film 121 that becomes the terminal wiring portion 129 remains in the portion of the interlayer insulating film end portion 119a where the protrusion 31 is not formed, the residue of the third metal film 121 straddles between the adjacent terminal wiring portions 129. It becomes difficult to occur in form.
  • the protrusion 31 has a ratio T / L of 0.2 or less obtained by dividing the film thickness dimension T of the first planarization film end 120a by the protrusion dimension L from the protrusion base end to the protrusion tip.
  • the ratio T / L obtained by dividing the film thickness dimension T of the first planarization film end 120a by the protrusion dimension L of the protrusion 31 exceeds 0.2, the gate insulating film end part 116a.
  • the third metal film 121 that becomes the terminal wiring portion 129 tends to remain near the first interlayer insulating film end portion 119a and the short circuit between the adjacent terminal wiring portions 129 tends to occur.
  • the third metal film 121 that becomes the terminal wiring portion 129 does not easily remain in the vicinity of the gate insulating film end portion 116a and the first interlayer insulating film end portion 119a. A short circuit between adjacent terminal wiring portions 129 hardly occurs.
  • the first planarization film 220 has a first film thickness part 220A and a film thickness thinner than the first film thickness part 220A.
  • the protrusion 231 is provided in the gate insulation film 216, the first interlayer insulation film 219, and the first planarization film 220. It has been.
  • the inclination angle formed with respect to the plate surface of the glass substrate GS at the gate insulating film end 216a and the first interlayer insulating film end 219a of the gate insulating film 216 and the first interlayer insulating film 219 is set over the entire area.
  • the gate insulating film end 216a and the first interlayer insulating film end 219a on the plate surface of the glass substrate GS at the portion where the protrusion 231 is formed The inclination angle to be made can be made smaller than that described in the second embodiment. Thereby, the certainty of prevention of the short circuit between the adjacent terminal wiring parts 229 becomes higher.
  • the first planarizing film 320 is formed with a positive photosensitive material in the film forming process included in the first planarizing film forming process, and then in the exposure process.
  • a halftone mask HM is used as a photomask. As shown in FIG. 29, the halftone mask HM includes a transparent glass substrate HMGS, a light shielding film HMBM formed on the plate surface of the glass substrate HMGS, and shielding exposure light from a light source, and a glass substrate HMGS.
  • a semi-transmissive film HMHT formed on a plate surface and transmitting exposure light from a light source with a predetermined transmittance.
  • the light-shielding film HMBM has an exposure light transmittance of approximately 0%. Among these, in addition to the position where the first planarization film 320 in a solid shape does not overlap with the patterned first planarization film 320. An opening HMBMa is formed at a position where the second film thickness portion 320B is to be formed.
  • the semi-transmissive film HMHT is formed so as to be laminated on the side opposite to the glass substrate HMGS side with respect to the light shielding film HMBM, and the transmittance of exposure light is, for example, about 10% to 70%.
  • an opening HMHTa is formed at a position in the solid first planarizing film 320 that does not overlap the patterned first planarizing film 320. That is, in the glass substrate HMGS of the halftone mask HM, the light-shielding film HMBM does not exist at a position overlapping the formation position of the second film thickness portion 320B in the first planarization film 320, and the semi-transmissive film HMHT.
  • the semi-transmissive area HTA is a range that does not overlap with the opening HMHTa of the semi-transmissive film HMHT among the openings HMBMa of the light shielding film HMBM.
  • the opening HMHTa of the semi-transmissive film HMHT is a transmissive area TA in which the exposure light transmittance is almost 100%.
  • the ultraviolet light that is the exposure light from the light source is irradiated to the solid first planarizing film 320 through the halftone mask HM
  • the amount of irradiation light is relatively large, whereas among the openings HMBMa of the light shielding film HMBM, the semi-transmissive film
  • the amount of irradiation light is relatively small in a portion that overlaps a non-overlapping range (semi-transmissive region HTA) with the opening HMHTa of HMHT.
  • the first planarization film 320 has a relatively thin second film thickness portion 320B and a relatively large first film thickness portion 320A.
  • the first planarization film 320 having portions with different film thicknesses can be formed by performing the exposure process once, so that an effect of shortening the time required for manufacturing can be obtained.
  • the first planarization film 320 is formed using the photosensitive material, and in the first planarization film formation process, , An exposure step of exposing the first planarizing film 320 using a halftone mask HM including a transmissive area TA and a semi-transmissive area HTA as a photomask, wherein at least the semi-transmissive area HTA is the first planarized film end 320a.
  • a halftone mask HM including a transmissive area TA and a semi-transmissive area HTA as a photomask, wherein at least the semi-transmissive area HTA is the first planarized film end 320a.
  • At least an exposure process using a halftone mask HM arranged at a position overlapping with the planned formation position and a developing process for developing the first planarizing film 320 are included.
  • the first planarization film 320 is formed using a photosensitive material.
  • the first planarization film 320 is exposed using the halftone mask HM including the transmission region TA and the semi-transmission region HTA.
  • the first planarization film 320 is developed in the development process, whereby the first planarization film 320 having the first planarization film end 320a is formed.
  • the halftone mask HM used in the exposure step is disposed at a position where at least the semi-transmissive area HTA overlaps with a position where the first planarization film end 320a is to be formed.
  • the thickness of the portion including the first planarization film end 320a is thinner than the thickness of the other portions. Accordingly, when the gate insulating film 316 and the first interlayer insulating film 319 are etched through the first planarization film 320 in the subsequent gate insulating film forming step and first interlayer insulating film forming step, the end portions of the gate insulating film are formed. In addition, the inclination angle formed by the end portion of the first interlayer insulating film with respect to the plate surface of the glass substrate GS becomes smaller.
  • the inclination angle of the gate insulating film end and the first interlayer insulating film end can be easily kept larger than 0 ° and not more than 35 °, so that the short-circuit prevention between adjacent terminal wiring portions can be reliably performed. Is even higher.
  • the terminal wiring portion is connected to the source wiring.
  • the terminal wiring portion is connected to a wiring other than the source wiring such as the gate wiring and the position detection wiring. It doesn't matter.
  • the planar shape of the protrusion is a triangle.
  • the planar shape of the protrusion is not only a triangle but also a trapezoidal shape, a circular shape (semicircular shape), and an elliptical shape. It may be a shape (semi-elliptical shape), a square shape, a pentagon or more polygon.
  • the photosensitive material constituting the first planarizing film can be a negative type.
  • the transmissive region and the light-shielding region in the halftone mask or gray-tone mask may be reversed from those described in the first and third embodiments.
  • the in-cell type in which the touch panel pattern (position detection electrode and position detection wiring, etc.) is built in the liquid crystal panel is shown.
  • the on-cell type or out-cell type liquid crystal panel It doesn't matter.
  • the liquid crystal panel does not have a position detection function (touch panel pattern).
  • the liquid crystal display device provided with the position detection function has been described.
  • the present invention can also be applied to a liquid crystal display device that does not have the position detection function.
  • liquid crystal panel whose planar shape is rectangular has been described, but the present invention can also be applied to a liquid crystal panel whose planar shape is square, circular, elliptical, or the like.
  • the semiconductor film constituting the channel portion of the TFT is made of an oxide semiconductor material
  • polysilicon polycrystallized silicon (polycrystal It is also possible to use CG silicon (ContinuousconGrain Silicon), which is a kind of silicon), or amorphous silicon as a material for the semiconductor film.
  • CG silicon ContinuousconGrain Silicon
  • liquid crystal panel in which the operation mode is the FFS mode has been illustrated.
  • the present invention can also be applied to a liquid crystal panel in the operation mode.
  • the color filter of the liquid crystal panel is exemplified as a three-color configuration of red, green, and blue.
  • a yellow colored portion is added to each colored portion of red, green, and blue.
  • the present invention can also be applied to a color filter having a four-color configuration.
  • the liquid crystal panel is configured such that the liquid crystal layer is sandwiched between the pair of substrates.
  • the present invention is also applicable to.
  • a TFT is used as a switching element of a liquid crystal panel.
  • the present invention can also be applied to a liquid crystal panel using a switching element other than TFT (for example, a thin film diode (TFD)), and performs color display.
  • a switching element other than TFT for example, a thin film diode (TFD)
  • TFT thin film diode
  • the present invention can also be applied to a liquid crystal panel that displays black and white.
  • the liquid crystal panel is exemplified, but other types of display panels (PDP (plasma display panel), organic EL panel, EPD (electrophoretic display panel), MEMS (Micro Electro Mechanical Systems)
  • PDP plasma display panel
  • organic EL panel organic EL panel
  • EPD electrotrophoretic display panel
  • MEMS Micro Electro Mechanical Systems
  • first planarization film end (second insulating film end), 20A, 220A, 320A ... first film thickness part, 20B, 220B, 320B ... second film thickness part, 21 , 121 ... Third metal film (metal film), 28, 128 ... Input terminal part (terminal part), 29, 129, 229 ... terminal Line, 31,231 ... Projection, AA ... Display area, GM ... Gray tone mask, GS ... Glass substrate (substrate), HM ... Halftone mask, HTA ... Half Transmission area, L ... Projection dimension, NAA ... Non-display area, R ... Photoresist (resist), T ... Film thickness dimension, TA ... Transmission area

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

アレイ基板11bは、ガラス基板GSと、複数の入力端子部28と、ゲート絶縁膜端部16a及び第1層間絶縁膜端部19aがガラス基板GSの板面に対して傾斜状をなしていて少なくとも一部における傾斜角度が35°以下とされるゲート絶縁膜16及び第1層間絶縁膜19と、第1平坦化膜端部20aがガラス基板GSの板面に対して傾斜状をなしていてその傾斜角度がゲート絶縁膜端部16a及び第1層間絶縁膜端部19aの傾斜角度よりも大きい第1平坦化膜20と、ゲート絶縁膜端部16a及び第1層間絶縁膜端部19a及び第1平坦化膜端部20aを跨ぎつつ複数の入力端子部28に接続される複数の端子配線部29と、を備える。

Description

表示基板、表示装置及び表示基板の製造方法
 本発明は、表示基板、表示装置及び表示基板の製造方法に関する。
 従来の液晶表示装置に用いられる液晶パネルの一例として下記特許文献1に記載されたものが知られている。この特許文献1に記載された液晶パネルを構成するアクティブ素子アレイ基板は、層間絶縁膜端部に、隣り合う実装端子の間に凸部を設けるようにしており、それにより層間絶縁膜が厚く形成されている場合であっても後工程でのレジスト残渣を無くすようにしている。
特開平11-24101号公報
(発明が解決しようとする課題)
 上記した特許文献1に記載されたアクティブ素子アレイ基板では、金属膜からなる実装端子が層間絶縁膜の下層側に配される構成とされているが、実装端子が層間絶縁膜の上層側に配されて層間絶縁膜端部を跨ぐ配置とされた場合には、次の問題が生じるおそれがある。すなわち、実装端子のパターニングに際して、層間絶縁膜の上層側に成膜した金属膜を、マスクを介してエッチングする場合には、金属膜のうち、層間絶縁膜端部と重畳する部分がエッチングにより除去され難くなるため、除去されずに残留した部分によって隣り合う実装端子間が短絡されるおそれがあったのである。
 本発明は上記のような事情に基づいて完成されたものであって、短絡防止の確実性を向上させることを目的とする。
(課題を解決するための手段)
 本発明の表示基板は、画像を表示可能な表示領域と前記表示領域を取り囲む形で外周側に配される非表示領域とに区分される基板と、前記非表示領域に配される複数の端子部と、前記表示領域と前記非表示領域とに跨る形で配されて端部である第1絶縁膜端部が複数の前記端子部と前記表示領域との間に配される第1絶縁膜であって、前記第1絶縁膜端部が前記基板の板面に対して傾斜状をなしていて少なくとも一部における傾斜角度が35°以下とされる第1絶縁膜と、前記表示領域と前記非表示領域とに跨る形で前記第1絶縁膜の上層側に配されて端部である第2絶縁膜端部が複数の前記端子部と前記表示領域との間に配される第2絶縁膜であって、前記第2絶縁膜端部が前記基板の板面に対して傾斜状をなしていてその傾斜角度が前記第1絶縁膜端部の傾斜角度よりも大きい第2絶縁膜と、少なくとも前記非表示領域にて前記第2絶縁膜の上層側に配される金属膜からなり前記第1絶縁膜端部及び前記第2絶縁膜端部を跨ぎつつ複数の前記端子部に接続される複数の端子配線部と、を備える。
 このように、非表示領域に配される複数の端子部に接続される複数の端子配線部は、第2絶縁膜の上層側に配されて端子部と表示領域との間に位置する第1絶縁膜端部及び第2絶縁膜端部を跨ぐ形で配されている。第2絶縁膜の第2絶縁膜端部は、第1絶縁膜の第1絶縁膜端部に比べると、基板の板面に対する傾斜角度が大きくなっており、このような構成は、例えば当該表示基板の製造に際して第1絶縁膜が第2絶縁膜をマスクとして利用してパターニングされる場合になり易い傾向にある。これに対し、当該表示基板の製造に際して複数の端子配線部をパターニングする際に、例えば第2絶縁膜の上層側に複数の端子配線部となる金属膜を成膜し、その成膜された金属膜を、レジストを介してエッチングする場合には、金属膜のうち、基板の板面に対する傾斜角度が相対的に大きな第1絶縁膜端部と重畳する部分がエッチングにより除去され難い傾向にあり、当該部分が残留すると隣り合う端子配線部間が短絡されることが懸念される。
 その点、第1絶縁膜は、第1絶縁膜端部の少なくとも一部における基板の板面に対する傾斜角度が35°以下とされているから、複数の端子配線部をパターニングするに際して、複数の端子配線部となる金属膜のうち第1絶縁膜端部の少なくとも一部と重畳する部分がエッチングにより除去され易くなる。これにより、隣り合う端子配線部における第1絶縁膜端部の少なくとも一部と重畳する部分の間に金属膜が残留し難いものとなり、もって隣り合う端子配線部間が短絡される事態が生じ難いものとされる。
 本発明の表示基板の実施態様として、次の構成が好ましい。
(1)前記第2絶縁膜は、第1膜厚部と、前記第1膜厚部に対して前記端子部側に配されるとともに前記第2絶縁膜端部を含んでいて前記第1膜厚部よりも膜厚が薄い第2膜厚部と、から構成される。このようにすれば、第2膜厚部が第1膜厚部よりも膜厚が薄くされることで、仮に第2絶縁膜の膜厚を全域にわたって第1膜厚部と同じにした場合に比べると、第2膜厚部に含まれる第2絶縁膜端部が基板の板面に対してなす傾斜角度が小さくなる。従って、例えば当該表示基板の製造に際して第2絶縁膜をマスクとして利用して第1絶縁膜がパターニングされると、第1絶縁膜端部が基板の板面に対してなす傾斜角度をより小さくすることができる。これにより、第1絶縁膜端部の傾斜角度を35°以下に容易に保つことができるので、隣り合う端子配線部間の短絡防止の確実性が一層高いものとなる。
(2)前記第1絶縁膜は、前記第1絶縁膜端部が前記基板の板面に対してなす傾斜角度が全域にわたって35°以下とされる。このようにすれば、第1絶縁膜は、第1絶縁膜端部の全域における基板の板面に対する傾斜角度が35°以下とされているから、複数の端子配線部をパターニングするに際して、複数の端子配線部となる金属膜のうち第1絶縁膜端部の全域と重畳する部分がエッチングにより除去され易くなる。これにより、隣り合う端子配線部における第1絶縁膜端部の全域と重畳する部分の間に金属膜が残留し難いものとなる。従って、仮に基板の板面に対する傾斜角度が35°以下となるのが第1絶縁膜端部の一部とされた場合に比べると、隣り合う端子配線部間の短絡防止の確実性が一層高いものとなる。
(3)前記第1絶縁膜における前記第1絶縁膜端部には、隣り合う前記端子配線部の間に配されて前記端子部側に向けて突出する突部が設けられており、前記第1絶縁膜端部は、少なくとも前記突部が前記基板の板面に対して傾斜状をなしていてその傾斜角度が35°以下とされる。このようにすれば、第1絶縁膜端部のうち少なくとも突部における基板の板面に対する傾斜角度が35°以下とされているから、複数の端子配線部をパターニングするに際して、複数の端子配線部となる金属膜のうち第1絶縁膜端部のうち少なくとも突部と重畳する部分がエッチングにより除去され易くなり、もって隣り合う端子配線部間が短絡される事態が生じ難いものとされる。しかも、第1絶縁膜端部における隣り合う端子配線部間の延面距離が突部の分だけ長くなるので、仮に第1絶縁膜端部のうち突部が形成されない部分に端子配線部となる金属膜が残留しても、金属膜の残渣が隣り合う端子配線部間に跨る形で生じ難いものとなる。
(4)前記突部は、突出基端から突出先端までの突出寸法にて前記第2絶縁膜端部の膜厚寸法を除した比率が0.2以下とされる。このようにすれば、仮に突部の突出寸法にて第2絶縁膜端部の膜厚寸法を除した比率が0.2を超えると、第1絶縁膜端部付近に端子配線部となる金属膜が残留し易くなり、隣り合う端子配線部間の短絡が発生し易い傾向にあるものの、上記のように同比率が0.2以下とされることで、第1絶縁膜端部付近に端子配線部となる金属膜が残留し難くなり、隣り合う端子配線部間の短絡が発生し難いものとなる。
 次に、上記課題を解決するために、本発明の表示装置は、上記記載の表示基板と、前記表示基板と対向する形で配される対向基板と、を備える。このような構成の表示装置によれば、表示基板における短絡防止の確実性が高いものとされているから、動作信頼性などに優れる。
 本発明の表示基板の製造方法は、画像を表示可能な表示領域と前記表示領域を取り囲む形で外周側に配される非表示領域とに区分されて前記非表示領域に複数の端子部が配される基板に、前記表示領域と前記非表示領域とに跨る形で第1絶縁膜を成膜する第1絶縁膜成膜工程と、前記表示領域と前記非表示領域とに跨る形で前記第1絶縁膜の上層側に第2絶縁膜を成膜する第2絶縁膜成膜工程と、前記第2絶縁膜を、端部である第2絶縁膜端部が複数の前記端子部と前記表示領域との間にて前記基板の板面に対して傾斜状をなすよう形成する第2絶縁膜形成工程と、前記第2絶縁膜を介して前記第1絶縁膜をエッチングし、端部である第1絶縁膜端部が複数の前記端子部と前記表示領域との間にて前記基板の板面に対して傾斜状をなしていて少なくとも一部における傾斜角度が前記第2絶縁膜端部の傾斜角度よりも大きく且つ35°以下となるよう形成する第1絶縁膜形成工程と、前記表示領域と前記非表示領域とに跨る形で前記第2絶縁膜の上層側に金属膜を成膜する金属膜成膜工程と、前記金属膜の上層側にレジストを形成するレジスト形成工程と、前記レジストを介して前記金属膜をエッチングし、前記第1絶縁膜端部及び前記第2絶縁膜端部を跨ぎつつ複数の前記端子部に接続される複数の端子配線部を形成する端子配線部形成工程と、を少なくとも備える。
 まず、第1絶縁膜成膜工程では、基板において表示領域と非表示領域とに跨る形で第1絶縁膜が成膜され、その後第2絶縁膜成膜工程では、基板において表示領域と非表示領域とに跨る形で第1絶縁膜の上層側に第2絶縁膜が成膜される。第2絶縁膜成膜工程では、第2絶縁膜端部が複数の前記端子部と前記表示領域との間にて前記基板の板面に対して傾斜状をなすよう第2絶縁膜が形成されるので、その後に行われる第1絶縁膜形成工程では、第2絶縁膜を介して第1絶縁膜がエッチングされる。このとき、第1絶縁膜の第1絶縁膜端部は、第2絶縁膜端部よりも基板の板面に対する傾斜角度が大きくなるものの、少なくとも一部におおける同傾斜角度は35°以下とされる。その後、金属膜成膜工程を経て表示領域と非表示領域とに跨る形で第2絶縁膜の上層側に金属膜が成膜されたら、レジスト形成工程を経て金属膜の上層側にレジストが形成される。続いて、端子配線部形成工程では、レジストを介して金属膜がエッチングされると、第1絶縁膜端部及び第2絶縁膜端部を跨ぎつつ複数の端子部に接続される複数の端子配線部が形成される。
 ここで、端子配線部形成工程にて金属膜から端子配線部を形成するに際して、レジストを介して金属膜がエッチングされるとき、金属膜のうち、基板の板面に対する傾斜角度が相対的に大きな第1絶縁膜端部と重畳する部分がエッチングにより除去され難い傾向にあり、当該部分が残留すると隣り合う端子配線部間が短絡されることが懸念される。その点、第1絶縁膜は、第1絶縁膜形成工程にて第1絶縁膜端部の少なくとも一部における基板の板面に対する傾斜角度が35°以下とされているから、端子配線部形成工程にて金属膜から端子配線部を形成する際に、金属膜のうち第1絶縁膜端部の少なくとも一部と重畳する部分がエッチングにより除去され易くなる。これにより、隣り合う端子配線部における第1絶縁膜端部の少なくとも一部と重畳する部分の間に金属膜が残留し難いものとなり、もって隣り合う端子配線部間が短絡される事態が生じ難いものとされる。
 本発明の表示基板の製造方法の実施態様として、次の構成が好ましい。
(1)前記第2絶縁膜成膜工程では、前記第2絶縁膜が感光性材料を用いて成膜されており、前記第2絶縁膜形成工程には、フォトマスクとして透過領域及び半透過領域を含むハーフトーンマスクまたはグレートーンマスクを用いて前記第2絶縁膜を露光する露光工程であって、少なくとも前記半透過領域が第2絶縁膜端部の形成予定位置と重畳する位置に配されてなる前記ハーフトーンマスクまたは前記グレートーンマスクを用いるようにした露光工程と、前記第2絶縁膜を現像する現像工程と、が少なくとも含まれる。第2絶縁膜成膜工程では、感光性材料を用いて第2絶縁膜が成膜される。第2絶縁膜形成工程に含まれる露光工程では、透過領域及び半透過領域を含むハーフトーンマスクまたはグレートーンマスクを用いて第2絶縁膜が露光される。その後、現像工程にて第2絶縁膜が現像されることで、第2絶縁膜端部を有する第2絶縁膜が形成される。このうち、露光工程にて用いられるハーフトーンマスクまたはグレートーンマスクは、少なくとも半透過領域が第2絶縁膜端部の形成予定位置と重畳する位置に配されているので、露光・現像された第2絶縁膜は、第2絶縁膜端部を含む部分の膜厚が、他の部分の膜厚よりも薄くなる。従って、その後に行われる第1絶縁膜形成工程において、第2絶縁膜を介して第1絶縁膜がエッチングすると、第1絶縁膜端部が基板の板面に対してなす傾斜角度がより小さなものとなる。これにより、第1絶縁膜端部の傾斜角度を35°以下に容易に保つことができるので、隣り合う端子配線部間の短絡防止の確実性が一層高いものとなる。
(発明の効果)
 本発明によれば、短絡防止の確実性を向上させることができる。
本発明の実施形態1に係る液晶表示装置を構成する液晶パネルの平面図 液晶パネルを構成するアレイ基板における共通電極の平面配置を表す平面図 液晶パネルの表示領域における断面構成を示す概略断面図 液晶パネルを構成するアレイ基板の表示領域における配線構成を概略的に示す平面図 液晶パネルを構成するCF基板の表示領域における配線構成を概略的に示す平面図 図4のvi-vi線断面図 図4のvii-vii線断面図 液晶パネルを構成するアレイ基板の非表示領域における配線構成を概略的に示す平面図 図8のix-ix線断面図 図8のx-x線断面図 比較実験1に係るゲート絶縁膜端部及び第1層間絶縁膜端部の傾斜角度と、第3金属膜の残渣の有無と、の関係を示す表 液晶パネルを構成するアレイ基板の製造に際してグレートーンマスクを介して第1平坦化膜を露光する露光工程を説明するための図8のix-ix線断面図 液晶パネルを構成するアレイ基板の製造に際して現像工程を経て現像された第1平坦化膜を介してゲート絶縁膜及び第1層間絶縁膜をエッチングするゲート絶縁膜及び第1層間絶縁膜形成工程を説明するための図8のix-ix線断面図 液晶パネルを構成するアレイ基板の製造に際してゲート絶縁膜及び第1層間絶縁膜形成工程を経てパターニングされたゲート絶縁膜及び第1層間絶縁膜を示す図8のix-ix線断面図 液晶パネルを構成するアレイ基板の製造に際して第3金属膜を成膜する第3金属膜成膜工程を説明するための図8のix-ix線断面図 液晶パネルを構成するアレイ基板の製造に際して第3金属膜を成膜する第3金属膜成膜工程を説明するための図8のx-x線断面図 液晶パネルを構成するアレイ基板の製造に際してレジスト形成工程を経てパターニングされたフォトレジストを介して第3金属膜をエッチングするエッチング工程を説明するための図8のix-ix線断面図 液晶パネルを構成するアレイ基板の製造に際してレジスト形成工程を経てパターニングされたフォトレジストを介して第3金属膜をエッチングするエッチング工程を説明するための図8のx-x線断面図 液晶パネルを構成するアレイ基板の製造に際してエッチング工程を経てパターニングされた端子配線部を示す図8のix-ix線断面図 液晶パネルを構成するアレイ基板の製造に際してエッチング工程を経て第3金属膜が除去された状態を示す図8のx-x線断面図 本発明の実施形態2に係る液晶パネルを構成するアレイ基板の非表示領域における配線構成を概略的に示す拡大平面図 図21のxxii-xxii線断面図 図21のxxiii-xxiii線断面図 図21のxxiv-xxiv線断面図 比較実験2に係る第1平坦化膜の膜厚寸法に対する突部の突出寸法の比率と、第3金属膜の残渣の有無と、の関係を示す表 本発明の実施形態3に係る液晶パネルを構成するアレイ基板の非表示領域における配線構成を概略的に示す拡大平面図 図26のxxvii-xxvii線断面図 図26のxxviii-xxviii線断面図 本発明の実施形態4に係る液晶パネルを構成するアレイ基板の製造に際してハーフトーンマスクを介して第1平坦化膜を露光する露光工程を説明するための断面図
 <実施形態1>
 本発明の実施形態1を図1から図20によって説明する。本実施形態では、位置入力機能を備えた液晶表示装置10に備えられる液晶パネル(表示装置、表示パネル)11について例示する。なお、各図面の一部にはX軸、Y軸及びZ軸を示しており、各軸方向が各図面で示した方向となるように描かれている。また、図3,図6及び図7などの上側を表側とし、同図下側を裏側とする。
 液晶表示装置10は、全体として長方形状をなしており、図1に示すように、画像を表示可能な液晶パネル11を備えるとともに、液晶パネル11に対して裏側に配されて液晶パネル11に表示のための光を照射する外部光源であるバックライト装置(照明装置)などを備える。以下では、液晶表示装置10の構成部品に関して、液晶パネル11に関して詳しく説明するものの、バックライト装置などの他の構成部品に関しては周知の通りであるから、詳しい説明は割愛する。
 液晶パネル11は、図1に示すように、全体として縦長な方形状(矩形状)をなしており、その長辺方向における一方の端部側(図1に示す上側)に片寄った位置に画像が表示される表示領域(アクティブエリア)AAが配されるとともに、長辺方向における他方の端部側(図1に示す下側)に片寄った位置に、各種信号などを供給するためのドライバ12及びフレキシブル基板13がそれぞれ取り付けられている。この液晶パネル11において表示領域AA外の領域が、画像が表示されない非表示領域(ノンアクティブエリア)NAAとされ、この非表示領域NAAは、表示領域AAを取り囲む略枠状の領域(後述するCF基板11aにおける額縁部分)と、長辺方向の他方の端部側に確保された領域(後述するアレイ基板11bのうちCF基板11aとは重畳せずに露出する部分)と、からなり、このうちの長辺方向の他方の端部側に確保された領域にドライバ12及びフレキシブル基板13の実装領域(取付領域)が含まれている。液晶パネル11は、その短辺方向がX軸方向と一致し、長辺方向がY軸方向と一致し、さらには板面(表示面)の法線方向がZ軸方向と一致している。また、フレキシブル基板13における液晶パネル11側とは反対側の端部には、信号供給源であるコントロール基板(制御回路基板)14が接続されている。なお、図1では、枠状の一点鎖線が表示領域AAの外形を表しており、当該一点鎖線よりも外側の領域が非表示領域NAAとなっている。
 続いて、液晶パネル11に実装または接続される部材(ドライバ12、フレキシブル基板13及びコントロール基板14)について順次に説明する。ドライバ12は、図1に示すように、内部に駆動回路を有するLSIチップからなるものとされ、コントロール基板14から供給される信号に基づいて作動することで、出力信号を生成し、その出力信号を液晶パネル11の表示領域AAへ向けて出力するものとされる。このドライバ12は、平面に視て横長の方形状をなす(液晶パネル11の短辺に沿って長手状をなす)とともに、液晶パネル11(後述するアレイ基板11b)の非表示領域NAAに対して直接実装され、つまりCOG(Chip On Glass)実装されている。なお、ドライバ12の長辺方向がX軸方向(液晶パネル11の短辺方向)と一致し、同短辺方向がY軸方向(液晶パネル11の長辺方向)と一致している。
 フレキシブル基板13は、図1に示すように、絶縁性及び可撓性を有する合成樹脂材料(例えばポリイミド系樹脂等)からなる基材を備え、その基材上に多数本の配線パターン(図示せず)を有しており、長さ方向についての一方の端部が既述した通りコントロール基板14に接続されるのに対し、他方の端部(他端側)が液晶パネル11(後述するアレイ基板11b)に接続されている。このため、フレキシブル基板13は、液晶表示装置10内では断面形状が略U型となるよう折り返し状に屈曲されている。フレキシブル基板13における長さ方向についての両端部においては、配線パターンが外部に露出して端子部(図示せず)を構成しており、これらの端子部がそれぞれコントロール基板14及び液晶パネル11に対して電気的に接続されている。これにより、コントロール基板14側から供給される信号を液晶パネル11側に伝送することが可能とされている。
 コントロール基板14は、図1に示すように、バックライト装置における裏側に配置される。このコントロール基板14は、紙フェノールないしはガラスエポキシ樹脂製の基板上に、ドライバ12に各種信号を供給するための電子部品が実装されるとともに、図示しない所定のパターンの配線(導電路)が配索形成されている。このコントロール基板14には、フレキシブル基板13の一方の端部(一端側)が図示しないACF(Anisotropic Conductive Film)を介して電気的に且つ機械的に接続されている。
 改めて、液晶パネル11について説明する。液晶パネル11は、図3に示すように、一対の基板11a,11bと、両基板11a,11b間の内部空間に配されて電界印加に伴って光学特性が変化する物質である液晶分子を含む液晶層(媒質層)11cと、を有しており、液晶層11cが両基板11a,11b間に介在する図示しないシール部によって取り囲まれて封止が図られている。一対の基板11a,11bのうち表側(正面側)がCF基板(対向基板)11aとされ、裏側(背面側)がアレイ基板(表示基板、アクティブマトリクス基板、素子基板)11bとされる。CF基板11a及びアレイ基板11bは、いずれもガラス製のガラス基板GSの内面側に各種の膜が積層形成されてなるものとされる。なお、両基板11a,11bの外面側には、それぞれ偏光板11d,11eが貼り付けられている。
 アレイ基板11bの内面側(液晶層11c側、CF基板11aとの対向面側)における表示領域AAには、図4及び図6に示すように、スイッチング素子であるTFT(Thin Film Transistor:表示素子)11f及び画素電極11gが多数個マトリクス状(行列状)に並んで設けられるとともに、これらTFT11f及び画素電極11gの周りには、格子状をなすゲート配線(走査線)11i及びソース配線(データ線、信号線、素子配線部)11jが取り囲むようにして配設されている。ゲート配線11iとソース配線11jとがそれぞれTFT11fのゲート電極11f1とソース電極11f2とに接続され、画素電極11gがTFT11fのドレイン電極11f3に接続されている。そして、TFT11fは、ゲート配線11i及びソース配線11jにそれぞれ供給される各種信号に基づいて駆動され、その駆動に伴って画素電極11gへの電位の供給が制御されるようになっている。このTFT11fは、ドレイン電極11f3とソース電極11f2とを繋ぐチャネル部11f4を有している。なお、本実施形態では、各図面においてゲート配線11iの延在方向がX軸方向と、ソース配線11jの延在方向がY軸方向と、それぞれ一致するものとされている。画素電極11gは、ゲート配線11i及びソース配線11jにより囲まれた方形の領域に配されており、複数本のスリットが形成されている。この画素電極11gは、TFT11fのドレイン電極11f3に対してTFT接続部(素子接続部)11pを介して接続されている。また、アレイ基板11bの内面側には、画素電極11gに加えて共通電極11hが設けられており、両電極11g,11h間に電位差が生じると、液晶層11cには、アレイ基板11bの板面に沿う成分に加えて、アレイ基板11bの板面に対する法線方向の成分を含むフリンジ電界(斜め電界)が印加されるようになっている。つまり、この液晶パネル11は、動作モードがIPS(In-Plane Switching)モードをさらに改良したFFS(Fringe Field Switching)モードとされている。
 アレイ基板11bの内面側には、既知のフォトリソグラフィ法によって各種の膜が積層形成されており、これらの膜について説明する。アレイ基板11bには、図6及び図7に示すように、下層(ガラス基板GS)側から順に第1金属膜(ゲート金属膜)15、ゲート絶縁膜(下層側第1絶縁膜、第1絶縁膜)16、半導体膜17、第2金属膜(ソース金属膜)18、第1層間絶縁膜(上層側第1絶縁膜、第1絶縁膜)19、第1平坦化膜(第2絶縁膜)20、第3金属膜(素子接続金属膜、金属膜)21、第2平坦化膜22、第4金属膜23(位置検出配線金属膜)、第1透明電極膜(下層側透明電極膜)24、第2層間絶縁膜25、第2透明電極膜(上層側透明電極膜)26が積層形成されている。なお、図6及び図7では、第2透明電極膜26のさらに上層側に積層される配向膜11oの図示を省略している。
 第1金属膜15は、例えばチタン(Ti)層/アルミニウム(Al)層/チタン層の3層の積層膜により形成されている。第1金属膜15は、主にゲート配線11iを構成している。ゲート絶縁膜16は、図6及び図7に示すように、少なくとも第1金属膜15の上層側に積層されるものであり、例えば無機材料である酸化珪素(SiO)からなる。ゲート絶縁膜16は、第1金属膜15(ゲート配線11i)と第2金属膜18(ソース配線11j)との間に介在して相互を絶縁している。半導体膜17は、ゲート絶縁膜16の上層側に積層されるものであり、材料として酸化物半導体を用いた薄膜からなるものとされる。半導体膜17は、主にTFT11fのチャネル部11f4を構成している。半導体膜17をなす具体的な酸化物半導体としては、例えば、インジウム(In)、ガリウム(Ga)、亜鉛(Zn)、酸素(O)を含むIn-Ga-Zn-O系半導体(酸化インジウムガリウム亜鉛)が用いられている。ここで、In-Ga-Zn-O系半導体は、In(インジウム)、Ga(ガリウム)、Zn(亜鉛)の三元系酸化物であって、In、Ga及びZnの割合(組成比)は特に限定されず、例えばIn:Ga:Zn=2:2:1、In:Ga:Zn=1:1:1、In:Ga:Zn=1:1:2等を含む。本実施形態では、In、GaおよびZnを1:1:1の割合で含むIn-Ga-Zn-O系半導体を用いる。このような酸化物半導体(In-Ga-Zn-O系半導体)は、アモルファスでもよいが、好ましくは結晶質部分を含む結晶性を有するものとされる。結晶性を有する酸化物半導体としては、例えば、c軸が層面に概ね垂直に配向した結晶質In-Ga-Zn-O系半導体が好ましい。このような酸化物半導体(In-Ga-Zn-O系半導体)の結晶構造は、例えば、特開2012-134475号公報に開示されている。参考のために、特開2012-134475号公報の開示内容の全てを本明細書に援用する。
 第2金属膜18は、図6及び図7に示すように、少なくとも半導体膜17の上層側に積層されるものであり、第1金属膜15と同様に、例えばチタン層/アルミニウム層/チタン層の3層の積層膜により形成されている。第2金属膜18は、主にソース配線11j、ソース電極11f2及びドレイン電極11f3を構成している。第1層間絶縁膜19は、少なくとも第2金属膜18の上層側に積層されるものであり、例えば無機材料である酸化シリコン(SiO)からなる。第1平坦化膜20は、第1層間絶縁膜19の上層側に積層されるものであり、例えば有機樹脂材料であるアクリル系樹脂材料(例えばポリメタクリル酸メチル樹脂(PMMA))からなる。第1層間絶縁膜19及び第1平坦化膜20は、第2金属膜18及び半導体膜17と第3金属膜21との間に介在して相互を絶縁している。第3金属膜21は、少なくとも第1平坦化膜20の上層側に積層されるものであり、第1金属膜15及び第2金属膜18と同様に、例えばチタン層/アルミニウム層/チタン層の3層の積層膜により形成されている。第3金属膜21は、表示領域AAでは主にTFT接続部11pを構成しているが、非表示領域NAAでは後述する入力端子部28及び端子配線部29を構成している。
 第2平坦化膜22は、図6及び図7に示すように、第3金属膜21及び第1平坦化膜20の上層側に積層されるものであり、第1平坦化膜20と同様に、例えば有機樹脂材料であるアクリル系樹脂材料(例えばポリメタクリル酸メチル樹脂(PMMA))からなる。第2平坦化膜22は、第3金属膜21と第4金属膜23及び第1透明電極膜24との間に介在して相互を絶縁している。第4金属膜23は、少なくとも第2平坦化膜22の上層側に積層されるものであり、第1金属膜15、第2金属膜18及び第3金属膜21と同様に、例えばチタン層/アルミニウム層/チタン層の3層の積層膜により形成されている。第4金属膜23は、主に後述する位置検出配線11qを構成している。第1透明電極膜24は、第4金属膜23及び第1平坦化膜20の上層側に積層されるものであり、ITO(Indium Tin Oxide)或いはZnO(Zinc Oxide)といった透明電極材料からなる。第1透明電極膜24は、表示領域AAでは主に共通電極11hを構成しているが、非表示領域NAAでは後述する保護部30を構成している。第2層間絶縁膜25は、少なくとも第1透明電極膜24の上層側に積層されるものであり、無機材料である窒化シリコン(SiN)からなる。第2層間絶縁膜25は、第1透明電極膜24と第2透明電極膜26との間に介在して相互を絶縁している。第2透明電極膜26は、第2層間絶縁膜25の上層側に積層されるものであり、第1透明電極膜24と同様に、ITO(Indium Tin Oxide)或いはZnO(Zinc Oxide)といった透明電極材料からなる。第2透明電極膜26は、主に画素電極11gを構成している。上記した各絶縁膜16,19,20,22,25のうち、第1平坦化膜20及び第2平坦化膜22は、共に有機絶縁膜とされていてその膜厚が他の絶縁膜(無機絶縁膜)16,19,25に比べて厚いものとされ、表面を平坦化する機能を有する。上記した各絶縁膜16,19,20,22,25のうち、第1平坦化膜20及び第2平坦化膜22を除いたゲート絶縁膜16、第1層間絶縁膜19及び第2層間絶縁膜25は、それぞれ無機絶縁膜であり、その膜厚が有機絶縁膜である第1平坦化膜20及び第2平坦化膜22よりも薄いものとされる。
 TFT接続部(素子接続部)11pは、図4に示すように、縦長の方形状をなすとともに、TFT11fのドレイン電極11f3と画素電極11gとの双方に対して平面に視て重畳する平面配置とされている。そして、第1層間絶縁膜19及び第1平坦化膜20のうち、TFT接続部11p及びドレイン電極11f3の双方と重畳する位置には、図7に示すように、第1TFTコンタクトホール(第1素子コンタクトホール)CH1が開口形成されており、この第1TFTコンタクトホールCH1を通して上層側のTFT接続部11pが下層側のドレイン電極11f3に対して接続されている。一方、第2平坦化膜22及び第2層間絶縁膜25のうち、TFT接続部11p及びドレイン電極11f3の双方と重畳し且つ第1TFTコンタクトホールCH1とは非重畳となる位置には、図6に示すように、第2TFTコンタクトホール(第2素子コンタクトホール、素子コンタクトホール)CH2が開口形成されており、この第2TFTコンタクトホールCH2を通して上層側の画素電極11gが下層側のTFT接続部11pに対して接続されている。このように、画素電極11g及びドレイン電極11f3は、その間に4枚の絶縁膜19,20,22,25が介在するものの、その中間に配されるTFT接続部11pを介して相互の接続が図られている。また、共通電極11hのうち、第2TFTコンタクトホールCH2(TFT接続部11pの一部)と重畳する位置には、画素電極11gとの短絡を防止するための開口部OPが形成されている。なお、各絶縁膜16,19,20,22,25は、上記した各コンタクトホールCH1,CH2を除いては、アレイ基板11bの表示領域AAにおけるほぼ全域にわたってベタ状に形成されている。
 一方、CF基板11aのうちの表示領域AAの内面側には、図3及び図5に示すように、アレイ基板11b側の各画素電極11gと対向状をなす位置にカラーフィルタ11kが設けられている。カラーフィルタ11kは、R(赤色),G(緑色),B(青色)の三色の着色部がマトリクス状に繰り返し並んで配列されてなる。マトリクス状に配列されるカラーフィルタ11kの各着色部(各画素PX)の間は、遮光部(ブラックマトリクス)11lによって仕切られている。この遮光部11lによって各着色部を透過する各色の光同士が混ざり合う混色が防がれるようになっている。遮光部11lは、平面に視て格子状をなしていて各着色部の間を仕切る格子状部と、平面に視て枠状(額縁状)をなしていて格子状部を外周側から取り囲む枠状部と、から構成されている。遮光部11lにおける格子状部は、上記したゲート配線11i及びソース配線11jと平面に視て重畳する配置とされる。遮光部11lにおける枠状部は、シール部に倣って延在しており、平面に視て縦長の方形の枠状をなしている。カラーフィルタ11k及び遮光部11lの表面には、オーバーコート膜(平坦化膜)11mが内側に重なって設けられている。なお、当該液晶パネル11においては、カラーフィルタ11kにおける着色部と、それと対向する画素電極11gと、の組によって1つの画素PXが構成されている。画素PXには、カラーフィルタ11kのうちRの着色部を有する赤色画素と、カラーフィルタ11kのうちGの着色部を有する緑色画素と、カラーフィルタ11kのうちBの着色部を有する青色画素と、が含まれている。これら3色の画素PXは、液晶パネル11の板面において行方向(X軸方向)に沿って繰り返し並べて配されることで、画素群を構成しており、この画素群が列方向(Y軸方向)に沿って多数並んで配されている。このように画素PXは、液晶パネル11の表示領域AA内においてマトリクス状に多数が配列されている。また、両基板11a,11bのうち最も内側にあって液晶層11cに接する層としては、液晶層11cに含まれる液晶分子を配向させるための配向膜11n,11oがそれぞれ形成されている。
 ところで、本実施形態に係る液晶パネル11は、既述した通り、画像を表示する表示機能と、表示される画像に基づいて使用者が入力する位置(入力位置)を検出する位置入力機能(位置検出機能)と、を併有しており、このうちの位置入力機能を発揮するためのタッチパネルパターンを内蔵(インセル化)している。このタッチパネルパターンは、いわゆる投影型静電容量方式とされており、その検出方式が自己容量方式とされるものである。タッチパネルパターンは、図2に示すように、一対の基板11a,11bのうちのアレイ基板11bに設けられており、アレイ基板11bにおいてその面内にマトリクス状に並んで配される複数の位置検出電極27から構成されている。位置検出電極27は、アレイ基板11bの表示領域AAに配されている。従って、液晶パネル11における表示領域AAは、入力位置を検出可能なタッチ領域とほぼ一致しており、非表示領域NAAが入力位置を検出不能な非タッチ領域とほぼ一致していることになる。ここで、液晶パネル11の表示領域AAに表示される画像に基づいて使用者が位置入力をしようと液晶パネル11の表面に導電体である指(位置検出体)を近づけると、その指と位置検出電極27との間で静電容量が形成されることになる。これにより、指の近くにある位置検出電極27にて検出される静電容量には指が近づく前の状態から変化が生じ、指から遠くにある位置検出電極27とは異なるものとなるので、それに基づいて入力位置を検出することが可能となる。なお、位置検出電極27は、指以外の導電体に対しても寄生容量を形成する場合もあり得る。
 そして、この位置検出電極27は、アレイ基板11bに設けられた共通電極11hにより構成されている。共通電極11hは、図2に示すように、アレイ基板11bの面内において碁盤目状に分割された複数の分割共通電極11hSからなり、これら複数の分割共通電極11hSの個々が位置検出電極27を構成している。これにより、仮に共通電極11hとは別途に位置検出電極を設けた場合に比べると、構造の簡素化及び低コスト化などを図る上で好適となる。位置検出電極27(分割共通電極11hS)は、X軸方向(行方向)及びY軸方向(列方向)に沿って複数ずつがマトリクス状(行列状)に並んで配されている。位置検出電極27は、平面に視て方形状をなしており、各辺の寸法が数mm程度とされている。従って、位置検出電極27は、平面に視た大きさが画素PX(画素電極11g)よりも大きくなっており、X軸方向及びY軸方向について複数ずつの画素PXに跨る範囲に配置されている。なお、図2は、位置検出電極27の配列を模式的に表したものであり、位置検出電極27の具体的な設置数や配置については図示以外にも適宜に変更可能である。
 複数の位置検出電極(分割共通電極11hS)27には、図2に示すように、複数の位置検出配線11qが接続されている。位置検出配線11qは、表示領域AAにおいてY軸方向、つまりソース配線11jの延在方向(列方向)に沿って直線的に延在しており、接続対象となる位置検出電極27に応じた長さ寸法を有している。つまり、位置検出配線11qは、表示領域AA内に配された一方の端部が接続対象となる位置検出電極27と重畳する配置とされて当該位置検出電極27に接続されるのに対し、非表示領域NAAに配された他方の端部がドライバ12に接続されている。従って、ドライバ12は、画像表示に際してはTFT11fを駆動するのに対し、位置検出に際しては位置検出電極27を駆動するものとされており、表示機能と位置検出機能とを併有している。位置検出配線11qは、既述した通り、第4金属膜23からなるのに対し、位置検出電極27は、共通電極11hでもあり、第1透明電極膜24からなることから、位置検出電極11qは位置検出電極27に対してコンタクトホールを介することなく直接的に接続されている。従って、位置検出配線11qは、接続対象となる位置検出電極27に加えて、その位置検出電極27とドライバ12との間に存在する他の位置検出電極27に対しても接続されている。このように同じ列に属する複数の位置検出電極27(位置検出配線11qの延在方向に沿って並ぶ複数の位置検出電極27)に対して複数の位置検出配線11qが接続される接続態様であっても、同じ列に属する複数の位置検出配線11qの中から位置検出した位置検出配線11qの組み合わせを抽出することで、実際に位置入力された位置検出電極27を特定することができる。また、位置検出配線11qは、図4に示すように、平面に視て所定のソース配線11j(遮光部11l)と重畳し、画素PXとは非重畳となる位置に配されている。これにより、位置検出配線11qによって画素PXの開口率が低下する事態が避けられている。
 続いて、アレイ基板11bにおける非表示領域NAAの構成について説明する。アレイ基板11bにおける非表示領域NAAのうちCF基板11aとは重畳しない非重畳部分には、図1に示すように、フレキシブル基板13の端部及びドライバ12がそれぞれ取り付けられており、フレキシブル基板13の端部がアレイ基板11bにおける短辺方向(X軸方向)に沿った端部に配されるのに対して、ドライバ12がアレイ基板11bにおいてフレキシブル基板13よりも表示領域AA側に位置して配されている。アレイ基板11bにおけるドライバ12の実装領域には、ドライバ12に信号を出力するための出力端子部(図示せず)と、ドライバ12からの信号が入力される入力端子部(端子部)28と、が設けられている。アレイ基板11bにおけるフレキシブル基板13の実装領域には、フレキシブル基板13に接続されるフレキシブル基板用端子部(図示せず)が設けられている。入力端子部28は、他の端子部(出力端子部及びフレキシブル基板用端子部)に比べてY軸方向について表示領域AAに近い配置とされる。
 入力端子部28は、図8に示すように、ドライバ12の実装領域において複数が千鳥状に平面配置されており、次述する端子配線部29に接続されている。端子配線部29は、アレイ基板11bの非表示領域NAAにおいてX軸方向に沿って複数が所定の間隔を空けて並ぶとともにY軸方向に沿って延在しており、一方の端部が各入力端子部28に、他方(表示領域AA側)の端部が各ソース配線11jの端部に、それぞれ接続されている。なお、ソース配線11jは、その大部分が表示領域AAに配されているが、一部(配線重畳部11j1を含む)が非表示領域NAAに至るまで延長されている。入力端子部28及び端子配線部29は、図9に示すように、共にTFT接続部11pと同じ第3金属膜21からなる。従って、端子配線部29は、接続対象であるソース配線11jに対して第1層間絶縁膜19及び第1平坦化膜20を介して上層側に位置している。端子配線部29における入力端子部28側とは反対側の端部と、ソース配線11jにおけるTFT11f側とは反対側の端部と、は、アレイ基板11bの非表示領域NAAにおいて互いに平面に視て重畳する配置とされており、そこがそれぞれ配線重畳部11j1,29aとされる。端子配線部29とソース配線11jとの間に介在する第1層間絶縁膜19及び第1平坦化膜20のうち、端子配線部29及びソース配線11jの配線重畳部11j1,29aと平面に視て重畳する位置には、配線重畳部11j1,29a同士を接続する配線コンタクトホールCH3が設けられている。これにより、ドライバ12から出力された信号が、入力端子部28、端子配線部29及びソース配線11jを介してTFT11fのソース電極11f2に供給されるようになっている。
 これに対し、各絶縁膜16,19,20,22,25は、図8及び図9に示すように、アレイ基板11bの非表示領域NAAにおけるドライバ12及びフレキシブル基板13の実装領域近傍では選択的に除去されており、それらの各端部16a,19a,20a,22a,25aが、Y軸方向について、表示領域AAと、端子部群のうち最も表示領域AAに近い入力端子部28と、の間に位置するものとされる。従って、入力端子部28は、その全域がアレイ基板11bを構成するガラス基板GS上に直接的に設けられるのに対し、端子配線部29は、入力端子部28側の部分がアレイ基板11bを構成するガラス基板GS上に直接的に設けられるものの、残りの部分(ソース配線11j側の部分)が第1層間絶縁膜19及び第1平坦化膜20の上層側に設けられる。つまり、端子配線部29は、入力端子部28側からソース配線11j側に向かう途中で第1層間絶縁膜19及び第1平坦化膜20に乗り上げており、少なくとも第1層間絶縁膜19及び第1平坦化膜20における第1層間絶縁膜端部(第1絶縁膜端部)19a及び第1平坦化膜端部(第2絶縁膜端部)20aを跨ぐ形で配されている。各絶縁膜16,19,20,22,25における各端部16a,19a,20a,22a,25aは、いずれもガラス基板GSの板面に対して傾斜状をなしており、いずれも傾斜角度が0°よりも大きくて鋭角とされている。また、各端部16a,19a,20a,22a,25aは、Z軸方向について下層側(ガラス基板GS側)ほどY軸方向について入力端子部28の近くに配されている。
 端子配線部29における入力端子部28側の部分であって、自身よりも上層側の各絶縁膜22,25とは非重畳となる部分には、図8及び図9に示すように、保護部30が覆う形で設けられている。保護部30は、共通電極11hと同じ第1透明電極膜24からなるものとされ、端子配線部29の上記部分に加えて入力端子部28についても覆っている。ここで、アレイ基板11bの製造に際して第1透明電極膜24を成膜・露光後にウェットエッチングするとき、三層構造の第3金属膜21からなる端子配線部29の一部及び入力端子部28におけるアルミニウム層がチタン層よりもエッチング液によってエッチングされ易いため、端子配線部29の一部及び入力端子部28におけるアルミニウム層がチタン層よりも細くなる欠陥、つまりサイドシフトが生じることが懸念される。その点、上記のように保護部30によって端子配線部29の一部及び入力端子部28が覆われていれば、成膜・露光された第1透明電極膜24をウェットエッチングするときに、端子配線部29の一部及び入力端子部28が保護部30によってエッチング液から保護されるので、端子配線部29及び入力端子部28にサイドシフトが生じることが避けられる。
 ところで、本実施形態に係るアレイ基板11bの製造に際しては、ゲート絶縁膜16及び第1層間絶縁膜19は、その上層側に積層された第1平坦化膜20をマスクとして利用してパターニングされるので、ゲート絶縁膜端部16a及び第1層間絶縁膜端部19aが第1平坦化膜端部20aよりもガラス基板GSの板面に対してなす傾斜角度が相対的に大きくなる傾向にある。一方、アレイ基板11bの製造に際しては、複数の端子配線部29は、第1平坦化膜20の上層側に積層される第3金属膜21を、フォトレジスト(レジスト)Rを介してエッチングすることで形成されている(図17及び図18を参照)。ここで、第1平坦化膜20の上層側に積層される第3金属膜21のうち、ゲート絶縁膜端部16a及び第1層間絶縁膜端部19aと重畳する部分は、第1平坦化膜端部20aと重畳する部分に比べると、上記した傾斜角度の差に起因してエッチングにより除去され難くなっている。第3金属膜21のうち、ゲート絶縁膜端部16a及び第1層間絶縁膜端部19aと重畳する部分が除去されずに残留すると、隣り合う端子配線部29間が短絡されることが懸念される。
 また、上記のように端子配線部29が部分的にゲート絶縁膜16、第1層間絶縁膜19及び第1平坦化膜20に乗り上げる構成においては、アレイ基板11bの製造に際して端子配線部29となる第3金属膜21を成膜した後に露光を行うとき、露光ムラが生じるおそれがある。具体的には、第3金属膜21の露光工程では、端子配線部29のうちのゲート絶縁膜16、第1層間絶縁膜19及び第1平坦化膜20とは非重畳となる部分(ガラス基板GS上に直接載る部分)に焦点を合わせて露光が行われるため、端子配線部29のうちのゲート絶縁膜16、第1層間絶縁膜19及び第1平坦化膜20と重畳する部分(ゲート絶縁膜16、第1層間絶縁膜19及び第1平坦化膜20に乗り上げる部分)に焦点が合わずに露光ムラが発生し、それに起因して端子配線部29のうちの第ゲート絶縁膜16、第1層間絶縁膜19及び第1平坦化膜20と重畳する部分が、図8に示すように、ゲート絶縁膜16、第1層間絶縁膜19及び第1平坦化膜20とは非重畳となる部分よりも相対的に太くなる傾向にある。そうなると、隣り合う端子配線部29の間の間隔は、ゲート絶縁膜16、第1層間絶縁膜19及び第1平坦化膜20とは非重畳となる部分よりもゲート絶縁膜16、第1層間絶縁膜19及び第1平坦化膜20と重畳する部分の方が狭いものとなるため、上記のように第3金属膜21の残渣がゲート絶縁膜端部16a及び第1層間絶縁膜19aと重畳する部分に生じると、隣り合う端子配線部29間がより短絡され易くなってしまうのである。
 そこで、本実施形態では、ゲート絶縁膜16及び第1層間絶縁膜19は、図9及び図10に示すように、ゲート絶縁膜端部16a及び第1層間絶縁膜端部19aにおけるガラス基板GSの板面に対する傾斜角度が0°よりも大きく且つ35°以下とされている。このような構成によれば、複数の端子配線部29をパターニングするに際して、第1平坦化膜20の上層側に積層される第3金属膜21のうち、ゲート絶縁膜端部16a及び第1層間絶縁膜端部19aと重畳する部分がエッチングにより除去され易くなる。これにより、隣り合う端子配線部29におけるゲート絶縁膜端部16a及び第1層間絶縁膜端部19aと重畳する部分の間に第3金属膜21が残留し難いものとなり、もって隣り合う端子配線部29間が短絡される事態が生じ難いものとされる。しかも、ゲート絶縁膜16及び第1層間絶縁膜19は、ゲート絶縁膜端部16a及び第1層間絶縁膜端部19aにおけるガラス基板GSの板面に対する傾斜角度が全域にわたって0°よりも大きく且つ35°以下とされているので、複数の端子配線部29をパターニングするに際して、第1平坦化膜20の上層側に積層される第3金属膜21のうち、ゲート絶縁膜端部16a及び第1層間絶縁膜端部19aと重畳する部分の全域がエッチングにより除去され易くなる。これにより、隣り合う端子配線部29におけるゲート絶縁膜端部16a及び第1層間絶縁膜端部19aの全域と重畳する部分の間に第3金属膜21が残留し難いものとなるので、仮にガラス基板GSの板面に対する傾斜角度が0°よりも大きく且つ35°以下となるのがゲート絶縁膜端部16a及び第1層間絶縁膜端部19aの一部とされた場合に比べると、隣り合う端子配線部29間の短絡防止の確実性が一層高いものとなる。また、ゲート絶縁膜端部16a及び第1層間絶縁膜端部19aにおけるガラス基板GSの板面に対する傾斜角度は、ほぼ等しいものとされる。
 第1平坦化膜20は、図9及び図10に示すように、その膜厚が2段階で変化するものとされており、相対的に膜厚が厚い第1膜厚部20Aと、第1膜厚部20Aに対してY軸方向について入力端子部28側に配されるとともに第1平坦化膜端部20aを含んでいて相対的に膜厚が薄い第2膜厚部20Bと、から構成される。このように、第2膜厚部20Bが第1膜厚部20Aよりも膜厚が薄くされることで、仮に第1平坦化膜20の膜厚を全域にわたって第1膜厚部20Aと同じにした場合に比べると、第2膜厚部20Bに含まれる第1平坦化膜端部20aがガラス基板GSの板面に対してなす傾斜角度が小さくなる。従って、アレイ基板11bの製造に際して第1平坦化膜20をマスクとして利用してゲート絶縁膜16及び第1層間絶縁膜19がパターニングされると、ゲート絶縁膜端部16a及び第1層間絶縁膜端部19aがガラス基板GSの板面に対してなす傾斜角度をより小さくすることができる。これにより、ゲート絶縁膜端部16a及び第1層間絶縁膜端部19aの傾斜角度を0°よりも大きく且つ35°以下に容易に保つことができるので、隣り合う端子配線部29間の短絡防止の確実性が一層高いものとなる。
 次に、ゲート絶縁膜16及び第1層間絶縁膜19のゲート絶縁膜端部16a及び第1層間絶縁膜端部19aがガラス基板GSの板面に対してなす傾斜角度を変化させたとき、第3金属膜21のうちゲート絶縁膜端部16a及び第1層間絶縁膜端部19aと重畳する部分における残留の有無がどのように変化するかに関して知見を得るべく、以下の比較実験1を行った。この比較実験1では、ゲート絶縁膜端部16a及び第1層間絶縁膜端部19aにおけるガラス基板GSの板面に対してなす傾斜角度が54°の場合を比較例1とし、40°の場合を比較例2とし、35°の場合を実施例1とし、13°の場合を実施例2とし、5°の場合を実施例3とし、2°の場合を実施例4としている。そして、比較実験1では、これら各比較例及び各実施例に係る各アレイ基板11bにおいて第3金属膜21を成膜・パターニングした後に、ゲート絶縁膜端部16a及び第1層間絶縁膜端部19aと重畳する位置に第3金属膜21が残留しているか否かを検査した。実験結果は、図11に示される表の通りである。比較例1,2では、それぞれ第3金属膜21の残留が確認されたが、実施例1~4では、いずれも第3金属膜21の残留が確認されなかった。このような実験結果から、ゲート絶縁膜端部16a及び第1層間絶縁膜端部19aにおけるガラス基板GSの板面に対してなす傾斜角度が35°を超えると、ゲート絶縁膜端部16a及び第1層間絶縁膜端部19aと重畳する位置に第3金属膜21が残留して隣り合う端子配線部29間が短絡されるおそれがあるものの、同傾斜角度が35°以下であれば(但し、0°は含まない。傾斜角度をθとしたとき、「0°<θ≦35°」となり、特に「0°<θ≦2°を含む条件。)、ゲート絶縁膜端部16a及び第1層間絶縁膜端部19aと重畳する位置に第3金属膜21が残留せず、隣り合う端子配線部29間の短絡が防止される確実性が十分に高くなっている、と言える。
 本実施形態に係る液晶パネル11は以上のような構造であり、続いてその製造方法及び作用について説明する。本実施形態に係る液晶パネル11は、それぞれ別途に製造したCF基板11a及びアレイ基板11bを貼り合わせることで製造されている。以下、液晶パネル11を構成するアレイ基板11bの製造方法について詳しく説明する。
 アレイ基板11bの製造方法は、第1金属膜15を成膜してゲート配線11i及びゲート電極11f1などを形成する第1金属膜形成工程と、ゲート絶縁膜16を成膜するゲート絶縁膜成膜工程(下層側第1絶縁膜成膜工程、第1絶縁膜成膜工程)と、半導体膜17を成膜してチャネル部11f4などを形成する半導体膜形成工程と、第2金属膜18を成膜してソース配線11j、ソース電極11f2及びドレイン電極11f3などを形成する第2金属膜形成工程と、第1層間絶縁膜19を成膜する第1層間絶縁膜成膜工程(上層側第1絶縁膜成膜工程、第1絶縁膜成膜工程)と、第1平坦化膜20を成膜する第1平坦化膜成膜工程(第2絶縁膜成膜工程)と、第1平坦化膜20をパターニングして第1平坦化膜端部20aを形成する第1平坦化膜形成工程(第2絶縁膜形成工程)と、第1平坦化膜20をマスクとしてゲート絶縁膜16及び第1層間絶縁膜19をパターニングするゲート絶縁膜及び第1層間絶縁膜形成工程(第1絶縁膜形成工程)と、第3金属膜(金属膜)21を成膜する第3金属膜成膜工程(金属膜成膜工程)と、第3金属膜21をパターニングして少なくとも端子配線部29を形成する端子配線部形成工程と、を少なくとも備える。なお、本実施形態では、第3金属膜21よりも上層側の各膜22~26に係る工程については、説明を省略している。
 アレイ基板11bの製造方法に含まれるゲート絶縁膜成膜工程では、ガラス基板GSの板面及び第1金属膜15の上層側にゲート絶縁膜16を成膜している。第1層間絶縁膜成膜工程では、先行してガラス基板GS上に形成されたゲート絶縁膜16、半導体膜17及び第2金属膜18の上層側に第1層間絶縁膜19を成膜している。第1層間絶縁膜19は、アレイ基板11bにおける表示領域AAと非表示領域NAAとに跨る形でほぼ全域にわたってベタ状に成膜される。第1平坦化膜成膜工程では、第1層間絶縁膜19の上層側にポジ型の感光性材料からなる第1平坦化膜20を成膜している。第1平坦化膜20は、第1層間絶縁膜19と同様に、アレイ基板11bにおける表示領域AAと非表示領域NAAとに跨る形でほぼ全域にわたってベタ状に成膜されている。
 続いて行われる第1平坦化膜形成工程には、ポジ型の感光性材料からなる第1平坦化膜20を、フォトマスクであるグレートーンマスクGMを介して露光する露光工程と、露光された第1平坦化膜20を現像する現像工程と、が含まれている。このうち、露光工程で用いられるグレートーンマスクGMは、図12に示すように、透明なガラス基材GMGSと、ガラス基材GMGSの板面に形成されて光源からの露光光を遮光する遮光膜GMBMと、からなる。この遮光膜GMBMには、露光装置の解像度以上となる開口部GMBMaと、露光装置の解像度以下となるスリットGMBMbとが形成されている。遮光膜GMBMは、ベタ状の第1平坦化膜20のうち第1膜厚部20Aの形成予定位置と重畳する位置に形成されているのに対し、開口部GMBMaは、ベタ状の第1平坦化膜20のうち、パターニング後の第1平坦化膜20とは非重畳となる位置(第1平坦化膜端部20aよりも入力端子部28側の部分及び配線コンタクトホールCH3の形成予定位置など)に形成されている。なお、同様の開口部が図示しない第2TFTコンタクトホールCH2(図6及び図7を参照)の形成予定位置と重畳する位置にも形成されている。この開口部GMBMaは、露光光の透過率がほぼ100%とされる透過領域TAとされる。一方、スリットGMBMbは、ベタ状の第1平坦化膜20のうち第2膜厚部20Bの形成予定位置と重畳する位置に形成されている。つまり、スリットGMBMbは、上記開口部GMBMaに対してY軸方向について表示領域AA側に隣り合う位置に配されており、複数本が間隔を空けて並んで配されている。これらのスリットGMBMb群は、露光光の透過率が例えば10%~70%程度とされる半透過領域HTAとされる。
 このような構成のグレートーンマスクGMを用いて行われる露光工程では、グレートーンマスクGMを介して光源からの露光光である紫外線がベタ状の第1平坦化膜20に照射されると、第1平坦化膜20のうち開口部GMBMa(透過領域TA)と重畳する部分では照射光量が相対的に多くなるのに対し、スリットGMBMb群(半透過領域HTA)と重畳する部分では照射光量が相対的に少なくなる。従って、引き続いて現像工程を行うと、第1平坦化膜20は、図13に示すように、第2膜厚部20Bの膜厚が相対的に薄く、第1膜厚部20Aの膜厚が相対的に厚くなる。このように、1回の露光工程を行うことで、膜厚が異なる部分を有する第1平坦化膜20を形成することができるので、製造に要する時間が短く済む効果が得られる。現像工程を終えてパターニングされた第1平坦化膜20は、第1平坦化膜端部20aがガラス基板GSの板面に対して傾斜状をなしている。第1平坦化膜端部20aは、相対的に膜厚が薄い第2膜厚部20Bの一部であることから、仮に第1平坦化膜20の膜厚を全域にわたって第1膜厚部20Aの膜厚と同じに揃えた場合に比べると、ガラス基板GSの板面に対する傾斜角度が小さなものとなっている。
 ゲート絶縁膜及び第1層間絶縁膜形成工程では、図13に示すように、第1平坦化膜20をマスクとしてベタ状のゲート絶縁膜16及び第1層間絶縁膜19をエッチングするようにしている。ベタ状のゲート絶縁膜16及び第1層間絶縁膜19のうち、第1平坦化膜20と重畳する部分(第1平坦化膜20により覆われる部分)については、エッチングされずに残存するものの、第1平坦化膜20とは非重畳となる部分(第1平坦化膜20により覆われない部分)については、図14に示すように、エッチングされて除去されるようになっている。つまり、エッチングされたゲート絶縁膜16及び第1層間絶縁膜19には、第1平坦化膜20の平面形状が転写される。ゲート絶縁膜及び第1層間絶縁膜形成工程を終えてパターニングされたゲート絶縁膜16及び第1層間絶縁膜19は、ゲート絶縁膜端部16a及び第1層間絶縁膜端部19aがガラス基板GSの板面に対して傾斜状をなしている。ここで、ゲート絶縁膜端部16a及び第1層間絶縁膜端部19aは、第1平坦化膜20のうち相対的に膜厚が薄い第2膜厚部20Bにおける第1平坦化膜端部20aと重畳していることから、仮に第1平坦化膜20の膜厚を全域にわたって第1膜厚部20Aの膜厚と同じに揃えた場合に比べると、ガラス基板GSの板面に対する傾斜角度が小さなものとなる。これにより、ゲート絶縁膜端部16a及び第1層間絶縁膜端部19aは、ガラス基板GSの板面に対する傾斜角度が第1平坦化膜端部20aよりは大きくなるものの、35°以下に容易に保つことができる。
 第3金属膜成膜工程では、図15及び図16に示すように、第1平坦化膜20の上層側に第3金属膜21が成膜される。第3金属膜21は、アレイ基板11bにおける表示領域AAと非表示領域NAAとに跨る形でほぼ全域にわたってベタ状に成膜されている。続いて行われる端子配線部形成工程には、ベタ状の第3金属膜21の上層側にフォトレジストRをパターニングするレジスト形成工程と、フォトレジストRを介して第3金属膜21をエッチングするエッチング工程と、フォトレジストRを剥離するレジスト剥離工程と、が少なくとも含まれている。レジスト形成工程では、ベタ状の第3金属膜21の上層側にフォトレジストRを塗布し、そのフォトレジストRを所定のフォトマスクを介して露光しその後露光されたフォトレジストRを現像することで、図17及び図18に示すように、フォトレジストRのパターニングを行う。パターニングされて第3金属膜21上に残されたフォトレジストRの形成範囲は、端子配線部29などの形成範囲と一致するものとされる。
 エッチング工程では、フォトレジストRをマスクとして利用してベタ状の第3金属膜21をエッチングしている。エッチング工程を終えた後、レジスト剥離工程を経てフォトレジストRが剥離される。ベタ状の第3金属膜21のうち、フォトレジストRと重畳する部分(フォトレジストRにより覆われる部分)については、エッチングされずに残存するものの、フォトレジストRとは非重畳となる部分(フォトレジストRにより覆われない部分)については、図19に示すように、エッチングされて除去されるようになっている。つまり、エッチングされた第3金属膜21には、フォトレジストRの平面形状が転写されることとなり、それにより、少なくとも端子配線部29が形成される。このエッチング工程では、ドライエッチングを行うのが好ましいものとされる。ここで、ベタ状の第3金属膜21において隣り合う端子配線部29の間に配される部分は、図18に示すように、フォトレジストRにより覆われることがないので、エッチング工程においてエッチングにより除去されることになる。しかし、第3金属膜21において隣り合う端子配線部29の間に配される部分のうち、ゲート絶縁膜端部16a及び第1層間絶縁膜端部19aと重畳する部分は、ゲート絶縁膜端部16a及び第1層間絶縁膜端部19aがガラス基板GSの板面に対して傾斜状をなしているため、エッチングにより除去されずに残留してしまうことが懸念される。その点、ゲート絶縁膜16及び第1層間絶縁膜19は、ゲート絶縁膜端部16a及び第1層間絶縁膜端部19aがガラス基板GSの板面に対してなす傾斜角度が0°よりも大きく且つ35°以下とされているので、図20に示すように、第3金属膜21において隣り合う端子配線部29の間に配される部分のうち、ゲート絶縁膜端部16a及び第1層間絶縁膜端部19aと重畳する部分がエッチングにより良好に除去されるようになっている。これにより、隣り合う端子配線部29の間に第3金属膜21が除去されずに残留する事態が生じ難いものとなり、もって隣り合う端子配線部29間の短絡防止の確実性が高いものとなる。なお、この端子配線部形成工程では、端子配線部29と共にTFT接続部11p(図6及び図7を参照)などについても同時に形成されている。
 続いて、液晶パネル11の作用について説明する。本実施形態に係る液晶表示装置10は、位置入力機能を備えているので、その使用者は、液晶パネル11の表示領域AAに表示される画像に基づいて指により位置入力を行うことができる。液晶パネル11のアレイ基板11bに備えられる共通電極11hは、位置検出電極27でもあるため、表示時にはドライバ12によって画素電極11gの電位に対する基準となる共通電位(基準電位)が印加されるのに対し、位置検出時にはドライバ12によって指との間で静電容量を形成するための電位が印加されるようになっている。つまり、ドライバ12は、一単位期間を表示期間と位置検出期間とに分けて液晶パネル11の駆動を制御している。
 表示期間においては、ドライバ12から各ゲート配線11iに走査信号が、各ソース配線11jにデータ信号(画像信号)が、各位置検出配線11qに共通電位信号が、それぞれ供給されるようになっている。このうち、ドライバ12から出力されるデータ信号は、図4及び図8に示すように、各入力端子部28及び各端子配線部29を介して各ソース配線11jに伝送されるようになっている。各ゲート配線11iに供給される走査信号によって選択された行に属する各TFT11fがONされると、各ソース配線11jに供給されるデータ信号に応じた電圧がTFT11fのチャネル部11f4を介して画素電極11gに印加される。各位置検出配線11qに供給される共通電位信号によって共通電極11hの各分割共通電極11hSには、同一の共通電位が同じタイミングでもって一括して印加される。各画素電極11gと共通電極11hとの電位差に基づいて各画素PXでは所定の階調でもって表示が行われ、もって液晶パネル11の表示領域AAには所定の画像が表示される。
 位置検出期間においては、ドライバ12から各位置検出配線11qに位置検出駆動信号が供給されるようになっている。このとき、液晶表示装置10の使用者が液晶パネル11の表示領域AA内に指でもって位置入力を行った場合には、その指に近い位置検出電極27と指との間に静電容量が形成される。つまり、指に近い位置検出電極27は、指との間で静電容量を形成するので、指から遠い位置検出電極27よりも静電容量が大きなものとなる。ドライバ12において各位置検出配線11qを介して各位置検出電極27の静電容量が検出されると、ドライバ12は、その検出した静電容量の中から変化が生じたものを抽出し、変化が生じた静電容量を伝送した位置検出配線11qに基づいて入力位置に係る位置情報を取得する。これにより、使用者の指による入力位置を検出することができる。
 以上説明したように本実施形態のアレイ基板(表示基板)11bは、画像を表示可能な表示領域AAと表示領域AAを取り囲む形で外周側に配される非表示領域NAAとに区分されるガラス基板(基板)GSと、非表示領域NAAに配される複数の入力端子部(端子部)28と、表示領域AAと非表示領域NAAとに跨る形で配されて端部であるゲート絶縁膜端部16a及び第1層間絶縁膜端部19a(第1絶縁膜端部)が複数の入力端子部28と表示領域AAとの間に配されるゲート絶縁膜16及び第1層間絶縁膜19(第1絶縁膜)であって、ゲート絶縁膜端部16a及び第1層間絶縁膜端部19aがガラス基板GSの板面に対して傾斜状をなしていて少なくとも一部における傾斜角度が35°以下とされるゲート絶縁膜16及び第1層間絶縁膜19と、表示領域AAと非表示領域NAAとに跨る形でゲート絶縁膜16及び第1層間絶縁膜19の上層側に配されて端部である第1平坦化膜端部(第2絶縁膜端部)20aが複数の入力端子部28と表示領域AAとの間に配される第1平坦化膜(第2絶縁膜)20であって、第1平坦化膜端部20aがガラス基板GSの板面に対して傾斜状をなしていてその傾斜角度がゲート絶縁膜端部16a及び第1層間絶縁膜端部19aの傾斜角度よりも大きい第1平坦化膜20と、少なくとも非表示領域NAAにて第1平坦化膜20の上層側に配される第3金属膜(金属膜)21からなりゲート絶縁膜端部16a及び第1層間絶縁膜端部19a及び第1平坦化膜端部20aを跨ぎつつ複数の入力端子部28に接続される複数の端子配線部29と、を備える。
 このように、非表示領域NAAに配される複数の入力端子部28に接続される複数の端子配線部29は、第1平坦化膜20の上層側に配されて入力端子部28と表示領域AAとの間に位置するゲート絶縁膜端部16a及び第1層間絶縁膜端部19a及び第1平坦化膜端部20aを跨ぐ形で配されている。第1平坦化膜20の第1平坦化膜端部20aは、ゲート絶縁膜16及び第1層間絶縁膜19のゲート絶縁膜端部16a及び第1層間絶縁膜端部19aに比べると、ガラス基板GSの板面に対する傾斜角度が大きくなっており、このような構成は、例えば当該アレイ基板11bの製造に際してゲート絶縁膜16及び第1層間絶縁膜19が第1平坦化膜20をマスクとして利用してパターニングされる場合になり易い傾向にある。これに対し、当該アレイ基板11bの製造に際して複数の端子配線部29をパターニングする際に、例えば第1平坦化膜20の上層側に複数の端子配線部29となる第3金属膜21を成膜し、その成膜された第3金属膜21を、フォトレジストRを介してエッチングする場合には、第3金属膜21のうち、ガラス基板GSの板面に対する傾斜角度が相対的に大きなゲート絶縁膜端部16a及び第1層間絶縁膜端部19aと重畳する部分がエッチングにより除去され難い傾向にあり、当該部分が残留すると隣り合う端子配線部29間が短絡されることが懸念される。
 その点、ゲート絶縁膜16及び第1層間絶縁膜19は、ゲート絶縁膜端部16a及び第1層間絶縁膜端部19aの少なくとも一部におけるガラス基板GSの板面に対する傾斜角度が35°以下とされているから、複数の端子配線部29をパターニングするに際して、複数の端子配線部29となる第3金属膜21のうちゲート絶縁膜端部16a及び第1層間絶縁膜端部19aの少なくとも一部と重畳する部分がエッチングにより除去され易くなる。これにより、隣り合う端子配線部29におけるゲート絶縁膜端部16a及び第1層間絶縁膜端部19aの少なくとも一部と重畳する部分の間に第3金属膜21が残留し難いものとなり、もって隣り合う端子配線部29間が短絡される事態が生じ難いものとされる。
 また、第1平坦化膜20は、第1膜厚部20Aと、第1膜厚部20Aに対して入力端子部28側に配されるとともに第1平坦化膜端部20aを含んでいて第1膜厚部20Aよりも膜厚が薄い第2膜厚部20Bと、から構成される。このようにすれば、第2膜厚部20Bが第1膜厚部20Aよりも膜厚が薄くされることで、仮に第1平坦化膜20の膜厚を全域にわたって第1膜厚部20Aと同じにした場合に比べると、第2膜厚部20Bに含まれる第1平坦化膜端部20aがガラス基板GSの板面に対してなす傾斜角度が小さくなる。従って、例えば当該アレイ基板11bの製造に際して第1平坦化膜20をマスクとして利用してゲート絶縁膜16及び第1層間絶縁膜19がパターニングされると、ゲート絶縁膜端部16a及び第1層間絶縁膜端部19aがガラス基板GSの板面に対してなす傾斜角度をより小さくすることができる。これにより、ゲート絶縁膜端部16a及び第1層間絶縁膜端部19aの傾斜角度を35°以下に容易に保つことができるので、隣り合う端子配線部29間の短絡防止の確実性が一層高いものとなる。
 また、ゲート絶縁膜16及び第1層間絶縁膜19は、ゲート絶縁膜端部16a及び第1層間絶縁膜端部19aがガラス基板GSの板面に対してなす傾斜角度が全域にわたって35°以下とされる。このようにすれば、ゲート絶縁膜16及び第1層間絶縁膜19は、ゲート絶縁膜端部16a及び第1層間絶縁膜端部19aの全域におけるガラス基板GSの板面に対する傾斜角度が35°以下とされているから、複数の端子配線部29をパターニングするに際して、複数の端子配線部29となる第3金属膜21のうちゲート絶縁膜端部16a及び第1層間絶縁膜端部19aの全域と重畳する部分がエッチングにより除去され易くなる。これにより、隣り合う端子配線部29におけるゲート絶縁膜端部16a及び第1層間絶縁膜端部19aの全域と重畳する部分の間に第3金属膜21が残留し難いものとなる。従って、仮にガラス基板GSの板面に対する傾斜角度が35°以下となるのがゲート絶縁膜端部16a及び第1層間絶縁膜端部19aの一部とされた場合に比べると、隣り合う端子配線部29間の短絡防止の確実性が一層高いものとなる。
 また、本実施形態の液晶パネル(表示装置)11は、上記したアレイ基板11bと、アレイ基板11bと対向する形で配されるCF基板(対向基板)11aと、を備える。このような構成の液晶パネル11によれば、アレイ基板11bにおける短絡防止の確実性が高いものとされているから、動作信頼性などに優れる。
 また、本実施形態のアレイ基板11bの製造方法は、画像を表示可能な表示領域AAと表示領域AAを取り囲む形で外周側に配される非表示領域NAAとに区分されて非表示領域NAAに複数の入力端子部28が配されるガラス基板GSに、表示領域AAと非表示領域NAAとに跨る形でゲート絶縁膜16及び第1層間絶縁膜19を成膜するゲート絶縁膜成膜工程及び第1層間絶縁膜成膜工程(第1絶縁膜成膜工程)と、表示領域AAと非表示領域NAAとに跨る形でゲート絶縁膜16及び第1層間絶縁膜19の上層側に第1平坦化膜20を成膜する第1平坦化膜成膜工程(第2絶縁膜成膜工程)と、第1平坦化膜20を、端部である第1平坦化膜端部20aが複数の入力端子部28と表示領域AAとの間にてガラス基板GSの板面に対して傾斜状をなすよう形成する第1平坦化膜形成工程(第2絶縁膜形成工程)と、第1平坦化膜20を介してゲート絶縁膜16及び第1層間絶縁膜19をエッチングし、端部であるゲート絶縁膜端部16a及び第1層間絶縁膜端部19aが複数の入力端子部28と表示領域AAとの間にてガラス基板GSの板面に対して傾斜状をなしていて少なくとも一部における傾斜角度が第1平坦化膜端部20aの傾斜角度よりも大きく且つ35°以下となるよう形成するゲート絶縁膜及び第1層間絶縁膜形成工程(第1絶縁膜形成工程)と、表示領域AAと非表示領域NAAとに跨る形で第1平坦化膜20の上層側に第3金属膜21を成膜する第3金属膜成膜工程(金属膜成膜工程)と、第3金属膜21の上層側にフォトレジスト(レジスト)Rを形成するレジスト形成工程と、フォトレジストRを介して第3金属膜21をエッチングし、ゲート絶縁膜端部16a及び第1層間絶縁膜端部19a及び第1平坦化膜端部20aを跨ぎつつ複数の入力端子部28に接続される複数の端子配線部29を形成する端子配線部形成工程と、を少なくとも備える。
 まず、ゲート絶縁膜成膜工程及び第1層間絶縁膜成膜工程では、ガラス基板GSにおいて表示領域AAと非表示領域NAAとに跨る形でゲート絶縁膜16及び第1層間絶縁膜19が成膜され、その後第1平坦化膜成膜工程では、ガラス基板GSにおいて表示領域AAと非表示領域NAAとに跨る形でゲート絶縁膜16及び第1層間絶縁膜19の上層側に第1平坦化膜20が成膜される。第1平坦化膜成膜工程では、第1平坦化膜端部20aが複数の入力端子部28と表示領域AAとの間にてガラス基板GSの板面に対して傾斜状をなすよう第1平坦化膜20が形成されるので、その後に行われるゲート絶縁膜形成工程及び第1層間絶縁膜形成工程では、第1平坦化膜20を介してゲート絶縁膜16及び第1層間絶縁膜19がエッチングされる。このとき、ゲート絶縁膜16及び第1層間絶縁膜19のゲート絶縁膜端部16a及び第1層間絶縁膜端部19aは、第1平坦化膜端部20aよりもガラス基板GSの板面に対する傾斜角度が大きくなるものの、少なくとも一部におおける同傾斜角度は35°以下とされる。その後、第3金属膜成膜工程を経て表示領域AAと非表示領域NAAとに跨る形で第1平坦化膜20の上層側に第3金属膜21が成膜されたら、レジスト形成工程を経て第3金属膜21の上層側にフォトレジストRが形成される。続いて、端子配線部形成工程では、フォトレジストRを介して第3金属膜21がエッチングされると、ゲート絶縁膜端部16a及び第1層間絶縁膜端部19a及び第1平坦化膜端部20aを跨ぎつつ複数の入力端子部28に接続される複数の端子配線部29が形成される。
 ここで、端子配線部形成工程にて第3金属膜21から端子配線部29を形成するに際して、フォトレジストRを介して第3金属膜21がエッチングされるとき、第3金属膜21のうち、ガラス基板GSの板面に対する傾斜角度が相対的に大きなゲート絶縁膜端部16a及び第1層間絶縁膜端部19aと重畳する部分がエッチングにより除去され難い傾向にあり、当該部分が残留すると隣り合う端子配線部29間が短絡されることが懸念される。その点、ゲート絶縁膜16及び第1層間絶縁膜19は、ゲート絶縁膜形成工程及び第1層間絶縁膜形成工程にてゲート絶縁膜端部16a及び第1層間絶縁膜端部19aの少なくとも一部におけるガラス基板GSの板面に対する傾斜角度が35°以下とされているから、端子配線部形成工程にて第3金属膜21から端子配線部29を形成する際に、第3金属膜21のうちゲート絶縁膜端部16a及び第1層間絶縁膜端部19aの少なくとも一部と重畳する部分がエッチングにより除去され易くなる。これにより、隣り合う端子配線部29におけるゲート絶縁膜端部16a及び第1層間絶縁膜端部19aの少なくとも一部と重畳する部分の間に第3金属膜21が残留し難いものとなり、もって隣り合う端子配線部29間が短絡される事態が生じ難いものとされる。
 また、第1平坦化膜成膜工程では、第1平坦化膜20が感光性材料を用いて成膜されており、第1平坦化膜形成工程には、フォトマスクとして透過領域TA及び半透過領域HTAを含むグレートーンマスクGMを用いて第1平坦化膜20を露光する露光工程であって、少なくとも半透過領域HTAが第1平坦化膜端部20aの形成予定位置と重畳する位置に配されてなるグレートーンマスクGMを用いるようにした露光工程と、第1平坦化膜20を現像する現像工程と、が少なくとも含まれる。
 第1平坦化膜成膜工程では、感光性材料を用いて第1平坦化膜20が成膜される。第1平坦化膜形成工程に含まれる露光工程では、透過領域TA及び半透過領域HTAを含むグレートーンマスクGMを用いて第1平坦化膜20が露光される。その後、現像工程にて第1平坦化膜20が現像されることで、第1平坦化膜端部20aを有する第1平坦化膜20が形成される。このうち、露光工程にて用いられるグレートーンマスクGMは、少なくとも半透過領域HTAが第1平坦化膜端部20aの形成予定位置と重畳する位置に配されているので、露光・現像された第1平坦化膜20は、第1平坦化膜端部20aを含む部分の膜厚が、他の部分の膜厚よりも薄くなる。従って、その後に行われるゲート絶縁膜形成工程及び第1層間絶縁膜形成工程において、第1平坦化膜20を介してゲート絶縁膜16及び第1層間絶縁膜19がエッチングすると、ゲート絶縁膜端部16a及び第1層間絶縁膜端部19aがガラス基板GSの板面に対してなす傾斜角度がより小さなものとなる。これにより、ゲート絶縁膜端部16a及び第1層間絶縁膜端部19aの傾斜角度を35°以下に容易に保つことができるので、隣り合う端子配線部29間の短絡防止の確実性が一層高いものとなる。
 <実施形態2>
 本発明の実施形態2を図21から図25によって説明する。この実施形態2では、ゲート絶縁膜116、第1層間絶縁膜119及び第1平坦化膜120に突部31を設けるようにしたものを示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
 本実施形態に係るアレイ基板111bにおけるゲート絶縁膜116、第1層間絶縁膜119及び第1平坦化膜120には、図21に示すように、X軸方向について隣り合う端子配線部129の間に配されてY軸方向に沿って入力端子部128側に向けて突出する突部31がゲート絶縁膜端部116a、第1層間絶縁膜端部119a及び第1平坦化膜端部120aに設けられている。突部31は、X軸方向について隣り合う端子配線部129間の中央位置に配されており、図21に示す左側に隣り合う端子配線部129までの距離と、同図右側に隣り合う端子配線部129までの距離と、がほぼ等しいものとされる。複数ずつの突部31及び端子配線部129は、X軸方向に沿って間隔を空けて交互に並ぶ形で配されている。突部31は、Y軸方向について突出基端側から突出先端側に向けて(入力端子部128に近づくほど)幅寸法が小さくなるよう先細り状の平面形状を有しており、具体的には平面に視て三角形状をなしている。なお、本実施形態では、上記のような突部31を設けるのに伴って、第1平坦化膜120の膜厚が上記した実施形態1に記載した第1膜厚部20Aの膜厚とほぼ同じとなるよう全域にわたって概ね一定とされている。
 このように突部31は、突出先端側ほど幅狭とされているので、図22から図24に示すように、ガラス基板GSの板面に対する傾斜角度が、ゲート絶縁膜端部116a、第1層間絶縁膜端部119a及び第1平坦化膜端部120aにおいて突部31が非形成とされた部分における同傾斜角度よりも小さく且つ35°以下(0°よりは大きい)となっている。詳しくは、アレイ基板111bの製造に際してゲート絶縁膜116及び第1層間絶縁膜119に先行してパターニングされる第1平坦化膜120において、第1平坦化膜端部120aは、突部31の形成部分(図23)が、突部31の非形成部分(図22及び図24)よりもガラス基板GSの板面に対する傾斜角度が小さなものとなる。従って、この第1平坦化膜120をマスクとして利用してパターニングされるゲート絶縁膜116及び第1層間絶縁膜119において、ゲート絶縁膜端部116a及び第1層間絶縁膜端部119aは、突部31の形成部分(図23)が、突部31の非形成部分(図22及び図24)よりもガラス基板GSの板面に対する傾斜角度が小さなものとなり、容易に35°以下とすることができる。そして、端子配線部129となる第3金属膜121をパターニングする際には、図23に示すように、少なくともゲート絶縁膜端部116a及び第1層間絶縁膜端部119aにおける突部31の形成部分には第3金属膜121が残留し難いものとなっている。ここで、仮に、突部31の非形成部分においてガラス基板GSの板面に対する傾斜角度が35°を上回り、図24に示すように、当該非形成部分に第3金属膜121が残留した場合でも、突部31の形成部分においてガラス基板GSの板面に対する傾斜角度が35°以下とされることで、図23に示すように、当該形成部分には第3金属膜121が残留し難いものとされているから、残留した第3金属膜121が隣り合う端子配線部129の間に跨る形態となる事態が生じ難いものとされる。これにより、隣り合う端子配線部129間の短絡防止の確実性が十分に高いものとなる。しかも、ゲート絶縁膜端部116a、第1層間絶縁膜端部119a及び第1平坦化膜端部120aにおける隣り合う端子配線部129間の延面距離が突部31の分だけ長くなるので、ゲート絶縁膜端部116a、第1層間絶縁膜端部119a及び第1平坦化膜端部120a付近に端子配線部129を構成する第3金属膜121の残渣が生じることになっても、第3金属膜121の残渣が隣り合う端子配線部129間に跨る形で生じ難いものとなる。
 さらに好ましくは、突部31は、図21及び図23に示すように、突出基端から突出先端までの突出寸法を「L」とし、第1平坦化膜端部120aの膜厚寸法を「T」としたとき、膜厚寸法Tを突出寸法Lにより除した比率、つまり「T/L」が0よりも大きく且つ0.2以下とされている。ここで、比率T/Lを変化させたとき、第3金属膜121のうち突部31と重畳する部分における残留の有無がどのように変化するかに関して知見を得るべく、以下の比較実験2を行った。この比較実験2では、比率T/Lが0.33の場合を比較例1とし、0.25の場合を比較例2とし、0.2の場合を実施例1とし、0.13の場合を実施例2とし、0.07の場合を実施例3としている。そして、比較実験2では、これら各比較例及び各実施例に係る各アレイ基板111bにおいて第3金属膜121を成膜・パターニングした後に、突部31と重畳する位置に第3金属膜121が残留しているか否かを検査した。実験結果は、図25に示される表の通りである。比較例1,2では、それぞれ第3金属膜121の残留が確認されたが、実施例1~3では、いずれも第3金属膜121の残留が確認されなかった。このような実験結果から、比率T/Lが0.2を超えると、突部31と重畳する位置に第3金属膜121が残留して隣り合う端子配線部129間が短絡されるおそれがあるものの、比率T/Lが0よりも大きく且つ0.2以下であれば、突部31と重畳する位置に第3金属膜121が残留せず、隣り合う端子配線部129間の短絡が防止される確実性が十分に高くなっている、と言える。
 以上説明したように本実施形態によれば、ゲート絶縁膜116及び第1層間絶縁膜119におけるゲート絶縁膜端部116a及び第1層間絶縁膜端部119aには、隣り合う端子配線部129の間に配されて入力端子部128側に向けて突出する突部31が設けられており、ゲート絶縁膜端部116a及び第1層間絶縁膜端部119aは、少なくとも突部31がガラス基板GSの板面に対して傾斜状をなしていてその傾斜角度が35°以下とされる。このようにすれば、ゲート絶縁膜端部116a及び第1層間絶縁膜端部119aのうち少なくとも突部31におけるガラス基板GSの板面に対する傾斜角度が35°以下とされているから、複数の端子配線部129をパターニングするに際して、複数の端子配線部129となる第3金属膜121のうちゲート絶縁膜端部116a及び第1層間絶縁膜端部119aのうち少なくとも突部31と重畳する部分がエッチングにより除去され易くなり、もって隣り合う端子配線部129間が短絡される事態が生じ難いものとされる。しかも、ゲート絶縁膜端部116a及び第1層間絶縁膜端部119aにおける隣り合う端子配線部129間の延面距離が突部31の分だけ長くなるので、仮にゲート絶縁膜端部116a及び第1層間絶縁膜端部119aのうち突部31が形成されない部分に端子配線部129となる第3金属膜121が残留しても、第3金属膜121の残渣が隣り合う端子配線部129間に跨る形で生じ難いものとなる。
 また、突部31は、突出基端から突出先端までの突出寸法Lにて第1平坦化膜端部120aの膜厚寸法Tを除した比率T/Lが0.2以下とされる。このようにすれば、仮に突部31の突出寸法Lにて第1平坦化膜端部120aの膜厚寸法Tを除した比率T/Lが0.2を超えると、ゲート絶縁膜端部116a及び第1層間絶縁膜端部119a付近に端子配線部129となる第3金属膜121が残留し易くなり、隣り合う端子配線部129間の短絡が発生し易い傾向にあるものの、上記のように同比率T/Lが0.2以下とされることで、ゲート絶縁膜端部116a及び第1層間絶縁膜端部119a付近に端子配線部129となる第3金属膜121が残留し難くなり、隣り合う端子配線部129間の短絡が発生し難いものとなる。
 <実施形態3>
 本発明の実施形態3を図26から図28によって説明する。この実施形態3では、上記した実施形態1,2を組み合わせるようにしたものを示す。なお、上記した実施形態1,2と同様の構造、作用及び効果について重複する説明は省略する。
 本実施形態に係るアレイ基板211bは、図26及び図27に示すように、第1平坦化膜220が、第1膜厚部220Aと、第1膜厚部220Aよりも薄い膜厚で第1平坦化膜端部220aを有する第2膜厚部220Bと、から構成されているのに加えて、ゲート絶縁膜216、第1層間絶縁膜219及び第1平坦化膜220に突部231が設けられている。このような構成によれば、ゲート絶縁膜216及び第1層間絶縁膜219のゲート絶縁膜端部216a及び第1層間絶縁膜端部219aにおけるガラス基板GSの板面に対してなす傾斜角度を全域にわたって0°よりも大きく且つ35°以下とすることができるのに加えて、ゲート絶縁膜端部216a及び第1層間絶縁膜端部219aにおける突部231の形成部分におけるガラス基板GSの板面に対してなす傾斜角度を、上記した実施形態2に記載したものよりもさらに小さくすることができる。これにより、隣り合う端子配線部229間の短絡防止の確実性が一層高いものとなる。
 <実施形態4>
 本発明の実施形態4を図29によって説明する。この実施形態4では、上記した実施形態1から露光工程にて用いるフォトマスクをハーフトーンマスクHMに変更したものを示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
 本実施形態に係るアレイ基板311bの製造方法では、第1平坦化膜形成工程に含まれる成膜工程にて第1平坦化膜320をポジ型の感光性材料により成膜し、露光工程にてフォトマスクとしてハーフトーンマスクHMを用いるようにしている。ハーフトーンマスクHMは、図29に示すように、透明なガラス基材HMGSと、ガラス基材HMGSの板面に形成されて光源からの露光光を遮光する遮光膜HMBMと、ガラス基材HMGSの板面に形成されて光源からの露光光を所定の透過率でもって透過する半透過膜HMHTと、からなる。遮光膜HMBMは、露光光の透過率がほぼ0%とされており、そのうち、ベタ状の第1平坦化膜320においてパターニング後の第1平坦化膜320とは非重畳となる位置に加えて第2膜厚部320Bの形成予定位置に開口部HMBMaが形成されている。半透過膜HMHTは、遮光膜HMBMに対してガラス基材HMGS側とは反対側に積層される形で形成されており、露光光の透過率が例えば10%~70%程度とされている。半透過膜HMHTのうち、ベタ状の第1平坦化膜320においてパターニング後の第1平坦化膜320とは非重畳となる位置には、開口部HMHTaが形成されている。つまり、ハーフトーンマスクHMのガラス基材HMGSのうち、第1平坦化膜320における第2膜厚部320Bの形成予定位置と重畳する位置には、遮光膜HMBMが存在せず、半透過膜HMHTのみが存在しており、ここが露光光の透過率が例えば10%~70%程度とされる半透過領域HTAとされる。半透過領域HTAは、遮光膜HMBMの開口部HMBMaのうち、半透過膜HMHTの開口部HMHTaとは非重畳となる範囲とされる。これに対し、半透過膜HMHTの開口部HMHTaは、露光光の透過率がほぼ100%とされる透過領域TAとされる。
 このような構成のハーフトーンマスクHMを用いて行われる露光工程では、ハーフトーンマスクHMを介して光源からの露光光である紫外線がベタ状の第1平坦化膜320に照射されると、第1平坦化膜320のうち半透過膜HMHTの開口部HMHTa(透過領域TA)と重畳する部分では照射光量が相対的に多くなるのに対し、遮光膜HMBMの開口部HMBMaのうち、半透過膜HMHTの開口部HMHTaとは非重畳となる範囲(半透過領域HTA)と重畳する部分では照射光量が相対的に少なくなる。従って、引き続いて現像工程を行うと、第1平坦化膜320は、第2膜厚部320Bの膜厚が相対的に薄く、第1膜厚部320Aの膜厚が相対的に厚くなる。このように、1回の露光工程を行うことで、膜厚が異なる部分を有する第1平坦化膜320を形成することができるので、製造に要する時間が短く済む効果が得られる。
 以上説明したように本実施形態によれば、第1平坦化膜成膜工程では、第1平坦化膜320が感光性材料を用いて成膜されており、第1平坦化膜形成工程には、フォトマスクとして透過領域TA及び半透過領域HTAを含むハーフトーンマスクHMを用いて第1平坦化膜320を露光する露光工程であって、少なくとも半透過領域HTAが第1平坦化膜端部320aの形成予定位置と重畳する位置に配されてなるハーフトーンマスクHMを用いるようにした露光工程と、第1平坦化膜320を現像する現像工程と、が少なくとも含まれる。
 第1平坦化膜成膜工程では、感光性材料を用いて第1平坦化膜320が成膜される。第1平坦化膜形成工程に含まれる露光工程では、透過領域TA及び半透過領域HTAを含むハーフトーンマスクHMを用いて第1平坦化膜320が露光される。その後、現像工程にて第1平坦化膜320が現像されることで、第1平坦化膜端部320aを有する第1平坦化膜320が形成される。このうち、露光工程にて用いられるハーフトーンマスクHMは、少なくとも半透過領域HTAが第1平坦化膜端部320aの形成予定位置と重畳する位置に配されているので、露光・現像された第1平坦化膜320は、第1平坦化膜端部320aを含む部分の膜厚が、他の部分の膜厚よりも薄くなる。従って、その後に行われるゲート絶縁膜形成工程及び第1層間絶縁膜形成工程において、第1平坦化膜320を介してゲート絶縁膜316及び第1層間絶縁膜319がエッチングすると、ゲート絶縁膜端部及び第1層間絶縁膜端部がガラス基板GSの板面に対してなす傾斜角度がより小さなものとなる。これにより、ゲート絶縁膜端部及び第1層間絶縁膜端部の傾斜角度を0°よりも大きく且つ35°以下に容易に保つことができるので、隣り合う端子配線部間の短絡防止の確実性が一層高いものとなる。
 <他の実施形態>
 本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
 (1)上記した各実施形態では、端子配線部がTFT接続部と同じ第3金属膜からなる場合を示したが、端子配線部が位置検出配線と同じ第4金属膜からなる構成であっても構わない。
 (2)上記した各実施形態では、入力端子部がTFT接続部と同じ第3金属膜からなる場合を示したが、入力端子部が位置検出配線と同じ第4金属膜からなる構成、入力端子部がソース配線などと同じ第2金属膜からなる構成、入力端子部がゲート配線などと同じ第1金属膜からなる構成、などとすることも可能である。
 (3)上記した各実施形態では、端子配線部がソース配線に接続される場合を示したが、端子配線部がゲート配線や位置検出配線などのソース配線以外の配線に接続される構成であっても構わない。
 (4)上記した各実施形態では、第1平坦化膜の下層側に第1層間絶縁膜が積層される構成を示したが、第1層間絶縁膜を省略することも可能である。
 (5)上記した実施形態2,3では、突部の平面形状が三角形とされた場合を示したが、突部の平面形状は三角形以外にも台形状、円形状(半円形状)、楕円形状(半楕円形状)、方形状、五角形以上の多角形などであってもよい。
 (6)上記した実施形態1,3の変形例として、第1平坦化膜を構成する感光性材料をネガ型とすることも可能である。その場合は、ハーフトーンマスクまたはグレートーンマスクにおける透過領域と遮光領域とを、実施形態1,3に記載したものとは逆にすればよい。
 (7)上記した各実施形態では、使用者が自身の指によって位置入力を行う場合を示したが、タッチペンなど指以外の位置入力体でもって位置入力することも可能である。
 (8)上記した各実施形態では、位置検出電極が共通電極と共用化された場合を示したが、共通電極とは別途に位置検出電極を設けることも可能である。
 (9)上記した各実施形態では、タッチパネルパターン(位置検出電極及び位置検出配線など)が液晶パネルに内蔵されたインセルタイプを示したが、いわゆるオンセルタイプやアウトセルタイプの液晶パネルであっても構わない。特に、アウトセルタイプの液晶パネルにおいては、液晶パネルが位置検出機能(タッチパネルパターン)を持つことがないものとされる。
 (10)上記した各実施形態では、位置検出機能(タッチパネルパターン)を備えた液晶表示装置を示したが、位置検出機能を持たない液晶表示装置にも本発明は適用可能である。
 (11)上記した各実施形態では、平面形状が長方形とされる液晶パネルについて示したが、平面形状が正方形、円形、楕円形などとされる液晶パネルにも本発明は適用可能である。
 (12)上記した各実施形態では、ドライバが液晶パネルのアレイ基板に対してCOG実装される場合を示したが、ドライバがフレキシブル基板に対してCOF(Chip On Film)実装される構成であってもよい。
 (13)上記した各実施形態では、TFTのチャネル部を構成する半導体膜が酸化物半導体材料からなる場合を例示したが、それ以外にも、例えばポリシリコン(多結晶化されたシリコン(多結晶シリコン)の一種であるCGシリコン(Continuous Grain Silicon))やアモルファスシリコンを半導体膜の材料として用いることも可能である。
 (14)上記した各実施形態では、動作モードがFFSモードとされた液晶パネルについて例示したが、それ以外にもIPS(In-Plane Switching)モードやVA(Vertical Alignment:垂直配向)モードなどの他の動作モードとされた液晶パネルについても本発明は適用可能である。
 (15)上記した各実施形態では、液晶パネルのカラーフィルタが赤色、緑色及び青色の3色構成とされたものを例示したが、赤色、緑色及び青色の各着色部に、黄色の着色部を加えて4色構成としたカラーフィルタを備えたものにも本発明は適用可能である。
 (16)上記した各実施形態では、一対の基板間に液晶層が挟持された構成とされる液晶パネルについて例示したが、一対の基板間に液晶材料以外の機能性有機分子を挟持した表示パネルについても本発明は適用可能である。
 (17)上記した各実施形態では、液晶パネルのスイッチング素子としてTFTを用いたが、TFT以外のスイッチング素子(例えば薄膜ダイオード(TFD))を用いた液晶パネルにも適用可能であり、カラー表示する液晶パネル以外にも、白黒表示する液晶パネルにも適用可能である。
 (18)上記した各実施形態では、液晶パネルを例示したが、他の種類の表示パネル(PDP(プラズマディスプレイパネル)、有機ELパネル、EPD(電気泳動ディスプレイパネル)、MEMS(Micro Electro Mechanical Systems)表示パネルなど)にも本発明は適用可能である。
 (19)上記した実施形態1の比較実験1では、ゲート絶縁膜端部及び第1層間絶縁膜端部の傾斜角度を2°,5°,13°,35°とした各実施例での実験結果を例示したが、ゲート絶縁膜端部及び第1層間絶縁膜端部の傾斜角度を0°より大きくて2°より小さい範囲とした場合や、2°より大きくて5°より小さい範囲とした場合や、5°より大きくて13°より小さい範囲とした場合や、13°より大きくて35°より小さい範囲とした場合であっても同様の「残渣無」との実験結果が得られる可能性が高く、ゲート絶縁膜端部及び第1層間絶縁膜端部の傾斜角度を上記のような各範囲とした構成を採ることも可能である。
 (20)上記した実施形態2の比較実験2では、比率T/Lを0.2,0.13,0.07とした各実施例での実験結果を例示したが、比率T/Lを0.2より小さくて0.13より大きい範囲とした場合や0.13より小さくて0.07より大きい範囲とした場合や0.07より小さくて0より大きい範囲とした場合であっても同様の「残渣無」との実験結果が得られる可能性が高く、比率T/Lを上記のような各範囲とした構成を採ることも可能である。
 11...液晶パネル(表示装置)、11a...CF基板(対向基板)、11b,111b,211b,311b...アレイ基板(表示基板)、16,116,216...ゲート絶縁膜(第1絶縁膜)、16a,116a,216a...ゲート絶縁膜端部(第1絶縁膜端部)、19,119,219...第1層間絶縁膜(第1絶縁膜)、19a,119a,219a...第1層間絶縁膜端部(第1絶縁膜端部)、20,120,220,320...第1平坦化膜(第2絶縁膜)、20a,120a,220a,320a...第1平坦化膜端部(第2絶縁膜端部)、20A,220A,320A...第1膜厚部、20B,220B,320B...第2膜厚部、21,121...第3金属膜(金属膜)、28,128...入力端子部(端子部)、29,129,229...端子配線部、31,231...突部、AA...表示領域、GM...グレートーンマスク、GS...ガラス基板(基板)、HM...ハーフトーンマスク、HTA...半透過領域、L...突出寸法、NAA...非表示領域、R...フォトレジスト(レジスト)、T...膜厚寸法、TA...透過領域

Claims (8)

  1.  画像を表示可能な表示領域と前記表示領域を取り囲む形で外周側に配される非表示領域とに区分される基板と、
     前記非表示領域に配される複数の端子部と、
     前記表示領域と前記非表示領域とに跨る形で配されて端部である第1絶縁膜端部が複数の前記端子部と前記表示領域との間に配される第1絶縁膜であって、前記第1絶縁膜端部が前記基板の板面に対して傾斜状をなしていて少なくとも一部における傾斜角度が35°以下とされる第1絶縁膜と、
     前記表示領域と前記非表示領域とに跨る形で前記第1絶縁膜の上層側に配されて端部である第2絶縁膜端部が複数の前記端子部と前記表示領域との間に配される第2絶縁膜であって、前記第2絶縁膜端部が前記基板の板面に対して傾斜状をなしていてその傾斜角度が前記第1絶縁膜端部の傾斜角度よりも大きい第2絶縁膜と、
     少なくとも前記非表示領域にて前記第2絶縁膜の上層側に配される金属膜からなり前記第1絶縁膜端部及び前記第2絶縁膜端部を跨ぎつつ複数の前記端子部に接続される複数の端子配線部と、を備える表示基板。
  2.  前記第2絶縁膜は、第1膜厚部と、前記第1膜厚部に対して前記端子部側に配されるとともに前記第2絶縁膜端部を含んでいて前記第1膜厚部よりも膜厚が薄い第2膜厚部と、から構成される請求項1記載の表示基板。
  3.  前記第1絶縁膜は、前記第1絶縁膜端部が前記基板の板面に対してなす傾斜角度が全域にわたって35°以下とされる請求項1または請求項2記載の表示基板。
  4.  前記第1絶縁膜における前記第1絶縁膜端部には、隣り合う前記端子配線部の間に配されて前記端子部側に向けて突出する突部が設けられており、
     前記第1絶縁膜端部は、少なくとも前記突部が前記基板の板面に対して傾斜状をなしていてその傾斜角度が35°以下とされる請求項1から請求項3のいずれか1項に記載の表示基板。
  5.  前記突部は、突出基端から突出先端までの突出寸法にて前記第2絶縁膜端部の膜厚寸法を除した比率が0.2以下とされる請求項4記載の表示基板。
  6.  請求項1から請求項5のいずれか1項に記載された表示基板と、前記表示基板と対向する形で配される対向基板と、を備える表示装置。
  7.  画像を表示可能な表示領域と前記表示領域を取り囲む形で外周側に配される非表示領域とに区分されて前記非表示領域に複数の端子部が配される基板に、前記表示領域と前記非表示領域とに跨る形で第1絶縁膜を成膜する第1絶縁膜成膜工程と、
     前記表示領域と前記非表示領域とに跨る形で前記第1絶縁膜の上層側に第2絶縁膜を成膜する第2絶縁膜成膜工程と、
     前記第2絶縁膜を、端部である第2絶縁膜端部が複数の前記端子部と前記表示領域との間にて前記基板の板面に対して傾斜状をなすよう形成する第2絶縁膜形成工程と、
     前記第2絶縁膜を介して前記第1絶縁膜をエッチングし、端部である第1絶縁膜端部が複数の前記端子部と前記表示領域との間にて前記基板の板面に対して傾斜状をなしていて少なくとも一部における傾斜角度が前記第2絶縁膜端部の傾斜角度よりも大きく且つ35°以下となるよう形成する第1絶縁膜形成工程と、
     前記表示領域と前記非表示領域とに跨る形で前記第2絶縁膜の上層側に金属膜を成膜する金属膜成膜工程と、
     前記金属膜の上層側にレジストを形成するレジスト形成工程と、
     前記レジストを介して前記金属膜をエッチングし、前記第1絶縁膜端部及び前記第2絶縁膜端部を跨ぎつつ複数の前記端子部に接続される複数の端子配線部を形成する端子配線部形成工程と、を少なくとも備える表示基板の製造方法。
  8.  前記第2絶縁膜成膜工程では、前記第2絶縁膜が感光性材料を用いて成膜されており、
     前記第2絶縁膜形成工程には、
     フォトマスクとして透過領域及び半透過領域を含むハーフトーンマスクまたはグレートーンマスクを用いて前記第2絶縁膜を露光する露光工程であって、少なくとも前記半透過領域が第2絶縁膜端部の形成予定位置と重畳する位置に配されてなる前記ハーフトーンマスクまたは前記グレートーンマスクを用いるようにした露光工程と、
     前記第2絶縁膜を現像する現像工程と、が少なくとも含まれる請求項7記載の表示基板の製造方法。
PCT/JP2016/082381 2015-11-06 2016-11-01 表示基板、表示装置及び表示基板の製造方法 WO2017077995A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017548762A JP6510067B2 (ja) 2015-11-06 2016-11-01 表示基板、表示装置及び表示基板の製造方法
CN201680062000.1A CN108352139A (zh) 2015-11-06 2016-11-01 显示基板、显示装置以及显示基板的制造方法
US15/772,086 US20180314099A1 (en) 2015-11-06 2016-11-01 Display board, display device, and method of producing display board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015218417 2015-11-06
JP2015-218417 2015-11-06

Publications (1)

Publication Number Publication Date
WO2017077995A1 true WO2017077995A1 (ja) 2017-05-11

Family

ID=58662891

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/082381 WO2017077995A1 (ja) 2015-11-06 2016-11-01 表示基板、表示装置及び表示基板の製造方法

Country Status (4)

Country Link
US (1) US20180314099A1 (ja)
JP (1) JP6510067B2 (ja)
CN (1) CN108352139A (ja)
WO (1) WO2017077995A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018230440A1 (ja) * 2017-06-14 2018-12-20 シャープ株式会社 表示基板及び表示装置
WO2020044729A1 (ja) * 2018-08-30 2020-03-05 株式会社ジャパンディスプレイ 表示装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6917873B2 (ja) * 2017-11-24 2021-08-11 株式会社ジャパンディスプレイ 表示装置
WO2020049690A1 (ja) * 2018-09-06 2020-03-12 シャープ株式会社 アクティブマトリクス基板の製造方法及びアクティブマトリクス基板
CN112740309B (zh) * 2018-09-21 2022-09-06 夏普株式会社 显示装置
CN110137385A (zh) * 2019-04-09 2019-08-16 深圳市华星光电半导体显示技术有限公司 有机发光二极管显示面板及其制造方法
CN110098246A (zh) * 2019-05-30 2019-08-06 武汉华星光电半导体显示技术有限公司 Oled显示面板及光罩
JP7442419B2 (ja) * 2020-10-29 2024-03-04 東京エレクトロン株式会社 有機elパネルの製造方法
US11252822B1 (en) * 2020-11-16 2022-02-15 Himax Technologies Limited Flexible printed circuit board and display apparatus having the same
CN114460773B (zh) * 2022-01-27 2023-09-26 武汉华星光电技术有限公司 一种待切割显示面板、显示面板和显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289864A (ja) * 2001-03-27 2002-10-04 Toshiba Corp 薄膜トランジスタおよびその製造方法
JP2005108824A (ja) * 2003-08-29 2005-04-21 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の作製方法
JP2009080279A (ja) * 2007-09-26 2009-04-16 Hitachi Displays Ltd 液晶表示装置
JP2009186982A (ja) * 2008-01-09 2009-08-20 Seiko Epson Corp 電気光学装置および電子機器
WO2010026679A1 (ja) * 2008-09-08 2010-03-11 シャープ株式会社 表示装置及びその製造方法
WO2010137206A1 (ja) * 2009-05-29 2010-12-02 シャープ株式会社 アクティブマトリクス基板及びそれを備えた表示装置
JP2015087600A (ja) * 2013-10-31 2015-05-07 株式会社ジャパンディスプレイ 液晶表示装置
WO2015178059A1 (ja) * 2014-05-22 2015-11-26 シャープ株式会社 接続配線

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3305235B2 (ja) * 1997-07-01 2002-07-22 松下電器産業株式会社 アクティブ素子アレイ基板
JP2001035808A (ja) * 1999-07-22 2001-02-09 Semiconductor Energy Lab Co Ltd 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法
US6903377B2 (en) * 2001-11-09 2005-06-07 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
JP2003161957A (ja) * 2001-11-26 2003-06-06 Toshiba Corp 液晶表示装置及びその製造方法
KR100741962B1 (ko) * 2003-11-26 2007-07-23 삼성에스디아이 주식회사 평판표시장치
US8629960B2 (en) * 2008-10-02 2014-01-14 Sharp Kabushiki Kaisha Display device substrate, display device substrate manufacturing method, display device, liquid crystal display device, liquid crystal display device manufacturing method and organic electroluminescent display device
EP2458577B1 (en) * 2009-07-24 2017-03-01 Sharp Kabushiki Kaisha Method for manufacturing thin film transistor substrate

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289864A (ja) * 2001-03-27 2002-10-04 Toshiba Corp 薄膜トランジスタおよびその製造方法
JP2005108824A (ja) * 2003-08-29 2005-04-21 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の作製方法
JP2009080279A (ja) * 2007-09-26 2009-04-16 Hitachi Displays Ltd 液晶表示装置
JP2009186982A (ja) * 2008-01-09 2009-08-20 Seiko Epson Corp 電気光学装置および電子機器
WO2010026679A1 (ja) * 2008-09-08 2010-03-11 シャープ株式会社 表示装置及びその製造方法
WO2010137206A1 (ja) * 2009-05-29 2010-12-02 シャープ株式会社 アクティブマトリクス基板及びそれを備えた表示装置
JP2015087600A (ja) * 2013-10-31 2015-05-07 株式会社ジャパンディスプレイ 液晶表示装置
WO2015178059A1 (ja) * 2014-05-22 2015-11-26 シャープ株式会社 接続配線

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018230440A1 (ja) * 2017-06-14 2018-12-20 シャープ株式会社 表示基板及び表示装置
WO2020044729A1 (ja) * 2018-08-30 2020-03-05 株式会社ジャパンディスプレイ 表示装置
US11822396B2 (en) 2018-08-30 2023-11-21 Japan Display Inc. Display device

Also Published As

Publication number Publication date
JP6510067B2 (ja) 2019-05-08
US20180314099A1 (en) 2018-11-01
CN108352139A (zh) 2018-07-31
JPWO2017077995A1 (ja) 2018-08-09

Similar Documents

Publication Publication Date Title
WO2017077995A1 (ja) 表示基板、表示装置及び表示基板の製造方法
WO2017077994A1 (ja) 表示基板及び表示装置
KR101085136B1 (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
JP5336102B2 (ja) Tft基板
KR101139522B1 (ko) 반투과형 박막 트랜지스터 기판 및 그 제조 방법
WO2013105566A1 (ja) タッチパネルおよびタッチパネル付き表示装置
WO2017077997A1 (ja) 表示基板及び表示装置
US10797082B2 (en) Thin film transistor array substrate and method of producing the same
JP6596048B2 (ja) アライメントマーク付き基板の製造方法
JP2010128418A (ja) 液晶表示装置及びその製造方法
CN110312963B (zh) 带位置输入功能的显示装置
KR101323477B1 (ko) 액정표시장치 및 그 제조 방법
KR20130030975A (ko) 액정표시장치
JP2009151285A (ja) 液晶表示装置及びその製造方法
KR102410396B1 (ko) 수평 전계형 액정 표시장치 및 그 제조방법
KR101266396B1 (ko) 컬러필터 기판, 이를 갖는 표시패널, 및 이의 제조방법
KR20080060889A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101273630B1 (ko) 횡전계 방식 액정표시장치 및 그 제조방법
CN108701432B (zh) 显示面板用基板的制造方法
KR102090600B1 (ko) 박막트랜지스터 어레이 기판의 제조 방법
KR20080054629A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
CN111580315B (zh) 有源矩阵基板和具备其的液晶显示装置
KR20100010286A (ko) 액정표시장치 및 그 제조방법
KR20080054783A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR102574600B1 (ko) 표시장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16862055

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017548762

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15772086

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16862055

Country of ref document: EP

Kind code of ref document: A1