JP2009080279A - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP2009080279A
JP2009080279A JP2007249252A JP2007249252A JP2009080279A JP 2009080279 A JP2009080279 A JP 2009080279A JP 2007249252 A JP2007249252 A JP 2007249252A JP 2007249252 A JP2007249252 A JP 2007249252A JP 2009080279 A JP2009080279 A JP 2009080279A
Authority
JP
Japan
Prior art keywords
insulating film
organic insulating
hole
film
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007249252A
Other languages
English (en)
Other versions
JP4485559B2 (ja
Inventor
Hideo Tanabe
英夫 田辺
Masaru Takahata
勝 高畠
Manabu Yamashita
学 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Priority to JP2007249252A priority Critical patent/JP4485559B2/ja
Priority to US12/232,791 priority patent/US7760281B2/en
Priority to CN200810166378.3A priority patent/CN101398589B/zh
Publication of JP2009080279A publication Critical patent/JP2009080279A/ja
Application granted granted Critical
Publication of JP4485559B2 publication Critical patent/JP4485559B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements

Abstract

【課題】ＴＦＴ基板に有機パッシベーション膜を用いた液晶表示装置において、配向膜削り屑が端子部に入りこんで導通不良を引き起こす現象を対策する。
【解決手段】映像信号線１０７が端子部まで延在している。映像信号線１０７は端子部以外は無機パッシベーション膜１０８および有機パッシベーション膜１０９によって覆われている。端子部は導通をとるために有機パッシベーション膜１０９および無機パッシベーション膜１０８に端子部スルーホールが形成されている。端子部は映像信号線１０７を保護するためにＩＴＯ膜１２０によって覆われている。端子部スルーホールでの有機パッシベーション膜１０９のテーパ角θを３５度以下とし、かつ、端子部スルーホール周辺の有機パッシベーション膜１０９の厚さを３００ｎｍ〜６００ｎｍとすることによって配向膜の削り屑が端子部に入り込むことを防止し、導通不良を防ぐ。
【選択図】図１

Description

本発明は表示装置に係り、特に端子部の接続の信頼性を向上した液晶表示装置に関する。
液晶表示装置では画素電極および薄膜トランジスタ（ＴＦＴ）等がマトリクス状に形成されたＴＦＴ基板と画素電極に対応する場所にカラーフィルタ等が形成された対向基板とを有し、ＴＦＴ基板と対向基板の間に液晶が挟持されている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。
ＴＦＴ基板には、縦方向に延在し、横方向に配列した映像信号線と、横方向に延在して縦方向に配列した走査線とが存在し、映像信号線と走査線とで囲まれた領域に画素が形成される。画素は主として画素電極とスイッチング素子である薄膜トランジスタ（ＴＦＴ）から構成される。このようにマトリクス状に形成された多くの画素によって表示領域が形成される。
ＴＦＴ基板の表示領域ではまず、ＴＦＴが形成され、その上にＳｉＮによる無機パッシベーション膜が形成され、さらにその上に有機パッシベーション膜が形成される。有機パッシベーション膜は画素電極が形成される面を平坦化する役割を有する。そして平坦化膜の上に画素電極としての透明導電膜であるＩＴＯが形成される。
ＴＦＴ基板の表示領域の外側には表示領域に電源、映像信号、走査信号等を外部から供給するための端子部が形成されている。端子部は表示領域と同様のプロセスで形成される。すなわち、映像信号線あるいは走査線等がＴＦＴ基板と対向基板とを貼り合わせるシール部を通って端子部まで延びて、端子部下地金属を形成している。端子部の下地金属は映像信号線あるいは走査線と同じ層構造となっている。
端子部の下地金属は無機パッシベーション膜および有機パッシベーション膜によって被覆されている。無機パッシベーション膜および有機パッシベーション膜は絶縁物であるから、これらの膜に対して端子部をフォトリソグラフィによってスルーホールを形成し、外部との導通が可能なようにしている。金属は外気によって腐蝕しやすいので、スルーホールを覆って、化学的に安定な透明導電膜であるＩＴＯが形成される。端子部と端子部の間には絶縁膜が存在している。絶縁膜のうちで特に膜厚が大きいものが有機パッシベーション膜である。したがって、端子部および端子部付近には断面で見ると大きな凹凸が形成されている。
端子部には映像信号ドライバ、走査信号ドライバ等のＩＣチップが接続される。ＩＣチップはＣＯＧ（Ｃｈｉｐ ＯＮ Ｇｌａｓｓ）方式を用いてＴＦＴ基板に直接接続する場合もあるし、ＩＣチップがフレキシブルフィルムに搭載されたものをＴＦＴ基板に接続するＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式によって接続する場合がある。この場合、端子部に大きな凹凸が存在すると、ＣＯＧあるいはＴＡＢ等の接続時に接続不良を生じやすい。
「特許文献１」には、ＩＣチップをＣＯＧによって接続する場合に、端子部における有機膜を薄くすることによって、端子部の凹凸を小さくし、ＣＯＧによるＩＣチップの接続の信頼性を上げる技術が記載されている。「特許文献２」には、ＩＣチップをＣＯＧによって接続する場合に、端子部における有機膜に形成されたスルーホールのテーパ角度を、表示領域における有機膜に形成されたスルーホールのテーパ角度よりも小さくすることによってＩＣチップの接続の信頼性を向上する技術が記載されている。「特許文献３」には、ＩＣチップをＴＡＢ等で接続するさい、端子部における有機膜の膜厚を小さくするとともに、端子部における有機膜の表面に凹凸を形成することによってフィルムと端子部の接続の信頼性を向上する技術が記載されている。
特開２００２−２２９０５８号公報 特開２００５−２３４０９１号公報 特開２００６−１９５０７５号公報
液晶表示のＴＦＴ基板では、画素を含む表示領域では、ＴＦＴ基板を保護し、また、画素電極を形成する面を平坦にするために、ＴＦＴを覆って無機パッシベーション膜および有機パッシベーション膜が形成される。特に有機パッシベーション膜は平坦化膜としての役割も有するために１μｍから４μｍ程度に厚く形成される。無機パッシベーション膜および有機パッシベーション膜はＴＦＴ基板と対向基板のシール部の外側にも存在して、ソース／ドレイン配線（以後ＳＤ配線という）またはゲート配線を保護する。なお本明細書においては、ＳＤ配線は映像信号線と同義であり、ゲート配線は走査線と同義である。
図９は従来の端子部の断面図である。図９において、ＳＤ配線１０７が端子部に延在している。ＳＤ配線１０７は無機パッシベーション膜１０８および有機パッシベーション膜１０９によって保護されているが、端子部では導通をとるために端子部のスルーホールが形成されて、ＳＤ配線１０７が露出する。ＳＤ配線１０７等は金属で形成されているために、外気によって腐蝕され易い。ＳＤ配線１０７等の腐蝕を防止するために、化学的に安定な導電性金属酸化膜によって端子部を被覆する。この導電性金属酸化膜としてはＩＴＯ１２０が使用されるが、このＩＴＯ１２０は画素電極と同時に形成される。
液晶表示装置では画素電極あるいは端子部が形成された後、表示領域にポリイミド等による配向膜１１１が形成される。この配向膜１１１はその後、ラビング工程を経ることによって液晶分子に初期配向を与える役割を有する。図１０に示すように、配向膜１１１のラビングは布状のローラ２００を回転しながら配向膜１１１にこすり付ける工程である。図１０において、ラビングローラ２００をＢ方向に回転させながら配向膜１１１が塗布されたＴＦＴ基板１０上に押し付ける。図１０において、基板は矢印Ａ方向に動く。そうすると配向膜１１１には一定方向である矢印Ｃの方向にラビングされる。そして、液晶分子は初期配向はこのラビング方向にそろうことになる。配向膜１１１にラビングするということは配向膜１１１に無数の小さな傷をつけることである。したがって、ラビングによって配向膜１１１の削り屑が多く発生する。
配向膜１１１の削り屑はＴＦＴ基板１０に凹部があればそこに入り込む。ＴＦＴ基板１０においては、端子部には有機パッシベーション膜１０９および無機パッシベーション膜１０８に対するスルーホールが形成されている。特に有機パッシベーション膜１０９は厚さが大きいために深い凹部が形成される。そうすると、図９に示すように、スルーホール部に配向膜１１１の削り屑１１１１がたまる。配向膜１１１の削り屑は絶縁物であるために、ＩＴＯ膜１２０の上に存在すると、ＴＦＴ基板１０とフレキシブル配線基板を接続するような場合に、導通不良を引き起こす。この導通不良は液晶表示装置の製作直後に発見される場合もあるが、製品が市場に出てから導通不良が生ずる場合もあり、これは深刻な問題となる。
「特許文献１」、「特許文献２」、「特許文献３」に記載されたような技術は、端子部における有機膜の膜厚を小さくする、あるいは、端子部における有機膜のスルーホールのテーパを小さくする等が個別に記載されているが、これらの文献に記載の技術の目的は、ＩＣチップをＣＯＧ、あるいは、ＴＡＢにて接続する場合、接続する際の端子部の接触圧に関連する内容であり、これらの文献に開示する端子部の構成では、配向膜１１１の削り屑が引き起こす導通不良については対処することが出来ない。
本発明の課題は、有機膜による平坦化膜を表示領域に使用する液晶表示装置において、配向膜１１１の削り屑が端子部に入り込んで導通不良を引き起こす現象を防止することである。
本発明は上記課題を克服するものであり、主な手段は、端子部のスルーホール周辺に形成された有機絶縁膜の膜厚を小さくし、かつ、端子部スルーホールのテーパ角を小さくすることによって配向膜屑が端子部に残存することを防止するものである。具体的な手段は次のとおりである。
（１）映像信号線と走査線に囲まれた領域に、画素電極とＴＦＴを含む画素が形成された表示領域と、前記表示領域の外側に端子部が形成された液晶表示装置であって、前記ＴＦＴを覆って有機絶縁膜が形成され、前記画素部の有機絶縁膜は厚さ１〜４μｍであり、前記有機絶縁膜の上には前記画素電極が形成され、前記有機絶縁膜には、前記画素電極と前記ＴＦＴを導通するための画素部スルーホールが形成され、前記表示領域の外側では前記映像信号線または前記走査線が前記端子部まで延在し、前記映像信号線または前記走査線は前記有機絶縁膜によって被覆され、前記端子部では前記有機絶縁膜に端子部スルーホールが形成されており、前記端子部スルーホール周辺の前記有機絶縁膜は厚さ３００ｎｍ〜６００ｎｍであり、前記有機絶縁膜の前記端子部スルーホールのテーパ角は前記有機絶縁膜の前記画素部スルーホールのテーパ角よりも小さく、前記有機絶縁膜の前記端子部スルーホールのテーパ角は５度〜３５度であることを特徴とする液晶表示装置。
（２）前記有機絶縁膜の前記端子部スルーホールのテーパ角は２０度〜３５度であることを特徴とする（１）に記載の液晶表示装置。
（３）前記端子部において、前記有機絶縁膜の下には無機絶縁膜が存在していることを特徴とする（１）に記載の液晶表示装置。
（４）映像信号線と走査線に囲まれた領域に、画素電極とＴＦＴを含む画素が形成された表示領域と、前記表示領域の外側に端子部が形成された液晶表示装置であって、前記ＴＦＴを覆って有機絶縁膜が形成され、前記画素部の有機絶縁膜は厚さ１〜４μｍであり、前記有機絶縁膜の上には前記画素電極が形成され、前記有機絶縁膜には、前記画素電極と前記ＴＦＴを導通するための画素部スルーホールが形成され、前記表示領域の外側では前記映像信号線または前記走査線が前記端子部まで延在し、前記映像信号線または前記走査線は前記有機絶縁膜によって被覆され、前記端子部では前記有機絶縁膜に端子部スルーホールが形成されており、前記端子部スルーホール周辺の前記有機絶縁膜は厚さ１００ｎｍ〜６００ｎｍであり、前記有機絶縁膜の前記端子部スルーホールのテーパ角は前記有機絶縁膜の画素部スルーホールのテーパ角よりも小さく、前記有機絶縁膜の前記端子部スルーホールのテーパ角は２０度以下であることを特徴とする液晶表示装置。
５前記端子部において、前記有機絶縁膜の下には無機絶縁膜が存在していることを特徴とする（４）に記載の液晶表示装置。
（６）映像信号線と走査線に囲まれた領域に、画素電極とＴＦＴを含む画素が形成された表示領域と、前記表示領域の外側に端子部が形成された液晶表示装置であって、前記ＴＦＴを覆って有機絶縁膜が形成され、前記画素部の有機絶縁膜は厚さ１〜４μｍであり、前記有機絶縁膜の上には前記画素電極が形成され、前記有機絶縁膜には、前記画素電極と前記ＴＦＴを導通するための画素部スルーホールが形成され、前記表示領域の外側では前記映像信号線または前記走査線が前記端子部まで延在し、前記映像信号線または前記走査線は前記有機絶縁膜によって被覆され、前記端子部では前記有機絶縁膜に端子部スルーホールが形成されており、前記端子部スルーホール周辺の前記有機絶縁膜の膜厚はハーフトーン露光によって、前記画素部の前記有機絶縁膜の膜厚よりも小さくなっており、前記有機絶縁膜の前記端子部スルーホールのテーパ角は前記有機絶縁膜の前記画素部スルーホールのテーパ角よりも小さく、前記有機絶縁膜の前記端子部スルーホールのテーパ角は５度〜３５度であることを特徴とする液晶表示装置。
（７）前記端子部スルーホール周辺の前記有機絶縁膜の膜厚は３００ｎｍ〜６００ｎｍであることを特徴とする（６）に記載の液晶表示装置。
（８）前記有機絶縁膜の前記端子部スルーホールのテーパ角は２０度〜３５度であることを特徴とする（６）に記載の液晶表示装置。
（９）映像信号線と走査線に囲まれた領域に、画素電極とＴＦＴを含む画素が形成された表示領域と、前記表示領域の外側に端子部が形成された液晶表示装置であって、前記ＴＦＴを覆って有機絶縁膜が形成され、前記画素部の有機絶縁膜は厚さ１〜４μｍであり、前記有機絶縁膜の上には前記画素電極が形成され、前記有機絶縁膜には、前記画素電極と前記ＴＦＴを導通するための画素部スルーホールが形成され、前記表示領域の外側では前記映像信号線または前記走査線が前記端子部まで延在し、前記映像信号線または前記走査線は前記有機絶縁膜によって被覆され、前記端子部では前記有機絶縁膜に端子部スルーホールが形成されており、前記端子部スルーホール周辺の前記有機絶縁膜の膜厚及び前記端子部スルーホールとのデーパ角は、多階調ハーフトーン露光によって、前記画素部の前記有機絶縁膜の膜厚よりも小さくなっており、かつ、前記有機絶縁膜の前記端子部スルーホールのテーパ角は前記有機絶縁膜の前記画素部スルーホールのテーパ角よりも小さく、前記有機絶縁膜の前記端子部スルーホールのテーパ角は２０度以下であることを特徴とする液晶表示装置。
（１０）前記端子部スルーホール周辺の前記有機絶縁膜の膜厚は１００ｎｍ〜６００ｎｍであることを特徴とする（９）に記載の液晶表示装置。
本発明では、端子部のスルーホール周辺の有機絶縁膜の膜厚を小さくし、かつ、有機絶縁膜のスルーホールのテーパ角を画素部の有機絶縁膜のスルーホールのテーパ角よりも小さくする。したがって、配向膜のラビング時に発生する配向膜屑が端子部のスルーホールに入り込み、外部回路と接続液晶表示装置とを接続する際に導通不良を引き起こすことを防止することが出来る。これによって、信頼性の高い液晶表示装置を実現することが出来る。
実施例にしたがって、本発明の詳細な内容を開示する。
図１は実施例１の構成を示す断面模式図である。また、図２は図１に対応する画素部の断面図である。図１および図２はｐｏｌｙ−ＳｉをＴＦＴに用いた液晶表示装置である。図１は端子部の断面構造である。図１は画素部にｐｏｌｙ−Ｓｉを用いたＴＦＴを有する液晶表示装置の端子部に対応する構成である。図１において、配線が液晶表示装置の表示部から延在している。このＳＤ配線１０７はＭｏＷからなるバリア層１０７１、ＡｌＳｉ層１０７２、およびＭｏＷからなるＳＤキャップ層１０７３からなっている。端子部は当初は無機パッシベーション膜１０８および有機パッシベーション膜１０９によって覆われているが、フォトリソグラフィによって端子部にスルーホールが形成され、このスルーホールを通して外部回路と電気的に接続する。
ＳＤ配線１０７は金属によって形成されているので、外部環境によって腐食する。これを防止するために、スルーホール部で露出したＳＤ配線１０７を化学的に安定な金属酸化物である透明導電膜によって覆う。透明導電膜としては、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）が使用される。なお、端子部のスルーホール部以外は無機パッシベーション膜１０８および有機パッシベーション膜１０９によって被覆されているので、ＳＤ配線１０７が腐食することは無い。
無機パッシベーション膜１０８および有機パッシベーション膜１０９に形成されたスルーホールの壁部のテーパ角度、特に有機パッシベーション膜１０９のテーパ角度θ１は５度〜３５度、あるいは、２０度〜３０度、更に好ましくは２０度以下に形成されている。このように、膜厚の大きい有機パッシベーション膜１０９のテーパ角度を小さくすることによって、ＴＦＴ基板１０が完成したあと、ラビング工程で発生する配向膜屑１１１１が端子部に入り込んで導通不良を引き起こすことを防止することが出来る。
一方、端子部周辺の有機パッシベーション膜１０９が存在しなければ、配向膜屑１１１１が端子部に入り込むことは無い。しかし、有機パッシベーション膜１０９は端子部周辺では、無機パッシベーション膜１０８のピンホール部からのＳＤ配線１０７の腐食を防ぐ役割も持つとともに、画素部では平坦化膜として必須である。端子部は画素部と同じプロセスで形成される。
図２は図１の端子部と同時に形成される画素部の、特にＴＦＴ部分の断面図である。図１において、ガラス基板１０の上にＳｉＮからなる第１下地膜１０１およびＳｉＯ２からなる第２下地膜１０２がＣＶＤによって形成される。第１下地膜１０１および第２下地膜１０２の役割はガラス基板１０からの不純物が半導体層１０３を汚染することを防止することである。
第２下地膜１０２の上には半導体層１０３が形成される。この半導体層１０３は第２下地膜１０２に上にＣＶＤによってａ−Ｓｉ膜を形成し、これをレーザアニールすることによってｐｏｌｙ−Ｓｉ膜に変換したものである。このｐｏｌｙ−Ｓｉ膜をフォトリソグラフィによってパターニングする。
半導体膜の上にはゲート絶縁膜１０４が形成される。このゲート絶縁膜１０４はＴＥＯＳ（テトラエトキシシラン）によるＳｉＯ２膜である。この膜もＣＶＤによって形成される。その上にゲート電極１０５が形成される。ゲート電極１０５はゲート配線１０５と同層で、同時に形成される。ゲート電極１０５はＭｏＷ膜によって形成される。ゲート配線１０５の抵抗を小さくする必要があるときはＡｌ合金が使用される。
ゲート電極１０５はフォトリソグラフィによってパターニングされるが、このパターニングの際に、イオンインプランテーションによって、リンあるいはボロン等の不純物をｐｏｌｙ−Ｓｉ層にドープしてｐｏｌｙ−Ｓｉ層にソースＳあるいはドレインＤを形成する。また、ゲート電極１０５のパターニングの際のフォトレジストを利用して、ｐｏｌｙ−Ｓｉ層のチャネル層とソースＳあるいはドレインＤの間にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）層を形成する。
その後、ゲート電極１０５あるいはゲート配線１０５を覆って層間絶縁膜１０６をＳｉＯ２によって形成する。層間絶縁膜１０６はゲート配線１０５とＳＤ配線１０７を絶縁するためである。層間絶縁膜１０６の上にＳＤ電極１０７が形成される。ＳＤ電極１０７はＳＤ配線１０７と同層で同時に形成される。ＳＤ配線１０７は抵抗を小さくするためにＡｌＳｉ合金が使用される。ＡｌＳｉ合金はヒロックを発生したり、Ａｌが他の層に拡散したりするので、ＭｏＷによるバリア層１０７１、およびＳＤキャップ層１０７３によってサンドイッチされている。
ＳＤ配線１０７（ソース電極を兼ねる）とＴＦＴのソースＳを接続するために、ゲート絶縁膜１０４と層間絶縁膜１０６にスルーホールが形成され、ＴＦＴのソースＳとＳＤ配線１０７とが接続される。ＳＤ配線１０７と同時に形成されるドレイン電極１３０がＴＦＴのドレインＤと接続される。ＳＤ配線１０７およびドレイン電極１３０を覆ってＴＦＴ全体を保護するために、無機パッシベーション膜１０８が被覆される。無機パッシベーション膜１０８は第１下地膜１０１と同様にＣＶＤによって形成される。無機パッシベーション膜１０８を覆って有機パッシベーション膜１０９が形成される。有機パッシベーション膜１０９は感光性のアクリル樹脂等で形成される。有機パッシベーション膜１０９は平坦化膜としての役割を持っているので、厚く形成される。有機パッシベーション膜１０９の膜厚は１〜４μｍであるが、多くの場合は２〜３μｍである。
有機パッシベーション膜１０９の上には画素電極１１０が形成されるが、画素電極１１０とドレイン電極１３０との導通を取るために、無機パッシベーション膜１０８および有機パッシベーション膜１０９にスルーホールが形成される。有機パッシベーション膜１０９は感光性の樹脂を使用している。感光性の樹脂を塗付後、この樹脂に露光すると光が当たった部分のみが特定の現像液に溶解する。すなわち、感光性樹脂を用いることによって、フォトレジストの形成を省略することが出来る。
有機パッシベーション膜１０９にスルーホールを形成したあと、有機パッシベーション膜１０９をレジストとしてドライエッチにより無機パッシベーション膜１０８にスルーホールを形成する。そうすると、ドレイン電極１３０と画素電極１１０を導通するためのスルーホールが形成されることになる。その後、ＩＴＯを平坦化膜およびスルーホールにスパッタリングによって被着し、このＩＴＯをパターニングすることによって画素電極１１０を形成する。
その後、画素電極１１０を覆って配向膜１１１が塗布される。配向膜１１１を塗布、乾燥後、先に述べたように、配向膜１１１をラビングする。配向膜１１１のラビングは、配向膜１１１に無数の傷を付けることであるから、配向膜１１１の削り屑が発生し、この配向膜１１１の削り屑はＴＦＴ基板１０の凹部に入り込む。この配向膜１１１の削り屑が画素部の有機パッシベーション膜１０９のスルーホールに入りこんでも大きな問題にはならない。この部分はもともと配向膜１１１が塗付されているからである。
しかしながら、この配向膜１１１の削り屑が端子部の凹部に入り込むと導通不良の問題を引き起こす。
端子部は画素部と同時に形成される。図１の端子部の断面構造を図２の画素部の構造と対比して説明すると次のとおりである。図１において、ガラス基板１０の上には第１下地膜１０１と第２下地膜１０２が形成される。第２下地膜１０２の上にはＴＥＯＳによるＳｉＯ２１０４膜が被着されており、その上にはＳｉＯ２膜による層間絶縁膜１０６が被着されている。
図１において、端子部では、層間絶縁膜１０６の上に画素部を有する表示部と導通するＳＤ配線１０７が延在している。ＳＤ配線１０７はＡｌＳｉ層１０７２およびＭｏＷによるバリア層１０７１およびＳＤキャップ層１０７３から形成されている。ＳＤ配線１０７層の上には無機パッシベーション膜１０８および有機パッシベーション膜１０９が形成されている。無機パッシベーション膜１０８は端子部まで延在しているＳＤ配線１０７を外気から保護する。無機パッシベーション膜１０８にはピンホール等が存在しているが、無機パッシベーション膜１０８の上に形成された有機パッシベーション膜１０９はこのピンホールを塞ぐことによってＳＤ配線１０７の保護をより確かなものとする。
ＳＤ配線１０７と外部との導通を取るために、無機パッシベーション膜１０８および有機パッシベーション膜１０９にスルーホールを形成してＳＤ配線１０７を露出させる。ＳＤ配線１０７は金属であり、外部環境によって腐蝕する。ＳＤ配線１０７の腐蝕の防止をするために、端子部を化学的に安定な導電性金属酸化膜であるＩＴＯによって被覆する。端子部のＩＴＯ１２０は画素電極１１０のＩＴＯと同時に被着形成される。
図１においては、ラビング後においても端子部に配向膜１１１の削り屑が存在していない。これは、図１の有機パッシベーション膜１０９の厚さが薄いことと、有機パッシベーション膜１０９のスルーホール内のテーパ角度が小さいためである。本実施例においては、画素内での有機パッシベーション膜１０９の膜厚は３μｍであるのに対し、端子部周辺の有機パッシベーション膜１０９の厚さは３００ｎｍ〜６００ｎｍである。
また、端子部の有機パッシベーション膜１０９のテーパ角度は５度から３５度である。端子部の有機パッシベーション膜１０９のテーパ角度は２０度〜３５度でもよい。また、端子部の有機パッシベーション膜１０９の露光方法によっては２０度以下とすることも出来る。また、端子部のスルーホール周辺の有機パッシベーション膜１０９の膜厚を１００ｎｍ程度にすることも可能である。当然、端子部の有機パッシベーション膜１０９に形成されたスルーホールのテーパ角度θ１は画素部に形成されたスルーホールのテーパ角θ２よりも小さい。
このように、端子部のスルーホールのテーパ角を画素部のスルーホールのテーパ角よりも小さくするために、端子部周辺の有機パッシベーション膜１０９に対してハーフトーン露光を行い、その後現像する。図３、図４、および図５に通常露光、ハーフトーン露光、多階調ハーフトーン露光の模式図を示す。図３はハーフトーン露光を行わない、通常の露光によるパターニングである。この露光方法は画素部のスルーホールに対応する。
図３において、マスクＭＡＳＫのＴ０の部分は光Ｌの透過率がゼロの部分である。また、マスクのＴ１００の部分は光Ｌの透過率が１００％の部分である。光Ｌの透過率が１００％の部分において、有機パッシベーション膜１０９のスルーホールが形成される。マスクの透過率が変化する境界部において、有機パッシベーション膜１０９には特定の角度θ１０をもってスルーホールのテーパ角度が形成される。
図４はハーフトーン露光を行った場合の有機パッシベーション膜１０９の膜厚およびスルーホールのテーパ角の状態を示す。図４に示すマスクＭＡＳＫにおいて、Ｔ０は光Ｌの透過率がゼロの部分であり、ＴＨ１の部分は例えば、透過率が３０％であり、Ｔ１００の部分は透過率が１００％の部分である。マスクのＴＨ１の部分はハーフトーン露光をする部分である。この部分のマスクは例えば、ラインとスペースのパターンを繰り返すことによってマスクの透過率を変化させている。ラインの面積がスペースの面積に比較して大きいとそれだけ、マスクの透過率が小さくなる。
ハーフトーンの部分では、感光性の有機パッシベーション膜１０９に十分な光が与えられないために、有機パッシベーション膜１０９の反応が十分に進まず、有機パッシベーション膜１０９の現像時に有機パッシベーション膜１０９が完全に除去されない。有機パッシベーション膜１０９のハーフトーンの部分をどの程度の膜厚にしたいかは、マスクの透過率によって決められる。すなわち、ハーフトーン部のマスクの透過率を大きくすれば、その部分の有機パッシベーション膜１０９の膜厚は小さくなる。
ハーフトーン露光のもう一つの重要な特性は、ハーフトーン部での有機パッシベーション膜１０９の膜厚を小さくすることによって、ハーフトーン部のスルーホールのテーパ角度を小さく出来ることである。図３におけるθ１０と図４におけるθ２０を比較すればわかるように、図４におけるテーパ角θ２０のほうが、図３におけるテーパ角θ１０よりも小さい。これは、スルーホールの壁部における、マスクの透過率の変化がハーフトーン露光の場合のほうか小さいためである。また、図４におけるマスクの透過率がＴＨ１からＴ０に変化する部分のテーパ角θ３０も図３におけるテーパ角θ１０よりも小さい。本発明では、端子部の周辺でハーフトーン露光を行うことによって端子部周辺の有機パッシベーション膜１０９の膜厚を小さくするとともに、スルーホールのテーパ角を小さくしている。より具体的には、表示部はＴ０、表示部のスルーホールはＴ１００、端子部周辺（表示部以外）では、ＴＨ１、端子部スルーホールではＴ１００の部分を適用している。
図５は多階調のハーフトーン露光の模式図である。図５に示すマスクＭＡＳＫにおいて、Ｔ０の部分は透過率がゼロの部分で、Ｔ１００の部分は光の透過率が１００％の部分である。マスクのＴＨ２およびＴＨ３は、光の透過率が例えば、２０％と５０％の部分である。対応する有機パッシベーション膜１０９の膜厚は光の露光量によって変化している。
図５における、有機パッシベーション膜１０９のスルーホールの底部におけるテーパ角θ４０は図４における有機パッシベーション膜１０９のスルーホールの底部におけるテーパ角θ２０よりもさらに小さくなっている。同時に、スルーホール周辺の膜厚も小さくなっている。このように、多階調ハーフトーン露光を用いることによって通常のハーフトーン露光よりもスルーホールのテーパ角を小さくし、かつ、スルーホール周辺の有機パッシベーション膜１０９の膜厚を小さくすることが出来る。
例えば、図５に示すような多階調ハーフトーン露光を用いることによって、スルーホール底部のテーパ角を２０度以下とし、スルーホール周辺の有機パッシベーション膜１０９の厚さを１００ｎｍ程度にまで、薄くすることが出来る。より具体的には、端子部周辺（表示部以外）では、ＴＨ２、ＴＨ３を用い、端子部のスルーホールではＴ１００を用いる。
なお、本実施例では、多階調のハーフトーン露光を多階調のマスクを使用して行なった場合について述べたが、マスクを使用せずに、レジストに直接所望のパタン形状の露光光を照射する、いわゆるマスクレス直描方式でも多階調のハーフトーン露光が容易に実現出来、同様の効果を奏する。
なお、本発明においては、膜厚の厚い有機パッシベーション膜１０９に対して、端子部周辺にハーフトーン露光を用いて膜厚およびスルーホールのテーパ角を小さくしている。スルーホールをＳＤ配線１０７まで貫通させるためには有機パッシベーション膜１０９の下に形成されている無機パッシベーション膜１０８に対してもスルーホールを形成する必要がある。無機パッシベーション膜１０８に対しては、有機パッシベーション膜１０９をレジストとしてエッチングを行なってスルーホールを形成する。
無機パッシベーション膜１０８のエッチングは有機パッシベーション膜１０９のエッチングとは異なるために、スルーホールのテーパ角は有機パッシベーション膜１０９のスルーホールのテーパ角とはかならずしも一致しない。例えば、図６に示すように、無機パッシベーション膜１０８のスルーホールのテーパ角θ３のほうが、有機パッシベーション膜１０９のスルーホールのテーパ角θ１よりも大きい場合がありうる。しかしながら、無機パッシベーション膜１０８の膜厚は３００ｎｍから５００ｎｍと、もともと薄いために、テーパ角度が若干大きくとも配向膜屑１１１１の付着に対して大きな問題になることは無い。
以上説明したように、本発明においては、有機パッシベーション膜１０９の端子部スルーホールおよびその周辺に対してハーフトーン露光あるいは多階調ハーフトーン露光を行うことによってスルーホール周辺の有機パッシベーション膜１０９の膜厚を小さくし、かつ、スルーホールのテーパ角度を小さくし、端子部における配向膜屑１１１１の残渣が入りこんで導通不良を引き起こす現象を防止することが出来る。
実施例１は画素部にいわゆるトップゲート型のＴＦＴを形成した場合に対応する端子部構造についての実施例である。トップゲート型ＴＦＴはいわゆるＬＴＰＳ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ ｐｏｌｙ−Ｓｉ）ＴＦＴを用いた液晶表示装置に多く用いられる。ＬＴＰＳ型は今までのところ比較的小型の液晶表示装置に用いられている。本発明はＬＴＰＳ型液晶表示装置のみでなく、いわゆるボトムゲート型ＴＦＴに対しても適用することが出来る。ボトムゲート型ＴＦＴにはチャネル部にａ−Ｓｉが用いられることが多い。ａ−Ｓｉはｐｏｌｙ−Ｓｉに比較して製造が容易であるので、ＴＶ等、比較的大型の液晶表示装置に用いられている。
図７はａ−Ｓｉ型ＴＦＴを用いた場合に対応する、本発明の端子部の断面構造である。図７において、画素を含む表示領域からはゲート配線１０５が延在している。ゲート配線１０５は電気抵抗を小さくするために、Ａｌ−Ｎｄ合金層１０５１が使用されている。Ａｌからのヒロック、あるいはＡｌの拡散を防止するために、Ａｌ−Ｎｄ合金層１０５１は、ＭｏＣｒ合金によって形成されるゲートキャップ１０５２によって被覆されている。
端子部において、ゲート配線１０５はゲート絶縁膜１０４および無機パッシベーション膜１０８の２層のＳｉＮ膜によって被覆され、さらに、有機パッシベーション膜１０９によって被覆されている。端子部においては、外部回路との導通をとるために、有機パッシベーション膜１０９、無機パッシベーション膜１０８およびゲート絶縁膜１０４に対してスルーホールが形成されている。ゲート電極１０５が外気の影響によって腐食することを防止するために、端子部は金属酸化物によって形成された透明導電膜によって被覆されている。透明導電膜は画素電極１１０として用いられるＩＴＯが使用され、画素電極１１０と同時に被着、形成される。
図８は図７に対応する画素部の特にＴＦＴ部の断面図である。図８において、ガラス基板１０上にゲート電極１０５が形成されている。ゲート電極１０５は図７で説明したゲート配線１０５と同様にして形成される。ゲート電極１０５を覆ってゲート絶縁膜１０４が形成される。ゲート絶縁膜１０４は実施例１の場合と異なり、ＣＶＤによるＳｉＮ膜によって形成される。ゲート絶縁膜１０４の上にはａ−Ｓｉによる半導体層１０３が形成される。半導体層１０３とＳＤ電極１０７との導通を改善するために、ａ−Ｓｉ層とＳＤ電極１０７の間にはｎ＋Ｓｉ層１０３５が形成される。ｎ＋Ｓｉ層１０３５の上には３層からなるＳＤ電極１０７およびドレイン電極１３０が形成される。ＳＤ電極１０７およびドレイン電極１３０の構成は実施例１で説明したのと同様である。
フォトリソグラフィによってＳＤ電極１０７およびドレイン電極１３０をパターニンした後、ＳＤ電極１０７およびドレイン電極１３０をレジストとして、ｎ＋Ｓｉ層１０３５およびａ−Ｓｉ層のチャネルをエッチングして、ＴＦＴとしての動作を可能にする。その後、ＴＦＴ全体を無機パッシベーション膜１０８で被覆し、その上を有機パッシベーション膜１０９によって被覆することは実施例１と同様である。有機パッシベーション膜１０９は平坦化膜としての働きをもっており、１μｍから４μｍ程度に厚く形成される、本実施例においては、有機パッシベーション膜１０９の膜厚は３μｍである。有機パッシベーション膜１０９の上には画素電極１１０が形成される。
画素電極１１０とおよびドレイン電極１３０との導通を取るために、有機パッシベーション膜１０９および無機パッシベーション膜１０８にスルーホールが形成される。画素電極１１０は有機パッシベーション膜１０９の上およびスルーホール内に被着される。画素電極１１０の上には配向膜１１１が形成され、この配向膜１１１に対してラビング処理が施されることは実施例１と同様である。このラビング工程時に配向膜屑１１１１が発生する。
図８において、画素部の有機パッシベーション膜１０９のスルーホールのテーパ角度θ２を小さくするとスルーホールの面積が広がって画素の透過率が小さくなって画面の輝度が低下する。したがて、画素部のスルーホールのテーパ角θ２はあまり小さく出来ない。これは実施例１の場合も同じである。
一方、実施例１等で説明したように、端子部のスルーホールのテーパ角度が大きいと端子部に配向膜屑１１１１が入りこんで端子部の導通不良を引き起こす。図７に示すように、本実施例においても、端子部における有機パッシベーション膜１０９のスルーホールのテーパ角θ１は、画素部の有機パッシベーション膜１０９のテーパ角θ２よりも小さい。
実施例１と同様に、有機パッシベーション膜１０９のスルーホールのテーパ角θ１を小さくし、かつスルーホール周辺の有機パッシベーション膜１０９の厚さを小さくするために、ハーフトーン露光あるいは多階調ハーフトーン露光を用いる。ハーフトーン露光および多階調ハーフトーン露光の内容は図３〜図５で説明したとおりである。
このようにして、有機パッシベーション膜１０９のスルーホールを形成することによって、スルーホールのテーパ角θ１をハーフトーン露光を用いた場合は５度から３５度、あるいは２０度から３５度に形成でき、スルーホール周辺の有機パッシベーション膜１０９の膜厚を３００ｎｍ〜６００ｎｍにすることが出来る。また、多階調ハーフトーン露光を用いることによって、スルーホールのテーパ角度を２０度以下に出来、スルーホール周辺の有機パッシベーション膜１０９の膜厚を１００ｎｍ以下に形成することも出来る。但し、あまり薄いと保護の役割を果たせなくなるので、１００ｎｍ〜６００ｎｍが望ましい。
有機パッシベーション膜１０９に対してスルーホールを形成したあと、有機パッシベーション膜１０９をレジストにして無機パッシベーション膜１０８およびゲート絶縁膜１０４のエッチングを行なってゲート配線１０５を露出させる。無機パッシベーション膜１０８およびゲート絶縁膜１０４はいずれもＳｉＮで形成されているので、エッチングは一度に行なうことが出来る。無機パッシベーション膜１０８のテーパ角θ３、およびゲート絶縁膜１０４のスルーホールのテーパ角θ４は各々有機パッシベーション膜１０９のスルーホールのテーパ角θ１とは異なることが多い。本実施例で重要な点は、有機パッシベーション膜１０９のスルーホールのテーパ角θ１を小さくし、かつ有機パッシベーション膜１０９のスルーホール周辺の膜厚を小さくすることである。無機パッシベーション膜１０８およびゲート絶縁膜１０４をエッチングした後、端子部にＩＴＯ１２０を被着してゲート配線１０５を保護する。
以上説明したように、ボトムゲート型のＴＦＴを有する液晶表示装置においても、端子部周辺の有機パッシベーション膜１０９の膜厚を小さくし、かつ有機パッシベーション膜１０９のスルーホールのテーパ角を小さくすることによって、端子部に配向膜屑１１１１が入り込むことを防止することが出来、端子部における導通不良を防止することが出来る。
実施例１の端子部断面図である。 実施例１の画素部断面図である。 通常露光の模式図である。 ハーフトーン露光の模式図である。 多階調ハーフトーン露光の模式図である。 端子部スルーホールの断面の例である。 実施例２の端子部断面図である。 実施例１の画素部断面図である。 従来例の端子部断面図である。 ラビング工程の模式図である。
符号の説明
１０…ＴＦＴ基板、 １０１…第１下地膜、 １０２…第２下地膜、 １０３…半導体層、 １０４…ゲート絶縁膜、 １０５…ゲート配線、ゲート電極、 １０７…ＳＤ配線、ＳＤ電極、 １０８…無機パッシベーション膜、 １０９…有機パッシベーション膜、 １１０…画素電極、 １１１…配向膜、 １２０…端子部ＩＴＯ、 １３０…ドレイン電極、 ２００…ラビングローラ、 １１１１…配向膜の削り屑。

Claims (10)

  1. 映像信号線と走査線に囲まれた領域に、画素電極とＴＦＴを含む画素が形成された表示領域と、前記表示領域の外側に端子部が形成された液晶表示装置であって、
    前記ＴＦＴを覆って有機絶縁膜が形成され、前記画素部の有機絶縁膜は厚さ１〜４μｍであり、前記有機絶縁膜の上には前記画素電極が形成され、前記有機絶縁膜には、前記画素電極と前記ＴＦＴを導通するための画素部スルーホールが形成され、
    前記表示領域の外側では前記映像信号線または前記走査線が前記端子部まで延在し、前記映像信号線または前記走査線は前記有機絶縁膜によって被覆され、
    前記端子部では前記有機絶縁膜に端子部スルーホールが形成されており、前記端子部スルーホール周辺の前記有機絶縁膜は厚さ３００ｎｍ〜６００ｎｍであり、前記有機絶縁膜の前記端子部スルーホールのテーパ角は前記有機絶縁膜の前記画素部スルーホールのテーパ角よりも小さく、前記有機絶縁膜の前記端子部スルーホールのテーパ角は５度〜３５度であることを特徴とする液晶表示装置。
  2. 前記有機絶縁膜の前記端子部スルーホールのテーパ角は２０度〜３５度であることを特徴とする請求項１に記載の液晶表示装置。
  3. 前記端子部において、前記有機絶縁膜の下には無機絶縁膜が存在していることを特徴とする請求項１に記載の液晶表示装置。
  4. 映像信号線と走査線に囲まれた領域に、画素電極とＴＦＴを含む画素が形成された表示領域と、前記表示領域の外側に端子部が形成された液晶表示装置であって、
    前記ＴＦＴを覆って有機絶縁膜が形成され、前記画素部の有機絶縁膜は厚さ１〜４μｍであり、前記有機絶縁膜の上には前記画素電極が形成され、前記有機絶縁膜には、前記画素電極と前記ＴＦＴを導通するための画素部スルーホールが形成され、
    前記表示領域の外側では前記映像信号線または前記走査線が前記端子部まで延在し、前記映像信号線または前記走査線は前記有機絶縁膜によって被覆され、
    前記端子部では前記有機絶縁膜に端子部スルーホールが形成されており、前記端子部スルーホール周辺の前記有機絶縁膜は厚さ１００ｎｍ〜６００ｎｍであり、前記有機絶縁膜の前記端子部スルーホールのテーパ角は前記有機絶縁膜の画素部スルーホールのテーパ角よりも小さく、前記有機絶縁膜の前記端子部スルーホールのテーパ角は２０度以下であることを特徴とする液晶表示装置。
  5. 前記端子部において、前記有機絶縁膜の下には無機絶縁膜が存在していることを特徴とする請求項４に記載の液晶表示装置。
  6. 映像信号線と走査線に囲まれた領域に、画素電極とＴＦＴを含む画素が形成された表示領域と、前記表示領域の外側に端子部が形成された液晶表示装置であって、
    前記ＴＦＴを覆って有機絶縁膜が形成され、前記画素部の有機絶縁膜は厚さ１〜４μｍであり、前記有機絶縁膜の上には前記画素電極が形成され、前記有機絶縁膜には、前記画素電極と前記ＴＦＴを導通するための画素部スルーホールが形成され、
    前記表示領域の外側では前記映像信号線または前記走査線が前記端子部まで延在し、前記映像信号線または前記走査線は前記有機絶縁膜によって被覆され、
    前記端子部では前記有機絶縁膜に端子部スルーホールが形成されており、前記端子部スルーホール周辺の前記有機絶縁膜の膜厚はハーフトーン露光によって、前記画素部の前記有機絶縁膜の膜厚よりも小さくなっており、前記有機絶縁膜の前記端子部スルーホールのテーパ角は前記有機絶縁膜の前記画素部スルーホールのテーパ角よりも小さく、前記有機絶縁膜の前記端子部スルーホールのテーパ角は５度〜３５度であることを特徴とする液晶表示装置。
  7. 前記端子部スルーホール周辺の前記有機絶縁膜の膜厚は３００ｎｍ〜６００ｎｍであることを特徴とする請求項６に記載の液晶表示装置。
  8. 前記有機絶縁膜の前記端子部スルーホールのテーパ角は２０度〜３５度であることを特徴とする請求項６に記載の液晶表示装置。
  9. 映像信号線と走査線に囲まれた領域に、画素電極とＴＦＴを含む画素が形成された表示領域と、前記表示領域の外側に端子部が形成された液晶表示装置であって、
    前記ＴＦＴを覆って有機絶縁膜が形成され、前記画素部の有機絶縁膜は厚さ１〜４μｍであり、前記有機絶縁膜の上には前記画素電極が形成され、前記有機絶縁膜には、前記画素電極と前記ＴＦＴを導通するための画素部スルーホールが形成され、
    前記表示領域の外側では前記映像信号線または前記走査線が前記端子部まで延在し、前記映像信号線または前記走査線は前記有機絶縁膜によって被覆され、
    前記端子部では前記有機絶縁膜に端子部スルーホールが形成されており、前記端子部スルーホール周辺の前記有機絶縁膜の膜厚及び前記端子部スルーホールとのデーパ角は、多階調ハーフトーン露光によって、前記画素部の前記有機絶縁膜の膜厚よりも小さくなっており、かつ、前記有機絶縁膜の前記端子部スルーホールのテーパ角は前記有機絶縁膜の前記画素部スルーホールのテーパ角よりも小さく、前記有機絶縁膜の前記端子部スルーホールのテーパ角は２０度以下であることを特徴とする液晶表示装置。
  10. 前記端子部スルーホール周辺の前記有機絶縁膜の膜厚は１００ｎｍ〜６００ｎｍであることを特徴とする請求項９に記載の液晶表示装置。
JP2007249252A 2007-09-26 2007-09-26 液晶表示装置 Active JP4485559B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007249252A JP4485559B2 (ja) 2007-09-26 2007-09-26 液晶表示装置
US12/232,791 US7760281B2 (en) 2007-09-26 2008-09-24 Liquid crystal display device
CN200810166378.3A CN101398589B (zh) 2007-09-26 2008-09-26 液晶显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007249252A JP4485559B2 (ja) 2007-09-26 2007-09-26 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2009080279A true JP2009080279A (ja) 2009-04-16
JP4485559B2 JP4485559B2 (ja) 2010-06-23

Family

ID=40471198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007249252A Active JP4485559B2 (ja) 2007-09-26 2007-09-26 液晶表示装置

Country Status (3)

Country Link
US (1) US7760281B2 (ja)
JP (1) JP4485559B2 (ja)
CN (1) CN101398589B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011013434A1 (ja) * 2009-07-28 2011-02-03 シャープ株式会社 配線基板およびその製造方法、表示パネル、並びに表示装置
JP2012248743A (ja) * 2011-05-30 2012-12-13 Japan Display West Co Ltd 半導体装置およびその製造方法、表示装置ならびに電子機器
JP2013003453A (ja) * 2011-06-20 2013-01-07 Japan Display Central Co Ltd 液晶表示装置
JP2013134394A (ja) * 2011-12-27 2013-07-08 Fujifilm Corp パターン位相差フィルム、その製造方法、光学積層体の製造方法、３ｄ画像表示装置、及びマスク
US8867010B2 (en) 2010-08-31 2014-10-21 Sharp Kabushiki Kaisha Display panel and method for producing the same
JP2016075865A (ja) * 2014-10-09 2016-05-12 三菱電機株式会社 アレイ基板およびこれを備える液晶表示パネル
WO2017077995A1 (ja) * 2015-11-06 2017-05-11 シャープ株式会社 表示基板、表示装置及び表示基板の製造方法
JP2019197113A (ja) * 2018-05-08 2019-11-14 Jsr株式会社 配線部材及び配線部材の製造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4485559B2 (ja) * 2007-09-26 2010-06-23 株式会社 日立ディスプレイズ 液晶表示装置
JP4448535B2 (ja) * 2007-12-18 2010-04-14 株式会社 日立ディスプレイズ 表示装置
JP5437971B2 (ja) * 2010-10-29 2014-03-12 株式会社ジャパンディスプレイ 液晶表示装置
US8976094B2 (en) 2011-05-05 2015-03-10 Apple Inc. Display edge seal improvement
KR101881133B1 (ko) * 2011-06-29 2018-07-24 삼성디스플레이 주식회사 절연층의 경사 구조 형성 방법, 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
JP2013080159A (ja) * 2011-10-05 2013-05-02 Japan Display East Co Ltd 液晶表示装置およびその製造方法
US8803129B2 (en) * 2011-10-11 2014-08-12 International Business Machines Corporation Patterning contacts in carbon nanotube devices
KR102024158B1 (ko) 2011-12-23 2019-09-24 삼성디스플레이 주식회사 표시 장치
KR20140131609A (ko) 2013-05-02 2014-11-14 삼성디스플레이 주식회사 감광성 수지 조성물, 패턴 형성 방법 및 이를 이용한 액정 표시 장치
CN103472641B (zh) 2013-08-30 2016-03-16 京东方科技集团股份有限公司 一种阵列基板、其制备方法、液晶显示面板及显示装置
KR20150033415A (ko) * 2013-09-24 2015-04-01 삼성전기주식회사 터치센서 모듈
JP2015114374A (ja) * 2013-12-09 2015-06-22 株式会社ジャパンディスプレイ 液晶表示装置
CN104766869B (zh) * 2015-04-07 2018-01-26 合肥鑫晟光电科技有限公司 阵列基板及其制备方法、显示装置
CN105140179B (zh) * 2015-08-13 2018-12-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示装置
CN105655360B (zh) * 2016-04-07 2020-02-07 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN107728364B (zh) * 2017-10-27 2020-06-12 合肥鑫晟光电科技有限公司 阵列基板及其制造方法、显示装置
CN108132567B (zh) * 2017-12-28 2020-09-18 深圳市华星光电技术有限公司 一种阵列基板的过孔结构及光罩
CN108227323B (zh) * 2017-12-29 2021-05-11 Tcl华星光电技术有限公司 Coa基板以及用于制作coa基板的树脂层中的过孔的光罩
KR20190095128A (ko) * 2018-02-05 2019-08-14 제이에스알 가부시끼가이샤 배선 부재
CN109411411A (zh) * 2018-12-07 2019-03-01 深圳市华星光电半导体显示技术有限公司 Goa阵列基板的制作方法及液晶显示器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100715943B1 (ko) 2001-01-29 2007-05-08 삼성전자주식회사 액정표시장치 및 그 제조방법
JP3939140B2 (ja) * 2001-12-03 2007-07-04 株式会社日立製作所 液晶表示装置
TW200531284A (en) 2003-07-29 2005-09-16 Samsung Electronics Co Ltd Thin film array panel and manufacturing method thereof
JP2005234091A (ja) 2004-02-18 2005-09-02 Hitachi Displays Ltd 表示装置
JP4916666B2 (ja) 2005-01-12 2012-04-18 株式会社 日立ディスプレイズ 表示装置
JP2008076702A (ja) * 2006-09-21 2008-04-03 Hitachi Displays Ltd 表示装置の製造方法
JP4485559B2 (ja) * 2007-09-26 2010-06-23 株式会社 日立ディスプレイズ 液晶表示装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8779296B2 (en) 2009-07-28 2014-07-15 Sharp Kabushiki Kaisha Wiring board, method for manufacturing same, display panel, and display device
CN102473369A (zh) * 2009-07-28 2012-05-23 夏普株式会社 配线基板及其制造方法、显示面板以及显示装置
WO2011013434A1 (ja) * 2009-07-28 2011-02-03 シャープ株式会社 配線基板およびその製造方法、表示パネル、並びに表示装置
JP5399494B2 (ja) * 2009-07-28 2014-01-29 シャープ株式会社 配線基板およびその製造方法、表示パネル、並びに表示装置
US8867010B2 (en) 2010-08-31 2014-10-21 Sharp Kabushiki Kaisha Display panel and method for producing the same
JP2012248743A (ja) * 2011-05-30 2012-12-13 Japan Display West Co Ltd 半導体装置およびその製造方法、表示装置ならびに電子機器
JP2013003453A (ja) * 2011-06-20 2013-01-07 Japan Display Central Co Ltd 液晶表示装置
US8823914B2 (en) 2011-06-20 2014-09-02 Japan Display Inc. Liquid crystal display apparatus
JP2013134394A (ja) * 2011-12-27 2013-07-08 Fujifilm Corp パターン位相差フィルム、その製造方法、光学積層体の製造方法、３ｄ画像表示装置、及びマスク
JP2016075865A (ja) * 2014-10-09 2016-05-12 三菱電機株式会社 アレイ基板およびこれを備える液晶表示パネル
WO2017077995A1 (ja) * 2015-11-06 2017-05-11 シャープ株式会社 表示基板、表示装置及び表示基板の製造方法
JPWO2017077995A1 (ja) * 2015-11-06 2018-08-09 シャープ株式会社 表示基板、表示装置及び表示基板の製造方法
JP2019197113A (ja) * 2018-05-08 2019-11-14 Jsr株式会社 配線部材及び配線部材の製造方法

Also Published As

Publication number Publication date
US20090079890A1 (en) 2009-03-26
CN101398589B (zh) 2011-01-12
JP4485559B2 (ja) 2010-06-23
CN101398589A (zh) 2009-04-01
US7760281B2 (en) 2010-07-20

Similar Documents

Publication Publication Date Title
JP4485559B2 (ja) 液晶表示装置
US7511304B2 (en) Substrate for display device having a protective layer provided between the pixel electrodes and wirings of the active matrix substrate and display device
JP5079463B2 (ja) 液晶表示装置及びその製造方法
US10444579B2 (en) Display substrate and manufacturing method thereof, and display device
JP4772395B2 (ja) 電気光学表示装置およびその製造方法
US20080061296A1 (en) Thin Film Transistor Array Panel for Liquid Crystal Display and Method of Manufacturing the Same
JP2007316110A (ja) 電気光学装置、電子機器、および電気光学装置の製造方法
JP2009211009A (ja) 液晶表示装置
JP2007148345A (ja) 液晶表示装置及びその製造方法
JP2006178368A (ja) アクティブマトリクス型表示装置及びその製造方法
US10910498B2 (en) Array substrate, method for fabricating the same and display device
JP2009036947A (ja) 液晶装置の製造方法、および液晶装置
JP2009133954A (ja) 液晶表示装置及びその製造方法
JP2007293072A (ja) 電気光学装置の製造方法、電気光学装置および電子機器
WO2017140058A1 (zh) 阵列基板及其制作方法、显示面板及显示装置
CN111837240A (zh) 薄膜晶体管及其制造方法、阵列基板和显示装置
WO2018030298A1 (ja) アクティブマトリクス基板および表示装置
US20100032673A1 (en) Liquid crystal display device
US20150138481A1 (en) Liquid crystal display panel and method for manufacturing liquid crystal display panel
US8867003B2 (en) Liquid crystal display device
US9081243B2 (en) TFT substrate, method for producing same, and display device
JP2019047026A (ja) 表示装置
US10763283B2 (en) Array substrate, manufacturing method thereof, display panel and manufacturing method thereof
CN111244116B (zh) 半过孔结构及其制造方法、阵列基板、显示面板
US20040008294A1 (en) Liquid crystal display device and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100324

R150 Certificate of patent or registration of utility model

Ref document number: 4485559

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

Free format text: JAPANESE INTERMEDIATE CODE: R313121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140402

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250