CN105140179B - 阵列基板及其制造方法、显示面板和显示装置 - Google Patents

阵列基板及其制造方法、显示面板和显示装置 Download PDF

Info

Publication number
CN105140179B
CN105140179B CN201510497522.1A CN201510497522A CN105140179B CN 105140179 B CN105140179 B CN 105140179B CN 201510497522 A CN201510497522 A CN 201510497522A CN 105140179 B CN105140179 B CN 105140179B
Authority
CN
China
Prior art keywords
pattern
conductive pattern
source
underlay substrate
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510497522.1A
Other languages
English (en)
Other versions
CN105140179A (zh
Inventor
李震芳
杨潇宇
權基瑛
罗强强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510497522.1A priority Critical patent/CN105140179B/zh
Publication of CN105140179A publication Critical patent/CN105140179A/zh
Priority to EP16834383.8A priority patent/EP3336885A4/en
Priority to US15/514,882 priority patent/US20170213852A1/en
Priority to PCT/CN2016/070120 priority patent/WO2017024755A1/zh
Application granted granted Critical
Publication of CN105140179B publication Critical patent/CN105140179B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Abstract

本发明公开了一种阵列基板及其制造方法、显示面板和显示装置，属于显示技术领域。该方法包括：在衬底基板上形成第一导电图形和第二导电图形；在形成有所述第一导电图形和所述第二导电图形的衬底基板上形成过孔，所述过孔的侧壁半开放；在形成有所述过孔的衬底基板上形成跳线膜层。本发明解决了阵列基板的显示质量较差的问题，实现了提高阵列基板的显示质量的效果，用于显示装置。

Description

阵列基板及其制造方法、显示面板和显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板及其制造方法、显示面板和显示装置。
背景技术
薄膜晶体管液晶显示器(英文：Thin-film transisitor liquid cystaldisplay；简称：TFT-LCD)是多数液晶显示器的一种。在制作TFT阵列基板时，为了传输信号，需要采用跳线膜层如氧化铟锡(英文：Indium tin oxide；简称：ITO)膜层和过孔将不同层的金属图形连接起来，如采用将ITO膜层和过孔将栅极金属图形和源漏极金属图形连接起来，完成栅极信号和公共电极(Com)信号的传输。
相关技术中，在形成过孔的过程中，由于栅极金属图形上的绝缘图形(即栅极绝缘图形)的厚度和源漏极金属图形上的绝缘图形(即钝化层图形)的厚度不同，为了保证过孔内的绝缘图形被完全刻蚀，会采用过刻方法对绝缘图形进行刻蚀，即在原有基础上再多刻蚀30％～50％。图1示出了该阵列基板的过孔结构的俯视图，图1中的01为栅极金属图形，02为源漏极金属图形，03为ITO膜层。图2-1是图1所示的阵列基板的A-A’部位的剖面图，图2-1中的04为衬底基板，02为源漏极金属图形，05为钝化层图形，03为ITO膜层，06为栅极绝缘图形，01为栅极金属图形。
上述方法形成的过孔直径一般为10微米，过孔的开口较小且过孔是封闭孔，过刻容易造成金属图形和绝缘图形接触处的绝缘图形被刻蚀掉一部分，具有较大的侧蚀(undercut)风险。如图2-1所示，过刻容易造成图2-1中P所标注的位置处的钝化层图形05被刻蚀掉一部分，或造成图2-1中Q所标注的位置处的栅极绝缘图形06被刻蚀掉一部分，这样，过孔拐角处的ITO膜层03可能无法完全连接上，信号无法正常传输，图2-2还示出了阵列基板上的过孔的俯视图(虚线为ITO膜层断裂的位置)。因此，阵列基板的显示质量较差。
发明内容
为了解决阵列基板的显示质量较差的问题，本发明提供了一种阵列基板及其制造方法、显示面板和显示装置。所述技术方案如下：
第一方面，提供一种阵列基板的制造方法，所述方法包括：
在衬底基板上形成第一导电图形和第二导电图形；
在形成有所述第一导电图形和所述第二导电图形的衬底基板上形成过孔，所述过孔的侧壁半开放；
在形成有所述过孔的衬底基板上形成跳线膜层。
可选的，所述过孔为条状孔，所述条状孔的长度方向或宽度方向的侧壁开放。
可选的，所述条状孔的侧壁开放的方向上大于或等于15微米，且小于或等于20微米。
可选的，具体包括：
在所述衬底基板上形成所述第一导电图形；
在形成有所述第一导电图形的衬底基板上形成第一绝缘层图形；
在形成有所述第一绝缘层图形的衬底基板上形成所述第二导电图形，所述第二导电图形与所述第一导电图形位于所述衬底基板上的不同层；
在形成有所述第二导电图形的衬底基板上形成第二绝缘层图形；
所述第一导电图形、所述第二导电图形、所述第一绝缘层图形和所述第二绝缘层图形围成所述过孔；
在形成有所述过孔的衬底基板上形成所述跳线膜层，使得所述第一导电图形和所述第二导电图形电连接。
可选的，所述第一导电图形为栅极金属图形，所述第二导电图形为源漏极金属图形，所述在形成有所述第一导电图形的衬底基板上形成第一绝缘层图形，包括：
在形成有所述栅极金属图形的衬底基板上形成栅极绝缘层；
对所述栅极绝缘层进行构图，形成栅极绝缘图形；
所述在形成有所述第一绝缘层图形的衬底基板上形成所述第二导电图形，包括：
在形成有所述栅极绝缘图形的衬底基板上形成所述源漏极金属图形；
所述在形成有所述第二导电图形的衬底基板上形成第二绝缘层图形，包括：
在形成有所述源漏极金属图形的衬底基板上形成钝化层；
对所述钝化层进行构图，形成钝化层图形。
可选的，
所述栅极绝缘图形包括位于所述栅极金属图形上的第一子图形和与所述栅极金属图形同层的第二子图形，所述栅极金属图形与所述第二子图形存在间隙，所述第一子图形覆盖所述栅极金属图形远离所述第二子图形的部分。
可选的，
所述源漏极金属图形与所述第一子图形位于同一层，且所述源漏极金属图形与所述第一子图形存在间隙。
可选的，
所述钝化层图形包括位于所述第一子图形上的第三子图形和位于所述源漏极金属图形上的第四子图形，所述第四子图形覆盖所述源漏极金属图形远离所述第一子图形的部分，未被所述栅极绝缘层的第一子图形覆盖的所述栅极金属图形的部分、未被所述钝化层的第四子图形覆盖的所述源漏极金属图形的部分、所述栅极绝缘图形和所述钝化层图形共同围成所述过孔。
可选的，具体包括：
在所述衬底基板上形成所述第一导电图形和所述第二导电图形，所述第二导电图形与所述第一导电图形位于所述衬底基板上的同一层；
在形成有所述第一导电图形和所述第二导电层图形的衬底基板上形成第一绝缘层图形；
所述第一导电图形、所述第二导电图形和所述第一绝缘层图形围成所述过孔；
在形成有所述过孔的衬底基板上形成所述跳线膜层，使得所述第一导电图形和所述第二导电图形电连接。
可选的，所述第一导电图形为第一栅极金属图形，所述第二导电图形为第二栅极金属图形，所述方法具体包括：
在所述衬底基板上形成栅极金属薄膜，通过构图工艺同层形成所述第一栅极金属图形和所述第二栅极金属图形；
在形成有所述第一栅极金属图形和所述第二栅极金属图形的衬底基板上形成栅极绝缘层；
对所述栅极绝缘层进行构图形成栅极绝缘图形，所述栅极绝缘图形覆盖所述第一栅极金属图形远离所述第二栅极金属图形的部分以及覆盖所述第二栅极图形远离所述第一栅极金属图形的部分；
所述第一栅极金属图形未被所述栅极绝缘图形覆盖的部分、所述第二栅极金属图形未被所述栅极绝缘图形覆盖的部分以及所述栅极绝缘图形共同围成所述过孔；
在形成有所述过孔的衬底基板上形成所述跳线膜层，使得所述第一栅极金属图形和所述第二栅极金属图形电连接。
可选的，所述第一导电图形为第一源漏金属图形，所述第二导电图形为第二源漏金属图形，所述方法具体包括：
在所述衬底基板上形成源漏金属薄膜，通过构图工艺同层形成所述第一源漏金属图形和所述第二源漏金属图形；
在形成有所述第一源漏金属图形和所述第二源漏金属图形的衬底基板上形成钝化层；
对所述钝化层进行构图形成钝化层图形，所述钝化层图形覆盖所述第一源漏金属图形远离所述第二源漏金属图形的部分以及覆盖所述第二源漏金属图形远离所述第一源漏金属图形的部分；
所述第一源漏金属图形未被所述钝化层图形覆盖的部分、所述第二源漏金属图形未被所述钝化层图形覆盖的部分以及所述钝化层图形共同围成所述过孔；
在形成有所述过孔的衬底基板上形成所述跳线膜层，使得所述第一源漏金属图形和所述第二源漏金属图形电连接。
第二方面，提供一种阵列基板，所述阵列基板包括：
衬底基板；
所述衬底基板上形成有第一导电图形和第二导电图形；
形成有所述第一导电图形和所述第二导电图形的衬底基板上形成有过孔，所述过孔的侧壁半开放；
形成有所述过孔的衬底基板上形成有跳线膜层。
可选的，所述过孔为条状孔，所述条状孔的长度方向或宽度方向的侧壁开放。
可选的，所述条状孔的侧壁开放的方向上大于或等于15微米，且小于或等于20微米。
可选的，
所述衬底基板上形成有所述第一导电图形；
形成有所述第一导电图形的衬底基板上形成有第一绝缘层图形；
形成有所述第一绝缘层图形的衬底基板上形成有所述第二导电图形，所述第二导电图形与所述第一导电图形位于所述衬底基板上的不同层；
形成有所述第二导电图形的衬底基板上形成有第二绝缘层图形；
所述第一导电图形、所述第二导电图形、所述第一绝缘层图形和所述第二绝缘层图形围成所述过孔；
形成有所述过孔的衬底基板上形成有所述跳线膜层，所述跳线膜层使所述第一导电图形和所述第二导电图形电连接。
可选的，所述第一导电图形为栅极金属图形，所述第二导电图形为源漏极金属图形，
形成有所述栅极金属图形的衬底基板上形成有栅极绝缘图形；
形成有所述栅极绝缘图形的衬底基板上形成有所述源漏极金属图形；
形成有所述源漏极金属图形的衬底基板上形成有钝化层图形。
可选的，
所述栅极绝缘图形包括位于所述栅极金属图形上的第一子图形和与所述栅极金属图形同层的第二子图形，所述栅极金属图形与所述第二子图形存在间隙，所述第一子图形覆盖所述栅极金属图形远离所述第二子图形的部分。
可选的，
所述源漏极金属图形与所述第一子图形位于同一层，且所述源漏极金属图形与所述第一子图形存在间隙。
可选的，
所述钝化层图形包括位于所述第一子图形上的第三子图形和位于所述源漏极金属图形上的第四子图形，所述第四子图形覆盖所述源漏极金属图形远离所述第一子图形的部分，未被所述栅极绝缘层的第一子图形覆盖的所述栅极金属图形的部分、未被所述钝化层的第四子图形覆盖的所述源漏极金属图形的部分、所述栅极绝缘图形和所述钝化层图形共同围成所述过孔。
可选的，
所述衬底基板上形成有所述第一导电图形和所述第二导电图形，所述第二导电图形与所述第一导电图形位于所述衬底基板上的同一层；
形成有所述第一导电图形和所述第二导电层图形的衬底基板上形成有第一绝缘层图形；
所述第一导电图形、所述第二导电图形和所述第一绝缘层图形围成所述过孔；
形成有所述过孔的衬底基板上形成有所述跳线膜层，所述跳线膜层使所述第一导电图形和第二导电图形电连接。
可选的，所述第一导电图形为第一栅极金属图形，所述第二导电图形为第二栅极金属图形，
所述衬底基板上形成有所述第一栅极金属图形和所述第二栅极金属图形；
形成有所述第一栅极金属图形和所述第二栅极金属图形的衬底基板上形成有栅极绝缘图形，所述栅极绝缘图形覆盖所述第一栅极金属图形远离所述第二栅极金属图形的部分以及覆盖所述第二栅极图形远离所述第一栅极金属图形的部分；
所述第一栅极金属图形未被栅极绝缘图形覆盖的部分、所述第二栅极金属图形未被所述栅极绝缘图形覆盖的部分以及所述栅极绝缘图形共同围成所述过孔；
形成有所述过孔的衬底基板上形成有所述跳线膜层，所述跳线膜层使所述第一栅极金属图形和所述第二栅极金属图形电连接。
可选的，所述第一导电图形为第一源漏金属图形，所述第二导电图形为第二源漏金属图形，
所述衬底基板上形成有所述第一源漏金属图形和所述第二源漏金属图形；
形成有所述第一源漏金属图形和所述第二源漏金属图形的衬底基板上形成有钝化层图形，所述钝化层图形覆盖所述第一源漏金属图形远离所述第二源漏金属图形的部分以及覆盖所述第二源漏金属图形远离所述第一源漏金属图形的部分；
所述第一源漏金属图形未被所述钝化层图形覆盖的部分、所述第二源漏金属图形未被所述钝化层图形覆盖的部分以及所述钝化层图形共同围成所述过孔；
形成有所述过孔的衬底基板上形成有所述跳线膜层，所述跳线膜层使所述第一源漏金属图形和所述第二源漏金属图形电连接。
第三方面，提供一种显示面板，包括第二方面任一所述的阵列基板。
第四方面，提供一种显示装置，包括第三方面所述的显示面板。
本发明提供了一种阵列基板及其制造方法、显示面板和显示装置，能够在衬底基板上形成第一导电图形和第二导电图形，在形成有第一导电图形和第二导电图形的衬底基板上形成侧壁半开放的过孔，在形成有过孔的衬底基板上形成跳线膜层，从而采用跳线膜层连接不同层或同一层的导电图形，相较于相关技术，可以保证跳线膜层完全连接，信号正常传输，因此，提高了阵列基板的显示质量。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是相关技术中的阵列基板的结构示意图；
图2-1是图1所示的阵列基板的A-A’部位的剖面图；
图2-2是图2-1所示的阵列基板的俯视图；
图3是本发明实施例提供的一种阵列基板的制造方法的流程图；
图4-1是本发明实施例提供的另一种阵列基板的制造方法的流程图；
图4-2是图4-1对应的阵列基板的结构示意图；
图5-1是本发明实施例提供的另一种阵列基板的制造方法的流程图；
图5-2是本发明实施例提供的形成栅极金属图形的结构示意图；
图5-3是本发明实施例提供的形成栅极绝缘层的结构示意图；
图5-4是本发明实施例提供的形成栅极绝缘图形的结构示意图；
图5-5是本发明实施例提供的形成源漏极金属图形的结构示意图；
图5-6是本发明实施例提供的形成钝化层的结构示意图；
图5-7是本发明实施例提供的形成钝化层图形的结构示意图；
图5-8是本发明实施例提供的形成跳线膜层的结构示意图；
图5-9是本发明实施例提供的过孔的俯视图；
图5-10是图5-9所示的阵列基板C-C’部位的剖面图；
图5-11是图5-9所示的阵列基板D-D’部位的剖面图；
图6-1是本发明实施例提供的又一种阵列基板的制造方法的流程图；
图6-2是图6-1对应的阵列基板的结构示意图；
图6-3是图6-1对应的又一种阵列基板的结构示意图；
图7-1是本发明实施例提供的又一种阵列基板的制造方法的流程图；
图7-2是本发明实施例提供的形成栅极金属薄膜的结构示意图；
图7-3是本发明实施例提供的形成第一栅极金属图形和第二栅极金属图形的结构示意图；
图7-4是本发明实施例提供的又一种形成栅极绝缘层的结构示意图；
图7-5是本发明实施例提供的又一种形成栅极绝缘图形的结构示意图；
图7-6是本发明实施例提供的又一种形成跳线膜层的结构示意图；
图8-1是本发明实施例提供的再一种阵列基板的制造方法的流程图；
图8-2是本发明实施例提供的形成源漏金属薄膜的结构示意图；
图8-3是本发明实施例提供的形成第一源漏金属图形和第二源漏金属图形的结构示意图；
图8-4是本发明实施例提供的形成钝化层的结构示意图；
图8-5是本发明实施例提供的形成钝化层图形的结构示意图；
图8-6是本发明实施例提供的形成跳线膜层的结构示意图；
图8-7是图8-1对应的又一种阵列基板的结构示意图；
图9是本发明实施例提供的一种阵列基板的结构示意图。
通过上述附图，已示出本发明明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本发明构思的范围，而是通过参考特定实施例为本领域技术人员说明本发明的概念。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供了一种阵列基板的制造方法，如图3所示，该方法包括：
步骤301、在衬底基板上形成第一导电图形和第二导电图形。
步骤302、在形成有第一导电图形和第二导电图形的衬底基板上形成过孔，该过孔的侧壁半开放。
步骤303、在形成有过孔的衬底基板上形成跳线膜层。
综上所述，本发明实施例提供的阵列基板的制造方法，能够在衬底基板上形成第一导电图形和第二导电图形，在形成有第一导电图形和第二导电图形的衬底基板上形成侧壁半开放的过孔，在形成有过孔的衬底基板上形成跳线膜层，从而采用跳线膜层连接不同层或同一层的导电图形，相较于相关技术，可以保证跳线膜层完全连接，信号正常传输，因此，提高了阵列基板的显示质量。
进一步的，过孔为条状孔，该条状孔的长度方向或宽度方向的侧壁开放。该条状孔的侧壁开放的方向上尺寸大于或等于15微米，且小于或等于20微米。
需要说明的是，第一导电图形和第二导电图形可以位于衬底基板上的不同层，也可以位于衬底基板上的同一层。也就是说，本发明实施例形成的过孔可以用于连接衬底基板上不同层的导电图形，如连接源漏极金属图形和栅极金属图形，或者连接源漏金属图形和像素电极图形，等等；也可以用于连接衬底基板上同一层的导电图形，如连接栅极金属图形，或者连接源漏金属图形等。跳线膜层也可以为金属图形或金属氧化物图形等任何可以导电的材质，如Cu、Al及其合金或者ITO等，这些不做限定。
本发明实施例提供了一种阵列基板的制造方法，如图4-1所示，该方法具体包括：
步骤401、在衬底基板上形成第一导电图形。
步骤402、在形成有第一导电图形的衬底基板上形成第一绝缘层图形。
步骤403、在形成有第一绝缘层图形的衬底基板上形成第二导电图形，第二导电图形与第一导电图形位于衬底基板上的不同层。
步骤404、在形成有第二导电图形的衬底基板上形成第二绝缘层图形。第一导电图形、第二导电图形、第一绝缘层图形和第二绝缘层图形围成过孔，该过孔的侧壁半开放。
步骤405、在形成有过孔的衬底基板上形成跳线膜层，使得第一导电图形和第二导电图形电连接。
图4-2示出了该阵列基板的结构示意图，如图4-2所示，在衬底基板001上形成第一导电图形2001；在形成有第一导电图形2001的衬底基板001上形成第一绝缘层图形2002；在形成有第一绝缘层图形2002的衬底基板001上形成第二导电图形2003，第二导电图形2003与第一导电图形2001位于衬底基板001上的不同层，即第二导电图形2003与第一导电图形2001在衬底基板001上的位置位于衬底基板001上的不同层；在形成有第二导电图形2003的衬底基板001上形成第二绝缘层图形2004。第一导电图形2001、第二导电图形2003、第一绝缘层图形2002和第二绝缘层图形2004围成过孔008，过孔008的侧壁半开放；在形成有过孔008的衬底基板001上形成跳线膜层009，使得第一导电图形2001和第二导电图形2003电连接。实际应用中，图4-2中的第一导电图形2001可以为栅极金属图形，第一绝缘层图形2002可以为栅极绝缘图形，第二导电图形2003可以为源漏极金属图形，第二绝缘层图形2004可以为钝化层图形，形成的阵列基板的结构示意图如图5-8所示。
综上所述，本发明实施例提供的阵列基板的制造方法，能够在形成有第一导电图形的衬底基板上形成第二导电图形，在形成有第二导电图形的衬底基板上形成侧壁半开放的过孔，在形成有过孔的衬底基板上形成跳线膜层，从而采用跳线膜层连接不同层的导电图形，相较于相关技术，可以保证跳线膜层完全连接，信号正常传输，因此，提高了阵列基板的显示质量。
本发明实施例以第一导电图形为栅极金属图形，第二导电图形为源漏极金属图形为例，提供了一种阵列基板的制造方法，如图5-1所示，该方法可以包括：
步骤501、在衬底基板上形成栅极金属图形。
如图5-2所示，在衬底基板001上形成栅极金属图形002。
步骤502、在形成有栅极金属图形的衬底基板上形成栅极绝缘层。
如图5-3所示，在形成有栅极金属图形002的衬底基板001上形成栅极绝缘层003。
步骤503、对栅极绝缘层进行构图，形成栅极绝缘图形。
具体的，在形成有栅极金属图形的衬底基板上形成栅极绝缘薄膜即栅极绝缘层，在形成有栅极绝缘薄膜的衬底基板涂覆光刻胶，采用掩膜版对涂覆有光刻胶的衬底基板进行曝光，对曝光后的衬底基板进行显影、刻蚀得到栅极绝缘图形。形成栅极绝缘图形004的结构示意图如图5-4所示，图5-4中，栅极绝缘图形004包括位于栅极金属图形002上的第一子图形0041和与栅极金属图形002同层的第二子图形0042，栅极金属图形002与第二子图形0042存在间隙，如图5-4中，栅极金属图形002与第二子图形0042在栅线扫描方向(u所指示的方向)上存在间隙，第一子图形0041覆盖栅极金属图形002远离第二子图形0042的部分。如图5-4中，第一子图形0041沿栅线扫描方向的长度d1小于栅极金属图形002沿栅线扫描方向的长度d2。需要说明的是，第一子图形0041平行于数据线扫描方向(图中未标识)的一边可以与衬底基板001的边缘共线，也可以与衬底基板001的边缘不共线，如第一子图形0041在平行于数据线扫描方向的一边在衬底基板001的边缘内侧，只要第一子图形0041能够覆盖栅极金属图形002的靠近衬底基板001的边缘的一侧的端面及并延伸到栅极金属图形002的上表面部分即可。第一子图形0041沿栅线扫描方向的长度d1为覆盖在栅线金属图形002上表面的部分长度。栅极金属图形002与第二子图形0042同层指的是栅极金属图形002与第二子图形0042在衬底基板001上的位置位于衬底基板001上的同一层。
步骤504、在形成有栅极绝缘图形的衬底基板上形成源漏极金属图形。
如图5-5所示，在形成有栅极绝缘图形004的衬底基板001上形成源漏极金属图形005。源漏极金属图形005与第一子图形0041位于同一层，即源漏极金属图形005与第一子图形0041在衬底基板001上的位置位于衬底基板001上的同一层，且源漏极金属图形005与第一子图形0041存在间隙。图5-5的其他标号可以参考图5-4进行说明。
步骤505、在形成有源漏极金属图形的衬底基板上形成钝化层。
如图5-6所示，在形成有源漏极金属图形005的衬底基板001上形成钝化层006。图5-6的其他标号可以参考图5-5进行说明。
步骤506、对钝化层进行构图，形成钝化层图形。
具体的，如图5-7所示，采用掩膜版对钝化层进行图案化，形成钝化层图形007。如在钝化层上涂覆光刻胶，采用掩膜版对涂覆有光刻胶的衬底基板进行曝光，再对曝光后的衬底基板进行显影、刻蚀得到钝化层图形，最后剥离光刻胶，即完成对钝化层的构图过程。
钝化层图形007包括位于第一子图形0041上的第三子图形0071和位于源漏极金属图形005上的第四子图形0072，第四子图形0072覆盖源漏极金属图形005远离第一子图形0041的部分，如图5-7中，第四子图形0072沿栅线扫描方向(u所指示的方向)的长度d6小于源漏极金属图形005沿栅线扫描方向的长度d3。如图5-7所示，未被栅极绝缘层的第一子图形0041覆盖的栅极金属图形002的部分、未被钝化层的第四子图形0072覆盖的源漏极金属图形005的部分、栅极绝缘图形004和钝化层图形007共同围成过孔008。图5-7中，0042为第二子图形。
步骤507、在形成有过孔的衬底基板上形成跳线膜层，使得栅极金属图形和源漏极金属图形电连接。
如图5-8所示，在形成有过孔008的衬底基板001上形成跳线膜层009，从而使栅极金属图形002和源漏极金属图形005电连接。图5-8中的其他标号可以参考图5-7进行说明。示例的，跳线膜层009可以为ITO膜层。
图5-9示出了该过孔的俯视图，如图5-9所示，过孔008为条状孔，过孔的侧壁半开放，如条状孔的宽度方向(f所指示的方向)的侧壁开放，条状孔的长度方向(e所指示的方向)的侧壁不开放。条状孔的宽度b大于或等于15微米，且小于或等于20微米。v所指示的方向为数据线扫描方向。需要说明的是，本发明实施例中的长度方向和宽度方向并不是绝对性，只是对结构图进行了一下示意性的标识。
需要补充说明的是，图5-8是图5-9所示的阵列基板的B-B’部位的剖面图。图5-10是图5-9所示的阵列基板C-C’部位的剖面图，图5-10中，001为衬底基板，004为栅极绝缘图形，005为源漏极金属图形，007为钝化层图形，009为跳线膜层；图5-11是图5-9所示的阵列基板D-D’部位的剖面图，图5-11中，001为衬底基板，002为栅极金属图形，004为栅极绝缘图形，007为钝化层图形，009为跳线膜层。
综上所述，本发明实施例提供的阵列基板的制造方法，能够在形成有栅极金属图形的衬底基板上形成源漏极金属图形，在形成有源漏极金属图形的衬底基板上形成侧壁半开放的过孔，在形成有过孔的衬底基板上形成跳线膜层，从而采用跳线膜层连接不同层的导电图形，相较于相关技术，可以保证跳线膜层完全连接，信号正常传输，因此，提高了阵列基板的显示质量。
本发明实施例提供了一种阵列基板的制造方法，如图6-1所示，该方法具体包括：
步骤601、在衬底基板上形成第一导电图形和第二导电图形，第二导电图形与第一导电图形位于衬底基板上的同一层。
步骤602、在形成有第一导电图形和第二导电层图形的衬底基板上形成第一绝缘层图形。第一导电图形、第二导电图形和第一绝缘层图形围成过孔，该过孔的侧壁半开放。
步骤603、在形成有过孔的衬底基板上形成跳线膜层，使得第一导电图形和第二导电图形电连接。
图6-2示出了该阵列基板的结构示意图，如图6-2所示，在衬底基板001上形成第一导电图形2001和第二导电图形2003，第二导电图形2003与第一导电图形2001位于衬底基板001上的同一层，即第二导电图形2003与第一导电图形2001在衬底基板001上的位置位于衬底基板001上的同一层；在形成有第一导电图形2001和第二导电层图形2003的衬底基板001上形成第一绝缘层图形2002。第一导电图形2001、第二导电图形2003和第一绝缘层图形2002围成过孔008，过孔008的侧壁半开放；在形成有过孔008的衬底基板001上形成跳线膜层009，使得第一导电图形2001和第二导电图形2003电连接。实际应用中，图6-2中的第一导电图形2001可以为第一栅极金属图形，第二导电层图形2003可以为第二栅极金属图形，第一绝缘层图形2002可以为栅极绝缘图形，形成的阵列基板的结构示意图如图7-6所示。其中，在第一栅极金属图形和第二栅极图形之间还可以同层设置有数据线图形，则栅极绝缘图形除了覆盖第一栅极金属图形远离第二栅极金属图形的部分，以及覆盖第二栅极金属图形远离第一栅极金属图形的部分之外，为了使得第一栅极金属图形、第二栅极图形和数据线图形绝缘，栅极绝缘图形还需要覆盖数据线图形和第一栅极金属图形、第二栅极金属图形之间的部分以及数据线图形的表面。则第一栅极金属图形、第二栅极金属图形和栅极绝缘图形围成一个截面为凹字形的过孔。如图6-3所示，010为第一栅极金属图形，011为第二栅极金属图形，014为数据线图形，004为栅极绝缘图形，001为衬底基板，008为过孔，009为跳线膜层，需要说明的是，图6-3所示的阵列基板的结构并不是形成有第一栅极金属图形、第二栅极金属图形和数据线图形的阵列基板的唯一结构，实际应用中，该阵列基板除了包括有上述第一栅极金属图形、第二栅极金属图形、数据线图形和栅极绝缘图形之外，还可以包括其他部分，本发明实施例对此不作限定。
当然，对于用于连接同层导电图形的两部分而设置的过孔结构还可以为其他形式，如各种断线的修补、其他同层交叉线的设计等等，此处不再赘述。
综上所述，本发明实施例提供的阵列基板的制造方法，能够在衬底基板上形成第一导电图形和第二导电图形，在形成有第一导电图形和第二导电图形的衬底基板上形成侧壁半开放的过孔，在形成有过孔的衬底基板上形成跳线膜层，从而采用跳线膜层连接同一层的导电图形，相较于相关技术，可以保证跳线膜层完全连接，信号正常传输，因此，提高了阵列基板的显示质量。
本发明实施例以第一导电图形为第一栅极金属图形，第二导电图形为第二栅极金属图形为例，提供了一种阵列基板的制造方法，如图7-1所示，该方法具体可以包括：
步骤701、在衬底基板上形成栅极金属薄膜，通过构图工艺同层形成第一栅极金属图形和第二栅极金属图形。
如图7-2所示，在衬底基板001上形成栅极金属薄膜0010。如图7-3所示，对形成有栅极金属薄膜的衬底基板001进行构图，形成第一栅极金属图形010和第二栅极金属图形011。具体的，在形成有栅极金属薄膜的衬底基板上涂覆光刻胶，采用掩膜版对涂覆有光刻胶的衬底基板进行曝光，对曝光后的衬底基板进行显影、刻蚀得到第一栅极金属图形和第二栅极金属图形。
步骤702、在形成有第一栅极金属图形和第二栅极金属图形的衬底基板上形成栅极绝缘层。
如图7-4所示，在形成有第一栅极金属图形010和第二栅极金属图形011的衬底基板001上形成栅极绝缘层003。
步骤703、对栅极绝缘层进行构图形成栅极绝缘图形。
如图7-5所示，采用掩膜版对栅极绝缘层进行图案化，形成栅极绝缘图形004。具体的，在形成有栅极绝缘层的衬底基板涂覆光刻胶，采用掩膜版对涂覆有光刻胶的衬底基板进行曝光，对曝光后的衬底基板进行显影、刻蚀得到栅极绝缘图形。其中，栅极绝缘图形004覆盖第一栅极金属图形010远离第二栅极金属图形011的部分(如0011所指示的区域)，并覆盖第二栅极图形011远离第一栅极金属图形010的部分(如0012所指示的区域)。第一栅极金属图形010未被栅极绝缘图形004覆盖的部分、第二栅极金属图形011未被栅极绝缘图形004覆盖的部分以及栅极绝缘图形004共同围成过孔008，过孔008的侧壁半开放，侧壁半开放指的是条状孔的宽度方向的侧壁开放。关于该过孔的结构可以参考图5-9进行说明，在此不再赘述。
步骤704、在形成有过孔的衬底基板上形成跳线膜层，使得第一栅极金属图形和第二栅极金属图形电连接。
如图7-6所示，在形成有过孔008的衬底基板001上形成跳线膜层009，使得第一栅极金属图形010和第二栅极金属图形011电连接。示例的，跳线膜层009可以为ITO膜层。004为栅极绝缘图形。
此外，在衬底基板上形成本征半导体薄膜、掺杂半导体薄膜和源漏金属薄膜，对源漏金属薄膜、掺杂半导体薄膜、本征半导体薄膜进行构图形成数据线、源电极和漏电极、有源层等，及形成钝化层图形的过程可以参考相关技术，在此不再赘述。
综上所述，本发明实施例提供的阵列基板的制造方法，能够在衬底基板上形成第一栅极金属图形和第二栅极金属图形，在形成有第一栅极金属图形和第二栅极金属图形的衬底基板上形成侧壁半开放的过孔，在形成有过孔的衬底基板上形成跳线膜层，从而采用跳线膜层连接同一层的导电图形，相较于相关技术，可以保证跳线膜层完全连接，信号正常传输，因此，提高了阵列基板的显示质量。
本发明实施例以第一导电图形为第一源漏金属图形，第二导电图形为第二源漏金属图形为例，提供了一种阵列基板的制造方法，如图8-1所示，该方法具体可以包括：
步骤801、在衬底基板上形成源漏金属薄膜，通过构图工艺同层形成第一源漏金属图形和第二源漏金属图形。
如图8-2所示，在衬底基板001上形成源漏金属薄膜0013。如图8-3所示，对形成有源漏金属薄膜的衬底基板001进行构图，形成第一源漏金属图形012和第二源漏金属图形013。具体的，在形成有源漏金属薄膜的衬底基板涂覆光刻胶，采用掩膜版对涂覆有光刻胶的衬底基板进行曝光，对曝光后的衬底基板进行显影、刻蚀得到第一源漏金属图形和第二源漏金属图形。
步骤802、在形成有第一源漏金属图形和第二源漏金属图形的衬底基板上形成钝化层。
如图8-4所示，在形成有第一源漏金属图形012和第二源漏金属图形013的衬底基板001上形成钝化层006。
步骤803、对钝化层进行构图形成钝化层图形。
如图8-5所示，对钝化层进行构图形成钝化层图形007。具体的，在形成有钝化层的衬底基板涂覆光刻胶，采用掩膜版对涂覆有光刻胶的衬底基板进行曝光，对曝光后的衬底基板进行显影、刻蚀得到钝化层图形。钝化层图形007覆盖第一源漏金属图形012远离第二源漏金属图形013的部分(如0014所指示的区域)，并覆盖第二源漏金属图形013远离第一源漏金属图形012的部分(如0015所指示的区域)。第一源漏金属图形012未被钝化层图形007覆盖的部分、第二源漏金属图形013未被钝化层图形007覆盖的部分以及钝化层图形007共同围成过孔008，过孔008的侧壁半开放，侧壁半开放指的是条状孔的宽度方向的侧壁开放。
步骤804、在形成有过孔的衬底基板上形成跳线膜层，使得第一源漏金属图形和第二源漏金属图形电连接。
如图8-6所示，在形成有过孔008的衬底基板001上形成跳线膜层009，使得第一源漏金属图形012和第二源漏金属图形013电连接。示例的，跳线膜层009可以为ITO膜层。007为钝化层图形。需要说明的是，在衬底基板上形成第一源漏金属图形和第二源漏金属图形之前，还在衬底基板上形成有栅极金属薄膜、栅极绝缘薄膜、本征半导体薄膜、掺杂半导体薄膜，则钝化层图形除了覆盖第一源漏金属图形远离第二源漏金属图形的部分，以及覆盖第二源漏金属图形远离第一源漏金属图形的部分之外，还需要覆盖第一源漏金属图形和第二源漏金属图形之间的部分，如图8-7所示，图8-7中，015为栅极金属薄膜，016为栅极绝缘薄膜，017为本征半导体薄膜，018为掺杂半导体薄膜，012为第一源漏金属图形，013为第二源漏金属图形，007为钝化层图形，008为过孔，009为跳线膜层，001为衬底基板。
需要说明的是，在衬底基板上形成栅极金属薄膜、栅极绝缘薄膜、本征半导体薄膜、掺杂半导体薄膜的过程，以及对掺杂半导体薄膜、本征半导体薄膜、栅极绝缘薄膜和栅极金属薄膜进行构图的过程可以参考相关技术，在此不再赘述。
综上所述，本发明实施例提供的阵列基板的制造方法，能够在衬底基板上形成第一源漏金属图形和第二源漏金属图形，在形成有第一源漏金属图形和第二源漏金属图形的衬底基板上形成侧壁半开放的过孔，在形成有过孔的衬底基板上形成跳线膜层，从而采用跳线膜层连接同一层的导电图形，相较于相关技术，可以保证跳线膜层完全连接，信号正常传输，因此，提高了阵列基板的显示质量。
需要补充说明的是，相关阵列基板的制造方法形成的过孔的直径为10微米，过孔的开口较小，且过孔是封闭的圆形孔或封闭的方形孔，这种类型的过孔对侧蚀的容错能力较差，侧蚀风险较大，同时ITO膜层比较薄，因此，很容易使ITO膜层无法正常连接，信号无法正常传输，存在一定的进行性。进行性指的是工作人员在对显示装置进行测试时没有发现显示问题，当显示装置被转交至客户手里时，显示装置曝露出显示问题。本发明实施例提供的阵列基板的制造方法形成的过孔宽度的取值范围为15～20微米，增大了过孔的开口，且过孔为半开放孔，在很大程度上提高了过孔对侧蚀的容错能力，有效降低了侧蚀风险，保证跳线膜层完全连接，信号正常传输。且该过程无需增加曝光刻蚀工艺，方法简单，易于实现，具有较强的适用性。此外，该方法形成的过孔还可以有效节省阵列基板的空间。
还需要补充说明的是，过孔是跳线设计的关键部分，相同的刻蚀工艺对不同材料的刻蚀速率不同，即使材料相同，材料界面和内部的刻蚀速率也会有不同，同时，相关技术在制造阵列基板时，一般需要至少四到五次的曝光刻蚀工艺，因此过刻容易引起侧蚀，当侧蚀风险较大时，阵列基板的显示质量就会受到影响，严重时还会使显示装置直接报废。本发明实施例通过钝化层曝光刻蚀工艺把跳线位置的金属裸露出来，采用ITO膜层连接不同的导电图形，提高了阵列基板的显示质量，进而提高了显示装置的画面品质。
本发明实施例提供了一种阵列基板，如图9所示，该阵列基板包括：衬底基板001；衬底基板001上形成有第一导电图形2001和第二导电图形2003；形成有第一导电图形2001和第二导电图形2003的衬底基板001上形成有过孔008，过孔008的侧壁半开放；形成有过孔008的衬底基板001上形成有跳线膜层009。需要说明的是，图9中虚线围成的区域为过孔008。其他附图如图5-8中的过孔可以参考图9中过孔的标识进行说明。
综上所述，本发明实施例提供的阵列基板，衬底基板上形成有第一导电图形和第二导电图形，形成有第一导电图形和第二导电图形的衬底基板上形成有侧壁半开放的过孔，形成有过孔的衬底基板上形成有跳线膜层，从而采用跳线膜层连接不同层或同一层的导电图形，相较于相关技术，可以保证跳线膜层完全连接，信号正常传输，因此，提高了阵列基板的显示质量。
可选的，过孔为条状孔，条状孔的长度方向或宽度方向的侧壁开放。条状孔的侧壁开放的方向上大于或等于15微米，且小于或等于20微米。
需要说明的是，第一导电图形和第二导电图形可以位于衬底基板上的不同层，也可以位于衬底基板上的同一层。图9所示的第一导电图形2001和第二导电图形2003位于衬底基板上的同一层，即第一导电图形2001和第二导电图形2003在衬底基板上的位置位于衬底基板上的同一层。本发明实施例形成的过孔可以用于连接衬底基板上不同层的导电图形，如连接源漏极金属图形和栅极金属图形；也可以用于连接衬底基板上同一层的导电图形，如连接栅极金属图形，或连接源漏金属图形等。
本发明实施例提供了一种阵列基板，如图4-2所示，该阵列基板包括：
衬底基板001；衬底基板001上形成有第一导电图形2001；形成有第一导电图形2001的衬底基板001上形成有第一绝缘层图形2002；形成有第一绝缘层图形2002的衬底基板001上形成有第二导电图形2003，第二导电图形2003与第一导电图形2001位于衬底基板001上的不同层；形成有第二导电图形2003的衬底基板001上形成有第二绝缘层图形2004；第一导电图形2001、第二导电图形2003、第一绝缘层图形2002和第二绝缘层图形2004围成过孔008，该过孔008的侧壁半开放；形成有过孔008的衬底基板001上形成有跳线膜层009，跳线膜层009使第一导电图形2001和第二导电图形2003电连接。
综上所述，本发明实施例提供的阵列基板，形成有第一导电图形的衬底基板上形成有第二导电图形，形成有第二导电图形的衬底基板上形成有侧壁半开放的过孔，形成有过孔的衬底基板上形成有跳线膜层，采用跳线膜层连接不同层的导电图形，相较于相关技术，可以保证跳线膜层完全连接，信号正常传输，因此，提高了阵列基板的显示质量。
本发明实施例提供了一种阵列基板，如图5-8所示，该阵列基板包括：
衬底基板001；衬底基板001上形成有栅极金属图形002；形成有栅极金属图形002的衬底基板001上有栅极绝缘图形004；形成有栅极绝缘图形004的衬底基板001上形成有源漏极金属图形005；形成有源漏极金属图形005的衬底基板001上形成有钝化层图形007，未被栅极绝缘层的第一子图形0041覆盖的栅极金属图形002的部分、未被钝化层的第四子图形0072覆盖的源漏极金属图形005的部分、栅极绝缘图形004和钝化层图形007共同围成过孔008；形成有过孔008的衬底基板001上形成有跳线膜层009，跳线膜层009使栅极金属图形002和源漏极金属图形005电连接。
其中，栅极绝缘图形004包括位于栅极金属图形002上的第一子图形0041和与栅极金属图形002同层的第二子图形0042，栅极金属图形002与第二子图形0042存在间隙，第一子图形0041覆盖栅极金属图形002远离第二子图形0042的部分。
如图5-8所示，源漏极金属图形005与第一子图形0041位于同一层，即源漏极金属图形005与第一子图形0041在衬底基板001上的位置位于衬底基板001上的同一层。且源漏极金属图形005与第一子图形0041存在间隙。钝化层图形007包括位于第一子图形0041上的第三子图形0071和位于源漏极金属图形005上的第四子图形0072，第四子图形0072覆盖源漏极金属图形005远离第一子图形0041的部分。未被栅极绝缘层的第一子图形0041覆盖的栅极金属图形002的部分、未被钝化层的第四子图形0072覆盖的源漏极金属图形005的部分、栅极绝缘图形004和钝化层图形007共同围成过孔008。
综上所述，本发明实施例提供的阵列基板，形成有栅极金属图形的衬底基板上形成有源漏极金属图形，形成有源漏极金属图形的衬底基板上形成有侧壁半开放的过孔，形成有过孔的衬底基板上形成有跳线膜层，采用跳线膜层连接不同层的导电图形，相较于相关技术，可以保证跳线膜层完全连接，信号正常传输，因此，提高了阵列基板的显示质量。
本发明实施例提供了一种阵列基板，如图6-2所示，该阵列基板包括：
衬底基板001；衬底基板001上形成有第一导电图形2001和第二导电图形2003，第二导电图形2003与第一导电图形2001位于衬底基板001上的同一层，即第二导电图形2003与第一导电图形2001在衬底基板001上的位置位于衬底基板001上的同一层；形成有第一导电图形2001和第二导电层图形2003的衬底基板001上形成有第一绝缘层图形2002，第一导电图形2001、第二导电图形2003和第一绝缘层图形2002围成过孔008，过孔008的侧壁半开放；形成有过孔008的衬底基板001上形成有跳线膜层009，跳线膜层009使第一导电图形2001和第二导电图形2003电连接。
示例的，第一导电图形2001为第一栅极金属图形，第二导电图形2003为第二栅极金属图形，第一绝缘层图形2002为栅极绝缘图形。或者，第一导电图形2001为第一源漏金属图形，第二导电图形2003为第一源漏金属图形，第一绝缘层图形2002为钝化层图形。
具体的，当第一导电图形2001为第一栅极金属图形，第二导电图形2003为第二栅极金属图形，第一绝缘层图形2002为栅极绝缘图形时，如图7-5所示，栅极绝缘图形004覆盖第一栅极金属图形010远离第二栅极金属图形011的部分以及覆盖第二栅极图形011远离第一栅极金属图形010的部分；第一栅极金属图形010未被栅极绝缘图形004覆盖的部分、第二栅极金属图形011未被栅极绝缘图形004覆盖的部分以及栅极绝缘图形004共同围成过孔008。
当第一导电图形2001为第一源漏金属图形，第二导电图形2003为第一源漏金属图形，第一绝缘层图形2002为钝化层图形时，如图8-5所示，钝化层图形007覆盖第一源漏金属图形012远离第二源漏金属图形013的部分以及覆盖第二源漏金属图形013远离第一源漏金属图形012的部分，第一源漏金属图形012未被钝化层图形007覆盖的部分、第二源漏金属图形013未被钝化层图形007覆盖的部分以及钝化层图形007共同围成过孔008。
综上所述，本发明实施例提供的阵列基板，形成有第一导电图形和第二导电图形的衬底基板上形成有侧壁半开放的过孔，形成有过孔的衬底基板上形成有跳线膜层，采用跳线膜层连接同一层的导电图形，相较于相关技术，可以保证跳线膜层完全连接，信号正常传输，因此，提高了阵列基板的显示质量。
本发明实施例提供了一种显示面板，包括图4-2、图6-2或图9所示的阵列基板。
本发明实施例提供了一种显示装置，该显示装置包括上述显示面板。该显示装置可以为液晶电视、手机、平板电脑、导航仪等。该显示装置包括的显示面板，采用半开放的过孔上的跳线膜层连接位于衬底基板上不同层或同一层的导电图形，相较于相关技术，可以保证跳线膜层完全连接，信号正常传输，因此，提高了显示装置的显示质量。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (12)

1.一种阵列基板的制造方法，其特征在于，所述方法包括：
在衬底基板上形成第一导电图形和第二导电图形；
在形成有所述第一导电图形和所述第二导电图形的衬底基板上形成过孔，所述过孔的侧壁半开放；
在形成有所述过孔的衬底基板上形成跳线膜层，使得所述第一导电图形和所述第二导电图形电连接；
所述方法具体包括：
在所述衬底基板上形成所述第一导电图形和所述第二导电图形，所述第二导电图形与所述第一导电图形位于所述衬底基板上的同一层；
在形成有所述第一导电图形和所述第二导电层图形的衬底基板上形成第一绝缘层图形；
所述第一导电图形、所述第二导电图形和所述第一绝缘层图形围成所述过孔；
在形成有所述过孔的衬底基板上形成所述跳线膜层，使得所述第一导电图形和所述第二导电图形电连接；
其中，所述第一导电图形为第一栅极金属图形，所述第二导电图形为第二栅极金属图形，或者所述第一导电图形为第一源漏金属图形，所述第二导电图形为第二源漏金属图形。
2.根据权利要求1所述的方法，其特征在于，所述过孔为条状孔，所述条状孔的长度方向或宽度方向的侧壁开放。
3.根据权利要求2所述的方法，其特征在于，所述条状孔的侧壁开放的方向上尺寸大于或等于15微米，且小于或等于20微米。
4.根据权利要求1所述的方法，其特征在于，所述第一导电图形为第一栅极金属图形，所述第二导电图形为第二栅极金属图形，所述方法具体包括：
在所述衬底基板上形成栅极金属薄膜，通过构图工艺同层形成所述第一栅极金属图形和所述第二栅极金属图形；
在形成有所述第一栅极金属图形和所述第二栅极金属图形的衬底基板上形成栅极绝缘层；
对所述栅极绝缘层进行构图形成栅极绝缘图形，所述栅极绝缘图形覆盖所述第一栅极金属图形远离所述第二栅极金属图形的部分以及覆盖所述第二栅极图形远离所述第一栅极金属图形的部分；
所述第一栅极金属图形未被所述栅极绝缘图形覆盖的部分、所述第二栅极金属图形未被所述栅极绝缘图形覆盖的部分以及所述栅极绝缘图形共同围成所述过孔；
在形成有所述过孔的衬底基板上形成所述跳线膜层，使得所述第一栅极金属图形和所述第二栅极金属图形电连接。
5.根据权利要求1所述的方法，其特征在于，所述第一导电图形为第一源漏金属图形，所述第二导电图形为第二源漏金属图形，所述方法具体包括：
在所述衬底基板上形成源漏金属薄膜，通过构图工艺同层形成所述第一源漏金属图形和所述第二源漏金属图形；
在形成有所述第一源漏金属图形和所述第二源漏金属图形的衬底基板上形成钝化层；
对所述钝化层进行构图形成钝化层图形，所述钝化层图形覆盖所述第一源漏金属图形远离所述第二源漏金属图形的部分以及覆盖所述第二源漏金属图形远离所述第一源漏金属图形的部分；
所述第一源漏金属图形未被所述钝化层图形覆盖的部分、所述第二源漏金属图形未被所述钝化层图形覆盖的部分以及所述钝化层图形共同围成所述过孔；
在形成有所述过孔的衬底基板上形成所述跳线膜层，使得所述第一源漏金属图形和所述第二源漏金属图形电连接。
6.一种阵列基板，其特征在于，所述阵列基板包括：
衬底基板；
所述衬底基板上形成有第一导电图形和第二导电图形；
形成有所述第一导电图形和所述第二导电图形的衬底基板上形成有过孔，所述过孔的侧壁半开放；
形成有所述过孔的衬底基板上形成有跳线膜层，所述跳线膜层使所述第一导电图形和所述第二导电图形电连接；
所述衬底基板上形成有所述第一导电图形和所述第二导电图形，所述第二导电图形与所述第一导电图形位于所述衬底基板上的同一层；
形成有所述第一导电图形和所述第二导电层图形的衬底基板上形成有第一绝缘层图形；
所述第一导电图形、所述第二导电图形和所述第一绝缘层图形围成所述过孔；
形成有所述过孔的衬底基板上形成有所述跳线膜层，所述跳线膜层使所述第一导电图形和所述第二导电图形电连接；
其中，所述第一导电图形为第一栅极金属图形，所述第二导电图形为第二栅极金属图形，或者所述第一导电图形为第一源漏金属图形，所述第二导电图形为第二源漏金属图形。
7.根据权利要求6所述的阵列基板，其特征在于，所述过孔为条状孔，所述条状孔的长度方向或宽度方向的侧壁开放。
8.根据权利要求7所述的阵列基板，其特征在于，所述条状孔的侧壁开放的方向上尺寸大于或等于15微米，且小于或等于20微米。
9.根据权利要求6所述的阵列基板，其特征在于，所述第一导电图形为第一栅极金属图形，所述第二导电图形为第二栅极金属图形，
所述衬底基板上形成有所述第一栅极金属图形和所述第二栅极金属图形；
形成有所述第一栅极金属图形和所述第二栅极金属图形的衬底基板上形成有栅极绝缘图形，所述栅极绝缘图形覆盖所述第一栅极金属图形远离所述第二栅极金属图形的部分以及覆盖所述第二栅极图形远离所述第一栅极金属图形的部分；
所述第一栅极金属图形未被所述栅极绝缘图形覆盖的部分、所述第二栅极金属图形未被所述栅极绝缘图形覆盖的部分以及所述栅极绝缘图形共同围成所述过孔；
形成有所述过孔的衬底基板上形成有所述跳线膜层，所述跳线膜层使所述第一栅极金属图形和所述第二栅极金属图形电连接。
10.根据权利要求6所述的阵列基板，其特征在于，所述第一导电图形为第一源漏金属图形，所述第二导电图形为第二源漏金属图形，
所述衬底基板上形成有所述第一源漏金属图形和所述第二源漏金属图形；
形成有所述第一源漏金属图形和所述第二源漏金属图形的衬底基板上形成有钝化层图形，所述钝化层图形覆盖所述第一源漏金属图形远离所述第二源漏金属图形的部分以及覆盖所述第二源漏金属图形远离所述第一源漏金属图形的部分；
所述第一源漏金属图形未被所述钝化层图形覆盖的部分、所述第二源漏金属图形未被所述钝化层图形覆盖的部分以及所述钝化层图形共同围成所述过孔；
形成有所述过孔的衬底基板上形成有所述跳线膜层，所述跳线膜层使所述第一源漏金属图形和所述第二源漏金属图形电连接。
11.一种显示面板，其特征在于，包括权利要求6至10任一所述的阵列基板。
12.一种显示装置，其特征在于，包括权利要求11所述的显示面板。
CN201510497522.1A 2015-08-13 2015-08-13 阵列基板及其制造方法、显示面板和显示装置 Active CN105140179B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201510497522.1A CN105140179B (zh) 2015-08-13 2015-08-13 阵列基板及其制造方法、显示面板和显示装置
EP16834383.8A EP3336885A4 (en) 2015-08-13 2016-01-05 NETWORK SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME, DISPLAY PANEL, AND DISPLAY APPARATUS
US15/514,882 US20170213852A1 (en) 2015-08-13 2016-01-05 Array substrate and method for manufacturing the same, display panel and display device
PCT/CN2016/070120 WO2017024755A1 (zh) 2015-08-13 2016-01-05 阵列基板及其制造方法、显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510497522.1A CN105140179B (zh) 2015-08-13 2015-08-13 阵列基板及其制造方法、显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN105140179A CN105140179A (zh) 2015-12-09
CN105140179B true CN105140179B (zh) 2018-12-14

Family

ID=54725477

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510497522.1A Active CN105140179B (zh) 2015-08-13 2015-08-13 阵列基板及其制造方法、显示面板和显示装置

Country Status (4)

Country Link
US (1) US20170213852A1 (zh)
EP (1) EP3336885A4 (zh)
CN (1) CN105140179B (zh)
WO (1) WO2017024755A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204964955U (zh) * 2015-07-28 2016-01-13 合肥鑫晟光电科技有限公司 电连接结构、阵列基板和显示装置
CN105140179B (zh) * 2015-08-13 2018-12-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示装置
CN105489596B (zh) * 2016-01-04 2019-05-21 京东方科技集团股份有限公司 一种阵列基板及制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101846858A (zh) * 2009-03-27 2010-09-29 北京京东方光电科技有限公司 阵列基板及其制造方法
CN103439844A (zh) * 2013-08-30 2013-12-11 京东方科技集团股份有限公司 阵列基板、显示装置及制作阵列基板的方法
CN104183607A (zh) * 2014-08-14 2014-12-03 深圳市华星光电技术有限公司 阵列基板及其制造方法、显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1145839C (zh) * 1995-10-03 2004-04-14 精工爱普生株式会社 薄膜元件的制造方法
KR100476366B1 (ko) * 2002-04-17 2005-03-16 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP4485559B2 (ja) * 2007-09-26 2010-06-23 株式会社 日立ディスプレイズ 液晶表示装置
WO2010092714A1 (ja) * 2009-02-16 2010-08-19 シャープ株式会社 Ｔｆｔアレイ基板、及び、液晶表示パネル
US20120248450A1 (en) * 2009-12-17 2012-10-04 Sharp Kabushiki Kaisha Active matrix substrate and method for producing same
CN102646713B (zh) * 2011-05-13 2014-11-12 京东方科技集团股份有限公司 一种薄膜晶体管液晶显示器的像素结构及其制造方法
KR20130134100A (ko) * 2012-05-30 2013-12-10 삼성디스플레이 주식회사 액티브 패턴 형성 방법, 이를 적용한 표시 기판 및 이의 제조 방법
JP6127425B2 (ja) * 2012-09-26 2017-05-17 凸版印刷株式会社 積層構造体、薄膜トランジスタアレイおよびそれらの製造方法
US9798203B2 (en) * 2012-10-02 2017-10-24 Sharp Kabushiki Kaisha Semiconductor device and display device
CN103022052B (zh) * 2012-12-14 2015-04-08 京东方科技集团股份有限公司 一种阵列基板及显示装置
JP6181203B2 (ja) * 2013-12-10 2017-08-16 シャープ株式会社 半導体装置およびその製造方法
CN105140179B (zh) * 2015-08-13 2018-12-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101846858A (zh) * 2009-03-27 2010-09-29 北京京东方光电科技有限公司 阵列基板及其制造方法
CN103439844A (zh) * 2013-08-30 2013-12-11 京东方科技集团股份有限公司 阵列基板、显示装置及制作阵列基板的方法
CN104183607A (zh) * 2014-08-14 2014-12-03 深圳市华星光电技术有限公司 阵列基板及其制造方法、显示装置

Also Published As

Publication number Publication date
WO2017024755A1 (zh) 2017-02-16
US20170213852A1 (en) 2017-07-27
EP3336885A4 (en) 2019-04-03
EP3336885A1 (en) 2018-06-20
CN105140179A (zh) 2015-12-09

Similar Documents

Publication Publication Date Title
TWI331247B (en) Pixel sturctur and repairing method thereof
CN103545378B (zh) 氧化物薄膜晶体管及其制作方法、阵列基板、显示装置
JP5777153B2 (ja) アレイ基板のマザーボードの製造方法
CN103500730B (zh) 一种阵列基板及其制作方法、显示装置
CN104779256B (zh) 阵列基板及其制备方法、液晶面板
CN106960881A (zh) 薄膜晶体管及其制备方法
JP2009133954A (ja) 液晶表示装置及びその製造方法
WO2017185830A1 (zh) 阵列基板母板及其制作方法、显示装置
JP6188793B2 (ja) Ｔｆｔアレイ基板及びその製造方法、表示装置
CN105140179B (zh) 阵列基板及其制造方法、显示面板和显示装置
WO2017140058A1 (zh) 阵列基板及其制作方法、显示面板及显示装置
US20160254284A1 (en) Array substrate, method of preparing the same, and display device
CN104020621B (zh) 一种阵列基板及其制备方法、显示装置
CN105446037B (zh) 显示基板及其制作方法、显示器件
CN108538854A (zh) 一种薄膜晶体管结构及其制备方法、阵列基板和显示装置
CN104617049B (zh) 一种阵列基板及其制作方法、显示装置
CN107507850A (zh) 一种阵列基板及其制作方法、显示装置
WO2017118004A1 (zh) 阵列基板及其制作方法以及显示装置
JP2014106437A (ja) 液晶表示パネルおよびその製造方法
CN107329338A (zh) 一种阵列基板及其制作方法、显示面板、显示装置
TW201222114A (en) Pixel structure and dual gate pixel structure
CN103941448B (zh) 一种薄膜晶体管阵列基板及其制备方法、液晶显示器
CN107818945B (zh) 一种功能层开孔的方法、阵列基板以及显示装置
CN109599363A (zh) 一种阵列基板及其制造方法
CN105097834B (zh) 一种阵列基板及其制造方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant