JP6181203B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6181203B2
JP6181203B2 JP2015552346A JP2015552346A JP6181203B2 JP 6181203 B2 JP6181203 B2 JP 6181203B2 JP 2015552346 A JP2015552346 A JP 2015552346A JP 2015552346 A JP2015552346 A JP 2015552346A JP 6181203 B2 JP6181203 B2 JP 6181203B2
Authority
JP
Japan
Prior art keywords
metal oxide
layer
pixel
electrode
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015552346A
Other languages
English (en)
Other versions
JPWO2015087586A1 (ja
Inventor
誠一 内田
誠一 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPWO2015087586A1 publication Critical patent/JPWO2015087586A1/ja
Application granted granted Critical
Publication of JP6181203B2 publication Critical patent/JP6181203B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Description

本発明は、酸化物半導体を用いた半導体装置およびその製造方法に関する。
液晶表示装置等に用いられるアクティブマトリクス基板は、画素毎に薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；以下、「ＴＦＴ」）などのスイッチング素子を備えている。このようなスイッチング素子としては、従来から、アモルファスシリコン膜を活性層とするＴＦＴ（以下、「アモルファスシリコンＴＦＴ」）や多結晶シリコン膜を活性層とするＴＦＴ（以下、「多結晶シリコンＴＦＴ」）が広く用いられている。
近年、ＴＦＴの活性層の材料として、アモルファスシリコンや多結晶シリコンに代わって、酸化物半導体を用いることが提案されている。このようなＴＦＴを「酸化物半導体ＴＦＴ」と称する。酸化物半導体は、アモルファスシリコンよりも高い移動度を有している。このため、酸化物半導体ＴＦＴは、アモルファスシリコンＴＦＴよりも高速で動作することが可能である。また、酸化物半導体膜は、多結晶シリコン膜よりも簡便なプロセスで形成されるため、大面積が必要とされる装置にも適用できる。酸化物半導体ＴＦＴを備えるアクティブマトリクス基板（以下、「ＴＦＴ基板」）は、例えば特許文献１に開示されている。
また、例えば特許文献２には、酸化物半導体膜の一部を低抵抗化することにより、ＴＦＴの活性層となる半導体層と、画素電極などの導電体層とを一体的に形成することが開示されている。特許文献２には、上記の低抵抗化処理により、酸化物半導体ＴＦＴを備えるＴＦＴ基板をより低いコストで製造できる旨が記載されている。
特許文献１および２などに開示された従来のＴＦＴ基板を液晶表示装置に用いる場合、ＴＦＴ基板には、必要に応じて、補助容量が設けられる。補助容量は、補助容量電極（または補助容量配線）と、画素電極と、それらの間に位置する誘電体層とから構成され得る。補助容量電極は、例えば、ゲート配線と同じ導電膜から形成される。
特開２００３−８６８０８号公報 特開２００８−４０３４３号公報
ＴＦＴ基板に補助容量を設ける場合、上述したように、ゲート配線と同じ導電膜（通常は金属膜）から補助容量電極を形成すると、製造プロセスを複雑にすることなく、各画素内に補助容量を形成することが可能である。しかしながら、補助容量電極の分だけ開口率および光透過率が低下するという問題がある。
また、本発明者が検討したところ、例えば特許文献２に開示されたＴＦＴ基板では、画素全体に占める画素電極の面積の割合が小さいので、開口率がさらに低下するおそれがあることも分かった。詳細は後述する。
本発明は上記事情に鑑みてなされたものであり、本発明の一実施形態は、簡便なプロセスで製造することができ、且つ、従来よりも高い開口率および透過率を実現することが可能な半導体装置およびその製造方法を提供することを目的とする。
本発明による一実施形態の半導体装置は、基板と、前記基板上に、行方向および列方向を有するマトリクス状に配列された複数の画素領域とを備えた半導体装置であって、前記複数の画素領域のそれぞれは、前記基板に支持された薄膜トランジスタであって、ゲート電極、前記ゲート電極を覆うゲート絶縁層、前記ゲート絶縁層上に形成された酸化物半導体層、および、前記酸化物半導体層に電気的に接続されたソース電極およびドレイン電極を有する、薄膜トランジスタと、前記酸化物半導体層と同一の酸化物膜から形成された金属酸化物層と、前記薄膜トランジスタおよび前記金属酸化物層を覆う層間絶縁層と、前記層間絶縁層上に設けられ、かつ、前記ドレイン電極に電気的に接続された画素電極とを有しており、前記金属酸化物層は導電体領域を含み、前記画素電極は、前記層間絶縁層を介して前記導電体領域の少なくとも一部と重なっている。
ある実施形態において、それぞれが前記行方向に略平行に延設された複数のゲートラインと、それぞれが前記列方向に略平行に延設された複数のソースラインとをさらに備え、前記複数の画素領域は、第１画素領域、および、前記第１画素領域と前記列方向に隣接する第２画素領域を有し、前記第１画素領域および前記第２画素領域における前記金属酸化物層の前記導電体領域は、互いに電気的に接続されている。
ある実施形態において、前記第１画素領域における前記金属酸化物層と、前記第２画素領域における前記金属酸化物層とは一体的に形成されている。
ある実施形態において、前記複数のソースラインと同じ導電膜から形成され、かつ、前記第１および第２画素領域を横切るように前記列方向に延設された接続配線をさらに備え、前記第１画素領域および前記第２画素領域における前記金属酸化物層の前記導電体領域は、前記接続配線を介して互いに電気的に接続されている。
ある実施形態において、前記複数のソースラインと同一の導電膜から形成され、かつ、互いに分離された第１および第２の接続部をさらに備え、前記第２画素領域における前記金属酸化物層の前記導電体領域は、前記第１の接続部によって、前記第１画素領域における前記金属酸化物層の前記導電体領域と電気的に接続され、かつ、前記第２の接続部によって、前記第２画素領域と前記列方向に隣接する他の画素領域における前記金属酸化物層の前記導電体領域と電気的に接続されている。
ある実施形態において、前記複数の画素領域のそれぞれは、前記層間絶縁層に形成されたコンタクトホール内で前記ドレイン電極と前記画素電極とが直接接するコンタクト部をさらに有し、前記基板の法線方向から見たとき、前記コンタクト部は、前記薄膜トランジスタと前記列方向に隣接して配置されている。
ある実施形態において、前記複数のゲートラインは、前記第１画素領域における前記ゲート電極と電気的に接続された第１のゲートラインを含み、前記基板の法線方向から見たとき、前記第１のゲートラインは、第１部分と、前記第１部分よりも幅の小さい第２部分とを含んでおり、前記基板の法線方向から見たとき、前記第１画素領域における前記酸化物半導体層の少なくとも一部は、前記第１部分と重なるように配置されており、前記接続配線または前記第１の接続部は前記第２部分を跨いで延設されている。
ある実施形態において、前記金属酸化物層は、半導体領域をさらに含み、前記半導体領域は前記金属酸化物層の周縁部に位置している。
ある実施形態において、前記層間絶縁層は、第１絶縁膜と、前記第１絶縁膜上に設けられた第２絶縁膜とを含み、前記第１絶縁膜は、前記金属酸化物層上に開口を有しており、前記導電体領域は、前記金属酸化物層のうち前記開口によって露出された部分を含み、前記半導体領域は、前記金属酸化物層のうち前記第１絶縁膜で覆われた部分を含む。
ある実施形態において、前記層間絶縁層のうち前記金属酸化物層の前記導電体領域と前記画素電極との間に位置する部分は、前記第２絶縁膜を含み、かつ、前記第１絶縁膜を含まない。
ある実施形態において、前記酸化物半導体層および前記金属酸化物層は、Ｉｎ、ＧａおよびＺｎのうち少なくとも１種の金属元素を含む。
ある実施形態において、前記酸化物半導体層および前記金属酸化物層は、結晶質部分を含む。
本発明による一実施形態の半導体装置の製造方法は、基板と、行方向および列方向を有するマトリクス状に配列された複数の画素領域と、前記複数の画素領域のそれぞれに配置された薄膜トランジスタと、それぞれが前記行方向に略平行に延設された複数のゲートラインと、それぞれが前記列方向に略平行に延設された、複数のソースラインとを備えた半導体装置の製造方法であって、前記複数の画素領域は、前記列方向に隣接する第１および第２画素領域を含み、前記第１および第２画素領域のそれぞれにおいて、（ａ）前記基板上に、ゲート電極および前記ゲート電極を覆うゲート絶縁層を形成する工程と、（ｂ）前記ゲート絶縁層上に、酸化物半導体膜を形成し、これをパターニングすることにより、酸化物半導体層および金属酸化物層をそれぞれ形成する工程であって、前記酸化物半導体層は、少なくとも一部が前記ゲート絶縁層を介して前記ゲート電極と重なるように配置される、工程と、（ｃ）前記酸化物半導体層と接するソース電極およびドレイン電極を形成する、工程と、（ｄ）前記ソース電極および前記ドレイン電極と前記金属酸化物層とを覆うように第１絶縁膜を形成し、前記第１絶縁膜に、前記ドレイン電極の一部を露出する第１開口と、前記金属酸化物層の一部を露出する第２開口とを形成する工程と、（ｅ）前記金属酸化物層のうち前記第２開口によって露出された部分を導体化して導電体領域を形成するとともに、前記金属酸化物層のうち導体化されなかった部分は半導体領域として残る工程と、（ｆ）前記第１絶縁膜上および前記第１および第２開口内に第２絶縁膜を形成し、前記第２絶縁膜のうち前記第１開口内に位置する部分を除去することにより、前記第１および第２絶縁膜を貫通し、且つ、前記ドレイン電極を露出するコンタクトホールを形成する工程と、（ｇ）前記第２絶縁膜上および前記コンタクトホール内に画素電極を形成する工程であって、前記画素電極は、前記コンタクトホール内で前記ドレイン電極と接し、且つ、前記金属酸化物層の前記導電体領域の少なくとも一部と前記第２絶縁膜を介して重なるように配置される、工程とを包含する。
ある実施形態において、前記工程（ｂ）において、前記第１および第２画素領域における前記金属酸化物層を一体的に形成する。
ある実施形態において、前記第１および第２画素領域における前記金属酸化物層を互いに電気的に接続する接続配線を形成する工程をさらに含み、前記接続配線は、前記ソースおよびドレイン電極と同じ導電膜から形成される。
ある実施形態において、互いに分離された第１および第２の接続部を形成する工程をさらに含み、前記第１の接続部は、前記第１および第２画素領域における前記金属酸化物層を接続するように配置され、前記第２の接続部は、前記第２画素領域および前記第２画素領域に前記列方向に隣接する他の画素領域における前記金属酸化物層を接続するように配置される。
本発明の実施形態によると、簡便なプロセスで製造することができ、且つ、高い開口率および透過率を実現することが可能な酸化物半導体ＴＦＴを備える半導体装置を提供できる。
（ａ）および（ｂ）は、それぞれ、本発明による第１の実施形態の半導体装置１０１の平面図および断面図である。 （ａ）から（ｆ）は、それぞれ、第１の実施形態の半導体装置１０１の製造方法を説明するための工程断面図である。 （ａ）および（ｂ）は、それぞれ、本発明による第２の実施形態の半導体装置１０２の平面図および断面図である。 （ａ）から（ｄ）は、それぞれ、第２の実施形態の半導体装置１０２の製造方法を説明するための工程断面図である。 （ａ）から（ｄ）は、それぞれ、第２の実施形態の半導体装置１０２の製造方法の他の例を説明するための工程断面図である。 （ａ）および（ｂ）は、それぞれ、本発明による第３の実施形態の半導体装置１０３の平面図および断面図である。 本発明による実施形態の半導体装置を用いた表示装置を例示する断面図である。 （ａ）および（ｂ）は、それぞれ、特許文献２に開示されたＴＦＴ基板の平面図および断面図である。 （ａ）は、従来のＴＦＴ基板に補助容量配線を設けた参考例のＴＦＴ基板における一画素を示す平面図であり、（ｂ）は、第１の実施形態のＴＦＴ基板１０１の一画素を示す平面図である。 ＴＦＴ基板１０１の一例を示す模式的な平面図である。
（第１の実施形態）
以下、図面を参照しながら本発明の第１の実施形態を説明する。
図１（ａ）は、本実施形態の半導体装置（ＴＦＴ基板）１０１の平面図である。図１（ｂ）は、図１（ａ）中のＡ−Ａ’線に沿った断面図であり、半導体装置１０１におけるＴＦＴ１０および補助容量２０を示す。なお、本明細書において、「半導体装置」とは、ＴＦＴおよび容量素子を備えた装置であればよく、ＴＦＴ基板およびＴＦＴ基板を有する表示装置などを広く含む。
ＴＦＴ基板１０１は、例えば、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードで表示を行う液晶表示装置に用いられる。液晶表示装置は、行方向および列方向を有するマトリクス状に配置された複数の画素を有している。ＴＦＴ基板１０１は、表示装置の複数の画素に対応する複数の領域（以下、「画素領域」）Ｐｉｘを有している。図１（ａ）は、複数の画素領域Ｐｉｘのうち、列方向に隣接された２つの画素領域Ｐｉｘ１、Ｐｉｘ２を示している。
ＴＦＴ基板１０１は、基板１と、列方向に略平行に延設された複数のソースライン（ソースバスラインともいう。）Ｓと、行方向に略平行に延設された複数のゲートライン（ゲートバスラインともいう。）Ｇとを有している。行方向および列方向は、互いに直交していてもよい。行方向および列方向は、それぞれ、液晶表示装置の表示面における水平方向および垂直方向であってもよい。基板１の法線方向から見たとき、ソースラインＳおよびゲートラインＧによって包囲された領域が、それぞれ、「画素領域Ｐｉｘ」となる。各画素領域Ｐｉｘには、ＴＦＴ１０、金属酸化物層７Ｂおよび画素電極１５が形成されている。
図１（ａ）には、複数のソースラインＳのうち隣接する２つのソースラインＳ（ｎ）、Ｓ（ｎ＋１）と、隣接する３つのゲートラインＧ（ｍ−１）、Ｇ（ｍ）、Ｇ（ｍ＋１）とが示されている（ｎおよびｍは自然数）。ソースラインＳ（ｎ）、Ｓ（ｎ＋１）およびゲートラインＧ（ｍ−１）、Ｇ（ｍ）によって包囲された領域を「第１画素領域Ｐｉｘ１」、ソースラインＳ（ｎ）、Ｓ（ｎ＋１）およびゲートラインＧ（ｍ）、Ｇ（ｍ＋１）によって包囲された領域を「第２画素領域Ｐｉｘ２」と称する。
第１画素領域Ｐｉｘ１におけるＴＦＴ１０のゲート電極３は、ゲートラインＧ（ｍ）に電気的に接続され、ソース電極９ｓは、ソースラインＳ（ｎ）に電気的に接続されている。同様に、第２画素領域Ｐｉｘ２におけるＴＦＴ１０のゲート電極３は、ゲートラインＧ（ｍ＋１）に電気的に接続され、ソース電極９ｓは、ソースラインＳ（ｎ）電気的に接続されている。
各画素領域ＰｉｘのＴＦＴ１０は、基板１に支持されている。ＴＦＴ１０は、ゲート電極３、ゲート電極３を覆うゲート絶縁層５、ゲート絶縁層５上に形成された酸化物半導体層７Ａ、および、ソース電極９ｓおよびドレイン電極９ｄを有するボトムゲート構造のＴＦＴである。酸化物半導体層７Ａは、少なくともチャネル領域がゲート絶縁層５を介してゲート電極３と重なるように配置されている。本実施形態では、ゲートラインＧのうち酸化物半導体層７Ａとゲート絶縁層５を介して重なる部分がゲート電極３となる。ソースおよびドレイン電極９ｓ、９ｄは、酸化物半導体層７Ａのチャネル領域の両側にそれぞれ電気的に接続されている。ソースおよびドレイン電極９ｓ、９ｄは、それぞれ、酸化物半導体層７Ａと直接接していてもよい。本実施形態では、ソースラインＳのうち酸化物半導体層７Ａと接する部分がソース電極９ｓである。ソース電極９ｓは、ソースラインＳに電気的に接続され、ドレイン電極９ｄは画素電極１５に電気的に接続されている。また、ＴＦＴ１０は、層間絶縁層１３で覆われている。
金属酸化物層７Ｂは、酸化物半導体層７Ａと同一の酸化物膜から形成されている。金属酸化物層７Ｂは、導電体領域７０ｃを含んでいる。導電体領域７０ｃは、ＴＦＴ１０の酸化物半導体層７Ａよりも抵抗の低い領域であり、例えば、酸化物半導体膜に低抵抗化処理を行うことによって形成される。ここでは、導電体領域７０ｃは、酸化物半導体層７Ａの表面近傍に形成されている。なお、導電体領域７０ｃは、酸化物半導体層７Ａの厚さ方向に亘って形成されていてもよい。図示するように、金属酸化物層７Ｂは、導電体領域７０ｃの他に、半導体領域７０ｉを含んでもよい。半導体領域７０ｉは、基板１の法線方向から見たとき、金属酸化物層７Ｂの周縁部に位置していてもよい。
画素電極１５は、透明な導電材料（例えばＩＴＯ）から形成されている。画素電極１５は層間絶縁層１３上に設けられ、層間絶縁層１３に形成されたコンタクトホール内でＴＦＴ１０のドレイン電極９ｄに電気的に接続されている。この接続部分を「コンタクト部」１７と称する。
画素電極１５は、また、層間絶縁層１３を介して、金属酸化物層７Ｂの導電体領域７０ｃの少なくとも一部と重なるように配置されている。これにより、導電体領域７０ｃを下層電極（補助容量配線または補助容量電極ともいう。）、画素電極１５を上層電極とし、層間絶縁層１３のうちこれらの電極の間に位置する部分を誘電体層とする補助容量２０が形成される。補助容量２０の上層電極（画素電極１５）および下層電極（導電体領域７０ｃ）は、それぞれ透明な導電材料から形成されている。補助容量２０は、例えば液晶表示装置において、液晶容量と電気的に並列に接続される。
このように、本実施形態によると、酸化物半導体層７Ａと同じ酸化物膜を利用して補助容量２０の下層電極を形成するので、プロセスを複雑にすることなく、画素領域Ｐｉｘ内に補助容量２０を形成できる。補助容量２０は透明材料から構成されている。このため、開口率を低下させることなく、所望の面積（基板１の法線方向から見たときの面積）を有する補助容量２０を設けることができ、十分な補助容量値を確保できる。
列方向に隣接する２つの画素領域Ｐｉｘ１、Ｐｉｘ２における金属酸化物層７Ｂの導電体領域７０ｃは、互いに電気的に接続されていてもよい。図示していないが、列方向に配列された全ての画素領域Ｐｉｘにおける導電体領域７０ｃが互いに電気的に接続されていてもよい。これにより、複数の画素領域Ｐｉｘの導電体領域７０ｃ（補助容量電極として機能する）に、共通の補助容量電圧（Ｃｓ電圧）を供給し得る。
本実施形態では、隣接する第１および第２画素領域Ｐｉｘ１、Ｐｉｘ２における金属酸化物層７Ｂは、一体的に形成されており、それぞれの導電体領域７０ｃは連続している。言い換えると、基板１の法線方向から見たとき、画素領域Ｐｉｘ１、Ｐｉｘ２の金属酸化物層７Ｂは、第１画素領域Ｐｉｘ１から、ゲートラインＧ（ここではゲートラインＧ（ｍ））を跨いで第２画素領域Ｐｉｘ２に延設された金属酸化物配線を構成している。
各列に配列された３以上の画素領域Ｐｉｘ、好ましくは各列に配列された全ての画素領域Ｐｉｘにおける金属酸化物層７Ｂは一体的に形成されていてもよい。例えば、列方向に配列された複数の画素領域Ｐｉｘの金属酸化物層７Ｂが一体となり、複数のゲートラインＧを跨いで列方向に延設された金属酸化物配線を構成していてもよい。
本実施形態では、各画素領域Ｐｉｘにおいて、ソースラインＳとゲートラインＧとが交差する部分の近傍にＴＦＴ１０が配置されている。また、画素電極１５と、ＴＦＴ１０のドレイン電極９ｄとを電気的に接続するためのコンタクト部１７は、ＴＦＴ１０と列方向に隣接して配置されている。図示する例では、基板１の法線方向から見たとき、第１画素電極Ｐｉｘ１におけるＴＦＴ１０は、ソースラインＳ（ｎ）とゲートラインＧ（ｍ）との交点付近に位置しており、コンタクト部１７は、ソースラインＳ（ｎ）、ゲートラインＧ（ｍ）および金属酸化物層７Ｂに包囲された領域に配置されている。このような構成により、開口率を低下させずに、列方向に隣接する２つの画素領域Ｐｉｘにおける金属酸化物層７Ｂを互いに接続することが可能になる。
ＴＦＴ１０を覆う層間絶縁層１３は、補助容量２０の誘電体層としても機能する。本実施形態における層間絶縁層１３は、第１絶縁膜１１と、第１絶縁膜１１上に設けられた第２絶縁膜１２とを含んでいる。第１絶縁膜１１は、金属酸化物層７Ｂ上に開口を有している。金属酸化物層７Ｂの導電体領域７０ｃは、金属酸化物層７Ｂのうち第１絶縁膜１１の開口によって露出された部分を含む。一方、半導体領域７０ｉは、金属酸化物層７Ｂのうち第１絶縁膜１１で覆われた部分を含む。第１絶縁膜１１の開口には、導電体領域７０ｃと接するように第２絶縁膜１２が形成されている。層間絶縁層１３のうち補助容量２０の下層電極（導電体領域７０ｃ）と上層電極（画素電極１５）との間に位置する部分は、第２絶縁膜１２を含み、かつ、第１絶縁膜１１を含まない。つまり、層間絶縁層１３のうちの主として第２絶縁膜１２が、補助容量２０の誘電体層として機能する。
上記のような構成は、第１絶縁膜１１をマスクとして、金属酸化物層７Ｂの低抵抗化処理（後述するプラズマ処理など）を行うことによって得られる。ただし、低抵抗化処理の条件によっては、基板１の法線方向から見たとき、導電体領域７０ｃは第１絶縁膜１１の開口よりも一回り大きくなり、第１絶縁膜１１の端部と重なる場合がある。
なお、層間絶縁層１３は、上記のような２層構造に限定されず、３層以上の積層構造を有していてもよい。あるいは、層間絶縁層１３は単一の絶縁膜であってもよい。その場合、絶縁膜を堆積した後、ハーフトーン露光を利用して絶縁膜上にレジスト層を形成し、絶縁膜のエッチングを行ってもよい。これにより、絶縁膜にドレイン電極９ｄを露出するコンタクトホールを形成するとともに、絶縁膜のうち金属酸化物層７Ｂ上に位置する部分（補助容量２０の誘電体層となる部分）の表面を露出する。この後、レジスト層をマスクとして低抵抗化処理を行い、絶縁膜（絶縁膜の露出部分）越しに、その下方にある金属酸化物層７Ｂの低抵抗化を行ってもよい。
基板１の法線方向から見たとき、ゲートラインＧは、第１部分と、第１部分よりも幅の小さい第２部分とを含んでいてもよい。ＴＦＴ１０の酸化物半導体層７Ａのチャネル領域は、ゲートラインＧの第１部分と重なるように配置されている。図示するように、酸化物半導体層７Ａ全体が、ゲートラインＧの第１部分と重なっていてもよい。これにより、ゲートラインＧが酸化物半導体層７Ａの遮光膜としても機能するので、酸化物半導体層７Ａに光が入射することによるＴＦＴ特性の変動を抑制できる。また、ゲートラインＧのうちＴＦＴ１０と重ならない部分の幅を小さく抑えることにより、ゲートラインＧに起因する開口率の低下を抑制できる。列方向に隣接する２つの画素領域Ｐｉｘ１、Ｐｉｘ２の金属酸化物層７Ｂは、それらの画素領域Ｐｉｘの間に位置するゲートラインＧ（ｍ）の第２部分を跨ぐように一体的に形成されていてもよい。
ゲート電極３は、ゲートラインＧと電気的に接続されていればよく、ゲートラインＧと同じ導電膜から形成されていてもよい。ゲート電極３はゲートラインＧと一体的に形成されていてもよい。例えば、ゲート電極３は、ゲートラインＧの一部であってもよい。すなわち、ゲートラインＧのうちＴＦＴ１０の酸化物半導体層７Ａのチャネル領域と重なる部分が、ゲート電極３として機能してもよい。また、基板１の法線方向から見たとき、ゲートラインＧは所定の方向に延びる部分と、その部分から上記所定の方向とは異なる方向に延びる延出部分とを有し、延出部分がゲート電極３として機能してもよい。
ソース電極９ｓおよびドレイン電極９ｄは、ソースラインＳと同じ導電膜から形成されていてもよい。ソース電極９ｓはソースラインＳと電気的に接続されていればよく、ソースラインＳと一体的に形成されていてもよい。例えば、ソース電極９ｓは、ソースラインＧの一部であってもよい。すなわち、ソースラインＧのうちＴＦＴ１０の酸化物半導体層７Ａと接する部分が、ソース電極９ｓとして機能してもよい。また、基板１の法線方向から見たとき、ソースラインＳは所定の方向に延びる部分と、その部分から上記所定の方向とは異なる方向に延びる延出部分とを有し、延出部分がソース電極９ｓとして機能してもよい。
本実施形態では、基板１の法線方向から見たとき、ソースラインＳは、酸化物半導体層７Ａを横切って延びている。ソースラインＳのうち酸化物半導体層７Ａの上面と接する部分がソース電極９ｓとして機能する。一方、ドレイン電極９ｄは、酸化物半導体層７Ａと接し、かつ、酸化物半導体層７Ａからコンタクト部１７に延びている。この例では、ドレイン電極９ｄは、ソースラインＳと略平行に延び、コンタクト部１７において画素電極１５と接している。
酸化物半導体層７Ａおよび金属酸化物層７Ｂは、例えば、Ｉｎ、ＧａおよびＺｎのうち少なくとも１種の金属元素を含んでもよい。本実施形態では、酸化物半導体層７Ａおよび金属酸化物層７Ｂは、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物を含む。ここで、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）の三元系酸化物であって、Ｉｎ、ＧａおよびＺｎの割合（組成比）は特に限定されず、例えばＩｎ：Ｇａ：Ｚｎ＝２：２：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２等を含む。このような酸化物半導体層７Ａおよび金属酸化物層７Ｂは、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体を含む酸化物半導体膜から形成され得る。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体は、アモルファスでもよいし、結晶質でもよい。結晶質Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体としては、ｃ軸が層面に概ね垂直に配向した結晶質Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体が好ましい。なお、結晶質Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体の結晶構造は、例えば、特開２０１２−１３４４７５号公報に開示されている。参考のために、特開２０１２−１３４４７５号公報の開示内容の全てを本明細書に援用する。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体層を有するＴＦＴは、高い移動度（ａ−ＳｉＴＦＴに比べ２０倍超）および低いリーク電流（ａ−ＳｉＴＦＴに比べ１００分の１未満）を有しているので、駆動ＴＦＴおよび画素ＴＦＴとして好適に用いられる。
酸化物半導体層７Ａおよび金属酸化物層７Ｂは、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物の代わりに、他の酸化物を含んでいてもよい。例えばＺｎ−Ｏ系（ＺｎＯ）、Ｉｎ−Ｚｎ−Ｏ系（ＩＺＯ）、Ｚｎ−Ｔｉ−Ｏ系（ＺＴＯ）、Ｃｄ−Ｇｅ−Ｏ系、Ｃｄ−Ｐｂ−Ｏ系、Ｉｎ―Ｓｎ―Ｚｎ―Ｏ系（例えばＩｎ2Ｏ3−ＳｎＯ2−ＺｎＯ）、Ｉｎ−Ｇａ−Ｓｎ−Ｏ系の酸化物などを含んでいてもよい。
ここで、従来のＴＦＴ基板および参考例のＴＦＴ基板と比較しながら、本実施形態による効果をより詳しく説明する。
まず、従来のＴＦＴ基板として、特許文献２に開示されたＴＦＴ基板を説明する。
図８（ａ）および（ｂ）は、それぞれ、特許文献２に開示されたＴＦＴ基板の平面図および断面図である。ＴＦＴ基板は複数の画素を有するが、ここでは１つの画素のみを示している。
図示するように、ＴＦＴ基板は、ソースラインＳと、ゲートラインＧとを有している。ソースラインＳおよびゲートラインＧによって規定される各画素には、ＴＦＴ４０と、画素電極４５とが形成されている。ＴＦＴ４０は、ゲート電極３３と、ゲート絶縁層３５と、ゲート絶縁層３５上に形成されたチャネル部３７ｃ、ソース部３７ｓおよびドレイン部３７ｄを有している。ＴＦＴ４０のチャネル部３７ｃ、ソース部３７ｓおよびドレイン部３７ｄと画素電極４５とは、同じ酸化物半導体膜から一体的に形成されている。具体的には、酸化物半導体膜の一部を低抵抗化し、画素電極４５、ソース部３７ｓ、ドレイン部３７ｄとして用いている。酸化物半導体膜の低抵抗化処理は、保護絶縁膜４２をマスクとして行われる。
特許文献２に開示されたＴＦＴ基板では、酸化物半導体膜の低抵抗化を行う際のマスクの位置合わせを考慮すると、ソースラインＳおよびゲートラインＧにより規定される画素領域の面積に対し、画素電極の面積が大幅に小さくなるおそれがある。従って、高い開口率を実現することは困難である。
次に、図８に示すＴＦＴ基板に補助容量３０を設けた構成を説明する。
図９（ａ）は、特許文献２に開示された従来のＴＦＴ基板（図８）に補助容量３０を形成した参考例のＴＦＴ基板１０００を示す平面図である。図８と同様の構成要素には、同じ参照符号を付している。図９（ｂ）は、本実施形態のＴＦＴ基板１０１の平面図であり、図１（ａ）に示す平面図のうち１つの画素領域Ｐｉｘのみを示している。
図９（ａ）に示すように、参考例のＴＦＴ基板１０００には、下層電極（補助容量配線）４１が設けられている。下層電極４１と画素電極４５とが絶縁膜を介して重なる部分が補助容量３０となる。
下層電極４１は、例えば、ゲートラインＧと同じ導電膜（金属膜）を用いて形成される。この場合、補助容量３０の形成によって開口率が低下する。特に、補助容量３０の面積を大きくすると、その分だけ開口率が低下するので、高い開口率を確保することは困難である。
あるいは、下層電極４１は、ゲートラインＧとは別の導電膜を利用して形成される場合もある。例えば、画素電極４５の下方に、透明な導電膜からなる下層電極（透明電極）４１を形成することも考えられる。これにより、補助容量３０による開口率の低下を抑制できる。しかしながら、下層電極（透明電極）４１を形成するために、透明導電膜を形成し、パターニングするプロセスを追加する必要がある。
なお、透明電極膜を用いて下層電極４１を形成する場合には、下層電極４１に補助容量電圧を供給するために、ＴＦＴ基板のうち、複数の画素領域が配置された表示領域の周辺に位置する周辺領域にＣＳコンタクト部を設ける必要がある。ＣＳコンタクト部では、例えば、周辺領域まで延設された下層電極４１と、外部から補助容量電圧が供給される金属配線（コモン信号用配線）とを接続する。金属配線は、例えばゲートラインＧ（またはソースラインＳ）と同じ金属膜から形成される金属配線であってもよい。
このように、従来のＴＦＴ基板に補助容量配線を設ける場合、ゲートラインＧと同じ導電膜を用いて補助容量電極を形成すると、開口率が低下するというデメリットがある。一方、別途形成した透明導電膜を用いて補助容量電極を形成すると、マスクプロセスが増加し、製造プロセスが複雑になるというデメリットがある。なお、図８および図９では、特許文献２に開示されたＴＦＴ基板を参照して説明したが、ＶＡモードの液晶表示装置に使用される従来の他のＴＦＴ基板に補助容量を設ける場合でも同様のデメリットがある。
これに対し、本実施形態では、酸化物半導体層７Ａと同じ酸化物膜を利用するので、プロセスを複雑にすることなく、補助容量２０の下層電極（導電体領域７０ｃ）を形成できる。また、下層電極は透明であるため、開口率を低下させることなく、所望の面積の補助容量２０の形成が可能である。従来よりも面積の大きい下層電極（補助容量電極）を形成することができるので、十分な補助容量値を確保できる。例えば図９（ｂ）に示す平面図において、画素領域Ｐｉｘにおける導電体領域７０ｃを太線で示している。この図からわかるように、ソースラインＳおよびゲートラインＧによって規定される画素領域Ｐｉｘのうち、電極９ｓ、９ｄ、ラインＳ、Ｇおよびコンタクト部１７と重ならない領域の略全体に、補助容量２０の下層電極となる導電体領域７０ｃを配置し、補助容量２０を形成することが可能である。
さらに、本実施形態によると、導電体領域（補助容量電極）７０ｃとコモン信号用配線との電気的な接続を容易に確保できる。以下、図１０を参照して説明する。
図１０は、ＴＦＴ基板１０１の模式的な平面図である。ＴＦＴ基板１０１は、複数の画素領域を含む表示領域９０と、表示領域以外の領域（周辺領域）９２とを有している。周辺領域９２には、表示領域９０を包囲するようにコモン信号用配線Ｃが形成されている。コモン信号用配線Ｃは、各画素の補助容量電極（図示せず）に接続されている。また、コモン信号用配線Ｃには、端子部９４を介して、外部からコモン信号が供給される。本実施形態では、各列の画素電極における導電体領域（補助容量電極）７０ｃが一体的に形成され、配線９ｗによってコモン信号用配線Ｃに接続されていてもよい。配線９ｗとコモン信号用配線Ｃとは、ソースラインＳと同じ導電膜を用いて一体的に形成されていてもよい。これにより、各画素の導電体領域（補助容量電極）７０ｃを、周辺領域９２にあるコモン信号用配線Ｃに電気的に接続できる。端子部９４は、ゲートラインＧと同じ導電膜から形成されていてもよい。端子部９４とコモン信号用配線Ｃとを接続する配線９３は、コモン信号用配線Ｃと一体的に形成され、ゲート絶縁層に形成されたコンタクトホール内で、端子部９４（または端子部９４と一体的に形成された配線）に接続されていてもよい。なお、後述する実施形態では、配線９ｗの代わりに、接続配線９ｂまたは接続部９ｐをコモン信号用配線Ｃと一体的に形成することにより、本実施形態と同様に、コモン信号用配線Ｃと補助容量電極との電気的接続を確保できる。
このように、本実施形態によると、従来のＴＦＴ基板において補助容量を形成することによるデメリットをなくすことができる。すなわち、開口率の低下を抑制しつつ、簡便なプロセスで、所望の面積を有する補助容量２０を形成できる。
次に、図２を参照しながら、本実施形態における半導体装置（ＴＦＴ基板）１０１の製造方法の一例を説明する。図２（ａ）〜（ｆ）は、ＴＦＴ基板１０１におけるＴＦＴ１０および補助容量２０の製造方法を説明するための工程断面図である。これらの断面図は、図１（ａ）中のＡ−Ａ’線に沿った断面に対応する。
まず、図２（ａ）に示すように、基板１上に、ゲート用金属膜を形成した後、これを公知のフォトリソ工程によりパターニングする。これにより、ゲート電極３およびゲートライン（図示せず）を含むゲート配線層を形成する。次いで、ゲート配線層を覆うように、ゲート絶縁層５を形成する。
基板１として、透明で絶縁性を有する基板を用いることができる。ここでは、ガラス基板を用いる。
ゲート用電極膜の材料は、特に限定されず、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）等の金属又はその合金を含む膜を適宜用いることができる。また、これら複数の膜を積層した積層膜を用いてもよい。ここでは、ゲート用電極膜として、Ｗ膜（厚さ：３００ｎｍ）を上層、ＴａＮ膜（厚さ：３０ｎｍ）を下層とする積層膜（Ｗ／ＴａＮ）を用いる。
ゲート絶縁層５として、例えば、酸化シリコン（ＳｉＯ2）層や窒化シリコン（ＳｉＮx）層を用いてもよい。ここでは、ゲート絶縁層５として、酸化シリコン（ＳｉＯ2）層（厚さ：５０ｎｍ）を上層、窒化シリコン（ＳｉＮx）層（厚さ：３２５ｎｍ））を下層とする積層膜を用いる。
次いで、図２（ｂ）に示すように、ゲート絶縁層５の上に、例えばスパッタリング法により酸化物半導体膜を形成し、これをパターニングすることにより酸化物半導体層７Ａおよび金属酸化物層７Ｂを得る。酸化物半導体層７Ａは、ゲート絶縁層５を介してゲート電極３（ゲートラインＧ）と重なるように配置される。ここでは、酸化物半導体膜として、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系半導体膜（厚さ：５０ｎｍ）を用いる。酸化物半導体膜の厚さは例えば３０ｎｍ以上６０ｎｍ以下であってもよい。
この後、酸化物半導体層７Ａおよび金属酸化物層７Ｂを覆うように、例えばスパッタリング法によりソース用電極膜を形成する。次いで、図２（ｃ）に示すように、公知のフォトリソ工程でソース用電極膜をパターニングすることにより、ソース電極９ｓ、ドレイン電極９ｄ、およびソースライン（図示せず）を含むソース配線層を形成する。ソース電極９ｓおよびドレイン電極９ｄは、酸化物半導体層７Ａと接するように配置される。このようにして、ＴＦＴ１０が形成される。
ソース用電極膜の材料は特に限定せず、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、銅（Ｃｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）等の金属又はその合金、若しくはその金属窒化物を含む膜を適宜用いることができる。ここでは、ソース用電極膜として、基板１側から、Ｔｉ膜（厚さ：３０ｎｍ）、Ａｌ膜（２００ｎｍ）およびＴｉ膜（１００ｎｍ）をこの順で有する積層膜（Ｔｉ／Ａｌ／Ｔｉ）を用いる。
続いて、図２（ｄ）に示すように、ソース配線層および金属酸化物層７Ｂを覆うように、第１絶縁膜１１を形成する。第１絶縁膜１１として、例えばＳｉＯ2層を用いることができる。第１絶縁膜１１の厚さは特に限定しないが、例えば２００ｎｍ以上であれば、低抵抗化工程でより確実にマスクとして機能し得る。一方、ＴＦＴ基板の省スペース化のためには５００ｎｍ以下であることが好ましい。ここでは、第１絶縁膜１１として、例えばＳｉＯ2層（厚さ：３００ｎｍ）を用いる。
この後、第１絶縁膜１１に、金属酸化物層７Ｂの一部を露出する開口２１と、ドレイン電極９ｄの一部を露出する開口２２を設ける。続いて、基板１を、還元性プラズマまたはドーピング元素を含むプラズマに晒す（低抵抗化処理）。ここでは、還元性プラズマであるアルゴンプラズマに晒す。これにより、金属酸化物層７Ｂのうち開口２１によって露出された部分の表面近傍で抵抗が低下し、導電体領域７０ｃとなる。金属酸化物層７Ｂのうち第１絶縁膜１１によってマスクされ、低抵抗化されなかった領域は半導体領域７０ｉとして残る。導電体領域７０ｃの電気抵抗は、半導体領域７０ｉの電気抵抗よりも低く、例えば１×１０-2Ωｃｍ以下であってもよい。導電体領域７０ｃの厚さは、低抵抗化処理の条件によって変わり得る。低抵抗化処理（プラズマ処理）の具体的な方法や、それによって酸化物半導体の電気抵抗を低減するメカニズムは、例えば特許文献２に記載されている。参考のために、特許文献２の開示内容の全てを本明細書に援用する。
次いで、図２（ｅ）に示すように、第１絶縁膜１１上および開口２１、２２内に、第２絶縁膜１２を形成し、次いで、公知のフォトリソ工程により、第２絶縁膜１２のうち開口２２内に位置する部分を除去する。これにより、第１および第２絶縁膜１１、１２を貫通し、ドレイン電極９ｄを露出するコンタクトホールＣＨが形成される。
第２絶縁膜１２は、例えば窒化珪素（ＳｉＮｘ）膜、酸化珪素（ＳｉＯｘ）膜、酸化窒化珪素（ＳｉＯｘＮｙ；ｘ＞ｙ）膜、窒化酸化珪素（ＳｉＮｘＯｙ；ｘ＞ｙ）膜等を適宜用いることができる。本実施形態では、第２絶縁膜１２は、補助容量を構成する容量絶縁膜としても利用されるため、所定の容量ＣCSが得られるように、第２絶縁膜１２の材料や厚さを適宜選択することが好ましい。例えば、誘電率と絶縁性の観点からＳｉＮｘが好適に用いられ得る。第２絶縁膜１２の厚さは、例えば７０ｎｍ以上１８０ｎｍ以下である。７０ｎｍ以上であれば、より確実に絶縁性を確保できる。一方、１８０ｎｍ以下であれば、より確実に所望の容量Ｃcsが得られる。ここでは、第２絶縁膜１２として、ＳｉＮ膜（厚さ：１００ｎｍ）を用いる。
続いて、図２（ｆ）に示すように、第２絶縁膜１２上およびコンタクトホールＣＨ内に透明導電膜を形成し、これを公知のフォトリソ工程でパターニングすることにより、画素電極１５を形成する。画素電極１５は、第２絶縁膜１２を介して金属酸化物層７Ｂの導電体領域７０ｃと重なるように配置される。これにより、導電体領域７０ｃを下層電極、第２絶縁膜１２を誘電体層、および画素電極１５を上層電極とする補助容量２０が形成される。
透明導電膜として、例えばＩＴＯ（インジウム・錫酸化物）膜、ＩＺＯ膜やＺｎＯ膜（酸化亜鉛膜）などを用いることができる。ここでは、透明導電膜として、ＩＴＯ膜（厚さ：１００ｎｍ）を用いる。
このようにして、画素領域Ｐｉｘ内にＴＦＴ１０および補助容量２０を有するＴＦＴ基板１０１が得られる。
（第２の実施形態）
以下、本発明による半導体装置の第２の実施形態を説明する。本実施形態では、列方向に隣接する２つの画素領域における導電体領域７０ｃを、接続配線を用いて互いに電気的に接続させる点で、第１の実施形態のＴＦＴ基板１０１と異なっている。
図３（ａ）は、本実施形態の半導体装置（ＴＦＴ基板）１０２の平面図である。ここでは、ＴＦＴ基板１０２に２次元に配列された複数の画素領域Ｐｉｘのうち、列方向に隣接された２つの画素領域Ｐｉｘ１、Ｐｉｘ２を示している。
図３（ｂ）は、図３（ａ）中のＡ−Ａ’線に沿った断面図であり、ＴＦＴ基板１０２における補助容量２０の一部を示す。図３（ａ）および（ｂ）において、図１（ａ）および（ｂ）と同様の構成要素には同じ参照符号を付し、説明を省略する。さらに、本実施形態におけるＴＦＴ１０の断面構造は、図１（ｂ）に示す断面構造と同様であるため、ここでは図示を省略する。
ＴＦＴ基板１０２では、各画素領域Ｐｉｘ１、Ｐｉｘ２における金属酸化物層７Ｂは、互いに分離して形成されている。
また、ＴＦＴ基板１０２は、ソース電極９ｓやソースラインＳと同じ導電膜から形成された接続配線９ｂを備えている。接続配線９ｂは、第１および第２画素領域Ｐｉｘ１、Ｐｉｘ２を横切るように列方向に延設され、各画素領域Ｐｉｘ１、Ｐｉｘ２における金属酸化物層７Ｂの導電体領域７０ｃを互いに電気的に接続している。基板１の法線方向から見たとき、接続配線９ｂは、複数のゲートラインＧを跨いで形成されていてもよい。
第１および第２画素領域Ｐｉｘ１、Ｐｉｘ２における金属酸化物層７Ｂの導電体領域７０ｃを接続する接続配線９ｂは、図示するように、ゲートラインＧ（ｍ）を跨いで延設される。なお、基板１の法線方向から見たとき、各列における複数の画素領域Ｐｉｘを横切るように接続配線９ｂを延設し、その列にある全ての画素領域Ｐｉｘの導電体領域７０ｃを電気的に接続してもよい。
図示するように、ゲートラインＧ（ｍ）は、ＴＦＴ１０の酸化物半導体層７Ａの少なくとも一部と重なる第１部分と、第１部分よりも幅の小さい第２部分とを含んでいてもよい。接続配線９ｂは、ゲートラインＧ（ｍ）の第２部分を跨いで形成されていてもよい。
本実施形態でも、第１の実施形態と同様に、金属酸化物層７Ｂの導電体領域７０ｃを補助容量２０の下層電極として機能させる。また、接続配線９ｂを、ソースラインＳと同じ導電膜を利用して形成する。このため、製造プロセスを複雑にすることなく、補助容量２０および接続配線９ｂを形成できる。補助容量２０は透明材料から形成されるので、補助容量２０に起因する開口率の低下を抑制できる。また、開口率を低下させることなく補助容量２０の面積を拡大できるので、所望の補助容量値を確保できる。
さらに、本実施形態によると、次のような効果も得られる。
前述した第１の実施形態では、金属酸化物層７Ｂは、ゲートラインＧを跨いで列方向に延設されている。しかしながら、このような構造を画素ピッチが小さい高精細パネルに適用すると、ＴＦＴ１０と金属酸化物層７Ｂとを十分に離して配置することが困難になる。特に画素領域ＰｉｘにおいてＴＦＴ１０のソースラインＳ（ｎ＋１）側に位置する領域で、ＴＦＴ１０と金属酸化物層７Ｂとの間隔が狭くなる。間隔を大きくするために、金属酸化物層７Ｂの幅を小さくすると、画素領域Ｐｉｘ１、Ｐｉｘ２における金属酸化物層７Ｂの導電体領域７０ｃ同士を低抵抗で接続することが困難になる。
これに対し、本実施形態では、第１および第２画素領域Ｐｉｘ１、Ｐｉｘ２における金属酸化物層７Ｂは、互いに分離したパターンを有する。従って、各画素領域Ｐｉｘ１、Ｐｉｘ２の金属酸化物層７Ｂを、コンタクト部１７およびＴＦＴ１０から十分に離して配置することが可能である。また、第１および第２画素領域Ｐｉｘ１、Ｐｉｘ２における金属酸化物層７Ｂの導電体領域７０ｃを、ソース用電極膜からなる、より低抵抗な接続配線９ｂを用いて接続できる。従って、第１の実施形態と比べて、補助容量電極の抵抗を低減でき、負荷を小さくできる。
なお、本実施形態では、接続配線９ｂを設ける分だけ、第１の実施形態よりも開口率が低下する。しかしながら、接続配線９ｂの面積は、補助容量２０の面積よりも十分小さいので、ゲートラインＧと同じ導電膜を用いて補助容量配線を形成する場合（補助容量２０の面積に応じて開口率が低下する）と比べて、ＴＦＴ基板の開口率を高めることができる。
次に、図面を参照しながら、ＴＦＴ基板１０２の製造方法の一例を説明する。
図４（ａ）〜（ｄ）は、ＴＦＴ基板１０２の製造方法を説明するための工程断面図である。
まず、図２（ａ）および（ｂ）を参照しながら前述したように、基板１上にゲート電極３、ゲート絶縁層５、酸化物半導体層７Ａおよび金属酸化物層７Ｂを形成する。
次いで、図４（ａ）に示すように、ソース用電極膜を形成し、パターニングすることにより、ソース電極９ｓ、ドレイン電極９ｄおよびソースライン（不図示）に加え、接続配線９ｂも形成する。接続配線９ｂは、各画素領域Ｐｉｘにおける金属酸化物層７Ｂの一部上に形成される。具体的には、金属酸化物層７Ｂのうち導電体領域となる領域の一部上に形成される。このとき、金属酸化物層７Ｂのうち接続配線９ｂと接する部分は、接続配線９ｂ（金属）と接することによって低抵抗化され、導電体領域７０ｃとなる。この低抵抗化を行うためには、接続配線９ｂの材料（ソース用電極膜の材料）として、金属酸化物層７Ｂに含まれる金属よりも標準電極電位の低い金属を用いることが好ましい。金属酸化物層７ＢがＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物層であれば、例えば、Ｉｎよりも標準電極電位の低いＴｉ、Ｍｏ、Ａｌなどの金属を用いることができる。
この後、図４（ｂ）に示すように、開口２１および２２を有する第１絶縁膜１１を形成する。次いで、低抵抗化処理（プラズマ処理）を行い、金属酸化物層７Ｂのうち第１絶縁膜１１の開口２１によって露出された部分を低抵抗化する。第１絶縁膜１１の材料や厚さ、低抵抗化処理の方法は、図２（ｄ）を参照しながら前述した材料、厚さおよび低抵抗化処理の方法と同じであってもよい。
これにより、金属酸化物層７Ｂのうち開口２１によって露出され、かつ、接続配線９ｂと接していない部分が低抵抗化される。この結果、金属酸化物層７Ｂのうち開口２１によって露出された領域に導電体領域７０ｃが形成される。導電体領域７０ｃは、本工程で低抵抗化された部分と接続配線９ｂと接する部分とを含む。
この後、図４（ｃ）および図４（ｄ）に示すように、第２絶縁膜１２および画素電極１５を形成することにより、ＴＦＴ基板１０２を得る。第２絶縁膜１２および画素電極１５を形成する工程は、図２（ｅ）および図２（ｆ）を参照しながら前述した工程と同様である。
なお、ＴＦＴ基板１０２の製造方法は、図４に示す方法に限定されない。例えば、ＴＦＴ１０として、チャネル領域上にエッチストップ膜を有する、いわゆるエッチストップ構造のＴＦＴを形成し、エッチストップ膜を利用して、金属酸化物層７Ｂの低抵抗化を行うことも可能である。
まず、図２（ａ）および（ｂ）を参照しながら前述したように、基板１上にゲート電極３、ゲート絶縁層５、酸化物半導体層７Ａおよび金属酸化物層７Ｂを形成する。
次いで、図５（ａ）に示すように、酸化物半導体層７Ａおよび金属酸化物層７Ｂを覆うエッチストップ膜１４を形成する。この後、エッチストップ膜１４に、酸化物半導体層７Ａのうちチャネル領域の両側に位置する領域を露出する開口２３、２４と、金属酸化物層７Ｂの一部を露出する開口２５とを形成する。
続いて、前述の実施形態と同様の方法で低抵抗化処理を行う。これにより、酸化物半導体層７Ａのうちエッチストップ膜１４の開口２３、２４によって露出された部分と、金属酸化物層７Ｂのうちエッチストップ膜１４の開口２５によって露出された部分とが低抵抗化されて、導電体領域７０ａ、７０ｂ、７０ｃとなる。酸化物半導体層７Ａおよび金属酸化物層７Ｂのうち低抵抗化されなかった領域は半導体領域７０ｉとして残る。
この後、図５（ｂ）に示すように、エッチストップ膜１４上および開口２３、２４、２５内にソース用電極膜を形成し、パターニングすることにより、ソース電極９ｓ、ドレイン電極９ｄ、ソースライン（図示せず）および接続配線９ｂを形成する。ソース電極９ｓは開口２３内で導電体領域７０ａと接し、ドレイン電極９ｄは開口２４内で導電体領域７０ｂと接するように形成される。また、接続配線９ｂは、開口２５内において、導電体領域７０ｃの一部と接するように形成される。ソース用電極膜の材料や厚さは、図２（ｃ）を参照しながら前述した材料および厚さと同じであってもよい。
この後、図５（ｃ）および図５（ｄ）に示すように、第２絶縁膜１２および画素電極１５を形成することにより、ＴＦＴ基板１０２’を得る。第２絶縁膜１２および画素電極１５を形成する工程は、図２（ｅ）および図２（ｆ）を参照しながら前述した工程と同様である。このようにして、本実施形態の他のＴＦＴ基板１０２’を得る。
（第３の実施形態）
以下、本発明による半導体装置の第３の実施形態を説明する。本実施形態では、列方向に隣接する２つの画素領域における導電体領域７０ｃを、接続部を用いて、互いに電気的に接続させる点で、第１の実施形態のＴＦＴ基板１０１と異なっている。
図６（ａ）は、本実施形態の半導体装置（ＴＦＴ基板）１０３の平面図である。ここでは、ＴＦＴ基板１０３に２次元に配列された複数の画素領域Ｐｉｘのうち、列方向に配列された３つの画素領域（第１画素領域Ｐｉｘ１、第２画素領域Ｐｉｘ２および第３画素領域Ｐｉｘ３）を示している。
図６（ｂ）は、図６（ａ）中のＡ−Ａ’線に沿った断面図であり、ＴＦＴ基板１０３における補助容量２０の一部を示す。図６（ａ）および（ｂ）において、図１（ａ）および（ｂ）と同様の構成要素には同じ参照符号を付し、説明を省略する。さらに、本実施形態におけるＴＦＴ１０の断面構造は、図１（ｂ）に示す断面構造と同様であるため、ここでは図示を省略する。
ＴＦＴ基板１０３では、第２の実施形態と同様に、各画素領域Ｐｉｘ１、Ｐｉｘ２、Ｐｉｘ３における金属酸化物層７Ｂは、互いに分離して形成されている。
また、ＴＦＴ基板１０３は、ソース電極９ｓやソースラインＳと同じ導電膜から形成された複数の接続部９ｐを備えている。複数の接続部９ｐは、互いに分離されている。各接続部９ｐは、列方向に隣接する２つの画素領域における金属酸化物層７Ｂの導電体領域７０ｃを互いに電気的に接続するように配置されている。
上記の構成を、図６（ａ）に示す画素領域Ｐｉｘ１〜Ｐｉｘ３を用いて、より具体的に説明する。第２画素領域Ｐｉｘ２における金属酸化物層７Ｂの導電体領域７０ｃは、第１の接続部９ｐ（ｍ）（ｍは自然数）によって、第１画素領域Ｐｉｘ１における金属酸化物層７Ｂの導電体領域７０ｃに接続され、かつ、第２の接続部９ｐ（ｍ＋１）によって、第３画素領域Ｐｉｘ３における金属酸化物層７Ｂの導電体領域７０ｃと電気的に接続されている。第１の接続部９ｐ（ｍ）と第２の接続部９ｐ（ｍ＋１）とは、互いに分離して形成されている。また、各接続部９ｐは、対応するゲートラインＧを跨ぐように延設されている。例えば第１の接続部９ｐ（ｍ）および第２の接続部９ｐ（ｍ＋１）は、それぞれ、ゲートラインＧ（ｍ）およびＧ（ｍ＋１）を跨ぐように延設されている。
図示するように、基板１の法線方向から見たとき、ゲートラインＧ（ｍ）、Ｇ（ｍ＋１）は、それぞれ、ＴＦＴ１０の酸化物半導体層７Ａの少なくとも一部と重なる第１部分と、第１部分よりも幅の小さい第２部分とを含んでいてもよい。第１の接続部９ｐ（ｍ）および第２の接続部９ｐ（ｍ＋１）は、それぞれ、ゲートラインＧ（ｍ）およびＧ（ｍ＋１）の第２部分を跨いで形成されていてもよい。
複数の接続部９ｐは、第２の実施形態における接続配線９ｂを、各導電体領域７０ｃの中央部上で分断された構造を有していてもよい。また、各接続部９ｐは、接続しようとする２つの導電体領域７０ｃの端部近傍のみと接していてもよい。
本実施形態でも、前述の実施形態と同様に、金属酸化物層７Ｂの導電体領域７０ｃを補助容量２０の下層電極として機能させる。また、接続部９ｐを、ソースラインＳと同じ導電膜を利用して形成する。このため、製造プロセスを複雑にすることなく、補助容量２０および接続部９ｐを形成できる。補助容量２０は透明材料から形成されるので、補助容量２０に起因する開口率の低下を抑制できる。さらに、開口率を低下させることなく補助容量２０の面積を拡大できるので、所望の補助容量値を確保できる。
また、第２の実施形態と同様に、第１および第２画素領域Ｐｉｘ１、Ｐｉｘ２における金属酸化物層７Ｂは、互いに分離したパターンを有する。このため、金属酸化物層７Ｂと、コンタクト部１７およびＴＦＴ１０とを十分に離して配置することが可能である。また、第１および第２画素領域Ｐｉｘ１、Ｐｉｘ２における金属酸化物層７Ｂの導電体領域７０ｃは、ソース用電極膜からなる、より低抵抗な接続部９ｐを用いて接続される。従って、第１の実施形態よりも、補助容量電極の抵抗を低減でき、負荷を小さくできる。
なお、本実施形態では、複数の接続部９ｐを設ける分だけ、第１の実施形態よりも開口率は低下する。しかしながら、各画素領域Ｐｉｘにおいて、接続部９ｐに必要な面積は、補助容量２０の面積よりも十分小さいことから、ゲートラインＧと同じ導電膜から補助容量配線を形成する場合（補助容量２０の面積に応じて開口率が低下する）よりも高い開口率を実現できる。さらに、本実施形態によると、画素領域Ｐｉｘを横切るように接続配線９ｂを設ける第２の実施形態よりも、補助容量２０の形成に起因する開口率の低下を抑制できる。
図示していないが、基板１の法線方向から見たとき、各列における全ての画素領域Ｐｉｘの導電体領域７０ｃを、接続部９ｐで電気的に接続してもよい。これにより、配線構造を複雑にすることなく、複数の画素領域Ｐｉｘの導電体領域７０ｃ（補助容量電極として機能する）に、共通の補助容量電圧（Ｃｓ電圧）を供給し得る。
本実施形態のＴＦＴ基板１０３は、図４を参照しながら前述したＴＦＴ基板１０２と同様の方法で製造され得る。ただし、ソース用電極膜のパターニング工程（図４（ａ））において、接続配線９ｂの代わりに、互いに分断された複数の接続部９ｐを形成する。また、図５を参照しながら前述した方法と同様の方法で、エッチストップ構造を有するＴＦＴを備えたＴＦＴ基板を製造することも可能である。なお、これらの製造工程を説明する断面構造は、接続配線９ｂの代わりに接続部９ｐが形成される点を除くと、前述の実施形態における図４および図５に示す断面構造と同じであるため、ここでは図示していない。
上述したＴＦＴ基板１０１〜１０３は、例えば液晶表示装置のアクティブマトリクス基板として用いることができる。
図７は、上記実施形態のＴＦＴ基板１０１〜１０３を用いた液晶表示装置２００の構成の一例を示す模式的な断面図である。
液晶表示装置２００は、ＴＦＴ基板１００と、対向基板（例えばガラス基板）１５１と、液晶層１５３とを有している。ＴＦＴ基板１００は、上述したＴＦＴ基板１０１〜１０３のいずれであってもよい。対向基板１５１の液晶層１５３側には、対向電極１５２が形成されている。液晶表示装置２００では、ＴＦＴ基板１００の画素電極１５と対向電極１５２との間に存在する液晶層１５３に電圧が印加される。画素電極１５および対向電極１５２のそれぞれの液晶層１５３側には必要に応じて配向膜（例えば垂直配向膜）が形成される。
液晶表示装置２００は、例えば次のようにして製造され得る。
まず、ガラス基板上に、遮光膜（例えば厚さ：２００ｎｍのＴｉ膜）を形成し、フォトリソ工程により所望の形状にパターニングする。これにより、ブラックマトリクスを形成する。次いで、ブラックマトリクスが形成されたガラス基板上に、絶縁膜（例えば厚さ：２００ｎｍのＳｉＯ2膜）を形成する。この後、絶縁膜上に、対向電極１５２を形成する。対向電極１５２は、透明導電膜（例えば厚さ：１００ｎｍのＩＴＯ）をスパッタ法で形成し、これをパターニングすることによって形成される。このようにして対向基板１５１を得る。
次に、上記の実施形態で説明した方法で形成されたＴＦＴ基板１００（ＴＦＴ基板１０１〜１０３）上にフォトスペーサーを配置した後、ＴＦＴ基板１００と対向基板１５１とを貼り合わせる。続いて、これらの基板１００、１５１の間に液晶を注入することにより、液晶層１５３を形成する。次いで、液晶層１５３が形成された基板１００、１５１を分断し、液晶表示装置２００を得る。
液晶表示装置２００は、例えば垂直配向モード（ＶＡモード）液晶表示装置である。もちろん、本発明の実施形態による液晶表示装置はこれに限られず、例えば、ＴＦＴ基板上に、画素電極と対向電極とを有する、例えば、Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ（ＩＰＳ）モードやＦｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ（ＦＦＳ）モードのような横電界モードの液晶表示装置にも適用できる。ＩＰＳモードやＦＦＳモードの液晶表示装置のＴＦＴの構造は良く知られているので、説明を省略する。
なお、ＦＦＳモードの液晶表示装置などには、２層の透明電極層が設けられるため、それらを利用した補助容量の形成が可能である。これに対し、ＶＡモードの液晶表示装置には、通常、単一の透明電極層（画素電極）しか設けられていない。このため、上記実施形態をＶＡモードの液晶表示装置に適用すると、別途透明電極層を追加することなく、透明な補助容量を形成できるので、特に顕著な効果が得られる。
上記では液晶表示装置を例に説明したが、上記実施形態のＴＦＴ基板１０１〜１０３は、有機エレクトロルミネセンス（ＥＬ）表示装置、無機エレクトロルミネセンス表示装置、ＭＥＭＳ表示装置等の他の表示装置にも用いられ得る。
本発明の実施形態は、アクティブマトリクス基板等の回路基板、液晶表示装置、有機エレクトロルミネセンス（ＥＬ）表示装置および無機エレクトロルミネセンス表示装置等の表示装置、イメージセンサー装置等の撮像装置、画像入力装置や指紋読み取り装置等の電子装置などの薄膜トランジスタを備えた装置に広く適用できる。
１ 基板
３ ゲート電極
５ ゲート絶縁層
７Ａ 酸化物半導体層（活性層）
７Ｂ 金属酸化物層
９ｓ ソース電極
９ｄ ドレイン電極
１１ 第１絶縁膜
１２ 第２絶縁膜
１３ 層間絶縁層
１５ 画素電極
１７ コンタクト部
２１ 第１絶縁膜の開口
７０ｉ 金属酸化物層の半導体領域
７０ｃ 金属酸化物層の導電体領域
１０ 酸化物半導体ＴＦＴ
２０ 補助容量
Ｓ ソースライン
Ｇ ゲートライン
１０１、１０２、１０３、１０２’ 半導体装置（ＴＦＴ基板）

Claims (15)

  1. 基板と、前記基板上に、行方向および列方向を有するマトリクス状に配列された複数の画素領域と、それぞれが前記行方向に略平行に延設された複数のゲートラインと、それぞれが前記列方向に略平行に延設された複数のソースラインとを備えた半導体装置であって、
    前記複数の画素領域のそれぞれは、
    前記基板に支持された薄膜トランジスタであって、ゲート電極、前記ゲート電極を覆うゲート絶縁層、前記ゲート絶縁層上に形成された酸化物半導体層、および、前記酸化物半導体層に電気的に接続されたソース電極およびドレイン電極を有する、薄膜トランジスタと、
    前記酸化物半導体層と同一の酸化物膜から形成された金属酸化物層と、
    前記薄膜トランジスタおよび前記金属酸化物層を覆う層間絶縁層と、
    前記層間絶縁層上に設けられ、かつ、前記ドレイン電極に電気的に接続された画素電極と
    を有しており、
    前記金属酸化物層は導電体領域を含み、
    前記画素電極は、前記層間絶縁層を介して前記導電体領域の少なくとも一部と重なっており、
    前記複数の画素領域は、第１画素領域、および、前記第１画素領域と前記列方向に隣接する第２画素領域を有し、
    前記第１画素領域および前記第２画素領域における前記金属酸化物層の前記導電体領域は、互いに電気的に接続されている、半導体装置。
  2. 前記第１画素領域における前記金属酸化物層と、前記第２画素領域における前記金属酸化物層とは一体的に形成されている、請求項１に記載の半導体装置。
  3. 前記複数のソースラインと同じ導電膜から形成され、かつ、前記第１および第２画素領域を横切るように前記列方向に延設された接続配線をさらに備え、
    前記第１画素領域および前記第２画素領域における前記金属酸化物層の前記導電体領域は、前記接続配線を介して互いに電気的に接続されている、請求項１に記載の半導体装置。
  4. 前記複数のソースラインと同一の導電膜から形成され、かつ、互いに分離された第１および第２の接続部をさらに備え、
    前記第２画素領域における前記金属酸化物層の前記導電体領域は、前記第１の接続部によって、前記第１画素領域における前記金属酸化物層の前記導電体領域と電気的に接続され、かつ、前記第２の接続部によって、前記第２画素領域と前記列方向に隣接する他の画素領域における前記金属酸化物層の前記導電体領域と電気的に接続されている、請求項１に記載の半導体装置。
  5. 前記複数の画素領域のそれぞれは、前記層間絶縁層に形成されたコンタクトホール内で前記ドレイン電極と前記画素電極とが直接接するコンタクト部をさらに有し、
    前記基板の法線方向から見たとき、前記コンタクト部は、前記薄膜トランジスタと前記列方向に隣接して配置されている、請求項１から４のいずれかに記載の半導体装置。
  6. 前記複数のゲートラインは、前記第１画素領域における前記ゲート電極と電気的に接続された第１のゲートラインを含み、
    前記基板の法線方向から見たとき、前記第１のゲートラインは、第１部分と、前記第１部分よりも幅の小さい第２部分とを含んでおり、
    前記基板の法線方向から見たとき、前記第１画素領域における前記酸化物半導体層の少なくとも一部は、前記第１部分と重なるように配置されており、前記接続配線または前記第１の接続部は前記第２部分を跨いで延設されている、請求項３または４に記載の半導体装置。
  7. 前記金属酸化物層は、半導体領域をさらに含み、
    前記半導体領域は前記金属酸化物層の周縁部に位置している請求項１から６のいずれかに記載の半導体装置。
  8. 前記層間絶縁層は、第１絶縁膜と、前記第１絶縁膜上に設けられた第２絶縁膜とを含み、
    前記第１絶縁膜は、前記金属酸化物層上に開口を有しており、
    前記導電体領域は、前記金属酸化物層のうち前記開口によって露出された部分を含み、前記半導体領域は、前記金属酸化物層のうち前記第１絶縁膜で覆われた部分を含む、請求項７に記載の半導体装置。
  9. 前記層間絶縁層のうち前記金属酸化物層の前記導電体領域と前記画素電極との間に位置する部分は、前記第２絶縁膜を含み、かつ、前記第１絶縁膜を含まない請求項８に記載の半導体装置。
  10. 前記酸化物半導体層および前記金属酸化物層は、Ｉｎ、ＧａおよびＺｎのうち少なくとも１種の金属元素を含む請求項１から９のいずれかに記載の半導体装置。
  11. 前記酸化物半導体層および前記金属酸化物層は、結晶質部分を含む、請求項１０に記載の半導体装置。
  12. 基板と、行方向および列方向を有するマトリクス状に配列された複数の画素領域と、前記複数の画素領域のそれぞれに配置された薄膜トランジスタと、それぞれが前記行方向に略平行に延設された複数のゲートラインと、それぞれが前記列方向に略平行に延設された、複数のソースラインとを備えた半導体装置の製造方法であって、
    前記複数の画素領域は、前記列方向に隣接する第１および第２画素領域を含み、
    前記第１および第２画素領域のそれぞれにおいて、
    （ａ）前記基板上に、ゲート電極および前記ゲート電極を覆うゲート絶縁層を形成する工程と、
    （ｂ）前記ゲート絶縁層上に、酸化物半導体膜を形成し、これをパターニングすることにより、酸化物半導体層および金属酸化物層をそれぞれ形成する工程であって、前記酸化物半導体層は、少なくとも一部が前記ゲート絶縁層を介して前記ゲート電極と重なるように配置される、工程と、
    （ｃ）前記酸化物半導体層と接するソース電極およびドレイン電極を形成する、工程と、
    （ｄ）前記ソース電極および前記ドレイン電極と前記金属酸化物層とを覆うように第１絶縁膜を形成し、前記第１絶縁膜に、前記ドレイン電極の一部を露出する第１開口と、前記金属酸化物層の一部を露出する第２開口とを形成する工程と、
    （ｅ）前記金属酸化物層のうち前記第２開口によって露出された部分を導体化して導電体領域を形成するとともに、前記金属酸化物層のうち導体化されなかった部分は半導体領域として残る工程と、
    （ｆ）前記第１絶縁膜上および前記第１および第２開口内に第２絶縁膜を形成し、前記第２絶縁膜のうち前記第１開口内に位置する部分を除去することにより、前記第１および第２絶縁膜を貫通し、且つ、前記ドレイン電極を露出するコンタクトホールを形成する工程と、
    （ｇ）前記第２絶縁膜上および前記コンタクトホール内に画素電極を形成する工程であって、前記画素電極は、前記コンタクトホール内で前記ドレイン電極と接し、且つ、前記金属酸化物層の前記導電体領域の少なくとも一部と前記第２絶縁膜を介して重なるように配置される、工程と
    を包含する半導体装置の製造方法。
  13. 前記工程（ｂ）において、前記第１および第２画素領域における前記金属酸化物層を一体的に形成する、請求項１２に記載の半導体装置の製造方法。
  14. 前記第１および第２画素領域における前記金属酸化物層を互いに電気的に接続する接続配線を形成する工程をさらに含み、前記接続配線は、前記ソースおよびドレイン電極と同じ導電膜から形成される、請求項１２に記載の半導体装置の製造方法。
  15. 互いに分離された第１および第２の接続部を形成する工程をさらに含み、前記第１の接続部は、前記第１および第２画素領域における前記金属酸化物層を接続するように配置され、前記第２の接続部は、前記第２画素領域および前記第２画素領域に前記列方向に隣接する他の画素領域における前記金属酸化物層を接続するように配置される、請求項１２に記載の半導体装置の製造方法。
JP2015552346A 2013-12-10 2014-08-28 半導体装置およびその製造方法 Expired - Fee Related JP6181203B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013254917 2013-12-10
JP2013254917 2013-12-10
PCT/JP2014/072615 WO2015087586A1 (ja) 2013-12-10 2014-08-28 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2015087586A1 JPWO2015087586A1 (ja) 2017-03-16
JP6181203B2 true JP6181203B2 (ja) 2017-08-16

Family

ID=53370905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015552346A Expired - Fee Related JP6181203B2 (ja) 2013-12-10 2014-08-28 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US9613990B2 (ja)
JP (1) JP6181203B2 (ja)
CN (1) CN105814481B (ja)
TW (1) TWI600165B (ja)
WO (1) WO2015087586A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10386684B2 (en) * 2014-12-26 2019-08-20 Sharp Kabushiki Kaisha Semiconductor device, display apparatus, and method of manufacturing semiconductor device
WO2016199680A1 (ja) * 2015-06-08 2016-12-15 シャープ株式会社 半導体装置およびその製造方法
CN105140179B (zh) * 2015-08-13 2018-12-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示装置
JP6832624B2 (ja) * 2015-12-22 2021-02-24 三菱電機株式会社 液晶表示装置およびその製造方法
US10991729B2 (en) 2016-06-23 2021-04-27 Sharp Kabushiki Kaisha Active matrix substrate, optical shutter substrate, display device, and method for manufacturing active matrix substrate
WO2018181142A1 (ja) * 2017-03-31 2018-10-04 シャープ株式会社 アクティブマトリクス基板、液晶表示装置
US20200295053A1 (en) * 2017-04-12 2020-09-17 Mitsubishi Electric Corporation Thin-film transistor substrate and method for manufacturing same
JP6395974B1 (ja) * 2017-04-12 2018-09-26 三菱電機株式会社 薄膜トランジスタ基板及びその製造方法
US11482185B2 (en) * 2017-08-01 2022-10-25 Sharp Kabushiki Kaisha Method for driving display device, and display device
US11476314B2 (en) * 2018-03-29 2022-10-18 Sharp Kabushiki Kaisha Display device and production method for display device
CN108647669A (zh) * 2018-05-22 2018-10-12 武汉天马微电子有限公司 显示模组及其制备方法和显示装置
JP7284613B2 (ja) * 2019-03-29 2023-05-31 シャープ株式会社 アクティブマトリクス基板およびその製造方法
US11215891B2 (en) * 2019-05-24 2022-01-04 Sharp Kabushiki Kaisha Active matrix substrate and manufacturing method thereof
US11296163B2 (en) * 2020-05-27 2022-04-05 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. OLED display panel and OLED display device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP5026019B2 (ja) * 2006-08-08 2012-09-12 三菱電機株式会社 薄膜トランジスタ基板、薄膜トランジスタの製造方法、及び表示装置
JP4404881B2 (ja) 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
KR102150275B1 (ko) * 2008-09-19 2020-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP5123141B2 (ja) * 2008-11-19 2013-01-16 株式会社東芝 表示装置
JP2011091110A (ja) * 2009-10-20 2011-05-06 Canon Inc 酸化物半導体素子を用いた回路及びその製造方法、並びに表示装置
JP5133468B2 (ja) * 2010-05-24 2013-01-30 シャープ株式会社 薄膜トランジスタ基板及びその製造方法
WO2012020525A1 (ja) * 2010-08-07 2012-02-16 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた液晶表示装置
KR102110496B1 (ko) 2010-12-03 2020-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
CN104285286A (zh) * 2012-05-14 2015-01-14 夏普株式会社 半导体装置及其制造方法
JP6315966B2 (ja) * 2013-12-11 2018-04-25 三菱電機株式会社 アクティブマトリックス基板およびその製造方法

Also Published As

Publication number Publication date
TW201526245A (zh) 2015-07-01
WO2015087586A1 (ja) 2015-06-18
US9613990B2 (en) 2017-04-04
JPWO2015087586A1 (ja) 2017-03-16
US20160380006A1 (en) 2016-12-29
CN105814481B (zh) 2018-09-18
CN105814481A (zh) 2016-07-27
TWI600165B (zh) 2017-09-21

Similar Documents

Publication Publication Date Title
JP6181203B2 (ja) 半導体装置およびその製造方法
WO2016195039A1 (ja) アクティブマトリクス基板およびその製造方法、ならびにアクティブマトリクス基板を用いた表示装置
JP6799123B2 (ja) アクティブマトリクス基板およびその製造方法
JP6235021B2 (ja) 半導体装置、表示装置および半導体装置の製造方法
CN108027541B (zh) 薄膜晶体管基板及其制造方法
US9608008B2 (en) Active matrix substrate and method for producing same
US11302718B2 (en) Active matrix substrate and production method therefor
CN111722446B (zh) 有源矩阵基板的制造方法
WO2016104216A1 (ja) 半導体装置、表示装置および半導体装置の製造方法
CN107851668B (zh) 半导体装置及其制造方法
JP2020046665A (ja) アクティブマトリクス基板の製造方法、およびアクティブマトリクス基板を用いたタッチセンサ付き液晶表示装置の製造方法
US20210013238A1 (en) Active matrix substrate and method for manufacturing same
US11721704B2 (en) Active matrix substrate
WO2014038482A1 (ja) 半導体装置およびその製造方法
US20210183899A1 (en) Active matrix substrate and method for manufacturing same
US11476282B2 (en) Active matrix substrate and method for manufacturing same
JP2019078862A (ja) アクティブマトリクス基板およびその製造方法
WO2017090477A1 (ja) 半導体装置および半導体装置の製造方法
WO2013161738A1 (ja) 半導体装置およびその製造方法
JP2007142411A (ja) 薄膜トランジスタ表示板及びその製造方法
US11079636B2 (en) Active matrix substrate, liquid crystal display device with touch sensor using active matrix substrate, and method for manufacturing active matrix substrate
CN112051690A (zh) 有源矩阵基板及带触摸传感器的液晶显示装置
WO2018163944A1 (ja) 半導体装置、半導体装置の製造方法、及び、液晶表示装置
US20220285405A1 (en) Active matrix substrate and manufacturing method thereof
US20230135065A1 (en) Active matrix substrate

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170719

R150 Certificate of patent or registration of utility model

Ref document number: 6181203

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees