WO2018181142A1 - アクティブマトリクス基板、液晶表示装置 - Google Patents
アクティブマトリクス基板、液晶表示装置 Download PDFInfo
- Publication number
- WO2018181142A1 WO2018181142A1 PCT/JP2018/012061 JP2018012061W WO2018181142A1 WO 2018181142 A1 WO2018181142 A1 WO 2018181142A1 JP 2018012061 W JP2018012061 W JP 2018012061W WO 2018181142 A1 WO2018181142 A1 WO 2018181142A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- active matrix
- matrix substrate
- substrate according
- row direction
- pixel
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 74
- 239000011159 matrix material Substances 0.000 title claims abstract description 59
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 89
- 239000011229 interlayer Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 4
- 230000007547 defect Effects 0.000 abstract description 9
- 239000010408 film Substances 0.000 description 83
- 239000010410 layer Substances 0.000 description 49
- 239000010409 thin film Substances 0.000 description 36
- 229910007541 Zn O Inorganic materials 0.000 description 15
- 239000011701 zinc Substances 0.000 description 13
- 229910021419 crystalline silicon Inorganic materials 0.000 description 11
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000005684 electric field Effects 0.000 description 7
- 229910052733 gallium Inorganic materials 0.000 description 6
- 229910052738 indium Inorganic materials 0.000 description 6
- 229910052725 zinc Inorganic materials 0.000 description 5
- 239000011787 zinc oxide Substances 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- CXKCTMHTOKXKQT-UHFFFAOYSA-N cadmium oxide Inorganic materials [Cd]=O CXKCTMHTOKXKQT-UHFFFAOYSA-N 0.000 description 2
- CFEAAQFZALKQPA-UHFFFAOYSA-N cadmium(2+);oxygen(2-) Chemical compound [O-2].[Cd+2] CFEAAQFZALKQPA-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910020923 Sn-O Inorganic materials 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 229910003077 Ti−O Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000012788 optical film Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
Definitions
- the present invention relates to an active matrix substrate.
- Patent Document 1 discloses a liquid crystal display device including a TFT, a pixel electrode, and a common electrode having a slit, and the pixel electrode and the drain electrode of the TFT are connected by a contact hole.
- Japanese Patent Publication Japanese Patent Laid-Open No. 2010-8758 (published on January 14, 2010)”
- An active matrix substrate includes a first semiconductor film corresponding to one of two subpixels adjacent in the row direction, a second semiconductor film corresponding to the other, and a part of the first semiconductor film. And a pixel electrode connected to the drain electrode of the transistor through a contact hole, and in plan view, reaches the bottom surface of the contact hole from the drain electrode side edge of the channel The distance in the row direction is 0.15 times or more the sub-pixel pitch in the row direction.
- the active matrix substrate according to one embodiment of the present invention can achieve high definition while suppressing the occurrence of pixel defects.
- FIG. 1 shows a configuration of a display device according to the present embodiment, where (a) is a schematic cross-sectional view showing an overall configuration, (b) is a schematic plan view showing the overall configuration, and (c) shows a pixel circuit of a display unit. It is a circuit diagram.
- FIG. 1 is a plan view showing a configuration of a display panel according to Embodiment 1.
- FIG. 1 is a cross-sectional view illustrating a configuration of a display panel according to Embodiment 1.
- FIG. 3 is a plan view illustrating configurations of a pixel electrode and a common electrode according to the first embodiment. 3 is a cross section showing a position of a contact hole in the first embodiment.
- 6 is a graph showing the relationship between the position of the contact hole in FIG. 5 and the number of occurrences of pixel defects. 6 is a cross-sectional view showing a configuration of Embodiment 2.
- FIG. 1 is a plan view showing a configuration of a display panel according to Em
- FIG. 1A and 1B show a configuration of a display device according to the present embodiment.
- FIG. 1A is a schematic cross-sectional view showing the overall configuration
- FIG. 1B is a schematic plan view showing the overall configuration
- FIG. It is a circuit diagram which shows a circuit.
- a liquid crystal display device 10 includes a backlight 2, a liquid crystal panel 6 including an active matrix substrate 3, a liquid crystal layer 4 and a color filter substrate 5, and an optical film 7.
- the display portion 3p of the active matrix substrate 3 includes a pixel electrode 30, a transistor TR, a data signal line SL, and a scanning signal line GL.
- the pixel electrode 30 is connected to the data signal line SL via the transistor TR. And connected to the scanning signal line GL.
- the active matrix substrate 3 is an FFS (Fringe-Field Switching) system including a common electrode (not shown) facing the pixel electrode 30, and an in-cell touch sensor is configured using the common electrode.
- FFS Field Switching
- the non-display portion (inactive portion) 3q of the active matrix substrate 3 is provided with a gate driver (drive circuit) GD that drives the scanning signal line GL and an IC chip Tp that includes a source driver that drives the data signal line SL. It is done. Note that the gate driver GD and the pixel circuit 3g may be formed monolithically on the same substrate 3s.
- FIG. 2 is a plan view showing the configuration of the display panel according to the first embodiment
- FIG. 3 is a cross-sectional view showing the configuration of the display panel according to the first embodiment.
- the active matrix substrate 3 includes a first semiconductor film 25a corresponding to one of two subpixels adjacent in the row direction, a second semiconductor film 25b corresponding to the other, and a part of the first semiconductor film 25a in the row direction.
- a transistor TRa serving as a channel and a pixel electrode 30 connected to the drain electrode DR of the transistor TRa through a contact hole CHa are provided.
- the transistor TRa has a bottom gate structure, and its gate electrode GT is formed on a glass substrate GK by a laminated film of, for example, titanium (Ti) and copper (Cu).
- the gate electrode GT is a part of the scanning signal line GL.
- the gate insulating film 24 is formed so as to cover the gate electrode GT.
- the gate insulating film GT is made of, for example, silicon nitride (SiNx) or silicon dioxide (SiO2).
- a first semiconductor film 25 a and a second semiconductor film 25 b are formed on the gate insulating film 24.
- the first semiconductor film 25a and the second semiconductor film 25b are, for example, oxide semiconductor films, and may contain at least one metal element of In, Ga, and Zn.
- the first semiconductor film 25a and the second semiconductor film 25b include, for example, an In—Ga—Zn—O based semiconductor.
- the source electrode SR and the drain electrode DR of the transistor TRa are formed of, for example, a laminated film of titanium (Ti) and copper (Cu) on the first semiconductor film 25a so as to be separated from each other.
- the source electrode SR is a part of the data signal line SL.
- the inorganic insulating film 27 is formed of, for example, silicon nitride (SiNx) or silicon dioxide (SiO2) so as to cover the source electrode SR and the drain electrode DR.
- a planarizing film 28 that is an organic insulating film is formed of an acrylic resin material such as polymethyl methacrylate resin (PMMA).
- a pixel electrode 30 is formed on the planarizing film 28 via an inorganic insulating film 29.
- a common electrode 32 is formed on the pixel electrode 30 via an inorganic insulating film 31.
- the pixel electrode 30 and the common electrode 32 are transparent electrodes.
- ITO Indium Tin Oxide
- ZnO Zinc Oxide
- IZO Indium Zinc Oxide
- IGZO Indium Gallium Zinc Oxide
- ITZO Indium Tin Zinc Oxide
- the inorganic insulating film 27, the planarizing film 28, and the inorganic insulating film 29 constitute an interlayer insulating film SZ, and the drain electrode DR and the pixel electrode 30 are connected by two contact holes CHa and CHb that penetrate the interlayer insulating film SZ. Yes.
- FIG. 2 is a plan view illustrating the configuration of the display panel according to the first embodiment.
- FIG. 3 is a cross-sectional view illustrating a configuration of the display panel according to the first embodiment. 2 and 3 show a 5-inch full HD liquid crystal panel (pixel density is 441 ppi).
- the distance dc in the row direction (X direction in the drawing) from the drain electrode side edge Ce of the channel CN of the transistor TRa to the bottom surface BF of the contact hole CHa in plan view is expressed as a subpixel in the row direction.
- the contact hole CHa penetrating the interlayer insulating film SZ has a forward tapered shape that tapers toward the bottom side (glass substrate side) (the bottom surface is smaller than the opening surface).
- the distance dc is 1.2 times or more the thickness (for example, 2.8 ⁇ m) of the interlayer insulating film SZ, and is 1.6 times as a more preferable configuration in FIGS.
- the length of the first semiconductor film 25a in the row direction is 0.45 times or more the pixel pitch. In FIG. 2 and FIG. 3, it is 0.55 times (for example, 10.6 micrometers) as a more preferable structure.
- the first and second semiconductor films 25a and 25b are arranged in the row direction with a gap of less than 0.48 times the sub-pixel pitch dp. In FIG. 2 and FIG. 3, it is 0.45 times (for example, 8.6 micrometers) as a more preferable structure.
- the width in the row direction of the bottom surface BF of the contact hole CHa is not less than 0.21 times the sub-pixel pitch dp. In FIG. 2 and FIG. 3, it is 0.24 times (for example, 4.6 micrometers) as a more preferable structure.
- the gap dt in the row direction between the second semiconductor film 25b and the bottom surface BF of the contact hole CHa is less than 0.19 times the sub-pixel pitch dp. In FIG. 2 and FIG. 3, it is 0.18 times (for example, 3.5 micrometers) as a more preferable structure.
- the width in the row direction of the drain electrode DR is not less than 0.38 times the sub-pixel pitch dp. In FIG. 2 and FIG. 3, it is 0.42 times (for example, 8.1 ⁇ m) as a more preferable configuration.
- the width of the pixel electrode in the row direction is 0.68 times or more of the sub-pixel pitch dp. In FIG. 2 and FIG. 3, it is 0.72 times (for example, 13.8 micrometers) as a more preferable structure.
- the width of the data signal line SL is not less than 0.16 times the pixel pitch dp. In FIG. 2 and FIG. 3, it is 0.19 times (for example, 3.6 micrometers) as a more preferable structure.
- a part Cg (the end portion along the Y direction on the second semiconductor film 25b side) of the bottom surface BF of the contact hole CHa does not overlap the drain electrode DR.
- FIG. 4 is a plan view showing the configuration of the pixel electrode and the common electrode according to the first embodiment. As shown in FIG. 4, the pixel electrode 30 and the common electrode 32 are opposed to each other through the inorganic insulating film 31, and the common electrode 32 is formed with a slit 32s (FFS method).
- FFS method slit 32s
- FIG. 5 is a cross section showing the position of the contact hole (bottom position), and FIG. 6 is a graph showing the relationship between the position of the contact hole and the number of pixel defects in FIG.
- FIGS. 5A and 6 it can be seen that pixel defects increase when the distance between the transistor and the contact hole is reduced for high definition.
- dp 2.75 ⁇ m
- dp 2.96 ⁇ m
- the number of pixel defects is considerably reduced.
- dp 4.5 ⁇ m as shown in FIG. It can be seen that the number is almost zero. That is, by configuring the active matrix substrate 3 as shown in FIGS. 2 and 3, high definition can be achieved while suppressing the occurrence of pixel defects.
- the active matrix substrate of Embodiment 2 includes a TFT (pixel TFT) for each pixel.
- pixel TFT for example, an oxide semiconductor TFT using an In—Ga—Zn—O-based semiconductor film as an active layer is used.
- a part or the whole of the peripheral drive circuit may be integrally formed on the same substrate as the pixel TFT.
- Such an active matrix substrate is called a driver monolithic active matrix substrate.
- the peripheral driver circuit is provided in a region (non-display region or frame region) other than a region (display region) including a plurality of pixels.
- the TFT (circuit TFT) constituting the peripheral drive circuit for example, a crystalline silicon TFT having a polycrystalline silicon film as an active layer is used.
- an oxide semiconductor TFT is used as a pixel TFT and a crystalline silicon TFT is used as a circuit TFT, power consumption can be reduced in the display region, and further, the frame region can be reduced. It becomes.
- FIG. 7 is a cross-sectional view showing the configuration of the active matrix substrate of the second embodiment.
- a thin film transistor 10A is formed as a circuit TFT in the drive circuit formation region 101
- a thin film transistor 10B is formed as a pixel TFT in each pixel in the display region 102.
- the active matrix substrate 300 includes a substrate 11, a base film 12 formed on the surface of the substrate 11, a thin film transistor 10A formed on the base film 12, and a thin film transistor 10B formed on the base film 12. .
- the thin film transistor 10A has an active region mainly containing crystalline silicon.
- the thin film transistor 10B has an active region mainly including an oxide semiconductor.
- the thin film transistor 10A and the thin film transistor 10B are integrally formed on the substrate 11.
- the “active region” refers to a region where a channel is formed in a semiconductor layer serving as an active layer of a TFT.
- the thin film transistor 10 ⁇ / b> A includes a crystalline silicon semiconductor layer (for example, a low-temperature polysilicon layer) 13 formed on the base film 12, a first insulating layer 14 that covers the crystalline silicon semiconductor layer 13, and the first insulating layer 14. And a gate electrode 15A. A portion of the first insulating layer 14 located between the crystalline silicon semiconductor layer 13 and the gate electrode 15A functions as a gate insulating film of the thin film transistor 10A.
- the crystalline silicon semiconductor layer 13 has a region (active region) 13c where a channel is formed, and a source region 13s and a drain region 13d located on both sides of the active region.
- the portion of the crystalline silicon semiconductor layer 13 that overlaps the gate electrode 15A via the first insulating layer 14 becomes the active region 13c.
- the thin film transistor 10A also has a source electrode 18sA and a drain electrode 18dA connected to the source region 13s and the drain region 13d, respectively.
- the source and drain electrodes 18sA and 18dA are provided on an insulating film (here, the second insulating layer 16) covering the gate electrode 15A and the crystalline silicon semiconductor layer 13, and are crystallized in a contact hole formed in the insulating film. It may be connected to the quality silicon semiconductor layer 13.
- the thin film transistor 10B includes a gate electrode 15B provided on the base film 12, a second insulating layer 16 covering the gate electrode 15B, and an oxide semiconductor layer 17 (first semiconductor disposed on the second insulating layer 16). Film).
- the first insulating layer 14 which is a gate insulating film of the thin film transistor 10A may be extended to a region where the thin film transistor 10B is to be formed.
- the oxide semiconductor layer 17 may be formed on the first insulating layer 14.
- a portion of the second insulating layer 16 located between the gate electrode 15B and the oxide semiconductor layer 17 functions as a gate insulating film of the thin film transistor 10B.
- the oxide semiconductor layer 17 has a region (active region) 17c where a channel is formed, and a source contact region 17s and a drain contact region 17d located on both sides of the active region, respectively.
- a portion of the oxide semiconductor layer 17 that overlaps with the gate electrode 15B with the second insulating layer 16 interposed therebetween becomes an active region 17c.
- the thin film transistor 10B further includes a source electrode 18sB and a drain electrode 18dB connected to the source contact region 17s and the drain contact region 17d, respectively.
- a configuration in which the base film 12 is not provided on the substrate 11 is also possible.
- These thin film transistors 10A and 10B are covered with a passivation film 19 and a planarizing film 20.
- the gate electrode 15B is connected to the gate bus line (not shown)
- the source electrode 18sB is connected to the source bus line (not shown)
- the drain electrode 18dB is connected to the pixel electrode 23.
- the drain electrode 18 dB is connected to the corresponding pixel electrode 23 in the contact hole CH formed in the passivation film 19 and the planarization film 20.
- a video signal is supplied to the source electrode 18sB via the source bus line, and necessary charges are written to the pixel electrode 23 based on the gate signal from the gate bus line.
- the distance dc in the row direction (lateral direction in the figure) from the drain electrode side edge Ce of the channel of the transistor 10B to the bottom surface of the contact hole CH in the plan view is expressed by the sub-pixel pitch in the row direction. 0.154 times or more, more preferably 0.234 times.
- a transparent conductive layer 21 is formed as a common electrode on the planarizing film 20, and a third insulating layer 22 is formed between the transparent conductive layer (common electrode) 21 and the pixel electrode 23. May be.
- the pixel electrode 23 may be provided with a slit-shaped opening.
- Such an active matrix substrate 300 can be applied, for example, to a display device in FFS (Fringe Field Switching) mode.
- the FFS mode is a transverse electric field mode in which a pair of electrodes is provided on one substrate and an electric field is applied to liquid crystal molecules in a direction parallel to the substrate surface (lateral direction).
- This electric field has a component transverse to the liquid crystal layer.
- a horizontal electric field can be applied to the liquid crystal layer.
- the horizontal electric field method has an advantage that a wider viewing angle can be realized than the vertical electric field method because liquid crystal molecules do not rise from the substrate.
- the thin film transistor 10A has a top gate structure in which a crystalline silicon semiconductor layer 13 is disposed between the gate electrode 15A and the substrate 11 (the base film 12).
- the thin film transistor 10B has a bottom gate structure in which a gate electrode 15B is disposed between the oxide semiconductor layer 17 and the substrate 11 (base film 12).
- the TFT structure of the thin film transistor 10A and the thin film transistor 10B is not limited to the above.
- these thin film transistors 10A and 10B may have the same TFT structure.
- the thin film transistor 10A may have a bottom gate structure
- the thin film transistor 10B may have a top gate structure.
- a channel etch type as in the thin film transistor 10A or an etch stop type may be used.
- a bottom contact type in which the source electrode and the drain electrode are located below the semiconductor layer may be used.
- the second insulating layer 16 that is a gate insulating film of the thin film transistor 10B extends to a region where the thin film transistor 10A is formed, and functions as an interlayer insulating film that covers the gate electrode 15A and the crystalline silicon semiconductor layer 13 of the thin film transistor 10A. Also good. As described above, when the interlayer insulating film of the thin film transistor 10A and the gate insulating film of the thin film transistor 10B are formed in the same layer (second insulating layer) 16, the second insulating layer 16 has a laminated structure. May be.
- the gate electrode 15A of the thin film transistor 10A and the gate electrode 15B of the thin film transistor 10B may be formed in the same layer. Further, the source and drain electrodes 18sA and 18dA of the thin film transistor 10A and the source and drain electrodes 18sB and 18dB of the thin film transistor 10B may be formed in the same layer. “Formed in the same layer” means formed using the same film (conductive film). Thereby, the increase in the number of manufacturing processes and manufacturing cost can be suppressed.
- the oxide semiconductor layer 17 in Embodiment 2 includes, for example, an In—Ga—Zn—O-based semiconductor (hereinafter referred to as “In—Ga—Zn—O-based semiconductor”).
- the In—Ga—Zn—O-based semiconductor may be amorphous or crystalline.
- a crystalline In—Ga—Zn—O-based semiconductor in which the c-axis is oriented substantially perpendicular to the layer surface is preferable.
- Such a crystal structure of an In—Ga—Zn—O-based semiconductor is disclosed in, for example, Japanese Patent Laid-Open No. 2012-134475.
- the entire disclosure of Japanese Patent Application Laid-Open No. 2012-134475 is incorporated herein by reference.
- the oxide semiconductor layer 17 may include another oxide semiconductor instead of the In—Ga—Zn—O-based semiconductor.
- Zn—O based semiconductor ZnO
- In—Zn—O based semiconductor Zn—Ti—O based semiconductor (ZTO)
- Cd—Ge—O based semiconductor Cd—Pb—O based semiconductor
- CdO (cadmium oxide) Mg—Zn—O based semiconductor In—Sn—Zn—O based semiconductor (eg, In 2 O 3 —SnO 2 —ZnO), In—Ga—Sn—O based semiconductor, and the like may be included.
- Aspect 1 a first semiconductor film corresponding to one of two subpixels adjacent in the row direction, a second semiconductor film corresponding to the other, and a transistor having a part of the first semiconductor film as a channel in the row direction
- An active matrix substrate that is 0.15 times the sub-pixel pitch in the direction.
- Aspect 2 The active matrix substrate according to Aspect 1, for example, wherein the distance is 0.23 times or more of the sub-pixel pitch.
- Aspect 3 The active matrix substrate according to Aspect 1 or 2, for example, wherein the contact hole has a forward tapered shape and penetrates the interlayer insulating film.
- Aspect 4 The active matrix substrate according to Aspect 3, for example, wherein the distance is 1.2 times or more the thickness of the interlayer insulating film.
- Aspect 5 The active matrix substrate according to any one of Aspects 1 to 4, for example, wherein the length of the first semiconductor film in the row direction is 0.45 times or more the sub-pixel pitch.
- Aspect 6 The active matrix substrate according to any one of aspects 1 to 5, for example, wherein the first and second semiconductor films are arranged in a row direction with a gap of less than 0.48 times the sub-pixel pitch. .
- Aspect 7 The active matrix substrate according to any one of Aspects 1 to 6, for example, wherein the width of the bottom surface in the row direction is 0.21 or more times the sub-pixel pitch.
- Aspect 8 The active matrix substrate according to any one of Aspects 1 to 7, for example, wherein a gap in a row direction between the second semiconductor film and the bottom surface is less than 0.19 times the sub-pixel pitch.
- Aspect 9 The active matrix substrate according to any one of Aspects 1 to 8, for example, wherein the width of the drain electrode in the row direction is 0.38 times or more of the sub-pixel pitch.
- Aspect 10 The active matrix substrate according to any one of aspects 1 to 9, for example, wherein the width of the pixel electrode in the row direction is 0.68 times or more of the sub-pixel pitch.
- Aspect 11 The active matrix substrate according to any one of aspects 1 to 10, for example, wherein a data signal line is connected to the source electrode of the transistor, and the width of the data signal line is 0.16 times or more of a pixel pitch.
- Aspect 12 The active matrix substrate according to any one of aspects 1 to 11, for example, wherein the interlayer insulating film includes an inorganic insulating film and an organic insulating film.
- Aspect 13 The active matrix substrate according to any one of aspects 1 to 12, for example, in which a part of the bottom surface of the contact hole does not overlap the drain electrode.
- a common electrode facing the pixel electrode through an inorganic insulating film above the pixel electrode is provided, and a slit is formed in at least one of the pixel electrode and the common electrode.
- the active matrix substrate according to any one of the above.
- Embodiment 15 The active matrix substrate according to any one of Embodiments 1 to 14, for example, wherein the number of subpixels per inch is 1200 or more.
- Aspect 16 The active matrix substrate according to any one of Aspects 1 to 15, for example, wherein the first and second semiconductor films are made of an oxide semiconductor.
- Aspect 17 The active matrix substrate according to any one of aspects 1 to 18, for example, including a third semiconductor film made of a material different from the first and second semiconductor films.
- Aspect 18 The active matrix substrate according to Aspect 17, for example, wherein one of the transistor and the transistor having the third semiconductor film as a channel has a bottom gate structure and the other has a top gate structure.
- Embodiment 19 A liquid crystal display device including the active matrix substrate according to Embodiments 1 to 18, for example.
- the present invention is not limited to the above-described embodiments, and embodiments obtained by appropriately combining technical means disclosed in different embodiments are also included in the technical scope of the present invention. Furthermore, a new technical feature can be formed by combining the technical means disclosed in each embodiment.
- liquid crystal panel GL scanning signal line SL data signal DR drain electrode CHa / CHb CH contact hole dp subpixel pitch 25a first semiconductor film 25b second semiconductor film
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
画素欠陥の発生を抑えつつ、高精細なアクティブマトリクス基板を提供する。行方向に隣り合う2つのサブ画素の一方に対応する第1半導体膜と、他方に対応する第2半導体膜と、前記第1半導体膜の一部を行方向のチャネルとするトランジスタと、コンタクトホールを介して前記トランジスタのドレイン電極に接続する画素電極とを備え、平面視においては、前記チャネルのドレイン電極側エッジから前記コンタクトホールの底面に到るまでの行方向の距離(dc)が、行方向のサブ画素ピッチ(dp)の0.15倍以上である。
Description
本発明は、アクティブマトリクス基板に関する。
特許文献1には、TFTと、画素電極と、スリットを有する共通電極とを備え、画素電極とTFTのドレイン電極とがコンタクトホールで接続されている液晶表示装置が開示されている。
高精細化のためにTFTとコンタクトホールとの距離を縮めると画素欠陥が増えるという問題がある。
本発明の一態様に係るアクティブマトリクス基板は、行方向に隣り合う2つのサブ画素の一方に対応する第1半導体膜と、他方に対応する第2半導体膜と、前記第1半導体膜の一部を行方向のチャネルとするトランジスタと、コンタクトホールを介して前記トランジスタのドレイン電極に接続する画素電極とを備え、平面視においては、前記チャネルのドレイン電極側エッジから前記コンタクトホールの底面に到るまでの行方向の距離が、行方向のサブ画素ピッチの0.15倍以上である。
本発明の一態様に係るアクティブマトリクス基板によれば、画素欠陥の発生を抑えながら高精細化が可能となる。
以下に、図1~図7に基づき、本発明の実施形態を説明する。ただし、これら実施形態は例示に過ぎない。
図1は本実施形態にかかる表示装置の構成を示すものであり、(a)は全体構成を示す断面模式図、(b)は全体構成を示す平面模式図、(c)は表示部の画素回路を示す回路図である。
図1に示すように、本実施形態にかかる液晶表示装置10は、バックライト2と、アクティブマトリクス基板3、液晶層4およびカラーフィルタ基板5を含む液晶パネル6と、光学フィルム7とを備える。
アクティブマトリクス基板3の表示部3pには、画素電極30、トランジスタTR、データ信号線SLおよび走査信号線GLが含まれ、画素回路3gでは、画素電極30は、トランジスタTRを介してデータ信号線SLおよび走査信号線GLに接続される。アクティブマトリクス基板3は、画素電極30と対向する共通電極(図示しない)を含むFFS(Fringe-Field Switching)方式であり、この共通電極を用いてインセルタッチセンサが構成されている。
アクティブマトリクス基板3の非表示部(非アクティブ部)3qには、走査信号線GLを駆動するゲートドライバ(駆動回路)GDと、データ信号線SLを駆動するソースドライバを含むICチップTpとが設けられる。なお、ゲートドライバGDおよび画素回路3gは同一基板3sにモノリシックに形成されていてもよい。
図2は実施形態1にかかる表示パネルの構成を示す平面図であり、図3は実施形態1にかかる表示パネルの構成を示す断面図である。
アクティブマトリクス基板3は、行方向に隣り合う2つのサブ画素の一方に対応する第1半導体膜25aと、他方に対応する第2半導体膜25bと、第1半導体膜25aの一部を行方向のチャネルとするトランジスタTRaと、コンタクトホールCHaを介してトランジスタTRaのドレイン電極DRに接続する画素電極30とを備える。
トランジスタTRaはボトムゲート構造であり、そのゲート電極GTは、ガラス基板GK上に、例えばチタン(Ti)及び銅(Cu)の積層膜により形成されている。ゲート電極GTは走査信号線GLの一部である。
ゲート絶縁膜24は、ゲート電極GTを覆うように形成されている。ゲート絶縁膜GTは、例えば窒化ケイ素(SiNx)や二酸化ケイ素(SiO2)からなる。
ゲート絶縁膜24の上層には、第1半導体膜25aおよび第2半導体膜25bが形成されている。第1半導体膜25aおよび第2半導体膜25bは、例えば酸化物半導体膜であり、In、Ga及びZnのうち少なくとも1種の金属元素を含んでいてもよい。本実施形態では、第1半導体膜25aおよび第2半導体膜25bは、例えば、In-Ga-Zn-O系の半導体を含む。ここで、In-Ga-Zn-O系の半導体は、In(インジウム)、Ga(ガリウム)、Zn(亜鉛)の三元系酸化物であって、In、Ga及びZnの割合(組成比)は特に限定されず、例えばIn:Ga:Zn=2:2:1、In:Ga:Zn=1:1:1、In:Ga:Zn=1:1:2等を含む。
トランジスタTRaのソース電極SR及びドレイン電極DRは、第1半導体膜25a上に、互いに離間するように、例えばチタン(Ti)及び銅(Cu)の積層膜により形成されている。なお、ソース電極SRはデータ信号線SLの一部である。
無機絶縁膜27は、ソース電極SR及びドレイン電極DRを覆うように、例えば窒化ケイ素(SiNx)や二酸化ケイ素(SiO2)により形成されている。無機絶縁膜27上には、有機絶縁膜である平坦化膜28が、例えばポリメタクリル酸メチル樹脂(PMMA)等のアクリル系樹脂材料により形成される。
平坦化膜28上には、無機絶縁膜29を介して画素電極30が形成されている。また、画素電極30上には、無機絶縁膜31を介して共通電極32が形成されている。画素電極30および共通電極32は透明電極であって、例えばITO(Indium Tin Oxide)、ZnO(Zinc Oxide)、IZO(Indium Zinc Oxide)、IGZO(Indium Gallium Zinc Oxide)、ITZO(Indium Tin Zinc Oxide)等の材料からなる。
無機絶縁膜27、平坦化膜28および無機絶縁膜29によって層間絶縁膜SZが構成され、層間絶縁膜SZを貫通する2つのコンタクトホールCHa・CHbによってドレイン電極DRと画素電極30とが接続されている。
〔実施形態1〕
図2は、実施形態1にかかる表示パネルの構成を示す平面図である。図3は、実施形態1にかかる表示パネルの構成を示す断面図である。なお、図2、図3は、5型のフルHD液晶パネル(画素密度が441ppi)を示している。
図2は、実施形態1にかかる表示パネルの構成を示す平面図である。図3は、実施形態1にかかる表示パネルの構成を示す断面図である。なお、図2、図3は、5型のフルHD液晶パネル(画素密度が441ppi)を示している。
実施形態1では、平面視における、トランジスタTRaのチャネルCNのドレイン電極側エッジCeからコンタクトホールCHaの底面BFに到るまでの行方向(図中X方向)の距離dcを、行方向のサブ画素ピッチdp(例えば、19.2μm)の0.154倍(例えば、2.96μm)以上とする。図2・図3では、より好ましい構成として、0.234倍(例えば、dc=4.49μm)としている。
層間絶縁膜SZを貫通するコンタクトホールCHaは、底側(ガラス基板側)に向けて先細となる(開口面よりも底面が小さい)順テーパ形状である。距離dcは、層間絶縁膜SZの厚み(例えば、2.8μm)の1.2倍以上であり、図2・図3では、より好ましい構成として、1.6倍としている。
第1半導体膜25aの行方向の長さは、画素ピッチの0.45倍以上とする。図2・図3では、より好ましい構成として、0.55倍(例えば、10.6μm)としている。また、第1および第2半導体膜25a・25bが、サブ画素ピッチdpの0.48倍未満の間隙をおいて行方向に並んでいる。図2・図3では、より好ましい構成として、0.45倍(例えば、8.6μm)としている。
コンタクトホールCHaの底面BFの行方向の幅は、サブ画素ピッチdpの0.21倍以上である。図2・図3では、より好ましい構成として、0.24倍(例えば、4.6μm)としている。
第2半導体膜25bとコンタクトホールCHaの底面BFとの行方向の間隙dtが、サブ画素ピッチdpの0.19倍未満である。図2・図3では、より好ましい構成として、0.18倍(例えば、3.5μm)としている。
ドレイン電極DRの行方向の幅は、サブ画素ピッチdpの0.38倍以上である。図2・図3では、より好ましい構成として、0.42倍(例えば、8.1μm)としている。
画素電極の行方向の幅が、サブ画素ピッチdpの0.68倍以上である。図2・図3では、より好ましい構成として、0.72倍(例えば、13.8μm)としている。
データ信号線SLの幅が画素ピッチdpの0.16倍以上である。図2・図3では、より好ましい構成として、0.19倍(例えば、3.6μm)としている。
コンタクトホールCHaの底面BFの一部Cg(第2半導体膜25b側のY方向に沿う端部)がドレイン電極DRと重ならない。
図4は、実施形態1にかかる画素電極および共通電極の構成を示す平面図である。図4に示すように、画素電極30および共通電極32は無機絶縁膜31を介して対向し、共通電極32にはスリット32sが形成されている(FFS方式)。
図5はコンタクトホールの位置(底面の位置)を示す断面であり、図6は、図5のコンタクトホールの位置と画素欠陥の発生数の関係を示すグラフである。図5(a)・図6に示すように、高精細化のためにトランジスタとコンタクトホールとの距離を縮めると画素欠陥が増えることがわかる。そして、dp=2.75μmでは画素欠陥の発生数が高いが、dp=2.96μmでは画素欠陥の発生数がかなり低下し、図5(b)のようにdp=4.5μmとすると、発生数がほぼ0になることがわかる。すなわち、アクティブマトリクス基板3を図2および図3のように構成することで、画素欠陥の発生を抑えながら高精細化が可能となる。
〔実施形態2〕
実施形態2のアクティブマトリクス基板は、画素毎にTFT(画素用TFT)を備えている。画素用TFTとしては、例えばIn-Ga-Zn-O系の半導体膜を活性層とする酸化物半導体TFTが用いられる。
実施形態2のアクティブマトリクス基板は、画素毎にTFT(画素用TFT)を備えている。画素用TFTとしては、例えばIn-Ga-Zn-O系の半導体膜を活性層とする酸化物半導体TFTが用いられる。
画素用TFTと同一基板上に、周辺駆動回路の一部または全体を一体的に形成することもある。このようなアクティブマトリクス基板は、ドライバモノリシックのアクティブマトリクス基板と呼ばれる。ドライバモノリシックのアクティブマトリクス基板では、周辺駆動回路は、複数の画素を含む領域(表示領域)以外の領域(非表示領域または額縁領域)に設けられる。周辺駆動回路を構成するTFT(回路用TFT)は、例えば、多結晶シリコン膜を活性層とした結晶質シリコンTFTが用いられる。このように、画素用TFTとして酸化物半導体TFTを用い、回路用TFTとして結晶質シリコンTFTを用いると、表示領域では消費電力を低くすることが可能となり、さらに、額縁領域を小さくすることが可能となる。
図7は、実施形態2のアクティブマトリクス基板の構成を示す断面図である。図7に示すように、アクティブマトリクス基板300において、駆動回路形成領域101には回路用TFTとして薄膜トランジスタ10Aが形成され、表示領域102の各画素には画素用TFTとして薄膜トランジスタ10Bが形成されている。
アクティブマトリクス基板300は、基板11と、基板11の表面に形成された下地膜12と、下地膜12上に形成された薄膜トランジスタ10Aと、下地膜12上に形成された薄膜トランジスタ10Bとを備えている。薄膜トランジスタ10Aは、結晶質シリコンを主として含む活性領域を有している。薄膜トランジスタ10Bは、酸化物半導体を主として含む活性領域を有している。
薄膜トランジスタ10Aおよび薄膜トランジスタ10Bは、基板11に一体的に作り込まれている。ここでいう「活性領域」とは、TFTの活性層となる半導体層のうちチャネルが形成される領域を指すものとする。
薄膜トランジスタ10Aは、下地膜12上に形成された結晶質シリコン半導体層(例えば低温ポリシリコン層)13と、結晶質シリコン半導体層13を覆う第1の絶縁層14と、第1の絶縁層14上に設けられたゲート電極15Aとを有している。第1の絶縁層14のうち結晶質シリコン半導体層13とゲート電極15Aとの間に位置する部分は、薄膜トランジスタ10Aのゲート絶縁膜として機能する。結晶質シリコン半導体層13は、チャネルが形成される領域(活性領域)13cと、活性領域の両側にそれぞれ位置するソース領域13sおよびドレイン領域13dとを有している。
この例では、結晶質シリコン半導体層13のうち、第1の絶縁層14を介してゲート電極15Aと重なる部分が活性領域13cとなる。薄膜トランジスタ10Aは、また、ソース領域13sおよびドレイン領域13dにそれぞれ接続されたソース電極18sAおよびドレイン電極18dAを有している。ソースおよびドレイン電極18sA、18dAは、ゲート電極15Aおよび結晶質シリコン半導体層13を覆う絶縁膜(ここでは、第2の絶縁層16)上に設けられ、絶縁膜に形成されたコンタクトホール内で結晶質シリコン半導体層13と接続されていてもよい。
薄膜トランジスタ10Bは、下地膜12上に設けられたゲート電極15Bと、ゲート電極15Bを覆う第2の絶縁層16と、第2の絶縁層16上に配置された酸化物半導体層17(第1半導体膜)とを有している。
図7に示すように、薄膜トランジスタ10Aのゲート絶縁膜である第1の絶縁層14が、薄膜トランジスタ10Bを形成しようとする領域まで延設されていてもよい。この場合には、酸化物半導体層17は、第1の絶縁層14上に形成されていてもよい。第2の絶縁層16のうちゲート電極15Bと酸化物半導体層17との間に位置する部分は、薄膜トランジスタ10Bのゲート絶縁膜として機能する。
酸化物半導体層17は、チャネルが形成される領域(活性領域)17cと、活性領域の両側にそれぞれ位置するソースコンタクト領域17sおよびドレインコンタクト領域17dとを有している。この例では、酸化物半導体層17のうち、第2の絶縁層16を介してゲート電極15Bと重なる部分が活性領域17cとなる。また、薄膜トランジスタ10Bは、ソースコンタクト領域17sおよびドレインコンタクト領域17dにそれぞれ接続されたソース電極18sBおよびドレイン電極18dBをさらに有している。なお、基板11上に下地膜12を設けない構成も可能である。
これらの薄膜トランジスタ10A、10Bは、パッシベーション膜19および平坦化膜20で覆われている。画素用TFTとして機能する薄膜トランジスタ10Bでは、ゲート電極15Bはゲートバスライン(図示せず)、ソース電極18sBはソースバスライン(図示せず)、ドレイン電極18dBは画素電極23に接続されている。この例では、ドレイン電極18dBは、パッシベーション膜19および平坦化膜20に形成されたコンタクトホールCH内で、対応する画素電極23と接続されている。ソース電極18sBにはソースバスラインを介してビデオ信号が供給され、ゲートバスラインからのゲート信号に基づいて画素電極23に必要な電荷が書き込まれる。
実施形態2でも、平面視における、トランジスタ10Bのチャネルのドレイン電極側エッジCeからコンタクトホールCHの底面に到るまでの行方向(図中横方向)の距離dcを、行方向のサブ画素ピッチの0.154倍以上、より好ましくは、0.234倍とする。
なお、図示するように、平坦化膜20上にコモン電極として透明導電層21が形成され、透明導電層(コモン電極)21と画素電極23との間に第3の絶縁層22が形成されていてもよい。この場合、画素電極23にスリット状の開口が設けられていてもよい。このようなアクティブマトリクス基板300は、例えばFFS(Fringe FieldSwitching)モードの表示装置に適用され得る。FFSモードは、一方の基板に一対の電極を設けて、液晶分子に、基板面に平行な方向(横方向)に電界を印加する横方向電界方式のモードである。
この例では、画素電極23から出て液晶層(図示せず)を通り、さらに画素電極23のスリット状の開口を通ってコモン電極21に出る電気力線で表される電界が生成される。この電界は、液晶層に対して横方向の成分を有している。その結果、横方向の電界を液晶層に印加することができる。横方向電界方式では、基板から液晶分子が立ち上がらないため、縦方向電界方式よりも広視野角を実現できるという利点がある。
図示する例では、薄膜トランジスタ10Aは、ゲート電極15Aと基板11(下地膜12)との間に結晶質シリコン半導体層13が配置されたトップゲート構造を有している。一方、薄膜トランジスタ10Bは、酸化物半導体層17と基板11(下地膜12)との間にゲート電極15Bが配置されたボトムゲート構造を有している。このような構造を採用することにより、同一基板11上に、2種類の薄膜トランジスタ10A、10Bを一体的に形成する際に、製造工程数や製造コストの増加をより効果的に抑えることが可能である。
薄膜トランジスタ10Aおよび薄膜トランジスタ10BのTFT構造は上記に限定されない。例えば、これらの薄膜トランジスタ10A、10Bが同じTFT構造を有していてもよい。あるいは、薄膜トランジスタ10Aがボトムゲート構造、薄膜トランジスタ10Bがトップゲート構造を有していてもよい。また、ボトムゲート構造の場合、薄膜トランジスタ10Aのようにチャネルエッチ型でも良いし、エッチストップ型でも良い。また、ソース電極及びドレイン電極が半導体層の下方に位置するボトムコンタクト型でも良い。
薄膜トランジスタ10Bのゲート絶縁膜である第2の絶縁層16は、薄膜トランジスタ10Aが形成される領域まで延設され、薄膜トランジスタ10Aのゲート電極15Aおよび結晶質シリコン半導体層13を覆う層間絶縁膜として機能してもよい。このように薄膜トランジスタ10Aの層間絶縁膜と薄膜トランジスタ10Bのゲート絶縁膜とが同一の層(第2の絶縁層)16内に形成されている場合、第2の絶縁層16は積層構造を有していてもよい。
薄膜トランジスタ10Aのゲート電極15Aと、薄膜トランジスタ10Bのゲート電極15Bとは、同一層内に形成されていてもよい。また、薄膜トランジスタ10Aのソースおよびドレイン電極18sA、18dAと、薄膜トランジスタ10Bのソースおよびドレイン電極18sB、18dBとは、同一の層内に形成されていてもよい。「同一層内に形成されている」とは、同一の膜(導電膜)を用いて形成されていることをいう。これにより、製造工程数および製造コストの増加を抑制できる。
実施形態2における酸化物半導体層17は、例えばIn-Ga-Zn-O系の半導体(以下、「In-Ga-Zn-O系半導体」と称する。)を含む。ここで、In-Ga-Zn-O系半導体は、In(インジウム)、Ga(ガリウム)、Zn(亜鉛)の三元系酸化物であって、In、GaおよびZnの割合(組成比)は特に限定されず、例えばIn:Ga:Zn=2:2:1、In:Ga:Zn=1:1:1、In:Ga:Zn=1:1:2等を含む。
In-Ga-Zn-O系の半導体は、アモルファスでもよいし、結晶質でもよい。結晶質In-Ga-Zn-O系の半導体としては、c軸が層面に概ね垂直に配向した結晶質In-Ga-Zn-O系の半導体が好ましい。このようなIn-Ga-Zn-O系半導体の結晶構造は、例えば、特開2012-134475号公報に開示されている。参考のために、特開2012-134475号公報の開示内容の全てを本明細書に援用する。
酸化物半導体層17は、In-Ga-Zn-O系半導体の代わりに、他の酸化物半導体を含んでいてもよい。例えばZn-O系半導体(ZnO)、In-Zn-O系半導体、Zn-Ti-O系半導体(ZTO)、Cd-Ge-O系半導体、Cd-Pb-O系半導体、CdO(酸化カドニウム)、Mg-Zn-O系半導体、In―Sn―Zn―O系半導体(例えばIn2O3-SnO2-ZnO)、In-Ga-Sn-O系半導体などを含んでいてもよい。
〔まとめ〕
本発明に係る態様は、以下の態様を含むことができる。
態様1:行方向に隣り合う2つのサブ画素の一方に対応する第1半導体膜と、他方に対応する第2半導体膜と、前記第1半導体膜の一部を行方向のチャネルとするトランジスタと、コンタクトホールを介して前記トランジスタのドレイン電極に接続する画素電極とを備え、平面視においては、前記チャネルのドレイン電極側エッジから前記コンタクトホールの底面に到るまでの行方向の距離が、行方向のサブ画素ピッチの0.15倍以上であるアクティブマトリクス基板。
本発明に係る態様は、以下の態様を含むことができる。
態様1:行方向に隣り合う2つのサブ画素の一方に対応する第1半導体膜と、他方に対応する第2半導体膜と、前記第1半導体膜の一部を行方向のチャネルとするトランジスタと、コンタクトホールを介して前記トランジスタのドレイン電極に接続する画素電極とを備え、平面視においては、前記チャネルのドレイン電極側エッジから前記コンタクトホールの底面に到るまでの行方向の距離が、行方向のサブ画素ピッチの0.15倍以上であるアクティブマトリクス基板。
態様2:前記距離が、前記サブ画素ピッチの0.23倍以上である例えば態様1記載のアクティブマトリクス基板。
態様3:前記コンタクトホールは順テーパ形状であり、層間絶縁膜を貫通する例えば態様1または2記載のアクティブマトリクス基板。
態様4:前記距離が、前記層間絶縁膜の厚みの1.2倍以上である例えば態様3に記載のアクティブマトリクス基板。
態様5:前記第1半導体膜の行方向の長さが、前記サブ画素ピッチの0.45倍以上である例えば態様1~4のいずれか1項に記載のアクティブマトリクス基板。
態様6:前記第1および第2半導体膜が、前記サブ画素ピッチの0.48倍未満の間隙をおいて行方向に並んでいる例えば態様1~5のいずれか1項に記載のアクティブマトリクス基板。
態様7:前記底面の行方向の幅が、前記サブ画素ピッチの0.21倍以上である例えば態様1~6のいずれか1項に記載のアクティブマトリクス基板。
態様8:前記第2半導体膜と前記底面との行方向の間隙が、前記サブ画素ピッチの0.19倍未満である例えば態様1~7のいずれか1項に記載のアクティブマトリクス基板。
態様9:前記ドレイン電極の行方向の幅が、前記サブ画素ピッチの0.38倍以上である例えば態様1~8のいずれか1項に記載のアクティブマトリクス基板。
態様10:前記画素電極の行方向の幅が、前記サブ画素ピッチの0.68倍以上である例えば態様1~9のいずれか1項に記載のアクティブマトリクス基板。
態様11:前記トランジスタのソース電極にデータ信号線が接続され、前記データ信号線の幅が画素ピッチの0.16倍以上である例えば態様1~10のいずれか1項に記載のアクティブマトリクス基板。
態様12:前記層間絶縁膜は、無機絶縁膜および有機絶縁膜を含む例えば態様1~11のいずれか1項に記載のアクティブマトリクス基板。
態様13:前記コンタクトホールの底面の一部が前記ドレイン電極と重ならない例えば態様1~12のいずれか1項に記載のアクティブマトリクス基板。
態様14:前記画素電極よりも上層の無機絶縁膜を介して前記画素電極と対向する共通電極を含み、前記画素電極および前記共通電極の少なくとも一方にスリットが形成されている例えば態様1~13のいずれか1項に記載のアクティブマトリクス基板。
態様15:1インチ当たりのサブ画素数が1200以上である例えば態様1~14のいずれか1項に記載のアクティブマトリクス基板。
態様16:前記第1および第2半導体膜は酸化物半導体で構成されている例えば態様1~15のいずれか1項に記載のアクティブマトリクス基板。
態様17:前記第1および第2半導体膜とは異なる材料で構成された第3半導体膜を備える例えば態様1~18のいずれか1項に記載のアクティブマトリクス基板。
態様18:前記トランジスタおよび前記第3半導体膜をチャネルとするトランジスタの一方はボトムゲート構造であり、他方はトップゲート構造である例えば態様17に記載のアクティブマトリクス基板。
態様19:例えば態様1~18記載のアクティブマトリクス基板を備える液晶表示装置。
本発明は上述した実施形態に限定されるものではなく、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
3 アクティブマトリクス基板
10 液晶パネル
GL 走査信号線
SL データ信号
DR ドレイン電極
CHa・CHb CH コンタクトホール
dp サブ画素ピッチ
25a 第1半導体膜
25b 第2半導体膜
10 液晶パネル
GL 走査信号線
SL データ信号
DR ドレイン電極
CHa・CHb CH コンタクトホール
dp サブ画素ピッチ
25a 第1半導体膜
25b 第2半導体膜
Claims (19)
- 行方向に隣り合う2つのサブ画素の一方に対応する第1半導体膜と、他方に対応する第2半導体膜と、前記第1半導体膜の一部を行方向のチャネルとするトランジスタと、コンタクトホールを介して前記トランジスタのドレイン電極に接続する画素電極とを備え、
平面視においては、前記チャネルのドレイン電極側エッジから前記コンタクトホールの底面に到るまでの行方向の距離が、行方向のサブ画素ピッチの0.15倍以上であるアクティブマトリクス基板。 - 前記距離が、前記サブ画素ピッチの0.23倍以上である請求項1記載のアクティブマトリクス基板。
- 前記コンタクトホールは順テーパ形状であり、層間絶縁膜を貫通する請求項1または2記載のアクティブマトリクス基板。
- 前記距離が、前記層間絶縁膜の厚みの1.2倍以上である請求項3に記載のアクティブマトリクス基板。
- 前記層間絶縁膜は、無機絶縁膜および有機絶縁膜を含む請求項3または4に記載のアクティブマトリクス基板。
- 前記第1半導体膜の行方向の長さが、前記サブ画素ピッチの0.45倍以上である請求項1~5のいずれか1項に記載のアクティブマトリクス基板。
- 前記第1および第2半導体膜が、前記サブ画素ピッチの0.48倍未満の間隙をおいて行方向に並んでいる請求項1~6のいずれか1項に記載のアクティブマトリクス基板。
- 前記底面の行方向の幅が、前記サブ画素ピッチの0.21倍以上である請求項1~7のいずれか1項に記載のアクティブマトリクス基板。
- 前記第2半導体膜と前記底面との行方向の間隙が、前記サブ画素ピッチの0.19倍未満である請求項1~8のいずれか1項に記載のアクティブマトリクス基板。
- 前記ドレイン電極の行方向の幅が、前記サブ画素ピッチの0.38倍以上である請求項1~9のいずれか1項に記載のアクティブマトリクス基板。
- 前記画素電極の行方向の幅が、前記サブ画素ピッチの0.68倍以上である請求項1~10のいずれか1項に記載のアクティブマトリクス基板。
- 前記トランジスタのソース電極にデータ信号線が接続され、
前記データ信号線の幅が画素ピッチの0.16倍以上である請求項1~11のいずれか1項に記載のアクティブマトリクス基板。 - 前記コンタクトホールの底面の一部が前記ドレイン電極と重ならない請求項1~12のいずれか1項に記載のアクティブマトリクス基板。
- 前記画素電極よりも上層の無機絶縁膜を介して前記画素電極と対向する共通電極を含み、前記画素電極および前記共通電極の少なくとも一方にスリットが形成されている請求項1~13のいずれか1項に記載のアクティブマトリクス基板。
- 1インチ当たりのサブ画素数が1200以上である請求項1~14のいずれか1項に記載のアクティブマトリクス基板。
- 前記第1および第2半導体膜は酸化物半導体で構成されている請求項1~15のいずれか1項に記載のアクティブマトリクス基板。
- 前記第1および第2半導体膜とは異なる材料で構成された第3半導体膜を備える請求項1~16のいずれか1項に記載のアクティブマトリクス基板。
- 前記トランジスタおよび前記第3半導体膜をチャネルとするトランジスタの一方はボトムゲート構造であり、他方はトップゲート構造である請求項17に記載のアクティブマトリクス基板。
- 請求項1~18の何れか1項に記載のアクティブマトリクス基板を備える液晶表示装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201880022067.1A CN110494798B (zh) | 2017-03-31 | 2018-03-26 | 有源矩阵基板、液晶显示装置 |
US16/497,505 US11189645B2 (en) | 2017-03-31 | 2018-03-26 | Active matrix substrate and liquid crystal display device |
JP2019509780A JP6855564B2 (ja) | 2017-03-31 | 2018-03-26 | アクティブマトリクス基板、液晶表示装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017-071773 | 2017-03-31 | ||
JP2017071773 | 2017-03-31 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2018181142A1 true WO2018181142A1 (ja) | 2018-10-04 |
Family
ID=63676103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2018/012061 WO2018181142A1 (ja) | 2017-03-31 | 2018-03-26 | アクティブマトリクス基板、液晶表示装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11189645B2 (ja) |
JP (1) | JP6855564B2 (ja) |
CN (1) | CN110494798B (ja) |
WO (1) | WO2018181142A1 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001332738A (ja) * | 2000-05-24 | 2001-11-30 | Sony Corp | 薄膜半導体装置、液晶表示装置及びエレクトロルミネッセンス表示装置 |
JP2002182241A (ja) * | 2000-12-13 | 2002-06-26 | Toshiba Corp | アレイ基板及びその製造方法 |
JP2003115498A (ja) * | 2002-07-22 | 2003-04-18 | Seiko Epson Corp | 薄膜半導体装置の製造方法及びアクティブマトリクス型液晶表示装置の製造方法 |
JP2010231233A (ja) * | 2001-09-28 | 2010-10-14 | Sharp Corp | 液晶表示装置用基板及びそれを用いた液晶表示装置 |
WO2016027758A1 (ja) * | 2014-08-20 | 2016-02-25 | シャープ株式会社 | 半導体装置及び液晶表示装置 |
JP2016171102A (ja) * | 2015-03-11 | 2016-09-23 | 株式会社ジャパンディスプレイ | 薄膜トランジスタ |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4356135B2 (ja) * | 1998-04-20 | 2009-11-04 | ソニー株式会社 | カラー表示装置 |
US6511869B2 (en) * | 2000-12-05 | 2003-01-28 | International Business Machines Corporation | Thin film transistors with self-aligned transparent pixel electrode |
JP2002319679A (ja) | 2001-04-20 | 2002-10-31 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2006178235A (ja) * | 2004-12-22 | 2006-07-06 | Nec Corp | 薄膜トランジスタアレイ基板及び液晶表示装置 |
JP5348521B2 (ja) | 2008-06-27 | 2013-11-20 | 株式会社ジャパンディスプレイ | 液晶表示パネル |
WO2011142064A1 (ja) * | 2010-05-11 | 2011-11-17 | シャープ株式会社 | アクティブマトリクス基板及び表示パネル |
KR20140014693A (ko) * | 2012-07-25 | 2014-02-06 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
JP6181203B2 (ja) * | 2013-12-10 | 2017-08-16 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP6227016B2 (ja) * | 2014-02-14 | 2017-11-08 | シャープ株式会社 | アクティブマトリクス基板 |
US9608008B2 (en) * | 2014-02-21 | 2017-03-28 | Sharp Kabushiki Kaisha | Active matrix substrate and method for producing same |
US9941489B2 (en) * | 2014-09-01 | 2018-04-10 | Samsung Display Co., Ltd. | Organic light emitting diode display device and manufacturing method thereof |
KR102477982B1 (ko) * | 2016-06-08 | 2022-12-15 | 삼성디스플레이 주식회사 | 표시 장치 |
KR102530472B1 (ko) * | 2018-09-18 | 2023-05-09 | 삼성디스플레이 주식회사 | 표시 장치 |
KR20210086292A (ko) * | 2019-12-31 | 2021-07-08 | 엘지디스플레이 주식회사 | 표시 장치와 이를 이용한 멀티 표시 장치 |
-
2018
- 2018-03-26 WO PCT/JP2018/012061 patent/WO2018181142A1/ja active Application Filing
- 2018-03-26 US US16/497,505 patent/US11189645B2/en active Active
- 2018-03-26 JP JP2019509780A patent/JP6855564B2/ja active Active
- 2018-03-26 CN CN201880022067.1A patent/CN110494798B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001332738A (ja) * | 2000-05-24 | 2001-11-30 | Sony Corp | 薄膜半導体装置、液晶表示装置及びエレクトロルミネッセンス表示装置 |
JP2002182241A (ja) * | 2000-12-13 | 2002-06-26 | Toshiba Corp | アレイ基板及びその製造方法 |
JP2010231233A (ja) * | 2001-09-28 | 2010-10-14 | Sharp Corp | 液晶表示装置用基板及びそれを用いた液晶表示装置 |
JP2003115498A (ja) * | 2002-07-22 | 2003-04-18 | Seiko Epson Corp | 薄膜半導体装置の製造方法及びアクティブマトリクス型液晶表示装置の製造方法 |
WO2016027758A1 (ja) * | 2014-08-20 | 2016-02-25 | シャープ株式会社 | 半導体装置及び液晶表示装置 |
JP2016171102A (ja) * | 2015-03-11 | 2016-09-23 | 株式会社ジャパンディスプレイ | 薄膜トランジスタ |
Also Published As
Publication number | Publication date |
---|---|
CN110494798B (zh) | 2022-03-08 |
JP6855564B2 (ja) | 2021-04-07 |
US11189645B2 (en) | 2021-11-30 |
CN110494798A (zh) | 2019-11-22 |
JPWO2018181142A1 (ja) | 2019-12-26 |
US20210305280A1 (en) | 2021-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10317763B2 (en) | Display device | |
US10439010B2 (en) | Display device | |
JP6799123B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
JP5784732B2 (ja) | 液晶表示装置、および液晶表示装置の製造方法 | |
WO2013001980A1 (ja) | 液晶表示パネル及び液晶表示装置 | |
KR102182482B1 (ko) | 산화물 반도체 박막 트랜지스터 및 이를 구비한 표시장치용 어레이 기판 | |
KR20140129504A (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 | |
US10957268B2 (en) | Active-matrix substrate and display device | |
US20150303307A1 (en) | Semiconductor device and display device | |
US10818766B2 (en) | Active matrix substrate and liquid crystal display panel | |
US11226529B2 (en) | Liquid crystal display device | |
WO2018131649A1 (ja) | アクティブマトリクス基板、液晶表示パネルおよび液晶表示パネルの製造方法 | |
US9570469B2 (en) | Active-matrix substrate and liquid-crystal display device | |
US9239500B2 (en) | Thin film transistor array substrate, manufacturing method thereof, and liquid crystal display device | |
WO2014054558A1 (ja) | 半導体装置及び表示装置 | |
US20200004073A1 (en) | Liquid crystal display device | |
WO2018150959A1 (ja) | ヘッドマウントディスプレイ用の液晶表示装置およびヘッドマウントディスプレイ | |
WO2018181142A1 (ja) | アクティブマトリクス基板、液晶表示装置 | |
KR102544031B1 (ko) | 표시장치용 어레이 기판 및 그 제조 방법 | |
US11971641B2 (en) | Active matrix substrate and liquid crystal display device | |
US10976626B2 (en) | Display device | |
JP2019101382A (ja) | 液晶表示装置 | |
US20240255822A1 (en) | Active matrix substrate and liquid crystal display device | |
JP6671155B2 (ja) | 薄膜トランジスタ基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 18777844 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 2019509780 Country of ref document: JP Kind code of ref document: A |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 18777844 Country of ref document: EP Kind code of ref document: A1 |