CN108538854A - 一种薄膜晶体管结构及其制备方法、阵列基板和显示装置 - Google Patents

一种薄膜晶体管结构及其制备方法、阵列基板和显示装置 Download PDF

Info

Publication number
CN108538854A
CN108538854A CN201810276392.2A CN201810276392A CN108538854A CN 108538854 A CN108538854 A CN 108538854A CN 201810276392 A CN201810276392 A CN 201810276392A CN 108538854 A CN108538854 A CN 108538854A
Authority
CN
China
Prior art keywords
electrode
film transistor
sub
thin
overlap joint
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810276392.2A
Other languages
English (en)
Other versions
CN108538854B (zh
Inventor
周纪登
张然
汪弋
李环宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810276392.2A priority Critical patent/CN108538854B/zh
Publication of CN108538854A publication Critical patent/CN108538854A/zh
Priority to US16/179,626 priority patent/US10615182B2/en
Application granted granted Critical
Publication of CN108538854B publication Critical patent/CN108538854B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供了一种薄膜晶体管结构及其制备方法、阵列基板和显示装置。在本发明提供的薄膜晶体管结构中，包括耦接的第一薄膜晶体管和第二薄膜晶体管，其中，该第一薄膜晶体管的第一电极，该第二薄膜晶体管的第二电极，以及用于耦接该第一电极和第二电极的搭接线同层形成，该搭接线连接该第一电极与第二电极的两端，且该第一电极、第二电极之间的区域包括镂空结构，减小了搭接线的面积。从而大幅降低搭接线上光刻胶在烘烤工艺中受热膨胀对沟道对应位置光刻胶厚度的影响，进而有效改善沟道处金属残留的问题，降低了沟道处发生短路不良的风险。

Description

一种薄膜晶体管结构及其制备方法、阵列基板和显示装置
技术领域
本发明涉及显示技术领域，特别是涉及一种薄膜晶体管结构及其制备方法、阵列基板和显示装置。
背景技术
在平板显示技术领域，薄膜晶体管液晶显示器件(Thin Film Transistor LiquidCrystal Display，简称TFT-LCD)具有体积小、功耗低、制造成本相对较低等优点，逐渐在当今平板显示市场占据了主导地位。TFT-LCD的主要结构为对盒的阵列基板和彩膜基板。阵列基板中采用薄膜晶体管作为开关控制对应的像素单元。当薄膜晶体管处于开启状态时，可以将数据信号传输至像素单元。
现有技术中，耦接TFT源极间由大面积的金属相连，该区域金属上方的光刻胶在烘烤时受热膨胀，使得半色调区域光刻胶层变厚，导致该位置处光刻胶难以通过灰化工艺除尽，从而导致TFT沟道位置的数据线金属难以被刻蚀干净，进而容易造成沟道短路，影响TFT器件的正常工作。
发明内容
本发明要解决的技术问题是提供一种薄膜晶体管结构及其制备方法、阵列基板和显示装置，以改善TFT沟道处金属残留的问题。
第一方面，提供了一种薄膜晶体管结构，包括：
耦接的第一薄膜晶体管和第二薄膜晶体管，其中，所述第一薄膜晶体管的第一电极，所述第二薄膜晶体管的第二电极，以及用于耦接所述第一电极和所述第二电极的搭接线同层形成，所述搭接线连接所述第一电极与所述第二电极的两端，且所述第一电极、所述第二电极之间的区域包括镂空结构。
进一步地，所述第一电极和所述第二电极以预设间隔并排设置；所述镂空结构的面积小于或者等于所述第一电极和所述第二电极之间区域的面积。
进一步地，所述第一电极和所述第二电极沿轴线镜像对称。
进一步地，所述第一电极与所述第二电极平行设置；所述第一电极包括多个串接的第一子电极；所述第二电极包括多个串接的第二子电极；所述第一子电极和所述第二子电极的延伸方向与所述轴线垂直；所述搭接线的延伸方向与所述轴线垂直；所述搭接线的一端分别与所述第一电极中两端的第一子电极连接，所述搭接线的另一端分别与所述第二电极中两端的第二子电极连接，所述搭接线与所述第一电极和所述第二电极围成的区域包括所述镂空结构。
进一步地，所述第一薄膜晶体管的多个串接的第一子电极中位于两端的第一子电极为虚拟电极；所述第二薄膜晶体管的多个串接的第二子电极中位于两端的第二子电极为虚拟电极。
进一步地，所述第一子电极和所述第二子电极均为U型；各U型第一子电极的臂部彼此相连；各U型第二子电极的臂部彼此相连。
进一步地，所述薄膜晶体管结构还包括：基板；设置在所述基板上的栅极；设置在所述栅极上的栅极绝缘层；设置在所述栅极绝缘层上的有源层；设置在所述有源层上的所述第一薄膜晶体管的第三电极和所述第二薄膜晶体管的第四电极；其中，所述第一电极、所述第二电极与所述第三电极、所述第四电极同层设置。
进一步地，所述第三电极包括多个串接的第三子电极；所述第四电极包括多个串接的第四子电极；所述第三子电极和所述第四子电极均为T型；所述第一子电极的开口朝向第三子电极，所述第二子电极的开口朝向第四子电极；各T型第三子电极的头部彼此相连，各T型第三子电极的尾部分别延伸至对应的第一子电极的开口内；各T型第四子电极的头部彼此相连，各T型第四子电极的尾部分别延伸至对应的第二子电极的开口内。
第二方面，还提供了一种阵列基板，包括如上所述的薄膜晶体管结构，所述薄膜晶体管结构设置在所述阵列基板的行驱动区域。
第三方面，还提供了一种显示装置，包括如上所述的阵列基板。
第四方面，还提供了一种薄膜晶体管结构制备方法，包括：
在基板上依次形成第一薄膜晶体管和第二薄膜晶体管的栅极、栅极绝缘层、有源层和数据线金属层；
对所述数据线金属层进行图案化处理，形成所述第一薄膜晶体管的第一电极，所述第二薄膜晶体管的第二电极，以及用于耦接所述第一电极和所述第二电极的搭接线；其中，所述搭接线连接所述第一电极与所述第二电极的两端，且所述第一电极、所述第二电极之间的区域包括镂空结构。
进一步地，所述对所述数据线金属层进行图案化处理，形成所述第一薄膜晶体管的第一电极，所述第二薄膜晶体管的第二电极，以及用于耦接所述第一电极和所述第二电极的搭接线的步骤，包括：在所述数据线金属层上形成光刻胶层；通过半色调掩膜板对所述光刻胶层进行曝光和显影，去除半色调掩膜板中全透光区域投影位置处的光刻胶层；对所述数据线金属层进行第一次刻蚀，形成呈镂空结构的搭接线；对所述数据线金属层上保留的光刻胶层进行灰化，去除半色调掩膜板中半透光区域投影位置处的光刻胶层；对所述数据线金属层进行第二次刻蚀，形成所述第一电极和所述第二电极。
进一步地，所述对所述数据线金属层进行第二次刻蚀，形成所述第一电极和所述第二电极的步骤，包括：对所述数据线金属层进行第二次刻蚀，形成所述第一电极中多个串接的第一子电极和所述第二电极中多个串接的第二子电极；其中，所述搭接线的一端分别与所述第一电极中两端的第一子电极连接，所述搭接线的另一端分别与所述第二电极中两端的第二子电极连接，所述搭接线与所述第一电极和所述第二电极围成的区域包括所述镂空结构。
进一步地，所述第一薄膜晶体管的多个串接的第一子电极中位于两端的第一子电极为虚拟电极；所述第二薄膜晶体管的多个串接的第二子电极中位于两端的第二子电极为虚拟电极。
与现有技术相比，本发明包括以下优点：
本发明提供了一种薄膜晶体管结构及其制备方法、阵列基板和显示装置，在本发明提供的薄膜晶体管结构中，包括耦接的第一薄膜晶体管和第二薄膜晶体管，其中，该第一薄膜晶体管的第一电极，该第二薄膜晶体管的第二电极，以及用于耦接该第一电极和第二电极的搭接线同层形成，该搭接线连接该第一电极与第二电极的两端，且该第一电极、第二电极之间的区域包括镂空结构，减小了搭接线的面积。从而大幅降低搭接线上光刻胶在烘烤工艺中受热膨胀对沟道对应位置光刻胶厚度的影响，进而有效改善沟道处金属残留的问题，降低了沟道处发生短路不良的风险。
附图说明
图1是现有技术中一种薄膜晶体管结构的俯视图；
图2是现有技术中一种薄膜晶体管结构的截面图；
图3是本发明实施例提供的一种薄膜晶体管结构的俯视图之一；
图4是本发明实施例提供的一种薄膜晶体管结构的截面图；
图5是本发明实施例提供的一种薄膜晶体管结构的俯视图之二；
图6是本发明实施例提供的另一种薄膜晶体管结构的俯视图；
图7是本发明实施例提供的另一种薄膜晶体管结构的截面图；
图8是本发明实施例提供的一种薄膜晶体管结构制备方法的流程图；
图9是本发明实施例提供的一种制备氧化物薄膜晶体管的工艺流程示意图之一；
图10是本发明实施例提供的一种制备氧化物薄膜晶体管的工艺流程示意图之二；
图11是本发明实施例提供的一种制备氧化物薄膜晶体管的工艺流程示意图之三；
图12是本发明实施例提供的一种制备氧化物薄膜晶体管的工艺流程示意图之四；
图13是本发明实施例提供的一种制备氧化物薄膜晶体管的工艺流程示意图之五。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上；术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的机或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
下面结合附图和实施例对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
参照图1，示出了现有技术中一种薄膜晶体管结构的俯视图。参照图2，示出了现有技术中一种薄膜晶体管结构的截面图。其中，该截面图为该俯视图中AA’向截面示意图。
如图1和图2所示，现有技术的薄膜晶体管结构中，耦接的TFT源极15间采用搭接线17相连，其中，该搭接线17与源极15、漏极16同层形成。由于在利用半色调掩膜板形成TFT沟道18时，需要对沟道18对应位置的光刻胶进行灰化，而且在对光刻胶进行灰化前，需要通过烘烤工艺除去光刻胶中的溶剂。因此，在对光刻胶进行灰化前，源极15上留存的光刻胶都会经过烘烤工艺。然而，搭接线17上光刻胶在烘烤过程中会受热膨胀，该光刻胶的横向膨胀量会向内挤压沟道18对应位置的光刻胶，从而导致沟道18位置的光刻胶厚度增加。进而导致在对沟道18对应位置的光刻胶进行灰化时，形成光刻胶残留，影响对沟道18对应位置处金属的刻蚀，最终导致沟道18处存在刻蚀残留的金属，使得沟道18发生短路不良，影响TFT的正常工作。
针对上述缺陷，本发明实施例提供了一种薄膜晶体管结构及其制备方法。
参照图3，示出了本发明实施例提供的一种薄膜晶体管结构的俯视图。参照图4，示出了本发明实施例提供的一种薄膜晶体管结构的截面图。其中，该截面图为该俯视图中BB’向截面示意图。该薄膜晶体管可以应用于显示技术领域，例如，可以应用于液晶显示面板或OLED显示面板等半导体显示装置。
本发明实施例提供的薄膜晶体管结构包括：耦接的第一薄膜晶体管和第二薄膜晶体管，其中，该第一薄膜晶体管包括栅极32、第一电极351、第三电极363，该第二薄膜晶体管包括栅极32、第二电极352和第四电极364。该第一薄膜晶体管的第一电极351，该第二薄膜晶体管的第二电极352，以及用于耦接该第一电极351和第二电极352的搭接线37同层形成，该搭接线37连接第一电极351与第二电极352的两端，且该第一电极351、第二电极352之间的区域包括镂空结构。
具体的，该第一电极351和第二电极352以预设间隔并排设置，该镂空结构的面积小于或者等于第一电极351和第二电极352之间区域的面积。作为一种可能的实现方式，该镂空结构中镂空部分的面积可以与第一电极351和第二电极352之间区域的面积相等，从而使得搭接线37的面积较现有技术中搭接线的面积得以有效降低，进而可以大幅降低搭接线37上光刻胶在烘烤工艺中受热膨胀对沟道38对应位置光刻胶厚度的影响，有效改善沟道38处金属残留的问题。在实际应用中，作为另一种可能的实现方式，该镂空结构中镂空部分的面积也可以小于第一电极351和第二电极352之间区域的面积，例如，可以将镂空部分设置在分别靠近第一电极351、第二电极352的位置，同时在第一电极351和第二电极352之间保留预设宽度的搭接线37。由于该预设宽度的搭接线37上的光刻胶在烘烤工艺中受热膨胀的形变量，难以跨过该镂空结构影响沟道38对应位置光刻胶厚度，因此也可以有效改善沟道38处金属残留的问题。
具体的，该第一电极351和该第二电极352可以沿轴线镜像对称。该第一电极351与该第二电极352可以平行设置，该第一电极351包括多个串接的第一子电极，该第二电极352包括多个串接的第二子电极。该第一子电极和该第二子电极的延伸方向与轴线垂直。该搭接线37的延伸方向与该轴线垂直。该搭接线37的一端分别与第一电极351中两端的第一子电极连接，该搭接线37的另一端分别与该第二电极352中两端的第二子电极连接，该搭接线37与该第一电极351和第二电极352围成的区域包括该镂空结构。
在实际应用中，该薄膜晶体管结构还包括：基板31、设置在该基板31上的栅极32、设置在该栅极32上的栅极绝缘层33、设置在该栅极绝缘层33上的有源层34，以及设置在该有源层34上的第一薄膜晶体管的第三电极363和第二薄膜晶体管的第四电极364。其中，该第一电极351、第二电极352与该第三电极363、第四电极364同层设置。第三电极363包括多个串接的第三子电极，该第四电极364包括多个串接的第四子电极。
具体的，如图5所示，该第一子电极和该第二子电极可以均为U型，各U型第一子电极的臂部3511彼此相连，各U型第二子电极的臂部3521彼此相连。该第三子电极和第四子电极可以均为T型。该第一子电极的开口朝向第三子电极，该第二子电极的开口朝向第四子电极。各T型第三子电极的头部3631彼此相连，各T型第三子电极的尾部3632分别延伸至对应的第一子电极的开口内。各T型第四子电极的头部3641彼此相连，各T型第四子电极的尾部3642分别延伸至对应的第二子电极的开口内。
作为一种可能的实现方式，该第一薄膜晶体管和/或该第二薄膜晶体管可以为通过窄沟道掩膜SSM(Single Slit Mask)工艺制作的薄膜晶体管。即该薄膜晶体管结构中，各薄膜晶体管可以采用窄沟道设计。在现有技术中，若采用SSM工艺制作TFT的沟道38。由于沟道38长度较小，沟道38对应位置的数据线金属稍有残留，便容易引起沟道短路。而本发明实施例中，通过将第一电极与第二电极之间的区域设置为镂空结构，有效减小了该位置处搭接线37的面积，从而减小了该位置处金属的面积。使得镂空位置处的数据线金属层可以在第一次刻蚀中便被刻蚀掉，因此，在灰化工艺前对光刻胶进行烘烤时，搭接线37、第一电极351和第二电极352位置上覆盖的光刻胶层的面积也大幅降低，从而使得这部分光刻胶在受热膨胀时，对沟道38对应位置处光刻胶厚度的影响大幅降低，进而可以有效改善TFT沟道38处金属残留的问题。
具体的，在采用半色调掩膜板(Half Tone Mask)工艺制备薄膜晶体管结构过程中，在栅极绝缘层33，有源层34，数据线金属镀膜完成，并对光刻胶采用半色调掩膜版进行曝光和显影后，不同位置的光刻胶由于感光深度不同，会呈现三种显影状态，分别为完全显影掉，部分显影掉，以及未被显影掉。例如，若光刻胶采用正性光刻胶，则半色调掩膜板中全透光的区域对应位置的光刻胶在曝光后将完全感光，并被完全显影掉。半色调掩膜板中半透膜区域对应位置的光刻胶会部分感光，使得该位置处光刻胶层中的一部分厚度会被显影掉，并保留部分厚度的未感光的光刻胶。半色调掩膜板中遮光区域对应位置的光刻胶未感光，使得该位置处光刻胶层未被显影掉。其中，半色调掩膜板中全透光的区域对应的是搭接线37的镂空位置以及TFT的像素区等位置，半色调掩膜板中半透膜区域通常对应的是TFT的沟道38位置，半色调掩膜板中遮光区域对应的是第一电极351、第二电极352以及搭接线37等位置。即采用半色调掩膜版进行曝光和显影后，搭接线37的镂空位置上覆盖的光刻胶已被完全显影掉。因此，在进行第一次刻蚀的时候，会将搭接线37的镂空位置的金属刻蚀掉，该位置在第一次刻蚀后既不会保留数据线金属，更不会保留光刻胶。从而使得在灰化工艺前，搭接线37的镂空位置处并不存在光刻胶，大幅降低了搭接线37上覆盖的光刻胶层的面积，进而可以降低烘烤工艺中光刻胶膨胀对沟道38对应位置处光刻胶厚度的影响。在实际应用中该薄膜晶体管结构通常还包括钝化层39，该钝化层39用于保护该薄膜晶体管结构。
综上所述，在本发明提供的薄膜晶体管结构中，包括耦接的第一薄膜晶体管和第二薄膜晶体管，其中，该第一薄膜晶体管的第一电极351，该第二薄膜晶体管的第二电极352，以及用于耦接该第一电极351和第二电极352的搭接线37同层形成，该搭接线37连接该第一电极351与第二电极352的两端，且该第一电极351、第二电极352之间的区域包括镂空结构，减小了搭接线的面积。从而大幅降低搭接线37上光刻胶在烘烤工艺中受热膨胀对沟道38对应位置光刻胶厚度的影响，进而有效改善沟道38处金属残留的问题，降低了沟道38处发生短路不良的风险。
参照图6，示出了本发明实施例提供的另一种薄膜晶体管结构的俯视图。参照图7，示出了本发明实施例提供的另一种薄膜晶体管结构的截面图。其中，该截面图为该俯视图中CC’向截面示意图。
在上述实施例的基础上，优选的，该第一薄膜晶体管的多个串接的第一子电极中位于两端的第一子电极，以及第二薄膜晶体管的多个串接的第二子电极中位于两端的第二子电极可以均为虚拟电极，即dummy电极。从而使得即使在边缘位置形成部分金属残留，也不会导致沟道38发生短路。
具体的，当位于第一电极351、第二电极352两端的搭接线37的线宽较宽时，即当靠近第一电极351和第二电极352的搭接线37面积较大时，在灰化工艺前对光刻胶进行烘烤时，位于该位置的搭接线37上的光刻胶受热膨胀，会导致与搭接线相邻的TFT的沟道对应位置的光刻胶厚度增加。进而导致在对沟道38对应位置的光刻胶进行灰化时，形成光刻胶残留，影响对沟道38对应位置处金属的刻蚀，最终导致沟道38处存在刻蚀残留的金属，使得沟道38发生短路不良，影响与搭接线相邻的TFT的正常工作。为了避免该位置的TFT发生短路，可以将该第一薄膜晶体管的多个串接的第一子电极中位于两端的第一子电极，以及第二薄膜晶体管的多个串接的第二子电极中位于两端的第二子电极设置为dummy电极。在该呈U型的dummy电极的开口内，并未设置T型的第三电极363、第四电极364。因此可以进一步避免窄沟道的薄膜晶体管在制成过程中受到搭接线37上的光刻胶的影响发生沟道短路。
综上所述，在本发明提供的薄膜晶体管结构中，该第一薄膜晶体管的多个串接的第一子电极中位于两端的第一子电极，以及第二薄膜晶体管的多个串接的第二子电极中位于两端的第二子电极可以均为虚拟电极。从而可以进一步避免窄沟道的薄膜晶体管在制成过程中受到搭接线37上的光刻胶的影响发生沟道短路。
在上述实施例基础上，本发明实施例还提供了一种阵列基板，该阵列基板包括以上所述的薄膜晶体管结构。该薄膜晶体管结构可以设置在该阵列基板的行驱动GOA(GateDriver on Array)区域。
此外，本发明实施例还提供了一种显示装置，该显示装置包括以上所述的阵列基板。具体地，该显示装置可以为：液晶显示面板、OLED显示面板、电子纸、有机发光显示面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本发明实施例还提供了一种薄膜晶体管结构制备方法。该制备方法可以用于制备上述的薄膜晶体管结构。参照图8，示出了本发明实施例提供的一种薄膜晶体管结构制备方法的流程图。
步骤801，在基板上依次形成第一薄膜晶体管和第二薄膜晶体管的栅极、栅极绝缘层、有源层和数据线金属层。
具体的，如图9所示，可以在基板31上形成金属薄膜，通过构图工艺形成栅极32。并在基板31上形成绝缘薄膜，覆盖于栅极32上，作为栅极绝缘层33。在栅极绝缘层33上形成金属氧化物半导体薄膜，并通过构图工艺形成有源层34。以及在有源层34上形成数据线金属层35。其中，构图工艺包括光刻、刻蚀和剥离等步骤。
步骤802，对数据线金属层进行图案化处理，形成第一薄膜晶体管的第一电极351，第二薄膜晶体管的第二电极352，以及用于耦接第一电极和第二电极的搭接线37。
具体的，如图10所示，在形成数据线金属层35后，可以在该数据线金属层35上形成光刻胶41层，通过半色调掩膜板对该光刻胶41层进行曝光和显影，去除半色调掩膜板中全透光区域投影位置处的光刻胶41层。在实际应用中，不同位置的光刻胶41由于感光深度不同，会呈现三种显影状态，分别为完全显影掉，部分显影掉，以及未被显影掉。例如，若光刻胶41采用正性光刻胶，则半色调掩膜板中全透光的区域对应位置的光刻胶41在曝光后将完全感光，并被完全显影掉。半色调掩膜板中半透膜区域对应位置的光刻胶41会部分感光，使得该位置处光刻胶41层中的一部分厚度会被显影掉，并保留部分厚度的未感光的光刻胶41。半色调掩膜板中遮光区域对应位置的光刻胶41未感光，使得该位置处光刻胶41层未被显影掉。其中，半色调掩膜板中全透光的区域对应的是搭接线37的镂空位置以及TFT的像素区等位置，半色调掩膜板中半透膜区域通常对应的是TFT的沟道38位置，半色调掩膜板中遮光区域对应的是第一电极351、第二电极352以及搭接线37等位置。即采用半色调掩膜版进行曝光和显影后，搭接线37的镂空位置上覆盖的光刻胶41已被完全显影掉。其中，该搭接线37连接第一电极351与第二电极352的两端，且该第一电极、第二电极之间的区域包括镂空结构。
如图11所示，通过半色调掩膜板对该光刻胶41层进行曝光和显影后，可以对该数据线金属层35进行第一次刻蚀，形成该第一电极351与该第二电极352连接处的呈镂空结构。并如图12所示，对该数据线金属层35上保留的光刻胶41层进行灰化，去除半色调掩膜板中半透光区域投影位置处的光刻胶41层，再如图13所示，对该数据线金属层35进行第二次刻蚀，形成该第一薄膜晶体管和该第二薄膜晶体管的沟道38。由于在对该数据线金属层35上保留的光刻胶41层进行灰化之前，已形成该第一电极351与该第二电极352连接处的镂空结构，因此，在灰化工艺前进行的烘烤工艺中，镂空位置处并不存在光刻胶41，大幅降低了搭接线37上覆盖的光刻胶41层的面积，进而可以降低烘烤工艺中光刻胶41膨胀对沟道38对应位置处光刻胶41厚度的影响。在实际应用中，对数据线金属层35进行两次刻蚀后，通常会在该数据线金属层35上形成钝化层39，以起到保护作用。
在实际应用中，该第一薄膜晶体管的多个串接的第一子电极中位于两端的第一子电极，以及第二薄膜晶体管的多个串接的第二子电极中位于两端的第二子电极352可以均为虚拟dummy电极。从而使得即使在边缘位置形成部分金属残留，也不会导致沟道38发生短路。
综上所述，本发明实施例提供的薄膜晶体管结构制备方法，可以在基板31上依次形成第一薄膜晶体管和第二薄膜晶体管的栅极32、栅极绝缘层33、有源层34和数据线金属层35后，通过对数据线金属层35进行图案化处理，形成第一薄膜晶体管的第一电极351，第二薄膜晶体管的第二电极352，以及用于耦接第一电极351和第二电极352的搭接线37。其中，该搭接线37连接该第一电极351与第二电极352的两端，且该第一电极351、第二电极352之间的区域包括镂空结构，减小了搭接线的面积。从而大幅降低搭接线37上光刻胶41在烘烤工艺中受热膨胀对沟道38对应位置光刻胶41厚度的影响，进而有效改善沟道处金属残留的问题，降低了沟道处发生短路不良的风险。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
以上对本发明所提供的一种薄膜晶体管结构及其制备方法、阵列基板和显示装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (14)

1.一种薄膜晶体管结构，包括：
耦接的第一薄膜晶体管和第二薄膜晶体管，其中，所述第一薄膜晶体管的第一电极，所述第二薄膜晶体管的第二电极，以及用于耦接所述第一电极和所述第二电极的搭接线同层形成，所述搭接线连接所述第一电极与所述第二电极的两端，且所述第一电极、所述第二电极之间的区域包括镂空结构。
2.根据权利要求1所述的薄膜晶体管结构，其特征在于，
所述第一电极和所述第二电极以预设间隔并排设置；
所述镂空结构的面积小于或者等于所述第一电极和所述第二电极之间区域的面积。
3.根据权利要求1所述的薄膜晶体管结构，其特征在于，
所述第一电极和所述第二电极沿轴线镜像对称。
4.根据权利要求3所述的薄膜晶体管结构，其特征在于，
所述第一电极与所述第二电极平行设置；
所述第一电极包括多个串接的第一子电极；
所述第二电极包括多个串接的第二子电极；
所述第一子电极和所述第二子电极的延伸方向与所述轴线垂直；
所述搭接线的延伸方向与所述轴线垂直；
所述搭接线的一端分别与所述第一电极中两端的第一子电极连接，所述搭接线的另一端分别与所述第二电极中两端的第二子电极连接，所述搭接线与所述第一电极和所述第二电极围成的区域包括所述镂空结构。
5.根据权利要求4所述的薄膜晶体管结构，其特征在于，
所述第一薄膜晶体管的多个串接的第一子电极中位于两端的第一子电极为虚拟电极；
所述第二薄膜晶体管的多个串接的第二子电极中位于两端的第二子电极为虚拟电极。
6.根据权利要求1所述的薄膜晶体管结构，其特征在于，
所述第一子电极和所述第二子电极均为U型；
各U型第一子电极的臂部彼此相连；各U型第二子电极的臂部彼此相连。
7.根据权利要求1所述的薄膜晶体管结构，其特征在于，所述薄膜晶体管结构还包括：
基板；
设置在所述基板上的栅极；
设置在所述栅极上的栅极绝缘层；
设置在所述栅极绝缘层上的有源层；
设置在所述有源层上的所述第一薄膜晶体管的第三电极和所述第二薄膜晶体管的第四电极；
其中，所述第一电极、所述第二电极与所述第三电极、所述第四电极同层设置。
8.根据权利要求6所述的薄膜晶体管结构，其特征在于，
所述第三电极包括多个串接的第三子电极；
所述第四电极包括多个串接的第四子电极；
所述第三子电极和所述第四子电极均为T型；
所述第一子电极的开口朝向第三子电极，所述第二子电极的开口朝向第四子电极；
各T型第三子电极的头部彼此相连，各T型第三子电极的尾部分别延伸至对应的第一子电极的开口内；各T型第四子电极的头部彼此相连，各T型第四子电极的尾部分别延伸至对应的第二子电极的开口内。
9.一种阵列基板，其特征在于，包括如权利要求1-8中任一项所述的薄膜晶体管结构，所述薄膜晶体管结构设置在所述阵列基板的行驱动区域。
10.一种显示装置，其特征在于，包括如权利要求9所述的阵列基板。
11.一种薄膜晶体管结构制备方法，其特征在于，包括：
在基板上依次形成第一薄膜晶体管和第二薄膜晶体管的栅极、栅极绝缘层、有源层和数据线金属层；
对所述数据线金属层进行图案化处理，形成所述第一薄膜晶体管的第一电极，所述第二薄膜晶体管的第二电极，以及用于耦接所述第一电极和所述第二电极的搭接线；其中，所述搭接线连接所述第一电极与所述第二电极的两端，且所述第一电极、所述第二电极之间的区域包括镂空结构。
12.根据权利要求9所述的制备方法，其特征在于，所述对所述数据线金属层进行图案化处理，形成所述第一薄膜晶体管的第一电极，所述第二薄膜晶体管的第二电极，以及用于耦接所述第一电极和所述第二电极的搭接线的步骤，包括：
在所述数据线金属层上形成光刻胶层；
通过半色调掩膜板对所述光刻胶层进行曝光和显影，去除半色调掩膜板中全透光区域投影位置处的光刻胶层；
对所述数据线金属层进行第一次刻蚀，形成呈镂空结构的搭接线；
对所述数据线金属层上保留的光刻胶层进行灰化，去除半色调掩膜板中半透光区域投影位置处的光刻胶层；
对所述数据线金属层进行第二次刻蚀，形成所述第一电极和所述第二电极。
13.根据权利要求12所述的制备方法，其特征在于，所述对所述数据线金属层进行第二次刻蚀，形成所述第一电极和所述第二电极的步骤，包括：
对所述数据线金属层进行第二次刻蚀，形成所述第一电极中多个串接的第一子电极和所述第二电极中多个串接的第二子电极；
其中，所述搭接线的一端分别与所述第一电极中两端的第一子电极连接，所述搭接线的另一端分别与所述第二电极中两端的第二子电极连接，所述搭接线与所述第一电极和所述第二电极围成的区域包括所述镂空结构。
14.根据权利要求11所述的制备方法，其特征在于，
所述第一薄膜晶体管的多个串接的第一子电极中位于两端的第一子电极为虚拟电极；
所述第二薄膜晶体管的多个串接的第二子电极中位于两端的第二子电极为虚拟电极。
CN201810276392.2A 2018-03-30 2018-03-30 一种薄膜晶体管结构及其制备方法、阵列基板和显示装置 Active CN108538854B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810276392.2A CN108538854B (zh) 2018-03-30 2018-03-30 一种薄膜晶体管结构及其制备方法、阵列基板和显示装置
US16/179,626 US10615182B2 (en) 2018-03-30 2018-11-02 Thin film transistor device and a method for preparing the same, array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810276392.2A CN108538854B (zh) 2018-03-30 2018-03-30 一种薄膜晶体管结构及其制备方法、阵列基板和显示装置

Publications (2)

Publication Number Publication Date
CN108538854A true CN108538854A (zh) 2018-09-14
CN108538854B CN108538854B (zh) 2021-04-06

Family

ID=63481836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810276392.2A Active CN108538854B (zh) 2018-03-30 2018-03-30 一种薄膜晶体管结构及其制备方法、阵列基板和显示装置

Country Status (2)

Country Link
US (1) US10615182B2 (zh)
CN (1) CN108538854B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111223874A (zh) * 2018-11-27 2020-06-02 北京铂阳顶荣光伏科技有限公司 薄膜场效应晶体管阵列结构及显示装置
CN112925137A (zh) * 2021-03-29 2021-06-08 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板
CN112925136A (zh) * 2021-03-29 2021-06-08 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板
CN118301797A (zh) * 2024-06-04 2024-07-05 浙江大华技术股份有限公司 加热视窗、摄像头以及加热视窗的制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11222904B2 (en) * 2019-01-07 2022-01-11 Chongqing Boe Optoelectronics Technology Co., Ltd. Thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof, and display device
KR20220129601A (ko) 2020-01-22 2022-09-23 어플라이드 머티어리얼스, 인코포레이티드 미러를 갖는 oled(organic light-emitting diode) 디스플레이 디바이스들 및 이를 제조하기 위한 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1801488A (zh) * 2005-01-06 2006-07-12 三星电子株式会社 阵列基板与包含阵列基板的显示设备
CN102655114A (zh) * 2011-08-26 2012-09-05 京东方科技集团股份有限公司 Tft-lcd阵列基板制造方法及其阵列基板和相关器件
CN105405852A (zh) * 2016-01-05 2016-03-16 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250673A (ja) * 1995-03-15 1996-09-27 Nec Corp 半導体装置
KR100840326B1 (ko) * 2002-06-28 2008-06-20 삼성전자주식회사 액정 표시 장치 및 그에 사용되는 박막 트랜지스터 기판
TWI590423B (zh) * 2015-10-27 2017-07-01 群創光電股份有限公司 顯示裝置
US10418385B2 (en) * 2016-11-18 2019-09-17 Shanghai Tianma Micro-electronics Co., Ltd. Array substrate and fabrication method thereof, display panel

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1801488A (zh) * 2005-01-06 2006-07-12 三星电子株式会社 阵列基板与包含阵列基板的显示设备
CN102655114A (zh) * 2011-08-26 2012-09-05 京东方科技集团股份有限公司 Tft-lcd阵列基板制造方法及其阵列基板和相关器件
CN105405852A (zh) * 2016-01-05 2016-03-16 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111223874A (zh) * 2018-11-27 2020-06-02 北京铂阳顶荣光伏科技有限公司 薄膜场效应晶体管阵列结构及显示装置
CN112925137A (zh) * 2021-03-29 2021-06-08 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板
CN112925136A (zh) * 2021-03-29 2021-06-08 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板
CN112925136B (zh) * 2021-03-29 2023-03-10 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板
CN112925137B (zh) * 2021-03-29 2023-03-10 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板
CN118301797A (zh) * 2024-06-04 2024-07-05 浙江大华技术股份有限公司 加热视窗、摄像头以及加热视窗的制备方法

Also Published As

Publication number Publication date
CN108538854B (zh) 2021-04-06
US10615182B2 (en) 2020-04-07
US20190305002A1 (en) 2019-10-03

Similar Documents

Publication Publication Date Title
CN108538854A (zh) 一种薄膜晶体管结构及其制备方法、阵列基板和显示装置
CN106932990B (zh) 显示面板、显示装置及显示面板的制作方法
JP4469004B2 (ja) 液晶ディスプレイ装置用アレー基板及びその製造方法
US9274368B2 (en) COA substrate, method for fabricating the same and display device
KR101253497B1 (ko) 액정표시장치용 어레이 기판의 제조방법
CN104635416B (zh) 一种掩膜板及阵列基板的制造方法
JP2012003266A (ja) マザーボード及びアレイ基板の製造方法
JP2006189830A (ja) 液晶表示装置およびその製造方法
CN106876260B (zh) 一种闸电极结构及其制造方法和显示装置
CN111223815B (zh) 薄膜晶体管阵列基板及其制作方法
JP2002196356A (ja) 液晶表示装置
CN106024813A (zh) 一种低温多晶硅tft阵列基板的制作方法及相应装置
CN103091912B (zh) 阵列基板与具有该阵列基板的液晶面板及其制造方法
KR101087398B1 (ko) 액정표시장치의 패드 구조 및 그 제조방법
KR20070045751A (ko) 포토 마스크
US7589030B2 (en) Liquid crystal display device and fabricating method thereof
CN111900129B (zh) 一种显示面板、阵列基板及其制备方法
JP2001242467A (ja) 液晶表示装置及びその製造方法
KR20040012208A (ko) 액정 표시 장치의 제조 방법
JP2000187241A (ja) 液晶表示装置及びその製造方法
KR20070072204A (ko) 액정표시소자 및 제조방법
KR101006474B1 (ko) 액정표시장치용 어레이 기판 및 그의 제조 방법
KR20070064904A (ko) 어레이 기판 및 이의 제조방법
KR100663289B1 (ko) 액정표시장치의 박막트랜지스터 제조방법
KR101274681B1 (ko) 액정표시장치의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant