CN106024813A - 一种低温多晶硅tft阵列基板的制作方法及相应装置 - Google Patents

一种低温多晶硅tft阵列基板的制作方法及相应装置 Download PDF

Info

Publication number
CN106024813A
CN106024813A CN201610647282.3A CN201610647282A CN106024813A CN 106024813 A CN106024813 A CN 106024813A CN 201610647282 A CN201610647282 A CN 201610647282A CN 106024813 A CN106024813 A CN 106024813A
Authority
CN
China
Prior art keywords
layer
photoresist
pixel electrode
interlayer insulating
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610647282.3A
Other languages
English (en)
Other versions
CN106024813B (zh
Inventor
贺芳
崔承镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610647282.3A priority Critical patent/CN106024813B/zh
Publication of CN106024813A publication Critical patent/CN106024813A/zh
Application granted granted Critical
Publication of CN106024813B publication Critical patent/CN106024813B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明涉及一种低温多晶硅TFT阵列基板的制作方法及相应装置，用以解决目前常见的LTPS工艺，制作工艺较为复杂，一般需进行10‑11道光刻工艺，增加了低温多晶硅显示设备的生产成本的问题。该方法包括：在衬底基板上依次形成像素电极、遮光层、低温多晶硅有源层、栅极、层间绝缘层、源漏极、以及公共电极的图形；其中通过一道构图工艺形成像素电极和遮光层的图形。本发明的制作方法中，能够通过一道构图工艺形成像素电极层和遮光层的图形，且在整个阵列基板的制作过程仅需要通过六道构图工艺来实现，相比于现有技术中需进行10‑11道光刻工艺，减少了LTPS工艺使用的掩膜版数量，简化了制程，并降低了生产成本。

Description

一种低温多晶硅TFT阵列基板的制作方法及相应装置
技术领域
本发明涉及显示面板领域，尤其涉及一种低温多晶硅TFT阵列基板的制作方法及相应装置。
背景技术
在各种显示装置的像素单元中，通过施加驱动电压来驱动显示装置的薄膜晶体管(Thin Film Transistor，TFT)被大量使用。在TFT的有源层一直使用稳定性和加工性较好的非晶硅(a-Si)材料，但非晶硅本身自有的缺陷问题，如缺陷太多导致的开态电流低、迁移率低、稳定性差，使它在很多领域收到了限制，为了弥补非晶硅本身缺陷，扩大在相关领域的应用，低温多晶硅(LowTemperature Poly-Silicon，LTPS)技术应运而生。采用LTPS工艺的液晶显示装置由于具有较高的电子迁移率，能够有效减小TFT的面积以提升像素的开口率，并且在增强显示亮度的同时能够降低功耗及生产成本，目前已成为液晶显示领域的研究热点。但是现有LTPS工艺中，制作工艺较为复杂，一般需进行10-11道光刻工艺，增加了低温多晶硅显示设备的生产成本。
综上所述，目前常见的LTPS工艺，制作工艺较为复杂，一般需进行10-11道光刻工艺，增加了低温多晶硅显示设备的生产成本。
发明内容
本发明实施例提供的一种低温多晶硅TFT阵列基板的制作方法及相应装置，用以解决目前常见的LTPS工艺，制作工艺较为复杂，一般需进行10-11道光刻工艺，增加了低温多晶硅显示设备的生产成本的问题。
本发明实施例提供的一种低温多晶硅TFT阵列基板的制作方法，包括：
在衬底基板上依次形成像素电极、遮光层、低温多晶硅有源层、栅极、层间绝缘层、源漏极、以及公共电极的图形；其中，
通过一道构图工艺形成所述像素电极和所述遮光层的图形。
本发明实施例提供的低温多晶硅TFT阵列基板的制作方法中，能够通过一道构图工艺形成像素电极层和遮光层的图形，且在整个阵列基板的制作过程仅需要通过六道构图工艺来实现，相比于现有技术中需进行10-11道光刻工艺，减少了LTPS工艺使用的掩膜版数量，简化了制程，并降低了生产成本。
较佳的，所述通过一道构图工艺形成所述像素电极和所述遮光层的图形，具体包括：
在衬底基板上依次形成透明导电薄膜、遮光金属薄膜和光刻胶，使用掩膜板对所述光刻胶曝光显影，得到光刻胶完全去除区域、光刻胶部分保留区域以及光刻胶完全保留区域；所述光刻胶完全去除区域对应于形成像素电极的图形区域，所述光刻胶完全保留区域对应于形成遮光层的图形区域；
利用所述光刻胶完全保留区域和光刻胶部分保留区域的光刻胶的遮挡，去除掉所述光刻胶完全去除区域的透明导电薄膜和遮光金属薄膜；
采用灰化工艺去除掉所述光刻胶部分保留区域的光刻胶，同时减薄光刻胶完全保留区域的光刻胶；
采用刻蚀工艺去除掉所述光刻胶部分保留区域的遮光金属薄膜，得到所述遮光层的图形；
剥离所述光刻胶完全保留区域的光刻胶，得到所述像素电极和所述遮光层的图形。
较佳的，所述掩膜版为半色调掩膜板或灰色调掩膜板。
较佳的，在形成所述栅极的图形的同时，形成位于公共电极过孔区域的第一金属层。
较佳的，在形成所述源漏极的图形的同时，形成位于所述第一金属层和所述公共电极之间的第二金属层。
较佳的，在衬底基板上形成层间绝缘层的图形，具体包括：
在衬底基板上沉积层间绝缘层，对所述层间绝缘层进行图案化处理，在所述层间绝缘层中形成用于连接所述源漏极和所述有源层的第一过孔和第二过孔，在所述层间绝缘层中形成用于连接所述源漏极和所述像素电极的第三过孔，在所述层间绝缘层中形成用于连接所述公共电极与所述第一金属层和所述第二金属层的第四过孔。
本发明实施例提供的一种低温多晶硅TFT阵列基板，包括：
衬底基板，位于所述衬底基板上的像素电极，以及设置在所述像素电极上远离所述衬底基板一侧的遮光层；其中，所述遮光层在所述衬底基板上的正投影位于所述像素电极在所述衬底基板上的正投影内；
位于所述遮光层上的低温多晶硅有源层；
位于所述有源层上的栅极；
位于所述栅极上的层间绝缘层；
位于所述层间绝缘层上的源漏极，以及与所述源漏极设置在同一层的公共电极。
较佳的，该阵列基板还包括：设置在公共电极过孔区域的第一金属层，以及设置在所述第一金属层和所述公共电极之间的第二金属层；
其中，所述第一金属层与所述栅极同层设置；所述第二金属层与所述源漏极同层设置；所述第二金属层在所述衬底基板上的正投影位于所述第一金属层在所述衬底基板上的正投影内。
较佳的，在所述层间绝缘层中设置有连接所述有源层和所述源漏极的第一过孔和第二过孔，在所述层间绝缘层中设置有连接所述像素电极和所述源漏极的第三过孔，在所述层间绝缘层中设置有连接所述第一金属层和所述公共电极的第四过孔。
本发明实施例提供的一种显示装置，所述显示装置包括本发明实施例提供的上述低温多晶硅TFT阵列基板。
附图说明
图1为本发明实施例提供的第一种低温多晶硅TFT阵列基板的结构示意图；
图2为本发明实施例提供的一种低温多晶硅TFT阵列基板的制作方法的步骤流程图；
图3a为本发明实施例提供的第一种制作像素电极和遮光层的结构示意图；
图3b为本发明实施例提供的第二种制作像素电极和遮光层的结构示意图；
图3c为本发明实施例提供的第三种制作像素电极和遮光层的结构示意图；
图3d为本发明实施例提供的第四种制作像素电极和遮光层的结构示意图；
图4为本发明实施例提供的第二种低温多晶硅TFT阵列基板的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，并不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
附图中各层薄膜厚度和区域形状大小不反映阵列基板的真实比例，目的只是示意说明本发明内容。
本发明实施例提供的一种低温多晶硅TFT阵列基板的制作方法，包括以下步骤：在衬底基板上依次形成像素电极、遮光层、低温多晶硅有源层、栅极、层间绝缘层、源漏极、以及公共电极的图形；其中，通过一道构图工艺形成像素电极和遮光层的图形。
如图1所示，为本发明实施例提供的第一种低温多晶硅TFT阵列基板的结构示意图。该低温多晶硅TFT阵列基板为通过上述方法制作的阵列基板，其中，在衬底基板100上通过第一道构图工艺形成像素电极101和遮光层102的图形；通过第二道构图工艺形成低温多晶硅有源层103的图形；通过第三道构图工艺形成栅极104；通过第四道构图工艺形成层间绝缘层105上过孔的图形；通过第五道构图工艺形成源漏极106的图形；通过第六道构图工艺形成公共电极107的图形。
在具体实施时，本发明实施例提供的阵列基板的制作方法中，可以通过六道构图工艺，依次在衬底基板上形成像素电极和遮光层的图形，低温多晶硅有源层的图形，栅极的图形，层间绝缘层上的过孔图形，源漏极的图形，以及公共电极的图形。
目前，常见的LTPS工艺，制作工艺较为复杂，一般需进行10-11道光刻工艺，增加了低温多晶硅显示设备的生产成本。
基于此，本发明实施例提供的上述低温多晶硅TFT阵列基板的制作方法中，能够通过一道构图工艺形成像素电极层和遮光层的图形，且在整个阵列基板的制作过程仅需要通过六道构图工艺来实现，相比于现有技术中需进行10-11道光刻工艺，减少了LTPS工艺使用的掩膜版数量，简化了制程，并降低了生产成本。
具体地，在具体实施时，本发明实施例提供的上述低温多晶硅TFT阵列基板的制作方法中，通过一道构图工艺形成像素电极和遮光层的图形，如图2所示，为本发明实施例提供的一种低温多晶硅TFT阵列基板的制作方法的步骤流程图，具体可以采用如下步骤实现：
步骤201，在衬底基板上依次形成透明导电薄膜、遮光金属薄膜和光刻胶，使用掩膜板对光刻胶曝光显影，得到光刻胶完全去除区域、光刻胶部分保留区域以及光刻胶完全保留区域；光刻胶完全去除区域对应于形成像素电极的图形区域，光刻胶完全保留区域对应于形成遮光层的图形区域；
步骤202，利用光刻胶完全保留区域和光刻胶部分保留区域的光刻胶的遮挡，去除掉光刻胶完全去除区域的透明导电薄膜和遮光金属薄膜；
步骤203，采用灰化工艺去除掉光刻胶部分保留区域的光刻胶，同时减薄光刻胶完全保留区域的光刻胶；
步骤204，采用刻蚀工艺去除掉光刻胶部分保留区域的遮光金属薄膜；
步骤205，剥离光刻胶完全保留区域的光刻胶，得到像素电极和遮光层的图形。
在具体实施时，在实现上述步骤201时，在衬底基板100上依次形成透明导电薄膜1010、遮光金属薄膜1020和光刻胶200，如图3a所示，为本发明实施例提供的第一种制作像素电极和遮光层的结构示意图，具体可以利用磁控溅射先沉积一定厚度的透明导电薄膜1010、遮光金属薄膜1020，并在遮光金属薄膜1020上形成一整层的光刻胶200。
进一步的，在形成光刻胶200之后，使用掩膜板300对光刻胶200曝光显影，以便得到光刻胶完全去除区域a、光刻胶部分保留区域b以及光刻胶完全保留区域c；其中，三个区域a、b和c的大小，可以根据各个膜层图形的大小进行调整，光刻胶完全去除区域a对应于形成像素电极的图形区域，光刻胶完全保留区域c对应于形成遮光层的图形区域；如图3a所示，较佳的，上述使用的掩膜版300可以为半色调掩膜板或灰色调掩膜板。
在具体实施时，在实现上述步骤202时，如图3b所示，为本发明实施例提供的第二种制作像素电极和遮光层的结构示意图，可以利用对光刻胶曝光显影得到的光刻胶完全保留区域c和光刻胶部分保留区域b的光刻胶的遮挡，去除掉光刻胶完全去除区域a的透明导电薄膜和遮光金属薄膜；具体地，可以分别采用不同的刻蚀方式对透明导电薄膜和遮光金属薄膜进行刻蚀，也可以同时对透明导电薄膜和遮光金属薄膜进行刻蚀；此时，刻蚀之后形成的透明导电薄膜的图形即为像素电极的图形。
在具体实施时，在实现上述步骤203时，如图3c所示，为本发明实施例提供的第三种制作像素电极和遮光层的结构示意图，可以采用灰化工艺，去除掉光刻胶部分保留区域b的全部光刻胶，同时要减薄光刻胶完全保留区域c的光刻胶，以便露出光刻胶部分保留区域b处的遮光金属薄膜。之后，在实现上述步骤104时，采用刻蚀工艺去除掉光刻胶部分保留区域b处的遮光金属薄膜，剩余的金属薄膜即为刻蚀得到的遮光层的图形。
在具体实施时，在实现上述步骤201-204之后，执行步骤205，即将剩余的所有光刻胶(即光刻胶完全保留区域c)剥离，进而得到像素电极和遮光层的图形，如图3d所示，为本发明实施例提供的第四种制作像素电极和遮光层的结构示意图。
为了降低公共电极的接触电阻，可以在公共电极过孔区域设置金属层，如图1所示；较佳的，在形成栅极的图形的同时，形成位于公共电极过孔区域的第一金属层108。同时，较佳的，在形成源漏极的图形的同时，形成位于第一金属层108和公共电极107之间的第二金属层109。
在具体实施时，上述第一金属层108与栅极的图形同层设置，第二金属层109与源漏极的图形形同层设置，两者的大小可以根据需要进行设置；也可以根据需要不设置第一金属层108和第二金属层109，或者是只设置其中一个金属层。由于公共电极过孔区域采用栅极金属材料、源漏极金属材料与公共电极材料搭接而成，可以起到降低接触电阻和走线电阻的作用，降低了器件的功耗。
在具体实施时，上述层间绝缘层的图形即为在层间绝缘层105上制作过孔，如图4所示，为本发明实施例提供的第二种低温多晶硅TFT阵列基板的结构示意图；较佳的，在衬底基板上形成层间绝缘层105的图形，具体包括：在衬底基板上沉积层间绝缘层105，对层间绝缘层105进行图案化处理，在层间绝缘层中形成用于连接源漏极和有源层的第一过孔11和第二过孔12，在层间绝缘层中形成用于连接源漏极和像素电极的第三过孔13，在层间绝缘层中形成用于连接公共电极与第一金属层108和第二金属层109的第四过孔14。
其中，第一过孔11用于连接有源层的一端与源极(或漏极)，第二过孔12用于连接有源层的另一端与漏极(或源极)的一端，第三过孔13用于连接漏极(或源极)的另一端与像素电极，第四过孔14用于连接公共电极与第一金属层108和第二金属层109。每个过孔的大小和位置，都可以根据实际需要进行调整，在此不做具体限定。
基于同一发明构思，如图1所示，本发明实施例提供的一种低温多晶硅TFT阵列基板，包括：
衬底基板100，位于衬底基板100上的像素电极101，以及设置在像素电极101上远离衬底基板100一侧的遮光层102；其中，遮光层102在衬底基板100上的正投影位于像素电极101在衬底基板100上的正投影内；
位于遮光层上102的低温多晶硅有源层103；
位于有源层103上的栅极104；
位于栅极104上的层间绝缘层105；
位于层间绝缘层105上的源漏极106，以及与源漏极106设置在同一层的公共电极107。
较佳的，该阵列基板还包括：设置在公共电极过孔区域的第一金属层108，以及设置在第一金属层108和公共电极之间107的第二金属层109；其中，第一金属层108与栅极104同层设置；第二金属层109与源漏极106同层设置；第二金属层109与源漏极106同层设置；第二金属层109在衬底基板100上的正投影位于第一金属层108在衬底基板100上的正投影内。
较佳的，在层间绝缘层105中设置有连接有源层103和源漏极106的第一过孔11和第二过孔12，在层间绝缘层中设置有连接像素电极101和源漏极106的第三过孔13，在层间绝缘层105中设置有连接第一金属层108和公共电极107的第四过孔14。
基于同一构思，本发明实施例中还提供了一种显示装置，该显示装置包括本发明实施例中提供的任一低温多晶硅TFT阵列基板。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。由于该显示装置解决问题的原理与本发明实施例一种低温多晶硅TFT阵列基板相似，因此该显示装置的实施可以参见低温多晶硅TFT阵列基板的实施，重复之处不再赘述。
综上所述，本发明实施例提供的低温多晶硅TFT阵列基板的制作方法中，能够通过一道构图工艺形成像素电极层和遮光层的图形，且在整个阵列基板的制作过程仅需要通过六道构图工艺来实现，相比于现有技术中需进行10-11道光刻工艺，减少了LTPS工艺使用的掩膜版数量，简化了制程，并降低了生产成本。同时，本发明实施例提供的低温多晶硅TFT阵列基板的制作方法，由于阵列基板结构的变化，像素电极与栅极和源漏极的极间距较大，不需要树脂绝缘层工艺，相比于现有技术，节省了树脂绝缘层工艺，降低材料耗材成本。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种低温多晶硅TFT阵列基板的制作方法，其特征在于，包括：
在衬底基板上依次形成像素电极、遮光层、低温多晶硅有源层、栅极、层间绝缘层、源漏极、以及公共电极的图形；其中，
通过一道构图工艺形成所述像素电极和所述遮光层的图形。
2.如权利要求1所述的方法，其特征在于，所述通过一道构图工艺形成所述像素电极和所述遮光层的图形，具体包括：
在衬底基板上依次形成透明导电薄膜、遮光金属薄膜和光刻胶，使用掩膜板对所述光刻胶曝光显影，得到光刻胶完全去除区域、光刻胶部分保留区域以及光刻胶完全保留区域；所述光刻胶完全去除区域对应于形成像素电极的图形区域，所述光刻胶完全保留区域对应于形成遮光层的图形区域；
利用所述光刻胶完全保留区域和光刻胶部分保留区域的光刻胶的遮挡，去除掉所述光刻胶完全去除区域的透明导电薄膜和遮光金属薄膜；
采用灰化工艺去除掉所述光刻胶部分保留区域的光刻胶，同时减薄光刻胶完全保留区域的光刻胶；
采用刻蚀工艺去除掉所述光刻胶部分保留区域的遮光金属薄膜；
剥离所述光刻胶完全保留区域的光刻胶，得到所述像素电极和所述遮光层的图形。
3.如权利要求2所述的方法，其特征在于，所述掩膜版为半色调掩膜板或灰色调掩膜板。
4.如权利要求1-3任一项所述的方法，其特征在于，在形成所述栅极的图形的同时，形成位于公共电极过孔区域的第一金属层。
5.如权利要求4所述的方法，其特征在于，在形成所述源漏极的图形的同时，形成位于所述第一金属层和所述公共电极之间的第二金属层。
6.如权利要求5所述的方法，其特征在于，在衬底基板上形成层间绝缘层的图形，具体包括：
在衬底基板上沉积层间绝缘层，对所述层间绝缘层进行图案化处理，在所述层间绝缘层中形成用于连接所述源漏极和所述有源层的第一过孔和第二过孔，在所述层间绝缘层中形成用于连接所述源漏极和所述像素电极的第三过孔，在所述层间绝缘层中形成用于连接所述公共电极与所述第一金属层和所述第二金属层的第四过孔。
7.一种低温多晶硅TFT阵列基板，其特征在于，包括：
衬底基板，位于所述衬底基板上的像素电极，以及设置在所述像素电极上远离所述衬底基板一侧的遮光层；其中，所述遮光层在所述衬底基板上的正投影位于所述像素电极在所述衬底基板上的正投影内；
位于所述遮光层上的低温多晶硅有源层；
位于所述有源层上的栅极；
位于所述栅极上的层间绝缘层；
位于所述层间绝缘层上的源漏极，以及与所述源漏极设置在同一层的公共电极。
8.如权利要求7所述的阵列基板，其特征在于，该阵列基板还包括：设置在公共电极过孔区域的第一金属层，以及设置在所述第一金属层和所述公共电极之间的第二金属层；
其中，所述第一金属层与所述栅极同层设置；所述第二金属层与所述源漏极同层设置；所述第二金属层在所述衬底基板上的正投影位于所述第一金属层在所述衬底基板上的正投影内。
9.如权利要求7-8任一项所述的阵列基板，其特征在于，在所述层间绝缘层中设置有连接所述有源层和所述源漏极的第一过孔和第二过孔，在所述层间绝缘层中设置有连接所述像素电极和所述源漏极的第三过孔，在所述层间绝缘层中设置有连接所述第一金属层和所述公共电极的第四过孔。
10.一种显示装置，其特征在于，所述显示装置包括权利要求7-9任一项所述的低温多晶硅TFT阵列基板。
CN201610647282.3A 2016-08-09 2016-08-09 一种低温多晶硅tft阵列基板的制作方法及相应装置 Expired - Fee Related CN106024813B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610647282.3A CN106024813B (zh) 2016-08-09 2016-08-09 一种低温多晶硅tft阵列基板的制作方法及相应装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610647282.3A CN106024813B (zh) 2016-08-09 2016-08-09 一种低温多晶硅tft阵列基板的制作方法及相应装置

Publications (2)

Publication Number Publication Date
CN106024813A true CN106024813A (zh) 2016-10-12
CN106024813B CN106024813B (zh) 2019-01-11

Family

ID=57134634

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610647282.3A Expired - Fee Related CN106024813B (zh) 2016-08-09 2016-08-09 一种低温多晶硅tft阵列基板的制作方法及相应装置

Country Status (1)

Country Link
CN (1) CN106024813B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108511465A (zh) * 2018-04-28 2018-09-07 武汉华星光电技术有限公司 内嵌式触控阵列基板、显示面板及制造方法
WO2019007228A1 (zh) * 2017-07-04 2019-01-10 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
WO2019119888A1 (zh) * 2017-12-21 2019-06-27 惠科股份有限公司 阵列基板的制作方法、阵列基板和液晶显示面板
CN110931426A (zh) * 2019-11-27 2020-03-27 深圳市华星光电半导体显示技术有限公司 一种显示面板的制作方法
CN110993645A (zh) * 2019-11-06 2020-04-10 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置
CN111223818A (zh) * 2020-01-17 2020-06-02 深圳市华星光电半导体显示技术有限公司 像素驱动电路及其制作方法
WO2022017050A1 (zh) * 2020-07-23 2022-01-27 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102842587A (zh) * 2012-09-24 2012-12-26 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103018989A (zh) * 2012-12-07 2013-04-03 京东方科技集团股份有限公司 一种阵列基板及其制造方法和液晶显示装置
CN105161505A (zh) * 2015-09-28 2015-12-16 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板
CN105633016A (zh) * 2016-03-30 2016-06-01 深圳市华星光电技术有限公司 Tft基板的制作方法及制得的tft基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102842587A (zh) * 2012-09-24 2012-12-26 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103018989A (zh) * 2012-12-07 2013-04-03 京东方科技集团股份有限公司 一种阵列基板及其制造方法和液晶显示装置
CN105161505A (zh) * 2015-09-28 2015-12-16 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板
CN105633016A (zh) * 2016-03-30 2016-06-01 深圳市华星光电技术有限公司 Tft基板的制作方法及制得的tft基板

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019007228A1 (zh) * 2017-07-04 2019-01-10 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
US11257957B2 (en) 2017-07-04 2022-02-22 Boe Technology Group Co., Ltd. Thin film transistor, method of fabricating the same, array substrate and display device
WO2019119888A1 (zh) * 2017-12-21 2019-06-27 惠科股份有限公司 阵列基板的制作方法、阵列基板和液晶显示面板
CN108511465A (zh) * 2018-04-28 2018-09-07 武汉华星光电技术有限公司 内嵌式触控阵列基板、显示面板及制造方法
CN110993645A (zh) * 2019-11-06 2020-04-10 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置
CN110931426A (zh) * 2019-11-27 2020-03-27 深圳市华星光电半导体显示技术有限公司 一种显示面板的制作方法
CN110931426B (zh) * 2019-11-27 2022-03-08 深圳市华星光电半导体显示技术有限公司 一种显示面板的制作方法
CN111223818A (zh) * 2020-01-17 2020-06-02 深圳市华星光电半导体显示技术有限公司 像素驱动电路及其制作方法
WO2022017050A1 (zh) * 2020-07-23 2022-01-27 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Also Published As

Publication number Publication date
CN106024813B (zh) 2019-01-11

Similar Documents

Publication Publication Date Title
CN106024813B (zh) 一种低温多晶硅tft阵列基板的制作方法及相应装置
CN108538860B (zh) 顶栅型非晶硅tft基板的制作方法
JP5951773B2 (ja) 有機薄膜トランジスタのアレイ基板及び、その製造方法、並びに表示装置
CN103928406B (zh) 阵列基板的制备方法、阵列基板、显示装置
CN106783737B (zh) 阵列基板及其制造方法、显示面板、显示装置
CN104201152A (zh) 制作显示面板的方法
US8895334B2 (en) Thin film transistor array substrate and method for manufacturing the same and electronic device
CN103107133B (zh) 阵列基板及其制造方法和显示装置
CN203871327U (zh) 一种阵列基板及显示装置
CN104022126A (zh) 一种阵列基板、其制作方法及显示装置
US20210183912A1 (en) Manufacturing method of tft array substrate
CN110620118B (zh) 触控阵列基板及其制备方法
JP6188793B2 (ja) Ｔｆｔアレイ基板及びその製造方法、表示装置
CN103022056B (zh) 一种阵列基板及制备方法、显示装置
CN102842587A (zh) 阵列基板及其制作方法、显示装置
CN103117224A (zh) 一种薄膜晶体管和阵列基板的制作方法
US10134765B2 (en) Oxide semiconductor TFT array substrate and method for manufacturing the same
CN104576526B (zh) 一种阵列基板及其制备方法和显示装置
CN110854205A (zh) 一种薄膜晶体管及制作方法、显示面板及显示装置
CN106129071B (zh) 一种阵列基板的制作方法及相应装置
WO2021097995A1 (zh) 一种阵列基板及其制备方法
KR100764273B1 (ko) 박막트랜지스터 제조방법
CN208738249U (zh) 显示面板
CN109037348B (zh) 薄膜晶体管及其制备方法、阵列基板
CN203659865U (zh) 一种阵列基板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190111