CN110931426A - 一种显示面板的制作方法 - Google Patents

一种显示面板的制作方法 Download PDF

Info

Publication number
CN110931426A
CN110931426A CN201911179988.1A CN201911179988A CN110931426A CN 110931426 A CN110931426 A CN 110931426A CN 201911179988 A CN201911179988 A CN 201911179988A CN 110931426 A CN110931426 A CN 110931426A
Authority
CN
China
Prior art keywords
layer
manufacturing
insulating layer
semiconductor layer
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911179988.1A
Other languages
English (en)
Other versions
CN110931426B (zh
Inventor
易宁波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201911179988.1A priority Critical patent/CN110931426B/zh
Publication of CN110931426A publication Critical patent/CN110931426A/zh
Application granted granted Critical
Publication of CN110931426B publication Critical patent/CN110931426B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种显示面板的制作方法，该方法包括：在衬底基板上制作栅极和公共电极；在所述栅极和所述公共电极上依次制作栅绝缘层、半导体层以及光阻层；对所述光阻层进行图案化处理，以在与设定区域对应的位置形成第一开口；采用图案化处理后的光阻层作为遮挡体分别对所述半导体层和所述栅绝缘层进行蚀刻，以使与所述第一开口对应的位置的栅绝缘层形成第一过孔；将预设沟道区域以外的半导体层和光阻层去除，得到有源层，其中所述预设沟道区域与所述设定区域间隔设置。本发明的显示面板的制作方法，能够提高生产效率。

Description

一种显示面板的制作方法
【技术领域】
本发明涉及显示技术领域，特别是涉及一种显示面板的制作方法。
【背景技术】
随着TFT-LCD显示面板尺寸的不断增大，解析度不断地增加，采用非晶硅(a-Si)工艺的TFT性能大大限制了面板尺寸的设计和开发。LTPS在小尺寸显示面板中规模性生产，但由于工艺的复杂性和面内的均一性，限制了该材料在大尺寸面板中的应用。a-IGZO是一种工艺简单、技术成熟度高的半导体材料，可以广泛应用于大尺寸显示面板。在现有的a-IGZO的工艺中，由于像素电极与公共电极之间的连接孔的深度比较深，因此在挖孔过程中会使深孔内的形貌变差，使得像素电极与公共电极之间的接触变差。
为了克服这一困难，在栅绝缘层制作完成后，引入了掩膜板首先对栅绝缘层进行一次挖孔，然后进行后续的制程，然而这种制程工艺增加了工序，从而降低了生产效率。
因此，有必要提供一种显示面板的制作方法，以解决现有技术所存在的问题。
【发明内容】
本发明的目的在于提供一种显示面板的制作方法，能够提高生产效率。
为解决上述技术问题，本发明提供一种显示面板的制作方法，包括：
在衬底基板上制作栅极和公共电极；
在所述栅极和所述公共电极上依次制作栅绝缘层、半导体层以及光阻层；
对所述光阻层进行图案化处理，以在与设定区域对应的位置形成第一开口；
采用图案化处理后的光阻层作为遮挡体分别对所述半导体层和所述栅绝缘层进行蚀刻，以使与所述第一开口对应的位置的栅绝缘层形成第一过孔；
将预设沟道区域以外的半导体层和光阻层去除，得到有源层，其中所述预设沟道区域与所述设定区域间隔设置。
本发明的显示面板的制作方法，包括在衬底基板上制作栅极和公共电极；在所述栅极和所述公共电极上依次制作栅绝缘层、半导体层以及光阻层；对所述光阻层进行图案化处理，以在与设定区域对应的位置形成第一开口；采用图案化处理后的光阻层作为遮挡体分别对所述半导体层和所述栅绝缘层进行蚀刻，以使与所述第一开口对应的位置的栅绝缘层形成第一过孔；将预设沟道区域以外的半导体层和光阻层去除，得到有源层；由于在对半导体层进行图案化处理的同时，在栅绝缘层上制作过孔，从而可以减少一道图案化工序，提高了生产效率，此外还可以降低生产成本。
【附图说明】
图1为现有显示面板的制作方法的流程图；
图2为本发明实施例一的显示面板的制作方法的第一步至第三步中第一分步的流程图；
图3为本发明实施例一的显示面板的制作方法的第三步中第二分步至第五步的流程图；
图4为本发明实施例二的显示面板的制作方法的第一步至第七步的流程图；
图5为本发明实施例二的显示面板的制作方法的第八步至第十步的流程图；
图6为本发明实施例二的显示面板的制作方法的第十一步的流程图。
【具体实施方式】
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是以相同标号表示。
如图1所示，现有的显示面板的制作方法包括：
S101、在衬底基板11上制作第一金属层12；
其中第一金属层12包括公共电极，此外还包括栅极。栅极和公共电极间隔设置。
S102、在第一金属层12上制作栅绝缘层13；
S103、在栅绝缘层13上涂布光阻材料，形成光阻层14；
S104、采用掩膜板15对所述光阻层14进行曝光、显影，以在设定区域形成开口141，其中设定区域用于形成第一过孔；
S105、采用上述光阻层14作为遮挡体对所述栅绝缘层13进行蚀刻，以在与开口141对应的位置形成第一过孔131。其中该第一过孔131用于连接像素电极和公共电极。其中像素电极位于栅绝缘层上方。
S106、在栅绝缘层上制作半导体层，对半导体层进行图案化处理，形成有源层。
如图2和3所示，本发明实施例一的显示面板的制作方法包括：
S201、在衬底基板上制作栅极和公共电极：
例如，在衬底基板21上制作第一金属层22，然后对第一金属层22进行图案化处理形成栅极和公共电极(图中未示出)。其中栅极和公共电极之间间隔设置。
S202、在所述栅极和所述公共电极上依次制作栅绝缘层、半导体层以及光阻层；
例如，在所述栅极和所述公共电极上依次制作栅绝缘层23、半导体层24以及光阻层25。
其中所述半导体层24的材料可为金属氧化物，比如包括IGZO、ITZO以及a-IGZO中的至少一种。
其中所述光阻层25可以是通过在半导体层24上涂布光阻材料，制作得到的。
S203、对所述光阻层进行图案化处理，以在与设定区域对应的位置形成第一开口；
其中设定区域用于形成第一过孔。
例如，在一实施方式中，为了简化制程工艺，降低生产成本，可采用半色调掩膜工艺对所述光阻层25进行图案化处理，以在与设定区域对应的位置形成第一开口。
比如，采用半色调掩膜板30对所述光阻层25进行曝光、显影，得到图3所示的图案，其中半色调掩膜板30包括全透光区域31、部分透光区域32和不透光区域33；全透光区域31与设定区域的位置对应。
如图3所示，经过曝光、显影后光阻层25在与全透光区域31对应的位置形成第一开口251，在与掩膜板的不透光区域33对应的位置形成凸起252，在与掩膜板的部分透光区域32对应的位置形成平坦部253。
S204、采用图案化处理后的光阻层作为遮挡体分别对所述半导体层和所述栅绝缘层进行蚀刻，以使与所述第一开口对应的位置的栅绝缘层形成第一过孔；
例如，采用图案化处理后的光阻层25作为遮挡体分别对所述半导体层24和所述栅绝缘层23进行蚀刻，以使与所述第一开口251对应的位置的栅绝缘层23形成第一过孔231。此外，还使得与所述第一开口251对应位置的半导体层24形成第二开口241。
S205、将预设沟道区域以外的半导体层和光阻层去除，得到有源层。
其中所述预设沟道区域与所述设定区域间隔设置。
例如，将预设沟道区域(242对应的区域)以外的半导体层24和光阻层25去除，得到有源层242。
在一实施方式中，所述将预设沟道区域以外的半导体层和光阻层去除，得到有源层的步骤包括：
S2051、将预设沟道区域以外的光阻层去除，得到光阻部；
例如，在一实施方式中，采用等离子体(ashing)工艺将预设沟道区域以外的光阻层25去除，其中部分凸起部252也被去除，得到光阻部254。可以理解的，在其他实施方式中，可采用现有其他工艺去除光阻层。
S2052、采用所述光阻部作为遮挡体对所述半导体层进行蚀刻，以将预设沟道区域以外的半导体层去除，形成有源层；
例如，采用所述光阻部254作为遮挡体对所述半导体层24进行蚀刻，以将预设沟道区域以外的半导体层去除，形成有源层242。
S2053、将所述光阻部去除。
例如，将所述光阻部254去除，在一实施方式中，可以采用光阻剥离工艺将光阻部254去除。
由于在对半导体层进行图案化处理的同时，在栅绝缘层上制作过孔，从而可以减少一道光罩和黄光图案化工艺，提高了生产效率，此外还可以降低生产成本。
本发明实施例二的显示面板的制作方法包括：
S301、在衬底基板上制作栅极和公共电极：
如图4所示，例如，在衬底基板21上制作第一金属层22，然后对第一金属层22进行图案化处理形成公共电极221和栅极222。其中公共电极221和栅极222之间间隔设置。
S302、在所述栅极和所述公共电极上依次制作栅绝缘层、半导体层以及光阻层；
例如，结合图2和图3，在所述公共电极221和所述栅极222上依次制作栅绝缘层23、半导体层24以及光阻层25。
S303、对所述光阻层进行图案化处理，以在与设定区域对应的位置形成第一开口；
其中设定区域用于形成第一过孔。
例如，结合图2和图3，在一实施方式中，为了简化制程工艺，降低生产成本，可采用半色调掩膜工艺对所述光阻层25进行图案化处理，以在与设定区域对应的位置形成第一开口251。
比如，采用半色调掩膜板30对所述光阻层25进行曝光、显影，得到图3所示的图案，其中半色调掩膜板30包括全透光区域31、部分透光区域32和不透光区域33；全透光区域31与设定区域的位置对应。
经过曝光、显影后光阻层25在与全透光区域31对应的位置形成第一开口251，在与掩膜板的不透光区域33对应的位置形成凸起252，在与掩膜板的部分透光区域32对应的位置形成平坦部253。
S304、采用图案化处理后的光阻层作为遮挡体分别对所述半导体层和所述栅绝缘层进行蚀刻，以使与所述第一开口对应的位置的栅绝缘层形成第一过孔；
例如，采用图案化处理后的光阻层作为遮挡体分别对所述半导体层24和所述栅绝缘层23进行蚀刻，以使与所述第一开口251对应的位置的栅绝缘层23形成第一过孔231。此外还使得与所述第一开口251对应位置的半导体层24形成第二开口241。
S305、将预设沟道区域以外的光阻层去除，得到光阻部；
例如，结合图3，在一实施方式中，采用等离子体(ashing)工艺将预设沟道区域以外的光阻层25去除，其中部分凸起部252也被去除，得到光阻部254。可以理解的，在其他实施方式中，可采用现有其他工艺去除光阻层。
S306、采用所述光阻部作为遮挡体对所述半导体层进行蚀刻，以将预设沟道区域以外的半导体层去除，形成有源层；
例如，结合图3，采用所述光阻部254作为遮挡体对所述半导体层24进行蚀刻，以将预设沟道区域以外的半导体层去除，形成有源层242。
S307、将所述光阻部去除。
例如，结合图3，将所述光阻部254去除，在一实施方式中，可以采用光阻剥离工艺将光阻部254去除。
S308、在所述有源层上制作第一绝缘层；
如图5所示，在所述有源层242上制作第一绝缘层26。
S309、在所述第一绝缘层上制作漏极和源极；
例如，如图5所示，在所述第一绝缘层26上制作第二金属层27，对第二金属层进行图案化处理，得到漏极271和源极272。
S310、在所述漏极271和所述源极272上制作第二绝缘层28，所述第二绝缘层28上开设有第二过孔281；
其中，如图5所示，所述第二过孔281的位置与所述第一过孔231的位置对应，且所述第二过孔281与所述第一过孔231连通，形成连接孔。在一实施方式中，所述第二过孔281从所述第二绝缘层28的顶部延伸至所述第二绝缘层28的底部，所述第一绝缘层26上也设置有第三过孔，第三过孔用于连通第二过孔与第一过孔。在另一实施方式中，所述第二过孔281从所述第二绝缘层28的顶部延伸至所述第一绝缘层26的底部。在具体制作过程中，可对与第一过孔231对应位置的第二绝缘层28进行蚀刻，形成开口区域，之后再对开口区域对应的第一绝缘层26进行再次蚀刻，从而形成连通第一过孔的第二过孔。
所述第二绝缘层28上还开设有第四过孔(图中未示出)，所述漏极271通过所述第四过孔与所述像素电极29连接。
S311、在所述连接孔以及所述第二绝缘层上制作像素电极，其中所述像素电极通过所述连接孔与所述公共电极连接。
如图6所示，在所述连接孔301以及所述第二绝缘层28上制作像素电极29，其中所述像素电极29通过所述连接孔301与所述公共电极221连接。
该步骤可包括：在所述连接孔301以及所述第二绝缘层28上制作导电层，对所述导电层进行图案化处理，形成像素电极29。该导电层的材料可为氧化铟锡。
本发明的显示面板的制作方法，包括在衬底基板上制作栅极和公共电极；在所述栅极和所述公共电极上依次制作栅绝缘层、半导体层以及光阻层；对所述光阻层进行图案化处理，以在与设定区域对应的位置形成第一开口；采用图案化处理后的光阻层作为遮挡体分别对所述半导体层和所述栅绝缘层进行蚀刻，以使与所述第一开口对应的位置的栅绝缘层形成第一过孔；将预设沟道区域以外的半导体层和光阻层去除，得到有源层；由于在对半导体层进行图案化处理的同时，在栅绝缘层上制作过孔，从而可以减少一道图案化工序，提高了生产效率，此外还可以降低生产成本。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种显示面板的制作方法，其特征在于，包括：
在衬底基板上制作栅极和公共电极；
在所述栅极和所述公共电极上依次制作栅绝缘层、半导体层以及光阻层；
对所述光阻层进行图案化处理，以在与设定区域对应的位置形成第一开口；
采用图案化处理后的光阻层作为遮挡体分别对所述半导体层和所述栅绝缘层进行蚀刻，以使与所述第一开口对应的位置的栅绝缘层形成第一过孔；
将预设沟道区域以外的半导体层和光阻层去除，得到有源层，其中所述预设沟道区域与所述设定区域间隔设置。
2.根据权利要求1所述的显示面板的制作方法，其特征在于，所述对所述光阻层进行图案化处理，以在与设定区域对应的位置形成第一开口的步骤包括：
采用半色调掩膜工艺对所述光阻层进行图案化处理，以在与设定区域对应的位置形成第一开口。
3.根据权利要求1所述的显示面板的制作方法，其特征在于，所述将预设沟道区域以外的半导体层和光阻层去除，得到有源层的步骤包括：
将预设沟道区域以外的光阻层去除，得到光阻部；
采用所述光阻部作为遮挡体对所述半导体层进行蚀刻，以将预设沟道区域以外的半导体层去除，形成有源层；
将所述光阻部去除。
4.根据权利要求1所述的显示面板的制作方法，其特征在于，所述方法还包括：
在所述有源层上制作第一绝缘层；
在所述第一绝缘层上制作源极和漏极；
在所述源极和所述漏极上制作第二绝缘层，所述第二绝缘层上开设有第二过孔，所述第二过孔的位置与所述第一过孔的位置对应，且所述第二过孔与所述第一过孔连通，形成连接孔；
在所述连接孔以及所述第二绝缘层上制作像素电极，其中所述像素电极通过所述连接孔与所述公共电极连接。
5.根据权利要求4所述的显示面板的制作方法，其特征在于，所述第二过孔从所述第二绝缘层的顶部延伸至所述第二绝缘层的底部，所述第一绝缘层上开设有第三过孔，所第三过孔用于连通所述第一过孔和所述第二过孔。
6.根据权利要求4所述的显示面板的制作方法，其特征在于，所述第二过孔从所述第二绝缘层的顶部延伸至所述第一绝缘层的底部。
7.根据权利要求4所述的显示面板的制作方法，其特征在于，所述第二绝缘层上还开设有第四过孔，所述漏极通过所述第四过孔与所述像素电极连接。
8.根据权利要求1所述的显示面板的制作方法，其特征在于，所述采用图案化处理后的光阻层作为遮挡体分别对所述半导体层和所述栅绝缘层进行蚀刻的步骤还包括：使与所述第一开口对应位置的半导体层形成第二开口。
9.根据权利要求1所述的显示面板的制作方法，其特征在于，所述光阻层是在所述半导体层上涂布光阻材料形成的。
10.根据权利要求1所述的显示面板的制作方法，其特征在于，所述半导体层的材料为金属氧化物。
CN201911179988.1A 2019-11-27 2019-11-27 一种显示面板的制作方法 Active CN110931426B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911179988.1A CN110931426B (zh) 2019-11-27 2019-11-27 一种显示面板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911179988.1A CN110931426B (zh) 2019-11-27 2019-11-27 一种显示面板的制作方法

Publications (2)

Publication Number Publication Date
CN110931426A true CN110931426A (zh) 2020-03-27
CN110931426B CN110931426B (zh) 2022-03-08

Family

ID=69852080

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911179988.1A Active CN110931426B (zh) 2019-11-27 2019-11-27 一种显示面板的制作方法

Country Status (1)

Country Link
CN (1) CN110931426B (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1614485A (zh) * 2003-11-04 2005-05-11 Lg.菲利浦Lcd株式会社 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
CN101800229A (zh) * 2009-02-09 2010-08-11 株式会社日立显示器 显示装置
CN102566172A (zh) * 2010-12-27 2012-07-11 乐金显示有限公司 用于面内切换模式的液晶显示器件的阵列基板及其制作方法
CN103309108A (zh) * 2013-05-30 2013-09-18 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103489826A (zh) * 2013-09-26 2014-01-01 京东方科技集团股份有限公司 阵列基板、制备方法以及显示装置
CN104217994A (zh) * 2014-08-29 2014-12-17 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制备方法、显示装置
CN104576542A (zh) * 2015-01-26 2015-04-29 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示装置
CN104637874A (zh) * 2015-03-16 2015-05-20 京东方科技集团股份有限公司 阵列基板及其制作方法
CN105895581A (zh) * 2016-06-22 2016-08-24 武汉华星光电技术有限公司 Tft基板的制作方法
CN106024813A (zh) * 2016-08-09 2016-10-12 京东方科技集团股份有限公司 一种低温多晶硅tft阵列基板的制作方法及相应装置
CN106711159A (zh) * 2017-03-28 2017-05-24 上海天马微电子有限公司 阵列基板和阵列基板的制作方法
CN107978608A (zh) * 2017-11-22 2018-05-01 深圳市华星光电半导体显示技术有限公司 Ips型薄膜晶体管阵列基板及其制作方法
CN108089379A (zh) * 2016-11-21 2018-05-29 三星显示有限公司 显示装置
CN109727912A (zh) * 2019-01-02 2019-05-07 南京中电熊猫液晶显示科技有限公司 一种内嵌式触控阵列基板及其制造方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1614485A (zh) * 2003-11-04 2005-05-11 Lg.菲利浦Lcd株式会社 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
CN101800229A (zh) * 2009-02-09 2010-08-11 株式会社日立显示器 显示装置
CN102566172A (zh) * 2010-12-27 2012-07-11 乐金显示有限公司 用于面内切换模式的液晶显示器件的阵列基板及其制作方法
CN103309108A (zh) * 2013-05-30 2013-09-18 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103489826A (zh) * 2013-09-26 2014-01-01 京东方科技集团股份有限公司 阵列基板、制备方法以及显示装置
CN104217994A (zh) * 2014-08-29 2014-12-17 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制备方法、显示装置
CN104576542A (zh) * 2015-01-26 2015-04-29 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示装置
CN104637874A (zh) * 2015-03-16 2015-05-20 京东方科技集团股份有限公司 阵列基板及其制作方法
CN105895581A (zh) * 2016-06-22 2016-08-24 武汉华星光电技术有限公司 Tft基板的制作方法
CN106024813A (zh) * 2016-08-09 2016-10-12 京东方科技集团股份有限公司 一种低温多晶硅tft阵列基板的制作方法及相应装置
CN108089379A (zh) * 2016-11-21 2018-05-29 三星显示有限公司 显示装置
CN106711159A (zh) * 2017-03-28 2017-05-24 上海天马微电子有限公司 阵列基板和阵列基板的制作方法
CN107978608A (zh) * 2017-11-22 2018-05-01 深圳市华星光电半导体显示技术有限公司 Ips型薄膜晶体管阵列基板及其制作方法
CN109727912A (zh) * 2019-01-02 2019-05-07 南京中电熊猫液晶显示科技有限公司 一种内嵌式触控阵列基板及其制造方法

Also Published As

Publication number Publication date
CN110931426B (zh) 2022-03-08

Similar Documents

Publication Publication Date Title
CN108538860B (zh) 顶栅型非晶硅tft基板的制作方法
CN108682653B (zh) 阵列基板及其制作方法
CN107546247B (zh) 一种有源矩阵有机发光二极管显示器及其制作方法
USRE41632E1 (en) Liquid crystal display device and method of manufacturing the same
CN105206568B (zh) 一种低温多晶硅tft阵列基板的制备方法及其阵列基板
CN104617102B (zh) 阵列基板及阵列基板制造方法
CN101097371A (zh) 制造用于平板显示器件的薄膜晶体管的方法
CN109494257B (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
CN106024813B (zh) 一种低温多晶硅tft阵列基板的制作方法及相应装置
US20060071216A1 (en) Thin film transistor having a short channel formed by using an exposure mask with slits
CN110620118B (zh) 触控阵列基板及其制备方法
CN104517896A (zh) 一种阵列基板的掺杂方法及制造设备
CN110600425B (zh) 阵列基板的制备方法及阵列基板
JP2008166671A (ja) 薄膜トランジスターの製造方法
CN107275340A (zh) 薄膜晶体管制备方法、阵列基板、其制备方法及显示装置
CN108538861B (zh) 阵列基板及其制造方法、显示面板
KR20160101211A (ko) 박막 트랜지스터 어레이 기판 및 그의 제조 방법
US20060240359A1 (en) Patterning process and contact structure
CN107438903A (zh) 薄膜晶体管制造方法
CN107910351B (zh) Tft基板的制作方法
JP2007103418A (ja) 半導体装置、半導体装置の製造方法、並びに電気光学装置
CN110931426B (zh) 一种显示面板的制作方法
WO2019128057A1 (zh) 一种硅基显示面板及其形成方法以及其曝光工艺的光罩
CN110854134B (zh) 阵列基板的制作方法、阵列基板及显示装置
KR100764273B1 (ko) 박막트랜지스터 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant