CN1614485A - 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法 - Google Patents

水平电场型液晶显示器件的薄膜晶体管基板及其制造方法 Download PDF

Info

Publication number
CN1614485A
CN1614485A CNA2004100867569A CN200410086756A CN1614485A CN 1614485 A CN1614485 A CN 1614485A CN A2004100867569 A CNA2004100867569 A CN A2004100867569A CN 200410086756 A CN200410086756 A CN 200410086756A CN 1614485 A CN1614485 A CN 1614485A
Authority
CN
China
Prior art keywords
electrode
line
gate
diaphragm
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100867569A
Other languages
English (en)
Other versions
CN100368918C (zh
Inventor
柳洵城
张允琼
赵兴烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN1614485A publication Critical patent/CN1614485A/zh
Application granted granted Critical
Publication of CN100368918C publication Critical patent/CN100368918C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种水平电场型液晶显示器件的薄膜晶体管基板结构，它包括多个设置在基板上具有栅极线、数据线和公共线的多条信号线；所述数据线与所述栅极线和公共线交叉，栅极绝缘膜设置在所述数据线和所述栅极线及公共线之间，所述数据线和栅极线交叉确定像素区域；设置在所述数据线和栅极线交叉处的薄膜晶体管；公共电极和像素电极，两者都具有延伸到所述像素区域内的部分；设置在整个基板上和薄膜晶体管上的保护膜；以及至少一个焊盘结构，其包括在第一接触孔内与下焊盘电极相接触的上焊盘电极，其中所述保护膜的上表面不具有所述上焊盘电极。

Description

水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
本申请要求享受2003年11月4日提交的申请号为2003-0077656的韩国专利申请的权益，该申请在这里引入作为参考。
技术领域
本发明涉及一种液晶显示器件，尤其是水平电场施加型的薄膜晶体管基板结构，以及通过具有掀离工序(lift-off process)的三轮掩模工序简化制造工序的制造方法。
背景技术
一般地，液晶显示器件(LCD)利用电场来控制液晶材料的透光率，从而显示图像。根据驱动液晶材料的电场的方向，液晶显示器件主要分为垂直电场型和水平电场型。
垂直电场型液晶显示器件通过垂直电场在扭曲向列(TN)模式下驱动液晶材料，该电场是在彼此相对的、设置在上基板和下基板上的像素电极和公共电极之间产生的。垂直电场型液晶显示器件的优点是孔径比大，而其缺点是具有约为90°的窄视角。
水平电场型液晶显示器件以共平面切换(IPS)模式通过水平电场来驱动液晶材料，该水平电场是在相互平行、设置在下基板上的像素电极和公共电极之间产生的。水平电场施加型液晶显示器件的优点是具有约为160°的宽视角。
下面将详细地描述水平电场型液晶显示器件。水平电场型液晶显示器件包括：互相接合的薄膜晶体管基板(即下基板)和滤色片基板(即上基板)，使两基板之间保持均匀盒间隙的衬垫料，设置在盒间隙之间的液晶材料。薄膜晶体管阵列基板包括多条为每个像素产生水平电场的信号线，多个薄膜晶体管，以及涂覆其上对液晶材料定向的定向膜。滤色片基板包括用于实现彩色显示的滤色片，用于防止漏光的黑矩阵以及涂覆其上的对液晶材料定向的定向膜。
在这种液晶显示器件中，薄膜晶体管基板的制造过程复杂，从而导致液晶显示器件面板的制造成本相当大的增加。因为制造过程包括需要多个掩模工序的半导体工艺。为了解决这个问题，已经开发出掩模工序总数减少的薄膜晶体管基板结构，例如，可以在诸如薄膜沉积，清洗，光刻，蚀刻，光刻胶剥离以及检验工序或者其它合适的技术中采用一次掩模工序。最近，比已有的五轮掩模工序少一轮的四轮掩模工序，正在成为薄膜晶体管的标准掩模工序。
图1示出采用现有技术的四轮掩模技术使用水平电场的薄膜晶体管基板的平面图。图2是沿图1中I-I’和II-II’线提取的薄膜晶体管的截面图。参照图1和图2，薄膜晶体管基板包括设置在下基板45上、彼此相交并且通过其间的栅极绝缘膜46而彼此绝缘的栅极线2和数据线4，还包括设置在栅极线2和数据线4交叉处的薄膜晶体管6，设置在由该交叉结构所限定的像素区域内的、用于产生水平电场的像素电极14和公共电极18，以及连接到公共电极18的公共线16。此外，该薄膜晶体管基板包括设置在像素电极14和公共线16重叠区域处的存储电容20，连接到栅极线2的栅极焊盘24，连接到数据线4的数据焊盘30以及连接到公共线16的公共焊盘36。栅极线2接收栅极信号，数据线4接收数据信号，它们形成交叉结构从而限定了像素区域。
所提供的公共线16平行于栅极线2，并且它们之间具有像素区域。给公共线16施加驱动液晶材料的参考电压。薄膜晶体管6包括连接到栅极线2的栅极8，连接到数据线4的源极10，以及连接到像素电极14的漏极12。此外，薄膜晶体管6包括与栅极8重叠的有源层48，并且其间具有栅极绝缘膜46，使得在源极10和漏极12之间限定一个沟道。响应来自栅极线2的栅极信号，薄膜晶体管6可将来自数据线4的像素信号施加并保持到像素电极14上。
有源层48还与数据线4，下数据焊盘电极32和上存储电极22重叠。在有源层48上还设置一欧姆接触层50，使其和数据线4，源极10，漏极12和下数据焊盘电极32形成欧姆接触。像素电极14经由第一接触孔13连接到像素区域内的薄膜晶体管6的漏极12，该接触孔贯穿保护膜52。更精确地，像素电极14包括与漏极12相连并与邻近的栅极线2平行设置的第一水平部分14A，与公共线16重叠的第二水平部分14B，以及一个延伸部分14C，该延伸部分设置在第一水平部分14A和第二水平部分14B之间并设置得与第一和第二水平部分平行。公共电极18与公共线16相连接并设置在像素区域处。具体地，公共电极18与像素区域内的像素电极14的延伸部分14C平行。因而，像素信号通过薄膜晶体管6供给像素电极14，参考电压通过公共线16供给公共电极18，在像素电极14和公共电极18之间产生水平电场。特别是，水平电场是在像素电极14的延伸部分14C和公共电极18之间产生的。以水平方向设置的液晶材料在薄膜晶体管基板和滤色片基板间的水平电场的作用下由于介电各向异性发生旋转。像素区域对光的透射率随液晶材料的旋转程度而改变，由此实现灰度等级。
存储电容20包括公共线16和重叠在公共线16上的上存储电极22。栅极绝缘膜46，有源层48和欧姆接触层50设置在公共线16和上存储电极22之间，因此彼此绝缘。像素电极14通过一个贯穿保护膜52的第二接触孔21与上存储电极22相连。存储电容20可将像素电极14充电获得的像素信号保持到充人入下一个像素信号时为止。
栅极线2经由栅极焊盘24连接到栅极驱动器(未示出)。栅极焊盘24包括从栅极线2延伸出来的下栅极焊盘电极26，以及经由贯穿栅极绝缘膜46和保护膜52的第三接触孔27连接到下栅极焊盘电极26的上栅极焊盘电极28。数据线4经由数据焊盘30连接到数据驱动器(未示出)。数据焊盘30包括从数据线4延伸出来的下数据焊盘电极32，以及经由贯穿保护膜52的第四接触孔33连接到下数据焊盘电极32的上数据焊盘电极34。
公共线16通过公共焊盘36接收来自外部参考电压源(未示出)的参考电压。公共焊盘36包括从公共线16延伸出来的下公共焊盘电极38，以及经由贯穿栅极绝缘膜46和保护膜52第五接触孔39连接到下公共焊盘电极38的上公共焊盘电极40。
参照图3A到3D详细地描述具有上述结构采用了四轮掩模工序的薄膜晶体管基板的制造方法。参照图3A，通过第一掩模工序在下基板45上设置栅极金属图案组，其包括栅极线，栅极8，下栅极焊盘电极26，公共线16，公共电极18以及下公共焊盘电极38。
更具体地，通过沉积技术例如溅射法将栅极金属层沉积在下基板45上。然后，使用第一掩模通过光刻法和蚀刻工序对栅极金属层构图，以形成栅极金属图案组。栅极金属层由金属例如铝族金属，铬(Cr)或者钼(Mo)形成。
参照图3B，在具有栅极金属图案组的下基板45上涂覆栅极绝缘膜46。然后，通过第二掩模工序，形成包括有源层48和欧姆接触层50在内的半导体图案，随后是包括数据线4，源极10，漏极12，下数据焊盘电极32和上存储电极22在内的源极/漏极金属图案组。
更具体地，通过沉积技术例如等离子增强化学气相沉积法(PECVD)和溅射法，或者其它合适的技术，在具有栅极金属图案组的下基板45上依次沉积栅极绝缘膜46，非晶硅层(即，有源层48)，n+非晶硅层(即，欧姆接触层50)，和源极/漏极金属层。栅极绝缘膜46由无机绝缘材料例如氮化硅(SiNx)或者氧化硅(SIOx)构成。源极/漏极金属由钼(Mo)，钛(Ti)，钽(Ta)或钼合金，或者其它合适的材料形成。
然后，使用第二掩模通过光刻法在源极/漏极金属层上形成光刻胶图案。在这种情况下，在薄膜晶体管的沟道部分处具有衍射曝光部分的衍射曝光掩模作为第二掩模，由此使得沟道部分的光刻胶图案的高度比源极/漏极图案的其它部分要低。随后，使用该光刻胶图案通过湿蚀刻工序对源极/漏极金属层构图，以提供源极/漏极金属图案组。
接着，使用同一光刻胶图案通过干蚀刻工序将n+非晶硅层(即，欧姆接触层50)和非晶硅层(即，有源层48)同时构图，以形成欧姆接触层50和有源层48。通过灰化工序从沟道部分除去高度相对较低的光刻胶图案，之后通过干蚀刻工序将源极/漏极金属图案组以及沟道部分的欧姆接触层50蚀刻。因而，沟道部分的有源层48暴露出来，使得源极10和漏极12断开。然后，通过剥离工艺将仍然留在源极/漏极金属图案组上的光刻胶图案除去。
参照图3C，通过第三掩模工序在具有源极/漏极金属图案组的栅极绝缘膜46上形成保护膜52，该保护膜具有第一至第五接触孔13，21，27，33和39。更具体地，使用第三掩模，通过光刻和蚀刻工序，将设置在栅极绝缘膜46上的保护膜52构图，以形成第一至第五接触孔13，21，27，33和39。第一接触孔13贯穿保护膜52以暴露出漏极12，而第二接触孔21贯穿保护膜52以暴露出上存储电极22。第三接触孔27贯穿保护膜52和栅极绝缘膜46以将上栅极焊盘电极连接到下栅极焊盘电极26。第四接触孔33贯穿保护膜52以暴露出下数据焊盘电极32。第五接触孔30贯穿保护膜52和栅极绝缘膜48以暴露出下公共焊盘电极38。如果源极/漏极金属图案组由具有干蚀刻率高的金属如钼(Mo)形成，那么每个第一，第二和第四接触孔13，21和33穿过漏极12，上存储电极22和下数据焊盘电极32，分别暴露出源极/漏极金属图案组的侧面部分。保护膜50由与栅极绝缘膜46相同的无机材料形成，或者由具有低介电常数的有机材料如丙烯酸有机化合物，苯并环丁烯(BCB)或全氟环丁烷(PFCB)，或者其它合适的材料形成。
参照图3D，通过第四掩模工序在保护膜52上提供透明导电图案组，其包括像素电极14，上栅极焊盘电极28，上数据焊盘电极34和上公共焊盘电极40。更具体地，通过沉积技术如溅射法或者其它合适的技术将透明导电膜涂覆到保护膜52上。然后，使用第四掩模，通过光刻法和蚀刻工序将透明导电膜构图，以形成透明导电图案组。将像素电极14通过第一接触孔13电连接到漏极12，还通过第二接触孔21电连接到上存储电极22。将上栅极焊盘电极28通过第三接触孔37电连接到下栅极焊盘电极26。将上数据焊盘电极34通过第四接触孔33电连接到下数据焊盘电极32。将上公共焊盘电极40通过第五接触孔39电连接到下公共焊盘电极38。该透明导电膜由氧化锡铟(ITO)，氧化锡(TO)或者氧化锌铟(IZO)，或者其它合适材料形成。
上述现有技术中的水平电场型LCD的薄膜晶体管基板及其制造方法采用了四轮掩模工序，因此，和那些使用五轮掩模工序的情况相比，它减少了制造工序的数目并且降低了制造成本。然而，由于四轮掩模工序仍然具有复杂的、限制了成本的进一步降低，因此需要能够进一步简化制造工序以节省制造成本的方案。
发明内容
因此，本发明揭提供一种用于水平电场型LCD的薄膜晶体管基板及其制造方法，它基本上消除了因现有技术的局限和缺点引起的一个或者多个问题。
本发明的一个目的是提供具有掀离工序的三轮掩模工序，它极大地简化了掩模工序，降低了制造成本，并具有更高的产率。
本发明另外的特点和优点将在接下来的说明书中得到阐述，并且部分可从说明书中显然得出，或者通过本发明的实例中获得启示。本发明的目的和其它优点可通过书面的说明书和权利要求书以及附图所特别描述的结构得以实现。
为了实现本发明这些和其它优点，按照本发明的目的，正如所具体和概括性描述的一样，水平电场型LCD的薄膜晶体管基板包括：基板；设置在基板上并互相平行设置的栅极线和公共线；设置在基板上并和栅极线及公共线相交的数据线，通过其间的栅极绝缘膜，数据线与栅极线及公共线绝缘，由数据线和栅极线相交而限定像素区域；设置在数据线和栅极线交叉处的薄膜晶体管，它连接到栅极线和数据线；公共电极，具有在像素区域内延伸的部分，并和公共线相连；像素电极，具有在像素区域内延伸的部分，并和薄膜晶体管相连，其中由该像素电极和公共电极形成水平电场；设置在整个公共电极，像素电极，数据线，栅极线，公共线和薄膜晶体管上的保护膜；以及至少一个包括下焊盘电极和上焊盘电极在内的焊盘结构，其中该下焊盘电极与各个数据线，栅极线和公共线相连，而将上焊盘电极设置在贯穿保护膜的第一接触孔内，使之与下焊盘电极接触，使该上焊盘电极不在保护膜的上表面上。
另一方面，水平电场型LCD的薄膜晶体管基板的制造方法包括以下步骤：在基板上形成栅极金属图案组，其包括栅极线，公共线，栅极，公共电极，像素电极，下栅极焊盘电极和下公共焊盘电极，其中栅极与栅极线相连，公共线平行于栅极线，下公共焊盘电极与公共线相连，公共电极的一部分从公共线延伸到像素区域内，一部分像素电极延伸到像素区域内，以及像素区域内的所述延伸部分和公共电极在像素区域内形成水平电场；在基板和栅极金属图案组上设置栅极绝缘膜；在栅极绝缘膜上形成包括有源层和欧姆接触层在内的半导体图案；在半导体图案上形成源极/漏极金属组，其包括数据线，源极，漏极，下焊盘电极，第一上存储电极，和第二上存储电极，其中该数据线与栅极线及公共线相交，源极和下数据焊盘电极与数据线相连，并且漏极与源极相对地形成；在源极/漏极金属组和薄膜晶体管上提供保护膜，以保护薄膜晶体管；将设置在基板上的保护膜和栅极绝缘膜进行构图，以形成第一至第四接触孔和多个剥离剂渗透通道，并形成包括上栅极焊盘电极，上公共焊盘电极，上数据焊盘电极，接触电极，和多个虚拟透明导电图案的透明导电图案组，其中将该透明导电图案组设置在第一至第四接触孔和多个剥离剂渗透通道内，以使该透明导电图案组不在该保护膜的整个上表面上。
另一方面，水平电场型LCD的薄膜晶体管基板的制造方法包括：第一掩模工序，包括在基板上形成栅极金属图案组，该图案组包括栅极线，公共线，栅极，公共电极，像素电极，下公共焊盘电极和下栅极焊盘电极，其中栅极与栅极线连接，公共线与栅极线平行，下公共焊盘电极与公共线连接，公共电极的一部分从公共线延伸到像素区域内，一部分像素电极延伸到像素区域内，并且像素区域中的这些延伸部分和公共电极在像素区域内形成水平电场；第二掩模工序，包括在栅极金属图案组上设置栅极绝缘膜，在栅极绝缘膜上形成包括有源层和欧姆接触层在内的半导体图案，在半导体图案上形成包括数据线，源极，漏极，下数据焊盘电极，第一上存储电极和第二上存储电极在内的源极/漏极金属组，其中数据线与栅极线及公共线交叉，源极及下数据焊盘电极与数据线相连，并且漏极与源极相对设置；以及第三掩模工序，包括在源极/漏极金属组和薄膜晶体管上设置保护膜，将设置在基板上的保护膜和栅极绝缘膜进行构图，以设置第一至第四接触孔和多个剥离剂渗透通道，并且形成包括上栅极焊盘电极，上公共焊盘电极，上数据焊盘电极，接触电极和多个虚拟透明图案在内的透明导电图案组。
另一方面，水平电场型LCD的薄膜晶体管基板结构包括：基板；设置在基板上且互相平行设置的栅极线和公共线；设置在基板上且与栅极线和公共线交叉的数据线，通过其间的栅极绝缘膜，数据线与栅极线及公共线绝缘，由数据线和栅极线相交而限定的像素区域；设置在数据线和栅极线交叉处的薄膜晶体管，并与栅极线和数据线相连；具有延伸到像素区域内的部分并与公共线相连的公共电极；具有延伸到像素区域内的部分并与薄膜晶体管相连的像素电极，其中由像素电极和公共电极形成水平电场；设置在公共电极，像素电极，数据线，栅极线，公共线和薄膜晶体管上的保护膜；以及在基板上形成的第一至第四接触孔和多个剥离剂渗透通道；栅极焊盘，包括与栅极线相连的下栅极焊盘电极，设置在贯穿保护膜的第一接触孔内的上栅极焊盘电极，使其与下栅极焊盘电极相接触，而使得在保护膜的上表面不具有上栅极焊盘电极；公共焊盘，包括与公共线相连的下公共焊盘电极，设置在贯穿保护膜的第二接触孔内的上公共焊盘电极，使其与下公共焊盘电极接触，而使得在保护膜的上表面不具有上公共焊盘电极；数据焊盘，包括与数据线相连的下数据焊盘电极，设置在贯穿保护膜的第三接触孔内的上数据焊盘电极，使其与下数据焊盘电极接触，而使得在保护膜的上表面不具有上数据焊盘电极；设置在贯穿保护膜的第四接触孔内的接触电极，使其与像素电极部分以及一部分漏极接触，而使得在保护膜的上表面不具有接触电极；以及多个虚拟透明导电图案，设置在贯穿保护膜的多个剥离剂渗透通道内，使得保护膜的上表面不具有多个虚拟透明导电图案。
可以理解的是，前述一般性的描述以及后面详细的描述都是示例性和解释性的，目的在于提供对要求保护的本发明的进一步解释。
附图说明
所包括的用来进一步理解本发明并且作为说明书一部分的附图表示了本发明的实施例，并且连同说明书一起用来解释本发明的原理。在附图中：
图1是现有技术水平电场型LCD的薄膜晶体管基板结构的平面图；
图2是沿图1中薄膜晶体管基板I-I’和II-II’线提取的截面图；
图3A至3D是用于说明图2中的薄膜晶体管基板的分步制造方法的截面图；
图4是按照本发明第一实施例的水平电场型LCD的薄膜晶体管基板结构的平面图；
图5是沿图4中薄膜晶体管基板III-III’，IV-IV’，V-V’，VI-VI’和VII-VII’线提取的截面图；
图6A和图6B是用于解释本发明第一实施例中薄膜晶体管基板制造方法的第一掩模工序的平面图和截面图；
图7A和图7B是用于解释本发明第一实施例中薄膜晶体管基板制造方法的第二掩模工序的平面图和截面图；
图8A至图8D是用于详细解释本发明第一实施例中薄膜晶体管基板的制造方法的第二掩模工序的截面图；
图9A和图9B是用于解释本发明第一实施例中薄膜晶体管基板的制造方法的第三掩模工序的平面图和截面图；
图10A至图10D是用于详细解释本发明第一实施例中薄膜晶体管基板的制造方法的第三掩模工序的截面图；
图11A和图11B是示出用于所述薄膜晶体管基板中的剥离剂渗透通道的第一个例子的平面图和截面图；
图12A和图12B是示出用于所述薄膜晶体管基板中的剥离剂渗透通道的第二个例子的平面图和截面图；
图13是示出按照本发明第二实施例中的水平电场型LCD的薄膜晶体管基板结构的平面图；和
图14是沿图13中薄膜晶体管基板V-V’，VI-VI’，VII-VII’，VIII-VIII’和IX-IX’线提取的截面图。
具体实施方式
现在详细地讨论本发明的优选实施例，其中的例子在附图中示出。
下面将参照图4到图14详细地描述本发明的优选实施例。图4示出了按照本发明第一实施例中的水平电场型LCD的薄膜晶体管基板结构的平面图，图5是沿图4中薄膜晶体管基板III-III’，IV-IV’，V-V’和VII-VII’线提取的截面图。
参照图4和图5，薄膜晶体管基板包括设置在下基板145上的栅极线102和数据线104，它们彼此相交并且其间具有栅极绝缘膜146，在栅极线102和数据线104的交叉处设置薄膜晶体管106，在由交叉结构所确定的像素区域内设置像素电极114和公共电极118，以形成水平电场，并且公共线116连接到公共电极118上。此外，薄膜晶体管基板包括上存储电极122，连接到栅极线102的栅极焊盘125，连接到数据线104的数据焊盘131，连接到公共线116的公共焊盘135，以及与栅极线102的一部分和公共电极118重叠的第一和第二存储电容120和126。
栅极线102接收栅信号，数据线104接收数据信号，它们形成交叉结构以限定像素区域。公共线116和公共电极118提供参考电压以驱动液晶材料。公共线116包括设置在显示区域内且与栅极线102平行的内公共线116A，以及在非显示区域处与内公共线116A一般性连接的外公共线116B。公共电极118具有从内公共线116A延伸到像素区域内的延伸部分。
薄膜晶体管106可将来自数据线104的像素信号充电到像素电极114上并使之保持。薄膜晶体管106包括连接到栅极线102的栅极108，连接到数据线104的源极110，连接到像素电极114的漏极112，与栅极108重叠的有源层148，有源层148和栅极108之间具有栅极绝缘膜146，以在源极110和漏极112之间限定沟道部分，以及设置在薄膜晶体管106其它部分的有源层148上的欧姆接触层150，与源极110及漏极112产生欧姆接触。此外，有源层148和欧姆接触层150都与数据线104，下数据焊盘电极130，第一上存储电极122和第二上存储电极117重叠。源极110，漏极112，数据线104，下数据焊盘电极130，以及第一和第二上存储电极122和117形成源极/漏极金属组。
在图4和图5中，栅极金属图案组包括像素电极114，公共电极118，栅极108，栅极线102，公共线116，下公共焊盘电极136，下栅极焊盘电极124。像素电极114通过接触电极155形成一个到薄膜晶体管106的漏极112的水平电场。在接触孔162内设置接触电极155以将像素电极114，公共电极118，公共线116，和栅极线102连接到漏极112。更具体地，像素电极包括水平部分114A和延伸部分114B。水平部分114A通过接触电极155与漏极112连接。水平部分114A与栅极线102平行，并且延伸部分114B从水平部分114A延伸到像素区域内，并与公共电极118的延伸部分平行。因而，在像素电极114的延伸部分和公共电极118的延伸部分之间形成水平电场。像素信号通过薄膜晶体管106施加到像素电极118，参考电压通过公共线116施加到公共电极118。在薄膜晶体管基板和滤色片基板之间以水平方向排列的液晶材料在水平电场的作用下因其介电各向异性而发生旋转。根据液晶材料的旋转程度，像素区域的透光率发生改变，由此实现了灰度级值。
存储电容包括彼此连续连接在一起的第一和第二存储电容120和126，由此增加了容量水平。第一存储电容120包括由一部分栅极线102所形成的第一下存储电极，与第一下存储电极重叠的第一上存储电极122，并且通过在其间设置的栅极绝缘膜146，有源层148和欧姆接触层150而互相绝缘。第二存储电容126包括部分内公共线116A，形成第二下存储电极的公共电极118的一部分，与第二下存储电极重叠的上存储电极122，并且通过设置在其间的栅极绝缘膜146，有源层148和欧姆接触层150而互相绝缘。第二上存储电极117和第一上存储电极122及漏极112成一整体。更具体地，第二上存储电极117从第一上存储电极122延伸到像素区域内，穿过内公共线116A和第一公共电极118重叠，并且和漏极112相结合。如上所述，存储电容的结构使得充电到像素电极114上的像素信号能够稳定地保持到充入下一个像素信号。
栅极线102通过栅极焊盘125连接到栅极驱动器(未示出)。栅极焊盘125包括从栅极线102延伸出来的下栅极焊盘电极124，和上栅极焊盘电极128。上栅极焊盘电极128通过第一接触孔166连接到下栅极焊盘电极124，第一接触孔166贯穿栅极绝缘膜146和保护膜152。公共线116通过公共焊盘135从外部参考电压源(未示出)接收参考电压。公共焊盘135包括从公共线116延伸出来的下公共焊盘电极136，和上公共焊盘电极140。上公共焊盘电极140通过第二接触孔170连接到下公共焊盘电极136，该接触孔贯穿栅极绝缘膜146和保护膜152。数据线104通过数据焊盘131连接到数据驱动器(未示出)。数据焊盘131包括从数据线104延伸出来的下数据焊盘电极130以及上数据焊盘电极134。上数据焊盘电极134通过贯穿保护膜152的第三接触孔168连接到下数据焊盘电极130。
在这种薄膜晶体管基板中，透明导电图案组包括接触电极155，上栅极焊盘电极128，上数据焊盘电极134，以及上公共焊盘电极140，并且它们都由透明导电膜172形成。透明导电图案组通过掀离工序形成，该工序将用于构图保护膜152和栅极绝缘膜146的光刻胶160除去，并且透明导电图案组和保护膜152形成一个接触面。根据本发明第一实施例所述的薄膜晶体管基板能够通过应用这种掀离工序来减少构图透明导电膜172的构图工序，因而减少了掩模工序的总数。另外，为了增强掀离力(lift-off ability)，沿上述信号线和电极上还设置有第一至第四接触孔和多个剥离剂渗透通道154，它们或者贯穿栅极绝缘膜146和保护膜152，或者仅仅贯穿保护膜152。例如，在像素电极114的延伸部分114B或者公共电极118的延伸部分上面设置有多个剥离剂渗透通道154。所述剥离剂渗透通道154设置在基板上没有光刻胶图案的部分，因此剥离剂可以容易地侵入(saturate)接触面部分，使得剥离剂渗透通道154可以增强对光刻胶图案160的掀离力。
下面将详细描述本发明第一示例性实施例中的薄膜晶体管基板的制造方法，它具有减少一个掩模工序的优点。
图6A和图6B是用于解释本发明第一实施例中的第一掩模工序的平面图和截面图。如图6A和图6B所示，通过第一掩模工序在下基板145上设置包括像素电极114，栅极线102，栅极108，下栅极焊盘电极124，公共线116，公共电极118和下公共焊盘电极136在内的栅极金属图案组。
更具体地，通过沉积技术例如溅射法在下基板145上形成栅极金属层。然后，使用第一掩模通过光刻法和蚀刻工序对栅极金属层进行构图，以形成栅极金属图案组。栅极金属层由Cr，MoW，Cr/Al，Cu，Al(Nd)，Mo/Al，Mo/Al(Nd)或Cr/Al(Nd)，或者其它合适的材料形成。
图7A和图7B是用于解释本发明第一实施例中的第二掩模工序的平面图和截面图。图8A至图8D是用于详细解释第二掩模工序的截面图。首先，通过沉积技术如等离子增强化学气相沉积(PECVD)，溅射等技术在已有栅极金属图案组的下基板145上形成栅极绝缘膜146。栅极绝缘膜146由无机绝缘材料如氮化硅(SiNx)或者氧化硅(SiOx)形成。如图7A和图7B所示，在栅极绝缘膜146上设置包含有源层148和欧姆接触层150的半导体图案。在具有栅极绝缘膜146的下基板上形成源极/漏极金属图案组，其包括数据线104，源极110，漏极112，下数据焊盘电极130以及第一和第二上存储电极122和117。半导体图案和源极/漏极金属图案组均由第二掩模工序形成。
更具体地，如图8A所示，通过沉积技术如等离子增强化学气相沉积(PECVD)和溅射，或者其它合适的技术在栅极绝缘膜146上顺次形成非晶硅层148A(即，有源层148)，n+非晶硅层150A(即，欧姆接触层150)，和源极/漏极金属层156。源极/漏极金属层156由Cr，MoW，Cr/Al，Cu，Al(Nd)，Mo/Al，Mo/Al(Nd)或Cr/Al(Nd)，或者其它合适的材料形成。
接着，在源极/漏极金属层156上涂覆光刻胶膜，随后通过光刻法在其上形成如图8A所示的具有阶梯覆层的光刻胶图案158。同样通过第二掩模形成光刻胶图案158，该第二掩模是局部曝光掩模。在本发明的第一实施例中，在形成薄膜晶体管的沟道部分，采用具有衍射曝光部分(或者半透射或透反射部分)的局部曝光掩模。因而，对应于衍射曝光部分(或者半透射部分)处的光刻胶图案158的高度比透射部分(或者屏蔽部分)的高度相对要低。换句话说，设置在沟道部分的光刻胶图案158的高度要比设置在源极/漏极金属图案组上的另一部分光刻胶图案158的高度相对要低。随后，如图8B所示，利用光刻胶图案158，通过湿蚀刻工序对源极/漏极金属图案层156进行构图，以形成源极/漏极金属图案组。第一上存储电极122与构成第一下存储电极的部分栅极线102重叠，其中第二上存储电极117穿过内公共线116A与公共电极118重叠。第二上存储电极与漏极112和第一上存储电极122相结合。
接着，如图8C所示，使用氧气(O2)等离子体，通过灰化处理工序将设置在沟道部分的高度相对较低的光刻胶剂图案158去除，而将源极/漏极金属图案组上的其它部分的光刻胶图案158保留下来。然后，利用光刻胶图案158，通过干蚀刻法蚀刻设置在沟道部分的源极/漏极金属图案层和欧姆接触层150。从而，在源极110和漏极112之间形成使它们互相分离且暴露出有源层148的沟道。图8D示出了去除保留在源极/漏极金属图案组上的所有光刻胶图案158的掀离工序。
图9A和图9B是分别用于解释本发明第一实施例第三掩模工序的平面图和截面图。图10A至图10D是用于详细解释第三掩模工序的截面图。如图9A和图9B所示，在栅极绝缘膜146上设置保护膜152，然后通过第三掩模工序对二者都进行构图。随后形成包括接触电极155，上栅极焊盘电极128，上数据焊盘电极134，上公共焊盘电极140和虚拟透明导电图案164在内的透明导电图案组。透明导电图案组和构图后的保护膜152之间形成一个没有任何重叠部分的接触面。
更具体地，如图10A所示，在已经提供了源极/漏极金属图案组的栅极绝缘膜146上形成保护膜152。保护膜152由类似于栅极绝缘膜146的无机绝缘材料或者有机绝缘材料形成。此外，在需要保留保护膜152的部分形成光刻胶图案160。利用第三掩模并通过光刻法形成光刻胶图案160。
接着，如图10B所示，利用光刻胶图案160，通过干蚀刻工序对保护膜152和栅极绝缘膜146进行构图，以设置第一至第四接触孔166，170，168和162，以及多个剥离剂渗透通道154。第一接触孔166暴露出下栅极焊盘电极124；第二接触孔170暴露出下公共焊盘电极136，第三接触孔168暴露出下数据焊盘电极130；第四接触孔162暴露出一部分漏极112和像素电极114的水平部分114A的一部分。此外，剥离剂渗透通道154暴露出像素电极114的延伸部分114B或者公共电极118。
接着，如图10C所示，在设置有光刻胶图案160的薄膜晶体管基板上形成透明导电膜172。透明导电膜172通过沉积技术例如溅射法等形成，并且由包含氧化锡铟(ITO)，氧化锡(TO)，氧化锌铟(IZO)，SnO2或者其它合适的材料的透明导电层形成。如图10D所示，通过掀离工序去除光刻胶图案160及其上的透明导电膜172，以在第一至第四接触孔166，170，168和162以及多个剥离剂渗透通道154处分别形成透明导电图案组。
第一至第四接触孔166，170，168和162以及多个剥离剂渗透通道154使得可以有大量的图10C中的剥离剂A渗入没有光刻胶图案160和保护膜152的接触面部分。剥离剂A使得光刻胶图案160和透明导电膜层172容易从保护膜152上分离。这是由于以下事实：在多个剥离剂渗透通道154和第一至第四接触孔166，170，168和162处，光刻胶图案160的边缘比保护膜152的边缘具有更突出的形状(未示出)。此外，这是因为，透明导电膜172是线性地沉积在光刻胶图案160的边缘和保护膜152的边缘，或者说在光刻胶图案160的突出边缘处沉积得相对较薄。
如上所述，通过掀离工序将透明导电膜172和光刻胶图案160中不需要的部分去除，以使透明导电图案组在保护膜152的侧面形成接触面，并且在保护膜152的上表面不存在。更具体地，上栅极焊盘电极128，上公共焊盘电极140和上数据焊盘电极134与保护膜152在各自的接触孔166，170和168内形成接触面，而使它们分别和下栅极焊盘电极124，下公共焊盘电极136和下数据焊盘电极130相连。接触电极155与保护膜152在第四接触孔162内形成接触面，以将漏极112连接到像素电极114的水平部分114A。此外，多个虚拟透明导电图案164与保护膜152在多个剥离剂渗透通道154内形成接触面。
下面的例子将描述设置在像素电极114的延伸部分114B或者公共电极118的延伸部分的剥离剂渗透通道154的形状。参照图11A和图11B来描述第一个例子。在像素电极114的延伸部分114B上，通过一个贯穿栅极绝缘膜146和保护膜152的直线型切口180形成剥离剂渗透通道154。并且，在直线型切口180上设置虚拟透明导电图案182。可以在包括栅极线102，公共线116，数据线104，像素电极114以及一部分漏极112在内的多条信号线和多个电极的任何一个上形成直线型切口180。
参照图12A和图12B来描述第二个例子。多个剥离剂渗透通道154由设置在延伸部分114B上的、贯穿栅极绝缘膜146和保护膜152的多个孔184形成。在多个孔184的每个内形成多个虚拟透明导电图案186。可以在包括栅极线102，公共线116，数据线104，像素电极114和一部分漏极112在内的多条信号线以及多个电极的任何一个上形成所述多个孔184。
图13示出本发明第二实施例中的水平电场型LCD薄膜晶体管基板结构的平面图。图14是沿图13中薄膜晶体管V-V’，VI-VI’，VII-VII’，VIII-VIII’和IX-IX’线提取的截面图。图13和图14所示的薄膜晶体管基板的结构去掉了图4和图5所示的薄膜晶体管基板中的第二存储电容126。因此省略对相同元件的详细解释。
存储电容120包括一个与栅极线102连续形成的下存储电极，和一个与下存储电极重叠的上存储电极122。栅极绝缘膜146，有源层148和欧姆接触层150设置在上存储电极122和下存储电极之间，并且互相绝缘。上存储电极122连接到漏极212。漏极212与像素电极114的延伸部分114B重叠，并且穿过内公共线116A而与上存储电极122相结合。此外，在漏极212的延伸部分形成多个贯穿保护膜152的剥离剂渗透通道154。
通过其中采用了掀离工序的三轮掩模工序，本发明第二实施例提供了具有上述结构的薄膜晶体管基板。更具体地，通过第一掩模工序设置栅极金属图案组，其包括栅极线102，栅极108，下栅极焊盘电极124，公共线116，公共电极118，下公共焊盘电极136和像素电极114。
接着，在栅极绝缘膜146上设置包括有源层148和欧姆接触层150在内的半导体图案，随后形成包括数据线104，源极110，漏极212，下数据焊盘电极130和上存储电极122在内的源极/漏极金属组。半导体图案和源极/漏极金属组均由第二掩模工序来形成。
通过第三掩模工序形成第一至第四接触孔166，170，168和162，以及多个剥离剂渗透通道154，其贯穿保护膜152和栅极绝缘膜146，或者仅仅贯穿保护膜152。然后，分别在第一至第四接触孔166，170，168，162和剥离剂渗透通道154处设置包括上栅极焊盘电极128，上公共焊盘电极140，上数据焊盘电极134，接触电极155在内的透明导电图案组以及多个虚拟透明导电图案164。通过第三掩模工序中所采用的光刻胶剥离掀离工序来设置该透明导电图案组。
如上所述，本发明采用掀离工序，以减少用于制造薄膜晶体管基板所需要的掩模工序的总数。因而，通过三轮掩模工序制造了薄膜晶体管基板，简化掩模工序，降低制造成本，并且提高产率。
对于本领域普通技术人员来说，显然，可以在不脱离本发明的精神或者范围的前提下，对本发明中的水平电场施加型的薄膜晶体管基板及其制造方法进行各种改进和变化。因而，本发明覆盖这些改进和变化，这些改进和变化落入所附的权利要求书及其等效物所界定的本发明范围内。

Claims (37)

1.一种水平电场型液晶显示器件的薄膜晶体管基板，它包括：
基板；
设置在基板上、互相平行设置的栅极线和公共线；
设置在所述基板上与所述栅极线和所述公共线交叉的数据线，通过其间的栅极绝缘膜，所述数据线与所述栅极线和所述公共线绝缘，由所述数据线和所述栅极线相交而限定的像素区域；
设置在所述数据线和所述栅极线交叉处的薄膜晶体管，其连接到所述栅极线和所述数据线；
公共电极，其一部分延伸到所述像素区域内，并与所述公共线相连接；
像素电极，其一部分延伸到所述像素区域内，并与所述薄膜晶体管相连接，其中由所述像素电极和所述公共电极形成水平电场；
设置在所述公共电极、所述像素电极、所述数据线、所述栅极线、所述公共线和所述薄膜晶体管上的保护膜；以及
至少一焊盘结构，其包括下焊盘电极和上焊盘电极，其中所述下焊盘电极与所述数据线、所述栅极线和所述公共线其中之一相连接，而将所述上焊盘电极设置在贯穿所述保护膜的第一接触孔内，使其与所述下焊盘电极接触，从而使得所述保护膜的上表面不具有所述上焊盘电极。
2.根据权利要求1所述的水平电场型液晶显示器件的薄膜晶体管基板，其特征在于，至少一个所述焊盘结构包括栅极焊盘、公共焊盘和数据焊盘。
3.根据权利要求2所述的水平电场型液晶显示器件的薄膜晶体管基板，其特征在于，还包括第一至第四接触孔，其贯穿所述栅极焊盘，所述公共焊盘，所述数据焊盘，所述像素电极和一部分所述漏极的所述保护膜，其中在至少一个所述接触孔内设置接触电极，使之与所述像素电极的一部分及所述漏极的一部分相接触，从而使得所述保护膜的上表面不具有所述接触电极。
4.根据权利要求3所述的水平电场型液晶显示器件的薄膜晶体管基板，其特征在于，还包括多个设置在贯穿所述保护膜的多个剥离剂渗透通道内的虚拟透明导电图案，从而使得所述保护膜的上表面不具有所述多个虚拟透明导电图案。
5.根据权利要求4所述的水平电场型液晶显示器件的薄膜晶体管基板，其特征在于，所述多个剥离器渗透通道在所述栅极线、所述数据线、所述公共线、所述像素电极和所述公共电极中至少相应一个上形成。
6.根据权利要求5所述的水平电场型液晶显示器件的薄膜晶体管基板，其特征在于，所述第一至第四接触孔和所述多个剥离器渗透通道或者贯穿所述栅极绝缘膜和所述保护膜而形成，或者仅仅贯穿所述保护膜而形成。
7.根据权利要求4所述的水平电场型液晶显示器件的薄膜晶体管基板，其特征在于，所述多个剥离器渗透通道限定了切口或者孔的形状。
8.根据权利要求4所述的水平电场型液晶显示器件的薄膜晶体管基板，其特征在于，通过所述多个剥离剂渗透通道，多个虚拟透明导电图案与所述栅极线、所述数据线、所述公共线、所述像素电极中至少其中之一相接触。
9.根据权利要求4所述的水平电场型液晶显示器件的薄膜晶体管基板，其特征在于，上栅极焊盘电极，上公共焊盘电极，上数据焊盘电极，所述接触电极及所述多个虚拟透明导电图案与所述保护膜形成接触面。
10.根据权利要求1所述的水平电场型液晶显示器件的薄膜晶体管基板，其特征在于，还包括第一存储电容，其包括和所述栅极线连续的第一下存储电极，和与所述第一下存储电极重叠的第一上存储电极，其中所述栅极绝缘膜设置在所述第一上存储电极和所述第一下存储电极之间，并且所述第一上存储电极与所述薄膜晶体管的漏极相连接。
11.根据权利要求10所述的水平电场型液晶显示器件的薄膜晶体管基板，其特征在于，所述漏极具有与所述像素电极的延伸部分相重叠的延伸部分，并且该所述漏极的延伸部分与该所述第一上存储电极的延伸部分相结合。
12.根据权利要求10所述的水平电场型液晶显示器件的薄膜晶体管基板，其特征在于，还包括第二存储电容，其包括与所述公共线和所述公共电极相连续的第二下存储电极，与所述第二下存储电极重叠的第二上存储电极，其中所述栅极绝缘膜设置在所述第二上存储电极和所述第二下存储电极之间，并且第二上存储电极设置在所述漏极和所述第一上存储电极之间。
13.根据权利要求12所述的水平电场型液晶显示器件的薄膜晶体管基板，其特征在于，所述第二上存储电极从所述第一上存储电极延伸出来并与所述公共线交叉，其中所述第二上存储电极与连接到所述公共线的所述公共电极的一部分重叠，且其中所述第二上存储电极的一部分与所述漏极相结合。
14.根据权利要求13所述的水平电场型液晶显示器件的薄膜晶体管基板，其特征在于，还包括由有源层和欧姆接触层构成的半导体图案，所述半导体图案与所述数据线，所述下数据焊盘电极，所述第一和第二上存储电极，所述源极以及所述漏极重叠。
15.根据权利要求1所述的水平电场型液晶显示器件的薄膜晶体管基板，其特征在于，所述像素电极由与所述栅极线、所述公共线及所述公共电极相同的金属材料形成。
16.一种水平电场型液晶显示器件中的薄膜晶体管基板的制造方法，包括以下步骤：
在基板上形成包括栅极线、公共线、栅极、公共电极、像素电极、下栅极焊盘电极和下公共焊盘电极在内的栅极金属图案组，其中
所述栅极与所述栅极线相连，所述公共线平行于所述栅极线，所述下公共焊盘电极与所述公共线相连接，部分的所述公共电极从所述公共线延伸到像素区域内，所述像素电极的一部分延伸到像素区域内，且像素区域内的所述延伸部分和所述公共电极形成水平电场；
在所述基板和所述栅极金属图案组上设置栅极绝缘膜；
在所述栅极绝缘膜上形成包括有源层和欧姆接触层的半导体图案；
在所述半导体图案上形成包括数据线、源极、漏极、下焊盘电极、第一上存储电极和第二上存储电极在内的源极/漏极金属组，其中
所述数据线与所述栅极线和所述公共线交叉，所述源极及所述下数据焊盘电极与所述数据线相连，并且所述漏极与所述源极相对设置；
在所述源极/漏极金属组和薄膜晶体管上设置保护膜，以保护所述薄膜晶体管；以及
将设置在所述基板上的所述保护膜和所述栅极绝缘膜进行构图，以设置第一至第四接触孔，并且形成包括上栅极焊盘电极、上公共焊盘电极、上数据焊盘电极、接触电极在内的透明导电图案组，其中将所述透明导电图案组设置在所述第一至第四接触孔内，从而使得所述保护膜的整个上表面不具有所述透明导电图案组。
17.根据权利要求16所述的方法，其特征在于，将所述保护膜和所述栅极绝缘膜进行构图的步骤包括：
利用掩模在所述保护膜上形成光刻胶图案；以及
在没有光刻胶的部分蚀刻所述保护膜和所述栅极绝缘膜。
18.根据权利要求17所述的方法，其特征在于，将所述透明导电图案进行构图的步骤包括：
在所述构图后的保护膜上设置的所述光刻胶图案上面设置透明导电膜；以及
去除覆有所述透明导电膜的所述光刻胶图案。
19.根据权利要求18所述的方法，其特征在于，还包括以下步骤：
设置多个剥离剂渗透通道，以去除在所述栅极线、所述数据线、所述公共线、所述像素电极和所述公共电极中至少一个上所形成的所述光刻胶图案；以及
在所述多个剥离剂渗透通道内形成多个虚拟透明导电图案，从而使得所述保护膜的上表面不具有所述多个虚拟透明导电图案。
20.根据权利要求19所述的方法，其特征在于，所述第一至第四接触孔和所述多个剥离剂渗透通道或者贯穿所述栅极绝缘膜和所述保护膜而形成，或者仅仅贯穿所述保护膜而形成。
21.根据权利要求19所述的方法，其特征在于，所述多个剥离剂渗透通道限定了切口或者孔的形状。
22.根据权利要求19所述的方法，其特征在于，设置在所述第一至第四接触孔以及所述多个剥离剂渗透通道内的所述透明导电图案组与所述构图后的保护膜形成接触面。
23.根据权利要求19所述的方法，其特征在于，通过所述多个剥离剂渗透通道，所述多个虚拟透明导电图案与所述栅极线、所述数据线、所述公共线、所述像素电极中至少其中之一相连接。
24.根据权利要求16所述的方法，其特征在于，还包括步骤：形成与所述栅极线连续的第一下存储电极以及与所述第一下存储电极重叠设置的第一上存储电极，所述栅极绝缘膜和半导体图案设置在所述第一上存储电极和第一下存储电极之间，并且所述第一上存储电极连接到所述漏极。
25.根据权利要求24所述的方法，其特征在于，所述像素电极包括与所述公共电极的延伸部分平行设置的延伸部分，其中所述漏极的延伸部分与所述像素电极的延伸部分重叠，并且所述漏极的该所述延伸部分与所述第一上存储电极的延伸部分相结合。
26.根据权利要求24所述的方法，其特征在于，还包括步骤：形成与所述公共电极和所述公共线相连续的第二下存储电极，且设置在所述第一上存储电极和所述漏极之间，其中所述第二上存储电极与所述第二下存储电极重叠，并且所述栅极绝缘膜和所述半导体图案设置在所述第二上存储电极和所述第二下存储电极之间。
27.根据权利要求26所述的方法，其特征在于，所述第二上存储电极是所述第一上存储电极的延伸部分，并且与所述公共线交叉，其中所述第二上存储电极与连接到所述公共线的所述公共电极的一部分重叠，并且该所述第二上存储电极的一部分与所述漏极成相结合。
28.根据权利要求16所述的方法，其特征在于，所述像素电极由与所述栅极线、所述公共线和所述公共电极相同的金属材料形成。
29.一种水平电场型液晶显示器件的薄膜晶体管基板的制造方法，包括：
第一掩模工序，包括在基板上形成栅极金属图案组，所述栅极金属图案组包括栅极线、公共线、栅极、公共电极、像素电极、下公共焊盘电极和下栅极焊盘电极，其中
所述栅极与所述栅极线连接，所述公共线与所述栅极线平行，所述下公共焊盘电极与所述公共线连接，该所述部分公共电极从该所述公共线延伸到像素区域内，部分像素电极延伸到像素区域内，并且该所述像素区域中的所述延伸部分和所述公共电极在所述像素区域内形成水平电场；
第二掩模工序，包括在所述栅极金属图案组上设置栅极绝缘膜，在所述栅极绝缘膜上形成包括有源层和欧姆接触层在内的半导体图案，在所述半导体图案上形成包括数据线、源极、漏极、下数据焊盘电极、第一上存储电极和第二上存储电极在内的源极/漏极金属组，其中
所述数据线与所述栅极线和所述公共线交叉，所述源极和所述下数据焊盘电极与所述数据线相连，并且所述漏极与所述源极相对设置；以及
第三掩模工序，包括在所述源极/漏极金属组和薄膜晶体管上设置保护膜，对所述保护膜和所述栅极绝缘膜进行构图，以设置第一至第四接触孔，并且形成包括上栅极焊盘电极，上公共焊盘电极，上数据焊盘电极，接触电极在内的透明导电图案组。
30.根据权利要求29所述的方法，其特征在于，所述第三掩模工序包括以下步骤：
在所述基板上设置保护膜；
使用掩模在所述保护膜上形成光刻胶图案；
通过所述光刻胶图案，对所述保护膜和所述栅极绝缘膜进行构图；
在所述光刻胶图案上设置透明导电膜；以及
去除覆有所述透明导电膜的所述光刻胶图案，使得所述透明导电膜图案化。
31.根据权利要求30所述的方法，其特征在于，所述第三掩模工序还包括步骤：
设置多个剥离剂渗透通道以去除所述光刻胶图案，其中所述多个剥离剂渗透通道或者贯穿所述栅极绝缘膜和所述保护膜，或者仅仅贯穿所述保护膜，并且所述多个剥离剂渗透通道在所述数据线、所述栅极线、所述公共线、所述像素电极和所述公共电极中至少其中之一上形成；以及
在所述多个剥离剂渗透通道内形成多个虚拟透明导电图案，使得所述保护膜的上表面不具有所述多个虚拟透明导电图案。
32.根据权利要求31所述的方法，其特征在于，通过所述多个剥离剂渗透通道，其中所述多个虚拟透明导电图案与所述栅极线、所述数据线、所述公共线、所述像素电极中至少其中之一相接触。
33.根据权利要求31所述的方法，其特征在于，设置在所述第一至第四接触孔和所述多个剥离剂渗透通道内的所述透明导电图案组与所述构图后的保护膜形成接触面。
34.根据权利要求29所述的方法，其特征在于，所述第二掩模工序还包括步骤：形成与所述栅极线连续的第一下存储电极，与所述第一下存储电极重叠设置的第一上存储电极，所述栅极绝缘膜和半导体图案设置在所述第一上存储电极和第一下存储电极之间，其中所述第一上存储电极与所述漏极相连接。
35.根据权利要求34所述的方法，其特征在于，所述像素电极包括与所述公共电极的延伸部分平行设置的延伸部分，其中所述漏极的延伸部分与所述像素电极的延伸部分重叠，并且所述漏极的所述延伸部分与该所述第一上存储电极的延伸部分相结合。
36.根据权利要求34所述的方法，其特征在于，所述第二掩模工序还包括步骤：形成与所述公共电极和公共线相连续的第二下存储电极，并且其设置在第一上存储电极和漏极之间，其中第二上存储电极与所述第二下存储电极重叠，并且所述栅极绝缘膜和半导体图案设置在所述第二上存储电极和第二下存储电极之间。
37.一种水平电场型液晶显示器件的薄膜晶体管基板，包括：
基板；
设置在所述基板上且互相平行的栅极线和公共线；
设置在所述基板上且与所述栅极线和所述公共线交叉的数据线，所述数据线通过设置在其间的栅极绝缘膜与所述栅极线和所述公共线绝缘，由所述数据线和栅极线相交而限定像素区域；
设置在所述数据线和所述栅极线交叉处的薄膜晶体管，其与所述栅极线和所述数据线相连接；
具有延伸到像素区域内的部分并与所述公共线相连接的公共电极；
具有延伸到所述像素区域内部分并与所述薄膜晶体管相连接的像素电极，其中由所述像素电极和所述公共电极形成水平电场；
设置在所述公共电极、所述像素电极、所述数据线、所述栅极线、所述公共线和所述薄膜晶体管上的保护膜；
在所述基板上形成的第一至第四接触孔和多个剥离剂渗透通道；
栅极焊盘，包括与所述栅极线相连的下栅极焊盘电极，设置在贯穿所述保护膜的所述第一接触孔内的上栅极焊盘电极，使其与所述下栅极焊盘电极相接触，而使得所述保护膜的上表面不具有所述上栅极焊盘电极；
公共焊盘，包括与所述公共线相连的下公共焊盘电极，设置在贯穿所述保护膜的所述第二接触孔内的上公共焊盘电极，使其与所述下公共焊盘电极接触，而使得所述保护膜的上表面不具有所述上公共焊盘电极；
数据焊盘，包括与所述数据线相连的下数据焊盘电极，设置在贯穿所述保护膜的所述第三接触孔内的上数据焊盘电极，使其与所述下数据焊盘电极接触，而使得所述保护膜的上表面不具有所述上数据焊盘电极；
设置在贯穿所述保护膜的所述第四接触孔内的接触电极，使其与所述像素电极部分以及一部分所述漏极接触，而使得所述保护膜的上表面不具有所述接触电极；以及
多个虚拟透明导电图案，设置在贯穿所述保护膜的所述多个剥离剂渗透通道内，使得所述保护膜的上表面不具有所述多个虚拟透明导电图案。
CNB2004100867569A 2003-11-04 2004-10-29 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法 Expired - Fee Related CN100368918C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020030077656 2003-11-04
KR10-2003-0077656 2003-11-04
KR1020030077656A KR100560399B1 (ko) 2003-11-04 2003-11-04 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN1614485A true CN1614485A (zh) 2005-05-11
CN100368918C CN100368918C (zh) 2008-02-13

Family

ID=34545736

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100867569A Expired - Fee Related CN100368918C (zh) 2003-11-04 2004-10-29 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法

Country Status (5)

Country Link
US (2) US7118947B2 (zh)
JP (1) JP4781658B2 (zh)
KR (1) KR100560399B1 (zh)
CN (1) CN100368918C (zh)
TW (1) TWI246774B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8253179B2 (en) 2005-05-13 2012-08-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
CN103633146A (zh) * 2012-08-24 2014-03-12 三星显示有限公司 薄膜晶体管阵列基板和包括该基板的显示设备
CN103760723A (zh) * 2014-01-21 2014-04-30 深圳市华星光电技术有限公司 像素单元和阵列基板
CN110931426A (zh) * 2019-11-27 2020-03-27 深圳市华星光电半导体显示技术有限公司 一种显示面板的制作方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560404B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR100663624B1 (ko) * 2004-04-29 2007-01-02 엘지.필립스 엘시디 주식회사 액정표시장치 제조방법
KR101149938B1 (ko) * 2005-05-19 2012-06-14 엘지디스플레이 주식회사 프린지 필드 스위치 타입의 박막 트랜지스터 기판 제조방법
KR20060131316A (ko) * 2005-06-15 2006-12-20 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 패널 및 그 제조방법
KR101225440B1 (ko) * 2005-06-30 2013-01-25 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101219037B1 (ko) * 2005-07-01 2013-01-09 삼성디스플레이 주식회사 박막 표시판 및 그 제조 방법
KR101222952B1 (ko) * 2005-11-18 2013-01-17 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
KR101166842B1 (ko) * 2005-12-29 2012-07-19 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판의 제조 방법 및 이를 이용한박막 트랜지스터 어레이 기판
TWI617869B (zh) 2006-05-16 2018-03-11 半導體能源研究所股份有限公司 液晶顯示裝置和半導體裝置
KR101288837B1 (ko) * 2006-06-29 2013-07-23 엘지디스플레이 주식회사 횡전계방식 액정표시소자 및 그 제조 방법
KR101310284B1 (ko) * 2006-09-28 2013-09-24 삼성디스플레이 주식회사 표시 장치와, 표시 기판 및 이의 제조 방법
KR101374105B1 (ko) 2007-08-09 2014-03-14 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101253497B1 (ko) * 2008-06-02 2013-04-11 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조방법
KR101569766B1 (ko) 2009-01-29 2015-11-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN101706637B (zh) * 2009-04-03 2011-07-13 深超光电（深圳）有限公司 高显示质量的画素电极结构
TWI417627B (zh) * 2010-12-24 2013-12-01 Au Optronics Corp 畫素結構
CN102142396B (zh) * 2011-03-02 2013-09-18 深超光电（深圳）有限公司 一种边缘电场型液晶显示器阵列基板及其制造方法
TWI611567B (zh) * 2013-02-27 2018-01-11 半導體能源研究所股份有限公司 半導體裝置、驅動電路及顯示裝置
CN103972243B (zh) * 2014-04-24 2017-03-29 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
KR102556027B1 (ko) * 2015-09-10 2023-07-17 삼성디스플레이 주식회사 디스플레이장치 및 이의 제조방법
CN105158955B (zh) * 2015-10-26 2019-02-12 天马微电子股份有限公司 一种显示面板及其制作方法
CN105487285B (zh) * 2016-02-01 2018-09-14 深圳市华星光电技术有限公司 阵列基板及阵列基板的制备方法
CN108957887B (zh) * 2018-07-26 2021-06-04 上海中航光电子有限公司 显示面板和显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3225772B2 (ja) * 1995-01-30 2001-11-05 株式会社日立製作所 液晶表示装置の製造方法
JPH08286176A (ja) * 1995-04-18 1996-11-01 Hitachi Ltd 液晶表示装置
KR100338480B1 (ko) * 1995-08-19 2003-01-24 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
KR100276442B1 (ko) * 1998-02-20 2000-12-15 구본준 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치
TW413949B (en) * 1998-12-12 2000-12-01 Samsung Electronics Co Ltd Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same
TWI237141B (en) * 2001-09-25 2005-08-01 Hannstar Display Corp Manufacturing method for in-plane switching mode liquid crystal display (LCD) unit
JP4047586B2 (ja) * 2002-01-10 2008-02-13 Ｎｅｃ液晶テクノロジー株式会社 横電界方式のアクティブマトリクス型液晶表示装置
KR100863727B1 (ko) * 2002-03-20 2008-10-16 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR100835976B1 (ko) * 2002-04-04 2008-06-09 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100499371B1 (ko) * 2002-04-17 2005-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100560401B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8253179B2 (en) 2005-05-13 2012-08-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US8878262B2 (en) 2005-05-13 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US9412766B2 (en) 2005-05-13 2016-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US9972646B2 (en) 2005-05-13 2018-05-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US10847550B2 (en) 2005-05-13 2020-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US11081505B2 (en) 2005-05-13 2021-08-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
CN103633146A (zh) * 2012-08-24 2014-03-12 三星显示有限公司 薄膜晶体管阵列基板和包括该基板的显示设备
CN103760723A (zh) * 2014-01-21 2014-04-30 深圳市华星光电技术有限公司 像素单元和阵列基板
CN103760723B (zh) * 2014-01-21 2016-06-22 深圳市华星光电技术有限公司 像素单元和阵列基板
US9551907B2 (en) 2014-01-21 2017-01-24 Shenzhen China Star Optoelectronics Technology Co., Ltd Pixel unit and array substrate
CN110931426A (zh) * 2019-11-27 2020-03-27 深圳市华星光电半导体显示技术有限公司 一种显示面板的制作方法
CN110931426B (zh) * 2019-11-27 2022-03-08 深圳市华星光电半导体显示技术有限公司 一种显示面板的制作方法

Also Published As

Publication number Publication date
KR100560399B1 (ko) 2006-03-14
TWI246774B (en) 2006-01-01
KR20050042988A (ko) 2005-05-11
TW200516776A (en) 2005-05-16
JP4781658B2 (ja) 2011-09-28
US20070024793A1 (en) 2007-02-01
US7118947B2 (en) 2006-10-10
JP2005165286A (ja) 2005-06-23
CN100368918C (zh) 2008-02-13
US7599034B2 (en) 2009-10-06
US20050092995A1 (en) 2005-05-05

Similar Documents

Publication Publication Date Title
CN1614485A (zh) 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
CN1244953C (zh) 薄膜晶体管阵列基板及其制造方法
CN1614487A (zh) 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
CN100538999C (zh) 采用水平电场的薄膜晶体管基板及其制造方法
CN1275075C (zh) 薄膜晶体管阵列基板及其制造方法
CN100428037C (zh) 液晶显示器件及其制造方法
CN1794078A (zh) 液晶显示器件及其制造方法
CN100350319C (zh) 液晶显示板及其制造方法
CN1794076A (zh) 水平电场施加型薄膜晶体管基板及其制造方法
CN1794077A (zh) 液晶显示器件及其制造方法
CN1612344A (zh) 用于显示器件的薄膜晶体管基板及其制造方法
CN1713057A (zh) 薄膜晶体管阵列基板及其制造方法
CN1614490A (zh) 使用水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
CN1469174A (zh) 具有滤色器阵列衬底的液晶显示器件及其制造方法
CN1932622A (zh) 透反射式液晶显示器件及其制造方法
CN1782838A (zh) 液晶显示器件及其制造方法
CN1375733A (zh) 具有双金属层源极和漏极的液晶显示器及其制造方法
CN1538227A (zh) 透射反射型液晶显示装置及其制造方法
CN1677209A (zh) 液晶显示器件及其制造方法
CN100345053C (zh) 利用水平电场的薄膜晶体管基板及其制造方法
CN1991547A (zh) 共平面开关模式液晶显示器件的阵列基板及其制造方法
CN1797150A (zh) 液晶显示器件及其制作方法
CN1841150A (zh) 面内切换型液晶显示装置的阵列基板及其制造方法
CN101064332A (zh) 有机薄膜晶体管阵列基板及其制造方法
CN1707342A (zh) 液晶显示器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: LG DISPLAY CO., LTD.

Free format text: FORMER NAME OR ADDRESS: LG. PHILIP LCD CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Seoul, South Kerean

Patentee after: LG Display Co., Ltd.

Address before: Seoul, South Kerean

Patentee before: LG Philips LCD Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080213

Termination date: 20171029

CF01 Termination of patent right due to non-payment of annual fee