KR20070064904A - 어레이 기판 및 이의 제조방법 - Google Patents

어레이 기판 및 이의 제조방법 Download PDF

Info

Publication number
KR20070064904A
KR20070064904A KR1020050125498A KR20050125498A KR20070064904A KR 20070064904 A KR20070064904 A KR 20070064904A KR 1020050125498 A KR1020050125498 A KR 1020050125498A KR 20050125498 A KR20050125498 A KR 20050125498A KR 20070064904 A KR20070064904 A KR 20070064904A
Authority
KR
South Korea
Prior art keywords
electrode
layer
gate electrode
ohmic contact
gate
Prior art date
Application number
KR1020050125498A
Other languages
English (en)
Inventor
이영욱
김장수
오민석
이우근
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050125498A priority Critical patent/KR20070064904A/ko
Publication of KR20070064904A publication Critical patent/KR20070064904A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

어레이 기판 및 이의 제조방법에서, 박막 트랜지스터는 베이스 기판 상에 구비된 게이트 전극, 게이트 전극을 커버하는 게이트 절연막, 게이트 절연막 상에 순차적으로 적층된 액티브층과 오믹 콘택층을 포함한다. 박막 트랜지스터의 소오스 전극은 오믹 콘택층 상에 형성되어 게이트 전극과 마주하고, 드레인 전극은 오믹 콘택층 상에 구비되어 소오스 전극과 소정 간격 이격되고 게이트 전극과 부분적으로 오버랩된다. 여기서, 드레인 전극의 하부에 구비된 액티브층과 오믹 콘택층은 게이트 전극과 인접하는 영역에서 드레인 전극보다 작은 폭을 갖는다. 따라서, 누설 전류로 인한 잔상을 제거하여 어레이 기판을 채용하는 표시장치의 표시품질을 개선할 수 있다.
드레인 전극, 게이트 전극, 액티브층

Description

어레이 기판 및 이의 제조방법{ARRAY SUBSTRATE AND METHOD OF MANUFACTURING THE SAME}
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 어레이 기판의 제조 과정을 설명하기 위한 평면도들이다.
도 2a 내지 도 2i는 도 1a 내지 도 1d에 도시된 어레이 기판의 단면도들이다.
도 3a는 종래의 박막 트랜지스터 전류 특성을 나타낸 그래프이다.
도 3b는 본 발명에 따른 박막 트랜지스터의 전류 특성을 나타낸 그래프이다.
도 4는 본 발명의 다른 실시예에 따른 어레이 기판을 나타낸 단면도이다.
*도면의 주요 부분에 대한 부호의 설명*
100, 102 : 어레이 기판 110 : 베이스 기판
120 : 박막 트랜지스터 121 : 게이트 전극
123 : 액티브층 124 : 오믹 콘택층
125 : 소오스 전극 126 : 드레인 전극
130 : 보호막 131 : 콘택홀
140 : 감광막 150 : 화소전극
170 : 감광성 유기 절연막
본 발명은 어레이 기판 및 이의 제조방법에 관한 것으로, 더욱 상세하게는 액정표시장치에 이용되는 어레이 기판 및 이의 제조방법에 관한 것이다.
일반적으로, 액정표시장치는 어레이 기판, 어레이 기판과 마주하는 컬러필터기판 및 어레이 기판과 컬러필터기판과의 사이에 개재된 액정층으로 이루어진다.
어레이 기판은 화상을 나타내는 최소 단위인 복수의 화소로 이루어진다. 화소 각각은 게이트 라인, 데이터 라인, 박막 트랜지스터 및 화소전극을 구비한다. 게이트 라인과 데이터 라인은 게이트 신호와 데이터 신호를 각각 입력받고, 박막 트랜지스터의 게이트 전극과 소오스 전극에 각각 전기적으로 연결된다. 화소전극은 박막 트랜지스터의 드레인 전극에 전기적으로 연결된다.
한편, 컬러필터기판은 컬러필터층 및 공통전극을 구비한다. 컬러필터층은 레드, 그린 및 블루 색화소로 이루어지고, 공통전극은 컬러필터층 상에 형성되어 액정층을 사이에 두고 화소전극과 마주한다.
상기한 어레이 기판은 5개의 마스크를 이용하는 방법 또는 4개의 마스크를 이용하는 방법을 통해서 제조될 수 있다. 5개의 마스크를 이용하는 방법에서는 박막 트랜지스터의 액티브층과 오믹 콘택층을 패터닝하는 마스크와 소오스 및 드레인 전극을 패터닝하는 마스크가 별개로 구비된다. 반면에, 4개의 마스크를 이용하는 방법의 경우, 박막 트랜지스터의 액티브층, 오믹 콘택층, 소오스 전극 및 드레인 전극은 한 개의 마스크를 이용하여 동시에 패터닝된다.
따라서, 5개의 마스크를 이용하는 방법보다 4개의 마스크를 이용하는 방법의 제조 공정이 단순화된다. 그러나, 4개의 마스크를 이용하여 완성된 어레이 기판에서 액티브층과 오믹 콘택층은 그 하부에 구비되는 게이트 전극과 부분적으로 오버랩된다. 어레이 기판의 후면에 구비된 백라이트 어셈블리에서 발생된 광은 게이트 전극이 형성되지 않은 영역에서 액티브층으로 제공되고, 상기한 광에 의해서 액티브층에서 잔자/정공쌍이 생성된다. 이와 같이 생성된 정공은 게이트 전극에 인가된 전압에 이끌려 게이트 전극 측으로 이동하고, 그 결과 박막 트랜지스터에서는 누설전류가 발생한다. 이러한 누설 전류는 액정표시장치의 화면에 잔상을 유발하여 액정표시장치의 표시품질을 저하시킨다.
따라서, 본 발명의 목적은 누설 전류로 인한 잔상을 제거하여 표시장치의 표시품질을 개선하기 위한 어레이 기판을 제공하는 것이다.
또한, 본 발명의 다른 목적은 상기한 어레이 기판을 제조하는데 적용하기 위한 제조방법을 제공하는 것이다.
본 발명에 따른 어레이 기판은 베이스 기판, 박막 트랜지스터, 보호막 및 화소전극을 포함한다.
상기 박막 트랜지스터는 상기 베이스 기판 상에 구비된 게이트 전극, 상기 게이트 전극을 커버하는 게이트 절연막, 상기 게이트 절연막 상에 순차적으로 적층 된 액티브층과 오믹 콘택층을 포함한다. 상기 박막 트랜지스터의 소오스 전극은 상기 오믹 콘택층 상에 형성되어 상기 게이트 전극과 마주한다. 상기 박막 트랜지스터의 드레인 전극은 상기 오믹 콘택층 상에 구비되어 상기 소오스 전극과 소정 간격 이격되고 상기 게이트 전극과 부분적으로 오버랩된다. 상기 드레인 전극의 하부에 구비된 상기 액티브층과 상기 오믹 콘택층은 상기 게이트 전극과 인접하는 영역에서 상기 드레인 전극보다 작은 폭을 갖는다.
상기 보호막은 상기 박막 트랜지스터를 커버하고, 상기 드레인 전극을 부분적으로 노출시키는 콘택홀을 구비한다. 상기 화소전극은 상기 보호막 상에 구비되고, 상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결된다.
본 발명에 따른 어레이 기판의 제조방법에서, 베이스 기판 상에는 박막 트랜지스터가 형성된다. 상기 박막 트랜지스터는 게이트 전극, 상기 게이트 전극을 커버하는 게이트 절연막, 상기 게이트 절연막 상에 순차적으로 적층된 액티브층과 오믹 콘택층을 포함한다. 또한, 상기 박막 트랜지스터는 상기 오믹 콘택층 상에 형성되어 상기 게이트 전극과 마주하는 소오스 전극 및 상기 오믹 콘택층 상에 구비되어 상기 소오스 전극과 소정 간격 이격되고 상기 게이트 전극과 오버랩되는 드레인 전극을 더 포함한다.
상기 박막 트랜지스터를 커버하고, 상기 드레인 전극을 부분적으로 노출시키는 콘택홀을 구비하는 보호막이 형성된다. 이후, 상기 게이트 전극과 인접하는 영역에서 상기 드레인 전극보다 작은 폭을 갖도록 상기 액티브층과 상기 오믹 콘택층이 부분적으로 제거된다. 다음, 상기 보호막 상에는 상기 콘택홀을 통해 상기 드레 인 전극과 전기적으로 연결되는 화소전극이 구비된다.
이러한 어레이 기판 및 이의 제조방법에 따르면, 게이트 전극에 인접한 영역에서 액티브층과 오믹 콘택층은 드레인 전극보다 작은 폭을 가지므로, 어레이 기판의 후면으로부터 제공된 광에 의해서 액티브층에서 생성되는 전자/정공쌍을 감소시킬 수 있고, 그 결과 누설 전류로 인해서 표시장치의 화면 상에 잔상이 표시되는 것을 방지할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 어레이 기판의 제조 과정을 설명하기 위한 평면도들이고, 도 2a 내지 도 2i는 도 1a 내지 도 1d에 도시된 어레이 기판의 단면도들이다.
특히, 도 2a는 도 1a에 도시된 절단선 I-I` 및 II-II`에 따라 절단한 단면도이고, 도 2c는 도 1b에 도시된 절단선 I-I` 및 II-II`에 따라 절단한 단면도이다. 또한, 도 2f는 도 1c에 도시된 절단선 I-I` 및 II-II`에 따라 절단한 단면도이고, 도 2h는 도 1d에 도시된 절단선 I-I` 및 II-II`에 따라 절단한 단면도이다.
도 1a 및 도 2a를 참조하면, 베이스 기판(1100 상에는 제1 금속막(미도시)이 전체적으로 형성된다. 제1 마스크(미도시)를 이용하여 상기 제1 금속막을 패터닝하면, 상기 베이스 기판(110) 상에는 제1 방향(D1)으로 연장된 게이트 라인(GL)과 상기 게이트 라인(GL)으로부터 분기된 게이트 전극(121)이 형성된다.
도 2b에 도시된 바와 같이, 상기 게이트 라인(GL)과 상기 게이트 전극(121) 이 형성된 상기 베이스 기판(110) 상에는 게이트 절연막(122)이 전체적으로 형성된다. 상기 게이트 절연막(122)은 실린콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)으로 이루어진다.
도 1b 및 도 2c를 참조하면, 상기 게이트 절연막(122) 상에는 아몰퍼스 실리콘층(a-si)(미도시) 및 n+ 아몰퍼스 실리콘층(n+ a-si)(미도시)이 순차적으로 형성된다. 이후, 상기 n+ 아몰퍼스 실리콘층 상에는 제2 금속막(미도시)이 전체적으로 형성된다.
제2 마스크(미도시)를 이용하여 상기 제2 금속막, 상기 n+ 아몰퍼스 실리콘층 및 상기 아몰퍼스 실리콘층을 동시에 패터닝하면, 상기 제1 방향(D1)과 직교하는 제2 방향(D2)으로 연장된 데이터 라인(DL)이 형성된다. 또한, 상기 게이트 절연막(122) 상에는 상기 게이트 전극(122)과 오버랩되는 상기 액티브층(123)과 오믹 콘택층(124)이 형성되고, 상기 오믹 콘택층(124) 상에는 소오스 전극(125)과 드레인 전극(126)이 형성된다.
구체적으로, 상기 소오스 전극(125)은 상기 데이터 라인(DL)으로부터 분기되어 상기 게이트 전극(121)이 형성된 영역 내에 구비된다. 상기 드레인 전극(126)은 상기 소오스 전극(125)과 소정의 간격으로 이격되어 상기 게이트 전극(121)과 부분적으로 오버랩된다. 여기서, 상기 오믹 콘택층(124)은 상기 소오스 전극(125)과 상기 드레인 전극(126)과의 사이의 영역에서 제거된다. 이로써, 상기 베이스 기판(110) 상에는 박막 트랜지스터(120)가 완성된다.
이와 같이, 상기 액티브층(123)과 상기 오믹 콘택층(124)은 상기 소오스 및 드레인 전극(125, 126)과 동시에 형성되어 동일한 형상을 갖는다. 그러나, 상기 액티브층(123)과 상기 오믹 콘택층(124)은 상기 소오스 및 드레인 전극(125, 126)의 하부에 구비되므로, 상기 소오스 및 드레인 전극(125, 126)보다 언에칭된다. 따라서, 상기 액티브층(123)과 상기 오믹 콘택층(124)은 상기 소오스 및 드레인 전극(125, 126)보다 넓은 폭을 갖는다.
도 1b에 도시된 바와 같이, 상기 드레인 전극(126)은 상기 게이트 전극(121) 상에 위치하는 제1 전극부(126a), 상기 제1 전극부(126a)보다 넓은 폭을 갖고 이후에 화소전극과 콘택되는 제2 전극부(126b) 및 상기 제1 전극부(126a)와 상기 제2 전극부(126b)를 연결하는 제3 전극부(126c)로 이루어진다. 상기 제2 및 제3 전극부(126b, 126c)의 하부에는 상기 게이트 전극(121)이 형성되지 않는다.
이후 도 2d를 참조하면, 상기 박막 트랜지스터(120)가 형성된 상기 베이스 기판(110) 상에는 보호막(130)과 감광막(140)이 순차적으로 형성된다.
다음 도 2e에 도시된 바와 같이, 제3 마스크(160)를 이용하여 상기 감광막(140)을 노광한다. 상기 제3 마스크(160)에는 상기 감광막(140)의 제1 영역(A1)을 풀 노광시키는 개구부(161)가 형성되고, 상기 감광막(140)의 제2 및 제3 영역(A2, A3)을 슬릿 노광시키는 제1 및 제2 슬릿부(162, 163)가 형성된다. 이후, 상기 감광막(140)을 현상하면 상기 감광막(140)에는 상기 제1 영역(A1)에 대응하여 상기 보호막(130)을 노출시키는 제1 콘택홀(141)이 형성되고, 상기 제2 및 제3 영역(A2, A3)에 대응하는 상기 감광막(140)은 부분적으로 제거된다.
여기서, 상기 제1 영역(A1)은 상기 드레인 전극(126)의 제2 전극부(126b)에 대응하는 영역으로 정의된다. 또한, 상기 제2 및 제3 영역(A2, A3)은 상기 드레인 전극(126)의 제3 전극부(126c)의 양단부에 대응하면서 상기 게이트 전극(121)의 끝단에 인접하는 영역이다. 상기 제2 및 제3 영역(A2, A3)에서 상기 액티브층(123)과 상기 오믹 콘택층(124)은 상기 제3 전극부(126c)보다 외측으로 연장된다.
이후 도 1c 및 도 2f를 참조하면, 상기 제1 영역(A1)에서 상기 제1 콘택홀(141)을 통해 노출된 상기 보호막(130)을 식각한다. 그러면, 상기 보호막(130)에는 상기 드레인 전극(126)의 제2 전극부(126b)를 부분적으로 노출시키는 제2 콘택홀(131)이 형성된다.
다음 도 2g에 도시된 바와 같이, 상기 감광막(140)을 하프 스트립하면 상기 감광막(140)의 두께가 전체적으로 감소되면서, 상기 제2 및 제3 영역(A2, A3)에 형성된 상기 감광막(140)에는 상기 보호막(130)을 노출시키는 제1 및 제2 개구부(142, 143)가 각각 형성된다.
이후 도 1 및 도 2h를 참조하면, 상기 제2 및 제3 영역(A2, A3)에서 상기 제1 및 제2 개구부(142, 143)를 통해 노출된 상기 보호막(130)과, 상기 제3 전극부(126c)보다 외측으로 연장된 상기 액티브층(123)과 오믹 콘택층(124)을 제거한다. 그러면, 상기 제3 전극부(126c)의 하부에 구비된 상기 액티브층(123)과 상기 오믹 콘택층(124)의 폭이 전체적으로 감소된다. 따라서, 상기 게이트 전극(121)과 인접한 영역에서 상기 액티브층(123)과 상기 오믹 콘택층(124)의 폭은 상기 드레인 전극(126)의 상기 제3 전극부(126c)의 폭보다 작아진다.
이와 같이 상기 액티브층(123)과 상기 오믹 콘택층(124)의 폭이 감소되면, 상기 베이스 기판(110)의 후면으로부터 입사된 광에 의해서 상기 액티브층(123)에서 생성되는 잔자/정공쌍이 감소된다. 그 결과, 상기 액티브층(123)에서 생성된 정공이 상기 게이트 전극(121)에 인가된 전압에 이끌려 상기 게이트 전극(121) 측으로 이동하여 발생되는 누설전류를 감소시킬 수 있다.
또한, 상기 제2 전극부(126b)의 하부에 구비된 상기 액티브층(123)과 상기 오믹 콘택층(124)의 폭이 상대적으로 넓지만, 상기 게이트 전극(121)과의 거리가 상대적으로 멀기 때문에, 이동중에 정공이 소실될 확률이 증가한다. 따라서, 누설전류로 인한 상기 박막 트랜지스터(120)의 스트레스를 감소시켜 상기 박막 트랜지스터(120)의 특성이 변화되는 것을 방지할 수 있고, 그 결과 액정표시장치의 오동작을 방지할 수 있다.
이후 도 2i를 참조하면, 상기 보호막(130) 상에 잔류하는 상기 감광막(140)은 풀 스트립되고, 다음 상기 보호막(130) 상에는 화소전극(150)이 형성된다. 상기 화소전극(150)은 상기 제2 콘택홀(131)을 통해 상기 드레인 전극(126)의 제2 전극부(126b)와 전기적으로 연결된다. 이로써, 상기 어레이 기판(100)이 완성된다.
도 3a는 종래의 박막 트랜지스터의 전류 특성을 나타낸 그래프이고, 도 3b는 본 발명에 따른 박막 트랜지스터의 전류 특성을 나타낸 그래프이다.
도 3a에서, 제1 그래프(G1)는 어레이 기판의 후면에 구비되는 백라이트 어셈블리를 온 시킨 상태에서 종래의 박막 트랜지스터의 초기 전류 특성을 나타내고, 제2 그래프(G2)는 약 10분간의 구동 스트레스를 준 후 종래의 박막 트랜지스터의 전류 특성을 나타낸다. 한편, 도 3b에서, 제3 그래프(G3)는 상기 백라이트 어셈블 리를 온 시킨 상태에서 도 1b에 도시된 본 발명에 따른 박막 트랜지스터(120)의 초기 전류 특성을 나타내고, 제4 그래프(G4)는 약 10분간의 구동 스트레스를 준 후 본 발명에 따른 박막 트랜지스터(120)의 전류 특성을 나타낸다.
제1 및 제2 그래프(G1, G2)에 나타난 바와 같이 구동 스트레스를 가한 후에 종래의 박막 트랜지스터의 오프-전류는 구동전보다 작아지는 것을 볼 수 있다. 그러나, 제3 및 제4 그래프(G3, G4)에 도시된 바와 같이 게이트 전극(121)에 인접하는 제2 및 제3 영역(A2, A3)에서 액티브층(123)과 오믹 콘택층(124)이 부분적으로 제거된 본 발명의 박막 트랜지스터(120)의 오프-전류는 구동전과 구동후가 다르지 않았다. 따라서, 본 발명에 따른 어레이 기판(100)을 채용하는 액정표시장치에서는 누설 전류로 인한 잔상이 발생되지 않고, 그 결과 액정표시장치의 표시품질을 향상시킬 수 있다.
도 4는 본 발명의 다른 실시예에 따른 어레이 기판을 나타낸 단면도이다. 단, 도 4에 도시된 구성요소 중 도 2i에 도시된 구성요소와 동일한 구성요소에 대해서는 동일한 참조부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.
도 4를 참조하면, 본 발명의 다른 실시예에 따른 어레이 기판(102)은 보호막(130)과 화소전극(150)과의 사이에 개재된 감광성 유기 절연막(170)을 더 포함한다.
상기 감광성 유기 절연막(170)은 도 2d 내지 도 2h에 도시된 감광막(140)과 동일한 과정을 거쳐서 패터닝된다. 그러나, 상기 감광막(140)처럼 상기 보호막(140) 상에서 완전하게 제거되지만, 상기 감광성 유기 절연막(170)은 상기 보호막 (140) 상에 잔류하여 상기 어레이 기판(102)의 두께를 균일하게 유지시킨다.
상기 감광성 유기 절연막(170)에는 상기 보호막(130)에 형성된 제2 콘택홀(131)에 대응하여 형성되어 상기 드레인 전극(126)의 제2 전극부(126b)를 노출시키는 제3 콘택홀(171)이 형성된다. 한편, 상기 화소전극(150)은 상기 감광성 유기 절연막(170) 상에 형성되어 상기 제2 및 제3 콘택홀(131, 171)을 통해 상기 제2 전극부(126b)와 전기적으로 연결된다.
이와 같은 어레이 기판 및 이의 제조방법에 따르면, 게이트 전극에 인접한 영역에서 액티브층과 오믹 콘택층은 드레인 전극보다 작은 폭을 가지므로, 어레이 기판의 후면으로부터 제공된 광에 의해서 액티브층에서 생성되는 전자/정공쌍을 감소된다.
따라서, 상기 액티브층에서 생성된 정공이 상기 게이트 전극에 인가된 전압에 이끌려 상기 게이트 전극 측으로 이동하여 발생되는 누설전류를 감소시킬 수 있고, 그 결과 누설 전류로 인해서 표시장치의 화면 상에 잔상이 표시되는 것을 방지할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (8)

  1. 베이스 기판;
    상기 베이스 기판 상에 구비된 게이트 전극, 상기 게이트 전극을 커버하는 게이트 절연막, 상기 게이트 절연막 상에 순차적으로 적층된 액티브층과 오믹 콘택층, 상기 오믹 콘택층 상에 형성되어 상기 게이트 전극과 마주하는 소오스 전극 및 상기 오믹 콘택층 상에 구비되어 상기 소오스 전극과 소정 간격 이격되고 상기 게이트 전극과 오버랩되는 드레인 전극을 포함하고, 상기 액티브층과 상기 오믹 콘택층은 상기 게이트 전극과 인접하는 영역에서 상기 드레인 전극보다 작은 폭을 갖는 박막 트랜지스터;
    상기 박막 트랜지스터를 커버하고, 상기 드레인 전극을 부분적으로 노출시키는 콘택홀이 형성된 보호막; 및
    상기 보호막 상에 구비되고, 상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되는 화소전극을 포함하는 것을 특징으로 하는 어레이 기판.
  2. 제1항에 있어서, 상기 드레인 전극은 상기 게이트 전극이 형성된 영역 내에 서 상기 게이트 전극의 상부에 위치하는 제1 전극부, 상기 화소전극과 전기적으로 연결되는 제2 전극부 및 상기 제1 전극부와 상기 제2 전극부를 연결하는 제3 전극부를 포함하는 것을 특징으로 하는 어레이 기판.
  3. 제2항에 있어서, 상기 제3 전극부의 하부에 구비된 상기 액티브층과 상기 오믹 콘택층은 상기 제3 전극부보다 작은 폭을 갖는 것을 특징으로 하는 어레이 기판.
  4. 제2항에 있어서, 상기 제2 및 제3 전극부는 상기 게이트 전극이 형성된 영역 밖에 위치하는 것을 특징으로 하는 어레이 기판.
  5. 베이스 기판 상에 구비된 게이트 전극, 상기 게이트 전극을 커버하는 게이트 절연막, 상기 게이트 절연막 상에 순차적으로 적층된 액티브층과 오믹 콘택층, 상기 오믹 콘택층 상에 형성되어 상기 게이트 전극과 마주하는 소오스 전극 및 상기 오믹 콘택층 상에 구비되어 상기 소오스 전극과 소정 간격 이격되고 상기 게이트 전극과 오버랩되는 드레인 전극을 포함하는 박막 트랜지스터를 형성하는 단계;
    상기 박막 트랜지스터를 커버하고, 상기 드레인 전극을 부분적으로 노출시키는 콘택홀이 형성된 보호막을 형성하는 단계;
    상기 게이트 전극과 인접하는 영역에서 상기 드레인 전극보다 외측에 형성된 상기 액티브층과 상기 오믹 콘택층이 노출되도록 상기 보호막을 제거하면서, 상기 드레인 전극보다 작은 폭을 갖도록 상기 게이트 전극과 인접한 영역에서 노출된 상기 액티브층과 상기 오믹 콘택층을 제거하는 단계; 및
    상기 보호막 상에 구비되고, 상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 어레이 기판의 제조방법.
  6. 제5항에 있어서, 상기 박막 트랜지스터를 형성하는 단계는,
    상기 베이스 기판 상에 제1 금속막을 형성하는 단계;
    상기 제1 금속막을 패터닝하여 상기 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 커버하는 상기 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 제1 실리콘층, 제2 실리콘층 및 제2 금속막을 순차적으로 형성하는 단계; 및
    상기 제1 실리콘층, 제2 실리콘층 및 제2 금속막을 패터닝하여, 상기 게이트 절연막 상에 순차적으로 적층된 상기 액티브층과 상기 오믹 콘택층, 상기 오믹 콘택층 상에 형성되어 상기 게이트 전극과 마주하는 상기 소오스 전극 및 상기 오믹 콘택층 상에 구비되어 상기 소오스 전극과 소정 간격 이격되고 상기 게이트 전극과 오버랩되는 상기 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 어레이 기판의 제조방법.
  7. 제5항에 있어서, 상기 콘택홀을 형성하는 단계는,
    상기 보호막 상에 감광막을 적층하는 단계;
    상기 콘택홀에 대응하는 영역에서 상기 감광막을 풀 노광하고, 상기 게이트 전극과 인접한 영역에서 상기 감광막을 슬릿 노광하는 단계;
    상기 감광막의 풀 노광된 부분을 제거하여 상기 보호막을 노출시키는 단계; 및
    노출된 상기 보호막을 제거하여 상기 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 하는 어레이 기판의 제조방법.
  8. 제7항에 있어서, 상기 액티브층과 상기 오믹 콘택층을 제거하는 단계는,
    상기 감광막을 하프 스트립하여 상기 감광막의 전체적인 두께를 감소시키면서 상기 게이트 전극에 인접한 영역에서 상기 보호막을 노출시키는 단계;
    상기 게이트 전극에 인접한 영역에서 노출된 상기 보호막, 상기 액티브층 및 상기 오믹 콘택층을 제거하는 단계; 및
    상기 보호막 상에 잔류하는 상기 감광막을 풀 스트립하는 단계를 포함하는 것을 특징으로 하는 어레이 기판의 제조방법.
KR1020050125498A 2005-12-19 2005-12-19 어레이 기판 및 이의 제조방법 KR20070064904A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050125498A KR20070064904A (ko) 2005-12-19 2005-12-19 어레이 기판 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050125498A KR20070064904A (ko) 2005-12-19 2005-12-19 어레이 기판 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20070064904A true KR20070064904A (ko) 2007-06-22

Family

ID=38364397

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050125498A KR20070064904A (ko) 2005-12-19 2005-12-19 어레이 기판 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR20070064904A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107367875A (zh) * 2016-05-13 2017-11-21 群创光电股份有限公司 显示装置
KR101940109B1 (ko) 2017-12-29 2019-01-18 권성안 발효주 제조장치 및 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107367875A (zh) * 2016-05-13 2017-11-21 群创光电股份有限公司 显示装置
CN107367875B (zh) * 2016-05-13 2021-03-05 群创光电股份有限公司 显示装置
KR101940109B1 (ko) 2017-12-29 2019-01-18 권성안 발효주 제조장치 및 방법

Similar Documents

Publication Publication Date Title
US7161212B2 (en) Thin film transistor, liquid crystal display using thin film transistor, and method of manufacturing thin film transistor
US7989147B2 (en) Method for fabricating liquid crystal display device
KR100966453B1 (ko) 액정표시소자 제조방법
KR101243824B1 (ko) 액정표시장치 및 그 제조방법
JP2005122182A (ja) 表示素子用の薄膜トランジスタ基板及び製造方法
JP5917015B2 (ja) 薄膜トランジスタ表示板の製造方法
KR20140074479A (ko) 표시 기판의 제조 방법
KR20020036023A (ko) 액정 표시 장치용 어레이 기판의 제조 방법
KR20110061773A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US7781268B2 (en) Array substrate and display panel
CN113948533A (zh) 阵列基板及其制作方法
CN113948532A (zh) 阵列基板及其制作方法和显示面板
CN111446264A (zh) 阵列基板及其制造方法
US7550767B2 (en) Liquid crystal display device and fabricating method thereof
KR20070064904A (ko) 어레이 기판 및 이의 제조방법
KR101268388B1 (ko) 액정표시소자 제조방법
KR100764273B1 (ko) 박막트랜지스터 제조방법
KR100663294B1 (ko) 박막 트랜지스터 액정표시장치 제조방법
KR100961948B1 (ko) 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
KR20150136363A (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR100837884B1 (ko) 액정표시장치의 제조방법
KR20030077372A (ko) 액정표시장치용 어레이기판과 박막트랜지스터 제조방법
KR101006474B1 (ko) 액정표시장치용 어레이 기판 및 그의 제조 방법
KR20070072204A (ko) 액정표시소자 및 제조방법
US7238556B2 (en) Thin film transistor structure and method of manufacturing the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination