CN111900129B - 一种显示面板、阵列基板及其制备方法 - Google Patents
一种显示面板、阵列基板及其制备方法 Download PDFInfo
- Publication number
- CN111900129B CN111900129B CN202010960411.0A CN202010960411A CN111900129B CN 111900129 B CN111900129 B CN 111900129B CN 202010960411 A CN202010960411 A CN 202010960411A CN 111900129 B CN111900129 B CN 111900129B
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- touch
- via hole
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 79
- 238000002360 preparation method Methods 0.000 title claims abstract description 25
- 238000002161 passivation Methods 0.000 claims abstract description 54
- 239000010409 thin film Substances 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 238000012545 processing Methods 0.000 abstract description 3
- 239000000463 material Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 229910044991 metal oxide Inorganic materials 0.000 description 6
- 150000004706 metal oxides Chemical class 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0412—Digitisers structurally integrated in a display
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
- G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
- G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
- G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Human Computer Interaction (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Computer Networks & Wireless Communication (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请提供一种显示面板、阵列基板及其制备方法,所述阵列基板包括基板以及依次层叠设置于所述基板上的薄膜晶体管层、触控信号线、平坦层、触控电极、钝化层、公共电极以及像素电极。本申请通过采用同一道光罩制程对所述钝化层、所述触控电极以及所述平坦层进行刻蚀,形成位于所述触控信号线上方的第一过孔,及位于所述漏极上方的第二过孔,所述触控信号线与所述触控电极通过所述第一过孔与所述公共电极以桥接形式实现连接,从而省去了一道光罩刻蚀工序,减少了阵列基板的制作流程,降低使用现有技术的生产成本以及提高产能效益。
Description
技术领域
本申请涉及显示技术领域,尤其涉及一种显示面板、阵列基板及其制备方法。
背景技术
随着显示技术的飞速发展,显示器件的种类也随之变得越来越多,显示面板已被广泛的应用于人们生活中的各个领域中。尤其是触控屏的出现。触控屏已经遍及人们生活中的各个方面。
目前,随着LTPS显示技术已日趋成熟,生产低成本高质量的面板显示屏是各家生产厂商极力追求的目标,因此光刻技术势必会随之进步;然而,在显示面板的制备过程中,因阵列基板的制备方法步骤繁琐,需要经过许多道次的曝光处理,而每增加一道工艺,就增加了整体的制造难度,从而导致设备成本的增长与制造周期的延长。
发明内容
本申请提供了一种显示面板、阵列基板及其制备方法,用以解决现有的阵列基板制备工艺中制备方法步骤较为繁琐、生产成本较高和周期较长等技术问题。
为解决上述问题,本申请提供的技术方案如下:
本申请提供一种阵列基板的制备方法,包括:
步骤S10:提供一基板,在所述基板上制备薄膜晶体管层以及触控信号线,所述触控信号线与所述薄膜晶体管层中的源/漏电极同层设置;
步骤S20:在所述薄膜晶体管层和所述触控信号线上制备平坦层,并在所述平坦层上制备触控电极;
步骤S30:在所述平坦层和所述触控电极上制备钝化层,并采用同一光罩对所述钝化层、所述触控电极以及所述平坦层刻蚀,形成位于所述触控信号线上方的第一过孔,及位于所述漏极上方的第二过孔;
步骤S40:在所述钝化层上制备同层且间隔设置的公共电极和像素电极,其中所述公共电极将所述触控电极与所述触控信号线电连接,所述像素电极与所述漏极电连接,以形成阵列基板。
本申请的制备方法中,所述第一过孔暴露部分所述触控信号线且贯穿所述钝化层、所述触控电极以及所述平坦层,所述第二过孔暴露部分所述漏极且贯穿所述钝化层和所述平坦层。
本申请的制备方法中,所述第一过孔在对应于所述钝化层和所述平坦层的开孔直径大于所述第一过孔在对应于所述触控电极的开孔直径。
本申请的制备方法中,所述公共电极通过所述第一过孔与所述触控信号线电连接,所述像素电极通过所述第二过孔与所述漏极电连接。
本申请的制备方法中,所述步骤30包括以下步骤:
步骤S31:在所述钝化层上制备一光阻层;
步骤S32:采用第一半色调掩模版对所述光阻层进行曝光、随后对所述光阻层进行显影,去除对应于所述触控信号线以及对应于所述漏极的所述光阻层;
步骤S33:刻蚀对应于所述触控信号线的所述钝化层、所述触控电极以及所述平坦层,同时刻蚀对应于所述漏极的所述钝化层和所述平坦层,分别形成暴露出所述触控信号线的第一过孔以及暴露出所述漏极的第二过孔;
步骤S34:剥离所述光阻层。
本申请还提供一种阵列基板,包括:
基板;
薄膜晶体管层,设置于所述基板上方,所述薄膜晶体管层包括源/漏电极;
触控信号线,设置于所述薄膜晶体管层上且与所述源/漏电极同层设置;
平坦层,设置于所述触控信号线和所述薄膜晶体管层上;
触控电极,设置于所述平坦层上;
钝化层,设置于所述触控电极和所述平坦层上;
公共电极,设置于所述钝化层上,所述公共电极将所述触控电极与所述触控信号线电连接;以及
像素电极,设置于所述钝化层上且与所述公共电极间隔设置,所述像素电极与所述漏极电连接。
本申请的阵列基板中,所述阵列基板还包括第一过孔和第二过孔,所述第一过孔暴露部分所述触控信号线且贯穿所述钝化层、所述触控电极以及所述平坦层,所述第二过孔暴露部分所述漏极且贯穿所述钝化层和所述平坦层。
本申请的阵列基板中,所述第一过孔与所述第二过孔通过同一道光罩制程制备形成。
本申请的阵列基板中,所述公共电极通过所述第一过孔与所述触控信号线电连接,所述像素电极通过所述第二过孔与所述漏极电连接。
本申请还提供一种显示面板,所述显示面板包括上述任一所述的阵列基板。
有益效果:本申请通过采用同一道光罩制程对所述钝化层、所述触控电极以及所述平坦层进行刻蚀,形成位于所述触控信号线上方的第一过孔,及位于所述漏极上方的第二过孔,所述触控信号线与所述触控电极通过所述第一过孔与所述公共电极以桥接形式实现连接,从而省去了一道光罩刻蚀工序,减少了阵列基板的制作流程,降低使用现有技术的生产成本以及提高产能效益;同时,缓解了现有阵列基板结构中因所述触控电极与所述触控信号线直接连接而存在接触不良等风险。
附图说明
下面结合附图,通过对本申请的具体实施方式详细描述,将使本申请的技术方案及其它有益效果显而易见。
图1为现有的一种阵列基板的制备方法的示意图;
图2为本实施例所提供的阵列基板的工艺流程示意图;
图3A为本实施例所提供的阵列基板的制备方法的步骤S10的结构图;
图3B为本实施例所提供的阵列基板的制备方法的步骤S20的结构图;
图3C为本实施例所提供的阵列基板的制备方法的步骤S30的结构图;
图3D为本实施例所提供的阵列基板的制备方法的步骤S40的结构图及本实施例所提供的阵列基板的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
请参阅图1,现有的一种阵列基板的制备方法的示意图。
现有技术中,所述阵列基板的制备步骤包括:
步骤S10:提供一基板10,在所述基板10上依次制备薄膜晶体管层20以及触控信号线30,所述触控信号线30与所述薄膜晶体管层20中的漏极21同层设置。
步骤S20:在所述薄膜晶体管层20和所述触控信号线30上制备平坦层40。
步骤S30:采用一光罩对所述平坦层40图案化处理,形成位于所述触控信号线30以及所述漏极21上的第一过孔。
步骤S40:在所述平坦层40上制备触控电极50和钝化层60;采用一光罩对所述钝化层60图案化处理,形成位于所述漏极21上的第二过孔。
步骤S50:在所述钝化层60上制备像素电极80,所述像素电极80通过所述第二过孔与所述漏极21电连接。
从上述阵列基板的制备方法中可知,在现有技术中通过采用两道光罩制程对所述平坦层40以及所述钝化层60进行开孔处理;这种方法虽然可以实现阵列基板的制备,但由于制备工艺繁琐,因此会造成设备成本的增长与制造周期的延长;同时,所述触控电极50与所述触控信号线30直接电连接,所述阵列基板中会存在因接触不良而导致显示异常等风险。基于此,本申请提供了一种显示面板、阵列基板及其制备方法,能够解决上诉缺陷。
实施例一
请参阅图2,本实施例所提供的阵列基板的工艺流程示意图,该方法包括:
步骤S10:提供一基板10,在所述基板10上制备薄膜晶体管层20以及触控信号线30,如图3A所示。
在本实施例中,所述基板10为柔性透明的PI基板,主要为聚醯亚胺,PI材料可以有效的提高透光率。
在本实施例中,所述薄膜晶体管层20包括但不限于薄膜晶体管的源极、漏极21、多晶硅层、以及设置在各膜层之间的绝缘层等膜层;其中,所述触控信号线30与所述漏极21及所述源极同层且间隔设置。在制备时,按照薄膜晶体管器件层的常规制备工艺进行制备,在这里不再详细的描述。
步骤S20:在所述薄膜晶体管层20和所述触控信号线30上制备平坦层40,并在所述平坦层40上制备触控电极50,如图3B所示。
在本实施例中,在所述薄膜晶体管层20上沉积第一透明导电层,对所述第一透明导电层图案化处理,形成触控电极50。
所述第一透明导电层的材料为透明导电金属氧化物,所述透明导电金属氧化物包括但不限于氧化铟锡;所述平坦层40的材料为正性光阻。
步骤S30:在所述平坦层40、所述触控电极50上制备钝化层60,并采用同一光罩对所述钝化层60、所述触控电极50以及所述平坦层40进行刻蚀,形成位于所述触控信号线30上方的第一过孔61,及位于所述漏极21上方的第二过孔62,如图3C所示。
在本实施例中,所述钝化层60的材料包括但不限于氧化硅、氮化硅、氮氧化硅等或其层叠。
在本实施例中,由于所述同一光罩制程对所述触控电极50的刻蚀和所述钝化层60与所述平坦层40的刻蚀程度不同,所述第一过孔61在对应于所述钝化层60和所述平坦层40的开孔直径大于所述第一过孔61在对应于所述触控电极50的开孔直径。
所述第一过孔61的开孔直径大于所述第二过孔62的开孔直径,所述第一过孔61和所述第二过孔62的形状包括但不限于圆孔形。
在本实施例中,所述步骤30包括以下步骤:
步骤S31:在所述钝化层60上制备一光阻层。
步骤S32:采用第一半色调掩模版对所述光阻层进行曝光、随后对所述光阻层进行显影,去除对应于所述触控信号线30以及对应于所述漏极21的所述光阻层。
步骤S33:刻蚀对应于所述触控信号线30的所述钝化层60、所述触控电极50以及所述平坦层40,同时刻蚀对应于所述漏极21的所述钝化层60和所述平坦层40,分别形成暴露出所述触控信号线30的第一过孔61以及暴露出所述漏极21的第二过孔62。
步骤S34:剥离所述光阻层。
步骤S40:在所述钝化层60上制备同层且间隔设置的公共电极70和像素电极80,其中所述公共电极70将所述触控电极50与所述触控信号线30电连接,所述像素电极80与所述漏极21电连接,以形成阵列基板,如图3D所示。
在本实施例中,在所述钝化层60上沉积第二透明导电层,对所述第二透明导电层图案化处理,形成同层且间隔设置的所述公共电极70和所述像素电极80,所述第二透明导电层的材料为透明导电金属氧化物,所述透明导电金属氧化物包括但不限于氧化铟锡。
在本实施例中,所述公共电极70通过所述第一过孔61与所述触控信号线30电连接;在所述第一过孔61内,所述公共电极70与所述触控电极50靠近所述第一过孔61的部分电连接,使得所述触控信号线30与所述触控电极50通过所述第一过孔61与所述公共电极70以桥接形式实现连接;所述像素电极80通过所述第二过孔62与所述漏极21电连接。从而实现不同膜层之间信号传导与控制。
本实施例通过采用同一道光罩制程对所述钝化层60、所述触控电极50以及所述平坦层40进行刻蚀,形成位于所述触控信号线30上方的第一过孔61,及位于所述漏极21上方的第二过孔62,所述触控信号线30与所述触控电极50通过所述第一过孔61与所述公共电极70以桥接形式实现连接,省去了一道光罩刻蚀工序,使得阵列基板的制备工艺简化,降低使用现有技术的生产成本以及提高产能效益;同时,缓解了现有阵列基板结构中因所述触控电极50与所述触控信号线30直接连接而存在接触不良等风险。
实施例二
请参阅图3D,在本实施例中,所述阵列基板包括基板10、设置于所述基板10上的薄膜晶体管层20、设置于所述薄膜晶体管层20上的触控信号线30、设置于所述薄膜晶体管层20及所述触控信号线30上的平坦层40、设置于所述平坦层40上的触控电极50、设置于所述平坦层40及所述触控电极50上的钝化层以及设置于所述触控电极50上的公共电极70和像素电极80。
在本实施例中,所述基板10为柔性透明的PI基板,主要为聚醯亚胺,PI材料可以有效的提高透光率。
在本实施例中,所述薄膜晶体管层20包括但不限于薄膜晶体管的源极、漏极21、多晶硅层,以及设置在各膜层之间的绝缘层等膜层;其中,所述触控信号线30与所述漏电22同层且间隔设置。
在本实施例中,所述平坦层40的材料为正性光阻;所述触控电极50的材料为透明导电金属氧化物,所述透明导电金属氧化物包括但不限于氧化铟锡;所述钝化层60的材料包括但不限于氧化硅、氮化硅、氮氧化硅等或其层叠。
在本实施例中,在所述钝化层60、所述触控电极50以及所述平坦层40上开设过孔结构,并且所述过孔通过同一道光罩进行刻蚀制备。
进一步的,所述过孔包括第一过孔61和第二过孔62,所述第一过孔61暴露部分所述触控信号线30且贯穿所述钝化层60、所述触控电极50以及所述平坦层40,所述第二过孔62暴露部分所述漏极21且贯穿所述钝化层60和所述平坦层40。
所述第一过孔61的尺寸大于所述第二过孔62的尺寸,所述第一过孔61和所述第二过孔62的形状包括但不限于圆孔形。
在本实施例中,所述公共电极70和所述像素电极80同层且间隔设置,所述公共电极70和所述像素电极80的材料为均透明导电金属氧化物,所述透明导电金属氧化物包括但不限于氧化铟锡。
在本实施例中,所述公共电极70通过所述第一过孔61与所述触控信号线30电连接,在所述第一过孔61内,所述触控电极50与所述公共电极70电连接,使得所述触控信号线30与所述触控电极50通过所述第一过孔61与所述公共电极70以桥接形式实现连接,所述像素电极80通过所述第二过孔62与所述漏极21电连接。从而实现不同膜层之间信号传导与控制。
在本实施例中,所述第一过孔61与所述第二过孔62通过同一道光罩制程。
本实施例通过采用同一道光罩制程对所述钝化层60、所述触控电极50以及所述平坦层40进行刻蚀,形成位于所述触控信号线30上方的第一过孔61,及位于所述漏极21上方的第二过孔62,所述触控信号线30与所述触控电极50通过所述第一过孔61与公共电极70以桥接形式实现连接,从而省去了一道光罩刻蚀工序,使得阵列基板的制备工艺简化,降低使用现有技术的生产成本以及提高产能效益;同时,缓解了现有阵列基板结构中因所述触控电极50与所述触控信号线30直接连接而存在接触不良等风险。
实施例三
本申请还提供一种显示面板,所述显示面板包括上述任一所述的阵列基板。
所述阵列基板已经在实施例一中进行了详细的说明,在此不在重复说明。
本申请提供一种显示面板、阵列基板及其制备方法,所述阵列基板包括基板以及依次层叠设置于所述基板上的薄膜晶体管层、触控信号线、平坦层、触控电极、钝化层、公共电极以及像素电极。
本申请通过采用同一道光罩制程对所述钝化层、所述触控电极以及所述平坦层进行刻蚀,形成位于所述触控信号线上方的第一过孔,及位于所述漏极上方的第二过孔,所述触控信号线与所述触控电极通过所述第一过孔与公共电极以桥接形式实现连接,从而省去了一道光罩刻蚀工序,减少了阵列基板的制作流程,降低使用现有技术的生产成本以及提高产能效益。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种显示面板、阵列基板及其制备方法进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想;本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (7)
1.一种阵列基板的制备方法,其特征在于,包括如下步骤:
步骤S10:提供一基板,在所述基板上制备薄膜晶体管层以及触控信号线,所述触控信号线与所述薄膜晶体管层中的源/漏极同层设置;
步骤S20:在所述薄膜晶体管层和所述触控信号线上制备平坦层,并在所述平坦层上制备触控电极,其中,所述薄膜晶体管层包括源极和漏极;
步骤S30:在所述平坦层和所述触控电极上制备钝化层,并采用同一光罩对所述钝化层、所述触控电极以及所述平坦层刻蚀,形成位于所述触控信号线上方的第一过孔,及位于所述漏极上方的第二过孔;
步骤S40:在所述钝化层上制备同层且间隔设置的公共电极和像素电极,其中,所述触控信号线与所述触控电极通过所述第一过孔与所述公共电极以桥接的形式实现电连接,所述像素电极通过所述第二过孔与所述漏极电连接,以形成阵列基板。
2.如权利要求1所述的阵列基板的制备方法,其特征在于,所述第一过孔暴露部分所述触控信号线且贯穿所述钝化层、所述触控电极以及所述平坦层,所述第二过孔暴露部分所述漏极且贯穿所述钝化层和所述平坦层。
3.如权利要求2所述的阵列基板的制备方法,其特征在于,所述第一过孔在对应于所述钝化层和所述平坦层的开孔直径大于所述第一过孔在对应于所述触控电极的开孔直径。
4.如权利要求1所述的阵列基板的制备方法,其特征在于,所述步骤S30包括以下步骤:
步骤S31:在所述钝化层上制备一光阻层;
步骤S32:采用第一半色调掩模版对所述光阻层进行曝光、随后对所述光阻层进行显影,去除对应于所述触控信号线以及对应于所述漏极的所述光阻层;
步骤S33:刻蚀对应于所述触控信号线的所述钝化层、所述触控电极以及所述平坦层,同时刻蚀对应于所述漏极的所述钝化层和所述平坦层,分别形成暴露出所述触控信号线的第一过孔以及暴露出所述漏极的第二过孔;
步骤S34:剥离所述光阻层。
5.一种阵列基板,其特征在于,包括:
基板;
薄膜晶体管层,设置于所述基板上方,所述薄膜晶体管层包括源极和漏极;
触控信号线,设置于所述薄膜晶体管层上且与所述源/漏极同层设置;
平坦层,设置于所述触控信号线和所述薄膜晶体管层上;
触控电极,设置于所述平坦层上;
钝化层,设置于所述触控电极和所述平坦层上;
所述阵列基板还包括第一过孔和第二过孔,所述第一过孔暴露部分所述触控信号线且贯穿所述钝化层、所述触控电极以及所述平坦层,所述第二过孔暴露部分所述漏极且贯穿所述钝化层和所述平坦层;
公共电极,设置于所述钝化层上,所述触控信号线与所述触控电极通过所述第一过孔与所述公共电极以桥接的形式实现电连接;以及
像素电极,设置于所述钝化层上且与所述公共电极间隔设置,所述像素电极通过所述第二过孔与所述漏极电连接。
6.如权利要求5所述的阵列基板,其特征在于,所述第一过孔与所述第二过孔通过同一道光罩制程制备形成。
7.一种显示面板,其特征在于,所述显示面板包括如权利要求5-6任一权利要求所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010960411.0A CN111900129B (zh) | 2020-09-14 | 2020-09-14 | 一种显示面板、阵列基板及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010960411.0A CN111900129B (zh) | 2020-09-14 | 2020-09-14 | 一种显示面板、阵列基板及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111900129A CN111900129A (zh) | 2020-11-06 |
CN111900129B true CN111900129B (zh) | 2022-06-10 |
Family
ID=73225915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010960411.0A Active CN111900129B (zh) | 2020-09-14 | 2020-09-14 | 一种显示面板、阵列基板及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111900129B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117518629A (zh) * | 2022-12-30 | 2024-02-06 | Tcl华星光电技术有限公司 | 显示面板及其制备方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101735386B1 (ko) * | 2010-06-25 | 2017-05-30 | 엘지디스플레이 주식회사 | 터치 센서가 내장된 액정 표시 장치 및 그 구동 방법과 그 제조 방법 |
CN104656989B (zh) * | 2015-02-06 | 2017-11-17 | 深圳市华星光电技术有限公司 | 触控显示面板的制作方法 |
CN104716144B (zh) * | 2015-03-06 | 2018-02-16 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
CN110634804A (zh) * | 2019-08-09 | 2019-12-31 | 武汉华星光电技术有限公司 | 一种阵列基板及其制备方法、触控显示面板 |
-
2020
- 2020-09-14 CN CN202010960411.0A patent/CN111900129B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN111900129A (zh) | 2020-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105161505B (zh) | 一种阵列基板及其制作方法、显示面板 | |
JP5777153B2 (ja) | アレイ基板のマザーボードの製造方法 | |
JP5741992B2 (ja) | Tft−lcdアレイ基板及びその製造方法 | |
WO2014127587A1 (zh) | 阵列基板及其制造方法、显示装置 | |
KR20010091119A (ko) | 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법 | |
JP2008010810A (ja) | フラットパネルディスプレイに使用される薄膜トランジスタの製造方法 | |
WO2014205998A1 (zh) | Coa基板及其制造方法、显示装置 | |
US9490271B2 (en) | Array substrate having jump wire connecting first and second wirings | |
WO2019205333A1 (zh) | 阵列基板及其制作方法 | |
CN106024813B (zh) | 一种低温多晶硅tft阵列基板的制作方法及相应装置 | |
WO2018205886A1 (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
WO2019109473A1 (zh) | Ffs模式阵列基板及其制造方法 | |
CN108538854A (zh) | 一种薄膜晶体管结构及其制备方法、阵列基板和显示装置 | |
WO2013181915A1 (zh) | Tft阵列基板及其制造方法和显示装置 | |
JP2002098995A (ja) | 液晶用マトリクス基板の製造方法 | |
US20180122924A1 (en) | Array substrate and method of manufacturing the same, and display device | |
CN106024705B (zh) | Tft基板的制作方法 | |
CN111900129B (zh) | 一种显示面板、阵列基板及其制备方法 | |
WO2013185454A1 (zh) | 阵列基板及其制造方法和显示装置 | |
TWI383502B (zh) | 畫素結構及其製造方法 | |
JP4954868B2 (ja) | 導電層を備えた基板の製造方法 | |
JP3706043B2 (ja) | 液晶用マトリクス基板の製造方法 | |
JP3548711B2 (ja) | 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法 | |
WO2014127573A1 (zh) | Tft阵列基板的制造方法、tft阵列基板及显示装置 | |
WO2016070820A1 (zh) | 阵列基板、显示装置及阵列基板的制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |