CN105097834B - 一种阵列基板及其制造方法、显示装置 - Google Patents
一种阵列基板及其制造方法、显示装置 Download PDFInfo
- Publication number
- CN105097834B CN105097834B CN201510395718.XA CN201510395718A CN105097834B CN 105097834 B CN105097834 B CN 105097834B CN 201510395718 A CN201510395718 A CN 201510395718A CN 105097834 B CN105097834 B CN 105097834B
- Authority
- CN
- China
- Prior art keywords
- metal layer
- insulating barrier
- layer
- grid insulating
- passivation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 128
- 229910052751 metal Inorganic materials 0.000 claims abstract description 128
- 238000002161 passivation Methods 0.000 claims abstract description 111
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000010276 construction Methods 0.000 claims abstract description 27
- 230000004888 barrier function Effects 0.000 claims description 94
- 239000000463 material Substances 0.000 claims description 23
- 238000000059 patterning Methods 0.000 claims description 17
- 238000002360 preparation method Methods 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 239000012212 insulator Substances 0.000 claims description 7
- 238000000926 separation method Methods 0.000 claims description 7
- 239000007772 electrode material Substances 0.000 claims description 4
- 230000005611 electricity Effects 0.000 claims 1
- 239000011810 insulating material Substances 0.000 abstract description 7
- 230000005540 biological transmission Effects 0.000 abstract description 6
- 239000004973 liquid crystal related substance Substances 0.000 abstract 2
- 239000010408 film Substances 0.000 description 39
- 238000009413 insulation Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开一种阵列基板及其制造方法、显示装置，涉及液晶显示技术领域，以解决在源漏极和钝化层的接触界面上的绝缘材料出现过刻时、信号无法正常传输的问题。该阵列基板包括显示区域和非显示区域，非显示区域包括在衬底基板上间隔设置的第一层叠结构和第二层叠结构，所述第一层叠结构和所述第二层叠结构之间的间隙构成连接孔；第一层叠结构包括开设有裸露第一金属层的第一过孔，第二层叠结构包括开设裸露第二金属层的第二过孔，第一过孔和第一过孔通过对应孔壁上的缺口与连接孔相连，第一金属层、所述第二金属通过设在导电膜相连。本发明提供的阵列基板用于液晶显示领域。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制造方法、显示装置。
背景技术
目前，阵列基板一般是通过在衬底基板上制备薄膜晶体管阵列图形得到的；但是这种阵列基板的制作工艺比较复杂，为了降低制作成本，在阵列基板的实际制作过程中，人们一般会利用阵列基板中的栅极层同时加载两种信号(如Com信号和Gate信号)，且为了避免两种信号的引线发生重合，需要在栅极绝缘层上开设添加跳线膜层的栅极过孔；同时，为了使漏极和像素电极连接，实现漏极给像素电极充电，还会在钝化层上开设漏极过孔，使像素电极通过漏极过孔与漏极相连；且在制作阵列基板的过程中，栅极过孔和漏极过孔是通过刻蚀工艺通过一次构图工艺完成开设。
但是，由于钝化层的厚度与栅极绝缘层的厚度不同，因此，当漏极过孔中钝化层的绝缘材料被刻蚀完后，栅极过孔中的栅极绝缘层材料还有残余。为了保证栅极过孔和漏极过孔内的绝缘材料被完全刻蚀，一般在刻蚀时通过过刻解决此问题；但是这样会使漏极和钝化层的接触界面上的绝缘材料出现过刻，而栅极过孔的跳线膜层和漏极过孔中的引线均为ITO膜，这种ITO膜对于过刻的容错能力比较差，当漏极和钝化层的接触界面上的绝缘材料出现过刻时，极易发生断裂，导致信号无法正常传输。
发明内容
本发明的目的在于提供一种阵列基板及其制造方法、显示装置，在源漏极和钝化层的接触界面上的绝缘材料出现过刻的情况下，解决信号无法正常传输的问题。
为了实现上述目的，本发明提供如下技术方案：
一种阵列基板，包括显示区域和非显示区域；所述非显示区域包括在衬底基板上间隔设置的第一层叠结构和第二层叠结构，所述第一层叠结构和所述第二层叠结构之间的间隙构成连接孔；所述第一层叠结构包括依次层叠设置在所述衬底基板上的第一金属层、第一栅极绝缘层以及第一钝化层；所述第二层叠结构包括依次层叠设置在所述衬底基板上的第二栅极绝缘层、第二金属层以及第二钝化层；其中，
所述第一钝化层上开设有贯穿所述第一钝化层和所述第一栅极绝缘层的第一过孔，所述第一过孔的孔壁上开有沿所述第一过孔高度方向的第一缺口，所述第一缺口的长度与所述第一过孔的高度相同；所述第二钝化层上开设有贯穿所述第二钝化层的第二过孔，所述第二过孔的孔壁上开有沿所述第二过孔高度方向的第二缺口，所述第二缺口的长度与所述第二过孔的高度相同；所述第一过孔通过所述第一缺口与所述连接孔连通，所述第二过孔通过所述第二缺口与所述连接孔连通，所述第一过孔、第二过孔以及连接孔形成非显示区域过孔；所述第一金属层、所述第二金属层通过设在所述第一过孔、所述连接孔和所述第二过孔内的导电膜相连。
优选的，所述第一金属层和所述第二金属层均与栅极相连；或，
所述第一金属层和所述第二金属层均与公共电极相连；或，
所述第一金属层和所述第二金属层均与源漏极相连。
优选的，所述导电膜与所述显示区域中像素电极的材料相同，且所述导电膜与所述像素电极相连。
优选的，所述第一栅极绝缘层和所述第一钝化层之间设有第一有源层，所述第二栅极绝缘层和所述第二金属层之间设有第二有源层。
本发明还提供的上述技术方案所述的阵列基板的制作方法，包括：
步骤S1：在衬底基板上形成第一层叠结构和第二层叠结构；其中，所述第一层叠结构包括依次层叠设置在所述衬底基板上的第一金属层、第一栅极绝缘层以及第一钝化层；所述第二层叠结构包括依次层叠设置在所述衬底基板上的第二栅极绝缘层、第二金属层以及第二钝化层；所述第一栅极绝缘层和第二栅极绝缘层相连，所述第一钝化层和所述第二钝化层相连形成钝化层；
步骤S2：在所述第一层叠结构和所述第二层叠结构之间形成间隙，使所述第一层叠结构和第二层叠结构之间的间隙构成连接孔，相连的所述第一栅极绝缘层和所述第二栅极绝缘层分离，相连的所述第一钝化层和所述第二钝化层分离；在所述第一钝化层上开设贯穿所述第一钝化层和所述第一栅极绝缘层的第一过孔，在所述第二钝化层上开设贯穿所述第二钝化层的第二过孔；其中，
所述第一过孔的孔壁上开有沿所述第一过孔高度方向的第一缺口，所述第一缺口的长度与所述第一过孔的高度相同；所述第二过孔的孔壁上开有沿所述第二过孔高度方向的第二缺口，所述第二缺口的长度与所述第二过孔的高度相同；所述第一过孔通过所述第一缺口与所述连接孔连通，所述第二过孔通过所述第二缺口与所述连接孔连通，所述第一过孔、所述第二过孔以及所述连接孔形成非显示区域过孔；
步骤S3：在所述第一过孔、所述连接孔和所述第二过孔内形成导电膜，使所述第一金属层、所述第二金属层通过所述导电膜相连。
优选的，所述步骤S1的具体过程为：
在衬底基板上形成位于非显示区域的第一金属层；
在所述第一金属层上形成位于非显示区域的第一栅极绝缘层，在所述衬底基板上形成位于非显示区域的第二栅极绝缘层；所述第一栅极绝缘层和所述第二栅极绝缘层连接在一起；
在所述第二栅极绝缘层上形成位于非显示区域的第二金属层，且所述第二金属层、所述第一栅极绝缘层以及所述第二栅极绝缘层形成裸露孔；
在所述第二金属层上、所述第一栅极绝缘层上以及所述裸露孔内形成位于非显示区域的钝化层；
所述步骤S2的具体过程为：在所述钝化层与所述第一栅极绝缘层对应的区域内开设第一过孔，所述第一过孔贯穿所述第一栅极绝缘层，以及所述钝化层与所述第一栅极绝缘层对应的区域；在所述钝化层与所述第二金属层对应的区域内开设第二过孔，所述第二过孔贯穿所述钝化层与所述第二金属层对应的区域；在所述钝化层与所述裸露孔对应的区域内开设连接孔，所述连接孔贯穿所述第二栅极绝缘层，以及所述钝化层与所述裸露孔对应的区域；所述连接孔分别与所述第一过孔和所述第二过孔相连通，使连接在一起的所述第一栅极绝缘层和所述第二栅极绝缘层分离，且在所述第一栅极绝缘层上得到第一钝化层，在所述第二金属层上得到第二钝化层。
优选的，所述导电膜的材料与像素电极的材料相同时，所述导电膜和像素电极通过一次构图工艺形成。
较佳的，所述第一金属层和所述第二金属层均与源漏极相连时，在非显示区域的所述第一过孔、所述连接孔和所述第二过孔中形成导电膜的过程为：在非显示区域的所述第一钝化层、所述第二钝化层，所述第一过孔、所述第二过孔以及所述连接孔中形成像素材料层，然后通过一次构图工艺在所述第一过孔、所述第二过孔以及所述连接孔中形成导电膜。
优选的，所述第一过孔、所述第二过孔、所述连接孔通过一次构图工艺形成；其中，
所述第一金属层和栅极的材料相同，且所述第一金属层和所述栅极通过一次构图工艺形成；所述第二金属层和源漏极材料相同，且所述源漏极、所述第二金属层以及所述裸露孔通过一次构图工艺形成。
优选的，还包括在所述第一栅极绝缘层上形成第一有源层，在所述第二栅极绝缘层上形成与所述第一有源层相连的第二有源层，所述第二金属层形成在所述第二有源层上，所述钝化层与所述第一栅极绝缘层对应的区域形成在所述第一有源层上，所述第一有源层、所述第二有源层、以及所述第二金属层形成所述裸露孔；所述连接孔分别与所述第一过孔和所述第二过孔相连通时，相连的所述第一有源层和所述第二有源层分离。
本发明提供的一种显示装置，包括上述技术方案所述的阵列基板。
与现有技术相比，本发明提供的阵列基板的非显示区域中，第一层叠结构中的第一钝化层上开设有第一过孔，第二层叠结构中的第二钝化层上开设有第二过孔，第一过孔的孔壁上还开有沿第一过孔高度方向的第一缺口，第一缺口的长度与第一过孔的高度相同，第二过孔的孔壁上开有沿第二过孔高度方向的第二缺口，第二缺口的长度与第二过孔的高度相同；因此，第一过孔和第二过孔实质上为半封闭的过孔，而且第一层叠结构和第二层叠结构之间的间隙还构成连接孔，同时第一过孔通过第一缺口与连接孔连通，第二过孔通过第二缺口与连接孔连通；这样连接孔和实质上为半封闭孔的第一过孔和第二过孔连通成一个封闭的非显示区域过孔；且由于第一过孔贯穿第一钝化层和第一栅极绝缘层使第一金属层裸露于第一过孔的底部，第二过孔贯穿第二钝化层使第二金属层裸露于第二过孔的底部，因此，当第一过孔、第二过孔与连接孔连通形成一个封闭式的非显示区域过孔时，只要在第一过孔、第二过孔以及连接孔中布置导电膜，第一金属层和第二金属层就能导通，即使第二金属层和第二钝化层的接触界面上的绝缘材料发生过刻现象，导致位于第二过孔的导电膜发生断裂，第二过孔底部的第二金属层也能够通过设在连接孔和第一过孔中的导电膜正常传输信号。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例提供的阵列基板中非显示区域的结构示意图；
图2为图1的俯视图；
图3为本发明实施例提供的阵列基板的制作方法中非显示区域的制作流程图；
图4为图3中步骤S1的具体流程图；
图5为图4中步骤S11得到的结构示意图；
图6为图1中步骤S12得到的结构示意图；
图7为图1中步骤S13得到的结构示意图；
图8为图3中步骤S2得到的结构示意图。
附图标记：
1-第一金属层， 2-第一栅极绝缘层；
3-第一钝化层， 4-衬底基板；
5-第二栅极绝缘层， 6-第二金属层；
7-第二钝化层， 8-导电膜；
9-非显示区域过孔， 90-连接孔；
91-第一过孔； 92-第二过孔；
10-裸露孔。
具体实施方式
为了进一步说明本发明实施例提供的阵列基板及其制造方法、显示装置，下面结合说明书附图进行详细描述。
请参阅图1，本发明实施例提供的阵列基板包括：显示区域和非显示区域；非显示区域包括设在衬底基板4上间隔设置的第一层叠结构和第二层叠结构；第一层叠结构和第二层叠结构之间的间隔构成如图2所示的连接孔90，第一层叠结构包括依次层叠设置在衬底基板4上的第一金属层1、第一栅极绝缘层2以及第一钝化层3；第二层叠结构包括依次层叠设置在衬底基板4上的第二栅极绝缘层5、第二金属层6以及第二钝化层7；第一金属层1设在衬底基板4上，第二栅极绝缘层5设在衬底基板4上；其中，
请参阅图2，第一钝化层3上开设有贯穿第一钝化层3和第一栅极绝缘层2的第一过孔91，第一过孔91的孔壁上开有沿第一过孔91高度方向的第一缺口，第一缺口的长度与第一过孔91的高度相同；第二钝化层7上开设有贯穿第二钝化层7的第二过孔92，第二过孔92的孔壁上开有沿第二过孔92高度方向的第二缺口，第二缺口的长度与第二过孔92的高度相同；第一过孔91通过第一缺口与连接孔90连通，第二过孔92通过第二缺口与连接孔90连通；第一过孔91、第二过孔92以及连接孔90形成非显示区域过孔9；第一金属层1、第二金属6通过设在第一过孔91、连接孔90和第二过孔92内的导电膜8相连。
当需要在电极上加载信号时，第一金属层1和第二金属层6同时通过导线与需要加载信号的电极相连，导电膜8与提供信号的电压源相连；这样电压源提供的信号就能通过导电膜8以及与导电膜8相连的第一金属层1和第二金属层6传输到需要加载信号的电极上。
通过上述阵列基板的非显示区域的信号传输过程可以看出，本实施例提供的阵列基板的非显示区域中，第一层叠结构中的第一钝化层3上开设有第一过孔91，第二层叠结构中的第二钝化层7上开设有第二过孔92，第一过孔91的孔壁上还开有沿第一过孔91高度方向的第一缺口，第一缺口的长度与第一过孔91的高度相同；第二过孔92的孔壁上开有沿第二过孔92高度方向的第二缺口，第二缺口的长度与第二过孔92的高度相同；因此，第一过孔91和第二过孔92实质上为半封闭的过孔，而且第一层叠结构和第二层叠结构之间的间隙构成连接孔90，同时第一过孔91通过第一缺口与连接孔90连通，第二过孔92通过第二缺口与连接孔90连通；这样连接孔90实质上为半封闭孔的第一过孔91和第二过孔92连接成一个封闭的非显示区域过孔9；且由于第一过孔91贯穿第一钝化层3和第一栅极绝缘层2，使第一金属层1裸露于第一过孔91的底部，第二过孔92贯穿第二钝化层7使第二金属层6裸露于第二过孔92的底部，因此，当第一过孔91、第二过孔92与连接孔90连通形成一个封闭式的非显示区域过孔9时，只要在第一过孔91、第二过孔92以及连接孔90中布置导电膜8，第一金属层1和第二金属层6就能导通，即使第二金属层6和第二钝化层7的接触界面上的绝缘材料发生过刻现象，导致位于第二过孔92的导电膜8发生断裂，第二过孔92底部的第二金属层6也能够通过设在连接孔90和第一过孔91中的导电膜8正常传输信号。
而且，第一金属层1和第二金属层6可以共同加载各种信号，如栅极信号、公共端信号或源漏极信号；当加载栅极信号时，第一金属层1和第二金属层6通过导电膜8与栅极相连，当加载公共端信号时，第一金属层1和第二金属层6通过导电膜8与公共电极相连，当加载源漏极信号时，第一金属层1和第二金属层6通过导电膜8与源漏极相连。
此外，为了传输信号，上述导电膜8的材料可以为任意导电性材料，如常见的金属材料、ITO(Indium Tin Oxide，氧化铟锡)材料；优选的，上述导电膜8的材料与像素电极的材料相同，这样在制备像素电极时，能够一并制备导电膜8，无需重新制作导电膜8，减少了工艺的复杂程度。另外，当第一金属层1和第二金属层6通过导电膜8与源漏极相连时，阵列基板的显示区域不用特别制作用于连接像素电极和源漏极的过孔，减少了在阵列基板上过孔的数目，使阵列基板的实际利用率提高。
需要说明的是，上述实施例提供的阵列基板的非显示区域中可以将原来去掉的有源层保留，保留的有源层包括设于第一栅极绝缘层2和第一钝化层3之间的第一有源层，第二有源层设于第二栅极绝缘层5和第二金属层6之间的第二有源层。
请参阅图1-3，本发明上述技术方案的阵列基板的制作方法包括以下步骤：
步骤S1：在衬底基板4上形成第一层叠结构和第二层叠结构；其中，第一层叠结构包括依次层叠设置在衬底基板4上的第一金属层1、第一栅极绝缘层2以及第一钝化层3；第二层叠结构包括依次层叠设置在衬底基板4上的第二栅极绝缘层5、第二金属层6以及第二钝化层7；第一栅极绝缘层2和第二栅极绝缘层5相连，第一钝化层3和第二钝化层7相连形成钝化层；
步骤S2：在第一层叠结构和第二层叠结构之间形成间隙，使第一层叠结构和第二层叠结构之间的间隙构成连接孔90，相连的第一栅极绝缘层2和第二栅极绝缘层5分离，相连的第一钝化层3和第二钝化层7分离；在第一钝化层3上开设贯穿第一钝化层3和第一栅极绝缘层2的第一过孔91，在第二钝化层7上开设贯穿第二钝化层7的第二过孔92；其中，
第一过孔91的孔壁上开有沿第一过孔91高度方向的第一缺口，第一缺口的长度与第一过孔91的高度相同；第二过孔92的孔壁上开有沿第二过孔92高度方向的第二缺口，第二缺口的长度与第二过孔92的高度相同；第一过孔91通过第一缺口与连接孔90连通，第二过孔92通过第二缺口与连接孔90连通，第一过孔91、第二过孔92以及连接孔90形成非显示区域过孔9；
步骤S3：在所述第一过孔91、连接孔90和第二过孔92内形成导电膜8，使第一金属层1、第二金属层6通过导电膜8相连。
本实施例提供的阵列基板制作方法与上述阵列基板的有益效果相同，在此不做赘述。
请参阅图4-7，上述步骤S1的具体过程包括以下步骤：
步骤S11：在衬底基板4上形成位于非显示区域的第一金属层1；
步骤S12：在第一金属层1上形成位于非显示区域的第一栅极绝缘层2，在衬底基板4上形成位于非显示区域的第二栅极绝缘层5；第一栅极绝缘层2和第二栅极绝缘层5连接在一起；
步骤S13：在第二栅极绝缘层5上形成位于非显示区域的第二金属层6，且第二金属层6、第一栅极绝缘层2以及第二栅极绝缘层5形成裸露孔10；
步骤S14：在第二金属层6上、第一栅极绝缘层2上以及裸露孔10内形成位于非显示区域的钝化层。
请参阅图2和图8，上述步骤S2的具体过程包括以下步骤：在钝化层与第一栅极绝缘层2对应的区域内开设第一过孔91，第一过孔91贯穿第一栅极绝缘层2，以及钝化层与第一栅极绝缘层2对应的区域；在钝化层与第二金属层6对应的区域内开设第二过孔92，第二过孔92贯穿钝化层与第二金属层6对应的区域；在钝化层与裸露孔10对应的区域内开设连接孔90，连接孔90贯穿第二栅极绝缘层5，以及钝化层与裸露孔10对应的区域，连接孔90分别与第一过孔91和第二过孔92相连通，使连接在一起的第一栅极绝缘层2和第二栅极绝缘层5分离，且在第一栅极绝缘层2上得到第一钝化层3，在第二金属层6上得到第二钝化层7。
上述提供的阵列基板制作方法中，通过在第二栅极绝缘层5上形成位于非显示区域的第二金属层6，且使第二金属层6、第一栅极绝缘层2以及第二栅极绝缘层5形成裸露孔10，而非显示区域的钝化层有一部分形成在裸漏孔中，因此，在钝化层与裸露孔10对应的区域内开设连接孔90时，可以采用与第一过孔91和第二过孔92同样的开设方法开设连接孔90；使第一过孔91、第二过孔92以及连接孔90一次完成开设；同时，由于第二金属层6、第一栅极绝缘层2以及第二栅极绝缘层5形成裸露孔10，因此，被连接孔90贯穿的第二栅极绝缘层5的上方没有第二金属层6的遮挡，使第一过孔91、第二过孔92以及连接孔90一次完成开设。
需要说明的是，上述实施例虽然只公开了阵列基板的非显示区域的制作方法，但是由于阵列基板的显示区域结构与常规制作方法相同。因此，即使没有公开阵列基板的显示区域制作方法，采用上述制作方法也是可以制作阵列基板的。
而且，一般来说，非显示区域的第一金属层1与显示区域的栅极一起制作，非显示区域的连接在一起的第一栅极绝缘层2和第二栅极绝缘层5与显示区域的栅极绝缘层一起制作；非显示区域的第二金属层6和显示区域的源漏极一起制作，非显示区域的导电膜8可以和显示区域的像素电极一起制作。
优选的，导电膜8的材料与像素电极的材料相同时，导电膜8和像素电极通过一次构图工艺形成；而且，第一金属层1和第二金属层6均与源漏极相连时，在非显示区域的第一过孔91、连接孔90和第二过孔92中形成导电膜8的过程为：在非显示区域的第一钝化层3、第二钝化层7、第一过孔91、第二过孔92以及连接孔90中形成像素材料层，然后通过一次构图工艺形成第一过孔91、第二过孔92以及连接孔90中的导电膜8。由于第一金属层1和第二金属层6均与源漏极相连，非显示区域中第一金属层1和第二金属层6通过导电膜8与信号提供电源相连，实现了像素电极和源漏极的相连，避免了在显示区域内开设用于像素电极和源漏极相连的过孔。
另外，为了方便操作，第一过孔91、第二过孔92、连接孔90通过一次构图工艺形成时，第一金属层1和栅极的材料相同，第一金属层1和栅极通过一次构图工艺形成；第二金属层6和源漏极材料相同，源漏极、第二金属层6以及裸露孔10通过一次构图工艺形成。由于材料相同，在一次构图时，可以采用相同条件的构图工艺，从而避免改变构图工艺条件所造成的时间浪费问题。
当非显示区域中还保留有有源层时，有源层的形成方法为：在第一栅极绝缘层2上形成第一有源层，在第二栅极绝缘层5上形成与第一有源层相连的第二有源层，第二金属层6形成在第二有源层上，钝化层与第一栅极绝缘层2对应的区域形成在第一有源层上，第一有源层、第二有源层、第一栅极绝缘层2、第二栅极绝缘层5、第二金属层6形成裸露孔10；当连接孔90分别与第一过孔91和第二过孔92相连通时，相连的第一有源层和第二有源层分离。
需要说明的是，上述一次构图工艺一般是通过掩膜版结合光刻工艺实现的，但不排除其他可实现的工艺。
本发明实施例提供的显示装置包括上述技术方案的阵列基板。
与现有技术相比，本实施例提供的显示装置的有益效果与上述阵列基板相同，此处不做赘述。
上述实施例提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框或导航仪等任何具有显示功能的产品或部件。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种阵列基板，其特征在于，包括显示区域和非显示区域；所述非显示区域包括在衬底基板上间隔设置的第一层叠结构和第二层叠结构，所述第一层叠结构和所述第二层叠结构之间的间隙构成连接孔；所述第一层叠结构包括依次层叠设置在所述衬底基板上的第一金属层、第一栅极绝缘层以及第一钝化层；所述第二层叠结构包括依次层叠设置在所述衬底基板上的第二栅极绝缘层、第二金属层以及第二钝化层；其中，
所述第一钝化层上开设有贯穿所述第一钝化层和所述第一栅极绝缘层的第一过孔，所述第一过孔的孔壁上开有沿所述第一过孔高度方向的第一缺口，所述第一缺口的长度与所述第一过孔的高度相同；所述第二钝化层上开设有贯穿所述第二钝化层的第二过孔，所述第二过孔的孔壁上开有沿所述第二过孔高度方向的第二缺口，所述第二缺口的长度与所述第二过孔的高度相同；所述第一过孔通过所述第一缺口与所述连接孔连通，所述第二过孔通过所述第二缺口与所述连接孔连通，所述第一过孔、第二过孔以及连接孔形成非显示区域过孔；所述第一金属层、所述第二金属通过设在所述第一过孔、所述连接孔和所述第二过孔内的导电膜相连。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一金属层和所述第二金属层均与栅极相连；或，
所述第一金属层和所述第二金属层均与公共电极相连；或，
所述第一金属层和所述第二金属层均与源漏极相连。
3.根据权利要求1所述的阵列基板，其特征在于：所述导电膜与所述显示区域中像素电极的材料相同，且所述导电膜与所述像素电极相连。
4.根据权利要求1所述的阵列基板，其特征在于：所述第一栅极绝缘层和所述第一钝化层之间设有第一有源层，所述第二栅极绝缘层和所述第二金属层之间设有第二有源层。
5.一种权利要求1或2所述的阵列基板的制作方法，其特征在于，包括：
步骤S1：在衬底基板上形成第一层叠结构和第二层叠结构；其中，所述第一层叠结构包括依次层叠设置在所述衬底基板上的第一金属层、第一栅极绝缘层以及第一钝化层；所述第二层叠结构包括依次层叠设置在所述衬底基板上的第二栅极绝缘层、第二金属层以及第二钝化层；所述第一栅极绝缘层和第二栅极绝缘层相连，所述第一钝化层和所述第二钝化层相连形成钝化层；
步骤S2：在所述第一层叠结构和所述第二层叠结构之间形成间隙，使所述第一层叠结构和第二层叠结构之间的间隙构成连接孔，相连的所述第一栅极绝缘层和所述第二栅极绝缘层分离，相连的所述第一钝化层和所述第二钝化层分离；在所述第一钝化层上开设贯穿所述第一钝化层和所述第一栅极绝缘层的第一过孔，在所述第二钝化层上开设贯穿所述第二钝化层的第二过孔；其中，
所述第一过孔的孔壁上开有沿所述第一过孔高度方向的第一缺口，所述第一缺口的长度与所述第一过孔的高度相同；所述第二过孔的孔壁上开有沿所述第二过孔高度方向的第二缺口，所述第二缺口的长度与所述第二过孔的高度相同；所述第一过孔通过所述第一缺口与所述连接孔连通，所述第二过孔通过所述第二缺口与所述连接孔连通，所述第一过孔、所述第二过孔以及所述连接孔形成非显示区域过孔；
步骤S3：在所述第一过孔、所述连接孔和所述第二过孔内形成导电膜，使所述第一金属层、所述第二金属层通过所述导电膜相连。
6.根据权利要求5所述的阵列基板的制作方法，其特征在于，所述步骤S1的具体过程为：
在衬底基板上形成位于非显示区域的第一金属层；
在所述第一金属层上形成位于非显示区域的第一栅极绝缘层，在所述衬底基板上形成位于非显示区域的第二栅极绝缘层；所述第一栅极绝缘层和所述第二栅极绝缘层连接在一起；
在所述第二栅极绝缘层上形成位于非显示区域的第二金属层，且所述第二金属层、所述第一栅极绝缘层以及所述第二栅极绝缘层形成裸露孔；
在所述第二金属层上、所述第一栅极绝缘层上以及所述裸露孔内形成位于非显示区域的钝化层；
所述步骤S2的具体过程为：在所述钝化层与所述第一栅极绝缘层对应的区域内开设第一过孔，所述第一过孔贯穿所述第一栅极绝缘层，以及所述钝化层与所述第一栅极绝缘层对应的区域；在所述钝化层与所述第二金属层对应的区域内开设第二过孔，所述第二过孔贯穿所述钝化层与所述第二金属层对应的区域；在所述钝化层与所述裸露孔对应的区域内开设连接孔，所述连接孔贯穿所述第二栅极绝缘层，以及所述钝化层与所述裸露孔对应的区域；所述连接孔分别与所述第一过孔和所述第二过孔相连通，使连接在一起的所述第一栅极绝缘层和所述第二栅极绝缘层分离，且在所述第一栅极绝缘层上得到第一钝化层，在所述第二金属层上得到第二钝化层。
7.根据权利要求5或6所述的阵列基板的制作方法，其特征在于，所述导电膜的材料与像素电极的材料相同时，所述导电膜和像素电极通过一次构图工艺形成；所述第一金属层和所述第二金属层均与源漏极相连时，在所述第一过孔、所述连接孔和所述第二过孔中形成导电膜的过程为：在所述第一钝化层、所述第二钝化层，所述第一过孔、所述第二过孔以及所述连接孔中形成像素材料层，然后通过一次构图工艺在所述第一过孔、所述第二过孔以及所述连接孔中形成导电膜。
8.根据权利要求5或6所述的阵列基板的制作方法，其特征在于，所述第一过孔、所述第二过孔、所述连接孔通过一次构图工艺形成；其中，
所述第一金属层和栅极的材料相同，且所述第一金属层和所述栅极通过一次构图工艺形成；所述第二金属层和源漏极材料相同，且所述源漏极、所述第二金属层以及所述裸露孔通过一次构图工艺形成。
9.根据权利要求6所述的阵列基板的制作方法，其特征在于：还包括在所述第一栅极绝缘层上形成第一有源层，在所述第二栅极绝缘层上形成与所述第一有源层相连的第二有源层，所述第二金属层形成在所述第二有源层上，所述钝化层与所述第一栅极绝缘层对应的区域形成在所述第一有源层上，所述第一有源层、所述第二有源层、以及所述第二金属层形成所述裸露孔；所述连接孔分别与所述第一过孔和所述第二过孔相连通时，相连的所述第一有源层和所述第二有源层分离。
10.一种显示装置，其特征在于，包括如权利要求1～4任一所述的阵列基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510395718.XA CN105097834B (zh) | 2015-07-06 | 2015-07-06 | 一种阵列基板及其制造方法、显示装置 |
| US15/098,466 US9679924B2 (en) | 2015-07-06 | 2016-04-14 | Array substrate and manufacturing method thereof, display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510395718.XA CN105097834B (zh) | 2015-07-06 | 2015-07-06 | 一种阵列基板及其制造方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105097834A CN105097834A (zh) | 2015-11-25 |
| CN105097834B true CN105097834B (zh) | 2017-10-17 |
Family
ID=54577899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510395718.XA Active CN105097834B (zh) | 2015-07-06 | 2015-07-06 | 一种阵列基板及其制造方法、显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9679924B2 (zh) |
| CN (1) | CN105097834B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107170757B (zh) * | 2017-05-25 | 2019-09-24 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制作方法 |
| CN112185985B (zh) * | 2020-09-30 | 2024-03-19 | 合肥维信诺科技有限公司 | 阵列基板、阵列基板制作方法及掩膜版 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102280436A (zh) * | 2010-06-09 | 2011-12-14 | 北京京东方光电科技有限公司 | 薄膜金属层接线结构及其制造方法和阵列基板 |
| CN104681565A (zh) * | 2013-11-29 | 2015-06-03 | 乐金显示有限公司 | 阵列基板及其制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01274451A (ja) * | 1988-04-26 | 1989-11-02 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
| CN101459181A (zh) * | 2007-12-14 | 2009-06-17 | 群康科技(深圳)有限公司 | 薄膜晶体管基板与液晶显示装置 |
| WO2013073619A1 (ja) * | 2011-11-18 | 2013-05-23 | シャープ株式会社 | 半導体装置、表示装置、ならびに半導体装置の製造方法 |
-
2015
- 2015-07-06 CN CN201510395718.XA patent/CN105097834B/zh active Active
-
2016
- 2016-04-14 US US15/098,466 patent/US9679924B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102280436A (zh) * | 2010-06-09 | 2011-12-14 | 北京京东方光电科技有限公司 | 薄膜金属层接线结构及其制造方法和阵列基板 |
| CN104681565A (zh) * | 2013-11-29 | 2015-06-03 | 乐金显示有限公司 | 阵列基板及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9679924B2 (en) | 2017-06-13 |
| US20170012058A1 (en) | 2017-01-12 |
| CN105097834A (zh) | 2015-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104716144B (zh) | 阵列基板及其制作方法、显示装置 | |
| TW460731B (en) | Electrode structure and production method of wide viewing angle LCD | |
| TWI281746B (en) | Liquid crystal display and method of manufacturing the same | |
| CN105226068B (zh) | 一种双面显示基板及其制备方法和显示装置 | |
| CN108428705A (zh) | 一种阵列基板及其制备方法、显示面板、显示装置 | |
| CN104638017B (zh) | 薄膜晶体管、像素结构及其制作方法、阵列基板、显示装置 | |
| CN106409845A (zh) | 开关元件及其制备方法、阵列基板以及显示装置 | |
| CN106876416A (zh) | 静电放电单元、阵列基板和显示面板 | |
| CN102929060B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN102956713A (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN104637958B (zh) | 阵列基板及显示装置 | |
| WO2017140058A1 (zh) | 阵列基板及其制作方法、显示面板及显示装置 | |
| TW200941106A (en) | System for displaying images and fabrication method thereof | |
| CN106783896A (zh) | 一种阵列基板、显示面板和显示装置 | |
| CN106898617A (zh) | 基板及其制备方法、显示面板和显示装置 | |
| CN103309105A (zh) | 阵列基板及其制备方法、显示装置 | |
| CN107154406A (zh) | 显示基板及其制作方法和显示装置 | |
| CN106020544B (zh) | 一种触控显示面板及其制作方法、触控显示装置 | |
| CN106373967B (zh) | 阵列基板及其制备方法、显示装置 | |
| TW201007311A (en) | Pixel structure and method for repairing the same | |
| CN105097834B (zh) | 一种阵列基板及其制造方法、显示装置 | |
| CN103915451A (zh) | 一种阵列基板及其制造方法、显示装置 | |
| CN104201178B (zh) | 阵列基板及其制备方法、显示装置 | |
| CN103972243B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN206301792U (zh) | 阵列基板以及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |