JP2007334297A - 液晶表示装置及びその製造方法 - Google Patents

Abstract

【課題】補助容量を形成する領域での短絡が少なく、かつ補助容量が大きく、クロストー
クやフリッカ等の表示不良を良好に抑えることができる小画素面積もしくは高精細化され
た液晶表示装置及びその製造方法を提供すること。
【解決手段】本発明の液晶表示装置は、透明基板１１上に設けられた複数の信号線１７、
走査線１６、補助容量線１８と、ＴＦＴと、ＴＦＴのドレイン電極Ｄに電気的に接続され
た画素電極２０とを備えた液晶表示装置１０において、補助容量線１８はＭｏ層で被覆さ
れたＡｌ−Ｎｄ合金層より形成され、それぞれの画素領域は、補助容量線１８の補助容量
下側電極１８ａを除いて第１絶縁膜２５及び第１絶縁膜２５よりも厚さが薄い第２絶縁膜
２６により被覆されているとともに、補助容量下側電極１８ａは第２絶縁膜２６により被
覆され、補助容量下側電極１８ａの第２絶縁膜２６の表面には補助容量上側電極１８ｂが
設けられていることを特徴とする。
【選択図】 図２

Description

本発明は液晶表示装置及びその製造方法に関し、特に補助容量形成領域での短絡が少な
く、画素ごとの開口率を減少させることなく補助容量を増大させることができ、比較的小
さな画素面積ないしは高精細化に好適な液晶表示装置及びその製造方法に関する。

近年、情報通信機器のみならず一般の電気機器においても液晶表示装置が多く利用され
ている。液晶表示装置は、表面に電極等が形成された一対のガラス等からなる基板と、こ
の一対の基板間に形成された液晶層と、からなり、基板上の電極に電圧が印加されること
により、液晶分子を再配列することで光の透過率を可変して種々の映像を表示するもので
ある。

このような液晶表示装置は、その表面にマトリクス状に走査線及び信号線を形成し、こ
の両配線により囲まれた領域に液晶駆動用のスイッチング素子である薄膜トランジスタ（
Thin Film Transistor ：ＴＦＴ）、液晶に電圧を印加する表示電極及び信号を保持する
ための補助容量を形成する補助容量線が形成されたアレイ基板と、表面に赤（Ｒ）、緑（
Ｇ）、青（Ｂ）等のカラーフィルタ及び共通電極等が形成されたカラーフィルタ基板とか
らなり、両基板間に液晶が封入された構成を備えている。

アレイ基板に形成される補助容量線は、信号線から供給される信号の電荷を一定期間保
持する補助容量を形成するために設けられるものであり、一般的にはこの補助容量線とＴ
ＦＴのドレイン電極ないしは画素電極の一部を電極とし、ＴＦＴのゲート電極を覆うゲー
ト絶縁膜を誘電体としてコンデンサを形成することにより設けられている。なお、この補
助容量線は一般的にアルミニウム、モリブデンあるいはクロムなどの遮光性導電部材から
形成されている。

ところで、この補助容量は、液晶表示装置のクロストークあるいはフリッカを防止する
観点から、容量を多くする必要があるが、近年の技術革新に伴って液晶表示装置の小型化
・高精細化が進展したことにより個々の画素サイズが小さくなったため、画素ごとの開口
率を考慮すると補助容量を多くとるために補助容量線自体を太くすることは現実的に困難
である。

上記のような問題点を解決するものとして、下記特許文献１に開示された液晶表示装置
のアレイ基板７０を図８を用いて説明する。なお、図８（ａ）はアレイ基板の平面図、図
８（ｂ）は図８（ａ）のＸ−Ｘ断面図である。この液晶表示装置のアレイ基板７０は、透
明な絶縁基板７１上にアルミニウム、クロム、モリブデン、窒化クロム、窒化モリブデン
またはこれらの合金などの導電物質からなる走査線７２、補助容量線７３及び長方形の補
助容量パターン７４が形成されている。走査線７２は薄膜トランジスタＴＦＴのゲート電
極Ｇに接続されており、補助容量パターン７４は補助容量線７３に接続されている。

絶縁基板７１上には窒化硅素または酸化硅素のような絶縁物質からなる厚さ２５００〜
４５００Åのゲート絶縁膜７５が走査線７２、補助容量線７３及び補助容量パターン７４
を覆っている。ゲート絶縁膜７５上にはゲート電極Ｇと重なり、非晶質シリコンなどから
なる半導体パターン７６が形成されている。半導体パターン７６の一部とゲート絶縁膜７
５上には導電物質からなる信号線７７及び補助容量用導電パターン７８が形成されている
。信号線７７は縦方向に延びており、ＴＦＴのソース電極Ｓを兼ねている。

補助容量用導電パターン７８はこのような信号線７７と同一層に島形状で形成されてお
り、ゲート絶縁膜７５を介してその下部に位置する補助容量パターン７４と重なって補助
容量を形成する。この時、補助容量用導電パターン７８は後述する画素電極７９と電気的
に接続されている。

そして、このような信号線７７、補助容量用導電パターン７８及び半導体パターン７６
を窒化硅素または酸化硅素のような絶縁物質からなる２０００〜４５００Å厚さの保護絶
縁膜８０が覆っている。保護絶縁膜８０にはドレイン電極Ｄの上部にコンタクトホール８
１が形成されており、補助容量用導電パターン７８の上部に開口８２が設けられている。
そして、保護絶縁膜８０上には画素電極７９が形成され、コンタクトホール８１を介して
画素電極７９とドレイン電極Ｄとが電気的に接続されているとともに、開口８２を介して
補助容量用導電パターン７８と画素電極７９とが接続され、結果として補助容量用導電パ
ターン７８とドレイン電極Ｄとが画素電極７９を介して電気的に接続される。この画素電
極７９はＩＴＯ（Indium Tin Oxide）またはＩＺＯ（Indium Zinc Oxide）のような透明
導電物質で形成されている。

このような従来技術において、画素電極７９は、補助容量線７３及び補助容量用導電パ
ターン７８と重なるが、補助容量線７３とは保護絶縁膜８０及びゲート絶縁膜７５を間に
置いて補助容量を形成し、また、画素電極７９は補助容量用導電パターン７８に電気的に
接続されているが、補助容量用導電パターン７８は補助容量パターン７４とゲート絶縁膜
７５を隔てて他の補助容量を形成する。この場合、補助容量用導電パターン７８と補助容
量パターン７４の間に介在しているゲート絶縁膜７５の厚さが薄いために、補助容量パタ
ーン７４が画素電極７９と重なって補助容量を形成する場合に比べて同一の重畳面積を有
しても更に大きい静電容量を確保することができる。従って、下記特許文献１に開示され
ている液晶表示装置においては、補助容量パターン７４及び補助容量線７３の面積を広げ
なくても静電容量を増加させることができるので、静電容量対比開口率を向上させること
ができるというものである。

しかしながら、下記特許文献１に開示された液晶表示装置のアレイ基板７０においては
、静電容量（補助容量）が、補助容量用導電パターン７８と補助容量パターン７４とを電
極とし、その間に設けられているゲート絶縁膜７５を誘電体としており、このゲート絶縁
膜７５の厚さは薄いとされているが、それでもゲート絶縁膜７５の厚さは２５００〜４５
００Åともあるため、クロストークあるいはフリッカ等の表示不良を抑制するのに十分な
補助容量を確保するためには、やはり遮光性の導電物質からなる補助容量パターン７４の
面積を大きくせざるを得ない。すなわち、下記特許文献１に開示された液晶表示装置のア
レイ基板７０において、補助容量を大きくするにはゲート絶縁膜７５の厚さを薄くするこ
とによっても可能であるが、ゲート絶縁膜７５の厚さそのものをより薄くするとゲート絶
縁膜７５によって覆われるゲート電極Ｇ及び走査線７２と他の部材との間の電気的絶縁性
を保つことが困難となる。

上記のような問題点を解決するものとして、下記特許文献２に開示された液晶表示装置
９０のアレイ基板を図９及び図１０を用いて説明する。なお、図９は下記特許文献２に開
示されているアレイ基板の数画素分の平面図であり、図１０（ａ）〜図１０（ｇ）は図９
のアレイ基板の製造工程を順に示す部分断面図である。まず、ガラス板からなる絶縁性基
板９１上にＩＴＯ（Indium Tin Oxide）からなる補助容量線９２をパターン形成する。次
に、ゲート金属膜９３を形成しパターニングする（図１０（ａ））。

更に、プラズマＣＶＤ等によって、ＳｉＮ_ＸあるいはＳｉＯ_Ｘからなる絶縁膜９４、活
性層としての例えばａ−Ｓｉからなる非晶質半導体膜９５、更に、不純物をドープした例
えばｎ^＋ａ−Ｓｉ膜からなるオーミックコンタクト用半導体膜９６を連続して形成する（
図１０（ｂ））。このとき、絶縁膜の膜厚Ａは、ドレイン・ゲート、ソース・ゲート間の
ショートが発生しないように充分厚く、例えばＸ＝４０００Åに設定する。

次に、オーミックコンタクト用半導体膜９６と非晶質半導体膜９５とを同一のレジスト
でパターンにエッチングする（図１０（ｃ））。そして、補助容量線９２と、後工程で形
成される表示用透明電極９７とが重なる部分を開口パターン（図９の破線部分）として残
したレジスト（図１０には図示せず）をコートし、絶縁膜９４用のエッチャントにより、
補助容量用絶縁膜として所望の膜厚Ｙ＝２０００Åにまで薄くなるようにエッチングする
（図１０（ｄ））。

次に、ＩＴＯからなる表示用透明電極９７を形成パターニングする（図１０（ｅ））。
更にドレイン、及びソース用金属膜９８を形成パターニングし（図１０（ｆ））、ＴＦＴ
のチャネル部に残されたオーミックコンタクト用半導体膜９６をエッチング除去すると液
晶表示装置用アレイ基板が完成する（図１０（ｇ））。このような構成により得られたア
レイ基板を液晶物質を介して共通電極基板に対向配置することにより液晶表示装置９０が
得られる。

このような従来技術においては、補助容量線９２及び画素電極９７がコンデンサの電極
に相当し、補助容量線９２と画素電極９７との間に存在する絶縁膜９４がコンデンサの誘
電体に相当するが、ゲート電極９３上の絶縁膜９４の厚さＸ＝４０００Åであるのに対し
補助容量線９２上の絶縁膜の厚さＹ＝２０００Åとなされているから、ドレイン・ゲート
、ソース・ゲート間のショートは発生し難くなっているとともに、補助容量線９２の面積
を広くしなくても必要な補助容量を確保できるという効果を奏するものである。
特表２００５−５０６５７５号公報（図８、図９、段落［００６９］〜［００８５］） 特許第２５８４２９０号公報（特許請求の範囲、２頁４欄３０行〜３頁５欄１７行、図１、図２） 特開２００１−１３５２０号公報

上記特許文献２に開示されている液晶表示装置のアレイ基板９０においては、補助容量
線の表面のゲート絶縁膜の厚さのみをエッチングによって部分的に薄くしている。そして
このようにすることにより、ゲート絶縁膜によって覆われるゲート電極及び走査線と他の
部材との間の電気的絶縁性を保ったまま、補助容量を増大させるようにしている。しかし
、補助容量線のゲート絶縁膜の厚さを部分的に薄くして所望の厚さを得るためのエッチン
グ量の制御が難しい。また、液晶表示装置毎の補助容量線のゲート絶縁膜の膜厚均一性を
維持することが困難であった。

一方、発明者は、上記特許文献２に開示されている補助容量形成手段の構成及び製造方
法の膜厚均一性の問題点を解決すべく、次の方法を見出している。まず一旦補助容量線上
に所定厚さの絶縁膜を形成する。その後、この補助容量線の補助容量形成領域となる補助
容量下側電極の上の絶縁膜をエッチングして除去する。そしてその後に最初に設けた絶縁
膜よりも厚さが薄い別の絶縁膜を形成する。これにより、ゲート絶縁膜として必要な所定
の膜厚を維持したまま、補助容量下側電極の上に、厚さが薄くしかも膜厚が均一な絶縁膜
を形成することができる。しかしながら一方で、この方法によると、補助容量下側電極と
対向する補助容量上側電極との間の短絡が認められ、直ちには採用し難かった。

なお、特許文献３においても、一旦補助容量下側電極線上に所定厚さの絶縁膜を形成し
た後、補助容量下側電極の絶縁膜をエッチングして除去し、その後に別の絶縁膜を形成し
ている。しかしながら特許文献３においても、補助容量下側電極と対向する補助容量上側
電極との間に短絡が生じるものと思われる。

発明者等は、上述のようにして薄い絶縁膜を介する補助容量下側電極と補助容量上側電
極との間の短絡の原因について種々検討を重ねた。

その結果、この短絡原因として、液晶表示装置の製造工程における各種高温の熱処理工
程に起因するものであることに気付いた。

１つには、補助容量線としてＡｌを用いた際に、製造工程における各種高温の熱処理工
程で、Ａｌに圧縮する方向の応力が生じる場合がある。そしてこの応力によってＡｌの表
面にヒロックと称される微細な突起が生じることがある。この突起が、補助容量線の表面
に設けられた薄い絶縁膜を突き破って成長することで、補助容量線と補助容量上側電極と
の間に直接短絡が生じたり、補助容量線と補助容量上側電極との間の耐電圧が非常に小さ
くなって最終的に短絡に繋がったりする。

また、補助容量線としてＡｌないしＡｌ合金を用いた際に、製造工程における各種高温
の熱処理工程で、ＡｌないしＡｌ合金に膨張する方向の応力が生じることがある。そして
この応力によって、ＡｌないしＡｌ合金にボイド（凹部ないし空洞）が発生することがあ
る。特に図１１に示すようなＡｌないしＡｌ合金の表面に凹部が発生した場合、補助容量
下側電極の表面に設けられた絶縁膜は極めて薄いため、表面の凹部の形状を倣ったまま絶
縁膜にも凹部が生じてしまう。そしてこの絶縁膜の表面に補助容量上側電極が形成される
ため、この凹部の部分、特には角部において短絡に繋がってしまう。

そこで、発明者は、画素毎の補助容量を増大させるために、補助容量線上に絶縁膜を形
成した後、補助容量形成領域となる補助容量下側電極の絶縁膜を除去することで一旦窓部
を形成し、その後にこの窓部を覆うように絶縁膜を形成する構成の液晶表示装置において
、補助容量線の構成や製造工程を見直すことにより、補助容量下側電極と補助容量上側電
極との間の短絡を大幅に減少させることができることを見出し、本発明を完成するに至っ
たのである。

すなわち、本発明の目的は、補助容量形成領域での短絡が少なく、画素ごとの開口率を
低下させることなく、小画素面積もしくは高精細化した画素であっても大きな補助容量を
確保でき、クロストークやフリッカ等の表示不良を抑制することができる液晶表示装置及
びその製造方法を提供することにある。

本発明の目的を達成するため、本発明の液晶表装置は、透明基板上にマトリクス状に配
置された複数の信号線及び複数の走査線と、前記信号線及び前記走査線により区画された
領域からなる画素領域と、前記走査線と平行に設けられ、前記画素領域のそれぞれに補助
容量電極部を備えた複数の補助容量線と、前記画素領域のそれぞれに設けられた薄膜トラ
ンジスタと、前記薄膜トランジスタのドレイン電極と電気的に接続する画素電極と、を備
えた液晶表示装置であって、前記補助容量電極部は、Ｍｏ層で被覆されたＡｌ層又はＡｌ
合金層により形成され、前記画素領域では、第１絶縁膜が少なくとも前記補助容量電極部
の一部を除いて被覆されており、第２絶縁膜が前記補助容量電極部を覆って前記第１絶縁
膜の表面に被覆されており、補助容量上側電極が前記補助容量電極部の前記第２絶縁膜の
表面に設けられていることを特徴とする。

また本発明は、上記の液晶表示装置において、前記第１絶縁膜及び第２絶縁膜の合計厚
さは２５００〜５５００Åであり、前記第２絶縁膜の厚さは５００〜１５００Åであるこ
とを特徴とする。

また本発明は、上記の液晶表示装置において、前記補助容量上側電極は前記ドレイン電
極を前記補助容量電極部の前記第２絶縁膜上に延在させることにより形成されたものであ
ることを特徴とする。

また本発明は、上記の液晶表示装置において、前記補助容量電極部は、窒化硅素又はＭ
ｏ層の上に、Ａｌ層又はＡｌ合金層が形成され、その上をＭｏ層で被覆していることを特
徴とする。

また本発明の液晶表示装置は、透明基板上にマトリクス状に配置された複数の信号線及
び複数の走査線と、前記信号線及び前記走査線により区画された領域からなる画素領域と
、前記走査線と平行に設けられ、前記画素領域のそれぞれに補助容量電極部を備えた複数
の補助容量線と、前記画素領域のそれぞれに設けられた薄膜トランジスタと、前記薄膜ト
ランジスタのドレイン電極と電気的に接続する画素電極と、を備えた液晶表示装置であっ
て、前記補助容量電極部は、Ｍｏ層で被覆されたＡｌ層又はＡｌ合金層により形成され、
前記画素領域では、前記補助容量電極部に窓部を有する第１絶縁膜が被覆されており、前
記窓部を覆って前記第１絶縁膜の表面に第２絶縁膜が被覆されており、前記補助容量電極
部の前記第２絶縁膜の表面に補助容量上側電極が設けられており、前記窓部は、前記第１
絶縁膜をプラズマエッチング法により除去されたものであることを特徴とする。

また本発明の液晶表示装置の製造方法は、透明基板上にマトリクス状に配置された複数
の信号線及び複数の走査線と、前記信号線及び前記走査線により区画された領域からなる
画素領域と、前記走査線と平行に設けられ、前記画素領域のそれぞれに補助容量電極部を
備えた複数の補助容量線と、前記画素領域のそれぞれに設けられた薄膜トランジスタと、
前記薄膜トランジスタのドレイン電極と電気的に接続する画素電極と、を備えた液晶表示
装置の製造方法であって、前記透明基板上に、Ｍｏ層で被覆されたＡｌ層又はＡｌ合金層
によって、前記薄膜トランジスタのゲート電極と、前記ゲート電極に連なる前記走査線と
、前記補助容量線と、を形成する工程と、前記透明基板の表面全体を覆うように第１絶縁
膜を形成する工程と、前記補助容量電極部に存在する前記第１絶縁膜をプラズマエッチン
グ法により除去する工程と、前記透明基板の表面全体を覆うように、第２絶縁膜を形成す
る工程と、前記第２絶縁膜の表面にゲート電極の上部を被覆するように半導体層を形成す
る工程と、前記第２絶縁膜の表面に、前記薄膜トランジスタのソース電極と、前記ソース
電極に連なる前記信号線と、前記薄膜トランジスタのドレイン電極と、前記補助容量電極
部上に位置する補助容量上側電極と、を形成する工程と、前記画素領域のそれぞれに前記
画素電極を形成する工程と、
を含むことを特徴とする。

また本発明は、上記の液晶表示装置の製造方法であって、前記第１絶縁膜及び前記第２
絶縁膜を合わせた厚さを２５００〜５５００Åとし、前記第２絶縁膜の厚さを５００〜１
５００Åとしたことを特徴とする。

また本発明は、上記の液晶表示装置の製造方法であって、前記薄膜トランジスタのドレ
イン電極を前記補助容量電極部の前記第２絶縁膜上に延在させることにより前記補助容量
上側電極を形成したことを特徴とする。

本発明は上記構成を備えることによって、以下に示すような優れた効果を奏する。
すなわち本発明の液晶表示装置によれば、補助容量の誘電体層を第２絶縁膜で形成しつつ
、ゲート絶縁膜を第１絶縁膜と第２絶縁膜で形成しているので、ゲート絶縁膜としての機
能を十分確保し、なおかつ補助容量の面積を大きくすることなく大きな補助容量を確保で
きる。したがって、開口率を向上させ、クロストークやフリッカ等の表示不良を抑制する
ことができる液晶表示装置が得られる。

すなわち、ゲート絶縁膜は本来層間の絶縁性を保つ目的で透明基板全体にわたって均一
の厚さに設けられる。特にゲート電極上ではＴＦＴの特性および性能を維持するためにゲ
ート絶縁膜の厚さを従来から採用されている厚さよりも薄くすることは困難である。しか
しながら、ゲート絶縁膜として機能する第１絶縁膜及び第２絶縁膜の両者を合わせた厚さ
より補助容量線の補助容量電極部に設けられた第２絶縁膜の厚さを薄く形成することで、
ゲート絶縁膜全体の厚さを薄くすることなく補助容量電極部上の絶縁膜のみを薄膜にでき
る。したがって、他の構成に何ら悪影響を与えることもなく、補助容量を確保できる。こ
の場合、第１絶縁膜及び第２絶縁膜形成材料としては、窒化硅素、酸化硅素、酸化アルミ
ニウム等を使用することができ、両者とも同じ原料としてもあるいは異なる原料としても
よいが、第２絶縁膜としては絶縁性の観点から窒化硅素からなることがより好ましい。

また、補助容量電極部はＭｏ層で被覆されたＡｌ層又はＡｌ合金層により形成されてい
るため、液晶表示装置の製造工程において各種の高温の熱処理が行われることがあっても
、Ａｌ層であればヒロックやボイドが生じ難く、またＡｌ合金層であれば特にボイドが生
じ難くなる。したがって補助容量を構成する絶縁膜の厚さが薄い場合において、補助容量
の下側電極と上側電極との間で短絡を起こすことが少なくなる。

また、本発明の液晶表示装置によれば、ゲート絶縁膜として機能する第１絶縁膜及び第
２絶縁膜の両者を合わせた厚さを２５００〜５５００Åとするとともに、補助容量の第２
絶縁膜は５００〜１５００Åとしている。したがって、ゲート絶縁膜として機能する第１
絶縁膜及び第２絶縁膜は従来から採用されている絶縁性を損なわない程度の膜厚が保たれ
ているとともに、補助容量を大きくすることができる。なお、第１絶縁膜及び第２絶縁膜
の両者を合わせた厚さとしてはより好ましくは２８００Å以上とし、第２絶縁膜の厚さは
より好ましくは１０００Å前後とする。

また、本発明の液晶表示装置によれば、ドレイン電極を延在させることにより補助容量
上側電極を形成できるため、ドレイン電極と補助容量上側電極とを別々に作成する必要が
なく、製造工程を増やすことなく簡単に補助容量上側電極を作製することができるように
なる。

また、本発明の液晶表示装置によれば、前記補助容量電極部の下に形成された窒化硅素
又はＭｏ層が透明基板との間で応力緩和する働きをなすので、Ａｌ層又はＡｌ合金層に加
わる熱負荷を抑制することができる。

更に、本発明の液晶表示装置によれば、補助容量電極部に形成された第1絶縁膜の窓部
をプラズマエッチング法により形成している。したがって、反応性イオンエッチングで窓
部を形成する場合と異なり、Ｍｏ層が残した状態でエッチングすることができる。これに
より、Ａｌ層又はＡｌ合金層へのヒロック、ボイドの発生を抑えることができる。

更に、本発明の液晶表示装置の製造方法によれば、上記効果を奏する液晶表示装置を容
易に製造することができる。

以下、図面を参照して本発明の最良の実施形態を説明する。但し、以下に示す実施形態
は、本発明の技術思想を具体化するための液晶表示装置及びその製造方法を例示するもの
である。したがって、本発明をこの液晶表示装置及びその製造方法に特定することを意図
するものではない。特許請求の範囲に含まれるその他の実施形態のものも等しく適応し得
るものである。

図１は、本発明の実施例に係る液晶表示装置のカラーフィルタ基板を透視して表したア
レイ基板の一画素に相当する部分の拡大平面図である。図２は、図１のＡ−Ａ断面図であ
る。図３（ａ）〜図３（ｆ）は、図１のアレイ基板製造工程のうち補助容量上側電極形成
時までの工程を示す断面図である。図４（ａ）〜図４（ｄ）は、同じく補助容量上側電極
形成後の工程を示す断面図である。なお、図３（ａ）〜図３（ｆ）及び図４（ａ）〜図４
（ｄ）はいずれも図１のＡ−Ａ断面に対応する位置の状態を示す。

本実施例の液晶表示装置１０は、アレイ基板１３とカラーフィルタ基板１４からなる一
対の基板と液晶層１５からなる。アレイ基板１３は、ガラス等からなる透明基板１１上に
各種配線等が形成されている。カラーフィルタ基板１４は、透明基板１２上にカラーフィ
ルタ等が形成されている。液晶層１５は、アレイ基板１３とカラーフィルタ基板の表面外
周部をシール材（図示省略）により貼り合わせ、その内部に封入されている。

アレイ基板１３には、走査線１６と、信号線１７と、補助容量線１８と、ＴＦＴと、画
素電極２０とが設けられている。複数本の走査線１６と信号線１７とは、マトリクス状に
形成されている。補助容量線１８は、隣り合う走査線１６同士の間に、走査線１６と平行
に設けられている。ＴＦＴは、ソース電極Ｓ、ゲート電極Ｇ、ドレイン電極Ｄ、及び半導
体層１９からなる。画素電極２０は、走査線１６と信号線１７とで囲まれた画素領域を覆
うように設けられている。この画素電極２０は、ＩＴＯ（Indium Tin Oxide）ないしはＩ
ＺＯ（Indium Zinc Oxide）等からなる透明導電材料で設けられている。なお、ＴＦＴの
半導体層１９としては通常アモルファスシリコン（ａ−Ｓｉ）が用いられているが、ポリ
シリコン（ｐ−Ｓｉ）を用いる場合もある。

カラーフィルタ基板１４には、ブラックマトリクス２１、カラーフィルタ２２、共通電
極２３が設けられている。ブラックマトリクス２１は、アレイ基板１３の画素領域に合わ
せてマトリクス状に設けられている。カラーフィルタ２２は、このブラックマトリクス２
１により囲まれた領域に設けられる赤（Ｒ）、緑（Ｇ）、青（Ｂ）等の色材からなる。共
通電極２３は、カラーフィルタ２２を覆うように設けられている。ただし、本発明はこれ
に限定されることない。横電界方式の場合には共通電極がない場合がる。また、白黒表示
であればカラーフィルタがない場合がある。更には、色補完型のカラー表示の場合であれ
ば、三原色ではなく、もっと多くの種類の色でカラーフィルタを構成する場合がある。

次に上述の液晶表示装置のアレイ基板１３の製造工程を図３及び図４を参照しながら説
明する。先ず、図３（ａ）に示すように、透明基板１１上に所定厚のＡｌ合金層２４_１と
、所定厚のＭｏ層２４_２との複層構造からなる導電物質層２４を成膜する。なお、Ａｌ合
金層２４_１としては、Ａｌ−ＮｄやＡｌ−Ｔａなどがある。特にＡｌ−ＮｄやＡｌ−Ｔａ
は、ボイドは発生するが、ヒロックが生じ難いので、Ａｌ合金層としてこれらを用いると
よい。そして、図３（ｂ）に示すように、周知のフォトリソグラフィー法を用いてパター
ニングする。このパターニングにより、導電物質層２４の一部をエッチングして除去する
。そして横方向に伸びる複数本の走査線１６、この走査線１６に連なるゲート電極Ｇ及び
これら複数本の走査線１６の間にそれぞれ補助容量線１８を形成する。なお、図３（ｂ）
においては、１つの画素領域における、走査線１６から伸びるゲート電極Ｇと、補助容量
線１８の一部を幅広とすることにより補助容量電極部として形成された補助容量下側電極
１８ａとが示されている。

次に、図３（ｃ）に示すように、前記工程によって走査線１６と補助容量線１８が形成
された透明基板１１を真空装置内で高温、例えば２５０℃〜３５０℃に加熱し、常法に従
ってプラズマＣＶＤ（Chemical Vapor Deposition）法等により表面に所定厚さ（例えば
３０００Å）の窒化硅素からなる第１絶縁膜２５を形成する。

次いで、図３（ｄ）に示すように、それぞれの画素領域毎の補助容量下側電極１８ａ上
に存在する第１絶縁膜２５を、ドライエッチング法の一つであるプラズマエッチング法（
Plasma Etching）により除去する。補助容量下側電極１８ａ上の第１絶縁膜２５を除去す
ることにより窓部２７を形成する。なお補助容量下側電極１８ａ上の第１絶縁膜２５が、
例えば補助容量下側電極１８ａの端部周辺に一部残っていてもよい。

ドライエッチング法としては、プラズマエッチング法の他に反応性イオンエッチング法
(Reactive Ion Etching)が知られている。

通常、絶縁膜をエッチングする場合には、反応性イオンエッチング法がとられている。
これは反応性イオンエッチング法が強い異方性を有しているため第１絶縁膜２５をエッチ
ングする際に、その上のレジストも徐々に削られながらエッチングが進行していく。その
ため第１絶縁膜２５に図５（ａ）に示したようなテーパが形成される。このように第１絶
縁膜２５の上面と側面とによって形成される角（破線の丸の部分）が鈍角となるテーパで
あると、この上に導電膜層などを形成しても、第１絶縁膜２５の上面と側面とによって形
成される角で、窓部２７上の第２絶縁膜２６、補助容量上側電極１８ｂに切れが生じ難く
なる。

しかし、反応性イオンエッチング法を採用すると、図５（ａ）に示すように、窓部２７
を形成する際に存在している第１絶縁膜２５だけでなく、Ｍｏ層１８ａ_２も除去されてし
まう。したがって本発明のような、補助容量を増大させるため、まず補助容量下側電極１
８ａの上の第１絶縁膜２５を除去して窓部２７を形成し、この窓部２７を第２絶縁膜２６
で覆い、その上に補助容量上側電極１８ｂを形成する構成をとる液晶表示装置においては
、採用することができない。

そこで、プラズマエッチング法を用いている。プラズマエッチング法は等方性を有する
ため、図５（ｂ）に示すように、第１絶縁膜２５の上面と側面とによって形成される角（
破線の丸の部分）が略垂直な状態となる。したがって、この上に導電膜層などを形成する
と、この第１絶縁膜層２５の上面と側面とによって形成される角によって、導電膜層に切
れが生じやすくなる。

しかし、本発明のような補助容量を増大させるため、まず補助容量下側電極１８ａの上
の第１絶縁膜２５を除去して窓部２７を形成し、この窓部２７を第２絶縁膜２６で覆い、
その上に補助容量上側電極１８ｂを形成する構成をとる液晶表示装置においては、第１絶
縁膜２５の上面と側面とによって形成される角が、その上に形成される第２絶縁膜２６で
覆われる。そして第２絶縁膜２６で覆われた上に補助容量上側電極１８ｂが形成されるの
で、第１絶縁膜層２５の上面と側面とによって形成される角によって、補助容量上側電極
１８ｂには切れが生じ難くなる。

更には、このプラズマエッチング法を用いると、第１絶縁膜２５を除去する際にＭｏ層
１８ａ_２を残すことができる。そしてこの除去されずに残ったＭｏ層１８ａ_２によって、
補助容量下側電極１８ａを構成するＡｌ合金層１８ａ_１に対する熱負荷を減少させること
がでる。これにより、Ａｌ合金層１８ａ_１にボイド（凹部、空洞）が生じることを大幅に
減少させることができる。なおＡｌ合金層１８ａ_１自体は、ボイドに比べヒロック（微細
な突起）が生じ難いが、この構成により、ヒロック自体の発生をより減少させることがで
きる。またＡｌ合金層１８ａ_１ではなく、Ａｌを用いている場合には、ボイドだけでなく
、ヒロック（微細な突起）の発生も大幅に減少させることができる。また、Ｍｏ層１８ａ
_２があれば、Ａｌ合金層１８ａ_１に生じていたボイドやヒロックを覆うこともできる。

その後、図３（ｅ）に示すように、透明基板１１の表面全体にプラズマＣＶＤ法等によ
り第２絶縁膜２６を形成する。第２絶縁膜２６は、第１絶縁膜２５よりも薄い所定厚さ（
例えば１０００Å）の窒化硅素からなる。このとき、それぞれの画素領域では、補助容量
下側電極１８ａの領域を除いて、第１絶縁膜２５及び第２絶縁膜２６により被覆されてい
る。また、それぞれの画素領域では、補助容量下側電極１８ａの領域が第２絶縁膜２６に
より被覆される。このうち第１絶縁膜２５及び第２絶縁膜２６の両者がゲート絶縁膜とし
て機能するが、補助容量下側電極１８ａ上の第２絶縁膜２６は補助容量形成用誘電体とし
て機能する。

なお、第１絶縁膜２５と第２絶縁膜２６の両者を合わせた厚さは、ＴＦＴのゲート電極
Ｇ部分で静電気により絶縁破壊を起こさないようにするため、従来から普通に採用されて
いる２５００〜５５００Åとするとよい。また、第２絶縁膜２６の厚さは短絡を起こさな
い限り薄い方が好ましく、５００〜１５００Åとするとよい。第２絶縁膜２６の厚さが５
００Å未満であると補助容量下側電極１８ａと補助容量上側電極１８ｂとの間の短絡が多
くなるので好ましくない。また、第２絶縁膜２６の厚さが１５００Åを越えると補助容量
が小さくなるので好ましくない。

更に、第２絶縁膜２６の表面全体に、例えばａ−Ｓｉ層及びｎ^＋ａ−Ｓｉ層からなる半
導体膜を所定の厚さ（例えばａ−Ｓｉ層１３００Å及びｎ^＋ａ−Ｓｉ層３００Å）に形成
する。そして、その後、ＴＦＴのゲート電極Ｇ上の第２絶縁膜２６の表面に半導体層１９
が残るように半導体膜を反応性イオンエッチング法により除去する。

次いで、図１及び図３（ｆ）に示すように、信号線１７、ソース電極Ｓ、ドレイン電極
Ｄ、補助容量上側電極１８ｂをパターニングする。複数の信号線１７は走査線１６に直交
する方向に延びている。ソース電極Ｓは信号線１７から延設されて半導体層１９に接続す
る。補助容量上側電極１８ｂは補助容量下側電極１８ａの上の第２絶縁膜２６の表面に位
置している。ドレイン電極Ｄは一端が半導体層１９に接続する。なお、ここでは補助容量
上側電極１８ｂとドレイン電極Ｄを一体に形成した例を示している。ただし補助容量上側
電極１８ｂとドレイン電極Ｄを、別々に設けてもよい。

更に、図４（ａ）に示すように、これらの各種配線を覆うように透明基板１１上にパッ
シベーション膜２８を成膜する。パッシベーション膜２８は表面の安定化のための無機絶
縁性材料（例えば窒化硅素）からなる。続いて、図４（ｂ）に示すように、アレイ基板１
３の表面を平坦化するために層間絶縁膜２９を形成する。次の工程で補助容量上側電極１
８ｂ上に位置するパッシベーション膜２８にコンタクホール３０を形成するために、コン
タクトホール３０に対応する箇所の層間絶縁膜２９は取り除かれる。この層間絶縁膜２９
はポリイミド等の有機絶縁材料からなる。

その後、図４（ｃ）に示すように、補助容量上側電極１８ｂ上に位置するパッシベーシ
ョン膜２８にコンタクトホール３０をエッチングにより形成する。なお、このコンタクト
ホール３０を形成する位置は、補助容量上側電極１８ｂ上に限らない。しかしながら、コ
ンタクトホール３０が形成された部分は液晶表示装置１０としてカラーフィルタ基板１４
と貼り合わせた際にその基板間距離、すなわちセルギャップが他の部分と異なるので、表
示品質のバラつきが生じる恐れがある。したがって、好ましくは遮光性材料である補助容
量上側電極１８ｂ上に設けた方がよい。このような構成とすると、もともと開口率に寄与
しない補助容量上側電極１８ｂの上にコンタクトホール３０を設けることになるので、開
口率を減少させることがない。

そして、図４（ｄ）に示すように、走査線１６及び信号線１７によって囲まれた１画素
領域ごとに例えばＩＴＯからなる画素電極２０を形成する。このとき、光漏れを防止する
ために、好ましくは画素電極２０の一部が走査線１６及び信号線１７上に位置し、かつ隣
接する画素電極２０同士が非接続状態となるように設ける。以上の工程によりアレイ基板
１３が製造される。

上述した製造方法によって形成されたアレイ基板１３の補助容量は、補助容量線１８の
補助容量下側電極１８ａ及び補助容量上側電極１８ｂがコンデンサの電極に相当し、補助
容量下側電極１８ａ及び補助容量上側電極１８ｂの間に配置された第２絶縁膜２６がコン
デンサの誘電体に相当する。しかもこの第２絶縁膜２６からなる誘電体の厚さは、従来か
ら使用されているゲート絶縁膜の厚さ２５００〜４５００Åよりも大幅に薄い５００〜１
５００Åとすることができる。したがって、補助容量線１８の補助容量下側電極１８ａの
面積を大きくしなくても補助容量を飛躍的に増大させることができる。また、ゲート電極
Ｇ及び走査線１６は第１絶縁膜２５と第２絶縁膜２６の積層体からなるゲート絶縁膜によ
って覆われているので、絶縁性及び耐絶縁破壊性は十分に確保される。

以上述べたように、本発明の液晶表示装置によれば、遮光性材料からなる補助容量線１
８の補助容量下側電極１８ａの面積を大きくすることなく補助容量を増大させることがで
きる。したがって、画素ごとの開口率を低下させることなく、クロストーク及びフリッカ
等の表示不良を抑えることができる。また、補助容量を増大させるためまず補助容量下側
電極１８ａの上の第１絶縁膜２５を除去して窓部２７を形成し、この窓部２７を第２絶縁
膜２６で覆い、その上に補助容量上側電極１８ｂを形成する構成となる液晶表示装置にお
いて、補助容量下側電極１８ａと補助容量上側電極１８ｂとの間で生じる短絡を大幅に低
減することができる。

なお、本発明においては、画素電極２０と層間絶縁層２９との間ないしは画素電極２０
の表面に光反射材料からなる反射板を設けると、半透過型ないしは反射型の液晶表示装置
とすることもできる。すなわち、半透過型の液晶表示装置とする場合には平面視で反射板
をＴＦＴ及び補助容量線１８の補助容量形成領域１８ａに重複する領域に反射板を設けれ
ばよい。また、反射型の液晶表示装置とする場合には画素電極と重なる領域に反射板を設
ければよい。この場合、反射板を設ける層間絶縁層２９の表面に微細な凹凸を形成してお
くと、反射部の視野角が広くなるので好ましい。

なお、上述の実施例では、第１絶縁膜２５と第２絶縁膜２６をともに窒化硅素からなる
ものとした例を示した。しかし、両者共に酸化硅素ないしは酸化アルミニウムからなるも
のとすることができる。更には、第１絶縁膜２５及び第２絶縁膜２６の何れか１方を酸化
硅素として他方を窒化硅素とすることもできる。ただし、絶縁性の点からすると第２絶縁
膜２６は窒化硅素がよい。

次に、本発明の別の実施例について説明する。図６（ａ）〜図６（ｆ）は、実施例２に
おけるアレイ基板製造工程のうち補助容量上側電極形成時までの工程を示す断面図である
。また図７（ａ）〜図７（ｄ）は同じく補助容量上側電極形成後の工程を示す断面図であ
る。なお、図６（ａ）〜図６（ｆ）及び図７（ａ）〜図７（ｄ）はいずれも図１のＡ−Ａ
断面と同様の位置について示している。また実施例１と同じものを示す場合には、実施例
１と同じ符号を付しており、その詳細な説明を省略する。

先ず、図６（ａ）に示すように、透明基板１１上に例えば窒化硅素層４４_１、Ａｌ合金
層４４_２、Ｍｏ層４４_３の３層構造からなる導電物質層４４を成膜する。そして、図６（
ｂ）に示すように、周知のフォトリソグラフィー法を用いてパターニングする。このパタ
ーニングにより、導電物質層４４の一部をエッチングして除去する。そして横方向に伸び
る複数本の走査線１６、この走査線１６に連なるゲート電極Ｇ及びこれら複数本の走査線
１６の間にそれぞれ補助容量線１８を形成する。なお、図６（ｂ）においては、１つの画
素領域における、走査線１６から伸びるゲート電極Ｇと、補助容量線１８の一部を幅広と
することにより形成された窒化硅素層からなる応力緩和層４８ａ_１、Ａｌ合金層４８ａ_２
及びＭｏ層４８ａ_３の３層構造からなる補助容量下側電極４８ａとが示されている。この
場合応力緩和層４８ａ_１をＭｏ層から形成してもよい。そしてこの応力緩和層４８ａ_１と
は、製造工程における各種の高温熱処理の際に、Ａｌ合金層４８ａ_２及びＭｏ層４８ａ_３
に加わる熱負荷を抑制するものである。Ａｌ合金層４８ａ_２及びＭｏ層４８ａ_３に生じる
圧縮応力は、Ａｌ合金層４８ａ_２及びＭｏ層４８ａ_３の下層に設けられた応力緩和層４８
ａ_１によって緩和され、Ａｌ合金層４８ａ_２にボイドが発生し難くなる。

次に、図６（ｃ）に示すように、前記工程によって走査線１６と補助容量線１８が形成
された透明基板１１を真空装置内で高温、例えば２５０℃〜３５０℃に加熱し、常法に従
ってプラズマＣＶＤ（Chemical Vapor Deposition）法等により表面に所定厚さ（例えば
３０００Å）の窒化硅素からなる第１絶縁膜２５を形成する。

次いで、図６（ｄ）に示すように、それぞれの画素領域毎の補助容量下側電極４８ａ上
に存在する第１絶縁膜２５を、プラズマエッチング法により除去する。補助容量下側電極
４８ａ上の第１絶縁膜２５を除去することにより窓部２７を形成する。この理由としては
、実施例１で述べたのと同様な理由である。

その後、図６（ｅ）に示すように、透明基板１１の表面全体にプラズマＣＶＤ法等によ
り第２絶縁膜２６を形成する。第２絶縁膜２６は、第１絶縁膜２５よりも薄い所定厚さ（
例えば１０００Å）の窒化硅素からなる。このとき、それぞれの画素領域では、補助容量
下側電極４８ａの領域を除いて、第１絶縁膜２５及び第２絶縁膜２６により被覆されてい
る。また、それぞれの画素領域では、補助容量下側電極４８ａの領域が第２絶縁膜２６に
より被覆される。このうち第１絶縁膜２５及び第２絶縁膜２６の両者がゲート絶縁膜とし
て機能するが、補助容量下側電極４８ａ上の第２絶縁膜２６は補助容量形成用誘電体とし
て機能する。

なお、第１絶縁膜２５と第２絶縁膜２６の両者を合わせた厚さは、ＴＦＴのゲート電極
Ｇ部分で静電気により絶縁破壊を起こさないようにするため、従来から普通に採用されて
いる２５００〜５５００Åとするとよい。また、第２絶縁膜２６の厚さは短絡を起こさな
い限り薄い方が好ましく、５００〜１５００Åとするとよい。第２絶縁膜２６の厚さが５
００Å未満であると補助容量下側電極４８ａと補助容量上側電極１８ｂとの間の短絡が多
くなるので好ましくない。また、第２絶縁膜２６の厚さが１５００Åを越えると補助容量
が小さくなるので好ましくない。

更に、第２絶縁膜２６の表面全体に、例えばａ−Ｓｉ層及びｎ^＋ａ−Ｓｉ層からなる半
導体膜を所定の厚さ（例えばａ−Ｓｉ層１３００Å及びｎ^＋ａ−Ｓｉ層３００Å）に形成
する。そして、その後、ＴＦＴのゲート電極Ｇ上の第２絶縁膜２６の表面に半導体層１９
が残るように半導体膜を反応性イオンエッチング法により除去する。

次いで、透明基板１１上にＡｌ合金層及びＭｏ層の複数構造からなる導電物質層を成膜
した後、図６（ｆ）に示すように、信号線１７、ソース電極Ｓ、ドレイン電極Ｄ、補助容
量上側電極１８ｂをパターニングする。複数の信号線１７は走査線１６に直交する方向に
延びている。ソース電極Ｓは信号線１７から延設されて半導体層１９に接続する。補助容
量上側電極１８ｂは補助容量下側電極４８ａの上の第２絶縁膜２６の表面に位置している
。ドレイン電極Ｄは一端が半導体層１９に接続する。なお、ここでは補助容量上側電極１
８ｂとドレイン電極Ｄを一体に形成した例を示している。ただし補助容量上側電極１８ｂ
とドレイン電極Ｄを、別々に設けてもよい。

更に、図７（ａ）に示すように、これらの各種配線を覆うように透明基板１１上にパッ
シベーション膜２８を成膜する。パッシベーション膜２８は表面の安定化のための無機絶
縁性材料（例えば窒化硅素）からなる。続いて、図７（ｂ）に示すように、アレイ基板１
３の表面を平坦化するために層間絶縁膜２９を形成する。層間絶縁膜２９はポリイミド等
の有機絶縁材料からなる。その後、図７（ｃ）に示すように、補助容量上側電極４８ｂ上
に位置するパッシベーション膜２８にコンタクトホール３０をエッチングにより形成する
。なお、このコンタクトホール３０を形成する位置は、補助容量上側電極４８ｂ上に限ら
ない。しかしながら、コンタクトホール３０が形成された部分は液晶表示装置１０として
カラーフィルタ基板１４と貼り合わせた際にその基板間距離、すなわちセルギャップが他
の部分と異なるので、表示品質のバラつきが生じる恐れがある。したがって、好ましくは
遮光性材料である補助容量上側電極４８ｂ上に設けた方がよい。このような構成とすると
、もともと開口率に寄与しない補助容量上側電極１８ｂの上にコンタクトホールを設ける
ので、開口率を減少させることがない。

そして、図７（ｄ）に示すように、走査線１６及び信号線１７によって囲まれた１画素
領域ごとに例えばＩＴＯからなる画素電極２０を形成する。このとき、光漏れを防止する
ために、好ましくは画素電極２０の一部が走査線１６及び信号線１７上に位置し、かつ隣
接する画素電極２０同士が非接続状態となるように設ける。以上の工程によりアレイ基板
１３が製造される。

上述した製造方法によって形成されたアレイ基板１３の補助容量は、補助容量線１８の
補助容量下側電極４８ａ及び補助容量上側電極１８ｂがコンデンサの電極に相当する。ま
た補助容量下側電極４８ａ及び補助容量上側電極１８ｂの間に配置された第２絶縁膜２６
がコンデンサの誘電体に相当する。このときこの第２絶縁膜２６からなる誘電体の厚さは
、従来から使用されているゲート絶縁膜の厚さ２５００〜４５００Åよりも大幅に薄い５
００〜１５００Åとすることができる。したがって補助容量下側電極４８ａの面積を大き
くしなくても補助容量を飛躍的に増大させることができる。また、ゲート電極Ｇ及び走査
線１６は第１絶縁膜２５と第２絶縁膜２６の積層体からなるゲート絶縁膜によって覆われ
ているので、絶縁性及び耐絶縁破壊性は十分に確保される。

また、Ａｌ合金層４８ａ_２の表面にはＭｏ層４８ａ_３が設けられており、更に、Ａｌ合
金層４８ａ_２と透明基板１１との間には応力緩和層４８ａ_１が存在しているので、Ａｌ合
金層４８ａ_２に加わる熱負荷及び熱応力が抑制される。そのため、Ａｌ合金層４８ａ_２に
ボイドが生じ難くなるとともにヒロックも生じ難くなる。そのため、補助容量下側電極４
８ａと補助容量上側電極１８ｂとの間の短絡が抑制されるので、信頼性の高い液晶表示装
置１０が得られる。

なお、この実施例では走査線１６やゲート電極Ｇないしは補助容量線１８として窒化硅
素層からなる応力緩和層４８ａ_１、Ａｌ合金層４８ａ_２及びＭｏ層４８ａ_３からなるのを
使用した例を示した。しかしながら、応力緩和層４８ａ_１としての窒化硅素層は良好な絶
縁物であるため、特に走査線１６やゲート電極Ｇないしは補助容量線１８のパターンに形
成する必要はなく、透明基板１１の表面全体に設けてもよい。ただし、窒化硅素層４８_１
をＭｏ層で形成した場合には、Ｍｏ層は導電性であるため、走査線１６やゲート電極Ｇな
いしは補助容量線１８のパターンに形成する必要がある。また、Ａｌ合金層４８ａ_２は、
必ずしもこれに限られるものではなく、走査線や補助容量線として普通に使用されている
Ａｌ層としてもよく、あるいは他のＡｌ合金層としてもよい。

以上述べたように、本発明の液晶表示装置１０によれば、補助容量線１８と補助容量上
側電極１８ｂとの間の短絡を抑制しながらも、遮光性材料からなる補助容量下側電極４８
ａの面積を大きくすることなく補助容量を増大させることができるので、画素ごとの開口
率を低下させることなく、クロストーク及びフリッカ等の表示不良を抑えることができる
。

実施例に係る液晶表示装置のカラーフィルタ基板を透視して表したアレイ基板の一画素分の拡大平面図である。 図１のＡ−Ａ断面図である。 図３（ａ）〜図３（ｆ）は図１のアレイ基板製造工程のうち補助容量上側電極形成時までの工程を示す断面図である。 図４（ａ）〜図４（ｄ）は図１のアレイ基板製造工程のうち補助容量上側電極形成後の工程を示す断面図である。 図５（ａ）は反応性イオンエッチング法を用いた場合のエッチング状態を示す断面図、図５（ｂ）はプラズマエッチング法も用いた場合のエッチング状態を示す断面図である。 第２の実施例における補助容量上側電極形成時までの工程を示す断面図である。 第２の実施例における補助容量上側電極形成後の工程を示す断面図である。 図８（ａ）は従来技術のアレイ基板平面図、図８（ｂ）は（ａ）のＸ−Ｘ断面図である。 別の従来技術のアレイ基板の平面図である。 図９のアレイ基板製造工程を示す断面図である。 Ａｌ又はＡｌ合金層に凹部が生じた場合の状態を示した模式断面図である。

符号の説明

１０：液晶表示装置、１３：アレイ基板、１４：カラーフィルタ基板、１６：走査線、
１７：信号線、１８：補助容量線、１８ａ：補助容量下側電極、１８ｂ：補助容量上側電
極、２５：第１絶縁膜、２６：第２絶縁膜、２７：窓部

Claims (8)

1. 透明基板上にマトリクス状に配置された複数の信号線及び複数の走査線と、
   前記信号線及び前記走査線により区画された領域からなる画素領域と、
   前記走査線と平行に設けられ、前記画素領域のそれぞれに補助容量電極部を備えた複数
   の補助容量線と、
   前記画素領域のそれぞれに設けられた薄膜トランジスタと、
   前記薄膜トランジスタのドレイン電極と電気的に接続する画素電極と、を備えた液晶表
   示装置であって、
   前記補助容量電極部は、Ｍｏ層で被覆されたＡｌ層又はＡｌ合金層により形成され、
   前記画素領域では、第１絶縁膜が少なくとも前記補助容量電極部の一部を除いて被覆さ
   れており、第２絶縁膜が前記補助容量電極部を覆って前記第１絶縁膜の表面に被覆されて
   おり、補助容量上側電極が前記補助容量電極部の前記第２絶縁膜の表面に設けられている
   ことを特徴とする液晶表示装置。
   
2. 前記第１絶縁膜及び第２絶縁膜の合計厚さは２５００〜５５００Åであり、前記第２絶
   縁膜の厚さは５００〜１５００Åであることを特徴とする請求項１に記載の液晶表示装置
   。
3. 前記補助容量上側電極は前記ドレイン電極を前記補助容量電極部の前記第２絶縁膜上に
   延在させることにより形成されたものであることを特徴とする請求項１に記載の液晶表示
   装置。
4. 前記補助容量電極部は、窒化硅素又はＭｏ層の上に、Ａｌ層又はＡｌ合金層が形成され
   、その上をＭｏ層で被覆していることを特徴とする請求項１に記載の液晶表示装置。
   
5. 
   透明基板上にマトリクス状に配置された複数の信号線及び複数の走査線と、
   前記信号線及び前記走査線により区画された領域からなる画素領域と、
   前記走査線と平行に設けられ、前記画素領域のそれぞれに補助容量電極部を備えた複数
   の補助容量線と、
   前記画素領域のそれぞれに設けられた薄膜トランジスタと、
   前記薄膜トランジスタのドレイン電極と電気的に接続する画素電極と、を備えた液晶表
   示装置であって、
   前記補助容量電極部は、Ｍｏ層で被覆されたＡｌ層又はＡｌ合金層により形成され、
   前記画素領域では、前記補助容量電極部に窓部を有する第１絶縁膜が被覆されており、
   前記窓部を覆って前記第１絶縁膜の表面に第２絶縁膜が被覆されており、前記補助容量電
   極部の前記第２絶縁膜の表面に補助容量上側電極が設けられており、
   前記窓部は、前記第１絶縁膜をプラズマエッチング法により除去されたものであること
   を特徴とする液晶表示装置。
   
6. 
   透明基板上にマトリクス状に配置された複数の信号線及び複数の走査線と、
   前記信号線及び前記走査線により区画された領域からなる画素領域と、
   前記走査線と平行に設けられ、前記画素領域のそれぞれに補助容量電極部を備えた複数
   の補助容量線と、
   前記画素領域のそれぞれに設けられた薄膜トランジスタと、
   
   前記薄膜トランジスタのドレイン電極と電気的に接続する画素電極と、を備えた液晶表
   示装置の製造方法であって、
   前記透明基板上に、Ｍｏ層で被覆されたＡｌ層又はＡｌ合金層によって、前記薄膜トラ
   ンジスタのゲート電極と、前記ゲート電極に連なる前記走査線と、前記補助容量線と、を
   形成する工程と、
   前記透明基板の表面全体を覆うように第１絶縁膜を形成する工程と、
   前記補助容量電極部に存在する前記第１絶縁膜をプラズマエッチング法により除去する
   工程と、
   前記透明基板の表面全体を覆うように、第２絶縁膜を形成する工程と、
   前記第２絶縁膜の表面にゲート電極の上部を被覆するように半導体層を形成する工程と
   、
   前記第２絶縁膜の表面に、前記薄膜トランジスタのソース電極と、前記ソース電極に連
   なる前記信号線と、前記薄膜トランジスタのドレイン電極と、前記補助容量電極部上に位
   置する補助容量上側電極と、を形成する工程と、
   前記画素領域のそれぞれに前記画素電極を形成する工程と、
   を含むことを特徴とする液晶表示装置の製造方法。
7. 前記第１絶縁膜及び前記第２絶縁膜を合わせた厚さを２５００〜５５００Åとし、前記
   第２絶縁膜の厚さを５００〜１５００Åとしたことを特徴とする請求項６に記載の液晶表
   示装置の製造方法。
8. 前記薄膜トランジスタのドレイン電極を前記補助容量電極部の前記第２絶縁膜上に延在
   させることにより前記補助容量上側電極を形成したことを特徴とする請求項６に記載の液
   晶表示装置の製造方法。

Images