KR20060128520A - 금속 배선 형성 방법, 이를 이용한 박막 트랜지스터 기판의제조 방법 및 그에 의해 제조된 박막 트랜지스터 기판 - Google Patents
금속 배선 형성 방법, 이를 이용한 박막 트랜지스터 기판의제조 방법 및 그에 의해 제조된 박막 트랜지스터 기판 Download PDFInfo
- Publication number
- KR20060128520A KR20060128520A KR1020050050027A KR20050050027A KR20060128520A KR 20060128520 A KR20060128520 A KR 20060128520A KR 1020050050027 A KR1020050050027 A KR 1020050050027A KR 20050050027 A KR20050050027 A KR 20050050027A KR 20060128520 A KR20060128520 A KR 20060128520A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive pattern
- conductive
- forming
- gate
- pattern
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 239000010409 thin film Substances 0.000 title claims description 31
- 229910052751 metal Inorganic materials 0.000 title abstract description 12
- 239000002184 metal Substances 0.000 title abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 18
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 8
- 239000010408 film Substances 0.000 claims description 37
- 239000004065 semiconductor Substances 0.000 claims description 22
- 238000002161 passivation Methods 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 10
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 7
- 229910052750 molybdenum Inorganic materials 0.000 claims description 7
- 239000011733 molybdenum Substances 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 230000001681 protective effect Effects 0.000 claims description 5
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 13
- 239000004411 aluminium Substances 0.000 abstract 1
- 230000003139 buffering effect Effects 0.000 abstract 1
- 238000003860 storage Methods 0.000 description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 239000011368 organic material Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 239000011651 chromium Substances 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000036211 photosensitivity Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
힐락 방지 구조를 갖는 금속 배선 형성 방법 및 이를 이용한 박막 트랜지스터 기판의 제조 방법 및 그에 의해 제조된 박막 트랜지스터 기판을 제공한다. 금속 배선 형성 방법은 절연 기판을 제공하는 단계, 절연 기판상에 제 1 도전층을 형성한 후, 제 1 도전층에 형성된 감광막 패턴을 식각 마스크로 제 1 도전층을 식각하여 그루브 형상을 포함하는 제 1 도전 패턴을 형성하는 단계 및 제 1 도전 패턴 상에 제 2 도전층을 형성한 후 패터닝하여 제 2 도전 패턴을 형성하는 단계를 포함한다.
액정 표시 장치, 알루미늄, 힐락, 슬릿
Description
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 레이아웃도이다.
도 2는 도 1의 박막 트랜지스터 기판을 II-II' 선을 따라 잘라 도시한 단면도이다.
도 3은 도 1 및 도 2에 도시한 실시예에 따른 박막 트랜지스터 기판을 제조하는 방법 중 중간 단계에서의 단면도이다.
도 4a 및 도 4b는 도 3의 IV-IV'선을 따라 자른 단면도이다.
도 5는 도 4b의 다음 단계에서의 레이아웃도이다.
도 6은 도 5의 VI-VI'선을 따라 자른 단면도이다.
도 7은 도 6의 다음 단계에서의 레이아웃도이다.
도 8은 도 7의 VIII-VIII'선을 따라 자른 단면도이다.
도 9는 도 8의 다음 단계에서의 레이아웃도이다.
도 10은 도 9의 X-X'선을 따라 자른 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
10: 기판 22, 24, 26: 게이트 배선
27, 28: 유지 전극 배선
22', 24', 26', 27', 28': 제 1 도전 패턴
22", 24", 26", 27", 28": 제 2 도전 패턴
30: 게이트 절연막 40: 반도체층
55, 56: 저항성 접촉층
62, 65, 66, 67, 68: 데이터 배선
본 발명은 금속 배선 형성 방법, 이를 이용한 박막 트랜지스터 기판의 제조 방법 및 그에 의해 제조된 박막 트랜지스터 기판에 관한 것으로, 보다 상세하게는 힐락 방지 구조를 갖는 금속 배선 형성 방법, 이를 이용한 박막 트랜지스터 기판의 제조 방법 및 그에 의해 제조된 박막 트랜지스터 기판에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 광의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 기판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이다. 박막 트랜지스터가 형성되어 있는 기판에는 박막 트랜지스터 외에도 주사 신호를 전달하는 게이트선 및 화상 신호를 전달하는 데이터선이 형성되어 있으며, 게이트선과 데이터선이 교차하여 정의되는 화소 영역에는 박막 트랜지스터와 전기적으로 연결되어 있는 화소 전극이 형성되어 있다.
액정 표시 장치가 대형화됨에 따라 신호 지연을 방지하기 위하여 저항이 낮은 물질로 게이트선, 데이터선 등의 배선을 형성하는 것이 요구된다. 따라서, 대면적 화면의 액정 표시 장치를 구현하기 위하여 알루미늄(Al)과 같은 저저항 금속 물질을 사용하여 게이트 배선을 형성한다.
그러나, 알루미늄(Al)은 열팽창 계수가 크기 때문에 열팽창 계수가 작은 물질 예를 들어, 유리 기판과 계면을 이루고 접속할 때, 열팽창의 차이에 의한 압축 응력(compressive stress)에 의해 힐락(hillock)이 발생한다.
힐락은 알루미늄(Al)의 표면에 발생하는 바늘 형상의 돌기를 말하고 이 돌기가 알루미늄(Al) 위에 적층된 절연막을 뚫고 나와 다른 도전층과 쇼트되거나 절연 불량을 일으키거나 할 위험이 있다.
본 발명이 이루고자 하는 기술적 과제는 힐락 방지 구조를 갖는 금속 배선의 형성 방법을 제공하고자 한다.
본 발명이 이루고자 하는 다른 기술적 과제는 힐락 방지 구조를 박막 트랜지스터 기판의 제조 방법을 제공하고자 한다.
본 발명이 이루고자 하는 다른 기술적 과제는 힐락 방지 구조를 갖는 박막 트랜지스터 기판을 제공하고자 한다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 금속 배선 형성 절연 기판을 제공하는 단계, 상기 절연 기판상에 제 1 도전층을 형성한 후, 상기 제 1 도전층에 형성된 감광막 패턴을 식각 마스크로 상기 제 1 도전층을 식각하여 그루브 형상을 포함하는 제 1 도전 패턴을 형성하는 단계 및 상기 제 1 도전 패턴 상에 제 2 도전층을 형성한 후 패터닝하여 제 2 도전 패턴을 형성하는 단계를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 제조 방법은 절연 기판을 제공하는 단계, 상기 절연 기판상에 제 1 도전층을 형성한 후, 상기 제 1 도전층에 형성된 감광막 패턴을 식각 마스크로 하여 상기 제 1 도전층을 식각하여 그루브 형상을 포함하는 게이트선의 제 1 도전 패턴을 형성하는 단계, 상기 제 1 도전 패턴 상에 제 2 도전층을 형성한 후 패터닝하여 게이트선의 제 2 도전 패턴을 형성하는 단계, 상기 게이트선을 덮는 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 상에 반도체층을 형성하는 단계, 상기 게이트 절연막 또는 반도체 패턴의 상에 데이터선 및 드레인 전극을 형성하는 단계 및 상기 기판 위에 보호막을 형성한 후 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 형성하는 단계를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 기판은 절연 기판상에 형성되어 있으며, 상부에 그루브 형상을 포함하는 제 1 도전 패턴 및 상기 제 1 도전 패턴 상에 형성된 제 2 도전 패턴을 포함하는 게이트선, 상기 게이트선을 덮는 게이트 절연막, 상기 게이트 절연막 상에 형성된 반도체층, 상기 게이트 절연막 또는 반도체층 상에 형성된 데이터선 및 드레인 전극, 상기 결과물 상에 형성된 보호막 및 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술 되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하, 첨부한 도면을 참고로 하여 본 발명의 일 실시예에 따른 박막 트랜지스터 기판을 설명한다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 레이아웃도이고, 도 2는 도 1의 박막 트랜지스터 기판을 II-II'선을 따라 잘라 도시한 단면도이다.
도 1 내지 도 2에 도시한 바와 같이, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판은 절연 기판(10) 위에 게이트 신호를 전달하는 복수의 게이트 배선이 형성되어 있다. 게이트 배선(22, 24, 26)은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선(22)으로 전달하는 게이트 패드(24) 및 게이트선(22)에 연결되어 돌기 형태로 형성된 박막 트랜지스터의 게이트 전극(26)을 포함한다.
또한, 절연 기판(10) 위에는 게이트선(22)과 평행하게 유지 전극 배선(27, 28)이 형성되어 있다. 유지 전극 배선(27, 28)은 화소 영역을 가로질러 가로 방향으로 뻗어 있는 유지 전극선(28) 및 유지 전극선(28)에 연결되며, 유지 전극선(28)에 비해 너비가 넓게 형성되어 있는 유지 전극(27)을 포함한다. 유지 전극(27)은 후술할 화소 전극(82)과 연결된 드레인 전극 확장부(67)와 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이룬다. 이와 같은 유지 전극 배선(27, 28)의 모양 및 배치 등은 다양한 형태로 변형될 수 있으며, 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성되지 않을 수도 있다.
게이트 배선(22, 24, 26), 유지 전극 배선(27, 28)은 절연 기판(10)과 접촉하여 형성되어 있는 제 1 도전 패턴(22', 24', 26', 27', 28')과 제 1 도전 패턴(22', 24', 26', 27', 28') 상에 형성되어 있는 제 2 도전 패턴(22", 24", 26", 27", 28")을 포함한다. 제 1 도전 패턴(22', 24', 26', 27', 28')은 상부에 그루브(groove) 형상을 포함하고, 제 2 도전 패턴(22", 24", 26", 27", 28")은 그루브 형상의 상부를 갖는 제 1 도전 패턴(22', 24', 26', 27', 28') 상에 형성되어 있다.
제 1 도전 패턴(22', 24', 26', 27', 28')은 예를 들어 알루미늄(Al)과 같은 금속 물질로 이루어질 수 있다. 알루미늄(Al)은 매우 낮은 저항을 갖지만, 그 반면 열팽창 계수가 크기 때문에 열팽창 계수가 작은 유리 등으로 이루어진 절연 기판과 계면을 이루고 접촉할 때, 열팽창의 차이에 의해 발생하는 압축 응력에 의해 힐락이 발생할 수 있다. 즉, 압축 응력을 받으면 알루미늄(Al)과 같은 강도가 약한 물질은 응력을 해소하기 위해 힐락을 발생시키게 되고, 힐락의 발생에 의해 응력은 감소하기 시작한다. 상기한 바와 같은 힐락을 방지하기 위해, 게이트 배선(22, 24, 26), 유지 전극 배선(27, 28)을 이루는 제 1 도전 패턴(22', 24', 26', 27', 28')을 그루브 형상을 포함하게 함으로써, 알루미늄으로 형성되어 있는 제 1 도전 패턴(22', 24', 26', 27', 28')에 발생하는 압축 응력을 분산시키는 효과가 있다. 또한, 제 1 도전 패턴(22', 24', 26', 27', 28')의 그루브 형상은 제 1 도전 패턴(22', 24', 26', 27', 28')에 가해지는 응력을 해소할 수 있는 완충 구역 역할을 할 수 있다. 또한, 그루브 형상을 포함하는 제 1 도전 패턴(22', 24', 26', 27', 28') 상에 제 2 도전 패턴(22", 24", 26", 27", 28")을 형성하여, 제 1 도전 패턴(22', 24', 26', 27', 28')의 그루브 사이를 매립하여 평탄화할 수 있다. 이러한 제 2 도전 패턴(22", 24", 26", 27", 28")은 제 1 도전 패턴(22', 24', 26', 27', 28')과 상이한 열팽창 계수를 갖고, 제 1 도전 패턴(22', 24', 26', 27', 28')의 압축 응력을 감소시킬 수 있는 금속 물질, 예를 들어 몰리브덴(Mo) 등을 포함할 수 있다. 따라서, 상기한 바와 같이 게이트 배선(22, 24, 26), 유지 전극 배선(27, 28)을 그루브 형상의 상부를 포함하는 갖는 제 1 도전 패턴(22', 24', 26', 27', 28') 및 제 1 도전 패턴 상에 형성된 제 2 도전 패턴(22", 24", 26", 27", 28")으로 구성함으로써 힐락 생성을 방지할 수 있다.
기판(10) 및, 게이트 배선(22, 24, 26) 및 유지 전극 배선(27, 28)의 위에는 질화 규소(SiNx) 등으로 이루어진 게이트 절연막(30)이 형성되어 있다.
게이트 전극(26)의 게이트 절연막(30) 상부에는 수소화 비정질 규소 또는 다결정 규소 등의 반도체로 이루어진 반도체층(40)이 섬 모양으로 형성되어 있으며, 반도체층(40)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑된 n+ 수소화 비정질 규소 등의 물질로 이루어진 저항성 접촉층(55, 56)이 각각 형성되어 있다. 반도체층(40)과 저항성 접촉층(55, 56)의 측벽은 테이퍼지도록 형성되어 이들 위에 형성되는 층이 잘 밀착될 수 있도록 형성되어 있다.
저항성 접촉층(55, 56) 및 게이트 절연막(30) 위에는 데이터 배선(62, 65, 66, 67, 68)이 형성되어 있다. 데이터 배선(62, 65, 66, 67, 68)은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62), 데이터선(62)의 분지이며 저항성 접촉층(55)의 상부까지 연장되어 있는 소오스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터 패드(68), 소오스 전극(65)과 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부(C)에 대하여 소오스 전극(65)의 반대쪽 저항성 접촉층(56) 상부에 형성되어 있 는 드레인 전극(66) 및 드레인 전극(66)으로부터 연장되어 유지 전극(27)과 중첩하는 넓은 면적의 드레인 전극 확장부(67)를 포함한다.
이러한 데이터 배선(62, 65, 66, 67, 68)은 은 계열 금속 또는 알루미늄 계열 금속 등으로 이루어진 도전막을 포함할 수 있으며, 이러한 도전막에 더하여 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금 등으로 이루어진 다른 도전막을 포함하는 다층막 구조로 형성할 수 있다.
소오스 전극(65)은 반도체층(40)과 적어도 일부분이 중첩되고, 드레인 전극(66)은 게이트 전극(26)을 중심으로 소오스 전극(65)과 대향하며 반도체층(40)과 적어도 일부분이 중첩된다. 여기서, 저항성 접촉층(55, 56)은 그 하부의 반도체층(40)과, 그 상부의 소오스 전극(65) 및 드레인 전극(66) 사이에 존재하며 접촉 저항을 낮추어 주는 역할을 한다.
드레인 전극 확장부(67)는 유지 전극(27)과 중첩되도록 형성되어, 유지 전극(27)과 게이트 절연막(30)을 사이에 두고 유지 용량이 형성된다. 유지 전극 배선(27, 28)을 형성하지 않을 경우 드레인 전극 확장부(27) 또한 형성하지 않는다.
기판 위에는 데이터 배선(62, 65, 66, 67, 68) 및 노출된 반도체층(40)을 덮도록 보호막(70)이 형성되어 있다. 보호막(70)은 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질 또는 무기 물질인 질화 규소 등으로 이루어질 수 있다.
여기서 보호막(70)을 유전율이 4.0 이하의 저유전율 유기 물질로 형성할 수 있으며, 이때는 무기 물질로 형성할 때보다 보호막(70)의 두께가 두껍게 형성되므 로 화소 전극(82)과 데이터 배선(62, 65, 66, 67, 68) 사이의 커플링 현상이 발생하지 않아 후술되는 화소 전극(82)의 가장 자리를 데이터선(62, 65, 66, 67, 68)과 중첩하여 화소의 개구율을 최대로 할 수 있다. 또한, 보호막(70)을 유기 물질로 형성하는 경우에는 소오스 전극(65)과 드레인 전극(66) 사이의 반도체층(40)이 드러난 부분에 보호막(70)의 유기 물질이 접촉하는 것을 방지하기 위하여, 유기막의 하부에 질화 규소(SiNx) 또는 산화 규소(SiO2)로 이루어진 절연막(미도시)이 추가로 형성될 수도 있다.
보호막(70)에는 드레인 전극 확장부(67) 및 데이터선 패드(68)를 각각 드러내는 컨택홀(77, 78)이 형성되어 있으며, 보호막(70)과 게이트 절연막(30)에는 게이트선 패드(24)를 드러내는 컨택홀(74)이 형성되어 있다. 보호막(70) 위에는 컨택홀(77)을 통하여 드레인 전극(66)과 전기적으로 연결되며 화소에 위치하는 화소 전극(82)이 형성되어 있다. 데이터 전압이 인가된 화소 전극(82)은 상부 표시판의 공통 전극과 함께 전기장을 생성함으로써 화소 전극(82)과 공통 전극 사이의 액정층의 액정 분자들의 배열을 결정한다.
또한, 보호막(70) 위에는 컨택홀(74, 78)을 통하여 각각 게이트 패드(24) 및 데이터 패드(68)와 연결되어 있는 보조 게이트 패드(84) 및 보조 데이터 패드(88)가 형성되어 있다. 화소 전극(82)과 보조 게이트 및 데이터 패드(86, 88)는 예를 들어 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명한 도전 물질로 이루어질 수 있다.
계속해서, 상기한 바와 같은 박막 트랜지스터 기판을 제조하기 위하여, 본 발명의 일 실시예에 따른 금속 배선 형성 방법 또는 이를 이용한 박막 트랜지스터 기판의 제조 방법을 도 3 내지 8b와 앞서의 도 1 및 도 2를 참고로 하여 상세히 설명한다.
도 3은 도 1 및 도 2에 도시한 실시예에 따른 박막 트랜지스터 기판을 제조하는 방법 중 중간 단계에서의 단면도이고, 도4a 및 도 4b는 도 3의 IV-IV'선을 따라 자른 단면도이고, 도 5는 도 4b의 다음 단계에서의 레이아웃도이고, 도 6은 도 5의 VI-VI'선을 따라 자른 단면도이고, 도 7은 도 6의 다음 단계에서의 레이아웃도이고, 도 8은 도 7의 VIII-VIII'선을 따라 자른 단면도이고, 도 9는 도 8의 다음 단계에서의 레이아웃도이고, 도 10는 도 9의 X-X'선을 따라 자른 단면도이다.
먼저, 도 3 및 도 4a에 도시한 바와 같이, 투명한 절연 기판(10) 위에 게이트 배선(22, 24, 26) 및 유지 전극 배선(27, 28)의 제 1 도전 패턴을 형성하기 위한 도전 물질, 예를 들어 알루미늄을 포함하는 제 1 도전층을 적층한다. 계속해서 제 1 도전층 상에 감광막을 적층한 후, 감광막 상에 마스크 패턴(미도시)을 정렬한다. 이때 마스크 패턴은 사진 식각 공정시 감광막의 일부분을 노광하기 위해 사용되는 광마스크로, 석영으로 이루어지고, 게이트 배선(22, 24, 26) 및 유지 전극 배선(27, 28) 등의 배선 영역에는 소정 간격의 슬릿이 형성되어 있고, 게이트 배선(22, 24, 26) 및 유지 전극 배선(27, 28) 이외의 영역에는 투과부가 형성되어 있다. 상기한 바와 같은 마스크를 사용하여 감광막을 게이트선(22, 24, 26) 및 유지 전극 배선(27, 28) 등의 배선 영역 이외의 부분은 모두 제거하고, 게이트 배선(22, 24, 26) 및 유지 전극 배선(27, 28) 등의 배선 영역 상에는 그루브 형상을 포함하도록 패터닝한다.
이후, 감광막 패턴을 식각 마스크로 하여, 제 1 도전층을 패터닝하여, 게이트선(22, 24, 26) 및 유지 전극 배선(27, 28) 등의 영역에 해당하는 모양으로 제 1 도전층을 패터닝 한 후, 계속해서 감광막 패턴의 그루브 형상을 갖도록 제 1 도전층을 패터닝하여 게이트선(22, 24, 26) 및 유지 전극 배선(27, 28) 등의 제 1 도전 패턴(22', 24', 26', 27', 28')을 형성한다. 상기한 바와 같이 제 1 도전 패턴(22', 24', 26', 27', 28')이 그루브 형상을 포함함으로써, 게이트 배선(22, 24, 26) 등이 알루미늄을 포함하고 있는 경우라도 그루브가 압축 응력을 분산시키고, 완충하는 역할을 하여 힐록 발생을 억제한다.
계속해서, 도 4b를 참조하면 제 1 도전 패턴(22', 24', 26', 27', 28')이 형성되어 있는 절연 기판(10) 위에 제 2 도전층을 형성한 후, 제 1 도전 패턴(22', 24', 26', 27', 28') 상에 형성되어 있는 이외의 부분에 대해서는 이를 제거하여, 제 1 도전 패턴(22', 24', 26', 27', 28') 상에 제 2 도전 패턴(22", 24", 26", 27", 28")을 형성한다. 이때, 제 2 도전 패턴(22", 24", 26", 27", 28")은 제 1 도전 패턴(22', 24', 26', 27', 28')의 그루브 사이를 매립하여 평탄화시키도록 형성될 수 있다. 제 2 도전 패턴(22", 24", 26", 27", 28")으로는 제 1 도전 패턴(22', 24', 26', 27', 28')을 구성하는 알루미늄과 상이한 열팽창 계수를 갖고, 제 1 도전 패턴(22', 24', 26', 27', 28')의 압축 응력을 감소시킬 수 있는 금속 물질이라면 특별히 한정되지 않지만, 예를 들어 몰리브덴(Mo)일 수 있다.
다음으로, 도 5 및 도 6에 도시한 바와 같이, 질화 규소 또는 산화 규소로 이루어진 게이트 절연막(30), 수소화 비정질 규소 등의 반도체와 인(P) 등의 n형 불순물이 고농도로 도핑되어 있는 비정질 규소를 화학 기상 증착법(Chemical Vapor Deposition, CVD)을 이용하여 각각 1,500Å 내지 5,000Å, 500Å 내지 2,000Å, 300Å 내지 600Å의 두께로 연속 증착하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 불순물이 도핑된 비정질 규소층, 불순물이 도핑되지 않은 비정질 규소층을 차례로 사진 식각하여 게이트 전극(24) 상부의 게이트 절연막(30) 위에 섬 모양의 반도체층(40)과 그 상부에 저항성 접촉층(55, 56)을 형성한다.
이어서, 도 7 및 도 8에 도시한 바와 같이, 크롬 또는 몰리브덴 또는 몰리브덴 합금 또는 알루미늄 또는 알루미늄 합금 또는 은 또는 은 합금의 도전 물질을 적층한 후, 마스크를 이용한 사진 식각 공정으로 게이트선(22)과 교차하는 데이터선(62), 데이터선(62)과 연결되어 게이트 전극(26) 상부까지 연장되어 있는 소오스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있는 데이터 패드(68), 소오스 전극(65)과 분리되어 있으며 게이트 전극(26)을 중심으로 소오스 전극(65)과 마주하는 드레인 전극(66) 및 드레인 전극(66)으로부터 연장되어 유지 전극(27)과 중첩하는 넓은 면적의 드레인 전극 확장부(67)를 포함하는 데이터 배선(62, 65, 66, 67, 68)을 형성한다.
계속해서, 이어서, 데이터 배선(62, 65, 66, 67, 68)으로 가리지 않는 도핑된 비정질 규소층을 식각하여 데이터 배선(62, 65, 66, 67, 68)을 게이트 전극(26)을 중심으로 양쪽으로 분리시키는 한편, 양쪽의 저항성 접촉층(55, 56) 사이의 반 도체층 (40)을 노출시킨다. 이때, 노출된 반도체층(40)의 표면을 안정화시키기 위하여 산소 플라즈마를 실시할 수 있다.
다음으로, 도 9 및 도 10에 도시한 바와 같이, 질화 규소, 산화 규소와 같은 무기 물질 및 저유전율을 가지는 유기 물질을 적층하여 보호막(70)을 형성한다. 이어서, 사진 식각 공정으로 게이트 절연막(30)과 함께 보호막(70)을 패터닝하여, 게이트 패드(24), 드레인 전극 확장부(67) 및 데이터 패드(68)를 드러내는 컨택홀(74, 77, 78)을 형성한다. 이때 감광성을 가지는 유기막일 경우에는 사진 공정만으로 컨택홀을 형성할 수 있으며, 게이트 절연막(30)과 보호막(70)에 대하여 실질적으로 동일한 식각비를 갖는 식각 조건으로 실시할 수 있다.
이후 도 1 및 도 2에 도시한 바와 같이, 보호막(70) 위에 ITO 또는 IZO 등의 투명한 도전 물질을 증착하고, 마스크를 이용한 사진 식각 공정으로 식각하여 컨택홀(77)을 통해 드레인 전극(66)과 연결되는 화소 전극(82), 컨택홀(74, 78)을 통해 게이트 패드(24) 및 데이터 패드(68)와 각각 연결되는 보조 게이트 패드(84) 및 보조 데이터 패드(88)를 형성한다.
이상 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상기한 바와 같은 본 발명의 일 실시예에 따른 금속 배선 형성 방법 또는 이를 이용한 박막 트랜지스터 기판의 제조 방법에 의해 제조된 박막 트랜지스터 기판은 상부에 그루브 형상을 포함하는 제 1 도전 패턴 및 제 1 도전 패턴과 상이한 열팽창 계수를 갖고, 상기 제 1 도전 패턴 상에 형성된 제 2 도전 패턴으로 게이트 배선을 구성함으로써, 알루미늄으로 게이트 배선을 형성하는 경우에도 힐락 형상을 방지할 수 있어, 결국 액정 표시 장치의 불량을 줄일 수 있다.
Claims (14)
- 절연 기판을 제공하는 단계;상기 절연 기판상에 제 1 도전층을 형성한 후, 상기 제 1 도전층에 형성된 감광막 패턴을 식각 마스크로 상기 제 1 도전층을 식각하여 그루브 형상을 포함하는 제 1 도전 패턴을 형성하는 단계; 및상기 제 1 도전 패턴 상에 제 2 도전층을 형성한 후 패터닝하여 제 2 도전 패턴을 형성하는 단계를 포함하는 금속 배선 형성 방법.
- 제 1 항에 있어서,상기 감광막 패턴은 상기 제 1 도전 패턴에 대응하는 영역에 소정 간격으로 형성된 슬릿을 포함하는 마스크를 사용하여 형성되는 금속 배선 형성 방법.
- 제 1 항에 있어서,상기 제 2 도전 패턴은 상기 제 1 도전 패턴의 그루브 형상을 평탄화하는 금속 배선 형성 방법.
- 제 1 항에 있어서,상기 제 1 도전 패턴은 알루미늄을 포함하는 금속 배선 형성 방법.
- 제 1 항에 있어서,상기 제 2 도전 패턴은 몰리브덴을 포함하는 금속 배선 형성 방법.
- 절연 기판을 제공하는 단계;상기 절연 기판상에 제 1 도전층을 형성한 후, 상기 제 1 도전층에 형성된 감광막 패턴을 식각 마스크로 하여 상기 제 1 도전층을 식각하여 그루브 형상을 포함하는 게이트선의 제 1 도전 패턴을 형성하는 단계;상기 제 1 도전 패턴 상에 제 2 도전층을 형성한 후 패터닝하여 게이트선의 제 2 도전 패턴을 형성하는 단계;상기 게이트선을 덮는 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상에 반도체층을 형성하는 단계;상기 게이트 절연막 또는 반도체 패턴의 상에 데이터선 및 드레인 전극을 형성하는 단계; 및상기 기판 위에 보호막을 형성한 후 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
- 제 6 항에 있어서,상기 감광막 패턴은 상기 게이트선의 제 1 도전 패턴에 대응하는 영역에 소정 간격으로 형성된 슬릿을 포함하는 마스크를 사용하여 형성되는 박막 트랜지스터 기판의 제조 방법.
- 제 6 항에 있어서,상기 게이트선의 제 2 도전 패턴은 상기 게이트선의 제 1 도전 패턴의 그루브 형상을 평탄화하는 박막 트랜지스터 기판의 제조 방법.
- 제 6 항에 있어서,상기 제 1 도전 패턴은 알루미늄을 포함하는 박막 트랜지스터 기판의 제조 방법.
- 제 6 항에 있어서,상기 제 2 도전 패턴은 몰리브덴을 포함하는 박막 트랜지스터 기판의 제조 방법.
- 절연 기판상에 형성되어 있으며, 상부에 그루브 형상을 포함하는 제 1 도전 패턴 및 상기 제 1 도전 패턴 상에 형성된 제 2 도전 패턴을 포함하는 게이트선;상기 게이트선을 덮는 게이트 절연막;상기 게이트 절연막 상에 형성된 반도체층;상기 게이트 절연막 또는 반도체층 상에 형성된 데이터선 및 드레인 전극;상기 결과물 상에 형성된 보호막; 및상기 드레인 전극과 전기적으로 연결되는 화소 전극을 포함하는 박막 트랜지 스터 기판.
- 제 11 항에 있어서,상기 제 2 도전 패턴은 상기 제 1 도전 패턴의 그루브 형상을 평탄화하는 박막 트랜지스터 기판.
- 제 11 항에 있어서,상기 제 1 도전 패턴은 알루미늄을 포함하는 박막 트랜지스터 기판.
- 제 11 항에 있어서,상기 제 2 도전 패턴은 몰리브덴을 포함하는 박막 트랜지스터 기판.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050050027A KR20060128520A (ko) | 2005-06-10 | 2005-06-10 | 금속 배선 형성 방법, 이를 이용한 박막 트랜지스터 기판의제조 방법 및 그에 의해 제조된 박막 트랜지스터 기판 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050050027A KR20060128520A (ko) | 2005-06-10 | 2005-06-10 | 금속 배선 형성 방법, 이를 이용한 박막 트랜지스터 기판의제조 방법 및 그에 의해 제조된 박막 트랜지스터 기판 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060128520A true KR20060128520A (ko) | 2006-12-14 |
Family
ID=37731173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050050027A KR20060128520A (ko) | 2005-06-10 | 2005-06-10 | 금속 배선 형성 방법, 이를 이용한 박막 트랜지스터 기판의제조 방법 및 그에 의해 제조된 박막 트랜지스터 기판 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060128520A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111081716A (zh) * | 2019-12-06 | 2020-04-28 | 武汉华星光电半导体显示技术有限公司 | 阵列基板、阵列基板的制备方法及显示面板 |
-
2005
- 2005-06-10 KR KR1020050050027A patent/KR20060128520A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111081716A (zh) * | 2019-12-06 | 2020-04-28 | 武汉华星光电半导体显示技术有限公司 | 阵列基板、阵列基板的制备方法及显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6087678A (en) | Thin-film transistor display devices having composite electrodes | |
| US7602452B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| US7205570B2 (en) | Thin film transistor array panel | |
| CN100524701C (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| KR101474774B1 (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| US20100245735A1 (en) | Array substrate and manufacturing method thereof | |
| JP2008009380A (ja) | 液晶表示装置及びその製造方法 | |
| KR101525883B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| JP3924384B2 (ja) | 薄膜トランジスタ | |
| US8304772B2 (en) | Thin-film transistor array panel and method of fabricating the same | |
| KR101566428B1 (ko) | 배선의 접촉부 및 그 제조 방법 | |
| JPH10209463A (ja) | 表示装置の配線形成方法、表示装置の製造方法、および表示装置 | |
| JP2007334297A (ja) | 液晶表示装置及びその製造方法 | |
| KR20020085197A (ko) | 액정표시장치 및 그 제조방법 | |
| KR20020080559A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101030968B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| KR20070013816A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20060128520A (ko) | 금속 배선 형성 방법, 이를 이용한 박막 트랜지스터 기판의제조 방법 및 그에 의해 제조된 박막 트랜지스터 기판 | |
| KR100635945B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100720098B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 | |
| KR20060128521A (ko) | 액정 표시 장치의 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100997970B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR20070008257A (ko) | 배선 및 그 형성 방법과 박막 트랜지스터 기판 및 그 제조방법 | |
| KR20080047166A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR20080045961A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |