JP4940926B2 - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP4940926B2 JP4940926B2 JP2006336659A JP2006336659A JP4940926B2 JP 4940926 B2 JP4940926 B2 JP 4940926B2 JP 2006336659 A JP2006336659 A JP 2006336659A JP 2006336659 A JP2006336659 A JP 2006336659A JP 4940926 B2 JP4940926 B2 JP 4940926B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- electrode
- auxiliary capacitance
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 96
- 238000004519 manufacturing process Methods 0.000 title claims description 50
- 239000010408 film Substances 0.000 claims description 252
- 239000000758 substrate Substances 0.000 claims description 128
- 239000010410 layer Substances 0.000 claims description 112
- 239000003990 capacitor Substances 0.000 claims description 43
- 239000004065 semiconductor Substances 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 23
- 239000010409 thin film Substances 0.000 claims description 17
- 230000002093 peripheral effect Effects 0.000 claims description 16
- 238000003860 storage Methods 0.000 claims description 15
- 239000011159 matrix material Substances 0.000 claims description 11
- 230000003796 beauty Effects 0.000 claims 1
- 238000005530 etching Methods 0.000 description 30
- 229910052581 Si3N4 Inorganic materials 0.000 description 22
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 22
- 229910021417 amorphous silicon Inorganic materials 0.000 description 20
- 229910052782 aluminium Inorganic materials 0.000 description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 11
- 229910052750 molybdenum Inorganic materials 0.000 description 11
- 239000011733 molybdenum Substances 0.000 description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 10
- 239000011810 insulating material Substances 0.000 description 10
- 239000004020 conductor Substances 0.000 description 9
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 8
- 229910052804 chromium Inorganic materials 0.000 description 8
- 239000011651 chromium Substances 0.000 description 8
- 230000002829 reductive effect Effects 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- 238000009413 insulation Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 239000003566 sealing material Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 230000000087 stabilizing effect Effects 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Description
るとともに、画素ごとの開口率を減少させることなく補助容量を増大させ、しかも、製造
時に輝点不良の発生が少なく、比較的小さな画素面積ないしは高精細化された画素を有す
る液晶表示装置であっても、フリッカやクロストークが少なく、良好な表示画質が得られ
る液晶表示装置及びその製造方法に関する。
ている。このような液晶表示装置は、その表面にマトリクス状に走査線及び信号線を形成
し、この両配線により囲まれた領域に液晶駆動用のスイッチング素子である薄膜トランジ
スタ(Thin Film Transistor. 以下、「TFT」という。)、液晶に電圧を印加する画素
電極及び信号を保持するための補助容量を形成する補助容量線及び補助容量電極が形成さ
れたアレイ基板と、表面に赤(R)、緑(G)、青(B)等のカラーフィルタ層及び共通
電極等が形成された対向基板とを有し、両基板間に液晶が封入された構成を備えている。
保持する補助容量を形成するために設けられるものであり、補助容量は、この補助容量電
極とTFTのドレイン電極ないしは画素電極の一部を電極とし、TFTのゲート電極を覆
うゲート絶縁膜を誘電体として補助容量コンデンサを形成することにより設けられている
。なお、この補助容量線及び補助容量電極は一般的にアルミニウム、モリブデンあるいは
クロムなどの遮光性導電部材から形成されている。そして、例えば液晶表示装置の1画素
分の概略平面図である図9に示すように、補助容量線51及び補助容量電極52をTFT
53から離れた位置の各画素の略中央部に設けることが普通に行われている。
容量を大きくする必要がある。しかしながら、近年の技術革新に伴って液晶表示装置の小
型化・高精細化が進展したことにより、個々の画素サイズが小さくなったため、図9に記
載されたような構成の液晶表示装置50における補助容量線51ないしは補助容量電極5
2の配置では、補助容量線51及び補助容量電極52が遮光性であるため、画素ごとの開
口率を考慮すると補助容量を大きくとるために補助容量線51ないし補助容量電極52自
体を太くすることは現実的に採用困難である。
ものよりも補助容量を大きくした液晶表示装置の発明が開示されている。この下記特許文
献1に開示された液晶表示装置90のアレイ基板を図10及び図11を用いて説明する。
なお、図10は下記特許文献1に開示されているアレイ基板の数画素分の平面図であり、
図11(a)〜図11(g)は図10のアレイ基板の製造工程を順に示す部分断面図であ
る。
(Indium Zinc Oxide)からなる補助容量線92をパターン形成する。次に、ゲート金属
膜93を形成しパターニングする(図11(a))。更に、プラズマCVD等によって、
SiNXあるいはSiOXからなる絶縁膜94、活性層としての例えばa−Siからなる
非晶質半導体膜95、更に、不純物をドープした例えばn+a−Si膜からなるオーミッ
クコンタクト用半導体膜96を連続して形成する(図11(b))。このとき、絶縁膜の
膜厚Xは、ドレイン・ゲート、ソース・ゲート間のショートが発生しないように充分厚く
、例えばX=4000Åに設定する。
でパターンにエッチングする(図11(c))。そして、補助容量線92と、後工程で形
成される画素電極97とが重なる部分を開口パターン(図10の破線部分)として残した
レジスト(図11には図示せず)をコートし、絶縁膜94用のエッチャントにより、補助
容量用絶縁膜として所望の膜厚Y=2000Åにまで薄くなるようにエッチングする(図
11(d))。
レイン、及びソース用金属膜98を形成パターニングし(図11(f))、TFTのチャ
ネル部に残されたオーミックコンタクト用半導体膜96をエッチング除去すると液晶表示
装置用アレイ基板が完成する(図11(g))。このような構成により得られたアレイ基
板を液晶物質を介して共通電極基板に対向配置することにより液晶表示装置90が得られ
る。
の電極に相当し、補助容量線92と画素電極97との間に存在する絶縁膜94がコンデン
サの誘電体に相当するが、ゲート金属膜93上の絶縁膜94の厚さがX=4000Åであ
るのに対し補助容量線92上の絶縁膜の厚さがY=2000Åとなされているから、ドレ
イン・ゲート、ソース・ゲート間のショートは発生し難くなっているとともに、補助容量
線92の面積を広くしなくても必要な補助容量を確保できるという効果を奏するものであ
る。
ては、補助容量線の表面のゲート絶縁膜の厚さのみをエッチングによって部分的に薄くす
ることにより、ゲート絶縁膜によって覆われるゲート電極及び走査線と他の部材との間の
電気的絶縁性を保ったまま補助容量を増大させているため、従来例の補助容量電極を用い
た場合に比すればより大きな補助容量を確保できるが、補助容量線92としてゲート金属
膜93とは異なるITO等の透明導電性材料を使用しているために工数が増えることとな
り、しかも、画素電極と重なっている補助容量線の面積が大きいため、開口率については
依然として改善の余地が存在する。
すべく、補助容量を形成するコンデンサの一方の電極となる補助容量線と対になる電極と
してTFTのドレイン電極を延在させて使用するとともに、補助容量線とドレイン電極と
の間の距離をより短くするために、両者間にゲート絶縁膜に換えてゲート絶縁膜よりも薄
肉化された絶縁膜部分を介在させることにより、特に工数の増加や開口率の低下をもたら
すことなく補助容量コンデンサの容量を増大させることができることを見出し、既に特願
2006−184115号(以下、「先願」という。)として特許出願している。
明する。なお、図12は、先願発明の液晶表示装置の一画素に相当する部分を拡大し、カ
ラーフィルタ基板を透視して示した平面図であり、図13は図12の液晶表示装置のB−
B線で切断した状態を示す側断面図である。また、図14(a)〜図14(g)は図12
のアレイ基板を製造する製造工程を示す断面図であり、図15(a)〜図15(e)は図
14(g)に引き続く図12のアレイ基板を製造する製造工程を示す断面図である。なお
、図14及び図15はいずれも図12のB−B線において切断した断面の状態を示すもの
である。
形成されたアレイ基板13及びカラーフィルタ基板14からなる一対の基板の表面外周部
をシール材(図示省略)により貼り合わせ、その内部に液晶15を注入することにより作
製される。
ており、そのうちアレイ基板13には、マトリクス状に形成された複数本の走査線16及
び信号線17と、複数本の走査線16間に設けられ、この走査線16と平行な複数本の補
助容量線18と、ソース電極S、ゲート電極G、ドレイン電極D、及びアモルファスシリ
コン(a−Si)等からなる半導体層19からなる薄膜トランジスタTFTと、走査線1
6と信号線17とで囲まれた領域を覆う画素電極20と、が設けられている。そして、画
素電極20とドレイン電極Dとの間に電気的接続を形成するためのコンタクトホール30
が補助容量電極18aに対応する位置に形成されているが、この部分の構成については、
以下において、図14及び図15を用いて詳細に説明する。
けられたブラックマトリクス21と、このブラックマトリクス21により囲まれた領域に
設けられる例えば赤(R)、緑(G)、青(B)等のカラーフィルタ22と、アレイ基板
側の電極に電気的に接続されカラーフィルタを覆うように設けられた共通電極23とが通
常設けられている。そして、アレイ基板13とカラーフィルタ基板14、及びシール材に
より囲まれた領域には基板間距離を均一にするための柱状スペーサ等が必要に応じて複数
個配設されているとともに、液晶15が封入されている。
して以下に示す。先ず、図14(a)に示すように、透明基板11上に所定厚のアルミニ
ウム、モリブデン、クロムあるいはこれらの合金からなる導電物質層24を成膜する。そ
して、図14(b)に示すように、周知のフォトリソグラフィー法を用いてパターニング
することによりその一部をエッチングにより除去し、横方向に伸びる複数本の走査線16
と、これら複数本の走査線16間に補助容量線18とを形成する。なお、図14(b)に
おいては走査線16から伸びるゲート電極Gと補助容量線18の一部を幅広とすることに
より形成された補助容量電極18aが示されている。また、ここで示す走査線16及び補
助容量線18は、アルミニウムとモリブデンからなる多層構造の配線として示している。
これは、アルミニウムは抵抗値が小さいという長所を持っているが、その反面、腐食しや
すい、ITOとの接触抵抗が高いなどの欠点があるため、アルミニウムをモリブデンで覆
った多層構造にすることでそうした欠点を改善できる。
成された透明基板11上を覆うように所定厚さの厚肉の絶縁膜25が成膜される。この厚
肉の絶縁膜25としては窒化シリコンなどからなる透明な無機絶縁性材料が用いられ、ま
た、この厚肉の絶縁膜25の厚さは走査線16及びゲート電極Gの絶縁性に関わるため2
000〜4500Åの範囲とすることが好ましく、より好ましくは2800Å以上とする
とよい。次いで、図14(d)に示すように、この厚肉の絶縁膜25の補助容量電極18
a上に位置する部分のみエッチングにより除去して窓部Wを形成する。
に薄肉化された絶縁膜部分26を成膜する。この薄肉化された絶縁膜部分26は厚肉の絶
縁膜25及び前述のエッチングにより厚肉の絶縁膜25が除去された補助容量電極18a
上に成膜されるので、走査線16及びゲート電極Gは厚肉の絶縁膜25と薄肉化された絶
縁膜部分26の両方によって被覆され、この2層膜で厚さ2500〜5500Åの第1の
絶縁膜(ゲート絶縁膜とも言われる)27を構成する。そして補助容量電極18aは薄肉
化された絶縁膜部分26によってのみ被覆されている。なお、この薄肉化された絶縁膜部
分26の材料としては厚肉の絶縁膜25と同一材料、すなわち窒化シリコンからなるもの
であっても良く、また別の絶縁膜、例えば酸化シリコンなどでもよい。その肉厚は厚肉の
絶縁膜25よりも薄肉であればよく、好ましくは500〜1500Åとし、更に好ましく
は1000Å前後、例えば800〜1200Åとする。
例えばa−Siを1800Åの厚さで成膜するとともにその表面にn+a−Si層からな
るオーミックコンタクト層(図示せず)を500Åの厚さに成膜する。そして、図14(
g)に示すように、ゲート電極Gを覆う部分を残してa−Si層及びn+a−Si層をエ
ッチングにより除去し、TFTの一部となる半導体層19を形成する。
ように、走査線16に直交する方向に延びる複数本の信号線17、この信号線17から延
設され半導体層19に接続されるソース電極S、及び、補助容量電極18a上を覆うとと
もに一端が半導体層19に接続されるドレイン電極Dをパターニングする。これにより、
透明基板11の走査線16と信号線17との交差部近傍にはスイッチング素子となるTF
Tが形成される。
に表面の安定化のための無機絶縁材料からなる第2の絶縁膜(保護絶縁膜ないしパッシベ
ーション膜とも言われる)28を成膜し、続いて、図15(c)に示すように、アレイ基
板13の表面を平坦化するための有機絶縁材料からなる層間膜29を成膜する。
る部分の層間膜29及び第2の絶縁膜28を取り除いてコンタクトホール30を形成した
後、最後に、図15(e)に示すように、走査線16及び信号線17によって囲まれた1
画素領域ごとに例えばITO又はIZOからなる画素電極20を形成する。このとき好ま
しくはその一部が走査線16及び信号線17上に位置し、かつ隣接する画素電極20同士
が非接続状態となるように設ける。以上の工程によりアレイ基板13が製造される。
電極18aであり、上電極が画素電極20に接続されたドレイン電極Dであり、誘電体が
薄肉化された絶縁膜部分26であるコンデンサ構造からなる。そのため、誘電体として機
能する部分は、従来技術のように誘電体が2500〜5500Åのゲート絶縁膜よりも薄
肉な厚さ500〜1500Åの絶縁膜であるので、コンデンサ容量を飛躍的に増大させる
ことができる。また、ゲート電極G及び走査線16は厚肉の絶縁膜25と薄肉化された絶
縁膜部分26とからなる厚さ2500〜5500Åの2層構造の第1の絶縁膜27によっ
て被覆されているので、その絶縁性は十分に確保されている。
る薄肉化された絶縁膜部分26の厚さを薄くすることでコンデンサ容量を増大させること
ができるため、補助容量を構成する電極部分を小さくでき、その結果として画素の開口率
を上げることができ、更に、ドレイン電極Dが補助容量を構成する電極を兼ねているため
、補助容量形成用の電極としてドレイン電極D以外に特別に電極(導電層)を設ける場合
よりも画素内の遮光部分を少なくすることができ、開口率をより向上することができると
いう優れた効果を奏するものである。
電極18aの外縁よりも内側に薄肉化された絶縁膜部分26を形成しているため、補助容
量の一部は薄肉化されていないゲート絶縁膜と同じ膜厚の第1の絶縁膜27が存在する位
置に形成されてしまうため、このままの構成では更なる補助容量の増大化を達成すること
は困難である。
た結果、補助容量電極上に形成された薄肉化された絶縁膜部分を補助容量線ないし補助容
量電極の外側から形成することによって補助容量形成領域をより広げることができるため
、補助容量の増大化を達成できることを見出し、本発明を完成するに至ったのである。
画素ごとの開口率を減少させることなく補助容量を増大させ、比較的小さな画素面積ない
しは高精細化された画素を有する液晶表示装置であっても、フリッカやクロストークが少
なく、良好な表示画質が得られる液晶表示装置及びその製造方法を提供することにある。
置を容易に製造することができる。
は、本発明の技術思想を具体化するための液晶表示装置及びその製造方法を例示するもの
であって、本発明をこの液晶表示装置及びその製造方法に特定することを意図するもので
はなく、特許請求の範囲に含まれるその他の実施形態のものも等しく適応し得るものであ
る。なお、以下に示す実施例の液晶表示装置としては透過型の液晶表示装置について説明
するが、本発明の液晶表示装置は透過型に限らず、半透過型あるいは反射型の液晶表示装
置についても適応可能であることは明白である。
方基板、例えばカラーフィルタ基板を透視して示した平面図であり、図2(a)は図1の
液晶表示装置のA−A線で切断した状態を示す側断面図であり、図2(b)は図1の液晶
表示装置のアレイ基板部分をB−B線で切断した状態を示す側断面図であり、図3(a)
〜図3(g)は図1のアレイ基板を製造する製造工程を示す断面図であり、図4(a)〜
図4(e)は図3(g)に引き続く図1のアレイ基板を製造する製造工程を示す断面図で
ある。図3(a)〜図3(g)及び図4(a)〜図4(e)はいずれも図1のA−A線及
びB−B線において切断した断面の状態を示すものである。
線等が形成されたアレイ基板13及びカラーフィルタ基板14からなる一対の基板の表面
外周部をシール材(図示省略)により貼り合わせ、その内部に液晶15を注入することに
より作製される。
ており、そのうちアレイ基板13には、マトリクス状に形成された複数本の走査線16及
び信号線17と、複数本の走査線16間に設けられ、この走査線16と平行な複数本の補
助容量線18及び補助容量電極18aと、ゲート電極G、ソース電極S、ドレイン電極D
、及び半導体層19からなる薄膜トランジスタTFTと、走査線16と信号線17とで囲
まれた領域を覆う画素電極20と、が設けられている。
7と接続されている。また、TFTの半導体層19としてはポリシリコン(p−Si)又
はアモルファスシリコン(a−Si)が通常用いられるがこれに限られずアクティブ素子
であればよい。そして、この実施例1の液晶表示パネル10Aにおいては、補助容量電極
18a上の構成及びコンタクトホール30の形成位置に特徴があるが、これらの具体的構
成はアレイ基板13の製造工程を示す図3及び図4により説明する。
けられたブラックマトリクス21と、このブラックマトリクス21により囲まれた領域に
設けられる赤(R)、緑(G)、青(B)等のカラーフィルタ22と、アレイ基板側の電
極に電気的に接続されカラーフィルタを覆うように設けられた共通電極23とが通常設け
られている。ただし、本発明はこれに限定されることなく、横電界方式の場合には共通電
極がない場合もあるし、白黒表示であればカラーフィルタがない場合もあるし、色補完型
のカラー表示の場合には三原色ではなくもっと多種類のカラーフィルタで構成する場合も
ある。
には基板間距離を均一にするための柱状スペーサ等が必要に応じて複数個配設されている
とともに、液晶15が封入されている。
及び図4(a)〜図4(e)により説明する。先ず、図3(a)に示すように、透明基板
11上に所定厚のアルミニウム、モリブデン、クロムあるいはこれらの合金からなる導電
物質層24を成膜する。そして、図3(b)に示すように、周知のフォトリソグラフィー
法を用いてパターニングすることによりその一部をエッチングにより除去し、横方向に伸
びる複数本の走査線16と、これら複数本の走査線16間に補助容量線18とを形成する
。なお、図3(b)においては走査線16から伸びるゲート電極Gと補助容量線18の一
部を幅広とすることにより形成された補助容量電極18aが示されている。また、ここで
示す走査線16及び補助容量線18は、アルミニウムとモリブデンからなる多層構造の配
線として示している。これは、アルミニウムは抵抗値が小さいという長所を持っているが
、その反面、腐食しやすい、ITOとの接触抵抗が高いなどの欠点があるため、アルミニ
ウムをモリブデンで覆った多層構造にすることでそうした欠点を改善できる。
された透明基板11上を覆うように所定厚さの厚肉の絶縁膜25を成膜する。この厚肉の
絶縁膜25としては窒化シリコンなどからなる透明な無機絶縁材料が用いられ、また、こ
の厚肉の絶縁膜25の厚さは走査線16及びゲート電極Gの絶縁性に関わるため2000
〜4500Åの範囲とすることが好ましく、より好ましくは2800Å以上とするとよい
。次いで、図3(d)に示すように、この厚肉の絶縁膜25のゲート電極Gから離間して
いる側において、補助容量電極18aと走査線16の間から反対側の補助容量電極18a
の周縁の外側に亘ってエッチングにより除去して窓部Wを形成する。
にする。これは窓部Wを補助容量電極18aの周縁の外側にまで形成しておくと、窓部W
の境界部分、つまり厚肉の絶縁膜25がある部分とない部分によって生じる段差部分が、
後の工程で作成される信号線17に極めて接近して存在してしまうことになる。このとき
、信号線17の位置にずれが生じると、窓部Wの境界部分に信号線17が形成される恐れ
があり、信号線17に断線や、変形が生じる恐れが生じてしまうからである。したがって
信号線17に沿う窓部Wを補助容量電極18aの周縁の内側としておくと、信号線17を
形成する領域において厚肉の絶縁膜25だけからなる平坦な部分を広く確保することがで
きるので、多少信号線17の位置にずれが生じても信号線17に断線や変形は生じない。
特に高精細の液晶表示装置になってくると、一つの画素の大きさが小さくなり、補助容量
が形成される領域と信号線とが極めて近くなるため、信号線17に沿う窓部Wは、補助容
量電極18aの周縁の内側としておいて方がよい。
厚肉の絶縁膜25より薄肉な薄肉化された絶縁膜部分26を成膜する。この薄肉化された
絶縁膜部分26は厚肉の絶縁膜25及び前述のエッチングにより厚肉の絶縁膜25が除去
された補助容量電極18a上に成膜されるので、走査線16及びゲート電極Gは厚肉の絶
縁膜25と薄肉化された絶縁膜部分26の両層によって被覆され、この2層膜で厚さ25
00〜5500Åのゲート絶縁膜として機能する第1の絶縁膜27が構成される。また、
補助容量電極18aには、厚肉の絶縁膜25と薄肉化された絶縁膜部分26の両層からな
る第1の絶縁膜27によって被覆された領域xと、薄肉化された絶縁膜部分26によって
のみ被覆された補助容量形成領域y(図1も参照)とが形成される。なお、この薄肉化さ
れた絶縁膜部分26の材料としては厚肉の絶縁膜25と同一材料、すなわち窒化シリコン
からなるものであっても良く、また別の絶縁膜、例えば酸化シリコンなどでもよい。その
肉厚は厚肉の絶縁膜25よりも薄肉であって、好ましくは500〜1500Åとし、更に
好ましくは1000Å前後、例えば800〜1200Åとする。
の領域x部分の厚みを確保した上で、この第1の絶縁膜27よりも薄い絶縁膜を補助容量
電極18aの補助容量形成領域y部分に形成するのが目的なので、薄肉化された絶縁膜部
分26を特別に形成することも考えられるが、第1の絶縁膜27を例えば2〜5層とし、
薄肉化された絶縁膜部分26はそのうちの少なくとも一層で構成するのが効率的であり、
良好な膜質の薄肉化された絶縁膜部分26が得られる。その場合膜質を変えるなどしてエ
ッチング特性を変えて、第1の絶縁膜27の表面に形成されたうちの一層とすることもで
きる。最も効率的なのは、上述の如く厚肉の絶縁膜25を形成し、これを補助容量電極1
8aの表面までエッチングにより除去し、その上に薄肉化された絶縁膜部分26を形成す
る方法のように、薄肉化された絶縁膜部分26を第1の絶縁膜27の表面側に形成された
一層とすることである。これにより、薄肉化された絶縁膜部分26は、第1の絶縁膜27
を構成する複数層の内の最も厚みの薄い層で構成することができ、補助容量を格段に大き
くすることができる。
27上にa−Si層及びn+a−Si層からなる半導体層19を所定の厚さ(例えばa−
Si層1800Å及びn+a−Si層500Å)に形成する。そして、図3(g)に示す
ように、ゲート電極Gを覆う部分を残して半導体層19をエッチングにより除去し、TF
Tの一部となる半導体層19を形成する。
らなる導電物質を成膜した後、フォトリソグラフィー法を用いてパターニングすることに
よりその一部をエッチングにより除去し、図4(a)に示すように、走査線16に直交す
る方向に延びる複数本の信号線17、この信号線17から延設され半導体層19に接続さ
れるソース電極S、及び、一端が半導体層19に接続されているとともに他端が補助容量
電極18a上の第1の絶縁膜27上を延在されて薄肉化された絶縁膜部分26を被覆する
ようにドレイン電極Dを形成する。これにより、透明基板11の走査線16と信号線17
との交差部近傍にはスイッチング素子となるTFTが形成される。
aの周縁の外側から補助容量電極18aの表面を被覆するように形成、すなわち、走査線
16と補助容量電極18aとの間から反対側の補助容量電極18aの周縁の外側までに亘
って形成した例を示したが、ドレイン電極Dと走査線16との間の距離が近くなって両者
間に寄生容量が形成される可能性があるので、走査線16に沿う側のドレイン電極Dは平
面視で補助容量電極18aの周縁と面一か或いは内側となるように形成してもよい。この
ような構成とすると、ドレイン電極Dは補助容量電極18aによりシールドされた形にな
るため、ドレイン電極Dと走査線16との間に生じる寄生容量は無視できるようになる。
また、ドレイン電極Dを、信号線17と隣接する側では、補助容量電極18aの周縁とほ
ぼ面一とすることで補助容量を形成しているが、ドレイン電極Dと信号線17とは同層上
に形成されるため、過度に接近してしまうと、ドレイン電極Dと信号線17とが短絡して
しまう恐れもある。したがって信号線17と隣接する側のドレイン電極Dの位置は、補助
容量電極18aの周縁の内側までにして、信号線17との距離を確保してもよい。
表面の安定化のための無機絶縁材料からなる第2の絶縁膜28を成膜し、続いて、図4(
c)に示すように、アレイ基板13の表面を平坦化するための有機絶縁材料からなる層間
膜29を成膜する。次いで、図4(d)に示すように、補助容量電極18a上の領域x(
図3(e)参照)に位置する部分のドレイン電極D上に形成されている層間膜29及び第
2の絶縁膜28にプラズマエッチング法によってコンタクトホール30を形成する。
厚膜の厚肉の絶縁膜25と薄肉化された絶縁膜部分26の両層からなる第1の絶縁膜27
が存在しているため、コンタクトホール30の形成部分でドレイン電極Dと補助容量電極
18aとの間に短絡が生じることがなくなる。また、このように、コンタクトホール30
を形成する位置を遮光性材料である補助容量電極18a上とすることにより、液晶表示装
置10Aとしてカラーフィルタ基板14と貼り合わせた際にその基板間距離が他の部分と
異なることに起因する表示品質のバラつきが目立たなくなる。
領域ごとに例えばITOからなる画素電極20を形成する。このとき好ましくはその一部
が走査線16及び信号線17上に位置し、かつ隣接する画素電極20同士が非接続状態と
なるように設ける。以上の工程によりアレイ基板13が製造される。
電極18aであり、上電極が画素電極20に接続されたドレイン電極Dであり、誘電体が
厚さ500〜1500Åの薄肉化された絶縁膜部分26であるコンデンサ構造からなる。
よって、誘電体が従来技術のような2500〜4500Åのゲート絶縁膜よりも薄肉化さ
れた絶縁膜部分26からなるので、補助容量を従来技術のものよりも飛躍的に増大させる
ことができる。また、ゲート電極G、走査線16及びコンタクトホール30の形成部分は
厚肉の絶縁膜25と薄肉化された絶縁膜部分26の積層体からなる第1の絶縁膜27によ
って被覆されているので、その絶縁性は十分に確保されており、輝点不良が少ない液晶表
示パネル10Aが得られる。
の開口率を上げることができる。更に、ドレイン電極Dが補助容量を構成する電極を兼ね
ているため、補助容量の電極としてドレイン電極D以外に特別に電極(導電層)を設ける
場合よりも画素内の遮光部分を少なくすることができ、開口率をより向上することができ
る。
として、先に厚肉の絶縁膜25を成膜し、その厚肉の絶縁膜25の補助容量電極18aと
対応する部分を完全に取り除き、その上から厚肉の絶縁膜25よりも薄肉化された絶縁膜
部分26を積層している。補助容量部分の薄肉化された絶縁膜部分26を薄くする方法と
しては、この他にも先に厚めの絶縁膜を成膜し、その絶縁膜を部分的にエッチングして薄
くする方法もあるが、この実施例1の方が補助容量部分の薄肉化された絶縁膜部分26の
厚みを制御しやすく、均一な厚さの薄肉化された絶縁膜部分26を形成することができる
。
容量電極の面積を大きくすることなく補助容量コンデンサの容量を増大させることができ
、しかも、画素電極20は、その一部が走査線16及び信号線17上に位置し、かつ隣接
する画素電極20同士が非接続状態となるように設けるので、画素ごとの開口率を低下さ
せることなく、クロストーク及びフリッカ等の表示不良を抑えることができる。
量電極18a上の厚肉の絶縁膜25と薄肉化された絶縁膜部分26の両層からなる第1の
絶縁膜27によって被覆された領域xとなるようにしたため、コンタクトホール30の形
成部分でドレイン電極Dと補助容量電極18aとの間に短絡が生じることがなくなり、製
造時に輝点不良の発生が大幅に減少する。またコンタクトホール30の形成位置について
は、必ずしも補助容量電極18a上のドレイン電極Dで行う必要はないが、補助容量電極
18a上で行えばコンタクトホール30部分においても補助容量が形成でき、更にはコン
タクトホール30の位置はもともと光の透過に寄与しないため、独立してコンタクトホー
ル30を設けるよりも開口率も稼ぐことができる。また、画素電極20は平らな層間膜2
9上に設けられているので、得られる液晶表示装置10のセルギャップを均一となし得る
ため、表示画質の良好な液晶表示装置10Aが得られる。
厚肉の絶縁膜25と薄肉化された絶縁膜部分26の両層からなる第1の絶縁膜27によっ
て被覆された領域xとすることは必ずしも必要なものではなく、特に補助容量の増大化が
要求される場合には、コンタクトホール30の形成位置を補助容量電極18a上の薄肉化
された絶縁膜部分26によって被覆された領域yとしてもよい。この場合、補助容量電極
18a上の厚肉の絶縁膜25と薄肉化された絶縁膜部分26の両層からなる第1の絶縁膜
27によって被覆された領域xをなくして全て薄肉化された絶縁膜部分26によって被覆
された領域yとすることができるため、補助容量電極18aの面積を変えなくても補助容
量を大幅に大きくすることができるようになる。
電極のコンタクトホール30を除く領域に形成された層間膜29の表面に部分的に微細な
凹凸を形成するとともに、この凹凸部と画素電極20との間又は画素電極20の表面に光
反射材料からなる反射膜を成膜すればよい。半透過型の液晶表示装置においては、透過型
の液晶表示装置に比べて透過部の面積が狭いため、開口部の面積を広くすることができる
本発明の液晶表示装置及びその製造方法は特に有効である。また、この液晶表示装置を反
射型としたい場合は、層間膜29との間又は画素電極20の表面の全域に反射膜を成膜す
ればよい。
説明する。なお、実施例2の液晶表示装置10Bのカラーフィルタ基板を透視して表した
アレイ基板の一画素に相当する部分の拡大平面図は図1に示した実施例1の液晶表示装置
10Aの場合と同様であるので、必要に応じて図1を援用して説明することとし、実施例
1の液晶表示装置10Aの構成と同一の部分には同一の参照符号を付与して説明する。ま
た、図5(a)〜図5(b)及び図6(a)〜図6(d)は実施例2の液晶表示装置10
Bのアレイ基板を製造する製造工程を示す断面図である。なお、図5(a)〜図5(e)
及び図6(a)〜図6(d)はいずれも図1のA−A断面及びB−B断面に対応する位置
の状態を示す。
、クロムあるいはこれらの合金からなる導電物質層24を成膜する。そして、図5(b)
に示すように、周知のフォトリソグラフィー法を用いてパターニングすることによりその
一部をエッチングして除去し、横方向に伸びる複数本の走査線16、この走査線16に連
なるゲート電極G及びこれら複数本の走査線16の間にそれぞれ補助容量線18を形成す
る。なお、図5(b)においては走査線16から伸びるゲート電極Gと補助容量線18の
一部を幅広とすることにより形成された補助容量電極18aが示されている。
された透明基板11を真空装置内で高温、例えば350℃に加熱し、常法に従ってプラズ
マCVD(Chemical Vapor Deposition)法等により表面に所定厚さ(例えば1000Å
)の窒化ケイ素からなる薄肉化された絶縁膜部分26を形成する。その後、表面に薄肉化
された絶縁膜部分26を形成した透明基板11の温度を最初の温度よりも低い温度、例え
ば250℃に下げ、同様にプラズマCVD法等により所定厚さ(例えば3000Å)の窒
化ケイ素からなる厚肉の絶縁膜25を形成する。この薄肉化された絶縁膜部分26及び厚
肉の絶縁膜25の両者が第1の絶縁膜27となる。更に、厚肉の絶縁膜25の表面全体に
例えばa−Si層及びn+a−Si層からなる半導体層19を所定の厚さ(例えばa−S
i層1800Å及びn+a−Si層500Å)に形成する。
空装置から透明基板11を取り出すことなしに連続的に形成することができる。なお、薄
肉化された絶縁膜部分26及び厚肉の絶縁膜25とは、それぞれの絶縁膜形成時の基板温
度が相違しているため、同じ窒化ケイ素からなるものであっても膜の硬さが異なり、基板
温度が高い薄肉化された絶縁膜部分26の方が硬くなるために緩衝フッ酸による湿式エッ
チングレートが低下する。なお、薄肉化された絶縁膜部分26の厚さは短絡を起こさない
限り薄い方が好ましく、500〜1500Åとするとよい。また、薄肉化された絶縁膜部
分26と厚肉の絶縁膜25の両者を合わせた第1の絶縁膜27の厚さは、TFTのゲート
電極G部分で静電気により絶縁破壊を起こさないようにするため、2500〜5500Å
とするとよい。
縁膜を形成したが、この他にも雰囲気ガスの成分を変えてエッチングレートの異なる絶縁
膜を形成しても良い。例えば、窒化ケイ素を形成する場合、シランガスと窒素ガスを用い
るが、第2層目を形成する際に第1層目を形成するときよりもシランガスの割合を増やす
ことで、第1層の絶縁膜の方を硬くすることができる。
ように半導体層19をドライエッチングにより除去し、次いで厚肉の絶縁膜25のゲート
電極Gから離間している側において、補助容量電極18aと走査線16の間から反対側の
補助容量電極18aの周縁の外側に亘って薄肉化された絶縁膜部分26が露出するように
、厚肉の絶縁膜25を緩衝フッ酸を用いた湿式エッチングないしはドライエッチングによ
り除去して窓部Wを形成する。この際、薄肉化された絶縁膜部分26のエッチング速度は
厚肉の絶縁膜25のエッチング速度よりも遅いため、薄肉化された絶縁膜部分26は実質
的にエッチングされない状態で残すことができる。また、信号線17に沿う側の窓部Wは
、この後の工程で作成されるドレイン電極Dと信号線17との間に生じる寄生容量を減ら
してクロストークを低減するため、補助容量線電極18aの周縁の内側となるようにする
。
らなる導電物質層を成膜した後、図1及び図5(e)に示すように、走査線16に直交す
る方向に延びる複数本の信号線17、この信号線17から延設されて半導体層19に接続
されるソース電極S、及び、補助容量電極18a上を覆うとともに一端が半導体層19に
接続されるドレイン電極Dをパターニングする。これにより、透明基板11の走査線16
及び信号線17との交差部近傍にはスイッチング素子となるTFTが形成される。また、
実施例2でもドレイン電極Dを走査線16と補助容量電極18aとの間から反対側の補助
容量電極18aの周縁の外側までに亘って形成した例を示したが、ドレイン電極Dと走査
線16との間の距離が近くなって両者間に寄生容量が形成される可能性があるので、走査
線16に沿う側のドレイン電極Dは平面視で補助容量電極18aの周縁の内側となるよう
に形成するようにしてもよい。
の安定化のための無機絶縁性材料(例えば窒化ケイ素)からなる第2の絶縁膜28を成膜
し、続いて、図6(b)に示すように、アレイ基板13の表面を平坦化するためのポリイ
ミド等の有機絶縁材料からなる層間膜29を成膜したのち、図6(c)に示すように、補
助容量電極18a上の領域x(図3(e)参照)に位置する部分のドレイン電極D上に形
成されている層間膜29及び第2の絶縁膜28にプラズマエッチング法によってコンタク
トホール30を形成する。
厚膜の薄肉化された絶縁膜部分26と厚肉の絶縁膜25の両層からなる第1の絶縁膜27
が存在しているため、コンタクトホール30の形成部分でドレイン電極Dと補助容量電極
18aとの間に短絡が生じることがなくなる。また、このように、コンタクトホール30
を形成する位置を遮光性材料である補助容量電極18a上とすることにより、液晶表示装
置10Bとしてカラーフィルタ基板14と貼り合わせた際にその基板間距離が他の部分と
異なることに起因する表示品質のバラつきが目立たなくなる。
領域ごとに例えばITOからなる画素電極20を形成する。このとき、光漏れを防止する
ために、好ましくは画素電極20の一部が走査線16及び信号線17上に位置し、かつ隣
接する画素電極20同士が非接続状態となるように設ける。以上の工程によりアレイ基板
13が製造される。
の補助容量は、上述の実施例1の液晶表示装置10Aの場合と同様に、下電極が補助容量
電極18aであり、上電極が画素電極20に接続されたドレイン電極Dであり、誘電体が
厚さ500〜1500Åの薄肉化された絶縁膜部分26であるコンデンサ構造からなる。
よって、誘電体が従来技術のような2500〜4500Åのゲート絶縁膜よりも薄肉化さ
れた絶縁膜部分26からなるので、補助容量を従来技術のものよりも飛躍的に増大させる
ことができる。また、ゲート電極G、走査線16及びコンタクトホール30の形成部分は
厚肉の絶縁膜25と薄肉化された絶縁膜部分26の積層体からなる第1の絶縁膜27によ
って被覆されているので、その絶縁性は十分に確保されており、輝点不良が少ない液晶表
示パネル10Bが得られる。
窒化ケイ素からなるものとした例を示したが、両者共に酸化ケイ素で形成してもよく、更
には、薄肉化された絶縁膜部分26と厚肉の絶縁膜25の何れか1方を酸化ケイ素として
他方を窒化ケイ素とすることもできる。ただし、エッチングレートの速い層を最上層にも
ってくるのがよく、また、絶縁性の点からすると薄肉化された絶縁膜部分26は窒化ケイ
素からなるものとする方がよい。また、補助容量線をアルミニウムで形成し、その表面を
陽極酸化して酸化アルミニウムとし、その膜を補助容量部分の薄肉化された絶縁膜部分2
6とすることもできる。
説明する。なお、実施例3の液晶表示装置10Cのカラーフィルタ基板を透視して表した
アレイ基板の一画素に相当する部分の拡大平面図は図1に示した実施例1の液晶表示装置
10Aの場合と同様であるので、必要に応じて図1を援用して説明することとし、実施例
1の液晶表示装置10Aの構成と同一の部分には同一の参照符号を付与して説明する。ま
た、図7(a)〜図7(f)及び図8(a)〜図8(f)は実施例3の液晶表示装置10
Cのアレイ基板を製造する製造工程を示す断面図である。なお、図7(a)〜図7(f)
及び図8(a)〜図8(f)はいずれも図1のA−A断面に対応する位置の状態を示す。
、クロムあるいはこれらの合金からなる導電物質層24を成膜する。そして、図7(b)
に示すように、周知のフォトリソグラフィー法を用いてパターニングすることによりその
一部をエッチングして除去し、横方向に伸びる複数本の走査線16、この走査線16に連
なるゲート電極G及びこれら複数本の走査線16の間にそれぞれ補助容量線18を形成す
る。なお、図7(b)においては走査線16から伸びるゲート電極Gと補助容量線18の
一部を幅広とすることにより形成された補助容量電極18aが示されている。また、ここ
で示す走査線16及び補助容量線18は、画素電極との接合コンタクトを取るために、ア
ルミニウムとモリブデンからなる複層構造となっている。
された透明基板11の表面に、常法に従ってプラズマCVD法等により表面に所定厚さ(
例えば4500Å)の窒化ケイ素からなる第1の絶縁膜27を形成し、更に、第1の絶縁
膜27の表面全体に例えばa−Si層及びn+a−Si層からなる半導体層19を所定の
厚さ(例えばa−Si層1800Å及びn+a−Si層500Å)に形成する。この第1
の絶縁膜27及び半導体層19は、何れも真空装置から透明基板11を取り出すことなし
に連続的に形成することができる。なお、第1の絶縁膜27の厚さはTFTのゲート電極
G部分で静電気により絶縁破壊を起こさないようにするため、2500〜5500Åとす
るとよい。
31を均一な厚さになるように設け、このフォトレジスト31をハーフトーンマスク32
を用いて露光する。このハーフトーンマスク32は、TFTのゲート電極Gに対応する部
分33は完全遮光性、補助容量形成領域y(図3(e)参照)に対応する部分34は透光
性、その他の部分35は半透過性となされている。したがって、フォトレジスト31を露
光後に現像すると、図7(e)に示すように、ゲート電極Gの表面には厚いフォトレジス
ト311が残り、補助容量形成領域yの表面にはフォトレジストは存在せずに半導体層1
9が露出し、残りの部分にはゲート電極Gの表面のフォトレジスト311よりも厚さが薄
いフォトレジスト312が残る。
縁膜27を露出させ、図7(f)に示すように、露出している第1の絶縁膜27の一部を
緩衝フッ酸により湿式エッチングないしはドライエッチングし、所定厚さ(例えば500
〜1500Å)の薄肉化された絶縁膜部分26が残るようにする。
去して半導体層19を露出させる。この際、ゲート電極G上に位置していた厚いフォトレ
ジスト層311は、その一部がアッシングされるために、厚さは薄くなるがそのまま半導
体層19を被覆したまま残る。その後、図8(b)に示すように、ドライエッチングによ
り露出した半導体層19を除去する。
り除去し、透明基板11上にアルミニウム、モリブデン、クロムあるいはこれらの合金か
らなる導電物質層を成膜した後、図1及び図8(c)に示すように、走査線16に直交す
る方向に延びる複数本の信号線17、この信号線17から延設されて半導体層19に接続
されるソース電極S、及び、補助容量電極18a上の第1の絶縁膜27を通って薄肉化さ
れた絶縁膜部分26を覆うとともに一端が半導体層19に接続されるドレイン電極Dをパ
ターニングする。これにより、透明基板11の走査線16及び信号線17との交差部近傍
にはスイッチング素子となるTFTが形成される。
の安定化のための無機絶縁性材料(例えば窒化ケイ素)からなる第2の絶縁膜28を成膜
し、続いて、アレイ基板13の表面を平坦化するためのポリイミド等の有機絶縁材料から
なる層間膜29を成膜する。そして、図8(e)に示すように、ドライエッチングにより
補助容量電極18a上の第1の絶縁膜27上のドレイン電極上に位置する層間膜29と保
護絶縁膜28にコンタクトホール30を形成する。そして、図8(f)に示すように、走
査線16及び信号線17によって囲まれた1画素領域ごとに例えばITO等からなる画素
電極20を形成する。このとき、光漏れを防止するために、好ましくは画素電極20の一
部が走査線16及び信号線17上に位置し、かつ隣接する画素電極20同士が非接続状態
となるように設ける。以上の工程により実施例3の液晶表示装置10Cのアレイ基板13
が製造される。
量電極18a及び画素電極20に接続されたドレイン電極Dがコンデンサの電極に相当し
、補助容量電極18a及びドレイン電極Dとの間に配置された薄肉化された絶縁膜部分2
6がコンデンサの誘電体に相当し、しかもこの薄肉化された絶縁膜部分26からなる誘電
体の厚さは、従来から使用されているゲート絶縁膜の厚さ2500〜4500Åよりも大
幅に薄い500〜1500Åとすることができるから、補助容量電極18aの面積を大き
くしなくても補助容量を飛躍的に増大させることができる。また、ゲート電極G、走査線
16及びコンタクトホール30の形成部分は薄肉化された絶縁膜部分26よりも厚さが厚
い第1の絶縁膜27によって覆われているので、絶縁性は十分に確保されるとともにドレ
イン電極Dと補助容量電極18aとの間の短絡も少なくなる。
を示したが、このような場合には、第1の絶縁膜27は均質となるため、第1の絶縁膜2
7を緩衝フッ酸により湿式エッチングして厚さの薄い薄肉化された絶縁膜部分26を形成
する際にはエッチング時間で厳密に管理する必要がある。しかしながら、この第1の絶縁
膜27をエッチング速度が異なる材料からなる複層構造とすれば、エッチング条件をより
柔軟とすることができ、製造が容易となる。例えば、最初に透明基板11の温度を高くし
て硬質な窒化ケイ素膜を設けた後、透明基板11の温度を低くして軟質な窒化ケイ素膜を
積層するようにすれば、軟質な窒化ケイ素膜は緩衝フッ酸によりエッチング速度が速いた
め、多少のエッチング時間の誤差があっても下層の硬質な窒化ケイ素膜はほとんどエッチ
ングされないため、正確な厚さの薄肉化された絶縁膜部分26を得ることができる。
したが、酸化ケイ素などで形成することができ、更には、第1の絶縁膜27を複層構造と
して、一方を酸化ケイ素として他方を窒化ケイ素とすることもできる。ただし、絶縁性の
点からすると最上層は窒化ケイ素膜からなるものとする方がよい。
積を大きくすることなく補助容量を増大させることができるとともにドレイン電極Dと補
助容量電極18aとの間の短絡も少なくなるので、輝点不良が少なく、しかも、画素ごと
の開口率を低下させることなくクロストーク及びフリッカ等の表示不良を抑えることがで
きる。
を順次連続的に成膜したために、ゲート絶縁膜の成膜及びエッチング工程を行った後に半
導体層の成膜を行う従来例の方法と比較すれば、基板の周囲を常圧状態から真空状態に保
持する工程を1回少なくすることができるとともに、ハーフトーンマスクにより補助容量
線の周囲に残したフォトレジスト層をマスクとしてエッチングにより補助容量線の表面に
位置する半導体層の除去を行うことができ、しかも、ゲート絶縁膜のエッチング工程で生
じるコンタミネーションの影響を受け難くなるためにTFTの特性が悪化することが少な
くなる。加えて、実施例3の液晶表示装置10Cの製造方法によれば、補助容量線の表面
の半導体層をエッチングした後、残ったフォトレジスト層及び半導体層をそのままマスク
としてエッチングにより絶縁層の形成を行うことができるので、絶縁層形成後に半導体層
のエッチング工程が増えるとはいえ、特に絶縁層形成時にフォトリソグラフィー工程を設
ける必要がなくなる。
11、12 透明基板
13 アレイ基板
14 カラーフィルタ基板
15 液晶
16 走査線
17 信号線
18 補助容量線
18a 補助容量電極
19 半導体層
20 画素電極
22 カラーフィルタ
23 共通電極
24 導電物質層
25 厚肉の絶縁膜
26 薄肉化された絶縁膜部分
27 第1の絶縁膜
28 第2の絶縁膜
29 層間膜
30 コンタクトホール
W 窓部
Claims (6)
- 透明基板上にマトリクス状に配置された複数の信号線及び走査線と、前記走査線間に平行に設けられた複数の補助容量線と、前記信号線及び走査線の交点近傍に設けられた薄膜トランジスタと、前記信号線及び走査線により区画されるそれぞれの位置に配置されるとともに前記薄膜トランジスタのドレイン電極に電気的に接続された画素電極とを備えた液晶表示装置において、
前記薄膜トランジスタのゲート電極及び走査線は、複層構造を有する第1の絶縁膜で被覆され、前記補助容量線の一部を幅広にして形成した補助容量電極上の少なくとも一部及び前記補助容量電極の周縁の少なくとも一部の外側に亘る領域は、前記第1の絶縁膜の複層のうち、最も表面側に形成され、かつ最も厚みの薄い絶縁層によってのみ被覆されるとともに、当該最も厚みの薄い絶縁層を被覆するように前記薄膜トランジスタのドレイン電極が延在されている液晶表示装置。 - 前記最も厚みの薄い絶縁層は、前記補助容量電極上の全て及び前記補助容量電極の全周縁の外側に亘って形成されている請求項1に記載の液晶表示装置。
- 前記画素電極と前記薄膜トランジスタのドレイン電極との間には第2の絶縁膜が形成され、
前記補助容量電極上の前記第1の絶縁膜の複層が被覆された領域の前記薄膜トランジスタのドレイン電極上に位置する前記第2の絶縁膜にはコンタクトホールが形成され、
前記コンタクトホールを介して前記画素電極と前記薄膜トランジスタのドレイン電極とが電気的に接続されている請求項1に記載の液晶表示装置。 - 前記最も厚みの薄い絶縁層は前記信号線に沿う側では前記補助容量電極の周縁の内側に形成されている請求項1に記載の液晶表示装置。
- 前記第1の絶縁膜の厚さは2500〜5500Åであり、前記最も厚みの薄い絶縁層の厚さは500〜1500Åである請求項1〜4のいずれかに記載の液晶表示装置。
- 透明基板上に走査線及び一部を幅広にして形成した補助容量電極部分を有する補助容量線を互いに平行に複数本配設する工程と、
前記透明基板上の全面を覆うように所定の厚さの絶縁層を形成するとともに、前記補助容量電極上の少なくとも一部及び前記補助容量電極の周縁の少なくとも一部の外側に亘る領域の最後に形成した層を除去し、全面を覆うように最も表面側に形成され、かつ最も厚みの薄い絶縁層を成膜し、複層構造を有する第1の絶縁膜を形成する工程と、
前記走査線の一部に形成されるゲート電極に対応する位置の前記第1の絶縁膜の表面に半導体層を形成する工程と、
前記走査線に直交するように一部にソース電極が形成された信号線を複数本配設するとともに、前記薄膜トランジスタのドレイン電極を前記第1の絶縁膜を被覆するように形成する工程と、
を含む液晶表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006336659A JP4940926B2 (ja) | 2006-12-14 | 2006-12-14 | 液晶表示装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006336659A JP4940926B2 (ja) | 2006-12-14 | 2006-12-14 | 液晶表示装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008151826A JP2008151826A (ja) | 2008-07-03 |
JP4940926B2 true JP4940926B2 (ja) | 2012-05-30 |
Family
ID=39654094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006336659A Active JP4940926B2 (ja) | 2006-12-14 | 2006-12-14 | 液晶表示装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4940926B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011170172A (ja) | 2010-02-19 | 2011-09-01 | Seiko Epson Corp | 電気泳動表示装置及び電子機器 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0339722A (ja) * | 1989-07-06 | 1991-02-20 | Matsushita Electron Corp | 画像表示装置 |
JP2874256B2 (ja) * | 1990-03-12 | 1999-03-24 | 富士通株式会社 | 薄膜トランジスタマトリクスの製造方法 |
JP2827570B2 (ja) * | 1991-05-14 | 1998-11-25 | 三菱電機株式会社 | 液晶ディスプレイ |
JPH0720491A (ja) * | 1993-06-22 | 1995-01-24 | Sanyo Electric Co Ltd | 液晶表示装置とその製造方法 |
JP3427664B2 (ja) * | 1997-03-13 | 2003-07-22 | 株式会社日立製作所 | 横電界方式アクティブマトリクス型液晶表示装置 |
JP3844913B2 (ja) * | 1999-06-28 | 2006-11-15 | アルプス電気株式会社 | アクティブマトリックス型液晶表示装置 |
JP2001013523A (ja) * | 1999-06-30 | 2001-01-19 | Nec Corp | 液晶表示装置及びその製造方法 |
JP4417072B2 (ja) * | 2003-03-28 | 2010-02-17 | シャープ株式会社 | 液晶表示装置用基板及びそれを用いた液晶表示装置 |
JP4871507B2 (ja) * | 2004-12-17 | 2012-02-08 | エーユー オプトロニクス コーポレイション | 液晶表示装置とその製造方法 |
-
2006
- 2006-12-14 JP JP2006336659A patent/JP4940926B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008151826A (ja) | 2008-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4301259B2 (ja) | 液晶表示装置及びその製造方法 | |
WO2019169848A1 (en) | Array substrate, display apparatus, and method of fabricating array substrate | |
JP4285533B2 (ja) | 液晶表示装置及びその製造方法 | |
JP4211855B2 (ja) | 液晶表示装置及びその製造方法 | |
US7319239B2 (en) | Substrate for display device having a protective layer provided between the pixel electrodes and wirings of the active matrix substrate, manufacturing method for same, and display device | |
US20120162055A1 (en) | Liquid crystal display device and method for manufacturing same | |
WO2011080879A1 (ja) | アクティブマトリクス基板及びその製造方法 | |
JPWO2007086368A1 (ja) | 薄膜トランジスタおよびそれを備えたアクティブマトリクス基板ならびに表示装置 | |
JP4368769B2 (ja) | 薄膜トランジスタアレイとその製造方法 | |
JP2008170664A (ja) | 液晶表示装置及びその製造方法 | |
KR100698000B1 (ko) | 반도체 장치용 기판 및 그 제조 방법, 전기 광학 장치용기판, 전기 광학 장치 및 전자 기기 | |
JP2004295073A (ja) | 平坦化層を有する基板及びその製造方法並びに電気光学装置用基板及び電気光学装置及び電子機器 | |
JP4900332B2 (ja) | 液晶表示装置の製造方法 | |
JP2007334297A (ja) | 液晶表示装置及びその製造方法 | |
JP2007121793A (ja) | 液晶表示装置及びその製造方法 | |
JP4940926B2 (ja) | 液晶表示装置及びその製造方法 | |
KR101366537B1 (ko) | 액정표시장치의 어레이 기판 및 그의 제조방법 | |
JP2005250234A (ja) | 電気光学装置、電子機器及び電気光学装置の製造方法 | |
US7547588B2 (en) | Thin film transistor array panel | |
JP4946250B2 (ja) | 液晶表示装置 | |
JP4910706B2 (ja) | 電気光学装置の製造方法 | |
KR100860178B1 (ko) | 액정표시장치 및 그 제조 방법 | |
JP2004302382A (ja) | 電気光学装置用基板及びその製造方法並びに電気光学装置 | |
JP4762214B2 (ja) | 表示装置用基板、その製造方法及び表示装置 | |
JP2004333752A (ja) | 電気光学装置用基板及びその製造方法並びに電気光学装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091119 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100526 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100526 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100903 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120213 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4940926 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |