CN114709251A - 一种薄膜晶体管及其制备方法 - Google Patents
一种薄膜晶体管及其制备方法 Download PDFInfo
- Publication number
- CN114709251A CN114709251A CN202210264942.5A CN202210264942A CN114709251A CN 114709251 A CN114709251 A CN 114709251A CN 202210264942 A CN202210264942 A CN 202210264942A CN 114709251 A CN114709251 A CN 114709251A
- Authority
- CN
- China
- Prior art keywords
- layer
- opening
- thin film
- semiconductor layer
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 84
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 110
- 238000004519 manufacturing process Methods 0.000 claims abstract description 19
- 239000004020 conductor Substances 0.000 claims description 62
- 238000000034 method Methods 0.000 claims description 41
- 239000000463 material Substances 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 24
- 230000003647 oxidation Effects 0.000 claims description 18
- 238000007254 oxidation reaction Methods 0.000 claims description 18
- 239000007772 electrode material Substances 0.000 claims description 14
- 230000001590 oxidative effect Effects 0.000 claims description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 7
- 230000007613 environmental effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 12
- 239000000758 substrate Substances 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 239000000243 solution Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 4
- 229910001120 nichrome Inorganic materials 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 239000003929 acidic solution Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- -1 fluorine ions Chemical class 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种薄膜晶体管及其制备方法，所述薄膜晶体管包括基板，栅极，栅绝缘层，沟道层，第一半导体层和第二半导体层，源极和漏极，以及第一氧化层。所述第一半导体层和所述第二半导体层之间具有第一开口以露出部分所述沟道层，所述第一氧化层覆盖所述沟道层露出的表面，从而可以将沟道层与外界隔离，避免后续制程或环境附着物对沟道层的影响，进而可以提高和优化薄膜晶体管的性能和稳定性。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制备方法。
背景技术
随着市场的需求变化，面板逐渐向高解析度、窄方向发展，像素的尺寸越来越小，产品的设计&驱动留给工艺的工艺窗口越来越小，对薄膜晶体管(Thin Film Transistor,TFT)结构和工艺提出更高的器件要求。
如何提高和优化TFT器件的性能和稳定性是目前亟待解决的问题。
发明内容
本发明的目的在于提供一种薄膜晶体管及其制备方法，旨在提高和优化TFT器件的性能和稳定性。
一方面，本发明提供一种薄膜晶体管，所述薄膜晶体管包括：
栅极；
栅绝缘层，覆盖所述栅极；
沟道层，位于所述栅绝缘层上；
第一半导体层和第二半导体层，位于所述沟道层上，所述第一半导体层和所述第二半导体层之间具有第一开口以露出部分所述沟道层；
源极和漏极，所述源极位于所述第一半导体层上，所述漏极位于所述第二半导体层上；
第一氧化层，覆盖所述沟道层露出的表面。
进一步，所述第一氧化层位于所述沟道层上且位于所述第一开口的底部。
进一步，所述沟道层中形成有对应所述第一开口的凹槽，所述第一氧化层位于所述凹槽内。
进一步，所述沟道层中形成有对应所述第一开口的凹槽，所述第一氧化层填充所述凹槽且位于所述第一开口的底部。
进一步，所述薄膜晶体管还包括：
第二氧化层，位于所述第一半导体层与所述第一开口交界的侧壁；
第三氧化层，位于所述第二半导体层与所述第一开口交界的侧壁。
进一步，所述沟道层的材料包括非晶硅，所述第一半导体层和所述第二半导体层的材料包括N型非晶硅。
另一方面，本发明提供一种薄膜晶体管的制备方法，所述薄膜晶体管的制备方法包括：
形成栅极；
形成覆盖所述栅极的栅绝缘层；
形成位于所述栅绝缘层上的沟道层；
形成位于所述沟道层上的第一半导体层和第二半导体层，所述第一半导体层和所述第二半导体层之间具有第一开口以露出部分所述沟道层；
形成位于所述第一半导体层上的源极和位于所述第二半导体层上的漏极；
形成覆盖所述沟道层露出的表面的第一氧化层。
进一步，形成所述沟道层、所述第一半导体层、所述第二半导体层、所述源极、所述漏极和所述第一氧化层的步骤，包括：
在所述栅绝缘层上依次沉积沟道层、导电材料和源/漏极材料，所述沟道层、所述导电材料和所述源/漏极材料包括薄膜晶体管区和非薄膜晶体管区；
去除位于所述非薄膜晶体管区的所述源/漏极材料；
去除位于所述非薄膜晶体管区的所述沟道层和所述导电材料；
对所述源/漏极材料和所述导电材料进行刻蚀，以在所述源/漏极材料的中部形成第二开口而形成所述源极和所述漏极，以及在导电材料中形成对应所述第二开口的第一开口而形成所述第一半导体层和所述第二半导体层；
基于所述第一开口对部分所述沟道层进行氧化，形成所述第一氧化层。
进一步，所述第一开口的底部与所述沟道层之间还具有剩余部分导电材料；所述基于所述第一开口对所述沟道层进行氧化的步骤，包括：
基于所述第一开口对所述剩余部分导电材料和部分所述沟道层进行氧化。
进一步，形成所述沟道层、所述第一半导体层、所述第二半导体层、所述源极、所述漏极和所述第一氧化层的步骤，包括：
在所述栅绝缘层上依次沉积沟道层和导电材料，所述沟道层和所述导电材料包括薄膜晶体管区和非薄膜晶体管区；
去除位于所述非薄膜晶体管区的所述沟道层和所述导电材料；
在所述沟道层和所述导电材料上沉积源/漏极材料；
对所述源/漏极材料和所述导电材料进行刻蚀，以在所述源/漏极材料的中部形成第二开口而形成所述源极和所述漏极，以及在导电材料中形成对应所述第二开口的第一开口而形成所述第一半导体层和所述第二半导体层；
基于所述第一开口对部分所述沟道层进行氧化，形成所述第一氧化层。
本发明的有益效果是：提供一种薄膜晶体管及其制备方法，所述薄膜晶体管包括基板，栅极，栅绝缘层，沟道层，第一半导体层和第二半导体层，源极和漏极，以及第一氧化层。所述第一半导体层和所述第二半导体层之间具有第一开口以露出部分所述沟道层，所述第一氧化层覆盖所述沟道层露出的表面，从而可以将沟道层与外界隔离，避免后续制程或环境附着物对沟道层的影响，进而可以提高和优化薄膜晶体管的性能和稳定性。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
图1是本发明第一实施例提供的薄膜晶体管的结构示意图；
图2是本发明第二实施例提供的薄膜晶体管的结构示意图；
图3是本发明第三实施例提供的薄膜晶体管的结构示意图；
图4是本发明第四实施例提供的薄膜晶体管的结构示意图；
图5是本发明实施例提供的薄膜晶体管的制备方法的流程示意图；
图6a-6e是本发明实施例提供的薄膜晶体管在制备过程中的结构示意图；
图7a-7b是本发明另一实施例提供的薄膜晶体管在制备过程中的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
请参阅图1，图1是本发明第一实施例提供的薄膜晶体管的结构示意图。该薄膜晶体管100可以应用于各种显示器，例如液晶显示器(Liquid Crystal Display,LCD)、有机发光二极管显示器(Organic Light-Emitting Diode,OLED)和微型发光二极管显示器(Micro-Light-Emitting Diode,Micro-LED)等。
该薄膜晶体管100包括基板10，栅极11，栅绝缘层110，沟道层12，第一半导体层131和第二半导体层132，源极141和漏极142，以及第一氧化层15。所述栅极11位于所述基板10上，所述栅绝缘层110覆盖所述栅极11，所述沟道层12位于所述栅绝缘层110上。所述第一半导体层131和第二半导体层132位于所述沟道层12上，且所述第一半导体层131和所述第二半导体层132之间具有第一开口133以露出部分所述沟道层12。所述源极141位于所述第一半导体层131上，所述漏极142位于所述第二半导体层132上，所述源极141和所述漏极142之间具有第二开口143，以隔开所述源极141和所述漏极142。所述第一氧化层15覆盖所述沟道层12露出的表面。
该薄膜晶体管100包括薄膜晶体管区101和非薄膜晶体管区102，例如非薄膜晶体管区102位于薄膜晶体管区101的外围。在本实施例中，栅极11、沟道层12、第一半导体层131和第二半导体层132、源极141和漏极142、第一氧化层15位于薄膜晶体管区101，所述基板10和所述栅绝缘层110位于所述薄膜晶体管区101和所述非薄膜晶体管区102。
其中，基板10可以包括玻璃基板和柔性基板其中之一或其组合，栅极11的材料可以为Mo或Mo/Al或Mo/Cu或Mo/Cu/IZO或IZO/Cu/IZO或Mo/Cu/ITO或Ni/Cu/Ni或MoTiNi/Cu/MoTiNi或NiCr/Cu/NiCr或CuNb等。栅绝缘层110的材料可为SiOx，SiNx，Al2O3/SiNx/SiOx，SiOx/SiNx/SiOx等。沟道层12的材料可以为非晶硅，第一半导体层131和第二半导体层132的材料可以为N型掺杂的非晶硅，用于实现电连接，降低沟道层12与源/漏极的接触电阻。源极141和漏极142的材料可以为Mo或Al/Mo或Mo/Al/Mo或Mo/Cu或Mo/Cu/IZO或IZO/Cu/IZO或Mo/Cu/ITO或Ni/Cu/Ni或MoTiNi/Cu/MoTiNi或NiCr/Cu/NiCr或CuNb等。第一氧化层15的材料可以包括氧化硅。
其中，第一开口133的深度可以等于第一半导体层131和第二半导体层132的深度，即第一开口133将第一半导体层131和第二半导体层132完全隔开，从而源极141可以通过第一半导体层131与沟道层12电连接，漏极142可以通过第二半导体层132与沟道层12电连接，且第一半导体层131和第二半导体层132之间不会发生漏电，因此源极141和漏极142之间不会发生漏电。
如图1所示，所述沟道层12中形成有对应所述第一开口133的凹槽121，所述凹槽121的宽度可以等于第一开口133的宽度，即凹槽121可以为第一开口133向下延伸所形成。所述第一氧化层15位于所述凹槽121内，也就是说，沟道层12的表面不是平整的，而是在对应第一开口133处具有凹槽121形状，第一氧化层15完全填满所述凹槽121。
请参阅图2，图2是本发明第二实施例提供的薄膜晶体管的结构示意图。为了便于理解和简要说明，本实施例与第一实施例相同的结构继续使用相同的标号。
在本实施例中，该薄膜晶体管200的沟道层12的表面是平整的，第一氧化层15a位于所述沟道层12上且位于所述第一开口133的底部。换句话说，第一氧化层15a没有填满所述第一开口133，只是覆盖第一开口133的底部，或者说，第一氧化层15a的厚度小于所述第一开口133的深度。
请参阅图3，图3是本发明第三实施例提供的薄膜晶体管的结构示意图。为了便于理解和简要说明，本实施例与第一实施例相同的结构继续使用相同的标号。
在本实施例中，该薄膜晶体管300的沟道层12中形成有对应所述第一开口133的凹槽121，所述凹槽121的宽度可以等于第一开口133的宽度，即凹槽121可以为第一开口133向下延伸所形成。所述第一氧化层15b填充所述凹槽121且位于所述第一开口133的底部。也就是说，第一氧化层15b不仅填满所述凹槽121，还位于第一开口133的底部(没有填满第一开口133)。
请参阅图4，图4是本发明第四实施例提供的薄膜晶体管的结构示意图。为了便于理解和简要说明，本实施例与第一实施例相同的结构继续使用相同的标号。
在本实施例中，该薄膜晶体管400还包括第二氧化层1311和第三氧化层1321，所述第二氧化层1311位于所述第一半导体层131与所述第一开口133交界的侧壁，所述第三氧化层1321位于所述第二半导体层132与所述第一开口133交界的侧壁。
其中，第二氧化层1311和第三氧化层1321可以位于所述第一氧化层15上，与所述第一氧化层15连接。第二氧化层1311和第三氧化层1321可以与所述第一氧化层15一起形成。
本发明实施例提供的薄膜晶体管，包括基板10，栅极11，栅绝缘层110，沟道层12，第一半导体层131和第二半导体层132，源极141和漏极142，以及第一氧化层15/15a/15b。所述第一半导体层131和所述第二半导体层132之间具有第一开口133以露出部分所述沟道层12，所述第一氧化层15/15a/15b覆盖所述沟道层12露出的表面，从而可以将沟道层12与外界隔离，避免后续制程或环境附着物对沟道层12的影响，进而可以提高和优化薄膜晶体管的性能和稳定性。
请参阅图5，图5是本发明实施例提供的薄膜晶体管的制备方法的流程示意图。请同时参阅图6a-6e，图6a-6e是本发明实施例提供的薄膜晶体管在制备过程中的结构示意图。该制备方法可以用于制备上述薄膜晶体管，因此可以参照图1-图4。该薄膜晶体管的制备方法包括以下步骤S1-S6。
请参见图5中的步骤S1-步骤S2和图6a。
步骤S1：形成栅极11。
提供基板10，然后在基板10上沉积栅极材料，再利用刻蚀工艺去除薄膜晶体管区101的栅极材料，形成位于薄膜晶体管区101的栅极11。
步骤S2：形成覆盖所述栅极11的栅绝缘层110。
可以直接在栅极11和基板10上沉积栅绝缘层110，所述栅绝缘层110在栅极11上的厚度可以等于在基板10上的厚度，所述栅绝缘层110位于所述薄膜晶体管区101和所述非薄膜晶体管区102。
请参见图5中的步骤S3-步骤S5和图6a-图6d。
步骤S3：形成位于所述栅绝缘层110上的沟道层12。
步骤S4：形成位于所述沟道层12上的第一半导体层131和第二半导体层132，所述第一半导体层131和所述第二半导体层132之间具有第一开口133以露出部分所述沟道层12。
步骤S5：形成位于所述第一半导体层131上的源极141和位于所述第二半导体层132上的漏极142。
在一些实施例中，步骤S3、步骤S4和步骤S5可以包括以下具体工艺步骤。
1)如图6a所示，在所述栅绝缘层110上依次沉积沟道层12、导电材料13和源/漏极材料14，所述沟道层12、所述导电材料13和所述源/漏极材料14包括薄膜晶体管区101和非薄膜晶体管区102。
2)如图6b所示，去除位于所述非薄膜晶体管区102的所述源/漏极材料14。
3)如图6c所示，去除位于所述非薄膜晶体管区102的所述沟道层12和所述导电材料13。具体的，可以利用半色调光罩形成位于薄膜晶体管区101的光阻，所述光阻包括位于中间的第一光阻部分(对应后续形成的第一开口)和其余的第二光阻部分，所述第一光阻部分的厚度小于第二光阻部分的厚度。然后基于所述光阻去除位于非薄膜晶体管区102的所述源/漏极材料14。接着基于所述光阻去除位于非薄膜晶体管区102的所述沟道层12和所述导电材料13，同时去除所述第一光阻部分形成第三开口。
4)在一种实施例中，如图6d所示，对所述源/漏极材料14和所述导电材料13进行刻蚀，以在所述源/漏极材料14的中部形成第二开口143而形成所述源极141和所述漏极142，以及在导电材料13中形成对应所述第二开口143的第一开口133而形成所述第一半导体层131和所述第二半导体层132。具体的，可以基于所述第三开口对所述源/漏极材料14和所述导电材料13进行刻蚀，以在所述源/漏极材料14的中部(对应所述第三开口的位置)形成第二开口143而、形成所述源极141和所述漏极142，以及在导电材料13中形成对应所述第二开口143的第一开口133、而形成所述第一半导体层131和所述第二半导体层132。所述刻蚀工艺使用的刻蚀液可以为酸性液体中添加氟离子，使得刻蚀液能够刻蚀源/漏极材料14且可以刻蚀导电材料13(例如N型掺杂的非晶硅)。需要说明的是，所述源/漏极材料14和所述导电材料13的刻蚀可以分开进行。
在另一种实施例中，如图6e所示，在基于所述第三开口对所述源/漏极材料14和所述导电材料13进行刻蚀的工艺中，与图6d的区别在于，导电材料13在对应第三开口的位置没有被完全刻蚀，即第一开口133’的深度小于所述导电材料13的厚度。也就是说，所述第一开口133’的底部与所述沟道层12之间还具有剩余部分导电材料13a。
请参见图5中的步骤S6以及图1-图3。
步骤S6：形成覆盖所述沟道层12露出的表面的第一氧化层15/15a/15b。
具体的，可以基于所述第一开口133对所述沟道层12进行氧化，形成所述第一氧化层15/15a/15b。
在一种实施例中，可以参见图1，在图6d的基础上采用氧化工艺，基于所述第一开口133对部分所述沟道层12进行氧化，可以形成如图1所示的第一氧化层15。
在一种实施例中，可以参见图2，在图6e的基础上采用氧化工艺，基于所述第一开口133对所述剩余部分导电材料13a进行氧化，可以形成如图2所示的第一氧化层15a。
在一种实施例中，可以参见图3，在图6e的基础上采用氧化工艺，基于所述第一开口133对所述剩余部分导电材料13a和部分所述沟道层12进行氧化，可以形成如图3所示的第一氧化层15b。
上述实施例中的制备方法，通过氧化工艺形成第一氧化层15/15a/15b，可以降低导电材料13刻蚀工艺的要求。例如，即使所述刻蚀工艺没有使第一半导体层131和第二半导体层132隔开(即所述第一开口133的底部与所述沟道层12之间还具有剩余部分导电材料13a)，也可以通过氧化工艺使第一半导体层131和第二半导体层132隔离。即使所述刻蚀工艺发生过刻蚀，即刻蚀到沟道层12，通过氧化工艺也可以将剩余的部分沟道层12与外界隔离。
在一种实施例中，为了保证第一开口133使第一半导体层131和第二半导体层132隔开，可以适当进行过刻蚀(对沟道层12也进行刻蚀)而不进行氧化工艺。与本实施例中进行氧化工艺的制备方法相比，本实施例的制备方法中的刻蚀工艺可以不需要对沟道层12进行刻蚀，即可以减少对沟道层12的损伤，因此可以优化薄膜晶体管的特性。
在一种实施例中，为了保证沟道层12与外界隔离，可以不对所述导电材料13进行刻蚀，而直接基于源极141和漏极142之间的第二开口143对所述导电材料13进行氧化工艺。这种工艺对氧化的要求极高，必须得对导电材料13进行完全氧化以使第一半导体层131和第二半导体层132通过氧化层进行隔离。但是若导电材料13的厚度太厚，会使得氧化不完全，则第一半导体层131和第二半导体层132之间就会发生漏电；若导电材料13的厚度太薄，会使得驱动能力不足。所以本实施例提供的制备方法，先对导电材料13进行刻蚀再对沟道层12进行氧化的工艺，不再受限于导电材料13的厚度，适合目前各种工艺。
在一种实施例中，可以参见图4，当所述源/漏极材料14和所述导电材料13分开进行刻蚀时，源/漏极材料14的刻蚀可以采用湿法刻蚀(各向同性刻蚀)，导电材料13的刻蚀可以采用干法刻蚀(垂直方向刻蚀)。由于可能会发生过刻蚀，因此形成的源极141和漏极142会相对于所述第三开口向内缩。而导电材料13是垂直方向刻蚀的，因此形成的第一半导体层131和所述第二半导体层132与所述第三开口对齐，也就是说第二开口143的宽度大于第一开口133的宽度，即第一半导体层131和第二半导体层132突出于所述源极141和所述漏极142。采用氧化工艺时，基于所述第一开口133对部分所述沟道层12进行氧化的过程中，可以同时对第一半导体层131和第二半导体层132的侧壁进行氧化，以形成第二氧化层1311和第三氧化层1321。因此即使在刻蚀工艺中，第一半导体层131和第二半导体层132突出于所述源极141和所述漏极142，也可以通过氧化工艺使第一半导体层131和第二半导体层132与源极141和漏极142齐平，形成设计的沟道长度。
请参阅图5和图7a-图7b，图7a-7b是本发明另一实施例提供的薄膜晶体管在制备过程中的结构示意图。
在本实施例中，步骤S3、步骤S4和步骤S5可以包括以下具体工艺步骤。1)如图7a所示，在所述栅绝缘层110上依次沉积沟道层12和导电材料13，所述沟道层12和所述导电材料13包括薄膜晶体管区101和非薄膜晶体管区102。2)如图7b所示，去除位于所述非薄膜晶体管区102的所述沟道层12和所述导电材料13。3)在所述沟道层12和所述导电材料13上沉积源/漏极材料14(可以参见图6c)。4)对所述源/漏极材料14和所述导电材料13进行刻蚀，以在所述源/漏极材料14的中部形成第二开口143、而形成所述源极141和所述漏极142，以及在导电材料13中形成对应所述第二开口143的第一开口133、而形成所述第一半导体层131和所述第二半导体层132(可以参见图6d)。
本实施例与图6a-图6b的区别在于，先采用一道光罩去除位于非薄膜晶体管区102的所述导电材料13和沟道层12，再沉积源/漏极材料14，即本实施例多一道光罩(图7b使用的光罩)。
在一些实施例中，氧化工艺形成第一氧化层之后，再去除上述光阻，接着进行后续制程，例如形成覆盖源极141和漏极142、第一氧化层15、栅绝缘层110的保护层，再形成像素电极。
本发明实施例提供的薄膜晶体管的制备方法，先刻蚀导电材料13形成隔开的第一半导体层131和第二半导体层132，同时形成第一开口133，可以去除刻蚀后沟道层12表面的附着物。然后基于所述第一开口133对部分沟道层12进行氧化，使剩余的部分沟道层12能够与外界隔离，以减少后续制程或环境附着物对剩余的部分沟道层12的影响，进而提高和优化薄膜晶体管的性能和稳定性。
以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。
Claims (10)
1.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括：
栅极；
栅绝缘层，覆盖所述栅极；
沟道层，位于所述栅绝缘层上；
第一半导体层和第二半导体层，位于所述沟道层上，所述第一半导体层和所述第二半导体层之间具有第一开口以露出部分所述沟道层；
源极和漏极，所述源极位于所述第一半导体层上，所述漏极位于所述第二半导体层上；
第一氧化层，覆盖所述沟道层露出的表面。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一氧化层位于所述沟道层上且位于所述第一开口的底部。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述沟道层中形成有对应所述第一开口的凹槽，所述第一氧化层位于所述凹槽内。
4.根据权利要求1所述的薄膜晶体管，其特征在于，所述沟道层中形成有对应所述第一开口的凹槽，所述第一氧化层填充所述凹槽且位于所述第一开口的底部。
5.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括：
第二氧化层，位于所述第一半导体层与所述第一开口交界的侧壁；
第三氧化层，位于所述第二半导体层与所述第一开口交界的侧壁。
6.根据权利要求1所述的薄膜晶体管，其特征在于，所述沟道层的材料包括非晶硅，所述第一半导体层和所述第二半导体层的材料包括N型非晶硅。
7.一种薄膜晶体管的制备方法，其特征在于，所述薄膜晶体管的制备方法包括：
形成栅极；
形成覆盖所述栅极的栅绝缘层；
形成位于所述栅绝缘层上的沟道层；
形成位于所述沟道层上的第一半导体层和第二半导体层，所述第一半导体层和所述第二半导体层之间具有第一开口以露出部分所述沟道层；
形成位于所述第一半导体层上的源极和位于所述第二半导体层上的漏极；
形成覆盖所述沟道层露出的表面的第一氧化层。
8.根据权利要求7所述的薄膜晶体管的制备方法，其特征在于，形成所述沟道层、所述第一半导体层、所述第二半导体层、所述源极、所述漏极和所述第一氧化层的步骤，包括：
在所述栅绝缘层上依次沉积沟道层、导电材料和源/漏极材料，所述沟道层、所述导电材料和所述源/漏极材料包括薄膜晶体管区和非薄膜晶体管区；
去除位于所述非薄膜晶体管区的所述源/漏极材料；
去除位于所述非薄膜晶体管区的所述沟道层和所述导电材料；
对所述源/漏极材料和所述导电材料进行刻蚀，以在所述源/漏极材料的中部形成第二开口而形成所述源极和所述漏极，以及在导电材料中形成对应所述第二开口的第一开口而形成所述第一半导体层和所述第二半导体层；
基于所述第一开口对部分所述沟道层进行氧化，形成所述第一氧化层。
9.根据权利要求8所述的薄膜晶体管的制备方法，其特征在于，所述第一开口的底部与所述沟道层之间还具有剩余部分导电材料；所述基于所述第一开口对所述沟道层进行氧化的步骤，包括：
基于所述第一开口对所述剩余部分导电材料和部分所述沟道层进行氧化。
10.根据权利要求7所述的薄膜晶体管的制备方法，其特征在于，形成所述沟道层、所述第一半导体层、所述第二半导体层、所述源极、所述漏极和所述第一氧化层的步骤，包括：
在所述栅绝缘层上依次沉积沟道层和导电材料，所述沟道层和所述导电材料包括薄膜晶体管区和非薄膜晶体管区；
去除位于所述非薄膜晶体管区的所述沟道层和所述导电材料；
在所述沟道层和所述导电材料上沉积源/漏极材料；
对所述源/漏极材料和所述导电材料进行刻蚀，以在所述源/漏极材料的中部形成第二开口而形成所述源极和所述漏极，以及在导电材料中形成对应所述第二开口的第一开口而形成所述第一半导体层和所述第二半导体层；
基于所述第一开口对部分所述沟道层进行氧化，形成所述第一氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210264942.5A CN114709251A (zh) | 2022-03-17 | 2022-03-17 | 一种薄膜晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210264942.5A CN114709251A (zh) | 2022-03-17 | 2022-03-17 | 一种薄膜晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114709251A true CN114709251A (zh) | 2022-07-05 |
Family
ID=82168743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210264942.5A Pending CN114709251A (zh) | 2022-03-17 | 2022-03-17 | 一种薄膜晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114709251A (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5470769A (en) * | 1990-03-27 | 1995-11-28 | Goldstar Co., Ltd. | Process for the preparation of a thin film transistor |
| KR20050067740A (ko) * | 2003-12-29 | 2005-07-05 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터 액정표시장치의 제조방법 |
| CN1713057A (zh) * | 2004-06-25 | 2005-12-28 | Lg.菲利浦Lcd株式会社 | 薄膜晶体管阵列基板及其制造方法 |
| US20060008952A1 (en) * | 2004-07-06 | 2006-01-12 | Chunghwa Picture Tubes, Ltd. | Fabrication method of thin film transistor |
| CN1797149A (zh) * | 2004-12-31 | 2006-07-05 | Lg.菲利浦Lcd株式会社 | 液晶显示器件及其制造方法 |
| CN101901839A (zh) * | 2009-05-29 | 2010-12-01 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
| US20110073863A1 (en) * | 2009-09-28 | 2011-03-31 | Hitachi Displays, Ltd. | Organic light emitting diode display |
| KR20110135681A (ko) * | 2010-06-11 | 2011-12-19 | 엘지디스플레이 주식회사 | 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법 |
| CN103187451A (zh) * | 2012-01-03 | 2013-07-03 | 鸿富锦精密工业（深圳）有限公司 | 薄膜晶体管 |
| US20150200208A1 (en) * | 2014-01-10 | 2015-07-16 | Samsung Display Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
| CN105097944A (zh) * | 2015-06-25 | 2015-11-25 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示装置 |
| US20160197295A1 (en) * | 2015-01-07 | 2016-07-07 | Samsung Display Co., Ltd | Thin film transistor array substrate and manufacturing method of the same |
-
2022
- 2022-03-17 CN CN202210264942.5A patent/CN114709251A/zh active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5470769A (en) * | 1990-03-27 | 1995-11-28 | Goldstar Co., Ltd. | Process for the preparation of a thin film transistor |
| KR20050067740A (ko) * | 2003-12-29 | 2005-07-05 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터 액정표시장치의 제조방법 |
| CN1713057A (zh) * | 2004-06-25 | 2005-12-28 | Lg.菲利浦Lcd株式会社 | 薄膜晶体管阵列基板及其制造方法 |
| US20060008952A1 (en) * | 2004-07-06 | 2006-01-12 | Chunghwa Picture Tubes, Ltd. | Fabrication method of thin film transistor |
| CN1797149A (zh) * | 2004-12-31 | 2006-07-05 | Lg.菲利浦Lcd株式会社 | 液晶显示器件及其制造方法 |
| CN101901839A (zh) * | 2009-05-29 | 2010-12-01 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
| US20110073863A1 (en) * | 2009-09-28 | 2011-03-31 | Hitachi Displays, Ltd. | Organic light emitting diode display |
| KR20110135681A (ko) * | 2010-06-11 | 2011-12-19 | 엘지디스플레이 주식회사 | 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법 |
| CN103187451A (zh) * | 2012-01-03 | 2013-07-03 | 鸿富锦精密工业（深圳）有限公司 | 薄膜晶体管 |
| US20150200208A1 (en) * | 2014-01-10 | 2015-07-16 | Samsung Display Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
| US20160197295A1 (en) * | 2015-01-07 | 2016-07-07 | Samsung Display Co., Ltd | Thin film transistor array substrate and manufacturing method of the same |
| CN105097944A (zh) * | 2015-06-25 | 2015-11-25 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110649043B (zh) | 阵列基板、显示面板、显示装置及阵列基板的制备方法 | |
| US9691881B2 (en) | Manufacturing method of thin film transistor substrate | |
| US10797124B2 (en) | Organic light emitting display substrate and manufacturing method thereof | |
| KR101968115B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| EP3101693A1 (en) | Thin-film transistor, pixel structure, manufacturing methods therefor, array substrate and display device | |
| US10121901B2 (en) | Pixel structure with isolator and method for fabricating the same | |
| CN111293127B (zh) | 一种显示面板及其制备方法 | |
| CN109037236B (zh) | 透明显示面板及其制造方法 | |
| CN111584516B (zh) | 阵列基板及其制备方法、显示面板 | |
| CN109390380B (zh) | 显示面板及其制备方法、显示装置 | |
| KR20110067765A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| WO2015143818A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| CN112002636A (zh) | 阵列基板、其制备方法以及显示面板 | |
| JP5241966B2 (ja) | 半導体装置、ｔｆｔ基板、ならびに半導体装置およびｔｆｔ基板の製造方法 | |
| CN113687548B (zh) | 阵列基板及其制作方法、以及显示面板 | |
| US20080048191A1 (en) | Organic light emitting display device and method of fabricating the same | |
| US6646308B2 (en) | Flat panel display device | |
| US8900914B2 (en) | TFT substrate and method for manufacturing same | |
| CN111627933B (zh) | 主动元件基板及其制造方法 | |
| KR20110058356A (ko) | 어레이 기판 및 이의 제조방법 | |
| CN111584423A (zh) | 阵列基板及其制备方法和显示装置 | |
| CN113224172B (zh) | 薄膜晶体管及其制备方法 | |
| CN114709251A (zh) | 一种薄膜晶体管及其制备方法 | |
| CN112543997B (zh) | 阵列基板及其制造方法 | |
| US20240188411A1 (en) | Display Substrate and Preparation Method thereof, and Display Apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |