KR20110135681A - 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법 - Google Patents
산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법 Download PDFInfo
- Publication number
- KR20110135681A KR20110135681A KR1020100055542A KR20100055542A KR20110135681A KR 20110135681 A KR20110135681 A KR 20110135681A KR 1020100055542 A KR1020100055542 A KR 1020100055542A KR 20100055542 A KR20100055542 A KR 20100055542A KR 20110135681 A KR20110135681 A KR 20110135681A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- oxide semiconductor
- thin film
- film transistor
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 239000000758 substrate Substances 0.000 title claims abstract description 53
- 239000010409 thin film Substances 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000010408 film Substances 0.000 claims abstract description 72
- 238000000034 method Methods 0.000 claims abstract description 45
- 229910052751 metal Inorganic materials 0.000 claims abstract description 40
- 239000002184 metal Substances 0.000 claims abstract description 40
- 230000008569 process Effects 0.000 claims abstract description 32
- 230000001681 protective effect Effects 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 25
- 238000009832 plasma treatment Methods 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 229910052735 hafnium Inorganic materials 0.000 claims description 7
- 230000007704 transition Effects 0.000 claims description 7
- 229910052727 yttrium Inorganic materials 0.000 claims description 7
- 229910052726 zirconium Inorganic materials 0.000 claims description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 4
- 229910021193 La 2 O 3 Inorganic materials 0.000 claims description 4
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 4
- -1 Ta 2 O 3 Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 abstract description 46
- 239000011241 protective layer Substances 0.000 abstract 3
- 238000002161 passivation Methods 0.000 description 17
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 12
- 239000010936 titanium Substances 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 229910052738 indium Inorganic materials 0.000 description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 5
- 239000011787 zinc oxide Substances 0.000 description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 239000011651 chromium Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법에 관한 것으로, 본 발명에 따른 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법은 기판 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극이 형성된 기판 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막이 형성된 기판 상에 산화물 반도체 패턴을 형성하는 단계와, 상기 산화물 반도체 패턴이 형성된 기판 전면에 희생용 금속막을 형성하는 단계와, 상기 희생용 금속막 상부에 소스 및 드레인 전극용 금속막 및 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 마스크로 상기 소스 및 드레인 전극용 금속막을 식각하여 소스 및 드레인 전극을 형성하는 단계와, 상기 포토레지스트 패턴을 마스크로 플라즈마 처리공정을 수행하여 상기 산화물 반도체 패턴의 채널영역에 상응하는 상기 희생용 금속막을 채널보호막으로 형성하는 단계와, 상기 채널보호막이 형성된 기판 상에 상기 드레인 전극을 노출하는 콘택홀이 형성된 보호막을 형성하는 단계와, 상기 콘택홀이 형성된 기판에 화소전극을 형성하는 단계를 포함한다.
Description
본 발명은 박막트랜지스터 기판의 제조방법에 관한 것으로, 더욱 상세하게는 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법에 관한 것이다.
최근, 평판표시장치(FPD: Flat Panel Display)는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정표시장치(Liquid Crystal display: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 전계방출표시장치(Field Emission Display: FED), 전계발광표시장치(Light Emitting Device) 등과 같은 여러 가지의 평면형 디스플레이가 실용화되고 있다.
이들 중, 액정표시장치는 음극선관에 비하여 시인성이 우수하고, 평균소비전력 및 발열량이 작으며, 또한, 전계 발광표시장치는 고속의 응답속도를 가지며, 소비 전력이 낮고, 자체 발광이므로 시야각에 문제가 없어서, 차세대 평판 표시 장치로 주목받고 있다.
액정표시장치를 구동하는 방식에는 수동 매트릭스(passive matrix) 방식과 박막 트랜지스터(thin film transistor)를 이용한 능동 매트릭스(active matrix) 방식이 있다. 수동 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동 매트릭스 방식은 박막 트랜지스터를 각 화소 전극에 연결하고 박막 트랜지스터의 게이트 전극에 연결된 커패시터 용량에 의해 유지된 전압에 따라 구동하는 방식이다.
액정표시장치를 구동하기 위한 박막 트랜지스터는 이동도, 누설전류 등과 같은 기본적인 박막 트랜지스터의 특성뿐만 아니라, 오랜 수명을 유지할 수 있는 내구성 및 전기적 신뢰성이 매우 중요하다. 여기서, 박막 트랜지스터의 반도체층은 주로 비정질 실리콘 또는 다결정 실리콘으로 형성되는데, 비정질 실리콘은 성막 공정이 간단하고 생산 비용이 적게 드는 장점이 있지만 전기적 신뢰성이 확보되지 못하는 문제가 있다. 또한 다결정 실리콘은 높은 공정 온도로 인하여 대면적 응용이 매우 곤란하며, 결정화 방식에 따른 균일도가 확보되지 못하는 문제점이 있다.
한편, 산화물로 반도체층을 형성할 경우, 낮은 온도에서 성막하여도 높은 이동도를 얻을 수 있으며 산소의 함량에 따라 저항의 변화가 커서 원하는 물성을 얻기가 매우 용이하기 때문에 최근 박막 트랜지스터로의 응용에 있어 큰 관심을 끌고 있다. 특히, 아연 산화물(ZnO), 인듐 아연 산화물(InZnO) 또는 인듐 갈륨 아연 산화물(InGaZnO4: IGZO) 등을 그 예로 들 수 있다.
이와 같이 산화물을 이용한 박막트랜지스터의 채널층으로 사용되는 아연 산화물(ZnO), 인듐 아연 산화물(InZnO), 인듐 갈륨 아연 산화물(InGaZnO4)등은 비정질상태이므로, 저온 공정이 가능하고 특히 대면적화가 용이한 장점을 가진다.
그러나, 산화물 반도체의 채널층 캐리어 농도는 산소 함량 변화에 민감하여 제조공정중 발생되는 여러가지 환경에 물리적, 전기적 성질이 크게 변화되고, 이때 채널층은 손상을 입게 되어 캐리어의 농도가 원하지 않게 증가한다.
특히, 소스/드레인 전극 형성공정 중 하부에 위치한 채널층이 손상을 입게 되면, 캐리어의 농도가 필요이상으로 증가하게 되어 박막트랜지스터의 특성불량 및 불균일을 유발하는 문제점이 있다.
상술한 문제점을 해결하기 위한 본 발명의 목적은 채널층의 손상을 효과적으로 억제할 수 있는 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법은 기판 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극이 형성된 기판 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막이 형성된 기판 상에 산화물 반도체 패턴을 형성하는 단계와, 상기 산화물 반도체 패턴이 형성된 기판 전면에 희생용 금속막을 형성하는 단계와, 상기 희생용 금속막 상부에 소스 및 드레인 전극용 금속막 및 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 마스크로 상기 소스 및 드레인 전극용 금속막을 식각하여 소스 및 드레인 전극을 형성하는 단계와, 상기 포토레지스트 패턴을 마스크로 플라즈마 처리공정을 수행하여 상기 산화물 반도체 패턴의 채널영역에 상응하는 상기 희생용 금속막을 채널보호막으로 형성하는 단계와, 상기 채널보호막이 형성된 기판 상에 상기 드레인 전극을 노출하는 콘택홀이 형성된 보호막을 형성하는 단계와, 상기 콘택홀이 형성된 기판에 화소전극을 형성하는 단계를 포함한다.
상기 희생용 금속막은 Al, Y, La, Ta, Ti, Hf, Zr 중 어느 하나의 전이원소로 형성하는 막이고, 상기 채널 보호막은 Al2O3, Y2O3, La2O3, Ta2O3, TiO2, HfO2, ZrO2 중 어느 하나로 형성된다.
상기 플라즈마 처리공정은 O2를 이용하며, 45~55mtorr의 압력, 900~1100W의 RF 파워, 140~160sccm의 O2 흐름분위기, 90~110초의 시간을 통한 공정조건에서 수행된다. 상기 플라즈마 처리공정은 O2를 이용하여 상기 희생용 금속막을 절연막인 상기 채널보호막으로 변화시키는 것을 특징으로 한다.
이상에서와 같이 본 발명에 따른 산화물 반도체를 이용한 박막트랜지스터 기판에 채널 보호막을 형성함으로써, 소스/드레인 전극 하부에 위치한 채널층의 손상을 방지하게 되어, 산화물 반도체를 이용한 박막트랜지스터의 특성불량 및 불균일을 유발하는 것을 방지하는 효과가 있다.
본 발명에 따른 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법에서 플라즈마 처리공정을 통해 채널보호막을 형성함으로써, 마스크공정없이 산화물 반도체패턴에 상응하는 영역에 채널 보호막을 형성하므로, 마스크공정을 사용하여 채널 보호막을 형성할 때보다 공정수를 감소시킬 수 있게 되는 효과가 있다.
도 1a는 본 발명에 따른 산화물 반도체를 이용한 박막트랜지스터 기판의 평면도
도 1b는 도 1a의 Ⅰ-Ⅰ'선상의 단면도를 도시한 도면
도 2a 내지 도 2f는 본 발명에 따른 산화물 반도체를 이용한 박막 트랜지스터 기판의 제조방법을 도시한 공정 단면도들
도 1b는 도 1a의 Ⅰ-Ⅰ'선상의 단면도를 도시한 도면
도 2a 내지 도 2f는 본 발명에 따른 산화물 반도체를 이용한 박막 트랜지스터 기판의 제조방법을 도시한 공정 단면도들
이하는 첨부된 도면을 참조하여 본 발명에 대해 보다 상세히 설명하면 다음과 같다.
도 1a는 본 발명에 따른 산화물 반도체를 이용한 박막트랜지스터 기판의 평면도이고, 도 1b는 도 1a의 Ⅰ-Ⅰ'선상의 단면도를 도시한 도면이다.
도 1a 및 도 1b를 참조하면, 본 발명에 따른 박막 트랜지스터 기판은 일방향으로 다수의 게이트 배선(14)이 형성되어 있으며, 또한 상기 게이트 배선(14)과 교차하여 화소 영역을 정의하며 다수의 데이터 배선(24)이 형성된다.
상기 게이트 배선(14)와 데이터 배선(24) 사이를 절연하는 게이트 절연막(16)이 형성된다.
또한, 상기 게이트 배선(14)과 데이터 배선(24)의 교차지점에는 각 화소영역별로 스위칭 소자인 박막 트랜지스터(TFT)가 형성되어 있다. 이때 상기 박막 트랜지스터(TFT)는 상기 게이트 배선(14)에서 분기한 게이트 전극(15)과, 그 상부로 게이트 절연막(16)이 구성되며, 상기 게이트 절연막(16) 위로 산화물 반도체로 형성된 채널층(18)과, 상기 채널층(18)에 상응하도록 형성되어 채널층(18)을 보호하는 채널 보호막(21b)과, 채널 보호막(21b)와 동일 층에 형성되는 희생용 금속막(21a)와, 희생용 금속막(21a) 상부에 서로 이격하여 형성되는 소스 및 드레인 전극(23b, 23c)로 구성되고 있다. 이때, 상기 소스 전극(23b)은 상기 데이터 배선(24)과 연결되어 있다.
그리고, 상기 박막 트랜지스터(T)를 포함하여 상기 데이터 배선(24) 위로 전면에 보호막(26)가 형성되고, 상기 보호막(26) 위로 각 화소영역 별로 상기 박막 트랜지스터(T)의 드레인 전극(23)과 콘택홀(25)을 통해 상기 드레인 전극(24)과 접촉하는 화소전극(28)이 형성되어 있다.
기판(10)은 투명한 유리 또는 플라스틱 등의 절연기판을 사용하여 형성된다.
게이트 라인(14)은 외부로부터 공급받은 스캔 신호를 박막 트랜지스터(TFT)의 게이트 전극(15)에 공급하고, 알루미늄, 크롬, 구리 및 몰리브덴 등과 같은 금속 또는 그들의 합금이 단일층으로 형성되거나, 그들의 조합으로 이루어진 다층 구조로 형성된다.
데이터 라인(24)은 후술될 게이트 절연막(16) 상부에 게이트 라인(14)과 교차되게 형성되고, 크롬(Cr), 알루미늄(Al), 몰리브덴(Mo), 은(Ag), 티타늄(Ti) 등과 같은 금속 또는 그들의 합금이 단일층으로 형성되거나, 그들의 조합으로 이루어진 다층 구조로 형성된다.
박막 트랜지스터(TFT)는 게이트 전극(15), 게이트 절연막(16), 채널층(18), 소스 전극(22) 및 드레인 전극(23)으로 형성된다.
게이트 전극(15)은 게이트 라인(14)에서 돌출되게 형성되고, 게이트 라인(14)으로부터 게이트 온/오프 전압을 사용하여 박막 트랜지스터(TFT)를 턴온/턴오프시킨다.
게이트 절연막(16)은 게이트 라인(14) 및 게이트 전극(15)의 상부에 SiNx 또는 SiOx등의 물질을 증착하여 형성되며, 게이트 라인(14) 및 게이트 전극(15)을 타 도전층과 절연시킨다.
산화물 반도체패턴(18)은 산화물 반도체로 형성되어 박막 트랜지스터(TFT)의 채널을 형성하고, 산화물 반도체는 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn) 등과 같은 산화물 또는 이들의 조합 즉, IGZO, ZnO, ZTO, ZIO, InO, TiO등으로 이루어진 물질로 형성된다.
채널 보호막(21b)은 산화물 반도체패턴(18)의 채널영역에 상응하도록 형성되어 산화물 반도체패턴(18)의 채널영역 손상을 방지하기 위해 형성되는 막으로써, 산화물 반도체패턴(18)의 채널영역에 상응하는 희생용 금속막(21a)에 O2를 이용한 플라즈마 처리공정을 수행하여 채널 보호막(21b)으로 형성한다. 다시 말해, 희생용 금속막(21a)은 Al,Y, La, Ta, Ti, Hf, Zr등과 같은 전이원소로 이루어진 막으로 형성하고, O2를 이용한 플라즈마 처리공정을 수행하면 Al,Y, La, Ta, Ti, Hf, Zr등과 같은 전이원소로 이루어진 희생용 금속막(21a)이 Al2O3, Y2O3, La2O3, Ta2O3, TiO2, HfO2, ZrO2 등과 같은 절연막 특성을 갖도록 변하게 되어 채널 보호막(21b)이 형성된다.
소스 전극(23a)은 데이터 라인(24)과 동일 재질로 데이터 라인(24)의 일측에서 돌출되어 형성되고, 박막 트랜지스터(TFT)가 턴온될 때 데이터 라인(24)으로부터의 데이타 전압을 박막 트랜지스터(TFT)의 채널을 경유하여 드레인 전극(23b)에 공급한다.
드레인 전극(23b)은 데이터 라인(24)과 동일 재질로 소스 전극(23a)과 대향되게 형성되고, 소스 전극(23a)으로부터 전달되는 데이타 전압을 화소 전극(28)에 공급한다.
화소 전극(28)은 콘택홀(25)을 통해 박막 트랜지스터(TFT)의 드레인 전극(23)과 접속되며, 후술될 보호막(26)의 상부에 형성되고, ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명한 금속으로 형성된다. 이러한, 화소 전극(28)은 박막 트랜지스터(TFT)를 통해 데이터 신호가 공급되면 공통 전압이 공급되는 공통 전극과 전계를 형성하여 박막 트랜지스터 기판의 상측에 배열된 액정 분자들을 구동시킨다. 그리고, 화소 전극(28)은 액정 분자들의 구동에 의해 화소 영역을 투과하는 광의 투과율을 조절함으로써 계조를 구현하게 된다.
보호막(26)은 박막 트랜지스터(TFT)와 화소 전극(28) 사이에 위치하고, 박막 트랜지스터(TFT)를 덮으며 형성된다. 그리고, 보호막(26)은 박막 트랜지스터(TFT)를 보호하고, 박막 트랜지스터(TFT)와 화소 전극(28)을 절연시킨다.
이상에서와 같이 본 발명에 따른 산화물 반도체를 이용한 박막트랜지스터 기판에 채널 보호막(21b)을 형성함으로써, 소스/드레인 전극 하부에 위치한 채널층의 손상을 방지하게 되어, 산화물 반도체를 이용한 박막트랜지스터의 특성불량 및 불균일을 유발하는 것을 방지한다.
그리고, 본 발명에 따른 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법에서 플라즈마 처리공정을 통해 채널보호막(21b)을 형성함으로써, 마스크공정없이 산화물 반도체패턴(18)에 상응하는 영역에 채널 보호막(21b)을 형성하므로, 마스크공정을 사용하여 채널 보호막(21b)을 형성할 때보다 공정수를 감소시킬 수 있게 된다.
다음은 상술한 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법을 도면을 참조하여 상세히 설명하고자 한다.
도 2a 내지 도 2f는 본 발명에 따른 산화물 반도체를 이용한 박막 트랜지스터 기판의 제조방법을 도시한 공정 순서도들이고, 도 2a 내지 도 2f는 도 1a의 Ⅰ-Ⅰ'선상의 단면도들을 도시한 도면들이다.
도 2a에 도시된 바와 같이, 기판(10)상에 게이트 전극(15) 및 게이트 라인(도 1a의 14)을 형성한다.
상기 게이트 전극(15) 및 게이트 라인(도 1a의 14)은 기판(10) 상에 제1 금속층 및 포토 레지스트를 순차적으로 형성하고, 상기 포토 레지스트에 제1 마스크를 이용한 사진공정을 수행하여 제1 포토 레지스트 패턴(미도시)를 형성하고, 이를 식각 마스크로 금속막을 식각함으로써 형성된다.
이어, 게이트 전극(15) 및 게이트 라인(도 1a의 14)이 형성된 기판(10) 상에 게이트 절연막(16)이 형성된다.
다음으로, 도 2b에 도시된 바와 같이, 게이트 절연막(16)이 형성된 기판(10)상에 산화물 반도체패턴(18)을 형성한다.
산화물 반도체 패턴(18)은 게이트 절연막(16)이 형성된 기판(10)상에 산화물 반도체층 및 포토레지스트를 순차적으로 형성하고, 상기 포토레지스트에 제2 마스크를 이용한 사진공정을 수행하여 제2 포토레지스트 패턴(미도시)을 형성하고, 이를 식각 마스크로 산화물 반도체층을 패터닝하여 형성한다. 이때, 산화물 반도체층은 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn) 등과 같은 산화물 또는 이들의 조합 즉, IGZO, ZnO, ZTO, ZIO, InO, TiO등으로 이루어진 물질로 형성된다.
이어, 산화물 반도체 패턴(18)이 형성된 기판(10) 전면에 희생용 금속막(21a)을 형성한다.
상기 희생용 금속막(21a)은 Al,Y, La, Ta, Ti, Hf, Zr등과 같은 전이원소로 이루어진 막으로 형성한다.
이어, 도 2c에 도시된 바와 같이, 산화물 반도체패턴(18a) 및 희생용 금속막(21a)이 형성된 기판(10)상에 소스 및 드레인 전극용 금속막(23a) 및 포토레지스트를 순차적으로 형성하고, 상기 포토레지스트에 제3 마스크를 이용한 사진공정을 수행하여 제3 포토레지스트 패턴(110)을 형성한다.
다음으로, 도 2d에 도시된 바와 같이, 제3 포토레지스트 패턴(110)을 마스크로 소스 및 드레인 전극용 금속막(23a)을 식각하여 소스/드레인전극(23b, 23c)을 형성한다.
이때, 소스 및 드레인 전극용 금속막(23a)을 식각할 때, 하부에 위치한 희생용 금속막(21b)로 인해, 산화물 반도체 패턴(18a)의 손상을 방지할 수 있게 된다.
이어, 도 2e에 도시된 바와 같이, 제3 포토레지스트 패턴(110)을 마스크로 O2를 이용한 플라즈마 처리공정을 수행하여 산화물 반도체 패턴(18)의 채널영역에 상응하는 희생용 금속막(21a)이 절연막 특성을 갖는 채널 보호막(21b)가 형성된다. 다시 말해, 다시 말해, 희생용 금속막(21a)은 Al,Y, La, Ta, Ti, Hf, Zr등과 같은 전이원소로 이루어진 막으로 형성하고, O2를 이용한 플라즈마 처리공정을 수행하면 Al,Y, La, Ta, Ti, Hf, Zr등과 같은 전이원소로 이루어진 희생용 금속막(21a)이 Al2O3, Y2O3, La2O3, Ta2O3, TiO2, HfO2, ZrO2 등과 같은 절연막 특성을 갖도록 변하게 되어 채널 보호막(21b)이 형성된다.
또한, O2를 이용한 플라즈마 처리공정은 45~55mtorr의 압력, 900~1100W의 RF 파워, 140~160sccm의 O2 흐름분위기, 90~110초의 시간을 통한 공정조건에서 수행된다.
그리고, 채널 보호막(21b)가 형성된 기판(10)상에 스트립공정을 수행하여 제3 포토레지스트 패턴(110)을 제거한다.
이어, 도 2f에 도시된 바와 같이, 소스/드레인전극(23a, 23b) 및 채널 보호막(21b)이 형성된 기판(10)상에 보호막(26)을 형성하고, 상기 보호막(26)을 패터닝하여 드레인 전극(23)의 일부를 노출시키는 콘택홀(25)을 형성한다.
콘택홀(25)은 보호막(26)상에 포토레지스트를 형성하고, 상기 포토 레지스트에 제4 마스크를 이용한 사진공정을 수행하여 제4 포토 레지스트 패턴(미도시)를 형성하고, 이를 식각 마스크로 보호막(25)을 식각함으로써 형성된다.
이어, 콘택홀(25)가 형성된 기판(10)상에 화소전극(28)을 형성함으로써, 본 공정을 완료한다.
상기 화소전극(28)은 콘택홀(25)이 형성된 기판(10) 전면에 투명 금속막 및 포토레지스트를 형성하고, 상기 포토레지스트에 제5 마스크를 이용한 사진공정을 수행하여 제5 포토 레지스트 패턴(미도시)를 형성하고, 이를 식각 마스크로 투명금속막을 식각함으로써 형성된다.
이상에서와 같이 본 발명에 따른 산화물 반도체를 이용한 박막트랜지스터 기판에 채널 보호막(21b)을 형성함으로써, 소스/드레인 전극 하부에 위치한 채널층의 손상을 방지하게 되어, 산화물 반도체를 이용한 박막트랜지스터의 특성불량 및 불균일을 유발하는 것을 방지한다.
그리고, 본 발명에 따른 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법에서 플라즈마 처리공정을 통해 채널보호막(21b)을 형성함으로써, 마스크공정없이 산화물 반도체패턴(18)에 상응하는 영역에 채널 보호막(21b)을 형성하므로, 마스크공정을 사용하여 채널 보호막(21b)을 형성할 때보다 공정수를 감소시킬 수 있게 된다.
Claims (5)
- 기판 상에 게이트 전극을 형성하는 단계와,
상기 게이트 전극이 형성된 기판 상에 게이트 절연막을 형성하는 단계와,
상기 게이트 절연막이 형성된 기판 상에 산화물 반도체 패턴을 형성하는 단계와,
상기 산화물 반도체 패턴이 형성된 기판 전면에 희생용 금속막을 형성하는 단계와,
상기 희생용 금속막 상부에 소스 및 드레인 전극용 금속막 및 포토레지스트 패턴을 형성하는 단계와,
상기 포토레지스트 패턴을 마스크로 상기 소스 및 드레인 전극용 금속막을 식각하여 소스 및 드레인 전극을 형성하는 단계와,
상기 포토레지스트 패턴을 마스크로 플라즈마 처리공정을 수행하여 상기 산화물 반도체 패턴의 채널영역에 상응하는 상기 희생용 금속막을 채널보호막으로 형성하는 단계와,
상기 채널보호막이 형성된 기판 상에 상기 드레인 전극을 노출하는 콘택홀이 형성된 보호막을 형성하는 단계와,
상기 콘택홀이 형성된 기판에 화소전극을 형성하는 단계를 포함하는 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법. - 제1 항에 있어서, 상기 희생용 금속막은
Al, Y, La, Ta, Ti, Hf, Zr 중 어느 하나의 전이원소로 형성하는 막인 것을 특징으로 하는 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법. - 제1 항에 있어서, 상기 플라즈마 처리공정은
O2를 이용하며, 45~55mtorr의 압력, 900~1100W의 RF 파워, 140~160sccm의 O2 흐름분위기, 90~110초의 시간을 통한 공정조건에서 수행되는 것을 특징으로 하는 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법. - 제1 항에 있어서, 상기 채널 보호막은
Al2O3, Y2O3, La2O3, Ta2O3, TiO2, HfO2, ZrO2 중 어느 하나로 형성되는 것을 특징으로 하는 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법. - 제1 항에 있어서, 상기 플라즈마 처리공정은
상기 희생용 금속막을 O2를 이용하여 절연막인 상기 채널보호막으로 변화시키는 것을 특징으로 하는박막트랜지스터 기판의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100055542A KR101689886B1 (ko) | 2010-06-11 | 2010-06-11 | 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100055542A KR101689886B1 (ko) | 2010-06-11 | 2010-06-11 | 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110135681A true KR20110135681A (ko) | 2011-12-19 |
KR101689886B1 KR101689886B1 (ko) | 2016-12-26 |
Family
ID=45502566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100055542A KR101689886B1 (ko) | 2010-06-11 | 2010-06-11 | 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101689886B1 (ko) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140148031A (ko) * | 2013-06-21 | 2014-12-31 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조방법 |
KR20150055770A (ko) * | 2013-11-14 | 2015-05-22 | 엘지디스플레이 주식회사 | 어레이 기판 및 이의 제조방법 |
KR20200000664A (ko) * | 2018-06-25 | 2020-01-03 | 삼성전자주식회사 | 전이금속에 의해 결정화 유도된 다결정질 금속 산화물 채널층을 구비하는 박막트랜지스터 및 수직형 비휘발성 메모리 소자 |
WO2020027532A1 (ko) * | 2018-07-30 | 2020-02-06 | 한양대학교 산학협력단 | 전이금속에 의해 결정화 유도된 다결정질 금속 산화물 채널층 및 알루미늄 산화막을 구비하는 박막트랜지스터 및 수직형 비휘발성 메모리 소자 |
WO2023224351A1 (ko) * | 2022-05-19 | 2023-11-23 | 주성엔지니어링(주) | 트랜지스터 및 이의 제조 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20080043092A (ko) * | 2006-11-13 | 2008-05-16 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
KR20100040603A (ko) * | 2008-10-10 | 2010-04-20 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터 및 그 제조방법 |
KR20100059586A (ko) * | 2008-11-26 | 2010-06-04 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터 및 그 제조방법 |
JP5510767B2 (ja) * | 2008-06-19 | 2014-06-04 | 出光興産株式会社 | 薄膜トランジスタおよびその製造方法 |
-
2010
- 2010-06-11 KR KR1020100055542A patent/KR101689886B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20080043092A (ko) * | 2006-11-13 | 2008-05-16 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
JP5510767B2 (ja) * | 2008-06-19 | 2014-06-04 | 出光興産株式会社 | 薄膜トランジスタおよびその製造方法 |
KR20100040603A (ko) * | 2008-10-10 | 2010-04-20 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터 및 그 제조방법 |
KR20100059586A (ko) * | 2008-11-26 | 2010-06-04 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터 및 그 제조방법 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140148031A (ko) * | 2013-06-21 | 2014-12-31 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조방법 |
KR20150055770A (ko) * | 2013-11-14 | 2015-05-22 | 엘지디스플레이 주식회사 | 어레이 기판 및 이의 제조방법 |
KR20200000664A (ko) * | 2018-06-25 | 2020-01-03 | 삼성전자주식회사 | 전이금속에 의해 결정화 유도된 다결정질 금속 산화물 채널층을 구비하는 박막트랜지스터 및 수직형 비휘발성 메모리 소자 |
US10892366B2 (en) | 2018-06-25 | 2021-01-12 | Samsung Electronics Co., Ltd. | Thin film transistor and vertical non-volatile memory device including transition metal-induced polycrystalline metal oxide channel layer |
US11942553B2 (en) | 2018-06-25 | 2024-03-26 | Samsung Electronics Co., Ltd. | Method for fabricating a semiconductor device |
WO2020027532A1 (ko) * | 2018-07-30 | 2020-02-06 | 한양대학교 산학협력단 | 전이금속에 의해 결정화 유도된 다결정질 금속 산화물 채널층 및 알루미늄 산화막을 구비하는 박막트랜지스터 및 수직형 비휘발성 메모리 소자 |
KR20200013431A (ko) * | 2018-07-30 | 2020-02-07 | 한양대학교 산학협력단 | 전이금속에 의해 결정화 유도된 다결정질 금속 산화물 채널층 및 알루미늄 산화막을 구비하는 박막트랜지스터 및 수직형 비휘발성 메모리 소자 |
WO2023224351A1 (ko) * | 2022-05-19 | 2023-11-23 | 주성엔지니어링(주) | 트랜지스터 및 이의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR101689886B1 (ko) | 2016-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10367073B2 (en) | Thin film transistor (TFT) with structured gate insulator | |
EP2506308B1 (en) | Method for manufacturing amorphous oxide thin film transistor | |
WO2018227750A1 (zh) | 柔性tft基板的制作方法 | |
US9768323B2 (en) | Manufacture method of dual gate oxide semiconductor TFT substrate and structure thereof | |
US9799677B2 (en) | Structure of dual gate oxide semiconductor TFT substrate | |
US9922995B2 (en) | Structure of dual gate oxide semiconductor TFT substrate including TFT having top and bottom gates | |
US10120256B2 (en) | Preparation method for thin film transistor, preparation method for array substrate, array substrate, and display apparatus | |
KR20110125105A (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
US10784287B2 (en) | TFT substrate and manufacturing method thereof | |
US11233155B2 (en) | Thin film transistor and fabrication method thereof, array substrate and display device | |
KR20140006670A (ko) | 금속 산화물을 포함하는 박막 트랜지스터 기판 및 그 제조방법 | |
KR101901251B1 (ko) | 산화물 반도체 박막트랜지스터 및 그의 제조 방법 | |
WO2016176879A1 (zh) | Amoled背板的制作方法及其结构 | |
WO2019080252A1 (zh) | Oled背板的制作方法 | |
KR101689886B1 (ko) | 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법 | |
KR101604480B1 (ko) | 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법 | |
KR101257927B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
KR102039424B1 (ko) | 산화물 박막 트랜지스터의 제조방법 | |
US20170263735A1 (en) | Method of Manufacturing Thin Film Transistor (TFT) and TFT | |
KR20080095538A (ko) | 박막 트랜지스터 및 그 제조방법, 이를 포함하는평판표시장치 | |
KR20080102665A (ko) | 박막 트랜지스터 및 이를 포함하는 표시장치 | |
KR20160049172A (ko) | 박막트랜지스터 어레이 기판 및 이를 포함하는 표시장치 | |
KR20080102664A (ko) | 표시장치 | |
KR20110071040A (ko) | 산화물 반도체층을 이용한 박막트랜지스터 기판 및 그의 제조방법 | |
KR20160042353A (ko) | 박막트랜지스터 어레이 기판 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20191113 Year of fee payment: 4 |