WO2023224351A1 - 트랜지스터 및 이의 제조 방법 - Google Patents

트랜지스터 및 이의 제조 방법 Download PDF

Info

Publication number
WO2023224351A1
WO2023224351A1 PCT/KR2023/006596 KR2023006596W WO2023224351A1 WO 2023224351 A1 WO2023224351 A1 WO 2023224351A1 KR 2023006596 W KR2023006596 W KR 2023006596W WO 2023224351 A1 WO2023224351 A1 WO 2023224351A1
Authority
WO
WIPO (PCT)
Prior art keywords
treatment layer
channel layer
layer
transistor
oxygen
Prior art date
Application number
PCT/KR2023/006596
Other languages
English (en)
French (fr)
Inventor
조원태
황철주
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Publication of WO2023224351A1 publication Critical patent/WO2023224351A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Definitions

  • the present invention relates to a transistor and a method of manufacturing the same, and more specifically, to a transistor with improved characteristics and a method of manufacturing the same.
  • a transistor (TFT: Thin Film Transistor) is used as a circuit to independently drive each pixel in semiconductor devices, liquid crystal displays (LCD), and organic EL (electro luminescence) displays.
  • TFT Thin Film Transistor
  • LCD liquid crystal displays
  • organic EL electro luminescence
  • transistors are formed along with gate lines and data lines on the lower substrate of the display device. That is, the transistor consists of a gate electrode that is part of the gate line, a channel layer that is used as a channel, a source electrode and drain electrode that are part of a data line, and a gate insulating film.
  • the channel layer is exposed to an etching gas for patterning.
  • the channel layer is exposed to an etching gas, the exposed surface of the channel layer is damaged by the etching gas and loses oxygen.
  • the channel layer is connected to the source and drain electrodes, which are part of the data line.
  • oxygen moves from the channel layer to the source and drain electrodes, causing the channel layer to lose oxygen.
  • oxygen deficiency occurs in the channel layer like this, the channel layer unintentionally increases electrical conductivity and becomes a conductor. Accordingly, there was a problem in that the transistor could not be driven stably due to a device short circuit.
  • the present invention provides a transistor and a method of manufacturing the same that can prevent oxygen deficiency in the channel layer and improve stability.
  • a transistor according to an embodiment of the present invention includes a channel layer including at least one of metal oxide, metal nitride, and metal oxynitride; Source and drain electrodes formed on the channel layer; and a first treatment layer formed between the channel layer and the source and drain electrodes.
  • the first treatment layer includes at least one element of indium (In), gallium (Ga), zinc (Zn), tin (Sn), and nickel (Ni), and at least one element of oxygen (O) and nitrogen (N). may include.
  • the first treatment layer may include at least one element selected from silver (Ag), platinum (Pt), iridium (Ir), molybdenum (Mo), cobalt (Co), ruthenium (Ru), and titanium (Ti). You can.
  • the second treatment layer includes silver (Ag), platinum (Pt), iridium (Ir), molybdenum (Mo), and cobalt ( It may contain at least one element of Co), ruthenium (Ru), and titanium (Ti).
  • the transistor manufacturing method according to an embodiment of the present invention is a substrate on which a channel layer containing at least one of metal oxide, metal nitride, and metal oxynitride is formed and patterning to form source and drain electrodes is performed. steps to prepare; and forming a first treatment layer on the channel layer.
  • Forming the first treatment layer includes forming the first treatment layer with at least one of indium (In), gallium (Ga), zinc (Zn), tin (Sn), and nickel (Ni), and oxygen. It can be formed using at least one element of (O) and nitrogen (N).
  • At least one element of oxygen (O) and nitrogen (N) may be provided from at least one gas of oxygen (O 2 ), oxygen nitride (N x O y ), nitrogen (N 2 ), and ammonia (NH 3 ). You can.
  • the step of forming the first treatment layer includes silver (Ag), platinum (Pt), iridium (Ir), molybdenum (Mo), cobalt (Co), and ruthenium (Ru). and titanium (Ti), and at least one element selected from oxygen (O), nitrogen (N), hydrogen (H), and argon (Ar).
  • the step of forming the first treatment layer may be performed at a temperature of 100°C or higher or may be performed using plasma.
  • the step of forming the first treatment layer may be performed by selective deposition or non-selective deposition.
  • At least one element of nitrogen (N), hydrogen (H), and argon (Ar) is oxygen (O 2 ), oxygen nitride (N x O y ), nitrogen (N 2 ), hydrogen (H 2 ), and ammonia ( NH 3 ) may be provided from at least one gas.
  • the step of forming the second treatment layer may be performed at a temperature of 100°C or higher or may be performed using plasma.
  • the step of forming the second treatment layer may be performed by selective deposition or non-selective deposition.
  • a treatment layer to prevent oxygen deficiency in the channel layer between the channel layer and the source and drain electrodes conduction of the channel layer can be prevented and switching characteristics can be improved.
  • the contact resistance between the channel layer and the source and drain electrodes can be effectively reduced, and the characteristics and reliability of the device can be improved.
  • FIG. 1 is a diagram schematically showing a transistor according to an embodiment of the present invention.
  • Figure 2 is a diagram schematically showing a transistor according to another embodiment of the present invention.
  • FIG. 3 is a diagram schematically showing a transistor according to another embodiment of the present invention.
  • FIG. 4 is a diagram schematically showing a method of manufacturing a transistor according to an embodiment of the present invention.
  • FIG. 1 is a diagram schematically showing a transistor according to an embodiment of the present invention.
  • a transistor according to an embodiment of the present invention includes a gate electrode 150, a channel layer 130 arranged to be spaced apart from the gate electrode 150 in the vertical direction, and spaced apart from each other on the channel layer 130. It includes source and drain electrodes 180a and 180b disposed and a treatment layer 170 formed between the channel layer 130 and the source and drain electrodes 180a and 180b.
  • the transistor according to an embodiment of the present invention includes a channel layer 130 formed on a substrate 110, a gate insulating film 140 formed on the channel layer 130, and the gate.
  • the substrate 110 may be a transparent substrate.
  • a silicon substrate, a glass substrate, or a plastic substrate may be used when implementing a flexible display.
  • the substrate 110 may be a reflective substrate, and in this case, a metal substrate may be used.
  • the metal substrate may be formed of stainless steel (SUS), titanium (Ti), molybdenum (Mo), or an alloy thereof.
  • a buffer layer 120 may be formed on the substrate 110, and in this case, the buffer layer 120 may be formed of an insulating material containing silicon oxide (SiO 2 ).
  • a channel layer 130 may be formed on the buffer layer 120.
  • the channel layer 130 may be formed in a predetermined area on the buffer layer 120, and the gate electrode 110, which will be described later, may be formed spaced apart from the upper side of the channel layer 130 to overlap a portion of the channel layer 130. You can.
  • the channel layer 130 may include at least one of metal oxide, metal nitride, and metal oxynitride. That is, the channel layer 130 may be formed of a material containing any one of metal oxide, metal nitride, and metal oxynitride. Meanwhile, the channel layer 130 may be formed of a plurality of thin films having different compositions. For example, the channel layer 130 may be formed of oxide, nitride, and oxynitride containing at least one of indium (In), gallium (Ga), and zinc (Zn).
  • the channel layer 130 was formed using amorphous silicon or crystalline silicon.
  • the substrate of a transistor using silicon since the substrate of a transistor using silicon must use a glass substrate, it is not only heavy, but also does not bend, so it has the disadvantage of being unable to be used as a flexible display device. Accordingly, to implement high-speed devices, that is, to improve mobility, a metal oxide, metal nitride, or metal oxynitride thin film with high charge concentration and excellent electrical conductivity can be used as a channel layer.
  • the channel layer 130 may be formed by doping with impurities. In this way, doping the channel layer 130 with impurities can improve the mobility of charges.
  • the channel layer 130 may be formed of a material containing zinc oxide doped with impurities.
  • the impurities are indium (In), gallium (Ga), tungsten (W), lithium (Li), sodium (Na), potassium (K), rubidium (Rb), cesium (Cs), beryllium (Be), and magnesium.
  • Mg calcium (Ca), strontium (Sr), barium (Ba), titanium (Ti), hafnium (Hf), vanadium (V), niobium (Nb), tantalum (Ta), chromium (Cr), molybdenum.
  • Indium (In) is a metal with a relatively low band gap and relatively high standard electrode potential, and has the characteristics of increasing charge concentration and improving mobility.
  • gallium (Ga) is a metal with a relatively high band gap and relatively high standard electrode potential, and has the characteristics of reducing charge concentration and improving stability. Accordingly, the electrical conductivity of the channel layer 130 can be adjusted by controlling the content of impurities contained in the metal oxide thin film. In this way, the channel layer 130 made of metal oxide has a characteristic that the electrical conductivity decreases as the oxygen ratio increases, and the electrical conductivity increases as the oxygen ratio increases.
  • the channel layer 130 may include magnesium (Mg) as an impurity to form a p-type channel layer, and silicon (Mg) may be included as an impurity to form an n-type channel layer. Si) may be included as an impurity.
  • the channel layer 130 is made of ruthenium (Ru), platinum (Pt), gold (Au), silver (Ag), rhodium (Rh), palladium (Pd), osmium (Os), iridium (Ir), and yttrium. It may contain various noble metals such as (Yi), tungsten (W), molybdenum (Mo), etc.
  • a gate insulating layer 140 may be formed on the channel layer 130.
  • Such a gate insulating film 140 may be formed in a partial area on the channel layer 130, and the gate insulating film 140 is made of silicon oxide (SiO 2 ) or silicon nitride, which has excellent adhesion to metal materials and excellent insulating voltage. It can be formed using one or more inorganic insulating films including (SiN), alumina (Al 2 O 3 ), and zirconia (ZrO 2 ).
  • the gate electrode 150 may be formed on the gate insulating film 140.
  • the gate electrode 150 can be formed using a conductive material, for example, aluminum (Al), neodymium (Nd), silver (Ag), chromium (Cr), titanium (Ti), tantalum (Ta), and molybdenum. It can be formed of at least one metal selected from (Mo) and copper (Cu) or an alloy containing these metals. Additionally, the gate electrode 150 can be formed not only as a single layer but also as a multi-layer consisting of a plurality of metal layers.
  • metal layers such as chromium (Cr), titanium (Ti), tantalum (Ta), and molybdenum (Mo), which have excellent physical and chemical properties, and aluminum (Al) series, silver (Ag) series, or copper (Cu) series with low resistivity. It can also be formed as a double layer containing a metal layer.
  • An insulating film 160 may be formed on the channel layer 130 to cover the gate electrode 150 and have contact holes exposing a portion of the surface of the channel layer 130 on both sides of the gate electrode 150. That is, a contact hole is formed in the insulating film 160 so that the source electrode 180a and the drain electrode 180b can be electrically connected to the channel layer 130 through the treatment layer 170, respectively.
  • This insulating film 160 may be formed of an insulating material containing silicon oxide (SiO 2 ).
  • a treatment layer 170 is formed on a portion of the surface of the channel layer 130 exposed by the contact hole.
  • This treatment layer 170 may contain a metal element. That is, the treatment layer 170 may be formed of a material containing at least one of metal oxide, metal nitride, and metal oxynitride, or alternatively, it may be formed of metal or alloy.
  • the treatment layer 170 includes at least one of indium (In), gallium (Ga), zinc (Zn), tin (Sn), and nickel (Ni), and oxygen (O) and nitrogen (N).
  • the treatment layer 170 contains at least one element selected from silver (Ag), platinum (Pt), iridium (Ir), molybdenum (Mo), cobalt (Co), ruthenium (Ru), and titanium (Ti). It can be included. That is, the treatment layer 170 includes at least one of silver (Ag), platinum (Pt), iridium (Ir), molybdenum (Mo), cobalt (Co), ruthenium (Ru), and titanium (Ti). It may be formed of a metal, alloy, oxide, nitride, oxynitride, or a compound to which hydrogen is bonded.
  • the treatment layer 170 may be formed of a metal oxide, metal nitride, or metal oxynitride that has a different composition from the metal oxide, metal nitride, or metal oxynitride forming the channel layer 130.
  • the metal oxide, metal nitride, or metal oxynitride contained in the channel layer 130 is referred to as an oxide, nitride, or oxynitride of a first metal element
  • the metal oxide or metal nitride contained in the treatment layer 170 is referred to as an oxide, nitride, or oxynitride of a first metal element.
  • the metal oxynitride is referred to as an oxide, nitride, or oxynitride of a second metal element
  • the oxide, nitride, or oxynitride of the first metal element may have a different composition from the oxide, nitride, or oxynitride of the second metal element.
  • the treatment layer 170 is made of indium (In) more than the channel layer 130.
  • the treatment layer 170 when the channel layer 130 contains impurities of 20 at% or more and less than 40 at% based on the total oxide, nitride, or oxynitride of the first metal element, the treatment layer 170 contains the impurities of the second metal element. It may contain more than 40 at% but less than 60 at% of impurities based on the total oxide, nitride, or oxynitride of the element. As such, the treatment layer 170, which has a large content of impurities, may have a lower oxygen (O) content than the channel layer 130.
  • O oxygen
  • the channel layer 130 is exposed by an etching gas.
  • the channel layer 130 is damaged by the etching gas from the upper surface to a predetermined depth, loses oxygen, and enters an oxygen deficiency state.
  • the source electrode 180a and the drain electrode 180b are formed directly on the surface of the channel layer 130 damaged by the etching gas, the source electrode 180a is separated from the channel layer 130 when the transistor is driven. And oxygen moves to the drain electrode 180b.
  • oxygen deficiency occurs in the channel layer like this, the electrical conductivity of the channel layer unintentionally increases and becomes a conductor, and a short circuit occurs in the device, making it impossible to drive the transistor stably.
  • the treatment layer 170 containing a metal element when the treatment layer 170 containing a metal element is formed between the channel layer 140 and the source electrode 180a and the drain electrode 180b as in the embodiment of the present invention, the channel layer 130 ), metal elements or oxygen included in the treatment layer 170 may fill the space where oxygen has escaped. That is, the metal element or oxygen contained in the treatment layer 170 diffuses to the location where oxygen escapes from the channel layer 130, and oxygen flows from the channel layer 130 to the source electrode 180a and the drain electrode 180b. It is possible to prevent the channel layer 130 from moving and prevent the channel layer 130 from becoming a conductor.
  • the treatment layer 170 may be formed to have a thickness (D) of 30 to 100 ⁇ .
  • D thickness of 30 to 100 ⁇ .
  • the treatment layer 170 is preferably formed to have a thickness of 30 to 100 ⁇ .
  • the source electrode 180a and the drain electrode 180b are formed on the treatment layer 170. That is, the source electrode 180a and the drain electrode 180b are formed to contact each other on the treatment layer 170 formed in the contact hole, and the source electrode 180a and the drain electrode ( 180b) may be formed to be spaced apart from each other. At this time, the source electrode 180a and the drain electrode 180b may be formed to contact the treatment layer 170 and extend onto the insulating film 160.
  • the source electrode 180a and the drain electrode 180b can be formed through the same process using the same material, and can be formed using a conductive material, for example, aluminum (Al), neodymium (Nd), or silver.
  • It may be formed of at least one metal selected from (Ag), chromium (Cr), titanium (Ti), tantalum (Ta), and molybdenum (Mo), or an alloy containing these metals. That is, it can be formed of the same material as the gate electrode 150, but can also be formed of a different material. Additionally, the source electrode 180a and the drain electrode 180b can be formed not only as a single layer but also as a multi-layer, and in this case, each layer may contain a different metal or alloy.
  • Figure 2 is a diagram schematically showing a transistor according to another embodiment of the present invention.
  • a transistor according to another embodiment of the present invention includes a gate electrode 150, a channel layer 130 arranged to be vertically spaced apart from the gate electrode 150, and a transistor on the channel layer 130.
  • Source and drain electrodes 180a and 180b spaced apart from each other and a first treatment layer 172 and a second treatment layer formed between the channel layer 130 and the source and drain electrodes 180a and 180b ( 174).
  • the treatment layer 170 is a first treatment layer 172 and a second treatment layer disposed on the first treatment layer 172.
  • the configuration of the treatment layer 174 is different, and other configurations can be applied as described in relation to the transistor according to the above-described embodiment.
  • the first treatment layer 172 is made of at least indium (In), gallium (Ga), zinc (Zn), tin (Sn), and nickel (Ni), as described above with respect to the treatment layer 170. It may contain one element and at least one element of oxygen (O) and nitrogen (N). That is, the first treatment layer 172 may be formed of an oxide, nitride, or oxynitride containing at least one of indium (In), gallium (Ga), zinc (Zn), tin (Sn), and nickel (Ni). You can.
  • the first treatment layer 172 may have a higher impurity content than the channel layer 130. That is, when both the channel layer 130 and the first treatment layer include metal oxide, metal nitride, or metal oxynitride doped with impurities, the first treatment layer 172 contains more impurities than the channel layer 130. The content may be high.
  • the second treatment layer 174 is made of at least one of silver (Ag), platinum (Pt), iridium (Ir), molybdenum (Mo), cobalt (Co), ruthenium (Ru), and titanium (Ti). May contain elements. That is, the second treatment layer 172 contains at least one of silver (Ag), platinum (Pt), iridium (Ir), molybdenum (Mo), cobalt (Co), ruthenium (Ru), and titanium (Ti). It may be formed of a metal, alloy, oxide, nitride, oxynitride, or a compound in which hydrogen is bonded thereto.
  • the first treatment layer 172 and the second treatment layer 174 not only can the mobility of charges be improved, but also the contact resistance can be lowered and the threshold voltage ( threshold voltage) can be reduced.
  • Figure 3 is a diagram schematically showing a transistor according to another embodiment of the present invention.
  • a transistor according to another embodiment of the present invention includes a gate electrode 150, a channel layer 130 arranged to be spaced apart from the gate electrode 150 in the vertical direction, and a transistor on the channel layer 130.
  • a first insulating film 160 is disposed on and has a first contact hole (not shown) exposing a portion of the surface of the channel layer 130, and is disposed on the first insulating film 160 and has a first contact hole (not shown). and a second insulating layer 165 exposing a portion of the surface of the first insulating layer 160 extending from the first contact hole, on a portion of the surface of the channel layer 130 exposed by the first insulating layer 160.
  • the treatment layer 170 formed on the treatment layer 170 is spaced apart from each other, the source extends onto a portion of the surface of the first insulating film 160 exposed by the second insulating film 165. and drain electrodes 180a and 180b.
  • the transistor according to another embodiment of the present invention is different from the transistor according to the above-described embodiment in that the second insulating film 165 is additionally disposed, and other configurations are different from the above-described embodiment or other embodiments.
  • the content described in relation to the transistor may be applied as is.
  • the first insulating film 160 and the first contact hole of the transistor according to another embodiment of the present invention have the same configuration as the insulating film 160 and the contact hole of the transistor according to the first embodiment of the present invention described above. Therefore, they will be indicated with the same reference sign.
  • the first insulating film 160 and the second insulating film 165 may have different compositions. That is, the first insulating film 160 may include silicon oxide (SiO), and the second insulating film 165 may include silicon nitride (SiN).
  • the second insulating film 165 is formed on the first insulating film 160 and has a second contact hole larger than the first contact hole at a position overlapping with the first contact hole formed in the first insulating film 160. . Accordingly, when the second insulating film 165 is disposed on the first insulating film 160, the first contact hole and a portion of the surface of the first insulating film extending from the first contact hole may be exposed.
  • the channel layer 130 may be formed of metal oxide, metal nitride, or metal oxynitride
  • the treatment layer 170 may be formed of indium (In), gallium (Ga), zinc (Zn), tin (Sn), and It is formed of an oxide, nitride, or oxynitride containing at least one of nickel (Ni), silver (Ag), platinum (Pt), iridium (Ir), molybdenum (Mo), cobalt (Co), and ruthenium (Ru). and titanium (Ti), a metal, alloy, oxide, nitride, oxynitride, or a compound in which hydrogen is bonded thereto.
  • the treatment layer 170 may be formed in a multi-layer structure including the first treatment layer 172 and the second treatment layer 174 described above.
  • Figure 4 is a diagram schematically showing a method of manufacturing a transistor according to an embodiment of the present invention.
  • the method of manufacturing a transistor according to an embodiment of the present invention includes a substrate 110 having a gate electrode 150 and a channel layer 130 spaced apart from the gate electrode 150 in the vertical direction. It includes preparing and forming a treatment layer 170 on the channel layer 130 to connect the channel layer 130 and the source electrode 180a and the drain electrode 180b, respectively.
  • the step of preparing the substrate 110 involves forming a substrate on which the channel layer 130 has been formed and patterning to form the source and drain electrodes 180a and 180b, as shown in FIG. 4(a).
  • a channel layer 130 is formed on the substrate 110
  • a gate insulating film 140 is formed on the channel layer 130
  • the gate insulating film 140 is formed.
  • a substrate 110 on which a gate electrode 150 is formed can be prepared.
  • a buffer layer 120 may be further formed between the substrate 110 and the channel layer 130, and the channel layer 130 may be formed on the channel layer 130 to form the source electrode 180a and the drain electrode 180b.
  • An insulating film 160 having a contact hole exposing a portion of the surface may be further formed.
  • the step of preparing the substrate 110 includes a gate electrode 150 and a first contact hole formed in the first insulating film 160, which is spaced apart from the gate electrode 150 in the vertical direction. 2
  • a substrate 110 having a channel layer 130 with a portion of the surface exposed by a second contact hole formed in the insulating film 165 may be prepared.
  • the second insulating layer 165 is disposed on the first insulating layer 160 and is disposed to expose the first contact hole and a portion of the surface of the first insulating layer 160 extending from the first contact hole. It can be.
  • a portion of the surface of the channel layer 130 is exposed by the first and second contact holes formed in the stacked first and second insulating films 160 and 165, respectively, and the exposed channel layer ( A treatment layer 170 may be formed on some surfaces of 130).
  • the step of forming the treatment layer 170 is a treatment process for connecting the channel layer 130, the source electrode 180a, and the drain electrode 180b on the channel layer 130, as shown in FIG. 4(b).
  • a layer 170 is formed.
  • the treatment layer 170 may be formed on a portion of the surface of the channel layer 130 exposed by the contact hole of the insulating film 160.
  • the treatment layer 170 may be formed of a material containing a metal element.
  • the treatment layer 170 includes at least one of indium (In), gallium (Ga), zinc (Zn), tin (Sn), and nickel (Ni), and at least one of oxygen (O) and nitrogen (N). It may contain elements of Accordingly, the step of forming the treatment layer 170 includes forming the treatment layer 170 with at least one of indium (In), gallium (Ga), zinc (Zn), tin (Sn), and nickel (Ni). , can be formed using at least one element of oxygen (O) and nitrogen (N).
  • the treatment layer 170 includes at least one of silver (Ag), platinum (Pt), iridium (Ir), molybdenum (Mo), cobalt (Co), ruthenium (Ru), and titanium (Ti), and oxygen. It may contain at least one element selected from (O), nitrogen (N), hydrogen (H), and argon (Ar).
  • the step of forming the treatment layer 170 includes silver (Ag), platinum (Pt), iridium (Ir), molybdenum (Mo), cobalt (Co), and ruthenium ( It can be formed using at least one of Ru) and titanium (Ti), and at least one element of oxygen (O), nitrogen (N), hydrogen (H), and argon (Ar).
  • the treatment layer 170 may be formed through various thin film forming processes. That is, the step of forming the treatment layer 170 may be performed by selective deposition or non-selective deposition, and such deposition may be performed at a temperature of 100°C or higher or using plasma.
  • forming the treatment layer 170 includes a process cycle including supplying a raw material gas to the channel layer 130 and supplying a reaction gas to the channel layer 130. It can be performed by an atomic layer deposition (ALD) process that is repeated multiple times. This atomic layer deposition process may be performed by repeating the process cycle of supplying the raw material gas, purging the raw material gas, supplying the reaction gas, and purging the reaction gas sequentially multiple times. .
  • ALD atomic layer deposition
  • the treatment layer 170 contains at least one of indium (In), gallium (Ga), zinc (Zn), tin (Sn), and nickel (Ni), and oxygen (O). and nitrogen (N), a raw material gas containing at least one of indium (In), gallium (Ga), zinc (Zn), tin (Sn), and nickel (Ni) can be supplied. there is.
  • a reaction gas containing at least one of oxygen (O) and nitrogen (N) may be supplied, and such reaction gases include oxygen (O 2 ), oxygen nitride (N x O y ) , at least one gas of nitrogen (N 2 ) and ammonia (NH 3 ) may be used.
  • the treatment layer 170 is made of silver (Ag), platinum (Pt), iridium (Ir), molybdenum (Mo), cobalt (Co), ruthenium (Ru), and titanium ( If it contains at least one of Ti) and at least one element of oxygen (O), nitrogen (N), hydrogen (H), and argon (Ar), silver (Ag), platinum (Pt), and iridium (Ir) , a raw material gas containing at least one of molybdenum (Mo), cobalt (Co), ruthenium (Ru), and titanium (Ti) can be supplied.
  • the step of supplying the reaction gas may include supplying a reaction gas containing at least one of oxygen (O), nitrogen (N), hydrogen (H), and argon (Ar), and such reaction gas may include oxygen (O 2 )
  • oxygen O 2
  • At least one gas of oxygen nitride (N x O y ), nitrogen (N 2 ), hydrogen (H 2 ), and ammonia (NH 3 ) can be used.
  • forming the treatment layer 170 includes forming a first treatment layer 172 and forming a second treatment layer 174 on the first treatment layer 172. It may include the step of forming.
  • forming the first treatment layer 172 includes raw material gas containing at least one of indium (In), gallium (Ga), zinc (Zn), tin (Sn), and nickel (Ni), It may be performed by supplying a reaction gas containing at least one of oxygen (O) and nitrogen (N), and the step of forming the second treatment layer 174 includes silver (Ag), platinum (Pt), and iridium.
  • at least one of forming the first treatment layer 172 and forming the second treatment layer 174 may be performed by selective deposition or non-selective deposition, and such deposition is performed at 100°C. It may be performed at a temperature above or using plasma.
  • a treatment layer to prevent oxygen deficiency in the channel layer between the channel layer and the source and drain electrodes conduction of the channel layer can be prevented and switching characteristics can be improved. You can.
  • the contact resistance between the channel layer and the source and drain electrodes can be effectively reduced, and the characteristics and reliability of the device can be improved.

Abstract

본 발명은 트랜지스터 및 이의 제조 방법에 관한 것으로서, 보다 상세하게는 향상된 특성을 가지는 트랜지스터 및 이의 제조 방법에 관한 것이다. 본 발명의 실시 예에 따른 트랜지스터는, 메탈 옥사이드, 메탈 나이트라이드 및 메탈 옥시나이트라이드 중 적어도 하나를 포함하는 채널층; 상기 채널층 상에 형성되는 소스 및 드레인 전극; 및 상기 채널층과 상기 소스 및 드레인 전극 사이에 형성되는 제1 트리트먼트층을 포함한다.

Description

트랜지스터 및 이의 제조 방법
본 발명은 트랜지스터 및 이의 제조 방법에 관한 것으로서, 보다 상세하게는 향상된 특성을 가지는 트랜지스터 및 이의 제조 방법에 관한 것이다.
트랜지스터(TFT: Thin Film Transistor)는 반도체 소자, 액정 표시 장치(Liquid Crystal Display; LCD), 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로로 사용된다.
이러한 트랜지스터는 표시 장치의 하부 기판에 게이트 라인 및 데이터 라인과 함께 형성된다. 즉, 트랜지스터는 게이트 라인의 일부인 게이트 전극, 채널로 이용되는 채널층, 데이터 라인의 일부인 소스 전극과 드레인 전극, 그리고 게이트 절연막 등으로 이루어진다.
트랜지스터의 제조 과정에서 채널층은 패터닝을 위한 식각 가스에 노출된다. 채널층이 식각 가스에 노출되면 채널층의 노출된 표면은 식각 가스에 의해 손상을 받아 산소를 잃게 된다. 또한, 채널층은 데이터 라인의 일부인 소스 전극과 드레인 전극과 연결되는데, 트랜지스터의 구동시 채널층으로부터 소스 전극과 드레인 전극으로 산소가 이동하게 되어 채널층은 산소를 잃게 된다. 이와 같이 채널층에 산소 결핍이 발생하게 되면, 채널층은 의도치 않게 전기 전도율이 증가하여 도체화된다. 이에, 소자 단락이 발생하여 트랜지스터를 안정적으로 구동할 수 없는 문제점이 있었다.
(선행기술문헌)
한국공개특허 제10-2004-0013273호
본 발명은 채널층의 산소 결핍을 방지함과 동시에 안정성을 향상시킬 수 있는 트랜지스터 및 이의 제조 방법을 제공한다.
본 발명의 실시 예에 따른 트랜지스터는, 메탈 옥사이드, 메탈 나이트라이드 및 메탈 옥시나이트라이드 중 적어도 하나를 포함하는 채널층; 상기 채널층 상에 형성되는 소스 및 드레인 전극; 및 상기 채널층과 상기 소스 및 드레인 전극 사이에 형성되는 제1 트리트먼트층을 포함한다.
상기 제1 트리트먼트층은 인듐(In), 갈륨(Ga), 아연(Zn), 주석(Sn) 및 니켈(Ni) 중 적어도 하나와, 산소(O) 및 질소(N) 중 적어도 하나의 원소를 포함할 수 있다.
상기 제1 트리트먼트층은 은(Ag), 백금(Pt), 이리듐(Ir), 몰리브덴(Mo), 코발트(Co), 루세늄(Ru) 및 티타늄(Ti) 중 적어도 하나의 원소를 포함할 수 있다.
상기 제1 트리트먼트층 상에 형성되는 제2 트리트먼트층;을 더 포함하고, 상기 제2 트리트먼트층은 은(Ag), 백금(Pt), 이리듐(Ir), 몰리브덴(Mo), 코발트(Co), 루세늄(Ru) 및 티타늄(Ti) 중 적어도 하나의 원소를 포함할 수 있다.
또한, 본 발명의 실시 예에 따른 트랜지스터 제조 방법은, 메탈 옥사이드, 메탈 나이트라이드 및 메탈 옥시나이트라이드 중 적어도 하나를 포함하는 채널층이 형성되고, 소스 및 드레인 전극을 형성하기 위한 패터닝이 수행된 기판을 마련하는 단계; 및 상기 채널층 상에 제1 트리트먼트층을 형성하는 단계;를 포함한다.
상기 제1 트리트먼트층을 형성하는 단계는, 상기 제1 트리트먼트층을, 인듐(In), 갈륨(Ga), 아연(Zn), 주석(Sn) 및 니켈(Ni) 중 적어도 하나와, 산소(O) 및 질소(N) 중 적어도 하나의 원소를 이용하여 형성할 수 있다.
상기 산소(O) 및 질소(N) 중 적어도 하나의 원소는, 산소(O2) 질화산소(NxOy), 질소(N2) 및 암모니아(NH3) 중 적어도 하나의 가스로부터 제공될 수 있다.
상기 제1 트리트먼트층을 형성하는 단계는, 상기 제1 트리트먼트층을, 은(Ag), 백금(Pt), 이리듐(Ir), 몰리브덴(Mo), 코발트(Co), 루세늄(Ru) 및 티타늄(Ti) 중 적어도 하나와, 산소(O), 질소(N), 수소(H) 및 아르곤(Ar) 중 적어도 하나의 원소를 이용하여 형성할 수 있다.
상기 제1 트리트먼트층을 형성하는 단계는, 100℃ 이상의 온도에서 수행되거나, 플라즈마를 이용하여 수행될 수 있다.
상기 제1 트리트먼트층을 형성하는 단계는, 선택적 증착 또는 비선택적 증착 방식으로 수행될 수 있다.
상기 제1 트리트먼트층 상에 제2 트리트먼트층을 형성하는 단계;를 더 포함하고, 상기 제2 트리트먼트층을 형성하는 단계는, 상기 제2 트리트먼트층을, 은(Ag), 백금(Pt), 이리듐(Ir), 몰리브덴(Mo), 코발트(Co), 루세늄(Ru) 및 티타늄(Ti) 중 적어도 하나와, 산소(O), 질소(N), 수소(H) 및 아르곤(Ar) 중 적어도 하나의 원소를 이용하여 형성할 수 있다.
상기 질소(N), 수소(H) 및 아르곤(Ar) 중 적어도 하나의 원소는, 산소(O2) 질화산소(NxOy), 질소(N2), 수소(H2) 및 암모니아(NH3) 중 적어도 하나의 가스로부터 제공될 수 있다.
상기 제2 트리트먼트층을 형성하는 단계는, 100℃ 이상의 온도에서 수행되거나, 플라즈마를 이용하여 수행될 수 있다.
상기 제2 트리트먼트층을 형성하는 단계는, 선택적 증착 또는 비선택적 증착 방식으로 수행될 수 있다.
본 발명의 실시 예에 따르면, 채널층과 소스 및 드레인 전극 사이에 채널층의 산소 결핍을 방지하기 위한 트리트먼트층을 형성함으로써, 채널층의 도체화를 방지하고, 스위칭 특성을 향상시킬 수 있다.
또한, 채널층과 소스 및 드레인 전극 간의 접촉 저항을 효과적으로 감소시키고, 소자의 특성 및 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 실시 예에 따른 트랜지스터를 개략적으로 나타내는 도면.
도 2는 본 발명의 다른 실시 예에 따른 트랜지스터를 개략적으로 나타내는 도면.
도 3은 본 발명의 또 다른 실시 예에 따른 트랜지스터를 개략적으로 나타내는 도면.
도 4는 본 발명의 실시 예에 따른 트랜지스터의 제조 방법을 개략적으로 나타내는 도면.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예들을 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 발명의 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
명세서 전체에 걸쳐서 막, 영역, 또는 기판 등과 같은 하나의 구성요소가 다른 구성요소 "상에" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 다른 구성요소 "상에" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다.
또한, "상부" 또는 "하부"와 같은 상대적인 용어들은 도면들에서 도시되는 것처럼 다른 요소들에 대한 어떤 요소들의 상대적인 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 여기서, 발명을 상세하게 설명하기 위해 도면은 과장되어 도시될 수 있으며, 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 본 발명의 실시 예에 따른 트랜지스터를 개략적으로 나타내는 도면이다.
도 1을 참조하면, 본 발명의 실시 예에 따른 트랜지스터는 게이트 전극(150), 상기 게이트 전극(150)과 상하 방향으로 이격 배치되는 채널층(130), 상기 채널층(130) 상에 상호 이격 배치되는 소스 및 드레인 전극(180a, 180b) 및 상기 채널층(130)과 상기 소스 및 드레인 전극(180a, 180b) 사이에 형성되는 트리트먼트층(170)을 포함한다.
즉, 본 발명의 실시 예에 따른 트랜지스터는 도면에 도시된 바와 같이, 기판(110) 상에 형성되는 채널층(130), 상기 채널층(130) 상에 형성되는 게이트 절연막(140), 상기 게이트 절연막(140) 상에 형성되는 게이트 전극(150), 상기 게이트 절연막(140)과 게이트 전극(150)을 사이에 두고 상기 채널층(130) 상에 상호 이격 배치되는 소스 전극(180a)과 드레인 전극(180b) 및 상기 채널층(130)과 상기 소스 전극(180a) 사이, 상기 채널층(130) 드레인 전극(180b) 사이에 각각 형성되는 트리트먼트층(170)을 포함하는 탑 게이트(top gate)형 트랜지스터일 수 있다. 그러나, 이에 제한되는 것은 아니며, 본 발명의 실시 예는 게이트 전극(150)이 채널층(130)의 하부에 배치되는 바텀 게이트(bottom gate)형 트랜지스터에도 그대로 적용될 수 있음은 물론이다.
기판(110)은 투명 기판을 이용할 수 있으며, 예를 들어 실리콘 기판, 글래스 기판 또는 플렉서블(flexible) 디스플레이를 구현하는 경우에는 플라스틱 기판이 사용될 수 있다. 또한, 기판(110)은 반사형 기판이 이용될 수 있으며, 이 경우 메탈 기판을 사용할 수 있다. 메탈 기판은 스테인레스 스틸(SUS), 티타늄(Ti), 몰리브덴(Mo) 또는 이들의 합금으로 형성될 수 있다. 한편, 기판(110) 상에는 버퍼층(120)이 형성될 수 있으며, 이때 버퍼층(120)은 실리콘 옥사이드(SiO2)를 포함하는 절연 물질로 형성될 수 있다.
버퍼층(120) 상에는 채널층(130)이 형성될 수 있다. 채널층(130)은 버퍼층(120) 상의 소정 영역에 형성될 수 있으며, 후술하는 게이트 전극(110)은 채널층(130)의 일부 영역과 중첩되도록 채널층(130)의 상측으로 이격되어 형성될 수 있다.
여기서, 채널층(130)은 메탈 옥사이드(metal oxide), 메탈 나이트라이드(metal nitride) 및 메탈 옥시나이트라이드(metal oxynitride) 중 적어도 하나를 포함할 수 있다. 즉, 채널층(130)은 금속 산화물, 금속 질화물 및 금속 산질화물 중 어느 하나를 포함하는 물질로 형성될 수 있다. 한편, 채널층(130)은 서로 다른 조성을 가지는 복수 개의 박막으로 형성될 수도 있다. 예를 들어, 채널층(130)은 인듐(In), 갈륨(Ga) 및 아연(Zn) 중 적어도 하나를 포함하는 산화물, 질화물 및 산질화물로 형성될 수 있다.
종래에는 채널층(130)을 비정질 실리콘(Amorphous Silicon) 또는 결정질 실리콘(crystalline silicon)을 이용하여 형성하였다. 그러나, 실리콘을 이용한 트랜지스터의 기판은 유리 기판을 사용해야 하기 때문에 무게가 무거울 뿐만 아니라, 휘어지지 않아 가요성 표시 장치로 이용할 수 없는 단점이 있다. 이에, 고속 소자 구현, 즉 이동도(mobility) 향상을 위해 전하 농도(carrier concentration)가 높고 전기 전도도가 우수한 금속 산화물, 금속 질화물 또는 금속 산질화물 박막을 채널층으로 사용할 수 있다.
또한, 채널층(130)은 불순물이 도핑되어 형성될 수 있다. 이와 같이 채널층(130)에 불순물을 도핑하게 되면 전하의 이동도(mobility)를 향상시킬 수 있다.
예를 들어, 채널층(130)은 불순물이 도핑된 산화아연을 포함하는 물질로 형성될 수 있다. 여기서, 불순물은 인듐(In), 갈륨(Ga), 텅스텐(W), 리튬(Li), 나트륨(Na), 칼륨(K), 루비듐(Rb), 세슘(Cs), 베릴륨(Be), 마그네슘(Mg), 칼슘(Ca), 스트론튬(Sr), 바륨(Ba), 티타늄(Ti), 하프늄(Hf), 바나듐(V), 니오븀(Nb), 탄탈륨(Ta), 크롬(Cr), 몰리브덴(Mo), 망간(Mn), 테크네튬(Tc), 레늄(Re), 철(Fe), 루테늄(Ru), 오스뮴(Os), 코발트(Co), 로듐(Rh), 이리듐(Ir), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 은(Ag), 금(Au), 붕소(B), 탈륨(Tl), 실리콘(Si), 게르마늄(Ge), 주석(Sn), 납(Pb), 인(P) 및 비소(As) 중 적어도 하나의 물질을 포함할 수 있다.
인듐(In)은 밴드 갭(band gap)이 상대적으로 낮고, 표준 전극 전위(standard electrode potential)가 상대적으로 높은 금속으로 전하 농도를 증가시키고 이동도를 향상시키는 특징이 있다. 반면, 갈륨(Ga)은 밴드 갭이 상대적으로 높고, 표준 전극 전위가 상대적으로 높은 금속으로 전하 농도를 감소시키고 안정성을 향상시키는 특징이 있다. 이에, 금속 산화물 박막에 함유되는 불순물의 함량을 제어하여, 채널층(130)의 전기 전도도를 조절할 수 있다. 이와 같이 금속 산화물로 이루어지는 채널층(130)은 산소의 비율이 높아질수록 전기 전도율이 낮아지고, 산소의 비율이 높아질수록 전기 전도율이 높아지는 특성을 갖는다.
또한, 채널층(130)은 p형(p-type)의 채널층을 형성하기 위하여 마그네슘(Mg)을 불순물로 포함할 수 있으며, n형(n-type)의 채널층을 형성하기 위하여 실리콘(Si)를 불순물로 포함할 수 있다. 뿐만 아니라, 채널층(130)은 루테늄(Ru), 백금(Pt), 금(Au), 은(Ag), 로듐(Rh), 팔라듐(Pd), 오스뮴(Os), 이리듐(Ir), 이트륨(Yi), 텅스텐(W), 몰리브덴(Mo) 등과 같은 다양한 귀금속(Noble metal)을 포함할 수 있다.
채널층(130) 상에는 게이트 절연막(140)이 형성될 수 있다. 이와 같은 게이트 절연막(140)은 채널층(130) 상의 일부 영역에 형성될 수 있으며, 게이트 절연막(140)은 금속 물질과의 밀착성이 우수하며 절연 내압이 우수한 실리콘 옥사이드(SiO2), 실리콘 나이트라이드(SiN), 알루미나(Al2O3), 지르코니아(ZrO2)를 포함하는 무기 절연막 중 하나 또는 그 이상의 절연 물질을 이용하여 형성할 수 있다.
게이트 전극(150)은 게이트 절연막(140) 상에 형성될 수 있다. 게이트 전극(150)은 도전 물질을 이용하여 형성할 수 있는데, 예를 들어 알루미늄(Al), 네오디뮴(Nd), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 구리(Cu) 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금으로 형성할 수 있다. 또한, 게이트 전극(150)은 단일층 뿐 아니라 복수 개의 금속층으로 이루어지는 다중층으로 형성할 수 있다. 즉, 물리 화학적 특성이 우수한 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 등의 금속층과 비저항이 작은 알루미늄(Al) 계열, 은(Ag) 계열 또는 구리(Cu) 계열의 금속층을 포함하는 이중층으로 형성할 수도 있다.
채널층(130) 상에는 게이트 전극(150)을 덮고, 게이트 전극(150)의 양측에서 채널층(130)의 일부 표면을 노출시키는 컨택홀을 가지는 절연막(160)이 형성될 수 있다. 즉, 절연막(160)에는 소스 전극(180a)과 드레인 전극(180b)이 각각 트리트먼트층(170)을 통해 채널층(130)에 전기적으로 연결될 수 있도록 컨택홀이 형성된다. 이와 같은 절연막(160)은 실리콘 옥사이드(SiO2)를 포함하는 절연 물질로 형성될 수 있다.
컨택홀에 의해 노출된 채널층(130)의 일부 표면 상에는 트리트먼트층(170)이 형성된다. 이와 같은 트리트먼트층(170)은 금속 원소를 포함할 수 있다. 즉, 트리트먼트층(170)은 금속 산화물, 금속 질화물 및 금속 산질화물 중 적어도 하나를 포함하는 물질로 형성될 수 있으며, 이와 달리 금속 또는 합금으로 형성될 수도 있다.
예를 들어, 트리트먼트층(170)은 인듐(In), 갈륨(Ga), 아연(Zn), 주석(Sn) 및 니켈(Ni) 중 적어도 하나와, 산소(O) 및 질소(N) 중 적어도 하나의 원소를 포함할 수 있다. 즉, 트리트먼트층(170)은 인듐(In), 갈륨(Ga), 아연(Zn), 주석(Sn) 및 니켈(Ni) 중 적어도 하나를 포함하는 산화물, 질화물 또는 산질화물로 형성될 수 있다.
또한, 트리트먼트층(170)은 은(Ag), 백금(Pt), 이리듐(Ir), 몰리브덴(Mo), 코발트(Co), 루세늄(Ru) 및 티타늄(Ti) 중 적어도 하나의 원소를 포함할 수 있다. 즉, 트리트먼트층(170)은 은(Ag), 백금(Pt), 이리듐(Ir), 몰리브덴(Mo), 코발트(Co), 루세늄(Ru) 및 티타늄(Ti) 중 적어도 하나를 포함하는 금속, 합금, 산화물, 질화물, 산질화물 또는 이에 수소가 결합된 화합물로 형성될 수 있다.
예를 들어, 트리트먼트층(170)은 채널층(130)을 형성하는 금속 산화물, 금속 질화물 또는 금속 산질화물과 조성이 상이한 금속 산화물, 금속 질화물 또는 금속 산질화물로 형성될 수 있다. 예를 들어, 채널층(130)에 포함되는 금속 산화물, 금속 질화물 또는 금속 산질화물을 제1 금속 원소의 산화물, 질화물 또는 산질화물이라 하고, 트리트먼트층(170)에 포함되는 금속 산화물, 금속 질화물 또는 금속 산질화물을 제2 금속 원소의 산화물, 질화물 또는 산질화물이라 하는 경우에, 제1 금속 원소의 산화물, 질화물 또는 산질화물은 제2 금속 원소의 산화물, 질화물 또는 산질화물과 상이한 조성을 가질 수 있다. 이때, 제1 금속 원소의 산화물, 질화물 또는 산질화물과 제2 금속 원소의 산화물, 질화물 또는 산질화물이 각각 불순물이 도핑되는 경우, 트리트먼트층(170)은 채널층(130)보다 인듐(In), 갈륨(Ga), 텅스텐(W), 리튬(Li), 나트륨(Na), 칼륨(K), 루비듐(Rb), 세슘(Cs), 베릴륨(Be), 마그네슘(Mg), 칼슘(Ca), 스트론튬(Sr), 바륨(Ba), 티타늄(Ti), 하프늄(Hf), 바나듐(V), 니오븀(Nb), 탄탈륨(Ta), 크롬(Cr), 몰리브덴(Mo), 망간(Mn), 테크네튬(Tc), 레늄(Re), 철(Fe), 루테늄(Ru), 오스뮴(Os), 코발트(Co), 로듐(Rh), 이리듐(Ir), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 은(Ag), 금(Au), 붕소(B), 탈륨(Tl), 실리콘(Si), 게르마늄(Ge), 주석(Sn), 납(Pb), 인(P) 및 비소(As) 중 적어도 하나의 물질을 포함을 포함하는 불순물의 함량이 많을 수 있다. 예를 들어, 채널층(130)이 제1 금속 원소의 산화물, 질화물 또는 산질화물 전체에 대하여 20 at% 이상, 40 at% 미만의 불순물을 포함하는 경우, 트리트먼트층(170)은 제2 금속 원소의 산화물, 질화물 또는 산질화물 전체에 대하여 40 at% 이상, 60 at% 미만의 불순물을 포함할 수 있다. 이와 같이, 불순물의 함량이 많은 트리트먼트층(170)은 채널층(130)보다 산소(O)의 함량이 적을 수 있다.
이와 같이, 채널층의 일부 표면 상에 금속 원소를 포함하는 트리트먼트층을 형성하게 되면, 컨택 저항(contact)을 낮추고 문턱 전압(threshold voltage)을 감소시킬 수 있다. 또한, 트리트먼트층(170)을 형성하지 않고, 채널층(140) 상에 소스 전극(180a) 및 드레인 전극(180b)을 형성하는 경우, 소스 전극(180a) 및 드레인 전극(180b)을 형성하기 위하여 절연막(160)에 컨택홀을 형성하는 과정에서 채널층(130)은 식각 가스에 의해 노출된다. 채널층(130)이 식각 가스에 의해 노출되게 되면, 채널층(130)은 상부 표면으로부터 소정 깊이까지 식각 가스에 의해 손상되어 산소를 잃게 되고, 산소 결핍 상태가 된다. 또한, 이와 같이 식각 가스에 의해 손상된 채널층(130)의 표면 상에 직접 소스 전극(180a) 및 드레인 전극(180b)을 형성하게 되면, 트랜지스터의 구동시 채널층(130)으로부터 소스 전극(180a) 및 드레인 전극(180b)으로 산소가 이동하게 된다. 이와 같이 채널층에 산소 결핍이 발생하게 되면, 채널층은 의도치 않게 전기 전도율이 증가하여 도체화되고, 소자 단락이 발생하여 트랜지스터를 안정적으로 구동할 수 없게 된다.
이에 반해, 본 발명의 실시 예에서와 같이 채널층(140)과 소스 전극(180a) 및 드레인 전극(180b) 사이에 금속 원소를 포함하는 트리트먼트층(170)을 형성하게 되면, 채널층(130)에서 산소가 빠져나간 자리를 트리트먼트층(170)에 포함된 금속 원소 또는 산소가 메울 수 있다. 즉, 트리트먼트층(170)에 포함된 금속 원소 또는 산소는 채널층(130)에서 산소가 빠져나간 자리에 확산되어, 채널층(130)으로부터 소스 전극(180a) 및 드레인 전극(180b)으로 산소가 이동하는 것을 방지하고, 채널층(130)이 도체화되는 것을 방지할 수 있다.
이때, 트리트먼트층(170)은 30 내지 100Å의 두께(D)로 형성될 수 있다. 이때, 트리트먼트층(170)이 30Å 미만의 두께로 형성되는 경우, 충분한 산소 이동 방지 효과를 얻을 수 없고, 트리트먼트층(170)이 100Å을 초과하는 두께로 형성되는 경우, 공정 시간이 과도하게 증가하고, 트랜지스터의 소형화를 저해하는 문제점이 있다. 따라서, 트리트먼트층(170)은 30 내지 100Å의 두께로 형성함이 바람직하다.
소스 전극(180a)과 드레인 전극(180b)은 트리트먼트층(170) 상에 형성된다. 즉, 소스 전극(180a)과 드레인 전극(180b)은 컨택홀 내에 형성된 트리트먼트층(170) 상에 각각 접촉되도록 형성되어, 게이트 전극(110)을 사이에 두고 소스 전극(180a)과 드레인 전극(180b)이 상호 이격되어 형성될 수 있다. 이때, 소스 전극(180a)과 드레인 전극(180b)은 상기 트리트먼트층(170)에 접촉되어 절연막(160) 상으로 연장되도록 형성될 수 있다. 소스 전극(180a)과 드레인 전극(180b)은 상호 동일 물질을 이용한 동일 공정에 의해 형성할 수 있으며, 도전성 물질을 이용하여 형성할 수 있는데, 예를 들어 알루미늄(Al), 네오디뮴(Nd), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 및 몰리브덴(Mo) 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금으로 형성할 수 있다. 즉, 게이트 전극(150)과 동일 물질로 형성할 수 있으나, 다른 물질로 형성할 수도 있다. 또한, 소스 전극(180a)과 드레인 전극(180b)은 단일층 뿐 아니라 다중층으로 형성할 수 있으며, 이때 각 층은 서로 다른 금속 또는 합금을 포함할 수도 있다.
도 2는 본 발명의 다른 실시 예에 따른 트랜지스터를 개략적으로 나타내는 도면이다.
도 2를 참조하면, 본 발명의 다른 실시 예에 따른 트랜지스터는, 게이트 전극(150), 상기 게이트 전극(150)과 상하 방향으로 이격 배치되는 채널층(130), 상기 채널층(130) 상에 상호 이격 배치되는 소스 및 드레인 전극(180a, 180b) 및 상기 채널층(130)과 상기 소스 및 드레인 전극(180a, 180b) 사이에 형성되는 제1 트리트먼트층(172) 및 제2 트리트먼트층(174)을 포함한다.
여기서, 본 발명의 다른 실시 예에 따른 트랜지스터는, 전술한 실시 예의 트랜지스터에서 트리트먼트층(170)이 제1 트리트먼트층(172) 및 상기 제1 트리트먼트층(172) 상에 배치되는 제2 트리트먼트층(174)로 이루어지는 구성이 상이하며, 그 밖에 다른 구성은 전술한 실시 예에 따른 트랜지스터와 관련하여 설명된 내용이 그대로 적용될 수 있다.
여기서, 제1 트리트먼트층(172)은 트리트먼트층(170)과 관련하여 전술한 바와 같이 인듐(In), 갈륨(Ga), 아연(Zn), 주석(Sn) 및 니켈(Ni) 중 적어도 하나와, 산소(O) 및 질소(N) 중 적어도 하나의 원소를 포함할 수 있다. 즉, 제1 트리트먼트층(172)은 인듐(In), 갈륨(Ga), 아연(Zn), 주석(Sn) 및 니켈(Ni) 중 적어도 하나를 포함하는 산화물, 질화물 또는 산질화물로 형성될 수 있다.
이때, 제1 트리트먼트층(172)은 채널층(130)보다 불순물의 함량이 높을 수 있다. 즉, 채널층(130)과 제1 트리트먼트층이 모두 불순물이 도핑된 금속 산화물, 금속 질화물 또는 금속 산질화물을 포함하는 경우, 제1 트리트먼트층(172)은 채널층(130)보다 불순물의 함량이 높을 수 있다.
한편, 제2 트리트먼트층(174)는 은(Ag), 백금(Pt), 이리듐(Ir), 몰리브덴(Mo), 코발트(Co), 루세늄(Ru) 및 티타늄(Ti) 중 적어도 하나의 원소를 포함할 수 있다. 즉, 제2 트리트먼트층(172)은 은(Ag), 백금(Pt), 이리듐(Ir), 몰리브덴(Mo), 코발트(Co), 루세늄(Ru) 및 티타늄(Ti) 중 적어도 하나를 포함하는 금속, 합금, 산화물, 질화물, 산질화물 또는 이에 수소가 결합된 화합물로 형성될 수 있다.
이와 같이, 제1 트리트먼트층(172)와 제2 트리트먼트층(174)를 형성하게 되면, 전하의 이동도(mobility)를 향상시킬 수 있을 뿐만 아니라, 컨택 저항(contact)을 낮추고 문턱 전압(threshold voltage)을 감소시킬 수 있다.
도 3은 본 발명의 또 다른 실시 예에 따른 트랜지스터를 개략적으로 나타내는 도면이다.
도 3을 참조하면, 본 발명의 또 다른 실시 예에 따른 트랜지스터는, 게이트 전극(150), 상기 게이트 전극(150)과 상하 방향으로 이격 배치되는 채널층(130), 상기 채널층(130) 상에 배치되며, 상기 채널층(130)의 일부 표면을 노출시키는 제1 컨택홀(미도시)을 가지는 제1 절연막(160), 상기 제1 절연막(160) 상에 배치되며, 상기 제1 컨택홀 및 상기 제1 컨택홀로부터 연장되는 상기 제1 절연막(160)의 일부 표면을 노출시키는 제2 절연막(165), 상기 제1 절연막(160)에 의하여 노출된 상기 채널층(130)의 일부 표면 상에 형성되는 트리트먼트층(170) 및 상기 트리트먼트층(170) 상에 상호 이격 배치되면, 상기 제2 절연막(165)에 의하여 노출된 상기 제1 절연막(160)의 일부 표면 상으로 연장되는 소스 및 드레인 전극(180a, 180b)을 포함한다.
본 발명의 또 다른 실시 예에 따른 트랜지스터는, 전술한 실시 예에 따른 트랜지스터에 제2 절연막(165)이 추가로 배치되는 구성이 상이하며, 그 밖에 다른 구성은 전술한 실시 예 또는 다른 실시 예에 따른 트랜지스터와 관련하여 설명된 내용이 그대로 적용될 수 있다. 이때, 본 발명의 또 다른 실시 예에 따른 트랜지스터의 제1 절연막(160) 및 제1 컨택홀은 전술한 본 발명의 제1 실시 예에 따른 트랜지스터의 절연막(160) 및 컨택홀과 동일한 구성을 가지므로, 동일한 참조 부호로 표시하기로 한다.
여기서, 제1 절연막(160)과 제2 절연막(165)은 서로 다른 조성을 가질 수 있다. 즉, 제1 절연막(160)은 실리콘 산화물(SiO)을 포함할 수 있으며, 제2 절연막(165)은 실리콘 질화물(SiN)을 포함할 수 있다. 여기서, 제2 절연막(165)은 제1 절연막(160) 상에 형성되며, 제1 절연막(160)에 형성된 제1 컨택홀과 중첩되는 위치에 상기 제1 컨택홀보다 큰 제2 컨택홀을 가진다. 이에, 제2 절연막(165)은 제1 절연막(160) 상에 배치되는 경우, 상기 제1 컨택홀 및 상기 제1 컨택홀로부터 연장되는 상기 제1 절연막의 일부 표면을 노출시킬 수 있다. 또한, 채널층(130)은 금속 산화물, 금속 질화물 또는 금속 산질화물로 형성될 수 있으며, 트리트먼트층(170)은 인듐(In), 갈륨(Ga), 아연(Zn), 주석(Sn) 및 니켈(Ni) 중 적어도 하나를 포함하는 산화물, 질화물 또는 산질화물로 형성되거나, 은(Ag), 백금(Pt), 이리듐(Ir), 몰리브덴(Mo), 코발트(Co), 루세늄(Ru) 및 티타늄(Ti) 중 적어도 하나를 포함하는 금속, 합금, 산화물, 질화물, 산질화물 또는 이에 수소가 결합된 화합물로 형성될 수 있다. 뿐만 아니라, 트리트먼트층(170)은 전술한 제1 트리트먼트층(172)과 제2 트리트먼트층(174)을 포함하는 다층 구조로 형성될 수 있음은 물론이다.
도 4는 본 발명의 실시 예에 따른 트랜지스터의 제조 방법을 개략적으로 나타내는 도면이다.
도 4를 참조하면, 본 발명의 실시 예에 따른 트랜지스터의 제조 방법은, 게이트 전극(150) 및 상기 게이트 전극(150)과 상하 방향으로 이격 배치되는 채널층(130)이 형성된 기판(110)을 마련하는 단계 및 상기 채널층(130) 상에, 상기 채널층(130)과 소스 전극(180a)과 드레인 전극(180b)을 각각 연결하기 위한 트리트먼트층(170)을 형성하는 단계를 포함한다.
먼저, 기판(110)을 마련하는 단계는, 도 4(a)에 도시된 바와 같이 채널층(130)이 형성되고, 소스 및 드레인 전극(180a, 180b)을 형성하기 위한 패터닝이이 수행된 기판을 마련한다. 즉, 기판(110)을 마련하는 단계는, 기판(110) 상에 채널층(130)이 형성되고, 상기 채널층(130) 상에 게이트 절연막(140)이 형성되며, 상기 게이트 절연막(140) 상에 게이트 전극(150)이 형성된 기판(110)을 마련할 수 있다. 또한, 기판(110)과 채널층(130) 사이에는 버퍼층(120)이 더 형성될 수 있으며, 채널층(130) 상에는 소스 전극(180a)과 드레인 전극(180b)을 형성하기 위하여 채널층(130)의 일부 표면을 노출시키는 컨택홀을 가지는 절연막(160)이 더 형성될 수 있다.
한편, 도시되지는 않았으나, 기판(110)을 마련하는 단계는 게이트 전극(150) 및 상기 게이트 전극(150)과 상하 방향으로 이격 배치되며, 제1 절연막(160)에 형성된 제1 컨택홀과 제2 절연막(165)에 형성된 제2 컨택홀에 의하여 일부 표면이 노출된 채널층(130)이 형성된 기판(110)을 마련할 수도 있다. 여기서, 제2 절연막(165)은 상기 제1 절연막(160) 상에 배치되며, 상기 제1 컨택홀 및 상기 제1 컨택홀로부터 연장되는 상기 제1 절연막(160)의 일부 표면을 노출시키도록 배치될 수 있다. 이 경우, 적층된 제1 절연막(160)과 제2 절연막(165)에 각각 형성된 제1 컨택홀과 제2 컨택홀에 의하여 채널층(130)의 일부 표면이 노출되게 되고, 노출된 채널층(130)의 일부 표면 상에는 트리트먼트층(170)이 형성될 수 있다.
트리트먼트층(170)을 형성하는 단계는 도 4(b)에 도시된 바와 같이 채널층(130) 상에 채널층(130)과 소스 전극(180a) 및 드레인 전극(180b)을 연결하기 위한 트리트먼트층(170)을 형성한다. 여기서, 트리트먼트층(170)은 절연막(160)의 컨택홀에 의해 노출된 채널층(130)의 일부 표면 상에 형성될 수 있다.
이와 같은, 트리트먼트층(170)은 금속 원소를 포함하는 물질로 형성될 수 있다.
즉, 트리트먼트층(170)은 인듐(In), 갈륨(Ga), 아연(Zn), 주석(Sn) 및 니켈(Ni) 중 적어도 하나와, 산소(O) 및 질소(N) 중 적어도 하나의 원소를 포함할 수 있다. 이에 따라, 트리트먼트층(170)을 형성하는 단계는, 트리트먼트층(170)을 인듐(In), 갈륨(Ga), 아연(Zn), 주석(Sn) 및 니켈(Ni) 중 적어도 하나와, 산소(O) 및 질소(N) 중 적어도 하나의 원소를 이용하여 형성할 수 있다.
또한, 트리트먼트층(170)은 은(Ag), 백금(Pt), 이리듐(Ir), 몰리브덴(Mo), 코발트(Co), 루세늄(Ru) 및 티타늄(Ti) 중 적어도 하나와, 산소(O), 질소(N), 수소(H) 및 아르곤(Ar) 중 적어도 하나의 원소를 포함할 수 있다. 이에 따라, 트리트먼트층(170)을 형성하는 단계는, 트리트먼트층(170)을 은(Ag), 백금(Pt), 이리듐(Ir), 몰리브덴(Mo), 코발트(Co), 루세늄(Ru) 및 티타늄(Ti) 중 적어도 하나와, 산소(O), 질소(N), 수소(H) 및 아르곤(Ar) 중 적어도 하나의 원소를 이용하여 형성할 수 있다.
이와 같은, 트리트먼트층(170)은 다양한 박막 형성 공정에 의하여 형성될 수 있다. 즉, 트리트먼트층(170)을 형성하는 단계는 선택적 증착 또는 비선택적 증착 방식으로 수행될 수 있으며, 이와 같은 증착은 100℃ 이상의 온도에서 수행되거나, 플라즈마를 이용하여 수행될 수 있다.
예를 들어 트리트먼트층(170)을 형성하는 단계는, 채널층(130) 상에 원료 가스를 공급하는 단계와, 상기 채널층(130) 상에 반응 가스를 공급하는 단계를 포함하는 공정 사이클을 복수 회 반복하는 원자층 증착(ALD; Atomic Layer Deposition) 공정에 의하여 수행될 수 있다. 이와 같은 원자층 증착 공정은 원료 가스를 공급하는 단계, 원료 가스를 퍼지하는 단계, 반응 가스를 공급하는 단계 및 반응 가스를 퍼지하는 단계를 순차적으로 수행하는 공정 사이클을 복수 회 반복하여 수행될 수 있다.
이때, 원료 가스를 공급하는 단계는, 트리트먼트층(170)이 인듐(In), 갈륨(Ga), 아연(Zn), 주석(Sn) 및 니켈(Ni) 중 적어도 하나와, 산소(O) 및 질소(N) 중 적어도 하나의 원소를 포함하는 경우, 인듐(In), 갈륨(Ga), 아연(Zn), 주석(Sn) 및 니켈(Ni) 중 적어도 하나를 포함하는 원료 가스를 공급할 수 있다. 이때, 반응 가스를 공급하는 단계는, 산소(O) 및 질소(N) 중 적어도 하나를 포함하는 반응 가스를 공급할 수 있으며, 이와 같은 반응 가스로는 산소(O2) 질화산소(NxOy), 질소(N2) 및 암모니아(NH3) 중 적어도 하나의 가스를 사용할 수 있다.
또한, 원료 가스를 공급하는 단계는, 트리트먼트층(170)이 은(Ag), 백금(Pt), 이리듐(Ir), 몰리브덴(Mo), 코발트(Co), 루세늄(Ru) 및 티타늄(Ti) 중 적어도 하나와, 산소(O), 질소(N), 수소(H) 및 아르곤(Ar) 중 적어도 하나의 원소를 포함하는 경우, 은(Ag), 백금(Pt), 이리듐(Ir), 몰리브덴(Mo), 코발트(Co), 루세늄(Ru) 및 티타늄(Ti) 중 적어도 하나를 포함하는 원료 가스를 공급할 수 있다. 이때, 반응 가스를 공급하는 단계는, 산소(O), 질소(N), 수소(H) 및 아르곤(Ar) 중 적어도 하나를 포함하는 반응 가스를 공급할 수 있으며, 이와 같은 반응 가스로는 산소(O2) 질화산소(NxOy), 질소(N2), 수소(H2) 및 암모니아(NH3) 중 적어도 하나의 가스를 사용할 수 있다.
또한, 도시되지는 않았으나, 트리트먼트층(170)을 형성하는 단계는 제1 트리트먼트층(172)을 형성하는 단계 및 상기 제1 트리트먼트층(172) 상에 제2 트리트먼트층(174)을 형성하는 단계를 포함할 수 있다. 이때, 제1 트리트먼트층(172)을 형성하는 단계는, 인듐(In), 갈륨(Ga), 아연(Zn), 주석(Sn) 및 니켈(Ni) 중 적어도 하나를 포함하는 원료 가스와, 산소(O) 및 질소(N) 중 적어도 하나를 포함하는 반응 가스를 공급하여 수행될 수 있으며, 제2 트리트먼트층(174)을 형성하는 단계는, 은(Ag), 백금(Pt), 이리듐(Ir), 몰리브덴(Mo), 코발트(Co), 루세늄(Ru) 및 티타늄(Ti) 중 적어도 하나를 포함하는 원료 가스와, 산소(O2) 질화산소(NxOy), 질소(N2), 수소(H2) 및 암모니아(NH3) 중 적어도 하나를 포함하는 반응 가스를 공급하여 수행될 수 있다. 이때, 제1 트리트먼트층(172)을 형성하는 단계 및 제2 트리트먼트층(174)을 형성하는 단계 중 적어도 하나는 선택적 증착 또는 비선택적 증착 방식으로 수행될 수 있으며, 이와 같은 증착은 100℃ 이상의 온도에서 수행되거나, 플라즈마를 이용하여 수행될 수 있다.
이와 같이, 본 발명의 실시 예에 따르면, 채널층과 소스 및 드레인 전극 사이에 채널층의 산소 결핍을 방지하기 위한 트리트먼트층을 형성함으로써, 채널층의 도체화를 방지하고, 스위칭 특성을 향상시킬 수 있다.
또한, 채널층과 소스 및 드레인 전극 간의 접촉 저항을 효과적으로 감소시키고, 소자의 특성 및 신뢰성을 향상시킬 수 있다.
상기에서, 본 발명의 바람직한 실시 예가 특정 용어들을 사용하여 설명 및 도시되었지만 그러한 용어는 오로지 본 발명을 명확하게 설명하기 위한 것일 뿐이며, 본 발명의 실시 예 및 기술된 용어는 다음의 청구범위의 기술적 사상 및 범위로부터 이탈되지 않고서 여러 가지 변경 및 변화가 가해질 수 있는 것은 자명한 일이다. 이와 같이 변형된 실시 예들은 본 발명의 사상 및 범위로부터 개별적으로 이해되어져서는 안 되며, 본 발명의 청구범위 안에 속한다고 해야 할 것이다.

Claims (14)

  1. 메탈 옥사이드, 메탈 나이트라이드 및 메탈 옥시나이트라이드 중 적어도 하나를 포함하는 채널층;
    상기 채널층 상에 형성되는 소스 및 드레인 전극; 및
    상기 채널층과 상기 소스 및 드레인 전극 사이에 형성되는 제1 트리트먼트층을 포함하는 트랜지스터.
  2. 청구항 1에 있어서,
    상기 제1 트리트먼트층은 인듐(In), 갈륨(Ga), 아연(Zn), 주석(Sn) 및 니켈(Ni) 중 적어도 하나와, 산소(O) 및 질소(N) 중 적어도 하나의 원소를 포함하는 트랜지스터.
  3. 청구항 1에 있어서,
    상기 제1 트리트먼트층은 은(Ag), 백금(Pt), 이리듐(Ir), 몰리브덴(Mo), 코발트(Co), 루세늄(Ru) 및 티타늄(Ti) 중 적어도 하나의 원소를 포함하는 트랜지스터.
  4. 청구항 2에 있어서,
    상기 제1 트리트먼트층 상에 형성되는 제2 트리트먼트층;을 더 포함하고,
    상기 제2 트리트먼트층은 은(Ag), 백금(Pt), 이리듐(Ir), 몰리브덴(Mo), 코발트(Co), 루세늄(Ru) 및 티타늄(Ti) 중 적어도 하나의 원소를 포함하는 트랜지스터.
  5. 메탈 옥사이드, 메탈 나이트라이드 및 메탈 옥시나이트라이드 중 적어도 하나를 포함하는 채널층이 형성되고, 소스 및 드레인 전극을 형성하기 위한 패터닝이 수행된 기판을 마련하는 단계; 및
    상기 채널층 상에 제1 트리트먼트층을 형성하는 단계;를 포함하는 트랜지스터의 제조 방법.
  6. 청구항 5에 있어서,
    상기 제1 트리트먼트층을 형성하는 단계는,
    상기 제1 트리트먼트층을, 인듐(In), 갈륨(Ga), 아연(Zn), 주석(Sn) 및 니켈(Ni) 중 적어도 하나와, 산소(O) 및 질소(N) 중 적어도 하나의 원소를 이용하여 형성하는 트랜지스터 제조 방법.
  7. 청구항 6에 있어서,
    상기 산소(O) 및 질소(N) 중 적어도 하나의 원소는, 산소(O2) 질화산소(NxOy), 질소(N2) 및 암모니아(NH3) 중 적어도 하나의 가스로부터 제공되는 트랜지스터 제조 방법.
  8. 청구항 6에 있어서,
    상기 제1 트리트먼트층을 형성하는 단계는,
    상기 제1 트리트먼트층을, 은(Ag), 백금(Pt), 이리듐(Ir), 몰리브덴(Mo), 코발트(Co), 루세늄(Ru) 및 티타늄(Ti) 중 적어도 하나와, 산소(O), 질소(N), 수소(H) 및 아르곤(Ar) 중 적어도 하나의 원소를 이용하여 형성하는 트랜지스터 제조 방법.
  9. 청구항 5에 있어서,
    상기 제1 트리트먼트층을 형성하는 단계는,
    100℃ 이상의 온도에서 수행되거나, 플라즈마를 이용하여 수행되는 트랜지스터 제조 방법.
  10. 청구항 5에 있어서,
    상기 제1 트리트먼트층을 형성하는 단계는,
    선택적 증착 또는 비선택적 증착 방식으로 수행되는 트랜지스터 제조 방법.
  11. 청구항 6에 있어서,
    상기 제1 트리트먼트층 상에 제2 트리트먼트층을 형성하는 단계;를 더 포함하고,
    상기 제2 트리트먼트층을 형성하는 단계는,
    상기 제2 트리트먼트층을, 은(Ag), 백금(Pt), 이리듐(Ir), 몰리브덴(Mo), 코발트(Co), 루세늄(Ru) 및 티타늄(Ti) 중 적어도 하나와, 산소(O), 질소(N), 수소(H) 및 아르곤(Ar) 중 적어도 하나의 원소를 이용하여 형성하는 트랜지스터 제조 방법.
  12. 청구항 8 또는 청구항 11에 있어서,
    상기 질소(N), 수소(H) 및 아르곤(Ar) 중 적어도 하나의 원소는, 산소(O2) 질화산소(NxOy), 질소(N2), 수소(H2) 및 암모니아(NH3) 중 적어도 하나의 가스로부터 제공되는 트랜지스터 제조 방법.
  13. 청구항 11에 있어서,
    상기 제2 트리트먼트층을 형성하는 단계는,
    100℃ 이상의 온도에서 수행되거나, 플라즈마를 이용하여 수행되는 트랜지스터 제조 방법.
  14. 청구항 11에 있어서,
    상기 제2 트리트먼트층을 형성하는 단계는,
    선택적 증착 또는 비선택적 증착 방식으로 수행되는 트랜지스터 제조 방법.
PCT/KR2023/006596 2022-05-19 2023-05-16 트랜지스터 및 이의 제조 방법 WO2023224351A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220061661A KR20230161824A (ko) 2022-05-19 2022-05-19 트랜지스터 및 이의 제조 방법
KR10-2022-0061661 2022-05-19

Publications (1)

Publication Number Publication Date
WO2023224351A1 true WO2023224351A1 (ko) 2023-11-23

Family

ID=88835751

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2023/006596 WO2023224351A1 (ko) 2022-05-19 2023-05-16 트랜지스터 및 이의 제조 방법

Country Status (2)

Country Link
KR (1) KR20230161824A (ko)
WO (1) WO2023224351A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110135681A (ko) * 2010-06-11 2011-12-19 엘지디스플레이 주식회사 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법
KR20140106042A (ko) * 2013-02-25 2014-09-03 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
US20200098657A1 (en) * 2018-09-26 2020-03-26 Arnab SEN GUPTA Contact stacks to reduce hydrogen in thin film transistor
KR20200035170A (ko) * 2017-08-31 2020-04-01 마이크론 테크놀로지, 인크 금속 산화물 반도체 디바이스의 접촉을 위한 반도체 디바이스, 트랜지스터, 및 관련된 방법
WO2022046362A1 (en) * 2020-08-27 2022-03-03 Micron Technology, Inc Integrated assemblies and methods of forming integrated assemblies

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040013273A (ko) 2002-08-05 2004-02-14 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110135681A (ko) * 2010-06-11 2011-12-19 엘지디스플레이 주식회사 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법
KR20140106042A (ko) * 2013-02-25 2014-09-03 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
KR20200035170A (ko) * 2017-08-31 2020-04-01 마이크론 테크놀로지, 인크 금속 산화물 반도체 디바이스의 접촉을 위한 반도체 디바이스, 트랜지스터, 및 관련된 방법
US20200098657A1 (en) * 2018-09-26 2020-03-26 Arnab SEN GUPTA Contact stacks to reduce hydrogen in thin film transistor
WO2022046362A1 (en) * 2020-08-27 2022-03-03 Micron Technology, Inc Integrated assemblies and methods of forming integrated assemblies

Also Published As

Publication number Publication date
KR20230161824A (ko) 2023-11-28

Similar Documents

Publication Publication Date Title
JP6665328B2 (ja) 半導体装置
CN102456581B (zh) 薄膜晶体管及其制造方法
CN101800248B (zh) 薄膜晶体管和显示器件
CN107516471B (zh) 发光面板
CN102157558A (zh) 薄膜晶体管及其制造方法、以及显示装置
CN102148258B (zh) 薄膜晶体管、其制造方法、显示单元和电子装置
WO2012091297A1 (ko) 박막 트랜지스터 및 그 제조 방법
EP2648221A2 (en) Thin film transistor having plural semiconductive oxides, thin film transistor array panel and display device including the same, and manufacturing method of thin film transistor
WO2017121218A1 (en) Thin film transistor array panel and conducting structure
CN108054175A (zh) 半导体装置
CN102214698A (zh) 薄膜晶体管、显示装置以及电子单元
KR20110139394A (ko) 박막 트랜지스터 및 그 제조 방법
CN101794821A (zh) 薄膜晶体管和显示装置
CN101794823A (zh) 薄膜晶体管和显示装置
JP2012134469A (ja) 半導体装置およびその作製方法
CN104756253A (zh) 半导体设备、显示单元以及电子装置
WO2017121216A1 (en) Thin film transistor array panel
WO2023224351A1 (ko) 트랜지스터 및 이의 제조 방법
WO2021172665A1 (ko) 텔루륨 산화물 및 이를 채널층으로 구비하는 박막트랜지스터
WO2023177157A1 (ko) 박막 트랜지스터 및 이의 제조 방법
US8981368B2 (en) Thin film transistor, method of manufacturing thin film transistor, display, and electronic apparatus
WO2023211021A1 (ko) 트랜지스터의 제조 방법
KR20160060848A (ko) 박막 트랜지스터 및 그 제조 방법
WO2024085528A1 (ko) 박막 트랜지스터 및 그 제조 방법
WO2021040183A1 (ko) 빅스비아이트 결정을 함유하는 금속 산화물 채널층을 구비하는 박막트랜지스터 및 수직형 비휘발성 메모리 소자

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23807870

Country of ref document: EP

Kind code of ref document: A1