CN101794821A - 薄膜晶体管和显示装置 - Google Patents

薄膜晶体管和显示装置 Download PDF

Info

Publication number
CN101794821A
CN101794821A CN201010103189A CN201010103189A CN101794821A CN 101794821 A CN101794821 A CN 101794821A CN 201010103189 A CN201010103189 A CN 201010103189A CN 201010103189 A CN201010103189 A CN 201010103189A CN 101794821 A CN101794821 A CN 101794821A
Authority
CN
China
Prior art keywords
film
oxide semiconductor
semiconductor layer
thin
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010103189A
Other languages
English (en)
Other versions
CN101794821B (zh
Inventor
诸沢成浩
藤森隆成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Design And Development Contract Society
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101794821A publication Critical patent/CN101794821A/zh
Application granted granted Critical
Publication of CN101794821B publication Critical patent/CN101794821B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供薄膜晶体管和显示装置。该薄膜晶体管包括：形成在基板上的栅电极；形成有对应于所述栅电极的沟道区的氧化物半导体层；第一栅绝缘膜，所述第一栅绝缘膜被形成在所述基板和所述栅电极上，且由氮化硅膜构成；第二栅绝缘膜，所述第二栅绝缘膜被选择性地形成在所述第一栅绝缘膜上对应于所述氧化物半导体层的区域内并与所述氧化物半导体层接触，并且所述第二栅绝缘膜由氧化硅膜或氧氮化硅膜构成；源漏电极；以及保护膜。所述氧化物半导体层的上表面和侧面以及所述第二栅绝缘膜的侧面在所述第一栅绝缘膜上被所述源漏电极和所述保护膜覆盖着。本发明能够抑制氧化物半导体层中晶格缺陷的形成并抑制湿气的进入，从而提高薄膜晶体管的可靠性。

Description

薄膜晶体管和显示装置
相关申请的交叉参考
本申请包含与2009年2月4日向日本专利局提交的日本优先权专利申请JP 2009-024034相关的主题，在此将该日本专利申请的全部内容以引用的方式并入本文。
技术领域
本发明涉及使用氧化物半导体层的薄膜晶体管和设有该薄膜晶体管的显示装置。
背景技术
诸如氧化锌或铟镓锌氧化物(IGZO)等氧化物半导体作为半导体装置的活性层展现出了良好的特性。近年来，正在对这种氧化物半导体在诸如薄膜晶体管(以下可以称为“TFT”)、发光装置、透明导电膜等方面的应用进行开发。
例如，与现有的使用非晶硅(a-Si:H)用于沟道的液晶显示装置相比，使用氧化物半导体的TFT具有高的电子迁移率和优良的电气特性。还可预期到的优点是，使用氧化物半导体的TFT即使在温度低至室温附近时也具有高的电子迁移率。
另一方面，已知的是，氧化物半导体的耐热性不好，由于TFT制造过程中的热处理而导致氧、锌等的脱附从而会形成晶格缺陷。该晶格缺陷会形成电学上的浅的杂质能级，并导致氧化物半导体层的低电阻性。因此，TFT展现出了即使不施加栅极电压时也有漏极电流(drain current)流过的常导通型操作(normally-on operation)亦即“耗尽型操作(depletionoperation)”。随着缺陷能级的增加，阈值电压变小，因而漏电流(leakcurrent)增大。
同样，这种晶格缺陷会妨碍构成活性层的氧化锌中的载流子的诱发，从而使载流子浓度减小。载流子浓度的减小会导致活性层的电导率下降，并因此影响TFT的电子迁移率和电流传输特性(例如，亚阈值特性、阈值电压等)。
因此，例如，日本专利第3913756号公报提出了用非结晶状氧化铝(Al2O3)来构成与由氧化物半导体形成的沟道层接触的栅绝缘层，由此降低界面处的缺陷能级。
氧化物半导体膜还具有由于吸附水分或湿气而使半导体的载流子浓度发生显著变化的特性。因此，为了让使用氧化物半导体膜作为沟道的薄膜晶体管得以实用化，希望实现能够抑制湿气混入的装置结构。
如前所述，对于现有技术而言，难以抑制氧化物半导体层中晶格缺陷的形成和湿气的吸附来提高可靠性。
发明内容
鉴于上述问题，本发明期望提供能够提高薄膜晶体管可靠性且包括氧化物半导体层的薄膜晶体管和设有该薄膜晶体管的显示装置。
本发明实施例的薄膜晶体管包括：栅电极，所述栅电极被形成在基板上；氧化物半导体层，所述氧化物半导体层中对应于所述栅电极形成有沟道区；第一栅绝缘膜，所述第一栅绝缘膜被形成在所述基板和所述栅电极上，并且由氮化硅膜构成；第二栅绝缘膜，所述第二栅绝缘膜被选择性地形成在所述第一栅绝缘膜上对应于所述氧化物半导体层的区域中并与所述氧化物半导体层接触，并且所述第二栅绝缘膜由氧化硅膜或氧氮化硅膜构成；源漏电极；以及保护膜。所述氧化物半导体层的上表面和侧面以及所述第二栅绝缘膜的侧面在第一栅绝缘膜上被源漏电极和保护膜覆盖着。
本发明实施例的显示装置包括：显示元件；和用于驱动该显示元件的上述本发明实施例的薄膜晶体管。
在本发明各实施例的薄膜晶体管和显示装置中，由氧化硅膜或氧氮化硅膜构成的第二栅绝缘膜被选择性地形成在对应于氧化物半导体层的区域中并与氧化物半导体层接触。因而，氧化物半导体层中的氧被保持在稳定状态，且在第二栅绝缘膜和氧化物半导体层之间形成了界面态密度较低的良好的装置界面。而且，氧化物半导体层的上表面和侧面以及第二栅绝缘膜的侧面在由氮化硅膜构成的第一栅绝缘膜上被源漏电极和保护膜覆盖着。因此，氧化物半导体层具有让该氧化物半导体层与外部空气隔离开的结构。这样，可抑制湿气等进入到氧化物半导体层中。
根据本发明各实施例的薄膜晶体管和显示装置，由氧化硅膜或氧氮化硅膜构成的第二栅绝缘膜被选择性地形成在对应于氧化物半导体层的区域中并与氧化物半导体层接触。因而，在第二栅绝缘膜和氧化物半导体层之间形成了良好的装置界面。因此，可以抑制氧化物半导体层中晶格缺陷的形成。另外，氧化物半导体层的上表面和侧面以及第二栅绝缘膜的侧面在由氮化硅膜构成的第一栅绝缘膜上被源漏电极和保护膜覆盖着。因而，可抑制湿气等进入到氧化物半导体层中。因此，可以抑制在氧化物半导体层中吸附湿气。所以，对于包含氧化物半导体层的薄膜晶体管而言，可提高可靠性。
应当理解的是，前述的概括性说明和随后的详细说明都是示例性的，且是为了提供对如权利要求的本发明的解释。
附图说明
在此提供了附图以便进一步理解本发明，并且这些附图被合并进来而构成本说明书的一部分。附图示出了本发明的各实施例，并与说明书一起用来解释本发明的原理。
图1是示出了本发明实施例的显示装置的结构的方框图。
图2是示出了图1所示的像素电路示例的等效电路图。
图3是示出了图2所示TFT的结构的平面图。
图4A和图4B是分别示出了图3所示TFT的结构的截面图，其中图4A示出了沿图3中的线II-II取得的截面结构，图4B示出了沿图3中的线III-III取得的截面结构。
图5描绘了使用氧化物半导体的TFT的特性的示例。
图6是示出了图3、图4A和图4B所示源漏电极的详细结构的截面图。
图7是示出了图1所示显示区域的结构示例的截面图。
图8A至图8C是分别示出了按步骤顺序形成图3、图4A和图4B所示TFT基板(或TFT)的方法示例的截面图。
图9A和图9B是分别示出了紧随着图8C的各步骤的截面图。
图10用于说明由于氧化物半导体中氧的脱附而造成的对TFT的工作的影响。
图11是示出了对比例的TFT的结构的截面图。
图12是示出了本发明实施例变形例1的TFT的结构的截面图。
图13是示出了本发明实施例变形例2的TFT的结构的截面图。
图14是示出了本发明实施例变形例3的TFT的结构的截面图。
图15是示出了具有本发明实施例显示装置的模块的示意性结构的平面图。
图16是示出了本发明实施例显示装置的应用例1的外观的立体图。
图17A和图17B是分别示出了本发明实施例显示装置的应用例2的外观的立体图，其中图17A示出了从前侧看到的外观，图17B示出了从后侧看到的外观。
图18是示出了本发明实施例显示装置的应用例3的外观的立体图。
图19是示出了本发明实施例显示装置的应用例4的外观的立体图。
图20A至图20G分别示出了本发明实施例显示装置的应用例5的外观，其中图20A是应用例5处于打开状态的正视图，图20B是应用例5处于打开状态的侧视图，图20C是应用例5处于关闭状态的正视图，图20D是应用例5处于关闭状态的左视图，图20E是应用例5处于关闭状态的右视图，图20F是应用例5处于关闭状态的俯视图，图20G是应用例5处于关闭状态的仰视图。
具体实施方式
下面参照附图按照以下顺序对本发明的实施例进行说明。
1、实施例(形成有第一绝缘膜和第二绝缘膜的示例)
2、变形例
2-1、变形例1(沟道保护膜具有两层结构的示例)
2-2、变形例2(仅在沟道保护膜上与源漏电极接触的部分处设置有开口部的示例)
2-3、变形例3(设置有保护膜即“钝化膜”来代替沟道保护膜的示例)
3、模块和应用例
1、实施例
显示装置的结构示例
图1示出了本发明实施例的显示装置的结构。例如，该显示装置被用作超薄型有机发光彩色显示装置等。在该显示装置中，在TFT基板1上形成有显示区域110，该显示区域110中有多个像素PXLC以矩阵状排列着，各像素PXLC包括后述的作为显示元件的多个有机发光元件10R、有机发光元件10G和有机发光元件10B。另外，在显示区域110的周边，形成有作为信号部的水平选择器(HSEL)121以及作为扫描部的写扫描器(WSCN)131和电源扫描器(DSCN)132。
此外，在显示区域110中，信号线DTL 101至信号线DTL 10n按列方向排列着，扫描线WSL 101至扫描线WSL 10m以及电源线DSL 101至电源线DSL 10m按行方向排列着。各信号线DTL与各扫描线WSL的交叉部设置有包含有机发光元件的像素电路140。各信号线DTL被连接到水平选择器121，图像信号从水平选择器121供给到信号线DTL。各扫描线WSL被连接到写扫描器131，各电源线DSL被连接到电源扫描器132。
图2示出了像素电路140的示例。像素电路140是具有采样晶体管3A、驱动晶体管3B、保持电容3C和由有机发光元件构成的发光元件3D的有源驱动电路。采样晶体管3A的栅极与对应的扫描线WSL 101连接，采样晶体管3A的源极和漏极中的一方与对应的信号线DTL 101连接，另一方与驱动晶体管3B的栅极g连接。驱动晶体管3B的漏极d与对应的电源线DSL 101连接，驱动晶体管3B的源极s与发光元件3D的阳极连接。发光元件3D的阴极与接地线3H连接。接地线3H被设为或铺设为由所有像素PXLC共用。保持电容3C被连接在驱动晶体管3B的源极s和栅极g之间。
采样晶体管3A根据从扫描线WSL 101供给过来的控制信号而变为导通状态，对从信号线DTL 101供给过来的图像信号的信号电位进行采样并将该采样结果保持在保持电容3C中。驱动晶体管3B接收从处于第一电位的电源线DSL 101供给的电流，并根据保持电容3C所保持的信号电位将驱动电流供给至发光元件3D。发光元件3D以对应于图像信号的信号电位的亮度进行发光。
TFT的结构示例
图3示出了TFT基板1的像素电路140的一部分(对应于图2中的采样晶体管3A的部分)的平面结构。TFT基板1包括设在诸如玻璃等基板上的构成上述采样晶体管3A的TFT 20等。另外，尽管在图中未图示，图2中的驱动晶体管3B也采用与TFT 20同样的结构。
图4A和图4B分别示出了图3所示的TFT 20的截面结构，图4A示出了沿图3中的线II-II得到的截面结构，图4B示出了沿图3中的线III-III得到的截面结构。
TFT 20是底栅型氧化物半导体晶体管，其具有例如在基板10上依次层叠的栅电极21、栅绝缘膜221和222、氧化物半导体层23、沟道保护膜24以及源漏电极25。这里所述的氧化物半导体是锌、铟、镓或锡的氧化物，或者是上述金属的混合物的氧化物，或者是任何其他合适的具有良好半导体特性的材料。
图5表示了例如基于锌、铟和镓的混合氧化物(亦即铟镓锌氧化物(IGZO))的氧化物半导体TFT的电流电压特性。该氧化物半导体的电子迁移率比现有半导体中所使用的非晶硅的电子迁移率高出10倍至100倍，并具有良好的OFF(关断)特性。该氧化物半导体的电阻率是现有非晶硅的电阻率的十分之一至百分之一，因而可以容易地将阈值电压设为较低值，例如甚至可以设定在0(零)V以下。
栅电极21通过施加到TFT 20上的栅极电压来控制氧化物半导体层23中的电子密度。栅电极21具有例如包括钼(Mo)层以及铝(Al)层或铝合金层的两层结构。该钼层的厚度可以为约50nm，该铝层或铝合金层的厚度可以为约400nm。
上述栅绝缘膜具有例如包括从基板10侧依次层叠起来的栅极绝缘膜221和栅极绝缘膜222这两层，该栅极绝缘膜221的厚度可以为约380nm，该栅极绝缘膜222的厚度可以为约20nm。如图4A和图4B所示，对于上述栅绝缘膜，在氧化物半导体层23的下部区域中是包括栅极绝缘膜221和栅极绝缘膜222的层叠结构，在氧化物半导体层23的下部区域以外的区域中是由栅极绝缘膜221构成的单层结构。
栅绝缘膜221形成在基板10和栅电极21上，并由氮化硅膜构成。氮化硅膜与氧化硅膜、氧氮化硅膜相比具有较高的相对介电常数，并且具有能够抑制会使氧化物半导体层23的电气特性变化的湿气的扩散的特征。换句话说，氮化硅膜对于湿气、水汽、水分等具有较高的阻隔特性，因此能够抑制湿气等从基板10侧向氧化物半导体层23扩散。
栅绝缘膜222被选择性地形成在栅极绝缘膜221上对应于氧化物半导体层23的区域内并与氧化物半导体层23接触。栅极绝缘膜222由氧化硅膜或氧氮化硅膜构成。该氧化硅膜或氧氮化硅膜在其膜中具有足量的氧，因此通过与氧化物半导体层23接触能够保持氧化物半导体层23的氧处于稳定状态。由此，可以使得在栅极绝缘膜222和氧化物半导体层23之间形成界面态密度较低的良好的装置界面。
氧化物半导体层23例如由铟镓锌氧化物(IGZO)构成。氧化物半导体层23的厚度可以为约50nm。氧化物半导体层23中形成有对应于栅电极21的沟道区(未图示)。另外，氧化物半导体层23可以被图形化为具有岛状结构(未图示)。
如图4A和图4B所示，在栅极绝缘膜221上，氧化物半导体层23的上表面和侧面以及栅极绝缘膜222的侧面被后文说明的源漏电极25和沟道保护膜24覆盖着。由此，如后文将要详述的那样，即使不形成现有的钝化膜(亦即“保护膜”)，TFT 20也不会受到大气中的湿气等的影响，从而可使TFT 20稳定工作。
沟道保护膜24至少形成在与氧化物半导体层23中的沟道区对应的区域中。沟道保护膜24具有包括从基板10侧依次层叠的沟道保护膜241、沟道保护膜242和沟道保护膜243的3层层叠结构。沟道保护膜241至沟道保护膜243各自包含氧化铝(Al2O3)或氮化硅(SiN等)。更具体而言，沟道保护膜241至沟道保护膜243各自由氧化铝膜、氮化硅膜或氧氮化硅膜构成。然而，在沟道保护膜241至沟道保护膜243中，沟道保护膜242和沟道保护膜243中的至少一者由氧化铝膜或氮化硅膜构成。具有上述结构的沟道保护膜24可防止氧化物半导体层23中的沟道区受到损坏，并可防止氢、湿气等进入到氧化物半导体层23中。沟道保护膜24还可在例如形成源漏电极25时起到保护沟道区的作用，以避免该沟道区受到抗蚀剂剥离液的影响。
源漏电极25是例如由多层金属层层叠而成的多层膜。在一个实施例中，如图6所示，源漏电极25例如具有由第一金属层251、第二金属层252和第三金属层253这三层层叠而成的结构。第一金属层251的厚度可以为约50nm，第二金属层252的厚度可以为约500nm，第三金属层253厚度可以为约50nm。在金属层251至金属层253中，第一金属层251沿着与氧化物半导体层23的界面形成，第二金属层252和第三金属层253依次形成在第一金属层251上。金属层251至金属层253各自包含钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)、ITO(铟锡氧化物)或氧化钛(TiO)等金属材料，或者包含任何其他合适的材料。然而，在金属层251至金属层253中，与氧化物半导体层23接触的第一金属层251优选包括钼(Mo)或包括含有氧的金属材料(例如ITO或氧化钛等)。由此，可以抑制氧化物半导体层23中氧的脱附，并且可以使TFT 20的电气特性稳定。
显示区域的截面结构的示例
图7示出了图1所示的显示区域110的截面结构。显示区域110设置有用于产生红光的有机发光元件10R、用于产生绿光的有机发光元件10G和用于产生蓝光的有机发光元件10B，这些有机发光元件被形成为依次排列着从而在整体上呈矩形状。各有机发光元件10R、有机发光元件10G和有机发光元件10B的平面形状为矩形(亦即片状(reed-shape))，相邻的有机发光元件10R、有机发光元件10G和有机发光元件10B的结合构成一个像素。
有机发光元件10R、有机发光元件10G和有机发光元件10B各自的结构是通过在上面形成有平坦化绝缘膜51的TFT基板1上，依次层叠阳极(正极)52、电极间绝缘膜54、包含后述的发光层的有机层53以及阴极(负极)55而予以构成的。
有机发光元件10R、有机发光元件10G和有机发光元件10B可根据需要被保护膜56所覆盖。该保护膜56可以由氮化硅(SiN)、氧化硅(SiO)或者任何其他合适材料构成。另外，在整个保护膜56上隔着粘合层60粘附有封装基板71，由此进行封装。封装基板71可以由玻璃构成，粘合层60可以是热固性树脂、紫外光固化树脂或任何其他合适的材料。在封装基板71上，可以设置有彩色滤光片72，还可根据需要设置有作为黑矩阵的遮光膜(未图示)。
平坦化绝缘膜51用于使形成有像素电路140的TFT基板1的表面平坦化。为了形成微小的连接孔51A，优选的是采用图形精度优良的材料来构成平坦化绝缘膜51。作为构成平坦化绝缘膜51的材料，可以是例如聚酰亚胺等有机材料，或者是例如二氧化硅(SiO2)等无机材料，或者是任何其他合适的材料。图2所示的驱动晶体管3B通过设置在平坦化绝缘膜51中的连接孔51A与阳极52电连接。另外，尽管图7中未图示，构成保持电容3C的电容器30的下层电极31也通过设置在平坦化绝缘膜51中的连接孔(未图示)与阳极52电连接(参照图2)。
阳极52对应于各个有机发光元件10R、有机发光元件10G和有机发光元件10B而予以形成。阳极52也作为用于反射由发光层产生的光的反射电极，因而为了提高发光效率，期望阳极52尽可能地具有较高的反射率。阳极52的厚度可以在约100nm以上且约1000nm以下。阳极52可以由银(Ag)、铝(Al)、铬(Cr)、钛(Ti)，铁(Fe)、钴(Co)、镍(Ni)、钼(Mo)、铜(Cu)、钽(Ta)、钨(W)、铂(Pt)或金(Au)等金属元素的单质或者合金构成，或者可以由任何其他合适的材料构成。
电极间绝缘膜54用于确保阳极52和阴极55之间的绝缘性，并用于使得发光区域能够正确地形成为所需的形状。构成电极间绝缘膜54的材料可以是诸如聚酰亚胺等有机绝缘材料，或者可以是诸如二氧化硅(SiO2)等无机绝缘材料，或者可以是任何其他合适的材料。电极间绝缘膜54对应于阳极52的发光区域设置有开口部。有机层53和阴极55可以不仅在发光区域上而且也在电极间绝缘膜54上连续地设置着，此时只有在电极间绝缘膜54的开口部才会出射光。
有机层53可以具有从阳极52侧依次层叠起来的空穴注入层、空穴输送层、发光层和电子输送层(都未图示)的结构。对于空穴注入层、空穴输送层、发光层和电子输送层而言，其中除了发光层以外的其他各层都可根据需要来设置。另外，有机层53可根据有机发光元件10R、有机发光元件10G和有机发光元件10B的发光颜色来采用不同的结构。空穴注入层用于增加空穴注入效率，同时也用作防止泄漏的缓冲层。空穴输送层可增加向发光层的空穴输送效率。通过施加电场使电子和空穴复合由此让发光层产生光。电子输送层提高向发光层的电子输送效率。另外，构成有机层53的材料可以是本领域技术人员所熟知的任何低分子有机材料或任何高分子有机材料，并且不特别限定。
阴极55的厚度可以在约5nm以上且约50nm以下。阴极55可以由铝(Al)、镁(Mg)、钙(Ca)或钠(Na)等金属元素的单质或者合金构成，或者可以由任何其他合适的材料构成。特别地，优选镁(Mg)和银(Ag)的合金(MgAg合金)或者铝(Al)和锂(Li)的合金(AlLi合金)。另外，阴极55可由ITO(铟锡氧化物)或IZO(铟锌氧化物)等构成。
显示装置的制造方法的示例
本实施例的显示装置例如按以下流程进行制造。
形成TFT 20的步骤
图8A至图9B是表示形成具有TFT 20的TFT基板1的步骤的一个示例的截面图。
如图8A所示，在由玻璃制成的基板10上，例如利用溅射法形成包括厚度约为50nm的钼(Mo)层以及厚度约为400nm的铝(Al)层或铝合金层的两层结构。然后，例如通过对该两层结构进行光刻和蚀刻加工来形成栅电极21。
然后，在基板10的整个表面上，通过例如溅射法或等离子体化学气相沉积(Chemical Vapor Deposition，CVD)法等方法，形成包括作为栅极绝缘膜221的氮化硅膜和作为栅极绝缘膜222的氧化硅膜或氧氮化硅膜的两层结构。此时，形成在氮化硅膜上的氧化硅膜或氧氮化硅膜的厚度优选为约5nm以上且约50nm以下，因为该作为栅极绝缘膜222的氧化硅膜或氧氮化硅膜要在将氧化物半导体层23加工成岛状结构后通过蚀刻处理而去除。
其后，如图8B所示，通过例如溅射法，以大约在5nm～100nm之间的厚度形成作为氧化物半导体层23的铟镓锌氧化物(IGZO)膜。在氧化物半导体层23由IGZO构成的实施例中，例如可以使用以IGZO作为陶瓷靶并用氩(Ar)和氧(O2)的混合气体进行等离子体放电的DC(直流)溅射法，由此在基板10上形成氧化物半导体层23。另外，在进行等离子体放电之前，可以通过排气使真空室内部的真空度达到1×10-4Pa以下，然后导入氩和氧的混合气体。另外，在氧化物半导体层23由氧化锌构成的实施例中，例如可使用以氧化锌作为陶瓷靶的RF(射频)溅射法，或者可使用以锌作为金属靶在含有氩和氧的气体氛围中进行的DC溅射法，由此在基板10上形成氧化物半导体层23。
在形成氧化物半导体层23后，通过例如溅射法或CVD法等方法，以大约在10nm～50nm之间的厚度形成作为沟道保护膜241的氧化铝膜、氮化硅膜或氧氮化硅膜。在使用溅射法来形成作为沟道保护膜241的氧化铝膜或氮化硅膜等的实施例中，优选在溅射装置内连续形成氧化物半导体层23与上述氧化铝膜或氮化硅膜等，因为这样可使TFT 20的特性一致。另外，若以生产率为优先考虑时，可不形成上述沟道保护膜241而直接进入下一步骤。
然后，如图8C所示，构成TFT 20的沟道区的氧化物半导体层23和沟道保护膜241被图形化为岛状结构。此时，在蚀刻氧化物半导体层23之后继续也对栅极绝缘膜222进行蚀刻。由此，让栅极绝缘膜222仅位于加工成岛状结构的氧化物半导体层23的下部区域中，而栅极绝缘膜221不仅位于上述氧化物半导体层23的下部区域中还位于上述氧化物半导体层23的下部区域之外的其他区域中。
然后，如图9A所示，通过CVD法等方法依次形成作为沟道保护膜242或者243的氧化铝膜、氮化硅膜或氧氮化硅膜，且沟道保护膜242和243的总厚度约为100nm。在沟道保护膜242由氧化铝膜构成的实施例中，沟道保护膜243由氮化硅膜或氧氮化硅膜构成。在沟道保护膜242由氮化硅膜或氧氮化硅膜构成的实施例中，沟道保护膜243由氧化铝膜构成。另外，当使用等离子体CVD法等方法来形成上述氮化硅膜或氧氮化硅膜时，该离子体CVD法等方法可以容易地使整个沟道保护膜24的膜厚达到约200nm，该厚度是在形成源漏电极25的过程中进行蚀刻处理时所需要的。
然后，如图9B所示，对上述氧化铝膜、氮化硅膜或氧氮化硅膜进行光刻和蚀刻处理从而把上述氧化铝膜、氮化硅膜或氧氮化硅膜成形为预定的形状。由此形成了包括沟道保护膜241至243并具有由图4A和图4B所示结构的沟道保护膜24。
在此需注意，在氧化物半导体层23中，半导体的电气特性因吸附了湿气等而发生变化。因此，将氧化铝膜作为沟道保护膜使用，使得可利用氧化铝膜的良好的气体阻隔特性来使TFT 20的电气特性稳定化，并使得能够在不会使TFT 20的特性劣化的状态下形成沟道保护膜。另外，当使用原子层沉积法(Atomic layer Deposition，ALD)来形成氧化铝膜时，可在抑制了会使氧化物半导体层23的电气特性劣化的氢的生成的状态下，形成致密的绝缘膜。此时，在使用ALD法的实施例中，可将作为原料气体的三乙基铝气体导入至真空室中，从而在基板10的表面上形成作为原子层的铝膜。然后，把臭氧或通过用等离子体激发氧气而形成的氧自由基导入至基板10的表面，来使铝膜氧化。由于最初形成的铝膜即为原子层的厚度，所以通过臭氧或氧自由基可容易地使铝膜氧化，因此可在基板10的整个表面上形成均匀的氧化铝膜。然后，重复进行铝膜的形成和上述氧化步骤，从而形成由所需厚度的氧化铝膜构成的沟道保护膜。此实施例不会使氧化铝膜中的氧浓度降低至不足，因而可获得化学计量比的组分。因而，可以使铝和氧的组分比是理想比2∶3，从而形成具有良好的电气特性和气体阻隔特性的沟道保护膜。
然后，通过例如溅射法等方法，在栅极绝缘膜221、氧化物半导体层23和沟道保护膜24上形成源漏电极25。在一个实施例中，例如依次形成厚度大约为50nm的钼层(即，第一金属层251)、厚度大约为500nm的铝层(即，第二金属层252)和厚度大约为50nm的钼层(即，第三金属层253)。然后，通过光刻和蚀刻处理把第一金属层251、第二金属层252和第三金属层253分别成形为预定的形状。对于上述光刻和蚀刻处理，可使用例如利用了磷酸、硝酸和醋酸的混合液的湿式蚀刻法。由此，形成了源漏电极25。于是，形成了具有图3、图4A和图4B所示的TFT20的TFT基板1。
形成有机发光元件10R、10G和10B的步骤
首先，在TFT基板1的整个表面上涂敷感光树脂，通过对该感光树脂进行曝光和显影以形成平坦化绝缘膜51和连接孔51A，之后进行烘烤。然后，通过使用例如DC溅射法等方法，沉积生成由上述材料构成的阳极52，利用光刻技术等对该膜进行选择性蚀刻处理从而将该膜成形为预定的形状。随后，通过例如CVD法等方法形成具有上述厚度且由上述材料构成的电极间绝缘膜54，并利用光刻技术形成开口部。其后，通过气相沉积法等方法依次沉积由上述材料构成的有机层53和阴极55，从而形成有机发光元件10R、有机发光元件10G和有机发光元件10B。然后，使用由上述材料构成的保护膜56来覆盖有机发光元件10R、有机发光元件10G和有机发光元件10B。
其后，在保护膜56上形成粘合层60。此后可以设置彩色滤光片72。然后，准备由上述材料构成的封装基板71，并使TFT基板1与封装基板71夹着粘合层60而粘接在一起。由此，图7所示的显示装置予以完成。
显示装置的工作和效果
下面，通过与对比例进行比较，来说明本实施例的显示装置的工作和效果。
在本实施例的显示装置中，根据从扫描线WSL供给过来的控制信号使采样晶体管3A导通，然后对从信号线DTL供给过来的图像信号的信号电位进行采样并将其保持在保持电容3C中。此外，电流从处于第一电位的电源线DSL供给至驱动晶体管3B，然后根据保持在保持电容3C中的信号电位将驱动电流供给至发光元件3D(有机发光元件10R、有机发光元件10G或有机发光元件10B)。发光元件3D(有机发光元件10R、有机发光元件10G或有机发光元件10B)以对应于图像信号的信号电位的亮度进行发光。从发光元件3D发出的光透过阴极55(当设有彩色滤光片72时还透过该彩色滤光片72)以及封装基板71而出射。
需要注意的是，氧化物半导体的耐热性能不好，并且由于在TFT制造过程中的热处理、等离子体处理等处理会导致氧等的脱附从而可能会形成晶格缺陷。该晶格缺陷会形成电学上的浅的杂质能级，并会导致氧化物半导体的低电阻性。因此，当氧化物半导体用于TFT的活性层时，阈值电压会根据缺陷能级的增大而变小，并且漏电流会增大。因而，即使不施加栅极电压时，TFT也会呈现出有漏极电流流过的常导通型操作或“耗尽型操作”。此外，例如如图10所示，当缺陷能级被充分增大时，TFT会停止晶体管工作且TFT的工作可从晶体管工作进一步转换为导电体工作。
对比例
在具有图11所示的截面结构的对比例的TFT 820中，由氧化硅膜或氧氮化硅膜构成的栅极绝缘膜222被形成为与氧化物半导体层23接触。另外，在栅极绝缘膜222上，氧化物半导体层23的上表面和侧面被源漏电极25和沟道保护膜24覆盖着。因此，氧化物半导体层23中的氧可保持在稳定状态，并且可在栅极绝缘膜222和氧化物半导体层23之间形成界面态密度低的良好的装置界面。然而，与本实施例的TFT 20不同的是，栅极绝缘膜222即使在氧化物半导体层23被加工成岛状结构之后，也仍然残留在整个基板10的表面上(特别地，参照图中分别由符号P801和符号P802所示的区域)。因此，在对比例的TFT 820中，湿气等由于扩散而通过残留在整个基板10上的栅极绝缘膜222(即氧化硅膜或氧氮化硅膜)被供给至氧化物半导体层23，从而使对比例的TFT 820的电气特性处于不稳定状态。
本实施例
相反，在本实施例中，由氧化硅膜或氧氮化硅膜构成的栅极绝缘膜222被选择性地形成在对应于氧化物半导体层23的区域中并与氧化物半导体层23接触。因而，氧化物半导体层23中的氧被保持在稳定状态，并且在栅极绝缘膜222和氧化物半导体层23之间可形成界面态密度低的良好的装置界面。另外，在由氮化硅膜构成的栅极绝缘膜221上，氧化物半导体层23的上表面和侧面以及栅极绝缘膜222的侧面被源漏电极25和沟道保护膜24覆盖着。因而，与对比例不同的是，氧化物半导体层23具有让该氧化物半导体层23与外部空气隔离的结构。因此，可抑制湿气等进入到氧化物半导体层23中。
因此，在本实施例中，由于由氧化硅膜或氧氮化硅膜构成的栅极绝缘膜222被选择性地形成在对应于氧化物半导体层23的区域中并与氧化物半导体层23接触，所以，在栅极绝缘膜222和氧化物半导体层23之间可形成良好的装置界面。因此，可以抑制氧化物半导体层23中晶格缺陷的形成。另外，由于氧化物半导体层的上表面和侧面23以及栅极绝缘膜222的侧面在由氮化硅膜构成的栅极绝缘膜221上被源漏电极25和沟道保护膜24覆盖着，所以，可抑制湿气等进入到氧化物半导体层23中。这样，可以抑制氧化物半导体层23中对湿气的吸附。因此，可以提高包含氧化物半导体层的薄膜晶体管的可靠性。
另外，利用使用了上述TFT 20的显示装置，可以实现廉价且优质的平板显示装置。
2、变形例
以下，参照图12至图14说明本发明实施例的变形例。需要注意的是，与上述实施例中的构件相同或相当的构件用相同的附图标记表示，并省略详细说明。
变形例1
图12示出了本发明实施例的变形例1的TFT 20A的截面结构。在变形例1的TFT 20A中，为了简化步骤，沟道保护膜24A采用了由沟道保护膜241和沟道保护膜242构成的两层结构。沟道保护膜241可由氧化铝膜构成，沟道保护膜242可由氮化硅膜构成。
变形例2
图13示出了本发明实施例的变形例2的TFT 20B的截面结构。在变形例2的TFT 20B中，仅在沟道保护膜24A中与源漏电极25接触的部分处设置开口部。另外，在该TFT 20B的结构中，沟道保护膜24A和源漏电极25残留在基板10的整个表面上，由此该TFT 20B的结构可防止TFT 20B接触外部湿气等。因此，本发明实施例也适用于具有上述结构的TFT 20B。
变形例3
图14示出了本发明实施例的变形例3的TFT 20C的截面结构。在变形例3的TFT 20C中，设置有覆盖TFT 20C的整个最外层表面的保护膜26或“钝化膜”26，以此代替上述沟道保护膜24。优选的是，该保护膜26与沟道保护膜24一样也含有氧化铝或氮化硅。可替代地，保护膜26可以是至少包含由氧化铝膜或氮化硅膜构成的一层的层叠膜。
3、模块和应用例
以下，参照图15至图20G说明上述实施例和变形例的显示装置的应用例。本发明实施例和各变形例的显示装置可适用于任何电子装置，例如电视机、数码相机、诸如笔记本电脑等计算机、诸如便携式电话等便携式信息终端装置、摄像机或者任何其他合适的使用显示器的装置。换句话说，上述实施例和各变形例中的任一种显示装置可适用于把从外部输入的视频信号或者在内部产生的视频信号作为图像或视频图像予以显示的所有领域中的电子装置的显示装置。
模块
上述实施例和各变形例所述的显示装置，可以作为例如图15所示的模块而被组装至诸如后述应用例1至应用例5的各种电子装置中。该模块设置有位于基板11的一侧且从封装基板71和粘合层60露出的区域210，还在该露出的区域210中设置有外部连接端子(未图示)，该外部连接端子可通过延长作为水平选择器(HSEL)121的信号线驱动电路120的配线以及作为写扫描器(WSCN)131和电源扫描器(DSCN)132的驱动电路130的配线而形成。该外部连接端子可设置有用于输入和输出信号的柔性印刷电路(Flexible Printed Circuit；FPC)220。
应用例1
图16示出了应用上述实施例和各变形例之一的显示装置的电视机的外观。该电视机例如设置有包含前面板310和滤光玻璃320的视频显示屏单元300。视频显示屏单元300可采用上述实施例和各变形例中的任一种显示装置。
应用例2
图17A和17B分别示出了应用上述实施例和各变形例之一的显示装置的数码相机的外观。该数码相机例如设置有用于闪光灯的发光单元410、显示单元420、菜单开关430和快门按钮440。显示单元420可采用上述实施例和各变形例中的任一种显示装置。
应用例3
图18示出了应用上述实施例和各变形例之一的显示装置的笔记本电脑的外观。该笔记本电脑例如设置有主体部510、用于进行诸如文字等输入操作的键盘520和用于显示图像的显示单元530。显示单元530可采用上述实施例和各变形例中的任一种显示装置。
应用例4
图19示出了应用上述实施例和各变形例之一的显示装置的摄像机的外观。该摄像机例如设置有主体部610、设置在主体部610的前端面且用于摄取被摄物体的图像的镜头620、拍摄开始/停止开关630和显示单元640。显示单元640可采用上述实施例和各变形例中的任一种显示装置。
应用例5
图20A至20G分别示出了应用上述实施例和各变形例之一的显示装置的便携式电话的外观。该便携式电话例如设置有通过连接部(或铰链部)730连接起来的上侧壳体710和下侧壳体72、显示器740、副显示器750、图片灯760以及照相机770。显示器740或者副显示器750可采用上述实施例和各变形例中的任一种显示装置。
以上，尽管以举例的方式参照上述实施例、各变形例和各应用例对本发明进行了说明，但本发明不限于此且可进行各种改进。
例如，可在薄膜晶体管中既形成有上述实施例中所说明的沟道保护膜24又形成有变形例3中所说明的保护膜(即钝化膜)26。这种结构可以更严密地保护薄膜晶体管以防止其与外部的湿气等接触，从而进一步提高薄膜晶体管的可靠性。
另外，本发明不限于上述实施例、各变形例和各应用例中所述的各层的材料和厚度、成膜方法以及成膜条件等。可采用其他材料、其他厚度、其他方法、其他条件等。
此外，尽管在上述实施例、各变形例和各应用例中已经详细说明了有机发光元件10R、有机发光元件10G和有机发光元件10B的结构，但不是所有的层都必须设置。另外，可进一步设置有一个或多个其他层。
另外，本发明还可适用于使用了其他类型的显示元件的显示装置。该除了有机发光元件以外的其他类型的显示元件可以是液晶显示元件、无机电致发光元件、电沉积显示元件、电致变色显示元件等。
本发明不限于已经说明的示例性实施例。应当理解，在不超出本发明的权利要求所限定的范围内，本领域技术人员可对上述各实施例做出各种变形。权利要求中的限定应该基于权利要求中所采用的语言描述来广泛地解释，并且不限于在本说明书或本申请过程中所说明的各示例，这些示例应该理解为非排他性的。例如，在本公开中，术语“优选地”、“优选的”等是非排他性的且表示“更理想的”等含义。第一、第二等术语的使用不表示任何顺序和重要性，而是用第一、第二等术语来区分各个元件。此外，对于本申请中公开的所有元件或部件，不管该元件或部件是否明确记述在权利要求中，均无意供公众使用。

Claims (9)

1.一种薄膜晶体管，其包括：
栅电极，所述栅电极被形成在基板上；
氧化物半导体层，所述氧化物半导体层中形成有对应于所述栅电极的沟道区；
第一栅绝缘膜，所述第一栅绝缘膜被形成在所述基板和所述栅电极上，且由氮化硅膜构成；
第二栅绝缘膜，所述第二栅绝缘膜被选择性地形成在所述第一栅绝缘膜上对应于所述氧化物半导体层的区域内并与所述氧化物半导体层接触，并且所述第二栅绝缘膜由氧化硅膜或氧氮化硅膜构成；
源漏电极；以及
保护膜，
其中，所述氧化物半导体层的上表面和侧面及所述第二栅绝缘膜的侧面在所述第一栅绝缘膜上被所述源漏电极和所述保护膜覆盖着。
2.如权利要求1所述的薄膜晶体管，其中，所述保护膜包含氧化铝或氮化硅。
3.如权利要求2所述的薄膜晶体管，其中，所述保护膜是至少包括由氧化铝膜和氮化硅膜之一构成的一层的层叠膜。
4.如权利要求1所述的薄膜晶体管，其中，所述保护膜是至少在对应于所述沟道区的区域中所设置的沟道保护膜。
5.如权利要求1所述的薄膜晶体管，其中，所述保护膜是被形成得覆盖住所述薄膜晶体管的整个最外层表面的钝化膜。
6.如权利要求1所述的薄膜晶体管，其中，
所述源漏电极是包括多层金属层的层叠结构，并且
所述多层金属层中与所述氧化物半导体层接触的那个金属层包括含有氧的金属材料。
7.如权利要求1所述的薄膜晶体管，其中，
所述源漏电极是包括多层金属层的层叠结构，并且
所述多层金属层中与所述氧化物半导体层接触的那个金属层含有钼。
8.一种显示装置，其包括显示元件和薄膜晶体管，所述薄膜晶体管用于驱动所述显示元件，所述薄膜晶体管是权利要求1～7中任一项所述的薄膜晶体管。
9.如权利要求8所述的显示装置，其中，所述显示元件为有机发光元件，所述有机发光元件具有阳极、包含发光层的有机层以及阴极。
CN2010101031899A 2009-02-04 2010-01-27 薄膜晶体管和显示装置 Active CN101794821B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009024034A JP4752925B2 (ja) 2009-02-04 2009-02-04 薄膜トランジスタおよび表示装置
JP2009-024034 2009-02-04

Publications (2)

Publication Number Publication Date
CN101794821A true CN101794821A (zh) 2010-08-04
CN101794821B CN101794821B (zh) 2012-10-03

Family

ID=42396943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101031899A Active CN101794821B (zh) 2009-02-04 2010-01-27 薄膜晶体管和显示装置

Country Status (3)

Country Link
US (1) US8247811B2 (zh)
JP (1) JP4752925B2 (zh)
CN (1) CN101794821B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102544026A (zh) * 2010-12-08 2012-07-04 三星电子株式会社 薄膜晶体管阵列面板
CN102714160A (zh) * 2011-01-18 2012-10-03 松下电器产业株式会社 薄膜晶体管器件的制造方法、薄膜晶体管以及显示装置
CN103000694A (zh) * 2012-12-13 2013-03-27 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
WO2013159513A1 (zh) * 2012-04-28 2013-10-31 北京京东方光电科技有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置
US9530804B2 (en) 2013-10-22 2016-12-27 Semiconductor Energy Laboratory Co., Ltd. Display device
CN107452751A (zh) * 2011-12-27 2017-12-08 株式会社半导体能源研究所 半导体装置及其制造方法
CN109103230A (zh) * 2018-08-27 2018-12-28 上海天马有机发光显示技术有限公司 一种oled显示面板、oled显示面板的制作方法及显示装置
CN109585566A (zh) * 2018-11-14 2019-04-05 惠科股份有限公司 一种阵列基板、阵列基板的制作方法和显示面板
CN110416063A (zh) * 2019-06-27 2019-11-05 惠科股份有限公司 一种薄膜晶体管的制作方法及显示面板
CN110571278A (zh) * 2013-10-22 2019-12-13 株式会社半导体能源研究所 半导体装置
CN110867469A (zh) * 2014-03-17 2020-03-06 松下电器产业株式会社 有机el显示装置

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011043164A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
WO2011052384A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102066532B1 (ko) 2009-11-06 2020-01-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011055668A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5688223B2 (ja) * 2010-02-03 2015-03-25 三菱電機株式会社 薄膜トランジスタ、半導体装置、及び薄膜トランジスタの製造方法
US8947337B2 (en) * 2010-02-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5775278B2 (ja) * 2010-09-03 2015-09-09 株式会社半導体エネルギー研究所 表示装置
TWI556317B (zh) 2010-10-07 2016-11-01 半導體能源研究所股份有限公司 薄膜元件、半導體裝置以及它們的製造方法
US8679986B2 (en) 2010-10-14 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
TWI570920B (zh) 2011-01-26 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JPWO2012124281A1 (ja) * 2011-03-11 2014-07-17 シャープ株式会社 薄膜トランジスタ基板の製造方法およびその方法により製造された薄膜トランジスタ基板、表示装置
TWI658516B (zh) 2011-03-11 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
JP2012204548A (ja) * 2011-03-24 2012-10-22 Sony Corp 表示装置およびその製造方法
US8956944B2 (en) * 2011-03-25 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9385238B2 (en) * 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
KR102108572B1 (ko) * 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI605590B (zh) 2011-09-29 2017-11-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
WO2013047629A1 (en) 2011-09-29 2013-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW201322341A (zh) * 2011-11-21 2013-06-01 Ind Tech Res Inst 半導體元件以及其製造方法
KR102100425B1 (ko) * 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP5828911B2 (ja) 2012-01-11 2015-12-09 シャープ株式会社 半導体装置、表示装置および半導体装置の製造方法
US9123691B2 (en) * 2012-01-19 2015-09-01 E Ink Holdings Inc. Thin-film transistor and method for manufacturing the same
KR20220088814A (ko) * 2012-01-25 2022-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN102629591B (zh) * 2012-02-28 2015-10-21 京东方科技集团股份有限公司 一种阵列基板的制造方法及阵列基板、显示器
JP6175740B2 (ja) * 2012-03-30 2017-08-09 株式会社Ｊｏｌｅｄ 薄膜トランジスタおよびその製造方法並びに表示装置および電子機器
CN202549848U (zh) * 2012-04-28 2012-11-21 京东方科技集团股份有限公司 显示装置、阵列基板和薄膜晶体管
KR102551443B1 (ko) * 2012-05-10 2023-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI459567B (zh) 2012-06-08 2014-11-01 Au Optronics Corp 主動元件、驅動電路結構以及顯示面板
US9991399B2 (en) 2012-10-04 2018-06-05 Cree, Inc. Passivation structure for semiconductor devices
US9812338B2 (en) 2013-03-14 2017-11-07 Cree, Inc. Encapsulation of advanced devices using novel PECVD and ALD schemes
US8994073B2 (en) * 2012-10-04 2015-03-31 Cree, Inc. Hydrogen mitigation schemes in the passivation of advanced devices
JP2014170829A (ja) 2013-03-04 2014-09-18 Sony Corp 半導体装置およびその製造方法、並びに表示装置の製造方法および電子機器の製造方法
US9035301B2 (en) * 2013-06-19 2015-05-19 Semiconductor Energy Laboratory Co., Ltd. Imaging device
WO2015049818A1 (ja) 2013-10-03 2015-04-09 パナソニック株式会社 薄膜トランジスタ基板の製造方法
US9082793B1 (en) * 2013-12-19 2015-07-14 Intermolecular, Inc. IGZO devices with reduced threshhold voltage shift and methods for forming the same
US20150177311A1 (en) * 2013-12-19 2015-06-25 Intermolecular, Inc. Methods and Systems for Evaluating IGZO with Respect to NBIS
TWI657488B (zh) * 2014-03-20 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
JP6659255B2 (ja) * 2014-09-02 2020-03-04 株式会社神戸製鋼所 薄膜トランジスタ
JP6172395B2 (ja) * 2015-03-30 2017-08-02 東レ株式会社 着色樹脂組成物、着色膜、加飾基板及びタッチパネル
CN104916266B (zh) * 2015-07-13 2017-05-03 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示面板及显示装置
CN105552133A (zh) * 2016-02-24 2016-05-04 深圳市华星光电技术有限公司 一种薄膜晶体管及其制备方法
KR102611981B1 (ko) * 2017-10-19 2023-12-11 삼성전자주식회사 발광 장치 및 그 제조 방법
JP6703186B2 (ja) * 2017-10-31 2020-06-03 株式会社アルバック 薄膜トランジスタ及びその製造方法
CN112714960A (zh) * 2018-09-18 2021-04-27 夏普株式会社 显示装置
CN111244140B (zh) * 2020-01-15 2023-04-25 云谷（固安）科技有限公司 一种显示面板制作方法及显示面板
US11903221B2 (en) 2020-08-17 2024-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional semiconductor device with memory stack
US11437474B2 (en) 2020-08-17 2022-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structures in transistors and method of forming same
US20220285159A1 (en) * 2021-03-04 2022-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Gate Structures in Transistors and Method of Forming Same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289859A (ja) * 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003098699A1 (en) 2002-05-22 2003-11-27 Sharp Kabushiki Kaisha Semiconductor device and display comprising same
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP5084160B2 (ja) * 2006-03-20 2012-11-28 キヤノン株式会社 薄膜トランジスタ及び表示装置
JP4200458B2 (ja) 2006-05-10 2008-12-24 ソニー株式会社 薄膜トランジスタの製造方法
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
US8173487B2 (en) * 2007-04-06 2012-05-08 Sharp Kabushiki Kaisha Semiconductor element, method for manufacturing same, and electronic device including same
KR20090069806A (ko) * 2007-12-26 2009-07-01 삼성전자주식회사 표시 기판, 이를 포함하는 표시 장치 및 표시 기판의 제조방법
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102544026A (zh) * 2010-12-08 2012-07-04 三星电子株式会社 薄膜晶体管阵列面板
CN102714160A (zh) * 2011-01-18 2012-10-03 松下电器产业株式会社 薄膜晶体管器件的制造方法、薄膜晶体管以及显示装置
CN107452751B (zh) * 2011-12-27 2021-06-01 株式会社半导体能源研究所 半导体装置及其制造方法
CN107452751A (zh) * 2011-12-27 2017-12-08 株式会社半导体能源研究所 半导体装置及其制造方法
WO2013159513A1 (zh) * 2012-04-28 2013-10-31 北京京东方光电科技有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置
CN103000694A (zh) * 2012-12-13 2013-03-27 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN103000694B (zh) * 2012-12-13 2015-08-19 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
US9530804B2 (en) 2013-10-22 2016-12-27 Semiconductor Energy Laboratory Co., Ltd. Display device
CN110571278A (zh) * 2013-10-22 2019-12-13 株式会社半导体能源研究所 半导体装置
CN110867469B (zh) * 2014-03-17 2023-12-29 三星显示有限公司 有机el显示装置
CN110867469A (zh) * 2014-03-17 2020-03-06 松下电器产业株式会社 有机el显示装置
CN109103230A (zh) * 2018-08-27 2018-12-28 上海天马有机发光显示技术有限公司 一种oled显示面板、oled显示面板的制作方法及显示装置
CN109585566A (zh) * 2018-11-14 2019-04-05 惠科股份有限公司 一种阵列基板、阵列基板的制作方法和显示面板
CN109585566B (zh) * 2018-11-14 2021-05-18 惠科股份有限公司 一种阵列基板、阵列基板的制作方法和显示面板
CN110416063B (zh) * 2019-06-27 2021-08-06 惠科股份有限公司 一种薄膜晶体管的制作方法及显示面板
CN110416063A (zh) * 2019-06-27 2019-11-05 惠科股份有限公司 一种薄膜晶体管的制作方法及显示面板

Also Published As

Publication number Publication date
JP2010182818A (ja) 2010-08-19
JP4752925B2 (ja) 2011-08-17
CN101794821B (zh) 2012-10-03
US8247811B2 (en) 2012-08-21
US20100193784A1 (en) 2010-08-05

Similar Documents

Publication Publication Date Title
CN101794821B (zh) 薄膜晶体管和显示装置
CN101800248B (zh) 薄膜晶体管和显示器件
CN101794823B (zh) 薄膜晶体管和显示装置
CN101740564B (zh) 薄膜晶体管衬底和显示装置
US8742418B2 (en) Thin film transistor and display device
CN102214698B (zh) 薄膜晶体管、显示装置以及电子单元
CN101794770B (zh) 显示设备及其制造方法
CN102456581B (zh) 薄膜晶体管及其制造方法
CN102148258B (zh) 薄膜晶体管、其制造方法、显示单元和电子装置
CN101752426A (zh) 薄膜晶体管、显示单元和制造薄膜晶体管的方法
US9324741B2 (en) Display device, manufacturing method of display device and electronic equipment
JP6175740B2 (ja) 薄膜トランジスタおよびその製造方法並びに表示装置および電子機器
CN103035737B (zh) 显示装置、其制造方法和电子单元
CN104078510A (zh) 半导体器件，显示单元和电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: JANPAN ORGANIC RATE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SONY CORP

Effective date: 20150819

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150819

Address after: Tokyo, Japan

Patentee after: JOLED Inc.

Address before: Tokyo, Japan

Patentee before: Sony Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231204

Address after: Tokyo, Japan

Patentee after: Japan Display Design and Development Contract Society

Address before: Tokyo, Japan

Patentee before: JOLED Inc.