JP5775278B2 - 表示装置 - Google Patents

Description

開示される発明の一態様は、記憶装置及びその駆動方法に関する。

近年、大量の情報を高速に搬送できる光信号を書き込みが可能な半導体光メモリ装置が望まれている。

このような半導体光メモリ装置の一つとして、複数の光検出器を有する光検出アレイを有する半導体光メモリ装置が知られている（特許文献１参照）。

特開昭６２−２９９３４０号公報

特許文献１に示される記憶装置において、上記光検出器を制御する回路を構成する素子のリーク電流が大きい場合、電荷の漏洩によって出力信号が誤出力される恐れがある。

以上を鑑みて、開示される発明の一態様において、電荷の漏洩による出力信号の誤出力が抑制可能な記憶装置を得ることを課題の一とする。

また、開示される発明の一態様において、電荷の漏洩による出力信号の誤出力が抑制可能な記憶装置を用いた表示装置を得ることを課題の一とする。

開示される発明の一態様は、光信号を電気信号に変換する光電変換素子と、当該光電変換素子に電気的に接続され、チャネル形成領域に酸化物半導体膜を有するトランジスタと、当該トランジスタに電気的に接続され、当該電気信号を蓄積することで出力電圧を生成する保持容量とを有することを特徴とする記憶装置に関する。

開示される発明の一態様は、光信号を電気信号に変換する光電変換素子と、当該光電変換素子に電気的に接続され、チャネル形成領域に酸化物半導体膜を有する第１のトランジスタと、当該第１のトランジスタに電気的に接続され、チャネル形成領域に酸化物半導体膜を有する第２のトランジスタで構成され、当該第２のトランジスタのゲート及びソース間容量に当該電気信号を蓄積することで、出力電圧を生成するバッファ回路と、当該第１のトランジスタ及び当該バッファ回路と電気的に接続され、チャネル形成領域に酸化物半導体膜を有する第３のトランジスタとを有することを特徴とする記憶装置に関する。

開示される発明の一態様は、光信号を電気信号に変換する光電変換素子と、当該光電変換素子に電気的に接続され、チャネル形成領域に酸化物半導体膜を有する第１のトランジスタと、当該第１のトランジスタに電気的に接続され、チャネル形成領域に酸化物半導体膜を有する第２のトランジスタで構成され、当該第２のトランジスタのゲート及びソース間容量に当該電気信号を蓄積することで、出力電圧を生成するバッファ回路と、当該第１のトランジスタ及びバッファ回路と電気的に接続され、チャネル形成領域に酸化物半導体膜を有する第３のトランジスタと、当該第１のトランジスタ、当該バッファ回路、当該第３のトランジスタに電気的に接続され、当該電気信号を蓄積することで、当該出力電圧を生成する保持容量とを有することを特徴とする記憶装置に関する。

開示される発明の一態様は、チャネル形成領域に酸化物半導体膜を有するトランジスタと、当該トランジスタに電気的に接続され、光信号を電気信号に変換する光電変換素子と、当該光電変換素子に電気的に接続され、当該電気信号を蓄積することで出力電圧を生成する保持容量とを有することを特徴とする記憶装置に関する。

開示される発明の一態様は、チャネル形成領域に酸化物半導体膜を有する第１のトランジスタと、当該第１のトランジスタに電気的に接続され、光信号を電気信号に変換する光電変換素子と、当該光電変換素子に電気的に接続され、チャネル形成領域に酸化物半導体膜を有する第２のトランジスタで構成され、当該第２のトランジスタのゲート及びソース間容量に当該電気信号を蓄積することで、出力電圧を生成するバッファ回路と、当該光電変換素子及びバッファ回路と電気的に接続され、チャネル形成領域に酸化物半導体膜を有する第３のトランジスタとを有することを特徴とする記憶装置に関する。

開示される発明の一態様は、チャネル形成領域に酸化物半導体膜を有する第１のトランジスタと、当該第１のトランジスタに電気的に接続され、光信号を電気信号に変換する光電変換素子と、当該光電変換素子に電気的に接続され、チャネル形成領域に酸化物半導体膜を有する第２のトランジスタで構成され、当該第２のトランジスタのゲート及びソース間容量に当該電気信号を蓄積することで、出力電圧を生成するバッファ回路と、当該光電変換素子及びバッファ回路と電気的に接続され、チャネル形成領域に酸化物半導体膜を有する第３のトランジスタと、当該光電変換素子、バッファ回路、第３のトランジスタに電気的に接続され、当該電気信号を蓄積することで、当該出力電圧を生成する保持容量とを有することを特徴とする記憶装置に関する。

開示される発明の一態様において、当該トランジスタのドレイン電流は、１×１０^−１３Ａ以下であることを特徴とする。

開示される発明の一態様において、当該第１のトランジスタ、当該第２のトランジスタ、及び当該第３のトランジスタそれぞれのドレイン電流は、１×１０^−１３Ａ以下であることを特徴とする。

開示される発明の一態様により、電荷の漏洩による出力信号の誤出力が抑制可能な記憶装置を得ることができる。

また開示される発明の一態様により、電荷の漏洩による出力信号の誤出力が抑制可能な記憶装置を用いた表示装置を得ることができる。

記憶装置の回路図。 記憶装置の回路図。 酸化物半導体トランジスタの断面図。 記憶装置の駆動方法を説明する図。 記憶装置の駆動方法を説明する図。 記憶装置の駆動方法を説明する図。 記憶装置の駆動方法を説明する図。 表示装置の駆動方法を説明する図。 表示装置の駆動方法を説明する図。 表示装置の駆動方法を説明する図。 インバータの回路図。 メモリセルの回路図。 メモリセルの回路図。 記憶装置を説明する図。

以下、本明細書に開示された発明の実施の態様について、図面を参照して説明する。但し、本明細書に開示された発明は多くの異なる態様で実施することが可能であり、本明細書に開示された発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に示す図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。

［実施の形態１］

＜図１（Ａ）に示す記憶装置とその動作方法＞
図１（Ａ）に示す記憶装置は、フォトダイオード１０１、トランジスタ１０２、端子１０３、端子１０４、保持容量１０５を有している。

フォトダイオード１０１の一方の端子は、高電位電圧Ｖ_ＤＤに電気的に接続されている。フォトダイオード１０１の他方の端子は、トランジスタ１０２のソース又はドレインの一方に電気的に接続されている。

トランジスタ１０２のソース又はドレインの一方は、フォトダイオード１０１の他方の端子に電気的に接続されている。トランジスタ１０２のソース又はドレインの他方は、端子１０４及び保持容量１０５の一方の端子に電気的に接続されている。トランジスタ１０２のゲートは、端子１０３に電気的に接続されている。

保持容量１０５の一方の端子は、トランジスタ１０２のソース又はドレインの他方に電気的に接続されている。保持容量１０５の他方の端子は接地されている。

本実施の形態では、トランジスタ１０２として、酸化物半導体膜をチャネル形成領域に有するトランジスタ（以下「酸化物半導体トランジスタ」と呼ぶ）を用いる。酸化物半導体膜トランジスタは、リーク電流が０とみなせることができるほど小さい。

トランジスタ１０２としてリーク電流が０とみなせるほど小さい酸化物半導体トランジスタを用いると、電荷の漏洩による出力信号の誤出力を抑制することができる。

なお、本明細書においてリーク電流（オフ電流ともいう）とは、ｎチャネル型トランジスタでしきい値Ｖｔｈが正である場合、室温において０Ｖ以下の範囲で任意のゲート電圧を印加したときにトランジスタのソース−ドレイン間を流れる電流のことを指す。本明細書に開示する酸化物半導体膜を用いたトランジスタはチャネル幅が１０ｍｍの場合でさえも、ドレイン電圧が１Ｖ及び１０Ｖの場合において、ゲート電圧が０Ｖ以下の範囲において、ドレイン電流は１×１０^−１３Ａ以下となる。そのため、本明細書に開示する酸化物半導体膜を用いたトランジスタは、リーク電流が０とみなせることができるほど小さいと言える。

なお本明細書の酸化物半導体膜において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）によって測定されたナトリウム（Ｎａ）の濃度が、５×１０^１６ｃｍ^−３以下、好ましくは１×１０^１６ｃｍ^−３以下、さらに好ましくは１×１０^１５ｃｍ^−３以下が好適である。また本明細書の酸化物半導体膜において、ＳＩＭＳによって測定されたリチウム（Ｌｉ）の濃度が、５×１０^１５ｃｍ^−３以下、好ましくは１×１０^１５ｃｍ^−３以下が好適である。また本明細書の酸化物半導体膜において、ＳＩＭＳによって測定されたカリウム（Ｋ）の濃度が、５×１０^１５ｃｍ^−３以下、好ましくは１×１０^１５ｃｍ^−３以下が好適である。

当該酸化物半導体膜中において、ナトリウム（Ｎａ）、リチウム（Ｌｉ）、カリウム（Ｋ）等のアルカリ金属、並びに、アルカリ土類金属の濃度が高い場合、トランジスタ特性の劣化及びトランジスタ特性のばらつきをもたらす恐れがある。そのため、トランジスタ特性の劣化及びトランジスタ特性のばらつきを抑制するために、酸化物半導体膜中のアルカリ金属及びアルカリ土類金属は、上述の濃度範囲であることが好適である。

特に、酸化物半導体膜に接する接する絶縁膜が酸化物絶縁膜である場合、ナトリウム（Ｎａ）は、当該絶縁膜中に拡散し、ナトリウムイオン（Ｎａ^＋）となる。また、ナトリウム（Ｎａ）は、酸化物半導体膜中において、金属と酸素の結合を分断し、あるいは結合中に割り込む恐れがある。

ナトリウム（Ｎａ）が絶縁膜中でナトリウムイオン（Ｎａ^＋）となる場合、ナトリウム（Ｎａ）が酸化物半導体膜中において、金属と酸素の結合を分断し、或いは、ナトリウム（Ｎａ）が酸化物半導体膜中において、結合中に割り込む場合、トランジスタ特性の劣化（例えば、ノーマリオン化（しきい値の負へのシフト）、移動度の低下等）の原因となる恐れがある。さらに、このようなナトリウム（Ｎａ）の振る舞いは、トランジスタ特性のばらつきの原因ともなる。

上述のトランジスタ特性の劣化及びトランジスタ特性のばらつきは、特に酸化物半導体膜中の水素の濃度が十分に低い場合において顕著となる。従って、酸化物半導体膜中の水素の濃度が、５×１０^１９ｃｍ^−３以下、特に５×１０^１８ｃｍ^−３以下である場合には、アルカリ金属の濃度を上述の値にすることが好適である。

本明細書の酸化物半導体膜として、以下の酸化物半導体の薄膜を用いる。

酸化物半導体としては、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系や、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｚｎ−Ｍｇ−Ｏ系、Ｓｎ−Ｍｇ−Ｏ系、Ｉｎ−Ｇａ−Ｏ系、Ｉｎ−Ｍｇ−Ｏ系や、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系などの酸化物半導体を用いることができる。

また、上記酸化物半導体はＳｉを含んでいてもよい。また、これらの酸化物半導体は、非晶質であってもよいし、結晶質であってもよい。または、非単結晶であってもよいし、単結晶であってもよい。

なお、本明細書において、三元系金属酸化物とは、酸素（Ｏ）の他に３つの金属元素を含む金属酸化物を指す。同様にして、四元系金属酸化物とは、酸素（Ｏ）の他に４つの金属元素を含む金属酸化物、二元系金属酸化物とは、酸素（Ｏ）の他に２つの金属元素を含む金属酸化物を指す。

また、酸化物半導体膜として、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される薄膜を用いることもできる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素である。例えば、Ｍとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏが挙げられる。

トランジスタ１０２として用いることの可能な酸化物半導体トランジスタの断面図を、図３（Ａ）〜図３（Ｄ）に示す。

図３（Ａ）に示すトランジスタ３００は、ボトムゲート型トランジスタである。トランジスタ３００は、基板３０１上に形成されたゲート電極３０２と、ゲート電極３０２上のゲート絶縁膜３０３と、ゲート絶縁膜３０３上においてゲート電極３０２と重畳し、チャネル形成領域として機能する酸化物半導体膜３０４と、酸化物半導体膜３０４上においてゲート電極３０２と重畳するチャネル保護膜３０５と、酸化物半導体膜３０４上に形成された導電膜３０６及び導電膜３０７とを有する。さらに、トランジスタ３００は、酸化物半導体膜３０４上に形成された絶縁膜３０８を、その構成要素に含めても良い。トランジスタ３００は、ソース電極及びドレイン電極である導電膜３０６及び導電膜３０７が、チャネル形成領域である酸化物半導体膜３０４の上面で接しているので、トップコンタクト型のトランジスタと言える。

トランジスタ３００をトランジスタ１０２として用いた場合、トランジスタ１０２のソース又はドレインの一方は、トランジスタ３００の導電膜３０６又は導電膜３０７の一方である。またトランジスタ１０２のソース又はドレインの他方は、トランジスタ３００の導電膜３０６又は導電膜３０７の他方である。さらに、トランジスタ１０２のゲートは、トランジスタ３１０のゲート電極３０２である。

図３（Ｂ）に、トランジスタ３００と別の構成のトランジスタ３１０を示す。

図３（Ｂ）に示すトランジスタ３１０は、ボトムゲート型トランジスタである。トランジスタ３１０は、基板３０１上に形成されたゲート電極３１１と、ゲート電極３１１上のゲート絶縁膜３１２と、ゲート絶縁膜３１２上の導電膜３１３及び導電膜３１４と、ゲート電極３１１と重畳し、チャネル形成領域として機能する酸化物半導体膜３１５とを有する。さらに、トランジスタ３１０は、酸化物半導体膜３１５上に形成された絶縁膜３１６を、その構成要素に含めても良い。トランジスタ３１０は、ソース電極及びドレイン電極である導電膜３１３及び導電膜３１４が、チャネル形成領域である酸化物半導体膜３１５の下面で接しているので、ボトムコンタクト型のトランジスタと言える。

トランジスタ３１０をトランジスタ１０２として用いた場合、トランジスタ１０２のソース又はドレインの一方は、トランジスタ３１０の導電膜３１３又は導電膜３１４の一方である。またトランジスタ１０２のソース又はドレインの他方は、トランジスタ３１０の導電膜３１３又は導電膜３１４の他方である。さらに、トランジスタ１０２のゲートは、トランジスタ３１０のゲート電極３１１である。

図３（Ｃ）に、トランジスタ３００と別の構成のトランジスタ３２０を示す。

図３（Ｃ）に示すトランジスタ３２０は、基板３０１上に、絶縁膜３２１、チャネル形成領域として機能する酸化物半導体膜３２２、ソース電極及びドレイン電極である導電膜３２３及び導電膜３２４、ゲート絶縁膜３２５、及び、ゲート電極３２６を有する。導電膜３２３及び導電膜３２４はそれぞれ導電膜３２７及び導電膜３２８が接して設けられ、電気的に接続されている。トランジスタ３２０は、ソース電極及びドレイン電極である導電膜３２７及び導電膜３２８が、チャネル形成領域である酸化物半導体膜３２２の上面で接しているので、トップコンタクト型のトランジスタと言える。

トランジスタ３２０をトランジスタ１０２として用いた場合、トランジスタ１０２のソース又はドレインの一方は、トランジスタ３２０の導電膜３２３又は導電膜３２４の一方である。またトランジスタ１０２のソース又はドレインの他方は、トランジスタ３２０の導電膜３２３又は導電膜３２４の他方である。さらに、トランジスタ１０２のゲートは、トランジスタ３２０のゲート電極３２６である。

図３（Ｄ）に、トランジスタ３００と別の構成のトランジスタ３３０を示す。

図３（Ｄ）に示すトランジスタ３３０は、トップゲート型トランジスタである。トランジスタ３３０は、基板３０１上に形成された導電膜３３１及び導電膜３３２と、導電膜３３１及び導電膜３３２上に形成され、チャネル形成領域として機能する酸化物半導体膜３３３と、酸化物半導体膜３３３上のゲート絶縁膜３３４と、ゲート絶縁膜３３４上において酸化物半導体膜３３３と重なっているゲート電極３３５とを有する。さらに、トランジスタ３３０は、ゲート電極３３５上に形成された絶縁膜３３６を、その構成要素に含めても良い。トランジスタ３３０は、ソース電極及びドレイン電極である導電膜３３１及び導電膜３３２が、チャネル形成領域である酸化物半導体膜３３３の下面で接しているので、ボトムコンタクト型のトランジスタと言える。

トランジスタ３３０をトランジスタ１０２として用いた場合、トランジスタ１０２のソース又はドレインの一方は、トランジスタ３３０の導電膜３３１又は導電膜３３２の一方である。またトランジスタ１０２のソース又はドレインの他方は、トランジスタ３３０の導電膜３３１又は導電膜３３２の他方である。さらに、トランジスタ１０２のゲートは、トランジスタ３３０のゲート電極３３５である。

なお、端子１０４をトランジスタ１０２及び保持容量１０５から電気的に切り離す回路を設けてもよい。これにより、フォトダイオード１０１、トランジスタ１０２、及び保持容量１０５が、端子１０４と電気的に接続される装置から影響を受け難くすることができる。

図１（Ａ）に示す記憶装置の駆動方法を以下に説明する。

トランジスタ１０２のソース又はドレインの他方、及び保持容量１０５の一方の端子が接地電圧（ＧＮＤ）となるように、端子１０４に電圧Ｖ_１を印加する。なおトランジスタ１０２のソース又はドレインの他方、及び保持容量１０５の一方の端子が、既に接地電圧である場合は端子１０４に電圧Ｖ_１を印加しなくてもよい。なおトランジスタ１０２のソース又はドレインの他方、及び保持容量１０５の一方の端子が接地電圧となるように、端子１０４に電圧Ｖ_１を印加する工程を第１の工程とする。

次いで、端子１０３に電圧Ｖ_２を印加することにより、トランジスタ１０２のゲートに電圧Ｖ_２を印加する。トランジスタ１０２のゲートに電圧Ｖ_２を印加することにより、トランジスタ１０２のソース及びドレイン間を導通させる。これにより、一方の端子に高電位電圧Ｖ_ＤＤが印加されたフォトダイオード１０１と、トランジスタ１０２が導通する。なおトランジスタ１０２のソース及びドレイン間を導通させるために、端子１０３に電圧Ｖ_２を印加する工程を第２の工程とする。

次いで、一定時間後、端子１０３への電圧Ｖ_２の印加を停止し、トランジスタ１０２のゲートへの電圧Ｖ_２の印加を停止する。トランジスタ１０２のゲートへの電圧Ｖ_２の印加を停止することにより、トランジスタ１０２のソース及びドレイン間を非導通状態とする。これにより、電源電圧ＶＤＤとフォトダイオード１０１の接続を遮断する。なおトランジスタ１０２のソース及びドレイン間を非導通状態するために、端子１０３への電圧Ｖ_２の印加を停止する工程を第３の工程とする。

光がフォトダイオード１０１に入射した場合、入射した光信号がフォトダイオード１０１により光電変換される。光電変換により生成された電荷が、保持容量１０５に蓄積されることで電圧Ｖ_Ｈ１が生じる。電圧Ｖ_Ｈ１は、端子１０４から検出することができる。

本実施の形態において、トランジスタ１０２としてリーク電流が０とみなせるほど小さい酸化物半導体トランジスタを用いるため、電荷の漏洩による出力信号の誤出力を抑制することができる。

なお光がフォトダイオード１０１に入射する工程を第４の工程とする。

一方、光がフォトダイオード１０１に入射しない場合、端子１０４から電圧Ｖ_Ｌ１（ただし電圧Ｖ_Ｌ１は接地電圧）が出力される。

なお、本実施の形態では、トランジスタ１０２としてｎチャネル型トランジスタを用いた例について説明した。ただしトランジスタ１０２は、ｎチャネル型トランジスタに限定されず、ｐチャネル型トランジスタであってもよい。

トランジスタ１０２がｐチャネル型トランジスタである場合は、トランジスタ１０２のゲートに電圧を印加する場合、又はトランジスタ１０２のソース電圧からしきい値電圧を引いた電圧が、トランジスタ１０２のゲート電圧よりも小さい場合、ソース及びドレイン間が非導通状態となる。トランジスタ１０２のゲートに電圧を印加しない場合、又はトランジスタ１０２のソース電圧からしきい値電圧を引いた電圧が、トランジスタ１０２のゲート電圧よりも大きい場合、ソース及びドレイン間が導通状態となる。

そのため上記の工程において、トランジスタ１０２を導通状態にする場合は、ゲートに電圧を印加しない、又は、トランジスタ１０２のソース電圧からしきい値電圧を引いた電圧が、トランジスタ１０２のゲート電圧よりも大きくなるようにする。トランジスタ１０２を非導通状態にする場合は、ゲートに電圧を印加する、又は、又はトランジスタ１０２のソース電圧からしきい値電圧を引いた電圧が、トランジスタ１０２のゲート電圧よりも小さくなるようにする。

以上第１の工程乃至第４の工程により、照射された光信号を記録する記憶装置を得ることが可能である。

また当該記憶装置は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）として用いることが可能である。

なお以上のようにして得られた記憶装置を、書き換え可能な記憶装置（例えばＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ））として用いるには、第１の工程乃至第４の工程を繰り返せばよい。

＜図１（Ｂ）に示す記憶装置とその動作方法＞
図１（Ｂ）に示す記憶装置は、フォトダイオード１１１、トランジスタ１１２、端子１１３、バッファ回路１１４、端子１１５、トランジスタ１１６、端子１１７を有している。

フォトダイオード１１１の一方の端子は高電位電圧Ｖ_ＤＤに電気的に接続されている。フォトダイオード１１１の他方の端子はトランジスタ１１２のソース又はドレインの一方に電気的に接続されている。

トランジスタ１１２のソース又はドレインの一方は、フォトダイオード１１１の他方に電気的に接続されている。トランジスタ１１２のソース又はドレインの他方は、バッファ回路１１４の入力端子、及びトランジスタ１１６のソース又はドレインの一方と電気的に接続されている。トランジスタ１１２のゲートは、端子１１３に電気的に接続されている。

バッファ回路１１４の入力端子は、トランジスタ１１２のソース又はドレインの他方、及びトランジスタ１１６のソース又はドレインの一方と電気的に接続されている。バッファ回路１１４の出力端子は、端子１１５に電気的に接続されている。

本実施の形態のバッファ回路１１４として、波形調整回路やインバータ等を用いることが可能である。本実施の形態では、バッファ回路１１４の回路構成の一例として、図１１（Ａ）〜図１１（Ｂ）に示すインバータ１６５を用いた場合について説明する。

図１１（Ａ）は、インバータ１６５、インバータ１６５の出力端子に電気的に接続されている端子１１５、及びインバータ１６５の入力端子に電気的に接続されている端子１６１を示している。

図１１（Ｂ）は、インバータ１６５をトランジスタ１６２及びトランジスタ１６３で構成した場合の回路図である。

トランジスタ１６２のソース又はドレインの一方は、高電位電圧Ｖ_ＤＤ、及びトランジスタ１６２のゲートに電気的に接続されている。トランジスタ１６２のソース又はドレインの他方は、端子１１５、及びトランジスタ１６３のソース又はドレインの一方に電気的に接続されている。トランジスタ１６２のゲートは、トランジスタ１６２のソース又はドレインの一方、及び高電位電圧Ｖ_ＤＤに電気的に接続されている。

トランジスタ１６３のソース又はドレインの一方は、トランジスタ１６２のソース又はドレインの他方、及び端子１１５に電気的に接続されている。トランジスタ１６３のソース又はドレインの他方は、接地されている。トランジスタ１６３のゲートは、端子１６１に電気的に接続されている。

以上のようにして、バッファ回路１１４としてインバータ１６５を用いることができる。

トランジスタ１１６のソース又はドレインの一方は、トランジスタ１１２のソース又はドレインの他方、及びバッファ回路１１４の入力端子と電気的に接続されている。トランジスタ１１６のソース又はドレインの他方は、接地されている。トランジスタ１１６のゲートは、端子１１７に電気的に接続されている。

本実施の形態では、トランジスタ１１２、トランジスタ１１６、及びインバータ１６５を構成するトランジスタとして、酸化物半導体トランジスタを用いる。

なおトランジスタ１１２、トランジスタ１１６、並びに、バッファ回路１１４として用いるインバータ１６５を構成するトランジスタ１６２及びトランジスタ１６３として、酸化物半導体トランジスタである、図３（Ａ）に示すトランジスタ３００、図３（Ｂ）に示すトランジスタ３１０、図３（Ｃ）に示すトランジスタ３２０、及び図３（Ｄ）に示すトランジスタ３３０を用いることが可能である。

トランジスタ１１２、トランジスタ１１６、トランジスタ１６２、及びトランジスタ１６３として、トランジスタ３００を用いた場合、トランジスタ１１２、トランジスタ１１６、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの一方は、トランジスタ３００の導電膜３０６又は導電膜３０７の一方である。またトランジスタ１１２、トランジスタ１１６、トランジスタ１６２及びトランジスタ１６３それぞれのソース又はドレインの他方は、トランジスタ３００の導電膜３０６又は導電膜３０７の他方である。さらに、トランジスタ１１２、トランジスタ１１６、トランジスタ１６２及びトランジスタ１６３それぞれのゲートは、トランジスタ３１０のゲート電極３０２である。

トランジスタ１１２、トランジスタ１１６、トランジスタ１６２、及びトランジスタ１６３として、トランジスタ３１０を用いた場合、トランジスタ１１２、トランジスタ１１６、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの一方は、トランジスタ３１０の導電膜３１３又は導電膜３１４の一方である。またトランジスタ１１２、トランジスタ１１６、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの他方は、トランジスタ３１０の導電膜３１３又は導電膜３１４の他方である。さらに、トランジスタ１１２、トランジスタ１１６、トランジスタ１６２、及びトランジスタ１６３それぞれのゲートは、トランジスタ３１０のゲート電極３１１である。

トランジスタ１１２、トランジスタ１１６、トランジスタ１６２、及びトランジスタ１６３として、トランジスタ３２０を用いた場合、トランジスタ１１２、トランジスタ１１６、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの一方は、トランジスタ３２０の導電膜３２３又は導電膜３２４の一方である。またトランジスタ１１２、トランジスタ１１６、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの他方は、トランジスタ３２０の導電膜３２３又は導電膜３２４の他方である。さらに、トランジスタ１１２、トランジスタ１１６、トランジスタ１６２、及びトランジスタ１６３それぞれのゲートは、トランジスタ３２０のゲート電極３２６である。

トランジスタ１１２、トランジスタ１１６、トランジスタ１６２、及びトランジスタ１６３それぞれとして、トランジスタ３３０を用いた場合、トランジスタ１１２、トランジスタ１１６、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの一方は、トランジスタ３３０の導電膜３３１又は導電膜３３２の一方である。またトランジスタ１１２、トランジスタ１１６、トランジスタ１６２及びトランジスタ１６３それぞれのソース又はドレインの他方は、トランジスタ３３０の導電膜３３１又は導電膜３３２の他方である。さらに、トランジスタ１１２、トランジスタ１１６、トランジスタ１６２、及びトランジスタ１６３それぞれのゲートは、トランジスタ３３０のゲート電極３３５である。

上述のようにトランジスタ１１２及びトランジスタ１１６としてリーク電流が０とみなせるほど小さい酸化物半導体トランジスタを用いると、電荷の漏洩による出力信号の誤出力を抑制することができる。

また本実施の形態では、バッファ回路１１４として用いるインバータ１６５を構成するトランジスタ（トランジスタ１６２及びトランジスタ１６３）のゲート及びソース間容量を、保持容量として用いる。インバータ１６５を構成するトランジスタ１６２及びトランジスタ１６３として、リーク電流が０とみなせるほど小さい酸化物半導体トランジスタを用いることにより、蓄えた電荷をほぼ失わない保持容量を得ることができる。

なお、バッファ回路１１４をトランジスタ１１２及びトランジスタ１１６から電気的に切り離す回路を設けてもよい。これにより、フォトダイオード１１１、トランジスタ１１２、及びトランジスタ１１６が、端子１１５と電気的に接続される装置から影響を受け難くすることができる。

図１（Ｂ）に示す記憶装置の駆動方法を以下に説明する。

端子１１７に電圧Ｖ_３を印加することにより、トランジスタの１１６のゲートに電圧Ｖ_３を印加する。電圧Ｖ_３を印加することにより、トランジスタ１１６のソース及びドレイン間を導通させる。これにより、バッファ回路１１４の入力端子を接地電圧とし、バッファ回路１１４の入力端子が浮遊電圧となっている状態を解消する。なおトランジスタ１１６のソース及びドレイン間を導通させるために、端子１１７に電圧Ｖ_３を印加する工程を第５の工程とする。

次いで、端子１１３に電圧Ｖ_４を印加して、トランジスタの１１２のゲートに電圧Ｖ_４を印加する。トランジスタの１１２のゲートに電圧Ｖ_４を印加することにより、トランジスタ１１２のソース及びドレイン間を導通させる。これにより、一方の端子に高電位電圧Ｖ_ＤＤが印加されたフォトダイオード１１１と、トランジスタ１１２を導通させる。なおトランジスタ１１２のソース及びドレイン間を導通させるために、端子１１３に電圧Ｖ_４を印加する工程を第６の工程とする。

次いで、端子１１７への電圧Ｖ_３の印加を停止し、トランジスタ１１６のゲートへの電圧Ｖ_３の印加を停止する。トランジスタ１１６のゲートへの電圧Ｖ_３の印加を停止することにより、トランジスタ１１６のソース及びドレイン間を非導通状態とする。なおトランジスタ１１６のソース及びドレイン間を非導通状態とするために、端子１１７への電圧Ｖ_３の印加を停止する工程を第７の工程とする。

次いで、一定時間後、端子１１３への電圧Ｖ_４の印加を停止し、トランジスタ１１２のゲートへの電圧Ｖ_４の印加を停止する。トランジスタ１１６のゲートへの電圧Ｖ_３の印加を停止することにより、トランジスタ１１２のソース及びドレイン間を非導通状態とする。これにより、電源電圧ＶＤＤとフォトダイオード１１１の接続を遮断する。なおトランジスタ１１２のソース及びドレイン間を非導通状態とするために、端子１１３への電圧Ｖ_４の印加を停止する工程を第８の工程とする。

光がフォトダイオード１１１に入射した場合、入射した光信号がフォトダイオード１１１により光電変換される。光電変換により生成された電荷が、バッファ回路１１４に用いるインバータ１６５を構成する酸化物半導体トランジスタ（トランジスタ１６２及びトランジスタ１６３）のゲート及びソース間容量に蓄積されることで電圧Ｖ_Ｈ２が生じる。電圧Ｖ_Ｈ２は、端子１１５から検出することができる。

本実施の形態において、トランジスタ１１２及びトランジスタ１１６としてリーク電流が０とみなせるほど小さい酸化物半導体トランジスタを用いるため、電荷の漏洩による出力信号の誤出力を抑制することができる。

以上のようにして、フォトダイオード１１１に照射された光信号を記録することが可能である。

なお光がフォトダイオード１１１に入射する工程を第９の工程とする。

一方、光がフォトダイオード１１１に入射しない場合、出力は保存され、端子１１５から電圧Ｖ_ＤＤが出力される。

なお、本実施の形態では、トランジスタ１１２及びトランジスタ１１６としてｎチャネル型トランジスタを用いた例について説明した。ただしトランジスタ１１２及びトランジスタ１１６は、ｎチャネル型トランジスタに限定されず、ｐチャネル型トランジスタであってもよい。

トランジスタ１１２及びトランジスタ１１６がｐチャネル型トランジスタである場合の駆動方法は、トランジスタ１０２がｐチャネル型トランジスタである場合の駆動方法を援用する。

以上第５の工程乃至第９の工程により、照射された光信号を記録する記憶装置を得ることが可能である。

また当該記憶装置は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）として用いることが可能である。

なお以上のようにして得られた記憶装置を、書き換え可能な記憶装置（例えばＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ））として用いるには、第５の工程乃至第９の工程を繰り返せばよい。

＜図１（Ｃ）に示す記憶装置とその駆動方法＞
図１（Ｃ）に示す記憶装置は、フォトダイオード１２１、トランジスタ１２２、端子１２３、バッファ回路１２４、端子１２５、保持容量１２６、トランジスタ１２７、端子１２８を有している。

フォトダイオード１２１の一方の端子は、高電位電圧Ｖ_ＤＤに電気的に接続されている。フォトダイオード１２１の他方の端子は、トランジスタ１２２のソース又はドレインの一方に電気的に接続されている。

トランジスタ１２２のソース又はドレインの一方は、フォトダイオード１２１の他方に電気的に接続されている。トランジスタ１２２のソース又はドレインの他方は、バッファ回路１２４の入力端子、保持容量１２６の一方の端子、及びトランジスタ１２７のソース又はドレインの一方と電気的に接続されている。トランジスタ１２２のゲートは、端子１２３に電気的に接続されている。

バッファ回路１２４の入力端子は、トランジスタ１２２のソース又はドレインの他方、保持容量１２６の一方の端子、及びトランジスタ１２７のソース又はドレインの一方と電気的に接続されている。バッファ回路１２４の出力端子は、端子１２５に電気的に接続されている。

本実施の形態のバッファ回路１２４として、波形調整回路やインバータ等を用いることが可能である。本実施の形態では、バッファ回路１２４の回路構成の一例として、図１１（Ａ）〜図１１（Ｂ）に示すインバータ１６５を用いる。

保持容量１２６の一方の端子は、トランジスタ１２２のソース又はドレインの他方、バッファ回路１２４の入力端子、トランジスタ１２７のソース又はドレインの一方に電気的に接続されている。保持容量１２６の他方の端子は、トランジスタ１２７のソース又はドレインの他方に電気的に接続されており、かつ接地されている。

トランジスタ１２７のソース又はドレインの一方は、トランジスタ１２２のソース又はドレインの他方、バッファ回路１２４の入力端子、及び保持容量１２６の一方の端子と電気的に接続されている。トランジスタ１１６のソース又はドレインの他方は、保持容量１２６と電気的に接続されており、かつ接地されている。トランジスタ１２７のゲートは、端子１２８に電気的に接続されている。

なおトランジスタ１２２、トランジスタ１２７、バッファ回路１２４として用いるインバータ１６５を構成するトランジスタ１６２及びトランジスタ１６３として、酸化物半導体トランジスタである、図３（Ａ）に示すトランジスタ３００、図３（Ｂ）に示すトランジスタ３１０、図３（Ｃ）に示すトランジスタ３２０、及び図３（Ｄ）に示すトランジスタ３３０を用いることが可能である。

トランジスタ１２２、トランジスタ１２７、トランジスタ１６２、及びトランジスタ１６３として、トランジスタ３００を用いた場合、トランジスタ１２２、トランジスタ１２７、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの一方は、トランジスタ３００の導電膜３０６又は導電膜３０７の一方である。またトランジスタ１２２、トランジスタ１２７、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの他方は、トランジスタ３００の導電膜３０６又は導電膜３０７の他方である。さらに、トランジスタ１２２、トランジスタ１２７、トランジスタ１６２、及びトランジスタ１６３それぞれのゲートは、トランジスタ３１０のゲート電極３０２である。

トランジスタ１２２、トランジスタ１２７、トランジスタ１６２、及びトランジスタ１６３として、トランジスタ３１０を用いた場合、トランジスタ１２２、トランジスタ１２７、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの一方は、トランジスタ３１０の導電膜３１３又は導電膜３１４の一方である。またトランジスタ１２２、トランジスタ１２７、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの他方は、トランジスタ３１０の導電膜３１３又は導電膜３１４の他方である。さらに、トランジスタ１２２、トランジスタ１２７、トランジスタ１６２、及びトランジスタ１６３それぞれのゲートは、トランジスタ３１０のゲート電極３１１である。

トランジスタ１２２、トランジスタ１２７、トランジスタ１６２、及びトランジスタ１６３として、トランジスタ３２０を用いた場合、トランジスタ１２２、トランジスタ１２７、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの一方は、トランジスタ３２０の導電膜３２３又は導電膜３２４の一方である。またトランジスタ１２２、トランジスタ１２７、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの他方は、トランジスタ３２０の導電膜３２３又は導電膜３２４の他方である。さらに、トランジスタ１２２、トランジスタ１２７、トランジスタ１６２、及びトランジスタ１６３それぞれのゲートは、トランジスタ３２０のゲート電極３２６である。

トランジスタ１２２、トランジスタ１２７、トランジスタ１６２、及びトランジスタ１６３として、トランジスタ３３０を用いた場合、トランジスタ１２２、トランジスタ１２７、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの一方は、トランジスタ３３０の導電膜３３１又は導電膜３３２の一方である。またトランジスタ１２２、トランジスタ１２７、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの他方は、トランジスタ３３０の導電膜３３１又は導電膜３３２の他方である。さらに、トランジスタ１２２、トランジスタ１２７、トランジスタ１６２、及びトランジスタ１６３それぞれのゲートは、トランジスタ３３０のゲート電極３３５である。

トランジスタ１２２及びトランジスタ１２７として、リーク電流が０とみなせるほど小さい酸化物半導体トランジスタを用いると、電荷の漏洩による出力信号の誤出力を抑制することができる。

また本実施の形態では、バッファ回路１２４として用いるインバータ１６５を構成するトランジスタ（トランジスタ１６２及びトランジスタ１６３）のゲート及びソース間容量、及び保持容量１２６を、保持容量として用いる。インバータ１６５を構成するトランジスタ１６２及びトランジスタ１６３として、リーク電流が０とみなせるほど小さい酸化物半導体トランジスタを用いることにより、蓄えた電荷をほぼ失わない保持容量を得ることができる。

なお、バッファ回路１２４をトランジスタ１２２、トランジスタ１２７、及び保持容量１２６びから電気的に切り離す回路を設けてもよい。これにより、フォトダイオード１２１、トランジスタ１２２、保持容量１２６、及びトランジスタ１２７が、端子１２５と電気的に接続される装置から影響を受け難くすることができる。

図１（Ｃ）に示す記憶装置の駆動方法は、図１（Ｂ）に示す装置の駆動方法と同様である。図１（Ｃ）に示す記憶装置の駆動方法は、上述の図１（Ｂ）に示す記憶装置の駆動方法において、フォトダイオード１１１、トランジスタ１１２、端子１１３、バッファ回路１１４、端子１１５、トランジスタ１１６、端子１１７をそれぞれ、フォトダイオード１２１、トランジスタ１２２、端子１２３、バッファ回路１２４、端子１２５、トランジスタ１２７、端子１２８に置き換えればよい。光電変換により生成された電荷が、バッファ回路１２４に用いられるインバータ１６５を構成する酸化物半導体トランジスタ（トランジスタ１６２及びトランジスタ１６３）のゲート及びソース間容量、並びに保持容量１２６に蓄積されることにより、電圧Ｖ_Ｈ２が生じる。

本実施の形態において、トランジスタ１２２及びトランジスタ１２７として、リーク電流が０とみなせるほど小さい酸化物半導体トランジスタを用いるため、電荷の漏洩による出力信号の誤出力を抑制することができる。

以上のようにして、フォトダイオード１２１に照射された光信号を記録することが可能である。

なお、本実施の形態では、トランジスタ１２２及びトランジスタ１２７としてｎチャネル型トランジスタを用いた例について説明した。ただしトランジスタ１２２及びトランジスタ１２７は、ｎチャネル型トランジスタに限定されず、ｐチャネル型トランジスタであってもよい。

トランジスタ１２２及びトランジスタ１２７がｐチャネル型トランジスタである場合の駆動方法は、トランジスタ１０２がｐチャネル型トランジスタである場合の駆動方法を援用する。

以上により、照射された光信号を記録する記憶装置を得ることが可能である。

また当該記憶装置は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）として用いることが可能である。

なお以上のようにして得られた記憶装置を、書き換え可能な記憶装置（例えばＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ））として用いるには、第５の工程乃至第９の工程を繰り返せばよい。

図２（Ａ）〜図２（Ｃ）に、積算用メモリ（累積をカウントするメモリ）として機能する記憶装置の例を示す。

＜図２（Ａ）に示す記憶装置とその駆動方法＞
図２（Ａ）に示す記憶装置は、フォトダイオード１３１、トランジスタ１３２、端子１３３、端子１３４、保持容量１３５を有している。

トランジスタ１３２のソース又はドレインの一方は、高電位電圧Ｖ_ＤＤに電気的に接続されている。トランジスタ１３２のソース又はドレインの他方は、フォトダイオード１３１の一方の端子に電気的に接続されている。トランジスタ１３２のゲートは、端子１３３に電気的に接続されている。

フォトダイオード１３１の一方の端子は、トランジスタ１３２のソース又はドレインの他方に電気的に接続されている。フォトダイオード１３１の他方の端子は、端子１３４、及び保持容量１３５の一方の端子に電気的に接続されている。

保持容量１３５の一方の端子は、フォトダイオード１３１の他方の端子及び端子１３４に電気的に接続されている。保持容量１３５の他方の端子は接地されている。

トランジスタ１３２を構成する酸化物半導体トランジスタとして、図３（Ａ）に示すトランジスタ３００、図３（Ｂ）に示すトランジスタ３１０、図３（Ｃ）に示すトランジスタ３２０、及び図３（Ｄ）に示すトランジスタ３３０を用いることが可能である。

トランジスタ１３２として、トランジスタ３００を用いた場合、トランジスタ１３２のソース又はドレインの一方は、トランジスタ３００の導電膜３０６又は導電膜３０７の一方である。またトランジスタ１３２のソース又はドレインの他方は、トランジスタ３００の導電膜３０６又は導電膜３０７の他方である。さらに、トランジスタ１３２のゲートは、トランジスタ３１０のゲート電極３０２である。

トランジスタ１３２として、トランジスタ３１０を用いた場合、トランジスタ１３２のソース又はドレインの一方は、トランジスタ３１０の導電膜３１３又は導電膜３１４の一方である。またトランジスタ１３２のソース又はドレインの他方は、トランジスタ３１０の導電膜３１３又は導電膜３１４の他方である。さらに、トランジスタ１３２のゲートは、トランジスタ３１０のゲート電極３１１である。

トランジスタ１３２として、トランジスタ３２０を用いた場合、トランジスタ１３２のソース又はドレインの一方は、トランジスタ３２０の導電膜３２３又は導電膜３２４の一方である。またトランジスタ１３２のソース又はドレインの他方は、トランジスタ３２０の導電膜３２３又は導電膜３２４の他方である。さらに、トランジスタ１３２のゲートは、トランジスタ３２０のゲート電極３２６である。

トランジスタ１３２として、トランジスタ３３０を用いた場合、トランジスタ１３２のソース又はドレインの一方は、トランジスタ３３０の導電膜３３１又は導電膜３３２の一方である。またトランジスタ１３２のソース又はドレインの他方は、トランジスタ３３０の導電膜３３１又は導電膜３３２の他方である。さらに、トランジスタ１３２のゲートは、トランジスタ３３０のゲート電極３３５である。

トランジスタ１３２としてリーク電流が０とみなせるほど小さい酸化物半導体トランジスタを用いると、電荷の漏洩による出力信号の誤出力を抑制することができる。

図２（Ａ）に示す記憶装置の駆動方法を以下に説明する。

フォトダイオード１３１の他方の端子、及び保持容量１３５の一方の端子が接地電圧となるように、端子１３４に電圧Ｖ_５を印加する。なおフォトダイオード１３１の他方の端子、及び保持容量１３５の一方の端子が、既に接地電圧である場合は端子１３４に電圧Ｖ_５を印加しなくてもよい。なおフォトダイオード１３１の他方の端子、及び保持容量１３５の一方の端子が接地電圧となるように、端子１３４に電圧Ｖ_５を印加する工程を第１０の工程とする。

次いで、端子１３３に電圧Ｖ_６を印加することにより、トランジスタ１３２のゲートに電圧Ｖ_６を印加する。トランジスタ１３２のゲートに電圧Ｖ_６を印加することにより、トランジスタ１３２のソース及びドレイン間を導通させる。これにより、フォトダイオード１３１の一方の端子に、高電位電圧Ｖ_ＤＤが印加される。なおトランジスタ１３２のソース及びドレイン間を導通させるために、端子１３３に電圧Ｖ_６を印加する工程を第１１の工程とする。

次いで、一定時間後、端子１３３への電圧Ｖ_６の印加を停止し、トランジスタ１３２のゲートへの電圧Ｖ_６の印加を停止する。トランジスタ１３２のゲートへの電圧Ｖ_６の印加を停止することにより、トランジスタ１３２のソース及びドレイン間を非導通状態とする。これにより、電源電圧ＶＤＤとフォトダイオード１３１の接続を遮断する。なおトランジスタ１３２のソース及びドレイン間を非導通状態するために、端子１３３への電圧Ｖ_６の印加を停止する工程を第１２の工程とする。

光がフォトダイオード１３１に入射した場合、入射した光信号がフォトダイオード１３１により光電変換される。光電変換により生成された電荷が、保持容量１３５に蓄積されることで電圧Ｖ_Ｈ３が生じる。電圧Ｖ_Ｈ３は、端子１３４から検出することができる。

本実施の形態において、トランジスタ１３２としてリーク電流が０とみなせるほど小さい酸化物半導体トランジスタを用いるため、電荷の漏洩による出力信号の誤出力を抑制することができる。

以上のようにして、フォトダイオード１３１に照射された光信号を記録することが可能である。

なお光がフォトダイオード１３１に入射する工程を第１３の工程とする。

一方、光がフォトダイオード１３１に入射しない場合、端子１３４から電圧Ｖ_Ｌ２（ただし電圧Ｖ_Ｌ２は接地電圧）が出力される。

また端子１３３を介して、トランジスタ１３２のゲートに常に電圧Ｖ_６を印加すると、光が照射される度に電圧Ｖ_Ｈ３が保持容量１３５に蓄積される。これにより照射された光信号を累積して保存する記憶装置を得ることができる。

なお、本実施の形態では、トランジスタ１３２としてｎチャネル型トランジスタを用いた例について説明した。ただしトランジスタ１３２は、ｎチャネル型トランジスタに限定されず、ｐチャネル型トランジスタであってもよい。

トランジスタ１３２がｐチャネル型トランジスタである場合の駆動方法は、トランジスタ１０２がｐチャネル型トランジスタである場合の駆動方法を援用する。

以上第１０の工程乃至第１３の工程により、照射された光信号を記録する記憶装置を得ることが可能である。

また当該記憶装置は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）として用いることが可能である。

なおトランジスタ１３２を、ソース及びドレイン間のリーク電流が極小である酸化物半導体トランジスタを用いて構成することで、待機時の消費電力を削減することができる。

＜図２（Ｂ）に示す記憶装置及びその駆動方法＞
図２（Ｂ）に示す記憶装置は、フォトダイオード１４１、トランジスタ１４２、端子１４３、バッファ回路１４４、端子１４５、トランジスタ１４６、端子１４７を有している。

トランジスタ１４２のソース又はドレインの一方は、高電位電圧Ｖ_ＤＤに電気的に接続されている。トランジスタ１４２のソース又はドレインの他方は、フォトダイオード１４１の一方に電気的に接続されている。トランジスタ１４２のゲートは、端子１４３に電気的に接続されている。

フォトダイオード１４１の一方の端子は、トランジスタ１４２のソース又はドレインの他方に電気的に接続されている。フォトダイオード１４１の他方の端子は、バッファ回路１４４の入力端子、及びトランジスタ１４６のソース又はドレインの一方に電気的に接続されている。

バッファ回路１４４の入力端子は、フォトダイオード１４１の他方の端子、及びトランジスタ１４６のソース又はドレインの一方に電気的に接続されている。バッファ回路１４４の出力端子は、端子１４５に電気的に接続されている。本実施の形態では、バッファ回路１４４の回路構成の一例として、図１１（Ａ）〜図１１（Ｂ）に示すインバータ１６５を用いる。

トランジスタ１４６のソース又はドレインの一方は、バッファ回路１４４の入力端子、及びフォトダイオード１４１の他方の端子に電気的に接続されている。トランジスタ１４６のソース又はドレインの他方は、接地されている。

なおトランジスタ１４２、トランジスタ１４６、及びバッファ回路１４４として用いるインバータ１６５を構成するトランジスタ１６２及びトランジスタ１６３として、酸化物半導体トランジスタである、図３（Ａ）に示すトランジスタ３００、図３（Ｂ）に示すトランジスタ３１０、図３（Ｃ）に示すトランジスタ３２０、及び図３（Ｄ）に示すトランジスタ３３０を用いることが可能である。

トランジスタ１４２、トランジスタ１４６、トランジスタ１６２、及びトランジスタ１６３として、トランジスタ３００を用いた場合、トランジスタ１４２、トランジスタ１４６、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの一方は、トランジスタ３００の導電膜３０６又は導電膜３０７の一方である。またトランジスタ１４２、トランジスタ１４６、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの他方は、トランジスタ３００の導電膜３０６又は導電膜３０７の他方である。さらに、トランジスタ１４２、トランジスタ１４６、トランジスタ１６２、及びトランジスタ１６３それぞれのゲートは、トランジスタ３１０のゲート電極３０２である。

トランジスタ１４２、トランジスタ１４６、トランジスタ１６２、及びトランジスタ１６３として、トランジスタ３１０を用いた場合、トランジスタ１４２、トランジスタ１４６、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの一方は、トランジスタ３１０の導電膜３１３又は導電膜３１４の一方である。またトランジスタ１４２、トランジスタ１４６、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの他方は、トランジスタ３１０の導電膜３１３又は導電膜３１４の他方である。さらに、トランジスタ１４２、トランジスタ１４６、トランジスタ１６２、及びトランジスタ１６３それぞれのゲートは、トランジスタ３１０のゲート電極３１１である。

トランジスタ１４２、トランジスタ１４６、トランジスタ１６２、及びトランジスタ１６３として、トランジスタ３２０を用いた場合、トランジスタ１４２、トランジスタ１４６、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの一方は、トランジスタ３２０の導電膜３２３又は導電膜３２４の一方である。またトランジスタ１４２、トランジスタ１４６、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの他方は、トランジスタ３２０の導電膜３２３又は導電膜３２４の他方である。さらに、トランジスタ１４２、トランジスタ１４６、トランジスタ１６２、及びトランジスタ１６３それぞれのゲートは、トランジスタ３２０のゲート電極３２６である。

トランジスタ１４２、トランジスタ１４６、トランジスタ１６２、及びトランジスタ１６３として、トランジスタ３３０を用いた場合、トランジスタ１４２、トランジスタ１４６、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの一方は、トランジスタ３３０の導電膜３３１又は導電膜３３２の一方である。またトランジスタ１４２、トランジスタ１４６、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの他方は、トランジスタ３３０の導電膜３３１又は導電膜３３２の他方である。さらに、トランジスタ１４２、トランジスタ１４６、トランジスタ１６２、及びトランジスタ１６３それぞれのゲートは、トランジスタ３３０のゲート電極３３５である。

トランジスタ１４２及びトランジスタ１４６として、リーク電流が０とみなせるほど小さい酸化物半導体トランジスタを用いると、電荷の漏洩による出力信号の誤出力を抑制することができる。

また本実施の形態では、バッファ回路１４４として用いるインバータ１６５を構成するトランジスタ（トランジスタ１６２及びトランジスタ１６３）として用いるのゲート及びソース間容量を、保持容量として用いる。バッファ回路１４４として用いるインバータ１６５を構成するトランジスタ（トランジスタ１６２及びトランジスタ１６３）として、リーク電流が０とみなせるほど小さい酸化物半導体トランジスタを用いることにより、蓄えた電荷をほぼ失わない保持容量を得ることができる。

図２（Ｂ）に示す記憶装置の駆動方法を以下に説明する。

端子１４７に電圧Ｖ_７を印加することにより、トランジスタ１４６のゲートに電圧Ｖ_７を印加する。トランジスタ１４６のゲートに電圧Ｖ_７を印加することにより、トランジスタ１４６のソース及びドレイン間を導通させる。これにより、バッファ回路１４４の入力端子を接地電圧とし、バッファ回路１４４の入力端子が浮遊電圧となっている状態を解消する。なおトランジスタ１４６のソース及びドレイン間を導通させるために、端子１４７に電圧Ｖ_７を印加する工程を第１４の工程とする。

次いで、端子１４３に電圧Ｖ_８を印加して、トランジスタ１４２のソース及びドレイン間を導通させる。これにより、フォトダイオード１４１の一方の端子に高電位電圧Ｖ_ＤＤが印加される。なおトランジスタ１４２のソース及びドレイン間を導通させるために、端子１４３に電圧Ｖ_８を印加する工程を第１５の工程とする。

次いで、端子１４７への電圧Ｖ_７の印加を停止し、トランジスタ１４６のゲートへの電圧Ｖ_７の印加を停止する。トランジスタ１４６のゲートへの電圧Ｖ_７の印加を停止することにより、トランジスタ１４６のソース及びドレイン間を非導通状態とする。なおトランジスタ１４６のソース及びドレイン間を非導通状態とするために、端子１４７への電圧Ｖ_７の印加を停止する工程を第１６の工程とする。

次いで、一定時間後、端子１４３への電圧Ｖ_８の印加を停止し、トランジスタ１４２のゲートへの電圧Ｖ_８の印加を停止する。トランジスタ１４２のゲートへの電圧Ｖ_８の印加を停止することにより、トランジスタ１４２のソース及びドレイン間を非導通状態とする。これにより、高電位電圧Ｖ_ＤＤとフォトダイオード１４１の接続を遮断する。なおトランジスタ１４２のソース及びドレイン間を非導通状態とするために、端子１４３への電圧Ｖ_８の印加を停止する工程を第１７の工程とする。

光がフォトダイオード１４１に入射した場合、入射した光信号がフォトダイオード１４１により光電変換される。光電変換により生成された電荷が、バッファ回路１４４に用いるインバータ１６５を構成する酸化物半導体トランジスタ（トランジスタ１６２及びトランジスタ１６３）のゲート及びソース間容量に蓄積されることで電圧Ｖ_Ｈ４が生じる。電圧Ｖ_Ｈ４は、端子１４５から検出することができる。

本実施の形態において、トランジスタ１４２及びトランジスタ１４６として、リーク電流が０とみなせるほど小さい酸化物半導体トランジスタを用いるため、電荷の漏洩による出力信号の誤出力を抑制することができる。

以上のようにして、フォトダイオード１４１に照射された光信号を記録することが可能である。

なお、本実施の形態では、トランジスタ１４２及びトランジスタ１４６としてｎチャネル型トランジスタを用いた例について説明した。ただしトランジスタ１４２及びトランジスタ１４６は、ｎチャネル型トランジスタに限定されず、ｐチャネル型トランジスタであってもよい。

トランジスタ１４２及びトランジスタ１４６がｐチャネル型トランジスタである場合の駆動方法は、トランジスタ１０２がｐチャネル型トランジスタである場合の駆動方法を援用する。
なお光がフォトダイオード１４１に入射する工程を第１７の工程とする。

一方、光がフォトダイオード１４１に入射しない場合、出力は保存され、端子１４５から電圧Ｖ_ＤＤが出力される。

また端子１４３を介して、トランジスタ１４２のゲートに常に電圧Ｖ_８を印加すると、光が照射される度に電圧Ｖ_Ｈ４が、バッファ回路１４４に用いるインバータ１６５を構成する酸化物半導体トランジスタ（トランジスタ１６２及びトランジスタ１６３）のゲート及びソース間容量に蓄積される。これにより照射された光信号を累積して保存する記憶装置を得ることができる。

以上第１４の工程乃至第１７の工程により、照射された光信号を記録する記憶装置を得ることが可能である。

また当該記憶装置は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）として用いることが可能である。

なおトランジスタ１４２を、ソース及びドレイン間のリーク電流が極小である酸化物半導体トランジスタを用いて構成することで、待機時の消費電力を削減することができる。

＜図２（Ｃ）に示す記憶装置とその駆動方法＞
図２（Ｃ）に示す記憶装置は、フォトダイオード１５１、トランジスタ１５２、端子１５３、バッファ回路１５４、端子１５５、保持容量１５６、トランジスタ１５７、端子１５８を有している。

トランジスタ１５２のソース又はドレインの一方は、高電位電圧Ｖ_ＤＤに電気的に接続されている。トランジスタ１５２のソース又はドレインの他方は、フォトダイオード１５１の一方に電気的に接続されている。トランジスタ１５２のゲートは、端子１４３に電気的に接続されている。

フォトダイオード１５１の一方の端子は、トランジスタ１５２のソース又はドレインの他方に電気的に接続されている。フォトダイオード１５１の他方の端子は、バッファ回路１５４の入力端子、保持容量１５６の一方の端子、及びトランジスタ１５７のソース又はドレインの一方に電気的に接続されている。

バッファ回路１５４の入力端子は、フォトダイオード１５１の他方の端子、保持容量１５６の一方の端子、及びトランジスタ１５７のソース又はドレインの一方に電気的に接続されている。バッファ回路１５４の出力端子は、端子１５５に電気的に接続されている。バッファ回路１５４の回路構成の一例として、図１１（Ａ）〜図１１（Ｂ）に示すインバータ１６５を用いる。

保持容量１５６の一方の端子は、フォトダイオード１５１の他方の端子、バッファ回路１５４の入力端子、及びトランジスタ１５７のソース又はドレインの一方に電気的に接続されている。保持容量１５６の他方の端子は、トランジスタ１５７のソース又はドレインの他方に電気的に接続され、かつ接地されている。

トランジスタ１５７のソース又はドレインの一方は、フォトダイオード１５１の他方の端子、バッファ回路１５４の入力端子、及び保持容量１５６の一方の端子に電気的に接続されている。トランジスタ１５７のソース又はドレインの他方は、保持容量１３５の他方の端子に電気的に接続され、かつ接地されている。

なおトランジスタ１５２、トランジスタ１５７、バッファ回路１５４を構成するインバータ１６５のトランジスタ１６２及びトランジスタ１６３として、酸化物半導体トランジスタである、図３（Ａ）に示すトランジスタ３００、図３（Ｂ）に示すトランジスタ３１０、図３（Ｃ）に示すトランジスタ３２０、及び図３（Ｄ）に示すトランジスタ３３０を用いることが可能である。

トランジスタ１５２、トランジスタ１５７、トランジスタ１６２、及びトランジスタ１６３として、トランジスタ３００を用いた場合、トランジスタ１５２、トランジスタ１５７、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの一方は、トランジスタ３００の導電膜３０６又は導電膜３０７の一方である。またトランジスタ１５２、トランジスタ１５７、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの他方は、トランジスタ３００の導電膜３０６又は導電膜３０７の他方である。さらに、トランジスタ１５２、トランジスタ１５７、トランジスタ１６２、及びトランジスタ１６３それぞれのゲートは、トランジスタ３１０のゲート電極３０２である。

トランジスタ１５２、トランジスタ１５７、トランジスタ１６２、及びトランジスタ１６３として、トランジスタ３１０を用いた場合、トランジスタ１５２、トランジスタ１５７、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの一方は、トランジスタ３１０の導電膜３１３又は導電膜３１４の一方である。またトランジスタ１５２、トランジスタ１５７、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの他方は、トランジスタ３１０の導電膜３１３又は導電膜３１４の他方である。さらに、トランジスタ１５２、トランジスタ１５７、トランジスタ１６２、及びトランジスタ１６３それぞれのゲートは、トランジスタ３１０のゲート電極３１１である。

トランジスタ１５２、トランジスタ１５７、トランジスタ１６２、及びトランジスタ１６３として、トランジスタ３２０を用いた場合、トランジスタ１５２、トランジスタ１５７、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの一方は、トランジスタ３２０の導電膜３２３又は導電膜３２４の一方である。またトランジスタ１５２、トランジスタ１５７、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの他方は、トランジスタ３２０の導電膜３２３又は導電膜３２４の他方である。さらに、トランジスタ１５２、トランジスタ１５７、トランジスタ１６２、及びトランジスタ１６３それぞれのゲートは、トランジスタ３２０のゲート電極３２６である。

トランジスタ１５２、トランジスタ１５７、トランジスタ１６２、及びトランジスタ１６３として、トランジスタ３３０を用いた場合、トランジスタ１５２、トランジスタ１５７、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの一方は、トランジスタ３３０の導電膜３３１又は導電膜３３２の一方である。またトランジスタ１５２、トランジスタ１５７、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの他方は、トランジスタ３３０の導電膜３３１又は導電膜３３２の他方である。さらに、トランジスタ１５２、トランジスタ１５７、トランジスタ１６２、及びトランジスタ１６３それぞれのゲートは、トランジスタ３３０のゲート電極３３５である。

トランジスタ１５２及びトランジスタ１５７として、リーク電流が０とみなせるほど小さい酸化物半導体トランジスタを用いると、電荷の漏洩による出力信号の誤出力を抑制することができる。

また本実施の形態では、バッファ回路１５４に用いるインバータ１６５を構成するトランジスタ（トランジスタ１６２及びトランジスタ１６３）のゲート及びソース間容量、及び保持容量１５６を、保持容量として用いる。バッファ回路１５４に用いるインバータ１６５を構成するトランジスタ（トランジスタ１６２及びトランジスタ１６３）として、リーク電流が０とみなせるほど小さい酸化物半導体トランジスタを用いることにより、蓄えた電荷をほぼ失わない保持容量を得ることができる。

図２（Ｃ）に示す記憶装置の駆動方法は、図２（Ｂ）に示す記憶装置の駆動方法と同様である。図２（Ｃ）に示す記憶装置の駆動方法は、上述の図２（Ｂ）に示す記憶装置の駆動方法において、フォトダイオード１４１、トランジスタ１４２、端子１４３、バッファ回路１４４、端子１４５、トランジスタ１４６、端子１４７をそれぞれ、フォトダイオード１５１、トランジスタ１５２、端子１５３、バッファ回路１５４、端子１５５、トランジスタ１５７、端子１５８に置き換えればよい。光電変換により生成された電荷が、バッファ回路１５４に用いるインバータ１６５を構成するトランジスタ（トランジスタ１６２及びトランジスタ１６３）のゲート及びソース間容量、並びに保持容量１５６に蓄積されることにより、電圧Ｖ_Ｈ４が生じる。

本実施の形態において、トランジスタ１５２及びトランジスタ１５７として、リーク電流が０とみなせるほど小さい酸化物半導体トランジスタを用いるため、電荷の漏洩による出力信号の誤出力を抑制することができる。

以上のようにして、フォトダイオード１５１に照射された光信号を記録することが可能である。

なお、本実施の形態では、トランジスタ１５２及びトランジスタ１５７としてｎチャネル型トランジスタを用いた例について説明した。ただしトランジスタ１５２及びトランジスタ１５７は、ｎチャネル型トランジスタに限定されず、ｐチャネル型トランジスタであってもよい。

トランジスタ１５２及びトランジスタ１５７がｐチャネル型トランジスタである場合の駆動方法は、トランジスタ１０２がｐチャネル型トランジスタである場合の駆動方法を援用する。

また端子１５３を介して、トランジスタ１５２のゲートに常に電圧Ｖ_６を印加すると、光が照射される度に電圧Ｖ_Ｈ４がバッファ回路１５４に用いるインバータ１６５を構成する酸化物半導体トランジスタ（トランジスタ１６２及びトランジスタ１６３）のゲート及びソース間容量、及び保持容量１５６に蓄積される。これにより照射された光信号を累積して保存する記憶装置を得ることができる。

以上により、照射された光信号を記録する記憶装置を得ることが可能である。

また当該記憶装置は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）として用いることが可能である。

なお、トランジスタ１５２を、ソース及びドレイン間のリーク電流が極小である酸化物半導体トランジスタを用いて構成することで、待機時の消費電力を削減することができる。

＜記憶装置及びその駆動方法＞
図１（Ａ）〜図１（Ｃ）及び図２（Ａ）〜図２（Ｃ）に示す記憶装置及びその駆動方法について、以下に説明する。

本実施の形態の記憶装置は、センサ基板２１１及び光源２１２を有している。光源２１２からの光信号２１３がセンサ基板２１１に照射され、照射された光信号２１３がセンサ基板２１１に記録される（図４（Ａ）参照）。なお光源２１２からの光信号２１３は、センサ基板２１１の全体に照射してもよいし、局所的に照射してもよい。

センサ基板２１１は、行デコーダ２１５、列デコーダ２１４、及びメモリセル２１６を有している。メモリセル２１６は、ｍ行×ｎ列のメモリセル２１６_１１〜２１６_ｍｎを有している（図４（Ｂ）参照）。なおメモリセル２１６のうち、ｉ行目ｊ列目に位置する任意のメモリセルを、メモリセル２１６_ｉｊとする。メモリセル２１６_ｉｊは、図１（Ａ）及び図２（Ａ）で示された記憶装置のいずれかを用いて構成されている。

メモリセル２１６_ｉｊを、図１（Ａ）で述べた記憶装置を用いて構成した例を、図１２に示す。

図１２に示すメモリセル２１６_ｉｊにおいて、端子１０３は、配線１７３により選択線１７１に電気的に接続されている。選択線１７１は、行デコーダ２１５に電気的に接続されている。行デコーダ２１５は、選択線１７１及び配線１７３を介して端子１０３に電圧Ｖ_２を印加する。

端子１０４は、配線１７４により信号線１７２に電気的に接続されている。信号線１７２は、列デコーダ２１４に電気的に接続されている。列デコーダ２１４は、信号線１７２及び配線１７４を介して、端子１０４に電圧Ｖ_１を印加する。また列デコーダ２１４には、光信号が光電変換されたことによって生じる電圧Ｖ_Ｈ１が出力される。また、光信号がフォトダイオード１０１に入射しなかった場合は、列デコーダ２１４に接地電圧である電圧Ｖ_Ｌ１が出力される。

図１２に示すメモリセル２１６_ｉｊにおいては、図１（Ａ）に示す記憶装置に代えて、図２（Ａ）に示す記憶装置を用いることもできる。図１２に示すメモリセル２１６_ｉｊにおいて図２（Ａ）に示す記憶装置を用いる場合は、端子１３３に配線１７３を接続し、端子１３４に配線１７４を接続すればよい。

図１４に、図１（Ｂ）、図１（Ｃ）、図２（Ｂ）、図２（Ｃ）に示す記憶装置を用いた場合のセンサ基板２１１の構成を示す。

図１４に示すセンサ基板２１１は、行デコーダ２１５、列デコーダ２１４、行デコーダ２１９、及びメモリセル２１６を有している。メモリセル２１６は、ｍ行×ｎ列のメモリセル２１６_１１〜２１６_ｍｎを有している。なおメモリセル２１６のうち、ｉ行目ｊ列目に位置する任意のメモリセルを、メモリセル２１６_ｉｊとする。メモリセル２１６_ｉｊは、図１（Ｂ）、図１（Ｃ）、図２（Ｂ）、図２（Ｃ）で示された記憶装置のいずれかを用いて構成されている。

メモリセル２１６_ｉｊを、図１（Ｂ）で述べた記憶装置を用いて構成した例を、図１３に示す。

図１３に示すメモリセル２１６_ｉｊにおいて、端子１１３は、配線１７３により選択線１７１に電気的に接続されている。選択線１７１は、行デコーダ２１５に電気的に接続されている。行デコーダ２１５は、選択線１７１及び配線１７３を介して、端子１１３に電圧Ｖ_４を印加する。

端子１１５は、配線１７４により信号線１７２に電気的に接続されている。信号線１７２は、列デコーダ２１４に電気的に接続されている。また列デコーダ２１４には、信号線１７２及び配線１７４を介して、光信号が光電変換されたことによって生じる電圧Ｖ_Ｈ２が端子１１５から出力される。また、光信号がフォトダイオード１０１に入射しなかった場合は、列デコーダ２１４に電圧Ｖ_ＤＤが出力される。

端子１１７は、配線１７５によりリセット線１７６に電気的に接続されている。リセット線１７６は行デコーダ２１９に電気的に接続されている。行デコーダ２１９は、リセット線１７６及び配線１７５を介して、端子１１７に電圧Ｖ_３を印加する。

図１３に示すメモリセル２１６_ｉｊにおいては、図１（Ｂ）に示す記憶装置に代えて、図１（Ｃ）、図２（Ｂ）、図２（Ｃ）に示す記憶装置を用いることもできる。

図１３に示すメモリセル２１６_ｉｊにおいて図１（Ｃ）に示す記憶装置を用いる場合は、端子１２３に配線１７３を接続し、端子１２５に配線１７４を接続し、端子１２８に配線１７５を接続すればよい。

図１３に示すメモリセル２１６_ｉｊにおいて図２（Ｂ）に示す記憶装置を用いる場合は、端子１４３に配線１７３を接続し、端子１４５に配線１７４を接続し、端子１４７に配線１７５を接続すればよい。

図１３に示すメモリセル２１６_ｉｊにおいて図２（Ｃ）に示す記憶装置を用いる場合は、端子１５３に配線１７３を接続し、端子１５５に配線１７４を接続し、端子１５８に配線１７５を接続すればよい。

行デコーダ２１５及び列デコーダ２１４は、メモリセル２１６に対して、選択的に書き込む機能及び読み出す機能を有している。

本実施の形態の記憶装置の駆動方法を、図４（Ｂ）に示すセンサ基板を用いて以下に説明する。

まず光信号２１３_１１を照射し（図５（Ａ）参照）、かつメモリセル２１６_１１をオン状態とし、光信号２１３_１１をメモリセル２１６_１１に記録させる（図５（Ｂ）参照）。つまり、照射された光信号２１３_１１が光電変換されて発生した電圧Ｖ_Ｈを、メモリセル２１６_１１内の容量に維持させる。

この際、メモリセル２１６_１１以外のメモリセル２１６_ｉｊはオフ状態とし、光信号２１３_１１をメモリセル２１６_１１以外のメモリセル２１６_ｉｊには記録させない。

次いで光信号２１３_１１とは異なる情報を有する光信号２１３_１２を照射し（図６（Ａ）参照）、かつメモリセル２１６_１２をオン状態とし、光信号２１３_１２をメモリセル２１６_１２に記録させる（図６（Ｂ）参照）。

上述した光信号２１３（光信号２１３_１１〜光信号２１３_ｍｎ）を照射する工程を繰り返し（図７（Ａ）参照）、全てのメモリセル２１６_１１〜メモリセル２１６_ｍｎに、光信号２１３を記録させる（図７（Ｂ）参照）。なおメモリセル２１６_１１〜メモリセル２１６_ｍｎには、それぞれ異なる光学情報を記録させることが可能である。

本実施の形態の記憶装置は、光信号２１３を照射する光源２１２と、それを記録するセンサ基板２１１のみで構成できる。

一方、従来の光ディスク（例えばＤＶＤ）に情報を記録する際には、光により情報を出力するためのヘッドや、光ディスクを高速で回転させる治具や、光を選択及び操作するためのプリズム、ハーフミラー、レンズ等が必要である。

そのため、本実施の形態の記憶装置は、従来の光ディスクよりも少ない部品で構成することが可能である。よって、本実施の形態の記憶装置は、従来の従来の光ディスクよりも作製コストを削減できるという点で好適である。

以上、本実施の形態により、電荷の漏洩による出力信号の誤出力が抑制可能な記憶装置を得ることができる。

［実施の形態２］
本実施の形態では、実施の形態１で述べた装置を用いた表示装置について説明する。

本実施の形態のセンサ付き表示装置は、光源２１２、及びセンサ付きディスプレイ２２１を有している。本実施の形態の光源２１２は、実施の形態１の光源２１２と同様である。

センサ付きディスプレイ２２１は、光源２１２から照射された光信号２１３を情報として記録し、自らその情報を再現することができる。

センサ付きディスプレイ２２１に含まれるディスプレイとして、液晶ディスプレイやＥＬディスプレイが挙げられる。

本実施の形態のセンサ付き表示装置の駆動方法を、以下に説明する。

まず光源２１２から光信号２１３が照射され、照射された光信号２１３がセンサ付きディスプレイ２２１に記録される（図８（Ａ）参照）。なお、光源２１２から照射された光信号２１３を記録する工程については、実施の形態１の記載を援用する。本実施の形態のセンサ付きディスプレイ２２１には、実施の形態１で述べた行デコーダ２１５、列デコーダ２１４、及びメモリセル２１６を有している。

本実施の形態の表示装置では、まず光源２１２から光信号２１３が照射される。次いで、照射された光信号２１３がセンサ付きディスプレイ２２１に記録される。その後センサ付きディスプレイ２２１に含まれるディスプレイが、照射された光信号２１３からの情報を基に映像２２２を出力する。

図８（Ｂ）に示すセンサ付き表示装置では、センサ付きディスプレイ２２１が、光源２１２から光信号２１３が照射されつつ、センサ付きディスプレイ２２１に含まれるディスプレイから映像２２２を出力する様子を示している。

この際、センサ付きディスプレイ２２１が既に記録した情報と、光源２１２からセンサ付きディスプレイ２２１に新たに得られる情報が同じ場合は、当該センサ付きディスプレイ２２１への新たな情報を記録することができる。一方、センサ付きディスプレイ２２１が既に記録した情報と、光源２１２からセンサ付きディスプレイ２２１に新たに得られる情報が異なる場合は、当該センサ付きディスプレイ２２１への新たな情報を記録することができない。

従って、通常は所望の情報を記録した後は、センサ付きディスプレイ２２１が情報を記録しない様に制御する。

図９（Ａ）は、本実施の形態のセンサ付き表示装置において、センサ付きディスプレイ２２１が既に記録している情報と、光源２１２から照射された光信号２１７に含まれる情報が異なる場合を示している。

センサ付きディスプレイ２２１が既に記録している情報と、光源２１２から照射された光信号２１７に含まれる情報が異なる場合は、光源２１２から新たに得られる情報を記録せず、センサ付きディスプレイ２２１が既に記録している情報に従って、センサ付きディスプレイ２２１に含まれるディスプレイから映像２２２を出力する

従って、通常は、所望の情報を記録した後は、センサ付きディスプレイ２２１が情報を記録しない様に制御する。

図９（Ｂ）は、本実施の形態のセンサ付き表示装置において、光源２１２から情報が得られない場合でも、センサ付きディスプレイ２２１が既に記録した情報に従って、センサ付きディスプレイ２２１に含まれるディスプレイから映像２２２を出力することを示している。

図１０は、本実施の形態のセンサ付き表示装置において、光源２１２がない場合でも、センサ付きディスプレイ２２１が既に記録した情報に従って、センサ付きディスプレイ２２１に含まれるディスプレイから映像２２２を出力することを示している。

なお本実施の形態のセンサ付き表示装置において、光源２１２から照射される光信号２１３は、可視光、紫外光、赤外光、Ｘ線などの光信号を用いることが可能である。

以上、本実施の形態により、電荷の漏洩による出力信号の誤出力が抑制可能な記憶装置を用いた表示装置を得ることができる。

１０１ フォトダイオード
１０２ トランジスタ
１０３ 端子
１０４ 端子
１０５ 保持容量
１１１ フォトダイオード
１１２ トランジスタ
１１３ 端子
１１４ バッファ回路
１１５ 端子
１１６ トランジスタ
１１７ 端子
１２１ フォトダイオード
１２２ トランジスタ
１２３ 端子
１２４ バッファ回路
１２５ 端子
１２６ 保持容量
１２７ トランジスタ
１２８ 端子
１３１ フォトダイオード
１３２ トランジスタ
１３３ 端子
１３４ 端子
１３５ 保持容量
１４１ フォトダイオード
１４２ トランジスタ
１４３ 端子
１４４ バッファ回路
１４５ 端子
１４６ トランジスタ
１４７ 端子
１５１ フォトダイオード
１５２ トランジスタ
１５３ 端子
１５４ バッファ回路
１５５ 端子
１５６ 保持容量
１５７ トランジスタ
１５８ 端子
１６１ 端子
１６２ トランジスタ
１６３ トランジスタ
１６５ インバータ
１７１ 選択線
１７２ 信号線
１７３ 配線
１７４ 配線
１７５ 配線
１７６ リセット線
２１１ センサ基板
２１２ 光源
２１３ 光信号
２１４ 列デコーダ
２１５ 行デコーダ
２１６ メモリセル
２１７ 光信号
２１９ 行デコーダ
２２１ ディスプレイ
２２２ 映像
３００ トランジスタ
３０１ 基板
３０２ ゲート電極
３０３ ゲート絶縁膜
３０４ 酸化物半導体膜
３０５ チャネル保護膜
３０６ 導電膜
３０７ 導電膜
３０８ 絶縁膜
３１０ トランジスタ
３１１ ゲート電極
３１２ ゲート絶縁膜
３１３ 導電膜
３１４ 導電膜
３１５ 酸化物半導体膜
３１６ 絶縁膜
３２０ トランジスタ
３２１ 絶縁膜
３２２ 酸化物半導体膜
３２３ 導電膜
３２４ 導電膜
３２５ ゲート絶縁膜
３２６ ゲート電極
３２７ 導電膜
３２８ 導電膜
３３０ トランジスタ
３３１ 導電膜
３３２ 導電膜
３３３ 酸化物半導体膜
３３４ ゲート絶縁膜
３３５ ゲート電極
３３６ 絶縁膜
２１３_１１ 光信号
２１３_１２ 光信号
２１３_ｍｎ 光信号
２１６_１１ メモリセル
２１６_１２ メモリセル
２１６_ｉｊ メモリセル
２１６_ｍｎ メモリセル

Claims (5)

1. 複数のメモリセルを有する記憶装置を含む表示装置であって、
   前記複数のメモリセルの各々は、
   光電変換素子と、第１のトランジスタと、容量と、を有し、
   前記光電変換素子は、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
   前記第１のトランジスタのソース又はドレインの他方は、前記容量の一方の電極と電気的に接続され、
   前記第１のトランジスタは、第１の半導体膜を有し、
   前記第１の半導体膜は、第１の酸化物半導体を有し、
   前記第１のトランジスタのソース又はドレインの他方に接続される前記容量の一方の電極は列デコーダに電気的に接続され、前記列デコーダは前記容量の一方の電極に当該電極を接地電位とするための電圧を印加し、前記列デコーダが当該電圧を前記容量の一方の電極に印加していないときは、前記容量の一方の電極の電位が前記列デコーダに出力されることを特徴とする表示装置。
2. 複数のメモリセルを有する記憶装置を含む表示装置であって、
   前記複数のメモリセルの各々は、
   光電変換素子と、第１のトランジスタと、第２のトランジスタと、バッファ回路と、を有し、
   前記光電変換素子は、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
   前記第１のトランジスタのソース又はドレインの他方は、前記バッファ回路と電気的に接続され、
   前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
   前記第１のトランジスタは、第１の半導体膜を有し、
   前記第２のトランジスタは、第２の半導体膜を有し、
   前記第１の半導体膜は、第１の酸化物半導体を有し、
   前記第２の半導体膜は、第２の酸化物半導体を有し、
   前記バッファ回路は、第３のトランジスタと、第４のトランジスタと、を有し、
   前記第３のトランジスタのソース又はドレインの一方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
   前記第４のトランジスタのゲートは、前記第４のトランジスタのソース又はドレインの他方と電気的に接続され、
   前記第３のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
   前記第３のトランジスタは、第３の半導体膜を有し、
   前記第４のトランジスタは、第４の半導体膜を有し、
   前記第３の半導体膜は、第３の酸化物半導体を有し、
   前記第４の半導体膜は、第４の酸化物半導体を有し、
   前記複数のメモリセルの各々は、前記光電変換素子により生成された電荷を蓄積する容量を別途有さないことを特徴とする表示装置。
3. 請求項１において、
   前記第１のトランジスタのオフ電流は、１×１０^−１３Ａ以下であることを特徴とする表示装置。
4. 請求項２において、
   前記第１のトランジスタのオフ電流は、１×１０^−１３Ａ以下であり、
   前記第２のトランジスタのオフ電流は、１×１０^−１３Ａ以下であり、
   前記第３のトランジスタのオフ電流は、１×１０^−１３Ａ以下であり、
   前記第４のトランジスタのオフ電流は、１×１０^−１３Ａ以下であることを特徴とする表示装置。
5. 請求項１乃至４のいずれか一項において、
   前記第１の半導体膜は、水素の濃度が５×１０^１９ｃｍ^−３以下の領域を有し、
   前記第１の半導体膜は、ナトリウムの濃度が５×１０^１６ｃｍ^−３以下の領域を有し、
   前記第１の半導体膜は、リチウムの濃度が５×１０^１５ｃｍ^−３以下の領域を有し、
   前記第１の半導体膜は、カリウムの濃度が５×１０^１５ｃｍ^−３以下の領域を有することを特徴とする表示装置。

Images