JP7179936B2 - 半導体装置 - Google Patents

Description

本発明の一態様は、半導体装置、撮像装置及び電子機器に関する。

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の
一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明
の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・
オブ・マター）に関するものである。または、本発明の一態様は、半導体装置、表示装置
、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法に関す
る。

近年、入射する光の照度に応じた値のデータを生成することが可能な光検出回路（光セン
サともいう）を用いて情報を入力する光検出装置、又は該光検出回路を用いて情報を入力
し、且つ入力した情報に応じて情報を出力する光検出装置などの技術開発が進められてい
る。

光検出装置としては、例えばイメージセンサが挙げられる。イメージセンサとしては、例
えばＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）イメージセンサ又はＣＭＯ
Ｓ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏ
ｒ）イメージセンサなどが挙げられる（例えば特許文献１）。

なお、ＣＭＯＳイメージセンサの光検出回路においては、ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ
Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ）回路が設けられる場合がある。ＣＤＳ回路によって
、光検出を行った際のデータとリセット動作を行った際のデータの差分を算出することで
、各種ノイズを低減することが可能となる。

また、ＣＭＯＳイメージセンサの駆動方式としては、ローリングシャッター方式及びグロ
ーバルシャッター方式がある。ローリングシャッター方式は、行列方向に配列された複数
の光検出回路において、行毎に順次露光する方式であり、グローバルシャッター方式は、
全ての行の光検出回路において、一括で露光する方式である。

特開２００７－１０４１８６号公報

従来の光検出装置は、ノイズの影響により生成されるデータのばらつきが大きいといった
問題があった。上記ノイズとしては、ランダムノイズ又は固定パターンノイズなどがある
。例えば、ランダムノイズとしては、リセットノイズが挙げられる。リセットノイズは、
光検出回路により生成される光データ信号に含まれるノイズである。上記ランダムノイズ
は、例えば光検出回路内における各素子間の接続抵抗などに応じて生じる。また、固定パ
ターンノイズは、例えば光検出装置内における素子の電気特性のばらつきなどに応じて生
じる。

携帯電話などの小型機器に搭載される光検出装置の微細化が進むと、光検出回路における
受光面積が小さくなり、受光量に応じて生成される光電流の量が少なくなる。そのため、
リーク電流やノイズの影響が大きくなり、正確なデータの取得（撮像ともいう）が困難に
なる。

また、ＣＤＳ回路は、画素回路の光データ信号とリセット信号を交互に読み出すことで差
分を算出することができるが、グローバルシャッター方式にて一括露光を行った場合、光
データ信号とリセット信号を交互に読み出すことが困難である。

本発明の一態様は、新規な半導体装置の提供を課題の一つとする。または、本発明の一態
様は、ノイズの影響が低減された半導体装置の提供を課題の一つとする。または、本発明
の一態様は、信頼性の高い半導体装置の提供を課題の一つとする。または、本発明の一態
様は、消費電力の低減が可能な半導体装置の提供を課題の一つとする。または、本発明の
一態様は、面積の縮小が可能な半導体装置の提供を課題の一つとする。

なお、本発明の一態様は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも
一の課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を
妨げるものではない。これら以外の課題は、明細書、図面、請求項などの記載から、自ず
と明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を
抽出することが可能である。

本発明の一態様は、光の検出を行うことができる半導体装置の新規な構成および新規な駆
動方法である。

具体的には、本発明の一態様にかかる半導体装置は、光データ信号を読み出す機能を有す
る駆動回路に加えて、光検出回路をリセットする機能を有する駆動回路を有し、光検出回
路のリセット動作を行毎に行う。また、上記駆動回路を用いたリセット動作により、光検
出回路においてリセット信号を生成し、光データ信号とリセット信号との差分の算出を行
う。

また、本発明の一態様にかかる半導体装置は、グローバルシャッター方式において、光デ
ータ信号とリセット信号を交互に読み出して差分の算出を行う。

本発明の一態様にかかる半導体装置は、第１乃至第４の回路を有し、第１の回路は、光電
変換素子を有し、第１の回路は、光電変換素子に照射された光の光量に応じて第１の信号
を生成する機能と、第１の回路がリセットされた状態に対応する第２の信号を生成する機
能と、を有し、第２の回路は、第１の信号及び第２の信号が第１の回路から第４の回路に
出力されるのを制御する機能を有し、第３の回路は、第１の回路から第４の回路に出力さ
れる第２の信号の生成を制御する機能を有し、第４の回路は、第１の回路から入力された
第１の信号と、第１の信号の入力の後に第１の回路から入力された前記第２の信号と、の
差分を算出する機能を有する。

さらに、本発明の一態様にかかる半導体装置は、第４の回路が容量を有し、容量の一方の
電極には、第１の信号及び第２の信号が入力され、容量の他方の電極の電位は、第２の信
号に応じて変動する構成であってもよい。

さらに、本発明の一態様にかかる半導体装置は、第１の回路が、第１のトランジスタと、
第２のトランジスタと、を有し、第１のトランジスタのソースまたはドレインの一方は、
光電変換素子と電気的に接続され、第１のトランジスタのソースまたはドレインの他方は
、第２のトランジスタのゲートと電気的に接続され、第１のトランジスタは、チャネル形
成領域に酸化物半導体を含んでいてもよい。

さらに、本発明の一態様にかかる半導体装置は、グローバルシャッター方式で露光および
読み出しを行う機能を有していてもよい。

また、本発明の一態様にかかる撮像装置は、上記半導体装置を有する光検出部と、光検出
部からの信号に基づいて画像データの生成を行う機能を有するデータ処理部と、を有して
いてもよい。

また、本発明の一態様にかかる電子機器は、上記撮像装置と、レンズ、表示部、操作キー
、又はシャッターボタンと、を有していてもよい。

本発明の一態様により、新規な半導体装置を提供することができる。または、本発明の一
態様により、ノイズの影響が低減された半導体装置を提供することができる。または、本
発明の一態様により、信頼性の高い半導体装置を提供することができる。または、本発明
の一態様により、消費電力の低減が可能な半導体装置を提供することができる。または、
本発明の一態様により、面積の縮小が可能な半導体装置を提供することができる。

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は
、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面
、請求項などの記載から、これら以外の効果を抽出することが可能である。

半導体装置の構成の一例を説明する図。 半導体装置の構成の一例を説明する回路図。 半導体装置の構成の一例を説明する回路図。 半導体装置の構成の一例を説明する回路図。 半導体装置の構成の一例を説明する回路図。 半導体装置の構成の一例を説明する回路図。 半導体装置の構成の一例を説明する回路図。 タイミングチャート。 タイミングチャート。 半導体装置の構成の一例を説明する回路図。 タイミングチャート。 撮像装置の構成の一例を説明する図。 半導体装置の断面構造の一例を説明する図。 半導体装置の断面構造の一例を説明する図。 半導体装置の断面構造の一例を説明する図。 撮像装置の構成の一例を説明する図。 半導体装置の構成の一例を説明する図。 電子機器を説明する図。

以下、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下
の実施の形態における説明に限定されず、本発明の趣旨及びその範囲から逸脱することな
くその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。した
がって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。

また、本発明の一態様は、撮像装置の他、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）タグ
、表示装置、集積回路を含むあらゆる装置が、その範疇に含まれる。また、表示装置には
、液晶表示装置、有機発光素子に代表される発光素子を各画素に備えた発光装置、電子ペ
ーパー、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、ＰＤＰ（
Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ
Ｄｉｓｐｌａｙ）など、集積回路を有する表示装置が、その範疇に含まれる。

なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間
でも共通して用いることがある。

また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合
は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合
と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。
したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、
図または文章に示された接続関係以外のものも、図または文章に記載されているものとす
る。

ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層
、など）であるとする。

ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であ
り、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量
素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに
、ＸとＹとが、接続されている場合である。

ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが
可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイ
ッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか
流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択し
て切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、Ｘと
Ｙとが直接的に接続されている場合を含むものとする。

ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能
とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変
換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電
源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）
、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る
回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成
回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能であ
る。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号
がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹ
とが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹ
とが電気的に接続されている場合とを含むものとする。

なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹと
が電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで
接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの
間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている
場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）と
が、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示
的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合
と同様な内容が、本明細書等に開示されているものとする。

また、回路図上は独立している構成要素同士が電気的に接続しているように図示されてい
る場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もあ
る。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び
電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電
気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場
合も、その範疇に含める。

（実施の形態１）
本実施の形態では、本発明の一態様に係る半導体装置の構成例について説明する。本発明
の一態様に係る半導体装置においては、回路２０から光データ信号に加えてリセット信号
を読み出し、回路３０において光データ信号とリセット信号の差分を出力することにより
、ノイズの影響が低減された信号を検出することができる。以下、上記構成を有する半導
体装置について説明する。

＜半導体装置１０の構成例＞
図１（Ａ）に、本発明の一態様にかかる半導体装置１０の構成例を示す。半導体装置１０
は、回路２０、回路３０、回路６０、回路７０を有する。

回路２０は、複数の回路２１を有する。回路２１は、照射された光を電気信号（以下、光
データ信号ともいう）に変換して出力する機能を有する。ここでは、回路２０がｎ行ｍ列
（ｎ、ｍは自然数）の回路２１（回路２１［１，１］乃至［ｎ，ｍ］）を有する構成を示
す。回路２１は、半導体装置を撮像装置として用いる場合における画素（光検出回路）と
して機能し、回路２０は、複数の画素を有する画素部として機能する。以下、回路２１に
おいて、外部から照射された光の検出（露光）を行う期間を露光期間ともいう。

また、回路２１は、回路２１がリセットされた状態であるとき、リセット状態に対応する
電気信号（以下、リセット信号ともいう）を出力する機能を有する。ここで、リセット状
態とは、回路２１が所定の状態に設定された状態を指す。例えば、光の照射により電位が
変動する配線が、所定の電位にプリチャージされた状態などを指す。そして、プリチャー
ジされた配線の電位に基づいて出力されたデータがリセット信号となる。以下、回路２１
がリセット状態である期間をリセット期間ともいう。

なお、回路２０に、赤色を呈する光を受光する回路２１、緑色を呈する光を受光する回路
２１、および青色を呈する光を受光する回路２１を設け、それぞれの回路２１により光デ
ータ信号を生成し、当該光データ信号を合成することにより、フルカラーの画像信号のデ
ータを生成することもできる。また、これらの回路２１に加え、シアン、マゼンタ、イエ
ローの一つ又は複数の色を呈する光を受光する回路２１を設けてもよい。シアン、マゼン
タ、イエローの一つ又は複数の色を呈する光を受光する回路２１を設けることにより、生
成される画像信号に基づく画像において、再現可能な色の種類を増やすことができる。例
えば、回路２１に、特定の色を呈する光を透過する着色層を設け、該着色層を介して回路
２１に光を入射させることにより、特定の色を呈する光の光量に応じた光データ信号を生
成することができる。また、回路２１において検出する光は、可視光であっても不可視光
であってもよい。

なお、回路２１に冷却手段を設けてもよい。冷却手段を設けることにより、熱によるノイ
ズの発生を抑制することができる。

回路３０は、配線を介して回路２１と接続されており、回路２１から出力されたデータが
入力される。具体的には、回路２１において生成された光データ信号やリセット信号が回
路３０に入力される。

ここで、回路３０は、入力された複数の信号の差分を算出する機能を有する。具体的には
、回路３０は、光データ信号とリセット信号の差分を算出し、外部に出力する機能を有す
る。

図１（Ｂ）に、回路３０の具体的な構成の一例を示す。回路３０は、回路４０および回路
５０を有する。

回路４０は、回路２０から回路５０への信号の出力を制御する機能を有する。例えば、回
路４０は、回路２０および回路５０と接続された配線に、所定の電位を供給する機能を有
する。これにより、回路２１において生成された信号を回路５０に出力する際、出力に用
いる配線の電位をリセットすることができ、信号の出力を正確に行うことができる。なお
、ここでは回路４０が複数の回路４１（回路４１［１］乃至［ｍ］）を有し、回路４１が
列毎に配置されている例を示す。回路４１は、回路２１および回路５１と接続された配線
に所定の電位を供給する機能を有する。または、回路４１は定電流源として動作させるこ
ともできる。

回路５０は、回路２０から入力された光データ信号とリセット信号の差分を算出する機能
を有する。ここでは、回路５０が複数の回路５１（回路５１［１］乃至［ｍ］）を有し、
回路５１が列毎に配置されている例を示す。回路５１は、回路２１から入力された光デー
タ信号とリセット信号の差分を算出する機能を有し、回路５１において算出された差分は
回路３０の外部に出力される。

回路２０から回路３０に入力される光データ信号には、回路２１に含まれる素子の特性の
ばらつきや、配線抵抗などに起因するノイズが含まれる。ここで、本発明の一態様におい
ては、回路２１から光データ信号に加えてリセット信号を読み出し、光データ信号とリセ
ット信号の差分を出力する。リセット信号は、光データ信号と同様に回路２１において生
成・出力されるため、光データ信号と同様のノイズを含む。そのため、回路３０において
光データ信号とリセット信号の差分を算出することにより、ノイズの影響が低減された信
号を検出することができる。よって、信頼性の高い半導体装置を提供することができる。

回路６０および回路７０は、回路２１［１，１］乃至［ｎ，ｍ］のうち、特定の回路２１
を選択する機能を有する駆動回路である。具体的には、回路６０は、光データ信号を出力
する特定の行の回路２１を選択する機能を有する。また、回路７０は、リセット信号を出
力する特定の行の回路２１を選択する機能を有する。回路２１から回路３０への光データ
信号の出力は回路６０によって制御され、リセット信号の出力は回路６０および回路７０
によって制御される。回路６０および回路７０はそれぞれ、配線を介して回路２１と接続
されている。

なお、図１（Ａ）においては、回路６０と回路７０が分離して設けられた構成を例示する
が、回路６０の機能と回路７０の機能を備えた１つの駆動回路を半導体装置１０に設ける
こともできる。

次に、半導体装置１０の具体的な回路構成について説明する。図２に、回路２１、回路４
１、回路５１の回路構成の一例を示す。なお、ここではトランジスタが全てｎチャネル型
トランジスタである例を示すが、トランジスタ１０２乃至１０５、１１１、１２２、１２
３は、それぞれｎチャネル型トランジスタであってもｐチャネル型トランジスタであって
もよい。

＜回路２１の構成例＞
まず、回路２１の構成について説明する。

図２に示す回路２１は、光電変換素子１０１、トランジスタ１０２、１０３、１０４、１
０５、容量１０６を有する。光電変換素子１０１の第１の端子は配線２０１と接続され、
第２の端子はトランジスタ１０２のソースまたはドレインの一方と接続されている。トラ
ンジスタ１０２のゲートは配線２０２と接続され、ソースまたはドレインの他方はトラン
ジスタ１０４のゲートと接続されている。トランジスタ１０３のゲートは配線２０３と接
続され、ソースまたはドレインの一方はトランジスタ１０４のゲートと接続され、ソース
またはドレインの他方は配線２１２と接続されている。トランジスタ１０４のソースまた
はドレインの一方は配線２１３と接続され、ソースまたはドレインの他方はトランジスタ
１０５のソースまたはドレインの一方と接続されている。トランジスタ１０５のゲートは
配線２０４と接続され、ソースまたはドレインの他方は配線２１１と接続されている。容
量１０６の一方の電極はトランジスタ１０４のゲートと接続され、他方の電極は配線２１
４と接続されている。ここで、光電変換素子１０１の第２の端子とトランジスタ１０２の
ソースまたはドレインの一方と接続されたノードをノードＮ１とする。また、トランジス
タ１０２のソースまたはドレインの他方、トランジスタ１０３のソースまたはドレインの
一方、トランジスタ１０４のゲート、および容量１０６の一方の電極と接続されたノード
をノードＮ２とする。また、トランジスタ１０５のソースまたはドレインの他方と接続さ
れたノードをノードＮ３とする。なお、トランジスタ１０４のゲート容量が十分大きい場
合は、容量１０６および配線２１４を省略することができる。

なお、本明細書等において、トランジスタのソースとは、活性層として機能する半導体の
一部であるソース領域、或いは上記半導体に接続されたソース電極を意味する。同様に、
トランジスタのドレインとは、上記半導体の一部であるドレイン領域、或いは上記半導体
に接続されたドレイン電極を意味する。また、ゲートはゲート電極を意味する。

また、トランジスタが有するソースとドレインは、トランジスタの導電型及び各端子に与
えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トラン
ジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子が
ドレインと呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる端子
がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書では、便
宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を
説明する場合があるが、実際には上記電位の関係に従ってソースとドレインの呼び方が入
れ替わる。

配線２０１、２１２、２１３、２１４は、所定の電位が供給される配線であり、電源線と
しての機能を有する。配線２０１、２１２、２１３、２１４に供給される電位はそれぞれ
、高電源電位であっても低電源電位（接地電位など）であってもよい。また、上記配線の
うち、供給される電位が同レベルである配線は、互いに接続されていてもよく、また同一
の配線としてもよい。例えば、配線２０１と配線２１４は接続されていてもよく、配線２
０１と配線２１４が同一の配線であってもよい。ここでは一例として、配線２０１、２１
４がローレベル、配線２１２、２１３がハイレベルである場合について説明する。

光電変換素子１０１は、照射された光を電気信号に変換する機能を有する。光電変換素子
１０１として、例えば、ＰＮ型またはＰＩＮ型のフォトダイオード、フォトトランジスタ
など、入射される光量に応じて光電流を得ることができる素子を用いることができる。こ
こでは、光電変換素子１０１としてフォトダイオードを用いた場合の構成を示す。フォト
ダイオードのアノードは配線２０１と接続され、カソードはトランジスタ１０２のソース
またはドレインの一方と接続されている。

トランジスタ１０２は、配線２０２の電位により導通／非導通が制御される。トランジス
タ１０２が導通状態である場合、光電変換素子１０１から出力された電気信号がノードＮ
２に供給される。従って、ノードＮ２の電位は、光電変換素子１０１に照射された光の光
量によって決定される。トランジスタ１０２が導通状態である期間が、露光期間に対応す
る。

トランジスタ１０３は、配線２０３の電位により導通／非導通が制御される。トランジス
タ１０３が導通状態となると、ノードＮ２の電位が配線２１２と同レベルの電位にリセッ
トされる。配線２０３にハイレベルの電位が供給されている期間が、リセット期間に対応
する。なお、配線２０３は回路７０と接続されており、配線２０３の電位は回路７０によ
って制御される。

トランジスタ１０４は、ノードＮ２の電位により導通／非導通が制御される。より具体的
には、ノードＮ２の電位に応じて、トランジスタ１０４のソースとドレイン間の抵抗値が
変化する。従って、ノードＮ２の電位により、配線２１３からトランジスタ１０４を介し
てノードＮ３に供給される電位が決定される。

トランジスタ１０５は、配線２０４の電位により導通／非導通が制御される。トランジス
タ１０５が導通状態である場合、配線２１３からトランジスタ１０４およびトランジスタ
１０５を介してノードＮ３に所定の電位が供給される。ここで、トランジスタ１０４のソ
ースとドレイン間の抵抗値は、ノードＮ２の電位に応じた値となるため、ノードＮ３の電
位はノードＮ２の電位に対応する電位となる。なお、配線２０４は回路６０と接続されて
おり、配線２０４の電位は回路６０によって制御される。

具体的には、トランジスタ１０３が非導通状態となり、光電変換素子１０１の第２の端子
の電位がトランジスタ１０２を介してノードＮ２に供給されている場合、ノードＮ３には
、照射された光の光量に応じた電位、すなわち光データ信号が供給される。また、トラン
ジスタ１０３が導通状態となり、配線２１２の電位がトランジスタ１０３を介してノード
Ｎ２に供給されている場合、ノードＮ３には、リセット状態に対応する電位、すなわちリ
セット信号が供給される。

なお、回路２１の構成は図２に示すものに限られない。図３に、回路２１の別の構成例を
示す。

図３（Ａ）に示す回路２１は、トランジスタ１０５がトランジスタ１０４と配線２１３の
間に設けられている点において、図２の構成と異なる。トランジスタ１０５のゲートは配
線２０４と接続され、ソースまたはドレインの一方はトランジスタ１０４のソースまたは
ドレインの一方と接続され、ソースまたはドレインの他方は配線２１３と接続されている
。このような構成とすることにより、トランジスタ１０５が非導通状態である期間におい
て、配線２１３の電位の変動によるトランジスタ１０４のゲートの電位の変動を抑制する
ことができ、ノイズの影響を低減することができる。

図３（Ｂ）に示す回路２１は、トランジスタ１０４と配線２１３の間にトランジスタ１０
７が設けられている点において、図２の構成と異なる。トランジスタ１０７のゲートは配
線２０４と接続され、ソースまたはドレインの一方はトランジスタ１０４のソースまたは
ドレインの一方と接続され、ソースまたはドレインの他方は配線２１３と接続されている
。このような構成とすることにより、トランジスタ１０５およびトランジスタ１０７が非
導通状態である期間において、配線２１１および配線２１３の電位の変動によるトランジ
スタ１０４のゲートの電位の変動を抑制することができ、ノイズの影響をさらに低減する
ことができる。

なお、図３（Ｂ）においては、トランジスタ１０５のゲートとトランジスタ１０７のゲー
トが同一の配線と接続されているが、別々の配線に接続されていてもよい。図３（Ｃ）に
、トランジスタ１０５のゲートが配線２０４ａと接続され、トランジスタ１０７のゲート
が配線２０４ｂと接続されている構成を示す。このような構成とすることにより、トラン
ジスタ１０５とトランジスタ１０７の導通／非導通を独立して制御することができる。

図３（Ｄ）に示す回路２１は、光電変換素子１０８およびトランジスタ１０９を有する点
において、図２の構成と異なる。光電変換素子１０８の第１の端子は配線２０１と接続さ
れ、第２の端子はトランジスタ１０９のソースまたはドレインの一方と接続されている。
トランジスタ１０９のゲートは配線２０２ｂと接続され、ソースまたはドレインの他方は
トランジスタ１０４のゲートと接続されている。また、トランジスタ１０２のゲートは配
線２０２ａと接続されている。

トランジスタ１０２のゲートとトランジスタ１０９のゲートは別々の配線に接続されてお
り、光電変換素子１０１における露光と光電変換素子１０８における露光はそれぞれ独立
して制御される。このような構成とすることにより、１つの画素において２つの光電変換
素子を用いて露光を行うことができる。なお、回路２１に設けられる光電変換素子の個数
は特に限定されず、３つ以上であってもよい。また、図３（Ｄ）の回路２１には、図３（
Ａ）乃至（Ｃ）の構成を適用することができる。

以上のように、回路２１においては、光データ信号およびリセット信号をノードＮ３に出
力することができる。そして、ノードＮ３に出力された光データ信号およびリセット信号
は、回路５１に供給される。

＜回路４１の構成例＞
次に、回路４１の構成について説明する。

図２に示す回路４１は、トランジスタ１１１を有する。トランジスタ１１１のゲートは配
線２０５と接続され、ソースまたはドレインの一方は配線２０６と接続され、ソースまた
はドレインの他方は配線２１１と接続されている。

トランジスタ１１１は、配線２０５の電位により導通／非導通が制御される。トランジス
タ１１１が導通状態となると、配線２０６の電位が配線２１１に供給される。なお、ここ
では一例として、配線２１３の電位をハイレベルとし、配線２０６の電位をローレベルと
する。まず、トランジスタ１１１を導通状態とし、その後、トランジスタ１１１を非導通
状態とすることで、ノードＮ３を配線２０６の電位にリセットする。その後、トランジス
タ１０５を導通状態とすることで、ノードＮ２の電位に対応する電位がノードＮ３に出力
される。ここで、トランジスタ１０４はソースフォロワであるため、ノードＮ２の電位か
らトランジスタ１０４の閾値分低下した電位がノードＮ３に出力される。

なお、配線２０５に一定電位を供給し続けた場合、トランジスタ１１１は電流源として機
能し、トランジスタ１１１のソースとドレイン間の抵抗とトランジスタ１０５のソースと
ドレイン間の抵抗の合成抵抗を抵抗分割した電位がノードＮ３に出力される。

＜回路５１の構成例＞
次に、回路５１の構成について説明する。

図２に示す回路５１は、容量１２１、トランジスタ１２２、トランジスタ１２３、容量１
２４を有する。容量１２１の一方の電極は配線２１１と接続され、他方の電極はトランジ
スタ１２２のソースまたはドレインの一方、およびトランジスタ１２３のソースまたはド
レインの一方と接続されている。トランジスタ１２２のゲートは配線２０９と接続され、
ソースまたはドレインの他方は配線２０７と接続されている。トランジスタ１２３のゲー
トは配線２１０と接続され、ソースまたはドレインの他方は容量１２４の一方の電極と接
続されている。容量１２４の他方の電極は配線２０８と接続されている。なお、容量１２
１の他方の電極、トランジスタ１２２のソースまたはドレインの一方、およびトランジス
タ１２３のソースまたはドレインの一方と接続されたノードをノードＮ４とする。また、
トランジスタ１２３のソースまたはドレインの他方、および容量１２４の一方の電極は、
配線２１５と接続されている。なお、配線２１５は、回路５１において算出した差分を外
部に供給する配線である。

トランジスタ１２２は、配線２０９の電位により導通／非導通が制御される。トランジス
タ１２２が導通状態となると、配線２０７の電位がノードＮ４に供給される。また、トラ
ンジスタ１２３は、配線２１０の電位により導通／非導通が制御される。トランジスタ１
２３が導通状態となると、ノードＮ４の電位が配線２１５に供給される。なお、配線２１
５は他の回路と接続されている。また、容量１２４は、配線２１５の電位を保持する機能
を有する。

ノードＮ３に光データ信号を出力する際には、トランジスタ１２２およびトランジスタ１
２３を導通状態とする。従って、ノードＮ４及び配線２１５の電位は配線２０７の電位と
同レベルとなる。

その後、トランジスタ１２２を非導通状態とする。そして、トランジスタ１０３を導通状
態とし、ノードＮ２の電位を配線２１２と同レベルの電位にリセットすることにより、ノ
ードＮ３にリセット信号を出力する。この時、ノードＮ４は浮遊状態であるため、ノード
Ｎ４の電位はノードＮ３の電位の変動に応じて変化する。具体的には、先にノードＮ３に
出力された光データ信号と、後にノードＮ３に出力されたリセット信号の電位の差分だけ
、容量１２１によりノードＮ４の電位が変化する。そして、この差分だけ変化した電位が
配線２１５を介して外部の回路に出力される。このように、回路５１は、光データ信号と
リセット信号の電位の差分を算出し、ノイズの影響が低減された信号を出力することがで
きる。すなわち、回路５１は、ＣＤＳ回路として用いることができる。

なお、図２、３に示す各トランジスタ（トランジスタ１０２乃至１０５、１０７、１０９
、１１１、１２２、１２３）に用いる材料等は特に限定されないが、これらのトランジス
タには特に、チャネル形成領域に酸化物半導体を有するトランジスタ（以下、ＯＳトラン
ジスタともいう）を用いることが好ましい。

酸化物半導体はシリコンなどの他の半導体よりもバンドギャップが広く、真性キャリア密
度が低いため、ＯＳトランジスタのオフ電流は極めて小さい。従って、ＯＳトランジスタ
を用いることにより、長期間にわたって所定のデータを保持することが可能な半導体装置
を構成することができる。また、消費電力の低減が可能な半導体装置を構成することがで
きる。

例えば、トランジスタ１０２をＯＳトランジスタとした場合、トランジスタ１０２が非導
通である期間において、ノードＮ２とノードＮ１間の電荷の移動によるノードＮ２の電位
の変動を抑制することができる。よって、ノードＮ２に蓄積された電荷を極めて長期間に
わたって保持することができる。

また、トランジスタ１０３をＯＳトランジスタとした場合、トランジスタ１０３が非導通
である期間において、ノードＮ２と配線２１２間の電荷の移動によるノードＮ２の電位の
変動を抑制することができる。よって、ノードＮ２に蓄積された電荷を極めて長期間にわ
たって保持することができる。

また、トランジスタ１２２をＯＳトランジスタとした場合、トランジスタ１２２が非導通
である期間において、ノードＮ４と配線２０７間の電荷の移動によるノードＮ４の電位の
変動を抑制することができる。よって、ノードＮ４に蓄積された電荷を極めて長期間にわ
たって保持することができる。

また、トランジスタ１２３をＯＳトランジスタとした場合、トランジスタ１２３が非導通
である期間において、配線２１５のノイズを効果的に低減することができる。

また、その他のトランジスタもＯＳトランジスタとすると、回路２１、４１、５１の全て
のトランジスタを同一工程で作製することができるため、工程の削減を図ることができる
。

また、オフ電流が極めて小さいＯＳトランジスタを、トランジスタ１０２、１０３に用い
た場合、ノードＮ２の電位が極めて小さい場合においても、ノードＮ２の電位を保持して
光データ信号を正確に出力することができる。従って、回路２１において検出することの
できる光の照度の範囲、すなわちダイナミックレンジを広げることができる。

なお、半導体装置１０を、複数行の回路２１（最大で全ての行の回路２１）において同時
に露光を行い、その後行毎に順次読み出しを行うグローバルシャッター方式で駆動するこ
とにより、歪みのない画像を得ることができる。しかしながら、グローバルシャッター方
式においては、露光から読み出しまでの期間、すなわちノードＮ２に電荷を保持する期間
が回路２１によって異なる。そのため、グローバルシャッター方式を用いる場合は、時間
の経過によるノードＮ２の電位の変動が小さいことが好ましい。ここで、回路２１にＯＳ
トランジスタを用いることにより、ノードＮ２に蓄積された電荷を極めて長期間にわたっ
て保持することができるため、グローバルシャッター方式を用いた場合においても光デー
タ信号を正確に読み出すことができる。

さらに、回路５０は、光データ信号の読み出しを行った後にリセット信号の読み出しを行
い、差分を算出することができる。そのため、複数行の回路２１において同時に露光を行
い、その後行毎に順次読み出しを行う場合であっても、行毎に光データ信号とリセット信
号の差分の算出を行うことができる。

なお、図２、３における各トランジスタはＯＳトランジスタに限定されない。例えば、チ
ャネル形成領域が単結晶半導体を有する基板の一部に形成されるトランジスタとすること
できる。単結晶半導体を有する基板としては、単結晶シリコン基板や単結晶ゲルマニウム
基板などを用いることができる。チャネル形成領域に単結晶半導体を有するトランジスタ
は電流供給能力が高いため、このようなトランジスタを用いて回路２１、回路４１、回路
５１を構成することにより、半導体装置１０の動作速度を向上させることができる。

また、図２、３における各トランジスタは、半導体膜にチャネル形成領域が形成されるト
ランジスタにより構成することができる。例えば、チャネル形成領域に非単結晶半導体を
有するトランジスタによって構成することができる。非単結晶半導体としては、非晶質シ
リコン、微結晶シリコン、多結晶シリコンなどの非単結晶シリコンや、非晶質ゲルマニウ
ム、微結晶ゲルマニウム、多結晶ゲルマニウムなどの非単結晶ゲルマニウムなどを用いる
ことができる。

なお、本明細書において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態
（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、
特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓ
がしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソース
の間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル型の
トランジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよ
りも低いときのドレイン電流を言う場合がある。

トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。従って、トランジスタのオフ
電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在す
ることを言う場合がある。トランジスタのオフ電流は、所定のＶｇｓにおけるオフ状態、
所定の範囲内のＶｇｓにおけるオフ状態、または、十分に低減されたオフ電流が得られる
Ｖｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。

一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖにおけるドレイン
電流が１×１０^－９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０^－１３
Ａであり、Ｖｇｓが－０．５Ｖにおけるドレイン電流が１×１０^－１９Ａであり、Ｖｇｓ
が－０．８Ｖにおけるドレイン電流が１×１０^－２２Ａであるようなｎチャネル型トラン
ジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが－０．５Ｖにおいて、
または、Ｖｇｓが－０．５Ｖ乃至－０．８Ｖの範囲において、１×１０^－１９Ａ以下であ
るから、当該トランジスタのオフ電流は１×１０^－１９Ａ以下である、と言う場合がある
。当該トランジスタのドレイン電流が１×１０^－２２Ａ以下となるＶｇｓが存在するため
、当該トランジスタのオフ電流は１×１０^－２２Ａ以下である、と言う場合がある。

本明細書では、チャネル幅Ｗを有するトランジスタのオフ電流を、チャネル幅Ｗあたりを
流れる電流値で表す場合がある。また、所定のチャネル幅（例えば１μｍ）あたりを流れ
る電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さの次元を持つ単
位（例えば、Ａ／μｍ）で表される場合がある。

トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は
、特に記載がない場合、室温、６０℃、８５℃、９５℃、または１２５℃におけるオフ電
流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証
される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例え
ば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場合がある。トラン
ジスタのオフ電流がＩ以下である、とは、室温、６０℃、８５℃、９５℃、１２５℃、当
該トランジスタが含まれる半導体装置の信頼性が保証される、または、当該トランジスタ
が含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度
）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場
合がある。

トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある。
本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓが０．１Ｖ、０．８Ｖ、１
Ｖ、１．２Ｖ、１．８Ｖ，２．５Ｖ，３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または
２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体
装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等
において使用されるＶｄｓにおけるオフ電流、を表す場合がある。トランジスタのオフ電
流がＩ以下である、とは、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ，２
．５Ｖ，３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含まれ
る半導体装置の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体
装置等において使用されるＶｄｓ、におけるトランジスタのオフ電流がＩ以下となるＶｇ
ｓの値が存在することを指す場合がある。

上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流
は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。

本明細書では、オフ電流と同じ意味で、リーク電流と記載する場合がある。

本明細書において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソー
スとドレインとの間に流れる電流を指す場合がある。

次に、回路６０、回路７０の具体的な構成例について説明する。

＜回路６０の構成例＞
まず、回路６０の構成例について説明する。

図４に示すように、回路６０は、複数のシフトレジスタ３１０（シフトレジスタ３１０［
１］乃至［ｎ／２］）、複数のＮＡＮＤ３２０（ＮＡＮＤ３２０［１］乃至［ｎ／２］）
、複数のＮＯＲ３３０（ＮＯＲ３３０［１］乃至［ｎ］）、複数のバッファ回路３４０（
バッファ回路３４０［１］乃至［ｎ］）を有する。

シフトレジスタ３１０［１］は、端子ｃ１が配線２２１と接続され、端子ｃ２が配線２２
２と接続され、端子ＩＮが配線２２３と接続され、端子ＯＵＴが次行のシフトレジスタ（
シフトレジスタ３１０［２］）の端子ＩＮと接続されている。

また、シフトレジスタ３１０［２］乃至［ｎ／２－１］は、端子ＩＮが前行のシフトレジ
スタ３１０の端子ＯＵＴと接続され、端子ＯＵＴが次行のシフトレジスタ３１０の端子Ｉ
Ｎと接続されている。すなわち、シフトレジスタ３１０［１］、３１０［ｎ／２］以外の
シフトレジスタ３１０［ｉ］（ｉは、１≦ｉ≦ｎ／２を満たす整数）の端子ＩＮはシフト
レジスタ３１０［ｉ－１］の端子ＯＵＴと接続され、端子ＯＵＴはシフトレジスタ３１０
［ｉ＋１］の端子ＩＮと接続されている。

また、シフトレジスタ３１０［ｎ／２］は、端子ＩＮが前行のシフトレジスタ（シフトレ
ジスタ３１０［ｎ／２－１］）の端子ＯＵＴと接続され、端子ＯＵＴがＮＡＮＤ３２０［
ｎ／２］と接続されている。

なお、奇数行のシフトレジスタ３１０の端子ｃ１は配線２２１と接続され、端子ｃ２は配
線２２２と接続されている。また、偶数行のシフトレジスタ３１０の端子ｃ１は配線２２
２と接続され、端子ｃ２は配線２２１と接続されている。

シフトレジスタ３１０［１］乃至［ｎ／２］は、配線２２２に供給されるクロック信号Ｃ
Ｋ１と、配線２２１に供給される反転クロック信号ＣＫＢ１に同期して、配線２２３に供
給されたスタートパルスＳＰ１を次行へ伝達する機能を有する。また、シフトレジスタ３
１０［１］乃至［ｎ／２］からは、それぞれ２行分の配線２０４に供給される信号が出力
され、各配線２０４に供給される信号は、配線２２４の電位および配線２２５の電位によ
り制御される。よって、シフトレジスタ３１０の個数は、配線２０４の本数の１／２とな
る。なお、配線２２４の電位によって奇数行の配線２０４への信号の供給が制御され、配
線２２５の電位によって偶数行の配線２０４への信号の供給が制御される。

ＮＡＮＤ３２０［１］乃至［ｎ／２］は、第１の入力端子が同行のシフトレジスタ３１０
の端子ＩＮと接続され、第２の入力端子が同行のシフトレジスタ３１０の端子ＯＵＴと接
続されている。すなわち、ＮＡＮＤ３２０［ｉ］の第１の入力端子はシフトレジスタ３１
０［ｉ］の端子ＩＮと接続され、第２の入力端子はシフトレジスタ３１０［ｉ］の端子Ｏ
ＵＴと接続されている。ＮＡＮＤ３２０［１］乃至［ｎ／２］は、同行のシフトレジスタ
３１０の端子ＩＮおよび端子ＯＵＴがハイレベルの時、ローレベルの電位を出力する。

ＮＯＲ３３０［１］乃至［ｎ］は、第１の入力端子がＮＡＮＤ３２０の出力端子と接続さ
れ、第２の入力端子が配線２２４または配線２２５と接続されている。具体的には、ＮＯ
Ｒ３３０［ｊ］（ｊは、１≦ｊ≦ｎを満たす奇数）およびＮＯＲ３３０［ｊ＋１］の第１
の入力端子は、ＮＡＮＤ３２０［（ｊ＋１）／２］の出力端子と接続されている。なお、
奇数行のＮＯＲ３３０の第２の端子は配線２２４と接続され、偶数行のＮＯＲ３３０の第
２の端子は配線２２５と接続されている。ＮＯＲ３３０［１］乃至［ｎ］はそれぞれ、第
１の入力端子および第２の入力端子に入力される電位がローレベルのとき、同行のバッフ
ァ回路３４０にハイレベルの電位を出力する。

バッファ回路３４０［１］乃至［ｎ］はそれぞれ、入力端子が同行のＮＯＲ３３０出力端
子と接続され、出力端子が同行の配線２０４と接続されている。すなわち、バッファ回路
３４０［ｊ］の入力端子はＮＯＲ３３０［ｊ］の出力端子と接続され、出力端子は配線２
０４［ｊ］と接続されている。また、バッファ回路３４０［ｊ＋１］の入力端子はＮＯＲ
３３０［ｊ＋１］の出力端子と接続され、出力端子は配線２０４［ｊ＋１］と接続されて
いる。バッファ回路３４０［１］乃至［ｎ］は、ＮＯＲ３３０の出力を増幅して配線２０
４に供給する機能を有する。

このように、回路６０によって配線２０４［１］乃至［ｎ］の電位が制御され、トランジ
スタ１０５（図２参照）の導通／非導通が制御される。

＜回路７０の構成例＞
次に、回路７０の構成例について説明する。

図５に示すように、回路７０は、複数のシフトレジスタ４１０（シフトレジスタ４１０［
１］乃至［ｎ／２］）、複数のＮＡＮＤ４２０（ＮＡＮＤ４２０［１］乃至［ｎ／２］）
、複数のＮＯＲ４３０（ＮＯＲ４３０［１］乃至［ｎ］）、複数のバッファ回路４４０（
バッファ回路４４０［１］乃至［ｎ］）を有する。

シフトレジスタ４１０［１］は、端子ｃ１が配線２３１と接続され、端子ｃ２が配線２３
２と接続され、端子ＩＮが配線２３３と接続され、端子ＯＵＴが次行のシフトレジスタ（
シフトレジスタ４１０［２］）の端子ＩＮと接続されている。

また、シフトレジスタ４１０［２］乃至［ｎ／２－１］は、端子ＩＮが前行のシフトレジ
スタ４１０の端子ＯＵＴと接続され、端子ＯＵＴが次行のシフトレジスタ４１０の端子Ｉ
Ｎと接続されている。すなわち、シフトレジスタ４１０［１］、４１０［ｎ／２］以外の
シフトレジスタ４１０［ｉ］の端子ＩＮはシフトレジスタ４１０［ｉ－１］の端子ＯＵＴ
と接続され、端子ＯＵＴはシフトレジスタ４１０［ｉ＋１］の端子ＩＮと接続されている
。

また、シフトレジスタ４１０［ｎ／２］は、端子ＩＮが前行のシフトレジスタ（シフトレ
ジスタ４１０［ｎ／２－１］）の端子ＯＵＴと接続され、端子ＯＵＴがＮＡＮＤ４２０［
ｎ／２］と接続されている。

なお、奇数行のシフトレジスタ４１０の端子ｃ１は配線２３１と接続され、端子ｃ２は配
線２３２と接続されている。また、偶数行のシフトレジスタ４１０の端子ｃ１は配線２３
２と接続され、端子ｃ２は配線２３１と接続されている。

シフトレジスタ４１０［１］乃至［ｎ／２］は、配線２３２に供給されるクロック信号Ｃ
Ｋ２と、配線２３１に供給される反転クロック信号ＣＫＢ２に同期して、配線２３３に供
給されたスタートパルスＳＰ２を次行へ伝達する機能を有する。また、シフトレジスタ４
１０［１］乃至［ｎ／２］からは、それぞれ２行分の配線２０３に供給される信号が出力
され、各配線２０３に供給される信号は、配線２３４の電位および配線２３５の電位によ
り制御される。よって、シフトレジスタ４１０の個数は、配線２０３の本数の１／２とな
る。なお、配線２３４の電位によって奇数行の配線２０３への信号の供給が制御され、配
線２３５の電位によって偶数行の配線２０３への信号の供給が制御される。

また、シフトレジスタ４１０［１］乃至［ｎ／２］の端子ＲＳは、配線２３６と接続され
ている。配線２３６の電位がハイレベルとなると、シフトレジスタ４１０［１］乃至［ｎ
／２］の出力は強制的にローレベルレベルとなる。

ＮＡＮＤ４２０［１］乃至［ｎ／２］は、第１の入力端子が同行のシフトレジスタ４１０
の端子ＩＮと接続され、第２の入力端子が同行のシフトレジスタ４１０の端子ＯＵＴと接
続されている。すなわち、ＮＡＮＤ４２０［ｉ］の第１の入力端子はシフトレジスタ４１
０［ｉ］の端子ＩＮと接続され、第２の入力端子はシフトレジスタ４１０［ｉ］の端子Ｏ
ＵＴと接続されている。ＮＡＮＤ４２０［１］乃至［ｎ／２］は、同行のシフトレジスタ
４１０の端子ＩＮおよび端子ＯＵＴがハイレベルの時、ローレベルの電位を出力する。

ＮＯＲ４３０［１］乃至［ｎ］は、第１の入力端子がＮＡＮＤ４２０の出力端子と接続さ
れ、第２の入力端子が配線２３４または配線２３５と接続されている。具体的には、ＮＯ
Ｒ４３０［ｊ］およびＮＯＲ４３０［ｊ＋１］の第１の入力端子は、ＮＡＮＤ４２０［（
ｊ＋１）／２］の出力端子と接続されている。なお、奇数行のＮＯＲ４３０の第２の端子
は配線２３４と接続され、偶数行のＮＯＲ４３０の第２の端子は配線２３５と接続されて
いる。ＮＯＲ４３０［１］乃至［ｎ］はそれぞれ、第１の入力端子および第２の入力端子
に入力される電位がローレベルのとき、同行のバッファ回路４４０にハイレベルの電位を
出力する。

バッファ回路４４０［１］乃至［ｎ］はそれぞれ、入力端子が同行のＮＯＲ４３０出力端
子と接続され、出力端子が同行の配線２０３と接続されている。すなわち、バッファ回路
４４０［ｊ］の入力端子はＮＯＲ４３０［ｊ］の出力端子と接続され、出力端子は配線２
０３［ｊ］と接続されている。また、バッファ回路４４０［ｊ＋１］の入力端子はＮＯＲ
４３０［ｊ＋１］の出力端子と接続され、出力端子は配線２０３［ｊ＋１］と接続されて
いる。バッファ回路４４０［１］乃至［ｎ］は、ＮＯＲ４３０の出力を増幅して配線２０
３に供給する機能を有する。

このように、回路７０によって配線２０３［１］乃至［ｎ］の電位が制御され、トランジ
スタ１０３（図２参照）の導通／非導通が制御される。

＜シフトレジスタ３１０の構成例＞
次に、回路６０が有するシフトレジスタ３１０の構成例について説明する。

図６に示すように、シフトレジスタ３１０は、クロックドインバータ５１０、クロックド
インバータ５２０、インバータ５３０を有する。

クロックドインバータ５１０は、トランジスタ５１１乃至５１４を有する。トランジスタ
５１１のゲートは端子ｃ２と接続され、ソースまたはドレインの一方は高電圧電源線ＶＤ
Ｄと接続され、ソースまたはドレインの他方はトランジスタ５１２のソースまたはドレイ
ンの一方と接続されている。トランジスタ５１２のゲートは端子ＩＮと接続され、ソース
またはドレインの他方はトランジスタ５１３のソースまたはドレインの一方と接続されて
いる。トランジスタ５１３のゲートは端子ＩＮと接続され、ソースまたはドレインの他方
はトランジスタ５１４のソースまたはドレインの一方と接続されている。トランジスタ５
１４のゲートは端子ｃ１と接続され、ソースまたはドレインの他方は低電圧電源線ＶＳＳ
と接続されている。なお、端子ｃ１は配線２２１または配線２２２の一方と接続されてお
り、端子ｃ２は配線２２１または配線２２２の他方と接続されている。配線２２２にはク
ロック信号ＣＫ１が供給され、配線２２１には反転クロック信号ＣＫＢ１が供給される。

クロックドインバータ５２０は、トランジスタ５２１乃至５２４を有する。トランジスタ
５２１のゲートは端子ｃ１と接続され、ソースまたはドレインの一方は高電圧電源線ＶＤ
Ｄと接続され、ソースまたはドレインの他方はトランジスタ５２２のソースまたはドレイ
ンの一方と接続されている。トランジスタ５２２のゲートは端子ＯＵＴと接続され、ソー
スまたはドレインの他方はトランジスタ５２３のソースまたはドレインの一方と接続され
ている。トランジスタ５２３のゲートは端子ＯＵＴと接続され、ソースまたはドレインの
他方はトランジスタ５２４のソースまたはドレインの一方と接続されている。トランジス
タ５２４のゲートは端子ｃ２と接続され、ソースまたはドレインの他方は低電圧電源線Ｖ
ＳＳと接続されている。ここで、トランジスタ５２２のソースまたはドレインの他方、お
よびトランジスタ５２３のソースまたはドレインの一方は、トランジスタ５１２のソース
またはドレインの他方、およびトランジスタ５１３のソースまたはドレインの一方と接続
されている。

インバータ５３０は、トランジスタ５３１、５３２を有する。トランジスタ５３１のゲー
トはトランジスタ５１２のソースまたはドレインの他方、およびトランジスタ５１３のソ
ースまたはドレインの一方と接続され、ソースまたはドレインの一方は高電圧電源線ＶＤ
Ｄと接続され、ソースまたはドレインの他方はトランジスタ５３２のソースまたはドレイ
ンの一方と接続されている。トランジスタ５３２のゲートはトランジスタ５１２のソース
またはドレインの他方、およびトランジスタ５１３のソースまたはドレインの一方と接続
され、ソースまたはドレインの他方は低電圧電源線ＶＳＳと接続されている。ここで、ト
ランジスタ５３１のソースまたはドレインの他方、およびトランジスタ５３２のソースま
たはドレインの一方は、端子ＯＵＴと接続されている。

クロックドインバータ５１０およびクロックドインバータ５２０は、入力端子の電位を、
クロック信号ＣＫ１および反転クロック信号ＣＫＢ１に同期して出力する機能を有する。
よって、端子ＩＮに入力された信号は、クロック信号ＣＫ１および反転クロック信号ＣＫ
Ｂ１に同期して、クロックドインバータ５１０およびインバータ５３０に伝達する。そし
て、端子ＯＵＴには端子ＩＮの電位の正論理が出力される。なお、クロックドインバータ
５２０およびインバータ５３０はフリップフロップとしての機能を有し、シフトレジスタ
３１０のデータを保持する機能を有する。

なお、シフトレジスタ３１０が有するトランジスタの材料は特に限定されない。例えば、
ＯＳトランジスタ、チャネル形成領域に単結晶半導体を有するトランジスタ、半導体膜に
チャネル形成領域が形成されるトランジスタなどを用いることができる。

＜シフトレジスタ４１０の構成例＞
次に、回路７０が有するシフトレジスタ４１０の構成例について説明する。

図７に示すように、シフトレジスタ４１０は、クロックドインバータ６１０、クロックド
インバータ６２０、インバータ６３０、トランジスタ６４１を有する。シフトレジスタ４
１０は、トランジスタ６３３およびトランジスタ６４１を有する点において、図６におけ
るシフトレジスタ３１０と異なる。その他の構成および接続関係はシフトレジスタ３１０
と同様であるため、詳細な説明は省略する。

トランジスタ６３３のゲートは配線２３６と接続され、ソースまたはドレインの一方は高
電圧電源線ＶＤＤと接続され、ソースまたはドレインの他方はトランジスタ６３１のソー
スまたはドレインの一方と接続されている。トランジスタ６４１のゲートは配線２３６と
接続され、ソースまたはドレインの一方は低電圧電源線ＶＳＳと接続され、ソースまたは
ドレインの他方は端子ＯＵＴと接続されている。

配線２３６の電位がハイレベルとなると、トランジスタ６４１は導通状態となり、シフト
レジスタ４１０の出力は強制的にローレベルとなる。なお、トランジスタ６４１が導通状
態であるときに、インバータ６３０の出力がハイレベルとなると、インバータ６３０とト
ランジスタ６４１間で貫通電流が流れる場合がある。しかしながら、インバータ６３０が
トランジスタ６３３を有し、配線２３６の電位がハイレベルのときにトランジスタ６３３
が非導通状態となることにより、貫通電流の発生を防止することができる。

なお、シフトレジスタ４１０が有するトランジスタの材料は特に限定されない。例えば、
ＯＳトランジスタ、チャネル形成領域に単結晶半導体を有するトランジスタ、半導体膜に
チャネル形成領域が形成されるトランジスタなどを用いることができる。

＜動作＞
次に、半導体装置１０の動作の一例について説明する。

図８に、回路６０（図４参照）、回路７０（図５参照）、回路２１、４１、５１（図２参
照）のタイミングチャートを示す。

なお、ここでは露光直前のリセット動作を「第１のリセット」とよび、差分の算出のため
にリセット信号の生成・読み出しを行う際のリセット動作を「第２のリセット」とよぶ。
また、図８において、期間Ｔａは、回路２１の第１のリセットおよび露光を行う期間であ
り、期間Ｔｂは、光データ信号およびリセット信号の読み出しを行う期間である。また、
回路２１［１，１］におけるノードＮ１、Ｎ２、Ｎ３をそれぞれＮ１［１］、Ｎ２［１］
、Ｎ３［１］と表記し、回路２１［２，１］におけるノードＮ１、Ｎ２、Ｎ３をそれぞれ
Ｎ１［２］、Ｎ２［２］、Ｎ３［２］と表記する。

なお、ここでは特に回路２１［１，１］、回路２１［２，１］の動作の例を示すが、回路
２１［１，２］乃至［１，ｍ］は回路２１［１，１］と同様に動作させることができ、回
路２１［２，２］乃至［２，ｍ］は回路２１［２，１］と同様に動作させることができる
。

まず、期間Ｔ１乃至Ｔ３における第１のリセットおよび露光について説明する。

まず、期間Ｔ１において、配線２０３［１］の電位がハイレベルとなり、回路２１［１，
１］におけるトランジスタ１０３が導通状態となる。また、配線２０３［２］の電位がハ
イレベルとなり、回路２１［２，１］におけるトランジスタ１０３が導通状態となる。ま
た、配線２０３［１］および配線２０３［２］の電位がハイレベルであるときに、配線２
０２の電位がハイレベルとなることにより、トランジスタ１０２が導通状態となり、ノー
ドＮ１［１］およびノードＮ１［２］の電位が配線２１２と同レベルの電位（ここではハ
イレベル）にリセットされる。

なお、期間Ｔ１の直前の期間において、ノードＮ１［１］およびノードＮ１［２］の電位
は低下していると、トランジスタ１０２を導通させた直後、ノードＮ２［１］およびノー
ドＮ２［２］の電位も急激に低下することが懸念される。しかしながら、期間Ｔ１におい
て、トランジスタ１０２を導通させる前に配線２０３の電位をハイレベルとしてトランジ
スタ１０３を導通状態とした場合、ノードＮ１およびノードＮ２の電位をハイレベルにリ
セットし、急激な電位の低下を防止することができる。また、ノードＮ１の寄生容量に対
して、容量１０６を大きくすることも、ノードＮ２の電位の急激な低下を抑制する上で効
果的である。

次に、期間Ｔ２において、配線２３６の電位がハイレベルとなることにより、回路７０の
動作が強制的に終了し、配線２０３［１］および配線２０３［２］の電位はローレベルと
なる。そのため、トランジスタ１０３が非導通状態となり、ノードＮ２［１］およびノー
ドＮ２［２］の電位が、光電変換素子１０１に照射される光の光量によって低下する。よ
って、回路２１において露光を行うことができる。ここでは、ノードＮ２［１］の電位の
減少よりもノードＮ２［２］の電位の減少の方が大きい場合を示す。

次に、期間Ｔ３において、配線２０２の電位がローレベルとなり、トランジスタ１０２が
非導通状態となる。これにより、ノードＮ２［１］およびノードＮ２［２］の電位が保持
される。すなわち、露光期間が終了する。

以上の動作により、回路２１において第１のリセットおよび露光が行われる。

次に、期間Ｔ４乃至Ｔ８における光データ信号およびリセット信号の読み出しについて説
明する。

まず、期間Ｔ４において、配線２０５の電位がハイレベルとなることにより、トランジス
タ１１１が導通状態となり、ノードＮ３［１］およびノードＮ３［２］の電位が配線２０
６と同レベルの電位（ここではローレベル）となる。なお、ここでは配線２０６の電位を
ローレベル、配線２１３の電位をハイレベルとしている。

また、配線２２３の電位をハイレベルとすることにより、回路６０においてシフトレジス
タ３１０が動作を開始する。また、配線２３３の電位をハイレベルとすることにより、回
路７０においてシフトレジスタ４１０が動作を開始する。

次に、期間Ｔ５において、配線２２４の電位がローレベルとなることにより、配線２０４
［１］の電位がハイレベルとなり、回路２１［１，１］においてトランジスタ１０５が導
通状態となる。そして、ノードＮ３［１］の電位が、露光後のノードＮ２［１］の電位（
撮像データ）に応じた電位となる。このときのノードＮ３［１］の電位が回路２１［１，
１］の光データ信号となり、回路５１に出力される。なお、このとき配線２０９の電位は
ハイレベルであり、トランジスタ１２２は導通状態であり、また、配線２１０の電位はハ
イレベルであり、トランジスタ１２３は導通状態であるため、ノードＮ４及び配線２１５
の電位は変化しない。

次に、期間Ｔ６において、配線２３４の電位がローレベルとなることにより、配線２０３
［１］の電位がハイレベルとなり、回路２１［１，１］においてトランジスタ１０３が導
通状態となる。これにより、ノードＮ２［１］の電位がハイレベルにリセットされ、第２
のリセットが行われる。そして、ノードＮ３［１］の電位が、リセットされたノードＮ２
［１］の電位に応じた電位となる。このときのノードＮ３［１］の電位が回路２１［１，
１］のリセット信号となり、回路５１に出力される。

また、期間Ｔ６において、配線２０９の電位はローレベルであり、トランジスタ１２２は
非導通状態であるため、ノードＮ４の電位は浮遊状態となる。そして、ノードＮ３［１］
にリセット信号が出力されて電位が増加すると、容量１２１を介してノードＮ４の電位も
増加する。このノードＮ４の電位は、トランジスタ１２３を介して配線２１５に供給され
る。このように、配線２１５の電位を読み取ることにより、期間Ｔ５において読み出され
た光データ信号と、期間Ｔ６において読み出されたリセット信号との差分に対応する電位
を出力することができる。

次に、期間Ｔ７において、配線２２５の電位がローレベルとなることにより、配線２０４
［２］の電位がハイレベルとなり、回路２１［２，１］においてトランジスタ１０５が導
通状態となる。そして、ノードＮ３［２］の電位が、露光後のノードＮ２［２］の電位（
撮像データ）に応じた電位となる。このときのノードＮ３［２］の電位が回路２１［２，
１］の光データ信号となり、回路５１に出力される。なお、このとき配線２０９の電位は
ハイレベルであり、トランジスタ１２２は導通状態であり、また、配線２１０の電位はハ
イレベルであり、トランジスタ１２３は導通状態であるため、ノードＮ４及び配線２１５
の電位は変化しない。

次に、期間Ｔ８において、配線２３５の電位がローレベルとなることにより、配線２０３
［２］の電位がハイレベルとなり、回路２１［２，１］においてトランジスタ１０３が導
通状態となる。これにより、ノードＮ２［２］の電位がハイレベルにリセットされ、第２
のリセットが行われる。そして、ノードＮ３［２］の電位が、リセットされたノードＮ２
［１］の電位に応じた電位となる。このときのノードＮ３［２］の電位が回路２１［２，
１］のリセット信号となり、回路５１に出力される。

また、期間Ｔ８において、配線２０９の電位はローレベルであり、トランジスタ１２２は
非導通状態であるため、ノードＮ４の電位は浮遊状態となる。そして、ノードＮ３［２］
にリセット信号が出力されて電位が増加すると、容量１２１を介して、ノードＮ４の電位
は増加する。このノードＮ４の電位は、トランジスタ１２３を介して配線２１５に供給さ
れる。

同様の動作により、３行目以降の回路２１（回路２１［３，１］乃至［ｎ，ｍ］）につい
ても、光データ信号およびリセット信号の読み出しと、差分の算出が行われる。

全ての回路２１おいて読み出し動作が終わった後、次のフレームの期間Ｔ２において、配
線２３６の電位をハイレベルとすることにより、回路７０におけるシフトレジスタ４１０
の動作を強制的に停止させ、配線２０３［１］および配線２０３［２］の電位をローレベ
ルとすることができる。

なお、上記の動作においては、１フレームを４６クロック、そのうち画素における第１の
リセット及び露光期間を６クロックとすることができる。従って、例えば回路６０および
回路７０のクロック周波数を２．７６ｋＨｚとし、回路６０および回路７０は１／４クロ
ックで１行分の選択信号を出力した場合、フレームレートを６０ｆｐｓとすることができ
る。ただし、クロック数は１フレーム内に収まるよう自由に設定することができる。例え
ば、第１のリセット及び露光期間を３クロックに短くした場合、１フレームは４３クロッ
クとなる。この場合、各行の読み出し期間は増加する。

以上のように、本発明の一態様においては、光データ信号とリセット信号の差分の算出を
行うことができる。よって、光データ信号にノイズが含まれる場合であっても、ノイズの
影響が低減された信号を検出することができ、信頼性の高い半導体装置を提供することが
できる。

また、本発明の一態様においては、ＯＳトランジスタによって回路を構成することにより
、露光によって得られた電荷のリークを防止することができる。よって、露光データの長
期間にわたる保持、および検出する光のダイナミックレンジの拡大が可能となる。また、
グローバルシャッター方式で撮像を行う場合においても正確な画像信号のデータを得るこ
とができる。

また、本発明の一態様においては、光データ信号、リセット信号の順で行毎に読み出しを
行うことができる。そのため、複数行の画素において同時に露光を行い、その後行毎に順
次読み出しを行う場合であっても、行毎に光データ信号とリセット信号の差分の算出を行
うことができる。

なお、本実施の形態は他の実施の形態の記載と適宜組み合わせることができる。よって、
本実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の
内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる
内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うこと
ができる。なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な
図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
また、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、
その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数
の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより
、さらに多くの図を構成させることができる。これは、以下の実施の形態においても同様
である。

（実施の形態２）
本実施の形態では、本発明の一態様に係る構成および動作の別の一例について説明する。

図９に、図８とは異なる回路７０のタイミングチャートを示す。ここで、配線２３４に入
力される信号の周波数は、図８における信号の周波数の１／２としている。なお、以下に
説明する動作以外は、図８における動作と同様であるため、詳細な説明は省略する。

期間Ｔ１において、配線２３１および配線２３２の電位をハイレベルとする。これにより
、図５、７における端子ｃ１および端子ｃ２にハイレベルの電位が供給され、全てのシフ
トレジスタ４１０の端子ＯＵＴの電位は強制的にハイレベルとなる。また、期間Ｔ１にお
いて、配線２３３の電位をハイレベルとすることで、全てのシフトレジスタ４１０の端子
ＩＮおよび端子ＯＵＴにはハイレベルの電位が供給され、全てのＮＡＮＤ４２０はローレ
ベルの電位を出力する。ここで、配線２３４および配線２３５の電位をローレベルとする
ことで、全てのＮＯＲ４３０の出力及び配線２０３の電位はハイレベルとなる。この期間
において、図８におけるノードＮ１及びノードＮ２の電位はハイレベルにリセットされる
。

また、期間Ｔ２において、配線２３３の電位をローレベル、配線２３６の電位をハイレベ
ルとすることにより、全てのシフトレジスタ４１０の端子ＯＵＴの電位を強制的にローレ
ベルとすることができる。よって、全てのＮＡＮＤ４２０の出力はハイレベルとなるため
、全てのＮＯＲ４３０の出力及び、全ての配線２０３の電位をローレベルとすることがで
きる。

また、期間Ｔ８において、配線２３５の電位がローレベルとなることにより、配線２０３
［２］の電位がハイレベルとなり、回路２１［２，１］においてトランジスタ１０３が導
通状態となる。これにより、ノードＮ２［２］の電位がハイレベルにリセットされ、第２
のリセットが行われる。そして、リセットされたノードＮ２［２］の電位に応じて、ノー
ドＮ３［２］の電位が増加する。これにより、回路２１［２，１］から回路５１にリセッ
ト信号が出力される。

ここで、図８においては、期間Ｔ８における配線２０３［１］の電位は、配線２３４の電
位に同期してハイレベルとなっていたが、図９においては、配線２３４の電位がハイレベ
ルであるため、配線２０３［１］の電位はローレベルを維持する。

また、図８においては、期間Ｔ８以降、配線２３３の電位がハイレベルを維持していたた
め、配線２０３［１］の電位が不要にハイレベルとなる期間が存在していたが、図９にお
いては、期間Ｔ８以降、配線２３３の電位がローレベルであるため、配線２０３［１］の
電位が不要にハイレベルとなることがない。従って、回路７０の消費電力を低減すること
ができる。

また、回路７０が有するシフトレジスタ４１０は、図１０に示すような構成とすることも
できる。図１０に示すシフトレジスタ４１０は、トランジスタ６４２を有する点において
、図７におけるシフトレジスタ４１０と異なる。その他の構成および接続関係は図７にお
けるシフトレジスタ４１０と同様であるため、詳細な説明は省略する。

トランジスタ６４２のゲートは配線２３６＿２と接続され、ソースまたはドレインの一方
は高電圧電源線ＶＤＤと接続され、ソースまたはドレインの他方は端子ＯＵＴと接続され
ている。また、トランジスタ６３３のゲートおよびトランジスタ６４１のゲートは、配線
２３６＿１と接続されている。

トランジスタ６４２は、配線２３６＿２の電位により導通／非導通が制御され、トランジ
スタ６４２が導通状態であるとき、端子ＯＵＴの電位はハイレベルとなる。従って、配線
２３６＿２の電位を制御することにより、シフトレジスタ４１０の出力を強制的にハイレ
ベルとすることができる。

図１０に示すシフトレジスタ４１０を有する回路７０の動作の一例を、図１１のタイミン
グチャートに示す。なお、以下に説明する動作以外は、図９における動作と同様であるた
め、詳細な説明は省略する。

期間Ｔ１において、配線２３６＿２の電位をハイレベルとする。これにより、全てのシフ
トレジスタ４１０の端子ＯＵＴにはハイレベルの電位が供給されるため、シフトレジスタ
４１０の出力は強制的にハイレベルとなる。また、期間Ｔ１において、配線２３３の電位
をハイレベルとすることで、全てのシフトレジスタ４１０の端子ＩＮおよび端子ＯＵＴに
はハイレベルの電位が供給され、全てのＮＡＮＤ４２０はローレベルの電位を出力する。
ここで、配線２３４及び、配線２３５の電位をローレベルとすることで、全てのＮＯＲ４
３０の出力及び配線２０３の電位はハイレベルとなる。この期間において、図８における
ノードＮ１及びノードＮ２の電位はハイレベルにリセットされる。

その後、配線２３３の電位をローレベル、配線２３６＿１の電位をハイレベル、配線２３
６＿２の電位をローレベル、とすることにより、全てのシフトレジスタ４１０の端子ＯＵ
Ｔの電位を強制的にローレベルとすることができる。よって、全てのＮＡＮＤ４２０の出
力はハイレベルとなるため、全てのＮＯＲ４３０の出力及び、全ての配線２０３の電位を
ローレベルとすることができる。

本実施の形態は他の実施の形態の記載と適宜組み合わせることができる。

（実施の形態３）
本実施の形態では、本発明の一態様に係る半導体装置を用いた撮像装置について説明する
。

図１２に、撮像装置７００の構成例を示す。撮像装置７００は、光検出部７１０、データ
処理部７２０を有する。

光検出部７１０は、回路２０、３０、６０、７０、８０、９０を有する。回路２０、３０
、６０、７０としては、実施の形態１、２に記載の回路を用いることができる。

回路８０は、回路３０から入力されたアナログ信号を、デジタル信号に変換する機能を有
する。回路８０は、Ａ／Ｄコンバータなどによって構成することができる。

回路９０は、回路８０から入力されたデジタル信号を読み出す機能を有する駆動回路であ
る。具体的には、回路９０は、回路３０において算出された差分データに対応するデジタ
ル信号を読み出し、外部に出力する機能を有する。

回路９０は、選択回路などを用いて構成することができる。また、選択回路は、トランジ
スタなどを用いて構成することができる。なお、当該トランジスタとしては、ＯＳトラン
ジスタなどを用いることができる。

データ処理部７２０は、回路７２１を有する。回路７２１は、光検出部７１０において生
成された差分データに対応するデジタル信号を用いて、画像データの生成を行う機能を有
する。

なお、回路２０には、画像を表示する機能を有する回路を設けてもよい。これにより、撮
像装置７００をタッチパネルとして機能させることもできる。

次に、図１２に示す撮像装置７００の駆動方法の例を説明する。

まず、回路２１において光データ信号を生成する。このとき、グローバルシャッター方式
を用いて複数の回路２１において撮像を行うことにより、生成される画像の歪みを抑制す
ることができる。回路２１において生成された光データ信号は、回路３０に出力される。

その後、回路２１においてリセット信号を生成する。回路２１において生成されたリセッ
ト信号は、回路３０に出力される。

ここで、回路３０において、回路２１から入力された光データ信号とリセット信号の差分
の算出が行われる。差分の算出は、実施の形態１、２に記載の方法を用いて行うことがで
きる。回路３０において算出された差分は、アナログ信号として回路８０に出力される。

回路３０から出力されたアナログ信号は、回路８０においてデジタル信号に変換され、回
路９０に出力される。そして、回路９０において当該デジタル信号が読み出される。回路
９０によって読み出されたデジタル信号は、回路７２１における処理などに用いられる。

このように、本発明の一態様における撮像装置においては、アナログ信号を用いて差分の
算出を行った後、その差分をデジタル信号に変換する。そのため、デジタル信号に変換す
る際にノイズが増幅されることがなく、ノイズの除去を効果的に行うことができる。よっ
て、撮像した画像の精度を向上させることができる。

本実施の形態は他の実施の形態の記載と適宜組み合わせることができる。

（実施の形態４）
本実施の形態では、半導体装置１０に用いることができる素子の構成例について説明する
。

図１３に、半導体装置１０に用いることができるトランジスタおよび光電変換素子の構成
例を示す。なお、本実施の形態においては、光電変換素子としてフォトダイオードを用い
た例について説明する。

図１３（Ａ）に、トランジスタ８０１、トランジスタ８０２、フォトダイオード８０３の
構成例を示す。トランジスタ８０１は、配線８１９及び導電層８２３を介してトランジス
タ８０２と接続され、トランジスタ８０２は、導電層８３０を介してフォトダイオード８
０３と接続されている。

また、トランジスタ８０２はトランジスタ８０１上に積層され、フォトダイオード８０３
はトランジスタ８０２上に積層されている。このように、半導体装置に含まれるトランジ
スタを積層することにより、半導体装置の面積を縮小することができる。

トランジスタ８０１、トランジスタ８０２はそれぞれ、図２、３、６、７、１０に示すい
ずれかのトランジスタとして用いることができる。例えば、トランジスタ８０１を図２に
おけるトランジスタ１０４として用い、トランジスタ８０２を図２におけるトランジスタ
１０２またはトランジスタ１０３として用い、フォトダイオード８０３を図２における光
電変換素子１０１として用いることができる。ただし、トランジスタ８０１、トランジス
タ８０２、フォトダイオード８０３を適用する対象はこれに限定されない。

まず、トランジスタ８０１について説明する。

トランジスタ８０１は、半導体基板８１０を用いて形成され、半導体基板８１０上の素子
分離層８１１と、半導体基板８１０に形成された不純物領域８１２とを有する。不純物領
域８１２はトランジスタ８０１のソース領域又はドレイン領域としての機能を有し、不純
物領域８１２の間にチャネル領域が形成される。また、トランジスタ８０１は、絶縁層８
１３、導電層８１４を有する。絶縁層８１３はトランジスタ８０１のゲート絶縁層として
の機能を有し、導電層８１４はトランジスタ８０１のゲート電極としての機能を有する。
なお、導電層８１４の側面にはサイドウォール８１５が形成されていてもよい。さらに、
導電層８１４上には、保護層としての機能を有する絶縁層８１６、平坦化膜としての機能
を有する絶縁層８１７を形成することもできる。

半導体基板８１０には、シリコン基板を用いる。なお、基板の材料としては、シリコンだ
けでなく、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウム砒素、アルミ
ニウムガリウム砒素、インジウムリン、窒化ガリウム、有機半導体を用いることもできる
。

素子分離層８１１は、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃ
ｏｎ）法又はＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法等を用い
て形成することができる。

不純物領域８１２は、半導体基板８１０の材料に対して導電性を付与する不純物元素を含
む領域である。半導体基板８１０としてシリコン基板を用いる場合、ｎ型の導電性を付与
する不純物としては、例えば、リンや砒素などがあげられ、ｐ型の導電性を付与する不純
物としては、例えば、ホウ素、アルミニウム、ガリウムなどがあげられる。不純物元素は
、イオン注入法、イオンドーピング法などを用いて半導体基板８１０の所定の領域に添加
することができる。

絶縁層８１３は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコ
ン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリ
ウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タン
タルを一種以上含む絶縁層を用いることができる。また、絶縁層８１３は、上記の材料を
一種以上含む絶縁層を積層して構成してもよい。

導電層８１４は、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウ
ム、ジルコニウム、モリブデン、銀、マンガン、タンタル、及びタングステンなどの導電
膜を用いることができる。また、上記材料の合金や上記材料の導電性窒化物を用いてもよ
い。また、上記材料、上記材料の合金、および上記材料の導電性窒化物から選ばれた複数
の材料の積層であってもよい。

絶縁層８１６は、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコ
ン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニ
ウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む
絶縁層を用いることができる。また、絶縁層８１６は、上記の材料を一種以上含む絶縁層
を積層して構成してもよい。

絶縁層８１７は、アクリル樹脂、エポキシ樹脂、ベンゾシクロブテン樹脂、ポリイミド、
ポリアミドなどの有機材料含む絶縁層を用いることができる。また、絶縁層８１７は、上
記の材料を一種以上含む絶縁層を積層して構成してもよい。

なお、導電層８１４は、導電層８１８を介して配線８１９と接続されている構成とするこ
とができる。

次に、トランジスタ８０２について説明する。

トランジスタ８０２は、絶縁層８２２上の酸化物半導体層８２４と、酸化物半導体層８２
４上の導電層８２５と、導電層８２５上の絶縁層８２６と、絶縁層８２６上の導電層８２
７と、を有する。導電層８２５は、トランジスタ８０２のソース電極またはドレイン電極
としての機能を有する。絶縁層８２６は、トランジスタ８０２のゲート絶縁層としての機
能を有する。導電層８２７は、トランジスタ８０２のゲート電極としての機能を有する。
さらに、導電層８２７上には、保護層としての機能を有する絶縁層８２８、及び平坦化膜
としての機能を有する絶縁層８２９を形成することもできる。

なお、絶縁層８２２の下方に、導電層８２１を形成してもよい。導電層８２１は、トラン
ジスタ８０２のバックゲート電極としての機能を有する。導電層８２１を形成する場合、
配線８１９上に絶縁層８２０を形成し、絶縁層８２０上に導電層８２１を形成することが
できる。また、配線８１９の一部をトランジスタ８０２のバックゲート電極とすることも
できる。バックゲート電極を有するＯＳトランジスタは、図２、３、６、７、１０におけ
るトランジスタに用いることができる。

なお、トランジスタ８０２のように、あるトランジスタＴが、半導体膜を間に挟んで存在
する一対のゲートを有している場合、一方のゲートには信号Ａが、他方のゲートには固定
電位Ｖｂが与えられてもよい。また、一方のゲートには信号Ａが、他方のゲートには信号
Ｂが与えられてもよい。また、一方のゲートには固定電位Ｖａが、他方のゲートには固定
電位Ｖｂが与えられてもよい。

信号Ａは、例えば、導通状態または非導通状態を制御するための信号である。信号Ａは、
電位Ｖ１、または電位Ｖ２（Ｖ１＞Ｖ２とする）の２種類の電位をとるデジタル信号であ
ってもよい。例えば、電位Ｖ１を高電源電位とし、電位Ｖ２を低電源電位とすることがで
きる。信号Ａは、アナログ信号であってもよい。

固定電位Ｖｂは、例えば、トランジスタＴの一方のゲートからみたしきい値電圧ＶｔｈＡ
を制御するための電位である。固定電位Ｖｂは、電位Ｖ１、または電位Ｖ２であってもよ
い。この場合、特別な電位発生回路は不要である。固定電位Ｖｂは、電位Ｖ１、または電
位Ｖ２と異なる電位であってもよい。固定電位Ｖｂを低くすることで、しきい値電圧Ｖｔ
ｈＡを高くできる場合がある。その結果、ゲートーソース間電圧Ｖｇｓが０Ｖのときのド
レイン電流を低減し、トランジスタＴを有する回路のリーク電流を低減できる場合がある
。例えば、固定電位Ｖｂを低電源電位よりも低くしてもよい。固定電位Ｖｂを高くするこ
とで、しきい値電圧ＶｔｈＡを低くできる場合がある。その結果、ゲートーソース間電圧
ＶｇｓがＶＤＤのときのドレイン電流を向上させ、トランジスタＴを有する回路の動作速
度を向上できる場合がある。例えば、固定電位Ｖｂを低電源電位よりも高くしてもよい。

信号Ｂは、例えば、導通状態または非導通状態を制御するための信号である。信号Ｂは、
電位Ｖ３、または電位Ｖ４（Ｖ３＞Ｖ４とする）の２種類の電位をとるデジタル信号であ
ってもよい。例えば、電位Ｖ３を高電源電位とし、電位Ｖ４を低電源電位とすることがで
きる。信号Ｂは、アナログ信号であってもよい。

信号Ａと信号Ｂが共にデジタル信号である場合、信号Ｂは、信号Ａと同じデジタル値を持
つ信号であってもよい。この場合、トランジスタＴのオン電流を向上し、トランジスタＴ
を有する回路の動作速度を向上できる場合がある。このとき、信号Ａにおける電位Ｖ１及
び電位Ｖ２は、信号Ｂにおける電位Ｖ３及び電位Ｖ４と、異なっていても良い。例えば、
信号Ｂが入力されるゲートに対応するゲート絶縁膜が、信号Ａが入力されるゲートに対応
するゲート絶縁膜よりも厚い場合、信号Ｂの電位振幅（Ｖ３－Ｖ４）を、信号Ａの電位振
幅（Ｖ１－Ｖ２）より大きくしても良い。そうすることで、トランジスタＴの導通状態ま
たは非導通状態に対して、信号Ａが与える影響と、信号Ｂが与える影響と、を同程度とす
ることができる場合がある。

信号Ａと信号Ｂが共にデジタル信号である場合、信号Ｂは、信号Ａと異なるデジタル値を
持つ信号であってもよい。この場合、トランジスタＴの制御を信号Ａと信号Ｂによって別
々に行うことができ、より高い機能を実現できる場合がある。例えば、トランジスタＴが
ｎチャネル型である場合、信号Ａが電位Ｖ１であり、かつ、信号Ｂが電位Ｖ３である場合
のみ導通状態となる場合や、信号Ａが電位Ｖ２であり、かつ、信号Ｂが電位Ｖ４である場
合のみ非導通状態となる場合には、一つのトランジスタでＮＡＮＤ回路やＮＯＲ回路等の
機能を実現できる場合がある。また、信号Ｂは、しきい値電圧ＶｔｈＡを制御するための
信号であってもよい。例えば、信号Ｂは、トランジスタＴを有する回路が動作している期
間と、当該回路が動作していない期間と、で電位が異なる信号であっても良い。信号Ｂは
、回路の動作モードに合わせて電位が異なる信号であってもよい。この場合、信号Ｂは信
号Ａほど頻繁には電位が切り替わらない場合がある。

信号Ａと信号Ｂが共にアナログ信号である場合、信号Ｂは、信号Ａと同じ電位のアナログ
信号、信号Ａの電位を定数倍したアナログ信号、または、信号Ａの電位を定数だけ加算も
しくは減算したアナログ信号等であってもよい。この場合、トランジスタＴのオン電流を
向上し、トランジスタＴを有する回路の動作速度を向上できる場合がある。信号Ｂは、信
号Ａと異なるアナログ信号であってもよい。この場合、トランジスタＴの制御を信号Ａと
信号Ｂによって別々に行うことができ、より高い機能を実現できる場合がある。

信号Ａがデジタル信号、信号Ｂがアナログ信号であってもよい。信号Ａがアナログ信号、
信号Ｂがデジタル信号であってもよい。

トランジスタＴの両方のゲートに固定電位を与える場合、トランジスタＴを、抵抗素子と
同等の素子として機能させることができる場合がある。例えば、トランジスタＴがｎチャ
ネル型である場合、固定電位Ｖａまたは固定電位Ｖｂを高く（低く）することで、トラン
ジスタの実効抵抗を低く（高く）することができる場合がある。固定電位Ｖａ及び固定電
位Ｖｂを共に高く（低く）することで、一つのゲートしか有さないトランジスタによって
得られる実効抵抗よりも低い（高い）実効抵抗が得られる場合がある。

絶縁層８２２は、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコ
ン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニ
ウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む
絶縁層を用いることができる。また、絶縁層８２２は、上記の材料を一種以上含む絶縁層
を積層して構成してもよい。なお、絶縁層８２２は、酸化物半導体層８２４に酸素を供給
することができる機能を有することが好ましい。酸化物半導体層８２４中に酸素欠損があ
る場合であっても、絶縁層から供給される酸素によって酸素欠損が修復されるためである
。酸素を供給するための処理としては、例えば、熱処理などがある。

酸化物半導体層８２４は、酸化物半導体を用いることができる。酸化物半導体としては、
酸化インジウム、酸化スズ、酸化ガリウム、酸化亜鉛、Ｉｎ－Ｚｎ酸化物、Ｓｎ－Ｚｎ酸
化物、Ａｌ－Ｚｎ酸化物、Ｚｎ－Ｍｇ酸化物、Ｓｎ－Ｍｇ酸化物、Ｉｎ－Ｍｇ酸化物、Ｉ
ｎ－Ｇａ酸化物、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｉｎ－Ａｌ－Ｚｎ酸化物、Ｉｎ－Ｓｎ－Ｚｎ
酸化物、Ｓｎ－Ｇａ－Ｚｎ酸化物、Ａｌ－Ｇａ－Ｚｎ酸化物、Ｓｎ－Ａｌ－Ｚｎ酸化物、
Ｉｎ－Ｈｆ－Ｚｎ酸化物、Ｉｎ－Ｌａ－Ｚｎ酸化物、Ｉｎ－Ｃｅ－Ｚｎ酸化物、Ｉｎ－Ｐ
ｒ－Ｚｎ酸化物、Ｉｎ－Ｎｄ－Ｚｎ酸化物、Ｉｎ－Ｓｍ－Ｚｎ酸化物、Ｉｎ－Ｅｕ－Ｚｎ
酸化物、Ｉｎ－Ｇｄ－Ｚｎ酸化物、Ｉｎ－Ｔｂ－Ｚｎ酸化物、Ｉｎ－Ｄｙ－Ｚｎ酸化物、
Ｉｎ－Ｈｏ－Ｚｎ酸化物、Ｉｎ－Ｅｒ－Ｚｎ酸化物、Ｉｎ－Ｔｍ－Ｚｎ酸化物、Ｉｎ－Ｙ
ｂ－Ｚｎ酸化物、Ｉｎ－Ｌｕ－Ｚｎ酸化物、Ｉｎ－Ｓｎ－Ｇａ－Ｚｎ酸化物、Ｉｎ－Ｈｆ
－Ｇａ－Ｚｎ酸化物、Ｉｎ－Ａｌ－Ｇａ－Ｚｎ酸化物、Ｉｎ－Ｓｎ－Ａｌ－Ｚｎ酸化物、
Ｉｎ－Ｓｎ－Ｈｆ－Ｚｎ酸化物、Ｉｎ－Ｈｆ－Ａｌ－Ｚｎ酸化物がある。特に、Ｉｎ－Ｇ
ａ－Ｚｎ酸化物が好ましい。

ここで、Ｉｎ－Ｇａ－Ｚｎ酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物と
いう意味である。但し、ＩｎとＧａとＺｎ以外の金属元素が不純物として含まれる場合も
ある。なお、Ｉｎ－Ｇａ－Ｚｎ酸化物で構成した膜をＩＧＺＯ膜とも呼ぶ。

導電層８２５は、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウ
ム、ジルコニウム、モリブデン、銀、マンガン、タンタル、及びタングステンなどの導電
膜を用いることができる。また、上記材料の合金や上記材料の導電性窒化物を用いてもよ
い。また、上記材料、上記材料の合金、および上記材料の導電性窒化物から選ばれた複数
の材料の積層であってもよい。代表的には、特に酸素と結合しやすいチタンや、後のプロ
セス温度が比較的高くできることなどから、融点の高いタングステンを用いることがより
好ましい。また、低抵抗の銅や銅－マンガンなどの合金と上記材料との積層を用いてもよ
い。導電層８２５に酸素と結合しやすい材料を用い、導電層８２５と酸化物半導体層８２
４と接触した場合、酸化物半導体層８２４中に酸素欠損を有する領域が形成される。膜中
に僅かに含まれる水素が当該酸素欠損に拡散することにより当該領域は顕著にｎ型化する
。このｎ型化した当該領域はトランジスタのソース領域又はドレイン領域として機能させ
ることができる。

絶縁層８２６は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコ
ン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリ
ウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タン
タルを一種以上含む絶縁層を用いることができる。また、絶縁層８２６は、上記の材料を
一種以上含む絶縁層を積層して構成してもよい。

導電層８２７は、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウ
ム、ジルコニウム、モリブデン、銀、マンガン、タンタル、及びタングステンなどの導電
膜を用いることができる。また、上記材料の合金や上記材料の導電性窒化物を用いてもよ
い。また、上記材料、上記材料の合金、および上記材料の導電性窒化物から選ばれた複数
の材料の積層であってもよい。

絶縁層８２８は、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコ
ン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニ
ウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む
絶縁膜を用いることができる。また、絶縁層８２８は、上記の材料を一種以上含む絶縁層
を積層して構成してもよい。

絶縁層８２９は、アクリル樹脂、エポキシ樹脂、ベンゾシクロブテン樹脂、ポリイミド、
ポリアミドなどの有機材料を用いることができる。また、絶縁層８２９は、上記の材料を
一種以上含む絶縁層を積層して構成してもよい。

次に、フォトダイオード８０３について説明する。

フォトダイオード８０３は、ｎ型半導体層８３２と、ｉ型半導体層８３３と、ｐ型半導体
層８３４とが順に積層されて形成される。ｉ型半導体層８３３には非晶質シリコンを用い
ることが好ましい。また、ｎ型半導体層８３２及びｐ型半導体層８３４は、導電性を付与
する不純物を含む非晶質シリコン又は微結晶シリコンを用いることができる。非晶質シリ
コンを用いたフォトダイオードは、可視光の波長領域における感度が高いため、好ましい
。なお、ｐ型半導体層８３４が受光面となることで、フォトダイオードの出力電流を高め
ることができる。

カソードとしての機能を有するｎ型半導体層８３２は、トランジスタ８０２の導電層８２
５と、導電層８３０を介して接続されている。また、アノードとしての機能を有するｐ型
半導体層８３４は、配線８３７と接続されている。なお、フォトダイオード８０３は、配
線８３１や導電層８３６を介して他の配線と接続された構成とすることもできる。さらに
、保護膜としての機能を有する絶縁層８３５を形成することもできる。

なお、図１３（Ａ）においては、導電層８１４と導電層８２５が接続されている構造、す
なわちトランジスタ８０１のゲートとトランジスタ８０２のソースまたはドレインの一方
が接続されている構造を示したが、トランジスタ８０１とトランジスタ８０２の接続関係
はこれに限られない。例えば、図１３（Ｂ）に示すように、不純物領域８１２と導電層８
２５が接続されている構造、すなわちトランジスタ８０１のソースまたはドレインの一方
とトランジスタ８０２のソースまたはドレインの一方が接続されている構造とすることも
できる。また、トランジスタ８０１、トランジスタ８０２、フォトダイオード８０３が重
なる領域を有するような構造とすることにより、半導体装置の面積をさらに縮小すること
ができる。

また、ここでは図示しないが、トランジスタ８０１のゲートとトランジスタ８０２のゲー
トが接続された構造や、トランジスタ８０１の不純物領域８１２とトランジスタ８０２の
ゲートが接続された構造とすることもできる。これらの構造は、図２、３、６、７、１０
に示す回路に適宜用いることができる。

また、図１３（Ｃ）に示すように、ＯＳトランジスタを省略し、フォトダイオード８０３
がトランジスタ８０１と接続された構成とすることもできる。このように、ＯＳトランジ
スタを省略することにより、半導体装置の作製工程を削減することができる。

また、図１３においては、フォトダイオード８０３がトランジスタ８０２上に積層された
構造を示したが、フォトダイオード８０３の位置はこれに限られない。例えば、図１４（
Ａ）に示すように、フォトダイオード８０３をトランジスタ８０１とトランジスタ８０２
の間の層に設けることもできる。

また、図１４（Ｂ）に示すように、フォトダイオード８０３をトランジスタ８０２と同一
の層に設けることもできる。この場合、導電層８２５を、トランジスタ８０２のソース電
極またはドレイン電極、およびフォトダイオード８０３の電極として用いることができる
。

また、図１４（Ｃ）に示すように、フォトダイオード８０３をトランジスタ８０１と同一
の層に設けることもできる。この場合、トランジスタ８０１のゲート電極としての機能を
有する導電層８１４と、フォトダイオード８０３の電極としての機能を有する配線８３１
を、同一の材料を用いて同時に作成することができる。

また、半導体基板８１０を用いて複数のトランジスタを形成することもできる。図１５（
Ａ）に、半導体基板８１０を用いてトランジスタ８０４およびトランジスタ８０５を形成
した例を示す。

トランジスタ８０４は、不純物領域８４２と、ゲート絶縁膜としての機能を有する絶縁層
８４３と、ゲート電極としての機能を有する導電層８４４を有する。トランジスタ８０５
は、不純物領域８５２と、ゲート絶縁膜としての機能を有する絶縁層８５３と、ゲート電
極としての機能を有する導電層８５４を有する。トランジスタ８０４およびトランジスタ
８０５の構造や材料はトランジスタ８０１と同様であるため、詳細な説明は省略する。

ここで、不純物領域８４２は、不純物領域８５２とは逆の導電型を付与する不純物元素を
含む。すなわち、トランジスタ８０４はトランジスタ８０５とは逆の極性を有する。また
、図１５（Ａ）に図示するように、不純物領域８４２は、不純物領域８５２と接続された
構成とすることができる。これにより、トランジスタ８０４およびトランジスタ８０５を
用いたＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏ
ｎｄｕｃｔｏｒ）インバータを構成することができる。トランジスタ８０４およびトラン
ジスタ８０５は、例えば図６、７、１０におけるインバータやクロックドインバータなど
に用いることができる。

図１５（Ａ）の構成を用いることにより、半導体基板８１０を用いたトランジスタを用い
て図１、４乃至７、１０に示す回路６０および回路７０を形成し、当該トランジスタ上に
設けられたＯＳトランジスタを用いて、図１乃至３に示す回路２１、４１、５１を形成す
ることができる。すなわち、回路２０および回路３０と、回路６０および回路７０を積層
することができる。これにより、半導体装置の面積の縮小を図ることができる。

また、図１５（Ｂ）に示すように、ＯＳトランジスタであるトランジスタ８０７が半導体
基板８１０を用いて形成されたトランジスタ８０６上に積層された構造において、不純物
領域８６１と導電層８６２が接続されている構成、すなわち、トランジスタ８０６のソー
スまたはドレインの一方とトランジスタ８０７のソースまたはドレインの一方が接続され
た構成とすることもできる。これにより、半導体基板８１０を用いて形成されたトランジ
スタとＯＳトランジスタを用いたＣＭＯＳインバータを構成することができる。

半導体基板８１０を用いて形成されたトランジスタ８０６は、ＯＳトランジスタと比較し
てｐチャネル型トランジスタの作製が容易である。そのため、トランジスタ８０６をｐチ
ャネル型トランジスタとし、トランジスタ８０７をｎチャネル型トランジスタとすること
が好ましい。これにより、半導体基板８１０に極性の異なる２種類のトランジスタを形成
することなくＣＭＯＳインバータを形成することができ、半導体装置の作製工程を削減す
ることができる。

本実施の形態は他の実施の形態の記載と適宜組み合わせることができる。

（実施の形態５）
本実施の形態では、カラーフィルタ等が付加された撮像装置の構成例について説明する。

図１６（Ａ）は、図１３乃至１５等に示す構成にカラーフィルタ等を付加した形態の一例
の断面図であり、３画素分の回路（回路２１ａ、回路２１ｂ、回路２１ｃ）が占める領域
を示している。層１１００に形成されるフォトダイオード８０３上には絶縁層１５００が
形成される。絶縁層１５００は可視光に対して透光性の高い酸化シリコン膜などを用いる
ことができる。また、パッシベーション膜として窒化シリコン膜を積層する構成としても
よい。また、反射防止膜として、酸化ハフニウムなどの誘電体膜を積層する構成としても
よい。

絶縁層１５００上には、遮光層１５１０が形成される。遮光層１５１０は、上部のカラー
フィルタを通る光の混色を防止する作用を有する。遮光層１５１０には、アルミニウム、
タングステンなどの金属層や当該金属層と反射防止膜としての機能を有する誘電体膜を積
層する構成とすることができる。

絶縁層１５００および遮光層１５１０上には平坦化膜として有機樹脂層１５２０が形成さ
れ、回路２１ａ、回路２１ｂおよび回路２１ｃ上においてそれぞれカラーフィルタ１５３
０ａ、カラーフィルタ１５３０ｂおよびカラーフィルタ１５３０ｃが対になるように形成
される。カラーフィルタ１５３０ａ、カラーフィルタ１５３０ｂおよびカラーフィルタ１
５３０ｃには、それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）などの色を割り当てることにより
、カラー画像を得ることができる。

カラーフィルタ１５３０ａ、カラーフィルタ１５３０ｂおよびカラーフィルタ１５３０ｃ
上にはマイクロレンズアレイ１５４０が設けられ、一つのレンズを通る光が直下のカラー
フィルタを通り、フォトダイオードに照射されるようになる。

また、層１４００に接して支持基板１６００が設けられる。支持基板１６００としては、
シリコン基板などの半導体基板、ガラス基板、金属基板、セラミック基板などの硬質基板
を用いることができる。なお、層１４００と支持基板１６００との間には接着層となる無
機絶縁層や有機樹脂層が形成されていてもよい。

上記撮像装置の構成において、カラーフィルタ１５３０ａ、カラーフィルタ１５３０ｂお
よびカラーフィルタ１５３０ｃの代わりに光学変換層１５５０を用いてもよい（図１６（
Ｂ）参照）。光学変換層１５５０を用いることにより、様々な波長領域の光を画像に変換
できる撮像装置とすることができる。

例えば、光学変換層１５５０に可視光線の波長以下の光を遮るフィルタを用いれば、赤外
線撮像装置とすることができる。また、光学変換層１５５０に赤外線の波長以下の光を遮
るフィルタを用いれば、遠赤外線撮像装置とすることができる。また、光学変換層１５５
０に可視光線の波長以上の光を遮るフィルタを用いれば紫外線撮像装置とすることができ
る。

また、光学変換層１５５０にシンチレータを用いれば、医療用のＸ線撮像装置など、放射
線の強弱を可視化した画像を得る撮像装置とすることができる。被写体を透過したＸ線等
の放射線がシンチレータに入射されると、フォトルミネッセンスと呼ばれる現象により可
視光線や紫外光線などの光（蛍光）に変換される。そして、当該光をフォトダイオード８
０３で検知することにより画像データを取得する。

シンチレータは、Ｘ線やガンマ線などの放射線が照射されると、そのエネルギーを吸収し
て可視光や紫外光を発する物質、または当該物質を含む材料からなり、例えば、Ｇｄ_２Ｏ
_２Ｓ：Ｔｂ、Ｇｄ_２Ｏ_２Ｓ：Ｐｒ、Ｇｄ_２Ｏ_２Ｓ：Ｅｕ、ＢａＦＣｌ：Ｅｕ、ＮａＩ、Ｃ
ｓＩ、ＣａＦ_２、ＢａＦ_２、ＣｅＦ_３、ＬｉＦ、ＬｉＩ、ＺｎＯなどの材料や、それらを
樹脂やセラミクスに分散させたものが知られている。

本実施の形態は他の実施の形態の記載と適宜組み合わせることができる。

（実施の形態６）
本実施の形態では、半導体装置１０の別の構成例について説明する。

図１７（Ａ）に、回路２１の構成例を示す。図１７（Ａ）に示す回路２１は、図２に示す
回路２１における光電変換素子１０１として、セレン系半導体を有する素子９００を用い
た構成である。

セレン系半導体を有する素子は、電圧を印加することで１個の入射光子から複数の電子を
取り出すことのできる、アバランシェ増倍という現象を利用して光電変換が可能な素子で
ある。従って、セレン系半導体を有する回路２１では、入射される光量に対する電子の増
幅を大きくすることができ、高感度のセンサとすることができる。

セレン系半導体としては、非晶質性を有するセレン系半導体、あるいは結晶性を有するセ
レン系半導体を用いることができる。結晶性を有するセレン系半導体は、一例として、非
晶質性を有するセレン系半導体を成膜後、熱処理することで得ればよい。なお結晶性を有
するセレン系半導体の結晶粒径を画素ピッチより小さくすることで、画素ごとの特性ばら
つきが低減し、得られる画像の画質が均一になり好ましい。

セレン系半導体の中でも結晶性を有するセレン系半導体は、光吸収係数を広い波長帯域に
わたって有するといった特性を有する。そのため、可視光や、紫外光に加えて、Ｘ線や、
ガンマ線といった幅広い波長帯域の撮像素子として利用することができ、Ｘ線や、ガンマ
線といった短い波長帯域の光を直接電荷に変換できる、所謂直接変換型の素子として用い
ることができる。

図１７（Ｂ）に、素子９００構成例を示す。素子９００は、基板９０１、電極９０２、セ
レン系半導体９０３、電極９０４を有する。電極９０４は、トランジスタ１０２のソース
またはドレインの一方と接続されている。なお、ここでは素子９００が複数のセレン系半
導体９０３、電極９０４を有し、複数の電極９０４それぞれがトランジスタ１０２と接続
されている例を示すが、セレン系半導体９０３、電極９０４の個数は特に限定されず、単
数でも複数でもよい。

基板９０１および電極９０２が設けられる側より、セレン系半導体９０３に向けて光が入
射される。そのため、基板９０１および電極９０２は透光性を有することが好ましい。基
板９０１としては、ガラス基板を用いることができる。また、電極９０２としては、イン
ジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）を用いることができる。

セレン系半導体９０３、およびセレン系半導体９０３に積層して設ける電極９０２は、回
路２１ごとに形状を加工することなく用いることができる。そのため、形状を加工するた
めの工程を削減することができ、作製コストの低減、および作製歩留まりの向上を図るこ
とができる。

なお、セレン系半導体９０３の例としては、カルコパイライト系半導体があげられる。具
体的には、ＣｕＩｎ_１－ｘＧａ_ｘＳｅ_２（０≦ｘ≦１）（ＣＩＧＳと略記）を用いること
ができる。ＣＩＧＳは、蒸着法、スパッタリング法等を用いて形成することができる。

セレン系半導体９０３としてカルコパイライト系半導体を用いた場合、５乃至２０Ｖ程度
の電圧を印加することで、アバランシェ増倍を発現できる。よって、セレン系半導体９０
３に電圧を印加することにより、光の照射によって生じる信号電荷の移動の直進性を高め
ることができる。なおセレン系半導体９０３の膜厚は、１μｍ以下と薄くすることで、印
加する電圧を小さくできる。

なお、セレン系半導体９０３の膜厚が薄い場合、電圧印加時に暗電流が流れるが、上述し
たカルコパイライト系半導体であるＣＩＧＳに暗電流が流れることを防ぐための層（正孔
注入障壁層）を設けることで、暗電流が流れることを抑制できる。図１７（Ｃ）に、図１
７（Ｂ）において正孔注入障壁層９０５を設けた構成を示す。

正孔注入障壁層としては、酸化物半導体を用いればよく、一例としては酸化ガリウムを用
いることができる。正孔注入障壁層の膜厚は、セレン系半導体９０３の膜厚より小さいこ
とが好ましい。

なお、図１７においては、図２の回路２１に素子９００を用いた例を示したが、図３（Ａ
）乃至（Ｄ）に示す回路２１に素子９００を用いることもできる。

以上のように、センサとしてセレン系半導体を用いることで、作製コストの低減、及び作
製歩留まりの向上、画素ごとの特性ばらつき低減することができ、高感度のセンサとする
ことができる。従って、ノイズの削減が可能な本発明の一態様と組み合わせることで、よ
り精度の高い撮像データの取得が可能となる。

本実施の形態は他の実施の形態の記載と適宜組み合わせることができる。

（実施の形態７）
本実施の形態では、ＯＳトランジスタに用いることができる酸化物半導体の構造について
説明する。

なお、本明細書において、「平行」とは、二つの直線が－１０°以上１０°以下の角度で
配置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。また、
「略平行」とは、二つの直線が－３０°以上３０°以下の角度で配置されている状態をい
う。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている
状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」と
は、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。また、本
明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。

以下では、酸化物半導体膜の構造について説明する。

酸化物半導体膜は、例えば、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに分けら
れる。または、酸化物半導体は、例えば、結晶性酸化物半導体と非晶質酸化物半導体とに
分けられる。

なお、非単結晶酸化物半導体としては、ＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ
Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物
半導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。また、結晶性酸化物半導
体としては、単結晶酸化物半導体、ＣＡＡＣ－ＯＳ、多結晶酸化物半導体、微結晶酸化物
半導体などがある。

＜ＣＡＡＣ－ＯＳ＞
ＣＡＡＣ－ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。

透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏ
ｓｃｏｐｅ）によって、ＣＡＡＣ－ＯＳ膜の明視野像および回折パターンの複合解析像（
高分解能ＴＥＭ像ともいう。）を観察することで複数の結晶部を確認することができる。
一方、高分解能ＴＥＭ像によっても明確な結晶部同士の境界、即ち結晶粒界（グレインバ
ウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ－ＯＳ膜は、結
晶粒界に起因する電子移動度の低下が起こりにくいといえる。

試料面と略平行な方向から、ＣＡＡＣ－ＯＳ膜の断面の高分解能ＴＥＭ像を観察すると、
結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、
ＣＡＡＣ－ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した
形状であり、ＣＡＡＣ－ＯＳ膜の被形成面または上面と平行に配列する。

一方、試料面と略垂直な方向から、ＣＡＡＣ－ＯＳ膜の平面の高分解能ＴＥＭ像を観察す
ると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認で
きる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。

ＣＡＡＣ－ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装
置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ－ＯＳ膜
のｏｕｔ－ｏｆ－ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが
現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（００９）面に帰属される
ことから、ＣＡＡＣ－ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略
垂直な方向を向いていることが確認できる。

なお、ＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ－ＯＳ膜のｏｕｔ－ｏｆ－ｐｌａｎｅ法
による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れ
る場合がある。２θが３６°近傍のピークは、ＣＡＡＣ－ＯＳ膜中の一部に、ｃ軸配向性
を有さない結晶が含まれることを示している。ＣＡＡＣ－ＯＳ膜は、２θが３１°近傍に
ピークを示し、２θが３６°近傍にピークを示さないことが好ましい。

ＣＡＡＣ－ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、
シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコ
ンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化
物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる
要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径
（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の
原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純
物は、キャリアトラップやキャリア発生源となる場合がある。

また、ＣＡＡＣ－ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物
半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによって
キャリア発生源となることがある。

不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または
実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜
は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、
当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（
ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純
度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導
体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとな
る。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要す
る時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が
高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定と
なる場合がある。

また、ＣＡＡＣ－ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性
の変動が小さい。

＜微結晶酸化物半導体膜＞
微結晶酸化物半導体膜は、高分解能ＴＥＭ像において、結晶部を確認することのできる領
域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜
に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大き
さであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微
結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ
－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）
膜と呼ぶ。また、ｎｃ－ＯＳ膜は、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確
認できない場合がある。

ｎｃ－ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上
３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳ膜は、異なる
結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。し
たがって、ｎｃ－ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かな
い場合がある。例えば、ｎｃ－ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲ
Ｄ装置を用いて構造解析を行うと、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による解析では、結晶面
を示すピークが検出されない。また、ｎｃ－ＯＳ膜に対し、結晶部よりも大きいプローブ
径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を
行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ－ＯＳ膜に対し
、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子
回折を行うと、スポットが観測される。また、ｎｃ－ＯＳ膜に対しナノビーム電子回折を
行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、
ｎｃ－ＯＳ膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが
観測される場合がある。

ｎｃ－ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。その
ため、ｎｃ－ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、
ｎｃ－ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ－Ｏ
Ｓ膜は、ＣＡＡＣ－ＯＳ膜と比べて欠陥準位密度が高くなる。

＜非晶質酸化物半導体膜＞
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化
物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。

非晶質酸化物半導体膜は、高分解能ＴＥＭ像において結晶部を確認することができない。

非晶質酸化物半導体膜に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ－ｏｆ－ｐ
ｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半
導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半
導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが
観測される。

なお、酸化物半導体膜は、ｎｃ－ＯＳ膜と非晶質酸化物半導体膜との間の物性を示す構造
を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化
物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉ
ｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。

ａ－ｌｉｋｅ ＯＳ膜は、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察され
る場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる
領域と、結晶部を確認することのできない領域と、を有する。ａ－ｌｉｋｅ ＯＳ膜は、
ＴＥＭによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見ら
れる場合がある。一方、良質なｎｃ－ＯＳ膜であれば、ＴＥＭによる観察程度の微量な電
子照射による結晶化はほとんど見られない。

なお、ａ－ｌｉｋｅ ＯＳ膜およびｎｃ－ＯＳ膜の結晶部の大きさの計測は、高分解能Ｔ
ＥＭ像を用いて行うことができる。例えば、ＩｎＧａＺｎＯ_４の結晶は層状構造を有し、
Ｉｎ－Ｏ層の間に、Ｇａ－Ｚｎ－Ｏ層を２層有する。ＩｎＧａＺｎＯ_４の結晶の単位格子
は、Ｉｎ－Ｏ層を３層有し、またＧａ－Ｚｎ－Ｏ層を６層有する、計９層がｃ軸方向に層
状に重なった構造を有する。よって、これらの近接する層同士の間隔は、（００９）面の
格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍ
と求められている。そのため、高分解能ＴＥＭ像における格子縞に着目し、格子縞の間隔
が０．２８ｎｍ以上０．３０ｎｍ以下である箇所においては、それぞれの格子縞がＩｎＧ
ａＺｎＯ_４の結晶のａ－ｂ面に対応する。

また、酸化物半導体膜は、構造ごとに密度が異なる場合がある。例えば、ある酸化物半導
体膜の組成がわかれば、該組成と同じ組成における単結晶の密度と比較することにより、
その酸化物半導体膜の構造を推定することができる。例えば、単結晶の密度に対し、ａ－
ｌｉｋｅ ＯＳ膜の密度は７８．６％以上９２．３％未満となる。また、例えば、単結晶
の密度に対し、ｎｃ－ＯＳ膜の密度およびＣＡＡＣ－ＯＳ膜の密度は９２．３％以上１０
０％未満となる。なお、単結晶の密度に対し密度が７８％未満となる酸化物半導体膜は、
成膜すること自体が困難である。

上記について、具体例を用いて説明する。例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子
数比］を満たす酸化物半導体膜において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ_４
の密度は６．３５７ｇ／ｃｍ^３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１
［原子数比］を満たす酸化物半導体膜において、ａ－ｌｉｋｅ ＯＳ膜の密度は５．０ｇ
／ｃｍ^３以上５．９ｇ／ｃｍ^３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：
１［原子数比］を満たす酸化物半導体膜において、ｎｃ－ＯＳ膜の密度およびＣＡＡＣ－
ＯＳ膜の密度は５．９ｇ／ｃｍ^３以上６．３ｇ／ｃｍ^３未満となる。

なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる
単結晶を組み合わせることにより、所望の組成の単結晶に相当する密度を算出することが
できる。所望の組成の単結晶の密度は、組成の異なる単結晶を組み合わせる割合に対して
、加重平均を用いて算出すればよい。ただし、密度は、可能な限り少ない種類の単結晶を
組み合わせて算出することが好ましい。

なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、ａ－ｌｉｋｅ ＯＳ膜、微結
晶酸化物半導体膜、ＣＡＡＣ－ＯＳ膜のうち、二種以上を有する積層膜であってもよい。

本実施の形態は他の実施の形態の記載と適宜組み合わせることができる。

（実施の形態８）
本実施の形態では、本発明の一態様に係る撮像装置を用いた電子機器の一例について説明
する。

本発明の一態様に係る撮像装置を用いた電子機器として、テレビ、モニタ等の表示装置、
照明装置、デスクトップ型或いはノート型のパーソナルコンピュータ、ワードプロセッサ
、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）などの記録媒体に記憶され
た静止画又は動画を再生する画像再生装置、ポータブルＣＤプレーヤ、ラジオ、テープレ
コーダ、ヘッドホンステレオ、ステレオ、ナビゲーションシステム、置き時計、壁掛け時
計、コードレス電話子機、トランシーバ、携帯電話、自動車電話、携帯型ゲーム機、タブ
レット型端末、パチンコ機などの大型ゲーム機、電卓、携帯情報端末、電子手帳、電子書
籍端末、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェー
バ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、温水器、扇
風機、毛髪乾燥機、エアコンディショナー、加湿器、除湿器などの空調設備、食器洗い器
、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、Ｄ
ＮＡ保存用冷凍庫、懐中電灯、チェーンソー等の工具、煙感知器、透析装置等の医療機器
、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動
販売機などが挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エス
カレータ、産業用ロボット、電力貯蔵システム、電力の平準化やスマートグリッドのため
の蓄電装置等の産業機器が挙げられる。また、燃料を用いたエンジンや、非水系二次電池
からの電力を用いて電動機により推進する移動体なども、電子機器の範疇に含まれるもの
とする。上記移動体として、例えば、電気自動車（ＥＶ）、内燃機関と電動機を併せ持っ
たハイブリッド車（ＨＥＶ）、プラグインハイブリッド車（ＰＨＥＶ）、これらのタイヤ
車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪
車、電動車椅子、ゴルフ用カート、小型又は大型船舶、潜水艦、ヘリコプター、航空機、
ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船などが挙げられる。

図１８（Ａ）はビデオカメラであり、第１筐体１０４１、第２筐体１０４２、表示部１０
４３、操作キー１０４４、レンズ１０４５、接続部１０４６等を有する。操作キー１０４
４およびレンズ１０４５は第１筐体１０４１に設けられており、表示部１０４３は第２筐
体１０４２に設けられている。そして、第１筐体１０４１と第２筐体１０４２とは、接続
部１０４６により接続されており、第１筐体１０４１と第２筐体１０４２の間の角度は、
接続部１０４６により変更が可能である。表示部１０４３における映像を、接続部１０４
６における第１筐体１０４１と第２筐体１０４２との間の角度に従って切り替える構成と
しても良い。レンズ１０４５の焦点となる位置には本発明の一態様の撮像装置を備えるこ
とができる。

図１８（Ｂ）は携帯電話であり、筐体１０５１に、表示部１０５２、マイク１０５７、ス
ピーカー１０５４、カメラ１０５９、入出力端子１０５６、操作用のボタン１０５５等を
有する。カメラ１０５９には本発明の一態様の撮像装置を用いることができる。

図１８（Ｃ）はデジタルカメラであり、筐体１０２１、シャッターボタン１０２２、マイ
ク１０２３、発光部１０２７、レンズ１０２５等を有する。レンズ１０２５の焦点となる
位置には本発明の一態様の撮像装置を備えることができる。

図１８（Ｄ）は携帯型ゲーム機であり、筐体１００１、筐体１００２、表示部１００３、
表示部１００４、マイク１００５、スピーカー１００６、操作キー１００７、スタイラス
１００８、カメラ１００９等を有する。なお、図１８（Ｄ）に示した携帯型ゲーム機は、
２つの表示部１００３と表示部１００４とを有しているが、携帯型ゲーム機が有する表示
部の数は、これに限定されない。カメラ１００９には本発明の一態様の撮像装置を用いる
ことができる。

図１８（Ｅ）は腕時計型の情報端末であり、筐体１０３１、表示部１０３２、リストバン
ド１０３３、カメラ１０３９等を有する。表示部１０３２はタッチパネルとなっていても
よい。カメラ１０３９には本発明の一態様の撮像装置を用いることができる。

図１８（Ｆ）は携帯データ端末であり、第１筐体１０１１、表示部１０１２、カメラ１０
１９等を有する。表示部１０１２が有するタッチパネル機能により情報の入出力を行うこ
とができる。カメラ１０１９には本発明の一態様の撮像装置を用いることができる。

なお、本発明の一態様の撮像装置を具備していれば、上記で示した電子機器に特に限定さ
れないことは言うまでもない。

本実施の形態は他の実施の形態の記載と適宜組み合わせることができる。

１０ 半導体装置
２０ 回路
２１ 回路
３０ 回路
４０ 回路
４１ 回路
５０ 回路
５１ 回路
６０ 回路
７０ 回路
８０ 回路
９０ 回路
１０１ 光電変換素子
１０２ トランジスタ
１０３ トランジスタ
１０４ トランジスタ
１０５ トランジスタ
１０６ 容量
１０７ トランジスタ
１０８ 光電変換素子
１０９ トランジスタ
１１１ トランジスタ
１２１ 容量
１２２ トランジスタ
１２３ トランジスタ
１２４ 容量
２０１ 配線
２０２ 配線
２０２ａ 配線
２０２ｂ 配線
２０３ 配線
２０４ 配線
２０４ａ 配線
２０４ｂ 配線
２０５ 配線
２０６ 配線
２０７ 配線
２０８ 配線
２０９ 配線
２１０ 配線
２１１ 配線
２１２ 配線
２１３ 配線
２１４ 配線
２１５ 配線
２２１ 配線
２２２ 配線
２２３ 配線
２２４ 配線
２２５ 配線
２３１ 配線
２３２ 配線
２３３ 配線
２３４ 配線
２３５ 配線
２３６ 配線
２３６＿１ 配線
２３６＿２ 配線
３１０ シフトレジスタ
３２０ ＮＡＮＤ
３４０ バッファ回路
４１０ シフトレジスタ
４２０ ＮＡＮＤ
４４０ バッファ回路
５１０ クロックドインバータ
５１１ トランジスタ
５１２ トランジスタ
５１３ トランジスタ
５１４ トランジスタ
５２０ クロックドインバータ
５２１ トランジスタ
５２２ トランジスタ
５２３ トランジスタ
５２４ トランジスタ
５３０ インバータ
５３１ トランジスタ
５３２ トランジスタ
６１０ クロックドインバータ
６２０ クロックドインバータ
６３０ インバータ
６３１ トランジスタ
６３３ トランジスタ
６４１ トランジスタ
６４２ トランジスタ
７００ 撮像装置
７１０ 光検出部
７２０ データ処理部
７２１ 回路
８０１ トランジスタ
８０２ トランジスタ
８０３ フォトダイオード
８０４ トランジスタ
８０５ トランジスタ
８０６ トランジスタ
８０７ トランジスタ
８１０ 半導体基板
８１１ 素子分離層
８１２ 不純物領域
８１３ 絶縁層
８１４ 導電層
８１５ サイドウォール
８１６ 絶縁層
８１７ 絶縁層
８１８ 導電層
８１９ 配線
８２０ 絶縁層
８２１ 導電層
８２２ 絶縁層
８２３ 導電層
８２４ 酸化物半導体層
８２５ 導電層
８２６ 絶縁層
８２７ 導電層
８２８ 絶縁層
８２９ 絶縁層
８３０ 導電層
８３１ 配線
８３２ ｎ型半導体層
８３３ ｉ型半導体層
８３４ ｐ型半導体層
８３５ 絶縁層
８３６ 導電層
８３７ 配線
８４２ 不純物領域
８４３ 絶縁層
８４４ 導電層
８５２ 不純物領域
８５３ 絶縁層
８５４ 導電層
８６１ 不純物領域
８６２ 導電層
９００ 素子
９０１ 基板
９０２ 電極
９０３ セレン系半導体
９０４ 電極
９０５ 正孔注入障壁層
１００１ 筐体
１００２ 筐体
１００３ 表示部
１００４ 表示部
１００５ マイク
１００６ スピーカー
１００７ 操作キー
１００８ スタイラス
１００９ カメラ
１０１１ 筐体
１０１２ 表示部
１０１９ カメラ
１０２１ 筐体
１０２２ シャッターボタン
１０２３ マイク
１０２５ レンズ
１０２７ 発光部
１０３１ 筐体
１０３２ 表示部
１０３３ リストバンド
１０３９ カメラ
１０４１ 筐体
１０４２ 筐体
１０４３ 表示部
１０４４ 操作キー
１０４５ レンズ
１０４６ 接続部
１０５１ 筐体
１０５２ 表示部
１０５４ スピーカー
１０５５ ボタン
１０５６ 入出力端子
１０５７ マイク
１０５９ カメラ
１１００ 層
１４００ 層
１５００ 絶縁層
１５１０ 遮光層
１５２０ 有機樹脂層
１５３０ａ カラーフィルタ
１５３０ｂ カラーフィルタ
１５３０ｃ カラーフィルタ
１５４０ マイクロレンズアレイ
１５５０ 光学変換層
１６００ 支持基板

Claims (1)

1. 第１の回路と、第２の回路と、第３の回路と、第４の回路を有し、
   前記第１の回路は、第１乃至第５のトランジスタと、第１の容量素子と、光電変換素子と、を有し、
   前記第１のトランジスタのソースまたはドレインの一方は、前記光電変換素子と電気的に接続され、
   前記第１のトランジスタのソースまたはドレインの他方は、前記第２のトランジスタのソースまたはドレインの一方と、前記第３のトランジスタのゲートと、前記第１の容量素子の端子の一方と、電気的に接続され、
   前記第１のトランジスタのゲートは、第１の配線と電気的に接続され、
   前記第２のトランジスタのソースまたはドレインの他方は、第１の電源線と電気的に接続され、
   前記第２のトランジスタのゲートは、第２の配線を介して前記第３の回路と電気的に接続され、
   前記第１の容量素子の端子の他方は、第２の電源線と電気的に接続され、
   前記第３のトランジスタのソースまたはドレインの一方は、前記第４のトランジスタのソースまたはドレインの一方と電気的に接続され、
   前記第３のトランジスタのソースまたはドレインの他方は、前記第５のトランジスタのソースまたはドレインの一方と電気的に接続され、
   前記第４のトランジスタのソースまたはドレインの他方は、第３の配線を介して前記第４の回路と電気的に接続され、
   前記第５のトランジスタのソースまたはドレインの他方は、第３の電源線と電気的に接続され、
   前記第４及び第５のトランジスタのゲートは、第４の配線を介して前記第２の回路と電気的に接続され、
   前記第４の回路は、第６乃至８のトランジスタと、第２及び第３の容量素子と、を有し、
   前記第６のトランジスタのソースまたはドレインの一方は、前記第３の配線と電気的に接続され、
   前記第６のトランジスタのソースまたはドレインの他方は、第１０の配線と電気的に接続され、
   前記第６のトランジスタのゲートは、第５の配線と電気的に接続され、
   前記第２の容量素子の端子の一方は、前記第３の配線と電気的に接続され、
   前記第２の容量素子の端子の他方は、前記第７のトランジスタのソースまたはドレインの一方と、前記第８のトランジスタのソースまたはドレインの一方と、電気的に接続され、
   前記第７のトランジスタのソースまたはドレインの他方は、第６の配線と電気的に接続され、
   前記第７のトランジスタのゲートは、第７の配線と電気的に接続され、
   前記第８のトランジスタのソースまたはドレインの他方は、出力配線と、前記第３の容量素子の端子の一方と、電気的に接続され、
   前記第８のトランジスタのゲートは、第８の配線と電気的に接続され、
   前記第３の容量素子の端子の他方は、第９の配線と電気的に接続され、
   前記第１の回路は、前記光電変換素子に照射された光の光量に応じて第１の信号を生成する機能と、前記第１の回路がリセットされた状態に対応する第２の信号を生成する機能と、を有し、
   前記第２の回路は、前記第１の信号の生成を制御する機能を有し、
   前記第３の回路は、前記第２の信号の生成を制御する機能を有し、
   前記第４の回路は、前記第１の信号と、前記第１の信号の入力の後に入力される前記第２の信号と、の差分を算出し、前記出力配線へ供給する機能を有する半導体装置。

Images