TWI665919B - 半導體裝置、影像裝置及電子裝置 - Google Patents

半導體裝置、影像裝置及電子裝置 Download PDF

Info

Publication number
TWI665919B
TWI665919B TW104122551A TW104122551A TWI665919B TW I665919 B TWI665919 B TW I665919B TW 104122551 A TW104122551 A TW 104122551A TW 104122551 A TW104122551 A TW 104122551A TW I665919 B TWI665919 B TW I665919B
Authority
TW
Taiwan
Prior art keywords
transistor
circuit
signal
wiring
potential
Prior art date
Application number
TW104122551A
Other languages
English (en)
Other versions
TW201607318A (zh
Inventor
岡本佑樹
上妻宗広
黒川義元
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201607318A publication Critical patent/TW201607318A/zh
Application granted granted Critical
Publication of TWI665919B publication Critical patent/TWI665919B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供一種新穎的半導體裝置、一種雜訊的影響被降低的半導體裝置或一種可靠性高的半導體裝置。第一電路具有根據照射的光的量生成光資料信號的功能及生成對應於第一電路被重設的狀態的重設信號的功能。第二電路具有控制光資料信號及重設信號從第一電路輸出到第四電路的功能。第三電路具有控制從第一電路輸出到第四電路的重設信號的生成的功能。第四電路具有計算從第一電路輸入的光資料信號與在輸入光資料信號之後從第一電路輸入的重設信號之間的差的功能。

Description

半導體裝置、影像裝置及電子裝置
本發明的一個實施方式係關於一種半導體裝置、影像裝置及電子裝置。
注意，本發明的一個實施方式不侷限於上述技術領域。本說明書等所揭示的發明的一個實施方式的技術領域係關於一種物體、方法或製造方法。本發明的一個實施方式係關於一種製程(process)、機器(machine)、產品(manufacture)或組合物(composition of matter)。本發明的一個實施方式係關於一種半導體裝置、顯示裝置、發光裝置、蓄電裝置、記憶體裝置、其驅動方法或其製造方法。
近年來，對利用能夠生成對應於入射光的照度的值的資料的光檢測電路(也稱為光感測器)輸入資訊的光檢測器或利用該光檢測電路輸入資訊並根據輸入的資訊輸出資訊的光檢測器等進行了技術開發。
作為光檢測器，例如可以舉出影像感測器。作為影像感測器，例如可以舉出CCD(Charge Coupled Device：電荷耦合器)影像感測器、CMOS(Complementary Metal Oxide Semiconductor：互補型金屬氧化物半導體)影像感測器等(例如專利文獻1)。
在CMOS影像感測器的光檢測電路中，有時設置有CDS(Correlated Double Sampling：相關雙取樣)電路。藉由由CDS電路計算進行光檢測時的資料與進行重設工作時的資料之間的差，能夠降低各種雜訊。
作為CMOS影像感測器的驅動方法，有滾動快門(Rolling shutter)系統及全域快門(Global shutter)系統。滾動快門系統是在按行列方向排列的多個光檢測電路中按列依次曝光的系統，而全域快門系統是在所有列的光檢測電路中一齊曝光的系統。
[專利文獻1]日本專利申請公開第2007-104186號公報
習知的光檢測器有因受到雜訊的影響而使所生成的資料的偏差變大的問題。作為上述雜訊，例如隨機雜訊及固定圖形雜訊等。例如，作為隨機雜訊可以舉出重設雜訊。重設雜訊是包含在由光檢測電路生成的光資料信號中的雜訊。上述隨機雜訊例如根據光檢測電路中的各元件之間的連接電阻等而產生。固定圖形雜訊例如根據光檢測器中的元件的電特性的偏差等而產生。
隨著安裝在行動電話等小型設備中的光檢測器微型化，光檢測電路中的受光面積變小，根據受光量生 成的光電流的量變少。因此，洩漏電流或雜訊的不好的影響會變得顯著，從而難以得到正確的資料(正確的捕捉影像)。
CDS電路可以藉由交替地讀出像素電路的光資料信號與重設信號來計算之間的差，但當以全域快門系統一齊進行曝光時，難以交替地讀出光資料信號與重設信號。
本發明的一個實施方式的目的之一是提供一種新穎的半導體裝置。本發明的一個實施方式的目的之一是提供一種雜訊的影響被降低的半導體裝置。本發明的一個實施方式的目的之一是提供一種可靠性高的半導體裝置。本發明的一個實施方式的目的之一是提供一種能夠降低功耗的半導體裝置。本發明的一個實施方式的目的之一是提供一種能夠縮小面積的半導體裝置。
本發明的一個實施方式並不需要實現所有上述目的，只要可以實現至少一個目的即可。上述目的的記載不妨礙其他目的的存在。說明書、圖式以及申請專利範圍等的記載中顯然存在上述目的以外的目的，可以從說明書、圖式以及申請專利範圍等的記載中獲得上述目的以外的目的。
本發明的一個實施方式是一種能夠進行光的檢測的半導體裝置的新穎結構及新穎的驅動方法。
明確而言，根據本發明的一個實施方式的半導體裝置包括具有讀出光資料信號的功能的驅動電路及具有將光檢測電路重設的功能的驅動電路，並按列進行光檢測電路的重設工作。另外，藉由使用上述驅動電路的重設工作，在光檢測電路中生成重設信號，計算光資料信號與重設信號之間的差。
根據本發明的一個實施方式的半導體裝置在全域快門系統中交替地讀出光資料信號與重設信號來計算之間的差。
根據本發明的一個實施方式的半導體裝置包括第一、第二、第三及第四電路。第一電路包括光電轉換元件，第一電路具有根據照射在光電轉換元件的光的量生成第一信號的功能及生成對應於第一電路的重設狀態的第二信號的功能。第二電路具有控制第一信號及第二信號從第一電路輸出輸出到第四電路的功能。第三電路具有控制從第一電路輸出到第四電路的第二信號的生成的功能。第四電路具有計算從第一電路輸入的第一信號與在輸入第一信號之後從第一電路輸入的第二信號之間的差的功能。
根據本發明的一個實施方式的半導體裝置可以具有如下結構：第四電路包括電容器，其中電容器的一個電極被輸入第一信號及第二信號，電容器的另一個電極的電位根據第二信號變化。
在本發明的一個實施方式的半導體裝置中，第一電路可包括第一電晶體及第二電晶體。第一電晶體的 源極和汲極中的一個可與光電轉換元件電連接，第一電晶體的源極和汲極中的另一個與第二電晶體的閘極電連接。第一電晶體可以在通道形成區域中包含氧化物半導體。
根據本發明的一個實施方式的半導體裝置可以具有以全域快門系統進行曝光及讀出的功能。
根據本發明的一個實施方式的影像裝置可以包括：包括上述半導體裝置的光檢測部；以及具有生成基於來自光檢測部的信號的影像資料的功能的資料處理部。
根據本發明的一個實施方式的電子裝置可以包括上述影像裝置以及透鏡、顯示部、操作鍵和快門按鈕中的任何。
藉由本發明的一個實施方式，可以提供一種新穎的半導體裝置。或是，藉由本發明的一個實施方式，可以提供一種雜訊的影響被降低的半導體裝置。或是，藉由本發明的一個實施方式，可以提供一種可靠性高的半導體裝置。又或是，藉由本發明的一個實施方式，可以提供一種能夠降低功耗的半導體裝置。或是，藉由本發明的一個實施方式，可以提供一種能夠縮小面積的半導體裝置。
注意，上述效果的記載並不妨礙其他效果的存在。本發明的一個實施方式並不需要具有所有上述效果。說明書、圖式以及申請專利範圍等的記載中顯然存在上述效果以外的效果，可以從說明書、圖式以及申請專利範圍等的記載中獲得上述效果以外的效果。
10‧‧‧半導體裝置
20‧‧‧電路
21‧‧‧電路
30‧‧‧電路
40‧‧‧電路
41‧‧‧電路
50‧‧‧電路
51‧‧‧電路
60‧‧‧電路
70‧‧‧電路
80‧‧‧電路
90‧‧‧電路
101‧‧‧光電轉換元件
102‧‧‧電晶體
103‧‧‧電晶體
104‧‧‧電晶體
105‧‧‧電晶體
106‧‧‧電容器
107‧‧‧電晶體
108‧‧‧光電轉換元件
109‧‧‧電晶體
111‧‧‧電晶體
121‧‧‧電容器
122‧‧‧電晶體
123‧‧‧電晶體
124‧‧‧電容器
201‧‧‧佈線
202‧‧‧佈線
202a‧‧‧佈線
202b‧‧‧佈線
203‧‧‧佈線
204‧‧‧佈線
204a‧‧‧佈線
204b‧‧‧佈線
205‧‧‧佈線
206‧‧‧佈線
207‧‧‧佈線
208‧‧‧佈線
209‧‧‧佈線
210‧‧‧佈線
211‧‧‧佈線
212‧‧‧佈線
213‧‧‧佈線
214‧‧‧佈線
215‧‧‧佈線
221‧‧‧佈線
222‧‧‧佈線
223‧‧‧佈線
224‧‧‧佈線
225‧‧‧佈線
231‧‧‧佈線
232‧‧‧佈線
233‧‧‧佈線
234‧‧‧佈線
235‧‧‧佈線
236‧‧‧佈線
236_1‧‧‧佈線
236_2‧‧‧佈線
310‧‧‧移位暫存器
320‧‧‧NAND
340‧‧‧緩衝器電路
410‧‧‧移位暫存器
420‧‧‧NAND
440‧‧‧緩衝器電路
510‧‧‧時脈反相器
511‧‧‧電晶體
512‧‧‧電晶體
513‧‧‧電晶體
514‧‧‧電晶體
520‧‧‧時脈反相器
521‧‧‧電晶體
522‧‧‧電晶體
523‧‧‧電晶體
524‧‧‧電晶體
530‧‧‧反相器
531‧‧‧電晶體
532‧‧‧電晶體
610‧‧‧時脈反相器
620‧‧‧時脈反相器
630‧‧‧反相器
631‧‧‧電晶體
633‧‧‧電晶體
641‧‧‧電晶體
642‧‧‧電晶體
700‧‧‧影像裝置
710‧‧‧光檢測部
720‧‧‧資料處理部
721‧‧‧電路
801‧‧‧電晶體
802‧‧‧電晶體
803‧‧‧光電二極體
804‧‧‧電晶體
805‧‧‧電晶體
806‧‧‧電晶體
807‧‧‧電晶體
810‧‧‧半導體基板
811‧‧‧元件分離層
812‧‧‧雜質區域
813‧‧‧絕緣層
814‧‧‧導電層
815‧‧‧側壁
816‧‧‧絕緣層
817‧‧‧絕緣層
818‧‧‧導電層
819‧‧‧佈線
820‧‧‧絕緣層
821‧‧‧導電層
822‧‧‧絕緣層
823‧‧‧導電層
824‧‧‧氧化物半導體層
825‧‧‧導電層
826‧‧‧絕緣層
827‧‧‧導電層
828‧‧‧絕緣層
829‧‧‧絕緣層
830‧‧‧導電層
831‧‧‧佈線
832‧‧‧n型半導體層
833‧‧‧i型半導體層
834‧‧‧p型半導體層
835‧‧‧絕緣層
836‧‧‧導電層
837‧‧‧佈線
842‧‧‧雜質區域
843‧‧‧絕緣層
844‧‧‧導電層
852‧‧‧雜質區域
853‧‧‧絕緣層
854‧‧‧導電層
861‧‧‧雜質區域
862‧‧‧導電層
900‧‧‧元件
901‧‧‧基板
902‧‧‧電極
903‧‧‧硒類半導體
904‧‧‧電極
905‧‧‧電洞注入能障層
1001‧‧‧外殼
1002‧‧‧外殼
1003‧‧‧顯示部
1004‧‧‧顯示部
1005‧‧‧麥克風
1006‧‧‧揚聲器
1007‧‧‧操作鍵
1008‧‧‧觸控筆
1009‧‧‧照相機
1011‧‧‧外殼
1012‧‧‧顯示部
1019‧‧‧照相機
1021‧‧‧外殼
1022‧‧‧快門按鈕
1023‧‧‧麥克風
1025‧‧‧透鏡
1027‧‧‧發光部
1031‧‧‧外殼
1032‧‧‧顯示部
1033‧‧‧腕帶
1039‧‧‧照相機
1041‧‧‧外殼
1042‧‧‧外殼
1043‧‧‧顯示部
1044‧‧‧操作鍵
1045‧‧‧透鏡
1046‧‧‧連接部
1051‧‧‧外殼
1052‧‧‧顯示部
1054‧‧‧揚聲器
1055‧‧‧按鈕
1056‧‧‧輸入輸出端子
1057‧‧‧麥克風
1059‧‧‧照相機
1100‧‧‧層
1400‧‧‧層
1500‧‧‧絕緣層
1510‧‧‧遮光層
1520‧‧‧有機樹脂層
1530a‧‧‧濾色片
1530b‧‧‧濾色片
1530c‧‧‧濾色片
1540‧‧‧微透鏡陣列
1550‧‧‧光學轉換層
1600‧‧‧支撐基板
在圖式中：圖1A和圖1B是說明半導體裝置的結構的例子的圖；圖2是說明半導體裝置的結構的例子的電路圖；圖3A至圖3D是說明半導體裝置的結構的例子的電路圖；圖4是說明半導體裝置的結構的例子的電路圖；圖5是說明半導體裝置的結構的例子的電路圖；圖6是說明半導體裝置的結構的例子的電路圖；圖7是說明半導體裝置的結構的例子的電路圖；圖8是時序圖；圖9是時序圖；圖10是說明半導體裝置的結構的例子的電路圖；圖11是時序圖；圖12是說明影像裝置的結構的例子的圖；圖13A至圖13C各是說明半導體裝置的剖面結構的例子的圖；圖14A至圖14C各是說明半導體裝置的剖面結構的例子的圖；圖15A和圖15B各是說明半導體裝置的剖面結構的例子的圖；圖16A和圖16B各是說明影像裝置的結構的例子的圖； 圖17A至圖17C各是說明半導體裝置的結構的例子的圖；圖18A至圖18F各是說明電子裝置的圖。
下面，參照圖式對本發明的實施方式進行詳細說明。注意，本發明不侷限於以下實施方式中的說明，而所屬技術領域的具有通常知識者可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的精神及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在下面所示的實施方式所記載的內容中。
本發明的一個實施方式在其範疇內包括包含影像裝置、RF(Radio Frequency：射頻)標籤、顯示裝置及積體電路等裝置。顯示裝置在其範疇內包括液晶顯示裝置、各像素包括以有機發光元件為代表的發光元件的發光裝置、電子紙、DMD(Digital Micromirror Device：數位微鏡裝置)、PDP(Plasma Display Panel：電漿顯示面板)、FED(Field Emission Display：場致發射顯示器)等包含積體電路的顯示裝置。
當利用圖式說明發明結構時，表示相同物件的元件符號有時在不同的圖式中共同使用。
在本說明書等中，當明確地記載為“X與Y連接”時，包含如下情況：X與Y電連接的情況；X與Y在 功能上連接的情況；以及X與Y直接連接的情況。因此，不侷限於圖式或文中所示的連接關係等預定的連接關係，圖式或文中所示的連接關係以外的連接關係也記載於圖式或文中。
這裡，X和Y各為物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜和層等)。
作為X與Y直接連接的情況的例子，包含：能夠電連接X與Y的元件(例如，開關、電晶體、電容器、電感器、電阻器、二極體、顯示元件、發光元件和負載等)不連接X與Y之間的情況；以及X與Y不藉由能夠電連接X與Y的元件連接的情況。
作為X與Y電連接的情況的例子，包含可以在X與Y之間連接一個或更多的能夠電連接X與Y的元件(例如開關、電晶體、電容器、電感器、電阻器、二極體、顯示元件、發光元件和負載等)。開關具有控制開啟和關閉的功能。換言之，藉由使開關處於導通(開啟)或非導通(關閉)來決定是否使電流流過。或者，開關具有選擇並切換電流路徑的功能。注意，X與Y電連接的情況包括X與Y直接連接的情況。
作為X與Y在功能上連接的情況的例子，例如可以在X與Y之間連接一個以或更多的能夠在功能上連接X與Y的電路(例如，邏輯電路(反相器、NAND電路、NOR電路等)、信號轉換電路(DA轉換電路、AD轉換電路、伽瑪校正電路等)、電位位準轉換電路(電源電路(升 壓電路、降壓電路等)、改變信號的電位位準的位準轉移電路等)、電壓源、電流源、切換電路、放大電路(能夠增大信號振幅或電流量等的電路、運算放大器、差動放大電路、源極隨耦電路、緩衝電路等)、信號產生電路、記憶體電路、控制電路等)。注意，例如，即使在X與Y之間夾有其他電路，當從X輸出的信號傳送到Y時，也可以說X與Y在功能上是連接著的。注意，X與Y在功能上連接的情況包括X與Y直接連接的情況及X與Y電連接的情況。
注意，當明確地記載為“X與Y電連接”時，表示如下情況：X與Y電連接的情況(亦即，以中間夾有其他元件或其他電路的方式連接X與Y的情況)；X與Y在功能上連接的情況(亦即，以中間夾有其他電路的方式在功能上連接X與Y的情況)；以及X與Y直接連接的情況(亦即，以中間不夾有其他元件或其他電路的方式連接X與Y的情況)。換言之，在本說明書等中，明確記載為“電連接”時與只明確記載為“連接”時的內容相同。
即使在電路圖中獨立的組件相互電連接，也有一個組件兼有多個組件的功能的情況。例如，在佈線的一部分還被用作電極時，一個導電膜兼有佈線和電極的功能。因此，本說明書中的“電連接”的範疇內還包括這種一個導電膜兼有多個組件的功能的情況。
實施方式1
在本實施方式中，說明根據本發明的一個實施方式的半導體裝置的結構例子。在根據本發明的一個實施方式的半導體裝置中，從電路20讀出光資料信號及重設信號，並且電路30輸出光資料信號與重設信號之間的差，由此可以檢測雜訊的影響被降低的信號。下面，說明具有上述結構的半導體裝置。
〈半導體裝置10的結構例子〉
圖1A示出根據本發明的一個實施方式的半導體裝置10的結構例子。半導體裝置10包括電路20、電路30、電路60、電路70。
電路20包括多個電路21。電路21具有將照射的光轉換成電信號(下面，也稱為光資料信號)並輸出信號的功能。在此，示出電路20包括n列m行(n、m是自然數)配置的電路21(電路21[1，1]至21[n，m])的結構。在將半導體裝置用作影像裝置時，電路21被用作像素(光檢測電路)，電路20被用作包括多個像素的像素部。下面，將在電路21中對從外部照射的光進行檢測(曝光)的期間也稱為曝光期間。
另外，電路21具有在電路21處於重設狀態時輸出對應於重設狀態的電信號(下面，也稱為重設信號)的功能。在此，重設狀態是指電路21被設定為預定的狀態的狀態，例如，指因光的照射而電位發生變動的佈線被預充電到預定的電位。根據被預充電的佈線的電位， 被輸出的資料成為重設信號。下面，將電路21處於重設狀態的期間也稱為重設期間。
注意，在電路20中，藉由設置接收紅光的電路21、接收綠光的電路21及接收藍光的電路21，由各電路21生成光資料信號，並合成該光資料信號，還可以生成全彩色的影像信號的資料。另外，除了這些電路21，還可以設置接收呈青色(cyan)、洋紅色(magenta)、黃色(yellow)中的一個或多個的光的電路21。藉由設置接收呈青色(cyan)、洋紅色(magenta)、黃色(yellow)中的一個或多個的光的電路21，可以在基於生成的影像信號顯示的影像中增加能夠再現的顏色的種類。例如，藉由在電路21中設置使呈特定顏色的光透過的彩色層，並使光透過該彩色層入射到電路21，可以生成基於呈特定顏色的光的量的光資料信號。在電路21中檢測出的光既可以是可見光又可以是不可見光。
可以在電路21中設置冷卻單元。藉由設置冷卻單元，可以抑制因熱而產生的雜訊。
電路30藉由佈線與電路21連接。資料從電路21輸出，明確而言，在電路21中生成的光資料信號或重設信號被輸入到電路30。
電路30具有計算輸入的多個信號之間的差的功能。明確而言，電路30具有計算出光資料信號與重設信號之間的差，並輸出差到外部的功能。
圖1B示出電路30的具體結構的例子。電路 30包括電路40及電路50。
電路40具有控制信號從電路20輸出到電路50的功能。例如，電路40具有對與電路20及電路50連接的佈線供應預定的電位的功能。由此，當將在電路21中生成的信號輸出到電路50時，可以使用於輸出的佈線的電位重設，而可以正確地進行信號的輸出。在此，示出電路40包括多個電路41(電路41[1]至[m])且電路41按行配置的例子。電路41具有對與電路21及電路51連接的佈線供應預定的電位的功能。電路41也可以被用作恆流源。
電路50具有計算從電路20輸入的光資料信號與重設信號之間的差的功能。在此，示出電路50包括多個電路51(電路51[1]至[m])且各電路51按行配置的例子。電路51具有計算從電路21輸入的光資料信號與重設信號之間的差的功能，在電路51計算出的差被輸出到電路30的外部。
從電路20輸入到電路30的光資料信號中包含起因於電路21中的元件特性的偏差及佈線電阻等的雜訊。在本發明的一個實施方式中，除了從電路21讀出光資料信號及重設信號，也輸出光資料信號與重設信號之間的差。因為重設信號與光資料信號的情況相似地在電路21中生成並被輸出，所以重設信號包含與光資料信號相似的雜訊。因此，藉由在電路30中計算光資料信號與重設信號之間的差，可以得到雜訊的影響被降低的信號。由 此，可以提供可靠性高的半導體裝置。
電路60及電路70是具有選擇電路21[1，1]至[n，m]中的特定的電路21的功能的驅動電路。明確而言，電路60具有選擇輸出光資料信號的特定的列的電路21的功能。電路70具有選擇輸出重設信號的特定的列的電路21的功能。光資料信號的從電路21至電路30的輸出被電路60控制，重設信號的輸出被電路60及電路70控制。電路60及電路70藉由佈線與電路21連接。
雖然在圖1A中示出分開設置電路60及電路70的結構的例子，但是也可以提供在半導體裝置10中設置具有電路60的功能及電路70的功能的兩者的一個驅動電路。
接著，說明半導體裝置10的具體的電路結構。圖2示出電路21、電路41、電路51的電路結構的例子。雖然在此示出所有電晶體都是n通道型電晶體的例子，但是各電晶體102至105、111、122、123可以是n通道型電晶體或p通道型電晶體。
〈電路21的結構例子〉
首先，說明電路21的結構。
圖2所示的電路21包括光電轉換元件101、電晶體102、103、104、105、電容器106。光電轉換元件101的第一端子與佈線201連接，光電轉換元件101的第二端子與電晶體102的源極和汲極中的一個連接。電晶體 102的閘極與佈線202連接，電晶體102的源極和汲極中的另一個與電晶體104的閘極連接。電晶體103的閘極與佈線203連接，電晶體103的源極和汲極中的一個與電晶體104的閘極連接，電晶體103的源極和汲極中的另一個與佈線212連接。電晶體104的源極和汲極中的一個與佈線213連接，電晶體104的源極和汲極中的另一個與電晶體105的源極和汲極中的一個連接。電晶體105的閘極與佈線204連接，電晶體105的源極和汲極中的另一個與佈線211連接。電容器106的一個電極與電晶體104的閘極連接，電容器106的另一個電極與佈線214連接。將光電轉換元件101的第二端子與電晶體102的源極和汲極中的一個連接的節點記作節點N1。將與電晶體102的源極和汲極中的另一個、電晶體103的源極和汲極中的一個、電晶體104的閘極及電容器106的一個電極連接的節點記作節點N2。將與電晶體105的源極和汲極中的另一個連接的節點記作節點N3。當電晶體104的閘極電容充分大時，可以省略電容器106及佈線214。
注意，在本說明書等中，電晶體的源極是指用作活性層的半導體的一部分的源極區域或與上述半導體連接的源極電極。相似地，電晶體的汲極是指上述半導體的一部分的汲極區域或與上述半導體連接的汲極電極。「閘極」指閘極電極。
電晶體的「源極」和「汲極」的名稱根據電晶體的導電型及施加到各端子的電位的高低而相互調換。 一般而言，在n通道型電晶體中，將被施加低電位的端子稱為源極，而將被施加高電位的端子稱為汲極。另一方面，在p通道型電晶體中，將被施加低電位的端子稱為汲極，將被施加高電位的端子稱為源極。在本說明書中，儘管為方便起見在一些情況下假設源極和汲極是固定的來描述電晶體的連接關係，但是實際上源極和汲極的名稱根據上述電位關係而互換。
佈線201、212、213、214各是被供應預定的電位的佈線，且各具有電源線的功能。被供應到各佈線201、212、213、214的電位既可以是高電源電位或低電源電位(地電位等)。上述佈線中的被供應的電位為相同位準的佈線可以互相連接，或者可以是同一佈線。例如，佈線201與佈線214可以彼此連接，又可以使佈線201與佈線214為同一佈線。在此，作為例子，說明佈線201、214為低位準，佈線212、213為高位準的情況。
光電轉換元件101具有將照射的光轉換成電信號的功能。作為光電轉換元件101，例如可以使用PN型光電二極體、PIN型的光電二極體或光電電晶體等可以根據入射的光的量獲得光電流的元件。於此結構中，作為光電轉換元件101使用光電二極體的情況的結構。光電二極體的陽極與佈線201連接，陰極與電晶體102的源極和汲極中的一個連接。
根據佈線202的電位控制電晶體102的開啟/關閉狀態。當電晶體102為開啟時，從光電轉換元件101 輸出的電信號被供應到節點N2。因此，節點N2的電位取決於照射到光電轉換元件101的光的量。電晶體102開啟的期間對應於曝光期間。
電晶體103根據佈線203的電位控制開啟/關閉狀態。當電晶體103開啟時，節點N2的電位重設到與佈線212相同位準的電位。對佈線203供應高位準電位的期間對應於重設期間。注意，佈線203與電路70連接，佈線203的電位被電路70控制。
電晶體104根據節點N2的電位控制開啟/關閉狀態。更明確而言，電晶體104的源極與汲極間的電阻值根據節點N2的電位變化。因此，根據節點N2的電位決定藉由電晶體104從佈線213供應到節點N3的電位。
電晶體105根據佈線204的電位控制開啟/關閉狀態。當電晶體105開啟時，預定的電位從佈線213藉由電晶體104及電晶體105供應到節點N3。在此，電晶體104的源極與汲極間的電阻值對應於節點N2的電位，所以節點N3的電位對應於節點N2的電位。注意，佈線204與電路60連接，佈線204的電位被電路60控制。
當電晶體103關閉且光電轉換元件101的第二端子的電位藉由電晶體102被供應到節點N2時，節點N3被供應根據照射的光的量的電位，即光資料信號。當電晶體103開啟且佈線212的電位藉由電晶體103被供應到節點N2時，節點N3被供應對應於重設狀態的電位，即重設信號。
電路21的結構不侷限於圖2所示的結構。圖3A至圖3D示出電路21的其他結構例子。
圖3A所示的電路21在電晶體105被設置在電晶體104與佈線213之間之處與圖2的結構不同。電晶體105的閘極與佈線204連接，電晶體105的源極和汲極中的一個與電晶體104的源極和汲極中的一個連接，電晶體105的源極和汲極中的另一個與佈線213連接。藉由採用這種結構，在電晶體105關閉的期間中，可以抑制佈線213的電位的變動所引起的電晶體104的閘極的電位的變動，而可以降低雜訊的影響。
圖3B所示的電路21在電晶體107被設置在電晶體104與佈線213之間之處與圖2的結構不同。電晶體107的閘極與佈線204連接，電晶體107的源極和汲極中的一個與電晶體104的源極和汲極中的一個連接，電晶體107的源極和汲極中的另一個與佈線213連接。藉由採用這種結構，在電晶體105及電晶體107關閉的期間中，可以抑制佈線211及佈線213的電位的變動所引起的電晶體104的閘極的電位的變動，而可以進一步降低雜訊的影響。
雖然在圖3B中電晶體105的閘極及電晶體107的閘極與同一佈線連接，但是它們也可以分別與不同的佈線連接。圖3C示出電晶體105的閘極與佈線204a連接且電晶體107的閘極與佈線204b連接的結構。藉由採用這種結構，可以獨立地控制電晶體105與電晶體107的 開啟/關閉狀態。
圖3D所示的電路21在包括光電轉換元件108及電晶體109之處與圖2的結構不同。光電轉換元件108的第一端子與佈線201連接，光電轉換元件108的第二端子與電晶體109的源極和汲極中的一個連接。電晶體109的閘極與佈線202b連接，電晶體109的源極和汲極中的另一個與電晶體104的閘極連接。電晶體102的閘極與佈線202a連接。
電晶體102的閘極及電晶體109的閘極與不同的佈線連接，所以利用光電轉換元件101的曝光及利用光電轉換元件108的曝光獨立地被控制。藉由採用這種結構，可以在一個像素中使用兩個光電轉換元件進行曝光。注意，對設置在電路21中的光電轉換元件的個數沒有特別的限制，可以是三個或更多。另外，可以對圖3D中的電路21適用圖3A至圖3C的結構。
如上所述，在電路21中可以將光資料信號及重設信號輸出到節點N3。之後，輸出到節點N3的光資料信號及重設信號可以被供應到電路51。
〈電路41的結構例子〉
接著，說明電路41的結構。
圖2所示的電路41包括電晶體111。電晶體111的閘極與佈線205連接，源極和汲極中的一個與佈線206連接，源極和汲極中的另一個與佈線211連接。
電晶體111根據佈線205的電位控制開啟/關閉狀態。當電晶體111開啟時，佈線211被供應佈線206的電位。在此，作為例子，將佈線213的電位及佈線206的電位分別設定為高位準及低位準。首先，使電晶體111開啟，然後，使電晶體111關閉，由此使節點N3重設到佈線206的電位。然後，使電晶體105開啟，由此使對應於節點N2的電位的電位輸出到節點N3。在此，因為電晶體104是源極隨耦器，所以對節點N3輸出從節點N2的電位降低了對應於電晶體104的臨界值的電位。
當持續對佈線205供應固定電位時，電晶體111被用作電流源，對節點N3輸出將電晶體111的源極與汲極間的電阻及電晶體105的源極與汲極間的電阻的合成電阻分割的電位。
〈電路51的結構例子〉
接著，說明電路51的結構。
圖2所示的電路51包括電容器121、電晶體122、電晶體123、電容器124。電容器121的一個電極與佈線211連接，另一個的電極與電晶體122的源極和汲極中的一個及電晶體123的源極和汲極中的一個連接。電晶體122的閘極與佈線209連接，電晶體122的源極和汲極中的另一個與佈線207連接。電晶體123的閘極與佈線210連接，電晶體123的源極和汲極中的另一個與電容器124的一個電極連接。電容器124的另一個電極與佈線 208連接。將與電容器121的另一個電極、電晶體122的源極和汲極中的一個及電晶體123的源極和汲極中的一個連接的節點記作節點N4。電晶體123的源極和汲極中的另一個及電容器124的一個電極與佈線215連接。佈線215是將在電路51中計算出的差供應到外部的佈線。
電晶體122根據佈線209的電位控制開啟/關閉狀態。當電晶體122開啟時，佈線207的電位被供應到節點N4。電晶體123根據佈線210的電位控制開啟/關閉狀態。當電晶體123開啟時，節點N4的電位被供應到佈線215。注意，佈線215與其他電路連接。電容器124具有保持佈線215的電位的功能。
當將光資料信號輸出到節點N3時，電晶體122及電晶體123開啟。因此，節點N4及佈線215的電位與佈線207的電位是相同位準。
然後，使電晶體122關閉。之後，藉由使電晶體103開啟且使節點N2的電位重設到與佈線212相同位準的電位，將重設信號輸出到節點N3。此時，因為節點N4處於浮動狀態，所以節點N4的電位根據節點N3的電位的變動而變化。明確而言，節點N4的電位因電容器121而產生先輸出到節點N3的光資料信號與後輸出到節點N3的重設信號的電位之間的差的變動。之後，由該差而變動的電位藉由佈線215被輸出到外部的電路中。如此，電路51能夠計算出光資料信號與重設信號的電位之差並輸出雜訊的影響被降低的信號。也就是說，電路51 可以被用作CDS電路。
雖然對用於圖2至圖3D所示的各電晶體(電晶體102至105、107、109、111、122、123)的材料等沒有特別的限制，但是尤其較佳為使用通道形成區域中使用氧化物半導體的電晶體(下面也稱為OS電晶體)。
與矽等其他半導體相比，氧化物半導體的能帶間隙寬且本質載子密度低。所以OS電晶體的關態電流(off-state current)極小。因此，包含OS電晶體的半導體裝置可以長期間保持特定的資料。另外，的半導體裝置需要低功耗。
例如，當電晶體102為OS電晶體時，能夠在電晶體102為關閉的期間中抑制節點N2與節點N1間的電荷的移動所引起的節點N2的電位的變動。因此，能夠極長期間保持積蓄於節點N2的電荷。
當電晶體103為OS電晶體時，能夠在電晶體103關閉的期間中抑制節點N2與佈線212間的電荷的移動所引起的節點N2的電位的變動。因此，能夠極長期間保持積蓄於節點N2的電荷。
當電晶體122為OS電晶體時，能夠在電晶體122關閉的期間中抑制節點N4與佈線207間的電荷的移動所引起的節點N4的電位的變動。因此，能夠極長期間保持積蓄於節點N4的電荷。
當電晶體123為OS電晶體時，能夠在電晶體123關閉的期間中有效地降低佈線215的雜訊。
當所有電晶體都為OS電晶體時，可以以同樣的步驟製造電路21、41、51的電晶體，所以可以實現製程步驟數量的削減。
當將關態電流極小的OS電晶體用於電晶體102、103時，在節點N2的電位極小時可以保持節點N2的電位並精準地輸出光資料信號。因此，可以擴大能夠在電路21中檢測出的光的照度範圍(即，動態範圍(dynamic range))。
藉由利用全域快門系統驅動半導體裝置10，可以獲得沒有變形的影像，在全域快門系統中，在多個列的電路21(最大為所有列的電路21)中同時進行曝光，然後按列依次進行讀出。然而，在全域快門系統中，從曝光至讀出的期間(即，將電荷保持在節點N2的期間)根據電路21被設置的列而變化。因此，當利用全域快門系統時，隨時間的經過而產生的節點N2的電位的變動較佳為小。在此，藉由對電路21使用OS電晶體，可以極長期間保持積蓄於節點N2的電荷，所以即使在利用全域快門系統時可以精準地讀出光資料信號。
再者，電路50可以在讀出光資料信號之後讀出重設信號，來計算差。因此，即使是在多個列的電路21中同時進行曝光後按列依次進行讀出的情況，可以按列計算光資料信號與重設信號之間的差。
注意，圖2至圖3D中的電晶體不侷限於OS電晶體。例如，可以是各其通道形成區域形成在包括單晶 半導體的基板的一部分中的電晶體。作為包括單晶半導體的基板，可以使用單晶矽基板或單晶鍺基板等。通道形成區域中包括單晶半導體的電晶體的電流供應能力高，藉由使用這種電晶體構成電路21、電路41、電路51，可以提高半導體裝置10的工作速度。
另外，圖2及圖3A至圖3D中的各電晶體可以由半導體膜中形成有通道形成區域的電晶體構成。例如，可以由通道形成區域中包括非單晶半導體的電晶體構成。作為非單晶半導體，可以使用：非晶矽、微晶矽、多晶矽等非單晶矽；非晶鍺、微晶鍺、多晶鍺等非單晶鍺等。
在本說明書中，在沒有特別的說明的情況下，關態電流是指電晶體處於關閉狀態(也稱為非導通狀態、截止狀態)的汲極電流。在沒有特別的說明的情況下，n通道型電晶體的關閉狀態是指閘極與源極間的電壓Vgs低於臨界電壓Vth的狀態，p通道型電晶體的關閉狀態是指閘極與源極間的電壓Vgs高於臨界電壓Vth的狀態。例如，n通道型電晶體的關態電流有時是指閘極與源極間的電壓Vgs低於臨界電壓Vth時的汲極電流。
電晶體的關態電流有時取決於Vgs。因此，“電晶體的關態電流為I或更低”可指「存在使電晶體的關態電流成為I或更低的Vgs的值」。此外，「電晶體的關態電流」指「預定的Vgs中的關閉狀態」、「預定的範圍內的Vgs中的關閉狀態或能夠獲得充分被降低的關態電 流的Vgs中的關閉狀態等時的關態電流」。
作為例子，設想一種n通道型電晶體，該n通道型電晶體的臨界電壓Vth為0.5V，Vgs為0.5V時的汲極電流為1×10-9A，Vgs為0.1V時的汲極電流為1×10-13A，Vgs為-0.5V時的汲極電流為1×10-19A，Vgs為-0.8V時的汲極電流為1×10-22A。在Vgs為-0.5V時或在Vgs為-0.5V至-0.8V的範圍內，該電晶體的汲極電流為1×10-19A或更低，所以可稱該電晶體的關態電流為1×10-19A或更低。由於存在該電晶體的汲極電流為1×10-22A或更低的Vgs，因此可稱該電晶體的關態電流為1×10-22A或更低。
在本說明書中，有時以每通道寬度W的電流值表示具有通道寬度W的電晶體的關態電流，或有時以每預定的通道寬度(例如1μm)的電流值表示具有通道寬度W的電晶體的關態電流。在為後者時，關態電流的單位有時以具有電流/長度的因次的單位(例如，A/μm)表示。
電晶體的關態電流有時取決於溫度。在本說明書中，在沒有特別的說明的情況下，關態電流有時表示室溫、60℃、85℃、95℃或125℃下的關態電流。或者，可表示保證包括該電晶體的半導體裝置的可靠性的溫度或者包括該電晶體的半導體裝置等被使用的溫度(例如，5℃至35℃中的任一溫度)下的關態電流。“電晶體的關態電流為I或更低”是指：在室溫、60℃、85℃、95℃、125℃、保證包括該電晶體的半導體裝置等的可靠性的溫 度或者包括該電晶體的半導體裝置等被使用的溫度(例如，5℃至35℃中的任一溫度)下，存在使電晶體的關態電流成為I或更低的Vgs的值。
電晶體的關態電流有時取決於汲極與源極間的電壓Vds。在本說明書中，在沒有特別的說明的情況下，關態電流有時表示Vds為0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V或20V時的關態電流。或者，可表示保證包括該電晶體的半導體裝置等的必需可靠性的Vds，或者，可表示包括該電晶體的半導體裝置等所使用的Vds下的關態電流。“電晶體的關態電流為I或更低”是指：在Vds為0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V或20V、在保證包括該電晶體的半導體裝置的可靠性的Vds或包括該電晶體的半導體裝置等所使用的Vds下，存在使電晶體的關態電流成為I或更低的Vgs的值。
在上述關態電流的說明中，可以將汲極換稱為源極。也就是說，關態電流有時指電晶體處於關閉狀態時的流過源極的電流。
在本說明書中，有時將關態電流記作「洩漏電流」。
在本說明書中，關態電流例如有時指當電晶體處於關閉狀態時流在源極與汲極間的電流。
接著，說明電路60、電路70的具體的結構例子。
〈電路60的結構例子〉
首先，說明電路60的結構例子。
如圖4所示，電路60包括：多個移位暫存器310(移位暫存器310[1]至[n/2])；多個NAND320(NAND320[1]至[n/2])；多個NOR330(NOR330[1]至[n])；以及多個緩衝器電路340(緩衝器電路340[1]至[n])。
在移位暫存器310[1]的端子c1、端子c2、端子IN、端子OUT分別與佈線221、佈線222、佈線223及下一列的移位暫存器(移位暫存器310[2])的端子IN連接。
另外，在移位暫存器310[2]至[n/2-1]的各端子IN與上一列的移位暫存器310的端子OUT連接，且移位暫存器310[2]至[n/2-1]的各端子OUT與下一列的移位暫存器310的端子IN連接。也就是說，移位暫存器310[1]及310[n/2]以外的移位暫存器310[i](i是滿足1≦i≦n/2的整數)的端子IN及端子OUT分別與移位暫存器310[i-1]的端子OUT及移位暫存器310[i+1]的端子IN連接。
在移位暫存器310[n/2]的端子IN與上一列的移位暫存器(移位暫存器310[n/2-1])的端子OUT連接，移位暫存器310[n/2]的端子OUT與NAND320[n/2]連接。
奇數列的移位暫存器310的端子c1與佈線221連接，其端子c2與佈線222連接。偶數列的移位暫 存器310的端子c1與佈線222連接，其端子c2與佈線221連接。
移位暫存器310[1]至[n/2]具有與供應到佈線222的時脈信號CK1及供應到佈線221的反轉時脈信號CKB1同步地將供應到佈線223的起動脈衝SP1傳送到下一列的功能。從移位暫存器310[1]至[n/2]分別輸出供應到兩個列的佈線204的信號。根據佈線224的電位及佈線225的電位控制供應到各佈線204的信號。因此，移位暫存器310的個數是佈線204的個數的1/2。注意，佈線224的電位控制對奇數列的佈線204的信號的供應，佈線225的電位控制對偶數列的佈線204的信號的供應。
各NAND320[1]至[n/2]的第一輸入端子及第二輸入端子分別與同一列的移位暫存器310的端子IN及端子OUT連接。也就是說，NAND320[i]的第一輸入端子與移位暫存器310[i]的端子IN連接，NAND320[i]的第二輸入端子與移位暫存器310[i]的端子OUT連接。當同一列的移位暫存器310的端子IN及端子OUT皆為高位準時，各NAND320[1]至[n/2]輸出低位準的電位。
各NOR330[1]至[n]的第一輸入端子及第二輸入端子分別與NAND320的輸出端子及佈線224或佈線225連接。明確而言，NOR330[j](j是滿足1≦j≦n的奇數)及NOR330[j+1]的第一輸入端子與NAND320[(j+1)/2]的輸出端子連接。注意，奇數列的NOR330的第二輸入端子與佈線224連接，偶數列的NOR330的第二輸入端子 與佈線225連接。NOR330[1]至[n]中的每一個在輸入到第一輸入端子及第二輸入端子的電位均為低位準時對同一列的緩衝器電路340輸出高位準的電位。
各緩衝器電路340[1]至[n]的輸入端子及輸出端子分別與同一列的NOR330的輸出端子及同一列的佈線204連接。也就是說，緩衝器電路340[j]的輸入端子與NOR330[j]的輸出端子連接，緩衝器電路340[j]的輸出端子與佈線204[j]連接。緩衝器電路340[j+1]的輸入端子與NOR330[j+1]的輸出端子連接，緩衝器電路340[j+1]的輸出端子與佈線204[j+1]連接。緩衝器電路340[1]至[n]各具有將NOR330的輸出增幅並供應到佈線204的功能。
如此，佈線204[1]至[n]的電位被電路60控制，電晶體105(參照圖2)的開啟/關閉狀態被控制。
〈電路70的結構例子〉
接著，說明電路70的結構例子。
如圖5所示，電路70包括：多個移位暫存器410(移位暫存器410[1]至[n/2])；多個NAND420(NAND420[1]至[n/2])；多個NOR430(NOR430[1]至[n])；以及多個緩衝器電路440(緩衝器電路440[1]至[n])。
在移位暫存器410[1]的端子c1、端子c2、端子IN及端子OUT分別與佈線231、佈線232、佈線233及下一列的移位暫存器(移位暫存器410[2])的端子IN 連接。
另外，移位暫存器410[2]至[n/2-1]的各端子IN與上一列的移位暫存器410的端子OUT連接，移位暫存器410[2]至[n/2-1]的各端子OUT與下一列的移位暫存器410的端子IN連接。也就是說，移位暫存器410[1]及410[n/2]以外的移位暫存器410[i]的端子IN及端子OUT分別與移位暫存器410[i-1]的端子OUT及移位暫存器410[i+1]的端子IN連接。
移位暫存器410[n/2]的端子IN與上一列的移位暫存器(移位暫存器410[n/2-1])的端子OUT連接，移位暫存器410[n/2]的端子OUT與NAND420[n/2]連接。
奇數列的移位暫存器410的端子c1與佈線231連接，其端子c2與佈線232連接。偶數列的移位暫存器410的端子c1與佈線232連接，其端子c2與佈線231連接。
移位暫存器410[1]至[n/2]具有與供應到佈線232的時脈信號CK2及供應到佈線231的反轉時脈信號CKB2同步地將供應到佈線233的起動脈衝SP2傳送到下一列的功能。從各移位暫存器410[1]至[n/2]分別輸出供應到兩個列的佈線203的信號，根據佈線234的電位及佈線235的電位控制供應到各佈線203的信號。因此，移位暫存器410的個數是佈線203的個數的1/2。注意，佈線234的電位控制對奇數列的佈線203的信號的供應，佈線235的電位控制對偶數列的佈線203的信號的供應。
移位暫存器410[1]至[n/2]的端子RS與佈線236連接。當佈線236的電位設為高位準時，移位暫存器410[1]至[n/2]的輸出強制性地設為低位準。
各NAND420[1]至[n/2]的第一輸入端子及第二輸入端子分別與同一列的移位暫存器410的端子IN及移位暫存器410的端子OUT連接。也就是說，NAND420[i]的第一輸入端子與移位暫存器410[i]的端子IN連接，NAND420[i]的第二輸入端子與移位暫存器410[i]的端子OUT連接。當同一列的移位暫存器410的端子IN及端子OUT為高位準時，各NAND420[1]至[n/2]輸出低位準的電位。
各NOR430[1]至[n]中的第一輸入端子及第二輸入端子分別與NAND420的輸出端子及佈線234或佈線235連接。明確而言，NOR430[j]及NOR430[j+1]的第一輸入端子與NAND420[(j+1)/2]的輸出端子連接。注意，奇數列的NOR430的第二輸入端子與佈線234連接，偶數列的NOR430的第二輸入端子與佈線235連接。各NOR430[1]至[n]中的每一個在輸入到第一輸入端子及第二輸入端子的電位均為低位準時對同一列的緩衝器電路440輸出高位準的電位。
各緩衝器電路440[1]至[n]的輸入端子及輸出端子分別與同一列的NOR430的輸出端子及同一列的佈線203連接。也就是說，緩衝器電路440[j]的輸入端子與NOR430[j]的輸出端子連接，緩衝器電路440[j]的輸出端 子與佈線203[j]連接。緩衝器電路440[j+1]的輸入端子與NOR430[j+1]的輸出端子連接，緩衝器電路440[j+1]的輸出端子與佈線203[j+1]連接。緩衝器電路440[1]至[n]各具有將NOR430的輸出增幅並供應到佈線203的功能。
如此，佈線203[1]至[n]的電位被電路70控制，電晶體103(參照圖2)的開啟/關閉狀態被控制。
〈移位暫存器310的結構例子〉
接著，說明電路60所包括的移位暫存器310的結構例子。
如圖6所示，移位暫存器310包括時脈反相器510、時脈反相器520及反相器530。
時脈反相器510包括電晶體511至514。電晶體511的閘極與端子c2連接。電晶體511的源極和汲極中的一個與高電壓電源線VDD連接。電晶體511的源極和汲極中的另一個與電晶體512的源極和汲極中的一個連接。電晶體512的閘極與端子IN連接。電晶體512的源極和汲極中的另一個與電晶體513的源極和汲極中的一個連接。電晶體513的閘極與端子IN連接。電晶體513的源極和汲極中的另一個與電晶體514的源極和汲極中的一個連接。電晶體514的閘極與端子c1連接。電晶體514的源極和汲極中的另一個與低電壓電源線VSS連接。注意，端子c1與佈線221和佈線222中的一個連接，端子c2與佈線221和佈線222中的另一個連接。佈線222被 供應時脈信號CK1，佈線221被供應反轉時脈信號CKB1。
時脈反相器520包括電晶體521至524。電晶體521的閘極與端子c1連接。電晶體521的源極和汲極中的一個與高電壓電源線VDD連接。電晶體521的源極和汲極中的另一個與電晶體522的源極和汲極中的一個連接。電晶體522的閘極與端子OUT連接。電晶體522的源極和汲極中的另一個與電晶體523的源極和汲極中的一個連接。電晶體523的閘極與端子OUT連接。電晶體523的源極和汲極中的另一個與電晶體524的源極和汲極中的一個連接。電晶體524的閘極與端子c2連接。電晶體524的源極和汲極中的另一個與低電壓電源線VSS連接。在此，電晶體522的源極和汲極中的另一個及電晶體523的源極和汲極中的一個與電晶體512的源極和汲極中的另一個及電晶體513的源極和汲極中的一個連接。
反相器530包括電晶體531及532。電晶體531的閘極與電晶體512的源極和汲極中的另一個及電晶體513的源極和汲極中的一個連接。電晶體531的源極和汲極中的一個與高電壓電源線VDD連接，電晶體531的源極和汲極中的另一個與電晶體532的源極和汲極中的一個連接。電晶體532的閘極與電晶體512的源極和汲極中的另一個及電晶體513的源極和汲極中的一個連接。電晶體532的源極和汲極中的另一個與低電壓電源線VSS連接。在此，電晶體531的源極和汲極中的另一個及電晶體 532的源極和汲極中的一個與端子OUT連接。
時脈反相器510及時脈反相器520各具有將輸入端子的電位與時脈信號CK1及反轉時脈信號CKB1同步地輸出的功能。因此，輸入到端子IN的信號與時脈信號CK1及反轉時脈信號CKB1同步地傳送到時脈反相器510及反相器530。之後，端子IN的電位的正邏輯被輸出到端子OUT。注意，時脈反相器520及反相器530具有正反器的功能，並具有保持移位暫存器310的資料的功能。
注意，對移位暫存器310所包括的電晶體的材料沒有特別的限制。例如，可以使用OS電晶體、通道形成區域中包括單晶半導體的電晶體、半導體膜中形成有通道形成區域的電晶體等。
〈移位暫存器410的結構例子〉
接著，說明電路70所包括的移位暫存器410的結構例子。
如圖7所示，移位暫存器410包括時脈反相器610、時脈反相器620、反相器630、電晶體641。移位暫存器410在包括電晶體633及電晶體641之處與圖6中的移位暫存器310不同。因為其他結構及連接關係與移位暫存器310相同，所以省略詳細的說明。
電晶體633的閘極與佈線236連接，源極和汲極中的一個與高電壓電源線VDD連接，電晶體633的 源極和汲極中的另一個與電晶體631的源極和汲極中的一個連接。電晶體641的閘極與佈線236連接，電晶體641的源極和汲極中的一個與低電壓電源線VSS連接，電晶體641的源極和汲極中的另一個與端子OUT連接。
當佈線236的電位成為高位準時，電晶體641開啟，移位暫存器410的輸出強制性地成為低位準。注意，當電晶體641開啟，若反相器630的輸出成為高位準，則在反相器630與電晶體641間可流過貫通電流。然而，因為反相器630包括電晶體633且在佈線236的電位為高位準時電晶體633關閉，所以可以防止貫通電流的產生。
注意，對移位暫存器410所包括的電晶體的材料沒有特別的限制。例如，可以使用OS電晶體、通道形成區域包括單晶半導體的電晶體、半導體膜中形成有通道形成區域的電晶體等。
〈工作〉
接著，說明半導體裝置10的工作的例子。
圖8示出電路60(參照圖4)、電路70(參照圖5)、電路21、41、51(參照圖2)的時序圖。
在此，將進行曝光之前的重設工作稱為“第一重設”，將進行用來計算之間的差的重設信號的生成及讀出時的重設工作稱為“第二重設”。在圖8中，期間Ta是進行電路21的第一重設及曝光的期間，期間Tb是進行光 資料信號及重設信號的讀出的期間。另外，將電路21[1，1]中的節點N1、N2、N3分別記作N1[1]、N2[1]、N3[1]，將電路21[2，1]中的節點N1、N2、N3分別記作N1[2]、N2[2]、N3[2]。
雖然在此尤其示出電路21[1，1]、電路21[2，1]的工作的例子，但是電路21[1，2]至[1，m]可以與電路21[1，1]相似地工作，電路21[2，2]至[2，m]可以與電路21[2，1]相似地工作。
首先，說明期間T1至T3中第一重設及曝光。
首先，在期間T1中，佈線203[1]的電位設為高位準，因而電路21[1，1]中的電晶體103開啟。另外，佈線203[2]的電位設為高位準，因而電路21[2，1]中的電晶體103開啟。另外，在佈線203[1]及佈線203[2]的電位為高位準時佈線202的電位為高位準，所以電晶體102開啟，並且節點N1[1]及節點N1[2]的電位重設到與佈線212相同位準的電位(在此為高位準)。
若在期間T1之前的期間中節點N1[1]及節點N1[2]的電位降低，則有在使電晶體102開啟之後節點N2[1]及節點N2[2]的電位急劇降低的擔憂。然而，在期間T1中，當在電晶體102開啟之前使佈線203的電位設為高位準且電晶體103開啟時，可以使節點N1及節點N2的電位重設到高位準，而可以防止急劇的電位的下降。另外，藉由使電容器106的電容大於節點N1的寄生電容， 有效地抑制節點N2的電位的急劇的下降。
接著，在期間T2中，佈線236的電位設為高位準，所以電路70的工作強制性地結束，而佈線203[1]及佈線203[2]的電位成為低位準。因此，電晶體103關閉，節點N2[1]及節點N2[2]的電位根據照射到光電轉換元件101的光的量降低。由此，可以在電路21中進行曝光。在此，示出節點N2[2]的電位的減少大於節點N2[1]的電位的減少的情況。
接著，在期間T3中，佈線202的電位設為低位準，電晶體102關閉。由此，節點N2[1]及節點N2[2]的電位被保持。也就是說，曝光期間結束。
藉由上述工作，在電路21中進行第一重設及曝光。
接著，說明在期間T4至T8中的光資料信號及重設信號的讀出。
首先，在期間T4中，因為佈線205的電位設為高位準，所以電晶體111開啟，而節點N3[1]及節點N3[2]的電位成為與佈線206相同位準的電位(在此為低位準)。注意，在此，佈線206的電位為低位準且佈線213的電位為高位準。
另外，佈線223的電位設為高位準，由此，在電路60中移位暫存器310開始工作。另外，藉由使佈線233的電位設為高位準，在電路70中移位暫存器410開始工作。
接著，在期間T5中，因為佈線224的電位設為低位準，所以佈線204[1]的電位成為高位準，而在電路21[1，1]中電晶體105開啟。因此，節點N3[1]的電位成為對應於曝光後的節點N2[1]的電位(影像資料)。此時的節點N3[1]的電位作為電路21[1，1]的光資料信號被輸出到電路51。注意，此時佈線209的電位為高位準，電晶體122開啟，並且，由於佈線210的電位為高位準且電晶體123開啟，因此節點N4及佈線215的電位沒有變化。
接著，在期間T6中，因為佈線234的電位設為低位準，所以佈線203[1]的電位成為高位準，因而在電路21[1，1]中電晶體103開啟。由此，節點N2[1]的電位重設到高位準，進行第二重設。之後，節點N3[1]的電位成為對應於重設的節點N2[1]的電位。此時的節點N3[1]的電位作為電路21[1，1]的重設信號被輸出到電路51。
在期間T6中，由於佈線209的電位為低位準且因而電晶體122關閉，因此節點N4的電位處於浮動狀態。當重設信號被輸出到節點N3[1]且其電位增加時，節點N4的電位也藉由電容器121增加。該節點N4的電位藉由電晶體123被供應到佈線215。如此，藉由讀取佈線215的電位，可以輸出對應於在期間T5中讀出的光資料信號與在期間T6中讀出的重設信號之間的差的電位。
接著，在期間T7中，因為佈線225的電位設為低位準，所以佈線204[2]的電位成為高位準，而在電路 21[2，1]中電晶體105開啟。因此，節點N3[2]的電位變成對應於曝光後的節點N2[2]的電位(影像資料)。此時的節點N3[2]的電位作為電路21[2，1]的光資料信號被輸出到電路51。注意，此時，佈線209的電位為高位準，電晶體122開啟，並且，佈線210的電位為高位準，電晶體123開啟，因此，節點N4及佈線215的電位不發生變化。
接著，在期間T8中，因為佈線235的電位設為低位準，所以佈線203[2]的電位成為高位準，而在電路21[2，1]中電晶體103開啟。由此，節點N2[2]的電位重設到高位準，即為進行第二重設。之後，節點N3[2]的電位成為對應於重設的節點N2[2]的電位。此時的節點N3[2]的電位作為電路21[2，1]的重設信號被輸出到電路51。
在期間T8中，由於佈線209的電位為低位準且電晶體122關閉，因此節點N4的電位處於浮動狀態。當重設信號被輸出到節點N3[2]而使電位增加時，節點N4的電位也藉由電容器121增加。該節點N4的電位藉由電晶體123被供應到佈線215。
藉由進行相似的工作，對第三列至最後一列的電路21(電路21[3，1]至[n，m])也進行光資料信號與重設信號的讀出及差的計算。
在所有電路21中的讀出工作結束之後，藉由使下一個圖框的期間T2中的佈線236的電位設為高位準，強制性地停止電路70中的移位暫存器410的工作， 並可以使佈線203[1]及佈線203[2]的電位設為低位準。
注意，在上述工作中，可以將1個圖框設定為46 clocks，其中可以將像素中的第一重設及曝光期間設定為6 clocks。因此，例如將電路60及電路70的時脈頻率設定為2.76kHz，當電路60及電路70以1/4 clocks輸出1列的選擇信號時，可以將圖框頻率設定為60fps。注意，可以以能夠容納於1個圖框內的方式自由地設定clock數。例如，當將第一重設及曝光期間縮短為3 clocks時，1個圖框為43 clocks。在該情況下，各列的讀出期間增加。
如上所述，在本發明的一個實施方式中，可以進行光資料信號與重設信號之間的差的計算。因此，即使當在光資料信號中包含雜訊時，也可以獲得雜訊的影響被降低的信號，而可以提供可靠性高的半導體裝置。
另外，在本發明的一個實施方式中，藉由由OS電晶體構成電路，可以防止曝光所導致的電荷洩漏。因此，能夠長期間保持曝光資料並擴大檢測出的光的動態範圍。另外，即使在利用全域快門系統進行影像時也可以獲得正確的影像信號的資料。
在本發明的一個實施方式中，可以按列依次讀出光資料信號、重設信號。因此，即使在同時對多個列的像素進行曝光後按列依次進行讀出的情況下，也可以按列計算出光資料信號與重設信號之間的差。
在適當情況，本實施方式可以與任何其他實 施方式組合。因此，在本實施方式中描述的內容(也可以是其一部分的內容)可以應用於、組合於或者替換成在該實施方式中描述的其他內容(也可以是其一部分的內容)和/或在一個或多個其他實施方式中描述的內容(也可以是其一部分的內容)。注意，在實施方式中描述的內容是指在各實施方式中利用各種圖式說明的內容或在說明書的文章中所記載的內容。另外，藉由使在一個實施方式中示出的圖式(或其一部分)與該圖式的其他部分、在該實施方式中示出的其他圖式(或其一部分)和/或在一個或多個其他實施方式中示出的圖式(或其一部分)組合，可以構成更多圖式。其它的實施方式中也是同樣的。
實施方式2
在本實施方式中，說明根據本發明的一個實施方式的結構及工作的其他例子。
圖9示出不同於圖8的電路70的時序圖。在此，輸入到佈線234的信號的頻率是圖8中的信號的頻率的1/2。下面說明的工作以外的工作與圖8中的工作相同，而省略詳細的說明。
在期間T1中，佈線231及佈線232的電位為高位準。由此，圖5及圖7中的端子c1及端子c2被供應高位準的電位，所有移位暫存器410的端子OUT的電位強制性地設為高位準。在期間T1中，藉由將佈線233的電位設定為高位準，所有移位暫存器410的端子IN及端 子OUT被供應高位準的電位，所有NAND420輸出低位準的電位。之後，藉由將佈線234及佈線235的電位設定為低位準，所有NOR430的輸出及佈線203的電位設為高位準。在該期間中，圖8中的節點N1及節點N2的電位重設到高位準。
在期間T2中，藉由將佈線233的電位設定為低位準並將佈線236的電位設定為高位準，可以將所有移位暫存器410的端子OUT的電位強制性地設定為低位準。因此，所有NAND420的輸出成為高位準，所以可以將所有NOR430的輸出及所有佈線203的電位設定為低位準。
在期間T8中，因為佈線235的電位設為低位準，所以佈線203[2]的電位設為高位準，而在電路21[2，1]中電晶體103開啟。由此，節點N2[2]的電位重設到高位準，即為進行第二重設。之後，節點N3[2]的電位根據重設的節點N2[2]的電位增加。由此，重設信號從電路21[2，1]輸出到電路51。
在此，在圖8中，期間T8中的佈線203[1]的電位與佈線234的電位同步地成為高位準，但是在圖9中，佈線234的電位為高位準，所以佈線203[1]的電位維持為低位準。
在圖8中，因為在期間T8時及之後佈線233的電位維持為高位準，所以有佈線203[1]的電位不必要地為高位準的期間，但是在圖9中，因為在期間T8時及之 後佈線233的電位為低位準，所以佈線203[1]的電位不會不必要地為高位準。因此，可以降低電路70的功耗。
電路70中的移位暫存器410也可以具有如圖10所示的結構。圖10所示的移位暫存器410在包括電晶體642之處與圖7中的移位暫存器410不同。其他結構及連接關係與圖7中移位暫存器410相同，所以省略詳細的說明。
電晶體642的閘極與佈線236_2連接，電晶體642的源極和汲極中的一個與高電壓電源線VDD連接，電晶體642的源極和汲極中的另一個與端子OUT連接。另外，電晶體633的閘極及電晶體641的閘極與佈線236_1連接。
電晶體642根據佈線236_2的電位控制開啟/關閉狀態，當電晶體642開啟時，端子OUT的電位為高位準。因此，藉由控制佈線236_2的電位，可以將移位暫存器410的輸出強制性地設定為高位準。
圖11的時序圖示出包括圖10所示的移位暫存器410的電路70的工作的例子。下面說明的工作以外的工作與圖9中的工作相同，而省略詳細的說明。
在期間T1中，將佈線236_2的電位設定為高位準。由此，所有移位暫存器410的端子OUT被供應高位準的電位，所以移位暫存器410的輸出強制性地成為高位準。在期間T1中，藉由將佈線233的電位設定為高位準，所有移位暫存器410的端子IN及端子OUT被供應高 位準的電位，所有NAND420輸出低位準的電位。之後，藉由將佈線234及佈線235的電位設定為低位準，所有NOR430的輸出及佈線203的電位成為高位準。在該期間中，圖8中的節點N1及節點N2的電位重設到高位準。
然後，藉由將佈線233的電位設定為低位準、將佈線236_1的電位設定為高位準、並將佈線236_2的電位設定為低位準，將所有移位暫存器410的端子OUT的電位強制性地設定為低位準。因此，所有NAND420的輸出為高位準，所以可以將所有NOR430的輸出及所有佈線203的電位設定為低位準。
在適當情況下，本實施方式可以與任何其他實施方式組合。
實施方式3
在本實施方式中，說明使用根據本發明的一個實施方式的包含半導體裝置的影像裝置。
圖12示出影像裝置700的結構例子。影像裝置700包括光檢測部710、資料處理部720。
光檢測部710包括電路20、30、60、70、80、90。作為電路20、30、60、70，可以使用實施方式1、2中記載的電路。
電路80具有將從電路30輸入的類比信號轉換成數位信號的功能。電路80可以由A/D轉換器等構成。
電路90是具有將從電路80輸入的數位信號讀出的功能的驅動電路。明確而言，電路90具有將對應於在電路30中計算出的差資料的數位信號讀出並輸出到外部的功能。
電路90可以使用選擇電路等構成。選擇電路可以使用電晶體等構成。作為該電晶體可以使用OS電晶體等。
資料處理部720包括電路721。電路721具有使用對應於在光檢測部710中生成的差資料的數位信號進行影像資料的生成的功能。
電路20可包含具有顯示影像的功能的電路。由結構，可以將影像裝置700用作觸控面板。
接著，說明圖12所示的影像裝置700的驅動方法的例子。
首先，在電路21中生成光資料信號。此時，藉由利用全域快門系統在多個電路21中拍攝影像，可以抑制生成的影像的變形。在電路21中生成的光資料信號被輸出到電路30。
然後，在電路21中生成重設信號。在電路21中生成的重設信號被輸出到電路30。
在此，在電路30中，計算從電路21輸入的光資料信號與重設信號之間的差。差的計算可以利用在實施方式1、2中記載的方法進行。在電路30中計算出的差作為類比信號被輸出到電路80。
從電路30輸出的類比信號在電路80中被轉換成數位信號，並被輸出到電路90。電路90讀出該數位信號。在電路90中讀出的數位信號被用於電路721中的處理等。
如此，在本發明的一個實施方式中的影像裝置中，在利用類比信號進行差的計算之後，將該差轉換成數位信號。因此，在轉換成數位信號時雜訊不會增幅，而可以有效地去除雜訊。因此，可以提高所拍攝的影像的精度。
在適當情況下，本實施方式可以與任何其他實施方式組合。
實施方式4
在本實施方式中，說明可用於半導體裝置10的元件的結構例子。
圖13A至圖13C示出可用於半導體裝置10的電晶體及光電轉換元件的結構例子。在本實施方式中，說明作為光電轉換元件使用光電二極體的例子。
圖13A示出電晶體801、電晶體802、光電二極體803的結構例子。電晶體801藉由佈線819及導電層823與電晶體802連接，電晶體802藉由導電層830與光電二極體803連接。
電晶體802層疊在電晶體801上，光電二極體803層疊在電晶體802上。如此，藉由將半導體裝置中 的電晶體層疊，可以縮小半導體裝置的面積。
電晶體801及電晶體802分別可以被用作圖2、圖3A至圖3D、圖6、圖7、圖10所示的電晶體中的任何。例如，可以將電晶體801、電晶體802、及光二極體803分別用作圖2中的電晶體104、圖2中的電晶體102或電晶體103及圖2中的光電轉換元件101。但是，可使用電晶體801、電晶體802、光電二極體803的元件不侷限於此。
首先，說明電晶體801。
電晶體801使用半導體基板810形成，包括半導體基板810上的元件分離層811及形成在半導體基板810中的雜質區域812。雜質區域812具有電晶體801的源極區域或汲極區域的功能，在雜質區域812之間形成有通道區域。電晶體801更包括絕緣層813及導電層814。絕緣層813具有電晶體801的閘極絕緣層的功能，導電層814具有電晶體801的閘極電極的功能。注意，可以在導電層814的側面形成有側壁815。再者，可以在導電層814上形成具有保護層的功能的絕緣層816及具有平坦化膜的功能的絕緣層817。
對半導體基板810使用矽基板。注意，作為基板的材料，除了矽之外，可以使用鍺、矽鍺、碳化矽、砷化鎵、砷化鋁鎵、磷化銦、氮化鎵、有機半導體。
元件分離層811可以利用LOCOS(Local Oxidation of Silicon：矽局部氧化)法或STI(Shallow Trench Isolation：淺溝槽隔離)法等形成。
雜質區域812是包含對半導體基板810的材料賦予導電性的雜質元素的區域。當作為半導體基板810使用矽基板時，作為n型的導電性的雜質，使用磷或砷等，作為賦予p型的導電性的雜質，使用硼、鋁、鎵等。可以利用離子植入法、離子摻雜法等對半導體基板810的預定區域添加雜質元素。
絕緣層813可以使用包含氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿及氧化鉭中的至少一種的絕緣層。或者，絕緣層813可以使用各包含上述材料中的一種或更多的絕緣層的疊層構成。
導電層814可以使用鋁、鈦、鉻、鈷、鎳、銅、釔、鋯、鉬、銀、錳、鉭及鎢等的導電膜。也可以使用上述材料的合金或上述材料的導電氮化物。也可以使用選自上述材料、上述材料的合金及上述材料的導電氮化物中的多種材料的疊層。
絕緣層816可以使用包含氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿及氧化鉭中的至少一種的絕緣層。或者，絕緣層816可以使用各包含上述材料中的一種或更多的絕緣層的疊層構成。
絕緣層817可以使用如丙烯酸樹脂、環氧樹脂、苯并環丁烯樹脂，聚醯亞胺、聚醯胺等有機材料的絕 緣層。或者，絕緣層817可以各使用包含上述材料的絕緣層的疊層構成。
注意，導電層814可以藉由導電層818與佈線819連接。
接著，說明電晶體802。
電晶體802包括絕緣層822上的氧化物半導體層824、氧化物半導體層824上的導電層825、導電層825上的絕緣層826、絕緣層826上的導電層827。導電層825具有電晶體802的源極電極或汲極電極的功能。絕緣層826具有電晶體802的閘極絕緣層的功能。導電層827具有電晶體802的閘極電極的功能。再者，可以在導電層827上形成具有保護層的功能的絕緣層828及具有平坦化膜的功能的絕緣層829。
可以在絕緣層822下形成導電層821。導電層821具有電晶體802的背閘極電極的功能。在形成導電層821時，可以在絕緣層820上形成導電層821，絕緣層820形成在佈線819上。或是，可以將佈線819的一部分用作電晶體802的背閘極電極。可以將包括背閘極電極的OS電晶體用於圖2、圖3A至圖3D、圖6、圖7、圖10中的電晶體。
如於電晶體802，當電晶體T包括其間夾有半導體膜的一對閘極時，可以對其中一個閘極供應信號A，並對另一個閘極供應固定電位Vb。或是，可以對其中一個閘極供應信號A，並對另一個閘極供應信號B。或是， 可以對其中一個閘極供應固定電位Va，並對另一個閘極供應固定電位Vb。
信號A例如為用來控制開啟/關閉的信號。信號A可以為具有電位V1或者電位V2(V1>V2)的兩種電位的數位信號。例如，可以將電位V1設定為高電源電位且將電位V2設定為低電源電位。信號A可以為類比信號。
固定電位Vb例如為用來控制由電晶體T的其中一個閘極設定的臨界電壓VthA的電位。固定電位Vb可以為電位V1或者電位V2。此時，不需要特別的電位產生電路。固定電位Vb可以為與電位V1或者電位V2不同的電位。當固定電位Vb低，有時可以提高臨界電壓VthA。其結果是，有時可以降低閘極與源極之間的電壓Vgs為0V時的汲極電流，而可以降低包括電晶體T的電路的洩漏電流。例如，可以使固定電位Vb低於低電源電位。藉由提高固定電位Vb，有時可以降低臨界電壓VthA。其結果是，有時可以提高閘極與源極之間的電壓Vgs為VDD時的汲極電流，而可以提高包括電晶體T的電路的工作速度。例如，可以使固定電位Vb高於低電源電位。
信號B例如為用來控制開啟/關閉狀態的信號。信號B可以為具有電位V3或者電位V4(V3>V4)的兩種電位的數位信號。例如，可以將電位V3設定為高電源電位且將電位V4設定為低電源電位。信號B可以為類 比信號。
在信號A與信號B都是數位信號的情況下，信號B可以為與信號A具有相同數位值的信號。此時，有時可以增加電晶體T的通態電流，而可以提高包括電晶體T的電路的工作速度。此時，信號A的電位V1及電位V2可以與信號B的電位V3及電位V4不同。例如，當對應於被輸入信號B的背閘極的閘極絕緣膜的厚度大於對應於被輸入信號A的閘極的閘極絕緣膜時，可以使信號B的電位振幅(V3-V4)大於信號A的電位振幅(V1-V2)。由此，有時可以使信號A及信號B對電晶體T的開啟狀態或關閉狀態造成的影響大致相同。
在信號A與信號B都是數位信號的情況下，信號B可以為與信號A具有不同數位值的信號。此時，可以分別利用信號A及信號B控制電晶體T，而可以實現更高的效能。例如，當電晶體T為n通道電晶體時，在僅在信號A為電位V1且信號B為電位V3時的情況下該電晶體開啟，或者在僅在信號A為電位V2且信號B為電位V4的情況下時該電晶體關閉，有時可以由一個電晶體實現NAND電路或NOR電路等的功能。另外，信號B可以為用來控制臨界電壓VthA的信號。例如，信號B也可以在包括電晶體T的電路工作期間與在該電路不工作期間具有不同電位。信號B可以根據電路的工作模式具有不同電位。此時，信號B有可能沒有信號A那麼頻繁地切換電位。
在信號A與信號B都是類比信號的情況下，信號B可以為與信號A具有相同電位的類比信號、用常數乘以信號A的電位而得的類比信號、或者高於或低於信號A的電位一個常數的類比信號等。此時，有時可以藉由增加電晶體T的通態電流，而提高包括電晶體T的電路的工作速度。信號B也可以為與信號A不同的類比信號。此時，有時可以分別利用信號A及信號B控制電晶體T，而可以實現更高的功能。
可以使信號A及信號B分別為數位信號及類比信號。可以使信號A及信號B分別為類比信號及數位信號。
當對電晶體T的兩個閘極供應固定電位時，有時可以將電晶體T用作與電阻器同等的元件。例如，當電晶體T為n通道電晶體時，藉由提高(降低)固定電位Va或固定電位Vb，有時可以降低(提高)電晶體T的有效電阻。藉由提高(降低)固定電位Va及固定電位Vb的兩者，有時可以獲得比只具有一個閘極的電晶體低(高)的有效電阻。
絕緣層822可以使用包含氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿及氧化鉭中的至少一種的絕緣層。或者，絕緣層822也可以使用各包含上述材料中的一種或更多的絕緣層的疊層構成。注意，絕緣層822較佳為具有能夠對氧化物半導體層824供應氧的功 能。這是因為，即使氧化物半導體層824中包括氧缺陷，也藉由從絕緣層供應的氧來填補氧缺陷。作為用來供應氧的處理的例子，例如熱處理。
氧化物半導體層824可以使用氧化物半導體。作為氧化物半導體，可以使用例如，氧化銦、氧化錫、氧化鎵、氧化鋅、In-Zn氧化物、Sn-Zn氧化物、Al-Zn氧化物、Zn-Mg氧化物、Sn-Mg氧化物、In-Mg氧化物、In-Ga氧化物、In-Ga-Zn氧化物、In-Al-Zn氧化物、In-Sn-Zn氧化物、Sn-Ga-Zn氧化物、Al-Ga-Zn氧化物、Sn-Al-Zn氧化物、In-Hf-Zn氧化物、In-La-Zn氧化物、In-Ce-Zn氧化物、In-Pr-Zn氧化物、In-Nd-Zn氧化物、In-Sm-Zn氧化物、In-Eu-Zn氧化物、In-Gd-Zn氧化物、In-Tb-Zn氧化物、In-Dy-Zn氧化物、In-Ho-Zn氧化物、In-Er-Zn氧化物、In-Tm-Zn氧化物、In-Yb-Zn氧化物、In-Lu-Zn氧化物、In-Sn-Ga-Zn氧化物、In-Hf-Ga-Zn氧化物、In-Al-Ga-Zn氧化物、In-Sn-Al-Zn氧化物、In-Sn-Hf-Zn氧化物、In-Hf-Al-Zn氧化物的任何。特別是In-Ga-Zn氧化物。
在此，In-Ga-Zn氧化物是指作為主要成分包含In、Ga和Zn的氧化物。注意，In、Ga及Zn以外的金屬元素有時作為雜質被包含。將由In-Ga-Zn氧化物構成的膜也稱為IGZO膜。
導電層825可以使用鋁、鈦、鉻、鈷、鎳、銅、釔、鋯、鉬、銀、錳、鉭及鎢等的導電膜。也可以使 用上述材料的合金或上述材料的導電氮化物。也可以使用選自上述材料、上述材料的合金及上述材料的導電氮化物中的多種材料的疊層。典型的是，尤其較佳為使用容易與氧鍵合的鈦或具有高熔點而允許後面的製程的溫度較高的鎢。此外，也可以使用低電阻的銅或銅-錳等合金與上述材料的疊層。導電層825使用容易與氧鍵合的材料，在導電層825與氧化物半導體層824彼此接觸時，氧化物半導體層824中形成包括氧缺陷的區域。包含於膜中的微量的氫擴散到該氧缺陷中而使該區域明顯地n型化。該n型化的該區域可以被用作電晶體的源極區域或汲極區域。
絕緣層826可以使用包含氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿及氧化鉭中的至少一種的絕緣層。或是，絕緣層826也可以使用各包含上述材料中的一種或更多的絕緣層的疊層構成。
導電層827可以使用鋁、鈦、鉻、鈷、鎳、銅、釔、鋯、鉬、銀、錳、鉭及鎢等的導電膜。也可以使用上述材料的合金或上述材料的導電氮化物。也可以使用選自上述材料、上述材料的合金及上述材料的導電氮化物中的多種材料的疊層。
絕緣層828可以使用包含氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿及氧化鉭中的至少一種的絕緣膜。或者，絕緣層828也可以使用各包含上述 材料中的一種或更多的絕緣層的疊層構成。
絕緣層829可以使用包含丙烯酸樹脂、環氧樹脂、苯并環丁烯樹脂，聚醯亞胺、聚醯胺等有機材料。另外，絕緣層829也可以使用包含一種或更多的上述材料的絕緣層的疊層構成。
接著，說明光電二極體803。
於光電二極體803，依次層疊有n型半導體層832、i型半導體層833及p型半導體層834。i型半導體層833較佳為使用非晶矽。另外，n型半導體層832及p型半導體層834可以使用包含賦予導電性的雜質的非晶矽或微晶矽。因為使用非晶矽的光電二極體的可見光的波長範圍的感度高，所以是較佳的。注意，當p型半導體層834為受光面時，可以提高光電二極體的輸出電流。
具有陰極的功能的n型半導體層832藉由導電層830與電晶體802的導電層825連接。另外，具有陽極的功能的p型半導體層834與佈線837連接。光電二極體803可以藉由佈線831或導電層836與其他佈線連接。再者，還可以形成具有保護膜的功能的絕緣層835。
雖然在圖13A中導電層814與導電層825連接，即，電晶體801的閘極與電晶體802的源極和汲極中的一個連接的結構，但是電晶體801與電晶體802的連接關係不侷限於此。例如，如圖13B所示，雜質區域812可與導電層825連接，即，電晶體801的源極和汲極中的一個與電晶體802的源極和汲極中的一個連接的結構。當電 晶體801、電晶體802及光電二極體803彼此重疊，可以進一步縮小半導體裝置的面積。
雖然在此未圖示，但是電晶體801的閘極與電晶體802的閘極可連接或電晶體801的雜質區域812與電晶體802的閘極可連接。可以適當地將這些結構用於圖2、圖3A至圖3D、圖6、圖7、圖10所示的電路。
或是，如圖13C所示，可以省略OS電晶體而光電二極體803與電晶體801連接。如此，藉由省略OS電晶體，可以削減半導體裝置的製程。
雖然在圖13A至圖13C中示出了光電二極體803層疊在電晶體802上的結構，但是光電二極體803的位置並不侷限於此。例如，如圖14A所示，也可以將光電二極體803設置在電晶體801與電晶體802之間。
或是，如圖14B所示，可以將光電二極體803設置在與電晶體802同一層中。在該情況下，可以將導電層825用作電晶體802的源極電極或汲極電極及光電二極體803的電極。
或是，如圖14C所示，可以將光電二極體803設置在與電晶體801同一層中。在該情況下，可以使用同一材料同時形成具有電晶體801的閘極電極的功能的導電層814及具有光電二極體803的電極的功能的佈線831。
可以使用半導體基板810形成多個電晶體。圖15A示出使用半導體基板810形成電晶體804及電晶體 805的例子。
電晶體804包括雜質區域842、具有閘極絕緣膜的功能的絕緣層843及具有閘極電極的功能的導電層844。電晶體805包括雜質區域852、具有閘極絕緣膜的功能的絕緣層853及具有閘極電極的功能的導電層854。因為電晶體804及電晶體805的結構及材料與電晶體801相同，所以省略詳細的說明。
雜質區域842包含賦予與雜質區域852相反的導電型的雜質元素。也就是說，電晶體804具有與電晶體805相反的極性。另外，如圖15A所示，雜質區域842可以與雜質區域852連接。由此，可以構成包含電晶體804及電晶體805的CMOS(Complementary Metal Oxide Semiconductor)反相器。電晶體804及電晶體805可以被用於例如圖6、圖7、圖10中的反相器及時脈反相器等。
藉由使用圖15A的結構，可以由使用半導體基板810的電晶體形成圖1A和圖1B、圖4至圖7、圖10所示的電路60及電路70，並可以使用半導體基板810由設置在該電晶體上的OS電晶體形成圖1A、圖1B、圖2及圖3A至圖3D所示的電路21、41、51。也就是說，可以將電路20及電路30層疊於電路60及電路70上。由此，可以實現半導體裝置的面積的縮小。
如圖15B所示，在將作為OS電晶體的電晶體807層疊在使用半導體基板810形成的電晶體806上的結構中，雜質區域861可與導電層862連接，即，電晶體 806的源極和汲極中的一個可與電晶體807的源極和汲極中的一個連接。由此，可以構成包括使用半導體基板810形成的電晶體及OS電晶體的CMOS反相器。
使用半導體基板810形成的電晶體806與OS電晶體相比容易形成為p通道型電晶體。因此，較佳的是，電晶體806為p通道型電晶體且電晶體807為n通道型電晶體。由此，可以以不在半導體基板810上形成極性不同的兩種電晶體的方式形成CMOS反相器，而可以削減半導體裝置的製程步驟。
在適當情況下，本實施方式可以與任何其他實施方式組合。
實施方式5
在本實施方式中，說明附加有濾色片等的影像裝置的結構例子。
圖16A是對圖13A至圖13C、圖14A至圖14C、圖15A及15B等的任何所示的結構附加濾色片等的方式的例子的剖面圖，示出對應於三個像素的電路(電路21a、電路21b、電路21c)所占的區域。在形成於層1100中的光電二極體803上形成有絕緣層1500。絕緣層1500例如可以使用對可見光的透光性高的氧化矽膜等。此外，也可以作為鈍化膜採用層疊氮化矽膜的結構。另外，也可以作為抗反射膜採用層疊氧化鉿等的介電膜的結構。
在絕緣層1500上形成有遮光層1510。遮光層 1510具有防止透過濾色片的光混色的功能。作為遮光層1510，可以採用鋁及鎢等的金屬層、或包含該金屬層與被用作抗反射膜的介電膜的層疊。
在絕緣層1500及遮光層1510上形成有用作平坦化膜的有機樹脂層1520。以分別與電路21a、電路21b及電路21c配成對的方式在電路21a、電路21b及電路21c上形成有濾色片1530a、1530b及1530c。藉由對濾色片1530a、濾色片1530b及濾色片1530c具有R(紅色)、G(綠色)及B(藍色)等，可以獲得彩色影像。
在濾色片1530a、1530b及1530c上設置有微透鏡陣列1540，因而穿過透鏡的光經過位於該透鏡正下的濾色片照射到光電二極體。
以與層1400接觸的方式設置有支撐基板1600。支撐基板1600可以使用矽基板等半導體基板、玻璃基板、金屬基板、陶瓷基板等硬質基板。注意，也可以在層1400與支撐基板1600之間有用作黏合層的無機絕緣層或有機樹脂層。
在上述影像裝置的結構中，也可以使用光學轉換層1550代替濾色片1530a、濾色片1530b及濾色片1530c(參照圖16B)。藉由使用光學轉換層1550，可以實現能夠將各種波長範圍的光變換成影像的影像裝置。
例如，藉由將阻擋可見光線的波長或更短的光的濾光片用作光學轉換層1550，可以得到紅外線影像裝置。藉由將阻擋紅外線的波長或更短的光的濾光片用作 光學轉換層1550，可以得到遠紅外線影像裝置。藉由將阻擋可見光線的波長或更長的光的濾光片用作光學轉換層1550，可以得到紫外線影像裝置。
此外，若將閃爍體用於光學轉換層1550，則可以實現獲得將輻射的強弱視覺化的影像的影像裝置，諸如醫療用X射線影像裝置等。當透過拍攝物件的X射線等輻射入射到閃爍體時，由於被稱為光致發光的現象而該輻射被轉換成可見光線或紫外光線等的光(螢光)。藉由由光電二極體803檢測該光來獲得影像資料。
閃爍體由如下物質或材料構成：當被X射線或伽瑪射線等輻射照射時，吸收其能量而發出可見光或紫外光的物質或包含該物質的材料。已知例如有Gd2O2S：Tb、Gd2O2S：Pr、Gd2O2S：Eu、BaFCl：Eu、NaI、CsI、CaF2、BaF2、CeF3、LiF、LiI、ZnO等材料和將上述材料分散在樹脂或陶瓷中的材料。
在適當情況下，本實施方式可以與任何其他實施方式組合。
實施方式6
在本實施方式中，說明半導體裝置10的其他結構例子。
圖17A示出電路21的結構例子。在圖17A中的電路21中，作為圖2所示的電路21中的光電轉換元件101使用包括硒類半導體的元件900。
包括硒類半導體的元件是能夠利用藉由施加電壓而可以從一個入射光子取出多個電子的雪崩倍增效應進行光電轉換的元件。因此，在包括硒類半導體的電路21中，能夠將相對於入射的光量的電子的增幅，而可以獲得靈敏度高的感測器。
作為硒類半導體，可以使用非晶結構的硒類半導體或結晶結構的硒類半導體。例如，可以藉由在形成非晶結構的硒類半導體之後進行熱處理來獲得結晶結構的硒類半導體。注意，較佳是藉由使結晶結構的硒類半導體的晶粒的粒徑小於像素間距，可以降低各像素的特性的偏差，而使所獲得的影像品質均勻。
在硒類半導體中，結晶結構的硒類半導體具有如下特性：在較寬的波長範圍中具有光吸收係數。因此，可以將結晶結構的硒類半導體用作可見光、紫外光、X射線、伽瑪射線等較寬的波長範圍的影像元件，並可以將結晶結構的硒類半導體用作所謂的直接轉換型元件，該直接轉換型元件可以將射X射線及伽瑪射線等短波長範圍的光直接轉換成電荷。
圖17B示出元件900的結構例子。元件900包括基板901、電極902、硒類半導體903、電極904。電極904與電晶體102的源極和汲極中的一個連接。雖然在此示出元件900包括多個硒類半導體903及多個電極904且多個電極904的每一個與電晶體102連接的例子，但是對硒類半導體903及電極904的個數沒有特別的限制，可 以提供單個或多個硒類半導體903及單個或多個電極904。
光經由基板901及電極902向硒類半導體903入射。因此，基板901及電極902較佳為具有透光性。作為基板901，可以使用玻璃基板。作為電極902，可以使用銦錫氧化物(ITO：Indium Tin Oxide)。
硒類半導體903及層疊在硒類半導體903上的電極902可以以不對各電路21的形狀進行加工的方式使用。因此，可以削減用來對形狀進行加工的步驟，而可以實現製造成本的降低及製造良率的提高。
作為硒類半導體903的例子，可以使用黃銅礦類半導體。明確而言，可以使用CuIn1-xGaxSe2(0≦x≦1)(簡稱為CIGS)。CIGS可以利用蒸鍍法、濺射法等形成。
當作為硒類半導體903使用黃銅礦類半導體時，藉由施加5至20V左右的電壓，可使雪崩倍增發生。因此，藉由對硒類半導體903施加電壓，可以提高因光的照射而產生的信號電荷的移動的線性。注意，藉由使硒類半導體903的膜厚為1μm或更小，可以減小施加的電壓。
注意，當硒類半導體903的膜厚薄時，在施加電壓時會有暗電流流過，但是藉由在作為上述黃銅礦類半導體的CIGS中設置防止暗電流流過的層(電洞注入能障層)，可以抑制暗電流流過。圖17C示出在圖17B中 添加有電洞注入能障層905的結構。
作為電洞注入能障層，可使用氧化物半導體，例如氧化鎵。電洞注入能障層的膜厚較佳為小於硒類半導體903的膜厚。
雖然在圖17A至圖17C中示出在圖2的電路21中使用元件900的例子，但是也可以在圖3A至圖3D所示的電路21中使用元件900。
如上所述，藉由作為感測器使用硒類半導體，可以降低製造成本、提高製造良率及降低各像素的特性偏差，因此而可以得到靈敏度高的感測器。因此，藉由與能夠降低雜訊的本發明的一個實施方式組合，可以獲得精度更高的影像資料。
在適當情況下，本實施方式可以與任何其他實施方式組合。
實施方式7
在本實施方式中，說明能夠用於OS電晶體的氧化物半導體的結構。
在本說明書中，“平行”是指兩條直線之間形成的角度為-10°或更大且10°或更小的狀態。因此也包括該角度為-5°或更大且5°或更小的狀態。“大致平行”是指兩條直線之間形成的角度為-30°或更大且30°或更小的狀態。另外，“垂直”是指兩條直線之間的角度為80°或更大且100°或更小的狀態。因此也包括該角度為85°或更大且 95°或更小的狀態。“大致垂直”是指兩條直線之間形成的角度為60°或更大且120°或更小的狀態。在本說明書中，六方晶系包括三方晶系和菱方晶系。
下面說明氧化物半導體膜的結構。
氧化物半導體膜例如可以分為非單晶氧化物半導體膜和單晶氧化物半導體膜。或者，氧化物半導體例如可以分為結晶氧化物半導體和非晶氧化物半導體。
作為非單晶氧化物半導體的例子包含CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶氧化物半導體、微晶氧化物半導體和非晶氧化物半導體等。另外，作為結晶氧化物半導體的例子包含單晶氧化物半導體、CAAC-OS、多晶氧化物半導體和微晶氧化物半導體等。
〈CAAC-OS〉
CAAC-OS膜是具有呈c軸配向的多個結晶部的氧化物半導體膜之一。
根據利用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)觀察CAAC-OS膜的明視野影像及繞射圖案的複合分析影像(也稱為高解析度TEM影像)，可以觀察到多個結晶部。但是，在高解析度TEM影像中觀察不到結晶部與結晶部之間的明確的邊界，即晶界(grain boundary)。因此，在CAAC-OS膜中，不容易發生起因於晶界的電子移動率的降低。
根據從大致平行於樣本面的方向觀察的CAAC-OS膜的高解析度剖面TEM影像可知在結晶部中金屬原子排列為層狀。各金屬原子層具有反映了被形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凸凹的形狀並以平行於CAAC-OS膜的被形成面或CAAC-OS膜的頂面的方式排列。
另一方面，根據從大致垂直於樣本面的方向觀察的CAAC-OS膜的高解析度平面TEM影像可知在結晶部中金屬原子排列為三角形狀或六角形狀。但是，在不同的結晶部之間金屬原子的排列沒有規律性。
使用X射線繞射(XRD：X-Ray Diffraction)裝置對CAAC-OS膜進行結構分析。例如，當利用out-of-plane(出平面)法分析包括InGaZnO4結晶的CAAC-OS膜時，在繞射角(2θ)為31°附近時會出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可知CAAC-OS膜中的結晶具有c軸配向性，並且c軸朝向大致垂直於CAAC-OS膜的被形成面或頂面的方向。
注意，當利用out-of-plane法分析包括InGaZnO4結晶的CAAC-OS膜時，除了在2θ為31°附近的峰值之外，有時還在2θ為36°附近觀察到峰值。2θ為36°附近的峰值意味著CAAC-OS膜的一部分中含有不呈c軸配向的結晶。較佳的是，在CAAC-OS膜中在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
CAAC-OS膜是雜質濃度低的氧化物半導體 膜。雜質是指氫、碳、矽、過渡金屬元素等氧化物半導體膜的主要成分以外的元素。尤其是，矽等元素因為其與氧的鍵合力比構成氧化物半導體膜的金屬元素與氧的鍵合力更強，該元素會奪取氧化物半導體膜中的氧，從而打亂氧化物半導體膜的原子排列，導致結晶性下降。此外，由於鐵或鎳等的重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以當包含在氧化物半導體膜內時會打亂氧化物半導體膜的原子排列，導致結晶性下降。注意，包含在氧化物半導體膜中的雜質有時成為載子陷阱或載子發生源。
CAAC-OS膜是缺陷態密度低的氧化物半導體膜。於一些情況，氧化物半導體膜中的氧缺陷有時成為載子陷阱或者當俘獲氫時成為載子發生源。
將雜質濃度低且缺陷態密度低(氧缺陷的個數少)的狀態稱為“高純度本質”或“實質上高純度本質”。高純度本質或實質上高純度本質的氧化物半導體膜具有較少的載子發生源，因此可以具有較低的載子密度。因此，使用該氧化物半導體膜的電晶體很少具有負臨界電壓的電特性(也稱為常開啟特性)。此外，高純度本質或實質上高純度本質的氧化物半導體膜具有較少的載子陷阱。因此，使用該氧化物半導體膜的電晶體具有的電特性變動小且可靠性高。被氧化物半導體膜的載子陷阱俘獲的電荷到被釋放需要長時間，有時像固定電荷那樣。因此，具有高雜質濃度及高缺陷態密度的包含氧化物半導體膜的電晶體 的電特性有時不穩定。
在使用CAAC-OS膜的電晶體中，起因於可見光或紫外光的照射的電晶體的電特性的變動小。
〈微晶氧化物半導體膜〉
在微晶氧化物半導體膜的高解析度TEM影像中有觀察到結晶部的區域及觀察不到明確的結晶部的區域。於大多數情況下，在微晶氧化物半導體膜中的結晶部的尺寸大為1nm或更大且100nm或更小，或1nm或更大且10nm或更小。尤其是，將具有尺寸為1nm或更大且10nm或更小或1nm或更大且3nm或更小的微晶稱為奈米晶(nc：nanocrystal)。包含奈米晶的氧化物半導體膜稱為nc-OS(nanocrystalline Oxide Semiconductor：奈米晶氧化物半導體)膜。例如在nc-OS膜的高解析度TEM影像中，有時觀察不到明確的晶界。
nc-OS膜在微小區域(例如1nm或更大且10nm或更小的區域，特別是1nm或更大且3nm或更小的區域)中其原子排列具有週期性。注意，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。因此，在膜整體上觀察不到配向性。所以，有時nc-OS膜在某些分析方法中與非晶氧化物半導體膜沒有差別。例如，在藉由利用使用其束徑比結晶部大的X射線的XRD裝置的out-of-plane法對nc-OS膜進行結構分析時，檢測不出表示結晶面的峰值。此外，在對nc-OS膜進行使用其束徑比結晶部 大(例如，50nm或更大)的電子射線的電子繞射(選區電子繞射)時，觀察到類似光暈圖案的繞射圖案。另一方面，在對nc-OS膜進行使用其束徑近於結晶部或者比結晶部小的電子射線的奈米束電子繞射時，觀察到斑點。另外，在nc-OS膜的奈米束電子繞射圖案中，有時觀察到如圓圈的(環狀的)亮度高的區域。而且，在nc-OS膜的奈米束電子繞射圖案中，有時還觀察到環狀的區域內顯示多個斑點。
nc-OS膜是其規律性比非晶氧化物半導體膜高的氧化物半導體膜。因此，nc-OS膜的缺陷態密度比非晶氧化物半導體膜低。但是，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。所以，nc-OS膜的缺陷態密度比CAAC-OS膜高。
〈非晶氧化物半導體膜〉
非晶氧化物半導體膜是具有無序的原子排列並不具有結晶部的氧化物半導體膜。例如，具有如石英那樣的無定形態的氧化物半導體膜。
在非晶氧化物半導體膜的高解析度TEM影像中，觀察不到結晶部。
當使用XRD裝置由out-of-plane法對非晶氧化物半導體膜進行結構分析，檢測不到表示結晶面的峰值。在非晶氧化物半導體膜的電子繞射圖案中，觀察到光暈圖案。另外，在非晶氧化物半導體膜的奈米束電子繞射 圖案中，觀察不到斑點，而觀察到光暈圖案。
注意，氧化物半導體膜可具有nc-OS膜與非晶氧化物半導體膜之間的物性的結構。將具有這種結構的氧化物半導體膜特別稱為amorphous-like(類非晶)氧化物半導體(a-like OS：amorphous-like Oxide Semiconductor)膜。
在a-like OS膜的高解析度TEM影像中，可觀察到空洞(void)。此外，在a-like OS膜的高解析度TEM影像中，有能夠明確地觀察到結晶部的區域及不能觀察到結晶部的區域。a-like OS膜有時因TEM觀察時的微量的電子照射而產生晶化，由此觀察到結晶部的生長。另一方面，在具有良好品質的nc-OS膜中，較少觀察到因TEM觀察時的微量的電子照射而產生晶化。
注意，a-like OS膜及nc-OS膜的結晶部的尺寸的測量可以使用高解析度TEM影像進行。例如，InGaZnO4結晶具有層狀結構，在In-O層之間包含兩個Ga-Zn-O層。InGaZnO4結晶的單位晶格具有三個In-O層和六個Ga-Zn-O層的共九個層在c軸方向上重疊為層狀的結構。因此，這些彼此相鄰的層之間的間隔與(009)面的晶格表面間隔(也稱為d值)大致相等。從結晶結構分析求出其值，即0.29nm。因此，當著眼於高解析度TEM影像的晶格條紋，在晶格條紋的間隔為從0.28nm至0.30nm的區域中，各晶格條紋對應於InGaZnO4結晶的a-b面。
氧化物半導體膜的密度根據結構而不同。例如，當已知氧化物半導體膜的組成時，藉由比較氧化物半 導體膜的密度與具有與氧化物半導體膜相同的組成的單晶氧化物半導體的密度，可以估計該氧化物半導體膜的結構。例如，相對於單晶氧化物半導體的密度，a-like OS膜的密度為78.6%或更高且為92.3%或更低。例如，相對於單晶氧化物半導體的密度，nc-OS膜的密度和CAAC-OS膜的密度都為92.3%或更高且為100%或更低。注意，難以沉積其密度小於單晶氧化物半導體的密度的78%的氧化物半導體膜。
使用具體例子對上述內容進行說明。例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體膜中，具有菱方晶系結構的單晶InGaZnO4的密度為6.357g/cm3。因此，例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體膜中，a-like OS膜的密度為5.0g/cm3或更高且為5.9g/cm3或更低。另外，例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體膜中，nc-OS膜的密度和CAAC-OS膜的密度為5.9g/cm3或更高且為6.3g/cm3或更低。
注意，有時不存在相同組成的單晶。此時，藉由以任意比例組合組成不同的單晶，可以算出相當於所希望的組成的單晶的密度。可根據組成不同的單晶的組合比例使用加權平均計算所希望的組成的單晶的密度。注意，較佳為儘可能減少所組合的單晶的種類來計算密度。
注意，氧化物半導體膜例如可以是包括非晶氧化物半導體膜、a-like OS膜、微晶氧化物半導體膜和 CAAC-OS膜中的兩種或更多的疊層膜。
在適當情況下，本實施方式可以與任何其他實施方式組合。
實施方式8
在本實施方式中，對包含本發明的一個實施方式的影像裝置的電子裝置的例子進行說明。
包含本發明的一個實施方式的影像裝置的電子裝置的例子如下：電視機、顯示器等顯示裝置、照明設備、桌上或膝上型個人電腦、文字處理機、再現儲存在DVD(Digital Versatile Disc：數位影音光碟)等儲存介質中的靜態影像或動態影像的影像再現裝置、可攜式CD播放機、收音機、磁帶錄音機、頭戴式耳機音響、音響、導航系統、座鐘、掛鐘、無線電話子機、收發器、行動電話機、車載電話、可攜式遊戲機、平板終端、彈珠機等大型遊戲機、計算器、可攜式資訊終端、電子筆記本、電子書閱讀器終端、電子翻譯器、聲音輸入器、攝影機、數位靜態照相機、電動剃鬚刀、微波爐等高頻加熱裝置、電鍋、洗衣機、吸塵器、熱水器、電扇、吹風機、空調設備諸如空調器、加濕器、除濕器等、洗碗機、烘碗機、乾衣機、烘被機、電冷藏箱、電冷凍箱、電冷藏冷凍箱、DNA保存用冰凍器、手電筒、鏈鋸等工具、煙探測器、透析裝置等醫療設備、傳真機、印表機、複合式印表機、自動取款機(ATM)、自動販賣機等。再者，還可以舉出工業設 備諸如引導燈、信號機、傳送帶、自動扶梯、電梯、工業機器人、蓄電系統、用於電力供應量的均勻化或智慧電網的蓄電裝置。利用使用燃料的發動機或來自非水類二次電池的電力藉由電動機推進的移動體等的例子也包括在電子裝置的範疇內。作為上述移動體，例如包含電動汽車(EV)、兼具內燃機和電動機的混合動力汽車(HEV)、插電式混合動力汽車(PHEV)、使用履帶代替這些的車輪的履帶式車輛、包括電動輔助自行車的電動自行車、摩托車、電動輪椅、高爾夫球車、小型或大型船舶、潛水艇、直升機、飛機、火箭、人造衛星、太空探測器、行星探測器、太空船等。
圖18A是視頻攝影機，包括第一外殼1041、第二外殼1042、顯示部1043、操作鍵1044、透鏡1045、連接部1046等。操作鍵1044及透鏡1045設置在第一外殼1041中，而顯示部1043設置在第二外殼1042中。第一外殼1041和第二外殼1042由連接部1046彼此連接，可以由連接部1046改變第一外殼1041和第二外殼1042之間的角度。顯示部1043的影像也可以根據連接部1046處的第一外殼1041和第二外殼1042之間的角度切換。可以在透鏡1045的焦點的位置上提供本發明的一個實施方式的影像裝置。
圖18B是行動電話，在外殼1051中設置有顯示部1052、麥克風1057、揚聲器1054、相機1059、輸入輸出端子1056以及操作用的按鈕1055等。可以將本發明 的一個實施方式的影像裝置用於相機1059。
圖18C是數位相機，該數位相機包括外殼1021、快門按鈕1022、麥克風1023、發光部1027以及透鏡1025等。可以在透鏡1025的焦點的位置上提供本發明的一個實施方式的影像裝置。
圖18D是可攜式遊戲機，該可攜式遊戲機包括外殼1001、外殼1002、顯示部1003、顯示部1004、麥克風1005、揚聲器1006、操作鍵1007、觸控筆1008以及相機1009等。雖然圖18D所示的可攜式遊戲機包括兩個顯示部1003和顯示部1004，但是可攜式遊戲機所包括的顯示部的個數不限於此。可以將本發明的一個實施方式的影像裝置用於相機1009。
圖18E是手錶型資訊終端，該手錶型資訊終端包括外殼1031、顯示部1032、腕帶1033以及相機1039等。顯示部1032也可以是觸控面板。可以將本發明的一個實施方式的影像裝置用於相機1039。
圖18F是可攜式資料終端，該可攜式資料終端包括第一外殼1011、顯示部1012、相機1019等。顯示部1012所具有的觸控面板功能可以實現資訊的輸入及輸出。可以將本發明的一個實施方式的影像裝置用於相機1019。
當然，本發明的一個實施方式不侷限於上述所示的電子裝置，只要包含本發明的一個實施方式的影像裝置。
在適當情況下，本實施方式可以與任何其他 實施方式組合。

Claims (16)

  1. 一種半導體裝置，包括：第一電路，包括光電轉換元件；第二電路；第三電路；以及第四電路，其中該第一電路具有根據入射到該光電轉換元件的光的量生成第一信號的功能及生成對應於該第一電路的重設狀態的第二信號的功能，其中該第二電路具有控制該第一信號及該第二信號從該第一電路輸出到該第四電路的功能，其中該第三電路具有控制從該第一電路輸出到該第四電路的該第二信號的生成的功能，並且其中該第四電路具有計算從該第一電路輸入的該第一信號與在輸入該第一信號之後從該第一電路輸入的該第二信號之間的差的功能。
  2. 根據申請專利範圍第1項之半導體裝置，其中該第四電路包括電容器，其中該第一信號及該第二信號被輸入到該電容器的其中一個電極，並且其中該電容器的另一個電極的電位根據該第二信號變化。
  3. 根據申請專利範圍第1項之半導體裝置，其中該第一電路包括第一電晶體及第二電晶體，其中該第一電晶體的源極和汲極中的一個與該光電轉換元件電連接，並且其中該第一電晶體的該源極和該汲極中的另一個與該第二電晶體的閘極電連接。
  4. 根據申請專利範圍第3項之半導體裝置，其中該第一電晶體的通道形成區域包括氧化物半導體。
  5. 根據申請專利範圍第1項之半導體裝置，其中該半導體裝置具有以全域快門系統進行曝光及讀出的功能。
  6. 根據申請專利範圍第1項之半導體裝置，還包括發光元件。
  7. 一種影像裝置，包括：光檢測部，包括申請專利範圍第1項之半導體裝置；以及資料處理部，具有生成基於來自該光檢測部的信號的影像資料的功能。
  8. 一種電子裝置，包括：申請專利範圍第7項之影像裝置；以及透鏡、顯示部、操作鍵和快門按鈕中的任何者。
  9. 一種半導體裝置，包括：第一電路，包括配置為具有n列及m行的矩陣狀的多個像素，m及n的每一個為大於或等於1的自然數，該多個像素的每一個包括光電轉換元件；第二電路，包括n個第一佈線；第三電路，包括n個第二佈線；以及第四電路，其中該多個像素中的一個包括第一電晶體、第二電晶體、第三電晶體及第四電晶體，其中該第一電晶體的源極和汲極中的一個與該光電轉換元件電連接，其中該第一電晶體的該源極和該汲極中的另一個及該第三電晶體的源極和汲極中的一個與該第二電晶體的閘極電連接，其中該第二電晶體的源極和汲極中的一個與該第四電晶體的源極和汲極中的一個電連接，其中該第三電晶體的閘極與該n個第二佈線中的一個電連接，其中該第四電晶體的閘極與該n個第一佈線中的一個電連接，其中該第四電路包括電容器，並且其中該第四電晶體的該源極和該汲極中的另一個與該電容器的其中一個電極電連接。
  10. 根據申請專利範圍第9項之半導體裝置，其中該多個像素中的該一個具有根據入射到該光電轉換元件的光的量生成第一信號的功能及生成對應於該第一電路的重設狀態的第二信號的功能，其中該第二電路具有控制該第一信號及該第二信號從該第一電路輸出到該第四電路的功能，其中該第三電路具有控制從該第一電路輸出到該第四電路的該第二信號的生成的功能，並且其中該第四電路具有計算從該第一電路輸入的該第一信號與在輸入該第一信號之後從該第一電路輸入的該第二信號之間的差的功能。
  11. 根據申請專利範圍第9項之半導體裝置，其中該第一電晶體的通道形成區域包括氧化物半導體。
  12. 根據申請專利範圍第9項之半導體裝置，其中該第三電晶體的通道形成區域包括氧化物半導體。
  13. 根據申請專利範圍第9項之半導體裝置，其中該半導體裝置具有以全域快門系統進行曝光及讀出的功能。
  14. 根據申請專利範圍第9項之半導體裝置，還包括提供於該多個像素中的每一個的發光元件。
  15. 一種影像裝置，包括：光檢測部，包括如申請專利範圍第9項之半導體裝置；以及資料處理部，具有生成基於來自該光檢測部的信號的影像資料的功能。
  16. 一種電子裝置，包括：如申請專利範圍第15項之影像裝置；以及透鏡、顯示部、操作鍵和快門按鈕中的任何者。
TW104122551A 2014-07-18 2015-07-13 半導體裝置、影像裝置及電子裝置 TWI665919B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-147695 2014-07-18
JP2014147695 2014-07-18

Publications (2)

Publication Number Publication Date
TW201607318A TW201607318A (zh) 2016-02-16
TWI665919B true TWI665919B (zh) 2019-07-11

Family

ID=55075666

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104122551A TWI665919B (zh) 2014-07-18 2015-07-13 半導體裝置、影像裝置及電子裝置

Country Status (4)

Country Link
US (1) US9848144B2 (zh)
JP (3) JP2016029795A (zh)
KR (1) KR102422059B1 (zh)
TW (1) TWI665919B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014112002A1 (ja) * 2013-01-15 2014-07-24 オリンパス株式会社 撮像素子、及び撮像装置
US11728356B2 (en) * 2015-05-14 2023-08-15 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion element and imaging device
TWI738569B (zh) 2015-07-07 2021-09-01 日商半導體能源研究所股份有限公司 成像裝置及其運作方法
US10090344B2 (en) 2015-09-07 2018-10-02 Semiconductor Energy Laboratory Co., Ltd. Imaging device, method for operating the same, module, and electronic device
US10896923B2 (en) 2015-09-18 2021-01-19 Semiconductor Energy Laboratory Co., Ltd. Method of operating an imaging device with global shutter system
US10109667B2 (en) 2015-10-09 2018-10-23 Semiconductor Energy Laboratory Co., Ltd. Imaging device, module, and electronic device
KR102322723B1 (ko) 2016-08-03 2021-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치, 촬상 모듈, 전자 기기, 및 촬상 시스템
KR20210069714A (ko) 2018-10-11 2021-06-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기
US10937835B2 (en) 2018-11-21 2021-03-02 BAE Systems Imaging Solutions Inc. Low-noise integrated post-processed photodiode
US12080095B2 (en) 2019-09-13 2024-09-03 Semiconductor Energy Laboratory Co., Ltd. Imaging device and driving method thereof
CN111261648B (zh) 2020-01-21 2023-03-10 上海奕瑞光电子科技股份有限公司 放射线图像探测器及其制作方法
EP3855499A1 (en) * 2020-01-21 2021-07-28 Iray Technology Company Limited Radiation image detector

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6650369B2 (en) * 1997-10-06 2003-11-18 Canon Kabushiki Kaisha Image sensing apparatus, signal detection apparatus, and signal accumulation apparatus
US6690000B1 (en) * 1998-12-02 2004-02-10 Nec Corporation Image sensor
US7102115B2 (en) * 2003-02-26 2006-09-05 Seiko Instruments Inc. Photoelectric converter and a method of driving the same
US20130222584A1 (en) * 2012-02-29 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Image sensor, camera, surveillance system, and method for driving the image sensor

Family Cites Families (121)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
KR20010112377A (ko) * 2000-02-04 2001-12-20 롤페스 요하네스 게라투스 알베르투스 센서 소자 및 이를 포함하는 이미지 센서
JP4708583B2 (ja) 2001-02-21 2011-06-22 キヤノン株式会社 撮像装置
JP4366846B2 (ja) * 2000-08-22 2009-11-18 日本ビクター株式会社 固体撮像装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP4602889B2 (ja) 2005-10-03 2010-12-22 シャープ株式会社 増幅型固体撮像装置
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101103374B1 (ko) 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5257176B2 (ja) * 2009-03-18 2013-08-07 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
KR102237655B1 (ko) 2010-01-15 2021-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 구동하는 방법
CN102754209B (zh) 2010-02-12 2015-11-25 株式会社半导体能源研究所 半导体装置及其驱动方法
KR101874784B1 (ko) 2010-03-08 2018-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011111529A1 (en) 2010-03-12 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011111521A1 (en) 2010-03-12 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Driving method of display device
US9473714B2 (en) 2010-07-01 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Solid-state imaging device and semiconductor display device
JP2012256819A (ja) 2010-09-08 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP5925475B2 (ja) 2010-12-09 2016-05-25 株式会社半導体エネルギー研究所 光検出回路
JP5774974B2 (ja) 2010-12-22 2015-09-09 株式会社半導体エネルギー研究所 半導体装置の駆動方法
US8836626B2 (en) 2011-07-15 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
WO2013011844A1 (en) 2011-07-15 2013-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
WO2013042643A1 (en) * 2011-09-22 2013-03-28 Semiconductor Energy Laboratory Co., Ltd. Photodetector and method for driving photodetector
JP2013130643A (ja) * 2011-12-20 2013-07-04 Olympus Corp オートフォーカス装置、撮像装置、及びオートフォーカス方法
JP2013207321A (ja) * 2012-03-27 2013-10-07 Sony Corp 固体撮像装置、及び、電子機器
US9916793B2 (en) 2012-06-01 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving the same
US8872120B2 (en) 2012-08-23 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Imaging device and method for driving the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6650369B2 (en) * 1997-10-06 2003-11-18 Canon Kabushiki Kaisha Image sensing apparatus, signal detection apparatus, and signal accumulation apparatus
US6690000B1 (en) * 1998-12-02 2004-02-10 Nec Corporation Image sensor
US7102115B2 (en) * 2003-02-26 2006-09-05 Seiko Instruments Inc. Photoelectric converter and a method of driving the same
US20130222584A1 (en) * 2012-02-29 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Image sensor, camera, surveillance system, and method for driving the image sensor

Also Published As

Publication number Publication date
KR20160010317A (ko) 2016-01-27
JP2021182781A (ja) 2021-11-25
US9848144B2 (en) 2017-12-19
US20160021319A1 (en) 2016-01-21
TW201607318A (zh) 2016-02-16
KR102422059B1 (ko) 2022-07-15
JP2020074573A (ja) 2020-05-14
JP7179936B2 (ja) 2022-11-29
JP2016029795A (ja) 2016-03-03

Similar Documents

Publication Publication Date Title
TWI665919B (zh) 半導體裝置、影像裝置及電子裝置
JP7454636B2 (ja) 半導体装置
JP7466016B2 (ja) 半導体装置
TWI700823B (zh) 攝像裝置及電子裝置
US9881954B2 (en) Imaging device
TW201547280A (zh) 成像裝置、監視裝置、及電子器具
JP2020191472A (ja) 撮像装置
KR102723675B1 (ko) 반도체 장치, 촬상 장치, 및 전자 기기

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees