TWI700823B

TWI700823B - 攝像裝置及電子裝置

Info

Publication number: TWI700823B
Application number: TW104119427A
Authority: TW
Inventors: 岡本佑樹; 黒川義元; 井上広樹; 王丸拓郎
Original assignee: 日商半導體能源研究所股份有限公司
Priority date: 2014-06-27
Filing date: 2015-06-16
Publication date: 2020-08-01
Also published as: KR20220031590A; KR102369729B1; JP6633845B2; KR20230129327A; JP2022107644A; TW202109863A; JP2023181271A; US20150380450A1; JP7372390B2; JP2020047945A; TW202243228A; JP2016027632A; KR102572674B1; TW201603259A; US10134789B2; TWI757788B; KR20160001673A

Abstract

提供一種生產性良好且動態範圍得到提高的攝像裝置。一種攝像裝置，包括像素，該像素包括：包括p型半導體、n型半導體及i型半導體的光電轉換元件；以及像素驅動電路，其中，在俯視時，不與構成像素驅動電路的金屬材料及半導體材料重疊的i型半導體的面積的總和較佳為i型半導體整體的面積的65%以上，更佳為80%以上，進一步較佳為90%以上。藉由將多個光電轉換元件設置在相同的半導體層中，可以省略用來使每個光電轉換元件分離的製程。多個光電轉換元件所包括的每個i型半導體層由p型半導體或n型半導體分離。

Description

攝像裝置及電子裝置

本發明的一個方式係關於一種攝像裝置。明確而言，本發明的一個方式係關於一種設置有包括光感測器的多個像素的攝像裝置。另外，本發明的一個方式係關於一種包括該攝像裝置的電子裝置。

注意，本發明的一個方式不侷限於上述技術領域。例如，本發明的一個方式係關於一種物體、方法或製造方法。此外，本發明係關於一種製程(process)、機器(machine)、產品(manufacture)或者組合物(composition of mnatter)。此外，本發明的一個方式係關於一種記憶體裝置、處理器、它們的驅動方法或它們的製造方法。

在本說明書等中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。因此，電晶體或二極體等半導體元件和半導體電路是半導體裝置。另外，顯示裝置、發光裝置、照明設備、電光裝置、攝像裝置及電子裝置等有時包括半導體元件或半導體電路。因此，顯示裝置、發光裝置、照明設備、電光裝置、攝像裝置及電子裝置等也有時包括半導體裝置。

攝像裝置一般組裝在行動電話中，並得到普及(例如，專利文獻1)。尤其是，CMOS影像感測器與CCD影像感測器相比具有廉價、高解析度、低功耗等特徵，近年的攝像裝置大部分使用CMOS影像感測器構成。

[專利文獻1]美國專利第7046282號

為了能夠在各種各樣的環境下進行拍攝，對使用CMOS影像感測器的攝像裝置都存在著動態範圍(Dynamic Range)的擴大的需求。

另外，低耗電量也是攝像裝置在性能評價上被要求的重要性能之一。特別是在行動電話機等的可攜式電子裝置中，在攝像裝置的耗電量多時會導致連續使用時間的縮短。

本發明的一個方式的目的之一是提供一種動態範圍得到擴大的攝像裝置等。本發明的一個方式的目的之一是提供一種所拍攝的影像質量良好的攝像裝置等。本發明的一個方式的目的之一是提供一種耗電量少的攝像裝置等。本發明的一個方式的目的之一是提供一種生產率良好的攝像裝置等。本發明的一個方式的目的之一是提供一種新穎的攝像裝置或者新穎的半導體裝置等。

注意，對上述目的的描述並不妨礙其他目的的存在。此外，本發明的一個方式並不需要實現上述所有目的。可以從說明書、圖式、申請專利範圍等的記載得知並抽出上述以外的目的。

本發明的一個方式是一種攝像裝置，包括：光電轉換元件；以及第一電路，其中，第一電路包括第一至第五電晶體、電容元件及第一至第九佈線，光電轉換元件包括n型半導體和p型半導體，第一佈線與n型半導體和p型半導體中的一個電連接，n型半導體和p型半導體中的另一個與第一節點電連接，第一電晶體的源極和汲極中的一個與第一節點電連接，第一電晶體的閘極與第二佈線電連接，第一電晶體的源極和汲極中的另一個與第七佈線電連接，第二電晶體的源極和汲極中的一個與第八佈線電連接，第二電晶體的源極和汲極中的另一個與第三電晶體的源極和汲極中的一個電連接，第二電晶體的閘極與第三佈線電連接，第三電晶體的源極和汲極中的另一個與第四佈線電連接，第三電晶體的閘極與第二節點電連接，第四電晶體的源極和汲極中的一個與第一節點電連接，第四電晶體的源極和汲極中的另一個與第二節點電連接，第四電晶體的閘極與第六佈線電連接，第五電晶體的源極和汲極中的一個與第九佈線電連接，第五電晶體的源極和汲極中的另一個與第一節點電連接，電容元件的一個電極與第二節點電連接，電容元件的另一個電極與第四佈線電連接，並且，第五電晶體的閘極與第五佈線電連接。

較佳的是，光電轉換元件包含i型半導體，並且在俯視時與第一電路所包含的金屬材料及第一電路所包含的半導體材料不重疊的i型半導體的面積的總和為i型半導體的整個面積的65%以上。

第一至第五電晶體較佳為將氧化物半導體用於形成有通道的半導體。

用於第一至第五電晶體的半導體也可以具有與光電轉換元件所包含的i型半導體不同的能帶間隙。

本發明的一個方式是一種至少包括第一及第二光電轉換元件的攝像裝置，其中第一及第二光電轉換元件包含i型半導體，並且第一光電轉換元件所包含的i型半導體與第二光電轉換元件所包含的i型半導體隔著n型半導體或p型半導體相鄰。

根據本發明的一個方式，可以提供一種動態範圍得到擴大的攝像裝置等。根據本發明的一個方式，可以提供一種所拍攝的影像質量得到提高的攝像裝置等。根據本發明的一個方式，可以提供一種拍攝間隔較短的攝像裝置等。根據本發明的一個方式，可以提供一種耗電量少的攝像裝置等。根據本發明的一個方式，可以提供一種生產性良好的攝像裝置等。根據本發明的一個方式，可以提供一種新穎的攝像裝置或者新穎的半導體裝置等。

注意，對上述效果的描述並不妨礙其他效果的存在。此外，本發明的一個方式並不需要實現上述所有效果。可以從說明書、圖式、申請專利範圍等的記載得知並抽出上述以外的效果。

100‧‧‧攝像裝置

101‧‧‧基板

102‧‧‧絕緣層

103‧‧‧絕緣層

104‧‧‧絕緣層

105‧‧‧絕緣層

106‧‧‧接觸插頭

107‧‧‧絕緣層

108‧‧‧絕緣層

109‧‧‧絕緣層

110‧‧‧像素部

111‧‧‧像素

112‧‧‧像素驅動電路

113‧‧‧像素

115‧‧‧絕緣層

116‧‧‧絕緣層

117‧‧‧絕緣層

118‧‧‧絕緣層

119‧‧‧絕緣層

121‧‧‧佈線

122‧‧‧佈線

123‧‧‧佈線

124‧‧‧佈線

125‧‧‧佈線

126‧‧‧佈線

127‧‧‧佈線

128‧‧‧佈線

129‧‧‧佈線

131‧‧‧電晶體

132‧‧‧電晶體

133‧‧‧電晶體

134‧‧‧電晶體

135‧‧‧電容元件

136‧‧‧光電轉換元件

137‧‧‧輸入端子

141‧‧‧佈線

142‧‧‧佈線

143‧‧‧佈線

144‧‧‧佈線

145‧‧‧佈線

151‧‧‧節點

152‧‧‧節點

177‧‧‧絕緣層

209‧‧‧絕緣層

212‧‧‧電極

213‧‧‧電極

214‧‧‧層

217‧‧‧絕緣層

221‧‧‧p型半導體

222‧‧‧i型半導體

223‧‧‧n型半導體

224‧‧‧開口

225‧‧‧開口

242‧‧‧半導體層

243‧‧‧電極

244‧‧‧電極

245‧‧‧電極

246‧‧‧電極

251‧‧‧像素區域

252‧‧‧週邊電路區域

254‧‧‧節點

255‧‧‧雜質元素

256‧‧‧節點

257‧‧‧電容元件

260‧‧‧電路

261‧‧‧信號處理電路

262‧‧‧列驅動電路

263‧‧‧輸出電路

264‧‧‧電路

266‧‧‧佈線

267‧‧‧佈線

268‧‧‧佈線

269‧‧‧佈線

270‧‧‧電路

273‧‧‧電極

277‧‧‧絕緣層

280‧‧‧電路

281‧‧‧電晶體

282‧‧‧電晶體

283‧‧‧i型半導體

284‧‧‧低濃度p型雜質區域

285‧‧‧p型半導體

286‧‧‧絕緣層

287‧‧‧電極

288‧‧‧側壁

289‧‧‧電晶體

290‧‧‧電路

291‧‧‧光電二極體

292‧‧‧電晶體

293‧‧‧電晶體

294‧‧‧低濃度n型雜質區域

295‧‧‧n型半導體

382‧‧‧Ec

386‧‧‧Ec

390‧‧‧陷阱能階

410‧‧‧電晶體

411‧‧‧電晶體

420‧‧‧電晶體

421‧‧‧電晶體

430‧‧‧電晶體

431‧‧‧電晶體

440‧‧‧電晶體

441‧‧‧電晶體

450‧‧‧電晶體

451‧‧‧電晶體

452‧‧‧電晶體

512‧‧‧像素驅動電路

522‧‧‧佈線

523‧‧‧佈線

524‧‧‧佈線

525‧‧‧佈線

526‧‧‧佈線

527‧‧‧佈線

528‧‧‧佈線

529‧‧‧佈線

531‧‧‧佈線

532‧‧‧佈線

541‧‧‧電晶體

542‧‧‧電晶體

543‧‧‧電晶體

544‧‧‧電晶體

545‧‧‧電晶體

551‧‧‧電容元件

552‧‧‧電容元件

561‧‧‧節點

562‧‧‧節點

563‧‧‧節點

600‧‧‧透鏡

602‧‧‧濾光片

604‧‧‧佈線層

660‧‧‧光

712‧‧‧像素驅動電路

721‧‧‧佈線

722‧‧‧佈線

723‧‧‧佈線

724‧‧‧佈線

725‧‧‧佈線

726‧‧‧佈線

727‧‧‧佈線

728‧‧‧佈線

729‧‧‧佈線

731‧‧‧佈線

741‧‧‧電晶體

742‧‧‧電晶體

743‧‧‧電晶體

744‧‧‧電晶體

745‧‧‧電晶體

751‧‧‧電容元件

761‧‧‧節點

762‧‧‧節點

901‧‧‧外殼

902‧‧‧外殼

903‧‧‧顯示部

904‧‧‧顯示部

905‧‧‧麥克風

906‧‧‧揚聲器

907‧‧‧操作開關

908‧‧‧觸控筆

909‧‧‧相機

911‧‧‧外殼

912‧‧‧顯示部

919‧‧‧相機

921‧‧‧外殼

922‧‧‧快門按鈕

923‧‧‧麥克風

925‧‧‧透鏡

927‧‧‧發光部

931‧‧‧外殼

932‧‧‧顯示部

933‧‧‧腕帶

939‧‧‧相機

941‧‧‧外殼

942‧‧‧外殼

943‧‧‧顯示部

944‧‧‧操作開關

945‧‧‧透鏡

946‧‧‧連接部

951‧‧‧外殼

952‧‧‧顯示部

954‧‧‧揚聲器

955‧‧‧按鈕

956‧‧‧輸入輸出端子

957‧‧‧麥克風

959‧‧‧相機

1406‧‧‧電晶體

1408‧‧‧電晶體

1410‧‧‧節點

1412‧‧‧光電二極體

1414‧‧‧電晶體

1422‧‧‧光電二極體

1424‧‧‧電晶體

1430‧‧‧佈線

1432‧‧‧光電二極體

1434‧‧‧電晶體

1442‧‧‧光電二極體

1444‧‧‧電晶體

1451‧‧‧佈線

1452‧‧‧佈線

1453‧‧‧佈線

1454‧‧‧佈線

1461‧‧‧佈線

1470‧‧‧佈線

1800‧‧‧移位暫存器電路

1810‧‧‧移位暫存器電路

1900‧‧‧緩衝器電路

1910‧‧‧緩衝器電路

2100‧‧‧類比開關電路

2110‧‧‧垂直輸出線

2200‧‧‧輸出線

111a‧‧‧像素

111b‧‧‧像素

111B‧‧‧像素

111G‧‧‧像素

111R‧‧‧像素

242a‧‧‧半導體層

242b‧‧‧半導體層

242c‧‧‧半導體層

243a‧‧‧電極

243b‧‧‧電極

264a‧‧‧比較器

264b‧‧‧計數電路

272c‧‧‧半導體層

383a‧‧‧Ec

383b‧‧‧Ec

383c‧‧‧Ec

602B‧‧‧濾光片

602G‧‧‧濾光片

602R‧‧‧濾光片

在圖式中：圖1A和圖1B是說明本發明的一個方式的攝像裝置的結構實例的圖；圖2是說明週邊電路的結構實例的圖；圖3A和圖3B是說明像素的結構實例的圖；圖4A是像素驅動電路的俯視圖，圖4B是像素的電路圖；圖5是說明像素的結構實例的立體圖；圖6是示出將像素配置為矩陣狀的例子的圖；圖7是說明配置為矩陣狀的像素的電路結構實例的圖；圖8是示出將光電轉換元件配置為矩陣狀的例子的圖；圖9A至圖9E是說明像素的結構實例的圖；圖10A和圖10B是說明像素的結構實例的圖；圖11A和圖11B是說明像素的結構實例的圖；圖12A是像素驅動電路的俯視圖，圖12B是像素的電路圖；圖13是說明像素的結構實例的立體圖；圖14是示出將像素配置為矩陣狀的例子的圖；圖15是說明將配置為矩陣狀的像素的電路結構實例的圖；圖16A和圖16B是說明像素的結構實例的圖；圖17A是像素驅動電路的俯視圖，圖17B是像素的電路圖；圖18是說明像素的結構實例的立體圖；圖19是示出將像素配置為矩陣狀的例子的圖；圖20是說明配置為矩陣狀的像素的電路結構實例的圖；圖21是說明攝像裝置的結構實例的圖；圖22A和圖22B是說明電晶體的一個例子的圖；圖23是說明能帶結構的圖；圖24A和圖24B是說明電晶體的一個例子的圖；圖25A至圖25E是說明電路結構的一個例子的圖；圖26A至圖26C是說明光感測器的一個例子的圖；圖27是說明電路結構的一個例子的圖；圖28是說明電路工作的一個例子的圖；圖29A和圖29B是說明電路結構的一個例子的圖；圖30A至圖30C是說明電路結構的一個例子的圖；圖31A1至圖31B2是說明電晶體的一個方式的圖；圖32A1至圖32B2是說明電晶體的一個方式的圖；圖33A至圖33C是說明電晶體的一個方式的圖；圖34A至圖34C是說明電晶體的一個方式的圖；圖35A至圖35C是說明電晶體的一個方式的圖；圖36是說明電容元件的一個方式的圖；圖37A至圖37F是說明根據本發明的一個方式的電子裝置的圖。

下面，參照圖式對本發明的實施方式進行詳細說明。注意，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是，其方式及詳細內容可以被變換為各種各樣的形式。此外，本發明不應該被解釋為僅限定於以下所示的實施方式的記載內容中。注意，在用於說明實施方式的所有圖式中，使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略其重複說明。

另外，在本說明書等中，“電極”或“佈線”不在功能上限定其構成要素。例如，有時將“電極”用作“佈線”的一部分，反之亦然。再者，“電極”或“佈線”還包括多個“電極”或“佈線”被形成為一體的情況等。

此外，在本說明書等中，當明確地記載為“X與Y連接”時，在本說明書等中公開了如下情況：X與Y電連接的情況；X與Y在功能上連接的情況；以及X與Y直接連接的情況。因此，不侷限於圖式或文中所示的連接關係等規定的連接關係，圖式或文中所示的連接關係以外的連接關係也記載於圖式或文中。

這裡，X和Y為物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜和層等)。

作為X與Y直接連接的情況的一個例子，可以舉出在X與Y之間沒有連接能夠電連接X與Y的元件(例如開關、電晶體、電容元件、電感器、電阻元件、二極體、顯示元件、發光元件和負載等)，並且X與Y沒有藉由能夠電連接X與Y的元件(例如開關、電晶體、電容元件、電感器、電阻元件、二極體、顯示元件、發光元件和負載等)連接的情況。

作為X與Y電連接的情況的一個例子，例如可以在X與Y之間連接一個以上的能夠電連接X與Y的元件(例如開關、電晶體、電容元件、電感器、電阻元件、二極體、顯示元件、發光元件和負載等)。另外，開關具有控制開啟和關閉的功能。換言之，藉由使開關處於導通狀態(開啟狀態)或非導通狀態(關閉狀態)來控制是否使電流流過。或者，開關具有選擇並切換電流路徑的功能。另外，X與Y電連接的情況包括X與Y直接連接的情況。

作為X與Y在功能上連接的情況的一個例子，例如可以在X與Y之間連接一個以上的能夠在功能上連接X與Y的電路(例如，邏輯電路(反相器、NAND電路、NOR電路等)、信號轉換電路(DA轉換電路、AD轉換電路、伽瑪校正電路等)、電位位準轉換電路(電源電路(升壓電路、降壓電路等)、改變信號的電位位準的位準轉移電路等)、電壓源、電流源、切換電路、放大電路(能夠增大信號振幅或電流量等的電路、運算放大器、差動放大電路、源極隨耦電路、緩衝電路等)、信號產生電路、記憶體電路、控制電路等)。注意，例如，即使在X與Y之間夾有其他電路，當從X輸出的信號傳送到Y時，也可以說X與Y在功能上是連接著的。另外，X與Y在功能上連接的情況包括X與Y直接連接的情況及X與Y電連接的情況。

此外，當明確地記載為“X與Y電連接”時，在本說明書等中公開了如下情況：X與Y電連接的情況(換言之，以中間夾有其他元件或其他電路的方式連接X與Y的情況)；X與Y在功能上連接的情況(換言之，以中間夾有其他電路的方式在功能上連接X與Y的情況)；以及X與Y直接連接的情況(換言之，以中間不夾有其他元件或其他電路的方式連接X與Y的情況)。換言之，當明確記載為“電連接”時，在本說明書等中公開了與只明確記載為“連接”的情況相同的內容。

注意，例如，在電晶體的源極(或第一端子等)藉由Z1(或沒有藉由Z1)與X電連接，電晶體的汲極(或第二端子等)藉由Z2(或沒有藉由Z2)與Y電連接的情況下以及在電晶體的源極(或第一端子等)與Z1的一部分直接連接，Z1的另一部分與X直接連接，電晶體的汲極(或第二端子等)與Z2的一部分直接連接，Z2的另一部分與Y直接連接的情況下，可以表現為如下。

例如，可以表現為“X、Y、電晶體的源極(或第一端子等)與電晶體的汲極(或第二端子等)互相電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)與Y依次電連接”。或者，可以表現為“電晶體的源極(或第一端子等)與X電連接，電晶體的汲極(或第二端子等)與Y電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)與Y依次電連接”。或者，可以表現為“X藉由電晶體的源極(或第一端子等)及汲極(或第二端子等)與Y電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)、Y依次設置為相互連接”。藉由使用與這種例子相同的表現方法規定電路結構中的連接順序，可以區別電晶體的源極(或第一端子等)與汲極(或第二端子等)而決定技術範圍。

另外，作為其他表現方法，例如可以表現為“電晶體的源極(或第一端子等)至少經過第一連接路徑與X電連接，第一連接路徑不具有第二連接路徑，第二連接路徑是藉由電晶體的電晶體的源極(或第一端子等)與電晶體的汲極(或第二端子等)之間的路徑，第一連接路徑是藉由Z1的路徑，電晶體的汲極(或第二端子等)至少經過第三連接路徑與Y電連接，第三連接路徑不具有第二連接路徑，第三連接路徑是藉由Z2的路徑”。或者，也可以表現為“電晶體的源極(或第一端子等)至少經過第一連接路徑，藉由Z1與X電連接，第一連接路徑不具有第二連接路徑，第二連接路徑具有藉由電晶體的連接路徑，電晶體的汲極(或第二端子等)至少經過第三連接路徑，藉由Z2與Y電連接，第三連接路徑不具有第二連接路徑”。或者，也可以表現為“電晶體的源極(或第一端子等)至少經過第一電路徑，藉由Z1與X電連接，第一電路徑不具有第二電路徑，第二電路徑是從電晶體的源極(或第一端子等)到電晶體的汲極(或第二端子等)的電路徑，電晶體的汲極(或第二端子等)至少經過第三電路徑，藉由Z2與Y電連接，第三電路徑不具有第四電路徑，第四電路徑是從電晶體的汲極(或第二端子等)到電晶體的源極(或第一端子等)的電路徑”。藉由使用與這種例子同樣的表現方法規定電路結構中的連接路徑，可以區別電晶體的源極(或第一端子等)和汲極(或第二端子等)來決定技術範圍。

注意，這種表現方法只是一個例子而已，不侷限於上述表現方法。在此，X、Y、Z1及Z2為物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜和層等)。

另外，即使圖式示出在電路圖上獨立的構成要素彼此電連接，也有一個構成要素兼有多個構成要素的功能的情況。例如，在佈線的一部分被用作電極時，一個導電膜兼有佈線和電極的兩個構成要素的功能。因此，本說明書中的“電連接”的範疇內還包括這種一個導電膜兼有多個構成要素的功能的情況。

另外，在本說明書等中，可以使用各種基板形成電晶體。對基板的種類沒有特別的限制。作為該基板的一個例子，可以舉出半導體基板(例如，單晶基板或矽基板)、SOI基板、玻璃基板、石英基板、塑膠基板、金屬基板、不鏽鋼基板、包含不鏽鋼箔的基板、鎢基板、包含鎢箔的基板、撓性基板、貼合薄膜、包含纖維狀材料的紙或基材薄膜等。作為玻璃基板的一個例子，可以舉出鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鈉鈣玻璃等。作為撓性基板的一例，可以舉出以聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)為代表的塑膠或丙烯酸樹脂等具有撓性的合成樹脂等。作為貼合薄膜的一個例子，可以舉出聚氟化乙烯或氯乙烯等乙烯、聚丙烯、聚酯等。作為基材薄膜的一個例子，可以舉出聚酯、聚醯胺、聚醯亞胺、無機蒸鍍薄膜或紙等。尤其是，藉由使用半導體基板、單晶基板或SOI基板等製造電晶體，可以製造特性、尺寸或形狀等的不均勻小、電流能力高且尺寸小的電晶體。當利用上述電晶體構成電路時，可以實現電路的低功耗化或電路的高集成化。

另外，也可以使用某個基板形成電晶體，然後將電晶體轉移並配置到其他基板上。作為被轉移有電晶體的基板，除了上述可以形成電晶體的基板之外，還可以使用紙基板、玻璃紙基板、石材基板、木材基板、布基板(包括天然纖維(絲、棉、麻)、合成纖維(尼龍、聚氨酯、聚酯)或再生纖維(醋酯纖維、銅氨纖維、人造纖維、再生聚酯)等)、皮革基板、或橡膠基板等。藉由使用上述基板，可以形成特性良好的電晶體或功耗低的電晶體，可以製造不容易發生故障並具有耐熱性的裝置，並且可以實現輕量化或薄型化。

另外，為了便於理解，有時在圖式等中示出的各構成要素的位置、大小及範圍等並不表示其實際的位置、大小及範圍等。因此，所公開的發明不一定限定於圖式等所公開的位置、大小、範圍等。例如，在實際的製程中，有時由於蝕刻等處理而光阻遮罩等被非意圖性地蝕刻，但是為了便於理解有時省略圖示。

尤其是在俯視圖(也稱為平面圖)中，為了易於理解圖式，有時省略構成要素的一部分。另外，有時省略隱藏線等的記載的一部分。

另外，在本說明書等中，“上”或“下”這樣的術語不限定於構成要素的位置關係為“正上”或“正下”且直接接觸的情況。例如，如果是“絕緣層A上的電極B”的表述，則不一定必須在絕緣層A上直接接觸地形成有電極B，也可以包括在絕緣層A與電極B之間包括其他構成要素的情況。

另外，由於“源極”及“汲極”的功能例如在採用不同極性的電晶體時或在電路工作中電流的方向變化時等，根據工作條件等而相互調換，因此很難限定哪個是“源極”哪個是“汲極”。因此，在本說明書中，可以將“源極”和“汲極”互相調換地使用。

此外，在本說明書中，“平行”是指在-10°以上且10°以下的角度的範圍中配置兩條直線的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。另外，“大致平行”是指兩條直線形成的角度為-30°以上且30°以下的狀態。另外，“垂直”或“正交”是指在80°以上且100°以下的角度的範圍中配置兩條直線的狀態。因此，也包括該角度為85°以上且95°以下的狀態。另外，“大致垂直”是指兩條直線形成的角度為60°以上且120°以下的狀態。

注意，“電壓”大多是指某個電位與參考電位(例如，接地電位(GND電位)或源極電位)之間的電位差。由此，可以將電壓換稱為電位。

此外，半導體的雜質例如是指構成半導體的主要成分以外的元素。例如，濃度小於0.1atomic%的元素可以說是雜質。由於半導體包含雜質，而例如有時導致半導體中的DOS(Density of State：態密度)的增高、載子移動率的降低或結晶性的降低等。當半導體是氧化物半導體時，作為改變半導體的特性的雜質，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素的主要成分以外的過渡金屬等。尤其是，例如有氫(也包含在水中)、鋰、鈉、矽、硼、磷、碳、氮等。當採用氧化物半導體時，例如由於氫等雜質混入，而有可能形成氧缺陷。當半導體是矽時，作為改變半導體的特性的雜質，例如有氧、除了氫以外的第1族元素、第2族元素、第13族元素、第15族元素等。

注意，本說明書等中的“第一”、“第二”等序數詞是為了避免構成要素的混淆而附加的，其並不表示製程順序或者層疊順序等某種順序或次序。注意，關於本說明書等中不附加有序數詞的術語，為了避免構成要素的混淆，在申請專利範圍中有時對該術語附加序數詞。注意，關於本說明書等中附加有序數詞的術語，在申請專利範圍中有時對該術語附加不同的序數詞。注意，關於本說明書等中附加有序數詞的術語，在申請專利範圍中有時省略其序數詞。

注意，例如，“通道長度”是指在電晶體的俯視圖中，在半導體(或在電晶體處於導通狀態時，在半導體中電流流過的部分)和閘極電極重疊的區域或者形成通道的區域中的源極(源極區域或源極電極)和汲極(汲極區域或汲極電極)之間的距離。另外，在一個電晶體中，通道長度不一定在所有的區域中都是相同的值。也就是說，一個電晶體的通道長度有時不限定於一個值。因此，在本說明書中，通道長度是形成通道的區域中的任一個值、最大值、最小值或平均值。

例如，“通道寬度”是指在半導體(或在電晶體處於導通狀態時，在半導體中電流流過的部分)和閘極電極重疊的區域或者形成通道的區域中的源極和汲極相對的部分的長度。另外，在一個電晶體中，通道寬度不一定在所有的區域中都是相同的值。也就是說，一個電晶體的通道寬度有時不限定於一個值。因此，在本說明書中，通道寬度是形成通道的區域中的任一個值、最大值、最小值或平均值。

另外，根據電晶體的結構，有時實際上形成通道的區域中的通道寬度(下面稱為實效的通道寬度)和電晶體的俯視圖所示的通道寬度(下面稱為外觀上的通道寬度)不同。例如，在具有立體結構的電晶體中，有時因為實效的通道寬度大於電晶體的俯視圖所示的外觀上的通道寬度，所以不能忽略其影響。例如，在具有微型且立體的結構的電晶體中，有時形成在半導體的側面上的通道區域的比例大於形成在半導體的頂面上的通道區域的比例。在此情況下，實際上形成通道的實效的通道寬度大於俯視圖所示的外觀上的通道寬度。

在具有立體結構的電晶體中，有時難以藉由實測估計實效的通道寬度。例如，為了根據設計值估計實效的通道寬度，需要預先知道半導體的形狀作為假定。因此，當半導體的形狀不清楚時，難以正確地測量實效的通道寬度。

於是，在本說明書中，有時在電晶體的俯視圖中將作為半導體和閘極電極重疊的區域中的源極和汲極相對的部分的長度的外觀上的通道寬度稱為“圍繞通道寬度(SCW：Surrounded Channel Width)”。此外，在本說明書中，在簡單地表示“通道寬度”時，有時是指圍繞通道寬度或外觀上的通道寬度。或者，在本說明書中，在簡單地表示“通道寬度”時，有時表示實效的通道寬度。注意，藉由取得剖面TEM影像等並對其影像進行分析等，可以決定通道長度、通道寬度、實效的通道寬度、外觀上的通道寬度、圍繞通道寬度等的值。

另外，在藉由計算求得電晶體的場效移動率或每個通道寬度的電流值等時，有時使用圍繞通道寬度進行計算。在此情況下，有時成為與使用實效的通道寬度進行計算時不同的值。

注意，在本說明書等中，高電源電位VDD(以下，也簡單地稱為“VDD”或“H電位”)是指比低電源電位VSS高的電位的電源電位。另外，低電源電位VSS(以下，也簡單地稱為“VSS”或“L電位”)是指比高電源電位VDD低的電位的電源電位。此外，也可以將接地電位用作VDD或VSS。例如，在VDD是接地電位時，VSS是低於接地電位的電位，在VSS是接地電位時，VDD是高於接地電位的電位。

另外，根據情況或狀態，可以互相調換“膜”和“層”。例如，有時可以將“導電層”變換為“導電膜”。此外，有時可以將“絕緣膜”變換為“絕緣層”。

實施方式1

在本實施方式中，參照圖式對本發明的一個方式的攝像裝置進行說明。

〈攝像裝置100的結構實例〉

圖1A是示出本發明的一個方式的攝像裝置100的結構實例的俯視圖。攝像裝置100包括像素部110、第一電路260、第二電路270、第三電路280及第四電路290。像素部110包括配置為p行q列(p及q為2以上的自然數)的矩陣狀的多個像素111(攝像元件)。第一電路260至第四電路290連接到多個像素111，並且具有供應用來驅動多個像素111的信號的功能。注意，在本說明書等中，有時將第一電路260至第四電路290等稱為“週邊電路”或“驅動電路”。例如，可以說第一電路260是週邊電路的一部分。

例如，第一電路260或第四電路290具有對從像素111輸出的類比信號進行處理的功能。例如，如圖2所示，在第一電路260中也可以設置信號處理電路261、列驅動電路262、輸出電路263等。

另外，圖2所示的信號處理電路261包括按每個列設置的電路264。電路264可以具有進行噪音的去除、類比-數位轉換等信號處理的功能。信號處理電路261可以被用作列並聯型類比-數位轉換裝置。

電路264包括比較器264a和計算機電路264b。比較器264a具有對從按每個列設置的佈線123輸入的類比信號的電位與從佈線267輸入的參考用電位信號(例如，斜坡信號)的電位進行比較的功能。計算機電路264b從佈線268輸入時脈信號。計算機電路264b具有根據比較器264a的比較工作檢測出輸出第一值的期間並將檢測結果保持為N位元數字值的功能。

列驅動電路262也稱為列選擇電路、水平驅動電路等。列驅動電路262生成選擇信號，該選擇信號選擇讀出信號的列。列驅動電路262可以使用移位暫存器等構成。列驅動電路262依次選擇列，從被選擇的列的電路264輸出的信號藉由佈線269輸出到輸出電路263。佈線269可以被用作水平傳送線。

輸入到輸出電路263的信號在輸出電路263中被處理而輸出到攝像裝置100的外部。輸出電路263例如可以使用緩衝電路構成。此外，輸出電路263也可以具有能夠控制將信號輸出到攝像裝置100的外部的時序的功能。

此外，例如，第二電路270或第三電路280具有生成選擇信號而輸出的功能，該選擇信號選擇讀出信號的像素111。有時將第二電路270或第三電路280稱為行選擇電路或垂直驅動電路。

週邊電路至少包括邏輯電路、開關、緩衝器、放大電路和轉換電路中的一個。也可以使用用來製造後述的光電轉換元件136而形成的半導體的一部分形成用於週邊電路的電晶體等。也可以使用用來製造後述的像素驅動電路112而形成的半導體的一部分形成用於週邊電路的電晶體等。用於週邊電路的電晶體等也可以組合這些電晶體等而使用。也可以使用IC等半導體裝置安裝週邊電路的一部分或全部。

另外，在週邊電路中，也可以省略第一電路 260至第四電路290中的至少一個。例如，也可以將第一電路260和第四電路290中的一個的功能附加於第一電路260和第四電路290中的另一個而省略第一電路260和第四電路290中的一個。例如，也可以將第二電路270和第三電路280中的一個的功能附加於第二電路270和第三電路280中的另一個而省略第二電路270和第三電路280中的一個。例如，也可以對第一電路260至第四電路290中的任一個附加其他週邊電路的功能而省略其他週邊電路。

如圖1B所示，在攝像裝置100所包括的像素部110中，也可以以使像素111傾斜的方式配置。藉由以使像素111傾斜的方式配置，可以縮短行方向上及列方向上的像素間隔(間距)。由此，可以提高使用攝像裝置100拍攝的影像的質量。

[像素111的結構實例]

參照圖3A至圖5說明像素111的結構實例。像素111包括電晶體131、電晶體132、電晶體133、電晶體134、電容元件135及光電轉換元件136等功能元件。在構成像素111的功能元件中，將使用光電轉換元件136之外的功能元件構成的電路稱為像素驅動電路112。像素驅動電路112電連接於光電轉換元件136。像素驅動電路112具有生成對應於光電轉換元件136的受光量的類比信號的功能。

圖3A是像素111的俯視圖。圖3B是光電轉換元件136的俯視圖。圖4A是像素驅動電路112的俯視圖。圖4B是像素111的電路圖。圖5是說明像素111的結構的立體圖。像素111在光電轉換元件136上包括像素驅動電路112。

光電轉換元件136包括p型半導體221、i型半導體222及n型半導體223。當俯視光電轉換元件136時，i型半導體222夾在p型半導體221與n型半導體223之間。雖然光電轉換元件136也可以使用p型半導體221和n型半導體223構成而不設置i型半導體222，但是藉由在光電轉換元件136中設置i型半導體222，可以提高檢測靈敏度。

另外，本質半導體(i型半導體)理想地是不包含雜質並且其費米能階基本上位於能帶間隙中間的半導體，但是在本說明書等中，對其添加了用作施體的雜質或用作受體的雜質以使得費米能階基本上位於能帶間隙的中間的半導體也是本質半導體。此外，即使是包含用作施體的雜質或用作受體的雜質的半導體，只要是處於能夠用作本質半導體的狀態的半導體，該半導體就也是本質半導體。

較佳為將p型半導體221及n型半導體223形成為在俯視時梳齒狀且隔著i型半導體222嚙合的形狀。藉由使p型半導體221及n型半導體223成為梳齒狀，可以延長p型半導體221與n型半導體223相對的距離D。距離D也可以說在俯視時穿過夾在p型半導體221 與n型半導體223之間的i型半導體222的中央的線的長度。藉由延長距離D，可以提高光電轉換元件136的檢測靈敏度。由此，可以提供檢測靈敏度高的攝像裝置100。在圖3B中以虛線示出距離D的位置。此外，在像素111中檢測出可見光的情況下，在俯視時從p型半導體221到n型半導體223的距離E(i型半導體222的寬度)較佳為800nm以上(參照圖3B)。

也可以使用單晶半導體基板或多晶半導體基板形成光電轉換元件136。因為使用單晶半導體基板或多晶半導體基板的光電轉換元件136的光檢測靈敏度較高，所以有時可以省略i型半導體222的形成。

光電轉換元件136也可以使用能夠吸收輻射產生電荷的材料形成。作為能夠吸收輻射而產生電荷的材料，有硒、碘化鉛、碘化汞、砷化鎵、CdTe或CdZn等。

例如，在光電轉換元件136使用硒形成時，可以實現如下光電轉換元件136，即除了可見光、紫外光以外，對X射線、伽馬射線等較寬的波長區域也具有良好的光吸收係數的光電轉換元件。

電晶體131的源極和汲極中的一個與佈線123電連接，源極和汲極中的另一個與電晶體132的源極和汲極中的一個電連接。電晶體131的閘極與佈線125電連接。電晶體132的源極和汲極中的另一個與佈線124電連接，電晶體132的閘極與節點152電連接。電晶體133的源極和汲極中的一個與佈線122電連接，源極和汲極中的另一個與節點152電連接。電晶體133的閘極與佈線126電連接。電晶體134的源極和汲極中的一個與節點151電連接，源極和汲極中的另一個與節點152電連接。電晶體134的閘極與佈線127電連接。光電轉換元件136(光電二極體)的一個電極(例如，陰極)與節點151電連接，另一個電極(例如，陽極)與佈線121電連接(參照圖4A、圖4B)。

節點152被用作電荷記憶部。電晶體134可以被用作用來將對應於光電轉換元件136的受光量的電荷(電位)傳送到節點152的傳送電晶體。電晶體133可以被用作用來對節點152的電位進行重設的重設電晶體。電晶體132可以被用作放大儲存在節點152中的電荷的放大電晶體。電晶體131可以被用作用來讀出在電晶體132中被放大的信號的讀出電晶體。

在光電轉換元件136及像素驅動電路112中生成的類比信號可以被供應到佈線123。另外，例如，佈線121具有供應電位VPD的功能。例如，佈線122具有供應電位VRS的功能。例如，佈線124具有供應電位VPI的功能。例如，佈線125具有供應電位SEL的功能。例如，佈線126具有供應電位PR的功能。例如，佈線127具有供應電位TX的功能。例如，佈線128具有供應電位VPI的功能。

在本實施方式中，佈線121以圍繞像素111的外周部的方式設置為網狀。佈線121與p型半導體221 電連接。藉由將佈線121設置為網狀，可以降低像素部110內的佈線121的電位不均勻，使攝像裝置100的工作穩定，並提高攝像裝置100的可靠性。也可以將電晶體134的源極和汲極中的一個與佈線129電連接，將佈線129與n型半導體223電連接(參照圖5)。也可以將電晶體131的源極和汲極中的一個與佈線141電連接，將佈線141與佈線123電連接。也可以將電晶體132的源極和汲極中的另一個與佈線142電連接，將佈線142與佈線124電連接。也可以將電晶體133的源極和汲極中的一個與佈線143電連接，將佈線143與佈線122電連接。也可以將電容元件135的另一個電極與佈線144電連接，將佈線144與佈線145電連接，將佈線145與佈線121電連接。在本實施方式中，示出設置與佈線124交叉並電連接的佈線128的例子。藉由設置佈線128，可以降低像素部110內的佈線124的電位不均勻，使攝像裝置100的工作穩定，並提高攝像裝置100的可靠性。作為電容元件135也可以使用電晶體的寄生電容。

構成像素111的功能元件、佈線(電極)較佳為儘可能在p型半導體221及/或n型半導體223上形成並儘可能不與i型半導體222重疊。明確而言，在俯視時i型半導體222與功能元件及佈線重疊的面積較佳為俯視時的i型半導體222的面積的35%以下，更佳為20%以下，進一步較佳為10%以下，即可。

例如，在像素111中檢測出可見光的情況下，構成像素驅動電路112的金屬材料或半導體材料與i型半導體222重疊的面積的總和較佳為i型半導體222整體的面積的35%以下，更佳為20%以下，進一步較佳為10%以下，即可。

在俯視時，與構成像素驅動電路112的遮光材料重疊的i型半導體222的面積較佳為i型半導體222整體的面積的35%以下，更佳為20%以下，進一步較佳為10%以下，即可。注意，本說明書等中的遮光材料是指光穿透率為15%以下的材料。更明確而言，本說明書等中的遮光材料是指在光電轉換元件136中檢測出的光的穿透率為15%以下的材料。

在俯視時，在i型半導體222整體的面積中實際上能夠受光的面積所占的比率(也稱為“有效開口率”)較佳為65%以上，更佳為80%以上，進一步較佳為90%以上，即可。

例如，不與像素驅動電路112所包含的金屬材料及像素驅動電路112所包含的半導體材料重疊的i型半導體222的面積的總和較佳為i型半導體222整體的面積的65%以上，更佳為80%以上，進一步較佳為90%以上，即可。

在俯視時，不與構成像素驅動電路112的遮光材料重疊的i型半導體222的面積的總和較佳為i型半導體222整體的面積的65%以上，更佳為80%以上，進一步較佳為90%以上，即可。

藉由提高有效開口率並增加i型半導體222的露出面積，可以提高攝像裝置100的檢測靈敏度。此外，可以擴大攝像裝置100的動態範圍。

圖6及圖7示出將多個像素111配置為矩陣狀的例子。圖6是示出將像素111配置為3行(n至n+2行)2列(m及m+1列)的矩陣狀的例子的俯視圖。圖7是對應於圖6的電路圖。圖6及圖7示出互換m列與m+1列(例如，奇數列與偶數列)的像素111的結構而成為鏡面對稱的例子。

此外，將第n行的佈線128與具有供應電位VPI的功能的佈線124電連接，將第n+1行的佈線128與具有供應電位VRS的功能的佈線122電連接。如此，藉由按固定週期改變與佈線128電連接的佈線122或佈線124，可以降低像素部110內的電位VPI及電位VRS的電位不均勻，使攝像裝置100的工作穩定，提高攝像裝置100的可靠性。

圖8是示出將像素111所包括的光電轉換元件136配置為3行(n至n+2行)2列(m及m+1列)的矩陣狀的例子的俯視圖。光電轉換元件136可以以不按每個像素111使半導體層分離的方式形成。明確而言，在像素部110整體內形成半導體層，藉由離子植入法或離子摻雜法等在該半導體層內可以形成用作p型半導體221、n型半導體223及i型半導體222的區域。另外，藉由按每個像素以p型半導體221圍繞i型半導體222，可以防止相鄰像素中的i型半導體222之間的電干涉。由於不需要按每個像素使構成光電轉換元件136的半導體層分離，所以可以高效地將光電轉換元件136設置在像素111內。因此，可以提高攝像裝置100的檢測靈敏度。

此外，也可以將p型半導體221用作供應電源電位的佈線的一部分。藉由將p型半導體221用作供應電源電位的佈線的一部分，可以降低像素部110內的電源電位的不均勻。注意，也可以調換p型半導體221與n型半導體223。

[濾色片等]

藉由作為子像素使用攝像裝置100所包括的像素111，且在每個多個子像素111中設置使不同的波長區域的光透過的濾光片(濾色片)，可以取得用來實現彩色影像顯示的資料。

圖9E是示出用來取得彩色影像的像素111的一個例子的平面圖。在圖9E中，包括設置有使紅色(R)的波長區域透過的濾色片的像素111(以下也稱為“像素111R”)、設置有使綠色(G)的波長區域透過的濾色片的像素111(以下也稱為“像素111G”)及設置有使藍色(B)的波長區域透過的濾色片的像素111(以下也稱為“像素111B”)。將像素111R、像素111G及像素111B合併用作一個像素113。

用於像素111的濾色片的顏色不侷限於紅色 (R)、綠色(G)、藍色(B)，如圖9A所示，也可以使用使青色(C)、黃色(Y)及洋紅色(M)的光透過的濾色片。藉由在一個像素113中設置檢測三種不同波長區域的光的像素111，可以取得全彩色影像。

圖9B例示出包括除了分別設置有使紅色(R)、綠色(G)及藍色(B)的光透過的濾色片的像素111以外，還設置有使黃色(Y)的光透過的濾色片的像素111的像素113。圖9C例示出包括除了分別設置有使青色(C)、黃色(Y)及洋紅色(M)的光透過的濾色片的像素111以外，還設置有使藍色(B)的光透過的濾色片的像素111的像素113。藉由在一個像素113中設置檢測四種不同波長區域的光的像素111，可以進一步提高所取得的像素的顏色再現性。

例如，像素111R、像素111G及像素111B的像素數比(或受光面積比)不一定必須要為1：1：1。如圖9D所示，也可以採用像素數比(受光面積比)為紅色：綠色：藍色=1：2：1的Bayer排列。或者，像素數比(受光面積比)也可以為紅色：綠色：藍色=1：6：1。

設置在像素113中的像素111的數量可以為一個，但較佳為兩個以上。例如，藉由設置兩個以上的檢測相同的波長區域的像素111，可以提高冗餘性，由此可以提高攝像裝置100的可靠性。

另外，藉由作為濾光片使用吸收或反射具有可見光的波長以下的波長的光且使紅外光透過的IR (IR：Infrared)濾光片，可以實現檢測紅外光的攝像裝置100。此外，藉由作為濾光片使用吸收或反射具有可見光的波長以上的波長的光且使紫外光透過的UV(UV：Ultra Violet)濾光片，可以實現檢測紫外光的攝像裝置100。另外，藉由作為濾光片使用將輻射轉換為紫外光或可見光的閃爍體，也可以將攝像裝置100用作檢測X射線和γ線等的輻射檢測器。

藉由作為濾光片602使用ND(ND：Neutral Density)濾光片(減光濾光片)，可以防止大光量的光入射到光電轉換元件(受光元件)時產生的輸出飽和的現象(以下，也稱為“輸出飽和”)。藉由組合使用減光量不同的ND濾光片，可以增大攝像裝置的動態範圍。

除了上述濾光片以外，還可以在像素113中設置透鏡。這裡，參照圖10A及圖10B的剖面圖說明像素113、濾光片602、透鏡600的配置例子。藉由設置透鏡600，可以使光電轉換元件高效地接受入射光。明確而言，如圖10A所示，可以使光660穿過形成在像素113中的透鏡600、濾光片602(濾光片602R、濾光片602G及濾光片602B)及像素驅動電路112等而入射到光電轉換元件136。

注意，如由點劃線圍繞的區域所示，有時以箭頭所示的光660的一部分被佈線層604的一部分遮蔽。因此，如圖10B所示，也可以採用在光電轉換元件136一側配置透鏡600及濾光片602，光電轉換元件136高效地接受入射光的結構。藉由從光電轉換元件136一側將光660入射到光電轉換元件136，可以提供檢測靈敏度高的攝像裝置100。

本實施方式可以與其他實施方式所記載的結構適當地組合而實施。

實施方式2

在本實施方式中，參照圖式說明具有與像素111不同的結構的像素111a。像素111a包括像素驅動電路512代替像素驅動電路112。就是說，像素111a包括像素驅動電路512和光電轉換元件136。像素111a可以使用與像素111同樣的材料及方法製造。為了避免說明的重複，在本實施方式中主要說明像素111a的與像素111不同之處。在本實施方式中沒有說明的部分可以參照其他實施方式而理解。

圖11A是像素111a的俯視圖。圖11B是光電轉換元件136的俯視圖。圖12A是像素驅動電路512的俯視圖。圖12B是像素111a的電路圖。圖13是說明像素111a的結構的立體圖。像素111a在光電轉換元件136上包括像素驅動電路512。

像素111a包括電晶體541、電晶體542、電晶體543、電晶體544、電晶體545、電容元件551、電容元件552及光電轉換元件136等功能元件。在構成像素111a的功能元件中，使用光電轉換元件136之外的功能元件構成的電路為像素驅動電路512。像素驅動電路512電連接於光電轉換元件136(參照圖12A、圖12B)。像素驅動電路512具有生成對應於光電轉換元件136的受光量的類比信號的功能。

在像素111a中，光電轉換元件136的一個電極(例如，陰極)與節點561電連接，另一個電極(例如，陽極)與佈線121電連接。電晶體541的源極和汲極中的一個與節點561電連接，源極和汲極中的另一個與節點562電連接。電晶體541的閘極與佈線525電連接。電晶體542的源極和汲極中的一個與節點562電連接，源極和汲極中的另一個與佈線524電連接。電晶體542的閘極與佈線523電連接。電晶體543的源極和汲極中的一個與佈線527電連接，源極和汲極中的另一個與節點563電連接。電晶體543的閘極與佈線526電連接。電晶體544的源極和汲極中的一個與佈線528電連接，源極和汲極中的另一個與電晶體545的源極和汲極中的一個電連接。電晶體544的閘極與佈線522電連接。電晶體545的源極和汲極中的另一個與佈線529電連接，電晶體545的閘極與節點563電連接。電容元件551的一個電極與佈線527電連接，電容元件551的另一個電極與節點563電連接。電容元件552的一個電極與節點563電連接，電容元件552的另一個電極與節點562電連接。

節點562及節點563被用作電荷記憶部。電晶體541可以被用作用來將對應於光電轉換元件136的受光量的電荷(電位)傳送到節點562的傳送電晶體。電晶體542可以被用作用來對節點562的電位進行重設的重設電晶體。電晶體543可以被用作用來對節點563的電位進行重設的重設電晶體。電晶體545可以被用作放大儲存在節點563中的電荷的放大電晶體。電晶體544可以被用作用來讀出在電晶體545中被放大的信號的讀出電晶體。

另外，例如，佈線121具有供應電位VPD的功能。例如，佈線522具有供應電位SEL的功能。例如，佈線523具有供應電位PR的功能。例如，佈線524具有供應電位VRS的功能。例如，佈線525具有供應電位TX的功能。例如，佈線526具有供應電位W的功能。例如，佈線527具有供應電位CS的功能。例如，佈線529具有供應電位VPI的功能。

也可以將電晶體541的源極和汲極中的一個與佈線129電連接，將佈線129與n型半導體223電連接(參照圖13)。也可以將電晶體545的閘極與佈線531電連接，將佈線531與節點563電連接。也可以將電容元件551的另一個電極與佈線531電連接。也可以將電容元件552的一個電極與佈線531電連接。佈線531可以被用作節點563。也可以將電晶體544的閘極與佈線532電連接，將佈線532與佈線522電連接。

電容元件552的靜電容量較佳大於電容元件551的靜電容量。具體地，電容元件552的靜電容量較佳為電容元件551的靜電容量的2倍以上，更佳為5倍以上，進一步較佳為10倍以上。

像素111a可以將在光電轉換元件136及像素驅動電路512中生成的類比信號供應到佈線528。明確而言，可以將根據光電轉換元件136的受光量決定的類比信號保持在節點562及節點563中並將該類比信號在電晶體545中放大而輸出到佈線528。

像素驅動電路512可以被用作差異算術電路。使用像素111a的攝像裝置100可以對在第一圖框中拍攝的影像的資料與在第二圖框中拍攝的影像的資料進行比較而檢測出差異。另外，在不連續的圖框之間也可以檢測出拍攝的兩個影像的差異。明確而言，藉由將在第一圖框中拍攝的影像的資料保持在節點563中並將在第二圖框之後拍攝的影像的資料保持在節點562中，可以檢測出與在第一圖框中拍攝的影像的資料之間的差異。

就是說，使用像素111a的攝像裝置100可以檢測出影像的變化。因此，可以實現具有如下功能的裝置：在檢測出影像的變化的情況下輸出信號(或停止信號的輸出)或者在影像的變化沒有了的情況下輸出信號(或停止信號的輸出)。例如，可以實現如下攝像裝置100：在影像變化了的情況下錄影開始，在影像的變化沒有了的情況下錄影結束。

圖14及圖15示出將多個像素111a配置為矩陣狀的例子。圖14是示出將像素111a配置為3行(n至n+2行)2列(m及m+1列)的矩陣狀的例子的俯視圖。圖15是對應於圖14的電路圖。圖14及圖15示出互換m列與m+1列(例如，奇數列與偶數列)的像素111a的結構而成為鏡面對稱的例子。此外，用一個佈線522兼作第m列的佈線522和第m+1列的佈線522。

實施方式3

在本實施方式中，參照圖式說明具有與像素111及像素111a不同的結構的像素111b。像素111b包括像素驅動電路712代替像素111所包括的像素驅動電路112。就是說，像素111b包括像素驅動電路712和光電轉換元件136。像素111b可以使用與像素111同樣的材料及方法製造。為了避免說明的重複，在本實施方式中主要說明像素111b的與像素111不同之處。在本實施方式中沒有說明的部分可以參照其他實施方式而理解。

圖16A是像素111b的俯視圖。圖16B是光電轉換元件136的俯視圖。圖17A是像素驅動電路712的俯視圖。圖17B是像素111b的電路圖。圖18是說明像素111b的結構的立體圖。像素111b在光電轉換元件136上包括像素驅動電路712。

像素111b包括電晶體741、電晶體742、電晶體743、電晶體744、電晶體745、電容元件751及光電轉換元件136等功能元件。在構成像素111b的功能元件中，使用光電轉換元件136之外的功能元件構成的電路為像素驅動電路712。像素驅動電路712電連接於光電轉換元件136(參照圖17A、圖17B)。像素驅動電路712具有生成對應於光電轉換元件136的受光量的類比信號的功能。

在像素111b中，光電轉換元件136的一個電極(例如，陰極)與節點761電連接，另一個電極(例如，陽極)與佈線121電連接。電晶體741的源極和汲極中的一個與節點761電連接，電晶體741的源極和汲極中的另一個與佈線723電連接。電晶體741的閘極與佈線724電連接。電晶體742的源極和汲極中的一個與佈線722電連接，源極和汲極中的另一個與電晶體743的源極和汲極中的一個電連接。電晶體742的閘極與佈線726電連接。電晶體743的源極和汲極中的另一個與佈線727電連接，電晶體743的閘極與節點762電連接。電晶體744的源極和汲極中的一個與節點761電連接，源極和汲極中的另一個與節點762電連接。電晶體744的閘極與佈線729電連接。電晶體745的源極和汲極中的一個與佈線731電連接，源極和汲極中的另一個與節點761電連接。

佈線731與其他像素所包括的電晶體745的源極和汲極中的一個電連接。例如，可以將第n行的像素111b所包括的電晶體745的源極和汲極中的一個與第n+1行的像素111b所包括的電晶體745的源極和汲極中的一個電連接。

電晶體745的閘極與佈線728電連接。電容元件751的一個電極與佈線727電連接，電容元件751的另一個電極與節點762電連接。佈線723與佈線725電連接。雖然也可以省略佈線725，但是藉由將佈線725與多個佈線723電連接，可以降低像素部110內的佈線723的電位不均勻，使攝像裝置100的工作穩定，提高攝像裝置100的可靠性。藉由將電晶體741的源極和汲極中的另一個與佈線725電連接，也可以省略佈線723。

佈線727與佈線721電連接。雖然也可以省略佈線721，但是藉由將佈線721與佈線727電連接，可以降低像素部110內的佈線727的電位不均勻，使攝像裝置100的工作穩定，提高攝像裝置100的可靠性。藉由將電晶體743的源極和汲極中的另一個及電容元件751的一個電極與佈線721電連接，也可以省略佈線727。

電晶體744可以被用作用來將對應於光電轉換元件136的受光量的電荷(電位)傳送到節點762的傳送電晶體。節點762可以被用作電荷記憶部。電晶體741可以被用作用來對節點761及節點762的電位進行重設的重設電晶體。電晶體743可以被用作放大儲存在節點762中的電荷的放大電晶體。電晶體742可以被用作用來讀出在電晶體743中被放大的信號的讀出電晶體。

例如，在將第n行的像素111b所包括的電晶體745的源極和汲極中的一個與第n+1行的像素111b所包括的電晶體745的源極和汲極中的一個電連接的情況下，在每個電晶體745處於開啟狀態時，可以將第n行的像素111b所包括的節點761與第n+1行的像素111b所包括的節點761電連接。就是說，藉由使每個電晶體745處於開啟狀態，可以將第n行的像素111b所包括的光電轉換元件136與第n+1行的像素111b所包括的光電轉換元件136並聯連接。藉由將多個光電轉換元件136並聯連接，可以增大實質上的攝像裝置100的受光面積。例如，可以縮短每一圖框的攝像時間。由此，可以提供能夠高速並連續地拍攝的攝像裝置100。另外，由於可以提高檢測靈敏度，所以可以提供動態範圍大的攝像裝置100。

另外，例如，佈線121具有供應電位VPD的功能。例如，佈線721及佈線727具有供應電位VPI的功能。例如，佈線723及佈線725具有供應電位VRS的功能。例如，佈線724具有供應電位VPR的功能。例如，佈線726具有供應電位SEL的功能。例如，佈線728具有供應電位PA的功能。例如，佈線729具有供應電位TX的功能。

也可以將電晶體741的源極和汲極中的一個與佈線129電連接，將佈線129與n型半導體223電連接(參照圖18)。

像素111b可以將在光電轉換元件136及像素驅動電路712中生成的類比信號供應到佈線722。明確而言，可以將根據光電轉換元件136的受光量決定的類比信號保持在節點762中並將該類比信號在電晶體743中放大而輸出到佈線722。

圖19及圖20示出將多個像素111b配置為矩陣狀的例子。圖19是示出將像素111b配置為4行(n至n+3行)2列(m及m+1列)的矩陣狀的例子的俯視圖。圖20是對應於圖19的電路圖。圖19及圖20示出互換m列與m+1列(例如，奇數列與偶數列)的像素111b的結構而成為鏡面對稱的例子。此外，用一個佈線723兼作第m列的佈線723和第m+1列的佈線723。此外，用一個佈線721兼作第m+1列的佈線721和第m+2列的佈線721(未圖示)。

在圖19及圖20中，將第n行的像素111b所包括的電晶體745的源極和汲極中的一個與第n+1行的像素111b所包括的電晶體745的源極和汲極中的一個藉由佈線731電連接。此外，將第n+2行的像素111b所包括的電晶體745的源極和汲極中的一個與第n+3行的像素111b所包括的電晶體745的源極和汲極中的一個藉由佈線731電連接。

注意，上述像素111b的連接不侷限於相鄰的像素111b之間的連接。例如，也可以將第n行的像素111b所包括的電晶體745的源極和汲極中的一個與第n+2行的像素111b所包括的電晶體745的源極和汲極中的一個電連接。

另外，上述像素111b的連接也可以為三個以上的像素111b的連接。例如，也可以將第n行的像素 111b所包括的電晶體745的源極和汲極中的一個與第n+1行及第n+2行的像素111b所包括的電晶體745的源極和汲極中的一個電連接。

實施方式4

在本實施方式中，參照圖21至圖25E對使用固態攝像元件的一種的CMOS影像感測器構成上述實施方式所示的攝像裝置100時的一個例子進行說明。圖21所示的像素區域251是攝像裝置100所包括的像素111、像素111a或像素111b的一部分的剖面圖。圖21所示的週邊電路區域252是攝像裝置100所包括的週邊電路的一部分的剖面圖。另外，圖22A示出圖21所示的電晶體134的放大圖。此外，圖22B示出圖21所示的電容元件135的放大圖。此外，圖24A示出圖21所示的電晶體281的放大圖。另外，圖24B示出圖21所示的電晶體282的放大圖。另外，圖21所示的電晶體134例如相當於像素111a的電晶體541。另外，本實施方式所示的電晶體134的結構也可以適用於上述實施方式所示的其他電晶體。

本實施方式所例示的攝像裝置100包括：在基板101上具有絕緣層102且在絕緣層102上形成有pin接面的光電轉換元件136。如上述實施方式所說明，光電轉換元件136包括p型半導體221、i型半導體222及n 型半導體223。

作為基板101，可以使用玻璃基板、石英基板、藍寶石基板、陶瓷基板、金屬基板、半導體基板等。此外，也可以使用能夠承受本實施方式的處理溫度的耐熱性的塑膠基板。作為該基板的一個例子，有半導體基板(例如，單晶基板或矽基板)、SOI(Silicon On Insulator：絕緣層上覆矽)基板、不鏽鋼基板、具有不鏽鋼箔的基板、鎢基板、具有鎢箔的基板等。作為玻璃基板的一個例子，有鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鈉鈣玻璃等。

另外，在形成光電轉換元件136及像素驅動電路112之後，也可以利用機械拋光法和蝕刻法等去除基板101。當作為基板101使用能夠使電轉換元件136所檢測的光透過的材料時，可以將光從基板101一側入射光電轉換元件136。

絕緣層102可以使用氧化鋁、氧化鎂、氧化矽、氧氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿和氧化鉭等氧化物材料、或者氮化矽、氮氧化矽、氮化鋁、氮氧化鋁等氮化物材料等的單層或多層形成。絕緣層102可以藉由濺射法、CVD法、熱氧化法、塗佈法、印刷法等形成。

例如，在絕緣層102上形成i型半導體222，然後在i型半導體222上形成遮罩，對i型半導體222的一部分選擇性地引入雜質元素，由此可以形成p型半導體221、i型半導體222及n型半導體223。例如，利用離子植入法和離子摻雜法可以進行雜質元素的引入。在引入雜質元素之後，去除遮罩。

p型半導體221、i型半導體222及n型半導體223可以使用單晶半導體、多晶半導體、微晶半導體、奈米晶半導體、半非晶半導體(Semi Amorphous Semiconductor)、非晶半導體等形成。例如，可以使用非晶矽或微晶鍺等。此外，也可以使用碳化矽、鎵砷等化合物半導體。

在作為用來形成p型半導體221、i型半導體222及n型半導體223的材料使用矽的情況下，作為賦予p型的導電型的雜質元素，例如可以使用第13族元素。另外，作為賦予n型的導電型的雜質元素，例如可以使用第15族元素。

此外，例如，在使用SOI形成上述半導體的情況下，絕緣層102也可以是BOX層(BOX：Buried Oxide)。

另外，在本實施方式所示的攝像裝置100中，在p型半導體221、i型半導體222及n型半導體223上具有絕緣層103和絕緣層104。絕緣層103及絕緣層104可以利用與絕緣層102同樣的材料及方法形成。此外，既可以省略絕緣層103和絕緣層104中的任一個，又可以繼續層疊絕緣層。

另外，在本實施方式所示的攝像裝置100中，在絕緣層104上形成具有平坦的表面的絕緣層105。絕緣層105可以利用與絕緣層102同樣的材料及方法形成。此外，作為絕緣層105，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外，也可以對絕緣層105的表面進行化學機械拋光(CMP：Chemical Mechanical Polishing)處理(以下也稱為“CMP處理”)。藉由進行CMP處理，可以降低樣本表面的凹凸，由此可以提高後面形成的絕緣層和導電層的覆蓋性。

另外，在絕緣層103至絕緣層105中的與p型半導體221重疊的區域中形成開口224，在絕緣層103至絕緣層105中的與n型半導體223重疊的區域中形成開口225。此外，在開口224及開口225中形成有接觸插頭106。接觸插頭106在形成在絕緣層中的開口內埋入導電材料來形成。作為導電材料，例如可以使用鎢、多晶矽等埋入性高的導電材料。另外，雖然未圖示，但是也可以將鈦層、氮化鈦層或由鈦層、氮化鈦層的疊層等構成的阻擋層(擴散防止層)覆蓋上述材料的側面及底面。在此情況下，有時也將障壁膜當作接觸插頭的一部分。注意，對開口224及開口225的數量及配置沒有特別的限制。因此，可以實現佈局的彈性高的攝像裝置。

另外，在絕緣層105上形成有佈線121及佈線129。佈線121藉由在開口224中設置的接觸插頭106與p型半導體221電連接。此外，佈線129藉由在開口225中設置的接觸插頭106與n型半導體223電連接。

另外，以覆蓋佈線121及佈線129的方式形成有絕緣層107。絕緣層107可以利用與絕緣層105同樣的材料及方法形成。此外，也可以對絕緣層107的表面進行CMP處理。藉由進行CMP處理，可以減少樣本的凹凸，由此可以提高後面形成的絕緣層和導電層的覆蓋性。

佈線121及佈線129可以使用鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、錳、銀、鉭或鎢等金屬或者以這些元素為主要成分的合金的單層結構或疊層結構。例如，可以舉出包含錳的銅膜的單層結構、在鈦膜上層疊鋁膜的兩層結構、在鎢膜上層疊鋁膜的兩層結構、在銅-鎂-鋁合金膜上層疊銅膜的兩層結構、在鈦膜上層疊銅膜的兩層結構、在鎢膜上層疊銅膜的兩層結構、依次層疊鈦膜或氮化鈦膜、鋁膜或銅膜以及鈦膜或氮化鈦膜的三層結構、依次層疊鉬膜或氮化鉬膜、鋁膜或銅膜以及鉬膜或氮化鉬膜的三層結構、以及依次層疊鎢膜、銅膜以及鎢膜的三層結構等。另外，還可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的一種或多種而形成的合金膜或氮化膜。

另外，也可以使用銦錫氧化物(ITO：Indium Tin Oxide)、鋅氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等包含氧的導電材料、氮化鈦、氮化鉭等包含氮的導電材料。另外，也可以採用組合包含上述金屬元素的材料和包含氧的導電材料的疊層結構。此外，也可以採用組合包含上述金屬元素的材料和包含氮的導電材料的疊層結構。另外，也可以採用組合包含上述金屬元素的材料、包含氧的導電材料和包含氮的導電材料的疊層結構。

在絕緣層107上隔著絕緣層108和絕緣層109形成有電晶體134、電晶體289及電容元件135。雖然在圖21中未圖示，但是在絕緣層107上隔著絕緣層108和絕緣層109還形成有電晶體131、電晶體132及電晶體133等。注意，雖然在本實施方式中例示出電晶體134及電晶體289是頂閘極結構的電晶體的情況，但是它們也可以是底閘極結構的電晶體。在圖21中未圖示的其他電晶體也是同樣的。

另外，作為上述電晶體，也可以使用反交錯型電晶體或正交錯型電晶體。此外，也可以使用由兩個閘極電極夾住形成有通道的半導體層的結構的雙閘極(dual gate)型電晶體。另外，不侷限於單閘極結構的電晶體，還可以使用具有多個通道形成區域的多閘極型電晶體，例如雙閘極(double gate)型電晶體。

另外，作為上述電晶體，可以使用平面型、FIN(鰭)型、TRI-GATE(三閘極)型等各種結構的電晶體。

上述電晶體既可以具有同樣的結構，又可以具有不同的結構。可以在各電晶體中適當地調整電晶體的尺寸(例如，通道長度及通道寬度)等。在攝像裝置100所包括的多個電晶體都採用相同結構的情況下，可以在相同的製程中同時製造每個電晶體。

電晶體134包括：能夠用作閘極電極的電極243；能夠用作源極電極和汲極電極中的一個的電極244；能夠用作源極電極和汲極電極中的另一個的電極245；能夠用作閘極絕緣層的絕緣層117；以及半導體層242。

另外，在圖21中，用作電晶體134的源極電極和汲極電極中的另一個的電極以及能夠用作電容元件135的一個電極的電極都使用電極245形成。注意，本發明的一個方式不侷限於此。用作電晶體134的源極電極和汲極電極中的另一個的電極以及能夠用作電容元件135的一個電極的電極也可以使用彼此不同的電極形成。

電容元件135具有能夠用作電容元件135的一個電極的電極245與能夠用作另一個電極的電極273隔著絕緣層277及半導體層272c重疊的結構。在本實施方式中示出電極273為電極273a與電極273b的疊層的例子。在形成電極243的同時可以形成電極273。因此，在形成電極243a的同時可以形成電極273a，在形成電極243b的同時可以形成電極273b。絕緣層277及半導體層272c可以被用作電介質。在形成絕緣層117的同時可以形成絕緣層277。在形成半導體層242c的同時可以形成半導體層272c。也可以省略絕緣層277和半導體層272c中的一個。

絕緣層108較佳為使用具有防止氧、氫、水、鹼金屬、鹼土金屬等雜質的擴散的功能的絕緣膜形成。作為該絕緣膜，有氧化矽、氧氮化矽、氮化矽、氮氧化矽、氧化鎵、氧化鉿、氧化釔、氧化鋁、氧氮化鋁等。另外，藉由作為該絕緣膜使用氮化矽、氧化鎵、氧化鉿、氧化釔、氧化鋁等，可以抑制從光電轉換元件136一側擴散的雜質混入到半導體層242。此外，絕緣層108可以藉由濺射法、CVD法、蒸鍍法、熱氧化法等形成。絕緣層108可以使用上述材料的單層或疊層形成。

絕緣層109可以利用與絕緣層102同樣的材料及方法形成。另外，在作為半導體層242使用氧化物半導體的情況下，絕緣層109較佳為使用其氧含量超過化學計量組成的絕緣層形成。其氧含量超過化學計量組成的絕緣層由於被加熱而其一部分的氧脫離。其氧含量超過化學計量組成的絕緣層在進行TDS分析(層的表面溫度為100℃以上且700℃以下，較佳為100℃以上且500℃以下的加熱處理)時換算為氧原子的氧的脫離量為1.0×10¹⁸atoms/cm³以上，較佳為3.0×10²⁰atoms/cm³以上。

另外，其氧含量超過化學計量組成的絕緣層也可以藉由進行對絕緣層添加氧的處理來形成。添加氧的處理可以利用氧氛圍下的熱處理、離子植入裝置、離子摻雜裝置或電漿處理裝置進行。作為用來添加氧的氣體，可以使用¹⁶O₂或¹⁸O₂等氧氣體、一氧化二氮氣體或臭氧氣體等。注意，在本說明書中，有時將添加氧的處理稱為“氧摻雜處理”。

電晶體134、電晶體289等的半導體層可以使用單晶半導體、多晶半導體、微晶半導體、奈米晶半導體、半非晶半導體(Semi Amorphous Semiconductor)、非晶半導體等形成。例如，可以使用非晶矽或微晶鍺等。此外，也可以使用碳化矽、鎵砷、氧化物半導體、氮化物半導體等化合物半導體、有機半導體等。

在本實施方式中，對作為半導體層242使用氧化物半導體的例子進行說明。另外，在本實施方式中，對作為半導體層242採用半導體層242a、半導體層242b及半導體層242c的疊層的情況進行說明。

半導體層242a、半導體層242b及半導體層242c使用包含In和Ga中的一個或者兩個的材料形成。典型地，有In-Ga氧化物(包含In和Ga的氧化物)、In-Zn氧化物(包含In和Zn的氧化物)、In-M-Zn氧化物(包含In、元素M和Zn的氧化物。元素M是選自Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf中的一種以上的元素，並且是與氧的鍵合力比In與氧的鍵合力強的金屬元素)。

半導體層242a及半導體層242c較佳為使用包含構成半導體層242b的金屬元素中的一種以上的相同的金屬元素的材料形成。藉由使用這種材料，可以使半導體層242a與半導體層242b的介面以及半導體層242c與半導體層242b的介面不容易產生介面能階。由此，不容易發生介面中的載子的散射及俘獲，而可以提高電晶體的場效移動率。另外，還可以減少電晶體的臨界電壓的不均勻。因此，可以實現具有良好的電特性的半導體裝置。

半導體層242a及半導體層242c的厚度為3nm以上且100nm以下，較佳為3nm以上且50nm以下。另外，半導體層242b的厚度為3nm以上且200nm以下，較佳為3nm以上且100nm以下，更佳為3nm以上且50nm以下。

另外，在半導體層242b是In-M-Zn氧化物，並且半導體層242a及半導體層242c也是In-M-Zn氧化物的情況下，當將半導體層242a及半導體層242c設定為In：M：Zn=x₁：y₁：z₁[原子數比]，並且將半導體層242b設定為In：M：Zn=x₂：y₂：z₂[原子數比]時，以y₁/x₁大於y₂/x₂的方式選擇半導體層242a、半導體層242c及半導體層242b。較佳的是，以y₁/x₁為y₂/x₂的1.5倍以上的方式選擇半導體層242a、半導體層242c及半導體層242b。更佳的是，以y₁/x₁為y₂/x₂的2倍以上的方式選擇半導體層242a、半導體層242c及半導體層242b。進一步較佳的是，以y₁/x₁為y₂/x₂的3倍以上的方式選擇半導體層242a、半導體層242c及半導體層242b。此時，在半導體層242b中，如果y₁為x₁以上就可以使電晶體具有穩定的電特性，所以是較佳的。但是，當y₁為x₁的3倍以上時，電晶體的場效移動率下降，因此y₁較佳小於x₁的3倍。藉由作為半導體層242a及半導體層242c採用上述結構，可以使半導體層242a及半導體層242c成為與半導體層242b相比不容易產生氧缺陷的層。

另外，當半導體層242a及半導體層242c是In-M-Zn氧化物時，除了Zn及O之外的In和元素M的含有率較佳為：In低於50atomic%，元素M為50atomic%以上，更佳為：In低於25atomic%，元素M為75atomic%以上。此外，當半導體層242b是In-M-Zn氧化物時，除了Zn及O之外的In和元素M的含有率較佳為：In為25atomic%以上，元素M低於75atomic%，更佳為：In為34atomic%以上，元素M低於66atomic%。

例如，作為包含In或Ga的半導體層242a及包含In或Ga的半導體層242c，可以採用使用其原子數比為In：Ga：Zn=1：3：2、1：3：4、1：3：6、1：6：4或1：9：6等的靶材形成的In-Ga-Zn氧化物、使用其原子數比為In：Ga=1：9等的靶材形成的In-Ga氧化物、氧化鎵等。另外，作為半導體層242b，可以採用使用其原子數比為In：Ga：Zn=3：1：2、1：1：1、5：5：6或4：2：4.1等的靶材形成的In-Ga-Zn氧化物。此外，半導體層242a、半導體層242b及半導體層242c的原子數比都包括上述原子數比的±20%的變動的誤差。

為了對使用半導體層242b的電晶體賦予穩定的電特性，較佳為降低半導體層242b中的雜質及氧缺陷而實現高純度本質化，將半導體層242b作為本質或實質上本質的氧化物半導體層。另外，較佳為至少將半導體層242b中的通道形成區域作為本質或實質上本質的半導體層。

注意，實質上本質的氧化物半導體層是指氧化物半導體層中的載子密度低於1×10¹⁷/cm³，低於1×10¹⁵/cm³或低於1×10¹³/cm³的氧化物半導體層。

[氧化物半導體的能帶結構]

在此，參照圖23所示的能帶結構圖對由半導體層242a、半導體層242b及半導體層242c的疊層構成的半導體層242的功能及其效果進行說明。圖23是圖22A中的C1-C2的點劃線所示的部分的能帶結構圖。圖23示出電晶體134的通道形成區域的能帶結構。

在圖23中，Ec382、Ec383a、Ec383b、Ec383c、Ec386分別示出絕緣層109、半導體層242a、半導體層242b、半導體層242c、絕緣層117的導帶底端的能量。

這裡，真空能階與導帶底的能量之間的能量差(也稱為“電子親和力”)是真空能階與價電子帶上端之間的能量差(也稱為游離電位)減去能隙的值。另外，可以利用光譜橢圓偏光計(HORIBA JOBIN YVON公司製造的UT-300)測量能隙。此外，真空能階與價帶頂端之間的能量差可以利用紫外線光電子能譜(UPS：Ultraviolet Photoelectron Spectroscopy)裝置(PHI公司製造的VersaProbe)來測量。

使用其原子數比為In：Ga：Zn=1：3：2的靶材形成的In-Ga-Zn氧化物的能隙大約為3.5eV，電子親和力大約為4.5eV。使用其原子數比為In：Ga：Zn=1：3：4的靶材形成的In-Ga-Zn氧化物的能隙大約為3.4eV，電子親和力大約為4.5eV。使用其原子數比為In：Ga：Zn=1：3：6的靶材形成的In-Ga-Zn氧化物的能隙大約為3.3eV，電子親和力大約為4.5eV。使用其原子數比為In：Ga：Zn=1：6：2的靶材形成的In-Ga-Zn氧化物的能隙大約為3.9eV，電子親和力大約為4.3eV。使用其原子數比為In：Ga：Zn=1：6：8的靶材形成的In-Ga-Zn氧化物的能隙大約為3.5eV，電子親和力大約為4.4eV。使用其原子數比為In：Ga：Zn=1：6：10的靶材形成的In-Ga-Zn氧化物的能隙大約為3.5eV，電子親和力大約為4.5eV。使用其原子數比為In：Ga：Zn=1：1：1的靶材形成的In-Ga-Zn氧化物的能隙大約為3.2eV，電子親和力大約為4.7eV。使用其原子數比為In：Ga：Zn=3：1：2的靶材形成的In-Ga-Zn氧化物的能隙大約為2.8eV，電子親和力大約為5.0eV。

因為絕緣層109和絕緣層117是絕緣物，所以Ec382和Ec386比Ec383a、Ec383b及Ec383c更接近於真空能階(電子親和力小)。

另外，Ec383a比Ec383b更接近於真空能階。明確而言，Ec383a較佳為比Ec383b更接近於真空能階0.05eV以上、0.07eV以上、0.1eV以上或0.15eV以上且2eV以下、1eV以下、0.5eV以下或0.4eV以下。

此外，Ec383c比Ec383b更接近於真空能階。明確而言，Ec383c較佳為比Ec383b更接近於真空能階0.05eV以上、0.07eV以上、0.1eV以上或0.15eV以上且2eV以下、1eV以下、0.5eV以下或0.4eV以下。

另外，因為在半導體層242a與半導體層242b的介面附近以及半導體層242b與半導體層242c的介面附近形成混合區域，所以導帶底端的能量連續地變化。就是說，在這些介面不存在能階或者幾乎不存在能階。

因此，在具有該能帶結構的疊層結構中，電子主要在半導體層242b中移動。由此，即使在半導體層242a與絕緣層109的介面或者半導體層242c與絕緣層117的介面存在有能階，該能階也幾乎不會影響到電子的移動。另外，因為在半導體層242a與半導體層242b的介面以及半導體層242c與半導體層242b的介面不存在能階或者幾乎不存在能階，所以在該區域中不會阻礙電子的移動。因此，具有上述氧化物半導體的疊層結構的電晶體134可以實現高場效移動率。

此外，如圖23所示，雖然在半導體層242a與絕緣層109的介面以及半導體層242c與絕緣層117的介面附近有可能形成起因於雜質或缺陷的陷阱能階390，但是由於半導體層242a及半導體層242c的存在，可以使半導體層242b遠離該陷阱能階。

尤其是，在本實施方式所例示的電晶體134中，半導體層242b的頂面和側面接觸於半導體層242c，半導體層242b的底面接觸於半導體層242a(在圖22A中未圖示。參照圖35C)。如此，藉由採用半導體層242a和半導體層242c覆蓋半導體層242b的結構，可以進一步減少上述陷阱能階的影響。

注意，當Ec383a或Ec383c與Ec383b的能量差小時，有時半導體層242b的電子越過該能量差到達陷阱能階。在電子被陷阱能階俘獲時，在絕緣層的介面產生固定負電荷，導致電晶體的臨界電壓漂移到正方向。

因此，藉由將Ec383a與Ec383b的能量差以及Ec383c與Ec383b的能量差都設定為0.1eV以上，較佳為0.15eV以上，電晶體的臨界電壓的變動得到抑制，從而可以使電晶體的電特性良好，所以是較佳的。

另外，半導體層242a及半導體層242c的能帶間隙較佳寬於半導體層242b的能帶間隙。

藉由本發明的一個方式，可以實現電特性的不均勻少的電晶體。因此，可以實現電特性的不均勻少的半導體裝置。藉由本發明的一個方式，可以提供一種可靠性良好的電晶體。因此，可以實現可靠性良好的半導體裝置。

另外，因為氧化物半導體的能帶間隙為2eV以上，所以可以使將氧化物半導體用於形成通道的半導體層的電晶體的關態電流變得極小。明確而言，可以將室溫下的每通道寬度為1μm的關態電流設定為低於1×10^-20A，較佳為低於1×10^-22A，更佳為低於1×10^-24A。就是說，可以將導通截止比設定為20位數以上且150位數以下。

藉由本發明的一個方式，可以實現耗電量少的電晶體。因此，可以實現耗電量少的攝像裝置和半導體裝置。

此外，因為將氧化物半導體用於半導體層的電晶體(也稱為“OS電晶體”)的關態電流顯著低，所以藉由將OS電晶體用於電晶體133及電晶體134，可以縮小電容元件135。或者，可以使用電晶體等的寄生電容代替電容元件135，而不設置電容元件135。因此，可以增大光電轉換元件136的能夠受光的面積。另外，藉由將OS電晶體用於電晶體131和電晶體132中的至少一個，可以減少非意圖性地流在佈線123與佈線124之間的電流(也稱為“洩漏電流”)(參照圖4A和圖4B)。由此，可以減少攝像裝置100的耗電量。另外，可以抑制噪音混入佈線123及佈線124，可以提高在攝像裝置100中拍攝的影像的品質。另外，可以提供可靠性高的攝像裝置100。

此外，藉由將OS電晶體用於電晶體541、電晶體542及電晶體543，可以縮小電容元件551及電容元件552。或者，可以使用電晶體等的寄生電容代替電容元件551及電容元件552，而不設置電容元件551及電容元件552。因此，可以增大光電轉換元件136的能夠受光的面積。另外，藉由將OS電晶體用於電晶體544和電晶體545中的至少一個，可以減少流在佈線528與佈線529之間的洩漏電流(參照圖12A和圖12B)。由此，可以減少攝像裝置100的耗電量。另外，可以抑制噪音混入佈線528及佈線529，可以提高在攝像裝置100中拍攝的影像的品質。另外，可以提供可靠性高的攝像裝置100。

此外，藉由將OS電晶體用於電晶體744，可以縮小電容元件751。或者，可以使用電晶體等的寄生電容代替電容元件751，而不設置電容元件751。因此，可以增大光電轉換元件136的能夠受光的面積。另外，藉由將OS電晶體用於電晶體741和電晶體745，可以抑制噪音混入節點761及節點762。另外，藉由將OS電晶體用於電晶體742和電晶體743中的至少一個，可以減少流在佈線722與佈線727之間的洩漏電流(參照圖17A和圖17B)。由此，可以減少攝像裝置100的耗電量。另外，可以抑制噪音混入佈線722及佈線727，可以提高在攝像裝置100中拍攝的影像的品質。另外，可以提供可靠性高的攝像裝置100。

藉由本發明的一個方式，可以實現檢測靈敏度高的攝像裝置和半導體裝置。此外，藉由本發明的一個方式，可以實現動態範圍大的攝像裝置和半導體裝置。

另外，因為氧化物半導體具有寬的能帶間隙，所以可以使用包含氧化物半導體的半導體裝置的環境的溫度範圍大。藉由本發明的一個方式，可以實現工作溫度範圍大的攝像裝置和半導體裝置。

另外，上述三層結構是一個例子。例如，也可以採用不形成半導體層242a和半導體層242c中的一個的兩層結構。

[氧化物半導體]

在此，對能夠應用於半導體層242的氧化物半導體膜進行詳細說明。

氧化物半導體膜大致分為非單晶氧化物半導體膜和單晶氧化物半導體膜。非單晶氧化物半導體膜是指CAAC-OS(c-axis aligned crystalline oxide semiconductor：c軸配向結晶氧化物半導體)膜、多晶氧化物半導體膜、微晶氧化物半導體膜、非晶氧化物半導體膜等。

首先，說明CAAC-OS膜。

CAAC-OS膜是包含呈c軸配向的多個結晶部的氧化物半導體膜之一。

藉由利用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)觀察CAAC-OS膜的明視野影像及繞射圖案的複合分析影像(也稱為高解析度TEM影像)，可以確認到多個結晶部。另一方面，在高解析度TEM影像中，觀察不到結晶部與結晶部之間的明確的邊界，即晶界(grain boundary)。因此，在CAAC-OS膜中，不容易發生由晶界引起的電子移動率的下降。

根據從大致平行於樣本面的方向觀察的CAAC-OS膜的剖面的高解析度TEM影像可知在結晶部中金屬原子排列為層狀。各金屬原子層具有反映著其上形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凹凸的形狀並以平行於CAAC-OS膜的被形成面或頂面的方式排列。

另一方面，根據從大致垂直於樣本面的方向觀察的CAAC-OS膜的高解析度平面TEM影像可知在結晶部中金屬原子排列為三角形狀或六角形狀。但是，在不同的結晶部之間金屬原子的排列沒有規律性。

使用X射線繞射(XRD：X-Ray Diffraction)裝置對CAAC-OS膜進行結構分析。例如，當利用out-of-plane法分析包括InGaZnO₄結晶的CAAC-OS膜時，在繞射角(2θ)為31°附近時會出現峰值。由於該峰值來源於InGaZnO₄結晶的(009)面，由此可知CAAC-OS膜中的結晶具有c軸配向性，並且c軸朝向大致垂直於CAAC-OS膜的被形成面或頂面的方向。

注意，當利用out-of-plane法分析包括InGaZnO₄結晶的CAAC-OS膜時，除了在2θ為31°附近的峰值之外，有時還在2θ為36°附近觀察到峰值。2θ為36°附近的峰值意味著CAAC-OS膜的一部分中含有不呈c軸配向性的結晶。較佳的是，在CAAC-OS膜中在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。

CAAC-OS膜是雜質濃度低的氧化物半導體膜。雜質是指氫、碳、矽以及過渡金屬元素等氧化物半導體膜的主要成分以外的元素。尤其是，與氧的鍵合力比構成氧化物半導體膜的金屬元素強的矽等元素會奪取氧化物半導體膜中的氧，從而打亂氧化物半導體膜的原子排列，導致結晶性下降。另外，由於鐵或鎳等的重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以如果包含在氧化物半導體膜內，也會打亂氧化物半導體膜的原子排列，導致結晶性下降。此外，包含在氧化物半導體膜中的雜質有時會成為載子陷阱或載子發生源。

另外，CAAC-OS膜是缺陷能階密度低的氧化物半導體膜。例如，氧化物半導體膜中的氧缺陷有時會成為載子陷阱，或因俘獲氫而成為載子發生源。

將雜質濃度低且缺陷能階密度低(氧缺陷的個數少)的狀態稱為“高純度本質”或“實質上高純度本質”。在高純度本質或實質上高純度本質的氧化物半導體膜中載子發生源少，所以可以降低載子密度。因此，採用該氧化物半導體膜的電晶體很少具有負臨界電壓的電特性(也稱為常導通特性)。此外，在高純度本質或實質上高純度本質的氧化物半導體膜中載子陷阱少。因此，採用該氧化物半導體膜的電晶體的電特性變動小，於是成為可靠性高的電晶體。注意，被氧化物半導體膜的載子陷阱俘獲的電荷直到被釋放需要的時間長，有時會像固定電荷那樣動作。所以，採用雜質濃度高且缺陷能階密度高的氧化物半導體膜的電晶體有時電特性不穩定。

此外，在採用CAAC-OS膜的電晶體中，由可見光或紫外光的照射導致的電特性變動小。

接下來，說明微晶氧化物半導體膜。

在微晶氧化物半導體膜的高解析度TEM影像中有觀察到結晶部及觀察不到明確的結晶部的區域。包含在微晶氧化物半導體膜中的結晶部的尺寸大多為1nm以上且100nm以下，或1nm以上且10nm以下。尤其是，將具有尺寸為1nm以上且10nm以下或1nm以上且3nm以下的微晶的奈米晶(nc：nanocrystal)的氧化物半導體膜稱為nc-OS(nanocrystalline Oxide Semiconductor：奈米晶氧化物半導體)膜。另外，例如在nc-OS膜的高解析度TEM影像中，有時觀察不到明確的晶界。

nc-OS膜在微小區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中其原子排列具有週期性。另外，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。因此，在膜整體上觀察不到配向性。所以，有時nc-OS膜在某些分析方法中與非晶氧化物半導體膜沒有差別。例如，在藉由利用使用其束徑比結晶部大的X射線的XRD裝置的out-of-plane法對nc-OS膜進行結構分析時，檢測不出表示結晶面的峰值。此外，在對nc-OS膜進行使用其束徑比結晶部大(例如，50nm以上)的電子射線的電子繞射(選區電子繞射)時，觀察到類似光暈圖案的繞射圖案。另一方面，在對nc-OS膜進行使用其束徑近於結晶部或者比結晶部小的電子射線的奈米束電子繞射時，觀察到斑點。另外，在nc-OS膜的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且，在nc-OS膜的奈米束電子繞射圖案中，有時還觀察到環狀的區域內的多個斑點。

nc-OS膜是其規律性比非晶氧化物半導體膜高的氧化物半導體膜。因此，nc-OS膜的缺陷態密度比非晶氧化物半導體膜低。但是，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。所以，nc-OS膜的缺陷態密度比CAAC-OS膜高。

接著，對非晶氧化物半導體膜進行說明。

非晶氧化物半導體膜是具有無序的原子排列並不具有結晶部的氧化物半導體膜。其一個例子為具有如石英那樣的無定形態的氧化物半導體膜。

在非晶氧化物半導體膜的高解析度TEM影像中，觀察不到結晶部。

使用XRD裝置對非晶氧化物半導體膜進行結構分析。當利用out-of-plane法分析時，檢測不到表示結晶面的峰值。另外，在非晶氧化物半導體膜的電子繞射圖案中，觀察到光暈圖案。另外，在非晶氧化物半導體膜的奈米束電子繞射圖案中，觀察不到斑點，而觀察到光暈圖案。

此外，氧化物半導體膜有時具有呈現nc-OS膜與非晶氧化物半導體膜之間的物性的結構。將具有這種結構的氧化物半導體膜特別稱為amorphous-like氧化物半導體(a-like OS：amorphous-like Oxide Semiconductor)膜。

在a-like OS膜的高解析度TEM影像中，有時觀察到空洞(也稱為空隙)。此外，在a-like OS膜的高解析度TEM影像中，有明確地確認到結晶部的區域及確認不到結晶部的區域。a-like OS膜有時因TEM觀察時的微量的電子照射而產生晶化，由此觀察到結晶部的生長。另一方面，在良好的nc-OS膜中，幾乎觀察不到因TEM觀察時的微量的電子照射而產生的晶化。

此外，a-like OS膜及nc-OS膜的結晶部的尺寸的測量可以使用高解析度TEM影像進行。例如，InGaZnO₄結晶具有層狀結構，在In-O層之間具有兩個Ga-Zn-O層。InGaZnO₄結晶的單位晶格具有三個In-O層和六個Ga-Zn-O層的一共九個層在c軸方向上重疊為層狀的結構。因此，這些彼此相鄰的層之間的間隔與(009)面的晶格表面間隔(也稱為d值)大致相等，從結晶結構分析求出其值，即0.29nm。因此，著眼於高解析度TEM影像的晶格條紋，在晶格條紋的間隔為0.28nm以上且0.30nm以下的區域中，每個晶格條紋都對應於InGaZnO₄結晶的a-b面。

另外，有時氧化物半導體膜的密度因結構而不同。例如，當已知某個氧化物半導體膜的組成時，藉由與具有相同組成的單晶氧化物半導體膜的密度進行比較，可以推測出該氧化物半導體膜的結構。例如，a-like OS膜的密度為單晶氧化物半導體膜的密度的78.6%以上且小於92.3%。例如，nc-OS膜的密度和CAAC-OS膜的密度為單晶氧化物半導體膜的密度的92.3%以上且小於 100%。注意，形成其密度小於單晶氧化物半導體膜的密度的78%的氧化物半導體膜是很困難的。

使用具體例子對上述內容進行說明。例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體膜中，具有菱方晶系結構的單晶InGaZnO₄的密度為6.357g/cm³。因此，例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體膜中，a-like OS膜的密度為5.0g/cm³以上且小於5.9g/cm³。另外，例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體膜中，nc-OS膜的密度和CAAC-OS膜的密度為5.9g/cm³以上且小於6.3g/cm³。

注意，有時不存在相同組成的單晶氧化物半導體。此時，藉由以任意比例組合組成不同的單晶氧化物半導體，可以算出相當於所希望的組成的單晶氧化物半導體的密度。根據組成不同的單晶氧化物半導體的組合比例使用加權平均計算所希望的組成的單晶氧化物半導體的密度即可。注意，較佳為儘可能減少所組合的單晶氧化物半導體的種類來計算密度。

注意，氧化物半導體膜例如也可以是包括非晶氧化物半導體膜、a-like OS膜、微晶氧化物半導體膜和CAAC-OS膜中的兩種以上的疊層膜。

即使氧化物半導體膜是CAAC-OS膜，也有時部分地觀察到與nc-OS膜等同樣的繞射圖案。因此，有時可以以在一定的範圍中觀察到CAAC-OS膜的繞射圖案的區域的比例(也稱為CAAC化率)表示CAAC-OS膜的優劣。例如，優良的CAAC-OS膜的CAAC化率為50%以上，較佳為80%以上，更佳為90%以上，進一步較佳為95%以上。另外，將觀察到與CAAC-OS膜不同的繞射圖案的區域的比例表示為非CAAC化率。

作為能夠應用於半導體層242a、半導體層242b及半導體層242c的氧化物半導體的一個例子，可以舉出包含銦的氧化物。氧化物例如在包含銦的情況下具有高載子移動率(電子移動率)。另外，氧化物半導體較佳為包含元素M。元素M較佳為鋁、鎵、釔或錫等。作為可以應用於元素M的其他元素，有硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢、鎂等。注意，作為元素M有時也可以組合多個上述元素。例如，元素M與氧之間的鍵能高。元素M例如增大氧化物的能隙。此外，氧化物半導體較佳為包含鋅。氧化物在包含鋅時例如容易被晶化。

注意，氧化物半導體不侷限於包含銦的氧化物。氧化物半導體例如也可以為鋅錫氧化物、鎵錫氧化物、鎵氧化物。

氧化物半導體使用能隙寬的氧化物。氧化物半導體的能隙例如為2.5eV以上且4.2eV以下，較佳為2.8eV以上且3.8eV以下，更佳為3eV以上且3.5eV以下。

下面，說明氧化物半導體中的雜質的影響。為了使電晶體的電特性穩定，降低氧化物半導體中的雜質濃度而實現低載子密度化及高度純化是有效的。氧化物半導體的載子密度小於1×10¹⁷個/cm³、小於1×10¹⁵個/cm³或小於1×10¹³個/cm³。為了降低氧化物半導體中的雜質濃度，較佳為還降低附近的膜中的雜質濃度。

例如，氧化物半導體中的矽有時成為載子陷阱或載子發生源。因此，將氧化物半導體中的利用二次離子質譜(SIMS：Secondary Ion Mass Spectrometry)分析測定出的矽濃度設定為小於1×10¹⁹atoms/cm³、較佳小於5×10¹⁸atoms/cm³、更佳小於2×10¹⁸atoms/cm³。

另外，當氧化物半導體含有氫時，載子密度有可能增大。將利用SIMS測定出的氧化物半導體中的氫濃度設定為2×10²⁰atoms/cm³以下，較佳為5×10¹⁹atoms/cm³以下，更佳為1×10¹⁹atoms/cm³以下，進一步較佳為5×10¹⁸atoms/cm³以下。另外，當氧化物半導體中含有氮時，載子密度有可能增大。將利用SIMS測定出的氧化物半導體中的氮濃度設定為小於5×10¹⁹atoms/cm³，較佳為5×10¹⁸atoms/cm³以下，更佳為1×10¹⁸atoms/cm³以下，進一步較佳為5×10¹⁷atoms/cm³以下。

外，為了降低氧化物半導體中的氫濃度，較佳為降低與半導體層242接觸的絕緣層109及絕緣層117中的氫濃度。將利用SIMS測定出的絕緣層109及絕緣層117中的氫濃度設定為2×10²⁰atoms/cm³以下，較佳為5×10¹⁹atoms/cm³以下，更佳為1×10¹⁹atoms/cm³以下，進一步較佳為5×10¹⁸atoms/cm³以下。另外，為了降低氧化物半導體中的氮濃度，較佳為降低絕緣層109及絕緣層117中的氮濃度。將利用SIMS測定出的絕緣層109及絕緣層117中的氮濃度設定為小於5×10¹⁹atoms/cm³，較佳為5×10¹⁸atoms/cm³以下，更佳為1×10¹⁸atoms/cm³以下，進一步較佳為5×10¹⁷atoms/cm³以下。

在本實施方式中，首先，在絕緣層109上形成半導體層242a，在半導體層242a上形成半導體層242b。

另外，當形成氧化物半導體層時，較佳為利用濺射法。作為濺射法，可以利用RF濺射法、DC濺射法、AC濺射法等。藉由利用DC濺射法或AC濺射法，可以形成比RF濺射法均勻性良好的膜。

在本實施方式中，作為半導體層242a，藉由濺射法且使用In-Ga-Zn氧化物靶材(In：Ga：Zn=1：3：2)形成厚度為20nm的In-Ga-Zn氧化物。另外，能夠應用於半導體層242a的構成元素及組成不侷限於此。

此外，也可以在形成半導體層242a之後進行氧摻雜處理。

接著，在半導體層242a上形成半導體層242b。在本實施方式中，作為半導體層242b，藉由濺射法且使用In-Ga-Zn氧化物靶材(In：Ga：Zn=1：1：1)形成厚度為30nm的In-Ga-Zn氧化物。另外，能夠應用於半導體層242b的構成元素及組成不侷限於此。

此外，也可以在形成半導體層242b之後進行氧摻雜處理。

接著，為了進一步減少半導體層242a及半導體層242b所包含的水分或氫等雜質以使半導體層242a及半導體層242b高度純化，也可以進行加熱處理。

例如，在減壓氛圍、氮或稀有氣體等惰性氣體氛圍、氧化性氛圍或超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：雷射腔內共振衰減法)方式的露點計進行測量時的水分量是20ppm(露點換算為-55℃)以下，較佳的是1ppm以下，更佳的是10ppb以下的空氣)氛圍下對半導體層242a及半導體層242b進行加熱處理。另外，氧化性氛圍是指包含10ppm以上的氧化氣體諸如氧、臭氧或氮化氧等的氛圍。此外，惰性氛圍是指上述氧化氣體小於10ppm，還填充有氮或稀有氣體的氛圍。

另外，藉由進行加熱處理，在釋放雜質的同時使絕緣層109所包含的氧擴散到半導體層242a及半導體層242b，由此可以減少半導體層242a及半導體層242b中的氧缺陷。此外，也可以在惰性氣體氛圍下進行加熱處理之後，在包含10ppm以上、1%以上或10%以上的氧化氣體氛圍下進行加熱處理。此外，只要在形成半導體層242b之後，就在任何時候都可以進行加熱處理。例如，也可以在選擇性地蝕刻半導體層242b之後進行加熱處理。

加熱處理以250℃以上且650℃以下的溫度，較佳為以300℃以上且500℃以下的溫度進行即可。處理時間為24小時以內。由於超過24小時的加熱處理會導致產率的降低，所以不是較佳的。

接著，在半導體層242b上形成光阻遮罩，使用該光阻遮罩對半導體層242a及半導體層242b的一部分選擇性地進行蝕刻。此時，有時絕緣層109的一部分被蝕刻而在絕緣層109中形成凸部。

作為半導體層242a及半導體層242b的蝕刻，可以使用乾蝕刻法和濕蝕刻法中的一者或兩者。在蝕刻結束之後，去除光阻遮罩。

另外，電晶體134在半導體層242b上以接觸於半導體層242b的一部分的方式包括電極244及電極245。電極244及電極245(包括使用與此相同的層形成的其他電極或佈線)可以利用與佈線121同樣的材料及方法形成。

另外，電晶體134在半導體層242b、電極244及電極245上包括半導體層242c。半導體層242c接觸於半導體層242b、電極244及電極245的每一個的一部分。

在本實施方式中，藉由利用使用In-Ga-Zn氧化物靶材(In：Ga：Zn=1：3：2)的濺射法形成半導體層242c。另外，能夠應用於半導體層242c的構成元素及組成不侷限於此。例如，作為半導體層242c也可以使用氧化鎵。此外，也可以對半導體層242c進行氧摻雜處理。

另外，電晶體134在半導體層242c上包括絕緣層117。絕緣層117可以用作閘極絕緣層。絕緣層117可以利用與絕緣層102同樣的材料及方法形成。此外，也可以對絕緣層117進行氧摻雜處理。

在形成半導體層242c及絕緣層117之後，在絕緣層117上形成遮罩，對半導體層242c及絕緣層117的一部分選擇性地進行蝕刻，由此可以形成島狀半導體層242c及島狀絕緣層117。

另外，電晶體134在絕緣層117上包括電極243。電極243(包括使用與此相同的層形成的其他電極或佈線)可以利用與佈線121同樣的材料及方法形成。

在本實施方式中，示出電極243具有包括電極243a和電極243b的疊層結構的例子。例如，使用氮化鉭形成電極243a，使用銅形成電極243b。電極243a用作阻擋層，可以防止銅元素的擴散。因此，可以實現可靠性高的半導體裝置。

另外，電晶體134包括覆蓋電極243的絕緣層118。絕緣層118可以利用與絕緣層102同樣的材料及方法形成。此外，也可以對絕緣層118進行氧摻雜處理。另外，也可以對絕緣層118的表面進行CMP處理。

此外，絕緣層119形成在絕緣層118上。絕緣層119可以利用與絕緣層105同樣的材料及方法形成。另外，也可以對絕緣層119的表面進行CMP處理。藉由進行CMP處理，可以減少樣本表面的凹凸，由此可以提高後面形成的絕緣層和導電層的覆蓋性。此外，在絕緣層119及絕緣層118的一部分中形成有開口。另外，在該開口中形成有接觸插頭。

此外，在絕緣層119上形成有佈線127及佈線144(包括使用與此相同的層形成的其他電極或佈線)。佈線144在形成於絕緣層119及絕緣層118中的開口中藉由接觸插頭電連接到電極273。另外，佈線127在形成於絕緣層119及絕緣層118中的開口中藉由接觸插頭電連接到電極243。

此外，攝像裝置100以覆蓋佈線127及佈線144(包括使用與此相同的層形成的其他電極或佈線)的方式包括絕緣層115。絕緣層115可以利用與絕緣層105同樣的材料及方法形成。另外，也可以對絕緣層115的表面進行CMP處理。藉由進行CMP處理，可以減少樣本表面的凹凸，由此可以提高後面形成的絕緣層和導電層的覆蓋性。此外，在絕緣層115的一部分中形成有開口。

此外，在絕緣層115上形成有佈線122、佈線123及佈線266(包括使用與此相同的層形成的其他電極或佈線)。

此外，佈線122、佈線123及佈線266(包括使用與此相同的層形成的其他電極或佈線)的每一個都可以藉由形成於絕緣層中的開口及接觸插頭電連接到其他層中的佈線或其他層中的電極。

另外，絕緣層116以覆蓋佈線122、佈線123 及佈線266的方式設置。絕緣層116可以利用與絕緣層105同樣的材料及方法形成。此外，也可以對絕緣層116的表面進行CMP處理。

作為構成週邊電路的電晶體的一個例子，圖24A示出圖21所示的電晶體281的放大剖面圖。另外，圖24B示出圖21所示的電晶體282的放大剖面圖。在本實施方式中，作為一個例子，對電晶體281是p通道電晶體且電晶體282是n通道電晶體的情況進行說明。

電晶體281包括形成通道的i型半導體283、p型半導體285、絕緣層286、電極287和側壁288。另外，在i型半導體283中的與側壁288重疊的區域中具有低濃度p型雜質區域284。

電晶體281所包括的i型半導體283可以與光電轉換元件136所包括的i型半導體222在同一製程中同時形成。另外，電晶體281所包括的p型半導體285可以與光電轉換元件136所包括的p型半導體221在同一製程中同時形成。

絕緣層286可以用作閘極絕緣層。另外，電極287可以用作閘極電極。在形成電極287形成之後且在形成側壁288之前，以電極287為遮罩引入雜質元素，由此可以形成低濃度p型雜質區域284。換言之，可以以自對準方式形成低濃度p型雜質區域284。此外，低濃度p型雜質區域284具有與p型半導體285相同的導電型，並且其賦予導電型的雜質的濃度低於p型半導體285。

雖然電晶體282具有與電晶體281同樣的結構，但是它們之間的不同之處在於：電晶體282具有低濃度n型雜質區域294和n型半導體295代替低濃度p型雜質區域284和p型半導體285。

另外，電晶體282所包括的n型半導體295可以與光電轉換元件136所包括的n型半導體223在同一製程中同時形成。另外，與電晶體281同樣，可以以自對準方式形成低濃度n型雜質區域294。此外，低濃度n型雜質區域294具有與n型半導體295相同的導電型，並且其賦予導電型的雜質的濃度低於n型半導體295。

此外，雖然本說明書等所公開的金屬膜、半導體膜、無機絕緣膜等各種膜可以利用濺射法或電漿CVD法來形成，但是也可以利用熱CVD(Chemical Vapor Deposition：化學氣相沉積)法等其他方法形成。作為熱CVD法的例子，可以舉出MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬化學氣相沉積)法或ALD(Atomic Layer Deposition：原子層沉積)法。

由於熱CVD法是不使用電漿的成膜方法，因此具有不產生電漿損傷所引起的缺陷的優點。

可以以如下方法進行利用熱CVD法的成膜：將源氣體及氧化劑同時供應到處理室內，將處理室內的壓力設定為大氣壓或減壓，使其在基板附近或在基板上起反應。

另外，可以以如下方法進行利用ALD法的成膜：將處理室內的壓力設定為大氣壓或減壓，將用於反應的源氣體依次引入處理室，並且按該順序反復地引入氣體。例如，藉由切換各開關閥(也稱為高速閥)來將兩種以上的源氣體依次供應到處理室內。為了防止多種源氣體混合，例如，在引入第一源氣體的同時或之後引入惰性氣體(氬或氮等)等，然後引入第二源氣體。注意，當同時引入第一源氣體及惰性氣體時，惰性氣體用作載子氣體，另外，可以在引入第二源氣體的同時引入惰性氣體。另外，也可以利用真空抽氣將第一源氣體排出來代替引入惰性氣體，然後引入第二源氣體。第一源氣體附著到基板表面形成第一層，之後引入的第二源氣體與該第一層起反應，由此第二層層疊在第一層上而形成薄膜。藉由按該順序反復多次地引入氣體直到獲得所希望的厚度為止，可以形成步階覆蓋性良好的薄膜。由於薄膜的厚度可以根據按順序反復引入氣體的次數來進行調節，因此，ALD法可以準確地調節厚度而適用於形成微型FET(Field Effect Transistor：場效應電晶體)。

利用MOCVD法或ALD法等熱CVD法可以形成以上所示的實施方式所公開的金屬膜、半導體膜、無機絕緣膜等各種膜，例如，當形成In-Ga-Zn-O膜時，使用三甲基銦、三甲基鎵及二甲基鋅。三甲基銦的化學式為In(CH₃)₃。三甲基鎵的化學式為Ga(CH₃)₃。二甲基鋅的化學式為Zn(CH₃)₂。但是，不侷限於上述組合，也可以使用三乙基鎵(化學式為Ga(C₂H₅)₃)代替三甲基鎵，並使用二乙基鋅(化學式為Zn(C₂H₅)₂)代替二甲基鋅。

例如，在使用利用ALD法的成膜裝置形成氧化鉿膜時，使用如下兩種氣體：藉由使包含溶劑和鉿前體化合物的液體(鉿醇鹽或四二甲基醯胺鉿(TDMAH)等鉿醯胺)氣化而得到的源氣體；以及用作氧化劑的臭氧(O₃)。注意，四二甲基醯胺鉿的化學式為Hf[N(CH₃)₂]₄。另外，作為其它材料液有四(乙基甲基醯胺)鉿等。

例如，在使用利用ALD法的成膜裝置形成氧化鋁膜時，使用如下兩種氣體：藉由使包含溶劑和鋁前體化合物的液體(三甲基鋁(TMA)等)氣化而得到的源氣體；以及用作氧化劑的H₂O。注意，三甲基鋁的化學式為Al(CH₃)₃。另外，作為其它材料液有三(二甲基醯胺)鋁、三異丁基鋁、鋁三(2,2,6,6-四甲基-3,5-庚二酮)等。

例如，在使用利用ALD法的成膜裝置形成氧化矽膜時，使六氯乙矽烷附著在被成膜面上，去除附著物所包含的氯，供應氧化性氣體(O₂、一氧化二氮)的自由基使其與附著物起反應。

例如，在使用利用ALD法的成膜裝置形成鎢膜時，依次反復引入WF₆氣體和B₂H₆氣體形成初始鎢膜，然後依次反復引入WF₆氣體和H₂氣體形成鎢膜。注意，也可以使用SiH₄氣體代替B₂H₆氣體。

例如，在使用利用ALD法的成膜裝置形成氧化物半導體膜如In-Ga-Zn-O膜時，依次反復引入 In(CH₃)₃氣體和O₃氣體形成In-O層，然後依次反復引入Ga(CH₃)₃氣體和O₃氣體形成GaO層，之後依次反復引入Zn(CH₃)₂氣體和O₃氣體形成ZnO層。注意，這些層的順序不侷限於上述例子。此外，也可以使用這些氣體來形成混合化合物層如In-Ga-O層、In-Zn-O層、Ga-Zn-O層等。注意，雖然也可以使用利用Ar等惰性氣體對水進行起泡而得到的H₂O氣體代替O₃氣體，但是較佳為使用不包含H的O₃氣體。另外，也可以使用In(C₂H₅)₃氣體代替In(CH₃)₃氣體。此外，也可以使用Ga(C₂H₅)₃氣體代替Ga(CH₃)₃氣體。另外，也可以使用Zn(CH₃)₂氣體。

實施方式5

在週邊電路及像素電路中，適當地設置OR電路、AND電路、NAND電路及NOR電路等邏輯電路、反相器電路、緩衝器電路、移位暫存器電路、正反器電路、編碼器電路、解碼器電路、放大電路、類比開關電路、積分電路、微分電路以及記憶元件等。

在本實施方式中，參照圖25A至圖25E示出能夠用於週邊電路及像素電路的CMOS電路等的一個例子。注意，在圖25A至圖25E等的電路圖中，為了明確表示使用氧化物半導體的電晶體，對電晶體附上“OS”的符號。

圖25A所示的CMOS電路示出所謂的反相器電路的結構實例，其中將p通道電晶體281和n通道電晶體282串聯連接且將各閘極連接。

圖25B所示的CMOS電路示出所謂的類比開關電路的結構實例，其中將p通道電晶體281和n通道電晶體282並聯連接。

圖25C所示的電路示出所謂的記憶元件的結構實例，其中將n通道電晶體289的源極和汲極中的一個與p通道電晶體281的閘極及電容元件257的一個電極連接。另外，圖25D所示的電路示出所謂的記憶元件的結構實例，其中將n通道電晶體289的源極和汲極中的一個與電容元件257的一個電極連接。

在圖25C及圖25D所示的電路中，可以將從電晶體289的源極和汲極中的另一個輸入的電荷保持在節點256中。藉由將使用氧化物半導體的電晶體用於電晶體289，可以長期保持節點256中的電荷。另外，電晶體281也可以是將氧化物半導體用於形成通道的半導體層的電晶體。

圖25E所示的電路示出光感測器的結構實例。在圖25E中，將氧化物半導體用於形成通道的半導體層的電晶體292的源極和汲極中的一個電連接到光電二極體291，電晶體292的源極和汲極中的另一個藉由節點254電連接到電晶體293的閘極。因為將氧化物半導體用於形成通道的半導體層的電晶體292具有極低的關態電流，所以根據所接收的光量決定的節點254的電位不容易發生變動。因此，可以實現不容易受到雜訊的影響的攝像裝置。

另外，作為一個例子，圖26A示出作為圖25E所示的光感測器中的光電二極體291使用硒類半導體S_Se的電路圖。

硒類半導體S_Se是可以藉由利用雪崩倍增而進行光電轉換的元件，雪崩倍增是藉由施加電壓可以從一個入射光子取出多個電子的現象。因此，包括硒類半導體S_Se的光感測器可以增高相對於被入射的光量的電子的放大率，從而可以實現高靈敏度的感測器。

作為硒類半導體S_Se，可以使用具有非晶性的硒類半導體或具有結晶性的硒類半導體。具有結晶性的硒類半導體例如藉由在形成具有非晶性的硒類半導體之後進行熱處理而可以得到。藉由使具有結晶性的硒類半導體的粒徑小於像素間距，像素的特性不均勻得到降低，而使得到的像素的影像質量均勻，所以是較佳的。

硒類半導體S_Se中的具有結晶性的硒類半導體具有在廣大波長區中具有吸光係數的特性。因此，可以用作可視光、紫外光、X射線或伽馬射線等廣波長區的攝像元件，並可以用作能夠將X射線或伽馬射線等短波長區的光直接轉換為電荷的所謂直接轉換型元件。

圖26B是對應於圖26A所示的電路結構的一部分的剖面結構的示意圖。圖26B示出電晶體292、連接於電晶體292的電極E_Pix、硒類半導體S_Se、電極E_VPD以及基板Sub。

從設置有電極E_VPD及基板Sub的一側向硒類半導體S_Se入射光。由此，電極E_VPD及基板Sub較佳為具有透光性。作為電極E_VPD可以使用銦錫氧化物，作為基板Sub可以使用玻璃基板。

硒類半導體S_Se及層疊在硒類半導體S_Se上的電極E_VPD不需要根據每個像素對其形狀進行加工。因為可以減少用於加工形狀的製程，所以可以減少製造成本並提高良率。

作為硒類半導體S_Se，可以舉出黃銅礦(chalcopyrite)類半導體。明確而言，可以舉出CuIn_1-xGa_xSe₂(0

x

1)(簡稱為CIGS)。藉由蒸鍍法或濺射法等可以形成CIGS。

藉由對作為黃銅礦類半導體的硒類半導體S_Se施加幾V(5至20V)左右的電壓，可以出現雪崩倍增。藉由對硒類半導體S_Se施加電壓，由於照射光而產生的信號電荷的移動可以具有高線性度。藉由使硒類半導體S_Se的厚度薄即1μm以下，可以減小施加的電壓。

雖然在硒類半導體S_Se的厚度薄的情況下，在施加電壓時會流過暗電流，但是藉由在作為上述黃銅礦類半導體的CIGS上設置用來防止流過暗電流的層(電洞注入能障層)，可以抑制流過暗電流。作為電洞注入能障層可以使用氧化物半導體，例如可以使用氧化鎵。電洞注入能障層的厚度較佳小於硒類半導體S_Se的厚度。

圖26C是與圖26B不同的剖面結構的示意圖。圖26C示出電晶體292、連接於電晶體292的電極E_Pix、硒類半導體S_Se、電極E_VPD、基板Sub以及電洞注入能障層E_OS。

如上所述，藉由作為感測器使用硒類半導體S_Se，可以減少製造成本，提高良率，並降低像素之間的特性不均勻，從而可以實現高靈敏度的感測器。由此，可以製造能夠獲得精度更高的攝像資料的攝像裝置。

在本實施方式中說明的硒類半導體S_Se也可以用作其他實施方式所示的光電轉換元件。

圖27示出四個光感測器(像素)共同使用一個重設電晶體、一個放大電晶體及一個重設線的垂直4像素共用型的電路結構實例。藉由共同使用電晶體及佈線，可以減少電晶體及佈線，並可以實現由於每一個像素的佔有面積的下降而產生的微型化以及由於光電二極體的受光面積的增加而產生的雜訊的減少。

在圖27中，電晶體1414的閘極與佈線1451(TRF1)電連接，電晶體1424的閘極與佈線1452(TRF2)電連接，電晶體1434的閘極與佈線1453(TRF3)電連接，電晶體1444的閘極與佈線1454(TRF4)電連接。電晶體1414的源極和汲極中的一個與光電二極體1412(PD1)電連接，電晶體1424的源極和汲極中的一個與光電二極體1422(PD2)電連接，電晶體 1434的源極和汲極中的一個與光電二極體1432(PD3)電連接，電晶體1444的源極和汲極中的一個與光電二極體1442(PD4)電連接。電晶體1414、電晶體1424、電晶體1434和電晶體1444的源極和汲極中的另一個與節點1410(ND)電連接。

電晶體1406的源極和汲極中的一個與電晶體1408的閘極與節點1410電連接。電晶體1406的閘極與佈線1461(RST1)電連接，電晶體1406的源極和汲極中的另一個及電晶體1408的源極和汲極中的一個與佈線1430(VDD)電連接。電晶體1408的源極和汲極中的另一個與佈線1470電連接。

接著，參照圖28的時序圖說明圖27所例示的垂直4像素共用型的電路的工作實例。在第一線的驅動中，首先，向佈線1461(RST1)供應使電晶體1406處於開啟狀態的電位(例如，H電位)，以使電晶體1406處於開啟狀態。由此，節點1410的電位成為VDD。

接著，向佈線1461供應使電晶體1406處於關閉狀態的電位(例如，L電位)，以使電晶體1406處於關閉狀態。此時，如果節點1410沒有其他電流路勁，則節點1410的電位被保持為VDD。

接著，向佈線1451(TRF1)供應使電晶體1414處於開啟狀態的電位(例如，H電位)，以使電晶體1414處於開啟狀態。此時，在光入射光電二極體1412(PD1)時，對應於受光量的電流流過光電二極體1412 和電晶體1414，而節點1410的電位下降。接著，向佈線1451(TRF1)供應使電晶體1414處於關閉狀態的電位(例如，L電位)，以使電晶體1414處於關閉狀態。此時，節點1410的電位被保持。將此時的節點1410的電位藉由電晶體1408輸出到佈線1470。

在第二線的驅動中，首先，再次向佈線1461供應使電晶體1406處於開啟狀態的電位，以使電晶體1406處於開啟狀態。由此，節點1410的電位成為VDD。接著，向佈線1461供應使電晶體1406處於關閉狀態的電位，以使電晶體1406處於關閉狀態。

接著，向佈線1452(TRF2)供應使電晶體1424處於開啟狀態的電位，以使電晶體1424處於開啟狀態。此時，在光入射光電二極體1422(PD2)時，對應於受光量的電流流過光電二極體1422和電晶體1424，而節點1410的電位下降。接著，向佈線1452(TRF2)供應使電晶體1424處於關閉狀態的電位(例如，L電位)，以使電晶體1424處於關閉狀態。此時，節點1410的電位被保持。將此時的節點1410的電位藉由電晶體1408輸出到佈線1470。

在第三線的驅動中，首先，再次向佈線1461供應使電晶體1406處於開啟狀態的電位，以使電晶體1406處於開啟狀態。由此，節點1410的電位成為VDD。接著，向佈線1461供應使電晶體1406處於關閉狀態的電位，以使電晶體1406處於關閉狀態。

接著，向佈線1453(TRF3)供應使電晶體1434處於開啟狀態的電位，以使電晶體1434處於開啟狀態。此時，在光入射光電二極體1432(PD3)時，對應於受光量的電流流過光電二極體1432和電晶體1434，而節點1410的電位下降。接著，向佈線1453(TRF3)供應使電晶體1434處於關閉狀態的電位(例如，L電位)，以使電晶體1434處於關閉狀態。此時，節點1410的電位被保持。將此時的節點1410的電位藉由電晶體1408輸出到佈線1470。

在第四線的驅動中，首先，再次向佈線1461供應使電晶體1406處於開啟狀態的電位，以使電晶體1406處於開啟狀態。由此，節點1410的電位成為VDD。接著，向佈線1461供應使電晶體1406處於關閉狀態的電位，以使電晶體1406處於關閉狀態。

接著，向佈線1454(TRF4)供應使電晶體1444處於開啟狀態的電位，以使電晶體1444處於開啟狀態。此時，在光入射光電二極體1442(PD4)時，對應於受光量的電流流過光電二極體1442和電晶體1444，而節點1410的電位下降。接著，向佈線1454(TRF4)供應使電晶體1444處於關閉狀態的電位(例如，L電位)，以使電晶體1444處於關閉狀態。此時，節點1410的電位被保持。將此時的節點1410的電位藉由電晶體1408輸出到佈線1470。

如此，可以使圖27所例示的垂直4像素共用型的電路工作。

另外，也可以在週邊電路中設置圖29A所示的組合移位暫存器電路1800和緩衝器電路1900的電路。此外，還可以在週邊電路中設置圖29B所示的組合移位暫存器電路1810、緩衝器電路1910和類比開關電路2100的電路。各垂直輸出線2110由類比開關電路2100選擇，並且輸出信號被輸出到輸出線2200。類比開關電路2100可以由移位暫存器電路1810和緩衝器電路1910依次選擇。

另外，在上述實施方式所示的電路圖中，圖30A、圖30B或圖30C所示的積分電路也可以連接到佈線123、佈線528、佈線722、佈線1470等。該電路可以提高讀出信號(類比信號)的S/N比，而檢測出更微弱的光。也就是說，可以提高攝像裝置的靈敏度。

圖30A是使用了運算放大電路(operational amplifier circuit)的積分電路。運算放大電路的反相輸入端子藉由電阻元件R連接到輸入端子137。運算放大電路的非反相輸入端子連接到接地電位。運算放大電路的輸出端子藉由電容元件C連接到運算放大電路的反相輸入端子。

圖30B是使用具有與圖30A不同的結構的運算放大電路的積分電路。運算放大電路的反相輸入端子藉由電阻元件R和電容元件C1連接到輸入端子137。運算放大電路的非反相輸入端子連接到接地電位。運算放大電路的輸出端子藉由電容元件C2連接到運算放大電路的反相輸入端子。

圖30C是使用具有與圖30A及圖30B不同的結構的運算放大電路的積分電路。運算放大電路的非反相輸入端子藉由電阻元件R連接到輸入端子137。運算放大電路的輸出端子連接到運算放大電路的反相輸入端子。另外，電阻元件R和電容元件C構成CR積分電路。此外，運算放大電路構成單位增益緩衝器(unity gain buffer)。

實施方式6

在本實施方式中，參照圖31A1至圖35C說明可以代替上述實施方式所示的電晶體而使用的電晶體的結構實例。另外，參照圖36說明節點的結構實例。

[底閘極型電晶體]

圖31A1所例示的電晶體410是作為底閘極型電晶體之一的通道保護型電晶體。電晶體410在絕緣層109上包括能夠用作閘極電極的電極246。另外，在電極246上隔著絕緣層117包括半導體層242。電極246可以使用與佈線121同樣的材料及方法形成。

此外，電晶體410在半導體層242的通道形成區上具有能夠用作通道保護層的絕緣層209。絕緣層 209可以使用與絕緣層117同樣的材料及方法來形成。電極244的一部分及電極245的一部分形成在絕緣層209上。

藉由在通道形成區上設置絕緣層209，可以防止在形成電極244及電極245時產生的半導體層242的露出。因此，在形成電極244及電極245時可以防止半導體層242的薄膜化。根據本發明的一個方式，可以提供電特性良好的電晶體。

圖31A2所示的電晶體411與電晶體410之間的不同之處在於：電晶體411在絕緣層118上具有可以用作背閘極電極的電極213。電極213可以藉由與佈線121同樣的材料及方法來形成。

一般而言，背閘極電極使用導電層來形成，並以半導體層的通道形成區被閘極電極與背閘極電極夾住的方式設置。因此，背閘極電極可以具有與閘極電極同樣的功能。背閘極電極的電位可以與閘極電極相等，也可以為GND電位或任意電位。另外，藉由不跟閘極電極聯動而獨立地改變背閘極電極的電位，可以改變電晶體的臨界電壓。

電極246及電極213都可以用作閘極電極。因此，絕緣層117、絕緣層209、絕緣層118可以用作閘極絕緣層。

注意，有時將電極246或電極213中的一個稱為“閘極電極”，將另一個稱為“背閘極電極”。例如，在電晶體411中，有時將電極213稱為“閘極電極”，將電極246稱為“背閘極電極”。另外，當將電極213用作“閘極電極”時，可以將電晶體411認為頂閘極型電晶體的一種。此外，有時將電極246和電極213中的某一個稱為“第一閘極電極”，將另一方稱為“第二閘極電極”。

藉由隔著半導體層242設置電極246以及電極213並將電極246及電極213的電位設定為相等，半導體層242中的載子流過的區域在膜厚度方向上更加擴大，所以載子的移動量增加。其結果，電晶體411的通態電流(on-state current)增大，並且場效移動率也增高。

因此，電晶體411是相對於佔有面積而具有較大的通態電流的電晶體。即，可以相對於所要求的通態電流而縮小電晶體411的佔有面積。根據本發明的一個方式，可以縮小電晶體的佔有面積。因此，根據本發明的一個方式，可以實現集成度高的半導體裝置。

另外，由於閘極電極及背閘極電極使用導電層來形成，因此具有防止在電晶體的外部產生的電場影響到形成有通道的半導體層的功能(尤其是針對靜電等的電場遮蔽功能)。藉由以大於半導體層的方式形成背閘極電極並由背閘極電極覆蓋半導體層，可以提高電場遮蔽功能。

另外，因為電極246及電極213分別具有遮罩來自外部的電場的功能，所以產生在絕緣層109一側或電極213上方的帶電粒子等電荷不影響到半導體層242的通道形成區。其結果是，可以抑制應力測試(例如，對閘極施加負的電荷的-GBT(Gate Bias-Temperature：閘極偏壓-溫度)應力測試)所導致的劣化以及汲極電壓不同時的通態電流的上升電壓的變動。注意，在電極246及電極213具有相同的電位時或不同的電位時得到這效果。

注意，BT應力測試是一種加速試驗，它可以在短時間內評估由於使用很長時間而產生的電晶體的特性變化(即，隨時間變化)。尤其是，BT應力測試前後的電晶體的臨界電壓的變動量是用於檢查可靠性的重要指標。可以說，在BT應力測試前後，臨界電壓的變動量越少，則電晶體的可靠性越高。

另外，藉由具有電極246及電極213且將電極246及電極213設定為相同電位，臨界電壓的變動量得到降低。因此，多個電晶體中的電特性的不均勻也同時被降低。

另外，具有背閘極電極的電晶體的對閘極施加正電荷的+GBT應力測試前後的臨界電壓的變動也比不具有背閘極電極的電晶體小。

另外，在光從背閘極電極一側入射時，藉由作為背閘極電極使用具有遮光性的導電膜形成，能夠防止光從背閘極電極一側入射到半導體層。由此，能夠防止半導體層的光劣化，並防止電晶體的臨界電壓偏移等電特性劣化。

根據本發明的一個方式，可以實現可靠性良好的電晶體。另外，可以實現可靠性良好的半導體裝置。

圖31B1所例示的電晶體420是作為底閘極型的電晶體之一的通道保護型電晶體。雖然電晶體420具有與電晶體410大致同樣的結構，但是不同的之處在於：在電晶體420中，絕緣層209覆蓋半導體層242。另外，在選擇性地去除重疊於半導體層242的絕緣層209的一部分而形成的開口部中，半導體層242與電極244電連接。此外，在選擇性地去除重疊於半導體層242的絕緣層209的一部分而形成的開口部中，半導體層242與電極245電連接。絕緣層209的與通道形成區重疊的區域可以用作通道保護層。

圖31B2所示的電晶體421與電晶體420之間的不同之處在於：電晶體421在絕緣層118上具有能夠用作背閘極電極的電極213。

藉由設置絕緣層209，可以防止在形成電極244及電極245時產生的半導體層242的露出。因此，可以防止在形成電極244及電極245時半導體層242被薄膜化。

另外，與電晶體410及電晶體411相比，電晶體420及電晶體421的電極244與電極246之間的距離及電極245與電極246之間的距離變長。因此，可以減少產生在電極244與電極246之間的寄生電容。此外，可以減少產生在電極245與電極246之間的寄生電容。根據本發明的一個方式，可以提供電特性良好的電晶體。

[頂閘極型電晶體]

圖32A1所例示的電晶體430是頂閘極型電晶體之一。電晶體430在絕緣層109上具有半導體層242，在半導體層242及絕緣層109上具有與半導體層242的一部分相接的電極244以及與半導體層242的一部分相接的電極245，在半導體層242、電極244及電極245上具有絕緣層117，在絕緣層117上具有電極246。

因為在電晶體430中，電極246和電極244以及電極246和電極245不重疊，所以可以減少產生在電極246與電極244之間的寄生電容以及產生在電極246與電極245之間的寄生電容。另外，在形成電極246之後，將電極246用作遮罩將雜質元素255引入到半導體層242，由此可以在半導體層242中以自對準(Self-alignment)的方式形成雜質區(參照圖32A3)。根據本發明的一個方式，可以實現電特性良好的電晶體。

另外，可以使用離子植入裝置、離子摻雜裝置或電漿處理裝置進行雜質元素255的引入。

作為雜質元素255，例如可以使用第13族元素和第15族元素中的至少一種元素。另外，在作為半導體層242使用氧化物半導體的情況下，作為雜質元素255，也可以使用稀有氣體、氫和氮中的至少一種元素。

圖32A2所示的電晶體431與電晶體430之間的不同之處在於：電晶體431具有電極213及絕緣層 217。電晶體431具有形成在絕緣層109上的電極213、形成在電極213上的絕緣層217。如上所述，電極213可以用作背閘極電極。因此，絕緣層217可以用作閘極絕緣層。絕緣層217可以藉由與絕緣層117同樣的材料及方法來形成。

與電晶體411同樣，電晶體431是相對於佔有面積而具有較大的通態電流的電晶體。即，可以相對於所要求的通態電流而縮小電晶體431的佔有面積。根據本發明的一個方式，可以縮小電晶體的佔有面積。因此，根據本發明的一個方式，可以實現集成度高的半導體裝置。

圖32B1所例示的電晶體440是頂閘極型電晶體之一。電晶體440與電晶體430之間的不同之處在於：在電晶體440中，在形成電極244及電極245之後形成半導體層242。另外，圖32B2所例示的電晶體441與電晶體440之間的不同之處在於：電晶體441具有電極213及絕緣層217。在電晶體440及電晶體441中，半導體層242的一部分形成在電極244上，半導體層242的其他一部分形成在電極245上。

與電晶體411同樣，電晶體441是相對於佔有面積具有較大的通態電流的電晶體。就是說，可以相對於所需要的通態電流縮小電晶體441的佔有面積。根據本發明的一個方式，可以縮小電晶體的佔有面積。因此，根據本發明的一個方式，可以實現集成度高的半導體裝置。

在電晶體440及電晶體441中，也在形成電極246之後將電極246用作遮罩將雜質元素255引入到半導體層242，由此可以在半導體層242中以自對準的方式形成雜質區。根據本發明的一個方式，可以實現電特性良好的電晶體。另外，根據本發明的一個方式，可以實現集成度高的半導體裝置。

[s-channel型電晶體]

圖33A至圖33C所例示的電晶體450具有半導體層242b的頂面及側面被半導體層242c覆蓋的結構。圖33A是電晶體450的俯視圖。圖33B是圖33A中的X1-X2的點劃線所示的部分的剖面圖(通道長度方向的剖面圖)。圖33C是圖33A中的Y1-Y2的點劃線所示的部分的剖面圖(通道寬度方向的剖面圖)。

藉由在形成於絕緣層109的凸部上設置半導體層242b，半導體層242b的側面可以被電極243覆蓋。就是說，電晶體450具有由電極243的電場能夠電圍繞半導體層242b的結構。如此，將由導電膜的電場電圍繞形成有通道的半導體層的電晶體結構稱為surrounded channel(s-channel)結構。另外，將具有s-channel結構的電晶體也稱為“s-channel型電晶體”或“s-channel電晶體”。

在s-channel結構中，有時在半導體層242b的整體(塊體)形成通道。在s-channel結構中可以使電晶體的汲極電流增大，來可以得到更高的通態電流。此外，也可以由電極243的電場使形成在半導體層242b中的通道形成區域的整個區域空乏化。因此，s-channel結構可以進一步降低電晶體的關態電流。

另外，藉由增大絕緣層109的凸部的高度且縮短通道寬度，可以進一步提高採用s-channel結構時的增大通態電流且降低關態電流的效果等。此外，當形成半導體層242b時，也可以去除露出的半導體層242a。此時，半導體層242a的側面與半導體層242b的側面有時一致。

另外，如圖34A至圖34C所示的電晶體451，也可以在半導體層242的下方隔著絕緣層設置電極213。圖34A是電晶體451的俯視圖。圖34B是圖34A中的X1-X2的點劃線所示的部分的剖面圖。圖34C是圖34A中的Y1-Y2的點劃線所示的部分的剖面圖。

另外，如圖35A至圖35C所示的電晶體452，也可以在電極243的上方設置層214。圖35A是電晶體452的俯視圖。圖35B是圖35A中的X1-X2的點劃線所示的部分的剖面圖。圖35C是圖35A中的Y1-Y2的點劃線所示的部分的剖面圖。

雖然在圖35A至圖35C中將層214設置在絕緣層119上，但是也可以設置在絕緣層118上。藉由使用具有遮光性的材料形成層214，可以防止起因於光照射的電晶體的特性變動或可靠性的下降等。另外，藉由以至少大於半導體層242b的方式形成層214並使用層214覆蓋半導體層242b，可以提高上述效果。層214可以使用有機物材料、無機物材料或金屬材料形成。此外，在使用導電材料形成層214的情況下，既可以向層214供應電壓，又可以處於電浮動(floating)狀態。

在上述實施方式所示的電容元件135中，在電晶體134處於關閉狀態時電極245處於浮動狀態，容易受到噪音等周圍的電位變動的影響。就是說，在電晶體134處於關閉狀態時，有時由於噪音等周圍的電場的影響而能夠用作節點152的電極245的電位變動。

[節點152]

如圖36的剖面圖所示，藉由在構成電容元件135的電極245的下方隔著絕緣層設置電極212，可以抑制能夠用作節點152的電極245的電位變動。電極212可以使用與佈線121同樣的材料及方法形成。

實施方式7

在本實施方式中，對使用根據本發明的一個方式的攝像裝置的電子裝置的一個例子進行說明。

作為根據本發明的一個方式的攝像裝置的電子裝置的具體例子，可以舉出電視機、顯示器等顯示裝置、照明設備、臺式或膝上型個人電腦、文字處理機、再現儲存在DVD(Digital Versatile Disc：數位影音光碟)等儲存介質中的靜態影像或動態影像的影像再現裝置、可攜式CD播放機、收音機、磁帶錄音機、頭戴式耳機音響、音響、導航系統、臺鐘、掛鐘、無線電話子機、步話機、行動電話機、車載電話、可攜式遊戲機、平板終端、彈珠機等大型遊戲機、計算器、可攜式資訊終端、電子筆記本、電子書閱讀器、電子翻譯器、聲音輸入器、攝影機、數位靜態照相機、電動剃鬚刀、微波爐等高頻加熱裝置、電鍋、洗衣機、吸塵器、熱水器、電扇、吹風機、空調設備諸如空調器、加濕器、除濕器等、洗碗機、烘碗機、乾衣機、烘被機、電冰箱、電冷凍箱、電冷藏冷凍箱、DNA保存用冰凍器、手電筒、鏈鋸等工具、煙探測器、透析裝置等醫療設備、傳真機、印表機、複合式印表機、自動取款機(ATM)、自動販賣機等。再者，還可以舉出工業設備諸如引導燈、信號機、傳送帶、自動扶梯、電梯、工業機器人、蓄電系統、用於使電力均勻化或智慧電網的蓄電裝置。另外，利用來自蓄電體等的電力藉由電動機推進的移動體等也包括在電子裝置的範疇內。作為上述移動體，例如可以舉出電動汽車(EV)、兼具內燃機和電動機的混合動力汽車(HEV)、插電式混合動力汽車(PHEV)、使用履帶代替這些的車輪的履帶式車輛、包括電動輔助自行車的電動自行車、摩托車、電動輪椅、高爾夫球車、小型或大型船舶、潛水艇、直升機、飛機、火箭、人造衛星、太空探測器、行星探測器、太空船等。

圖37A是視頻攝影機，包括第一外殼941、第二外殼942、顯示部943、操作開關944、透鏡945、連接部946等。操作開關944及透鏡945設置在第一外殼941中，而顯示部943設置在第二外殼942中。而且，第一外殼941和第二外殼942由連接部946連接，由連接部946可以改變第一外殼941和第二外殼942之間的角度。顯示部943的影像也可以根據連接部946所形成的第一外殼941和第二外殼942之間的角度切換。可以將本發明的一個方式的攝像裝置具備在透鏡945的焦點的位置上。

圖37B是行動電話，在外殼951中設置有顯示部952、麥克風957、揚聲器954、相機959、輸入輸出端子956以及操作開關955等。可以將本發明的一個方式的攝像裝置用於相機959。

圖37C是數位相機，該數位相機包括外殼921、快門按鈕922、麥克風923、發光部927以及鏡頭925等。可以將本發明的一個方式的攝像裝置具備在鏡頭925的焦點的位置上。

圖37D是可攜式遊戲機，該可攜式遊戲機包括外殼901、外殼902、顯示部903、顯示部904、麥克風905、揚聲器906、操作開關907、觸控筆908以及相機909等。注意，雖然圖37D所示的可攜式遊戲機包括兩個顯示部903和顯示部904，但是可攜式遊戲機所包括的顯示部的個數不限於此。可以將本發明的一個方式的攝像裝置用於相機909。

圖37E是手錶型資訊終端，該手錶型資訊終端包括外殼931、顯示部932、腕帶933以及相機939等。顯示部932也可以是觸控面板。可以將本發明的一個方式的攝像裝置用於相機939。

圖37F是可攜式資料終端，該可攜式資料終端包括第一外殼911、顯示部912、相機919等。藉由顯示部912所具有的觸摸功能可以輸入且輸出資訊。可以將本發明的一個方式的攝像裝置用於相機919。

當然，只要具備本發明的一個方式的攝像裝置，就不侷限於上述所示的電子裝置。