KR102572674B1 - 촬상 장치 및 전자 기기 - Google Patents

촬상 장치 및 전자 기기 Download PDF

Info

Publication number
KR102572674B1
KR102572674B1 KR1020220025010A KR20220025010A KR102572674B1 KR 102572674 B1 KR102572674 B1 KR 102572674B1 KR 1020220025010 A KR1020220025010 A KR 1020220025010A KR 20220025010 A KR20220025010 A KR 20220025010A KR 102572674 B1 KR102572674 B1 KR 102572674B1
Authority
KR
South Korea
Prior art keywords
transistor
semiconductor
wiring
pixel
electrode
Prior art date
Application number
KR1020220025010A
Other languages
English (en)
Other versions
KR20220031590A (ko
Inventor
유키 오카모토
요시유키 구로카와
히로키 이노우에
다쿠로 오마루
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20220031590A publication Critical patent/KR20220031590A/ko
Priority to KR1020230111895A priority Critical patent/KR20230129327A/ko
Application granted granted Critical
Publication of KR102572674B1 publication Critical patent/KR102572674B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0272—Selenium or tellurium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명은 생산성이 양호하고 다이내믹 레인지가 향상된 촬상 장치를 제공한다.
p형 반도체, n형 반도체, 및 i형 반도체를 갖는 광전 변환 소자와, 화소 구동 회로를 포함한 화소를 갖는 촬상 장치이며, 평면에서 보아 화소 구동 회로를 구성하는 금속 재료 및 반도체 재료의 어느 쪽에도 중첩되지 않은 i형 반도체의 부분의 면적의 합계를 i형 반도체의 총면적의, 바람직하게는 65% 이상, 더 바람직하게는 80% 이상, 보다 바람직하게는 90% 이상으로 한다. 복수의 광전 변환 소자를 동일한 반도체층 내에 제공함으로써, 각 광전 변환 소자를 분리하기 위한 공정을 삭감할 수 있다. 복수의 광전 변환 소자가 각각 갖는 i형 반도체층은 p형 반도체 또는 n형 반도체에 의하여 서로 분리된다.

Description

촬상 장치 및 전자 기기{IMAGING DEVICE AND ELECTRONIC DEVICE}
본 발명의 일 형태는 촬상(撮像) 장치에 관한 것이다. 구체적으로는 포토센서를 갖는 복수의 화소가 제공된 촬상 장치에 관한 것이다. 또한, 상기 촬상 장치를 갖는 전자 기기에 관한 것이다.
다만, 본 발명의 일 형태는 상술한 기술 분야에 한정되지 않는다. 예를 들어, 본 발명의 일 형태는 물건, 방법, 또는 제조 방법에 관한 것이다. 또는, 본 발명은 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다. 또는, 본 발명의 일 형태는 기억 장치, 프로세서, 이들의 구동 방법, 또는 이들의 제조 방법에 관한 것이다.
본 명세서 등에 있어서 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 것 전반을 말한다. 따라서, 트랜지스터나 다이오드 등의 반도체 소자나 반도체 회로는 반도체 장치이다. 또한, 표시 장치, 발광 장치, 조명 장치, 전기 광학 장치, 촬상 장치, 및 전자 기기 등은 반도체 소자나 반도체 회로를 포함하는 경우가 있다. 따라서, 표시 장치, 발광 장치, 조명 장치, 전기 광학 장치, 촬상 장치, 및 전자 기기 등은 반도체 장치를 포함하는 경우가 있다.
촬상 장치는 휴대 전화에 표준적으로 탑재되어 있으며, 보급되고 있다(예를 들어, 특허문헌 1 참조). 특히 CMOS 이미지 센서는 CCD 이미지 센서에 비하여 가격이 저렴하고 해상도가 높고 소비 전력이 낮은 등의 특징이 있으며, 근년 대부분의 촬상 장치는 CMOS 이미지 센서로 형성된다.
미국 특허 제 7046282호
CMOS 이미지 센서를 사용한 촬상 장치는 다양한 환경하에서의 촬상을 가능하게 하기 위하여 다이내믹 레인지의 향상이 요구되고 있다.
또한, 촬상 장치의 성능을 평가할 때, 소비 전력이 낮은 것도 중요한 요구 성능 중 하나이다. 특히 휴대 전화 등 휴대용 전자 기기는 촬상 장치의 소비 전력이 크면, 연속 사용 가능 시간이 짧아진다.
본 발명의 일 형태는 다이내믹 레인지가 향상된 촬상 장치 등을 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는 촬상된 화상의 품질이 양호한 촬상 장치 등을 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는 소비 전력이 낮은 촬상 장치 등을 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는 생산성이 양호한 촬상 장치 등을 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는 신규 촬상 장치 또는 신규 반도체 장치 등을 제공하는 것을 과제 중 하나로 한다.
다만, 이들 과제의 기재는 다른 과제의 존재를 방해하는 것이 아니다. 또한, 본 발명의 일 형태는 상술한 과제 모두를 해결할 필요는 없다. 이들 외의 과제는 명세서, 도면, 청구항 등의 기재로부터 저절로 명백해지는 것이며 명세서, 도면, 청구항 등의 기재로부터 이들 외의 과제가 추출될 수 있다.
본 발명의 일 형태는 광전 변환 소자 및 제 1 회로를 가지고, 제 1 회로는 제 1~제 5 트랜지스터, 용량 소자, 및 제 1~제 9 배선을 가지고, 광전 변환 소자는 n형 반도체 및 p형 반도체를 가지고, 제 1 배선은 n형 반도체 및 p형 반도체 중 하나와 전기적으로 접속되고, n형 반도체 및 p형 반도체 중 다른 하나는 제 1 노드와 전기적으로 접속되고, 제 1 트랜지스터의 소스 및 드레인 중 하나는 제 1 노드와 전기적으로 접속되고, 제 1 트랜지스터의 게이트는 제 2 배선과 전기적으로 접속되고, 제 1 트랜지스터의 소스 및 드레인 중 다른 하나는 제 7 배선과 전기적으로 접속되고, 제 2 트랜지스터의 소스 및 드레인 중 하나는 제 8 배선과 전기적으로 접속되고, 제 2 트랜지스터의 소스 및 드레인 중 다른 하나는 제 3 트랜지스터의 소스 및 드레인 중 하나와 전기적으로 접속되고, 제 2 트랜지스터의 게이트는 제 3 배선과 전기적으로 접속되고, 제 3 트랜지스터의 소스 및 드레인 중 다른 하나는 제 4 배선과 전기적으로 접속되고, 제 3 트랜지스터의 게이트는 제 2 노드와 전기적으로 접속되고, 제 4 트랜지스터의 소스 및 드레인 중 하나는 제 1 노드와 전기적으로 접속되고, 제 4 트랜지스터의 소스 및 드레인 중 다른 하나는 제 2 노드와 전기적으로 접속되고, 제 4 트랜지스터의 게이트는 제 6 배선과 전기적으로 접속되고, 제 5 트랜지스터의 소스 및 드레인 중 하나는 제 9 배선과 전기적으로 접속되고, 제 5 트랜지스터의 소스 및 드레인 중 다른 하나는 제 1 노드와 전기적으로 접속되고, 용량 소자의 한쪽 전극은 제 2 노드와 전기적으로 접속되고, 용량 소자의 다른 쪽 전극은 제 4 배선과 전기적으로 접속되고, 제 5 트랜지스터의 게이트는 제 5 배선과 전기적으로 접속되는, 촬상 장치이다.
또한, 광전 변환 소자는 i형 반도체를 가지고, 평면에서 보아 제 1 회로가 갖는 금속 재료 및 제 1 회로가 갖는 반도체 재료의 어느 쪽에도 중첩되지 않은 i형 반도체의 부분의 면적의 합계가 i형 반도체의 총면적의 65% 이상인 것이 바람직하다.
제 1~제 5 트랜지스터는 채널이 형성되는 반도체에 산화물 반도체를 사용하는 것이 바람직하다.
또한, 제 1~제 5 트랜지스터에 사용하는 반도체는 광전 변환 소자가 갖는 i형 반도체와 다른 밴드갭을 가져도 좋다.
또는, 본 발명의 일 형태는 적어도 제 1 및 제 2 광전 변환 소자를 갖는 촬상 장치이며, 제 1 및 제 2 광전 변환 소자는 i형 반도체를 가지고, 제 1 광전 변환 소자가 갖는 i형 반도체와, 제 2 광전 변환 소자가 갖는 i형 반도체는 n형 반도체 또는 p형 반도체를 개재(介在)하여 인접하는 것을 특징으로 하는 촬상 장치이다.
본 발명의 일 형태에 따르면, 다이내믹 레인지가 향상된 촬상 장치 등을 제공할 수 있다. 또는, 촬상된 화상의 품질이 향상된 촬상 장치 등을 제공할 수 있다. 또는, 촬상 간격이 짧은 촬상 장치 등을 제공할 수 있다. 또는, 소비 전력이 낮은 촬상 장치 등을 제공할 수 있다. 또는, 생산성이 양호한 촬상 장치 등을 제공할 수 있다. 또는, 신규 촬상 장치 또는 신규 반도체 장치 등을 제공할 수 있다.
다만, 이들 효과의 기재는 다른 효과의 존재를 방해하는 것이 아니다. 또한, 본 발명의 일 형태는 반드시 상술한 모든 효과를 가질 필요는 없다. 상술한 것들 이외의 효과는 명세서, 도면, 청구항 등의 기재로부터 저절로 명백해지는 것이며, 명세서, 도면, 및 청구항 등의 기재로부터 상술한 것들 이외의 효과가 추출될 수 있다.
도 1은 본 발명의 일 형태인 촬상 장치의 구성예를 설명하기 위한 도면.
도 2는 주변 회로의 구성예를 설명하기 위한 도면.
도 3은 화소의 구성예를 설명하기 위한 도면.
도 4는 화소 구동 회로의 평면도 및 화소의 회로도.
도 5는 화소의 구성예를 설명하기 위한 사시도.
도 6은 화소를 매트릭스 형태로 배치한 예를 도시한 도면.
도 7은 매트릭스 형태로 배치된 화소의 회로 구성예를 설명하기 위한 도면.
도 8은 광전 변환 소자를 매트릭스 형태로 배치한 예를 도시한 도면.
도 9는 화소의 구성예를 설명하기 위한 도면.
도 10은 화소의 구성예를 설명하기 위한 도면.
도 11은 화소의 구성예를 설명하기 위한 도면.
도 12는 화소 구동 회로의 평면도 및 화소의 회로도.
도 13은 화소의 구성예를 설명하기 위한 사시도.
도 14는 화소를 매트릭스 형태로 배치한 예를 도시한 도면.
도 15는 매트릭스 형태로 배치된 화소의 회로 구성예를 설명하기 위한 도면.
도 16은 화소의 구성예를 설명하기 위한 도면.
도 17은 화소 구동 회로의 평면도 및 화소의 회로도.
도 18은 화소의 구성예를 설명하기 위한 사시도.
도 19는 화소를 매트릭스 형태로 배치한 예를 도시한 도면.
도 20은 매트릭스 형태로 배치된 화소의 회로 구성예를 설명하기 위한 도면.
도 21은 촬상 장치의 구성예를 설명하기 위한 도면.
도 22는 트랜지스터의 일례를 설명하기 위한 도면.
도 23은 에너지 밴드 구조를 설명하기 위한 도면.
도 24는 트랜지스터의 일례를 설명하기 위한 도면.
도 25는 회로 구성의 일례를 설명하기 위한 도면.
도 26은 광 센서의 일례를 설명하기 위한 도면.
도 27은 회로 구성의 일례를 설명하기 위한 도면.
도 28은 회로 동작의 일례를 설명하기 위한 도면.
도 29는 회로 구성의 일례를 설명하기 위한 도면.
도 30은 회로 구성의 일례를 설명하기 위한 도면.
도 31은 트랜지스터의 일 형태를 설명하기 위한 도면.
도 32는 트랜지스터의 일 형태를 설명하기 위한 도면.
도 33은 트랜지스터의 일 형태를 설명하기 위한 도면.
도 34는 트랜지스터의 일 형태를 설명하기 위한 도면.
도 35는 트랜지스터의 일 형태를 설명하기 위한 도면.
도 36은 용량 소자의 일 형태를 설명하기 위한 도면.
도 37은 본 발명의 일 형태에 따른 전자 기기를 설명하기 위한 도면.
아래에서, 본 발명의 실시형태에 대하여 도면을 참조하여 자세히 설명한다. 다만, 본 발명은 아래의 설명에 한정되지 않으며 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것을 당업자라면 쉽게 이해할 수 있다. 또한, 본 발명은 아래에 제시하는 실시형태의 기재 내용에 한정하여 해석되는 것이 아니다. 또한, 실시형태를 설명하기 위한 모든 도면에서, 동일 부분 또는 같은 기능을 갖는 부분에는 동일한 부호를 붙이고, 반복 설명은 생략하는 경우가 있다.
또한, 본 명세서 등에 있어서 '전극'이나 '배선'이라는 용어는 이들 구성 요소를 기능적으로 한정하는 것이 아니다. 예를 들어, '전극'은 '배선'의 일부로서 사용되는 경우가 있고, 그 반대도 마찬가지이다. 또한, '전극'이나 '배선'이라는 용어는 복수의 '전극'이나 '배선'이 일체로 형성된 경우 등도 포함한다.
또한, 본 명세서 등에 있어서, 'X와 Y가 접속된다'라고 명시적으로 기재되어 있을 때는, X와 Y가 전기적으로 접속되는 경우와, X와 Y가 기능적으로 접속되는 경우와, X와 Y가 직접 접속되는 경우가 본 명세서 등에 개시(開示)되는 것으로 한다. 따라서, 소정의 접속 관계, 예를 들어 도면이나 문장으로 기재된 접속 관계에 한정되지 않고, 도면이나 문장으로 기재된 접속 관계 이외의 것도 도면이나 문장으로 기재된 것으로 한다.
여기서, X, Y는 대상물(예를 들어 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)이다.
X와 Y가 직접 접속되는 경우의 일례로서는, X와 Y의 전기적인 접속을 가능하게 하는 소자(예를 들어 스위치, 트랜지스터, 용량 소자, 인덕터, 저항 소자, 다이오드, 표시 소자, 발광 소자, 부하 등)가 X와 Y 사이에 접속되지 않고, X와 Y의 전기적인 접속을 가능하게 하는 소자(예를 들어 스위치, 트랜지스터, 용량 소자, 인덕터, 저항 소자, 다이오드, 표시 소자, 발광 소자, 부하 등)를 통하지 않고 X와 Y가 접속되는 경우를 들 수 있다.
X와 Y가 전기적으로 접속되는 경우의 일례로서는, X와 Y의 전기적인 접속을 가능하게 하는 소자(예를 들어, 스위치, 트랜지스터, 용량 소자, 인덕터, 저항 소자, 다이오드, 표시 소자, 발광 소자, 부하 등)가 X와 Y 사이에 하나 이상 접속되는 경우를 들 수 있다. 또한, 스위치는 온 상태와 오프 상태가 제어되는 기능을 갖는다. 즉, 스위치는 도통 상태(온 상태) 또는 비도통 상태(오프 상태)가 되어 전류를 흘릴지 여부를 제어하는 기능을 갖는다. 또는, 스위치는 전류를 흘리는 경로를 선택하여 전환하는 기능을 갖는다. 또한, X와 Y가 전기적으로 접속되는 경우에는 X와 Y가 직접 접속되는 경우를 포함하는 것으로 한다.
X와 Y가 기능적으로 접속되는 경우의 일례로서는, X와 Y의 기능적인 접속을 가능하게 하는 회로(예를 들어, 논리 회로(인버터, NAND 회로, NOR 회로 등), 신호 변환 회로(DA 변환 회로, AD 변환 회로, 감마 보정 회로 등), 전위 레벨 변환 회로(전원 회로(승압 회로, 강압 회로 등), 신호의 전위 레벨을 바꾸는 레벨 시프터 회로 등), 전압원, 전류원, 전환 회로, 증폭 회로(신호 진폭 또는 전류량 등을 크게 할 수 있는 회로, 연산 증폭기, 차동 증폭 회로, 소스 폴로어 회로, 버퍼 회로 등), 신호 생성 회로, 기억 회로, 제어 회로 등)가 X와 Y 사이에 하나 이상 접속되는 경우를 들 수 있다. 또한, 일례로서, X와 Y 사이에 다른 회로가 존재하더라도 X로부터 출력된 신호가 Y로 전달된다면 X와 Y는 기능적으로 접속되는 것으로 한다. 또한, X와 Y가 기능적으로 접속되는 경우에는, X와 Y가 직접 접속되는 경우와 X와 Y가 전기적으로 접속되는 경우를 포함하는 것으로 한다.
또한, 'X와 Y가 전기적으로 접속된다'라고 명시적으로 기재되었을 때는, X와 Y가 전기적으로 접속되는 경우(즉 X와 Y가 다른 소자 또는 다른 회로를 개재하여 접속되는 경우)와, X와 Y가 기능적으로 접속되는 경우(즉 X와 Y가 다른 회로를 개재하여 기능적으로 접속되는 경우)와, X와 Y가 직접 접속되는 경우(즉 X와 Y가 다른 소자 또는 다른 회로를 개재하지 않고 접속되는 경우)가 본 명세서 등에 개시되는 것으로 한다. 즉, '전기적으로 접속된다'라고 명시적으로 기재되어 있는 경우에는, 단순히 '접속된다'고만 명시적으로 기재되는 경우와 같은 내용이 본 명세서 등에 개시되는 것으로 한다.
또한, 예를 들어 트랜지스터의 소스(또는 제 1 단자 등)가 Z1을 통하여(또는 통하지 않고) X에, 트랜지스터의 드레인(또는 제 2 단자 등)이 Z2를 통하여(또는 통하지 않고) Y에 각각 전기적으로 접속되는 경우나, 트랜지스터의 소스(또는 제 1 단자 등)가 Z1의 일부에, Z1의 다른 일부가 X에, 트랜지스터의 드레인(또는 제 2 단자 등)이 Z2의 일부에, Z2의 다른 일부가 Y에 각각 직접 접속되는 경우에는 아래와 같이 표현할 수 있다.
예를 들어, 'X와 Y와 트랜지스터의 소스(또는 제 1 단자 등)와 트랜지스터의 드레인(또는 제 2 단자 등)은 서로 전기적으로 접속되며, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), Y의 순서로 전기적으로 접속된다'라고 표현할 수 있다. 또는, '트랜지스터의 소스(또는 제 1 단자 등)는 X에, 트랜지스터의 드레인(또는 제 2 단자 등)은 Y에 각각 전기적으로 접속되며, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), Y는 이 순서로 전기적으로 접속된다'라고 표현할 수 있다. 또는, 'X는 트랜지스터의 소스(또는 제 1 단자 등)와 드레인(또는 제 2 단자 등)을 통하여 Y와 전기적으로 접속되고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), Y는 이 접속 순서로 제공된다'라고 표현할 수 있다. 이들 예와 같은 표현 방법을 이용하여 회로 구성에서의 접속 순서를 규정함으로써, 트랜지스터의 소스(또는 제 1 단자 등)와 트랜지스터의 드레인(또는 제 2 단자 등)을 구별하여 기술적 범위를 결정할 수 있다.
또는, 다른 표현 방법으로서, 예를 들어 '트랜지스터의 소스(또는 제 1 단자 등)는 적어도 제 1 접속 경로로 X와 전기적으로 접속되고, 제 1 접속 경로는 제 2 접속 경로를 가지지 않고, 제 2 접속 경로는 트랜지스터를 경유하는, 트랜지스터의 소스(또는 제 1 단자 등)와 트랜지스터의 드레인(또는 제 2 단자 등) 사이의 경로이고, 제 1 접속 경로는 Z1을 경유하는 경로이고, 트랜지스터의 드레인(또는 제 2 단자 등)은 적어도 제 3 접속 경로로 Y와 전기적으로 접속되고, 제 3 접속 경로는 제 2 접속 경로를 가지지 않고, 제 3 접속 경로는 Z2를 경유하는 경로이다'라고 표현할 수 있다. 또는, '트랜지스터의 소스(또는 제 1 단자 등)는 적어도 제 1 접속 경로로 Z1을 통하여 X와 전기적으로 접속되고, 제 1 접속 경로는 제 2 접속 경로를 가지지 않고, 제 2 접속 경로는 트랜지스터를 경유하는 접속 경로를 갖고, 트랜지스터의 드레인(또는 제 2 단자 등)은 적어도 제 3 접속 경로로 Z2를 통하여 Y와 전기적으로 접속되고, 제 3 접속 경로는 제 2 접속 경로를 가지지 않는다'라고 표현할 수 있다. 또는, '트랜지스터의 소스(또는 제 1 단자 등)는 적어도 제 1 전기적 경로로 Z1을 통하여 X와 전기적으로 접속되고, 제 1 전기적 경로는 제 2 전기적 경로를 가지지 않고, 제 2 전기적 경로는 트랜지스터의 소스(또는 제 1 단자 등)로부터 트랜지스터의 드레인(또는 제 2 단자 등)으로의 전기적 경로이고, 트랜지스터의 드레인(또는 제 2 단자 등)은 적어도 제 3 전기적 경로로 Z2를 통하여 Y와 전기적으로 접속되고, 제 3 전기적 경로는 제 4 전기적 경로를 가지지 않고, 제 4 전기적 경로는 트랜지스터의 드레인(또는 제 2 단자 등)으로부터 트랜지스터의 소스(또는 제 1 단자 등)로의 전기적 경로이다'라고 표현할 수 있다. 상술한 예와 같은 표현 방법으로 회로 구성에서의 접속 경로를 규정함으로써, 트랜지스터의 소스(또는 제 1 단자 등)와 트랜지스터의 드레인(또는 제 2 단자 등)을 구별하여 기술적 범위를 결정할 수 있다.
다만, 이러한 표현 방법은 일례이며, 이들에 한정되지 않는다. 여기서, X, Y, Z1, Z2는 대상물(예를 들어, 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)이다.
또한, 회로도에 있어서 독립된 구성 요소들이 전기적으로 접속된 것처럼 도시되더라도, 하나의 구성 요소가 복수의 구성 요소로서의 기능을 겸비하는 경우도 있다. 예를 들어, 배선의 일부가 전극으로서도 기능하는 경우, 하나의 도전막이 배선 및 전극 양쪽으로서의 기능을 겸비한다. 따라서, 본 명세서에서 '전기적으로 접속'이라는 표현은 이와 같이 하나의 도전막이 복수의 구성 요소로서의 기능을 겸비하는 경우도 그 범주에 포함한다.
또한, 본 명세서 등에서 각종 기판을 사용하여 트랜지스터를 형성할 수 있다. 기판의 종류는 특정한 것에 한정되지 않는다. 그 기판의 일례로서는 반도체 기판(예를 들어 단결정 기판 또는 실리콘 기판), SOI 기판, 유리 기판, 석영 기판, 플라스틱 기판, 금속 기판, 스테인리스 강 기판, 스테인리스 강박을 갖는 기판, 텅스텐 기판, 텅스텐박을 갖는 기판, 가요성 기판, 접합 필름, 섬유상 재료를 포함한 종이 또는 기재 필름(base material film) 등이 있다. 유리 기판의 일례로서는, 바륨보로실리케이트 유리, 알루미노보로실리케이트 유리, 또는 소다석회 유리 등이 있다. 가요성 기판의 일례로서는, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN), 폴리에터설폰(PES)으로 대표되는 플라스틱, 또는 아크릴 등 가요성을 갖는 합성 수지 등이 있다. 접합 필름의 일례로서는 폴리플루오린화바이닐 또는 염화 바이닐 등의 바이닐, 폴리프로필렌, 폴리에스터 등이 있다. 기재 필름의 일례로서는, 폴리에스터, 폴리아마이드, 폴리이미드, 무기 증착 필름, 또는 종이류 등이 있다. 특히 반도체 기판, 단결정 기판, 또는 SOI 기판 등을 사용하여 트랜지스터를 제조함으로써, 특성, 크기, 또는 형상 등의 편차가 적고, 전류 능력이 높고, 크기가 작은 트랜지스터를 제조할 수 있다. 이러한 트랜지스터를 사용하여 회로를 구성하면, 회로의 소비 전력을 낮게 하거나 집적도를 높일 수 있다.
또한, 어떤 기판을 사용하여 트랜지스터를 형성하고 나서 다른 기판에 트랜지스터를 전치하여, 다른 기판 위에 트랜지스터를 배치하여도 좋다. 트랜지스터가 전치되는 기판의 일례로서는, 상술한 트랜지스터가 형성될 수 있는 기판에 더하여, 종이 기판, 셀로판 기판, 석재 기판, 목재 기판, 천 기판(천연 섬유(견, 면, 마), 합성 섬유(나일론, 폴리우레탄, 폴리에스터) 또는 재생 섬유(아세테이트, 큐프라, 레이온, 재생 폴리에스터) 등을 포함함), 피혁 기판, 또는 고무 기판 등이 있다. 이러한 기판을 사용함으로써, 특성이 양호한 트랜지스터의 형성, 소비 전력이 낮은 트랜지스터의 형성, 깨지기 어려운 장치의 제조, 내열성의 부여, 경량화, 또는 박형화를 도모할 수 있다.
또한, 도면 등에 있어서 각 구성의 위치, 크기, 범위 등은 발명의 이해를 용이하게 하기 위해서 실제의 위치, 크기, 범위 등을 나타내지 않는 경우가 있다. 그러므로, 개시된 발명은 반드시 도면 등에 개시된 위치, 크기, 범위 등에 한정되지는 않는다. 예를 들어, 실제의 제조 공정에서 에칭 등의 처리에 의하여 레지스트 마스크 등이 의도하지 않게 감소되는 경우가 있지만, 이해하기 쉽게 하기 위하여 생략하는 경우가 있다.
또한, 특히 상면도('평면도'라고도 함)에 있어서, 도면을 이해하기 쉽게 하기 위해서, 일부의 구성 요소의 기재를 생략하는 경우가 있다. 또한, 일부의 숨은선 등의 기재를 생략하는 경우가 있다.
또한, 본 명세서 등에 있어서 '위'나 '아래'의 용어는 구성 요소의 위치 관계가 바로 위 또는 바로 아래이며, 또한 직접 접촉함을 한정하는 것이 아니다. 예를 들어, '절연층 A 위의 전극 B'의 표현이면, 절연층 A 위에 전극 B가 직접 접촉하여 형성되어 있을 필요는 없고, 절연층 A와 전극 B 사이에 다른 구성 요소를 포함하는 것을 제외하지 않는다.
또한, 소스 및 드레인의 기능은 다른 극성의 트랜지스터를 채용하는 경우나, 회로 동작에서 전류의 방향이 변화하는 경우 등, 동작 조건 등에 따라 서로 바뀌기 때문에, 어느 쪽이 소스 또는 드레인인지를 한정하기가 어렵다. 그러므로, 본 명세서에서는 소스 및 드레인이라는 용어는 서로 바꾸어 사용할 수 있다.
또한, 본 명세서에 있어서, '평행'이란, 2개의 직선이 -10° 이상 10° 이하의 각도로 배치된 상태를 말한다. 따라서, -5° 이상 5° 이하의 경우도 그 범주에 포함된다. 또한, '실질적으로 평행'이란, 2개의 직선이 -30° 이상 30° 이하의 각도로 배치된 상태를 말한다. 또한, '수직' 및 '직교'란, 2개의 직선이 80° 이상 100° 이하의 각도로 배치된 상태를 말한다. 따라서, 85° 이상 95° 이하의 경우도 그 범주에 포함된다. 또한, '대략 수직'이란, 2개의 직선이 60° 이상 120° 이하의 각도로 배치된 상태를 말한다.
또한, 전압은 어느 전위와 기준 전위(예를 들어, 접지 전위(GND 전위) 또는 소스 전위)의 전위차를 가리키는 경우가 많다. 따라서, 전압을 전위로 바꾸어 말할 수 있다.
또한, 반도체에서의 불순물이란, 예를 들어 반도체를 구성하는 주성분 이외의 물질을 말한다. 예를 들어, 농도가 0.1atomic% 미만인 원소는 불순물이라고 할 수 있다. 불순물이 포함되면, 예를 들어, 반도체의 DOS(Density of States)가 높게 되거나, 캐리어 이동도의 저하, 결정성의 저하 등이 일어날 수 있다. 반도체가 산화물 반도체인 경우, 반도체의 특성을 변화시키는 불순물로서는, 예를 들어 1족 원소, 2족 원소, 13족 원소, 14족 원소, 15족 원소, 주성분 이외의 전이 금속 등이 있고, 특히 예를 들어 수소(물에도 포함됨), 리튬, 나트륨, 실리콘, 붕소, 인, 탄소, 질소 등이 있다. 산화물 반도체라면, 예를 들어, 수소 등 불순물이 혼입됨으로써 산소 결손이 형성되는 경우가 있다. 또한, 반도체가 실리콘인 경우, 반도체의 특성을 변화시키는 불순물로서는, 예를 들어 산소, 수소를 제외한 1족 원소, 2족 원소, 13족 원소, 15족 원소 등이 있다.
또한, 본 명세서 등에서 '제 1', '제 2' 등의 서수사는 구성 요소의 혼동을 피하기 위해서 붙인 것이며, 공정 순서 또는 적층 순서 등 어떤 순서나 순위를 가리키는 것이 아니다. 또한, 본 명세서 등에서 서수사가 붙어 있지 않은 용어라도, 구성 요소의 혼동을 피하기 위해서 청구범위에서 서수사가 붙는 경우가 있다. 또한, 본 명세서 등에서 서수사가 붙어 있는 용어가 청구범위에서 다른 서수사가 붙는 경우가 있다. 또한, 본 명세서 등에서 서수사가 붙어 있는 용어라도 청구범위 등에서 서수사가 생략되는 경우가 있다.
또한, '채널 길이'란, 예를 들어 트랜지스터의 상면도에서, 반도체(또는 트랜지스터가 온 상태일 때 반도체 내에서 전류가 흐르는 부분)와 게이트 전극이 중첩되는 영역, 또는 채널이 형성되는 영역에서의 소스(소스 영역 또는 소스 전극)와 드레인(드레인 영역 또는 드레인 전극) 사이의 길이를 말한다. 또한, 하나의 트랜지스터의 채널 길이가 모든 영역에서 같은 값이 되지 않을 수 있다. 즉, 하나의 트랜지스터의 채널 길이는 한 값으로 정해지지 않는 경우가 있다. 그러므로, 본 명세서에서는 채널 길이란, 채널이 형성되는 영역에서의 어느 한 값, 최대값, 최소값, 또는 평균값으로 한다.
또한, '채널 폭'이란, 예를 들어 반도체(또는 트랜지스터가 온 상태일 때 반도체 내에서 전류가 흐르는 부분)와 게이트 전극이 중첩되는 영역, 또는 채널이 형성되는 영역에서의 소스와 드레인이 마주하는 부분의 길이를 말한다. 또한, 하나의 트랜지스터의 채널 폭이 모든 영역에서 같은 값을 가질 필요는 없다. 즉, 하나의 트랜지스터의 채널 폭은 하나의 값으로 정해지지 않는 경우가 있다. 그러므로 본 명세서에서는 채널 폭이란, 채널이 형성되는 영역에서의 어느 한 값, 최대값, 최소값, 또는 평균값으로 한다.
또한, 트랜지스터의 구조에 따라서는 실제로 채널이 형성되는 영역에서의 채널 폭(아래에서 실효적인 채널 폭이라고 함)과, 트랜지스터의 상면도에서의 채널 폭(아래에서 외관상의 채널 폭이라고 함)이 다르게 되는 경우가 있다. 예를 들어, 입체적인 구조를 갖는 트랜지스터에서는 실효적인 채널 폭이 트랜지스터의 상면도에 도시된 외관상의 채널 폭보다 크게 되어, 이로 인한 영향을 고려해야 되는 경우가 있다. 예를 들어, 미세하고 입체적인 구조를 갖는 트랜지스터에서는 반도체 상면에 형성되는 채널 영역의 비율에 대하여 반도체 측면에 형성되는 채널 영역의 비율이 크게 되는 경우가 있다. 이 경우에는 상면도에 도시된 외관상의 채널 폭보다 실제로 채널이 형성되는 실효적인 채널 폭이 크게 된다.
그런데, 입체적인 구조를 갖는 트랜지스터에서는 실효적인 채널 폭을 실측하여 어림잡기 어려운 경우가 있다. 예를 들어, 설계값으로부터 실효적인 채널 폭을 어림잡기 위해서는 가정으로 반도체의 형상을 미리 알아야 한다. 따라서, 반도체의 형상을 정확히 확인할 수 없는 경우에는 실효적인 채널 폭을 정확히 측정하기 어렵다.
그래서, 본 명세서에서는 트랜지스터의 상면도에서 반도체와 게이트 전극이 중첩되는 영역에서의, 소스와 드레인이 마주하는 부분의 길이를 가리키는 외관상의 채널 폭을 'Surrounded Channel Width(SCW)'라고 하는 경우가 있다. 또한, 본 명세서에서는 단순히 '채널 폭'이라고 기재된 경우에는 SCW 또는 외관상의 채널 폭을 가리키는 경우가 있다. 또는, 본 명세서에서는 단순히 '채널 폭'이라고 기재된 경우에는 실효적인 채널 폭을 가리키는 경우가 있다. 또한, 채널 길이, 채널 폭, 실효적인 채널 폭, 외관상의 채널 폭, SCW 등은 단면 TEM 이미지 등을 취득하여 이 화상을 해석하는 것 등에 의하여 값을 결정할 수 있다.
또한, 트랜지스터의 전계 효과 이동도나 채널 폭당 전류값 등을 계산하여 산출하는 경우, SCW를 사용하여 계산하는 경우가 있다. 이 경우에는 실효적인 채널 폭을 사용하여 계산하는 경우와는 다른 값이 될 수 있다.
또한, 본 명세서 등에서, 고전원 전위 VDD(아래에서 단순히 'VDD' 또는 'H전위'라고도 함)는 저전원 전위 VSS보다 높은 전위를 갖는 전원 전위이다. 저전원 전위 VSS(아래에서 단순히 'VSS' 또는 'L전위'라고도 함)는 고전원 전위 VDD보다 낮은 전위를 갖는 전원 전위이다. 또한, 접지 전위를 VDD 또는 VSS로서 사용할 수도 있다. 예를 들어 VDD가 접지 전위인 경우에는 VSS는 접지 전위보다 낮은 전위이고, VSS가 접지 전위인 경우에는 VDD는 접지 전위보다 높은 전위이다.
또한, '막'이라는 말과 '층'이라는 말은 상황이나 경우에 따라 서로 바꿀 수 있다. 예를 들어, '도전층'이라는 용어를 '도전막'이라는 용어로 바꿀 수 있는 경우가 있다. 또는, '절연막'이라는 용어를 '절연층'이라는 용어로 바꿀 수 있는 경우가 있다.
(실시형태 1)
본 실시형태에서는 본 발명의 일 형태인 촬상 장치에 대하여 도면을 참조하여 설명한다.
<촬상 장치(100)의 구성예>
도 1의 (A)는 본 발명의 일 형태인 촬상 장치(100)의 구성예를 도시한 평면도이다. 촬상 장치(100)는 화소부(110), 제 1 회로(260), 제 2 회로(270), 제 3 회로(280), 및 제 4 회로(290)를 갖는다. 화소부(110)는 p행 q열(p 및 q는 2 이상의 자연수)의 매트릭스 형태로 배치된 복수의 화소(111)(촬상 소자)를 갖는다. 제 1 회로(260)~제 4 회로(290)는 복수의 화소(111)에 접속되고, 복수의 화소(111)를 구동시키기 위한 신호를 공급하는 기능을 갖는다. 또한, 본 명세서 등에서, 제 1 회로(260)~제 4 회로(290) 등을 '주변 회로' 또는 '구동 회로'라고 하는 경우가 있다. 예를 들어, 제 1 회로(260)는 주변 회로의 일부라고 할 수 있다.
예를 들어, 제 1 회로(260) 또는 제 4 회로(290)는 화소(111)로부터 출력된 아날로그 신호를 처리하는 기능을 갖는다. 예를 들어, 도 2에 도시된 바와 같이 제 1 회로(260)에 신호 처리 회로(261), 열 구동 회로(262), 출력 회로(263) 등을 제공하여도 좋다.
또한, 도 2에 도시된 신호 처리 회로(261)는 열마다 제공된 회로(264)를 갖는다. 회로(264)는 노이즈 제거, 아날로그-디지털 변환 등의 신호 처리를 하는 기능을 가질 수 있다. 신호 처리 회로(261)는 열병렬형(칼럼형) 아날로그-디지털 변환 장치로서 기능할 수 있다.
회로(264)는 콤퍼레이터(264a)와 카운터 회로(264b)를 갖는다. 콤퍼레이터(264a)는 열마다 제공된 배선(123)으로부터 입력되는 아날로그 신호와, 배선(267)으로부터 입력되는 참조용 전위 신호(예를 들어 램프파 신호)의 전위를 비교하는 기능을 갖는다. 카운터 회로(264b)는 배선(268)으로부터 클록 신호가 입력된다. 카운터 회로(264b)는 콤퍼레이터(264a)에서의 비교 동작에 의하여 제 1 값이 출력되는 기간을 계측하여 계측 결과를 N비트 디지털값으로서 유지하는 기능을 갖는다.
열 구동 회로(262)는 열 선택 회로, 수평 구동 회로 등이라고도 한다. 열 구동 회로(262)는 신호를 판독하는 열을 선택하는 선택 신호를 생성한다. 열 구동 회로(262)는 시프트 레지스터 등으로 구성할 수 있다. 열 구동 회로(262)에 의하여 열이 순차적으로 선택되고, 선택된 열의 회로(264)로부터 출력된 신호가 배선(269)을 통하여 출력 회로(263)에 입력된다. 배선(269)은 수평 전송선으로서 기능할 수 있다.
출력 회로(263)에 입력된 신호는 출력 회로(263)에서 처리되어 촬상 장치(100)의 외부로 출력된다. 출력 회로(263)는 예를 들어, 버퍼 회로로 구성할 수 있다. 또한, 출력 회로(263)는 촬상 장치(100)의 외부로 신호를 출력하는 타이밍을 제어할 수 있는 기능을 가져도 좋다.
또한, 예를 들어 제 2 회로(270) 또는 제 3 회로(280)는 신호를 판독하는 화소(111)를 선택하는 선택 신호를 생성하여 출력하는 기능을 갖는다. 또한, 제 2 회로(270) 또는 제 3 회로(280)를 행 선택 회로 또는 수직 구동 회로라고 하는 경우가 있다.
주변 회로는 적어도 논리 회로, 스위치, 버퍼, 증폭 회로, 및 변환 회로 중 하나를 갖는다. 주변 회로에 사용되는 트랜지스터 등은 후술하는 광전 변환 소자(136)의 제작에 사용하는 반도체의 일부를 사용하여 형성하여도 좋다. 또한, 주변 회로에 사용되는 트랜지스터 등은 후술하는 화소 구동 회로(112)의 제작에 사용하는 반도체의 일부를 사용하여 형성하여도 좋다. 또한, 주변 회로에 사용하는 트랜지스터 등은 이들 트랜지스터 등을 조합하여 형성하여도 좋다. 또한, 주변 회로의 일부 또는 전체를 IC 등 반도체 장치로 제작하여도 좋다.
또한, 주변 회로는 제 1 회로(260)~제 4 회로(290) 중 적어도 하나를 생략하여도 좋다. 예를 들어, 제 1 회로(260) 및 제 4 회로(290) 중 하나의 기능을 제 1 회로(260) 및 제 4 회로(290) 중 다른 하나에 부가하여 제 1 회로(260) 및 제 4 회로(290) 중 하나를 생략하여도 좋다. 또한, 예를 들어, 제 2 회로(270) 및 제 3 회로(280) 중 하나의 기능을 제 2 회로(270) 및 제 3 회로(280) 중 다른 하나에 부가하여 제 2 회로(270) 및 제 3 회로(280) 중 하나를 생략하여도 좋다. 또한, 예를 들어, 제 1 회로(260)~제 4 회로(290) 중 어느 하나에 다른 주변 회로의 기능을 부가함으로써 다른 주변 회로를 생략하여도 좋다.
또한, 도 1의 (B)에 도시된 바와 같이, 촬상 장치(100)가 갖는 화소부(110)에 화소(111)를 비스듬하게 배치하여도 좋다. 화소(111)를 비스듬하게 배치함으로써, 행 및 열 방향의 화소 간격(피치)을 짧게 할 수 있다. 이로써, 촬상 장치(100)로 촬상된 화상의 품질을 더 높일 수 있다.
[화소(111)의 구성예]
화소(111)의 구성예에 대하여 도 3~도 5를 참조하여 설명한다. 화소(111)는 트랜지스터(131), 트랜지스터(132), 트랜지스터(133), 트랜지스터(134), 용량 소자(135), 및 광전 변환 소자(136) 등의 기능 소자를 갖는다. 또한, 화소(111)를 구성하는 기능 소자 중 광전 변환 소자(136) 이외의 기능 소자로 구성된 회로를 화소 구동 회로(112)라고 한다. 또한, 화소 구동 회로(112)는 광전 변환 소자(136)와 전기적으로 접속된다. 화소 구동 회로(112)는 광전 변환 소자(136)의 수광량에 따른 아날로그 신호를 생성하는 기능을 갖는다.
도 3의 (A)는 화소(111)의 평면도이다. 도 3의 (B)는 광전 변환 소자(136)의 평면도이다. 도 4의 (A)는 화소 구동 회로(112)의 평면도이다. 도 4의 (B)는 화소(111)의 회로도이다. 도 5는 화소(111)의 구성을 설명하기 위한 사시도이다. 화소(111)는 광전 변환 소자(136) 위에 화소 구동 회로(112)를 갖는다.
광전 변환 소자(136)는 p형 반도체(221), i형 반도체(222), 및 n형 반도체(223)를 갖는다. 광전 변환 소자(136)는 평면에서 보아 p형 반도체(221)와 n형 반도체(223) 사이에 i형 반도체(222)를 개재하여 형성된다. 또한, 광전 변환 소자(136)는 i형 반도체(222)를 제공하지 않고 p형 반도체(221)와 n형 반도체(223)로 구성할 수도 있지만, 광전 변환 소자(136)에 i형 반도체(222)를 제공하여 검출 감도를 높일 수 있다.
또한, 진성 반도체(i형 반도체)는 이상적으로는 불순물을 포함하지 않고 페르미 레벨이 밴드갭의 거의 중앙에 위치하는 반도체이지만, 본 명세서 등에서는 도너가 되는 불순물 또는 억셉터가 되는 불순물을 첨가하여, 페르미 레벨이 밴드갭의 거의 중앙에 위치하도록 한 반도체도 진성 반도체에 포함된다. 또한, 도너가 되는 불순물 또는 억셉터가 되는 불순물을 포함한 반도체라도, 진성 반도체로서 기능할 수 있는 상태의 반도체이면, 상기 반도체는 진성 반도체에 포함된다.
p형 반도체(221) 및 n형 반도체(223)는 평면에서 보아 빗살 모양으로 형성되고, i형 반도체(222)를 개재하여 서로 맞물리는 것이 바람직하다. p형 반도체(221) 및 n형 반도체(223)를 빗살 모양으로 형성함으로써, p형 반도체(221)와 n형 반도체(223)가 마주하는 부분의 길이 D를 길게 할 수 있다. 또한, 길이 D는 평면에서 보아 p형 반도체(221)와 n형 반도체(223) 사이의 i형 반도체(222)의 중앙을 통과하는 선의 길이라고도 할 수 있다. 길이 D를 길게 함으로써, 광전 변환 소자(136)의 검출 감도를 높일 수 있다. 따라서, 검출 감도가 높은 촬상 장치(100)를 제공할 수 있다. 도 3의 (B)에 길이 D를 파선으로 도시하였다. 또한, 화소(111)에서 가시광을 검출하는 경우, 평면에서 볼 때 p형 반도체(221)로부터 n형 반도체(223)까지의 길이 E(i형 반도체(222)의 폭)는 800nm 이상으로 하는 것이 바람직하다(도 3의 (B) 참조).
또한, 광전 변환 소자(136)를 단결정 반도체 기판이나 다결정 반도체 기판을 사용하여 형성하여도 좋다. 단결정 반도체 기판이나 다결정 반도체 기판을 사용한 광전 변환 소자(136)는 광의 검출 감도가 높기 때문에, i형 반도체(222)의 형성을 생략할 수 있는 경우가 있다.
또한, 방사선을 흡수하여 전하를 발생시킬 수 있는 재료를 사용하여 광전 변환 소자(136)를 형성하여도 좋다. 방사선을 흡수하여 전하를 발생시킬 수 있는 재료로서는 셀레늄, 요오드화 납, 요오드화 수은, 갈륨 비소, CdTe, CdZn 등이 있다.
예를 들어, 광전 변환 소자(136)에 셀레늄을 사용하면, 가시광이나 자외광뿐만 아니라, X선이나 감마선 등 폭넓은 파장 영역에 걸쳐 양호한 광 흡수 계수를 갖는 광전 변환 소자(136)를 구현할 수 있다.
트랜지스터(131)의 소스 및 드레인 중 하나는 배선(123)과 전기적으로 접속되고, 소스 및 드레인 중 다른 하나는 트랜지스터(132)의 소스 및 드레인 중 하나와 전기적으로 접속된다. 트랜지스터(131)의 게이트는 배선(125)과 전기적으로 접속된다. 트랜지스터(132)의 소스 및 드레인 중 다른 하나는 배선(124)과 전기적으로 접속되고, 트랜지스터(132)의 게이트는 노드(152)와 전기적으로 접속된다. 트랜지스터(133)의 소스 및 드레인 중 하나는 배선(122)과 전기적으로 접속되고, 소스 및 드레인 중 다른 하나는 노드(152)와 전기적으로 접속된다. 트랜지스터(133)의 게이트는 배선(126)과 전기적으로 접속된다. 트랜지스터(134)의 소스 및 드레인 중 하나는 노드(151)와 전기적으로 접속되고, 소스 및 드레인 중 다른 하나는 노드(152)와 전기적으로 접속된다. 트랜지스터(134)의 게이트는 배선(127)과 전기적으로 접속된다. 광전 변환 소자(136)(포토다이오드)의 한쪽 전극(예를 들어, 음극(cathode))은 노드(151)와 전기적으로 접속되고 다른 쪽 전극(예를 들어, 양극(anode))은 배선(121)과 전기적으로 접속된다(도 4 참조).
노드(152)는 전하 축적부로서 기능한다. 또한, 트랜지스터(134)는 광전 변환 소자(136)의 수광량에 따른 전하(전위)를 노드(152)에 전송하기 위한 전송 트랜지스터로서 기능할 수 있다. 또한, 트랜지스터(133)는 노드(152)의 전위를 리셋하기 위한 리셋 트랜지스터로서 기능할 수 있다. 또한, 트랜지스터(132)는 노드(152)에 축적된 전하를 증폭하는 증폭 트랜지스터로서 기능할 수 있다. 또한, 트랜지스터(131)는 트랜지스터(132)에서 증폭된 신호를 판독하기 위한 판독 트랜지스터로서 기능할 수 있다.
광전 변환 소자(136) 및 화소 구동 회로(112)에 의하여 생성된 아날로그 신호는 배선(123)에 공급할 수 있다. 또한, 예를 들어 배선(121)은 전위 VPD를 공급하는 기능을 갖는다. 예를 들어 배선(122)은 전위 VRS를 공급하는 기능을 갖는다. 예를 들어 배선(124)은 전위 VPI를 공급하는 기능을 갖는다. 예를 들어 배선(125)은 전위 SEL을 공급하는 기능을 갖는다. 예를 들어 배선(126)은 전위 PR을 공급하는 기능을 갖는다. 예를 들어 배선(127)은 전위 TX를 공급하는 기능을 갖는다. 예를 들어 배선(128)은 전위 VPI를 공급하는 기능을 갖는다.
또한, 본 실시형태에서는 배선(121)은 화소(111)의 외주부를 둘러싸도록 그물 모양으로 배치되어 있다. 배선(121)은 p형 반도체(221)와 전기적으로 접속된다. 배선(121)을 그물 형상으로 제공함으로써, 화소부(110) 내의 배선(121)의 전위 편차를 저감하여, 촬상 장치(100)의 동작을 안정시키고 촬상 장치(100)의 신뢰성을 향상시킬 수 있다. 또한, 트랜지스터(134)의 소스 및 드레인 중 하나가 배선(129)과 전기적으로 접속되고, 배선(129)이 n형 반도체(223)와 전기적으로 접속되어도 좋다(도 5 참조). 또한, 트랜지스터(131)의 소스 및 드레인 중 하나가 배선(141)과 전기적으로 접속되고, 배선(141)이 배선(123)과 전기적으로 접속되어도 좋다. 또한, 트랜지스터(132)의 소스 및 드레인 중 다른 하나가 배선(142)과 전기적으로 접속되고, 배선(142)이 배선(124)과 전기적으로 접속되어도 좋다. 또한, 트랜지스터(133)의 소스 및 드레인 중 하나가 배선(143)과 전기적으로 접속되고, 배선(143)이 배선(122)과 전기적으로 접속되어도 좋다. 또한, 용량 소자(135)의 다른 쪽 전극이 배선(144)과 전기적으로 접속되고, 배선(144)이 배선(145)과 전기적으로 접속되고, 배선(145)이 배선(121)과 전기적으로 접속되어도 좋다. 또한, 본 실시형태에서는 배선(124)과 교차되고 이와 전기적으로 접속되는 배선(128)을 제공하는 예를 제시한다. 배선(128)을 제공함으로써, 화소부(110) 내의 배선(124)의 전위 편차를 저감하여, 촬상 장치(100)의 동작을 안정시키고 촬상 장치(100)의 신뢰성을 향상시킬 수 있다. 또한, 용량 소자(135)로서 트랜지스터의 기생 용량을 사용하여도 좋다.
또한, 화소(111)를 구성하는 기능 소자, 배선(전극)은 가능한 한 p형 반도체(221) 및/또는 n형 반도체(223) 위에 형성하고, 가능한 한 i형 반도체(222)와 중첩되지 않도록 하는 것이 바람직하다. 구체적으로는, 평면에서 보아 i형 반도체(222)와 기능 소자 및 배선이 중첩되는 면적을 평면에서 보아 i형 반도체(222)의 면적의, 바람직하게는 35% 이하, 더 바람직하게는 20% 이하, 보다 바람직하게는 10% 이하로 하는 것이 좋다.
예를 들어, 화소(111)에서 가시광을 검출하는 경우, 화소 구동 회로(112)를 구성하는 금속 재료 또는 반도체 재료와, i형 반도체(222)가 중첩되는 부분의 면적의 합계가 i형 반도체(222)의 총면적의, 바람직하게는 35% 이하, 더 바람직하게는 20% 이하, 보다 바람직하게는 10% 이하가 되면 좋다.
또는, 평면에서 보아 화소 구동 회로(112)를 구성하는 차광성 재료와 중첩되는 i형 반도체(222)의 면적이 i형 반도체(222)의 총면적의, 바람직하게는 35% 이하, 더 바람직하게는 20% 이하, 보다 바람직하게는 10% 이하가 되면 좋다. 또한, 본 명세서 등에 있어서 차광성 재료란, 광 투과율이 15% 이하인 재료를 말한다. 더 구체적으로는 본 명세서 등에 있어서 차광성 재료란, 광전 변환 소자(136)에서 검출되는 광의 투과율이 15% 이하인 재료를 말한다.
또는, 평면에서 보아 i형 반도체(222)의 총면적에 대한 실제로 수광 가능한 부분의 면적의 비율(유효 개구율이라고도 함)이 바람직하게는 65% 이상, 더 바람직하게는 80% 이상, 보다 바람직하게는 90% 이상이 되면 좋다.
예를 들어, 화소 구동 회로(112)에 포함되는 금속 재료 및 화소 구동 회로(112)에 포함되는 반도체 재료의 어느 쪽에도 중첩되지 않은 i형 반도체(222)의 부분의 면적의 합계가 i형 반도체(222)의 총면적의, 바람직하게는 65% 이상, 더 바람직하게는 80% 이상, 보다 바람직하게는 90% 이상이 되면 좋다.
또는, 평면에서 보아 화소 구동 회로(112)를 구성하는 차광성 재료와 중첩되지 않은 i형 반도체(222)의 부분의 면적의 합계가 i형 반도체(222)의 총면적의, 바람직하게는 65% 이상, 더 바람직하게는 80% 이상, 보다 바람직하게는 90% 이상이 되면 좋다.
유효 개구율을 높여 i형 반도체(222)의 노출 면적을 증가함으로써, 촬상 장치(100)의 검출 감도를 높일 수 있다. 또한, 촬상 장치(100)의 다이내믹 레인지를 높일 수 있다.
복수의 화소(111)를 매트릭스 형태로 배치하는 예를 도 6 및 도 7에 도시하였다. 도 6은 화소(111)를 3행(n번째 행~n+2번째 행) 2열(m번째 열 및 m+1번째 열)의 매트릭스 형태로 배치한 예를 도시한 평면도이다. 도 7은 도 6에 대응하는 회로도이다. 도 6 및 도 7은 m번째 열과 m+1번째 열(예를 들어, 홀수 번째 열과 짝수 번째 열)에서 화소(111)의 구성을 좌우 대칭인 경면 대칭으로 하는 예를 도시한 것이다.
또한, n번째 행의 배선(128)과, 전위 VPI를 공급하는 기능을 갖는 배선(124)이 전기적으로 접속되고, n+1번째 행의 배선(128)과, 전위 VRS를 공급하는 기능을 갖는 배선(122)이 전기적으로 접속된다. 이와 같이 배선(128)과 전기적으로 접속되는 배선을 일정 행수마다 배선(122) 또는 배선(124)으로 함으로써, 화소부(110) 내의 전위 VPI 및 전위 VRS의 전위 편차를 저감하여 촬상 장치(100)의 동작을 안정시키고 촬상 장치(100)의 신뢰성을 향상시킬 수 있다.
도 8은 화소(111)가 갖는 광전 변환 소자(136)를 3행(n번째 행~n+2번째 행) 2열(m번째 열 및 m+1번째 열)의 매트릭스 형태로 배치한 예를 도시한 평면도이다. 광전 변환 소자(136)는 화소(111)마다 반도체층을 분리하지 않고 형성할 수 있다. 구체적으로는, 화소부(110) 내 전체에 반도체층을 형성하고, 이온 주입법이나 이온 도핑법 등을 이용하여 상기 반도체층 내에 p형 반도체(221), n형 반도체(223), 및 i형 반도체(222)로서 기능하는 영역을 형성할 수 있다. 또한, 화소마다 i형 반도체(222)를 p형 반도체(221)로 둘러쌈으로써, 인접 화소 간의 i형 반도체(222)와의 전기적인 간섭을 방지할 수 있다. 광전 변환 소자(136)를 구성하는 반도체층을 화소마다 분리할 필요가 없으므로, 광전 변환 소자(136)를 효율적으로 화소(111) 내에 제공할 수 있다. 따라서, 촬상 장치(100)의 검출 감도를 높일 수 있다.
또한, p형 반도체(221)를 전원 전위를 공급하는 배선의 일부로서 사용하여도 좋다. p형 반도체(221)를 전원 전위를 공급하는 배선의 일부로서 사용함으로써, 화소부(110) 내의 전원 전위 편차를 저감시킬 수 있다. 또한, p형 반도체(221)와 n형 반도체(223)를 서로 바꿔도 좋다.
[컬러 필터 등]
촬상 장치(100)가 갖는 화소(111)를 부화소로서 사용하여 복수의 화소(111) 각각에 다른 파장 영역의 광을 투과하는 필터(컬러 필터)를 제공함으로써, 컬러 화상 표시를 실현하기 위한 정보를 취득할 수 있다.
도 9의 (E)는 컬러 화상을 취득하기 위한 화소(111)의 일례를 도시한 평면도이다. 도 9의 (E)는 적색(R)의 파장 영역의 광을 투과시키는 컬러 필터가 제공된 화소(111)(아래에서 '화소(111R)'라고도 함), 녹색(G)의 파장 영역의 광을 투과시키는 컬러 필터가 제공된 화소(111)(아래에서 '화소(111G)'라고도 함), 및 청색(B)의 파장 영역의 광을 투과시키는 컬러 필터가 제공된 화소(111)(아래에서 '화소(111B)'라고도 함)를 갖는다. 화소(111R), 화소(111G), 및 화소(111B)를 합쳐서 하나의 화소(113)로서 기능시킨다.
또한, 화소(111)에 사용하는 컬러 필터는 적색(R), 녹색(G), 청색(B)에 한정되지 않고 도 9의 (A)에 도시된 바와 같이 각각 시안(C), 황색(Y), 마젠타(M)의 광을 투과시키는 컬러 필터를 사용하여도 좋다. 하나의 화소(113)에 3종류의 다른 파장 영역의 광을 검출하는 화소(111)를 제공함으로써, 풀 컬러 화상을 취득할 수 있다.
도 9의 (B)는 각각 적색(R), 녹색(G), 및 청색(B)의 광을 투과시키는 컬러 필터가 제공된 화소(111)뿐만 아니라, 황색(Y)의 광을 투과시키는 컬러 필터가 제공된 화소(111)를 갖는 화소(113)를 예시한다. 도 9의 (C)는 각각 시안(C), 황색(Y), 및 마젠타(M)의 광을 투과시키는 컬러 필터가 제공된 화소(111)뿐만 아니라, 청색(B)의 광을 투과시키는 컬러 필터가 제공된 화소(111)를 갖는 화소(113)를 예시한다. 하나의 화소(113)에 4종류의 다른 파장 영역의 광을 검출하는 화소(111)를 제공함으로써, 취득한 화상의 색 재현성을 더 높일 수 있다.
또한, 예를 들어 화소(111R), 화소(111G), 및 화소(111B)의 화소수비(또는 수광 면적비)가 반드시 1:1:1일 필요는 없다. 도 9의 (D)에 도시된 바와 같이, 화소수비(또는 수광 면적비)를 적색:녹색:청색=1:2:1로 하는 Bayer 배열로 하여도 좋다. 또한, 화소수비(수광 면적비)를 적색:녹색:청색=1:6:1로 하여도 좋다.
또한, 화소(113)에 제공하는 화소(111)는 하나라도 좋지만, 2개 이상이면 바람직하다. 예를 들어, 같은 파장 영역의 광을 검출하는 화소(111)를 2개 이상 제공함으로써, 중복성(redundancy)을 높이고 촬상 장치(100)의 신뢰성을 향상시킬 수 있다.
또한, 필터로서 가시광 파장 이하의 파장을 갖는 광을 흡수 또는 반사하고 적외광을 투과시키는 IR(Infrared) 필터를 사용함으로써, 적외광을 검출하는 촬상 장치(100)를 구현할 수 있다. 또한, 필터로서 가시광 파장 이상의 파장을 갖는 광을 흡수 또는 반사하고 자외광을 투과시키는 UV(Ultra Violet) 필터를 사용함으로써, 자외광을 검출하는 촬상 장치(100)를 구현할 수 있다. 또한, 필터로서 방사선을 자외광이나 가시광으로 변환하는 신틸레이터를 사용함으로써, 촬상 장치(100)를 X선이나 γ선 등을 검출하는 방사선 검출기로서 기능시킬 수도 있다.
또한, 필터(602)로서 ND(ND: Neutral Density) 필터(감광(減光) 필터)를 사용하면, 광전 변환 소자(수광 소자)에 많은 광량의 광이 입사되었을 때 발생하는, 출력이 포화되는 현상(아래에서 '출력 포화'라고도 함)을 방지할 수 있다. 감광량이 다른 ND 필터를 조합하여 사용함으로써 촬상 장치의 다이내믹 레인지를 크게 할 수 있다.
또한, 상술한 필터 이외에 화소(113)에 렌즈를 제공하여도 좋다. 여기서, 도 10의 단면도를 사용하여 화소(113), 필터(602), 렌즈(600)의 배치예를 설명한다. 렌즈(600)를 제공함으로써, 입사광을 광전 변환 소자에 효율적으로 수광시킬 수 있다. 구체적으로는, 도 10의 (A)에 도시된 바와 같이, 화소(113)에 형성한 렌즈(600), 필터(602)(필터(602R), 필터(602G), 필터(602B)), 및 화소 구동 회로(112) 등을 통과시켜 광(660)을 광전 변환 소자(136)에 입사시키는 구조로 할 수 있다.
다만, 이점 쇄선으로 둘러싼 영역에 도시된 바와 같이, 화살표로 나타낸 광(660)의 일부가 배선층(604)의 일부에 의하여 차광되는 경우가 있다. 따라서, 도 10의 (B)에 도시된 바와 같이 광전 변환 소자(136) 측에 렌즈(600) 및 필터(602)를 형성하여 입사광을 광전 변환 소자(136)에 효율적으로 수광시키는 구조로 하여도 좋다. 광전 변환 소자(136) 측으로부터 광(660)을 입사시킴으로써, 검출 감도가 높은 촬상 장치(100)를 제공할 수 있다.
본 실시형태는 다른 실시형태에 제시된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 2)
본 실시형태에서는 화소(111)와 다른 구성을 갖는 화소(111a)에 대하여 도면을 참조하여 설명한다. 화소(111a)는 화소 구동 회로(112) 대신에 화소 구동 회로(512)를 갖는다. 즉, 화소(111a)는 화소 구동 회로(512)와 광전 변환 소자(136)를 갖는다. 또한, 화소(111a)는 화소(111)와 같은 재료 및 방법으로 제작할 수 있다. 설명의 중복을 줄이기 위하여, 본 실시형태에서는 주로 화소(111a)의 화소(111)와의 차이점에 대하여 설명한다. 본 실시형태에서 설명되지 않는 부분에 대해서는 다른 실시형태를 참조하여 이해할 수 있다.
도 11의 (A)는 화소(111a)의 평면도이다. 도 11의 (B)는 광전 변환 소자(136)의 평면도이다. 도 12의 (A)는 화소 구동 회로(512)의 평면도이다. 도 12의 (B)는 화소(111a)의 회로도이다. 도 13은 화소(111a)의 구성을 설명하기 위한 사시도이다. 화소(111a)는 광전 변환 소자(136) 위에 화소 구동 회로(512)를 갖는다.
화소(111a)는 트랜지스터(541), 트랜지스터(542), 트랜지스터(543), 트랜지스터(544), 트랜지스터(545), 용량 소자(551), 용량 소자(552), 및 광전 변환 소자(136) 등의 기능 소자를 갖는다. 또한, 화소(111a)를 구성하는 기능 소자 중 광전 변환 소자(136) 이외의 기능 소자로 구성된 회로가 화소 구동 회로(512)이다. 화소 구동 회로(512)는 광전 변환 소자(136)와 전기적으로 접속된다(도 12 참조). 화소 구동 회로(512)는 광전 변환 소자(136)의 수광량에 따른 아날로그 신호를 생성하는 기능을 갖는다.
화소(111a)에 있어서, 광전 변환 소자(136)의 한쪽 전극(예를 들어 음극)은 노드(561)와 전기적으로 접속되고, 다른 쪽 전극(예를 들어 양극)은 배선(121)과 전기적으로 접속된다. 또한, 트랜지스터(541)의 소스 및 드레인 중 하나는 노드(561)와 전기적으로 접속되고, 소스 및 드레인 중 다른 하나는 노드(562)와 전기적으로 접속된다. 트랜지스터(541)의 게이트는 배선(525)과 전기적으로 접속된다. 또한, 트랜지스터(542)의 소스 및 드레인 중 하나는 노드(562)와 전기적으로 접속되고, 소스 및 드레인 중 다른 하나는 배선(524)과 전기적으로 접속된다. 트랜지스터(542)의 게이트는 배선(523)과 전기적으로 접속된다. 또한, 트랜지스터(543)의 소스 및 드레인 중 하나는 배선(527)과 전기적으로 접속되고, 소스 및 드레인 중 다른 하나는 노드(563)와 전기적으로 접속된다. 트랜지스터(543)의 게이트는 배선(526)과 전기적으로 접속된다. 또한, 트랜지스터(544)의 소스 및 드레인 중 하나는 배선(528)과 전기적으로 접속되고, 소스 및 드레인 중 다른 하나는 트랜지스터(545)의 소스 및 드레인 중 하나와 전기적으로 접속된다. 트랜지스터(544)의 게이트는 배선(522)과 전기적으로 접속된다. 또한, 트랜지스터(545)의 소스 및 드레인 중 다른 하나는 배선(529)과 전기적으로 접속되고, 트랜지스터(545)의 게이트는 노드(563)와 전기적으로 접속된다. 또한, 용량 소자(551)의 한쪽 전극은 배선(527)과 전기적으로 접속되고, 용량 소자(551)의 다른 쪽 전극은 노드(563)와 전기적으로 접속된다. 또한, 용량 소자(552)의 한쪽 전극은 노드(563)와 전기적으로 접속되고, 용량 소자(552)의 다른 쪽 전극은 노드(562)와 전기적으로 접속된다.
노드(562) 및 노드(563)는 전하 축적부로서 기능한다. 또한, 트랜지스터(541)는 광전 변환 소자(136)의 수광량에 따른 전하(전위)를 노드(562)에 전송하기 위한 전송 트랜지스터로서 기능할 수 있다. 또한, 트랜지스터(542)는 노드(562)의 전위를 리셋하기 위한 리셋 트랜지스터로서 기능할 수 있다. 또한, 트랜지스터(543)는 노드(563)의 전위를 리셋하기 위한 리셋 트랜지스터로서 기능할 수 있다. 또한, 트랜지스터(545)는 노드(563)에 축적된 전하를 증폭하는 증폭 트랜지스터로서 기능할 수 있다. 또한, 트랜지스터(544)는 트랜지스터(545)에서 증폭된 신호를 판독하기 위한 판독 트랜지스터로서 기능할 수 있다.
또한, 예를 들어 배선(121)은 전위 VPD를 공급하는 기능을 갖는다. 예를 들어 배선(522)은 전위 SEL을 공급하는 기능을 갖는다. 예를 들어 배선(523)은 전위 PR을 공급하는 기능을 갖는다. 예를 들어 배선(524)은 전위 VRS를 공급하는 기능을 갖는다. 예를 들어 배선(525)은 전위 TX를 공급하는 기능을 갖는다. 예를 들어 배선(526)은 전위 W을 공급하는 기능을 갖는다. 예를 들어 배선(527)은 전위 CS를 공급하는 기능을 갖는다. 예를 들어 배선(529)은 전위 VPI를 공급하는 기능을 갖는다.
또한, 트랜지스터(541)의 소스 및 드레인 중 하나가 배선(129)과 전기적으로 접속되고, 배선(129)이 n형 반도체(223)와 전기적으로 접속되어도 좋다(도 13 참조). 또한, 트랜지스터(545)의 게이트가 배선(531)과 전기적으로 접속되고, 배선(531)이 노드(563)와 전기적으로 접속되어도 좋다. 또한, 용량 소자(551)의 다른 쪽 전극이 배선(531)과 전기적으로 접속되어도 좋다. 또한, 용량 소자(552)의 한쪽 전극이 배선(531)과 전기적으로 접속되어도 좋다. 또한, 배선(531)은 노드(563)로서 기능할 수 있다. 또한, 트랜지스터(544)의 게이트가 배선(532)과 전기적으로 접속되고, 배선(532)이 배선(522)과 전기적으로 접속되어도 좋다.
용량 소자(552)의 정전 용량은 용량 소자(551)의 정전 용량보다 큰 것이 바람직하다. 구체적으로는 용량 소자(552)의 정전 용량은 용량 소자(551)의 정전 용량의 2배 이상인 것이 바람직하고, 5배 이상이면 더 바람직하고, 10배 이상이면 보다 바람직하다.
화소(111a)는 광전 변환 소자(136) 및 화소 구동 회로(512)에 의하여 생성된 아날로그 신호를 배선(528)에 공급할 수 있다. 구체적으로는, 광전 변환 소자(136)의 수광량에 따라 결정되는 아날로그 신호를 노드(562) 및 노드(563)에 유지하고 상기 아날로그 신호를 트랜지스터(545)에서 증폭하여 배선(528)에 출력할 수 있다.
또한, 화소 구동 회로(512)는 차분 연산 회로로서 기능할 수 있다. 화소(111a)를 사용한 촬상 장치(100)는 제 1 프레임에서 촬상한 화상의 정보와 제 2 프레임에서 촬상한 화상의 정보를 비교하여 그 차분을 검출할 수 있다. 또한, 연속된 프레임 간이 아니라도, 촬상된 2개의 화상의 차분을 검출할 수 있다. 구체적으로는, 제 1 프레임에서 촬상한 화상의 정보를 노드(563)에 유지하고, 제 2 프레임 이후에 촬상된 화상의 정보를 노드(562)에 유지함으로써, 제 1 프레임에서 촬상한 화상의 정보와의 차분을 검출할 수 있다.
즉, 화소(111a)를 사용한 촬상 장치(100)는 화상의 변화를 검출할 수 있다. 따라서, 화상의 변화를 검출한 경우에 신호를 출력(또는 신호의 출력을 정지)하거나, 화상이 변화되지 않게 된 경우에 신호를 출력(또는 신호의 출력을 정지)하는 기능을 갖는 장치를 구현할 수 있다. 예를 들어, 화상이 변화되었을 때 녹화를 시작하고, 화상이 변화되지 않게 되었을 때 녹화를 종료하는 촬상 장치(100)를 구현할 수 있다.
복수의 화소(111a)를 매트릭스 형태로 배치하는 예를 도 14 및 도 15에 도시하였다. 도 14는 화소(111a)를 3행(n번째 행~n+2번째 행) 2열(m번째 열 및 m+1번째 열)의 매트릭스 형태로 배치한 예를 도시한 평면도이다. 도 15는 도 14에 대응하는 회로도이다. 도 14 및 도 15는 m번째 열과 m+1번째 열(예를 들어, 홀수 번째 열과 짝수 번째 열)에서 화소(111a)의 구성을 좌우 대칭인 경면 대칭으로 하는 예를 도시한 것이다. 또한, 하나의 배선(522)이 m번째 열의 배선(522)과, m+1번째 열의 배선(522)을 겸한다.
본 실시형태는 다른 실시형태에 제시된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 3)
본 실시형태에서는 화소(111) 및 화소(111a)와 다른 구성을 갖는 화소(111b)에 대하여 도면을 참조하여 설명한다. 화소(111b)는 화소(111)가 갖는 화소 구동 회로(112) 대신에 화소 구동 회로(712)를 갖는다. 즉, 화소(111b)는 화소 구동 회로(712)와 광전 변환 소자(136)를 갖는다. 또한, 화소(111b)는 화소(111)와 같은 재료 및 방법으로 제작할 수 있다. 설명의 중복을 줄이기 위하여, 본 실시형태에서는 주로 화소(111b)의 화소(111)와의 차이점에 대하여 설명한다. 본 실시형태에서 설명되지 않는 부분은 다른 실시형태를 참조하여 이해할 수 있다.
도 16의 (A)는 화소(111b)의 평면도이다. 도 16의 (B)는 광전 변환 소자(136)의 평면도이다. 도 17의 (A)는 화소 구동 회로(712)의 평면도이다. 도 17의 (B)는 화소(111b)의 회로도이다. 도 18은 화소(111b)의 구성을 설명하기 위한 사시도이다. 화소(111b)는 광전 변환 소자(136) 위에 화소 구동 회로(712)를 갖는다.
화소(111b)는 트랜지스터(741), 트랜지스터(742), 트랜지스터(743), 트랜지스터(744), 트랜지스터(745), 용량 소자(751), 및 광전 변환 소자(136) 등의 기능 소자를 갖는다. 또한, 화소(111b)를 구성하는 기능 소자 중 광전 변환 소자(136) 이외의 기능 소자로 구성한 회로가 화소 구동 회로(712)이다. 화소 구동 회로(712)는 광전 변환 소자(136)와 전기적으로 접속된다(도 17 참조). 화소 구동 회로(712)는 광전 변환 소자(136)의 수광량에 따른 아날로그 신호를 생성하는 기능을 갖는다.
화소(111b)에 있어서, 광전 변환 소자(136)의 한쪽 전극(예를 들어 음극)은 노드(761)와 전기적으로 접속되고, 다른 쪽 전극(예를 들어 양극)은 배선(121)과 전기적으로 접속된다. 또한, 트랜지스터(741)의 소스 및 드레인 중 하나는 노드(761)와 전기적으로 접속되고, 소스 및 드레인 중 다른 하나는 배선(723)과 전기적으로 접속된다. 트랜지스터(741)의 게이트는 배선(724)과 전기적으로 접속된다. 또한, 트랜지스터(742)의 소스 및 드레인 중 하나는 배선(722)과 전기적으로 접속되고, 소스 및 드레인 중 다른 하나는 트랜지스터(743)의 소스 및 드레인 중 하나와 전기적으로 접속된다. 트랜지스터(742)의 게이트는 배선(726)과 전기적으로 접속된다. 또한, 트랜지스터(743)의 소스 및 드레인 중 다른 하나는 배선(727)과 전기적으로 접속되고, 게이트는 노드(762)와 전기적으로 접속된다. 또한, 트랜지스터(744)의 소스 및 드레인 중 하나는 노드(761)와 전기적으로 접속되고, 소스 및 드레인 중 다른 하나는 노드(762)와 전기적으로 접속된다. 트랜지스터(744)의 게이트는 배선(729)과 전기적으로 접속된다. 또한, 트랜지스터(745)의 소스 및 드레인 중 하나는 배선(731)과 전기적으로 접속되고, 소스 및 드레인 중 다른 하나는 노드(761)와 전기적으로 접속된다.
배선(731)은 다른 화소가 갖는 트랜지스터(745)의 소스 및 드레인 중 하나와 전기적으로 접속된다. 예를 들어, n번째 행의 화소(111b)가 갖는 트랜지스터(745)의 소스 및 드레인 중 하나와, n+1번째 행의 화소(111b)가 갖는 트랜지스터(745)의 소스 및 드레인 중 하나는 전기적으로 접속될 수 있다.
또한, 트랜지스터(745)의 게이트는 배선(728)과 전기적으로 접속된다. 또한, 용량 소자(751)의 한쪽 전극은 배선(727)과 전기적으로 접속되고, 용량 소자(751)의 다른 쪽 전극은 노드(762)와 전기적으로 접속된다. 또한, 배선(723)은 배선(725)과 전기적으로 접속된다. 배선(725)은 생략하여도 좋지만, 배선(725)을 복수의 배선(723)과 전기적으로 접속함으로써 화소부(110) 내의 배선(723)의 전위 편차를 저감하여 촬상 장치(100)의 동작을 안정시키고 촬상 장치(100)의 신뢰성을 높일 수 있다. 트랜지스터(741)의 소스 및 드레인 중 다른 하나를 배선(725)과 전기적으로 접속함으로써, 배선(723)을 생략하여도 좋다.
또한, 배선(727)은 배선(721)과 전기적으로 접속된다. 배선(721)은 생략하여도 좋지만, 배선(721)을 배선(727)과 전기적으로 접속함으로써 화소부(110) 내의 배선(727)의 전위 편차를 저감하여 촬상 장치(100)의 동작을 안정시키고 촬상 장치(100)의 신뢰성을 높일 수 있다. 트랜지스터(743)의 소스 및 드레인 중 다른 하나와, 용량 소자(751)의 한쪽 전극을 배선(721)과 전기적으로 접속함으로써, 배선(727)을 생략하여도 좋다.
트랜지스터(744)는 광전 변환 소자(136)의 수광량에 따른 전하(전위)를 노드(762)에 전송하기 위한 전송 트랜지스터로서 기능할 수 있다. 노드(762)는 전하 축적부로서 기능한다. 또한, 트랜지스터(741)는 노드(761) 및 노드(762)의 전위를 리셋하기 위한 리셋 트랜지스터로서 기능할 수 있다. 또한, 트랜지스터(743)는 노드(762)에 축적된 전하를 증폭하는 증폭 트랜지스터로서 기능할 수 있다. 또한, 트랜지스터(742)는 트랜지스터(743)에서 증폭된 신호를 판독하기 위한 판독 트랜지스터로서 기능할 수 있다.
예를 들어 n번째 행의 화소(111b)가 갖는 트랜지스터(745)의 소스 및 드레인 중 하나와, n+1번째 행의 화소(111b)가 갖는 트랜지스터(745)의 소스 및 드레인 중 하나를 전기적으로 접속한 경우, 각 트랜지스터(745)를 온 상태로 하면, n번째 행의 화소(111b)가 갖는 노드(761)와, n+1번째 행의 화소(111b)가 갖는 노드(761)를 전기적으로 접속시킬 수 있다. 즉, 각 트랜지스터(745)를 온 상태로 함으로써, n번째 행의 화소(111b)가 갖는 광전 변환 소자(136)와, n+1번째 행의 화소(111b)가 갖는 광전 변환 소자(136)를 병렬로 접속할 수 있다. 복수의 광전 변환 소자(136)를 병렬로 접속함으로써, 실질적으로 촬상 장치(100)의 수광 면적을 증대시킬 수 있다. 예를 들어, 1프레임당 촬상 시간을 단축할 수 있다. 따라서, 고속 연속 촬상이 가능한 촬상 장치(100)를 제공할 수 있다. 또한, 검출 감도를 높일 수 있기 때문에, 다이내믹 레인지가 넓은 촬상 장치(100)를 제공할 수 있다.
또한, 예를 들어 배선(121)은 전위 VPD를 공급하는 기능을 갖는다. 예를 들어 배선(721) 및 배선(727)은 전위 VPI를 공급하는 기능을 갖는다. 예를 들어 배선(723) 및 배선(725)은 전위 VRS를 공급하는 기능을 갖는다. 예를 들어 배선(724)은 전위 VPR을 공급하는 기능을 갖는다. 예를 들어 배선(726)은 전위 SEL을 공급하는 기능을 갖는다. 예를 들어 배선(728)은 전위 PA를 공급하는 기능을 갖는다. 예를 들어 배선(729)은 전위 TX를 공급하는 기능을 갖는다.
또한, 트랜지스터(741)의 소스 및 드레인 중 하나가 배선(129)과 전기적으로 접속되고, 배선(129)이 n형 반도체(223)와 전기적으로 접속되어도 좋다(도 18 참조).
화소(111b)는 광전 변환 소자(136) 및 화소 구동 회로(712)에 의하여 생성된 아날로그 신호를 배선(722)에 공급할 수 있다. 구체적으로는, 광전 변환 소자(136)의 수광량에 따라 결정되는 아날로그 신호를 노드(762)에 유지하고 상기 아날로그 신호를 트랜지스터(743)에서 증폭하여 배선(722)에 출력할 수 있다.
복수의 화소(111b)를 매트릭스 형태로 배치하는 예를 도 19 및 도 20에 도시하였다. 도 19는 화소(111b)를 4행(n번째 행~n+3번째 행) 2열(m번째 열 및 m+1번째 열)의 매트릭스 형태로 배치한 예를 도시한 평면도이다. 도 20은 도 19에 대응하는 회로도이다. 도 19 및 도 20은 m번째 열과 m+1번째 열(예를 들어, 홀수 번째 열과 짝수 번째 열)에서 화소(111b)의 구성을 좌우 대칭인 경면 대칭으로 하는 예를 도시한 것이다. 또한, 하나의 배선(723)이 m번째 열의 배선(723)과, m+1번째 열의 배선(723)을 겸한다. 또한, 하나의 배선(721)이 m+1번째 열의 배선(721)과, m+2번째 열의 배선(721)(미도시)을 겸한다.
또한, 도 19 및 도 20에서는 n번째 행의 화소(111b)가 갖는 트랜지스터(745)의 소스 및 드레인 중 하나와, n+1번째 행의 화소(111b)가 갖는 트랜지스터(745)의 소스 및 드레인 중 하나는 배선(731)을 통하여 전기적으로 접속된다. 또한, n+2번째 행의 화소(111b)가 갖는 트랜지스터(745)의 소스 및 드레인 중 하나와, n+3번째 행의 화소(111b)가 갖는 트랜지스터(745)의 소스 및 드레인 중 하나는 배선(731)을 통하여 전기적으로 접속된다.
또한, 상기 화소(111b)의 접속은 인접되는 화소(111b) 간에서의 접속에 한정되지 않는다. 예를 들어, n번째 행의 화소(111b)가 갖는 트랜지스터(745)의 소스 및 드레인 중 하나와, n+2번째 행의 화소(111b)가 갖는 트랜지스터(745)의 소스 및 드레인 중 하나는 전기적으로 접속되어도 좋다.
또한, 상기 화소(111b)의 접속은 3개 이상의 화소(111b) 간에서 수행하여도 좋다. 예를 들어, n번째 행의 화소(111b)가 갖는 트랜지스터(745)의 소스 및 드레인 중 하나와, n+1번째 행 및 n+2번째 행의 화소(111b)가 갖는 트랜지스터(745)의 소스 및 드레인 중 하나는 전기적으로 접속되어도 좋다.
본 실시형태는 다른 실시형태에 제시된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 4)
본 실시형태에서는 상술한 실시형태에 제시된 촬상 장치(100)를 고체 촬상 소자의 한가지인 CMOS 이미지 센서로 구성하는 경우의 일례에 대하여 도 21~도 25를 참조하여 설명한다. 도 21에 도시된 화소 영역(251)은 촬상 장치(100)가 갖는 화소(111), 화소(111a), 또는 화소(111b)의 일부의 단면도이다. 도 21에 도시된 주변 회로 영역(252)은 촬상 장치(100)가 갖는 주변 회로의 일부의 단면도이다. 또한, 도 22의 (A)는 도 21에 도시된 트랜지스터(134)의 확대도이다. 또한, 도 22의 (B)는 도 21에 도시된 용량 소자(135)의 확대도이다. 도 24의 (A)는 도 21에 도시된 트랜지스터(281)의 확대도이다. 도 24의 (B)는 도 21에 도시된 트랜지스터(282)의 확대도이다. 또한, 도 21에 도시된 트랜지스터(134)는 예를 들어, 화소(111a)의 트랜지스터(541)에 상당한다. 또한, 본 실시형태에 제시된 트랜지스터(134)의 구조는 상술한 실시형태에 제시된 다른 트랜지스터에도 적용할 수 있다.
본 실시형태에서 예시하는 촬상 장치(100)는 기판(101) 위에 절연층(102)을 갖고, 절연층(102) 위에 pin형 접합이 형성된 광전 변환 소자(136)를 갖는다. 상술한 실시형태에서 설명한 바와 같이 광전 변환 소자(136)는 p형 반도체(221), i형 반도체(222), 및 n형 반도체(223)를 갖는다.
기판(101)으로서는 유리 기판, 석영 기판, 사파이어 기판, 세라믹 기판, 금속 기판, 반도체 기판 등을 사용할 수 있다. 또한, 본 실시형태의 처리 온도에 견딜 수 있는 내열성을 갖는 플라스틱 기판을 사용하여도 좋다. 이러한 기판의 일례로서는, 반도체 기판(예를 들어 단결정 기판 또는 실리콘 기판), SOI(SOI: Silicon on Insulator) 기판, 스테인리스 강 기판, 스테인리스 강박을 갖는 기판, 텅스텐 기판, 텅스텐박을 갖는 기판 등을 들 수 있다. 유리 기판의 일례로서는 바륨보로실리케이트 유리, 알루미노보로실리케이트 유리, 또는 소다 석회 유리 등을 들 수 있다.
또한, 광전 변환 소자(136) 및 화소 구동 회로(112)를 형성한 후에 기계 연마법이나 에칭법 등을 이용하여 기판(101)을 제거하여도 좋다. 광전 변환 소자(136)에서 검출되는 광을 투과시킬 수 있는 재료를 기판(101)에 사용하면, 기판(101) 측으로부터 광전 변환 소자(136)에 광을 입사할 수 있다.
절연층(102)은 산화 알루미늄, 산화 마그네슘, 산화 실리콘, 산화질화 실리콘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 산화 탄탈럼 등의 산화물 재료나, 질화 실리콘, 질화산화 실리콘, 질화 알루미늄, 질화산화 알루미늄 등의 질화물 재료 등을 사용하여 단층 구조 또는 적층 구조로 형성할 수 있다. 절연층(102)은 스퍼터링법이나 CVD법, 열산화법, 도포법, 인쇄법 등을 이용하여 형성할 수 있다.
p형 반도체(221), i형 반도체(222), 및 n형 반도체(223)의 형성은, 예를 들어 절연층(102) 위에 i형 반도체(222)를 형성한 후에 i형 반도체(222) 위에 마스크를 형성하고, i형 반도체(222)의 일부에 선택적으로 불순물 원소를 도입하여 실현할 수 있다. 불순물 원소는 예를 들어 이온 주입법이나 이온 도핑법을 이용하여 도입할 수 있다. 불순물 원소의 도입 후에 마스크를 제거한다.
p형 반도체(221), i형 반도체(222), 및 n형 반도체(223)는 단결정 반도체, 다결정 반도체, 미결정 반도체, 나노크리스탈 반도체, 세미어모퍼스 반도체, 비정질 반도체 등을 사용하여 형성할 수 있다. 예를 들어 비정질 실리콘이나 미결정 저마늄 등을 사용할 수 있다. 또한, 탄소화 실리콘이나 갈륨 비소 등의 화합물 반도체를 사용할 수 있다.
p형 반도체(221), i형 반도체(222), 및 n형 반도체(223)를 형성하기 위한 재료로서 실리콘을 사용하는 경우, p형 도전형을 부여하는 불순물 원소로서는, 예를 들어 13족 원소를 사용할 수 있다. 또한, n형 도전형을 부여하는 불순물 원소로서는, 예를 들어 15족 원소를 사용할 수 있다.
또한, 예를 들어 SOI를 사용하여 상기 반도체를 형성하는 경우, 절연층(102)은 BOX층(BOX: Buried Oxide)이어도 좋다.
또한, 본 실시형태에 제시되는 촬상 장치(100)는 p형 반도체(221), i형 반도체(222), 및 n형 반도체(223) 위에 절연층(103)과 절연층(104)을 갖는다. 절연층(103) 및 절연층(104)은 절연층(102)과 같은 재료 및 방법으로 형성할 수 있다. 또한, 절연층(103)과 절연층(104) 중 어느 하나를 생략하여도 좋고, 절연층을 더 적층하여도 좋다.
또한, 본 실시형태에 제시되는 촬상 장치(100)는 절연층(104) 위에 평탄한 표면을 갖는 절연층(105)을 형성한다. 절연층(105)은 절연층(102)과 같은 재료 및 방법으로 형성할 수 있다. 또한, 절연층(105)으로서, 저유전율 재료(low-k 재료), 실록산계 수지, PSG(포스포실리케이트 글래스), BPSG(보로포스포실리케이트 글래스) 등을 사용하여도 좋다. 또한, 절연층(105) 표면에 화학적 기계 연마(CMP: Chemical Mechanical Polishing) 처리(아래에서 'CMP 처리'라고도 함)를 수행하여도 좋다. CMP 처리를 수행함으로써, 시료 표면의 요철이 저감되므로, 이후에 형성되는 절연층이나 도전층의 피복성을 높일 수 있다.
또한, 절연층(103) 내지 절연층(105)의 p형 반도체(221)와 중첩되는 영역에 개구(224)가 형성되고, 절연층(103) 내지 절연층(105)의 n형 반도체(223)와 중첩되는 영역에 개구(225)가 형성된다. 또한, 개구(224) 및 개구(225)에 콘택트 플러그(106)가 형성된다. 콘택트 플러그(106)는 절연층에 형성된 개구에 도전성 재료를 매립함으로써 형성된다. 도전성 재료로서, 예를 들어, 텅스텐, 폴리실리콘 등 매립성이 높은 도전성 재료를 사용할 수 있다. 또한, 도시하지 않았지만, 상기 재료의 측면 및 저면을, 타이타늄층, 질화 타이타늄층, 또는 이들의 적층 등을 포함한 배리어층(확산 방지층)으로 덮을 수 있다. 이 경우, 배리어층도 포함하여 콘택트 플러그라고 하는 경우가 있다. 또한, 개구(224) 및 개구(225)는 그 개수나 배치에 특별한 제약은 없다. 따라서, 레이아웃의 자유도가 높은 촬상 장치를 구현할 수 있다.
또한, 절연층(105) 위에 배선(121) 및 배선(129)이 형성된다. 배선(121)은 개구(224)에 형성된 콘택트 플러그(106)를 통하여 p형 반도체(221)와 전기적으로 접속된다. 또한, 배선(129)은 개구(225)에 형성된 콘택트 플러그(106)를 통하여 n형 반도체(223)와 전기적으로 접속된다.
또한, 배선(121) 및 배선(129)을 덮도록 절연층(107)을 형성한다. 절연층(107)은 절연층(105)과 같은 재료 및 방법으로 형성할 수 있다. 또한, 절연층(107) 표면에 CMP 처리를 수행하여도 좋다. CMP 처리를 수행함으로써, 시료 표면의 요철이 저감되므로, 이후에 형성되는 절연층이나 도전층의 피복성을 높일 수 있다.
배선(121) 및 배선(129)은 알루미늄, 타이타늄, 크로뮴, 니켈, 구리, 이트륨, 지르코늄, 몰리브데넘, 망가니즈, 은, 탄탈럼, 또는 텅스텐 등의 금속, 또는 이들 중 어느 것을 주성분으로 포함한 합금을 사용하여 단층 구조 또는 적층 구조로 형성할 수 있다. 예를 들어, 망가니즈를 포함한 구리막의 단층 구조, 타이타늄막 위에 알루미늄막을 적층한 2층 구조, 텅스텐막 위에 알루미늄막을 적층한 2층 구조, 구리-마그네슘-알루미늄 합금막 위에 구리막을 적층한 2층 구조, 타이타늄막 위에 구리막을 적층한 2층 구조, 텅스텐막 위에 구리막을 적층한 2층 구조, 타이타늄막 또는 질화 타이타늄막 위에 알루미늄막 또는 구리막을 적층하고, 그 위에 타이타늄막 또는 질화 타이타늄막을 형성한 3층 구조, 몰리브데넘막 또는 질화 몰리브데넘막 위에 알루미늄막 또는 구리막을 적층하고, 그 위에 몰리브데넘막 또는 질화 몰리브데넘막을 형성한 3층 구조, 텅스텐막 위에 구리막을 적층하고, 그 위에 텅스텐막을 형성한 3층 구조 등이 있다. 또한, 알루미늄에, 타이타늄, 탄탈럼, 텅스텐, 몰리브데넘, 크로뮴, 네오디뮴, 스칸듐 중에서 선택된 하나 또는 복수를 조합한 합금막 또는 질화막을 사용하여도 좋다.
또한, 인듐 주석 산화물(ITO:Indium Tin Oxide), 아연 산화물, 산화 텅스텐을 포함한 인듐 산화물, 산화 텅스텐을 포함한 인듐 아연 산화물, 산화 타이타늄을 포함한 인듐 산화물, 산화 타이타늄을 포함한 인듐 주석 산화물, 인듐 아연 산화물, 산화 실리콘이 첨가된 인듐 주석 산화물 등, 산소를 포함한 도전성 재료나, 질화 타이타늄, 질화 탄탈럼 등, 질소를 포함한 도전성 재료를 사용하여도 좋다. 또한, 상술한 금속 원소를 포함한 재료와, 산소를 포함한 도전성 재료를 조합한 적층 구조로 할 수도 있다. 또한, 상술한 금속 원소를 포함한 재료와, 질소를 포함한 도전성 재료를 조합한 적층 구조로 할 수도 있다. 또한, 상술한 금속 원소를 포함한 재료, 산소를 포함한 도전성 재료, 및 질소를 포함한 도전성 재료를 조합한 적층 구조로 할 수도 있다.
트랜지스터(134), 트랜지스터(289), 및 용량 소자(135)는 절연층(108) 및 절연층(109)을 개재하여 절연층(107) 위에 형성된다. 도 21에는 도시하지 않았지만, 트랜지스터(131), 트랜지스터(132), 및 트랜지스터(133) 등도 절연층(108) 및 절연층(109)을 개재하여 절연층(107) 위에 형성된다. 또한, 본 실시형태에서는, 트랜지스터(134) 및 트랜지스터(289)를 톱 게이트 구조의 트랜지스터로서 예시하고 있지만, 보텀 게이트 구조의 트랜지스터로 하여도 좋다. 도 21에 도시되지 않은 다른 트랜지스터도 마찬가지이다.
또한, 상기 트랜지스터로서, 역 스태거형 트랜지스터나, 순 스태거형 트랜지스터를 사용할 수도 있다. 또한, 채널이 형성되는 반도체층을 2개의 게이트 전극 사이에 끼우는 구조인 듀얼 게이트형 트랜지스터를 사용할 수도 있다. 또한, 싱글 게이트 구조의 트랜지스터에 한정되지 않고, 복수의 채널 형성 영역을 갖는 멀티 게이트형 트랜지스터, 예를 들어 더블 게이트형 트랜지스터로 하여도 좋다.
또한, 상기 트랜지스터로서, 플레이너형, FIN형(핀형), TRI-GATE형(트라이게이트형) 등 다양한 구성의 트랜지스터를 사용할 수 있다.
상기 트랜지스터들은 서로 같은 구조이어도 좋고 다른 구조이어도 좋다. 트랜지스터의 크기(예를 들어 채널 길이 및 채널 폭) 등은 각 트랜지스터에서 적절히 조정하면 좋다. 촬상 장치(100)가 갖는 복수의 트랜지스터 모두를 동일한 구조로 하는 경우에는, 각 트랜지스터를 동일한 공정으로 동시에 제작할 수 있다.
트랜지스터(134)는 게이트 전극으로서 기능할 수 있는 전극(243)과, 소스 전극 및 드레인 전극 중 하나로서 기능할 수 있는 전극(244)과, 소스 전극 및 드레인 전극 중 다른 하나로서 기능할 수 있는 전극(245)과, 게이트 절연층으로서 기능할 수 있는 절연층(117)과, 반도체층(242)을 갖는다.
또한, 도 21에 도시된 트랜지스터(134)의 소스 전극 및 드레인 전극 중 다른 하나로서 기능할 수 있는 전극과, 용량 소자(135)의 한쪽 전극으로서 기능할 수 있는 전극의 양쪽 모두는 전극(245)을 사용하여 형성된다. 다만, 본 발명의 일 형태는 이에 한정되지 않는다. 트랜지스터(134)의 소스 전극 및 드레인 전극 중 다른 하나로서 기능할 수 있는 전극과, 용량 소자(135)의 한쪽 전극으로서 기능할 수 있는 전극은 각각 다른 전극을 사용하여 형성하여도 좋다.
또한, 용량 소자(135)는 용량 소자(135)의 한쪽 전극으로서 기능할 수 있는 전극(245)과, 다른 쪽 전극으로서 기능할 수 있는 전극(273)이 절연층(277) 및 반도체층(272c)을 개재하여 중첩되는 구성을 갖는다. 본 실시형태에서는 전극(273)을 전극(273a)과 전극(273b)의 적층으로 하는 예를 제시한다. 전극(273)은 전극(243)과 동시에 형성할 수 있다. 따라서, 전극(273a)은 전극(243a)과 동시에 형성할 수 있고, 전극(273b)은 전극(243b)과 동시에 형성할 수 있다. 또한, 절연층(277) 및 반도체층(272c)은 유전체로서 기능할 수 있다. 또한, 절연층(277)은 절연층(117)과 동시에 형성할 수 있다. 또한, 반도체층(272c)은 반도체층(242c)과 동시에 형성할 수 있다. 절연층(277) 및 반도체층(272c) 중 하나는 생략하여도 좋다.
절연층(108)은 산소, 수소, 물, 알칼리 금속, 알칼리 토금속 등 불순물의 확산을 방지하는 기능을 갖는 절연막을 사용하여 형성하는 것이 바람직하다. 상기 절연막으로서는 산화 실리콘, 산화질화 실리콘, 질화 실리콘, 질화산화 실리콘, 산화 갈륨, 산화 하프늄, 산화 이트륨, 산화 알루미늄, 산화질화 알루미늄 등이 있다. 또한, 상기 절연막에, 질화 실리콘, 산화 갈륨, 산화 하프늄, 산화 이트륨, 산화 알루미늄 등을 사용함으로써, 광전 변환 소자(136) 측으로부터 확산되는 불순물이 반도체층(242)에 도달되는 것을 억제할 수 있다. 또한, 절연층(108)은 스퍼터링법, CVD법, 증착법, 열산화법 등으로 형성할 수 있다. 절연층(108)은 이들 재료를 사용하여 단층 구조 또는 적층 구조로 형성할 수 있다.
절연층(109)은 절연층(102)과 같은 재료 및 방법으로 형성할 수 있다. 또한, 반도체층(242)에 산화물 반도체를 사용하는 경우, 절연층(109)에 화학 양론적 조성을 만족시키는 산소의 양보다 많은 산소를 포함한 절연층을 사용하여 형성하는 것이 바람직하다. 화학 양론적 조성을 만족시키는 산소의 양보다 많은 산소를 포함한 절연층은 가열에 의하여 산소의 일부가 탈리된다. 화학 양론적 조성을 만족시키는 산소의 양보다 많은 산소를 포함한 절연층이란, 층의 표면 온도가 100 이상 700 이하, 바람직하게는 100 이상 500 이하가 되도록 가열 처리를 하는 TDS(Thermal Desorption Spectroscopy) 분석을 수행하였을 때, 산소 원자로 환산한 산소의 탈리량이 1.0×1018atoms/cm3 이상, 바람직하게는 3.0×1020atoms/cm3 이상인 절연층을 말한다.
또한, 화학 양론적 조성을 만족시키는 산소의 양보다 많은 산소를 포함한 절연층은, 절연층에 산소를 첨가하는 처리를 하여 형성할 수도 있다. 산소를 첨가하는 처리는 산소 분위기하에서의 가열 처리나, 이온 주입 장치, 이온 도핑 장치, 또는 플라즈마 처리 장치를 이용하여 수행할 수 있다. 산소를 첨가하기 위한 가스로서는, 16O2 또는 18O2 등의 산소 가스, 아산화 질소 가스, 또는 오존 가스 등을 사용할 수 있다. 또한, 본 명세서에서는 산소를 첨가하는 처리를 '산소 도핑 처리'라고도 한다.
트랜지스터(134), 트랜지스터(289) 등의 반도체층은 단결정 반도체, 다결정 반도체, 미결정 반도체, 나노크리스탈 반도체, 세미어모퍼스 반도체, 비정질 반도체 등을 사용하여 형성할 수 있다. 예를 들어 비정질 실리콘이나 미결정 저마늄 등을 사용할 수 있다. 또한, 탄소화 실리콘, 갈륨 비소, 산화물 반도체, 질화물 반도체 등의 화합물 반도체나, 유기 반도체 등을 사용할 수 있다.
본 실시형태에서는 반도체층(242)에 산화물 반도체를 사용하는 예에 대하여 설명한다. 또한, 본 실시형태에서는 반도체층(242)을 반도체층(242a), 반도체층(242b), 및 반도체층(242c)의 적층으로 하는 경우에 대하여 설명한다.
반도체층(242a), 반도체층(242b), 및 반도체층(242c)은 In 및 Ga 중 한쪽, 또는 양쪽을 포함한 재료로 형성한다. 대표적으로는, In-Ga 산화물(In 및 Ga를 포함한 산화물), In-Zn 산화물(In 및 Zn을 포함한 산화물), In-M-Zn 산화물(In, 원소 M 및 Zn을 포함한 산화물. 원소 M은 Al, Ti, Ga, Y, Zr, La, Ce, Nd, 및 Hf 중에서 선택된 1종류 이상의 원소이고, In보다 산소와의 결합력이 강한 금속 원소임)을 들 수 있다.
반도체층(242a) 및 반도체층(242c)은 반도체층(242b)을 구성하는 금속 원소 중 같은 금속 원소를 1종 이상 포함한 재료로 형성되는 것이 바람직하다. 이러한 재료를 사용하면, 반도체층(242a)과 반도체층(242b)의 계면, 및 반도체층(242c)과 반도체층(242b)의 계면에 계면 준위가 생기기 어렵게 할 수 있다. 따라서, 계면에서의 캐리어의 산란이나 포획이 생기기 어렵고, 트랜지스터의 전계 효과 이동도를 향상시킬 수 있게 된다. 또한, 트랜지스터의 문턱 전압의 편차를 저감시킬 수 있게 된다. 따라서, 양호한 전기 특성을 갖는 반도체 장치를 구현할 수 있게 된다.
반도체층(242a) 및 반도체층(242c)의 두께는 3nm 이상 100nm 이하, 바람직하게는 3nm 이상 50nm 이하로 한다. 또한, 반도체층(242b)의 두께는 3nm 이상 200nm 이하, 바람직하게는 3nm 이상 100nm 이하, 더 바람직하게는 3nm 이상 50nm 이하로 한다.
또한, 반도체층(242b)이 In-M-Zn 산화물이고, 반도체층(242a) 및 반도체층(242c)도 In-M-Zn 산화물일 때, 반도체층(242a) 및 반도체층(242c)을 In:M:Zn=x1:y1:z1[원자수비], 반도체층(242b)을 In:M:Zn=x2:y2:z2[원자수비]로 하면, y1/x1이 y2/x2보다 크게 되도록 반도체층(242a), 반도체층(242c), 및 반도체층(242b)을 선택한다. 바람직하게는 y1/x1이 y2/x2보다 1.5배 이상 크게 되도록 반도체층(242a), 반도체층(242c), 및 반도체층(242b)을 선택한다. 더 바람직하게는 y1/x1이 y2/x2보다 2배 이상 크게 되도록 반도체층(242a), 반도체층(242c), 및 반도체층(242b)을 선택한다. 더 바람직하게는 y1/x1이 y2/x2보다 3배 이상 크게 되도록 반도체층(242a), 반도체층(242c), 및 반도체층(242b)을 선택한다. 이 때, 반도체층(242b)에 있어서, y1이 x1 이상이면 트랜지스터에 안정된 전기 특성을 부여할 수 있으므로 바람직하다. 다만, y1이 x1의 3배 이상이면, 트랜지스터의 전계 효과 이동도가 저하되기 때문에, y1은 x1의 3배 미만인 것이 바람직하다. 반도체층(242a) 및 반도체층(242c)을 상기 구성으로 함으로써, 반도체층(242a) 및 반도체층(242c)을 반도체층(242b)보다 산소 결손이 발생하기 어려운 층으로 할 수 있다.
또한, 반도체층(242a) 및 반도체층(242c)이 In-M-Zn 산화물일 때, Zn 및 O를 제외한 In과 원소 M의 함유율은, 바람직하게는 In이 50atomic% 미만이고 원소 M이 50atomic% 이상, 더 바람직하게는 In이 25atomic% 미만이고 원소 M이 75atomic% 이상이다. 또한, 반도체층(242b)이 In-M-Zn 산화물일 때, Zn 및 O를 제외한 In과 원소 M의 함유율은 바람직하게는 In이 25atomic% 이상이고 원소 M이 75atomic% 미만, 더 바람직하게는 In이 34atomic% 이상이고 원소 M이 66atomic% 미만이다.
예를 들어, In 또는 Ga를 포함한 반도체층(242a) 및 In 또는 Ga를 포함한 반도체층(242c)으로서, In:Ga:Zn=1:3:2, 1:3:4, 1:3:6, 1:6:4, 또는 1:9:6 등의 원자수비를 갖는 타깃을 사용하여 형성한 In-Ga-Zn 산화물이나, In:Ga=1:9 등의 원자수비를 갖는 타깃을 사용하여 형성한 In-Ga 산화물이나, 산화 갈륨 등을 사용할 수 있다. 또한, 반도체층(242b)으로서, In:Ga:Zn=3:1:2, 1:1:1, 5:5:6, 또는 4:2:4.1 등의 원자수비를 갖는 타깃을 사용하여 형성한 In-Ga-Zn 산화물을 사용할 수 있다. 또한, 반도체층(242a), 반도체층(242b), 및 반도체층(242c)의 원자수비는 각각 상기 원자수비의 ±20%의 오차 변동을 포함한다.
반도체층(242b)을 사용한 트랜지스터에 안정된 전기 특성을 부여하기 위해서는, 반도체층(242b) 내의 불순물 및 산소 결손을 저감하여 고순도 진성화시켜, 반도체층(242b)을 진성 또는 실질적으로 진성이라고 간주할 수 있는 산화물 반도체층으로 하는 것이 바람직하다. 또한, 적어도 반도체층(242b) 내의 채널 형성 영역을 진성 또는 실질적으로 진성이라고 간주할 수 있는 반도체층으로 하는 것이 바람직하다.
또한, 실질적으로 진성이라고 간주할 수 있는 산화물 반도체층이란, 산화물 반도체층 내의 캐리어 밀도가 1×1017/cm3 미만, 바람직하게는 1×1015/cm3 미만, 더 바람직하게는 1×1013/cm3 미만인 산화물 반도체층을 말한다.
[산화물 반도체의 에너지 밴드 구조]
여기서, 반도체층(242a), 반도체층(242b), 및 반도체층(242c)의 적층으로 구성되는 반도체층(242)의 기능 및 그 효과에 대해서 도 23에 도시된 에너지 밴드 구조도를 참조하여 설명한다. 도 23은 도 22의 (A)에 C1-C2의 일점 쇄선으로 도시한 부분의 에너지 밴드 구조도이다. 도 23은 트랜지스터(134)의 채널 형성 영역의 에너지 밴드 구조를 도시한 것이다.
도 23에 있어서, Ec(382), Ec(383a), Ec(383b), Ec(383c), Ec(386)은 각각 절연층(109), 반도체층(242a), 반도체층(242b), 반도체층(242c), 절연층(117)의 전도대 하단의 에너지를 나타낸다.
여기서, 진공 준위와 전도대 하단의 에너지의 차이(전자 친화력이라고도 함)는 진공 준위와 가전자대 상단의 에너지의 차이(이온화 퍼텐셜이라고도 함)로부터 에너지 갭을 뺀 값이다. 또한, 에너지 갭은 분광 엘립소미터(HORIBA JOBIN YVON사 제조 UT-300)를 이용하여 측정할 수 있다. 또한, 진공 준위와 가전자대 상단의 에너지 차이는 자외선 광전자 분광 분석(UPS: Ultraviolet Photoelectron Spectroscopy) 장치(PHI사 제조 VersaProbe)를 이용하여 측정할 수 있다.
또한, In:Ga:Zn=1:3:2의 원자수비를 갖는 타깃을 사용하여 형성한 In-Ga-Zn 산화물의 에너지 갭은 약 3.5eV, 전자 친화력은 약 4.5eV이다. 또한, 원자수비가 In:Ga:Zn=1:3:4인 타깃을 사용하여 형성한 In-Ga-Zn 산화물의 에너지 갭은 약 3.4eV, 전자 친화력은 약 4.5eV이다. 또한, In:Ga:Zn=1:3:6의 원자수비를 갖는 타깃을 사용하여 형성한 In-Ga-Zn 산화물의 에너지 갭은 약 3.3eV, 전자 친화력은 약 4.5eV이다. 또한, In:Ga:Zn=1:6:2의 원자수비를 갖는 타깃을 사용하여 형성한 In-Ga-Zn 산화물의 에너지 갭은 약 3.9eV, 전자 친화력은 약 4.3eV이다. 또한, In:Ga:Zn=1:6:8의 원자수비를 갖는 타깃을 사용하여 형성한 In-Ga-Zn 산화물의 에너지 갭은 약 3.5eV, 전자 친화력은 약 4.4eV이다. 또한, In:Ga:Zn=1:6:10의 원자수비를 갖는 타깃을 사용하여 형성한 In-Ga-Zn 산화물의 에너지 갭은 약 3.5eV, 전자 친화력은 약 4.5eV이다. 또한, In:Ga:Zn=1:1:1의 원자수비를 갖는 타깃을 사용하여 형성한 In-Ga-Zn 산화물의 에너지 갭은 약 3.2eV, 전자 친화력은 약 4.7eV이다. 또한, In:Ga:Zn=3:1:2의 원자수비를 갖는 타깃을 사용하여 형성한 In-Ga-Zn 산화물의 에너지 갭은 약 2.8eV, 전자 친화력은 약 5.0eV이다.
절연층(109)과 절연층(117)은 절연물이기 때문에, Ec(382)와 Ec(386)는 Ec(383a), Ec(383b), 및 Ec(383c)보다 진공 준위에 가깝다(전자 친화력이 작다).
또한, Ec(383a)는 Ec(383b)보다 진공 준위에 가깝다. 구체적으로는, Ec(383a)는 Ec(383b)보다 0.05eV 이상, 0.07eV 이상, 0.1eV 이상, 또는 0.15eV 이상, 및 2eV 이하, 1eV 이하, 0.5eV 이하, 또는 0.4eV 이하 진공 준위에 가까운 것이 바람직하다.
또한, Ec(383c)는 Ec(383b)보다 진공 준위에 가깝다. 구체적으로는, Ec(383c)는 Ec(383b)보다 0.05eV 이상, 0.07eV 이상, 0.1eV 이상, 또는 0.15eV 이상, 및 2eV 이하, 1eV 이하, 0.5eV 이하, 또는 0.4eV 이하 진공 준위에 가까운 것이 바람직하다.
또한, 반도체층(242a)과 반도체층(242b)의 계면 근방, 및 반도체층(242b)과 반도체층(242c)의 계면 근방에는 혼합 영역이 형성되기 때문에, 전도대 하단의 에너지는 연속적으로 변화된다. 즉, 이와 같은 계면에 준위는 존재하지 않거나 거의 없다.
따라서, 상기 에너지 밴드 구조를 갖는 적층 구조에 있어서, 전자는 주로 반도체층(242b)을 이동하게 된다. 그러므로, 반도체층(242a)과 절연층(109)의 계면, 또는 반도체층(242c)과 절연층(117)의 계면에 준위가 존재하더라도, 상기 준위는 전자의 이동에 거의 영향을 미치지 않는다. 또한, 반도체층(242a)과 반도체층(242b)의 계면, 및 반도체층(242c)과 반도체층(242b)의 계면에 준위가 존재하지 않거나 거의 없기 때문에, 상기 영역에서 전자의 이동을 저해하지 않는다. 따라서, 상기 산화물 반도체의 적층 구조를 갖는 트랜지스터(134)는 높은 전계 효과 이동도를 실현할 수 있다.
또한, 도 23에 도시된 바와 같이, 반도체층(242a)과 절연층(109)의 계면 및 반도체층(242c)과 절연층(117)의 계면 근방에는, 불순물이나 결함에 기인한 트랩 준위(390)가 형성될 수 있지만, 반도체층(242a) 및 반도체층(242c)이 존재함으로써, 반도체층(242b)과 상기 트랩 준위를 멀리 떼어놓을 수 있다.
특히 본 실시형태에 예시하는 트랜지스터(134)는 반도체층(242b)의 상면과 측면이 반도체층(242c)과 접촉하고, 반도체층(242b)의 하면이 반도체층(242a)과 접촉하여 형성된다(도 22의 (A)에는 미도시. 도 35의 (C) 참조). 이와 같이, 반도체층(242b)을 반도체층(242a)과 반도체층(242c)으로 덮는 구성으로 함으로써, 상기 트랩 준위의 영향을 더 저감할 수 있다.
다만, Ec(383a) 또는 Ec(383c)와, Ec(383b)와의 에너지 차이가 작은 경우, 반도체층(242b)의 전자가 상기 에너지 차이를 초과하여 트랩 준위에 도달하는 경우가 있다. 트랩 준위에 전자가 포획됨으로써, 절연층의 계면에 음의 고정 전하가 발생하여, 트랜지스터의 문턱 전압은 양의 방향으로 변동된다.
따라서, Ec(383b)와, Ec(383a) 및 Ec(383c)와의 에너지 차이를 각각 0.1eV 이상, 바람직하게는 0.15eV 이상으로 하면, 트랜지스터의 문턱 전압의 변동이 저감되어, 트랜지스터의 전기 특성을 양호하게 할 수 있으므로 바람직하다.
또한, 반도체층(242a) 및 반도체층(242c)의 밴드갭은 반도체층(242b)의 밴드갭보다 넓은 것이 바람직하다.
본 발명의 일 형태에 따르면, 전기 특성의 편차가 적은 트랜지스터를 구현할 수 있다. 따라서, 전기 특성의 편차가 적은 반도체 장치를 구현할 수 있다. 본 발명의 일 형태에 따르면, 신뢰성이 양호한 트랜지스터를 구현할 수 있다. 따라서, 신뢰성이 양호한 반도체 장치를 구현할 수 있다.
또한, 산화물 반도체의 밴드갭은 2eV 이상이므로, 채널이 형성되는 반도체층에 산화물 반도체를 사용한 트랜지스터는 오프 전류를 매우 작게 할 수 있다. 구체적으로는, 채널 폭 1μm당 오프 전류를 실온에서 1×10-20A 미만, 바람직하게는 1×10-22A 미만, 더 바람직하게는 1×10-24A 미만으로 할 수 있다. 즉, 온/오프비의 값을 20자리수 이상 150자리수 이하로 할 수 있다.
본 발명의 일 형태에 따르면, 소비 전력이 적은 트랜지스터를 구현할 수 있다. 따라서, 소비 전력이 적은 촬상 장치나 반도체 장치를 구현할 수 있다.
또한, 반도체층에 산화물 반도체를 사용한 트랜지스터(OS 트랜지스터라고도 함)는 오프 전류가 매우 낮기 때문에, 트랜지스터(133) 및 트랜지스터(134)에 OS 트랜지스터를 사용함으로써 용량 소자(135)를 작게 할 수 있다. 또는, 용량 소자(135)를 제공하지 않고, 용량 소자(135) 대신에 트랜지스터 등의 기생 용량을 사용할 수 있다. 따라서, 광전 변환 소자(136)의 수광 가능 면적을 크게 할 수 있다. 또한, 트랜지스터(131) 및 트랜지스터(132) 중 적어도 하나에 OS 트랜지스터를 사용함으로써, 배선(123)과 배선(124) 사이에 의도하지 않게 흐르는 전류(누설 전류 또는 리크 전류라고도 함)를 저감시킬 수 있다(도 4 참조). 따라서, 촬상 장치(100)의 소비 전력을 저감할 수 있다. 또한, 배선(123) 및 배선(124)으로의 노이즈의 혼입을 저감할 수 있어, 촬상 장치(100)에서 촬상된 화상의 품질을 향상시킬 수 있다. 또한, 신뢰성이 높은 촬상 장치(100)를 제공할 수 있다.
또한, 트랜지스터(541), 트랜지스터(542), 및 트랜지스터(543)에 OS 트랜지스터를 사용함으로써, 용량 소자(551) 및 용량 소자(552)를 작게 할 수 있다. 또는, 용량 소자(551) 및 용량 소자(552)를 제공하지 않고, 용량 소자(551) 및 용량 소자(552) 대신에 트랜지스터 등의 기생 용량을 사용할 수 있다. 따라서, 광전 변환 소자(136)의 수광 가능 면적을 크게 할 수 있다. 또한, 트랜지스터(544) 및 트랜지스터(545) 중 적어도 하나에 OS 트랜지스터를 사용함으로써, 배선(528)과 배선(529) 사이에 흐르는 누설 전류를 저감시킬 수 있다(도 12 참조). 따라서, 촬상 장치(100)의 소비 전력을 저감할 수 있다. 또한, 배선(528) 및 배선(529)으로의 노이즈의 혼입을 저감할 수 있어, 촬상 장치(100)에서 촬상된 화상의 품질을 향상시킬 수 있다. 또한, 신뢰성이 높은 촬상 장치(100)를 제공할 수 있다.
또한, 트랜지스터(744)에 OS 트랜지스터를 사용함으로써, 용량 소자(751)를 작게 할 수 있다. 또는, 용량 소자(751)를 제공하지 않고, 용량 소자(751) 대신에 트랜지스터 등의 기생 용량을 사용할 수 있다. 따라서, 광전 변환 소자(136)의 수광 가능 면적을 크게 할 수 있다. 또한, 트랜지스터(741) 및 트랜지스터(745)에 OS 트랜지스터를 사용함으로써, 노드(761) 및 노드(762)로의 노이즈의 혼입을 저감할 수 있다. 또한, 트랜지스터(742) 및 트랜지스터(743) 중 적어도 하나에 OS 트랜지스터를 사용함으로써, 배선(722)과 배선(727) 사이에 흐르는 누설 전류를 저감시킬 수 있다(도 17 참조). 따라서, 촬상 장치(100)의 소비 전력을 저감할 수 있다. 또한, 배선(722) 및 배선(727)으로 노이즈가 혼입되기 어렵게 할 수 있어, 촬상 장치(100)에서 촬상된 화상의 품질을 향상시킬 수 있다. 또한, 신뢰성이 높은 촬상 장치(100)를 제공할 수 있다.
본 발명의 일 형태에 따르면, 검출 감도가 높은 촬상 장치나 반도체 장치를 구현할 수 있다. 또한, 본 발명의 일 형태에 따르면, 다이내믹 레인지가 넓은 촬상 장치나 반도체 장치를 구현할 수 있다.
또한, 산화물 반도체는 밴드갭이 넓기 때문에, 산화물 반도체를 사용한 반도체 장치는 사용 가능한 환경의 온도 범위가 넓다. 본 발명의 일 형태에 따르면, 동작 온도 범위가 넓은 촬상 장치나 반도체 장치를 구현할 수 있다.
또한, 상술한 3층 구조는 일례이다. 예를 들어, 반도체층(242a) 및 반도체층(242c) 중 하나를 형성하지 않은 2층 구조로 하여도 좋다.
[산화물 반도체에 대하여]
여기서, 반도체층(242)에 적용 가능한 산화물 반도체막에 대하여 자세히 설명하기로 한다.
산화물 반도체막은 비단결정 산화물 반도체막과 단결정 산화물 반도체막으로 대별된다. 비단결정 산화물 반도체막이란, CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor)막, 다결정 산화물 반도체막, 미결정 산화물 반도체막, 비정질 산화물 반도체막 등을 말한다.
우선, CAAC-OS막에 대하여 설명한다.
CAAC-OS막은 c축 배향된 복수의 결정부를 갖는 산화물 반도체막 중 하나이다.
투과형 전자 현미경(TEM: Transmission Electron Microscope)에 의하여 CAAC-OS막의 명시야상 및 회절 패턴의 복합 해석상(고분해능 TEM 이미지라고도 함)을 관찰하면, 복수의 결정부를 확인할 수 있다. 한편, 고분해능 TEM 이미지에서도 결정부끼리의 명확한 경계, 즉 결정 입계(그레인 바운더리라고도 함)가 확인되지 않는다. 따라서, CAAC-OS막은 결정 입계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다.
시료면과 실질적으로 평행한 방향으로부터 보아, CAAC-OS막의 단면의 고분해능 TEM 이미지를 관찰하면, 결정부에서 금속 원자가 층상으로 배열되어 있는 것을 확인할 수 있다. 금속 원자의 각층은 CAAC-OS막이 형성되는 면(피형성면이라고도 함) 또는 CAAC-OS막의 상면의 요철을 반영한 형상이며 CAAC-OS막의 피형성면 또는 상면에 평행하게 배열된다.
한편, 시료면에 실질적으로 수직인 방향으로부터 CAAC-OS막의 평면의 고분해능 TEM 이미지를 관찰하면, 결정부에서 금속 원자가 삼각형 또는 육각형으로 배열되어 있는 것이 확인된다. 그러나, 상이한 결정부들간에서 금속 원자의 배열에는 규칙성이 보이지 않는다.
X선 회절(XRD: X-Ray Diffraction) 장치를 이용하여 CAAC-OS막의 구조 해석을 수행하면, 예를 들어 InGaZnO4의 결정을 갖는 CAAC-OS막의 out-of-plane법에 의한 해석에서는, 회절각(2θ)이 31° 근방일 때 피크가 나타나는 경우가 있다. 이 피크는 InGaZnO4의 결정의 (009)면에 귀속되기 때문에, CAAC-OS막의 결정이 c축 배향성을 갖고, c축이 피형성면 또는 상면에 실질적으로 수직인 방향으로 배향되는 것이 확인된다.
또한, InGaZnO4의 결정을 갖는 CAAC-OS막의 out-of-plane법에 의한 해석에서는, 2θ가 31° 근방인 피크에 더하여, 2θ가 36° 근방일 때도 피크가 나타나는 경우가 있다. 2θ가 36° 근방일 때 나타나는 피크는 CAAC-OS막 내의 일부에, c축 배향성을 갖지 않는 결정이 포함되는 것을 뜻한다. CAAC-OS막은 2θ가 31° 근방일 때 피크가 나타나고, 2θ가 36° 근방일 때 피크가 나타나지 않는 것이 바람직하다.
CAAC-OS막은 불순물 농도가 낮은 산화물 반도체막이다. 불순물은 수소, 탄소, 실리콘, 천이 금속 원소 등, 산화물 반도체막의 주성분 이외의 원소이다. 특히 실리콘 등, 산화물 반도체막을 구성하는 금속 원소보다 산소와의 결합력이 강한 원소는 산화물 반도체막에서 산소를 빼앗음으로써 산화물 반도체막의 원자 배열을 흐트러지게 하여 결정성을 저하시키는 요인이 된다. 또한, 철이나 니켈 등의 중금속, 아르곤, 이산화탄소 등은 원자 반경(또는 분자 반경)이 크기 때문에 산화물 반도체막 내부에 포함되면 산화물 반도체막의 원자 배열을 흐트러지게 하여 결정성을 저하시키는 요인이 된다. 또한, 산화물 반도체막에 포함되는 불순물은 캐리어 트랩이나 캐리어 발생원이 되는 경우가 있다.
또한, CAAC-OS막은 결함 준위 밀도가 낮은 산화물 반도체막이다. 예를 들어 산화물 반도체막 내의 산소 결손은 캐리어 트랩이 되거나, 수소를 포획함으로써 캐리어 발생원이 되는 경우가 있다.
불순물 농도가 낮고 결함 준위 밀도가 낮은(산소 결손이 적은) 것을 고순도 진성 또는 실질적으로 고순도 진성이라고 한다. 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 캐리어 발생원이 적어 캐리어 밀도가 낮게 될 수 있다. 따라서, 상기 산화물 반도체막을 사용한 트랜지스터의 전기 특성은 문턱 전압이 음(노멀리 온이라고도 함)이 되는 경우가 적다. 또한, 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 캐리어 트랩이 적다. 따라서, 상기 산화물 반도체막을 사용한 트랜지스터는 전기 특성의 변동이 작아 신뢰성이 높은 트랜지스터가 된다. 또한, 산화물 반도체막의 캐리어 트랩에 포획된 전하는 방출될 때까지 걸리는 시간이 길어 마치 고정 전하처럼 행동하는 경우가 있다. 그러므로 불순물 농도가 높고 결함 준위 밀도가 높은 산화물 반도체막을 사용한 트랜지스터는 전기 특성이 불안정하게 되는 경우가 있다.
또한, CAAC-OS막을 사용한 트랜지스터는 가시광이나 자외광의 조사에 기인한 전기 특성의 변동이 작다.
다음에, 미결정 산화물 반도체막에 대하여 설명한다.
미결정 산화물 반도체막은 고분해능 TEM 이미지에서 결정부가 확인되는 영역과 결정부가 명확히 확인되지 않는 영역을 갖는다. 미결정 산화물 반도체막에 포함되는 결정부의 크기는 1nm 이상 100nm 이하, 또는 1nm 이상 10nm 이하인 경우가 많다. 특히, 1nm 이상 10nm 이하, 또는 1nm 이상 3nm 이하의 미결정인 나노크리스탈(nc: nanocrystal)을 갖는 산화물 반도체막을 nc-OS(nanocrystalline Oxide Semiconductor)막이라고 한다. 또한, 예를 들어 nc-OS막의 고분해능 TEM 이미지에서는 결정 입계가 명확히 확인되지 않는 경우가 있다.
nc-OS막은 미소한 영역(예를 들어 1nm 이상 10nm 이하의 영역, 특히 1nm 이상 3nm 이하의 영역)에서 원자 배열에 주기성을 갖는다. 또한, nc-OS막은 상이한 결정부들 사이에서 결정의 방위에 규칙성이 보이지 않는다. 그러므로, 막 전체에서 배향성이 보이지 않는다. 따라서, 분석 방법에 따라서는 nc-OS막을 비정질 산화물 반도체막과 구별하지 못하는 경우가 있다. 예를 들어 결정부보다 직경이 큰 X선을 이용하는 XRD 장치로 nc-OS막의 구조 해석을 수행하면, out-of-plane법에 의한 해석에서는 결정면을 나타내는 피크가 검출되지 않는다. 또한, nc-OS막에 대하여, 결정부보다 큰 프로브 직경(예를 들어 50nm 이상)의 전자빔을 이용하는 전자 회절(제한 시야 전자 회절이라고도 함)을 수행하면, 헤일로 패턴(halo pattern)과 같은 회절 패턴이 관측된다. 한편, nc-OS막에 대하여, 결정부의 크기와 비슷하거나 결정부보다 작은 프로브 직경의 전자빔을 이용하는 나노빔 전자 회절을 수행하면, 스폿이 관측된다. 또한, nc-OS막에 대하여 나노빔 전자 회절을 수행하면, 원을 그리듯이(환형으로) 휘도가 높은 영역이 관측되는 경우가 있다. 또한, nc-OS막에 대하여 나노빔 전자 회절을 수행하면, 환형의 영역 내에 복수의 스폿이 관측되는 경우가 있다.
nc-OS막은 비정질 산화물 반도체막보다 규칙성이 높은 산화물 반도체막이다. 따라서, nc-OS막은 비정질 산화물 반도체막보다 결함 준위 밀도가 낮다. 다만, nc-OS막은 상이한 결정부들 사이에서 결정의 방위에 규칙성이 보이지 않는다. 그러므로, nc-OS막은 CAAC-OS막보다 결함 준위 밀도가 높다.
다음에, 비정질 산화물 반도체막에 대하여 설명한다.
비정질 산화물 반도체막은 막 내의 원자 배열이 불규칙하고, 결정부를 갖지 않는 산화물 반도체막이다. 석영과 같은 무정형 상태를 갖는 산화물 반도체막이 그 일례이다.
비정질 산화물 반도체막은 고분해능 TEM 이미지에서 결정부가 확인되지 않는다.
XRD 장치를 이용하여 비정질 산화물 반도체막의 구조 해석을 수행하면, out-of-plane법에 의한 해석에서는 결정면을 나타내는 피크가 검출되지 않는다. 또한, 비정질 산화물 반도체막에 대하여 전자 회절을 수행하면, 헤일로 패턴이 관측된다. 또한, 비정질 산화물 반도체막에 대하여, 나노빔 전자 회절을 수행하면, 스폿이 관측되지 않고 헤일로 패턴이 관측된다.
또한, 산화물 반도체막은 nc-OS막과 비정질 산화물 반도체막 사이의 물성을 나타내는 구조를 갖는 경우가 있다. 이러한 구조를 갖는 산화물 반도체막을, 특히 a-like OS(amorphous-like Oxide Semiconductor)막이라고 한다.
a-like OS막의 고분해능 TEM 이미지에서는 공동(보이드(void)라고도 함)이 관찰되는 경우가 있다. 또한, 고분해능 TEM 이미지에서 결정부가 명확히 확인되는 영역과 결정부가 확인되지 않는 영역을 갖는다. a-like OS막은 TEM 관찰과 같은 미량의 전자 조사에 의해서도 결정화되어 결정부의 성장이 관찰되는 경우가 있다. 한편, 양질의 nc-OS막이라면, TEM 관찰과 같은 미량의 전자 조사에 의한 결정화는 거의 관찰되지 않는다.
또한, a-like OS막 및 nc-OS막의 결정부의 크기는 고분해능 TEM 이미지에서 계측할 수 있다. 예를 들어, InGaZnO4의 결정은 층상 구조를 가지며, In-O층 사이에 Ga-Zn-O층을 2층 갖는다. InGaZnO4의 결정의 단위 격자는 In-O층 3층과 Ga-Zn-O층 6층의 총 9층이 c축 방향으로 층상으로 중첩된 구조를 갖는다. 따라서, 이들 근접하는 층끼리의 간격은 (009)면의 격자면 간격(d값이라고도 함)과 같은 정도이며, 결정 구조 해석에 의하여 그 값이 0.29nm로 산출된다. 그러므로, 고분해능 TEM 이미지에서의 격자 줄무늬(lattice fringe)에 착안하여, 격자 줄무늬의 간격이 0.28nm 이상 0.30nm 이하인 부분에서는, 격자 줄무늬 각각이 InGaZnO4의 결정의 a-b면에 대응한다.
또한, 산화물 반도체막은 구조마다 밀도가 다른 경우가 있다. 예를 들어, 어떤 산화물 반도체막의 조성을 알 수 있으면, 이 조성과 같은 조성을 갖는 단결정 산화물 반도체의 밀도와 비교함으로써 그 산화물 반도체막의 구조를 추정할 수 있다. 예를 들어, a-like OS막의 밀도는 단결정 산화물 반도체의 밀도의 78.6% 이상 92.3% 미만이다. 또한, 예를 들어, nc-OS막의 밀도 및 CAAC-OS막의 밀도는 단결정 산화물 반도체의 밀도의 92.3% 이상 100% 미만이다. 또한, 단결정 산화물 반도체의 밀도에 대하여 밀도가 78% 미만인 산화물 반도체막은 성막 자체가 어렵다.
이에 대하여 구체적인 예를 들어 설명한다. 예를 들어, In:Ga:Zn=1:1:1의 원자수비를 갖는 산화물 반도체막의 경우, 능면체정 구조를 갖는 단결정 InGaZnO4의 밀도는 6.357g/cm3이다. 따라서 예를 들어, In:Ga:Zn=1:1:1의 원자수비를 갖는 산화물 반도체막의 경우, a-like OS막의 밀도는 5.0g/cm3 이상 5.9g/cm3 미만이다. 또한, 예를 들어, In:Ga:Zn=1:1:1의 원자수비를 갖는 산화물 반도체막의 경우, nc-OS막의 밀도 및 CAAC-OS막의 밀도는 5.9g/cm3 이상 6.3g/cm3 미만이다.
다만, 같은 조성의 단결정이 존재하지 않는 경우가 있다. 이 경우, 조성이 다른 단결정 산화물 반도체를 임의의 비율로 조합함으로써, 원하는 조성을 갖는 단결정 산화물 반도체의 밀도에 상당하는 밀도를 산출할 수 있다. 원하는 조성을 갖는 단결정의 밀도는 조성이 다른 단결정을 조합하는 비율에 대하여, 가중 평균을 이용하여 산출하면 좋다. 다만, 밀도는 가능한 한 적은 종류의 단결정을 조합하여 산출하는 것이 바람직하다.
또한, 산화물 반도체막은 예를 들어, 비정질 산화물 반도체막, a-like OS막, 미결정 산화물 반도체막, CAAC-OS막 중 2종 이상을 갖는 적층막이어도 좋다.
그런데, 산화물 반도체막이 CAAC-OS막인 경우에도 부분적으로 nc-OS막 등과 같은 회절 패턴이 관측되는 경우가 있다. 따라서, CAAC-OS막의 질은, 일정 범위에서의 CAAC-OS막의 회절 패턴이 관측되는 영역의 비율(CAAC화율이라고도 함)로 나타낼 수 있는 경우가 있다. 예를 들어, 양질의 CAAC-OS막이면, CAAC화율은 50% 이상, 바람직하게는 80% 이상, 더 바람직하게는 90% 이상, 보다 바람직하게는 95% 이상이다. 또한 CAAC-OS막과 다른 회절 패턴이 관측되는 영역의 비율을 비(非)CAAC화율이라고 한다.
반도체층(242a), 반도체층(242b), 및 반도체층(242c)에 적용 가능한 산화물 반도체의 일례로서, 인듐을 포함한 산화물을 들 수 있다. 산화물은 예를 들어 인듐을 포함하면, 캐리어 이동도(전자 이동도)가 높아진다. 또한, 산화물 반도체는 원소 M을 포함하는 것이 바람직하다. 원소 M은 알루미늄, 갈륨, 이트륨, 또는 주석 등인 것이 바람직하다. 그 밖의 원소 M에 적용 가능한 원소로서는, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 이트륨, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 마그네슘 등이 있다. 다만, 원소 M으로서 상술한 복수의 원소를 조합할 수 있는 경우가 있다. 원소 M은, 예를 들어 산소와의 결합 에너지가 높은 원소이다. 원소 M은 예를 들어 산화물의 에너지 갭을 크게 하는 기능을 갖는 원소이다. 또한, 산화물 반도체는 아연을 포함하는 것이 바람직하다. 산화물이 아연을 포함하면, 예를 들어 산화물을 결정화시키기 쉬워진다.
다만, 산화물 반도체는 인듐을 포함한 산화물에 한정되지 않는다. 예를 들어, 산화물 반도체는 아연 주석 산화물, 갈륨 주석 산화물, 갈륨 산화물이어도 좋다.
또한, 산화물 반도체로서는 에너지 갭이 큰 산화물을 사용한다. 산화물 반도체의 에너지 갭은 예를 들어 2.5eV 이상 4.2eV 이하, 바람직하게는 2.8eV 이상 3.8eV 이하, 더 바람직하게는 3eV 이상 3.5eV 이하로 한다.
아래에서는 산화물 반도체 내에서의 불순물의 영향에 대하여 설명한다. 또한, 트랜지스터의 전기 특성을 안정시키기 위해서는 산화물 반도체 내의 불순물 농도를 저감하여, 캐리어 밀도를 낮게 하고 고순도화시키는 것이 효과적이다. 또한, 산화물 반도체의 캐리어 밀도는 1×1017개/cm3 미만, 1×1015개/cm3 미만, 또는 1×1013개/cm3 미만으로 한다. 산화물 반도체 내의 불순물 농도를 저감하기 위해서는 근접하는 막 내의 불순물 농도도 저감하는 것이 바람직하다.
예를 들어, 산화물 반도체 내의 실리콘은 캐리어 트랩이나 캐리어 발생원이 될 수 있다. 그러므로, 산화물 반도체 내의 실리콘 농도를, 이차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry)으로 측정하였을 때, 1×1019atoms/cm3 미만, 바람직하게는 5×1018atoms/cm3 미만, 더 바람직하게는 2×1018atoms/cm3 미만으로 한다.
또한, 산화물 반도체 내에 수소가 포함되면, 캐리어 밀도가 증대되는 경우가 있다. 산화물 반도체의 수소 농도는 SIMS로 측정하였을 때, 2×1020atoms/cm3 이하, 바람직하게는 5×1019atoms/cm3 이하, 더 바람직하게는 1×1019atoms/cm3 이하, 보다 바람직하게는 5×1018atoms/cm3 이하로 한다. 또한, 산화물 반도체 내에 질소가 포함되면 캐리어 밀도가 증대되는 경우가 있다. SIMS로 측정하였을 때의 산화물 반도체의 질소 농도를 5×1019atoms/cm3 미만, 바람직하게는 5×1018atoms/cm3 이하, 더 바람직하게는 1×1018atoms/cm3 이하, 보다 바람직하게는 5×1017atoms/cm3 이하로 한다.
또한, 산화물 반도체의 수소 농도를 저감하기 위해서, 반도체층(242)과 접촉하는 절연층(109) 및 절연층(117)의 수소 농도를 저감하는 것이 바람직하다. 절연층(109) 및 절연층(117)의 수소 농도는 SIMS로 측정하였을 때, 2×1020atoms/cm3 이하, 바람직하게는 5×1019atoms/cm3 이하, 더 바람직하게는 1×1019atoms/cm3 이하, 보다 바람직하게는 5×1018atoms/cm3 이하로 한다. 또한, 산화물 반도체의 질소 농도를 저감하기 위하여 절연층(109) 및 절연층(117)의 질소 농도를 저감하는 것이 바람직하다. 절연층(109) 및 절연층(117)의 질소 농도는 SIMS로 측정하였을 때, 5×1019atoms/cm3 미만, 바람직하게는 5×1018atoms/cm3 이하, 더 바람직하게는 1×1018atoms/cm3 이하, 보다 바람직하게는 5×1017atoms/cm3 이하로 한다.
본 실시형태에서는, 먼저 절연층(109) 위에 반도체층(242a)을 형성하고, 반도체층(242a) 위에 반도체층(242b)을 형성한다.
또한, 산화물 반도체층의 성막에는 스퍼터링법을 이용하는 것이 바람직하다. 스퍼터링법으로서는 RF 스퍼터링법, DC 스퍼터링법, AC 스퍼터링법 등을 이용할 수 있다. DC 스퍼터링법 또는 AC 스퍼터링법은 RF 스퍼터링법보다 높은 균일성으로 성막할 수 있다.
본 실시형태에서는 반도체층(242a)으로서, In-Ga-Zn 산화물 타깃(In:Ga:Zn=1:3:2)을 사용하여 스퍼터링법으로 두께 20nm의 In-Ga-Zn 산화물을 형성한다. 또한, 반도체층(242a)에 적용 가능한 구성 원소 및 조성은 이에 한정되지 않는다.
또한, 반도체층(242a) 형성 후에 산소 도핑 처리를 수행하여도 좋다.
다음에, 반도체층(242a) 위에 반도체층(242b)을 형성한다. 본 실시형태에서는 반도체층(242b)으로서, In-Ga-Zn 산화물 타깃(In:Ga:Zn=1:1:1)을 사용하여 스퍼터링법으로 두께 30nm의 In-Ga-Zn 산화물을 형성한다. 또한, 반도체층(242b)에 적용 가능한 구성 원소 및 조성은 이에 한정되지 않는다.
또한, 반도체층(242b) 형성 후에 산소 도핑 처리를 수행하여도 좋다.
다음에, 반도체층(242a) 및 반도체층(242b)에 포함되는 수분 또는 수소 등 불순물을 더 저감하여 반도체층(242a) 및 반도체층(242b)을 고순도화하기 위하여 가열 처리를 수행하여도 좋다.
예를 들어 감압 분위기하, 질소나 희가스 등의 불활성 분위기하, 산화성 분위기하, 또는 초건조 공기(CRDS(캐비티 링 다운 레이저 분광법) 방식의 노점 측정기를 이용하여 측정한 경우의 수분량이 20ppm(노점 환산으로 -55℃) 이하, 바람직하게는 1ppm 이하, 바람직하게는 10ppb 이하의 공기) 분위기하에서 반도체층(242a) 및 반도체층(242b)의 가열 처리를 수행한다. 또한, 산화성 분위기란, 산소, 오존, 또는 질화 산소 등의 산화성 가스를 10ppm 이상 함유한 분위기를 말한다. 또한, 불활성 분위기란, 상술한 산화성 가스가 10ppm 미만이고, 이 외에 질소 또는 희가스로 충전된 분위기를 말한다.
또한, 가열 처리를 수행함으로써, 불순물의 방출과 동시에 절연층(109)에 포함되는 산소를 반도체층(242a) 및 반도체층(242b)으로 확산시켜, 반도체층(242a) 및 반도체층(242b)의 산소 결손을 저감할 수 있다. 또한, 불활성 가스 분위기에서 가열 처리한 후에, 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함한 분위기에서 가열 처리를 수행하여도 좋다. 또한, 가열 처리는 반도체층(242b)의 형성 후라면, 언제 수행하여도 좋다. 예를 들어, 반도체층(242b)의 선택적인 에칭 후에 가열 처리를 수행하여도 좋다.
가열 처리는 250℃ 이상 650℃ 이하, 바람직하게는 300℃ 이상 500℃ 이하의 온도로 수행하면 좋다. 처리 시간은 24시간 이내로 한다. 24시간을 초과하는 가열 처리는 생산성의 저하를 초래하므로 바람직하지 않다.
다음에, 반도체층(242b) 위에 레지스트 마스크를 형성하고, 이 레지스트 마스크를 이용하여 반도체층(242a) 및 반도체층(242b)의 일부를 선택적으로 에칭한다. 이 때, 절연층(109)의 일부가 에칭되어, 절연층(109)에 볼록부가 형성되는 경우가 있다.
반도체층(242a) 및 반도체층(242b)의 에칭은 건식 에칭법이어도 좋고 습식 에칭법이어도 좋고, 양쪽 모두를 사용하여도 좋다. 에칭이 종료된 후, 레지스트 마스크를 제거한다.
또한, 트랜지스터(134)는 반도체층(242b) 위에 반도체층(242b)의 일부와 접촉하는 전극(244) 및 전극(245)을 갖는다. 전극(244) 및 전극(245)(이들과 같은 층으로 형성되는 다른 전극 또는 배선을 포함함)은 배선(121)과 같은 재료 및 방법으로 형성할 수 있다.
또한, 트랜지스터(134)는 반도체층(242b), 전극(244), 및 전극(245) 위에 반도체층(242c)을 갖는다. 반도체층(242c)은 반도체층(242b), 전극(244), 및 전극(245) 각각의 일부와 접촉한다.
본 실시형태에서는 반도체층(242c)을 In-Ga-Zn 산화물 타깃(In:Ga:Zn=1:3:2)을 사용한 스퍼터링법에 의하여 형성한다. 또한, 반도체층(242c)에 적용 가능한 구성 원소 및 조성은 이에 한정되지 않는다. 예를 들어, 반도체층(242c)으로서 산화 갈륨을 사용하여도 좋다. 또한, 반도체층(242c)에 산소 도핑 처리를 수행하여도 좋다.
또한, 트랜지스터(134)는 반도체층(242c) 위에 절연층(117)을 갖는다. 절연층(117)은 게이트 절연층으로서 기능할 수 있다. 절연층(117)은 절연층(102)과 같은 재료 및 방법으로 형성할 수 있다. 또한, 절연층(117)에 산소 도핑 처리를 수행하여도 좋다.
반도체층(242c) 및 절연층(117)의 형성 후, 절연층(117) 위에 마스크를 형성하고, 반도체층(242c) 및 절연층(117)의 일부를 선택적으로 에칭하여 섬 형상의 반도체층(242c) 및 섬 형상의 절연층(117)을 형성하여도 좋다.
또한, 트랜지스터(134)는 절연층(117) 위에 전극(243)을 갖는다. 전극(243)(이들과 같은 층으로 형성되는 다른 전극 또는 배선을 포함함)은 배선(121)과 같은 재료 및 방법으로 형성할 수 있다.
본 실시형태에서는 전극(243a)과 전극(243b)의 적층으로 전극(243)을 형성하는 예를 제시한다. 예를 들어, 전극(243a)을 질화 탄탈럼으로 형성하고, 전극(243b)을 구리로 형성한다. 전극(243a)이 배리어층으로서 기능하여, 구리 원소의 확산을 방지할 수 있다. 따라서, 신뢰성이 높은 반도체 장치를 구현할 수 있다.
또한, 트랜지스터(134)는 전극(243)을 덮는 절연층(118)을 갖는다. 절연층(118)은 절연층(102)과 같은 재료 및 방법으로 형성할 수 있다. 또한, 절연층(118)에 산소 도핑 처리를 수행하여도 좋다. 또한, 절연층(118) 표면에 CMP 처리를 수행하여도 좋다.
또한, 절연층(118) 위에 절연층(119)을 갖는다. 절연층(119)은 절연층(105)과 같은 재료 및 방법으로 형성할 수 있다. 또한, 절연층(119) 표면에 CMP 처리를 수행하여도 좋다. CMP 처리를 수행함으로써, 시료 표면의 요철이 저감되므로, 이후에 형성되는 절연층이나 도전층의 피복성을 높일 수 있다. 또한, 절연층(119) 및 절연층(118)의 일부에 개구가 형성된다. 또한, 상기 개구 내에 콘택트 플러그가 형성된다.
또한, 절연층(119) 위에 배선(127), 및 배선(144)(이들과 같은 층으로 형성되는 다른 전극 또는 배선을 포함함)이 형성된다. 배선(144)은 절연층(119) 및 절연층(118)에 형성된 개구에서 콘택트 플러그를 통하여 전극(273)과 전기적으로 접속된다. 또한, 배선(127)은 절연층(119) 및 절연층(118)에 형성된 개구에서 콘택트 플러그를 통하여 전극(243)과 전기적으로 접속된다.
또한, 촬상 장치(100)는 배선(127), 및 배선(144)(이들과 같은 층으로 형성되는 다른 전극 또는 배선을 포함함)을 덮는 절연층(115)을 갖는다. 절연층(115)은 절연층(105)과 같은 재료 및 방법으로 형성할 수 있다. 또한, 절연층(115) 표면에 CMP 처리를 수행하여도 좋다. CMP 처리를 수행함으로써, 시료 표면의 요철이 저감되므로, 이후에 형성되는 절연층이나 도전층의 피복성을 높일 수 있다. 또한, 절연층(115)의 일부에 개구가 형성된다.
또한, 절연층(115) 위에 배선(122), 배선(123), 및 배선(266)(이들과 같은 층으로 형성되는 다른 전극 또는 배선을 포함함)이 형성된다.
또한, 배선(122), 배선(123), 및 배선(266)(이들과 같은 층으로 형성되는 다른 전극 또는 배선을 포함함)은 각각이 절연층 내에 형성된 개구 및 콘택트 플러그를 통하여, 다른 층의 배선 또는 다른 층의 전극과 전기적으로 접속될 수 있다.
또한, 배선(122), 배선(123), 및 배선(266)을 덮는 절연층(116)을 갖는다. 절연층(116)은 절연층(105)과 같은 재료 및 방법으로 형성할 수 있다. 또한, 절연층(116) 표면에 CMP 처리를 수행하여도 좋다.
주변 회로를 구성하는 트랜지스터의 일례로서, 도 21에 도시된 트랜지스터(281)의 확대 단면도를 도 24의 (A)에 도시하였다. 또한, 도 24의 (B)는 도 21에 도시된 트랜지스터(282)의 확대 단면도이다. 본 실시형태에서는 일례로서 트랜지스터(281)가 p채널형이고 트랜지스터(282)가 n채널형인 트랜지스터의 경우에 대하여 설명한다.
트랜지스터(281)는 채널이 형성되는 i형 반도체(283), p형 반도체(285), 절연층(286), 전극(287), 측벽(288)을 갖는다. 또한, i형 반도체(283) 중의 측벽(288)과 중첩되는 영역에 저농도 p형 불순물 영역(284)을 갖는다.
트랜지스터(281)가 갖는 i형 반도체(283)는 광전 변환 소자(136)가 갖는 i형 반도체(222)와 동일 공정으로 동시에 형성할 수 있다. 또한, 트랜지스터(281)가 갖는 p형 반도체(285)는 변환 소자(136)가 갖는 p형 반도체(221)와 동일 공정으로 동시에 형성할 수 있다.
절연층(286)은 게이트 절연층으로서 기능할 수 있다. 또한, 전극(287)은 게이트 전극으로서 기능할 수 있다. 저농도 p형 불순물 영역(284)은 전극(287) 형성 후이고 측벽(288) 형성 전에, 전극(287)을 마스크로 이용하여 불순물 원소를 도입함으로써 형성할 수 있다. 즉, 저농도 p형 불순물 영역(284)은 자기 정합 방식으로 형성할 수 있다. 또한, 저농도 p형 불순물 영역(284)은 p형 반도체(285)와 같은 도전형을 갖고, 도전형을 부여하는 불순물의 농도가 p형 반도체(285)보다 낮다.
트랜지스터(282)는 트랜지스터(281)와 같은 구성을 갖지만, 저농도 p형 불순물 영역(284)과 p형 반도체(285) 대신에 저농도 n형 불순물 영역(294)과 n형 반도체(295)를 갖는다는 점에서 다르다.
또한, 트랜지스터(282)가 갖는 n형 반도체(295)는 광전 변환 소자(136)가 갖는 n형 반도체(223)와 동일 공정으로 동시에 형성할 수 있다. 또한, 트랜지스터(281)와 마찬가지로, 저농도 n형 불순물 영역(294)은 자기 정합 방식으로 형성할 수 있다. 또한, 저농도 n형 불순물 영역(294)은 n형 반도체(295)와 같은 도전형을 갖고, 도전형을 부여하는 불순물의 농도가 n형 반도체(295)보다 낮다.
또한, 본 명세서 등에 개시된, 금속막, 반도체막, 무기 절연막 등 다양한 막은 스퍼터링법이나 플라즈마 CVD법으로 형성할 수 있지만, 다른 방법, 예를 들어 열 CVD(Chemical Vapor Deposition)법으로 형성하여도 좋다. 열 CVD법으로서는 예를 들어, MOCVD(Metal Organic Chemical Vapor Deposition)법이나 ALD(Atomic Layer Deposition)법을 사용하여도 좋다.
열 CVD법은 플라즈마를 이용하지 않는 성막 방법이기 때문에 플라즈마 대미지로 인한 결함이 생성되지 않는다는 장점을 갖는다.
열 CVD법에 의한 성막은, 원료 가스와 산화제를 체임버 내에 동시에 공급하고, 체임버 내를 대기압하 또는 감압하로 하고, 기판 근방 또는 기판 위에서 반응시켜 기판 위에 퇴적시킴으로써 수행하여도 좋다.
또한, ALD법은 체임버 내를 대기압하 또는 감압하로 하고, 반응시키기 위한 원료 가스를 순차적으로 체임버 내에 도입하고, 이 가스 도입 절차를 반복함으로써 성막하여도 좋다. 예를 들어, 각 스위칭 밸브(고속 밸브라고도 함)를 전환하여 2종류 이상의 원료 가스를 순차적으로 체임버에 공급한다. 즉, 복수 종류의 원료 가스가 혼합되지 않도록 제 1 원료 가스와 동시에 또는 제 1 원료 가스를 도입한 후에 불활성 가스(아르곤 또는 질소 등) 등을 도입하고 나서 제 2 원료 가스를 도입한다. 또한, 불활성 가스를 동시에 도입하는 경우에는 불활성 가스는 캐리어 가스가 되고, 제 2 원료 가스를 도입할 때에도 불활성 가스를 동시에 도입하여도 좋다. 또한, 불활성 가스의 도입 대신에 진공 배기에 의하여 제 1 원료 가스를 배출한 후, 제 2 원료 가스를 도입하여도 좋다. 제 1 원료 가스가 기판 표면에 흡착됨으로써 제 1 층이 성막되고, 나중에 도입되는 제 2 원료 가스와 제 1 층이 반응함으로써 제 1 층 위에 제 2 층이 적층되어, 박막이 형성된다. 상기 가스 도입 절차를 제어하면서 원하는 두께가 될 때까지 여러 번 반복함으로써, 뛰어난 단차 피복성을 갖는 박막을 형성할 수 있다. 박막의 두께는 가스 도입 절차를 반복하는 횟수를 변경함으로써 조절할 수 있기 때문에, 막 두께를 정밀하게 조절할 수 있어, 미세한 FET(Field Effect Transistor)를 제작하는 데에 적합하다.
MOCVD법이나 ALD법 등의 열 CVD법은 여기까지의 실시형태에 제시된 금속막, 반도체막, 무기 절연막 등 다양한 막을 형성할 수 있으며, 예를 들어 In-Ga-Zn-O막을 성막하는 경우에는, 트라이메틸인듐, 트라이메틸갈륨, 및 다이메틸아연을 사용한다. 트라이메틸인듐의 화학식은 In(CH3)3이다. 트라이메틸갈륨의 화학식은 Ga(CH3)3이다. 다이메틸아연의 화학식은 Zn(CH3)2이다. 또한, 이 조합에 한정되지 않으며 트라이메틸갈륨 대신에 트라이에틸갈륨(화학식 Ga(C2H5)3)을 사용할 수도 있고, 다이메틸아연 대신에 다이에틸아연(화학식 Zn(C2H5)2)을 사용할 수도 있다.
예를 들어, ALD를 이용하는 성막 장치에 의하여 산화하프늄막을 형성하는 경우에는 용매와 하프늄 전구체 화합물을 포함한 액체(하프늄알콕사이드나 테트라키스다이메틸아마이드하프늄(TDMAH) 등의 하프늄아마이드)를 기화시킨 원료 가스와, 산화제로서 오존(O3)의 2종류의 가스를 사용한다. 또한, 테트라키스다이메틸아마이드하프늄의 화학식은 Hf[N(CH3)2]4이다. 또한, 다른 재료액으로서 테트라키스(에틸메틸아마이드)하프늄 등이 있다.
예를 들어, ALD를 이용하는 성막 장치에 의하여 산화 알루미늄막을 형성하는 경우에는, 용매와 알루미늄 전구체 화합물을 포함한 액체(트라이메틸알루미늄(TMA) 등)를 기화시킨 원료 가스와, 산화제로서 H2O의 2종류의 가스를 사용한다. 트라이메틸알루미늄의 화학식은 Al(CH3)3이다. 또한, 다른 재료액으로서는 트리스(다이메틸아마이드)알루미늄, 트라이아이소뷰틸알루미늄, 알루미늄트리스(2,2,6,6-테트라메틸-3,5-헵탄디오네이트) 등이 있다.
예를 들어, ALD를 이용하는 성막 장치에 의하여 산화 실리콘막을 형성하는 경우에는, 헥사클로로다이실레인을 피형성면에 흡착시켜, 흡착물에 포함되는 염소를 제거하고, 산화성 가스(O2, 일산화이질소)의 라디칼을 공급하여 흡착물과 반응시킨다.
예를 들어, ALD를 이용하는 성막 장치에 의하여 텅스텐막을 형성하는 경우에는 WF6 가스와 B2H6 가스를 순차적으로 반복하여 도입함으로써 초기 텅스텐막을 형성한 후에, WF6 가스와 H2 가스를 순차적으로 반복하여 도입함으로써 텅스텐막을 형성한다. 또한, B2H6 가스 대신에 SiH4 가스를 사용하여도 좋다.
예를 들어, ALD를 이용하는 성막 장치에 의하여 산화물 반도체막, 예를 들어 In-Ga-Zn-O막을 성막하는 경우에는 In(CH3)3 가스와 O3 가스를 순차적으로 반복하여 도입함으로써 In-O층을 형성하고 나서, Ga(CH3)3 가스와 O3 가스를 순차적으로 반복하여 도입함으로써 GaO층을 형성한 후에, Zn(CH3)2 가스와 O3 가스를 순차적으로 반복하여 도입함으로써 ZnO층을 형성한다. 또한, 이들 층의 순서는 상술한 예에 한정되지 않는다. 또한, 이들 가스를 사용하여 In-Ga-O층이나 In-Zn-O층, Ga-Zn-O층 등의 혼합 화합물층을 형성하여도 좋다. 또한, O3 가스 대신에 Ar 등의 불활성 가스로 물을 버블링하여 얻어진 H2O 가스를 사용하여도 좋지만 H를 포함하지 않는 O3 가스를 사용하는 것이 더 바람직하다. 또한, In(CH3)3 가스 대신에 In(C2H5)3 가스를 사용하여도 좋다. 또한, Ga(CH3)3 가스 대신에 Ga(C2H5)3 가스를 사용하여도 좋다. 또한, Zn(CH3)2 가스를 사용하여도 좋다.
본 실시형태는 다른 실시형태에 제시된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 5)
주변 회로 및 화소 회로에, OR 회로, AND 회로, NAND 회로, 및 NOR 회로 등의 논리 회로나, 인버터 회로, 버퍼 회로, 시프트 레지스터 회로, 플립플롭 회로, 인코더 회로, 디코더 회로, 증폭 회로, 아날로그 스위치 회로, 적분 회로, 미분 회로, 및 메모리 소자 등을 적절히 제공할 수 있다.
본 실시형태에서는 도 25를 참조하여, 주변 회로 및 화소 회로에 사용할 수 있는 CMOS 회로 등의 일례를 설명한다. 또한, 도 25 등의 회로도에서 산화물 반도체를 사용한 트랜지스터임을 명시하기 위하여 트랜지스터의 회로 기호에 'OS'라고 기재하였다.
도 25의 (A)에 도시된 CMOS 회로는 p채널형 트랜지스터(281)와 n채널형 트랜지스터(282)를 직렬로 접속하고, 각각의 게이트를 접속한, 소위 인버터 회로의 구성예이다.
도 25의 (B)에 도시된 CMOS 회로는 p채널형 트랜지스터(281)와 n채널형 트랜지스터(282)를 병렬로 접속한, 소위 아날로그 스위치 회로의 구성예이다.
도 25의 (C)에 도시된 회로는 n채널형 트랜지스터(289)의 소스 및 드레인 중 하나를, p채널형 트랜지스터(281)의 게이트 및 용량 소자(257)의 한쪽 전극에 접속한, 소위 메모리 소자의 구성예를 도시한 것이다. 또한, 도 25의 (D)에 도시된 회로는 n채널형 트랜지스터(289)의 소스 및 드레인 중 하나를 용량 소자(257)의 한쪽 전극에 접속한, 소위 메모리 소자의 구성예이다.
도 25의 (C) 및 도 25의 (D)에 도시된 회로는 트랜지스터(289)의 소스 및 드레인 중 다른 하나로부터 입력된 전하를 노드(256)에 유지할 수 있다. 트랜지스터(289)에 산화물 반도체를 사용한 트랜지스터를 사용함으로써, 노드(256)의 전하를 오랫동안 유지할 수 있다. 또한, 트랜지스터(281)를, 채널이 형성되는 반도체층에 산화물 반도체를 사용한 트랜지스터로 하여도 좋다.
도 25의 (E)에 도시된 회로는 광 센서의 구성예를 도시한 것이다. 도 25의 (E)에 있어서, 채널이 형성되는 반도체층에 산화물 반도체를 사용한 트랜지스터(292)의 소스 및 드레인 중 하나는 포토다이오드(291)와 전기적으로 접속되고, 트랜지스터(292)의 소스 및 드레인 중 다른 하나는 노드(254)를 통하여 트랜지스터(293)의 게이트와 전기적으로 접속된다. 채널이 형성되는 반도체층에 산화물 반도체를 사용한 트랜지스터(292)는 오프 전류를 매우 작게 할 수 있기 때문에, 수광한 광량에 따라 결정되는 노드(254)의 전위가 변동되기 어렵다. 따라서, 노이즈의 영향을 받기 어려운 촬상 장치를 구현할 수 있다.
또한, 일례로서, 도 25의 (E)에 도시된 광 센서에서의 포토다이오드(291)를 셀레늄계 반도체(SSe)로 형성하는 경우의 회로도를 도 26의 (A)에 도시하였다.
셀레늄계 반도체(SSe)는 전압을 인가함으로써 하나의 입사 광자로부터 복수의 전자를 추출할 수 있는 애벌란시 증배(avalanche multiplication)라는 현상을 이용하여 광전 변환이 가능한 소자이다. 따라서, 셀레늄계 반도체(SSe)를 갖는 광 센서는 입사되는 광량에 대한, 추출하는 전자의 증폭률을 크게 할 수 있는, 고감도의 센서로 할 수 있다.
셀레늄계 반도체(SSe)로서는 비정질성을 갖는 셀레늄계 반도체, 또는 결정성을 갖는 셀레늄계 반도체를 사용할 수 있다. 결정성을 갖는 셀레늄계 반도체는 일례로서 비정질성을 갖는 셀레늄계 반도체를 성막한 후, 열처리하여 얻으면 좋다. 또한, 결정성을 갖는 셀레늄계 반도체의 결정 입경을 화소 피치보다 작게 함으로써 화소들의 특성 편차가 저감되고, 얻어지는 화상의 화질이 균일하게 되므로 바람직하다.
셀레늄계 반도체(SSe) 중에서도 결정성을 갖는 셀레늄계 반도체는 넓은 파장 영역의 광 흡수 계수를 갖는 등의 특성을 갖는다. 그러므로, 가시광이나 자외광뿐만 아니라 X선이나 감마선 등 폭넓은 파장 영역의 광의 촬상 소자로서 이용할 수 있고 X선이나 감마선 등 짧은 파장 영역의 광을 직접 전하로 변환할 수 있는, 소위 직접 변환형 소자로서 사용할 수 있다.
도 26의 (B)는 도 26의 (A)에 도시된 회로 구성의 일부에 대응하는 단면 구조의 모식도이다. 도 26의 (B)에는 트랜지스터(292), 트랜지스터(292)에 접속되는 전극(EPix), 셀레늄계 반도체 소자(SSe), 전극(EVPD), 및 기판(Sub)이 도시되어 있다.
전극(EVPD) 및 기판(Sub)이 제공되는 측으로부터 셀레늄계 반도체(SSe)를 향하여 광이 입사된다. 그러므로, 전극(EVPD) 및 기판(Sub)은 투광성을 갖는 것이 바람직하다. 전극(EVPD)으로서는 인듐 주석 산화물을 사용하고, 기판(Sub)으로서 유리 기판을 사용할 수 있다.
셀레늄계 반도체(SSe), 및 셀레늄계 반도체(SSe)에 적층하여 제공하는 전극(EVPD)은 화소마다 형상을 가공하지 않고 사용할 수 있다. 형상을 가공하기 위한 공정을 삭감할 수 있기 때문에, 제작 비용의 저감 및 제조 수율 향상을 도모할 수 있다.
또한, 셀레늄계 반도체(SSe)의 일례로서는 황동석(chalcopyrite)계 반도체를 사용할 수 있다. 구체적인 예로서는 CuIn1-xGaxSe2(0≤x≤1)(CIGS라고 약기함)를 들 수 있다. CIGS는 증착법이나 스퍼터링법 등을 이용하여 형성할 수 있다.
황동석계 반도체인 셀레늄계 반도체(SSe)는 몇 V(5V~20V) 정도의 전압을 인가함으로써, 애벌란시 증배를 발현할 수 있다. 셀레늄계 반도체(SSe)에 전압을 인가함으로써, 광의 조사에 의하여 생기는 신호 전하의 이동에서의 직진성을 높일 수 있다. 또한, 셀레늄계 반도체(SSe)의 막 두께를 1μm 이하로 얇게 하면, 인가 전압을 작게 할 수 있다.
또한, 셀레늄계 반도체(SSe)의 막 두께가 얇은 경우, 전압 인가 시에 암 전류가 흐르지만, 상술한 황동석계 반도체인 CIGS에 암 전류가 흐르는 것을 방지하기 위한 층(정공 주입 장벽층)을 제공함으로써, 암 전류가 흐르는 것을 억제할 수 있다. 정공 주입 장벽층으로서는 산화물 반도체를 사용하면 좋고, 일례로서는 산화 갈륨을 사용할 수 있다. 정공 주입 장벽층의 막 두께는 셀레늄계 반도체(SSe)의 막 두께보다 얇은 것이 바람직하다.
도 26의 (C)는 도 26의 (B)와는 다른 단면 구조의 모식도이다. 도 26의 (C)에는 트랜지스터(292), 트랜지스터(292)에 접속되는 전극(EPix), 셀레늄계 반도체(SSe), 전극(EVPD), 및 기판(Sub)에 더하여, 정공 주입 장벽층(EOS)이 도시되었다.
상술한 바와 같이 하여 센서로서 셀레늄계 반도체(SSe)를 사용함으로써 제작 비용의 저감 및 제조 수율의 향상이 가능하고, 화소들의 특성 편차를 저감할 수 있어, 고감도의 센서로 할 수 있다. 따라서, 정밀도가 더 높은 촬상 데이터의 취득이 가능한 촬상 장치로 할 수 있다.
또한, 본 실시형태에서 설명한 셀레늄계 반도체(SSe)는 다른 실시형태에 제시된 광전 변환 소자로서 사용할 수도 있다.
도 27에, 4개의 광 센서(화소)에 대하여 하나의 리셋 트랜지스터, 하나의 증폭 트랜지스터, 하나의 리셋선을 겸하는 수직 4화소 공유형 회로의 구성예이다. 트랜지스터 및 배선을 겸용함으로써, 트랜지스터 및 배선의 개수를 삭감하여 화소 하나당 점유 면적의 축소에 따른 미세화나 포토다이오드의 수광 면적 확대에 따른 노이즈 저감을 실현할 수 있다.
도 27에 있어서, 트랜지스터(1414)의 게이트가 배선(1451(TRF1))과 전기적으로 접속되고, 트랜지스터(1424)의 게이트가 배선(1452(TRF2))과 전기적으로 접속되고, 트랜지스터(1434)의 게이트가 배선(1453(TRF3))과 전기적으로 접속되고, 트랜지스터(1444)의 게이트가 배선(1454(TRF4))과 전기적으로 접속된다. 또한, 트랜지스터(1414)의 소스 및 드레인 중 하나가 포토다이오드(1412(PD1))와 전기적으로 접속되고, 트랜지스터(1424)의 소스 및 드레인 중 하나가 포토다이오드(1422(PD2))와 전기적으로 접속되고, 트랜지스터(1434)의 소스 및 드레인 중 하나가 포토다이오드(1432(PD3))와 전기적으로 접속되고, 트랜지스터(1444)의 소스 및 드레인 중 하나가 포토다이오드(1442(PD4))와 전기적으로 접속된다. 또한, 트랜지스터(1414), 트랜지스터(1424), 트랜지스터(1434), 및 트랜지스터(1444) 각각의 소스 및 드레인 중 다른 하나가 노드(1410(ND))와 전기적으로 접속된다.
또한, 트랜지스터(1406)의 소스 및 드레인 중 하나와, 트랜지스터(1408)의 게이트가 노드(1410)와 전기적으로 접속된다. 또한, 트랜지스터(1406)의 게이트가 배선(1461(RST1))과 전기적으로 접속되고, 트랜지스터(1406)의 소스 및 드레인 중 다른 하나와 트랜지스터(1408)의 소스 및 드레인 중 하나가 배선(1430(VDD))과 전기적으로 접속된다. 또한, 트랜지스터(1408)의 소스 및 드레인 중 다른 하나가 배선(1470)과 전기적으로 접속된다.
다음에, 도 27에 도시된 수직 4화소 공유형 회로의 동작예를 도 28의 타이밍 차트를 참조하여 설명한다. 첫 번째 라인의 구동은 우선 배선(1461(RST1))에 트랜지스터(1406)를 온 상태로 하는 전위(예를 들어, H전위)를 공급하여 트랜지스터(1406)를 온 상태로 한다. 이 결과, 노드(1410)의 전위가 VDD가 된다.
다음에, 배선(1461)에 트랜지스터(1406)를 오프 상태로 하는 전위(예를 들어, L 전위)를 공급하여 트랜지스터(1406)를 오프 상태로 한다. 이 때, 노드(1410)에 다른 전류 경로가 없으면, 노드(1410)의 전위는 VDD로 유지된다.
다음에, 배선(1451(TRF1))에 트랜지스터(1414)를 온 상태로 하는 전위(예를 들어, H전위)를 공급하여 트랜지스터(1414)를 온 상태로 한다. 이 때, 포토다이오드(1412(PD1))에 광이 입사되면, 수광량에 따른 전류가 포토다이오드(1412)와 트랜지스터(1414)에 흘러, 노드(1410)의 전위가 저하된다. 다음에, 배선(1451(TRF1))에 트랜지스터(1414)를 오프 상태로 하는 전위(예를 들어, L전위)를 공급하여 트랜지스터(1414)를 오프 상태로 하면, 노드(1410)의 전위가 유지된다. 이 때의 노드(1410)의 전위를 트랜지스터(1408)를 통하여 배선(1470)에 출력한다.
2번째 라인의 구동은, 우선 배선(1461)에 트랜지스터(1406)를 온 상태로 하는 전위를 공급하여 트랜지스터(1406)를 온 상태로 한다. 이 결과, 노드(1410)의 전위가 VDD가 된다. 다음에, 배선(1461)에 트랜지스터(1406)를 오프 상태로 하는 전위를 공급하여 트랜지스터(1406)를 오프 상태로 한다.
다음에, 배선(1452(TRF2))에 트랜지스터(1424)를 온 상태로 하는 전위를 공급하여 트랜지스터(1424)를 온 상태로 한다. 이 때, 포토다이오드(1422(PD2))에 광이 입사되면, 수광량에 따른 전류가 포토다이오드(1422)와 트랜지스터(1424)에 흘러, 노드(1410)의 전위가 저하된다. 다음에, 배선(1452(TRF2))에 트랜지스터(1424)를 오프 상태로 하는 전위(예를 들어, L전위)를 공급하여 트랜지스터(1424)를 오프 상태로 하면, 노드(1410)의 전위가 유지된다. 이 때의 노드(1410)의 전위를 트랜지스터(1408)를 통하여 배선(1470)에 출력한다.
3번째 라인의 구동은, 우선 배선(1461)에 트랜지스터(1406)를 온 상태로 하는 전위를 다시 공급하여 트랜지스터(1406)를 온 상태로 한다. 이 결과, 노드(1410)의 전위가 VDD가 된다. 다음에, 배선(1461)에 트랜지스터(1406)를 오프 상태로 하는 전위를 공급하여 트랜지스터(1406)를 오프 상태로 한다.
다음에, 배선(1453(TRF3))에 트랜지스터(1434)를 온 상태로 하는 전위를 공급하여 트랜지스터(1434)를 온 상태로 한다. 이 때, 포토다이오드(1432(PD3))에 광이 입사되면, 수광량에 따른 전류가 포토다이오드(1432)와 트랜지스터(1434)에 흘러, 노드(1410)의 전위가 저하된다. 다음에, 배선(1453(TRF3))에 트랜지스터(1434)를 오프 상태로 하는 전위(예를 들어, L전위)를 공급하여, 트랜지스터(1434)를 오프 상태로 하면, 노드(1410)의 전위가 유지된다. 이 때의 노드(1410)의 전위를 트랜지스터(1408)를 통하여 배선(1470)에 출력한다.
4번째 라인의 구동은, 우선 배선(1461)에 트랜지스터(1406)를 온 상태로 하는 전위를 다시 공급하여 트랜지스터(1406)를 온 상태로 한다. 이 결과, 노드(1410)의 전위가 VDD가 된다. 다음에, 배선(1461)에 트랜지스터(1406)를 오프 상태로 하는 전위를 공급하여 트랜지스터(1406)를 오프 상태로 한다.
다음에, 배선(1454(TRF4))에 트랜지스터(1444)를 온 상태로 하는 전위를 공급하여 트랜지스터(1444)를 온 상태로 한다. 이 때, 포토다이오드(1442(PD4))에 광이 입사되면, 수광량에 따른 전류가 포토다이오드(1442)와 트랜지스터(1444)에 흘러, 노드(1410)의 전위가 저하된다. 다음에, 배선(1454(TRF4))에 트랜지스터(1444)를 오프 상태로 하는 전위(예를 들어, L전위)를 공급하여, 트랜지스터(1444)를 오프 상태로 하면, 노드(1410)의 전위가 유지된다. 이 때의 노드(1410)의 전위를 트랜지스터(1408)를 통하여 배선(1470)에 출력한다.
이와 같이 하여, 도 27에 예시된 수직 4화소 공유형 회로를 동작시킬 수 있다.
또한, 주변 회로에, 도 29의 (A)에 도시된 시프트 레지스터 회로(1800)와 버퍼 회로(1900)를 조합한 회로를 제공하여도 좋다. 또한, 주변 회로에, 도 29의 (B)에 도시된 시프트 레지스터 회로(1810)와 버퍼 회로(1910)와 아날로그 스위치 회로(2100)를 조합한 회로를 제공하여도 좋다. 각 수직 출력선(2110)은 아날로그 스위치 회로(2100)에 의하여 선택되고, 출력 신호를 출력선(2200)에 출력한다. 아날로그 스위치 회로(2100)는 시프트 레지스터 회로(1810)와 버퍼 회로(1910)에 의하여 순차적으로 선택될 수 있다.
또한, 상술한 실시형태에 제시된 회로도에서, 배선(123), 배선(528), 배선(722), 배선(1470) 등에 도 30에 도시된 바와 같은 적분 회로가 접속되어도 좋다. 상기 회로에 의하여 판독 신호(아날로그 신호)의 S/N비를 높일 수 있어 더 미약한 광을 검출할 수 있다. 즉, 촬상 장치의 감도를 높일 수 있다.
도 30의 (A)는 연산 증폭 회로(OP 앰프라고도 함)를 사용한 적분 회로이다. 연산 증폭 회로의 반전 입력 단자는 저항 소자(R)를 통하여 입력 단자(137)에 접속된다. 연산 증폭 회로의 비반전 입력 단자는 접지 전위에 접속된다. 연산 증폭 회로의 출력 단자는 용량 소자(C)를 통하여 연산 증폭 회로의 반전 입력 단자에 접속된다.
도 30의 (B)는 도 30의 (A)와 다른 구성을 갖는 연산 증폭 회로를 사용한 적분 회로이다. 연산 증폭 회로의 반전 입력 단자는 저항 소자(R)와 용량 소자(C1)를 통하여 입력 단자(137)에 접속된다. 연산 증폭 회로의 비반전 입력 단자는 접지 전위에 접속된다. 연산 증폭 회로의 출력 단자는 용량 소자(C2)를 통하여 연산 증폭 회로의 반전 입력 단자에 접속된다.
도 30의 (C)는 도 30의 (A) 및 (B)와 다른 구성을 갖는 연산 증폭 회로를 사용한 적분 회로이다. 연산 증폭 회로의 비반전 입력 단자는 저항 소자(R)를 통하여 입력 단자(137)에 접속된다. 연산 증폭 회로의 출력 단자는 반전 입력 단자에 접속된다. 또한, 저항 소자(R)와 용량 소자(C)는 CR적분 회로를 구성한다. 또한, 연산 증폭 회로는 유니티 게인 버퍼(unity gain buffer)를 구성한다.
본 실시형태는 다른 실시형태에 제시된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 6)
본 실시형태는 상술한 실시형태에 제시된 트랜지스터 대신에 사용할 수 있는 트랜지스터의 구성예에 대하여 도 31~도 35를 참조하여 설명한다. 또한, 노드의 구성예에 대하여 도 36을 참조하여 설명한다.
[보텀 게이트형 트랜지스터]
도 31의 (A1)에 예시된 트랜지스터(410)는 보텀 게이트형 트랜지스터의 한가지인 채널 보호형 트랜지스터이다. 트랜지스터(410)는 절연층(109) 위에 게이트 전극으로서 기능할 수 있는 전극(246)을 갖는다. 또한, 전극(246) 위에 절연층(117)을 개재하여 반도체층(242)을 갖는다. 전극(246)은 배선(121)과 같은 재료 및 방법으로 형성할 수 있다.
또한, 트랜지스터(410)는 반도체층(242)의 채널 형성 영역 위에 채널 보호층으로서 기능할 수 있는 절연층(209)을 갖는다. 절연층(209)은 절연층(117)과 같은 재료 및 방법으로 형성할 수 있다. 전극(244)의 일부 및 전극(245)의 일부는 절연층(209) 위에 형성된다.
채널 형성 영역 위에 절연층(209)을 형성함으로써, 전극(244) 및 전극(245)의 형성 시에 반도체층(242)이 노출되는 것을 방지할 수 있다. 따라서, 전극(244) 및 전극(245)의 형성 시에 반도체층(242)의 박막화를 방지할 수 있다. 본 발명의 일 형태에 따르면, 전기 특성이 양호한 트랜지스터를 구현할 수 있다.
도 31의 (A2)에 도시된 트랜지스터(411)는 절연층(118) 위에 백 게이트 전극으로서 기능할 수 있는 전극(213)을 갖는다는 점에서 트랜지스터(410)와 다르다. 전극(213)은 배선(121)과 같은 재료 및 방법으로 형성할 수 있다.
일반적으로 백 게이트 전극은 도전층으로 형성되고, 게이트 전극과 백 게이트 전극이 사이에 반도체층의 채널 형성 영역을 끼우도록 배치된다. 따라서, 백 게이트 전극은 게이트 전극과 마찬가지로 기능할 수 있다. 백 게이트 전극의 전위는 게이트 전극과 같은 전위로 하여도 좋고, GND 전위나 임의의 전위로 하여도 좋다. 또한, 백 게이트 전극의 전위를 게이트 전극과 연동시키지 않고 독립적으로 변화시킴으로써, 트랜지스터의 문턱 전압을 변화시킬 수 있다.
전극(246) 및 전극(213)은 둘 다 게이트 전극으로서 기능할 수 있다. 따라서, 절연층(117), 절연층(209), 및 절연층(118)은 게이트 절연층으로서 기능할 수 있다.
또한, 전극(246) 및 전극(213) 중 하나를 '게이트 전극'이라고 할 때에는, 다른 하나를 '백 게이트 전극'이라고 하는 경우가 있다. 예를 들어, 트랜지스터(411)에 있어서, 전극(213)을 '게이트 전극'이라고 할 때는, 전극(246)을 '백 게이트 전극'이라고 하는 경우가 있다. 또한, 전극(213)을 '게이트 전극'이라고 하는 경우에는, 트랜지스터(411)를 톱 게이트형 트랜지스터의 한가지라고 생각할 수 있다. 또한, 전극(246) 및 전극(213) 중 어느 하나를 '제 1 게이트 전극', 다른 하나를 '제 2 게이트 전극'이라고 하는 경우가 있다.
반도체층(242)을 개재하여 전극(246)과 전극(213)을 제공함으로써, 나아가서 전극(246) 및 전극(213)을 같은 전위로 함으로써, 반도체층(242)에 있어서 캐리어가 흐르는 영역이 막 두께 방향으로 더 커지기 때문에, 캐리어의 이동량이 증가된다. 이로써, 트랜지스터(411)의 온 전류가 크게 됨과 함께 전계 효과 이동도가 높게 된다.
따라서, 트랜지스터(411)는 점유 면적에 대하여 온 전류가 큰 트랜지스터이다. 즉, 요구되는 온 전류에 대하여 트랜지스터(411)의 점유 면적을 작게 할 수 있다. 본 발명의 일 형태에 따르면, 트랜지스터의 점유 면적을 작게 할 수 있다. 따라서, 본 발명의 일 형태에 따르면, 집적도가 높은 반도체 장치를 구현할 수 있다.
또한, 게이트 전극과 백 게이트 전극은 도전층으로 형성되므로 트랜지스터의 외부에서 발생되는 전계가, 채널이 형성되는 반도체층에 작용되지 않도록 하는 기능(특히, 정전기 등에 대한 전계 차폐 기능)을 갖는다. 또한, 백 게이트 전극을 반도체층보다 크게 형성하여 백 게이트 전극으로 반도체층을 덮음으로써 전계 차페 기능을 높일 수 있다.
또한, 전극(246) 및 전극(213)은 각각이 외부로부터의 전계를 차폐하는 기능을 갖기 때문에, 절연층(109)측 또는 전극(213) 상방에 발생하는 하전 입자 등의 전하가 반도체층(242)의 채널 형성 영역에 영향을 미치지 않는다. 이 결과, 스트레스 시험(예를 들어, 게이트에 음의 전하를 인가하는 -GBT(negative gate bias temperature) 스트레스 시험)에서의 열화가 억제됨과 함께, 다른 드레인 전압에서의 온 전류의 상승 전압의 변동을 억제할 수 있다. 또한, 이 효과는 전극(246) 및 전극(213)이 같은 전위, 또는 상이한 전위인 경우에 발생된다.
또한, BT 스트레스 시험은 가속 시험의 한가지이며, 오랫동안 사용함으로써 일어나는 트랜지스터의 특성 변화(즉, 시간 경과에 따른 변화)를 단시간에 평가할 수 있다. 특히 BT 스트레스 시험 전후에서의 트랜지스터의 문턱 전압의 변동량은 신뢰성을 조사하기 위한 중요한 지표가 된다. BT 스트레스 시험 전후에 문턱 전압의 변동량이 적을수록 신뢰성이 높은 트랜지스터라고 할 수 있다.
또한, 전극(246) 및 전극(213)을 갖고, 또한 전극(246) 및 전극(213)을 같은 전위로 함으로써, 문턱 전압의 변동량이 저감된다. 이로써, 복수의 트랜지스터에서의 전기 특성의 편차도 동시에 저감된다.
또한, 백 게이트 전극을 갖는 트랜지스터는 백 게이트 전극을 갖지 않는 트랜지스터에 비하여, 게이트에 양의 전하를 인가하는 +GBT 스트레스 시험 전후의 문턱 전압의 변동도 작다.
또한, 백 게이트 전극 측에서 광이 입사하는 경우에, 백 게이트 전극을 차광성을 갖는 도전막으로 형성함으로써, 백 게이트 전극 측에서 반도체층에 광이 입사되는 것을 방지할 수 있다. 따라서, 반도체층의 광열화를 방지하고, 트랜지스터의 문턱 전압이 변동되는 등 전기 특성의 열화를 방지할 수 있다.
본 발명의 일 형태에 따르면, 신뢰성이 양호한 트랜지스터를 구현할 수 있다. 또한, 신뢰성이 양호한 반도체 장치를 구현할 수 있다.
도 31의 (B1)에 예시된 트랜지스터(420)는 보텀 게이트형 트랜지스터의 한가지인 채널 보호형 트랜지스터이다. 트랜지스터(420)는 트랜지스터(410)와 거의 같은 구조를 가지지만, 절연층(209)이 반도체층(242)을 덮는다는 점에서 다르다. 또한, 반도체층(242)과 중첩되는 절연층(209)의 일부를 선택적으로 제거하여 형성한 개구부에서 반도체층(242)과 전극(244)이 전기적으로 접속된다. 또한, 반도체층(242)과 중첩되는 절연층(209)의 일부를 선택적으로 제거하여 형성한 개구부에서 반도체층(242)과 전극(245)이 전기적으로 접속된다. 절연층(209) 중 채널 형성 영역과 중첩되는 영역은 채널 보호층으로서 기능할 수 있다.
도 31의 (B2)에 도시된 트랜지스터(421)는 절연층(118) 위에 백 게이트 전극으로서 기능할 수 있는 전극(213)을 갖는다는 점에서 트랜지스터(420)와 다르다.
절연층(209)을 제공함으로써, 전극(244) 및 전극(245)의 형성 시에 반도체층(242)이 노출되는 것을 방지할 수 있다. 따라서, 전극(244) 및 전극(245) 형성 시의 반도체층(242)의 박막화를 방지할 수 있다.
또한, 트랜지스터(420) 및 트랜지스터(421)는 트랜지스터(410) 및 트랜지스터(411)보다 전극(244)과 전극(246) 사이의 거리와, 전극(245)과 전극(246) 사이의 거리가 길다. 따라서, 전극(244)과 전극(246) 사이에 발생하는 기생 용량을 작게 할 수 있다. 또한, 전극(245)과 전극(246) 사이에 발생하는 기생 용량을 작게 할 수 있다. 본 발명의 일 형태에 따르면, 전기 특성이 양호한 트랜지스터를 구현할 수 있다.
[톱 게이트형 트랜지스터]
도 32의 (A1)에 예시된 트랜지스터(430)는 톱 게이트형 트랜지스터의 한가지이다. 트랜지스터(430)는 절연층(109) 위에 반도체층(242)을 갖고, 반도체층(242) 및 절연층(109) 위에 반도체층(242)의 일부에 접촉하는 전극(244) 및 반도체층(242)의 일부에 접하는 전극(245)을 갖고, 반도체층(242), 전극(244), 및 전극(245) 위에 절연층(117)을 갖고, 절연층(117) 위에 전극(246)을 갖는다.
트랜지스터(430)는 전극(246)과 전극(244), 및 전극(246)과 전극(245)이 중첩되지 않기 때문에, 전극(246)과 전극(244) 사이에 발생하는 기생 용량, 및 전극(246)과 전극(245) 사이에 발생하는 기생 용량을 작게 할 수 있다. 또한, 전극(246)을 형성한 후에, 전극(246)을 마스크로 이용하여 불순물 원소(255)를 반도체층(242)에 도입함으로써, 반도체층(242) 중에 자기 정합(셀프얼라인먼트)적으로 불순물 영역을 형성할 수 있다(도 32의 (A3) 참조). 본 발명의 일 형태에 따르면, 전기 특성이 양호한 트랜지스터를 구현할 수 있다.
또한, 불순물 원소(255)의 도입은 이온 주입 장치, 이온 도핑 장치, 또는 플라즈마 처리 장치를 이용하여 수행할 수 있다.
불순물 원소(255)로서는, 예를 들어 13족 원소 또는 15족 원소 중 적어도 1종류의 원소를 사용할 수 있다. 또한, 반도체층(242)에 산화물 반도체를 사용하는 경우에는, 불순물 원소(255)로서, 희가스, 수소, 및 질소 중 적어도 1종류의 원소를 사용하는 것도 가능하다.
도 32의 (A2)에 도시된 트랜지스터(431)는 전극(213) 및 절연층(217)을 갖는다는 점에서 트랜지스터(430)와 다르다. 트랜지스터(431)는 절연층(109) 위에 형성된 전극(213)을 갖고, 전극(213) 위에 형성된 절연층(217)을 갖는다. 상술한 바와 같이, 전극(213)은 백 게이트 전극으로서 기능할 수 있다. 따라서, 절연층(217)은 게이트 절연층으로서 기능할 수 있다. 절연층(217)은 절연층(117)과 같은 재료 및 방법으로 형성할 수 있다.
트랜지스터(431)는 트랜지스터(411)와 마찬가지로 점유 면적에 대하여 온 전류가 큰 트랜지스터이다. 즉, 요구되는 온 전류에 대하여 트랜지스터(431)의 점유 면적을 작게 할 수 있다. 본 발명의 일 형태에 따르면, 트랜지스터의 점유 면적을 작게 할 수 있다. 따라서, 본 발명의 일 형태에 따르면, 집적도가 높은 반도체 장치를 구현할 수 있다.
도 32의 (B1)에 예시된 트랜지스터(440)는 톱 게이트형 트랜지스터의 하나이다. 트랜지스터(440)는 전극(244) 및 전극(245)을 형성한 후에 반도체층(242)을 형성한다는 점에서 트랜지스터(430)와 다르다. 또한, 도 32의 (B2)에 예시된 트랜지스터(441)는 전극(213) 및 절연층(217)을 갖는다는 점에서 트랜지스터(440)와 다르다. 트랜지스터(440) 및 트랜지스터(441)에 있어서, 반도체층(242)의 일부는 전극(244) 위에 형성되고, 반도체층(242)의 다른 일부는 전극(245) 위에 형성된다.
트랜지스터(441)는 트랜지스터(411)와 마찬가지로 점유 면적에 대하여 온 전류가 큰 트랜지스터이다. 즉, 요구되는 온 전류에 대하여 트랜지스터(441)의 점유 면적을 작게 할 수 있다. 본 발명의 일 형태에 따르면, 트랜지스터의 점유 면적을 작게 할 수 있다. 따라서, 본 발명의 일 형태에 따르면, 집적도가 높은 반도체 장치를 구현할 수 있다.
트랜지스터(440) 및 트랜지스터(441)의 경우에도, 전극(246)을 형성한 후에 전극(246)을 마스크로 이용하여 불순물 원소(255)를 반도체층(242)에 도입함으로써, 반도체층(242) 중에 자기 정합적으로 불순물 영역을 형성할 수 있다. 본 발명의 일 형태에 따르면, 전기 특성이 양호한 트랜지스터를 구현할 수 있다. 또한, 본 발명의 일 형태에 따르면, 집적도가 높은 반도체 장치를 구현할 수 있다.
[s-channel형 트랜지스터]
도 33에 예시된 트랜지스터(450)는 반도체층(242b)의 상면 및 측면이 반도체층(242c)으로 덮인 구조를 갖는다. 도 33의 (A)는 트랜지스터(450)의 상면도이다. 도 33의 (B)는 도 33의 (A)에 있어서 일점 쇄선 X1-X2로 도시된 부분의 단면도(채널 길이 방향의 단면도)이다. 도 33의 (C)는 도 33의 (A)에 있어서 일점 쇄선 Y1-Y2로 도시된 부분의 단면도(채널 폭 방향의 단면도)이다.
절연층(109)에 형성된 볼록부 위에 반도체층(242b)을 형성함으로써, 반도체층(242b)의 측면을 전극(243)으로 덮을 수 있다. 즉, 트랜지스터(450)는 전극(243)의 전계에 의하여 반도체층(242b)을 둘러쌀 수 있는 구조를 갖는다. 이와 같이 도전막의 전계에 의하여, 채널이 형성되는 반도체층을 전기적으로 둘러싸는 트랜지스터의 구조를 surrounded channel(s-channel) 구조라고 한다. 또한, s-channel 구조를 갖는 트랜지스터를 s-channel형 트랜지스터 또는 s-channel 트랜지스터라고도 한다.
s-channel 구조에서는 반도체층(242b) 전체(벌크)에 채널이 형성되는 경우가 있다. s-channel 구조에서는 트랜지스터의 드레인 전류를 크게 할 수 있고, 더 큰 온 전류를 얻을 수 있다. 또한, 전극(243)의 전계에 의하여, 반도체층(242b)에 형성되는 채널 형성 영역 전체를 공핍화(空乏化)할 수 있다. 따라서, s-channel 구조에서는 트랜지스터의 오프 전류를 더 작게 할 수 있다.
또한, 절연층(109)의 볼록부의 높이를 높게 하고 채널 폭을 작게 함으로써, s-channel 구조에 의한 온 전류의 증대 효과, 오프 전류의 저감 효과 등을 더 높일 수 있다. 또한, 반도체층(242b)을 형성할 때, 노출된 반도체층(242a)을 제거하여도 좋다. 이 경우, 반도체층(242a)과 반도체층(242b)의 측면이 일치하는 경우가 있다.
또한, 도 34에 도시된 트랜지스터(451)와 같이, 반도체층(242) 아래에 절연층을 개재하여 전극(213)을 제공하여도 좋다. 도 34의 (A)는 트랜지스터(451)의 상면도이다. 도 34의 (B)는 도 34의 (A)에 있어서 일점 쇄선 X1-X2로 도시된 부분의 단면도이다. 도 34의 (C)는 도 34의 (A)에 있어서 일점 쇄선 Y1-Y2로 도시된 부분의 단면도이다.
또한, 도 35에 도시된 트랜지스터(452)와 같이 전극(243) 위에 층(214)을 제공하여도 좋다. 도 35의 (A)는 트랜지스터(452)의 상면도이다. 도 35의 (B)는 도 35의 (A)에 있어서 일점 쇄선 X1-X2로 도시된 부분의 단면도이다. 도 35의 (C)는 도 35의 (A)에 있어서 일점 쇄선 Y1-Y2로 도시된 부분의 단면도이다.
도 35는 층(214)을 절연층(119) 위에 제공한 예이지만, 절연층(118) 위에 제공하여도 좋다. 층(214)을 차광성을 갖는 재료로 형성함으로써, 광 조사로 인한 트랜지스터의 특성 변동이나 신뢰성 저하 등을 방지할 수 있다. 또한, 층(214)을 적어도 반도체층(242b)보다 크게 형성하여 층(214)으로 반도체층(242b)을 덮음으로써, 상기 효과를 높일 수 있다. 층(214)은 유기물 재료, 무기물 재료, 또는 금속 재료를 사용하여 제작할 수 있다. 또한, 층(214)을 도전성 재료로 제작한 경우, 층(214)에 전압을 공급하여도 좋고, 전기적으로 부유된(플로팅) 상태로 하여도 좋다.
또한, 상술한 실시형태에 제시된 용량 소자(135)는 트랜지스터(134)가 오프 상태가 되면, 전극(245)이 플로팅 상태가 되어, 노이즈 등 주위의 전위 변동의 영향을 받기 쉬워진다. 즉, 트랜지스터(134)가 오프 상태가 되면, 노이즈 등 주위의 전계의 영향에 의하여, 노드(152)로서 기능할 수 있는 전극(245)의 전위가 변동되는 경우가 있다.
[노드(152)]
도 36의 단면도에 도시된 바와 같이, 용량 소자(135)를 구성하는 전극(245)보다 아래에 절연층을 개재하여 전극(212)을 제공함으로써, 노드(152)로서 기능할 수 있는 전극(245)의 전위 변동을 억제할 수 있다. 전극(212)은 배선(121)과 같은 재료 및 방법으로 형성할 수 있다.
본 실시형태는 다른 실시형태에 제시된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 7)
본 실시형태에서는, 본 발명의 일 형태인 촬상 장치를 사용한 전자 기기의 일례에 대하여 설명한다.
본 발명의 일 형태인 촬상 장치를 사용한 전자 기기로서, 텔레비전이나 모니터 등의 표시 장치, 조명 장치, 데스크톱 또는 노트북 퍼스널 컴퓨터, 워드 프로세서, DVD(Digital Versatile Disc) 등의 기록 매체에 기억된 정지 화상 또는 동영상을 재생하는 화상 재생 장치, 포터블 CD 플레이어, 라디오, 테이프 리코더, 헤드폰 스테레오, 스테레오, 내비게이션 시스템, 탁상 시계, 벽걸이 시계, 무선 전화 핸드셋, 트랜스시버, 휴대 전화, 자동차 전화, 휴대용 게임기, 태블릿 단말기, 파친코기 등의 대형 게임기, 계산기, 휴대 정보 단말기, 전자 수첩, 전자 서적 단말기, 전자 번역기, 음성 입력 기기, 비디오 카메라, 디지털 스틸 카메라, 전기 면도기, 전자 레인지 등의 고주파 가열 장치, 전기 밥솥, 전기 세탁기, 전기 청소기, 온수기, 선풍기, 헤어드라이어, 에어컨디셔너, 가습기, 제습기 등의 공기 조절 설비, 식기 세척기, 식기 건조기, 의류 건조기, 이불 건조기, 전기 냉장고, 전기 냉동고, 전기 냉동 냉장고, DNA 보존용 냉동고, 손전등, 체인 톱 등의 공구, 연기 감지기, 투석 장치 등의 의료 기기, 팩시밀리, 프린터, 프린터 복합기, 현금 자동 입출금기(ATM), 자동 판매기 등을 들 수 있다. 또한, 유도등, 신호기, 벨트 컨베이어, 엘리베이터, 에스컬레이터, 산업용 로봇, 전력 저장 시스템, 전력의 평준화나 스마트 그리드를 위한 축전 장치 등의 산업 기기를 들 수 있다. 또한, 축전체 등으로부터의 전력을 사용하여 전동기에 의하여 추진하는 이동체 등도 전자 기기의 범주에 포함된다. 상기 이동체의 예로서는 전기 자동차(EV), 내연 기관과 전동기를 겸비한 하이브리드 자동차(HEV), 플러그-인 하이브리드 자동차(PHEV), 이들의 타이어 차륜이 무한 궤도로 대체된 장궤(裝軌) 차량, 전동 어시스트 자전거를 포함한 원동기가 달린 자전거, 자동 이륜차, 전동 휠체어, 골프용 전동 카트, 소형 또는 대형 선박, 잠수함, 헬리콥터, 항공기, 로켓, 인공 위성, 우주 탐사기, 혹성 탐사기, 우주선 등을 들 수 있다.
도 37의 (A)는 비디오 카메라이며, 제 1 하우징(941), 제 2 하우징(942), 표시부(943), 조작 스위치(944), 렌즈(945), 접속부(946) 등을 갖는다. 조작 스위치(944) 및 렌즈(945)는 제 1 하우징(941)에 제공되고, 표시부(943)는 제 2 하우징(942)에 제공된다. 그리고, 제 1 하우징(941)과 제 2 하우징(942)은 접속부(946)에 의하여 접속되고, 제 1 하우징(941)과 제 2 하우징(942) 사이의 각도는 접속부(946)에 의하여 변경이 가능하다. 표시부(943)에서의 화상이, 접속부(946)에 의한 제 1 하우징(941)과 제 2 하우징(942) 사이의 각도에 따라 전환되는 구성으로 하여도 좋다. 렌즈(945)의 초점이 되는 위치에는 본 발명의 일 형태인 촬상 장치를 제공할 수 있다.
도 37의 (B)에 도시된 휴대 전화는 하우징(951)에 표시부(952), 마이크로폰(957), 스피커(954), 카메라(959), 입출력 단자(956), 조작 스위치(955) 등을 갖는다. 카메라(959)에는 본 발명의 일 형태인 촬상 장치를 사용할 수 있다.
도 37의 (C)에 도시된 디지털 카메라는 하우징(921), 셔터 버튼(922), 마이크로폰(923), 발광부(927), 렌즈(925) 등을 갖는다. 렌즈(925)의 초점이 되는 위치에, 본 발명의 일 형태인 촬상 장치를 제공할 수 있다.
도 37의 (D)에 도시된 휴대용 게임기는 하우징(901), 하우징(902), 표시부(903), 표시부(904), 마이크로폰(905), 스피커(906), 조작 스위치(907), 스타일러스(908), 카메라(909) 등을 갖는다. 또한, 도 37의 (D)에 도시된 휴대용 게임기는 2개의 표시부(903)와 표시부(904)를 갖고 있지만, 휴대용 게임기가 갖는 표시부의 개수는 이에 한정되지 않는다. 카메라(909)에는 본 발명의 일 형태인 촬상 장치를 사용할 수 있다.
도 37의 (E)에 도시된 손목 시계형 정보 단말기는 하우징(931), 표시부(932), 손목 밴드(933), 카메라(939) 등을 갖는다. 표시부(932)는 터치 패널이어도 좋다. 카메라(939)에는 본 발명의 일 형태인 촬상 장치를 사용할 수 있다.
도 37의 (F)는 휴대 정보 단말기이며, 제 1 하우징(911), 표시부(912), 카메라(919) 등을 갖는다. 표시부(912)가 갖는 터치 패널 기능에 의하여 정보를 입출력할 수 있다. 카메라(919)에는 본 발명의 일 형태인 촬상 장치를 사용할 수 있다.
또한, 본 발명의 일 형태인 촬상 장치를 구비하고 있으면, 상술한 전자 기기에 특별히 한정되지 않는 것은 물론이다.
본 실시형태는 다른 실시형태에 제시된 구성과 적절히 조합하여 실시할 수 있다.
100: 촬상 장치
101: 기판
102: 절연층
103: 절연층
104: 절연층
105: 절연층
106: 콘택트 플러그
107: 절연층
108: 절연층
109: 절연층
110: 화소부
111: 화소
112: 화소 구동 회로
113: 화소
115: 절연층
116: 절연층
117: 절연층
118: 절연층
119: 절연층
121: 배선
122: 배선
123: 배선
124: 배선
125: 배선
126: 배선
127: 배선
128: 배선
129: 배선
131: 트랜지스터
132: 트랜지스터
133: 트랜지스터
134: 트랜지스터
135: 용량 소자
136: 광전 변환 소자
137: 입력 단자
141: 배선
142: 배선
143: 배선
144: 배선
145: 배선
151: 노드
152: 노드
177: 절연층
209: 절연층
212: 전극
213: 전극
214: 층
217: 절연층
221: p형 반도체
222: i형 반도체
223: n형 반도체
224: 개구
225: 개구
242: 반도체층
243: 전극
244: 전극
245: 전극
246: 전극
251: 화소 영역
252: 주변 회로 영역
254: 노드
255: 불순물 원소
256: 노드
257: 용량 소자
260: 회로
261: 신호 처리 회로
262: 열 구동 회로
263: 출력 회로
264: 회로
266: 배선
267: 배선
268: 배선
269: 배선
270: 회로
273: 전극
277: 절연층
280: 회로
281: 트랜지스터
282: 트랜지스터
283: i형 반도체
284: 저농도 p형 불순물 영역
285: p형 반도체
286: 절연층
287: 전극
288: 측벽
289: 트랜지스터
290: 회로
291: 포토다이오드
292: 트랜지스터
293: 트랜지스터
294: 저농도 n형 불순물 영역
295: n형 반도체
382: Ec
386: Ec
390: 트랩 준위
410: 트랜지스터
411: 트랜지스터
420: 트랜지스터
421: 트랜지스터
430: 트랜지스터
431: 트랜지스터
440: 트랜지스터
441: 트랜지스터
450: 트랜지스터
451: 트랜지스터
452: 트랜지스터
512: 화소 구동 회로
522: 배선
523: 배선
524: 배선
525: 배선
526: 배선
527: 배선
528: 배선
529: 배선
531: 배선
532: 배선
541: 트랜지스터
542: 트랜지스터
543: 트랜지스터
544: 트랜지스터
545: 트랜지스터
551: 용량 소자
552: 용량 소자
561: 노드
562: 노드
563: 노드
600: 렌즈
602: 필터
604: 배선층
660: 광
712: 화소 구동 회로
721: 배선
722: 배선
723: 배선
724: 배선
725: 배선
726: 배선
727: 배선
728: 배선
729: 배선
731: 배선
741: 트랜지스터
742: 트랜지스터
743: 트랜지스터
744: 트랜지스터
745: 트랜지스터
751: 용량 소자
761: 노드
762: 노드
901: 하우징
902: 하우징
903: 표시부
904: 표시부
905: 마이크로폰
906: 스피커
907: 조작 스위치
908: 스타일러스
909: 카메라
911: 하우징
912: 표시부
919: 카메라
921: 하우징
922: 셔터 버튼
923: 마이크로폰
925: 렌즈
927: 발광부
931: 하우징
932: 표시부
933: 리스트 밴드
939: 카메라
941: 하우징
942: 하우징
943: 표시부
944: 조작 스위치
945: 렌즈
946: 접속부
951: 하우징
952: 표시부
954: 스피커
955: 버튼
956: 입출력 단자
957: 마이크로폰
959: 카메라
1406: 트랜지스터
1408: 트랜지스터
1410: 노드
1412: 포토다이오드
1414: 트랜지스터
1422: 포토다이오드
1424: 트랜지스터
1430: 배선
1432: 포토다이오드
1434: 트랜지스터
1442: 포토다이오드
1444: 트랜지스터
1451: 배선
1452: 배선
1453: 배선
1454: 배선
1461: 배선
1470: 배선
1800: 시프트 레지스터 회로
1810: 시프트 레지스터 회로
1900: 버퍼 회로
1910: 버퍼 회로
2100: 아날로그 스위치 회로
2110: 수직 출력선
2200: 출력선
111a: 화소
111b: 화소
111B: 화소
111G: 화소
111R: 화소
242a: 반도체층
242b: 반도체층
242c: 반도체층
243a: 전극
243b: 전극
264a: 콤퍼레이터
264b: 카운터 회로
272c: 반도체층
383a: Ec
383b: Ec
383c: Ec
602B: 필터
602G: 필터
602R: 필터

Claims (2)

  1. 촬상 장치로서,
    제 1 화소와,
    제 2 화소와,
    복수의 개구부를 포함하는 그물 형상의 배선층과,
    절연층을 개재하여 중첩되도록 제공된 제 1 도전층 및 제 2 도전층을 포함하는 용량 소자를 포함하고,
    상기 제 1 화소는, 제 1 광전 변환 소자를 포함하고,
    상기 제 2 화소는, 제 2 광전 변환 소자를 포함하고,
    상기 제 1 광전 변환 소자는, 제 1 n형 반도체를 포함하고,
    상기 제 2 광전 변환 소자는, 제 2 n형 반도체를 포함하고,
    상기 제 1 n형 반도체는, p형 반도체에 접하고,
    상기 제 2 n형 반도체는, 상기 p형 반도체에 접하고,
    평면에서 보아, 상기 제 1 n형 반도체와 상기 제 2 n형 반도체는, 상기 p형 반도체를 개재하여 인접하고,
    상기 배선층은, 상기 p형 반도체와 전기적으로 접속되고,
    상기 배선층은, 상기 제 1 도전층 및 상기 제 2 도전층 중 하나와 콘택트 플러그를 통하여 전기적으로 접속되고,
    상기 제 1 화소는, 제 3 광전 변환 소자, 제 1 트랜지스터 및 제 2 트랜지스터를 더 포함하고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 하나는, 상기 제 1 광전 변환 소자와 상기 제 3 광전 변환 소자에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 게이트는, 상기 제 1 광전 변환 소자와 상기 제 3 광전 변환 소자에 전기적으로 접속되는, 촬상 장치.
  2. 촬상 장치로서,
    제 1 화소와,
    제 2 화소와,
    복수의 개구부를 포함하는 그물 형상의 배선층과,
    절연층을 개재하여 중첩되도록 제공된 제 1 도전층 및 제 2 도전층을 포함하는 용량 소자를 포함하고,
    상기 제 1 화소는, 제 1 광전 변환 소자를 포함하고,
    상기 제 2 화소는, 제 2 광전 변환 소자를 포함하고,
    상기 제 1 광전 변환 소자는, 제 1 p형 반도체를 포함하고,
    상기 제 2 광전 변환 소자는, 제 2 p형 반도체를 포함하고,
    상기 제 1 p형 반도체는, n형 반도체에 접하고,
    상기 제 2 p형 반도체는, 상기 n형 반도체에 접하고,
    평면에서 보아, 상기 제 1 p형 반도체와 상기 제 2 p형 반도체는, 상기 n형 반도체를 개재하여 인접하고,
    상기 배선층은, 상기 n형 반도체와 전기적으로 접속되고,
    상기 배선층은, 상기 제 1 도전층 및 상기 제 2 도전층 중 하나와 콘택트 플러그를 통하여 전기적으로 접속되고,
    상기 제 1 화소는, 제 3 광전 변환 소자, 제 1 트랜지스터 및 제 2 트랜지스터를 더 포함하고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 하나는, 상기 제 1 광전 변환 소자와 상기 제 3 광전 변환 소자에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 게이트는, 상기 제 1 광전 변환 소자와 상기 제 3 광전 변환 소자에 전기적으로 접속되는, 촬상 장치.
KR1020220025010A 2014-06-27 2022-02-25 촬상 장치 및 전자 기기 KR102572674B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230111895A KR20230129327A (ko) 2014-06-27 2023-08-25 촬상 장치 및 전자 기기

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2014132831 2014-06-27
JPJP-P-2014-132831 2014-06-27
JP2014138703 2014-07-04
JPJP-P-2014-138703 2014-07-04
KR1020150089756A KR102369729B1 (ko) 2014-06-27 2015-06-24 촬상 장치 및 전자 기기

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020150089756A Division KR102369729B1 (ko) 2014-06-27 2015-06-24 촬상 장치 및 전자 기기

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230111895A Division KR20230129327A (ko) 2014-06-27 2023-08-25 촬상 장치 및 전자 기기

Publications (2)

Publication Number Publication Date
KR20220031590A KR20220031590A (ko) 2022-03-11
KR102572674B1 true KR102572674B1 (ko) 2023-08-31

Family

ID=54931386

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020150089756A KR102369729B1 (ko) 2014-06-27 2015-06-24 촬상 장치 및 전자 기기
KR1020220025010A KR102572674B1 (ko) 2014-06-27 2022-02-25 촬상 장치 및 전자 기기
KR1020230111895A KR20230129327A (ko) 2014-06-27 2023-08-25 촬상 장치 및 전자 기기

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020150089756A KR102369729B1 (ko) 2014-06-27 2015-06-24 촬상 장치 및 전자 기기

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230111895A KR20230129327A (ko) 2014-06-27 2023-08-25 촬상 장치 및 전자 기기

Country Status (4)

Country Link
US (1) US10134789B2 (ko)
JP (4) JP6633845B2 (ko)
KR (3) KR102369729B1 (ko)
TW (3) TWI700823B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6603657B2 (ja) 2014-06-09 2019-11-06 株式会社半導体エネルギー研究所 撮像装置
WO2016047282A1 (ja) * 2014-09-24 2016-03-31 ソニー株式会社 撮像素子、撮像装置および撮像素子の製造方法
US9685476B2 (en) * 2015-04-03 2017-06-20 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
TWI713367B (zh) 2015-07-07 2020-12-11 日商半導體能源研究所股份有限公司 成像裝置及其運作方法
US9741871B2 (en) 2015-11-03 2017-08-22 International Business Machines Corporation Self-aligned heterojunction field effect transistor
JP6176583B1 (ja) * 2015-11-12 2017-08-09 パナソニックＩｐマネジメント株式会社 光検出装置
TWI741934B (zh) * 2016-02-12 2021-10-01 光程研創股份有限公司 光學裝置、光學系統、時差測距系統及立體取像系統
US10651334B2 (en) 2017-02-14 2020-05-12 International Business Machines Corporation Semitransparent chalcogen solar cell
US11367739B2 (en) * 2017-06-27 2022-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic component
CN110914757B (zh) 2017-08-31 2023-12-22 富士胶片株式会社 感光化射线性或感放射线性树脂组合物、抗蚀剂膜、图案形成方法及固体摄像元件的制造方法
US10290710B2 (en) * 2017-09-05 2019-05-14 United Microelectronics Corp. Semiconductor device and method for forming the same
EP3724920B1 (en) * 2017-12-12 2022-05-11 LFoundry S.r.l. Semiconductor optical sensor for visible and ultraviolet light detection and corresponding manufacturing process
JP7292276B2 (ja) 2018-07-27 2023-06-16 株式会社半導体エネルギー研究所 表示装置
JP7240151B2 (ja) 2018-11-22 2023-03-15 株式会社ジャパンディスプレイ 検出装置及び表示装置
TWI828118B (zh) * 2022-04-19 2024-01-01 睿生光電股份有限公司 偵測裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007235029A (ja) * 2006-03-03 2007-09-13 Seiko Instruments Inc 光電変換装置、イメージセンサ、及び、光電変換装置の製造方法
JP2008113400A (ja) 2006-10-02 2008-05-15 Seiko Epson Corp 単位回路の駆動方法、電気光学装置および電子機器

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02143573A (ja) * 1988-11-25 1990-06-01 Ricoh Co Ltd 光電変換装置
JP4271268B2 (ja) 1997-09-20 2009-06-03 株式会社半導体エネルギー研究所 イメージセンサおよびイメージセンサ一体型アクティブマトリクス型表示装置
JP2001298663A (ja) * 2000-04-12 2001-10-26 Semiconductor Energy Lab Co Ltd 半導体装置およびその駆動方法
JP4525144B2 (ja) * 2004-04-02 2010-08-18 ソニー株式会社 固体撮像素子及びその製造方法
JP4230406B2 (ja) * 2004-04-27 2009-02-25 富士通マイクロエレクトロニクス株式会社 固体撮像装置
RU2290721C2 (ru) * 2004-05-05 2006-12-27 Борис Анатольевич Долгошеин Кремниевый фотоэлектронный умножитель (варианты) и ячейка для кремниевого фотоэлектронного умножителя
KR100922931B1 (ko) * 2006-12-27 2009-10-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조 방법
JP5364995B2 (ja) * 2007-10-01 2013-12-11 株式会社ニコン 固体撮像素子及びこれを用いた電子カメラ
JP5130946B2 (ja) * 2008-02-15 2013-01-30 ソニー株式会社 固体撮像装置、カメラ及び電子機器
KR101707159B1 (ko) 2009-11-06 2017-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101952065B1 (ko) 2009-11-06 2019-02-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 동작 방법
SG10201500220TA (en) 2010-01-15 2015-03-30 Semiconductor Energy Lab Semiconductor device and method for driving the same
WO2011099336A1 (en) * 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
WO2011099368A1 (en) 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
WO2011102183A1 (en) 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011111490A1 (en) 2010-03-08 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
WO2011111549A1 (en) 2010-03-08 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102782622B (zh) 2010-03-12 2016-11-02 株式会社半导体能源研究所 显示装置的驱动方法
WO2011111508A1 (en) 2010-03-12 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Method for driving input circuit and method for driving input-output device
JP5509962B2 (ja) * 2010-03-19 2014-06-04 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
JP5940252B2 (ja) * 2010-04-16 2016-06-29 株式会社半導体エネルギー研究所 表示装置
JP5749975B2 (ja) 2010-05-28 2015-07-15 株式会社半導体エネルギー研究所 光検出装置、及び、タッチパネル
JP5797471B2 (ja) 2010-06-16 2015-10-21 株式会社半導体エネルギー研究所 入出力装置
JP5823740B2 (ja) 2010-06-16 2015-11-25 株式会社半導体エネルギー研究所 入出力装置
US8605059B2 (en) 2010-07-02 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Input/output device and driving method thereof
US8803164B2 (en) 2010-08-06 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Solid-state image sensing device and semiconductor display device
JP5763474B2 (ja) 2010-08-27 2015-08-12 株式会社半導体エネルギー研究所 光センサ
JP5745369B2 (ja) * 2010-09-06 2015-07-08 株式会社半導体エネルギー研究所 電子機器
JP6081694B2 (ja) 2010-10-07 2017-02-15 株式会社半導体エネルギー研究所 光検出装置
JP5774974B2 (ja) 2010-12-22 2015-09-09 株式会社半導体エネルギー研究所 半導体装置の駆動方法
JP2012227889A (ja) * 2011-04-22 2012-11-15 Toshiba Corp 固体撮像装置
US9200952B2 (en) 2011-07-15 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a photodetector and an analog arithmetic circuit
WO2013011844A1 (en) 2011-07-15 2013-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
US8836626B2 (en) 2011-07-15 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
TWI575494B (zh) 2011-08-19 2017-03-21 半導體能源研究所股份有限公司 半導體裝置的驅動方法
WO2013042643A1 (en) 2011-09-22 2013-03-28 Semiconductor Energy Laboratory Co., Ltd. Photodetector and method for driving photodetector
JP5935287B2 (ja) * 2011-10-21 2016-06-15 ソニー株式会社 撮像装置および撮像表示システム
TWI467751B (zh) * 2011-12-12 2015-01-01 Sony Corp A solid-state imaging device, a driving method of a solid-state imaging device, and an electronic device
WO2013099537A1 (en) 2011-12-26 2013-07-04 Semiconductor Energy Laboratory Co., Ltd. Motion recognition device
JP5970834B2 (ja) * 2012-02-02 2016-08-17 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
JP6151530B2 (ja) 2012-02-29 2017-06-21 株式会社半導体エネルギー研究所 イメージセンサ、カメラ、及び監視システム
CN104160295B (zh) 2012-03-09 2017-09-15 株式会社半导体能源研究所 半导体装置的驱动方法
US9541386B2 (en) * 2012-03-21 2017-01-10 Semiconductor Energy Laboratory Co., Ltd. Distance measurement device and distance measurement system
US9236408B2 (en) 2012-04-25 2016-01-12 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device including photodiode
KR101389790B1 (ko) * 2012-05-24 2014-04-29 한양대학교 산학협력단 이미지 센서 및 그 구동 방법
JP5988291B2 (ja) * 2012-06-13 2016-09-07 ソニーセミコンダクタソリューションズ株式会社 撮像装置および撮像表示システム
US8872120B2 (en) 2012-08-23 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Imaging device and method for driving the same
KR102069683B1 (ko) 2012-08-24 2020-01-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 방사선 검출 패널, 방사선 촬상 장치, 및 화상 진단 장치
DE102013217278B4 (de) 2012-09-12 2017-03-30 Semiconductor Energy Laboratory Co., Ltd. Photodetektorschaltung, Bildgebungsvorrichtung und Verfahren zum Ansteuern einer Photodetektorschaltung
JP5984617B2 (ja) * 2012-10-18 2016-09-06 浜松ホトニクス株式会社 フォトダイオードアレイ
US9035301B2 (en) 2013-06-19 2015-05-19 Semiconductor Energy Laboratory Co., Ltd. Imaging device
US9379138B2 (en) 2013-07-19 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Imaging device with drive voltage dependent on external light intensity
TWI635750B (zh) 2013-08-02 2018-09-11 半導體能源研究所股份有限公司 攝像裝置以及其工作方法
US9360564B2 (en) 2013-08-30 2016-06-07 Semiconductor Energy Laboratory Co., Ltd. Imaging device
JP6545541B2 (ja) * 2014-06-25 2019-07-17 株式会社半導体エネルギー研究所 撮像装置、監視装置、及び電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007235029A (ja) * 2006-03-03 2007-09-13 Seiko Instruments Inc 光電変換装置、イメージセンサ、及び、光電変換装置の製造方法
JP2008113400A (ja) 2006-10-02 2008-05-15 Seiko Epson Corp 単位回路の駆動方法、電気光学装置および電子機器

Also Published As

Publication number Publication date
US20150380450A1 (en) 2015-12-31
TW201603259A (zh) 2016-01-16
TWI700823B (zh) 2020-08-01
KR102369729B1 (ko) 2022-03-04
KR20160001673A (ko) 2016-01-06
JP7372390B2 (ja) 2023-10-31
US10134789B2 (en) 2018-11-20
JP6633845B2 (ja) 2020-01-22
JP2022107644A (ja) 2022-07-22
TW202109863A (zh) 2021-03-01
JP2023181271A (ja) 2023-12-21
TW202243228A (zh) 2022-11-01
JP2020047945A (ja) 2020-03-26
KR20230129327A (ko) 2023-09-08
JP2016027632A (ja) 2016-02-18
KR20220031590A (ko) 2022-03-11
TWI757788B (zh) 2022-03-11

Similar Documents

Publication Publication Date Title
KR102572674B1 (ko) 촬상 장치 및 전자 기기
JP7466016B2 (ja) 半導体装置
KR102576928B1 (ko) 반도체 장치, 촬상 장치, 및 전자 기기
US11908876B2 (en) Semiconductor device including photoelectric conversion element

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right