TWI806127B - 光學裝置及光學系統 - Google Patents
光學裝置及光學系統 Download PDFInfo
- Publication number
- TWI806127B TWI806127B TW110129987A TW110129987A TWI806127B TW I806127 B TWI806127 B TW I806127B TW 110129987 A TW110129987 A TW 110129987A TW 110129987 A TW110129987 A TW 110129987A TW I806127 B TWI806127 B TW I806127B
- Authority
- TW
- Taiwan
- Prior art keywords
- doped region
- type doped
- region
- control signal
- switch
- Prior art date
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
- Prostheses (AREA)
- Microscoopes, Condenser (AREA)
- Holo Graphy (AREA)
Abstract
一種裝置,包含一半導體基板、一吸收層、一或多個第一開關及一或多個第二開關;吸收層耦接於半導體基板,吸收層包含用以吸收光子並產生複數光載子之一光電二極體區,一第一控制信號控制所述的一或多個第一開關,所述的一或多個第一開關依據第一控制信號來收集一部分的光生載子;一第二控制信號控制所述的一或多個第二開關,所述的一或多個第二開關依據第二控制信號來收集至少一部分的光生載子;第二控制信號不同於第一控制信號。
Description
本發明是關於光學裝置,且特別是有關於高速光感測裝置。
光感測器主要用以將在自由空間中(或光學介質中)傳遞且耦合於其上之光信號轉換成為電信號,以供進行後續處理。
根據本發明,由一立體物體反射的光可被一取像系統中的複數光電二極體所感測。所述的光電二極體將感測到的光轉換為複數電荷。每個光電二極體可包含二群開關,所述的兩群開關用以收集前述電荷。用以收集電荷的所述的二群開關可依時序切換,如此一來,取像系統變可依感測到的光判斷相位資訊。
取像系統可利用影像資訊來分析關於立體物體的特性,包含深度資訊及一材料組成。取像系統也可利用相位資訊來進行眼部追蹤、手勢辨識(gesture recognition)、立體物件掃描/影像擷取及/或擴增/虛擬實境應用(augmented/virtual reality applications)。
本發明提供一種光學裝置,其包含一半導體基板;一鍺矽層耦合於半導體基板,鍺矽層包含一光電二極體區,用以吸收複數光子並產生複數光載子;一或多個第一開關,一第一控制信號所述的一或多個第一開關,所述的一或多個開關依據第一控制信號收集至少一部分的光載子;以及一或多個第二開關,一第二控制信號控制所述的一或多個第二開關,所述的一或多個第二開關依據第二控制信號收集至少一部分的光載子。所述的一或多個第一開關包含一第一p型摻雜區,第一p型摻雜區位於鍺矽層中,其中第一控制信號控制第一p型摻雜區;以及一第一n型摻雜區,第一n型摻雜區位於鍺矽層中,其中第一n型摻雜區耦接至一第一讀出整合電路。所述的一或多個第二開關包含一第二p型摻雜區,第二p型摻雜區位於鍺矽層中,其中第二控制信號控制第二p型摻雜區;以及一第二n型摻雜區,第二n型摻雜區位於鍺矽層中,其中第二n型摻雜區耦接於第二讀出積體電路。
在本發明之一實施方式中可選擇性地包含一或多個下述特徵。鍺矽層包含一第三n型摻雜區及一第四n型摻雜區,其中第一p型摻雜區的至少一部分可形成於第三n型摻雜區中,第二p型摻雜區之至少一部份可形成於第四n型摻雜區中。第一p型摻雜區的至少一部分及第二p型摻雜區的至少一部分可形成於第三n型摻雜區中。半導體基板可包含一第三p型摻雜區及一或多個n型摻雜區,鍺矽層可設置在第三p型摻雜區上方,以及第三p型摻雜區可短路連接於所述的一或多個n型摻雜區。
第一控制信號可為一固定偏壓,第二控制信號可為一可調式偏壓,且第二控制信號之可調式偏壓大於第一控制信號之固定偏壓。鍺矽層所吸收之光子可來自於一立體物體之一表面反射,所述的一或多個第一開關收集之部分光子以及由所述的一或多個第二開關收集之部分光子可利用一時差測距系統以分析立體物體之深度資訊或一材料組成。
根據本發明另提供一種光學裝置,其包含︰一半導體基板;一吸收層,耦合於半導體基板,吸收層包含一光電二極體區,光電二極體區用以吸收複數光子並產生複數光載子;一或多個第一開關,一第一控制信號控制所述的一或多個第一開關,所述的一或多個第一開關依據第一控制信號來收集至少一部分的光載子;以及一或多個第二開關,一第二控制信號控制所述的一或多個第二開關,所述的一或多個第二開關依據第二控制信號來收集至少一部分的光載子。所述的一或多個第一開關包含︰一第一p型摻雜區,位於半導體基板中,第一控制信號控制第一p型摻雜區;以及一第一n型摻雜區,位於半導體基板中,第一n型摻雜區耦接於一第一讀出積體電路。所述的一或多個第二開關包含︰一第二p型摻雜區,位於半導體基板中,第二控制信號控制第二p型摻雜區;以及第二n型摻雜區,位於半導體基板中,其中第二n型摻雜區耦接於一第二讀出積體電路。
在本發明之一實施方式中可選擇性地包含一或多個下述特徵。半導體基板可包含一第三n型摻雜區及一第四n型摻雜區,第一p型摻雜區之至少一部分可形成於第三n型摻雜區中,以及第二p型摻雜區之至少一部分可形成於第四n型摻雜區中。半導體基板可包含一第三n型摻雜區,第一p型摻雜區之至少一部分及第二p型摻雜區之至少一部分可形成於第三n型摻雜區中。半導體基板可包含一或多個p型井區。
第一控制信號可為一固定偏壓,第二控制信號可為一可調式偏壓,且第二控制信號之可調式偏壓大於第一控制信號之固定偏壓。鍺矽層所吸收之光子可來自於一立體物體之一表面反射,所述的一或多個第一開關收集之部分光子以及由所述的一或多個第二開關收集之部分光子可利用一時差測距系統以分析立體物體之深度資訊或一材料組成。
根據本發明又提供一種光學裝置,包含︰一半導體基板;一吸收層,耦合於半導體基板,吸收層包含一光電二極體區,光電二極體區用以吸收複數光子並產生複數光載子;一或多個第一開關,一第一控制信號控制所述的一或多個第一開關,所述的一或多個第一開關依據第一控制信號來收集至少一部分的光載子;以及一或多個第二開關,一第二控制信號控制所述的一或多個第二開關,所述的一或多個第二開關依據第二控制信號來收集至少一部分的光載子。所述的一或多個第一開關包含︰多個第一p型摻雜區,位於半導體基板中,第一控制信號控制第一p型摻雜區;以及一第一n型摻雜區,位於半導體基板中,第一n型摻雜區耦接於一第一讀出積體電路。所述的一或多個第二開關包含︰多個第二p型摻雜區,位於半導體基板中,第二控制信號控制第二p型摻雜區;以及一第二n型摻雜區,位於半導體基板中,其中第二n型摻雜區耦接於一第二讀出積體電路。
在本發明之一實施方式中可選擇性地包含一或多個下述特徵。半導體基板可包含一第三n型摻雜區,第一p型摻雜區之至少一部分可形成於第三n型摻雜區中,第二p型摻雜區之至少一部分可形成於第三n型摻雜區中。第一p型摻雜區及第二p型摻雜區可沿著半導體基板的一第一平面呈交叉排列,第一n型摻雜區及第二n型摻雜區可沿著半導體基板的一第二平面呈交叉排列,第二平面不同於第一平面。在多個第一p型摻雜區中的任一p型摻雜區可排列在多個第一n型摻雜區的一個n型摻雜區上方,且第二p型摻雜區中的任一p型摻雜區可排列在多個第二n型摻雜區中的一個n型摻雜區上方。半導體基板可包含一或多個p型井區。
第一控制信號可為一固定偏壓,第二控制信號可為一可調式偏壓,且第二控制信號之可調式偏壓大於第一控制信號之固定偏壓。鍺矽層所吸收之光子可來自於一立體物體之一表面反射,所述的一或多個第一開關收集之部分光子以及由所述的一或多個第二開關收集之部分光子可利用一時差測距系統以分析立體物體之深度資訊或一材料組成。
本發明更提供一種時差測距系統,包含︰一光源;以及 一影像感測器,包含複數像素,像素製作於一半導體基板上。每個像素包含︰一鍺矽層,耦合於半導體基板,鍺矽層包含一光電二極體區,光電二極體區用以吸收複數光子並產生複數光載子;一或多個第一開關,一第一控制信號控制所述的一或多個第一開關,所述的一或多個第一開關依據第一控制信號來收集一部分的光載子;以及一或多個第二開關,一第二控制信號控制所述的一或多個第二開關,所述的一或多個第二開關依據第二控制信號來收集一部分的光載子,其中第二控制信號不同於第一控制信號。
在本發明之一實施方式中可選擇性地包含一或多個下述特徵;光源用以發射複數光脈衝,光脈衝之一工作週期小於50%,且每個光脈衝具有一相同能量。
本發明還提供一種光學裝置,包含︰一半導體基板;一鍺矽層,耦合於半導體基板,鍺矽層包含一光電二極體區,光電二極體區用以吸收複數光子並產生複數光載子;一或多個第一開關,一第一控制信號控制所述的一或多個第一開關,所述的一或多個第一開關依據第一控制信號來收集一部分的光載子;以及一或多個第二開關,一第二控制信號控制所述的一或多個第二開關,所述的一或多個第二開關依據第二控制信號來收集一部分的光載子,第二控制信號不同於第一信號。所述的一或多個第一開關包含︰一第一p型摻雜區,位於鍺矽層中,第一控制信號控制第一p型摻雜區;以及一第一n型摻雜區,位於半導體基板中,第一n型摻雜區耦接於一第一讀出積體電路。所述的一或多個第二開關包含︰一第二p型摻雜區,位於鍺矽層中,第二控制信號控制第二p型摻雜區;以及一第二n型摻雜區,位於半導體基板中,其中第二n型摻雜區耦接於一第二讀出積體電路。
在本發明之一實施方式中可選擇性地包含一或多個下述特徵。鍺矽層可包含一第三n型摻雜區及一第四n型摻雜區,第一p型摻雜區之至少一部分可形成於第三n型摻雜區中,第二p型摻雜區之至少一部分可形成於第四n型摻雜區中。鍺矽層可包含一第三n型摻雜區,第一p型摻雜區之至少一部分及第二p型摻雜區之至少一部分可形成於第三n型摻雜區中。半導體基板可包含一或多個p型井區。
第一控制信號可為一固定偏壓,第二控制信號可為一可調式偏壓,且第二控制信號之可調式偏壓大於第一控制信號之固定偏壓。鍺矽層所吸收之光子可來自於一立體物體之一表面反射,所述的一或多個第一開關收集之部分光子以及由所述的一或多個第二開關收集之部分光子可利用一時差測距系統以分析立體物體之深度資訊或一材料組成。
在本發明之一實施方式中可選擇性地包含一或多個下述特點。鍺為一種對紅外光具有高吸收係數的材料,藉此可降低對紅外光吸收係數不佳之材料(例如矽)在基板深處所產生復合較慢的光生載子的問題。對一的具有p型摻雜區及n型摻雜區,且分別製作在不同深度的光電二極體來說,光載子傳輸距離受限於吸收材料的深度而非寬度;因此,若使用具有短吸收長度的吸收材料,則p型摻雜區及n型摻雜區之間的距離可被縮短,如此一來,小偏壓也可創造出強電場,進而增加操作速度。在一光電二極體中,兩群開關可插入或垂直排列在交錯排列中,如此的時差測距系統可收集不同光相位的光載子。操作速度的增加允許在時差測距系統利用高調變頻率,進而可增加深度解析。在時差測距系統中,光脈衝的工作週期降低可讓光學脈衝的峰值強度增加,如此一來,可在維持相同功率損耗的調件下提升時差測距系統的訊雜比。這可讓光脈衝在沒脈衝形狀不歪曲的條件下降低光脈衝的工作週期。
本發明一或多種實現方式細節將配合下列圖式說明。由本發明之詳細說明、圖式及專利範圍,可更明瞭本發明其他可能的特徵及優點。
光電二極體可用以感測光信號,並將所感測到的光信號轉換為電信號,以供其它電路進行後續信號處理。在時差測距(time-of-flight;簡稱TOF)應用時,立體物體的深度資訊可利用一傳輸光脈衝及一感測光脈衝間之一相位差進行測定。舉例來說,一二維陣列的像素可用以重建一立體物體之一立體影像;其中,每個像素可包含用以取得立體物體相位資訊的一或多個光電二極體。在某些實施方式中,時差測距應用使用具有近紅外光波段的光源;舉例來說,具有波長為850nm、940nm或1050nm的發光二極體。雖然一些光電二極體以矽作為吸收材料,但矽對近紅外波段的光信號的吸收度並不佳。更具體言之,光載子由矽基板的深處(例如深度大於10µm處)生成,這些光載子可緩慢地漂移及/或擴散至光電二極體接面,而這使得裝置的操作速度。再者,在常態使用時,會施加一小振幅電壓以控制光電二極體的操作來降低功率損耗。對一大吸收區(例如直徑10µm)而言,小振幅電壓可建立橫跨大吸收區的一個小的橫向場/縱向場,這會影響光載子掠過吸收區的漂移速度。裝置的操作速度就可以被近一步的限制。針對利用近紅外光波段之時差測距應用,本發明提出一種雙開關光電二極體設計結構及/或利用鍺矽作為一吸收材料的雙開關光電二極體。在本文中,所使用的術語「光電二極體(photodiode)」可以作為術語「光學感測器(optical sensor)」的代稱;其次,所使用的術語「鍺矽(germanium-silicon;分子式GeSi)」所指的鍺矽合金中,鍺含量為10%至100%,意即矽含量為0%至90%。在本文中,鍺矽層可利用全面式磊晶成長(blanket epitaxy)技術、選擇性磊晶成長(selective epitaxy)技術或其它技術來實現。又,含有鍺矽材料的一吸收層可形成於一平面、一平台頂面或一溝槽底面,並至少部分環繞於一絕緣物(例如:氧化物、氮化物)、一半導體(例如鍺、矽),或其等之組合。一應變超晶格(strained super lattice)結構或一多量子井結構可包含多層例如是具有不同矽、鍺含量之選擇性矽鍺層。
圖1繪示一雙開關光電二極體100之示意圖,其用以將一光信號轉換為一電信號。雙開關光電二極體100包含一吸收層106,吸收層106形成於一基板102上。基板102可為適合將半導體裝置製作於其上之基板。舉例來說,基板102可為一矽基板。吸收層106包含一第一開關108及一第二開關110。
一般來說,吸收層106接收一光信號112,並將光信號112轉換為複數電信號。吸收層106可選擇使對需求波長的光信號具有高吸收係數。若光信號112為紅外光,吸收層106可為一鍺矽平台;其中,鍺矽會吸收在光信號112中的光子,並產生電子電洞對。可依製程條件及應用領域來決定鍺矽平台中的鍺含量及矽含量。在某些實施方式中,吸收層106經設計使具有一厚度t。舉例來說,對波長為850奈米(nm)的光信號112來說,鍺矽平台的厚度約為1微米(µm),以使其具有相當的量子效率。在某些實施方式中,吸收層106的表面可經設計使具有特定形狀;舉例來說,鍺矽平台的形狀可依光信號112在鍺矽台面的空間分佈而為圓形、方形、或矩形。在某些實施方式中,吸收層106可經設計以具有一側向尺寸大小以接收光信號112。舉例來說,鍺矽台面可為圓形,且其側向尺寸d的範圍可介於1µm 至50µm。
一第一開關108及一第二開關110製作在吸收層106中,第一開關108耦接於一第一控制信號122及一第一讀出電路124;第二開關110耦接於一第二控制信號132及一第二讀出電路134。第一讀出電路124或第二讀出電路134依據第一控制信號122及第二控制信號132的控制來決定收集電子或電洞。
在某些實施方式中,第一開關108及第二開關110用以收集複數電子;在前述條件下,第一開關108包含一p型摻雜區128及一n型摻雜區126。舉例來說,p型摻雜區128可具有一p+摻雜,其活化雜質濃度(activated dopant concentration)可為製程所能達成的最高雜質濃度;例如當吸收層106為鍺且於其中摻雜硼時,p+摻雜的最高濃度可為5x1020
cm-3
。在某些實施方式中,p型摻雜區128的摻雜濃度可低於5x1020
cm-3
,藉以在增加接觸電阻值的條件下簡化製作複雜度。一n型摻雜區126可具有一n+摻雜,其活化雜質濃度可為製程所能達成的最高雜質濃度;例如當吸收層106為鍺且摻雜磷時,n+摻雜的最高濃度可為1x1020
cm-3
。在某些實施方式中,n型摻雜區126的摻雜濃度可低於1x1020
cm-3
,藉以在增加接觸電阻值的條件下簡化製作複雜度。p型摻雜區128及n型摻雜區126間的距離可依製程條件來設計;一般來說,p型摻雜區128及n型摻雜區126間的距離愈近,則產生光載子的切換效率愈高。第二開關110包含一p型摻雜區138及一n型摻雜區136,p型摻雜區138類似於p型摻雜區128,且n型摻雜區136類似於n型摻雜區126。
在某些實施方式中,p型摻雜區128耦接於第一控制信號122;舉例來說,p型摻雜區128可耦接於一電壓源,其中第一控制信號122可為電壓源提供之一交流電壓信號。在某些實施方式中,n型摻雜區126耦接於第一讀出電路124。第一讀出電路124可為由一重置閘極(reset gate)、一源極隨耦器(source-follower)及一選擇閘極(selection gate)所構成之一三電晶體結構(three-transistor)或其它用以處理電荷的電路。在某些實施方式中,第一讀出電路124可製作在基板102上。在某些實施方式中,第一讀出電路124可製作在另一基板上,並與雙開關光電二極體100利用晶片/晶圓接合或堆疊技術形成共同封裝。
p型摻雜區138耦接於第二控制信號132。舉例來說,p型摻雜區138可耦接於一電壓源;其中,第二控制信號132可為一交流電壓信號,且相位相反於第一控制信號122的交流電壓信號。在某些實施方式中,n型摻雜區136可耦接於第二讀出電路134。第二讀出電路134可類似於第一讀出電路124。
第一控制信號122及第二控制信號132用以控制由吸收光子所生成的複數電子的收集。舉例來說,若第一控制信號122不同於第二控制信號132,p型摻雜區128及p型摻雜區138間會建立一電場,且自由電子繪依據前述電場的方向而向p型摻雜區128或p型摻雜區138漂移。在某些實施方式中,第一控制信號122可固定於一電壓值Vi,第二控制信號132可在電壓值為Vi±ΔV之間交替。偏壓值的方向決定電子的漂移方向。據此,當其中之一開關(例如為第一開關)導通(意即電子往p型摻雜區128漂移)時,另一開關(例如為第二開關110)截止(意即電子由p型摻雜區138阻擋)。在某些實施方式中,第一控制信號122及第二控制信號132可具有不同電壓値。
一般而言,一p型摻雜區及一n型摻雜區的費米能階差異會在此二區之間創造一電場。在第一開關108中,一電場會建立在p型摻雜區128及n型摻雜區126之間;相同地,在第二開關110中,一電場會建立在p型摻雜區138及n型摻雜區136之間。當第一開關108導通,而第二開關110截止時,電子受到p型摻雜區128吸引,在p型摻雜區128及n型摻雜區126之間的電場進一步讓電子向n型摻雜區126傳遞。第一讀出電路124可接著處理由n型摻雜區126所收集到的電荷。在另一方面,當第二開關110導通,而第一開關108截止時,p型摻雜區138收集電子;在p型摻雜區138及n型摻雜區136之間的電場讓電子向n型摻雜區136傳遞。第二讀出電路134接著可處理由n型摻雜區136收集的電子。
在某些實施方式中,可施加一電壓在一開關的p型摻雜區及n型摻雜區之間,以讓開關操作在突崩機制中來增加雙開關光電二極體100的靈敏度。舉例來說,當p型摻雜區128及n型摻雜區126之間的距離約為100奈米時,可施加低於7伏特的電壓以在p型摻雜區128及n型摻雜區126之間創造突崩增益。
在某些實施方式中,基板102可耦接於一外部控制116。舉例來說,基板102可耦接至地端。在某些實施方式中,基板102可浮接或不耦接於任何的外部控制。
圖1B繪示用以將光信號轉換為電信號之雙開關光電二極體160之示意圖。雙開關光電二極體160類似於圖1A所繪示之雙開關光電二極體100,然其第一開關108及第二開關110分別更包含一n型井區152及一n型井區154。此外,吸收層106可為一p型摻雜區。在某些實施方式中,n型井區152及154的摻雜程度可由1015
cm-3
至1017
cm-3
,吸收層106的摻雜程度可由1014
cm-3
至1016
cm-3
。
p型摻雜區128、n型井區152、p型摻雜吸收層106、n型井區154及p型摻雜區138的排列形成一PNPNP接面結構。一般來說,PNPNP接面結構可降低了從第一控制信號122至第二控制信號132的一導通電流,或選擇性地降低從第二控制信號132至第一控制信號122的導通電流。n型摻雜區126、p型摻雜吸收層106及n型摻雜區136的排列形成NPN接面結構。一般來說,NPN接面結構可降低從第一讀出電路124至第二讀出電路134的電荷耦合,或選擇性地降低從第二讀出電路134往第一讀出電路124的電荷耦合。
在某些實施方式中,p型摻雜區128可完全形成在n型井區152內。在某些實施方式中,p型摻雜區128可部分形成在n型井區152中。舉例來說,p型摻雜區128的一部分可藉由佈植p型雜質於n型井區152中來實現,p型摻雜區128的另一部分可藉由佈植p型雜質於吸收層106中來實現。相同地,在某些實施方式中,p型摻雜區128可完全形成於n型井區154中。在某些其它實施方式中,p型摻雜區138可部分形成在n型井區154中。
圖1C繪示用以將一光信號轉換為一電信號之雙開關光電二極體170之示意圖。雙開關光電二極體170與圖1A所繪示的雙開關光電二極體100類似,然雙開關光電二極體170的吸收層106更包含一n型井區156。此外,吸收層106可為一p型摻雜區。在某些實施方式中,n型井區156的摻雜程度可由1015
cm-3
至1017
cm-3
。吸收層106的摻雜程度可由1014
cm3
至1016
cm-3
。
p型摻雜區128、n型井區156及p型摻雜區138的排列形成一PNP接面結構。一般來說,PNP接面結構可減少由第一控制信號122向第二控制信號132的傳導電流,或選擇性地減少由第二控制信號132往第一控制信號122的傳導電流。n型摻雜區126、p型摻雜吸收層106及n型摻雜區136的排列形成一NPN接面結構。一般來說,NPN接面結構可減少從第一讀出電路124向第二讀出電路134的電荷耦合,或選擇性地減少由第二讀出電路134往第一讀出電路124的電荷耦合。在某些實施方式中,若n型井區156的深度夠深,n型摻雜區126、p型摻雜吸收層106、n型井區156、p型摻雜吸收層106及n型摻雜區136的排列可形成NPNPN接面結構,藉以更進一步地減少由第一讀出電路124往第二讀出電路134的一電荷耦合,或選擇性地減少由第二讀出電路134往第一讀出電路124的電荷耦合。
在某些實施方式中,p型摻雜區128及138可完全形成在n型井區156中。在某些實施方式中,p型摻雜區128及138可部分形成在n型井區156中。舉例來說,p型摻雜區128的一部分可藉由佈植p型雜質於n型井區156中來實現,而p型摻雜區128的另一部分可藉由佈植p型雜質於吸收層106中來實現。
圖1D繪示用以將光信號轉換為電信號之雙開關光電二極體180之示意圖。雙開關光電二極體180與圖1A所繪示的雙開關光電二極體100類似,然雙開關光電二極體180更包含一p型井區104、n型井區142及144。在某些實施方式中,n型井區142及144的摻雜程度可從1016
cm-3
至1020
cm-3
,p型井區104的摻雜程度可為1016
cm-3
至1020
cm-3
。
在某些實施方式中,吸收層106可不吸收入射光信號112中的全部光子。舉例來說,若鍺矽平台不會吸收入射NIR光信號112中的全部光子,則NIR光信號112便可進入矽基板102;矽基板102可吸收穿透基板的光子並產生深層地復合較慢的光生載子,這些復合較慢的光載子會對雙開關光電二極體的操作速度產生負面反應。
為了移除前述復合較慢的光載子,雙開關光電二極體180可包含使n型井區142和144與p型井區104短路的接點。舉例來說,前述接點可利用一矽化製程(silicide process)或沉積金屬墊連接於p型井區104及n型井區142、144。在n型井區142、144和p型井區104之間的短路允許於基板102中產生的光載子在短路接點上復合,進而提升雙開關光電二極體的操作速度。在某些實施方式中,p型井區104用以縮小在吸收層106及基板102之間圍繞界面缺陷的電場,藉以減少裝置漏電流。
雖然在圖1A-1D中並未示出,但在某些實施方式中,光信號可由雙開關光電二極體的基板102的背側抵達雙開關光電二極體。一或多個光學元件可製作在基板102的背側以對光信號進行聚焦、準直、散焦、濾光或其它功能。
雖然在圖1A-1D中並未示出,但在某些實施方式中,第一開關108及第二開關110可選擇性地經製作而改以收集電洞而非電子。在前述狀況下,p型摻雜區128及p型摻雜區138可利用n型摻雜區來取代,n型摻雜區126及n型摻雜區136可利用p型摻雜區來取代,n型井區142、144、152、154及156可利用p型井區來取代,p型井區104可利用n型井區來取代。
雖然在圖1A-1D中並未示出,但在某些實施方式中,可在製作雙開關光電二極體100、160、170及180之後,將吸收層106接合於一基板。基板可為允許光信號112傳輸至雙開關光電二極體的任意材料。舉例來說,基板可為聚合物或玻璃。在某些實施方式中,一或多個光學元件可製作在承載基板上以對光信號進行聚焦、準直、散焦、濾光或其它功能。
雖然在圖1A-1D中並未示出,但在某些實施方式中,雙開關光電二極體100、160、170及180可(例如利用金屬對金屬接合、氧化物對氧化物接合、混合接合)而與一第二基板接合;第二基板上可具有控制信號之電路及/或讀出電路及/或相位鎖相迴路(phase lock loop;簡稱PLL)及/或類比數位轉換器。一金屬層可沉積於雙開關光電二極體的頂部以做為一反射器而反射從背側入射的光信號。一氧化層可設在金屬層及吸收層之間以增加反射率。金屬層也可做為晶圓接合程序時的接合層。在某些實施方式中,可加入類似於第一開關108和第二開關110的一或多個開關以接合控制信號/讀出電路。
雖然在圖1A-1D中並未示出,但在某些實施方式中,吸收層106可部分或完全地嵌入或凹入在基板102中以緩和表面形貌(surface topography)且便於製作。前述技術係揭示於美國專利申請號15/228,282,專利名稱為「Germanium-Silicon Light Sensing Apparatus」之專利申請案中。
圖2A繪示用以將一光信號轉換為一電信號之雙開關光電二極體200之示意圖。在圖2A中,第一開關208及第二開關210製作於一基板202上。雙開關光電二極體200包含一吸收層206,其製作於基板202上。基板202可為任何適合製作半導體裝置於其上之基板;舉例來說,基板202可為一矽基板。
一般來說,吸收層206接收一光信號212並將其轉換為電信號。吸收層206類似於吸收層106。在某些實施方式中,吸收層206可包含一p型摻雜區209。p型摻雜區209可斥拒從吸收層206往基板202的光電子,藉以增加操作速度。舉例來說,p型摻雜區209可具有p+摻雜。p+摻雜濃度可為製程能達到的最高雜質濃度;例如當吸收層206為鍺且雜質為硼時,p+摻雜的最高濃度為5x1020
cm-3
。在某些實施方式中,p型摻雜區209的摻雜濃度可低於5x1020
cm-3
,藉以在增加接觸電阻值的條件下簡化製作複雜度。
第一開關208及第二開關210可製作在基板202中。第一開關208耦接於一第一控制信號222及一第一讀出電路224。第二開關210耦接於一第二控制信號232及一第二讀出電路234。第一控制信號222及第二控制信號232控制第一讀出電路224或第二讀出電路234因收集吸收光子而產生的電子或電洞。第一控制信號222類似於第一控制信號122,第二控制信號232類似於第二控制信號132;第一讀出電路224類似於第一讀出電路124,第二讀出電路234類似於第二讀出電路134。
在某些實施方式中,第一開關208及第二開關210可用以收集吸收層206產生的複數電子。在前述條件下,第一開關208包含一p型摻雜區228及一n型摻雜區226。舉例來說,p型摻雜區228可具有一p+摻雜;其中,p+摻雜的活化雜質濃度為製程所能達到的最大摻雜濃度,例如當基板202為矽質基板且雜質為硼時,p+摻雜的最高濃度為2x1020
cm-3
。在某些實施方式中,p型摻雜區228的摻雜濃度可低於2x1020
cm-3
,藉以在增加接觸電阻值的條件下簡化製作複雜度。n型摻雜區226可具有一n+摻雜;其中,n+摻雜的活化雜質濃度為製程所能達到的最大摻雜濃度,例如當基板202為矽質基板且雜質為磷時,n+摻雜的最高濃度為5x1020
cm-3
。在某些實施方式中,n型摻雜區226的摻雜濃度可低於5x1020
cm-3
,藉以在增加接觸電阻值的條件下簡化製作複雜度。p型摻雜區228及n型摻雜區226之間的距離可依製程條件來設計。p型摻雜區228及n型摻雜區226之間的距離愈短,產生光載子的切換效率愈高。第二開關210包含一p型摻雜區238及一n型摻雜區236。p型摻雜區238類似於p型摻雜區228,n型摻雜區236類似於n型摻雜區226。
在某些實施方式中,p型摻雜區228耦接於第一控制信號222。n型摻雜區226耦接於第一讀出電路224。p型摻雜區238耦接於第二控制信號232。n型摻雜區236耦接於第二讀出電路234。第一控制信號222及第二控制信號232用以控制吸收光子所產生的電子的收集。舉例來說,吸收層206吸收光信號212中的複數光子並生成電子電洞對,所述的電子電洞對漂移或擴散進入基板202。當施加電壓時,若第一控制信號222不同於第二控制信號232,p型摻雜區228及p型摻雜區238之間會建立一電場,且自由電子會依據電場的方向從吸收層206往p型摻雜區228或p型摻雜區238漂移。在某些實施方式中,第一控制信號222可固定在一電壓値Vi,且第二控制信號232可在電壓值為Vi±ΔV之間交替。偏壓値會決定電子的漂移方向。據此,當其中之一開關(例如為第一開關208)導通(即電子往p型摻雜區228漂移)時,另一開關(例如為第二開關210)截止(即電子由p型摻雜區238阻擋)。在某些實施方式中,第一控制信號222及第二控制信號232可具有不同的電壓値。
在第一開關208中,電場建立在p型摻雜區228及n型摻雜區226之間。相同地,在第二開關210中,電場建立在p型摻雜區238及n型摻雜區236之間。當第一開關208導通而第二開關210截止時,電子受到p型摻雜區228吸引,在p型摻雜區228及n型摻雜區226之間的電場進一步讓電子向n型摻雜區226傳遞。第一讀出電路224可接著能處理由n型摻雜區226所收集到電荷。相反地,當第二開關210導通而第一開關208截止時,電子受到p型摻雜區238吸引,在p型摻雜區238及n型摻雜區236之間的電場進一步讓電子向n型摻雜區236傳遞。第二讀出電路234可接著能夠處理由n型摻雜區236所收集到的電荷。
在某些實施方式中,可施加一電壓在一開關的p型摻雜區及n型摻雜區之間,以讓開關操作在突崩機制中來增加雙開關光電二極體200的靈敏度。舉例來說,當p型摻雜區228及n型摻雜區226之間的距離約為100奈米時,可施加低於7伏特的電壓以在p型摻雜區228及n型摻雜區226之間創造突崩增益。
在某些實施方式中,p型摻雜區209可耦接於一外部控制214。舉例來說,p型摻雜區209可耦接於地端。在某些實施方式中,p型摻雜區209可浮接或不耦接於任何外部控制。在某些實施方式中,基板202可耦接於一外部控制216;舉例來說,基板202可耦接於地端。在某些實施方式中,基板202可浮接或不耦接於任何外部控制。
圖2B繪示用以將一光信號轉換為一電信號之一雙開關光電二極體250之示意圖。雙開關光電二極體250類似於圖2 A所繪示的雙開關光電二極體200,但雙開關光電二極體250的第一開關208及第二開關210更分別包含一n型井區252及一n型井區254。此外,吸收層206可為一p型摻雜區,基板202可為一p型摻雜基板。在某些實施方式中,n型井區252和254的摻雜程度可由1015
cm-3
至1017
cm-3
。吸收層206及基板202的摻雜程度可由1014
cm-3
至1016
cm-3
。
p型摻雜區228、n型井區252、p型摻雜基板202、n型井區254及p型摻雜區238的排列形成一PNPNP接面結構。一般來說,PNPNP接面結構可減少從第一控制信號222往第二控制信號232之一導通電流,或選擇性地減少由第二控制信號232往第一控制信號222之導通電流。n型摻雜區226、p型摻雜基板202及n型摻雜區236的排列形成一NPN接面結構。一般來說,NPN接面結構可減少從第一讀出電路224往第二讀出電路234的電荷耦合,或選擇性地減少從第二讀出電路234往第一讀出電路224的電荷耦合。
在某些實施方式中,p型摻雜區228完全形成在n型井區252中。在某些實施方式中,p型摻雜區228可部分形成於n型井區252中。舉例來說,p型摻雜區228的一部分可藉由佈値p型雜質於n型井區252中來實現,p型摻雜區228的另一部份可藉由佈植p型雜質於基板202中來實現。相同地,在某些實施方式中,p型摻雜區238可完全形成在n型井區254。在某些實施方式中,p型摻雜區238可部分形成於n型井區254中。
圖2C繪示用以將光信號轉換為電信號之雙開關光電二極體260之示意圖。雙開關光電二極體260類似於圖2A所繪示的雙開關光電二極體200,但雙開關光電二極體260的基板202更包含一n型井區244。此外,吸收層206可為一p型摻雜區,基板202可為一p型摻雜基板。在某些實施方式中,n型井區244的摻雜程度可由1015
cm-3
至1017
cm-3
,吸收層206及基板202的摻雜程度可由1014
cm-3
至1016
cm-3
。
p型摻雜區228、n型井區244及p型摻雜區238的排列形成一PNP接面結構。PNP接面結構可減少從第一控制信號222至第二控制信號232之一導通電流,或可選擇性地減少由第二控制信號232往第一控制信號222之導通電流。n型摻雜區226、p型摻雜基板202及n型摻雜區236的排列形成一NPN接面結構。一般來說,NPN接面結構可降低由第一讀出電路224往第二讀出電路234之電荷耦合,或可選擇性地降低由第二讀出電路234往第一讀出電路224之電荷耦合。在某些實施方式中,若n型井區244的深度夠深,n型摻雜區226、p型摻雜基板202、n型井區244、p型摻雜基板202及n型摻雜區236的排列可形成一NPNPN接面結構,以更進一步地降低由第一讀出電路224往第二讀出電路234之一電荷耦合,或可選擇性地降低由第二讀出電路234往第一讀出電路224之電荷耦合。在某些實施方式中,n型井區244可有效地降低電子所能察覺到之由吸收層206往基板202流動時的潛在能障。
在某些實施方式中,p型摻雜區228及238完全位於n型井區244中。在某些實施方式中,p型摻雜區228和238可部分形成在n型井區244中;舉例來說,p型摻雜區228的一部分可藉由佈植p型雜質於n型井區244中來實現,p型摻雜區228的另一部分可藉由佈植p型雜質於基板202中來實現。
圖2D繪示用以將一光信號轉換為一電信號之一雙開關光電二極體270之示意圖。雙開關光電二極體270類似於圖2A所繪示的雙開關光電二極體200,但雙開關光電二極體270更包含一或多個p型井區246及一或多個p型井區248。在某些實施方式中,一或多個p型井區246及一或多個p型井區246可為一環狀結構之一部分,前述的環狀結構圍繞第一開關208及第二開關210。在某些實施方式中,p型井區246和248的摻雜程度可由1015
cm-3
至1020
cm-3
。前述的一或多個p型井區246和248用以分隔相鄰像素的複數光電子。
雖然在圖2A-2D中並未示出,但在某些實施方式中,一光信號可由雙開關光電二極體的基板202的背側入射。一或多個光學構件可製作在基板202的背側以對光信號進行聚焦、準直、散焦、濾光或其它功能。
雖然在圖2A-2D中並未示出,但在某些實施方式中,第一開關208及第二開關210可選擇性地經製作而改以收集電洞而非電子;在前述狀況下,p型摻雜區228、p型摻雜區238及p型摻雜區209可以n型摻雜區來取代,n型摻雜區226及n型摻雜區236可以p型摻雜區來取代,n型井區252、254及244可利用p型井區來取代,p型井區246和248可利用n型井區來取代。
雖然在圖2A-2D中並未示出,但在某些實施方式中,在完成製作雙開關光電二極體200、250、260及270之後,吸收層209可接合於一基板。承載基板可為允許光信號212傳輸至雙開關光電二極體的任何材料。舉例來說,一或多個光學元件可製作於承載基板上以對光信號212進行聚焦、準直、散焦、濾光或其它功能。
雖然在圖2A-2D中並未示出,但在某些實施方式中,雙開關光電二極體200、250、260及270可(例如利用金屬對金屬接合、氧化物對氧化物接合、混合接合)而與一第二基板接合;第二基板上具有供控制信號之電路及/或讀出電路及/或相位鎖相迴路及/或類比數位轉換器。一金屬層可沉積於雙開關光電二極體的頂部以做為一反射器來反射從背側入射的光信號。一氧化層可設在金屬層及吸收層之間以增加反射率。金屬層也可做為晶圓接合程序時的接合層。在某些實施方式中,可加入類似於第一開關208和第二開關210的一或多個開關以接合控制信號/讀出電路。
雖然在圖2A-2D中並未示出,但在某些實施方式中,吸收層206可部分地或完全地嵌入或凹入在基板202中以緩和表面形貌且便於製作。前述技術係揭示於美國專利申請號15/228,282,專利名稱為「Germanium-Silicon Light Sensing Apparatus」之專利申請案中。
圖3A繪示用以將一光信號轉換為一電信號之一雙開關光電二極體300之示意圖。在圖3A中,第一開關308a和308b,以及第二開關310a和310b垂直地製作於一基板302上。雙開關光電二極體100或雙開關光電二極體200的一個特徵為具有較大的光學窗尺寸d,電子由其中之一開關漂移或擴散至另一開關的光電子傳輸時間長,這會影響光電二極體的操作速度。雙開關光電二極體300藉由垂直排列p型摻雜區及n型摻雜區,可進一步提升操作速度。藉由垂直排列,光電子傳輸距離將由原本由吸收層的光學窗尺寸d(例如約10 µm)縮減為吸收層的厚度t(例如約1µm)。雙開關光電二極體300包含一吸收層306,其製作於一基板302上。基板302可為任何合適於製作半導體裝置於其上之基板,例如:一矽基板。
一般來說,吸收層306接收一光信號312,並將光信號312轉換為複數電信號。吸收層306類似於吸收層206。在某些實施方式中,吸收層306可包含一p型摻雜區309,p型摻雜區309類似於p型摻雜區209。
第一開關308a及308b,以及第二開關310a及310b皆製作於基板302中。在此要特別注意的是,雖然圖3A僅繪示出兩個第一開關308a及308b及兩個第二開關310a及310b,然而第一開關及第二開關的數目並不以此限。第一開關308a及308b耦接於一第一控制信號322及一第一第一讀出電路324。第二開關310a及310b可耦接於一第二控制信號332及一第二讀出電路334。
一般來說,第一控制信號322及第二控制信號332控制由第一讀出電路324或第二讀出電路334所收集之電子或電洞,前述的電子或電洞由吸收層306吸收之光子所產生。第一控制信號322類似於第一控制信號122,第二控制信號332類似於第二控制信號132,第一讀出電路324類似於第一讀出電路124,第二讀出電路334類似於第二讀出電路134。在某些實施方式中,第一開關308a及308b,以及第二開關310a及310b可製作以收集吸收層306產生的電子。在這樣的條件下,第一開關308a及308b分別包含p型摻雜區328a、328b及n型摻雜區326a、326b。舉例來說,p型摻雜區328a及328b可具有一p+摻雜;其中,活化雜質濃度可為製程所能達成的最高雜質濃度,例如當基板302為矽且雜質為硼時,p+摻雜的最高濃度可為2x1020
cm-3
。在某些實施方式中,p型摻雜區328a及328b的摻雜濃度可低於2x1020
cm-3
,藉以在增加接觸電阻值的條件下簡化製作複雜度。n型摻雜區326a及326b可具有一n+摻雜;其中,活化雜質濃度可為製程所能達成的最高雜質濃度,例如當基板302為矽且雜質為磷時,n+摻雜的最高濃度可為5x1020
cm-3
。在某些實施方式中,n型摻雜區326a及326b的摻雜濃度可低於5x1020
cm-3
,藉以在增加接觸電阻值的條件下簡化製作複雜度。p型摻雜區328a及n型摻雜區326a之間的距離可依製程條件來設計。舉例來說,p型摻雜區328a及n型摻雜區326a之間的距離可依佈植雜質的能量來控制。一般來說,當p型摻雜區328a/328b及n型摻雜區326a/326b之間的距離愈靠近,產生光載子的切換效率愈高。第二開關310a及310b分別包含p型摻雜區338a及338b,以及n型摻雜區336a及336b。p型摻雜區338a/338b類似於p型摻雜區328a/328b,n型摻雜區336a/336b類似於n型摻雜區326a/326b。
在某些實施方式中,p型摻雜區328a及328b耦接於第一控制信號322。n型摻雜區326a及326b耦接於第一讀出電路324。p型摻雜區338a及338b可耦接於第二控制信號332。n型摻雜區336a及336b耦接於第二讀出電路334。第一控制信號322及第二控制信號332用以控制由所吸收之光子所產生之電子的收集。舉例來說,當吸收層306吸收光信號312中的光子時,所生成的電子電洞對係漂移或擴散至基板302。當施加電壓時,若第一控制信號322不同於第二控制信號332,在p型摻雜區309及p型摻雜區328a/328b或p型摻雜區338a/338b之間會建立複數電場,且從吸收層306來的電子會依據電場方向而向p型摻雜區328a/328b或p型摻雜區338a/338b漂移。在某些實施方式中,第一控制信號322可固定在一電壓値Vi,第二控制信號332可在電壓值為Vi±ΔV之間交替。偏壓値的方向決定電子的漂移方向。藉此,當一群開關(例如為第一開關308a及308b)導通(即電子往p型摻雜區328a和328b漂移)時,另一開關(例如為第二開關310a和310b)截止(即電子由p型摻雜區338a和338b阻擋)。在某些實施方式中,第一控制信號322及第二控制信號332可為不同電壓値。
在每一第一開關308a/308b中,電場係建立於p型摻雜區328a/328b及n型摻雜區326a/326b之間。相同地,在每一第二開關310a/310b中,電場係建立在p型摻雜區338a/338b及n型摻雜區336a/336b之間。當第一開關308a和308b導通而第二開關310a和310b截止時,電子受到p型摻雜區328a和328b吸引,在p型摻雜區328a及n型摻雜區326a之間的電場更進一步讓電子往n型摻雜區326a傳遞;相同地,p型摻雜區328b及n型摻雜區326b之間的電場亦讓電子往n型摻雜區326b傳遞。第一讀出電路324接著能處理由n型摻雜區326a和326b所收集到的電荷。相反地,當第二開關310a和310b導通而第一開關308a和308b截止時,電子受到p型摻雜區338a和338b吸引,在p型摻雜區338a及n型摻雜區336a之間的電場進一步讓電子往n型摻雜區336a傳遞;相同地,p型摻雜區338b及n型摻雜區336b之間的電場亦讓電子往n型摻雜區336b傳遞。第二讀出電路334接著能處理由n型摻雜區336a和336b所收集到的電荷。
在某些實施方式中,可施加一電壓在一開關的p型摻雜區及n型摻雜區之間,以讓開關操作在崩潰區來增加雙開關光電二極體300的靈敏度。舉例來說,當p型摻雜區328a及n型摻雜區326a之間的距離約為100奈米時,可施加低於7伏特的電壓以在p型摻雜區328a及n型摻雜區326a之間創造突崩增益。
在某些實施方式中,p型摻雜區309可耦接於一外部控制314;舉例來說,p型摻雜區309可耦接於地端。在某些實施方式中,p型摻雜區309可浮接或不耦接於任何外部控制。在某些實施方式中,基板302可耦接於一外部控制316;舉例來說,基板302可耦接於地端。在某些實施方式中,基板302可浮接或不耦接於任何外部控制。
圖3B繪示用以將一光信號轉換為一電信號之雙開關光電二極體360之示意圖。雙開關光電二極體360類似於圖3A所繪示的雙開關光電二極體360,但雙開關光電二極體360更包含一n型井區344。此外,吸收層306可為一p型摻雜區,基板可為一p型摻雜基板。在某些實施方式中,n型井區344的摻雜程度可由1015
cm-3
至1017
cm-3
,基板302的摻雜程度可由1014
cm3
至1016
cm-3
。
p型摻雜區328a、n型井區344及p型摻雜區338a的排列形成一PNP接面結構;相同地,p型摻雜區328b、n型井區344及p型摻雜區338b也排列成一PNP接面結構。一般來說,PNP接面結構可減少了由第一控制信號322向第二控制信號332的傳導電流,或可選擇性地減少了由第二控制信號332往第一控制信號322的傳導電流。n型摻雜區326a、p型摻雜基板302及n型摻雜區336a的排列形成一NPN接面結構;相同地,n型摻雜區326b、p型摻雜基板302及n型摻雜區336b也排列成一NPN接面結構。一般來說,NPN接面結構可減少了從第一讀出電路324向第二讀出電路334的電荷耦合,或可選擇性地減少由第二讀出電路334往第一讀出電路324的電荷耦合。在某些實施方式中,n型井區344可有效地降低電子所能察覺到之由吸收層306往基板302流動時的潛在能障。
在某些實施方式中,p型摻雜區328a、338a、328b及338b係完全形成在n型井區344中。在某些實施方式中,p型摻雜區328a、338a、328b和338b可部分形成在n型井區344中。舉例來說,p型摻雜區328a的一部分可藉由佈植p型雜質於n型井區344中來實現,p型摻雜區328a的另一部分可藉由佈植p型雜質於基板302中來實現。
圖3C繪示用以將一光信號轉換為一電信號之一雙開關光電二極體370之示意圖。雙開關光電二極體370類似於圖3A所繪示的雙開關光電二極體300,但雙開關光電二極體370更包含一或多個p型井區346及一或多個p型井區348。在某些實施方式中,一或多個p型井區346及一或多個p型井區348可為一環狀結構之一部分,前述的環狀結構圍繞第一開關308a、308b及第二開關310a、310b。在某些實施方式中,一或多個p型井區的摻雜程度可由1015
cm-3
至1020
cm-3
。前述的一或多個p型井區346和348用以分隔相鄰像素的複數光電子。
圖3D繪示一雙開關光電二極體380之剖視圖。在圖3D中,第一開關308a和308b的p型摻雜區328a和328b,以及第二開關310a和310b的p型摻雜區338a和338b可交叉地排列在基板302的一第一平面362上。圖3D更繪示了第一開關308a和308b的n型摻雜區326a和326b,以及第二開關310a和310b的n型摻雜區336a和336b可交叉地排列在基板302的一第二平面364。
雖然在圖3A-3D中並未示出,但在某些實施方式中,光信號可由雙開關光電二極體的背側的基板302抵達雙開關光電二極體。一或多個光學元件可製作在基板302的背側以對光信號進行聚焦、準直、散焦、濾光或其它功能。
雖然在圖3A-3D中並未示出,但在某些實施方式中,第一開關308a和308b,以及第二開關310a和310b可選擇性地經製作以收集電洞而非電子。在前述狀況下,p型摻雜區328a和328b、p型摻雜區338a和338b,以及p型摻雜區309可利用n型摻雜區來取代,n型摻雜區326a和326b,以及n型摻雜區336a和336b可利用p型摻雜區來取代,n型井區344可利用p型井區來取代,p型井區346、348可利用n型井區來取代。
雖然在圖3A-3D中並未示出,但在某些實施方式中,在完成製作雙開關光電二極體300、360、370及380之後,吸收層306可接合於一基板。承載基板可為允許光信號312傳輸至雙開關光電二極體的任意材料。舉例來說,一或多個光學元件可製作於承載基板上以對光信號312進行聚焦、準直、散焦、濾光或其它功能。
雖然在圖3A-3D中並未示出,但在某些實施方式中,雙開關光電二極體300、360、370及380可(例如利用金屬對金屬接合、氧化物對氧化物接合、混合接合)而與一第二基板接合;第二基板上可具有控制信號之電路及/或讀出電路及/或相位鎖相迴路及/或類比數位轉換器。一金屬層可沉積於雙開關光電二極體的頂部以做為一反射器而反射從背側入射的光信號。一氧化層可設在金屬層及吸收層之間以增加反射率。金屬層也可做為晶圓接合程序時的接合層。在某些實施方式中,可加入類似於第一開關308a(或308b)和第二開關310a(或310b)的一或多個開關以接合控制信號/讀出電路。
雖然在圖3A-3D中並未示出,但在某些實施方式中,吸收層306可部分或完全地嵌入或凹入在基板302中以緩和表面形貌且便於製作。前述技術係揭示於美國專利申請號15/228,282,專利名稱為「Germanium-Silicon Light Sensing Apparatus」之專利申請案中。
圖4A繪示用以將一光信號轉換為一電信號之一雙開關光電二極體400之示意圖。雙開關光電二極體400包含一吸收層406,吸收層406製作於一基板402上。基板402可為任何適合將半導體裝置製作於其上的基板,例如可為一矽基板。吸收層406包含一第一開關408及一第二開關410。
一般來說,吸收層406接收一光信號412,並將光信號412轉換為複數電信號。吸收層406可選擇對需求波段具有高吸收率。對紅外光(Near-Infrared;簡稱NIR)波長來說,吸收層406可為一鍺矽平台;其中,鍺矽吸收光信號412中的光子並產生電子電洞對。在鍺矽平台中,鍺和矽的含量可依特定製程或應用來調整。在某些實施方式中,吸收層406經設計使具有厚度t。舉例來說,對850nm波長來說,鍺矽平台約為1微米,藉以使具有實質上的量子效率。在某些實施方式中,吸收層406的表面經設計使具有特殊形狀。舉例來說,鍺矽平台的形狀可依光信號412在鍺矽台面的空間分佈而為圓形、方形或矩形。在某些實施方式中,吸收層406可經設計以具有一側向尺寸大小以接收光信號412。舉例來說,鍺矽台面可為圓形,且其側向尺寸d的範圍可介於1微米至50微米。
第一開關408及第二開關410製作在吸收層406及基板402中。第一開關408耦接於一第一控制信號422及一第一讀出電路424。第二開關410耦接於一第二控制信號432及一第二讀出電路434。一般來說,第一控制信號422及第二控制信號432控制第一讀出電路424或第二讀出電路434所收集之因吸收光子所產生之電子或電洞。
在某些實施方式中,第一開關408及第二開關410經設計以收集電子。在前述狀況下,第一開關408包含一p型摻雜區428及一n型摻雜區426,p型摻雜區428佈植於吸收層406中,n型摻雜區426佈植於基板402中。舉例來說,p型摻雜區428可具有一p+摻雜,其活化雜質濃度為製程所能達成的最高雜質濃度;例如當吸收層106為鍺且雜質為硼時,p+摻雜的最高濃度可為5x1020
cm-3
。在某些實施方式中,p型摻雜區428的摻雜濃度可低於5x1020
cm-3
,藉以在增加接觸電阻值的條件下簡化製作複雜度。n型摻雜區426可具有一n+摻雜,其活化雜質濃度為製程所能達成的最高雜質濃度;例如當基板402為矽且雜質為磷時,n+摻雜的最高濃度可為5x1020
cm-3
。在某些實施方式中,n型摻雜區426的摻雜濃度可低於5x1020
cm-3
,藉以在增加接觸電阻值的條件下簡化製作複雜度。p型摻雜區428及n型摻雜區426間的距離可依製程條件來設計;一般來說,p型摻雜區428及n型摻雜區426之間的距離愈近,則產生複數光載子的切換效率愈高。第二開關410包含一p型摻雜區438及一n型摻雜區436,p型摻雜區438類似於p型摻雜區428,且n型摻雜區436類似於n型摻雜區426。
在某些實施方式中,p型摻雜區428耦接於第一控制信號422。舉例來說,p型摻雜區428可耦接於一電壓源;其中,第一控制信號422可為電壓源提供之一交流電壓信號。在某些實施方式中,n型摻雜區426耦接於第一讀出電路424。第一讀出電路424可為由一重置閘極、一源極隨耦器及一選擇閘極所構成之一三電晶體結構或其它用以處理自由載子的電路。在某些實施方式中,第一讀出電路424可製作於基板402上。在某些實施方式中,第一讀出電路424可製作在另一基板上,並與雙開關光電二極體400利用晶片/晶圓接合或堆疊技術形成共同封裝。
p型摻雜區438耦接於第二控制信號432。舉例來說,p型摻雜區438可耦接於一電壓源;其中,第二控制信號432可為電壓源提供之一交流電壓信號,且其相位相反於第一控制信號422。在某些實施方式中,n型摻雜區436耦接於第二讀出電路434,第二讀出電路434可類似於第一讀出電路424。
第一控制信號422及第二控制信號432用以控制由吸收光子所產生的電子的收集。舉例來說,當施加電壓時,若第一控制信號422不同於第二控制信號432,在p型摻雜區428及p型摻雜區438之間會建立一電場,且自由電子依據電場方向而向p型摻雜區428或p型摻雜區438漂移。在某些實施方式中,第一控制信號422可固定在一電壓値Vi,第二控制信號432可在電壓值為Vi±ΔV之間交替。偏壓値的方向決定電子的漂移方向。當一開關(例如為第一開關408)導通(即電子往p型摻雜區428漂移)時,另一開關(例如為第二開關410)截止(即電子由p型摻雜區438阻擋)。在某些實施方式中,第一控制信號422及第二控制信號432可具有不同電壓値。
一般而言,一p型摻雜區及一n型摻雜區的費米能階差異會在此二區之間建立一電場。在第一開關408中,電場會建立在p型摻雜區428及n型摻雜區426之間;相同地,在第二開關410中,電場會建立在p型摻雜區438及n型摻雜區436之間。當第一開關408導通,而第二開關410截止時,電子受到p型摻雜區428吸引,在p型摻雜區428及n型摻雜區426的電場進一步讓電子往n型摻雜區426傳遞。第一讀出電路424可接著處理由n型摻雜區426所收集的電荷。另一方面,當第二開關410導通,而第一開關408截止時,電子被p型摻雜區438所吸引,在p型摻雜區438及n型摻雜區436之間的電場進一步讓電子往n型摻雜區436傳遞。第二讀出電路434可接著處理由n型摻雜區436所收集的電荷。
在某些實施方式中,基板402耦接於一外部控制416。舉例來說,基板402可耦接於地端。在某些實施方式中,基板402可浮接或不耦接於任何的外部控制。
圖4B繪示用以將一光信號轉換為一電信號之一雙開關光電二極體450之示意圖。雙開關光電二極體450類似於圖4A所繪示的雙開關光電二極體400,但第一開關408及第二開關410更分別包含一n型井區452及一n型井區454。此外,吸收層406可為一p型摻雜層,基板402可為一p型摻雜基板。在某些實施方式中,n型井區452的摻雜程度可由1015
cm-3
至1017
cm3
,基板402的摻雜程度可由1014
cm-3
至1016
cm3
。
p型摻雜區428、n型井區452、p型摻雜吸收層406、n型井區454及p型摻雜區438的排列形成一PNPNP接面結構。一般來說,PNPNP接面結構可降低從第一控制信號422至第二控制信號432的一導通電流,或者可選擇性降低了從第二控制信號432至第一控制信號422的導通電流。
n型摻雜區426、p型摻雜基板402及n型摻雜區436的排列形成一NPN接面結構。一般來說,NPN接面結構可降低從第一讀出電路424至第二讀出電路434的電荷耦合,或可選擇性的降低從第二讀出電路434往第一讀出電路424的電荷耦合。
在某些實施方式中,p型摻雜區428可完全形成在n型井區452內。在某些實施方式中,p型摻雜區428可部分形成在n型井區452中;舉例來說,p型摻雜區428的一部分可藉由佈植p型雜質於n型井區452中來實現,p型摻雜區128的另一部分可藉由佈植p型雜質於吸收層406來實現。相同地,在某些實施方式中,p型摻雜區428可完全形成於n型井區454。在某些實施方式中,p型摻雜區438可部分形成於n型井區454中。
圖4C繪示用以將一光信號轉換為一電信之一雙開關光電二極體460之示意圖。雙開關光電二極體460與圖4A所繪示的雙開關光電二極體400類似,但雙開關光電二極體460更包含一n型井區456。此外,吸收層406可為一p型摻雜區,基板402可為一p型摻雜基板。在某些實施方式中,n型井區456的摻雜程度可由1015
cm-3
至1017
cm-3
。吸收層406及基板402的摻雜程度可由1014
cm3
至1016
cm-3
。
p型摻雜區428、n型井區456及p型摻雜區438的排列形成一PNP接面結構。一般來說,PNP接面結構可減少由第一控制信號422向第二控制信號432的傳導電流,或可選擇性地減少由第二控制信號432往第一控制信號422的傳導電流。
n型摻雜區426、p型摻雜吸收層406及n型摻雜區436的排列形成一NPN接面結構。一般來說,NPN接面結構可減少從第一讀出電路424向第二讀出電路434的電荷耦合,或可選擇性地減少由第二讀出電路434往第一讀出電路424的電荷耦合。
在某些實施方式中,p型摻雜區428和438可完全形成在n型井區456內。在某些實施方式中,p型摻雜區428和438可部分形成在n型井區456中;舉例來說,p型摻雜區428的一部分可藉由佈植p型雜質於n型井區456中來實現,p型摻雜區428的另一部分可藉由佈植p型雜質於吸收層406來實現。
圖4D繪示用以將一光信號轉換為一電信號之一雙開關光電二極體470之示意圖。雙開關光電二極體470類似於圖4C所繪示的雙開關光電二極體460,但雙開關光電二極體470的n型井區458由吸收層406延伸至基板402。此外,吸收層406可為一p型摻雜區,基板402可以為p型摻雜基板。在某些實施方式中,n型井區456的摻雜程度可由1015
cm-3
至1017
cm-3
。吸收層406及基板402的摻雜程度可由1014
cm-3
至1016
cm-3
。
p型摻雜區428、n型井區458及p型摻雜區438的排列形成一PNP接面結構,這可進一步地減少由第一控制信號422向第二控制信號432的一傳導電流,或可選擇性地減少由第二控制信號432往第一控制信號422的傳導電流。n型摻雜區426、p型摻雜基板402及n型井區458、p型摻雜基板402及n型摻雜區436形成一NPNPN接面結構,藉此可減少由第一讀出電路424向第二讀出電路434的電荷耦合,或可選擇性地減少由第二讀出電路434往第一讀出電路424的電荷耦合。在某些實施方式中, n型井區458可有效地降低電子所能察覺到之由吸收層406往基板402流動時的潛在能障。
圖4E繪示用以將一光信號轉換為一電信號之一雙開關光電二極體480之示意圖。雙開關光電二極體480類似於圖4A所繪示的雙開關光電二極體400,但雙開關光電二極體480更包含一或多個p型井區446及一或多個p型井區448。在某些實施方式中,一或多個p型井區446及一或多個p型井區448可為一環狀結構之一部分,前述的環狀結構圍繞第一開關408及第二開關410。在某些實施方式中,p型井區446和448的摻雜程度可由1015
cm-3
至1020
cm-3
。前述的一或多個p型井區446和448用以分隔相鄰像素的複數光電子。
雖然在圖4A-4E中並未示出,但在某些實施方式中,光信號可由雙開關光電二極體的基板402的背側抵達雙開關光電二極體。一或多個光學元件可製作在基板402的背側以對光信號進行聚焦、準直、散焦、濾光或其它功能。
雖然在圖4A-4E中並未示出,但在某些實施方式中,第一開關408及第二開關410可選擇性地經製作而改以收集電洞而非電子。在前述狀況下,p型摻雜區428及p型摻雜區438可利用n型摻雜區來取代,n型摻雜區426及n型摻雜區436可利用p型摻雜區來取代,n型井區452、454、456及458可利用p型井區來取代,p型井區446及448可利用n型井區來取代。
雖然在圖4A-4E中並未示出,但在某些實施方式中,可在製作雙開關光電二極體400、450、460、470及480之後,將吸收層406接合於一基板。基板可為允許光信號412傳輸至雙開關光電二極體的任意材料。舉例來說,基板可為聚合物或玻璃。在某些實施方式中,一或多個光學元件可製作在承載基板上以對光信號進行聚焦、準直、散焦、濾光或其它功能。
雖然在圖4A-4E中並未示出,但在某些實施方式中,雙開關光電二極體400、450、460、470及480可(例如利用金屬對金屬接合、氧化物對氧化物接合、混合接合)而與一第二基板接合;第二基板上可具有控制信號之電路及/或讀出電路及/或相位鎖相迴路及/或類比數位轉換器。一金屬層可沉積於雙開關光電二極體的頂部以做為一反射器而反射從背側入射的光信號。一氧化層可設在金屬層及吸收層之間以增加反射率。金屬層也可做為晶圓接合程序時的接合層。在某些實施方式中,可加入類似於第一開關408和第二開關410的一或多個開關以接合控制信號/讀出電路。
雖然在圖4A-4E中並未示出,但在某些實施方式中,吸收層406可部分或完全地嵌入或凹入在基板402中以緩和表面形貌(surface topography)且便於製作。前述技術係揭示於美國專利申請號15/228,282,專利名稱為「Germanium-Silicon Light Sensing Apparatus」之專利申請案中。
圖5A繪示取像系統500之示意圖,其用以判斷一目標物體510的特性。目標物體510可為一立體物體。取像系統500可包含一傳送單元502、一接收單元504及一處理單元506。一般來說,傳送單元502朝向目標物體510發光脈衝512;傳送單元502可包含一或多個光源、控制電路及/或光學元件。舉例來說,傳送單元502可包含一或多個NIR發光二極體或雷射;其中,光脈衝512可由一準直透鏡進行準直後再向自由空間傳遞。
接收單元504接收由目標物體510反射的反射光脈衝514。接收單元504可包含一或多個光電二極體、控制電路及/或光學元件。舉例來說,接收單元504可包含一影像感測器;其中,影像測測器包含製造在一半導體基板上的複數像素,每個像素可包含一或多個多閘極光電二極體以供感測反射光脈衝514,反射光脈衝514被聚焦在雙開關光電二極體上。每個雙開關光電二極體可以為本發明所揭示的雙開關光電二極體。
處理單元506處理由接收單元504產生的光載子並判定目標物體510的特性。處理單元506可包含控制電路、一或多個處理器及/或運算儲存介面,其中運算儲存介面用以儲存對應於所感測之目標物體510特性的指令。舉例來說,處理單元506可包含讀出電路及處理器,其中處理器可處理關於用以判斷目標物體510特性之光載子的資訊。在某些實施方式中,目標物體510的特性可為目標物體510的深度資訊。在某些實施方式中,目標物體510的特性可以是目標物體510的材料組成。
圖5B繪示依照本發明之一用以判定目標物體510特性之技術之示意圖。傳送單元502可產生光脈衝512,其中,光脈衝512經調變使具有一頻率fm及50%的工作週期。接收單元504可接收反射光脈衝514;所述反射光脈衝514具有一相位移Φ。雙開關電二極體經控制以讓一第一讀出電路讀取經收集的電荷Q1,並使一第二讀出電路讀取經收集電荷Q2;其中,電荷Q1與光脈衝具有相同相位(同步),電荷Q2與光脈衝具有相反相位。在某些實施方式中,在取像系統500及目標物體510之間的距離D滿足下式︰
;其中c為光速。
圖5C繪示另一用以判定一目標物體510特性之技術之示意圖。傳送單元502可發射光脈衝512;其中,所述光脈衝512經調變使具有一頻率fm及50%的工作週期。藉由一因數N來減少光脈衝512的工作週期,同時以此因數N增加光脈衝的強度,則可在維持取像系統500實質上相同功率損耗的條件下,讓所接收到的反射光脈衝514的訊雜比增強。這使得取像系統500的頻寬增加,藉此可讓光脈衝在沒脈衝形狀不歪曲的條件下降低光脈衝的工作週期。接收單元504可接收反射光脈衝514;所述的反射光脈衝514具有一相位移Φ。多閘極光電二極體經控制使一第一讀出電路讀取經收集的電荷Q1’,且一第二讀出電路讀取經收集的電荷Q2’;其中,電荷Q1’的相位相同於光脈衝的相位,電荷Q2’的相位不同於光脈衝的相位。在某些實施方式中,在取像系統500及目標物體510之間的距離D滿足下式︰
。
圖6繪示使用一取像系統感測一物體特性之流程圖。流程600可在例如是取像系統500上執行。
系統接受反射光(步驟602)。舉例來說,傳送單元502可向目標物體510發射一為NIR波段的光脈衝512。接收單元504接收經由目標物體510反射後之為NIR波段的反射光脈衝514。
系統確測定位資訊(步驟604)。舉例來說,接收單元504可包含一影像感測器;其中,影像感測器包含製造在半導體基板上的多個像素。每個像素可包含供感測反射光脈衝514的一或多個雙開關光電二極體。雙開關光電二極體可為在本發明中所揭示的任一雙開關光電二極體;其中,相位資訊可利用在圖5B或圖5C所述的技術來測定。
系統測定物體特性(步驟606)。舉例來說,處理單元506可依據如圖5B或圖5C所述的相位資訊技術測定目標物體510的深度資訊。
在某些實施方式中,影像感測器包含複數像素,其等製作於一半導體基板上,且每個像素可包含一或多個雙開關光電二極體100、160、170、180、200、250、260、270、300、360、370、380、400、450、460、470及480以感測圖5A及圖5B所繪示的反射光。相鄰二像素可以絕緣物(例如氧化層或氮化層)分隔、佈植分隔(例如利用p+或n+區以阻隔電子或電洞),或本質嵌入能障(例如利用鍺矽異質介面)來實現。
本文雖然已經參考特定的示範性實施例說明過本揭示內容;不過,應該確認的係,本發明並不受限於所述的實施例,相反地,亦能夠以落在隨附申請專利範圍的精神和範疇裡面的修正例及變更例來實行。例如在前所揭示的流程可重新排序、增加或移除步驟。
為了便於描述和說明,在本文的多個實施方式中,是使用二維剖面以做為說明依據;然而,只要在三維結構中存在相對應的二維剖面,其三維變化也應當包括在本發明的範圍內。
雖然本文包含許多細節,但這是作為對特定實施例的特定特徵的描述,不應被用來限制本發明。在本文中,單獨實施例中描述的某些特徵可以只在單個實施例中實現,但在單獨實施例中描述的特徵也可以在多個實施例中單獨或以組合方式來實現。
相同地,雖然在圖示敘述特定次序之操作,該些操作可依其他特定次序或序列次序操作,或依據圖示次序操作以達成所需功效。在特定狀況下,多工或是平行處理可達成具體優點。此外,不同系統元件在不同實施例可能彼此分開,但不應視為該些元件必須在所有實施例彼此分開。
本發明雖然敘述特定實施例,但是其他實施例仍在本發明範圍內。例如在專利範圍內界定之操作可由不同次序操作,仍可達成所需功效。
100、160、170、180、200、250、260、270、300、360、370、380、400、450、460、470、480:雙開關光電二極體
102、202、302、402:基板
106、206、306、406:吸收層
108、208、308a、308b、408:第一開關
110、210、310a、310b、410:第二開關
112、212、312、412:光信號
116、214、216、314、316、416:外部控制
122、222、322、422:第一控制信號
124、224、324、424:第一讀出電路
132、232、332、432:第二控制信號
134、234、334、434:第二讀出電路
126、136、226、236、326a、326b、336a、336b、426、436:n型摻雜區
128、138、209、228、238、309、328a、328b、338a、338b、428、438:p型摻雜區
142、144、152、154、156、244、252、254、344、452、454、456、458:n型井區
104、246、248、346、348、446、448:p型井區
362:第一平面
364:第二平面
502:傳送單元
504:接收單元
506:處理單元
510:目標物體
512:光脈衝
514:反射光脈衝
500:取像系統
600:流程
602、604、606:步驟
圖1A、圖1B、圖1C及圖1D分別繪示一雙開關光電二極體之示意圖;
圖2A、圖2B、圖2C及圖2D分別繪示一雙開關光電二極體之示意圖;
圖3A、圖3B、圖3C及圖3D分別繪示一雙開關光電二極體之示意圖;
圖4A、圖4B、圖4C、圖4D及圖4E分別繪示一雙開關光電二極體之示意圖;
圖5A繪示一取像系統之方塊圖;
圖5B及圖5C繪示利用一取像系統判斷一物體特性之技術之示意圖;以及
圖6繪示利用一取像系統判斷一物體特性之流程圖。
本揭示內容的一或更多個實施例會透過範例圖解在附圖的圖式之中而沒有限制意義,其中,相同的元件符號表示相同的元件。此些圖式未必依照比例繪製。
100:雙開關光電二極體
102:基板
106:吸收層
108:第一開關
110:第二開關
112:光信號
116:外部控制
122:第一控制信號
124:第一讀出電路
132:第二控制信號
134:第二讀出電路
126、136:n型摻雜區
128、138:p型摻雜區
Claims (18)
- 一種光學裝置,包含:一半導體基板,其包含矽且具有一第一導電型態,該半導體基板包含一第一摻雜區以及一井區,其中該第一摻雜區與該井區具有一不同於該第一導電型態的第二導電型態,該第一摻雜區以及該井區沿著該半導體基板的一表面形成;以及一或複數個像素,其中每一該或該複數個像素包含一由該半導體基板支撐的吸收層,該吸收層用以吸收多個光子並產生複數光載子,其中該吸收層包含鍺且包含具有該第一導電型態的一第二摻雜區,且該吸收層具有該第一導電型態。
- 如請求項1所述的光學裝置,其中該井區的一摻雜程度可由1015cm-3至1017cm-3。
- 如請求項1所述的光學裝置,其中該一或複數個像素為複數個像素,且該光學裝置更包含一分隔區,其位於該等複數個像素中其中相鄰二像素之間,藉以分隔該相鄰二像素的複數光載子。
- 如請求項3所述的光學裝置,其中該分隔區包含氧化層、氮化層、p+區或n+區。
- 如請求項1所述的光學裝置,其中該吸收層或該半導體基板的一摻雜程度可由1014cm-3至1016cm-3。
- 如請求項1所述的光學裝置,其中該吸收層至少部分地嵌入在半導體基板中。
- 如請求項1所述的光學裝置,更包含一或多個光學元件,該一或多個光學元件位在該半導體基板的一背側。
- 如請求項1所述的光學裝置,更包含一第三摻雜區,其具有該第一導電型態,該第三摻雜區位在該吸收層以及該第一摻雜區之間。
- 一種光學系統,包含:一傳送單元,用以發射一光信號;一接收單元,其包含一光學裝置,該光學裝置包含:一半導體基板,其包含矽且具有一第一導電型態,該半導體基板包含一第一摻雜區以及一井區,其中該第一摻雜區與該井區具有一不同於該第一導電型態的第二導電型態,該第一摻雜區以及該井區沿著該半導體基板的一表面形成;以及一或複數個像素,其中每一該或該複數個像素包含一由該半導體基板支撐的吸收層,該吸收層用以吸收多個光子並產生複數光載子,其中該吸收層包含鍺且包含具有該第一導電型態的一第二摻雜區,且該吸收層具有該第一導電型態;以及一處理單元,其處理由該接收單元產生的該複數光載子。
- 如請求項9所述的光學系統,其中該傳送單元更包含一或多個光源,該一或多個光源包含一或多個NIR發光二極體或雷射。
- 如請求項9所述的光學系統,其中該傳送單元係用以朝向一目標物體發射該光信號,且該處理單元係用以判定該目標物體的一特性。
- 如請求項11所述的光學系統,其中該特性包含該目標物體的一深度資訊或該目標物體的一材料組成。
- 如請求項9所述的光學系統,其中該井區的一摻雜程度可由1015cm-3至1017cm-3。
- 如請求項9所述的光學系統,其中該一或複數個像素為複數個像素,且該光學裝置更包含一分隔區,其位於該等複數個像素中其中相鄰二像素之間,藉以分隔該相鄰二像素的複數光載子。
- 如請求項9所述的光學系統,其中該吸收層或該半導體基板的一摻雜程度可由1014cm-3至1016cm-3。
- 如請求項9所述的光學系統,其中該吸收層至少部分地嵌入在半導體基板中。
- 如請求項9所述的光學系統,其中該光學裝置更包含一或多個光學元件,該一或多個光學元件位在該半導體基板的一背側。
- 如請求項9所述的光學系統,其中該光學裝置更包含一第三摻雜區,其具有該第一導電型態,該第三摻雜區位在該吸收層以及該第一摻雜區之間。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201662294436P | 2016-02-12 | 2016-02-12 | |
US62/294,436 | 2016-02-12 | ||
US15/338,660 | 2016-10-31 | ||
US15/338,660 US10254389B2 (en) | 2015-11-06 | 2016-10-31 | High-speed light sensing apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202145544A TW202145544A (zh) | 2021-12-01 |
TWI806127B true TWI806127B (zh) | 2023-06-21 |
Family
ID=61022911
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110101691A TWI741934B (zh) | 2016-02-12 | 2017-02-09 | 光學裝置、光學系統、時差測距系統及立體取像系統 |
TW106104222A TWI720124B (zh) | 2016-02-12 | 2017-02-09 | 光學裝置 |
TW110129987A TWI806127B (zh) | 2016-02-12 | 2017-02-09 | 光學裝置及光學系統 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110101691A TWI741934B (zh) | 2016-02-12 | 2017-02-09 | 光學裝置、光學系統、時差測距系統及立體取像系統 |
TW106104222A TWI720124B (zh) | 2016-02-12 | 2017-02-09 | 光學裝置 |
Country Status (1)
Country | Link |
---|---|
TW (3) | TWI741934B (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110303926A1 (en) * | 2004-08-20 | 2011-12-15 | Luminus Devices, Inc. | Light emitting diode systems including optical display systems having a microdisplay |
US20120104526A1 (en) * | 2004-08-25 | 2012-05-03 | Richard Ian Olsen | Imager module optical focus and assembly method |
US20140373898A1 (en) * | 2007-01-17 | 2014-12-25 | Semprius, Inc. | Optical systems fabricated by printing-based assembly |
TW201501316A (zh) * | 2013-05-20 | 2015-01-01 | Semiconductor Energy Lab | 半導體裝置 |
TW201535703A (zh) * | 2014-03-13 | 2015-09-16 | Semiconductor Energy Lab | 攝像裝置 |
TW201543660A (zh) * | 2014-04-23 | 2015-11-16 | Semiconductor Energy Lab | 攝像裝置 |
TW201544458A (zh) * | 2014-02-21 | 2015-12-01 | Semiconductor Energy Lab | 半導體膜、電晶體、半導體裝置、顯示裝置以及電子裝置 |
TW201547030A (zh) * | 2014-06-13 | 2015-12-16 | Semiconductor Energy Lab | 半導體裝置及包括該半導體裝置的電子裝置 |
TW201603259A (zh) * | 2014-06-27 | 2016-01-16 | 半導體能源研究所股份有限公司 | 攝像裝置及電子裝置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4607168A (en) * | 1982-07-09 | 1986-08-19 | Hitachi, Ltd. | Photosensor array devices |
FR2536188B1 (fr) * | 1982-11-17 | 1987-10-23 | Commissariat Energie Atomique | Dispositif de lecture de document point par point utilisant une matrice d'elements photodetecteurs |
TW415103B (en) * | 1998-03-02 | 2000-12-11 | Ibm | Si/SiGe optoelectronic integrated circuits |
US6555890B2 (en) * | 2000-05-23 | 2003-04-29 | Sensors Unlimited, Inc. | Method for combined fabrication of indium gallium arsenide/indium phosphide avalanche photodiodes and p-i-n photodiodes |
JP4814095B2 (ja) * | 2003-09-18 | 2011-11-09 | イーツェー−ハウス ゲーエムベーハー | 3次元距離測定用の光電子センサおよびデバイス |
KR100909562B1 (ko) * | 2007-12-21 | 2009-07-27 | 주식회사 동부하이텍 | 반도체 소자 및 그 제조방법 |
GB2474631A (en) * | 2009-10-14 | 2011-04-27 | Optrima Nv | Photonic Mixer |
-
2017
- 2017-02-09 TW TW110101691A patent/TWI741934B/zh active
- 2017-02-09 TW TW106104222A patent/TWI720124B/zh active
- 2017-02-09 TW TW110129987A patent/TWI806127B/zh active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110303926A1 (en) * | 2004-08-20 | 2011-12-15 | Luminus Devices, Inc. | Light emitting diode systems including optical display systems having a microdisplay |
US20130234196A1 (en) * | 2004-08-20 | 2013-09-12 | Luminus Devices, Inc. | Light emitting diode systems including optical display systems having a microdisplay |
US20120104526A1 (en) * | 2004-08-25 | 2012-05-03 | Richard Ian Olsen | Imager module optical focus and assembly method |
US20140373898A1 (en) * | 2007-01-17 | 2014-12-25 | Semprius, Inc. | Optical systems fabricated by printing-based assembly |
TW201501316A (zh) * | 2013-05-20 | 2015-01-01 | Semiconductor Energy Lab | 半導體裝置 |
TW201544458A (zh) * | 2014-02-21 | 2015-12-01 | Semiconductor Energy Lab | 半導體膜、電晶體、半導體裝置、顯示裝置以及電子裝置 |
TW201535703A (zh) * | 2014-03-13 | 2015-09-16 | Semiconductor Energy Lab | 攝像裝置 |
TW201543660A (zh) * | 2014-04-23 | 2015-11-16 | Semiconductor Energy Lab | 攝像裝置 |
TW201547030A (zh) * | 2014-06-13 | 2015-12-16 | Semiconductor Energy Lab | 半導體裝置及包括該半導體裝置的電子裝置 |
TW201603259A (zh) * | 2014-06-27 | 2016-01-16 | 半導體能源研究所股份有限公司 | 攝像裝置及電子裝置 |
Also Published As
Publication number | Publication date |
---|---|
TW202341451A (zh) | 2023-10-16 |
TW202145544A (zh) | 2021-12-01 |
TWI741934B (zh) | 2021-10-01 |
TW202127639A (zh) | 2021-07-16 |
TW201740546A (zh) | 2017-11-16 |
TWI720124B (zh) | 2021-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11579267B2 (en) | High-speed light sensing apparatus | |
US20210126027A1 (en) | High-speed light sensing apparatus ii | |
US10741598B2 (en) | High-speed light sensing apparatus II | |
CN110870070B (zh) | 高速光感测设备ii | |
TWI806127B (zh) | 光學裝置及光學系統 | |
TWI846526B (zh) | 光學感測器及光學系統 |