TW201535703A - 攝像裝置 - Google Patents

攝像裝置 Download PDF

Info

Publication number
TW201535703A
TW201535703A TW104107253A TW104107253A TW201535703A TW 201535703 A TW201535703 A TW 201535703A TW 104107253 A TW104107253 A TW 104107253A TW 104107253 A TW104107253 A TW 104107253A TW 201535703 A TW201535703 A TW 201535703A
Authority
TW
Taiwan
Prior art keywords
transistor
oxide semiconductor
layer
semiconductor layer
conductive layer
Prior art date
Application number
TW104107253A
Other languages
English (en)
Other versions
TWI660490B (zh
Inventor
Shunpei Yamazaki
Masayuki Sakakura
Yoshiyuki Kurokawa
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201535703A publication Critical patent/TW201535703A/zh
Application granted granted Critical
Publication of TWI660490B publication Critical patent/TWI660490B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明的一個方式提供一種拍攝品質高且能夠以低成本製造的攝像裝置。該攝像裝置包括第一電路及第二電路，第一電路包括第一電晶體及第二電晶體，第二電路包括第三電晶體及光電二極體，第一電晶體是包含氧化物半導體層作為活性層的n通道型電晶體，第二電晶體是在矽基板中包含活性區域的p通道型電晶體，光電二極體設置在矽基板中，第一電晶體及第二電晶體具有隔著絕緣層互相重疊的區域，第三電晶體及光電二極體具有隔著絕緣層互相重疊的區域。

Description

攝像裝置
本發明的一個方式係關於一種使用氧化物半導體的攝像裝置。
注意，本發明的一個方式不侷限於上述技術領域。本說明書等所公開的發明的一個方式的技術領域係關於一種物體、方法或者製造方法。此外，本發明的一個方式係關於一種製程(process)、機器(machine)、產品(manufacture)或者組合物(composition of matter)。由此，更明確而言，作為本說明書所公開的本發明的一個方式的技術領域的一個例子可以舉出半導體裝置、顯示裝置、液晶顯示裝置、發光裝置、照明設備、蓄電裝置、記憶體裝置、攝像裝置、這些裝置的驅動方法或者這些裝置的製造方法。
在本說明書等中，半導體裝置是指藉由利用半導體特性而能夠工作的所有裝置。電晶體、半導體電路為半導體裝置的一個方式。另外，記憶體裝置、顯示裝置、攝像裝置、電子裝置有時包含半導體裝置。
藉由利用形成在具有絕緣表面的基板上的半導體薄膜來構成電晶體的技術受到關注。該電晶體被廣泛地應用於如積體電路(IC)及影像顯示裝置(也簡稱為顯示裝置)等電子裝置。作為可以應用於電晶體的半導體薄膜，矽類半導體材料被周知。另外，作為其他材料，氧化物半導體受到注目。
例如，公開了作為氧化物半導體使用氧化鋅或In-Ga-Zn類氧化物半導體來製造電晶體的技術(參照專利文獻1及專利文獻2)。
另外，專利文獻3公開了如下技術：藉由將具有氧化物半導體且關態電流(off-state current)極低的電晶體至少用於像素電路的一部分並且將具有能夠製造CMOS(complementary metal oxide semiconductor)電路的矽半導體的電晶體用於週邊電路，可以實現能夠進行高速工作且低功耗的攝像裝置。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
[專利文獻3]日本專利申請公開第2011-119711號公報
近年來，作為很多攝像單元，使用利用半導體元件的攝像裝置代替銀鹽膠片。由於當利用攝像裝置時可以設想各種環境下的用途，所以即使在低照度環境下或在運動物體為拍攝目標的情況下，攝像裝置也被要求高拍攝品質等。另外，對攝像裝置還要求在滿足上述要求的同時可以以更低成本製造。
鑒於上述情況，本發明的一個方式的目的之一是提供一種可以在低照度環境下進行攝像的攝像裝置。另外，本發明的一個方式的目的之一是提供一種動態範圍廣的攝像裝置。另外，本發明的一個方式的目的之一是提供一種高解析度的攝像裝置。另外，本發明的一個方式的目的之一是提供一種高集成度的攝像裝置。另外，本發明的一個方式的目的之一是提供一種在廣溫度範圍中能夠使用的攝像裝置。另外，本發明的一個方式的目的之一是提供一種適用於高速工作的攝像裝置。另外，本發明的一個方式的目的之一是提供一種低功耗的攝像裝置。另外，本發明的一個方式的目的之一是提供一種高開口率的攝像裝置。另外，本發明的一個方式的目的之一是提供一種低成本的攝像裝置。另外，本發明的一個方式的目的之一是提供一種高可靠性的攝像裝置。另外，本發明的一個方式的目的之一是提供一種新穎的攝像裝置。
注意，這些目的的記載不妨礙其他目的的存在。此外，本發明的一個方式並不需要實現所有上述目的。除上述目的外的目的從說明書、圖式、 申請專利範圍等的描述中是顯而易見的，並且可以從該描述中抽出。
本發明的一個方式係關於一種攝像裝置，包括：具有使用氧化物半導體形成的電晶體的像素電路；使用矽形成的光電轉換元件；以及具有使用氧化物半導體形成的電晶體及使用矽形成的電晶體的週邊電路。
本發明的一個方式是一種包括第一電路及第二電路的攝像裝置，第一電路包括第一電晶體及第二電晶體，第二電路包括第三電晶體及光電二極體，第一電晶體及第三電晶體是包含氧化物半導體層作為活性層的n通道型電晶體，第二電晶體是在矽基板中包含活性區域的p通道型電晶體，光電二極體設置在矽基板中，第一電晶體及第二電晶體具有隔著絕緣層互相重疊的區域，第三電晶體及光電二極體具有隔著絕緣層互相重疊的區域，第二電晶體設置在矽基板的第一面，光電二極體具有與該矽基板的第一面相反的光接收面。
本發明的其他一個方式是一種包括第一電路及第二電路的攝像裝置，第一電路包括第一電晶體及第二電晶體，第二電路包括第三電晶體至第六電晶體及光電二極體，第一電晶體及第三電晶體至第六電晶體是包含氧化物半導體層作為活性層的n通道型電晶體，第二電晶體是在矽基板中包含活性區域的p通道型電晶體，第一電晶體的源極和汲極中的一個與第二電晶體的源極和汲極中的一個電連接，第一電晶體的閘極與第二電晶體的閘極電連接，第三電晶體的源極和汲極中的一個與光電二極體的陽極和陰極中的一個電連接，第三電晶體的源極和汲極中的另一個與第四電晶體的源極和汲極中的一個電連接，第三電晶體的源極和汲極中的另一個與第五電晶體的閘極電連接，第五電晶體的源極和汲極中的一個與第六電晶體的源極和汲極中的一個電連接，光電二極體設置在矽基板中，第一電晶體及第二電晶體具有隔著絕緣層互相重疊的區域，第三電晶體至第六晶體及光電二極體具有隔著絕緣層互相重疊的區域，第二電晶體設置在矽基板的第一面，光電二極體具有與該矽基板的第一面相反的光接收面。
氧化物半導體層較佳為包含In、Zn以及M(M為Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)。
矽基板的第一面的晶面配向較佳為(110)面。
藉由本發明的一個方式，可以提供一種可以在低照度環境下進行攝像的攝像裝置。藉由本發明的一個方式，可以提供一種動態範圍廣的攝像裝置。藉由本發明的一個方式，可以提供一種高解析度的攝像裝置。藉由本發明的一個方式，可以提供一種高集成度的攝像裝置。藉由本發明的一個方式，可以提供一種在廣溫度範圍中能夠使用的攝像裝置。藉由本發明的一個方式，可以提供一種適用於高速工作的攝像裝置。藉由本發明的一個方式，可以提供一種低功耗的攝像裝置。藉由本發明的一個方式，可以提供一種高開口率的攝像裝置。藉由本發明的一個方式，可以提供一種低成本的攝像裝置。藉由本發明的一個方式，可以提供一種高可靠性的攝像裝置。藉由本發明的一個方式，可以提供一種新穎的攝像裝置。
注意，本發明的一個方式不侷限於上述效果。例如，本發明的一個方式有時根據情況或狀況而具有上述效果以外的效果。或者，例如，本發明的一個方式有時根據情況或狀況而不具有上述效果。
30‧‧‧原子序數
31‧‧‧原子序數
40‧‧‧矽基板
51‧‧‧電晶體
52‧‧‧電晶體
53‧‧‧電晶體
54‧‧‧電晶體
55‧‧‧電晶體
56‧‧‧電晶體
58a‧‧‧電晶體
58b‧‧‧電晶體
58c‧‧‧電晶體
60‧‧‧光電二極體
60a‧‧‧光電二極體
60b‧‧‧光電二極體
60c‧‧‧光電二極體
61‧‧‧陽極
62‧‧‧陰極
63‧‧‧低電阻區域
70‧‧‧接觸插頭
71‧‧‧佈線層
72‧‧‧佈線層
73‧‧‧佈線層
80‧‧‧絕緣層
91‧‧‧電路
91a‧‧‧電路
91b‧‧‧電路
91c‧‧‧電路
92‧‧‧電路
101‧‧‧電晶體
102‧‧‧電晶體
103‧‧‧電晶體
104‧‧‧電晶體
105‧‧‧電晶體
106‧‧‧電晶體
107‧‧‧電晶體
108‧‧‧電晶體
109‧‧‧電晶體
110‧‧‧電晶體
111‧‧‧電晶體
112‧‧‧電晶體
115‧‧‧基板
120‧‧‧絕緣層
130‧‧‧氧化物半導體層
130a‧‧‧氧化物半導體層
130A‧‧‧氧化物半導體膜
130b‧‧‧氧化物半導體層
130B‧‧‧氧化物半導體膜
130c‧‧‧氧化物半導體層
130C‧‧‧氧化物半導體膜
140‧‧‧導電層
141‧‧‧導電層
142‧‧‧導電層
150‧‧‧導電層
151‧‧‧導電層
152‧‧‧導電層
156‧‧‧光阻遮罩
160‧‧‧絕緣層
160A‧‧‧絕緣膜
170‧‧‧導電層
171‧‧‧導電層
171A‧‧‧導電膜
172‧‧‧導電層
172A‧‧‧導電膜
173‧‧‧導電層
175‧‧‧絕緣層
180‧‧‧絕緣層
190‧‧‧絕緣層
231‧‧‧區域
232‧‧‧區域
233‧‧‧區域
301‧‧‧電晶體
311‧‧‧佈線
312‧‧‧佈線
313‧‧‧佈線
314‧‧‧佈線
315‧‧‧佈線
316‧‧‧佈線
317‧‧‧佈線
331‧‧‧區域
332‧‧‧區域
333‧‧‧區域
334‧‧‧區域
335‧‧‧區域
400‧‧‧基板
401‧‧‧絕緣層
402‧‧‧絕緣層
402a‧‧‧絕緣層
402b‧‧‧絕緣層
404‧‧‧導電層
404a‧‧‧導電層
404b‧‧‧導電層
406‧‧‧半導體層
406a‧‧‧半導體層
406b‧‧‧半導體層
407a‧‧‧區域
407a1‧‧‧區域
407a2‧‧‧區域
407b‧‧‧區域
407b1‧‧‧區域
407b2‧‧‧區域
408‧‧‧絕緣層
408a‧‧‧絕緣層
412‧‧‧絕緣層
414‧‧‧導電層
414a‧‧‧導電層
414b‧‧‧導電層
416a‧‧‧導電層
416a1‧‧‧導電層
416a2‧‧‧導電層
416b‧‧‧導電層
416b1‧‧‧導電層
416b2‧‧‧導電層
418‧‧‧絕緣層
428‧‧‧絕緣層
501‧‧‧信號
502‧‧‧信號
503‧‧‧信號
504‧‧‧信號
505‧‧‧信號
506‧‧‧信號
507‧‧‧信號
508‧‧‧信號
509‧‧‧信號
510‧‧‧期間
511‧‧‧期間
520‧‧‧期間
531‧‧‧期間
610‧‧‧期間
611‧‧‧期間
612‧‧‧期間
621‧‧‧期間
622‧‧‧期間
623‧‧‧期間
631‧‧‧期間
701‧‧‧信號
702‧‧‧信號
703‧‧‧信號
704‧‧‧信號
705‧‧‧信號
821‧‧‧基板
824‧‧‧絕緣層
828‧‧‧氧化物半導體層
828a‧‧‧區域
828b‧‧‧區域
828c‧‧‧區域
828d‧‧‧區域
828e‧‧‧區域
828f‧‧‧區域
828g‧‧‧區域
828h‧‧‧區域
828i‧‧‧區域
837‧‧‧絕緣層
840‧‧‧導電層
840a‧‧‧導電層
840b‧‧‧導電層
846‧‧‧絕緣層
847‧‧‧絕緣層
856‧‧‧導電層
857‧‧‧導電層
901‧‧‧外殼
902‧‧‧外殼
903‧‧‧顯示部
904‧‧‧顯示部
905‧‧‧麥克風
906‧‧‧揚聲器
907‧‧‧操作鍵
908‧‧‧觸控筆
909‧‧‧相機
911‧‧‧外殼
912‧‧‧顯示部
919‧‧‧相機
921‧‧‧外殼
922‧‧‧快門按鈕
923‧‧‧麥克風
925‧‧‧鏡頭
927‧‧‧發光部
931‧‧‧外殼
932‧‧‧顯示部
933‧‧‧腕帶
939‧‧‧相機
941‧‧‧外殼
942‧‧‧外殼
943‧‧‧顯示部
944‧‧‧操作鍵
945‧‧‧鏡頭
946‧‧‧連接部
951‧‧‧外殼
952‧‧‧顯示部
954‧‧‧揚聲器
955‧‧‧按鈕
956‧‧‧輸入輸出端子
957‧‧‧麥克風
959‧‧‧相機
1100‧‧‧層
5100‧‧‧層
1200‧‧‧層
1300‧‧‧層
1400‧‧‧層
1500‧‧‧絕緣層
1510‧‧‧遮光層
1520‧‧‧有機樹脂層
1530a‧‧‧濾色片
1530b‧‧‧濾色片
1530c‧‧‧濾色片
1540‧‧‧微透鏡陣列
1550‧‧‧光學轉換層
1600‧‧‧支撐基板
1700‧‧‧像素矩陣
1730‧‧‧電路
1740‧‧‧電路
1750‧‧‧電路
1800‧‧‧移位暫存器
1810‧‧‧移位暫存器
1900‧‧‧緩衝電路
1910‧‧‧緩衝電路
2100‧‧‧類比開關
2110‧‧‧垂直輸出線
2200‧‧‧輸出線
4000‧‧‧攝像部
4002‧‧‧電路
4005‧‧‧攝像資料
4010‧‧‧類比記憶體部
4020‧‧‧影像處理引擎部
4025‧‧‧影像處理後的攝像資料
4030‧‧‧A/D轉換部
4035‧‧‧影像資料
5100‧‧‧顆粒
5100a‧‧‧顆粒
5100b‧‧‧顆粒
5101‧‧‧離子
5120‧‧‧基板
5130‧‧‧靶材
5161‧‧‧區域
圖1A至1C是說明攝像裝置的剖面圖及電路圖；圖2A和2B是說明攝像裝置的剖面圖；圖3是說明攝像裝置的結構的圖；圖4A和4B是說明攝像裝置的驅動電路的圖；圖5A和5B是說明像素電路的結構的圖；圖6A至6C是說明像素電路的工作的時序圖；圖7A和7B是說明像素電路的結構的圖；圖8A和8B是說明像素電路的結構的圖；圖9A和9B是說明像素電路的結構的圖；圖10A至10C是說明積分電路的圖；圖11是說明像素電路的結構的圖；圖12是說明像素電路的結構的圖；圖13是說明像素電路的結構的圖； 圖14是說明像素電路的結構的圖；圖15是說明像素電路的結構的圖；圖16A和16B是說明全域快門方式和捲簾快門方式的工作的時序圖；圖17A和17B是說明電晶體的俯視圖及剖面圖；圖18A和18B是說明電晶體的俯視圖及剖面圖；圖19A和19B是說明電晶體的俯視圖及剖面圖；圖20A和20B是說明電晶體的俯視圖及剖面圖；圖21A和21B是說明電晶體的俯視圖及剖面圖；圖22A和22B是說明電晶體的俯視圖及剖面圖；圖23A和23B是說明電晶體的通道寬度方向的剖面的圖；圖24A至24C是說明電晶體的通道長度方向的剖面的圖；圖25A至25C是說明電晶體的通道長度方向的剖面的圖；圖26A和26B是說明電晶體的通道寬度方向的剖面的圖；圖27A至27C是說明半導體層的俯視圖及剖面圖；圖28A至28C是說明半導體層的俯視圖及剖面圖；圖29A和29B是說明電晶體的俯視圖及剖面圖；圖30A和30B是說明電晶體的俯視圖及剖面圖；圖31A和31B是說明電晶體的俯視圖及剖面圖；圖32A和32B是說明電晶體的俯視圖及剖面圖；圖33A和33B是說明電晶體的俯視圖及剖面圖；圖34A和34B是說明電晶體的俯視圖及剖面圖；圖35A和35B是說明電晶體的通道寬度方向的剖面的圖；圖36A至36C是說明電晶體的通道長度方向的剖面的圖；圖37A至37C是說明電晶體的通道長度方向的剖面的圖；圖38A和38B是說明電晶體的通道寬度方向的剖面的圖；圖39A和39B是說明電晶體的俯視圖；圖40A至40C是說明電晶體的製造方法的圖；圖41A至41C是說明電晶體的製造方法的圖；圖42A至42C是說明電晶體的製造方法的圖；圖43A至43C是說明電晶體的製造方法的圖；圖44A至44D是CAAC-OS的剖面的Cs校正高解析度TEM影像以及CAAC-OS的剖面示意圖； 圖45A至45D是CAAC-OS的平面的Cs校正高解析度TEM影像；圖46A至46C是說明藉由XRD得到的CAAC-OS以及單晶氧化物半導體的結構分析的圖；圖47A和47B是示出CAAC-OS的電子繞射圖案的圖；圖48A至48C是電晶體的剖面圖及說明能帶圖的圖；圖49是說明計算模型的圖；圖50A和50B是說明初始狀態及最終狀態的圖；圖51是說明活化能的圖；圖52A和52B是說明初始狀態及最終狀態的圖；圖53是說明活化能的圖；圖54是說明VOH的遷移能階的圖；圖55A至55C是說明CAAC-OS的成膜模型的示意圖、顆粒及CAAC-OS的剖面圖；圖56是說明nc-OS的成膜模型的示意圖，其中示出顆粒；圖57是說明顆粒的圖；圖58是說明在被形成面上施加到顆粒的力量的圖；圖59A和59B是說明被形成面上的顆粒的舉動的圖；圖60A和60B是說明InGaZnO4的結晶的圖；圖61A和61B是說明原子碰撞之前的InGaZnO4的結構等的圖；圖62A和62B是說明原子碰撞之後的InGaZnO4的結構等的圖；圖63A和63B是說明原子碰撞之後的原子的軌跡的圖；圖64A和64B是CAAC-OS膜以及靶材的剖面HAADF-STEM影像；圖65A至65F是說明電子裝置的圖；圖66A至66F是說明電晶體的剖面圖；圖67A至67F是說明電晶體的剖面圖；圖68A至68E是說明電晶體的剖面圖；圖69是說明攝像裝置的影像處理引擎的圖；圖70是示出In-Ga-Zn氧化物的因電子照射導致的結晶部的變化的圖。
參照圖式對實施方式進行詳細說明。注意，本發明不侷限於以下說明， 所屬技術領域的普通技術人員可以很容易地理解一個事實就是，其方式及詳細內容在不脫離本發明的精神及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定於以下所示的實施方式的記載內容中。注意，在以下說明的發明的結構中，在不同的圖式中共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略其重複說明。注意，有時在不同的圖式中適當地省略或改變相同構成要素的陰影。
另外，在本說明書等中，當明確地記載為“X與Y連接”時，包括如下情況：X與Y電連接的情況；X與Y在功能上連接的情況；以及X與Y直接連接的情況。這裡，X和Y為目標物(例如，裝置、元件、電路、佈線、電極、端子、導電膜和層等)。因此，不侷限於圖式或文中所示的連接關係等規定的連接關係，還包括圖式或文中所示的連接關係以外的連接關係。
作為X和Y電連接時的一個例子，可以在X和Y之間連接一個以上的能夠電連接X和Y的元件(例如開關、電晶體、電容元件、電感器、電阻元件、二極體、顯示元件、發光元件和負載等)。另外，開關具有控制導通和關閉的功能。換言之，藉由使開關處於導通狀態(開啟狀態)或非導通狀態(關閉狀態)來控制是否使電流流過。或者，開關具有選擇並切換電流路徑的功能。
作為X和Y在功能上連接時的一個例子，可以在X和Y之間連接一個以上的能夠在功能上連接X和Y的電路(例如，邏輯電路(反相器、NAND電路、NOR電路等)、信號轉換電路(DA轉換電路、AD轉換電路、伽瑪校正電路等)、電位位準轉換電路(電源電路(升壓電路、降壓電路等)、改變信號的電位位準的位準轉移電路等)、電壓源、電流源、切換電路、放大電路(能夠增大信號振幅或電流量等的電路、運算放大器、差動放大電路、源極隨耦電路、緩衝電路等)、信號產生電路、記憶體電路、控制電路等)。注意，例如，即使在X與Y之間夾有其他電路，當從X輸出的信號傳送到Y時，也可以說X與Y在功能上是連接著的。
此外，當明確地記載為“X與Y連接”時，包括如下情況：X與Y電連接的情況(換言之，以中間夾有其他元件或其他電路的方式連接X與Y的 情況)；X與Y在功能上連接的情況(換言之，以中間夾有其他電路的方式在功能上連接X與Y的情況)；以及X與Y直接連接的情況(換言之，以中間不夾有其他元件或其他電路的方式連接X與Y的情況)。換言之，當明確記載為“電連接”時，與只明確記載為“連接”的情況相同。
另外，即使圖式示出在電路圖上獨立的構成要素彼此電連接，也有一個構成要素兼有多個構成要素的功能的情況。例如，在佈線的一部分被用作電極時，一個導電膜兼有佈線和電極的兩個構成要素的功能。因此，本說明書中的“電連接”的範疇內還包括這種一個導電膜兼有多個構成要素的功能的情況。
注意，例如，在電晶體的源極(或第一端子等)藉由Z1(或沒有藉由Z1)與X電連接，電晶體的汲極(或第二端子等)藉由Z2(或沒有藉由Z2)與Y電連接的情況下以及在電晶體的源極(或第一端子等)與Z1的一部分直接連接，Z1的另一部分與X直接連接，電晶體的汲極(或第二端子等)與Z2的一部分直接連接，Z2的另一部分與Y直接連接的情況下，可以表現為如下。
例如，可以表現為“X、Y、電晶體的源極(或第一端子等)及電晶體的汲極(或第二端子等)互相電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)及Y依次電連接”。或者，可以表現為“電晶體的源極(或第一端子等)與X電連接，電晶體的汲極(或第二端子等)與Y電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)及Y依次電連接”。或者，可以表現為“X藉由電晶體的源極(或第一端子等)及汲極(或第二端子等)與Y電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)、Y依次設置為相互連接”。藉由使用與這種例子相同的表現方法規定電路結構中的連接順序，可以區別電晶體的源極(或第一端子等)與汲極(或第二端子等)而決定技術範圍。注意，這種表現方法是一個例子，不侷限於上述表現方法。在此，X、Y、Z1及Z2為目標物(例如，裝置、元件、電路、佈線、電極、端子、導電膜及層等)。
另外，在本說明書等中，可以使用各種基板形成電晶體。對基板的種類沒有特別的限制。作為該基板的一個例子，可以舉出半導體基板(例如，單晶基板或矽基板)、SOI基板、玻璃基板、石英基板、塑膠基板、金屬基板、不鏽鋼基板、包含不鏽鋼箔的基板、鎢基板、包含鎢箔的基板、撓性基板、貼合薄膜、包含纖維狀材料的紙或基材薄膜等。作為玻璃基板的一個例子，可以舉出鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鈉鈣玻璃等。作為撓性基板的一例，可以舉出以聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)為代表的塑膠或丙烯酸樹脂等具有撓性的合成樹脂等。作為貼合薄膜的一個例子，可以舉出聚丙烯、聚酯、聚氟化乙烯或聚氯乙烯等。作為基材薄膜的一個例子，可以舉出聚酯、聚醯胺、聚醯亞胺、無機蒸鍍薄膜或紙等。尤其是，藉由使用半導體基板、單晶基板或SOI基板等製造電晶體，可以製造特性、尺寸或形狀等的偏差小、電流能力高且尺寸小的電晶體。當利用上述電晶體構成電路時，可以實現電路的低功耗化或電路的高集成化。
另外，作為基板也可以使用撓性基板，在該撓性基板上直接形成電晶體。或者，也可以在基板與電晶體之間設置剝離層。剝離層可以在如下情況下使用，即在剝離層上製造半導體裝置的一部分或全部，然後將其從基板分離並轉置到其他基板上的情況。此時，也可以將電晶體轉置到耐熱性低的基板或撓性基板上。另外，作為上述剝離層，例如可以使用鎢膜與氧化矽膜的無機膜的層疊結構或基板上形成有聚醯亞胺等有機樹脂膜的結構等。
就是說，也可以使用某個基板形成電晶體，然後將電晶體轉移並配置到其他基板上。作為被轉移電晶體的基板，除了上述可以形成電晶體的基板之外，還可以使用紙基板、玻璃紙基板、芳族聚醯胺薄膜基板、聚醯亞胺薄膜基板、石材基板、木材基板、布基板(包括天然纖維(絲、棉、麻)、合成纖維(尼龍、聚氨酯、聚酯)或再生纖維(醋酯纖維、銅氨纖維、人造纖維、再生聚酯)等)、皮革基板、或橡膠基板等。藉由使用上述基板，可以形成特性良好的電晶體或功耗低的電晶體，可以製造不容易發生故障的裝置或具有耐熱性的裝置，並且可以實現輕量化或薄型化。
實施方式1
在本實施方式中，參照[圖式簡單說明]本發明的一個方式的攝像裝置。
圖1A是示出本發明的一個方式的攝像裝置的剖面圖。圖1A所示的攝像裝置包括在矽基板40中具有活性區域的電晶體51、將氧化物半導體層作為活性層的電晶體52及53以及設置在矽基板40中的光電二極體60。各電晶體及光電二極體60與各種接觸插頭70及佈線層71電連接。光電二極體60的陽極61藉由低電阻區域63與接觸插頭70電連接。
該攝像裝置具有疊層結構，其中包括：具有設置在矽基板40的電晶體51及光電二極體60的第一層1100；與第一層1100接觸地設置且具有佈線層71的第二層1200；與第二層1200接觸地設置且具有電晶體52及電晶體53的第三層1300；以及與第三層1300接觸地設置且具有佈線層72及佈線層73的第四層1400。另外，矽基板40不侷限於體矽基板，而也可以為SOI基板。此外，也可以使用以鍺、矽鍺、碳化矽、鎵砷、砷化鋁鎵、磷化銦、氮化鎵、有機半導體為材料的基板代替矽基板40。
在具有電晶體51及光電二極體60的第一層1100與具有電晶體52及電晶體53的第三層1300之間設置絕緣層80，對絕緣層80的位置沒有特別的限制。
設置在電晶體51的活性區域附近的絕緣層中的氫使矽的懸空鍵終結，由此可以提高電晶體51的可靠性。另一方面，設置在上層的電晶體52及電晶體53等的作為活性層的氧化物半導體層附近的絕緣層中的氫有可能成為在氧化物半導體層中生成載子的原因之一，所以有時引起電晶體52及電晶體53等的可靠性的下降。因此，當在使用矽類半導體材料的電晶體上層疊使用氧化物半導體的電晶體時，在兩個電晶體之間設置具有防止氫的擴散的功能的絕緣層80是較佳的。藉由絕緣層80將氫封閉在下層，可以提高電晶體51的可靠性，加上，由於從下層到上層的氫的擴散得到抑制，所以同時可以提高電晶體52及電晶體53等的可靠性。
絕緣層80例如可以使用氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、氧化鉿、氧氮化鉿、釔安定氧化鋯(YSZ)等。
上述電晶體52及光電二極體60形成電路91，電晶體51及電晶體53形成電路92。電路91可以被用作像素電路，電路92可以被用作用來驅動電路91的驅動電路。
電路91例如可以採用圖1B所示的電路圖的結構。電晶體52的源極和汲極中的一個與光電二極體60的陰極62電連接，電晶體52的源極和汲極中的另一個、電晶體54(圖1A中未圖示)的閘極以及電晶體55(圖1A中未圖示)的源極和汲極中的一個與電荷記憶部(FD)電連接。
在此，電晶體52可以被用作根據光電二極體60的輸出控制電荷記憶部(FD)的電位的轉移電晶體。電晶體54可以被用作輸出對應於電荷記憶部(FD)的電位的信號的放大電晶體。電晶體55可以被用作使電荷記憶部(FD)的電位初始化的重設電晶體。
電路92例如可以採用包括如圖1C所示的電路圖的CMOS反相器的結構。電晶體51及電晶體53的閘極互相電連接，一個電晶體的源極和汲極中的一個與另一個電晶體的源極和汲極中的一個電連接，兩個電晶體的源極和汲極中的另一個分別與彼此不同的佈線電連接。就是說，在矽基板中具有活性區域的電晶體及將氧化物半導體層作為活性層的電晶體形成CMOS電路。另外，在圖1B、1C中，對較佳為作為活性層使用氧化物半導體的電晶體附上“OS”，對較佳為將活性區域設置在矽基板中的電晶體附上“Si”。
在上述攝像裝置中，在矽基板40中具有活性區域的電晶體51採用p通道型電晶體，將氧化物半導體層作為活性層的電晶體52至電晶體55採用n通道型電晶體。
在電路91中，藉由將包含於電路91的所有電晶體形成在第三層1300中，可以使該電路的電連接方式簡單化，從而可以使製程簡單化。
另外，使用氧化物半導體的電晶體具有極低的關態電流特性，由此可以擴大攝像的動態範圍。在圖1B所示的電路結構中，當入射到光電二極體60的光強度大時，電荷記憶部(FD)的電位小。使用氧化物半導體的電晶體的關態電流極低，由此即使閘極電位極小也可以正確地輸出對應於該閘極電位的電流。因此，可以擴大能夠檢測出的照度的範圍，即，動態範圍。
藉由電晶體52及電晶體55的低關態電流特性可以使能夠在電荷記憶部(FD)中保持電荷的期間極長，由此可以在不使電路結構及工作方法複雜化的情況下利用全域快門方式。因此，即使拍攝目標為運動物體也可以容易獲得畸變小的影像。此外，藉由電晶體52及電晶體55的極低關態電流特性還可以延長露光時間(進行電荷的積蓄工作的期間)，由此該攝像裝置也適於低照度環境下的攝像。
使用氧化物半導體的電晶體的電特性變動的溫度依賴性比使用矽的電晶體小，由此可以在極廣的溫度範圍中使用。因此，具有使用氧化物半導體的電晶體的攝像裝置及半導體裝置也適合安裝在汽車、飛機、航天器等。
另外，在電路91中，可以以使設置在第一層1100中的光電二極體60與設置在第三層1300中的電晶體52重疊的方式形成光電二極體60及電晶體52，由此可以提高像素的集成度。就是說，可以提高攝像裝置的解析度。此外，在電路91所占的區域中在矽基板中沒有設置電晶體，由此可以擴大光電二極體的面積且獲得影像雜訊少的影像。
另外，由於在電路92中不需要將活性區域設置在矽基板40中的n通道型電晶體的形成製程，所以可以省略形成p井及n型雜質區域等的製程，從而可以大幅度地減少製程。CMOS電路所需的n通道型電晶體可以與電路91所包含的電晶體同時製造。
在圖1A至1C所示的攝像裝置中，與矽基板40的形成有電晶體51的面相反的面包含光電二極體60的光接收面。由此，在不接受各種電晶體及佈線等的影響下可以確保光路，而可以形成高開口率的像素。此外，光電 二極體60的光接收面也可以與形成有電晶體51的面相同。
圖2A是對圖1A所示的攝像裝置附加了濾色片等的方式的一個例子的剖面圖，其中示出電路91的三個像素的區域(電路91a、電路91b及電路91c)以及電路92的一部分的區域。在形成於第一層1100中的光電二極體60上形成有絕緣層1500。絕緣層1500可以使用對可見光的透光性高的氧化矽膜等。另外，也可以作為鈍化膜採用層疊氮化矽膜的結構。另外，也可以作為抗反射膜採用層疊氧化鉿等的介電膜的結構。
在絕緣層1500上形成有遮光層1510。遮光層1510具有防止經過其上方的濾色片的光的混合的作用。另外，電路92上的遮光層1510也具有防止在矽基板40中具有活性區域的電晶體由於光照射而產生特性變動的作用。作為遮光層1510，可以採用鋁、鎢等的金屬層或層疊有該金屬層與用作抗反射膜的介電膜的結構。
在絕緣層1500及遮光層1510上形成有用作平坦化膜的有機樹脂層1520，在電路91a、電路91b及電路91c上以將電路91a與濾色片1530a配成對，將電路91b與濾色片1530b配成對且將電路91c與濾色片1530c配成對的方式形成有濾色片1530a、1530b及1530c。藉由對濾色片1530a、1530b及1530c分別分配R(紅色)、G(綠色)及B(藍色)等，可以獲得彩色影像。
在濾色片1530a、1530b及1530c上設置有微透鏡陣列1540，經由一個透鏡的光經過直下的濾色片，照射至光電二極體。
另外，與第四層1400接觸地設置有支撐基板1600。支撐基板1600可以使用矽基板等的半導體基板、玻璃基板、金屬基板、陶瓷基板等硬質基板。此外，也可以在第四層1400與支撐基板1600之間形成有用作黏合層的無機絕緣層或有機樹脂層。
可以使用第四層中的佈線層72或佈線層73使電路91及電路92與外部的電源電路或控制電路等連接。
在上述攝像裝置的結構中，藉由使用光學轉換層1550(參照圖2B)代替濾色片1530a、1530b及1530c，可以實現獲得各種波長區域的影像的攝像裝置。
例如，如果在光學轉換層1550中使用阻擋可見光線的波長以下的光的過濾片，可以實現紅外線攝像裝置。如果在光學轉換層1550中使用阻擋近紅外線的波長以下的光的過濾片，可以實現遠紅外線攝像裝置。如果在光學轉換層1550中使用阻擋可見光線的波長以上的光的過濾片，可以實現紫外線攝像裝置。
如果在光學轉換層1550中使用閃爍體，可以實現獲得能夠使放射線的強弱看見的影像的攝像裝置，諸如醫療用X射線攝像裝置等。當透過拍攝目標的X射線等放射線入射至閃爍體中時，產生被稱為光致發光(Photoluminescence)的現象而使放射線轉換為可見光線或紫外線等光(螢光)。然後，藉由由光電二極體60檢測出該光，可以獲得影像資料。
閃爍體由如下物質或材料構成：當被X射線或伽馬射線等放射線照射時，吸收其能量而發出可見光或紫外光的物質或包含該物質的材料，已知例如，Gd2O2S：Tb、Gd2O2S：Pr、Gd2O2S：Eu、BaFCl：Eu、NaI、CsI、CaF2、BaF2、CeF3、LiF、LiI、ZnO等材料和將上述材料分散在樹脂或陶瓷中的材料。
圖3是示出攝像裝置的結構的示意圖。在包括電路91的像素矩陣1700的側部設置有電路1730及電路1740。電路1730例如可以被用作重設端子驅動電路。此時，電路1730與圖1B中的電晶體55電連接。電路1740例如可以被用作轉移端子驅動電路。此時，電路1740與圖1B中的電晶體52電連接。此外，在圖3中在像素矩陣1700的兩側邊分別設置電路1730及電路1740，但是也可以在其一邊設置電路1730及電路1740。
另外，在沒有設置電路1730及電路1740的側部設置有電路1750。電路1750例如可以被用作垂直輸出線驅動電路。此時，電路1750與圖1B中的電晶體54電連接。
重設端子驅動電路及轉移端子驅動電路為Low或High的二值輸出的驅動電路，由此如圖4A所示可以組合移位暫存器1800與緩衝電路1900而驅動。
如圖4B所示，可以使用移位暫存器1810、緩衝電路1910與類比開關2100構成垂直輸出線驅動電路。由類比開關2100選擇各垂直輸出線2110，將選擇了的垂直輸出線2110的電位輸出輸出線2200。類比開關2100被移位暫存器1810及緩衝電路1910依次選擇。
本發明的一個方式採用所有電路1730、電路1740及電路1750或它們中的一部分包含電路92的結構。就是說，所有上述移位暫存器1800、緩衝電路1900、移位暫存器1810、緩衝電路1910和類比開關2100或者它們中的一部分具有CMOS電路，其中使用在矽基板中具有活性區域的p通道型電晶體及將氧化物半導體層作為活性層的n通道型電晶體。
本實施方式可以與其他實施方式所記載的結構適當地組合而實施。
實施方式2
在本實施方式中，對在實施方式1中說明的電路91進行說明。
圖5A示出圖1B所示的電路91與各種佈線的詳細的連接方式。圖5A所示的電路包括光電二極體60、電晶體52、電晶體54及電晶體55。
光電二極體60的陽極電連接到佈線316，光電二極體60的陰極電連接到電晶體52的源極和汲極中的一個，電晶體52的源極和汲極中的另一個電連接到電荷記憶部(FD)，電晶體52的閘極電連接到佈線312(TX)，電晶體54的源極和汲極中的一個電連接到佈線314(GND)，電晶體54的源極和汲極中的另一個電連接到電晶體56的源極和汲極中的一個，電晶體54的閘極電連接到電荷記憶部(FD)，電晶體55的源極和汲極中的一個電連接到電荷記憶部(FD)，電晶體55的源極和汲極中的另一個電連接到佈線 317，電晶體55的閘極電連接到佈線311(RS)，電晶體56的源極和汲極中的另一個電連接到佈線315(OUT)，電晶體56的閘極電連接到佈線313(SE)。
注意，也可以對佈線314供應GND、VSS、VDD等的電位。在此，電位或電壓是相對的。因此，GND不侷限於0V。
光電二極體60是受光元件，生成對應於入射到像素電路的光的電流。電晶體52控制電荷從光電二極體60到電荷記憶部(FD)的供應。電晶體54將對應於電荷記憶部(FD)的電位的信號輸出。電晶體55將電荷記憶部(FD)的電位重設。電晶體56在讀出時控制像素電路的選擇。
注意，電荷記憶部(FD)是保持電荷的節點，保持根據光電二極體60所受到的光量而變化的電荷。
電晶體54與電晶體56在佈線315與佈線314之間串聯連接即可。因此，既可以按佈線314、電晶體54、電晶體56、佈線315的順序配置，又可以按佈線314、電晶體56、電晶體54、佈線315的順序配置。
佈線311(RS)是控制電晶體55的信號線。佈線312(TX)是控制電晶體52的信號線。佈線313(SE)是控制電晶體56的信號線。佈線314(GND)是供應參考電位(例如，GND)的信號線。佈線315(OUT)是讀出從電晶體54輸出的信號的信號線。佈線316是經由光電二極體60從電荷記憶部(FD)輸出電荷的信號線，在圖5A的電路中為低電位元線。佈線317是將電荷記憶部(FD)的電位重設的信號線，在圖5A的電路中為高電位元線。
電路91也可以採用圖5B所示的結構。圖5B所示的電路的構成要素與圖5A所示的電路相同，但是兩者之間有下列不同點：在圖5B所示的電路中光電二極體60的陽極電連接到電晶體52的源極和汲極中的一個，光電二極體60的陰極電連接到佈線316。
接著，對圖5A和圖5B所示的各元件的結構進行說明。
光電二極體60可以使用在矽基板中形成有pn接面或pin接面的元件。
電晶體52、電晶體54、電晶體55及電晶體56雖然可以為使用非晶矽、微晶矽、多晶矽、單晶矽等矽半導體形成的電晶體，但是較佳為使用氧化物半導體形成的電晶體。由氧化物半導體形成通道形成區域的電晶體具有關態電流極低的特性。
尤其是，在電連接到電荷記憶部(FD)的電晶體52及電晶體55的洩漏電流大的情況下，不能在足夠的時間內保持儲存在電荷記憶部(FD)中的電荷。因此，藉由將使用氧化物半導體的電晶體至少用於該兩個電晶體，可以防止電荷不必要地從電荷記憶部(FD)流出。
此外，在電晶體54及電晶體56的洩漏電流大的情況下，電荷也不必要地輸出到佈線314或佈線315，因此，作為這些電晶體，較佳為使用由氧化物半導體形成通道形成區域的電晶體。
參照圖6A所示的時序圖對圖5A的電路的工作的一個例子進行說明。
為了簡化起見，在圖6A中，對各佈線供應二值信號。注意，因為該信號是類比信號，因此實際上該信號的電位有可能根據情況具有各種各樣的值，而不侷限於兩個值。另外，圖式所示的信號701相當於佈線311(RS)的電位，信號702相當於佈線312(TX)的電位，信號703相當於佈線313(SE)的電位，信號704相當於電荷記憶部(FD)的電位，信號705相當於佈線315(OUT)的電位。注意，佈線316的電位一直是“Low”，佈線317的電位一直是“High”。
在時刻A，將佈線311的電位(信號701)設定為“High”，將佈線312的電位(信號702)設定為“High”，由此將電荷記憶部(FD)的電位(信號704)初始化為佈線317的電位(“High”)，開始重設工作。注意，將佈線315的電位(信號705)預充電至“High”。
在時刻B，將佈線311的電位(信號701)設定為“Low”，由此結束重設工作，開始積蓄工作。在此，反向偏壓施加到光電二極體60，因此產生反向電流，電荷記憶部(FD)的電位(信號704)開始下降。反向電流在光照射到光電二極體60時增大，因此電荷記憶部(FD)的電位(信號704)的下降速度根據被照射的光量而變化。換而言之，電晶體54的源極與汲極之間的通道電阻根據照射到光電二極體60的光量而變化。
在時刻C，將佈線312的電位(信號702)設定為“Low”，由此結束積蓄工作，電荷記憶部(FD)的電位(信號704)被固定。此時的該電位取決於在積蓄工作中由光電二極體60所生成的電荷的量。換而言之，該電位根據照射到光電二極體60的光量而不同。另外，電晶體52及電晶體55為由氧化物半導體層形成通道形成區域的關態電流極低的電晶體，因此直到後面的選擇工作(讀出工作)為止能夠將電荷記憶部(FD)的電位保持為恆定。
注意，在將佈線312的電位(信號702)設定為“Low”時，有時由於佈線312與電荷記憶部(FD)之間的寄生電容，電荷記憶部(FD)的電位發生變化。在該電位的變化量較大的情況下，不能準確地取得在積蓄工作中由光電二極體60生成的電荷的量。為了降低該電位的變化量而有效的是降低電晶體52的閘極與源極(或閘極與汲極)之間的電容、增大電晶體54的閘極電容、在電荷記憶部(FD)中設置儲存電容器等。注意，在本實施方式中，藉由實施上述對策，可以不考慮該電位的變化。
在時刻D，將佈線313的電位(信號703)設定為“High”，由此使電晶體56處於導通狀態而開始選擇工作，佈線314與佈線315藉由電晶體54及電晶體56導通。於是，佈線315的電位(信號705)開始下降。佈線315的預充電在開始時刻D之前結束即可。在此，佈線315的電位(信號705)的下降速度依賴於電晶體54的源極與汲極之間的電流。換而言之，佈線315的電位(信號705)根據在積蓄工作中照射到光電二極體60的光量而變化。
在時刻E，將佈線313的電位(信號703)設定為“Low”，由此使電晶體56處於關閉狀態而結束選擇工作，佈線315的電位(信號705)被固 定。被固定的電位根據照射到光電二極體60的光量而不同。因此，藉由取得佈線315的電位，可以得知在積蓄工作中照射到光電二極體60的光量。
更明確地說，在照射到光電二極體60的光量較大時，電荷記憶部(FD)的電位(即電晶體54的閘極電壓)較低。因此，流過電晶體54的源極與汲極之間的電流減少，佈線315的電位(信號705)緩慢下降。因此，從佈線315讀出的電位比較高。
反之，在照射到光電二極體60的光量較小時，電荷記憶部(FD)的電位(即電晶體54的閘極電壓)較高。因此，流過電晶體54的源極與汲極之間的電流增加，佈線315的電位(信號705)迅速下降。因此，從佈線315讀出的電位比較低。
接著，參照圖6B所示的時序圖對圖5B的電路的工作的例子進行說明。注意，佈線316的電位一直是“High”，佈線317的電位一直是“Low”。
在時刻A，將佈線311的電位(信號701)設定為“High”，將佈線312的電位(信號702)設定為“High”，由此將電荷記憶部(FD)的電位(信號704)初始化為佈線317的電位(“Low”)，開始重設工作。注意，將佈線315的電位(信號705)預充電至“High”。
在時刻B，將佈線311的電位(信號701)設定為“Low”，由此結束重設工作，開始積蓄工作。在此，反向偏壓施加到光電二極體60，因此產生反向電流，電荷記憶部(FD)的電位(信號704)開始上升。
關於時刻C之後的工作可以參照圖6A的時序圖的說明，藉由在時刻E取得佈線315的電位，可以得知在積蓄工作中照射到光電二極體60的光量。
電路91也可以採用圖7A及圖7B所示的結構。
圖7A所示的電路是從圖5A所示的電路的結構中省略掉電晶體55、佈 線316及佈線317的結構，佈線311(RS)電連接到光電二極體60的陽極。其他的結構與圖5A所示的電路相同。
圖7B所示的電路的構成要素與圖7A所示的電路相同，但是兩者之間有下列不同點：在圖7B所示的電路中光電二極體60的陽極電連接到電晶體52的源極和汲極中的一個，光電二極體60的陰極電連接到佈線311(RS)。
圖7A的電路可以與圖5A的電路同樣地按圖6A所示的時序圖進行工作。
在時刻A，將佈線311的電位(信號701)設定為“High”，將佈線312的電位(信號702)設定為“High”，由此正向偏壓施加到光電二極體60，電荷記憶部(FD)的電位(信號704)成為“High”。換而言之，將電荷記憶部(FD)的電位初始化為佈線311(RS)的電位(“High”)，處於重設狀態。藉由上述工作開始重設工作。注意，將佈線315的電位(信號705)預充電至“High”。
在時刻B，將佈線311的電位(信號701)設定為“Low”，由此結束重設工作，開始積蓄工作。在此，反向偏壓施加到光電二極體60，因此產生反向電流，電荷記憶部(FD)的電位(信號704)開始下降。
關於時刻C之後的工作可以參照圖5A的電路工作的說明，藉由在時刻E取得佈線315的電位，可以得知在積蓄工作中照射到光電二極體60的光量。
圖7B的電路可以按圖6C所示的時序圖進行工作。
在時刻A，將佈線311的電位(信號701)設定為“Low”，將佈線312的電位(信號702)設定為“High”，由此正向偏壓施加到光電二極體60，電荷記憶部(FD)的電位(信號704)成為“Low”(處於重設狀態)。藉由上述工作開始重設工作。注意，將佈線315的電位(信號705)預充電至 “High”。
在時刻B，將佈線311的電位(信號701)設定為“High”，由此結束重設工作，開始積蓄工作。在此，反向偏壓施加到光電二極體60，因此產生反向電流，電荷記憶部(FD)的電位(信號704)開始上升。
關於時刻C之後的工作可以參照圖5A的電路工作的說明，藉由在時刻E，取得佈線315的電位，可以得知在積蓄工作中照射到光電二極體60的光量。
注意，在圖5A、圖5B、圖7A及圖7B中，示出設置有電晶體52的結構，但是本發明的一個方式不侷限於此。如圖8A和圖8B所示，也可以不設置電晶體52。
另外，如圖9A或圖9B所示，用於電路91的電晶體52、電晶體54及電晶體56也可以具有背閘極。圖9A示出對背閘極施加恆電位的結構，由此可以控制臨界電壓。圖9B示出對背閘極施加與前閘極相同的電位的結構，由此可以增加通態電流(on-state current)。注意，在圖9A中，背閘極電連接到佈線314(GND)，但是也可以電連接到被供應恆電位的其他的佈線。注意，圖9A和圖9B示出在圖7A所示的電路的電晶體中設置背閘極的例子，但是也可以在圖5A、圖5B、圖7B、圖8A和圖8B所示的電路的電晶體中設置背閘極。另外，在一個電路中，根據需要也可以適當地組合使用對背閘極施加與前閘極相同電位的電晶體、對背閘極施加恆電位的電晶體和不具有背閘極的電晶體。
另外，在上述電路例子中，可以將如圖10A、圖10B或圖10C所示的積分電路連接到佈線315(OUT)。藉由使用該電路，可以提高讀出信號的S/N比，而能夠檢測出更微弱的光。也就是說，可以提高攝像裝置的靈敏度。
圖10A是使用運算放大電路(OP放大器)的積分電路。運算放大電路的反相輸入端子藉由電阻元件R連接到佈線315(OUT)。運算放大電路的非反相輸入端子連接到接地電位。運算放大電路的輸出端子藉由電容元件C 連接到運算放大電路的反相輸入端子。
圖10B是使用與圖10A不同結構的運算放大電路的積分電路。運算放大電路的反相輸入端子藉由電阻元件R和電容元件C1連接到佈線315(OUT)。運算放大電路的非反相輸入端子連接到接地電位。運算放大電路的輸出端子藉由電容元件C2連接到運算放大電路的反相輸入端子。
圖10C是使用與圖10A及圖10B不同結構的運算放大電路的積分電路。運算放大電路的非反相輸入端子藉由電阻元件R連接到佈線315(OUT)。運算放大電路的輸出端子連接到運算放大電路的反相輸入端子。另外，電阻元件R和電容元件C構成CR積分電路。此外，運算放大電路構成單位增益緩衝器(unity gain buffer)。
本實施方式可以與其他實施方式所示的結構適當地組合而使用。
實施方式3
在本實施方式中，在像素之間(電路91之間)共同使用將電荷記憶部(FD)的電位初始化的電晶體、將對應於電荷記憶部(FD)的電位的信號輸出的電晶體及各佈線(信號線)時的電路結構。
在圖11所示的像素電路中，與圖5A所示的電路同樣地，各像素包括電晶體52(轉移電晶體)、電晶體54(放大電晶體)、電晶體55(重設電晶體)、電晶體56(選擇電晶體)及光電二極體60。佈線311(重設開關線)、佈線312(轉移開關線)、佈線313(選擇開關線)、佈線314(高電位元線)、佈線315(輸出線)電連接到該像素電路。以上述結構為基本結構。
在圖5A所示的電路中，示出佈線314為GND線且佈線317為高電位元線的例子，而在圖11所示的像素電路中，佈線314為高電位元線(例如，VDD線)，佈線314連接到電晶體56的源極和汲極中的另一個，由此省略掉佈線317。將佈線315(OUT)重設至低電位。
第一線(1st Line)的像素電路與第二線(2nd Line)的像素電路可以共同使用佈線314、佈線315、佈線316，此外，在有的工作方法中，還可以共同使用佈線311。
圖12示出在圖式的縱向方向上相鄰的四個像素共同使用電晶體54、電晶體55、電晶體56及佈線311的縱向4像素共用結構。藉由減少電晶體數及佈線數，可以縮小像素面積而使電路微型化或者可以提高良率。在縱向方向上相鄰的四個像素中，電晶體52的源極和汲極中的另一個、電晶體55的源極和汲極中的一個及電晶體54的閘極電連接到電荷記憶部(FD)。藉由依次使各像素的電晶體52進行工作而反復進行積蓄工作及讀出工作，可以從所有的像素取得資料。
圖13示出在圖式的橫向及縱向方向上相鄰的四個像素共同使用電晶體54、電晶體55、電晶體56及佈線311的縱向橫向4像素共用結構。與縱向4像素共用結構同樣地，藉由減少電晶體數及佈線數，可以縮小像素面積而實現微型化或者可以提高良率。在橫向及縱向方向上相鄰的四個像素中，電晶體52的源極和汲極中的另一個、電晶體55的源極和汲極中的一個及電晶體54的閘極電連接到電荷記憶部(FD)。藉由依次使各像素的電晶體52進行工作而反復進行積蓄工作及讀出工作，可以從所有的像素取得資料。
圖14示出在圖式的橫向及縱向方向上相鄰的四個像素共同使用電晶體54、電晶體55、電晶體56、佈線311及佈線312的轉移開關線共用結構。其中，除了電晶體54、電晶體55、電晶體56及佈線311之外，還共同使用轉移開關線(佈線312)。在橫向及縱向方向上相鄰的四個像素(第一行為在橫向方向上相鄰的兩個像素)中，電晶體52的源極和汲極中的另一個、電晶體55的源極和汲極中的一個及電晶體54的閘極電連接到電荷記憶部(FD)。該電路結構的特徵在於由於在縱向方向上相鄰的兩個轉移電晶體(電晶體52)共同使用轉移開關線(佈線312)，因此除了在橫向方向之外還在縱向方向上也存在同時工作的電晶體。
注意，也可以採用與上述共同使用電晶體及信號線的方式不同的具有多個光電二極體的像素電路。
例如，如圖15的電路所示，佈線316與電晶體52的源極和汲極中的一個之間設置光電二極體60a、60b、60c及電晶體58a、58b、58c等。電晶體58a、58b、58c具有選擇連接到它們的各光電二極體的作為開關的功能。注意，對光電二極體及被用作開關的電晶體的個數沒有特別的限制。
例如，也可以設置照度靈敏度彼此不同的光電二極體60a、60b、60c，根據攝像環境從低照度至高照度的光電二極體中選擇適當的光電二極體。例如，作為高照度光電二極體，也可以使用與中性濾光片組合而使照度與輸出具有線性關係的光電二極體。注意，也可以同時使多個光電二極體進行工作。
另外，也可以設置波長靈敏度彼此不同的光電二極體60a、60b、60c，根據攝像環境從對應於紫外線至遠紅外線的各波長的光電二極體中選擇適當的光電二極體。例如，藉由組合使用透射需要檢測的波長區域的濾光片與光電二極體，可以切換利用紫外光的攝像、利用可見光的攝像、利用紅外光的攝像等。
本實施方式可以與其他實施方式所示的結構適當地組合而實施。
實施方式4
在本實施方式中說明像素電路的驅動方法的一個例子。
如在實施方式2中所說明的那樣，像素電路的工作就是反復進行重設工作、積蓄工作以及選擇工作。作為控制整個像素矩陣的攝像方法，已知全域快門方式及捲簾快門方式。
圖16A是利用全域快門方式時的時序圖。以以矩陣狀具有多個像素電路且在該影像電路中具有圖5A的電路的攝像裝置為例子，圖16A示出從第 一行至第n行(n為3以上的自然數)的該影像電路的工作。另外，下面的工作說明可以適用於圖5B、圖7A和7B以及圖8A和8B所示的電路。
在圖16A中，信號501、信號502以及信號503為輸入到連接於第一行、第二行以及第n行的各像素電路的佈線311(RS)的信號。此外，信號504、信號505以及信號506為輸入連接於第一行、第二行以及第n行的各像素電路的佈線312(TX)的信號。此外，信號507、信號508以及信號509為輸入連接於第一行、第二行以及第n行的各像素電路的佈線313(SE)的信號。
另外，期間510是一次拍攝所要的期間。期間511是各行的像素電路一齊進行重設工作的期間，期間520是各行的像素電路一齊進行積蓄工作的期間。此外，各行的像素電路依次進行選擇工作。作為一個例子，期間531是第一行的像素電路進行選擇工作的期間。如此，在全域快門方式中，在全像素電路大致同時進行了重設工作之後，全像素電路大致同時進行積蓄工作，並按行依次進行讀出工作。
也就是說，在全域快門方式中，由於在所有像素電路中大致同時進行積蓄工作，因此確保各行的像素電路之間的攝像的同時性。因此，即使拍攝目標為運動物體也可以獲得畸變小的影像。
另一方面，圖16B是使用捲簾快門方式的情況的時序圖。關於信號501至509，可以參照圖16A的說明。期間610是一次拍攝所要的期間。期間611、期間612以及期間613分別是第一行、第二行以及第n行的重設期間，而期間621、期間622以及期間623分別是第一行、第二行以及第n行的積蓄工作期間。此外，期間631是第一行的像素電路進行選擇工作的期間。如上所述，在捲簾快門方式中，由於積蓄工作不是在所有像素電路中同時進行，而是按行依次進行，因此不能確保各行的像素電路之間的攝像的同時性。因此，在第一行與最終行的攝像的時序不同，由此在拍攝目標為運動物體時影像的畸變變大。
為了實現全域快門方式，在積蓄工作結束之後也需要在直到讀出為止的時間內長時間保持各像素電路中的電荷記憶部(FD)的電位。如上所述， 藉由將關態電流極低且由氧化物半導體形成通道形成區域的電晶體用於電晶體52等，可以長時間保持電荷記憶部(FD)的電位。另一方面，在將由矽等形成通道形成區域的電晶體用於電晶體301等時，因為關態電流高所以無法長時間保持電荷記憶部(FD)的電位，因此無法使用全域快門方式。
如上所述，藉由將由氧化物半導體形成通道形成區域的電晶體用於像素電路，可以容易實現全域快門方式。
本實施方式可以與其他實施方式所記載的結構適當地組合而實施。
實施方式5
在本實施方式中，參照圖式對能夠用於本發明的一個方式的具有氧化物半導體的電晶體進行說明。
圖17A及圖17B是本發明的一個方式的電晶體101的俯視圖及剖面圖。圖17A是俯視圖，圖17A所示的點劃線B1-B2方向上的剖面相當於圖17B。另外，圖17A所示的點劃線B3-B4方向上的剖面相當於圖23A。在上述圖式中，為了明確起見，放大、縮小或省略部分構成要素。另外，有時將點劃線B1-B2方向稱為通道長度方向，將點劃線B3-B4方向稱為通道寬度方向。
電晶體101包括與基板115接觸的絕緣層120、與絕緣層120接觸的氧化物半導體層130、與氧化物半導體層130電連接的導電層140及導電層150、與氧化物半導體層130、導電層140及導電層150接觸的絕緣層160、與絕緣層160接觸的導電層170、與導電層140、導電層150、絕緣層160及導電層170接觸的絕緣層175以及與絕緣層175接觸的絕緣層180。此外，根據需要也可以包括與絕緣層180接觸的絕緣層190(平坦化膜)等。
這裡，導電層140、導電層150、絕緣層160及導電層170分別可以用作源極電極層、汲極電極層、閘極絕緣膜及閘極電極層。
此外，圖17B所示的區域231、區域232及區域233分別可以用作源極 區域、汲極區域及通道形成區域。區域231與導電層140接觸且區域232與導電層150接觸，例如藉由作為導電層140及導電層150使用容易與氧鍵合的導電材料可以降低區域231及區域232的電阻。
明確而言，由於氧化物半導體層130與導電層140及導電層150接觸，在氧化物半導體層130中產生氧缺陷，該氧缺陷與殘留在氧化物半導體層130中或從外部擴散的氫之間的相互作用使區域231及區域232成為低電阻的n型。
另外，電晶體的“源極”和“汲極”的功能在使用極性不同的電晶體的情況下或在電路工作中電流方向變化的情況等下，有時互相調換。因此，在本說明書中，“源極”和“汲極”可以互相調換。此外，“電極層”也可以稱為“佈線”。
此外，示出導電層170由導電層171及導電層172的兩層形成的例子，但也可以採用一層或三層以上的疊層。同樣也可以應用於本實施方式所說明的其他電晶體。
此外，示出導電層140及導電層150為單層的例子，但也可以採用兩層以上的疊層。同樣也可以應用於本實施方式所說明的其他電晶體。
此外，本發明的一個方式的電晶體也可以採用圖18A及圖18B所示的結構。圖18A是電晶體102的俯視圖，圖18A所示的點劃線C1-C2方向上的剖面相當於圖18B。另外，圖18A所示的點劃線C3-C4方向上的剖面相當於圖23B。在上述圖式中，為了明確起見，放大、縮小或省略部分構成要素。另外，有時將點劃線C1-C2方向稱為通道長度方向，將點劃線C3-C4方向稱為通道寬度方向。
電晶體102除了用作閘極絕緣膜的絕緣層160的端部不與用作閘極電極層的導電層170的端部對齊之處以外其他結構與電晶體101相同。在電晶體102中，由於導電層140及導電層150的較寬的部分由絕緣層160覆蓋，所以在導電層140、導電層150與導電層170之間的電阻高，因此電晶 體102具有閘極汲極電流少的特徵。
電晶體101及電晶體102是具有導電層170與導電層140及導電層150重疊的區域的頂閘極結構。為了減少寄生電容，較佳為將該區域的通道長度方向上的寬度設定為3nm以上且小於300nm。另一方面，由於不在氧化物半導體層130中形成偏置區域，所以容易形成通態電流高的電晶體。
此外，本發明的一個方式的電晶體也可以採用圖19A及圖19B所示的結構。圖19A是電晶體103的俯視圖，圖19A所示的點劃線D1-D2方向上的剖面相當於圖19B。另外，圖19A所示的點劃線D3-D4方向上的剖面相當於圖23A。在上述圖式中，為了明確起見，放大、縮小或省略部分構成要素。另外，有時將點劃線D1-D2方向稱為通道長度方向，將點劃線D3-D4方向稱為通道寬度方向。
電晶體103包括與基板115接觸的絕緣層120、與絕緣層120接觸的氧化物半導體層130、與氧化物半導體層130接觸的絕緣層160、與絕緣層160接觸的導電層170、覆蓋氧化物半導體層130、絕緣層160及導電層170的絕緣層175、與絕緣層175接觸的絕緣層180、藉由設置在絕緣層175及絕緣層180中的開口部與氧化物半導體層130電連接的導電層140及導電層150。此外，根據需要也可以包括與絕緣層180、導電層140及導電層150接觸的絕緣層190(平坦化膜)等。
這裡，導電層140、導電層150、絕緣層160及導電層170分別可以用作源極電極層、汲極電極層、閘極絕緣膜及閘極電極層。
此外，圖19B所示的區域231、區域232及區域233分別可以用作源極區域、汲極區域及通道形成區域。區域231及區域232與絕緣層175接觸，例如藉由作為絕緣層175使用含氫的絕緣材料可以降低區域231及區域232的電阻。
明確而言，經過直到形成絕緣層175為止的製程在區域231及區域232中產生的氧缺陷與從絕緣層175擴散到區域231及區域232的氫之間的相 互作用使區域231及區域232成為低電阻的n型。此外，作為含氫的絕緣材料，例如可以使用氮化矽膜、氮化鋁膜等。
此外，本發明的一個方式的電晶體也可以採用圖20A及圖20B所示的結構。圖20A是電晶體104的俯視圖，圖20A所示的點劃線E1-E2方向上的剖面相當於圖20B。另外，圖20A所示的點劃線E3-E4方向上的剖面相當於圖23A。在上述圖式中，為了明確起見，放大、縮小或省略部分構成要素。另外，有時將點劃線E1-E2方向稱為通道長度方向，將點劃線E3-E4方向稱為通道寬度方向。
電晶體104除了導電層140及導電層150覆蓋氧化物半導體層130的端部且與其接觸之處以外其他結構與電晶體103相同。
此外，圖20B所示的區域331及區域334可以用作源極區域，區域332及區域335可以用作汲極區域，區域333可以用作通道形成區域。可以以與電晶體101中的區域231及區域232相同的方式降低區域331及區域332的電阻。此外，可以以與電晶體103中的區域231及區域232相同的方式降低區域334及區域335的電阻。另外，當通道長度方向上的區域334及區域335的寬度為100nm以下，為50nm以下時，由於閘極電場有助於防止通態電流大幅度地下降，所以也可以不降低區域334及區域335的電阻。
電晶體103及電晶體104的結構是不具有導電層170與導電層140及導電層150重疊的區域的自對準結構。自對準結構的電晶體由於閘極電極層與源極電極層及汲極電極層之間的寄生電容極小，所以適用於高速工作。
此外，本發明的一個方式的電晶體也可以採用圖21A及圖21B所示的結構。圖21A是電晶體105的俯視圖，圖21A所示的點劃線F1-F2方向上的剖面相當於圖21B。另外，圖21A所示的點劃線F3-F4方向上的剖面相當於圖23A。在上述圖式中，為了明確起見，放大、縮小或省略部分構成要素。另外，有時將點劃線F1-F2方向稱為通道長度方向，將點劃線F3-F4方向稱為通道寬度方向。
電晶體105包括與基板115接觸的絕緣層120、與絕緣層120接觸的氧化物半導體層130、與氧化物半導體層130電連接的導電層141及導電層151、與氧化物半導體層130、導電層141及導電層151接觸的絕緣層160、與絕緣層160接觸的導電層170、與氧化物半導體層130、導電層141、導電層151、絕緣層160及導電層170接觸的絕緣層175、與絕緣層175接觸的絕緣層180、藉由設置在絕緣層175及絕緣層180中的開口部分別與導電層141及導電層151電連接的導電層142及導電層152。此外，根據需要也可以具有與絕緣層180、導電層142及導電層152接觸的絕緣層190(平坦化膜)等。
這裡，導電層141及導電層151與氧化物半導體層130的頂面接觸而不與側面接觸。
電晶體105除了包括導電層141及導電層151、以及藉由設置在絕緣層175及絕緣層180中的開口部分別與導電層141及導電層151電連接的導電層142及導電層152之處以外，其他結構與電晶體101相同。可以將導電層140(導電層141及導電層142)用作源極電極層，且可以將導電層150(導電層151及導電層152)用作汲極電極層。
此外，本發明的一個方式的電晶體也可以採用圖22A及圖22B所示的結構。圖22A是電晶體106的俯視圖，圖22A所示的點劃線G1-G2方向上的剖面相當於圖22B。另外，圖22A所示的點劃線G3-G4方向上的剖面相當於圖23A。在上述圖式中，為了明確起見，放大、縮小或省略部分構成要素。另外，有時將點劃線G1-G2方向稱為通道長度方向，將點劃線G3-G4方向稱為通道寬度方向。
電晶體106包括與基板115接觸的絕緣層120、與絕緣層120接觸的氧化物半導體層130、與氧化物半導體層130電連接的導電層141及導電層151、與氧化物半導體層130接觸的絕緣層160、與絕緣層160接觸的導電層170、與絕緣層120、氧化物半導體層130、導電層141、導電層151、絕緣層160及導電層170接觸的絕緣層175、與絕緣層175接觸的絕緣層180、 藉由設置在絕緣層175及絕緣層180中的開口部分別與導電層141及導電層151電連接的導電層142及導電層152。此外，根據需要也可以具有與絕緣層180、導電層142及導電層152接觸的絕緣層190(平坦化膜)等。
這裡，導電層141及導電層151與氧化物半導體層130的頂面接觸而不與側面接觸。
電晶體106除了包括導電層141及導電層151之處以外其他結構與電晶體103相同。可以將導電層140(導電層141及導電層142)用作源極電極層，且可以將導電層150(導電層151及導電層152)用作汲極電極層。
在電晶體105及電晶體106中，由於導電層140及導電層150不與絕緣層120接觸，所以絕緣層120中的氧不容易被導電層140及導電層150奪取，可以容易將氧從絕緣層120供應給氧化物半導體層130。
此外，也可以對電晶體103中的區域231及區域232、電晶體104及電晶體106中的區域334及區域335添加用來形成氧缺陷來提高導電率的雜質。作為在氧化物半導體層中形成氧缺陷的雜質，例如可以使用選自磷、砷、銻、硼、鋁、矽、氮、氦、氖、氬、氪、氙、銦、氟、氯、鈦、鋅及碳中的一種以上。作為該雜質的添加方法，可以使用電漿處理法、離子植入法、離子摻雜法、電漿浸沒離子佈植技術(Plasma-immersion ion implantation method)等。
藉由將上述元素作為雜質元素添加到氧化物半導體層，氧化物半導體層中的金屬元素與氧之間的鍵合被切斷，形成氧缺陷。藉由包含在氧化物半導體層中的氧缺陷與殘留在氧化物半導體層中或在後面添加的氫之間的相互作用，可以提高氧化物半導體層的導電率。
當對添加雜質元素形成有氧缺陷的氧化物半導體添加氫時，氫進入氧缺陷處而在導帶附近形成施體能階。其結果是，可以形成氧化物導電體。注意，這裡氧化物導電體是指導電體化的氧化物半導體。
氧化物導電體是簡併半導體，可以推測其導帶端與費米能階一致或大致一致。因此，氧化物導電體層與用作源極電極層及汲極電極層的導電層之間的接觸是歐姆接觸，可以降低氧化物導電體層與用作源極電極層及汲極電極層的導電層之間的接觸電阻。
另外，如圖24A至圖25C的通道長度方向的剖面圖以及圖26A及圖26B的通道寬度方向的剖面圖所示，本發明的一個方式的電晶體也可以包括氧化物半導體層130與基板115之間的導電層173。藉由將該導電層用作第二閘極電極層(背閘極)，進一步能夠增加通態電流或控制臨界電壓。此外，在圖24A至圖25C所示的剖面圖中，也可以使導電層173的寬度比氧化物半導體層130短。再者，也可以使導電層173的寬度比導電層170短。
當想要增加通態電流時，例如，將導電層170及導電層173設定為相同的電位來實現雙閘極電晶體即可。另外，當想要控制臨界電壓時，對導電層173供應與導電層170不同的恆電位即可。為了對導電層170及導電層173供應相同的電位，例如，如圖26B所示，藉由接觸孔使導電層170與導電層173電連接即可。
此外，在圖17A至圖22B的電晶體101至電晶體106中示出氧化物半導體層130為單層的例子，但是氧化物半導體層130也可以為疊層。電晶體101至電晶體106的氧化物半導體層130可以與圖27A至圖27C或圖28A至圖28C所示的氧化物半導體層130調換。
圖27A至圖27C是兩層結構的氧化物半導體層130的俯視圖及剖面圖。圖27A是俯視圖，圖27A所示的點劃線A1-A2方向上的剖面相當於圖27B。另外，圖27A所示的點劃線A3-A4方向上的剖面相當於圖27C。在上述圖式中，為了明確起見，放大、縮小或省略部分構成要素。
圖28A至圖28C是三層結構的氧化物半導體層130的俯視圖及剖面圖。圖28A是俯視圖，圖28A所示的點劃線A1-A2方向上的剖面相當於圖28B。另外，圖28A所示的點劃線A3-A4方向上的剖面相當於圖28C。在上述圖式中，為了明確起見，放大、縮小或省略部分構成要素。
作為氧化物半導體層130a、氧化物半導體層130b、氧化物半導體層130c可以使用其組成彼此不同的氧化物半導體層等。
此外，本發明的一個方式的電晶體也可以採用圖29A及圖29B所示的結構。圖29A是電晶體107的俯視圖，圖29A所示的點劃線H1-H2方向上的剖面相當於圖29B。另外，圖29A所示的點劃線H3-H4方向上的剖面相當於圖35A。在上述圖式中，為了明確起見，放大、縮小或省略部分構成要素。另外，有時將點劃線H1-H2方向稱為通道長度方向，將點劃線H3-H4方向稱為通道寬度方向。
電晶體107包括與基板115接觸的絕緣層120、與絕緣層120接觸的由氧化物半導體層130a及氧化物半導體層130b形成的疊層、與該疊層電連接的導電層140及導電層150、與該疊層、導電層140及導電層150接觸的氧化物半導體層130c、與氧化物半導體層130c接觸的絕緣層160、與絕緣層160接觸的導電層170、與導電層140、導電層150、氧化物半導體層130c、絕緣層160及導電層170接觸的絕緣層175、與絕緣層175接觸的絕緣層180。此外，根據需要也可以包括與絕緣層180接觸的絕緣層190(平坦化膜)等。
電晶體107除了在區域231及區域232中氧化物半導體層130為兩層(氧化物半導體層130a、氧化物半導體層130b)、在區域233中氧化物半導體層130為三層(氧化物半導體層130a、氧化物半導體層130b、氧化物半導體層130c)、以及在導電層140及導電層150與絕緣層160之間夾有氧化物半導體層的一部分(氧化物半導體層130c)之處以外其他結構與電晶體101相同。
此外，本發明的一個方式的電晶體也可以採用圖30A及圖30B所示的結構。圖30A是電晶體108的俯視圖，圖30A所示的點劃線I1-I2方向上的剖面相當於圖30B。另外，圖30A所示的點劃線I3-I4方向上的剖面相當於圖35B。在上述圖式中，為了明確起見，放大、縮小或省略部分構成要素。另外，有時將點劃線I1-I2方向稱為通道長度方向，將點劃線I3-I4方向 稱為通道寬度方向。
電晶體108與電晶體107之間的不同點為絕緣層160及氧化物半導體層130c的端部不與導電層170的端部對齊。
此外，本發明的一個方式的電晶體也可以採用圖31A及圖31B所示的結構。圖31A是電晶體109的俯視圖，圖31A所示的點劃線J1-J2方向上的剖面相當於圖31B。另外，圖31A所示的點劃線J3-J4方向上的剖面相當於圖35A。在上述圖式中，為了明確起見，放大、縮小或省略部分構成要素。另外，有時將點劃線J1-J2方向稱為通道長度方向，將點劃線J3-J4方向稱為通道寬度方向。
電晶體109包括與基板115接觸的絕緣層120、與絕緣層120接觸的由氧化物半導體層130a及氧化物半導體層130b形成的疊層、與該疊層接觸的氧化物半導體層130c、與氧化物半導體層130c接觸的絕緣層160、與絕緣層160接觸的導電層170、覆蓋該疊層、氧化物半導體層130c、絕緣層160及導電層170的絕緣層175、與絕緣層175接觸的絕緣層180、藉由設置在絕緣層175及絕緣層180中的開口部與該疊層電連接的導電層140及導電層150。此外，根據需要也可以包括與絕緣層180、導電層140及導電層150接觸的絕緣層190(平坦化膜)等。
電晶體109除了在區域231及區域232中氧化物半導體層130為兩層(氧化物半導體層130a、氧化物半導體層130b)、在區域233中氧化物半導體層130為三層(氧化物半導體層130a、氧化物半導體層130b、氧化物半導體層130c)之處以外其他結構與電晶體103相同。
此外，本發明的一個方式的電晶體也可以採用圖32A及圖32B所示的結構。圖32A是電晶體110的俯視圖，圖32A所示的點劃線K1-K2方向上的剖面相當於圖32B。另外，圖32A所示的點劃線K3-K4方向上的剖面相當於圖35A。在上述圖式中，為了明確起見，放大、縮小或省略部分構成要素。另外，有時將點劃線K1-K2方向稱為通道長度方向，將點劃線K3-K4方向稱為通道寬度方向。
電晶體110除了在區域231及區域232中氧化物半導體層130為兩層(氧化物半導體層130a、氧化物半導體層130b)、在區域233中氧化物半導體層130為三層(氧化物半導體層130a、氧化物半導體層130b、氧化物半導體層130c)之處以外其他結構與電晶體104相同。
此外，本發明的一個方式的電晶體也可以採用圖33A及圖33B所示的結構。圖33A是電晶體111的俯視圖，圖33A所示的點劃線L1-L2方向上的剖面相當於圖33B。另外，圖33A所示的點劃線L3-L4方向上的剖面相當於圖35A。在上述圖式中，為了明確起見，放大、縮小或省略部分構成要素。另外，有時將點劃線L1-L2方向稱為通道長度方向，將點劃線L3-L4方向稱為通道寬度方向。
電晶體111包括與基板115接觸的絕緣層120、與絕緣層120接觸的由氧化物半導體層130a及氧化物半導體層130b形成的疊層、與該疊層電連接的導電層141及導電層151、與該疊層、導電層141及導電層151接觸的氧化物半導體層130c、與氧化物半導體層130c接觸的絕緣層160、與絕緣層160接觸的導電層170、與該疊層、導電層141、導電層151、氧化物半導體層130c、絕緣層160及導電層170接觸的絕緣層175、與絕緣層175接觸的絕緣層180、藉由設置在絕緣層175及絕緣層180中的開口部分別與導電層141及導電層151電連接的導電層142及導電層152。此外，根據需要也可以具有與絕緣層180、導電層142及導電層152接觸的絕緣層190(平坦化膜)等。
電晶體111除了在區域231及區域232中氧化物半導體層130為兩層(氧化物半導體層130a、氧化物半導體層130b)、在區域233中氧化物半導體層130為三層(氧化物半導體層130a、氧化物半導體層130b、氧化物半導體層130c)、以及在導電層141及導電層151與絕緣層160之間夾有氧化物半導體層的一部分(氧化物半導體層130c)之處以外其他結構與電晶體105相同。
此外，本發明的一個方式的電晶體也可以採用圖34A及圖34B所示的 結構。圖34A是電晶體112的俯視圖，圖34A所示的點劃線M1-M2方向上的剖面相當於圖34B。另外，圖34A所示的點劃線M3-M4方向上的剖面相當於圖35A。在上述圖式中，為了明確起見，放大、縮小或省略部分構成要素。另外，有時將點劃線M1-M2方向稱為通道長度方向，將點劃線M3-M4方向稱為通道寬度方向。
電晶體112除了在區域331、區域332、區域334及區域335中氧化物半導體層130為兩層(氧化物半導體層130a、氧化物半導體層130b)、在區域333中氧化物半導體層130為三層(氧化物半導體層130a、氧化物半導體層130b、氧化物半導體層130c)之處以外其他結構與電晶體106相同。
另外，如圖36A至圖37C的通道長度方向的剖面圖以及圖38A及圖38B的通道寬度方向的剖面圖所示，本發明的一個方式的電晶體也可以包括氧化物半導體層130與基板115之間的導電層173。藉由將該導電層用作第二閘極電極層(背閘極)，進一步能夠增加通態電流或控制臨界電壓。此外，在圖36A至圖37C所示的剖面圖中，也可以使導電層173的寬度比氧化物半導體層130短。再者，也可以使導電層173的寬度比導電層170短。
如圖39A及圖39B的俯視圖(僅示出氧化物半導體層130、導電層140及導電層150)所示，本發明的一個方式的電晶體中的導電層140(源極電極層)及導電層150(汲極電極層)的寬度(WSD)也可以比氧化物半導體層130的寬度(WOS)長或短。當滿足WOS WSD(WSD為WOS以下)的關係時，閘極電場容易施加到氧化物半導體層130整體，可以提高電晶體的電特性。
在本發明的一個方式的電晶體(電晶體101至電晶體112)中的任何結構中，作為閘極電極層的導電層170隔著作為閘極絕緣膜的絕緣層160在通道寬度方向上電性上包圍氧化物半導體層130，由此可以提高通態電流。將這種電晶體結構稱為surrounded channel(s-channel)結構。
在具有氧化物半導體層130b及氧化物半導體層130c的電晶體以及具有氧化物半導體層130a、氧化物半導體層130b及氧化物半導體層130c的電晶體中，藉由適當地選擇構成氧化物半導體層130的兩層或三層的材料， 可以將電流流過在氧化物半導體層130b中。由於電流流過氧化物半導體層130b，因此不容易受到介面散射的影響，所以可以獲得很大的通態電流。另外，藉由增加氧化物半導體層130b的厚度，可以增加通態電流。例如，也可以將氧化物半導體層130b的厚度設定為100nm至200nm。
藉由使用上述結構的電晶體，可以使半導體裝置具有良好的電特性。
注意，在本說明書中，例如，通道長度是指在電晶體的俯視圖中，半導體(或在電晶體處於開啟狀態時，在半導體中電流流過的部分)和閘極電極重疊的區域或者形成通道的區域中的源極(源極區域或源極電極)和汲極(汲極區域或汲極電極)之間的距離。另外，在一個電晶體中，通道長度不一定在所有的區域中成為相同的值。也就是說，一個電晶體的通道長度有時不限於一個值。因此，在本說明書中，通道長度是形成通道的區域中的任一個值、最大值、最小值或平均值。
例如，通道寬度是指半導體(或在電晶體處於開啟狀態時，在半導體中電流流過的部分)和閘極電極重疊的區域或者形成通道的區域中的源極和汲極相對的部分的長度。另外，在一個電晶體中，通道寬度不一定在所有的區域中成為相同的值。也就是說，一個電晶體的通道寬度有時不限於一個值。因此，在本說明書中，通道寬度是形成通道的區域中的任一個值、最大值、最小值或平均值。
另外，在有的電晶體結構中，有時實際上形成通道的區域中的通道寬度(下面稱為實效通道寬度)和電晶體的俯視圖所示的通道寬度(下面稱為外觀上的通道寬度)不同。例如，在具有立體結構的電晶體中，有時因為實效通道寬度大於電晶體的俯視圖所示的外觀上的通道寬度，所以不能忽略其影響。例如，在具有立體結構的微型電晶體中，有時形成在半導體的側面上的通道區域的比例大於形成在半導體的頂面上的通道區域的比例。在此情況下，實際上形成通道的實效通道寬度大於俯視圖所示的外觀上的通道寬度。
在具有立體結構的電晶體中，有時難以藉由實測估計實效通道寬度。 例如，為了根據設計值估計實效通道寬度，需要預先知道半導體的形狀作為假定。因此，當半導體的形狀不清楚時，難以準確地測量實效通道寬度。
於是，在本說明書中，有時在電晶體的俯視圖中將作為半導體和閘極電極重疊的區域中的源極和汲極相對的部分的長度的外觀上的通道寬度稱為“圍繞通道寬度(SCW：Surrounded Channel Width)”。此外，在本說明書中，在簡單地表示“通道寬度”時，有時是指圍繞通道寬度或外觀上的通道寬度。或者，在本說明書中，在簡單地表示“通道寬度”時，有時表示實效通道寬度。注意，藉由對剖面TEM影像等進行分析等，可以決定通道長度、通道寬度、實效通道寬度、外觀上的通道寬度、圍繞通道寬度等的值。
另外，在藉由計算求得電晶體的場效移動率或每個通道寬度的電流值等時，有時使用圍繞通道寬度進行計算。在此情況下，該值有時不同於使用實效通道寬度進行計算時的值。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式6
在本實施方式中對實施方式5所示的電晶體的構成要素進行詳細的說明。
基板115包括形成有電晶體或光電二極體的矽基板以及形成在其上的絕緣層、佈線和接觸插頭，相當於圖1A中的第一層1100以及第二層1200。此外，由於使用矽基板只形成p通道型電晶體，所以較佳為使用具有n-型導電型矽基板。或者，也可以使用具有n-型或i型矽層的SOI基板。此外，較佳為在該矽基板中的形成電晶體的表面的晶面配向為(110)面。藉由在(110)面形成p通道型電晶體，可以提高移動率。
絕緣層120除了防止雜質從基板115擴散的功能以外，還可以具有對氧化物半導體層130供應氧的功能。因此，絕緣層120較佳為含氧的絕緣 膜，更佳為包含比化學計量組成多的氧的絕緣膜。例如，絕緣層120為藉由在膜表面溫度為100℃以上且700℃以下，較佳為100℃以上且500℃以下的加熱處理中利用TDS(Thermal Desorption Spectroscopy：熱脫附譜)法而得到的換算為氧原子的氧釋放量為1.0×1019atoms/cm3以上的膜。此外，當基板115是形成有其他裝置的基板時，絕緣層120還用作層間絕緣膜。在此情況下，較佳為利用CMP(Chemical Mechanical Polishing：化學機械拋光)法等進行平坦化處理，以使其表面平坦。
例如，作為絕緣層120可以使用氧化鋁、氧化鎂、氧化矽、氧氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿和氧化鉭等氧化物絕緣膜、氮化矽、氮氧化矽、氮化鋁和氮氧化鋁等氮化物絕緣膜或者這些的混合材料。此外，也可以使用上述材料的疊層。
注意，在本實施方式中，以電晶體所具有的氧化物半導體層130具有從絕緣層120一側依次層疊氧化物半導體層130a、氧化物半導體層130b及氧化物半導體層130c的三層結構的情況為主而進行詳細的說明。
此外，當氧化物半導體層130為單層時，使用相當於上述氧化物半導體層130b的層即可。
此外，當氧化物半導體層130為兩層時，使用從絕緣層120一側依次層疊相當於氧化物半導體層130b的層及相當於氧化物半導體層130c的層的疊層即可。當採用該結構時，也可以調換氧化物半導體層130b與氧化物半導體層130c。
當氧化物半導體層130為四層以上時，例如可以採用在本實施方式所說明的三層結構的氧化物半導體層130上層疊其他氧化物半導體層的結構或者該三層結構的各層間介面中的任一個中插入其他氧化物半導體層的結構。
例如，氧化物半導體層130b使用其電子親和力(真空能階與導帶底之間的能量差)大於氧化物半導體層130a及氧化物半導體層130c的氧化物 半導體。電子親和力是從真空能階與價帶頂之間的能量差(游離電位)減去導帶底與價帶頂之間的能量差(能隙)的值。
氧化物半導體層130a及氧化物半導體層130c較佳為包含一種以上的構成氧化物半導體層130b的金屬元素。例如，氧化物半導體層130a及氧化物半導體層130c較佳為使用其導帶底的能量比氧化物半導體層130b的導帶底的能量更接近真空能階0.05eV、0.07eV、0.1eV或0.15eV以上且2eV、1eV、0.5eV或0.4eV以下的氧化物半導體形成。
在上述結構中，當對導電層170施加電場時，通道形成在氧化物半導體層130中的導帶底的能量最低的氧化物半導體層130b中。
另外，氧化物半導體層130a包含一種以上的構成氧化物半導體層130b的金屬元素，因此，與氧化物半導體層130b與絕緣層120接觸時的兩者的介面相比，在氧化物半導體層130b與氧化物半導體層130a的介面不容易形成介面能階。上述介面能階有時形成通道，因此有時導致電晶體的臨界電壓的變動。所以，藉由設置氧化物半導體層130a，能夠抑制電晶體的臨界電壓等電特性的偏差。此外，可以提高該電晶體的可靠性。
另外，氧化物半導體層130c包含一種以上的構成氧化物半導體層130b的金屬元素，因此，與氧化物半導體層130b與閘極絕緣膜(絕緣層160)接觸時的兩者的介面相比，在氧化物半導體層130b與氧化物半導體層130c的介面不容易發生載子散射。所以，藉由設置氧化物半導體層130c，能夠提高電晶體的場效移動率。
例如，氧化物半導體層130a及氧化物半導體層130c可以使用如下材料：包含Al、Ti、Ga、Ge、Y、Zr、Sn、La、Ce或Hf且該元素的原子數比高於氧化物半導體層130b的材料。明確而言，上述元素的原子數比為氧化物半導體層130b的1.5倍以上，較佳為2倍以上，更佳為3倍以上。上述元素與氧堅固地鍵合，所以具有抑制在氧化物半導體層中產生氧缺陷的功能。由此可說，與氧化物半導體層130b相比，在氧化物半導體層130a及氧化物半導體層130c中不容易產生氧缺陷。
另外，能夠用於氧化物半導體層130a、氧化物半導體層130b及氧化物半導體層130c的氧化物半導體較佳為至少包含銦(In)或鋅(Zn)。或者，較佳為包含In和Zn的兩者。另外，為了減少使用該氧化物半導體的電晶體的電特性偏差，除了上述元素以外，較佳為還包含穩定劑(stabilizer)。
作為穩定劑，可以舉出鎵(Ga)、錫(Sn)、鉿(Hf)、鋁(Al)或鋯(Zr)等。另外，作為其他穩定劑，可以舉出鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鎦(Lu)等。
例如，作為氧化物半導體，可以使用氧化銦、氧化錫、氧化鎵、氧化鋅、In-Zn氧化物、Sn-Zn氧化物、Al-Zn氧化物、Zn-Mg氧化物、Sn-Mg氧化物、In-Mg氧化物、In-Ga氧化物、In-Ga-Zn氧化物、In-Al-Zn氧化物、In-Sn-Zn氧化物、Sn-Ga-Zn氧化物、Al-Ga-Zn氧化物、Sn-Al-Zn氧化物、In-Hf-Zn氧化物、In-La-Zn氧化物、In-Ce-Zn氧化物、In-Pr-Zn氧化物、In-Nd-Zn氧化物、In-Sm-Zn氧化物、In-Eu-Zn氧化物、In-Gd-Zn氧化物、In-Tb-Zn氧化物、In-Dy-Zn氧化物、In-Ho-Zn氧化物、In-Er-Zn氧化物、In-Tm-Zn氧化物、In-Yb-Zn氧化物、In-Lu-Zn氧化物、In-Sn-Ga-Zn氧化物、In-Hf-Ga-Zn氧化物、In-Al-Ga-Zn氧化物、In-Sn-Al-Zn氧化物、In-Sn-Hf-Zn氧化物、In-Hf-Al-Zn氧化物。
注意，例如In-Ga-Zn氧化物是指作為主要成分包含In、Ga和Zn的氧化物。另外，也可以包含In、Ga、Zn以外的金屬元素。此外，在本說明書中，將由In-Ga-Zn氧化物構成的膜稱為IGZO膜。
另外，也可以使用以InMO3(ZnO)m(m>0，且m不是整數)表示的材料。注意，M表示選自Ga、Y、Zr、La、Ce或Nd中的一種金屬元素或多種金屬元素。另外，也可以使用以In2SnO5(ZnO)n(n>0，且n是整數)表示的材料。
另外，在氧化物半導體層130a、氧化物半導體層130b及氧化物半導體 層130c為至少包含銦、鋅及M(M為Al、Ti、Ga、Ge、Y、Zr、Sn、La、Ce或Hf等金屬)的In-M-Zn氧化物，且氧化物半導體層130a的原子數比為In：M：Zn=x1：y1：z1，氧化物半導體層130b的原子數比為In：M：Zn=x2：y2：z2，氧化物半導體層130c的原子數比為In：M：Zn=x3：y3：z3的情況下，y1/x1及y3/x3較佳為大於y2/x2。y1/x1及y3/x3為y2/x2的1.5倍以上，較佳為2倍以上，更佳為3倍以上。此時，在氧化物半導體層130b中，在y2為x2以上的情況下，能夠使電晶體的電特性變得穩定。注意，在y2為x2的3倍以上的情況下，電晶體的場效移動率降低，因此y2較佳為小於x2的3倍。
氧化物半導體層130a及氧化物半導體層130c中的除了Zn及0之外的In與M的原子百分比較佳為In的比率低於50atomic%且M的比率為50atomic%以上，更佳為In的比率低於25atomic%且M的比率為75atomic%以上。另外，氧化物半導體層130b中的除了Zn及O之外的In與M的原子百分比較佳為In的比率為25atomic%以上且M的比率低於75atomic%，更佳為In的比率為34atomic%以上且M的比率低於66atomic%。
另外，較佳的是，氧化物半導體層130b的銦的含量多於氧化物半導體層130a及氧化物半導體層130c的銦的含量。在氧化物半導體中，重金屬的s軌域主要有助於載子傳導，並且，藉由增加In的比率來增加s軌域的重疊，由此In的比率多於M的氧化物的移動率比In的比率等於或少於M的氧化物高。因此，藉由將銦含量高的氧化物用於氧化物半導體層130b，可以實現高場效移動率的電晶體。
氧化物半導體層130a的厚度為3nm以上且100nm以下，較佳為5nm以上且50nm以下，更佳為5nm以上且25nm以下。另外，氧化物半導體層130b的厚度為3nm以上且200nm以下，較佳為10nm以上且150nm以下，更佳為15nm以上且100nm以下。此外，氧化物半導體層130c的厚度為1nm以上且50nm以下，較佳為2nm以上且30nm以下，更佳為3nm以上且15nm以下。另外，氧化物半導體層130b較佳為比氧化物半導體層130a及氧化物半導體層130c厚。
此外，為了對將氧化物半導體層用作通道的電晶體賦予穩定的電特性， 藉由降低氧化物半導體層中的雜質濃度，來使氧化物半導體層成為本質(i型)或實質上本質是有效的。在此，“實質上本質”是指氧化物半導體層的載子密度低於8×1011/cm3，較佳為低於1×1011/cm3，更佳為低於1×1010/cm3且為1×10-9/cm3以上。
此外，對氧化物半導體層來說，氫、氮、碳、矽以及主要成分以外的金屬元素是雜質。例如，氫和氮引起施體能階的形成，而增高載子密度。此外，矽引起氧化物半導體層中的雜質能階的形成。該雜質能階成為陷阱，有可能使電晶體的電特性劣化。因此，較佳為降低氧化物半導體層130a、氧化物半導體層130b及氧化物半導體層130c中或各層的介面的雜質濃度。
為了使氧化物半導體層成為本質或實質上本質，例如在氧化物半導體層的某個深度或氧化物半導體層的某個區域較佳為如下：藉由SIMS(Secondary Ion Mass Spectrometry：二次離子質譜)分析測定出的矽濃度低於1×1019atoms/cm3，較佳為低於5×1018atoms/cm3，更佳為低於1×1018atoms/cm3。此外，例如在氧化物半導體層的某個深度或氧化物半導體層的某個區域較佳為如下：氫濃度為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，進一步佳為5×1018atoms/cm3以下。此外，例如在氧化物半導體層的某個深度或氧化物半導體層的某個區域較佳為如下：氮濃度低於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步佳為5×1017atoms/cm3以下。
此外，當氧化物半導體層包含結晶時，如果以高濃度包含矽或碳，氧化物半導體層的結晶性則有可能降低。為了防止氧化物半導體層的結晶性的降低，例如在氧化物半導體層的某個深度或氧化物半導體層的某個區域中包含如下部分即可：矽濃度低於1×1019atoms/cm3，較佳為低於5×1018atoms/cm3，更佳為低於1×1018atoms/cm3。此外，例如在氧化物半導體層的某個深度或氧化物半導體層的某個區域中包含如下部分即可：碳濃度低於1×1019atoms/cm3，較佳為低於5×1018atoms/cm3，更佳為低於1×1018atoms/cm3。
此外，將如上述那樣的被高度純化了的氧化物半導體膜用於通道形成區域的電晶體的關態電流極小。例如，可以使以源極與汲極之間的電壓為0.1V、5V或10V左右時的電晶體的通道寬度正規化的關態電流降低到幾yA/μm至幾zA/μm。
另外，作為電晶體的閘極絕緣膜，大多使用包含矽的絕緣膜，因此較佳為如本發明的一個方式的電晶體那樣不使氧化物半導體層的用作通道的區域與閘極絕緣膜接觸。另外，當通道形成在閘極絕緣膜與氧化物半導體層的介面時，有時在該介面產生載子散射而使電晶體的場效移動率降低。從上述觀點來看，可以說較佳為使氧化物半導體層的用作通道的區域與閘極絕緣膜分開。
因此，藉由使氧化物半導體層130具有氧化物半導體層130a、氧化物半導體層130b及氧化物半導體層130c的疊層結構，能夠將通道形成在氧化物半導體層130b中，由此能夠形成具有高場效移動率及穩定的電特性的電晶體。
在氧化物半導體層130a、氧化物半導體層130b及氧化物半導體層130c的能帶結構中，導帶底的能量連續地變化。這從由於氧化物半導體層130a、氧化物半導體層130b及氧化物半導體層130c的組成相互相似，氧容易在上述三者中互相擴散的情況上，也可以得到理解。由此可以說，雖然氧化物半導體層130a、氧化物半導體層130b及氧化物半導體層130c是組成互不相同的疊層體，但是在物性上是連續的。因此，在圖式中，被層疊的各氧化物半導體層的介面由虛線表示。
主要成分相同而層疊的氧化物半導體層130不是簡單地將各層層疊，而以形成連續結合(在此，尤其是指各層之間的導帶底的能量連續地變化的U型井(U-shape well)結構)的方式形成。換言之，以在各層的介面之間不存在會形成俘獲中心或再結合中心等缺陷能階的雜質的方式形成疊層結構。如果，雜質混入被層疊的氧化物半導體層的層間，能帶則失去連續性，因此載子在介面被俘獲或者再結合而消失。
例如，氧化物半導體層130a及氧化物半導體層130c可以使用In：Ga：Zn=1：3：2、1：3：3、1：3：4、1：3：6、1：4：5、1：6：4或1：9：6(原子數比)的In-Ga-Zn氧化物等，氧化物半導體層130b可以使用In：Ga：Zn=1：1：1、2：1：3、5：5：6或3：1：2(原子數比)等的In-Ga-Zn氧化物等。另外，氧化物半導體層130a、氧化物半導體層130b及氧化物半導體層130c的原子數比作為誤差包括上述原子數比的±20%的變動。
氧化物半導體層130中的氧化物半導體層130b用作井(well)，而在包括氧化物半導體層130的電晶體中，通道形成在氧化物半導體層130b中。另外，氧化物半導體層130的導帶底的能量連續地變化，因此，也可以將氧化物半導體層130稱為U型井。另外，也可以將具有上述結構的通道稱為埋入通道。
另外，雖然在氧化物半導體層130a與氧化矽膜等絕緣層之間以及氧化物半導體層130c與氧化矽膜等絕緣層的介面附近有可能形成起因於雜質或缺陷的陷阱能階，但是藉由設置氧化物半導體層130a及氧化物半導體層130c，可以使氧化物半導體層130b和該陷阱能階相隔。
注意，氧化物半導體層130a及氧化物半導體層130c的導帶底的能量與氧化物半導體層130b的導帶底的能量之間的能量差小時，有時氧化物半導體層130b的電子越過該能量差到達陷阱能階。當電子被陷阱能階俘獲時，在絕緣層介面產生負電荷，使得電晶體的臨界電壓向正方向漂移。
因此，為了抑制電晶體的臨界電壓的變動，需要使氧化物半導體層130a及氧化物半導體層130c的導帶底的能量與氧化物半導體層130b的導帶底的能量之間產生一定以上的能量差。該能量差都較佳為0.1eV以上，更佳為0.15eV以上。
氧化物半導體層130a、氧化物半導體層130b及氧化物半導體層130c較佳為包含結晶部。尤其是，藉由使用c軸配向結晶，能夠對電晶體賦予穩定的電特性。另外，c軸配向的結晶抗彎曲，由此可以提高使用撓性基板 的半導體裝置的可靠性。
作為用作源極電極層的導電層140及用作汲極電極層的導電層150，例如可以使用選自Al、Cr、Cu、Ta、Ti、Mo、W、Ni、Mn、Nd、Sc及該金屬材料的合金的材料的單層或疊層。典型的是，特別佳為使用容易與氧鍵合的Ti或在後面能以較高的溫度進行處理的熔點高的W。此外，也可以使用低電阻的Cu或Cu-Mn等合金與上述材料的疊層。另外，在電晶體105、電晶體106、電晶體111、電晶體112中，例如可以作為導電層141及導電層151使用W，作為導電層142及導電層152使用Ti及Al的疊層膜等。
上述材料具有從氧化物半導體膜抽出氧的性質。由此，在與上述材料接觸的氧化物半導體膜的一部分的區域中，氧化物半導體膜中的氧被脫離，而在氧化物半導體膜中形成氧缺陷。包含於膜中的微量的氫與該氧缺陷鍵合而使該區域明顯地n型化。因此，可以將該n型化的區域用作電晶體的源極或汲極。
作為用作閘極絕緣膜的絕緣層160，可以使用包含氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿和氧化鉭中的一種以上的絕緣膜。此外，絕緣層160也可以是上述材料的疊層。另外，絕緣層160也可以包含鑭(La)、氮、鋯(Zr)等作為雜質。
另外，說明絕緣層160的疊層結構的一個例子。絕緣層160例如包含氧、氮、矽、鉿等。具體地，較佳為包含氧化鉿及氧化矽或者氧化鉿及氧氮化矽。
氧化鉿及氧化鋁的相對介電常數比氧化矽或氧氮化矽高。因此，當使用氧化鉿及氧化鋁時，可以使物理厚度比等效氧化物厚度(equivalent oxide thickness)大，即使將等效氧化物厚度設定為10nm以下或5nm以下也可以減少穿隧電流引起的洩漏電流。就是說，可以實現關態電流小的電晶體。再者，與包括非晶結構的氧化鉿相比，包括結晶結構的氧化鉿具有的相對介電常數高。因此，為了形成關態電流小的電晶體，較佳為使用 包括結晶結構的氧化鉿。作為結晶結構的例子，可以舉出單斜晶系或立方晶系等。但是，本發明的一個方式不侷限於此。
另外，在形成包括結晶結構的氧化鉿的表面有時具有起因於缺陷的介面能階。該介面能階有時用作陷阱中心。由此，當氧化鉿鄰近地設置在電晶體的通道區域時，有時該介面能階引起電晶體的電特性的劣化。於是，為了減少介面能階的影響，有時較佳為在電晶體的通道區域與氧化鉿之間設置其他膜而使它們互相分開。該膜具有緩衝功能。具有緩衝功能的膜可以包含於絕緣層160或者包含於氧化物半導體膜。就是說，作為具有緩衝功能的膜，可以使用氧化矽、氧氮化矽、氧化物半導體等。另外，作為具有緩衝功能的膜，例如使用其能隙比成為通道區域的半導體大的半導體或絕緣體。另外，作為具有緩衝功能的膜，例如使用其電子親和力比成為通道區域的半導體小的半導體或絕緣體。另外，作為具有緩衝功能的膜，例如使用其電離能比成為通道區域的半導體大的半導體或絕緣體。
另一方面，藉由使形成包括上述結晶結構的氧化鉿的表面中的介面能階(陷阱中心)俘獲電荷，有時可以調整電晶體的臨界電壓。為了使該電荷穩定地存在，例如在通道區域與氧化鉿之間可以設置其能隙比氧化鉿大的半導體或絕緣體。或者，可以設置其電子親和力比氧化鉿小的半導體或絕緣體。另外，作為具有緩衝功能的膜，可以設置其電離能比氧化鉿大的半導體或絕緣體。藉由使用這種半導體或絕緣體，可以不容易釋放被介面能階俘獲的電荷，從而可以長期間保持電荷。
作為上述絕緣體，例如可以舉出氧化矽、氧氮化矽。藉由使電子從氧化物半導體層130移到閘極電極層(導電層170)，可以使絕緣層160的介面能階俘獲電荷。作為具體例子，可以舉出如下條件：以高溫度(例如，125℃以上且450℃以下，典型的是150℃以上且300℃以下)在使閘極電極層(導電層170)的電位處於比源極電極或汲極電極高的狀態下保持1秒以上，典型的是1分以上。
如此，在使絕緣層160等的介面能階俘獲所希望的量的電子的電晶體中，臨界電壓向正方向漂移。藉由調整閘極電極層(導電層170)的電壓或 施加電壓的時間，可以調節電子的俘獲量(臨界電壓的變動量)。另外，也可以在絕緣層160之外的層中俘獲電荷。也可以將具有相同的結構的疊層膜用於其他絕緣層。
此外，作為與氧化物半導體層130接觸的絕緣層120及絕緣層160也可以具有氮氧化物的能階密度低的區域。作為氮氧化物的能階密度低的氧化物絕緣層，可以使用氮氧化物的釋放量少的氧氮化矽膜或氮氧化物的釋放量少的氧氮化鋁膜等。
此外，利用TDS分析得到的氮氧化物的釋放量少的氧氮化矽膜是氨釋放量比氮氧化物的釋放量多的膜，典型的是氨釋放量為1×1018個/cm3以上且5×1019個/cm3以下。此外，上述氨釋放量是藉由膜表面溫度為50℃以上且650℃以下，較佳為50℃以上且550℃以下的加熱處理而得到的釋放量。
藉由作為絕緣層120及絕緣層160使用上述氧化物絕緣層，可以降低電晶體的臨界電壓的漂移，由此可以降低電晶體的電特性變動。
作為用作閘極電極層的導電層170例如可以使用Al、Ti、Cr、Co、Ni、Cu、Y、Zr、Mo、Ru、Ag、Mn、Nd、Sc、Ta及W等的導電膜。另外，也可以使用上述材料的合金或上述材料的導電氮化物。此外，也可以使用選自上述材料、上述材料的合金及上述材料的導電氮化物中的多種材料的疊層。典型的是，可以使用鎢、鎢與氮化鈦的疊層、鎢與氮化鉭的疊層等。另外，也可以使用低電阻的Cu或Cu-Mn等合金或者上述材料與Cu或Cu-Mn等合金的疊層。在本實施方式中，作為導電層171使用氮化鉭，作為導電層172使用鎢，以便形成導電層170。
作為絕緣層175可以使用含氫的氮化矽膜或氮化鋁膜等。在實施方式2所示的電晶體103、電晶體104、電晶體106、電晶體109、電晶體110及電晶體112中，藉由作為絕緣層175使用含氫的絕緣膜可以使氧化物半導體層的一部分n型化。另外，氮化絕緣膜還用作阻擋水分等的膜，可以提高電晶體的可靠性。
作為絕緣層175也可以使用氧化鋁膜。尤其是，較佳為在實施方式2所示的電晶體101、電晶體102、電晶體105、電晶體107、電晶體108及電晶體111中作為絕緣層175使用氧化鋁膜。氧化鋁膜的不使氫、水分等雜質以及氧透過的阻擋效果高。因此，將氧化鋁膜適合用作具有如下效果的保護膜：在電晶體的製程中及製造電晶體之後，防止導致電晶體的電特性變動的氫、水分等雜質向氧化物半導體層130混入；防止從氧化物半導體層釋放作為構成氧化物半導體層130的主要成分材料的氧；防止氧的從絕緣層120的不需要的釋放。也可以將包含於氧化鋁膜的氧擴散到氧化物半導體層中。
在絕緣層175上較佳為形成有絕緣層180。作為該絕緣層可以使用包含氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿及氧化鉭中的一種以上的絕緣膜。此外，該絕緣層也可以是上述材料的疊層。
在此，絕緣層180較佳為與絕緣層120同樣地包含比化學計量組成多的氧。能夠將從絕緣層180釋放的氧穿過絕緣層160擴散到氧化物半導體層130的通道形成區域，因此能夠對形成在通道形成區域中的氧缺陷填補氧。由此，能夠獲得穩定的電晶體電特性。
為了實現半導體裝置的高集成化，必須進行電晶體的微型化。另一方面，已知伴隨著電晶體的微型化，電晶體的電特性劣化。通道寬度的縮短導致通態電流的降低。
在本發明的一個方式的電晶體107至電晶體112中，以覆蓋其中形成通道的氧化物半導體層130b的方式形成有氧化物半導體層130c，通道形成層與閘極絕緣膜沒有接觸。因此，能夠抑制在通道形成層與閘極絕緣膜的介面產生的載子散射，而可以增高電晶體的通態電流。
在本發明的一個方式的電晶體中，如上所述，以在通道寬度方向上電性上包圍氧化物半導體層130的方式形成有閘極電極層(導電層170)，由此閘極電場除了在垂直方向上之外，還在側面方向上施加到氧化物半導體 層130。換言之，對通道形成層整體施加閘極電場而實效通道寬度擴大，由此可以進一步提高通態電流。
在本發明的一個方式的氧化物半導體層130具有兩層或三層結構的電晶體中，藉由將其中形成通道的氧化物半導體層130b形成在氧化物半導體層130a上，來使介面能階不容易產生。此外，在本發明的一個方式的氧化物半導體層130具有三層結構的電晶體中，藉由將氧化物半導體層130b位於三層結構的中間，來同時得到消除從上下方混入的雜質的影響的效果等。因此，除了可以增高上述電晶體的通態電流之外，還可以實現臨界電壓的穩定化及S值(次臨界值)的下降。因此，可以降低Icut(閘極電壓VG為0V時的電流)，而可以降低功耗。另外，由於電晶體的臨界電壓穩定，所以可以提高半導體裝置的長期可靠性。此外，本發明的一個方式的電晶體可以抑制隨著微細化導致的電特性劣化，由此可以說適合於集成度高的半導體裝置。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式7
在本實施方式中，對實施方式5所說明的電晶體102以及電晶體107的製造方法進行說明。
首先，說明包括在基板115中的矽電晶體的製造方法的一個例子。作為矽基板使用n-型單晶矽基板，在其表面形成由絕緣層(也稱為場氧化膜)分離的元件形成區域。元件形成區域可以使用LOCOS法(Local Oxidation of Silicon：矽局部氧化)、STI法(Shallow Trench Isolation：淺溝槽隔離)等形成。
這裡基板不侷限於單晶矽基板，還可以使用SOI(Silicon on Insulator：絕緣層上覆矽)基板等。
接著，以覆蓋元件形成區域的方式形成閘極絕緣膜。例如，可以藉由 進行加熱處理使元件形成區域的表面氧化來形成氧化矽膜。此外，也可以在形成氧化矽膜之後進行氮化處理使氧化矽膜的表面氮化。
接著，以覆蓋閘極絕緣膜的方式形成導電膜。作為導電膜，可以使用選自鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)、鈮(Nb)等中的元素或以上述元素為主要成分的合金材料或化合物材料。另外，可以使用藉由上述元素的氮化而獲得的金屬氮化膜。此外，可以使用以摻雜了磷等雜質元素的多晶矽為代表的半導體材料。
接著，藉由對導電膜選擇性地進行蝕刻，在閘極絕緣膜上形成閘極電極層。
接著，以覆蓋閘極電極層的方式形成氧化矽膜或氮化矽膜等絕緣膜，進行回蝕刻來在閘極電極層的側面形成側壁。
接著，以覆蓋元件形成區域以外的區域的方式選擇性地形成光阻遮罩，以該光阻遮罩及閘極電極層為遮罩導入雜質元素來形成p+型雜質區域。這裡，為了形成p通道型電晶體，作為雜質元素，可以使用硼(B)或鎵(Ga)等賦予p型的雜質元素。
接著，為了形成光電二極體，選擇性地形成光阻遮罩。在此，為了在單晶矽基板的形成有上述電晶體的面上形成光電二極體的陰極，藉由引入磷(P)或砷(As)等賦予n型的雜質元素，來形成較淺的n+型雜質區域。另外，也可以形成用來使光電二極體的陽極與佈線電連接的較深的p+型雜質區域。注意，在後面的製程中，光電二極體的陽極(較淺的p+型雜質區域)形成在單晶矽基板的與形成有光電二極體的陰極的面相反的面上，因此在本實施方式中省略說明。
藉由上述步驟完成在矽基板中具有活性區域的p通道型電晶體。此外，較佳為在該電晶體上形成氮化矽膜等鈍化膜。
接著，在形成有電晶體的矽基板上形成氧化矽膜等的層間絕緣膜，形 成各種接觸插頭及各種佈線。此外，如實施方式1所說明，形成防止氫的擴散的氧化鋁等絕緣層。在基板115中包括上述形成有電晶體及光電二極體的矽基板以及形成在該矽基板上的層間絕緣層、佈線和接觸插頭等。
接著，使用圖40A至圖41C說明電晶體102的製造方法。注意，圖式的左側示出電晶體的通道長度方向的剖面，右側示出通道寬度方向的剖面。另外，由於通道寬度方向的圖式是放大圖，所以外觀上的各構成要素的膜厚度在左邊的圖式與右邊的圖式之間不同。
以下示出氧化物半導體層130具有氧化物半導體層130a、氧化物半導體層130b及氧化物半導體層130c的三層結構的例子。在氧化物半導體層130具有兩層結構的情況下，使用氧化物半導體層130a及氧化物半導體層130b，在氧化物半導體層130具有單層結構的情況下，使用氧化物半導體層130b即可。
首先，在基板115上形成絕緣層120。關於基板115的種類及絕緣層120的材料可以參照實施方式3的說明。此外，絕緣層120可以利用濺射法、CVD(Chemical Vapor Deposition：化學氣相沉積)法、MBE(Molecular Beam Epitaxy：分子束磊晶)法等形成。
另外，也可以利用離子植入法、離子摻雜法、電漿浸沒離子佈植技術、電漿處理法等對絕緣層120添加氧。藉由添加氧，可以更容易地將氧從絕緣層120供應到氧化物半導體層130中。
注意，在基板115表面由絕緣體構成，並且，雜質不會擴散到後面形成的氧化物半導體層130中的情況下，也可以不設置絕緣層120。
接著，在絕緣層120上藉由濺射法、CVD法及MBE法等形成成為氧化物半導體層130a的氧化物半導體膜130A、成為氧化物半導體層130b的氧化物半導體膜130B及成為氧化物半導體層130c的氧化物半導體膜130C(參照圖40A)。
當氧化物半導體層130為疊層結構時，較佳為使用具備負載鎖定室的多腔室成膜裝置(例如，濺射裝置)以不暴露於大氣的方式連續地層疊各個層。較佳的是，在濺射裝置中的各腔室中，能夠使用低溫泵等吸附式真空泵進行高真空抽氣(抽空到5×10-7Pa至1×10-4Pa左右)且將被成膜的基板加熱到100℃以上，較佳為500℃以上，來儘可能地去除對氧化物半導體來說是雜質的水等。或者，較佳為組合渦輪分子泵和冷阱來防止將包含碳成分或水分等的氣體從排氣系統倒流到腔室內。此外，也可以使用組合渦輪分子泵和低溫泵的排氣系統。
為了獲得高純度本質氧化物半導體，不僅需要對腔室進行高真空抽氣，而且需要進行濺射氣體的高度純化。藉由作為用作濺射氣體的氧氣體或氬氣體，使用露點為-40℃以下，較佳為-80℃以下，更較佳為-100℃以下的高純度氣體，能夠儘可能地防止水分等混入氧化物半導體膜。
氧化物半導體膜130A、氧化物半導體膜130B及氧化物半導體膜130C可以使用實施方式3所說明的材料。例如，氧化物半導體膜130A可以使用原子數比為In：Ga：Zn=1：3：6、1：3：4、1：3：3或1：3：2的In-Ga-Zn氧化物，氧化物半導體膜130B可以使用原子數比為In：Ga：Zn=1：1：1、3：1：2或5：5：6的In-Ga-Zn氧化物，氧化物半導體膜130C可以使用原子數比為In：Ga：Zn=1：3：6、1：3：4、1：3：3或1：3：2的In-Ga-Zn氧化物。此外，氧化物半導體膜130A及氧化物半導體膜130C也可以使用氧化鎵等氧化物半導體。另外，氧化物半導體膜130A、氧化物半導體膜130B及氧化物半導體膜130C的原子數比作為誤差包括上述原子數比的±20%的變動。另外，在作為成膜方法利用濺射法時，可以以上述材料為靶材進行成膜。
注意，如在實施方式3中詳細地說明的那樣，作為氧化物半導體膜130B，選擇電子親和力大於氧化物半導體膜130A及氧化物半導體膜130C的材料。
另外，當形成氧化物半導體膜時，較佳為利用濺射法。作為濺射法，可以使用RF濺射法、DC濺射法、AC濺射法等。
在形成氧化物半導體膜130C之後也可以進行第一加熱處理。第一加熱處理在250℃以上且650℃以下，較佳為300℃以上且500℃以下的溫度下且在惰性氣體氛圍、包含10ppm以上的氧化氣體的氛圍或減壓狀態下進行即可。作為第一加熱處理，也可以進行惰性氣體氛圍下的加熱處理，然後為了補充脫離了的氧而進行包含10ppm以上的氧化氣體的氛圍下的加熱處理。藉由第一加熱處理，可以提高氧化物半導體膜130A、氧化物半導體膜130B及氧化物半導體膜130C的結晶性，還可以從絕緣層120、氧化物半導體膜130A、氧化物半導體膜130B及氧化物半導體膜130C去除氫或水等雜質。此外，第一加熱處理也可以在後面所述的形成氧化物半導體層130a、氧化物半導體層130b及氧化物半導體層130c的蝕刻之後進行。
接著，在氧化物半導體膜130A上形成第一導電層。第一導電層例如可以使用下述方法形成。
首先，在氧化物半導體膜130A上形成第一導電膜。作為第一導電膜可以使用選自Al、Cr、Cu、Ta、Ti、Mo、W、Ni、Mn、Nd、Sc及該金屬材料的合金的材料的單層或疊層。
接著，在第一導電膜上形成負型光阻膜，利用電子束曝光、液浸曝光、EUV曝光等方法對該光阻膜進行曝光，且進行顯影處理，由此形成第一光阻遮罩。此外，較佳為在第一導電膜與光阻膜之間作為密接劑形成有機塗佈膜。另外，也可以利用奈米壓印法形成第一光阻遮罩。
接著，使用第一光阻遮罩選擇性地蝕刻第一導電膜，對第一光阻遮罩進行灰化，由此形成導電層。
接著，將上述導電層用作硬遮罩，選擇性地蝕刻氧化物半導體膜130A、氧化物半導體膜130B及氧化物半導體膜130C，去除上述導電層，形成由氧化物半導體層130a、氧化物半導體層130b及氧化物半導體層130c的疊層構成的氧化物半導體層130(參照圖40B)。此外，也可以使用第一光阻遮罩形成氧化物半導體層130而不形成上述導電層。這裡，也可以對氧化物 半導體層130注入氧離子。
接著，以覆蓋氧化物半導體層130的方式形成第二導電膜。第二導電膜使用能夠用於實施方式6所說明的導電層140及導電層150的材料形成即可。第二導電膜可以利用濺射法、CVD法、MBE法等形成。
接著，在成為源極區域及汲極區域的部分上形成第二光阻遮罩。對第二導電膜的一部分進行蝕刻，形成導電層140及導電層150(參照圖40C)。
接著，在氧化物半導體層130、導電層140及導電層150上形成用作閘極絕緣膜的絕緣膜160A。絕緣膜160A使用能夠用於實施方式6所說明的絕緣層160的材料形成即可。絕緣膜160A可以利用濺射法、CVD法、MBE法等形成。
接著，也可以進行第二加熱處理。第二加熱處理可以在與第一加熱處理相同的條件下進行。藉由第二加熱處理可以將注入氧化物半導體層130的氧擴散到氧化物半導體層130整體。此外，也可以進行第三加熱處理得到上述效果而不進行第二加熱處理。
接著，在絕緣膜160A上形成成為導電層170的第三導電膜171A及第四導電膜172A。第三導電膜171A及第四導電膜172A使用能夠用於實施方式3所說明的導電層171及導電層172的材料形成即可。第三導電膜171A及第四導電膜172A可以利用濺射法、CVD法、MBE法等形成。
接著，在第四導電膜172A上形成第三光阻遮罩156(參照圖41A)。然後，使用該光阻遮罩選擇性地蝕刻第三導電膜171A、第四導電膜172A及絕緣膜160A，形成由導電層171及導電層172構成的導電層170及絕緣層160(參照圖41B)。此時，若不蝕刻絕緣膜160A，則可以製造電晶體102。
接著，在氧化物半導體層130、導電層140、導電層150、絕緣層160及導電層170上形成絕緣層175。關於絕緣層175的材料可以參照實施方式6的說明。在電晶體101中較佳為使用氧化鋁膜。絕緣層175可以利用濺射 法、CVD法、MBE法等形成。
接著，在絕緣層175上形成絕緣層180(參照圖41C)。關於絕緣層180的材料可以參照實施方式3的說明。此外，關於絕緣層180可以利用濺射法、CVD法、MBE法等形成。
另外，也可以利用離子植入法、離子摻雜法、電漿浸沒離子佈植技術、電漿處理法等對絕緣層175及/或絕緣層180添加氧。藉由添加氧，可以更容易地將氧從絕緣層175及/或絕緣層180供應到氧化物半導體層130中。
接著，也可以進行第三加熱處理。第三加熱處理可以在與第一加熱處理相同的條件下進行。藉由第三加熱處理，容易使絕緣層120、絕緣層175、絕緣層180釋放過剩氧，可以減少氧化物半導體層130的氧缺陷。
接著，說明電晶體107的製造方法。注意，關於與上述電晶體102的製造方法相同的製程省略其詳細說明。
在基板115上形成絕緣層120，利用濺射法、CVD法、MBE法等在該絕緣層上形成成為氧化物半導體層130a的氧化物半導體膜130A及成為氧化物半導體層130b的氧化物半導體膜130B(參照圖42A)。
接著，將第一導電膜形成在氧化物半導體膜130B上，與上述方法相同地使用第一光阻遮罩形成導電層。然後，以該導電層為硬遮罩選擇性地蝕刻氧化物半導體膜130A及氧化物半導體膜130B，去除上述導電層來形成由氧化物半導體層130a及氧化物半導體層130b構成的疊層(參照圖42B)。此外，也可以使用第一光阻遮罩形成該疊層而不形成硬遮罩。這裡，也可以對氧化物半導體層130注入氧離子。
接著，以覆蓋上述疊層的方式形成第二導電膜。在成為源極區域及汲極區域的部分上形成第二光阻遮罩，使用該第二光阻遮罩蝕刻第二導電膜的一部分，形成導電層140及導電層150(參照圖42C)。
接著，在氧化物半導體層130a及氧化物半導體層130b的疊層上且在導電層140及導電層150上形成成為氧化物半導體層130c的氧化物半導體膜130C。再者，在氧化物半導體膜130C上形成成為閘極絕緣膜的絕緣膜160A、成為導電層170的第三導電膜171A及第四導電膜172A。
接著，在第四導電膜172A上形成第三光阻遮罩156(參照圖43A)。使用該光阻遮罩選擇性地蝕刻第三導電膜171A、第四導電膜172A、絕緣膜160A及氧化物半導體膜130C，形成由導電層171及導電層172構成的導電層170、絕緣層160及氧化物半導體層130c(參照圖43B)。此時，如果使用第四光阻遮罩蝕刻絕緣膜160A及氧化物半導體膜130C，則可以製造電晶體108。
接著，在絕緣層120、氧化物半導體層130(氧化物半導體層130a、氧化物半導體層130b、氧化物半導體層130c)、導電層140、導電層150、絕緣層160及導電層170上形成絕緣層175及絕緣層180(參照圖43C)。
藉由上述製程可以製造電晶體107。
雖然本實施方式所說明的金屬膜、半導體膜及無機絕緣膜等各種膜可以典型地利用濺射法或電漿CVD法形成，但是也可以利用熱CVD法等其他方法形成。作為熱CVD法的例子，可以舉出MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬化學氣相沉積)法或ALD(Atomic Layer Deposition：原子層沉積)法等。
由於熱CVD法是不使用電漿的成膜方法，因此具有不產生電漿損傷所引起的缺陷的優點。
可以以如下方法進行利用熱CVD法的成膜：將源氣體及氧化劑同時供應到腔室內，將腔室內的壓力設定為大氣壓或減壓，使其在基板附近或在基板上起反應。
另外，可以以如下方法進行利用ALD法的成膜：將腔室內的壓力設定為大氣壓或減壓，將用於反應的源氣體依次引入腔室，並且按該順序反復 地引入氣體。例如，藉由切換各開關閥(也稱為高速閥)來將兩種以上的源氣體依次供應到腔室內。為了防止多種源氣體混合，例如，在引入第一源氣體的同時或之後引入惰性氣體(氬或氮等)等，然後引入第二源氣體。注意，當同時引入第一源氣體及惰性氣體時，惰性氣體用作載子氣體，另外，可以在引入第二源氣體的同時引入惰性氣體。另外，也可以不引入惰性氣體而藉由真空抽氣將第一源氣體排出，然後引入第二源氣體。第一源氣體附著到基板表面形成第一層，之後引入的第二源氣體與該第一層起反應，由此第二層層疊在第一層上而形成薄膜。藉由按該順序反復多次地引入氣體直到獲得所希望的厚度為止，可以形成步階覆蓋性良好的薄膜。由於薄膜的厚度可以根據按順序反復引入氣體的次數來進行調節，因此，ALD法可以準確地調節厚度而適用於製造微型FET。
利用MOCVD法或ALD法等熱CVD法可以形成以上所示的實施方式所公開的金屬膜、半導體膜、無機絕緣膜等各種膜，例如，當形成In-Ga-ZnOx(X>0)膜時，可以使用三甲基銦、三甲基鎵及二甲基鋅。三甲基銦的化學式為In(CH3)3。三甲基鎵的化學式為Ga(CH3)3。二甲基鋅的化學式為Zn(CH3)2。但是，不侷限於上述組合，也可以使用三乙基鎵(化學式為Ga(C2H5)3)代替三甲基鎵，並使用二乙基鋅(化學式為Zn(C2H5)2)代替二甲基鋅。
例如，在使用利用ALD法的成膜裝置形成氧化鉿膜時，使用如下兩種氣體：藉由使包含溶劑和鉿前體化合物的液體(鉿醇鹽溶液以及四二甲基醯胺鉿(TDMAH)等鉿醯胺)氣化而得到的源氣體；以及用作氧化劑的臭氧(O3)。此外，四二甲基醯胺鉿的化學式為Hf[N(CH3)2]4。另外，作為其它物料液有四(乙基甲基醯胺)鉿等。
例如，在使用利用ALD法的成膜裝置形成氧化鋁膜時，使用如下兩種氣體：藉由使包含溶劑和鋁前體化合物的液體(三甲基鋁(TMA)等)氣化而得到的源氣體；以及用作氧化劑的H2O。此外，三甲基鋁的化學式為Al(CH3)3。另外，作為其它物料液有三(二甲基醯胺)鋁、三異丁基鋁、鋁三(2,2,6,6-四甲基-3,5-庚二酮)等。
例如，在使用利用ALD法的成膜裝置形成氧化矽膜時，使六氯乙矽烷附著在被成膜面上，去除附著物所包含的氯，供應氧化氣體(O2、一氧化二氮)的自由基使其與附著物起反應。
例如，在使用利用ALD法的成膜裝置形成鎢膜時，依次反復引入WF6氣體和B2H6氣體形成初始鎢膜，然後同時引入WF6氣體和H2氣體形成鎢膜。注意，也可以使用SiH4氣體代替B2H6氣體。
例如，在使用利用ALD法的成膜裝置形成氧化物半導體膜如In-Ga-ZnOx(X>0)膜時，依次反復引入In(CH3)3氣體和O3氣體形成In-O層，然後同時引入Ga(CH3)3氣體和O3氣體形成GaO層，之後同時引入Zn(CH3)2和O3氣體形成ZnO層。注意，這些層的順序不侷限於上述例子。此外，也可以混合這些氣體來形成混合化合物層如In-Ga-O層、In-Zn-O層、Ga-Zn-O層等。注意，雖然也可以使用利用Ar等惰性氣體進行起泡而得到的H2O氣體代替O3氣體，但是較佳為使用不包含H的O3氣體。另外，也可以使用In(C2H5)3氣體代替In(CH3)3氣體。也可以使用Ga(C2H5)3氣體代替Ga(CH3)3氣體。也可以使用Zn(CH3)2氣體。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式8
在本實施方式中說明可用於本發明的一個方式的電晶體的氧化物半導體膜。
在本說明書中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。另外，此外，“垂直”是指兩條直線的角度為80°以上且100°以下的狀態。因此，也包括該角度為85°以上且95°以下的狀態。
在本說明書中，六方晶系包括三方晶系和菱方晶系。
〈氧化物半導體的結構〉
下面，對氧化物半導體的結構進行說明。
氧化物半導體被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體有CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶氧化物半導體、nc-OS(nanocrystalline Oxide Semiconductor：奈米晶氧化物半導體)、a-like OS(amorphous like Oxide Semiconductor)以及非晶氧化物半導體等。
從其他觀點看來，氧化物半導體被分為非晶氧化物半導體和結晶氧化物半導體。作為結晶氧化物半導體有單晶氧化物半導體、CAAC-OS、多晶氧化物半導體以及nc-OS等。
作為非晶結構的定義，一般而言，已知：它處於亞穩態並沒有被固定化，具有各向同性而不具有不均勻結構等。也可以換句話說為非晶結構的鍵角不固定，具有短距離秩序性而不具有長距秩序性。
從相反的觀點來看，不能將實質上穩定的氧化物半導體稱為完全非晶(completely amorphous)氧化物半導體。另外，不能將不具有各向同性(例如，在微小區域中具有週期結構)的氧化物半導體稱為完全非晶氧化物半導體。注意，a-like OS在微小區域中具有週期結構，但是同時具有空洞(也稱為void)，並具有不穩定結構。因此，a-like OS在物性上近乎於非晶氧化物半導體。
〈CAAC-OS〉
首先，對CAAC-OS進行說明。
CAAC-OS是包含多個c軸配向的結晶部(也稱為顆粒)的氧化物半導體之一。
在利用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)觀察所得到的CAAC-OS的明視野影像與繞射圖案的複合分析影像(也稱為 高解析度TEM影像)中，觀察到多個顆粒。然而，在高解析度TEM影像中，觀察不到顆粒與顆粒之間的明確的邊界，即晶界(grain boundary)。因此，可以說在CAAC-OS中，不容易發生起因於晶界的電子移動率的降低。
下面，對利用TEM觀察的CAAC-OS進行說明。圖44A示出從大致平行於樣本面的方向觀察所得到的CAAC-OS的剖面的高解析度TEM影像。利用球面像差校正(Spherical Aberration Corrector)功能得到高解析度TEM影像。將利用球面像差校正功能所得到的高解析度TEM影像特別稱為Cs校正高解析度TEM影像。例如可以使用日本電子株式會社製造的原子解析度分析型電子顯微鏡JEM-ARM200F等得到Cs校正高解析度TEM影像。
圖44B示出將圖44A中的區域(1)放大的Cs校正高解析度TEM影像。由圖44B可以確認到在顆粒中金屬原子排列為層狀。各金屬原子層具有反映了形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS的頂面的凸凹的配置並以平行於CAAC-OS的被形成面或頂面的方式排列。
如圖44B所示，CAAC-OS具有特有的原子排列。圖44C是以輔助線示出特有的原子排列的圖。由圖44B和圖44C可知，一個顆粒的尺寸為1nm以上且3nm以下左右，由顆粒與顆粒之間的傾斜產生的空隙的尺寸為0.8nm左右。因此，也可以將顆粒稱為奈米晶(nc：nanocrystal)。注意，也可以將CAAC-OS稱為具有CANC(C-Axis Aligned nanocrystals：c軸配向奈米晶)的氧化物半導體。
在此，根據Cs校正高解析度TEM影像，將基板5120上的CAAC-OS的顆粒5100的配置示意性地表示為推積磚塊或塊體的結構(參照圖44D)。在圖44C中觀察到的在顆粒與顆粒之間產生傾斜的部分相當於圖44D所示的區域5161。
圖45A示出從大致垂直於樣本面的方向觀察所得到的CAAC-OS的平面的Cs校正高解析度TEM影像。圖45B、圖45C和圖45D分別示出將圖45A中的區域(1)、區域(2)和區域(3)放大的Cs校正高解析度TEM影像。由圖45B、圖45C和圖45D可知在顆粒中金屬原子排列為三角形狀、四角形 狀或六角形狀。但是，在不同的顆粒之間金屬原子的排列沒有規律性。
接著，說明使用X射線繞射(XRD：X-Ray Diffraction)裝置進行分析的CAAC-OS。例如，當利用out-of-plane法分析包含InGaZnO4結晶的CAAC-OS的結構時，如圖46A所示，在繞射角(2θ)為31°附近時常出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可知CAAC-OS中的結晶具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。
注意，當利用out-of-plane法分析CAAC-OS的結構時，除了2θ為31°附近的峰值以外，有時在2θ為36°附近時也出現峰值。2θ為36°附近的峰值表示CAAC-OS中的一部分包含不具有c軸配向性的結晶。較佳的是，在利用out-of-plane法分析的CAAC-OS的結構中，在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
另一方面，當利用從大致垂直於c軸的方向使X射線入射到樣本的in-plane法分析CAAC-OS的結構時，在2θ為56°附近時出現峰值。該峰值來源於InGaZnO4結晶的(110)面。在CAAC-OS中，即使將2θ固定為56°附近並在以樣本面的法線向量為軸(Φ軸)旋轉樣本的條件下進行分析(Φ掃描)，也如圖46B所示的那樣觀察不到明確的峰值。相比之下，在InGaZnO4的單晶氧化物半導體中，在將2θ固定為56°附近來進行Φ掃描時，如圖46C所示的那樣觀察到來源於相等於(110)面的結晶面的六個峰值。因此，由使用XRD的結構分析可以確認到CAAC-OS中的a軸和b軸的配向沒有規律性。
接著，說明利用電子繞射進行分析的CAAC-OS。例如，當對包含InGaZnO4結晶的CAAC-OS在平行於樣本面的方向上入射束徑為300nm的電子線時，可能會獲得圖47A所示的繞射圖案(也稱為選區穿透式電子繞射圖案)。在該繞射圖案中包含起因於InGaZnO4結晶的(009)面的斑點。因此，由電子繞射也可知CAAC-OS所包含的顆粒具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。另一方面，圖47B示出對相同的樣本在垂直於樣本面的方向上入射束徑為300nm的電子線時的繞射圖案。由圖47B觀察到環狀的繞射圖案。因此，由電子繞射也可知CAAC-OS所包含的顆粒的a 軸和b軸不具有配向性。可以認為圖47B中的第一環起因於InGaZnO4結晶的(010)面和(100)面等。另外，可以認為圖47B中的第二環起因於(110)面等。
如上所述，CAAC-OS是結晶性高的氧化物半導體。因為氧化物半導體的結晶性有時因雜質的混入或缺陷的生成等而降低，所以從相反的觀點來看，可以說CAAC-OS是雜質或缺陷(氧缺陷等)少的氧化物半導體。
此外，雜質是指氧化物半導體的主要成分以外的元素，諸如氫、碳、矽和過渡金屬元素等。例如，與氧的鍵合力比構成氧化物半導體的金屬元素強的矽等元素會奪取氧化物半導體中的氧，由此打亂氧化物半導體的原子排列，導致結晶性下降。另外，由於鐵或鎳等的重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以會打亂氧化物半導體的原子排列，導致結晶性下降。
當氧化物半導體包含雜質或缺陷時，其特性有時因光或熱等會發生變動。包含於氧化物半導體的雜質有時會成為載子陷阱或載子發生源。另外，氧化物半導體中的氧缺陷有時會成為載子陷阱或因俘獲氫而成為載子發生源。
雜質及氧缺陷少的CAAC-OS是載子密度低的氧化物半導體。明確而言，可以使用載子密度小於8×1011/cm3，較佳為小於1×1011/cm3，更佳為小於1×1010/cm3，且是1×10-9/cm3以上的氧化物半導體。將這樣的氧化物半導體稱為高純度本質或實質上高純度本質的氧化物半導體。CAAC-OS的雜質濃度和缺陷態密度低。即，可以說CAAC-OS是具有穩定特性的氧化物半導體。
〈nc-OS〉
接著說明nc-OS。
在nc-OS的高解析度TEM影像中有能夠觀察到結晶部的區域和觀察不到明確的結晶部的區域。nc-OS所包含的結晶部的尺寸大多為1nm以上且10nm以下或1nm以上且3nm以下。注意，有時將其結晶部的尺寸大於10nm 以上且是100nm以下的氧化物半導體稱為微晶氧化物半導體。例如，在nc-OS的高解析度TEM影像中，有時無法明確地觀察到晶界。注意，奈米晶的來源有可能與CAAC-OS中的顆粒相同。因此，下面有時將nc-OS的結晶部稱為顆粒。
在nc-OS中，微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。另外，nc-OS在不同的顆粒之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與a-like OS或非晶氧化物半導體沒有差別。例如，當利用使用其束徑比顆粒大的X射線的out-of-plane法對nc-OS進行結構分析時，檢測不到表示結晶面的峰值。在使用其束徑比顆粒大(例如，50nm以上)的電子射線對nc-OS進行電子繞射時，觀察到類似光暈圖案的繞射圖案。另一方面，在使用其束徑近於顆粒或者比顆粒小的電子射線對nc-OS進行奈米束電子繞射時，觀察到斑點。另外，在nc-OS的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且，在nc-OS的奈米束電子繞射圖案中，有時還觀察到環狀的區域內的多個斑點。
如此，由於在顆粒(奈米晶)之間結晶定向都沒有規律性，所以也可以將nc-OS稱為包含RANC(Random Aligned nanocrystals：無規配向奈米晶)的氧化物半導體或包含NANC(Non-Aligned nanocrystals：無配向奈米晶)的氧化物半導體。
nc-OS是規律性比非晶氧化物半導體高的氧化物半導體。因此，nc-OS的缺陷態密度比a-like OS或非晶氧化物半導體低。但是，在nc-OS中的不同的顆粒之間觀察不到晶體配向的規律性。所以，nc-OS的缺陷態密度比CAAC-OS高。
〈a-like OS〉
a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的氧化物半導體。
在a-like OS的高解析度TEM影像中有時觀察到空洞。另外，在高解析度TEM影像中，有能夠明確地觀察到結晶部的區域和不能觀察到結晶部的區域。
由於a-like OS包含空洞，所以其結構不穩定。為了證明與CAAC-OS及nc-OS相比a-like OS具有不穩定的結構，下面示出電子照射所導致的結構變化。
作為進行電子照射的樣本，準備a-like OS(記載為樣本A)、nc-OS(記載為樣本B)和CAAC-OS(記載為樣本C)。每個樣本都是In-Ga-Zn氧化物。
首先，取得各樣本的高解析度剖面TEM影像。由高解析度剖面TEM影像可知，每個樣本都具有結晶部。
注意，如下那樣決定將哪個部分作為一個結晶部。例如，已知InGaZnO4結晶的單位晶格具有包括三個In-O層和六個Ga-Zn-O層的九個層在c軸方向上以層狀層疊的結構。這些彼此靠近的層的間隔與(009)面的晶格表面間隔(也稱為d值)是幾乎相等的，由結晶結構分析求出其值為0.29nm。由此，可以將晶格條紋的間隔為0.28nm以上且0.30nm以下的部分作為InGaZnO4結晶部。每個晶格條紋對應於InGaZnO4結晶的a-b面。
圖70示出調查了各樣本的結晶部(22個部分至45個部分)的平均尺寸的例子。注意，結晶部尺寸對應於上述晶格條紋的長度。由圖70可知，在a-like OS中，結晶部根據電子的累積照射量逐漸變大。明確而言，如圖70中的(1)所示，可知在利用TEM的觀察初期尺寸為1.2nm左右的結晶部(也稱為初始晶核)在累積照射量為4.2×108e-/nm2時生長到2.6nm左右。另一方面，可知nc-OS和CAAC-OS在開始電子照射時到電子的累積照射量為4.2×108e-/nm2的範圍內，結晶部的尺寸都沒有變化。明確而言，如圖70中的(2)及(3)所示，可知無論電子的累積照射量如何，nc-OS及CAAC-OS的平均結晶部尺寸都分別為1.4nm左右及2.1nm左右。
如此，有時電子照射引起a-like OS中的結晶部的生長。另一方面， 可知在nc-OS和CAAC-OS中，幾乎沒有電子照射所引起的結晶部的生長。也就是說，a-like OS與CAAC-OS及nc-OS相比具有不穩定的結構。
此外，由於a-like OS包含空洞，所以其密度比nc-OS及CAAC-OS低。具體地，a-like OS的密度為具有相同組成的單晶氧化物半導體的78.6%以上且小於92.3%。nc-OS的密度及CAAC-OS的密度為具有相同組成的單晶氧化物半導體的92.3%以上且小於100%。注意，難以形成其密度小於單晶氧化物半導體的密度的78%的氧化物半導體。
例如，在原子數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，具有菱方晶系結構的單晶InGaZnO4的密度為6.357g/cm3。因此，例如，在原子數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，a-like OS的密度為5.0g/cm3以上且小於5.9g/cm3。另外，例如，在原子數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，nc-OS的密度和CAAC-OS的密度為5.9g/cm3以上且小於6.3g/cm3。
注意，有時不存在相同組成的單晶氧化物半導體。此時，藉由以任意比例組合組成不同的單晶氧化物半導體，可以估計出相當於所希望的組成的單晶氧化物半導體的密度。根據組成不同的單晶氧化物半導體的組合比例使用加權平均估計出相當於所希望的組成的單晶氧化物半導體的密度即可。注意，較佳為儘可能減少所組合的單晶氧化物半導體的種類來估計密度。
如上所述，氧化物半導體具有各種結構及各種特性。注意，氧化物半導體例如可以是包括非晶氧化物半導體、a-like OS、nc-OS和CAAC-OS中的兩種以上的疊層膜。
本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式9
下面，說明本發明的一個方式的電晶體的任意剖面的能帶圖。
圖48A是根據具有本發明的一個方式的氧化物半導體層的電晶體的剖面圖。
圖48A所示的電晶體包括：基板400上的絕緣層401；絕緣層401上的導電層404a；導電層404a上的導電層404b；絕緣層401上、導電層404a上及導電層404b上的絕緣層402a；絕緣層402a上的絕緣層402b；絕緣層402b上的半導體層406a；半導體層406a上的半導體層406b；半導體層406b上的絕緣層412；絕緣層412上的導電層414a；導電層414a上的導電層414b；絕緣層402b上、半導體層406a上、半導體層406b上、絕緣層412上、導電層414a上及導電層414b上的絕緣層408；絕緣層408上的絕緣層418；絕緣層418上的導電層416a1及導電層416b1；各導電層416a1及導電層416b1上的導電層416a2及導電層416b2；以及絕緣層418上、導電層416a2上及導電層416b2上的絕緣層428。
絕緣層401有時具有抑制雜質混入電晶體的通道形成區域的功能。例如，當導電層404b等具有銅等，即，對半導體層406a或半導體層406b而言的雜質時，絕緣層401有時具有阻擋銅等的功能。
將導電層404a及導電層404b的疊層一併稱為導電層404。導電層404有時具有電晶體的閘極電極的功能。另外，導電層404有時具有保護電晶體的通道形成區域等免受光的照射的功能。
將絕緣層402a及絕緣層402b一併稱為絕緣層402。絕緣層402有時具有電晶體的閘極絕緣層的功能。絕緣層402a有時具有抑制雜質混入電晶體的通道形成區域的功能。例如，當導電層404b等具有銅等，即，對半導體層406a或半導體層406b而言的雜質時，絕緣層402a有時具有阻擋銅等的功能。
將半導體層406a及半導體層406b一併稱為半導體層406。半導體層406有時具有電晶體的通道形成區域的功能。例如，半導體層406a相當於上述實施方式所示的氧化物半導體層130b，半導體層406b相當於上述實施 方式所示的氧化物半導體層130c。
半導體層406a包括不與絕緣層412、導電層414a、導電層414b等重疊的區域407a1及區域407b1。半導體層406b包括不與絕緣層412、導電層414a、導電層414b等重疊的區域407a2及區域407b2。區域407a1及區域407b1的電阻比半導體層406a的與絕緣層412、導電層414a、導電層414b等重疊的區域的電阻低。區域407a2及區域407b2的電阻比與半導體層406b的絕緣層412、導電層414a、導電層414b等重疊的區域的電阻低。另外，也可以將低電阻區域稱為高載子密度區域。
將區域407a1及區域407a2一併稱為區域407a。將區域407b1及區域407b2一併稱為區域407b。區域407a及區域407b有時具有電晶體的源極區域及汲極區域的功能。
將導電層414a及導電層414b一併稱為導電層414。導電層414有時具有電晶體的閘極電極的功能。另外，導電層414有時具有保護電晶體的通道形成區域等免受光的照射的功能。
絕緣層412有時具有電晶體的閘極絕緣層的功能。
絕緣層408有時具有抑制雜質混入電晶體的通道形成區域的功能。例如，當導電層416a2及導電層416b2等具有銅等，即，對半導體層406a或半導體層406b來說是雜質時，絕緣層408有時具有阻擋銅等的功能。
絕緣層418有時具有電晶體的層間絕緣層的功能。例如，藉由具有絕緣層418，有時可以降低電晶體的各佈線之間的寄生電容。
將導電層416a1及導電層416a2一併稱為導電層416a。將導電層416b1及導電層416b2一併稱為導電層416b。導電層416a及導電層416b有時具有電晶體的源極電極及汲極電極的功能。
絕緣層428有時具有抑制雜質混入電晶體的通道形成區域的功能。
在此，圖48B示出包括電晶體的通道形成區域的P1-P2剖面的能帶圖。此外，半導體層406a的能隙比半導體層406b窄得少。絕緣層402a、絕緣層402b及絕緣層412的能隙比半導體層406a及半導體層406b大得多。另外，半導體層406a、半導體層406b、絕緣層402a、絕緣層402b及絕緣層412的費米能階(表示為Ef)位於各本質費米能階(表示為Ei)的位置上。導電層404及導電層414的功函數與該費米能階相同。
當將閘極電壓設定為電晶體的臨界電壓以上時，由於在半導體層406a與半導體層406b之間的傳帶底的能量差，電子優先於半導體層406a流動。就是說，可以估計出電子被埋入半導體層406a。注意，將導帶底的能量表示為Ec，將價帶頂的能量表示為Ev。
由此，在根據本發明的一個方式的電晶體中，藉由埋入電子可以降低介面散射的影響。因此，根據本發明的一個方式的電晶體的通道電阻小。
接著，圖48C示出包括電晶體的源極區域或汲極區域的Q1-Q2剖面上的能帶圖。注意，區域407a1、區域407b1、區域407a2及區域407b2處於簡併狀態。另外，在區域407b1中，半導體層406a的費米能階與導帶底的能量相等。在區域407b2中，半導體層406b的費米能階與導帶底的能量相等。區域407a1及區域407a2與區域407b1及區域407b2相同。
此時，在具有源極電極或汲極電極的功能的導電層416b和區域407b2之間其能障充分小，所以導電層416b和區域407b2處於歐姆接觸。另外，區域407b2與區域407b1處於歐姆接觸。與此相同，在具有源極電極或汲極電極的功能的導電層416a和區域407a2之間其能障充分小，所以導電層416a和區域407a2處於歐姆接觸。區域407a2與區域407a1處於歐姆接觸。由此可知，在導電層416a及導電層416b與半導體層406a及半導體層406b之間電子的授受很順利。
如上所述，根據本發明的一個方式的電晶體為在源極電極及汲極電極與通道形成區域之間電子的授受很順利且通道電阻小的電晶體。即，可知 它具有優異的開關特性。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式10
在本實施方式中，下面詳細地說明氧化物半導體層的氧缺損以及與該氧缺損鍵合的氫的效果。
〈(1)VOH的易形成性以及穩定性〉
當氧化物半導體膜(以下，稱為IGZO)為完整結晶時，在室溫下H優先地沿著ab面擴散。在進行450℃的加熱處理時H分別擴散在ab面及c軸方向上。於是，說明當在IGZO中存在氧缺損VO時H是否容易進入氧缺損VO中。在此，將在氧缺損VO中存在H的狀態稱為VOH。
在計算中，使用圖49所示的InGaZnO4的結晶模型。在此，利用NEB(Nudged Elastic Band：微動彈性帶)法對VOH中的H從VO被釋放與氧鍵合的反應路徑的活化能(Ea)進行計算。表1示出計算條件。
在InGaZnO4的結晶模型中，如圖49所示，有與氧鍵合的金屬元素及該元素個數不同的氧位置1至氧位置4。在此，對容易形成氧缺損VO的氧位置1及氧位置2進行計算。
首先，作為容易形成氧缺損VO的氧位置1，對與三個In原子及一個Zn原子鍵合的氧位置進行計算。
圖50A示出初始狀態的模型，圖50B示出最終狀態的模型。另外，圖51示出在初始狀態及最終狀態下計算出的活化能(Ea)。注意，在此“初始狀態”是指在氧缺損VO中存在H的狀態(VOH)，而“最終狀態”是指如下結構：具有氧缺損VO及鍵合於一個Ga原子及兩個Zn原子的氧與H鍵合的狀態(H-O)。
從計算的結果可知，當氧缺損VO中的H與其他O原子鍵合時需要大約為1.52eV的能量，而當鍵合於O的H進入氧缺損VO時需要大約為0.46eV的能量。
在此，根據藉由計算獲得的活化能(Ea)和算式1，計算出反應頻率(Γ)。在算式1中，kB表示波茲曼常數，T表示絕對溫度。
假設頻率因數v=1013[1/sec]，計算出350℃時的反應頻率。H從圖50A所示的模型中的位置移到圖50B所示的模型中的位置的頻率為5.52×100[1/sec]。此外，H從圖50B所示的模型中的位置移到圖50A所示的模型中的位置的頻率為1.82×109[1/sec]。由此可知，擴散在IGZO中的H在其附近有氧缺損VO時容易形成VOH，一旦形成VOH就不容易從氧缺損VO釋放H。
接著，作為容易形成氧缺損VO的氧位置2，對與一個Ga原子及兩個Zn原子鍵合的氧位置進行計算。
圖52A示出初始狀態的模型，圖52B示出最終狀態的模型。另外，圖53示出在初始狀態及最終狀態下計算出的活化能(Ea)。注意，在此“初始 狀態”是指在氧缺損VO中存在H的狀態(VOH)，而“最終狀態”是指如下結構：具有氧缺損VO及鍵合於一個Ga原子及兩個Zn原子的氧與H鍵合的狀態(H-O)。
從計算的結果可知，當氧缺損VO中的H與其他O原子鍵合時需要大約為1.75eV的能量，而當鍵合於O的H進入氧缺損VO時需要大約為0.35eV的能量。
根據藉由計算獲得的活化能(Ea)和上述算式1，計算出反應頻率(Γ)。
假設頻率因數v=1013[1/sec]，計算出350℃時的反應頻率。H從圖52A所示的模型中的位置移到圖52B所示的模型中的地方的頻率為7.53×10-2[1/sec]。此外，H從圖52B所示的模型中的位置移到圖52A所示的模型中的位置的頻率為1.44×1010[1/sec]。由此可知，一旦形成VOH就不容易從氧缺損VO釋放H。
由上述結果可知，當進行退火時IGZO中的H容易擴散，當具有氧缺損VO時H容易進入氧缺損VO而成為VOH。
〈(2)VOH的遷移能階〉
當在IGZO中存在氧缺損VO及H時，根據〈(1)VOH的易形成性以及穩定性〉所示的利用NEB法的計算，可以認為氧缺損VO與H容易形成VOH，並且VOH穩定。於是，為了調查VOH是否與載子陷阱有關係，計算出VOH的遷移能階。
在計算中，使用InGaZnO4的結晶模型(112原子)。在此，製造圖49所示的氧位置1及氧位置2的VOH的模型來計算出遷移能階。表2示出計算條件。
以形成接近實驗值的能隙的方式調整交換項的混合比，沒有缺陷的InGaZnO4的結晶模型的能隙變為3.08eV，該結果接近實驗值3.15eV。
根據下面算式2計算出具有缺陷D的模型的遷移能階(ε(q/q'))。此外，△E(Dq)為缺陷D的電荷q的形成能量，根據下面算式3計算出該能量。
在算式2及算式3中，Etot(Dq)表示包含缺陷D的模型的電荷q的總能量，Etot(bulk)表示沒有缺陷的模型(完整結晶)的總能量，△ni表示起因於缺陷的原子i的增減數，μi表示原子i的化學勢，εVBM表示沒有缺陷的模型中的價帶頂的能量，△Vq表示與靜電勢有關的修正項，Ef表示費米能量。
圖54示出根據上述算式計算出的VOH的遷移能階。圖54中的數值表示離導帶底的深度。由圖54可知，氧位置1的VOH的遷移能階存在於導帶底下0.05eV處，氧位置2的VOH的遷移能階存在於導帶底下0.11eV處，由此各VOH與電子陷阱有關係。就是說，可知VOH被用作施體。也可知包含VOH的IGZO具有導電性。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式11
〈成膜模型〉
下面，說明CAAC-OS及nc-OS的成膜模型。
圖55A是示出利用濺射法形成CAAC-OS的情況的成膜室中的示意圖。
靶材5130被黏合到底板上。靶材5130及底板下配置有多個磁鐵。由該多個磁鐵在靶材5130上產生磁場。利用磁鐵的磁場提高沉積速度的濺射法被稱為磁控濺射法。
靶材5130具有多晶結構，其中至少一個晶粒包括劈開面。另外，關於劈開面將在後面詳細地說明。
以與靶材5130相對的方式配置有基板5120，其間的距離d(也稱為靶材-基板間距離(T-S間距離))是0.01m以上且1m以下，較佳為0.02m以上且0.5m以下。成膜室的大部分充滿著成膜氣體(例如，氧、氬或以50vol.%以上的比率包含氧的混合氣體)，且成膜室的壓力被控制為0.01Pa以上且100Pa以下，較佳為0.1Pa以上且10Pa以下。在此，當對靶材5130施加一定值以上的電壓時，開始放電，確認到電漿。另外，由靶材5130上的磁場形成高密度電漿區域。在高密度電漿區域中，因成膜氣體的離子化而產生離子5101。離子5101例如是氧的陽離子(O+)或氬的陽離子(Ar+)等。
離子5101因電場而向靶材5130一側加速，然後碰撞到靶材5130。此時，平板狀或顆粒狀的濺射粒子的顆粒5100a及顆粒5100b從劈開面剝離，然後被打出來。另外，有時因離子5101碰撞時的衝擊而在顆粒5100a及顆粒5100b的結構中產生應變。
顆粒5100a是具有三角形，例如正三角形的平面的平板狀或顆粒狀的濺射粒子。此外，顆粒5100b是具有六角形，例如正六角形的平面的平板 狀或顆粒狀的濺射粒子。注意，將顆粒5100a及顆粒5100b等的平板狀或顆粒狀的濺射粒子總稱為顆粒5100。顆粒5100的平面形狀不侷限於三角形、六角形。例如，有時成為組合兩個以上且六個以下的三角形而成的形狀。例如，有時也成為組合兩個三角形(正三角形)而成的四角形(菱形)。
顆粒5100的厚度取決於成膜氣體的種類等。顆粒5100的厚度較佳為均勻，其理由將在後面描述。此外，關於濺射粒子的形狀，與厚度大的骰子狀相比，較佳為採用厚度小的顆粒狀。
當顆粒5100穿過電漿中時有時受到電荷而其側面帶負電或帶正電。顆粒5100的側面具有氧原子，且該氧原子可能帶負電。例如，圖57示出顆粒5100a的側面具有帶負電的氧原子的例子。像這樣，當側面帶相同極性的電荷時，電荷互相排斥，從而可以維持平板形狀。另外，當CAAC-OS是In-Ga-Zn氧化物時，與銦原子鍵合的氧原子可能帶負電。或者，與銦原子、鎵原子及鋅原子鍵合的氧原子可能帶負電。
如圖64A所示，例如顆粒5100像風箏那樣在電漿中飛到基板5120上。因為顆粒5100帶電荷，所以在它靠近其他顆粒5100已沉積的區域時產生斥力。在此，在基板5120的頂面上產生平行於基板5120的頂面的磁場。此外，因為在基板5120和靶材5130之間有電位差，所以電流從基板5120向靶材5130流動。因此，顆粒5100在基板5120的頂面上受到磁場及電流的作用所引起的力量(勞侖茲力)(參照圖58)。這可以利用弗萊明的左手定則理解。為了增大施加到顆粒5100的力量，較佳為在基板5120的頂面上設置平行於基板5120的頂面的磁場為10G以上，較佳為20G以上，更佳為30G以上，進一步佳為50G以上的區域。或者，較佳為在基板5120的頂面上設置平行於基板5120的頂面的磁場為垂直於基板5120的頂面的磁場的1.5倍以上，較佳為2倍以上，更佳為3倍以上，進一步佳為5倍以上的區域。
另外，基板5120被加熱，因此顆粒5100與基板5120之間的摩擦等的阻力小。其結果是，如圖59A所示，顆粒5100在基板5120的頂面下滑。顆粒5100在平板面朝向基板5120的狀態下移動。然後，如圖59B所示， 在該顆粒5100到達已沉積的其他顆粒5100的側面時，它們的側面彼此鍵合。此時，顆粒5100的側面的氧原子脫離。由於有時脫離的氧原子填補CAAC-OS中的氧缺陷，因此形成缺陷態密度低的CAAC-OS。
此外，藉由在基板5120上加熱顆粒5100，原子重新排列，而緩和離子5101的碰撞所引起的結構的應變。應變得到緩和的顆粒5100實質上為單晶。當顆粒5100實質上為單晶時，即使顆粒5100在彼此鍵合之後被加熱也幾乎不發生顆粒5100本身的伸縮。因此，不發生顆粒5100之間的空隙的放大導致晶界等缺陷的形成而成為裂縫(crevice)的情況。此外，可以認為在空隙中攤鋪具有伸縮性的金屬原子等，且它們像高速公路那樣連接方向偏離的顆粒5100的側面。
可以認為根據上述模型顆粒5100沉積到基板5120上。因此，可知的是：與磊晶成長不同地，在被形成面沒有結晶結構時也可以形成CAAC-OS。例如，即使基板5120的頂面(被形成面)的結構是非晶結構，也可以形成CAAC-OS。
此外，可以知道：當形成CAAC-OS時，不僅在被形成面的基板5120的頂面為平坦面的情況，而且在頂面為凹凸狀的情況下，顆粒5100也根據其形狀排列。例如，如果基板5120的頂面在原子級別上平坦，則會形成厚度均勻、平坦且具有高結晶性的層，因為顆粒5100以平行於ab面的平板面朝下的方式配置。而且，藉由層疊n個(n是自然數)該層，可以得到CAAC-OS(參照圖64B)。
另一方面，即使基板5120的頂面為凹凸狀，CAAC-OS也具有層疊n個(n是自然數)顆粒5100沿著凸面並列配置的層的結構。由於基板5120為凹凸狀，因此有時在CAAC-OS中容易產生顆粒5100之間的空隙。但是，因為在顆粒5100之間產生分子間力，所以即使在凹凸狀的表面上，顆粒也以在顆粒之間的空隙儘可能小的方式排列。由此，即使成膜表面為凹凸狀也可以形成具有高結晶性的CAAC-OS。
因此，CAAC-OS不需要雷射晶化，所以在大面積的玻璃基板等上也可以 均勻地進行成膜。
由於根據這種模型形成CAAC-OS，因此濺射粒子較佳為厚度小的顆粒狀。另外，當濺射粒子是厚度大的骰子狀時，朝向基板5120的面不固定，所以有時不能獲得均勻的厚度或結晶定向。
根據上述成膜模型，即使在具有非晶結構的被形成面上也可以形成具有高結晶性的CAAC-OS。
另外，除了顆粒5100之外，還可以利用具有氧化鋅粒子的成膜模型說明CAAC-OS。
氧化鋅粒子的質量比顆粒5100小，所以比顆粒5100早到達基板5120。在基板5120的頂面上，氧化鋅粒子優先在水平方向上進行晶體生長來形成薄的氧化鋅層。該氧化鋅層具有c軸配向性。該氧化鋅層的結晶的c軸朝向平行於基板5120的法線向量的方向。該氧化鋅層具有使CAAC-OS生長的種子層的功能，因此具有提高CAAC-OS的結晶性的功能。另外，該氧化鋅層的厚度為0.1nm以上且5nm以下，大多為1nm以上且3nm以下。該氧化鋅層的厚度足夠薄，所以幾乎觀察不到晶界。
因此，為了形成結晶性高的CAAC-OS，較佳為使用以比化學計量組成高的比率包含鋅的靶材。
同樣地，nc-OS可以利用圖56所示的成膜模型理解。注意，圖56和圖64A的不同點僅在於基板5120是否被加熱。
因此，基板5120沒有被加熱，因此顆粒5100與基板5120之間的摩擦等的阻力很大。其結果是，顆粒5100不能在基板5120的頂面上下滑，因此不規則地飄落到基板5120的頂面上而形成nc-OS。
〈劈開面〉
下面，對在CAAC-OS的成膜模型中所說明的靶材的劈開面進行說明。
首先，參照圖60A和60B說明靶材的劈開面。圖60A和60B示出InGaZnO4的結晶的結構。另外，圖60A示出將c軸朝向上面並從平行於b軸的方向觀察InGaZnO4的結晶時的結構。此外，圖60B是從平行於c軸的方向觀察InGaZnO4的結晶時的結構。
藉由第一原理計算算出InGaZnO4的結晶的各結晶面的劈開所需要的能量。注意，至於計算，採用使用準位能和平面波基底的密度泛函程式(CASTEP)。注意，作為準位能使用超軟型準位能。此外，作為泛函使用GGA/PBE。另外，將截止能量設定為400eV。
在進行包括單元尺寸的結構最適化之後導出初始狀態下的結構的能量。此外，在固定單元尺寸的狀態下進行原子配置的結構最適化，之後導出在各表面上劈開之後的結構的能量。
根據圖60A和60B所示的InGaZnO4的結晶的結構，製造在第一面、第二面、第三面和第四面中的任一個上劈開的結構並進行固定單元尺寸的結構最適化計算。在此，第一面是Ga-Zn-O層和In-O層之間的結晶面，且是平行於(001)面(或ab面)的結晶面(參照圖60A)。第二面是Ga-Zn-O層和Ga-Zn-O層之間的結晶面，且是平行於(001)面(或ab面)的結晶面(參照圖60A)。第三面是平行於(110)面的結晶面(參照圖60B)。第四面是平行於(100)面(或bc面)的結晶面(參照圖60B)。
以上述條件算出在各表面上劈開之後的結構的能量。接著，藉由劈開之後的結構的能量和初始狀態下的結構的能量之間的差除以劈開面的面積，算出每個面的劈開容易性的指標的劈開能量。注意，結構的能量根據結構所包括的原子和電子算出，就是說，在計算中，考慮到電子的運動能以及原子之間、原子-電子之間和電子之間的互相作用。
由計算的結果可知，第一面的劈開能量為2.60J/m2，第二面的劈開能量為0.68J/m2，第三面的劈開能量為2.18J/m2，第四面的劈開能量為2.12J/m2(參照表3)。
由上述計算可知，在圖60A和60B所示的InGaZnO4的結晶的結構中第二面的劈開能量最低。也就是說，可知Ga-Zn-O層和Ga-Zn-O層之間是最容易劈開的面(劈開面)。因此，在本說明書中，劈開面是指最容易劈開的第二面。
因為Ga-Zn-O層和Ga-Zn-O層之間的第二面是劈開面，所以圖60A所示的InGaZnO4的結晶可以在兩個與第二面相等的面分開。因此，可以認為在使離子等碰撞到靶材時在劈開能量最低的面劈開的威化餅狀的單元(將其稱為顆粒)作為最小單位飛出來。在這種情況下，InGaZnO4的顆粒包括Ga-Zn-O層、In-O層和Ga-Zn-O層的三層。
此外，因為第三面(平行於(110)面的結晶面)和第四面(平行於(100)面(或bc面)的結晶面)的劈開能量低於第一面(平行於(001)面(或ab面)的Ga-Zn-O層和In-O層之間的結晶面)的劈開能量，所以可以知道在很多情況下顆粒的平面形狀為三角形狀或六角形狀。
接著，利用古典分子動力學計算，作為靶材假定具有同系結構(homologous structure)的InGaZnO4的結晶並評價使用氬(Ar)或氧(O)濺射該靶材時的劈開面。圖61A示出用於計算的InGaZnO4的結晶(2688原子)的剖面結構，而圖61B示出其俯視結構。另外，圖61A所示的固定層是以位置不會發生變動的方式固定原子配置的層。此外，圖61A所示的溫度控制層是一直保持恆定溫度(300K)的層。
使用由富士通公司(Fujitsu Limited)製造的Materials Explorer5.0 進行古典分子動力學計算。另外，將初期溫度設定為300K，將單元尺寸設定為一定，將時間步長設定為0.01毫微微秒，將步驟數設定為1000萬次。在計算中，根據該條件對原子施加300eV的能量，並將原子從垂直於InGaZnO4的結晶的ab面的方向入射到單元中。
圖62A示出氬入射到具有圖61A和61B所示的InGaZnO4的結晶的單元中到99.9微微秒(psec)之後的原子排列。此外，圖62B示出氧入射到單元中到99.9微微秒之後的原子排列。另外，在圖62A和62B中省略圖61A所示的固定層的一部分而示出。
由圖62A可知，從氬入射到單元中到99.9微微秒在對應於圖60A所示的第二面的劈開面產生裂縫。因此，可以知道在氬碰撞到InGaZnO4的結晶時，以最頂面為第二面(第0第二面)，在第二面(第2第二面)中產生大裂縫。
另一方面，由圖62B可知，從氧入射到單元中到99.9微微秒在對應於圖60A所示的第二面的劈開面產生裂縫。注意，可以知道在氧碰撞到單元時，在InGaZnO4的結晶的第二面(第1第二面)中產生大裂縫。
由此可知，在原子(離子)從包括具有同系結構的InGaZnO4的結晶的靶材的頂面碰撞時，InGaZnO4的結晶沿著第二面劈開且平板狀粒子(顆粒)剝離。此外，還可以知道此時使氧碰撞到單元時的顆粒尺寸小於使氬碰撞到單元時的顆粒尺寸。
另外，由上述計算可知剝離了的顆粒包括損傷區域。有時可以藉由使因損傷產生的缺陷和氧起反應修復包括在顆粒中的損傷區域。
因此，調查了顆粒尺寸根據碰撞的原子的種類而不同的情況。
圖63A示出從氬入射到具有圖61A和61B所示的InGaZnO4的結晶的單元中到0微微秒至0.3微微秒的各原子的軌跡。因此，圖63A對應於圖61A和61B至圖62A的期間。
由圖63A可知，在氬碰撞到第一層(Ga-Zn-O層)的鎵(Ga)時，在該鎵碰撞到第三層(Ga-Zn-O層)的鋅(Zn)之後，該鋅到達第六層(Ga-Zn-O層)附近。另外，與鎵碰撞的氧被彈出到外面。因此，可以認為在使氬碰撞到包括InGaZnO4的結晶的靶材時，在圖61A中的第二面(第2第二面)產生裂縫。
圖63B示出從氧入射到具有圖61A和61B所示的InGaZnO4的結晶的單元中到0微微秒至0.3微微秒的各原子的軌跡。因此，圖63B對應於圖61A和61B至圖62A的期間。
另一方面，由圖63B可知，在氧碰撞到第一層(Ga-Zn-O層)的鎵(Ga)時，在該鎵碰撞到第三層(Ga-Zn-O層)的鋅(Zn)之後，該鋅沒有達到第五層(In-O層)。另外，與鎵碰撞的氧被彈出到外面。因此，可以認為在使氧碰撞到包括InGaZnO4的結晶的靶材時，在圖61A中的第二面(第1第二面)產生裂縫。
由本計算也可知在原子(離子)碰撞時InGaZnO4的結晶從劈開面剝離。
此外，從守恆定律的觀點討論裂縫的深度。可以由算式4及算式5表示能量守恆定律及動量守恆定律。在此，E是碰撞之前的氬或氧所具有的能量(300eV)，mA是氬或氧的質量，vA是碰撞之前的氬或氧的速度，v' A是碰撞之後的氬或氧的速度，mGa是鎵的質量，vGa是碰撞之前的鎵的速度，v' Ga是碰撞之後的鎵的速度。
[算式5]m A v A +m Ga v Ga =m A v' A +m Ga v' Ga
當將氬或氧的碰撞假定為彈性碰撞時，可以由算式6表示vA、v' A、vGa和v' Ga的關係。
[算式6]v' A -v' Ga =-(v A -v Ga )
根據算式4、算式5及算式6，可以由算式7表示氬或氧碰撞之後的鎵的速度v' Ga。
在算式7中，將氬的質量或氧的質量代入mA並對各原子碰撞之後的鎵的速度進行比較。在氬及氧的碰撞之前的能量相同時，氬碰撞時的鎵的速度為氧碰撞時的鎵的速度的1.24倍。因此，氬碰撞時的鎵的能量也比氧碰撞時的鎵的能量高鎵的速度的平方。
可以知道氬碰撞時的碰撞後的鎵的速度(能量)高於氧碰撞時的碰撞後的鎵的速度(能量)。因此，可以認為與在氧碰撞時相比，在氬碰撞時在較深的位置產生裂縫。
由上述計算可知藉由濺射包括具有同系結構的InGaZnO4的結晶的靶材，從劈開面剝離而形成顆粒。另一方面，即使濺射沒有劈開面的靶材的其他結構的區域也不形成顆粒，而形成比顆粒微細的原子級的尺寸的濺射粒子。因為該濺射粒子比顆粒小，所以被認為藉由連接到濺射裝置的真空泵被排出。因此，在藉由濺射包括具有同系結構的InGaZnO4的結晶的靶材時，難以考慮到各種尺寸或形狀的粒子飛到基板並沉積而形成膜的模型。被濺射的顆粒沉積而形成CAAC-OS的圖64A等所示的模型更有道理。
藉由上述步驟形成的CAAC-OS的密度與單晶OS的密度大致相同。例如， 具有InGaZnO4的同系結構的單晶OS的密度為6.36g/cm3，而具有大致相同的原子數比的CAAC-OS的密度為6.3g/cm3左右。
圖64A和64B示出藉由濺射法形成的CAAC-OS的In-Ga-Zn氧化物(參照圖64A)及其靶材(參照圖64B)的剖面的原子排列。利用高角度環形暗場-掃描穿透式電子顯微法(HAADF-STEM：High-Angle Annular Dark Field Scanning Transmission Electron Microscopy)觀察原子排列。注意，在HAADF-STEM中，各原子的影像的強度與原子序數的平方成比例。因此，原子序數接近的Zn(原子序數為30)和Ga(原子序數為31)幾乎不能區別。至於HAADF-STEM，使用日立掃描穿透式電子顯微鏡HD-2700。
在對圖64A和64B進行比較時，可以知道CAAC-OS和靶材都具有同系結構，並且，CAAC-OS中的原子的配置對應於靶材。因此，如圖55A等的成膜模型所示，靶材的結晶結構被轉寫而形成CAAC-OS。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式12
根據本發明的一個方式的攝像裝置及包含該攝像裝置的半導體裝置可以用於顯示裝置、個人電腦或具備儲存介質的影像再現裝置(典型的是，能夠再現儲存介質如數位影音光碟(DVD：Digital Versatile Disc)等並具有可以顯示該影像的顯示器的裝置)中。另外，作為可以使用根據本發明的一個方式的攝像裝置及包含該攝像裝置的半導體裝置的電子裝置，可以舉出行動電話、包括可攜式的遊戲機、可攜式資料終端、電子書閱讀器、拍攝裝置諸如視頻攝影機或數位相機等、護目鏡型顯示器(頭戴式顯示器)、導航系統、音頻再生裝置(汽車音響系統、數位聲訊播放機等)、影印機、傳真機、印表機、多功能印表機、自動櫃員機(ATM)以及自動販賣機等。圖65A至圖65F示出這些電子裝置的具體例子。
圖65A是可攜式遊戲機，該可攜式遊戲機包括外殼901、外殼902、顯示部903、顯示部904、麥克風905、揚聲器906、操作鍵907、觸控筆908 以及相機909等。注意，雖然圖65A所示的可攜式遊戲機包括兩個顯示部903和顯示部904，但是可攜式遊戲機所包括的顯示部的個數不限於此。可以將本發明的一個方式的攝像裝置用於相機909。
圖65B是可攜式資料終端，該可攜式資料終端包括第一外殼911、顯示部912、相機919等。藉由顯示部912所具有的觸摸功能可以輸入且輸出資訊。可以將本發明的一個方式的攝像裝置用於相機919。
圖65C是數位相機，該數位相機包括外殼921、快門按鈕922、麥克風923、發光部927以及鏡頭925等。可以將本發明的一個方式的攝像裝置具備在鏡頭925的焦點的位置上。
圖65D是手錶型資訊終端，該手錶型資訊終端包括外殼931、顯示部932、腕帶933以及相機939等。顯示部932也可以是觸控面板。可以將本發明的一個方式的攝像裝置用於相機939。
圖65E是視頻攝影機，該視頻攝影機包括第一外殼941、第二外殼942、顯示部943、操作鍵944、鏡頭945、連接部946等。操作鍵944及鏡頭945設置在第一外殼941中，顯示部943設置在第二外殼942中。並且，第一外殼941和第二外殼942由連接部946連接，由連接部946可以改變第一外殼941和第二外殼942之間的角度。顯示部943的影像也可以根據連接部946所形成的第一外殼941和第二外殼942之間的角度切換。可以將本發明的一個方式的攝像裝置具備在鏡頭945的焦點的位置上。
圖65F是行動電話，在外殼951中設置有示部952、麥克風957、揚聲器954、相機959、輸入輸出端子956以及操作用的按鈕955等。可以將本發明的一個方式的攝像裝置用於相機959。
本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式13
在此，使用圖66A至圖68E說明前面的實施方式所示的電晶體的變形例子。圖66A至圖66F所示的電晶體包括：形成在基板821上的絕緣層824上的氧化物半導體層828；與氧化物半導體層828接觸的絕緣層837；以及與絕緣層837接觸且與氧化物半導體層828重疊的導電層840。注意，絕緣層837具有閘極絕緣膜的功能。此外，導電層840具有閘極電極層的功能。
此外，電晶體中設置有與氧化物半導體層828接觸的絕緣層846及與絕緣層846接觸的絕緣層847。電晶體中設置有在絕緣層864及絕緣層847的開口部中與氧化物半導體層828接觸的導電層856、857。注意，導電層856、857具有源極電極層及汲極電極層的功能。
注意，作為本實施方式所示的電晶體的結構及接觸於該結構的導電層及絕緣層，可以適當地使用前面的實施方式所示的電晶體的結構及接觸於該結構的導電層及絕緣層。
在圖66A所示的電晶體中，氧化物半導體層828包括：形成在與導電層840重疊的區域中的區域828a；以及夾著區域828a且包含雜質元素的區域828b、828c。此外，導電層856、857與區域828b、828c接觸。區域828a被用作通道區域。區域828b、828c的電阻率比區域828a低，所以可以說區域828b、828c是低電阻區域。此外，區域828b、828c被用作源極區域及汲極區域。
或者，如圖66B所示的電晶體那樣，在氧化物半導體層828中，也可以不對與導電層856、857接觸的區域828d、828e添加雜質元素。此時，在接觸於導電層856、857的區域828d、828e與區域828a之間包括包含雜質元素的區域828b、828c。注意，由於區域828d、828e在導電層856、857被施加電壓時具有導電性，因此區域828d、828e具有源極區域及汲極區域的功能。
注意，藉由在形成導電層856、857之後以導電層840及導電層856、857為遮罩對氧化物半導體層添加雜質元素，可以形成圖66B所示的電晶體。
在導電層840中，導電層840的端部可以是錐形。也就是說，絕緣層837接觸導電層840的面與導電層840的側面所形成的角度θ1也可以是小於90°，或是10°以上且85°以下，或是15°以上且85°以下，或是30°以上且85°以下，或是45°以上且85°以下，或是60°以上且85°以下。藉由使角度θ1為小於90°，或是10°以上且85°以下，或15°以上且85°以下，或35°以上且85°以下，或45°以上且85°以下，或60°以上且85°以下，能夠提高對絕緣層837及導電層840的側面的絕緣層846的覆蓋性。
接著，說明區域828b、828c的變形例子。注意，圖66C至圖66F是圖66A所示的氧化物半導體層828附近的放大圖。在此，通道長度L是包含一對雜質元素的區域的間隔。
如圖66C所示，在通道長度方向的剖面形狀中，區域828a、區域828b、區域828c的邊界隔著絕緣層837與導電層840的端部一致或大致一致。也就是說，在頂面形狀中，區域828a、區域828b、區域828c的邊界與導電層840的端部一致或大致一致。
或者，如圖66D所示，在通道長度方向的剖面形狀中，區域828a具有不與導電層840的端部重疊的區域。該區域具有偏置區域的功能。以Loff表示通道長度方向的偏置區域的長度。注意，當有多個偏置區域時，將一個偏置區域的長度稱為Loff。Loff包括在通道長度L中。此外，Loff小於通道長度L的20%、10%、5%或2%。
或者，如圖66E所示，在通道長度方向的剖面形狀中，區域828b、828c具有隔著絕緣層837與導電層840重疊的區域。該區域具有重疊區域的功能。以Lov表示通道長度方向的重疊區域的長度。Lov小於通道長度L的20%、10%、5%或2%。
或者，如圖66F所示，在通道長度方向的剖面形狀中，區域828a與區域828b之間包括區域828f，區域828a與區域828c之間包括區域828g。與區域828b、828c相比，區域828f、828g的雜質元素濃度低且電阻率高。 雖然在此區域828f、828g與絕緣層837重疊，但是也可以與絕緣層837及導電層840重疊。
注意，雖然在圖66C至圖66F中說明了圖66A所示的電晶體，但是也可以對圖66B所示的電晶體適當地採用圖66C至圖66F的結構。
在圖67A所示的電晶體中，絕緣層837的端部位於導電層840的端部的外側。也就是說，絕緣層837具有突出於導電層840的形狀。由於可以使絕緣層846距離區域828a較遠，因此可以抑制絕緣層846所含的氮、氫等進入用作通道區域的區域828a。
在圖67B所示的電晶體中，絕緣層837及導電層840為錐形，並且各錐部的角度不同。也就是說，角度θ1與角度θ2不同，其中角度θ1是由絕緣層837接觸導電層840的面與導電層840的側面所形成的，角度θ2是由氧化物半導體層828接觸絕緣層837的面與導電層837的側面所形成的。角度θ2也可以是小於90°、或是30°以上且85°以下，或是45°以上且70°以下。例如，若角度θ2小於角度θ1，則使絕緣層846的覆蓋性提高。此外，若角度θ2大於角度θ1，可以使絕緣層846距離區域828a較遠，因此可以抑制絕緣層846所含的氮、氫等進入用作通道區域的區域828a。
接著，使用圖67C至圖67F說明區域828b、828c的變形例子。注意，圖67C至圖67F是圖67A所示的氧化物半導體層828附近的放大圖。
如圖67C所示，在通道長度方向的剖面形狀中，區域828a、區域828b、區域828c的邊界隔著絕緣層837與導電層840的端部一致或大致一致。也就是說，在頂面形狀中，區域828a、區域828b、區域828c的邊界與導電層840的端部一致或大致一致。
或者，如圖67D所示，在通道長度方向的剖面形狀中，區域828a具有不與導電層840重疊的區域。該區域具有偏置區域的功能。也就是說，在頂面形狀中，區域828b、828c的端部與絕緣層837的端部一致或大致一致，而不與導電層840的端部重疊。
或者，如圖67E所示，在通道長度方向的剖面形狀中，區域828b、828c具有隔著絕緣層837與導電層840重疊的區域。將該區域稱為重疊區域。也就是說，在頂面形狀中，區域828b、828c的端部與導電層840重疊。
或者，如圖67F所示，在通道長度方向的剖面形狀中，區域828a與區域828b之間包括區域828f，區域828a與區域828c之間包括區域828g。與區域828b、828c相比，區域828f、828g的雜質元素濃度低且電阻率高。雖然在此區域828f、828g與絕緣層837重疊，但是也可以與絕緣層837及導電層840重疊。
注意，雖然在圖67C至圖67F中說明了圖67A所示的電晶體，但是也可以對圖67B所示的電晶體適當地採用圖67C至圖67F的結構。
在圖68A所示的電晶體中，導電層840為疊層結構，包括與絕緣層837接觸的導電層840a及與導電層840a接觸的導電層840b。此外，導電層840a的端部位於導電層840b的端部的外側。也就是說，絕緣層840a具有突出於導電層840b的形狀。
接著，說明區域828b、828c的變形例子。注意，圖68B至圖68E是圖68A所示的氧化物半導體層828附近的放大圖。
如圖68B所示，在通道長度方向的剖面形狀中，區域828a、區域828b、區域828c的邊界隔著絕緣層837與導電層840所包括的導電層840a的端部一致或大致一致。也就是說，在頂面形狀中，區域828a、區域828b、區域828c的邊界與導電層840的端部一致或大致一致。
或者，如圖68C所示，在通道長度方向的剖面形狀中，區域828a具有不與導電層840重疊的區域。該區域具有偏置區域的功能。另外，也可以採用如下結構：在頂面形狀中，區域828b、828c的端部與絕緣層837的端部一致或大致一致，而不與導電層840的端部重疊。
或者，如圖68D所示，在通道長度方向的剖面形狀中，區域828b、828c具有與導電層840(在此為導電層840a)重疊的區域。將該區域稱為重疊區域。也就是說，在頂面形狀中，區域828b、828c的端部與導電層840a重疊。
或者，如圖68E所示，在通道長度方向的剖面形狀中，區域828a與區域828b之間包括區域828f，區域828a與區域828c之間包括區域828g。由於雜質元素穿過導電層840a被添加到區域828f、828g，因此與區域828b、828c相比，區域828f、828g的雜質元素濃度低且電阻率高。雖然在此區域828f、828g與導電層840a重疊，但是也可以與導電層840a及導電層840b重疊。
注意，絕緣層837的端部也可以位於導電層840a的端部的外側。
或者，絕緣層837的側面也可以彎曲。
或者，絕緣層837也可以是錐形。也就是說，氧化物半導體層828接觸絕緣層837的面與絕緣膜837的側面所形成的角度也可以是小於90°，較佳是30°以上且小於90°。
如圖68A至圖68E所示，氧化物半導體層828藉由具有與區域828b、828c相比雜質元素濃度低且電阻率高的區域828f、828g，能夠緩和汲極區域的電場。因此，能夠降低起因於汲極區域的電場的電晶體的臨界電壓的變動等劣化。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式14
在本實施方式中，參照圖69說明攝像裝置(影像感測器)的影像處理引擎的一個例子。
由攝像部4000、類比記憶體部4010、影像處理引擎部4020及A/D轉換部4030構成攝像裝置。攝像部4000包括以矩陣狀配置的多個像素、驅動器電路4001以及讀出電路4002。由光電二極體及電晶體構成各像素。類比記憶體部4010包括多個類比記憶體。在此，各類比儲存器具有攝像部4000的像素數以上的記憶單元。就是說，各類比記憶體可以格納攝像部4000中獲得的一個幀的第一攝像資料4005。
下面，說明攝像裝置的工作。在第一步驟中，在各像素中獲得第一攝像資料4005。攝像既可以利用在各像素中依次露光而依次讀出第一攝像資料4005的所謂捲簾快門方式，也可以利用在各像素中一齊露光而依次讀出攝像資料4005的所謂全域快門方式。
藉由利用捲簾快門方式，可以在讀出某個行的影像資料4005期間在其他行的像素中進行露光，從而可以容易提高攝像的框頻。此外，藉由利用全域快門方式，即使拍攝目標為運動物體也可以獲得畸變小的影像。
在第二步驟中，將各像素中獲得的第一攝像資料4005經過讀出電路4002格納於第一類比記憶體中。在此，與一般的攝像裝置不同，在使第一攝像資料4005處於類比資料的情況下將它格納於第一類比記憶體中的結構是有效的。就是說，不需要進行類比-數位轉換處理，由此容易提高攝像的框頻。
此後，反復進行第一步驟及第二步驟n次。注意，在第n次的反復中，將各像素中獲得的第n攝像資料4005經過讀出電路4002格納於第n類比記憶體中。
在第三步驟中，在影像處理引擎部4020中使用格納到多個類比記憶體中的第一攝像資料4005至第n攝像資料4005進行所希望的影像處理，以取得影像處理後的攝像資料4025。
在第四步驟中，在A/D轉換部4030中對攝像資料4025進行類比-數位轉換處理，以取得影像資料4035。
作為上述影像處理之一，有從多個攝像資料4005獲得焦點不模糊的影像處理後的攝像資料4025的處理。為了取得該影像處理後的攝像資料4025，可以採用如下結構：計算出各攝像資料4005的清晰度，取得清晰度最高的攝像資料4005作為影像處理後的攝像資料4025的結構。另外，也可以採用如下結構：從各攝像資料4005抽出清晰度高的區域，將該區域連起來而構成影像處理後的攝像資料4025的結構。
此外，作為上述影像處理的其他之一，有從多個攝像資料4005獲得亮度最適合的影像處理後的攝像資料4025的處理。為了取得該影像處理後的攝像資料4025，可以採用如下結構：計算出各攝像資料4005的最高亮度，從不算最高亮度達到飽和值的攝像資料4005的攝像資料4005取得影像處理後的攝像資料4025的結構。
另外，也可以採用如下結構：計算出各攝像資料4005的最低亮度，從不算最低亮度達到飽和值的攝像資料4005的攝像資料4005取得影像處理後的攝像資料4025的結構。
當按照拍攝用的閃光燈的開燈進行上述第一步驟及第二步驟時，可以獲得對應於最適合的光量照射的時機的攝像資料4005。
本實施方式可以與本說明書中的其他實施方式所示的結構適當地組合而實施。
40‧‧‧矽基板
51‧‧‧電晶體
52‧‧‧電晶體
53‧‧‧電晶體
60‧‧‧光電二極體
61‧‧‧陽極
62‧‧‧陰極
63‧‧‧低電阻區域
70‧‧‧接觸插頭
71‧‧‧佈線層
72‧‧‧佈線層
73‧‧‧佈線層
80‧‧‧絕緣層
91‧‧‧電路
92‧‧‧電路
1100‧‧‧層
1200‧‧‧層
1300‧‧‧層
1400‧‧‧層

Claims (17)

  1. 一種攝像裝置，包括：包括第一電晶體及第二電晶體的第一電路；以及包括第三電晶體及光電二極體的第二電路，其中，該第一電晶體及該第三電晶體是包含氧化物半導體層作為活性層的n通道型電晶體，該第二電晶體是在矽基板中包含活性區域的p通道型電晶體，該光電二極體位於該矽基板中，該第一電晶體與該第二電晶體隔著絕緣層互相重疊，該第三電晶體與該光電二極體隔著該絕緣層互相重疊，該第二電晶體位於該矽基板的第一面，並且，該光電二極體具有與該矽基板的該第一面相反的光接收面。
  2. 根據申請專利範圍第1項之攝像裝置，其中該氧化物半導體層包含In及Zn。
  3. 根據申請專利範圍第2項之攝像裝置，其中該氧化物半導體層還包含選自Al、Ti、Ga、Y、Zr、La、Ce、Nd和Hf中的一個。
  4. 根據申請專利範圍第1項之攝像裝置，其中該第一電路是CMOS電路。
  5. 根據申請專利範圍第1項之攝像裝置，其中該第一電晶體的源極和汲極中的一個與該第二電晶體的源極和汲極中的一個電連接，並且該第一電晶體的閘極與該第二電晶體的閘極電連接。
  6. 根據申請專利範圍第1項之攝像裝置，其中該矽基板的該第一面的晶面配向為(110)面。
  7. 一種電子裝置，包括：申請專利範圍第1項之攝像裝置；以及顯示裝置。
  8. 一種攝像裝置，包括：包括第一電晶體及第二電晶體的第一電路；以及包括第三電晶體、第四電晶體、第五電晶體、第六電晶體及光電二極體的第二電路，其中，該第一電晶體及該第三電晶體至該第六電晶體是包含氧化物半 導體層作為活性層的n通道型電晶體，該第二電晶體是p通道型電晶體，該第二電晶體的活性區域位於該矽基板中，該第一電晶體的源極和汲極中的一個與該第二電晶體的源極和汲極中的一個電連接，該第一電晶體的閘極與該第二電晶體的閘極電連接，該第三電晶體的源極和汲極中的一個與該光電二極體電連接，該第三電晶體的該源極和該汲極中的另一個與該第四電晶體的源極和汲極中的一個電連接，該第三電晶體的該源極和該汲極中的另一個與該第五電晶體的閘極電連接，該第五電晶體的源極和汲極中的一個與該第六電晶體的源極和汲極中的一個電連接，該光電二極體位於該矽基板中，該第一電晶體與該第二電晶體隔著絕緣層互相重疊，該光電二極體與該第三電晶體至該第六電晶體中的每一個隔著該絕緣層互相重疊，該第二電晶體位於該矽基板的該第一面，並且，該光電二極體具有與該矽基板的第一面相反的光接收面。
  9. 根據申請專利範圍第8項之攝像裝置，其中該氧化物半導體層包含In及Zn。
  10. 根據申請專利範圍第9項之攝像裝置，其中該氧化物半導體層還包含選自Al、Ti、Ga、Y、Zr、La、Ce、Nd和Hf中的一個。
  11. 根據申請專利範圍第8項之攝像裝置，其中該矽基板的該第一面的晶面配向為(110)面。
  12. 一種電子裝置，包括：申請專利範圍第8項之攝像裝置；以及顯示裝置。
  13. 一種攝像裝置，包括：包括第一電晶體及第二電晶體的第一電路；以及包括第三電晶體及光電二極體的第二電路，其中，該第一電晶體及該第三電晶體是包含氧化物半導體層的n通道型 電晶體，該第二電晶體是在矽基板中包含活性區域的p通道型電晶體，該第一電晶體的源極和汲極中的一個與該第二電晶體的源極和汲極中的一個電連接，該第一電晶體的閘極與該第二電晶體的閘極電連接，該光電二極體位於該矽基板中，該第三電晶體與該光電二極體隔著該絕緣層互相重疊，該第二電晶體位於該矽基板的第一面，並且，該光電二極體具有與該矽基板的該第一面相反的光接收面。
  14. 根據申請專利範圍第13項之攝像裝置，其中該氧化物半導體層包含n及Zn。
  15. 根據申請專利範圍第14項之攝像裝置，其中該氧化物半導體層還包含選自Al、Ti、Ga、Y、Zr、La、Ce、Nd和Hf中的一個。
  16. 根據申請專利範圍第13項之攝像裝置，其中該矽基板的該第一面的晶面配向為(110)面。
  17. 一種電子裝置，包括：申請專利範圍第13項之攝像裝置；以及顯示裝置。
TW104107253A 2014-03-13 2015-03-06 攝像裝置 TWI660490B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014050267 2014-03-13
JP2014-050267 2014-03-13

Publications (2)

Publication Number Publication Date
TW201535703A true TW201535703A (zh) 2015-09-16
TWI660490B TWI660490B (zh) 2019-05-21

Family

ID=54069777

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104107253A TWI660490B (zh) 2014-03-13 2015-03-06 攝像裝置

Country Status (5)

Country Link
US (2) US9425226B2 (zh)
JP (3) JP6604729B2 (zh)
KR (3) KR20230062676A (zh)
TW (1) TWI660490B (zh)
WO (1) WO2015136418A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI806127B (zh) * 2016-02-12 2023-06-21 光程研創股份有限公司 光學裝置及光學系統

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6021762B2 (ja) * 2013-08-28 2016-11-09 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および製造方法、並びに、電子機器
KR102380829B1 (ko) 2014-04-23 2022-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
KR102418666B1 (ko) 2014-05-29 2022-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 소자, 전자 기기, 촬상 소자의 구동 방법, 및 전자 기기의 구동 방법
US9881954B2 (en) 2014-06-11 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Imaging device
JP6570417B2 (ja) 2014-10-24 2019-09-04 株式会社半導体エネルギー研究所 撮像装置および電子機器
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
US10522693B2 (en) 2015-01-16 2019-12-31 Semiconductor Energy Laboratory Co., Ltd. Memory device and electronic device
US11024725B2 (en) * 2015-07-24 2021-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including metal oxide film
WO2021035420A1 (zh) 2019-08-23 2021-03-04 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
US11600234B2 (en) 2015-10-15 2023-03-07 Ordos Yuansheng Optoelectronics Co., Ltd. Display substrate and driving method thereof
WO2021035415A1 (zh) 2019-08-23 2021-03-04 京东方科技集团股份有限公司 显示装置及其制备方法
WO2021035414A1 (zh) 2019-08-23 2021-03-04 京东方科技集团股份有限公司 像素电路及驱动方法、显示基板及驱动方法、显示装置
CN105185816A (zh) * 2015-10-15 2015-12-23 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
US9871067B2 (en) * 2015-11-17 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Infrared image sensor component
JP2017108397A (ja) * 2015-11-30 2017-06-15 株式会社半導体エネルギー研究所 信号処理回路、及び該信号処理回路を有する半導体装置
US10020336B2 (en) 2015-12-28 2018-07-10 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device using three dimentional (3D) integration
US10347681B2 (en) 2016-02-19 2019-07-09 Semiconductor Energy Laboratory Co., Ltd. Imaging device
US9936150B2 (en) * 2016-03-17 2018-04-03 Semiconductor Components Industries, Llc Image sensors with a rolling shutter scanning mode and high dynamic range
JP2018049919A (ja) * 2016-09-21 2018-03-29 株式会社ジャパンディスプレイ 表示装置
KR102464131B1 (ko) * 2017-06-30 2022-11-04 엘지디스플레이 주식회사 전계발광 표시장치
WO2019150981A1 (ja) 2018-02-01 2019-08-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器
CN108766989B (zh) * 2018-06-01 2021-09-03 京东方科技集团股份有限公司 一种光学传感器件及其制作方法、显示器件、显示设备
KR20210021463A (ko) 2018-06-21 2021-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 그 동작 방법, 및 전자 기기
JPWO2020262643A1 (zh) * 2019-06-26 2020-12-30
CN112740421A (zh) 2019-08-23 2021-04-30 京东方科技集团股份有限公司 显示装置及其制备方法
CN112771674B (zh) 2019-08-27 2022-02-22 京东方科技集团股份有限公司 电子装置基板及其制作方法、电子装置
US11842002B2 (en) 2019-10-04 2023-12-12 Semiconductor Energy Laboratory Co., Ltd. Display device
US11183534B2 (en) 2020-03-31 2021-11-23 Black Peak LLC Light emitting device with small footprint

Family Cites Families (161)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59126666A (ja) * 1983-01-10 1984-07-21 Seiko Epson Corp 固体イメ−ジセンサ
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0682817B2 (ja) * 1985-12-20 1994-10-19 松下電器産業株式会社 イメ−ジセンサ
JPS63174356A (ja) 1987-01-14 1988-07-18 Agency Of Ind Science & Technol 画像処理用半導体装置
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0714079B2 (ja) 1990-09-10 1995-02-15 株式会社日立製作所 酸化物超電導三端子素子
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100265179B1 (ko) 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
DE69631356T2 (de) 1995-08-02 2004-07-15 Canon K.K. Halbleiter-Bildaufnehmer mit gemeinsamer Ausgangsleistung
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3410976B2 (ja) 1998-12-08 2003-05-26 インターナショナル・ビジネス・マシーンズ・コーポレーション 薄膜及びバルク・シリコン・トランジスタを組み合わせる併合化論理及びメモリ集積回路チップとその形成方法
US6204524B1 (en) 1999-07-14 2001-03-20 Micron Technology, Inc. CMOS imager with storage capacitor
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4323037B2 (ja) 1999-12-02 2009-09-02 シャープ株式会社 薄膜半導体装置
US6960817B2 (en) 2000-04-21 2005-11-01 Canon Kabushiki Kaisha Solid-state imaging device
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3899236B2 (ja) 2001-02-16 2007-03-28 シャープ株式会社 イメージセンサの製造方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3719947B2 (ja) * 2001-04-18 2005-11-24 シャープ株式会社 固体撮像装置及びその製造方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
CN1316634C (zh) 2001-10-03 2007-05-16 株式会社东芝 X光平面检测器
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4115128B2 (ja) 2001-12-26 2008-07-09 キヤノン株式会社 光電変換装置及び画像形成システム
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP4342142B2 (ja) * 2002-03-22 2009-10-14 富士通マイクロエレクトロニクス株式会社 半導体受光素子
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7115923B2 (en) 2003-08-22 2006-10-03 Micron Technology, Inc. Imaging with gate controlled charge storage
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7160753B2 (en) * 2004-03-16 2007-01-09 Voxtel, Inc. Silicon-on-insulator active pixel sensors
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7427776B2 (en) 2004-10-07 2008-09-23 Hewlett-Packard Development Company, L.P. Thin-film transistor and methods
GB0423599D0 (en) * 2004-10-23 2004-11-24 Univ Belfast Electro-optical device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP4725095B2 (ja) 2004-12-15 2011-07-13 ソニー株式会社 裏面入射型固体撮像装置及びその製造方法
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2006229047A (ja) * 2005-02-18 2006-08-31 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
EP1858082A4 (en) * 2005-03-11 2011-01-19 Fujitsu Semiconductor Ltd IMAGE SENSOR WHERE A PHOTODIODE REGION IS EMBEDDED AND MANUFACTURING METHOD THEREFOR
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
KR100782463B1 (ko) 2005-04-13 2007-12-05 (주)실리콘화일 3차원 구조를 갖는 이미지 센서의 분리형 단위화소 및 그제조방법
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
FR2888989B1 (fr) 2005-07-21 2008-06-06 St Microelectronics Sa Capteur d'images
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
JP4303246B2 (ja) * 2006-01-06 2009-07-29 富士通マイクロエレクトロニクス株式会社 半導体受光装置
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250862A (ja) 2006-03-16 2007-09-27 Seiko Epson Corp 半導体装置、集積回路、及び電子機器
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
US7419844B2 (en) 2006-03-17 2008-09-02 Sharp Laboratories Of America, Inc. Real-time CMOS imager having stacked photodiodes fabricated on SOI wafer
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007317768A (ja) * 2006-05-24 2007-12-06 Matsushita Electric Ind Co Ltd 光半導体装置およびその製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7663165B2 (en) 2006-08-31 2010-02-16 Aptina Imaging Corporation Transparent-channel thin-film transistor-based pixels for high-performance image sensors
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7916195B2 (en) 2006-10-13 2011-03-29 Sony Corporation Solid-state imaging device, imaging apparatus and camera
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5105842B2 (ja) 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP2008198791A (ja) 2007-02-13 2008-08-28 Nippon Hoso Kyokai <Nhk> 有機トランジスタ
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
KR101612130B1 (ko) 2007-03-20 2016-04-12 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 산화물 반도체막 및 반도체 디바이스
TWI487118B (zh) 2007-03-23 2015-06-01 Idemitsu Kosan Co Semiconductor device
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101092483B1 (ko) 2007-05-31 2011-12-13 캐논 가부시끼가이샤 산화물 반도체를 사용한 박막트랜지스터의 제조 방법
WO2009031377A1 (ja) 2007-09-03 2009-03-12 National University Corporation University Of Toyama 二重自己整合プロセスによる多重チャネル自己整合トランジスタ及びその製造方法
KR20090040158A (ko) 2007-10-19 2009-04-23 삼성전자주식회사 투명한 트랜지스터를 구비한 시모스 이미지 센서
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2009158528A (ja) 2007-12-25 2009-07-16 Sharp Corp 半導体装置
JP2009176950A (ja) * 2008-01-24 2009-08-06 Sony Corp 固体撮像素子及びその製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101776955B1 (ko) 2009-02-10 2017-09-08 소니 주식회사 고체 촬상 장치와 그 제조 방법, 및 전자 기기
JP4798232B2 (ja) * 2009-02-10 2011-10-19 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
KR101584664B1 (ko) * 2009-05-08 2016-01-13 삼성전자주식회사 씨모스 이미지 센서
JP5564847B2 (ja) * 2009-07-23 2014-08-06 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
CN103794612B (zh) * 2009-10-21 2018-09-07 株式会社半导体能源研究所 半导体装置
CN104485341A (zh) 2009-11-06 2015-04-01 株式会社半导体能源研究所 半导体装置
KR101952065B1 (ko) * 2009-11-06 2019-02-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 동작 방법
FR2954831B1 (fr) * 2009-12-30 2013-02-08 Commissariat Energie Atomique Dispositif imageur pixelise integre a transduction par diamant et procede de realisation
WO2011111549A1 (en) * 2010-03-08 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5684491B2 (ja) * 2010-04-27 2015-03-11 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
JP2012084750A (ja) * 2010-10-13 2012-04-26 Panasonic Corp 固体撮像装置および固体撮像装置の製造方法
JP6024103B2 (ja) 2011-06-30 2016-11-09 ソニー株式会社 撮像素子、撮像素子の駆動方法、撮像素子の製造方法、および電子機器
JP5794068B2 (ja) * 2011-09-16 2015-10-14 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
US9236408B2 (en) * 2012-04-25 2016-01-12 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device including photodiode
US8860022B2 (en) * 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP6168331B2 (ja) * 2012-05-23 2017-07-26 ソニー株式会社 撮像素子、および撮像装置
JP6224931B2 (ja) * 2012-07-27 2017-11-01 株式会社半導体エネルギー研究所 半導体装置
JP5725123B2 (ja) * 2013-10-04 2015-05-27 ソニー株式会社 固体撮像装置及び電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI806127B (zh) * 2016-02-12 2023-06-21 光程研創股份有限公司 光學裝置及光學系統

Also Published As

Publication number Publication date
TWI660490B (zh) 2019-05-21
JP2015188083A (ja) 2015-10-29
US9425226B2 (en) 2016-08-23
JP6604729B2 (ja) 2019-11-13
KR20230062676A (ko) 2023-05-09
KR20200130521A (ko) 2020-11-18
US9711549B2 (en) 2017-07-18
JP2022087122A (ja) 2022-06-09
US20160358961A1 (en) 2016-12-08
KR20160133512A (ko) 2016-11-22
US20150263053A1 (en) 2015-09-17
JP2020031220A (ja) 2020-02-27
KR102528615B1 (ko) 2023-05-08
WO2015136418A1 (en) 2015-09-17
KR102450562B1 (ko) 2022-10-07

Similar Documents

Publication Publication Date Title
TWI660490B (zh) 攝像裝置
JP7432644B2 (ja) 撮像装置
JP7049413B2 (ja) 電子機器
JP7153762B2 (ja) 撮像装置および電子機器
JP7142120B2 (ja) 撮像装置
TWI656631B (zh) 攝像裝置
JP6960025B2 (ja) 撮像装置
JP2023073250A (ja) 撮像装置