KR102418666B1 - 촬상 소자, 전자 기기, 촬상 소자의 구동 방법, 및 전자 기기의 구동 방법 - Google Patents

촬상 소자, 전자 기기, 촬상 소자의 구동 방법, 및 전자 기기의 구동 방법 Download PDF

Info

Publication number
KR102418666B1
KR102418666B1 KR1020150071639A KR20150071639A KR102418666B1 KR 102418666 B1 KR102418666 B1 KR 102418666B1 KR 1020150071639 A KR1020150071639 A KR 1020150071639A KR 20150071639 A KR20150071639 A KR 20150071639A KR 102418666 B1 KR102418666 B1 KR 102418666B1
Authority
KR
South Korea
Prior art keywords
transistor
oxide
oxide semiconductor
drain
source
Prior art date
Application number
KR1020150071639A
Other languages
English (en)
Other versions
KR20150138031A (ko
Inventor
다카유키 이케다
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20150138031A publication Critical patent/KR20150138031A/ko
Application granted granted Critical
Publication of KR102418666B1 publication Critical patent/KR102418666B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 여러 번의 노광으로 하나의 화상 데이터를 얻을 수 있는 촬상 소자를 제공한다. 또한, 노이즈가 적은 화상 데이터를 얻을 수 있는 촬상 소자를 제공한다. 또한, 소비 전력이 저감된 촬상 장치를 제공한다.
화소를 포함하는 촬상 소자로, 상기 화소가 포토다이오드; 산화물 반도체층을 가지는 트랜지스터; 다이오드; 및 전하 유지부를 가지고, 상기 트랜지스터와 접속되는 상기 포토다이오드의 전극과 상기 트랜지스터와 접속되는 상기 다이오드의 전극의 극성이 동일하다.

Description

촬상 소자, 전자 기기, 촬상 소자의 구동 방법, 및 전자 기기의 구동 방법{IMAGING ELEMENT, ELECTRONIC APPLIANCE, METHOD FOR DRIVING IMAGING DEVICE, AND METHOD FOR DRIVING ELECTRONIC APPLIANCE}
본 발명의 일 형태는 촬상 소자, 전자 기기, 촬상 소자의 구동 방법, 및 전자 기기의 구동 방법에 관한 것이다.
또한, 본 발명의 일 형태는 상술한 기술 분야에 한정되지 않는다. 본 명세서 등에 개시(開示)된 발명의 일 형태의 기술 분야는 물건, 방법, 또는 제조 방법에 관한 것이다. 또는, 본 발명의 일 형태는 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다. 또는, 본 발명의 일 형태는 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 이들의 구동 방법, 또는 이들의 제조 방법에 관한 것이다.
휴대 전화, 스마트폰, 디지털 카메라, 디지털 일안 반사식 카메라, 디지털 비디오 카메라에 탑재되는 촬상 소자로서는 CCD(Charge-Coupled Device) 촬상 소자나 CMOS(Complementary Metal Oxide Semiconductor) 촬상 소자가 알려져 있다. 특히 CMOS 촬상 소자는 소비 전력이 낮고 해상도가 높다는 점에서 CCD 촬상 소자보다 유리하기 때문에 기술 개발이 활발하다.
CMOS 촬상 소자의 구동 방법으로서는 롤링 셔터(rolling shutter) 방식과 글로벌 셔터(global shutter) 방식이 알려져 있다. 롤링 셔터 방식은 화소를 행마다 순차적으로 노광시키는 방식이다. 한편 글로벌 셔터 방식은 모든 화소를 일괄적으로 노광시키는 방식이다. 롤링 셔터 방식에서는 노광 시각이 화소마다 다르기 때문에 피사체가 움직이는 경우에는 촬상된 화상이 왜곡된다는 문제가 있다. 한편, 글로벌 셔터 방식에서는 모든 화소를 동시에 노광시키기 때문에 피사체가 움직이는 경우에도 촬상된 화상이 왜곡되지 않는다. 따라서, CMOS 촬상 소자의 구동 방법으로서는 롤링 셔터 방식보다 글로벌 셔터 방식이 우수하다고 할 수 있다. 하지만, 글로벌 셔터 방식에서는 유지되는 전하의 판독 시각이 화소마다 다르다. 이로 인하여 전송(轉送) 트랜지스터에서 누설 전류가 발생되면 포토다이오드에서 생성된 전하가 유지되지 못하여, 피사체가 가지는 본래의 정보가 화상에 반영되지 않는다는 문제가 있다. 이 문제에 대하여 전송 트랜지스터로서 산화물 반도체를 포함하는 트랜지스터를 사용하여, 전하의 누설을 억제하는 기술이 개시되어 있다(특허문헌 1 및 특허문헌 2 참조).
CMOS 촬상 소자를 사용한 디지털 카메라 등에서도 디지털 화상 처리에 의하여 장시간 노광이나 다중 노광 등의 촬영 모드가 가능하다. 은염 필름을 사용한 카메라(아날로그 카메라)의 경우, 장시간 노광이란 오랫동안 셔터를 열어 노광시키는 촬영 방법이다. 장시간 노광은 피사체의 움직임의 궤적을 촬영할 수 있기 때문에 천체 촬영에 많이 쓰인다. 또한 다중 노광이란, 복수의 화상을 겹쳐서 하나의 화상을 얻는 촬영 방법이다. 통상적인 촬영으로는 취득할 수 없는 화상을 얻을 수 있기 때문에 디자인성이 높은 화상을 작성할 수 있다. 디지털 카메라 등으로는 몇 시간 동안 셔터를 열어 놓고 촬영하기가 어렵지만, 촬영한 화상이 화상 데이터로서 저장되기 때문에 가공하기 쉽다. 그러므로, 장시간 노광이나 다중 노광 등의 촬영 모드에서는 복수의 화상 데이터를 준비하고 이들을 합성하여 하나의 화상 데이터로 만드는 화상 처리가 일반적으로 행해지고 있다.
일본국 특개2011-119950호 공보 일본국 특개2013-232918호 공보
그러나, 화상 데이터의 합성에 의한 장시간 노광이나 다중 노광에서는 복수의 화상 데이터를 저장할 필요가 있고 그 복수의 화상 데이터를 저장하기 위한 대용량 기억 매체가 필요하다. 또한, 복수의 화상 데이터를 저장할 때 아날로그 데이터를 디지털 데이터로 변환할 필요가 있으므로, A/D 변환 회로 등의 처리 회로를 항상 구동시켜야 한다. 이 때문에 디지털 카메라 등에는 소비 전력이 높아지는 문제가 있다. 그리고, A/D 변환 회로 등의 처리 회로가 항상 구동됨으로 인하여 촬상 소자에 암전류 노이즈가 발생되기 쉽다. 그래서, 노이즈가 많은 화상 데이터가 얻어지는 경우도 많고, 이와 같은 노이즈가 발생된 복수의 화상 데이터를 합성할 때에는 노이즈가 증폭된 화상 데이터가 얻어지는 문제가 있다.
그러므로 본 발명의 일 형태는 여러 번의 노광으로 하나의 화상 데이터가 얻어지는 촬상 소자를 제공한다. 또한, 노이즈가 적은 화상 데이터가 얻어지는 촬상 소자를 제공한다. 또한, 소비 전력이 저감된 촬상 장치를 제공한다. 또한, 신규 촬상 장치를 제공한다.
또한, 본 발명의 일 형태는 반드시 상술한 모든 과제를 해결할 필요는 없고 적어도 하나의 과제를 해결할 수 있으면 좋다. 또한, 상술한 과제의 기재는 다른 과제의 존재를 방해하는 것은 아니다. 또한, 상술한 것 이외의 과제는 명세서, 도면, 청구항 등의 기재로부터 저절로 명백해지는 것이며 명세서, 도면, 청구항 등의 기재로부터 상술한 것 이외의 과제가 추출될 수 있다.
본 발명의 일 형태는 화소를 포함하는 촬상 소자로, 상기 화소가 포토다이오드; 산화물 반도체층을 포함하는 트랜지스터; 다이오드; 및 전하 유지부를 가지고, 상기 트랜지스터의 소스 및 드레인 중 한쪽은 상기 포토다이오드의 제 1 전극과 전기적으로 접속되고, 상기 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 다이오드의 제 1 전극과 전기적으로 접속되고, 상기 다이오드의 제 2 전극은 전하 유지부와 전기적으로 접속되고, 상기 포토다이오드의 상기 제 1 전극과 상기 다이오드의 상기 제 1 전극은 극성이 동일한 촬상 소자이다.
또한, 본 발명의 일 형태는 화소를 포함하는 촬상 장치로, 상기 화소는 포토다이오드; 제 1 트랜지스터; 제 2 트랜지스터; 제 3 트랜지스터; 제 4 트랜지스터; 제 5 트랜지스터; 및 제 6 트랜지스터를 가지고, 상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 상기 포토다이오드의 제 1 전극과 전기적으로 접속되고, 상기 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 상기 제 2 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 3 트랜지스터의 게이트와 전기적으로 접속되고, 상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 4 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 상기 제 5 트랜지스터의 소스 및 드레인 중 한쪽은 상기 포토다이오드의 상기 제 1 전극 그리고 상기 제 1 트랜지스터의 소스 및 드레인 중 상기 한쪽과 전기적으로 접속되고, 상기 제 6 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 2 트랜지스터의 소스 및 드레인 중 다른 쪽과 전기적으로 접속되고, 상기 제 4 트랜지스터의 게이트는 제 1 신호가 공급되도록 접속되고, 상기 제 5 트랜지스터의 게이트는 제 2 신호가 공급되도록 접속되고, 상기 제 6 트랜지스터의 게이트는 제 3 신호가 공급되도록 접속되고, 상기 제 1 트랜지스터는 산화물 반도체를 포함하고, 상기 제 2 트랜지스터의 게이트는 상기 제 2 트랜지스터의 소스 또는 드레인과 전기적으로 접속되는 촬상 소자이다.
또한, 본 발명의 일 형태는 화소가 포토다이오드; 게이트에 제 1 신호선이 접속되며 산화물 반도체층을 포함하는 트랜지스터; 및 상기 트랜지스터를 통하여 포토다이오드에서 생성되는 전하를 전송받는 전하 유지부를 가지는 촬상 소자의 구동 방법으로, 상기 제 1 신호선에, 상기 트랜지스터가 온 상태가 되는 전위가 여러 번 공급된 후에 상기 전하 유지부의 전위에 상당하는 신호가 화소로부터 출력되는 촬상 소자의 구동 방법이다.
본 발명의 일 형태에 의하여 장시간 노광 또는 다중 노광 등의 촬영 모드에서도 복수의 화상 데이터를 저장하지 않고 하나의 화상 데이터를 얻을 수 있는 촬상 소자를 제공할 수 있다. 또한, 여러 번의 노광을 할 때 A/D 변환 회로 등에 대한 전원 공급을 꺼놓을 수 있기 때문에 암전류 노이즈가 발생되기 어렵다. 그러므로, 노이즈가 적은 화상 데이터를 얻을 수 있는 촬상 소자를 제공할 수 있음과 함께 소비 전력이 저감된 촬상 장치를 제공할 수 있다. 또한, 신규 촬상 장치를 제공할 수 있다.
또한, 상술한 효과의 기재는 다른 효과의 존재를 방해하는 것은 아니다. 또한, 본 발명의 일 형태는 반드시 상술한 모든 효과를 가질 필요는 없다. 또한, 상술한 것 이외의 효과는 명세서, 도면, 청구항 등의 기재로부터 저절로 명백해지는 것이며 명세서, 도면, 청구항 등의 기재로부터 상술한 것 이외의 효과가 추출될 수 있다.
도 1은 촬상 소자의 구성의 일례를 설명하기 위한 도면.
도 2는 촬상 소자의 구성의 일례를 설명하기 위한 회로도.
도 3은 촬상 소자의 구성의 일례를 설명하기 위한 회로도.
도 4는 촬상 소자의 구성의 일례를 설명하기 위한 회로도.
도 5는 촬상 소자의 회로 동작의 일례를 설명하기 위한 타이밍 차트.
도 6은 촬상 소자의 회로 동작의 일례를 설명하기 위한 타이밍 차트.
도 7은 촬상 소자의 회로 동작의 일례를 설명하기 위한 타이밍 차트.
도 8은 촬상 소자의 회로 동작의 일례를 설명하기 위한 타이밍 차트.
도 9는 촬상 소자의 일례를 도시한 단면도.
도 10은 촬상 소자의 일례를 도시한 단면도.
도 11은 촬상 소자의 일례를 도시한 단면도.
도 12는 촬상 소자의 일례를 도시한 단면도.
도 13은 트랜지스터의 일례를 도시한 단면도.
도 14는 촬상 장치의 구체적인 예를 설명하기 위한 도면.
도 15는 촬상 장치의 구성의 일례를 설명하기 위한 회로도.
본 발명의 일 형태에 따른 실시형태에 대하여 도면을 사용하여 상세하게 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 형태 및 상세한 사항은 본 발명의 취지 및 범위에서 벗어남이 없이 다양하게 변경될 수 있다는 것은 당업자라면 용이하게 이해할 수 있다. 따라서, 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한, 이하에 기재된 실시형태는 본 명세서에 기재된 다른 실시형태와 적절히 조합하여 실시될 수 있다. 또한, 이하에서 본 발명의 일 형태를 설명함에 있어서 동일한 것을 지칭하는 부호는 다른 도면간에서 공통적으로 사용한다.
또한, 본 명세서 등에서는 어느 하나의 실시형태에서의 도면 또는 문장의 일부를 추출하여 발명의 일 형태를 구성할 수 있다. 따라서, 어떤 부분을 설명하는 도면 또는 문장이 기재되어 있는 경우, 그 도면 또는 문장의 일부를 추출한 내용도 발명의 일 형태로서 개시된 것이며 그것으로 발명의 일 형태를 구성할 수 있다. 그리고, 그 발명의 일 형태는 명확하다고 할 수 있다. 그러므로, 예를 들어 하나 또는 복수의 능동 소자(트랜지스터 등), 배선, 수동 소자(용량 소자 등), 도전층, 절연층, 반도체층, 부품, 장치, 동작 방법, 제조 방법 등이 기재된 도면 또는 문장에서 그 일부를 추출하여 발명의 일 형태를 구성할 수 있다. 예를 들어, N개(N은 정수(整數))의 회로 소자(트랜지스터, 용량 소자 등)를 가지고 구성된 회로도로부터 M개(M은 정수이며 M<N)의 회로 소자(트랜지스터, 용량 소자 등)를 추출하여 발명의 일 형태를 구성할 수 있다. 다른 예로서는 'A는 B, C, D, E, 또는 F를 가진다'라고 기재된 문장에서 일부의 요소를 임의적으로 추출하여 'A는 B 및 E를 가진다', 'A는 E 및 F를 가진다', 'A는 C, E, 및 F를 가진다', 또는 'A는 B, C, D, 및 E를 가진다' 등의 발명의 일 형태를 구성할 수 있다.
또한 본 명세서 등에서는, 어느 하나의 실시형태에서 도면 또는 문장으로 적어도 하나의 구체적인 예가 기재되어 있는 경우, 그 구체적인 예의 상위 개념을 도출하는 것은 당업자에게는 용이한 일이다. 따라서, 어느 하나의 실시형태에서 도면 또는 문장으로 적어도 하나의 구체적인 예가 기재되어 있는 경우, 그 구체적인 예의 상위 개념도 발명의 일 형태로서 개시되어 있는 것이며 그것으로 발명의 일 형태를 구성할 수 있다. 그리고, 그 발명의 일 형태는 명확하다고 할 수 있다.
또한 본 명세서 등에서는, 적어도 도면(또는 그 일부)에 기재된 내용은 발명의 일 형태로서 개시되어 있는 것이며 그것으로 발명의 일 형태를 구성할 수 있다. 따라서, 어떤 내용에 대하여 도면에 기재되어 있으면 문장으로 표현되지 않더라도 그 내용이 발명의 일 형태로서 개시되어 있는 것이며 그것으로 발명의 일 형태를 구성할 수 있다. 마찬가지로, 도면의 일부를 추출한 도면에 관해서도 발명의 일 형태로서 개시되어 있는 것이며 그것으로 발명의 일 형태를 구성할 수 있다. 그리고, 그 발명의 일 형태는 명확하다고 할 수 있다.
또한, 명세서에서 문장이나 도면으로 규정되지 않은 내용에 관하여, 그 내용을 제외하는 것을 규정하여 발명의 일 형태를 구성할 수 있다. 또는, 어떤 값에 관하여, 상한값과 하한값 등으로 표현되는 수치 범위가 기재되어 있는 경우, 그 범위를 임의적으로 좁히거나 또는 그 범위 내의 한 지점을 제외함으로써 그 범위의 일부를 제외하여 발명의 일 형태를 구성할 수 있다. 이로써, 예를 들어 종래 기술이 본 발명의 일 형태의 기술적 범위 내에 들어가지 않음을 규정할 수 있다.
또한 본 명세서 등에서는, 능동 소자(트랜지스터 등), 수동 소자(용량 소자 등) 등이 가지는 모든 단자에 관하여, 그 접속처가 특정되지 않더라도 당업자라면 발명의 일 형태를 구성할 수 있는 경우가 있다. 즉, 접속처가 특정되지 않더라도, 발명의 일 형태는 명확하다고 할 수 있다. 그리고 접속처가 특정된 내용이 본 명세서 등에 기재되어 있는 경우, 접속처가 특정되지 않은 발명의 일 형태가 본 명세서 등에 기재되어 있다고 판단할 수 있는 경우가 있다. 특히, 단자의 접속처에 있어서 복수의 후보가 존재하는 경우에는, 그 단자의 접속처를 특정한 개소에 한정할 필요는 없다. 따라서, 능동 소자(트랜지스터 등), 수동 소자(용량 소자 등) 등이 가지는 단자의 일부에 대해서만 그 접속처를 특정하여 발명의 일 형태를 구성할 수 있는 경우가 있다.
또한, 본 명세서 등에서는 어떤 회로에 관하여 적어도 접속처가 특정되기만 하면, 당업자라면 발명을 특정할 수 있는 경우가 있다. 또는, 어떤 회로에 관하여 적어도 기능이 특정되기만 하면, 당업자라면 발명을 특정할 수 있는 경우가 있다. 즉, 기능이 특정되면, 발명의 일 형태는 명확하다고 할 수 있다. 그리고, 기능이 특정된 발명의 일 형태가 본 명세서 등에 기재되어 있다고 판단할 수 있는 경우가 있다. 따라서, 어떤 회로에 관하여 기능이 특정되지 않더라도 접속처가 특정되면 발명의 일 형태로서 개시되어 있는 것이며 그것으로 발명의 일 형태를 구성할 수 있다. 또는, 어떤 회로에 관하여 접속처가 특정되지 않더라도 기능이 특정되면 발명의 일 형태로서 개시되어 있는 것이며 그것으로 발명의 일 형태를 구성할 수 있다.
(실시형태 1)
본 발명의 일 형태에 따른 촬상 소자의 구성을 도 1에 도시하였다. 촬상 소자는 복수의 화소(11)를 가지는 화소부(10)와, 각 화소(11)와 전기적으로 접속되는 제어 회로(20)를 가진다. 제어 회로(20)는 각 화소(11)를 제어하는 입력 신호를 공급하는 구동 회로(21)와, 각 화소(11)로부터의 출력 신호가 공급되는 신호 처리 회로(22)를 가진다. 또한, 신호 처리 회로(22)는 증폭 회로를 포함하여도 좋다. 신호 처리 회로(22)로부터의 출력 신호는 예를 들어, A/D 변환 회로를 가지는 회로에 입력되어 화상 데이터로 변환된다. 도 1에서는 구동 회로(21)와 신호 처리 회로(22)가 분리되어 배치되어 있지만 일체가 되어 배치되어도 좋다.
또한, 본 명세서 등에서 'X와 Y가 접속되어 있다'라고 명시적으로 기재되어 있는 경우에는, X와 Y가 전기적으로 접속되는 경우와, X와 Y가 기능적으로 접속되는 경우와, X와 Y가 직접 접속되는 경우가 본 명세서 등에 개시되어 있는 것으로 한다. 따라서, 소정의 접속 관계, 예를 들어 도면 또는 문장으로 표현된 접속 관계에 한정되지 않고 도면 또는 문장으로 표현된 접속 관계 이외의 것도 도면 또는 문장으로 표현되어 있는 것으로 한다.
여기서 X, Y는 대상물(예를 들어 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)이다.
X와 Y가 직접 접속되는 경우의 일례로서는, X와 Y의 전기적인 접속을 가능하게 하는 소자(예를 들어 스위치, 트랜지스터, 용량 소자, 인덕터, 저항 소자, 다이오드, 표시 소자, 발광 소자, 부하 등)가 X와 Y 사이에 접속되어 있지 않은 경우를 말하며, X와 Y의 전기적인 접속을 가능하게 하는 소자를 통하지 않고 X와 Y가 접속되어 있는 경우를 가리킨다.
X와 Y가 전기적으로 접속되는 경우의 일례로서는, X와 Y의 전기적인 접속을 가능하게 하는 소자가 X와 Y 사이에 하나 이상 접속되어 있는 경우를 들 수 있다. 또한, 스위치는 온 상태와 오프 상태가 제어되는 기능을 가진다. 즉, 스위치는 도통 상태(온 상태) 또는 비도통 상태(오프 상태)가 되어 전류를 흘릴지 여부를 제어하는 기능을 가진다. 또는, 스위치는 전류를 흘리는 경로를 선택하여 전환하는 기능을 가진다. 또한, X와 Y가 전기적으로 접속되어 있다는 것은 X와 Y가 직접 접속되어 있는 경우를 포함한다.
X와 Y가 기능적으로 접속되어 있는 경우의 일례로서는, X와 Y의 기능적인 접속을 가능하게 하는 회로(예를 들어, 논리 회로(인버터, NAND 회로, NOR 회로 등), 신호 변환 회로(DA 변환 회로, AD 변환 회로, 감마 보정 회로 등), 전위 레벨 변환 회로(전원 회로(승압 회로, 강압 회로 등), 신호의 전위 레벨을 변화시키는 레벨 시프터 회로 등), 전압원, 전류원, 전환 회로, 증폭 회로(신호 진폭 또는 전류량 등을 크게 할 수 있는 회로, 연산 증폭기, 차동 증폭 회로, 소스 폴로어 회로, 버퍼 회로 등), 신호 생성 회로, 기억 회로, 제어 회로 등)가 X와 Y 사이에 하나 이상 접속되어 있는 경우를 들 수 있다. 또한, 일례로서, X와 Y 사이에 다른 회로가 존재하더라도 X로부터 출력된 신호가 Y로 전달된다면 X와 Y는 기능적으로 접속되어 있는 것으로 한다. 또한, X와 Y가 기능적으로 접속되어 있다는 것은 X와 Y가 직접 접속되어 있는 경우와 X와 Y가 전기적으로 접속되어 있는 경우를 포함한다.
또한, 'X와 Y가 전기적으로 접속되어 있다'라고 명시적으로 기재되어 있는 경우, X와 Y가 전기적으로 접속되어 있는 경우(즉, X와 Y가 다른 소자 또는 다른 회로를 사이에 개재(介在)하여 접속되어 있는 경우)와, X와 Y가 기능적으로 접속되어 있는 경우(즉, X와 Y가 다른 소자 또는 다른 회로를 사이에 개재하여 기능적으로 접속되어 있는 경우)와, X와 Y가 직접 접속되어 있는 경우(즉, X와 Y가 다른 소자 또는 다른 회로를 사이에 개재하지 않고 접속되어 있는 경우)가 본 명세서 등에 개시되어 있는 것으로 한다. 즉, '전기적으로 접속되어 있다'라고 명시적으로 기재되어 있는 경우는, 단순히 '접속되어 있다'라고 명시적으로 기재되어 있는 것과 같은 내용이 본 명세서 등에 개시되어 있는 것으로 한다.
또한, 예를 들어 트랜지스터의 소스(또는 제 1 단자 등)가 Z1을 통하여(또는 통하지 않고) X와 전기적으로 접속되고, 트랜지스터의 드레인(또는 제 2 단자 등)이 Z2를 통하여(또는 통하지 않고) Y와 전기적으로 접속되어 있는 경우나, 트랜지스터의 소스(또는 제 1 단자 등)가 Z1의 일부와 직접 접속되고, Z1의 다른 일부가 X와 직접 접속되고, 트랜지스터의 드레인(또는 제 2 단자 등)이 Z2의 일부와 직접 접속되고, Z2의 다른 일부가 Y와 직접 접속되어 있는 경우에는 이하와 같이 표현할 수 있다.
예를 들어, 'X, Y, 트랜지스터의 소스(또는 제 1 단자 등), 및 트랜지스터의 드레인(또는 제 2 단자 등)은 서로 전기적으로 접속되어 있고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), 및 Y의 순서로 전기적으로 접속되어 있다'라고 표현할 수 있다. 또는, '트랜지스터의 소스(또는 제 1 단자 등)는 X와 전기적으로 접속되어 있고, 트랜지스터의 드레인(또는 제 2 단자 등)은 Y와 전기적으로 접속되어 있고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), 및 Y는 이 순서로 전기적으로 접속되어 있다'라고 표현할 수 있다. 또는, 'X는 트랜지스터의 소스(또는 제 1 단자 등) 및 트랜지스터의 드레인(또는 제 2 단자 등)을 통하여 Y와 전기적으로 접속되어 있고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), 및 Y는 이 접속 순서로 제공되어 있다'라고 표현할 수 있다. 상술한 예와 같은 표현 방법으로 회로 구성에서의 접속 순서를 규정함으로써, 트랜지스터의 소스(또는 제 1 단자 등)와 트랜지스터의 드레인(또는 제 2 단자 등)을 구별하여 기술적 범위를 결정할 수 있다.
또는 다른 표현 방법으로서, 예를 들어 '트랜지스터의 소스(또는 제 1 단자 등)는 적어도 제 1 접속 경로로 X와 전기적으로 접속되어 있고, 상기 제 1 접속 경로는 제 2 접속 경로를 가지지 않고, 상기 제 2 접속 경로는 트랜지스터를 경유하는 트랜지스터의 소스(또는 제 1 단자 등)와 트랜지스터의 드레인(또는 제 2 단자 등) 사이의 경로이고, 상기 제 1 접속 경로는 Z1을 경유하는 경로이고, 트랜지스터의 드레인(또는 제 2 단자 등)은 적어도 제 3 접속 경로로 Y와 전기적으로 접속되어 있고, 상기 제 3 접속 경로는 상기 제 2 접속 경로를 가지지 않고, 상기 제 3 접속 경로는 Z2를 경유하는 경로이다'라고 표현할 수 있다. 또는, '트랜지스터의 소스(또는 제 1 단자 등)는 적어도 제 1 접속 경로로 Z1을 통하여 X와 전기적으로 접속되어 있고, 상기 제 1 접속 경로는 제 2 접속 경로를 가지지 않고, 상기 제 2 접속 경로는 트랜지스터를 경유하는 접속 경로를 가지고, 트랜지스터의 드레인(또는 제 2 단자 등)은 적어도 제 3 접속 경로로 Z2를 통하여 Y와 전기적으로 접속되어 있고, 상기 제 3 접속 경로는 상기 제 2 접속 경로를 가지지 않는다'라고 표현할 수 있다. 또는, '트랜지스터의 소스(또는 제 1 단자 등)는 적어도 제 1 전기적 경로로 Z1을 통하여 X와 전기적으로 접속되어 있고, 상기 제 1 전기적 경로는 제 2 전기적 경로를 가지지 않고, 상기 제 2 전기적 경로는 트랜지스터의 소스(또는 제 1 단자 등)로부터 트랜지스터의 드레인(또는 제 2 단자 등)으로의 전기적 경로이고, 트랜지스터의 드레인(또는 제 2 단자 등)은 적어도 제 3 전기적 경로로 Z2를 통하여 Y와 전기적으로 접속되어 있고, 상기 제 3 전기적 경로는 제 4 전기적 경로를 가지지 않고, 상기 제 4 전기적 경로는 트랜지스터의 드레인(또는 제 2 단자 등)으로부터 트랜지스터의 소스(또는 제 1 단자 등)로의 전기적 경로이다'라고 표현할 수 있다. 상술한 예와 같은 표현 방법으로 회로 구성에서의 접속 경로를 규정함으로써, 트랜지스터의 소스(또는 제 1 단자 등)와 트랜지스터의 드레인(또는 제 2 단자 등)을 구별하여 기술적 범위를 결정할 수 있다.
다만, 이들 표현 방법은 일례에 불과하고 이들에 한정되지 않는다. 여기서 X, Y, Z1, 및 Z2는 대상물(예를 들어 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)이다.
또한, 회로도에 있어서 독립된 구성 요소들이 전기적으로 접속된 것처럼 도시되더라도, 하나의 구성 요소가 복수의 구성 요소로서의 기능을 겸비하는 경우도 있다. 예를 들어, 배선의 일부가 전극으로서도 기능하는 경우, 하나의 도전막이 배선 및 전극 양쪽으로서의 기능을 겸비하는 것이다. 따라서, 본 명세서에서 '전기적으로 접속'이라는 표현은 이와 같이 하나의 도전막이 복수의 구성 요소로서의 기능을 겸비하는 경우도 그 범주에 포함한다.
화소부(10)에 프리즘을 제공함으로써, 화소부(10)에 입사하는 광이 프리즘에 의하여 적색의 광, 녹색의 광, 청색의 광으로 분리되도록 하여도 좋다. 적색의 광, 녹색의 광, 청색의 광 중 어느 것을 각 화소(11)로 촬상함으로써 풀 컬러의 화상 데이터를 취득할 수 있다. 또한, 각 화소(11)에 적색의 컬러 필터, 녹색의 컬러 필터, 청색의 컬러 필터를 제공하여, 컬러 필터를 통과하여 입사하는 광을 각 화소(11)로 촬상하는 것에 의해서도 풀 컬러의 화상 데이터를 취득할 수 있다. 또한, 도 1에서는 화소(11)가 매트릭스 형태로 제공되어 있지만 화소(11)의 배치는 이에 한정되지 않는다.
도 2는 화소(11)의 회로도이다. 화소(11)는 포토다이오드(101), 전송 트랜지스터(102), 다이오드(103), 전하 유지부(120), 및 증폭 회로(130)를 가진다. 전송 트랜지스터(102)의 소스 및 드레인 중 한쪽은 포토다이오드(101)의 음극(cathode)과 전기적으로 접속되고, 전송 트랜지스터(102)의 소스 및 드레인 중 다른 쪽은 다이오드(103)의 음극과 전기적으로 접속된다. 또한, 도 2에서는 포토다이오드(101)의 음극과 다이오드(103)의 음극이 전송 트랜지스터(102)를 통하여 접속되어 있지만 포토다이오드(101)의 양극(anode)과 다이오드(103)의 양극을 전송 트랜지스터(102)를 통하여 접속하여도 좋다. 즉, 전송 트랜지스터(102)와 접속되는 포토다이오드(101)의 전극과 다이오드(103)의 전극이 동일한 극성을 가지면 좋다. 전송 트랜지스터(102)의 게이트는 전송 신호선(TX)과 접속된다. 다이오드(103)의 양극은 전하 유지부(120)와 전기적으로 접속된다. 전하 유지부(120)는 증폭 회로(130)와 전기적으로 접속된다. 또한, 본 실시형태에서는 트랜지스터가 모두 n채널형인 것으로 하여 설명한다.
또한, 본 명세서 등에서 트랜지스터의 소스란, 활성층으로서 기능하는 반도체의 일부인 소스 영역, 또는 상기 반도체에 접속된 소스 전극을 말한다. 마찬가지로 트랜지스터의 드레인이란, 상기 반도체의 일부인 드레인 영역, 또는 상기 반도체에 접속된 드레인 전극을 말한다. 또한, 게이트는 게이트 전극을 말한다.
또한, 트랜지스터가 가지는 소스와 드레인은 트랜지스터의 도전형 및 각 단자에 공급되는 전위의 고저(高低)에 따라 그 호칭이 서로 바뀐다. 일반적으로, n채널형 트랜지스터에서는 낮은 전위가 공급되는 단자가 소스, 높은 전위가 공급되는 단자가 드레인이라고 불린다. 또한, p채널형 트랜지스터에서는 낮은 전위가 공급되는 단자가 드레인, 높은 전위가 공급되는 단자가 소스라고 불린다. 본 명세서에서는 편의상 소스와 드레인이 고정되어 있는 것으로 가정하여 트랜지스터의 접속 관계를 설명하는 경우가 있지만, 실제로는 상기 전위의 관계에 따라 소스와 드레인의 호칭이 바뀐다.
포토다이오드(101)는 광이 입사되면 전하를 생성한다. 그 전하량은 입사된 광의 강도에 따른 값이다. 전송 신호선(TX)에 로 레벨 전위가 공급되면 전송 트랜지스터(102)는 오프 상태가 된다. 전송 트랜지스터(102)가 오프 상태일 때 포토다이오드(101)에 의하여 생성되는 전하는 노드(111)에 축적된다. 전송 신호선(TX)에 하이 레벨 전위가 공급되면 전송 트랜지스터(102)는 온 상태가 된다. 전송 트랜지스터(102)가 온 상태가 되면 노드(111)의 전하는 다이오드(103)를 통하여 전하 유지부(120)에 전송된다. 즉, 전하 유지부(120)의 전위는 노드(111)의 전위와 같게 된다. 다만, 노드(111)의 전위가 전하 유지부(120)의 전위보다 높은 경우, 다이오드(103)는 역방향 바이어스가 인가된 상태가 되기 때문에 전송 신호선(TX)에 하이 레벨 전위를 공급하여 전송 트랜지스터(102)를 온 상태로 하더라도 전류는 흐르지 않는다. 이 때 전하 유지부(120)의 전위는 변화하지 않는다. 즉, 전하 유지부(120)는 같은 전위를 계속 유지한다. 이와 같이 다이오드(103)가 존재함으로써 전하 유지부(120)의 전위를 기준으로 하여 노드(111)의 전위가 낮으면 전하 유지부(120)에 노드(111)의 전위를 기록하고 노드(111)의 전위가 높으면 전하 유지부(120)의 전위를 그대로 유지할 수 있게 된다. 증폭 회로(130)는 전하 유지부(120)의 전위를 증폭시켜 그 증폭된 전위를 가지는 신호를 출력한다. 또한, 전송 트랜지스터(102)는 산화물 반도체층을 가지는 트랜지스터인 것이 바람직하다. 산화물 반도체층을 가지는 트랜지스터는 실리콘 반도체층을 가지는 트랜지스터보다 오프 전류가 낮다. 그러므로, 산화물 반도체층을 가지는 트랜지스터를 전송 트랜지스터(102)로서 사용함으로써 전하 유지부(120)에서 유지되는 전하의 누설을 억제할 수 있다. 바꿔 말하면, 산화물 반도체층을 가지는 트랜지스터를 전송 트랜지스터(102)로서 사용하면 장시간에 걸쳐 전하 유지부(120)에서의 전위의 저하를 억제할 수 있게 된다.
화소(11) 내에 축적되는 전하를 리셋 가능하게 하기 위하여, 화소(11)는 리셋 트랜지스터를 가지는 것이 바람직하다. 2개의 리셋 트랜지스터를 가지는 경우의 회로도를 도 3의 (A)에 도시하였다. 리셋 트랜지스터(141)의 소스 및 드레인 중 한쪽은 배선(151)과 전기적으로 접속되고, 리셋 트랜지스터(141)의 소스 및 드레인 중 다른 쪽은 노드(111)와 전기적으로 접속된다. 리셋 트랜지스터(142)의 소스 및 드레인 중 한쪽은 배선(151)과 전기적으로 접속되고, 리셋 트랜지스터(142)의 소스 및 드레인 중 다른 쪽은 노드(121)와 전기적으로 접속된다. 리셋 트랜지스터(141)의 게이트는 제 1 리셋 신호선(RS_1)과 접속되고, 리셋 트랜지스터(142)의 게이트는 제 2 리셋 신호선(RS_2)과 접속된다. 또한, 도 3의 (A)에 도시된 회로도에서는 배선(151)에 하이 레벨 전위가 공급된다. 한편, 포토다이오드(101) 및 다이오드(103)의 극성을 반대로 한 경우에는 배선(151)에 로 레벨 전위가 공급된다.
제 1 리셋 신호선(RS_1)에 하이 레벨 전위를 공급하여 리셋 트랜지스터(141)를 온 상태로 하면 포토다이오드(101)에서 생성되는 전하를 방출할 수 있다. 즉, 노드(111)의 전위는 하이 레벨 전위가 되어 노드(111)의 전위가 리셋된다. 제 2 리셋 신호선(RS_2)에 하이 레벨 전위를 공급하여 리셋 트랜지스터(142)를 온 상태로 하면 전하 유지부(120)에서 유지된 전하를 방출할 수 있다. 즉, 노드(121)의 전위는 하이 레벨 전위가 되어 노드(121)의 전위가 리셋된다. 노드(111)의 전위와 노드(121)의 전위를 각각 따로따로 리셋 가능하게 하기 위해서는, 각 노드와 접속되는 리셋 트랜지스터들을 제 1 리셋 신호선(RS_1)이나 제 2 리셋 신호선(RS_2) 등 서로 다른 리셋 신호선과 접속하는 것이 바람직하다. 또한, 리셋 트랜지스터(141) 및 리셋 트랜지스터(142)는 산화물 반도체층을 가지는 트랜지스터인 것이 바람직하다. 산화물 반도체층을 가지는 트랜지스터는 실리콘 반도체층을 가지는 트랜지스터보다 오프 전류가 낮다. 그러므로, 산화물 반도체층을 가지는 트랜지스터를 리셋 트랜지스터(141) 및 리셋 트랜지스터(142)로서 사용함으로써 노드(111) 및 노드(121)에서 유지되는 전하의 누설을 억제할 수 있다. 바꿔 말하면, 산화물 반도체층을 가지는 트랜지스터를 리셋 트랜지스터(141) 및 리셋 트랜지스터(142)로서 사용하면 장시간에 걸쳐 노드(111) 및 노드(121)에서의 전위의 저하를 억제할 수 있게 된다.
포토다이오드(101)에 입사되는 광의 강도가 큰 경우에는 포토다이오드(101)에서 생성되는 전하가 화소(11) 내에서 충분히 축적될 수 있도록 할 필요가 있다. 이를 위하여 화소(11)는 용량 소자를 가져도 좋다. 용량 소자를 제공하는 경우의 회로도를 도 3의 (B)에 도시하였다. 도 3의 (B)의 회로도는 용량 소자(112) 및 용량 소자(122)를 제외하고는 도 3의 (A)와 같다. 용량 소자(112)의 한쪽 전극은 노드(111)와 전기적으로 접속된다. 또한, 용량 소자(122)의 한쪽 전극은 노드(121)와 전기적으로 접속된다. 도 3의 (B)에서는 용량 소자(112) 및 용량 소자(122)의 2개의 용량 소자를 도시하였지만 어느 한쪽만을 제공하여도 좋다. 용량 소자는 화소에 축적되는 전하의 균형을 고려하여 적절히 제공할 수 있다.
증폭 회로 및 다이오드로서 트랜지스터를 사용하는 경우의 회로도를 도 4에 도시하였다. 트랜지스터(131)의 소스 및 드레인 중 한쪽은 배선(151)과 전기적으로 접속되고, 트랜지스터(131)의 소스 및 드레인 중 다른 쪽은 트랜지스터(132)의 소스 및 드레인 중 한쪽과 전기적으로 접속된다. 트랜지스터(131)의 게이트는 노드(121)와 전기적으로 접속된다. 트랜지스터(132)의 게이트는 선택 신호선(SE)과 전기적으로 접속된다. 트랜지스터(133)의 소스 및 드레인 중 한쪽은 전송 트랜지스터(102)를 통하여 노드(111)와 전기적으로 접속된다. 트랜지스터(133)의 소스 및 드레인 중 다른 쪽은 트랜지스터(133)의 게이트 및 노드(121)와 전기적으로 접속된다. 또한, 포토다이오드(101)의 극성을 반대로 한 경우, 트랜지스터(133)의 게이트는 트랜지스터(133)의 소스 및 드레인 중 한쪽과 접속된다. 선택 신호선(SE)에 하이 레벨 전위가 공급되면 트랜지스터(131)에는 노드(121)의 전위에 따른 전류가 흘러 출력 신호가 트랜지스터(132)의 소스 및 드레인 중 다른 쪽으로부터 출력된다. 출력 신호는 A/D 변환 회로 등에 의하여 화상 데이터로 변환된다. 또한, 트랜지스터(131), 트랜지스터(132), 및 트랜지스터(133)를 산화물 반도체층을 가지는 트랜지스터로 하여도 좋다. 증폭 회로나 다이오드 등으로서 산화물 반도체층을 가지는 트랜지스터를 사용함으로써 촬상 소자의 저소비 전력화 또는 고해상도화를 도모할 수 있다.
다음에, 도 4에 도시된 회로의 동작에 대하여 도 5 및 도 6에 나타낸 타이밍 차트를 사용하여 설명한다.
초기화 동작에 대하여 설명한다. 시각 201에 리셋 신호선(RS_1)에 하이 레벨 전위가 공급되면 리셋 트랜지스터(141)가 온 상태가 되어 노드(111)의 전위는 배선(151)의 전위와 같게 된다. 즉, 노드(111)의 전위가 하이 레벨 전위로 리셋된다. 마찬가지로, 시각 201에 리셋 신호선(RS_2)에 하이 레벨 전위가 공급되면 리셋 트랜지스터(142)가 온 상태가 되어 노드(121)의 전위는 배선(151)의 전위와 같게 된다. 즉, 노드(121)의 전위가 하이 레벨 전위로 리셋된다.
제 1 노광 동작에 대하여 설명한다. 시각 201에 전송 신호선(TX)에 하이 레벨 전위를 공급하여 전송 트랜지스터(102)를 온 상태로 한다. 시각 202에 리셋 신호선(RS_1) 및 리셋 신호선(RS_2)에 로 레벨 전위를 공급하여 초기화 동작을 종료함과 동시에 노광 동작을 시작한다. 시각 202부터 시각 203까지의 기간에는 포토다이오드(101)에 입사되는 광의 양에 따라 전하가 생성되어 노드(111) 및 노드(121)의 전위가 저하된다. 시각 203에 전송 신호선(TX)에 로 레벨 전위가 공급되면 전송 트랜지스터(102)가 오프 상태가 된다. 이에 의하여 노드(111)로부터 노드(121)로의 전하의 전송이 정지되어 제 1 노광 동작이 종료된다. 또한, 시각 203부터 시각 204까지의 기간에는 포토다이오드(101)에 의하여 전하가 생성되어 노드(111)의 전위는 계속 저하된다. 한편, 전송 트랜지스터(102)가 오프 상태이기 때문에 노드(121)에서는 시각 203에서의 노드(121)의 전위가 계속 유지된다.
제 2 노광 동작에 대하여 설명한다. 시각 204에 리셋 신호선(RS_1) 및 전송 신호선(TX)에 하이 레벨 전위를 공급하여 노드(111)의 전위를 하이 레벨로 리셋한다. 시각 205에 리셋 신호선(RS_1)에 로 레벨 전위를 공급하여 노드(111)의 리셋 동작을 종료함과 동시에 노광 동작을 시작한다. 시각 205부터 시각 206까지의 기간에 노드(111)의 전위가, 유지되고 있었던 노드(121)의 전위보다 저하되는 경우(도 5)에는 노드(111)의 전하가 노드(121)에 전송된다. 즉, 노드(121)의 전위는 노드(111)의 전위와 같게 된다. 한편, 노드(111)의 전위가, 유지되고 있었던 노드(121)의 전위보다 저하되지 않는 경우(도 6)에는 노드(111)의 전하가 노드(121)에 전송되지 않는다. 시각 206에 전송 신호선(TX)을 로 레벨로 하면 노드(111)로부터 노드(121)로의 전하의 전송이 정지되어 제 2 노광 동작이 종료된다. 시각 206부터 시각 207까지의 기간에 노드(121)는 시각 206에서의 노드(121)의 전위를 유지한다.
제 2 노광 동작은 한 번에 한정되지 않고 여러 번 반복할 수도 있다. 이 경우 노드(121)는 제 1 노광 동작 또는 반복한 제 2 노광 동작 중에서 가장 낮은 전위를 유지한다. 즉, 포토다이오드(101)에 입사되는 광의 양이 최대가 되는 시각에서의 전위를 노드(121)에서 유지할 수 있다.
출력 동작에 대하여 설명한다. 시각 207에 선택 신호선(SE)에 하이 레벨 전위를 공급하면 노드(121)에 유지된 전위에 따른 전압 신호가 OUT로부터 출력된다. 시각 208에 선택 신호선(SE)에 로 레벨 전위를 공급하면 OUT로부터의 전압 신호의 출력이 정지된다. 또한, 전압 신호는 A/D 변환 회로 등에 의하여 화상 데이터로 변환된다.
또한, 도 4에 도시된 회로의 동작은 도 5 및 도 6에 나타낸 타이밍 차트에 한정되지 않는다. 다른 예로서, 도 7에 나타낸 타이밍 차트를 사용하여 도 4에 도시된 회로의 동작에 대하여 설명한다.
초기화 동작에 대하여 설명한다. 시각 211에 리셋 신호선(RS_2)에 하이 레벨 전위를 공급하면 노드(121)의 전위가 배선(151)의 전위와 같게 되어 노드(121)를 리셋할 수 있다.
노광 동작에 대하여 설명한다. 시각 212에 리셋 신호선(RS_2)에 로 레벨 전위를 공급하여 리셋 트랜지스터(142)를 오프 상태로 한다. 또한, 리셋 신호선(RS_1)에 하이 레벨 전위를 공급하여 리셋 트랜지스터(141)를 온 상태로 한다. 이 때, 전송 신호선(TX)에 하이 레벨 전위가 공급되어 전송 트랜지스터(102)는 온 상태이지만 리셋 트랜지스터(141)도 온 상태이기 때문에 노드(111)의 전위는 저하되지 않는다. 한편, 노드(121)는 하이 레벨 전위를 유지한다. 다음에, 시각 213에 리셋 신호선(RS_1)에 로 레벨 전위를 공급하여 노광 동작을 시작한다. 포토다이오드(101)의 수광량에 따른 전하가 생성되어 노드(111) 및 노드(121)의 전위가 저하된다. 시각 214에 전송 신호선(TX)에 로 레벨 전위를 공급하면 노드(111)로부터 노드(121)로의 전하의 전송이 정지되어 노광 동작이 종료된다. 시각 214부터 시각 215까지의 기간에 포토다이오드(101)에서 전하가 생성되어 노드(111)의 전위는 계속 저하되지만 노드(121)는 시각 214에서의 노드(121)의 전위를 유지한다.
시각 215부터 시각 218까지의 기간에는 시각 212부터 시각 215까지의 기간에서의 노광 동작이 반복된다. 노광 동작은 한 번에 한정되지 않고 여러 번 반복할 수 있다. 노광 동작이 반복되는 경우, 노드(121)는 반복된 노광 동작 중에서 가장 낮은 전위를 유지한다. 즉, 노드(121)는 입사되는 광의 양이 최대가 되는 시각에서의 전위를 유지한다.
출력 동작에 대하여 설명한다. 시각 218에 선택 신호선(SE)에 하이 레벨 전위를 공급하면 노드(121)에 유지된 전위에 따른 전압이 OUT로부터 출력된다. 시각 219에 선택 신호선(SE)에 로 레벨 전위를 공급하면 OUT로부터의 출력이 정지된다.
본 동작에서는 노광 동작에 노드(111)의 리셋이 포함되어 있으며, 노광 동작을 여러 번 하는 경우에도 첫 번째와 두 번째 이후에서 노광 동작은 동일하다. 그러므로, 구동 회로를 단순하게 할 수 있다는 이점이 있다.
다른 예로서, 도 8에 나타낸 타이밍 차트를 사용하여 도 4에 도시된 회로의 동작에 대하여 설명한다.
초기화 동작에 대하여 설명한다. 시각 221에 리셋 신호선(RS_2)에 하이 레벨 전위를 공급하면 노드(121)의 전위가 배선(151)의 전위와 같게 되어 노드(121)를 리셋할 수 있다.
노광 동작에 대하여 설명한다. 시각 222에 리셋 신호선(RS_2)에 로 레벨 전위를 공급하여 리셋 트랜지스터(142)를 오프 상태로 한다. 그리고, 리셋 신호선(RS_1)에 하이 레벨 전위를 공급하여 리셋 트랜지스터(141)를 온 상태로 함과 동시에 전송 신호선(TX)에 하이 레벨 전위를 공급한다. 전송 트랜지스터(102)는 온 상태이지만 리셋 트랜지스터(141)도 온 상태이기 때문에 노드(111)의 전위는 저하되지 않는다. 그러므로, 노드(121)는 하이 레벨 전위를 유지한다. 다음에, 시각 223에 리셋 신호선(RS_1)에 로 레벨 전위를 공급하여 노광 동작을 시작한다. 포토다이오드(101)의 수광량에 따른 전하가 생성되어 노드(111) 및 노드(121)의 전위가 저하된다. 시각 224에 전송 신호선(TX)에 로 레벨 전위를 공급하면 노드(111)로부터 노드(121)로의 전하의 전송이 정지되어 노광 동작이 종료된다. 시각 224부터 시각 225까지의 기간에 포토다이오드(101)에서 전하가 생성되어 노드(111)의 전위는 계속 저하되지만 노드(121)는 시각 224에서의 노드(121)의 전위를 유지한다.
시각 225부터 시각 228까지의 기간에는 시각 222부터 시각 225까지의 기간에서의 노광 동작이 반복된다. 노광 동작은 한 번에 한정되지 않고 여러 번 반복할 수 있다. 노광 동작이 반복되는 경우, 노드(121)는 반복된 노광 동작 중에서 가장 낮은 전위를 유지한다. 즉, 노드(121)는 입사되는 광의 양이 최대가 되는 시각에서의 전위를 유지한다.
출력 동작에 대하여 설명한다. 시각 228에 선택 신호선(SE)을 하이 레벨로 하면 노드(121)에 유지된 전위에 따른 전압이 OUT로부터 출력된다. 시각 229에 선택 신호선(SE)을 로 레벨로 하면 OUT로부터의 출력이 정지된다.
본 동작에서는 노광 동작에 노드(111)의 리셋이 포함되어 있으며, 노광 동작을 여러 번 하는 경우에도 첫 번째와 두 번째 이후에서 노광 동작은 동일하다. 그러므로, 구동 회로를 단순하게 할 수 있다는 이점이 있다.
상술한 바와 같이 본 발명의 일 형태에 따른 촬상 소자는 각 화소에 있어서 입사되는 광의 양이 최대가 되는 시각에서의 전위만을 전하 유지부에 유지할 수 있다. 바꿔 말하면 각 화소에 있어서 다른 시각에서의 노광 동작에 의하여 얻어진 전위를 전하 유지부에 유지할 수 있다. 그리고, 이 전하 유지부에 유지되는 전위를 전압 신호로서 출력하여 변환한 화상 데이터는 다른 시각에서의 노광 동작에 의하여 얻어진 화상들을 겹친 것에 상당한다. 그러므로, 장시간 노광이나 다중 노광의 촬영 모드에서도 노광 동작마다 화상 데이터를 기억 매체 등에 저장할 필요가 없다.
또한, 노광 동작 중에는 화소로부터 전압 신호가 출력되지 않기 때문에 전압 신호가 입력되는 A/D 변환 회로 등을 구동할 필요가 없다. 그러므로, 노광 동작 중에는 A/D 변환 회로 등에 대한 전원 공급을 정지할 수 있어, 본 발명의 일 형태에 따른 촬상 소자를 포함하는 촬상 장치는 암전류 노이즈의 발생을 방지할 수 있음과 함께 소비 전력의 저감을 도모할 수 있다.
또한, 본 실시형태는 다른 실시형태의 기재와 적절히 조합될 수 있다. 또한, 본 실시형태의 기재 내용(또는 그 일부)은 본 실시형태의 다른 기재 내용(또는 그 일부), 및/또는 하나 또는 복수의 다른 실시형태의 기재 내용(또는 그 일부)에 적용, 조합, 또는 치환 등이 가능하다. 또한, 실시형태의 기재 내용이란 각 실시형태에서 각 도면을 사용하여 기재되는 내용, 또는 명세서에 기재된 문장으로 기재되는 내용을 말한다. 또한, 어느 하나의 실시형태에서 참조하는 도면(또는 그 일부)을 그 도면의 다른 부분, 그 실시형태에서 참조하는 다른 도면(또는 그 일부), 및/또는 하나 또는 복수의 다른 실시형태에서 참조하는 도면(또는 그 일부)과 조합하여 더 많은 도면을 구성할 수 있다. 이것은 이하의 실시형태에 관해서도 마찬가지이다.
(실시형태 2)
본 실시형태에서는 본 발명의 일 형태에 따른 촬상 소자에 사용할 수 있는 트랜지스터 등의 구성에 대하여 설명한다.
도 9에 도시된 촬상 장치는 트랜지스터(501), 트랜지스터(501) 위의 트랜지스터(502), 및 트랜지스터(502) 위의 포토다이오드(503)를 가진다. 트랜지스터(501)는 배선(519) 및 도전체(523)를 통하여 트랜지스터(502)와 전기적으로 접속되고, 트랜지스터(502)는 도전체(530)를 통하여 포토다이오드(503)와 전기적으로 접속된다. 또한, 도 9에서 트랜지스터(501)는 다이오드로서, 트랜지스터(502)는 전송 트랜지스터로서 기능한다. 다만, 트랜지스터(501)나 트랜지스터(502)를 다이오드나 전송 트랜지스터뿐만 아니라 증폭 회로, 구동 회로, 처리 회로 등에 포함되는 트랜지스터로서 사용할 수도 있다.
트랜지스터(501)에 대하여 설명한다. 트랜지스터(501)는 반도체 기판(510)을 사용하여 제작되며 반도체 기판(510) 위의 소자 분리층(511)과, 반도체 기판(510)에 형성된 불순물 영역(512)을 가진다. 불순물 영역(512)은 소스 영역 또는 드레인 영역으로서 기능하고, 채널 영역이 불순물 영역(512)들 사이에 형성된다. 또한, 트랜지스터(501)는 절연층(513)과 도전층(514)을 가진다. 절연층(513)은 게이트 절연층으로서 기능하고, 도전층(514)은 게이트 전극으로서 기능한다. 또한, 도전층(514) 측면에는 측벽(515)이 형성되어도 좋다. 또한, 도전층(514) 위에는 보호막으로서 기능하는 절연층(516)과, 평탄화막으로서 기능하는 절연층(517)을 형성할 수도 있다.
반도체 기판(510)으로서는 실리콘 기판을 사용한다. 또한, 기판의 재료로서 실리콘뿐만 아니라 저마늄, 실리콘 저마늄, 탄소화 실리콘, 갈륨 비소, 알루미늄 갈륨 비소, 인듐 인, 질화 갈륨, 유기 반도체를 사용할 수도 있다.
소자 분리층(511)은 LOCOS(Local Oxidation of Silicon)법 또는 STI(Shallow Trench Isolation)법 등으로 형성할 수 있다.
불순물 영역(512)은 반도체 기판(510)의 재료에 도전성을 부여하는 불순물 원소를 포함하는 영역이다. 반도체 기판(510)으로서 실리콘 기판을 사용하는 경우, n형 도전성을 부여하는 불순물로서 예를 들어, 인이나 비소 등을 사용하고, p형 도전성을 부여하는 불순물로서 예를 들어, 붕소, 알루미늄, 갈륨 등을 사용한다. 불순물 원소는 이온 주입법이나 이온 도핑법 등에 의하여 반도체 기판(510)의 소정의 영역에 첨가할 수 있다.
절연층(513)으로서는 산화 알루미늄, 산화 마그네슘, 산화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 질화 실리콘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 및 산화 탄탈럼 중 1종류 이상을 포함하는 절연막을 사용할 수 있다. 또한, 절연층(513)은 상술한 재료를 적층한 것이라도 좋다.
도전층(514)으로서는 알루미늄, 타이타늄, 크로뮴, 코발트, 니켈, 구리, 이트륨, 지르코늄, 몰리브데넘, 은, 망가니즈, 탄탈럼, 및 텅스텐 등 중 어느 것을 포함하는 도전막을 사용할 수 있다. 또한, 상술한 재료의 합금이나 상술한 재료의 도전성 질화물을 사용하여도 좋다. 또한, 상술한 재료, 상술한 재료의 합금, 및 상술한 재료의 도전성 질화물 중에서 선택되는 복수의 재료를 적층한 것이라도 좋다.
절연층(516)으로서는 산화 마그네슘, 산화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 질화 실리콘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 및 산화 탄탈럼 중 1종류 이상을 포함하는 절연막을 사용할 수 있다. 또한, 절연층(516)은 상술한 재료를 적층한 것이라도 좋다.
절연층(517)에는 아크릴 수지, 에폭시 수지, 벤조사이클로뷰텐 수지, 폴리이미드, 폴리아마이드 등의 유기 재료를 사용할 수 있다. 또한, 절연층(517)은 상술한 재료를 적층한 것이라도 좋다.
트랜지스터(501)를 다이오드로서 기능시키기 위하여 게이트 전극과, 소스 영역 및 드레인 영역 중 한쪽을 전기적으로 접속한다. 도 9에 도시된 바와 같이 도전층(514)과 불순물 영역(512)을 도전체(518) 및 배선(519)을 사용하여 접속하여도 좋다.
다음에, 트랜지스터(502)에 대하여 설명한다. 트랜지스터(502)는 절연층(522), 절연층(522) 위의 산화물 반도체층(524), 산화물 반도체층(524) 위의 도전층(525), 도전층(525) 위의 절연층(526), 및 절연층(526) 위의 도전층(527)을 가진다. 도전층(525)은 소스 전극 또는 드레인 전극으로서 기능한다. 절연층(526)은 게이트 절연층으로서, 도전층(527)은 게이트 전극으로서 기능한다. 또한, 도전층(527) 위에는 보호막으로서 기능하는 절연층(528)과, 평탄화막으로서 기능하는 절연층(529)을 형성할 수도 있다. 또한, 절연층(522) 아래에 백 게이트 전극으로서 기능하는 도전층(521)을 형성하여도 좋다. 도전층(521)을 형성하는 경우, 배선(519) 위에 절연층(520)을 형성하고 절연층(520) 위에 도전층(521)을 형성할 수 있다. 또한, 배선(519)의 일부를 백 게이트 전극으로서 사용할 수도 있다.
절연층(522)으로서는 산화 마그네슘, 산화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 질화 실리콘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 및 산화 탄탈럼 중 1종류 이상을 포함하는 절연막을 사용할 수 있다. 또한, 절연층(522)은 상술한 재료를 적층한 것이라도 좋다. 또한, 절연층(522)은 산화물 반도체층(524)에 산소를 공급할 수 있는 기능을 가지는 것이 바람직하다. 산화물 반도체층(524)에 산소 결손이 있어도 절연층(522)으로부터 공급되는 산소에 의하여 산소 결손이 수복(修復)되기 때문이다. 산소를 공급하기 위한 처리로서는 예를 들어, 가열 처리 등이 있다.
산화물 반도체층(524)으로서는 산화물 반도체막을 사용할 수 있다. 산화물 반도체로서는 산화 인듐, 산화 주석, 산화 갈륨, 산화 아연, In-Zn 산화물, Sn-Zn 산화물, Al-Zn 산화물, Zn-Mg 산화물, Sn-Mg 산화물, In-Mg 산화물, In-Ga 산화물, In-Ga-Zn 산화물, In-Al-Zn 산화물, In-Sn-Zn 산화물, Sn-Ga-Zn 산화물, Al-Ga-Zn 산화물, Sn-Al-Zn 산화물, In-Hf-Zn 산화물, In-La-Zn 산화물, In-Ce-Zn 산화물, In-Pr-Zn 산화물, In-Nd-Zn 산화물, In-Sm-Zn 산화물, In-Eu-Zn 산화물, In-Gd-Zn 산화물, In-Tb-Zn 산화물, In-Dy-Zn 산화물, In-Ho-Zn 산화물, In-Er-Zn 산화물, In-Tm-Zn 산화물, In-Yb-Zn 산화물, In-Lu-Zn 산화물, In-Sn-Ga-Zn 산화물, In-Hf-Ga-Zn 산화물, In-Al-Ga-Zn 산화물, In-Sn-Al-Zn 산화물, In-Sn-Hf-Zn 산화물, In-Hf-Al-Zn 산화물이 있다. In-Ga-Zn 산화물이 특히 바람직하다.
여기서 In-Ga-Zn 산화물이란, In, Ga, 및 Zn을 주성분으로서 가지는 산화물을 말한다. 다만, In, Ga, 및 Zn 이외의 금속 원소가 불순물로서 포함되는 경우도 있다. 또한, In-Ga-Zn 산화물로 구성되는 막을 IGZO막이라고도 부른다.
도전층(525)으로서는 알루미늄, 타이타늄, 크로뮴, 코발트, 니켈, 구리, 이트륨, 지르코늄, 몰리브데넘, 은, 망가니즈, 탄탈럼, 및 텅스텐 등 중 어느 것을 포함하는 도전막을 사용할 수 있다. 또한, 상술한 재료의 합금이나 상술한 재료의 도전성 질화물을 사용하여도 좋다. 또한, 상술한 재료, 상술한 재료의 합금, 및 상술한 재료의 도전성 질화물 중에서 선택되는 복수의 재료를 적층한 것이라도 좋다. 대표적으로는 특히 산소와 결합되기 쉬운 타이타늄이나, 나중의 프로세스 온도를 비교적 높게 할 수 있는 등의 이유로, 융점이 높은 텅스텐을 사용하는 것이 더 바람직하다. 또한, 저저항의 구리나 구리-망가니즈 등의 합금과 상술한 재료를 적층한 것을 사용하여도 좋다. 산소와 결합되기 쉬운 재료를 사용한 도전층(525)과, 산화물 반도체층(524)이 접촉하면 산화물 반도체층(524)에 산소 결손을 가지는 영역이 형성된다. 산화물 반도체층(524) 내에 미미하게 포함되는 수소가 상기 산소 결손에 확산됨으로써, 상기 영역은 현저하게 n형화된다. 이 n형화된 상기 영역은 트랜지스터의 소스 영역 또는 드레인 영역으로서 기능할 수 있다.
절연층(526)으로서는 산화 알루미늄, 산화 마그네슘, 산화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 질화 실리콘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 및 산화 탄탈럼 중 1종류 이상을 포함하는 절연막을 사용할 수 있다. 또한, 절연층(526)은 상술한 재료를 적층한 것이라도 좋다.
도전층(527)으로서는 알루미늄, 타이타늄, 크로뮴, 코발트, 니켈, 구리, 이트륨, 지르코늄, 몰리브데넘, 은, 망가니즈, 탄탈럼, 및 텅스텐 등 중 어느 것을 포함하는 도전막을 사용할 수 있다. 또한, 상술한 재료의 합금이나 상술한 재료의 도전성 질화물을 사용하여도 좋다. 또한, 상술한 재료, 상술한 재료의 합금, 및 상술한 재료의 도전성 질화물 중에서 선택되는 복수의 재료를 적층한 것이라도 좋다.
절연층(528)으로서는 산화 마그네슘, 산화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 질화 실리콘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 및 산화 탄탈럼 중 1종류 이상을 포함하는 절연막을 사용할 수 있다. 또한, 절연층(528)은 상술한 재료를 적층한 것이라도 좋다.
절연층(529)에는 아크릴 수지, 에폭시 수지, 벤조사이클로뷰텐 수지, 폴리이미드, 폴리아마이드 등의 유기 재료를 사용할 수 있다. 또한, 절연층(529)은 상술한 재료를 적층한 것이라도 좋다.
다음에, 포토다이오드(503)에 대하여 설명한다. 포토다이오드(503)는 n형 반도체층(532)과 i형 반도체층(533)과 p형 반도체층(534)이 순차적으로 적층되어 형성된다. i형 반도체층(533)에는 비정질 실리콘을 사용하는 것이 바람직하다. 또한, n형 반도체층(532) 및 p형 반도체층(534)에는 도전성을 부여하는 불순물을 포함하는 비정질 실리콘 또는 미결정 실리콘을 사용할 수 있다. 비정질 실리콘을 사용한 포토다이오드는 가시광의 파장 영역에서의 감도가 높으므로 바람직하다. 또한, p형 반도체층(534)을 수광면으로 함으로써 포토다이오드의 출력 전류를 높일 수 있다.
포토다이오드(503)에서는 음극으로서 기능하는 n형 반도체층(532)이 도전체(530)를 통하여 트랜지스터(502)의 도전층(525)과 전기적으로 접속된다. 또한, 양극으로서 기능하는 p형 반도체층(534)은 배선(537)과 전기적으로 접속된다. 또한, p형 반도체층(534)을 배선(531)이나 도전체(536)를 통하여 다른 배선과 접속할 수도 있다. 또한, 보호막으로서 기능하는 절연층(535)을 형성할 수도 있다.
도 9에 도시된 소자 구조에서는 트랜지스터(501)와 트랜지스터(502)를 중첩하도록 형성할 수 있어 개구율이 높은 화소를 형성할 수 있다. 또한, 트랜지스터나 배선 위에 포토다이오드(503)가 형성되기 때문에 개구율이 높은 화소를 형성할 수 있다.
도 10의 (A)에 다른 소자 구조를 가지는 촬상 소자의 예를 도시하였다. 도 10의 (A)에 도시된 촬상 소자는 트랜지스터(601), 트랜지스터(601) 위의 트랜지스터(602), 및 트랜지스터(602) 위의 포토다이오드(603)를 가진다. 트랜지스터(602)는 도 9에 도시된 트랜지스터(502)와 같은 구성이고 포토다이오드(603)는 도 9에 도시된 포토다이오드(503)와 같은 구성이기 때문에 여기서는 설명을 생략한다.
트랜지스터(601)에 대하여 설명한다. 트랜지스터(601)는 기판(610), 기판(610) 위의 절연층(611), 절연층(611) 위의 반도체층(612), 반도체층(612) 위의 절연층(613), 및 절연층(613) 위의 도전층(614)을 가진다. 반도체층(612)은 채널 형성 영역(612a)과 불순물 영역(612b)을 포함한다. 절연층(613)은 게이트 절연층으로서 기능하고, 도전층(614)은 게이트 전극층으로서 기능한다. 또한, 도전층(614) 측면에는 측벽(615)이 형성되어도 좋다. 또한, 도전층(614) 위에는 보호막으로서 기능하는 절연층(616)과, 평탄화막으로서 기능하는 절연층(617)을 형성할 수도 있다.
기판(610)으로서는 반도체 기판(예를 들어, 단결정 기판 또는 실리콘 기판), SOI 기판, 유리 기판, 석영 기판, 플라스틱 기판, 금속 기판, 스테인리스강 기판, 스테인리스강 포일을 가지는 기판, 텅스텐 기판, 텅스텐 포일을 가지는 기판, 가요성 기판, 접합 필름, 섬유 형태의 재료를 포함하는 종이, 또는 기재(base material) 필름 등이 있다. 유리 기판의 일례로서는, 바륨보로실리케이트 유리, 알루미노보로실리케이트 유리, 또는 소다석회 유리 등이 있다. 가요성 기판의 일례로서는, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN), 폴리에터설폰(PES)으로 대표되는 플라스틱, 또는 아크릴 등의 가요성을 가지는 합성 수지 등이 있다. 접합 필름의 일례로서는, 폴리프로필렌, 폴리에스터, 폴리플루오린화바이닐, 또는 폴리염화바이닐 등이 있다. 기재 필름의 일례로서는, 폴리에스터, 폴리아마이드, 폴리이미드, 무기 증착 필름, 또는 종이류 등이 있다.
절연층(611)으로서는 산화 마그네슘, 산화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 질화 실리콘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 및 산화 탄탈럼 중 1종류 이상을 포함하는 절연막을 사용할 수 있다. 또한, 절연층(528)은 상술한 재료를 적층한 것이라도 좋다.
반도체층(612)은 반도체 재료를 포함하는 막이다. 반도체 재료로서는 실리콘, 저마늄, 실리콘 저마늄, 탄소화 실리콘, 갈륨 비소, 알루미늄 갈륨 비소, 인듐 인, 질화 갈륨, 유기 반도체 등을 사용할 수 있다. 반도체층(612)은 채널 형성 영역(612a)과 불순물 영역(612b)을 포함한다. 불순물 영역(612b)은 반도체 재료에 도전성을 부여하는 불순물 원소를 포함하는 영역이다. 반도체 재료로서 실리콘을 사용하는 경우, n형 도전성을 부여하는 불순물로서 예를 들어, 인이나 비소 등을 사용하고, p형 도전성을 부여하는 불순물로서 예를 들어, 붕소, 알루미늄, 갈륨 등을 사용한다. 불순물 원소는 이온 주입법이나 이온 도핑법 등에 의하여 반도체층(612)의 소정의 영역에 첨가할 수 있다.
절연층(613)으로서는 산화 알루미늄, 산화 마그네슘, 산화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 질화 실리콘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 및 산화 탄탈럼 중 1종류 이상을 포함하는 절연막을 사용할 수 있다. 또한, 절연층(613)은 상술한 재료를 적층한 것이라도 좋다.
도전층(614)으로서는 알루미늄, 타이타늄, 크로뮴, 코발트, 니켈, 구리, 이트륨, 지르코늄, 몰리브데넘, 은, 망가니즈, 탄탈럼, 및 텅스텐 등 중 어느 것을 포함하는 도전막을 사용할 수 있다. 또한, 상술한 재료의 합금이나 상술한 재료의 도전성 질화물을 사용하여도 좋다. 또한, 상술한 재료, 상술한 재료의 합금, 및 상술한 재료의 도전성 질화물 중에서 선택되는 복수의 재료를 적층한 것이라도 좋다.
절연층(616)으로서는 산화 마그네슘, 산화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 질화 실리콘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 및 산화 탄탈럼 중 1종류 이상을 포함하는 절연막을 사용할 수 있다. 또한, 절연층(616)은 상술한 재료를 적층한 것이라도 좋다.
절연층(617)에는 아크릴 수지, 에폭시 수지, 벤조사이클로뷰텐 수지, 폴리이미드, 폴리아마이드 등의 유기 재료를 사용할 수 있다. 또한, 절연층(617)은 상술한 재료를 적층한 것이라도 좋다.
도 10의 (A)에 도시된 소자 구조에서는 트랜지스터(601)와 트랜지스터(602)를 중첩하도록 형성할 수 있어 개구율이 높은 화소를 형성할 수 있다. 또한, 트랜지스터나 배선 위에 포토다이오드(603)가 형성되기 때문에 개구율이 높은 화소를 형성할 수 있다.
도 10의 (B)에 다른 소자 구조를 가지는 촬상 소자의 예를 도시하였다. 도 10의 (B)에 도시된 촬상 소자는 포토다이오드(701) 및 트랜지스터(702) 위에 트랜지스터(703)를 가진다. 트랜지스터(702)는 도 10의 (A)에 도시된 트랜지스터(601)와 같은 구성이고, 트랜지스터(703)는 도 9에 도시된 트랜지스터(502)와 같은 구성이기 때문에 여기서는 설명을 생략한다.
포토다이오드(701)에 대하여 설명한다. 포토다이오드(701)는 n형 반도체 영역(713)과 i형 반도체 영역(714)과 p형 반도체 영역(715)을 가진다. 포토다이오드(701)를 구성하는 재료로서는 실리콘, 저마늄, 실리콘 저마늄, 탄소화 실리콘, 갈륨 비소, 알루미늄 갈륨 비소, 인듐 인, 질화 갈륨, 유기 반도체 등을 사용할 수 있다.
도 10의 (B)에 도시된 소자 구조에서는 포토다이오드(701)와 트랜지스터(702)의 제작에 있어서 공정의 공통화를 도모할 수 있으므로 제작 공정을 간략화하여 제조 비용을 억제할 수 있다.
도 11에 다른 소자 구조를 가지는 촬상 소자의 예를 도시하였다. 도 11에 도시된 촬상 소자는 트랜지스터(804), 트랜지스터(804) 위의 트랜지스터(801) 및 트랜지스터(802), 및 포토다이오드(803)를 가진다. 트랜지스터(801) 및 트랜지스터(802)는 도 9에 도시된 트랜지스터(502)와 같은 구성이고, 포토다이오드(803)는 도 9에 도시된 포토다이오드(503)와 같은 구성이고, 트랜지스터(804)는 도 9에 도시된 트랜지스터(501)와 같은 구성이기 때문에 여기서는 설명을 생략한다.
도 11에서 트랜지스터(801)는 다이오드로서, 트랜지스터(802)는 전송 트랜지스터로서 기능한다. 트랜지스터(801) 및 트랜지스터(802)는 산화물 반도체층을 가지는 트랜지스터이기 때문에 누설 전류를 억제할 수 있다. 또한, 증폭 회로, 구동 회로, 처리 회로 등에 포함되는 트랜지스터로서는 트랜지스터(804)를 사용할 수 있다.
도 12에 다른 소자 구조를 가지는 촬상 소자의 예를 도시하였다. 도 12에 도시된 촬상 소자는 트랜지스터(901), 트랜지스터(901) 위의 포토다이오드(902), 및 트랜지스터(903)를 가진다. 트랜지스터(901)는 도 9에 도시된 트랜지스터(501)와 같은 구성이고, 포토다이오드(902)는 도 9에 도시된 포토다이오드(503)와 같은 구성이고, 트랜지스터(903)는 도 9에 도시된 트랜지스터(502)와 같은 구성이기 때문에 여기서는 설명을 생략한다.
도 12에서 트랜지스터(901)는 다이오드로서, 트랜지스터(903)는 전송 트랜지스터로서 기능한다. 트랜지스터(903)는 산화물 반도체층을 가지는 트랜지스터이기 때문에 누설 전류를 억제할 수 있다.
본 실시형태는 다른 실시형태와 적절히 조합하여 실시될 수 있다.
(실시형태 3)
본 발명의 일 형태에 따른 촬상 소자에는 산화물 반도체층을 가지는 트랜지스터를 사용할 수 있으며 산화물 반도체층을 가지는 트랜지스터로서 다양한 소자 구조의 트랜지스터를 적용할 수 있다. 산화물 반도체층을 가지는 트랜지스터의 소자 구조에 대하여 도 13을 사용하여 설명한다.
도 13의 (A)에 도시된 트랜지스터(1000)는 절연층(1001), 절연층(1001) 위의 도전층(1002), 도전층(1002) 위의 절연층(1003), 절연층(1003) 위의 산화물 반도체층(1004), 도전층(1005), 및 도전층(1005) 위의 절연층(1006)을 가진다. 트랜지스터(1000)는 소위 역스태거형이라고 불리는 구조이다. 도전층(1002)은 게이트 전극으로서, 절연층(1003)은 게이트 절연층으로서, 도전층(1005)은 소스 전극 또는 드레인 전극으로서 기능한다. 또한, 도시하지 않았지만 트랜지스터(1000) 위에 포토다이오드 등의 소자를 제공하는 경우에는 절연층(1006) 위에 평탄화막으로서 기능하는 절연층을 형성할 수 있다. 또한, 도시하지 않았지만 절연층(1006) 위에 백 게이트 전극을 형성할 수도 있다. 백 게이트 전극을 형성함으로써 트랜지스터의 온 전류를 증가시킬 수 있고 문턱 전압의 제어 등이 가능해진다.
트랜지스터(1000)에서 절연층(1006)은 산화물 반도체층(1004)에 산소를 공급할 수 있는 막인 것이 바람직하다. 절연층(1006)의 형성 시 또는 그 후의 가열 처리 공정에서 절연층(1006)으로부터 산화물 반도체층(1004)에 산소를 공급할 수 있기 때문에, 그 산소에 의하여 산화물 반도체층(1004)에 형성된 산소 결손을 보전할 수 있다. 이 결과 전기 특성이 안정된 트랜지스터를 얻을 수 있다.
도 13의 (B)에 도시된 트랜지스터(1100)는 절연층(1101), 절연층(1101) 위의 산화물 반도체층(1102), 산화물 반도체층(1102) 위의 도전층(1103), 도전층(1103) 위의 절연층(1104), 절연층(1104) 위의 도전층(1105), 및 도전층(1105) 위의 절연층(1106)을 가진다. 도전층(1103)은 소스 전극 또는 드레인 전극으로서, 절연층(1104)은 게이트 절연층으로서, 도전층(1105)은 게이트 전극으로서 기능한다. 또한, 도시하지 않았지만 트랜지스터(1100) 위에 포토다이오드 등의 소자를 제공하는 경우에는 절연층(1106) 위에 평탄화막으로서 기능하는 절연층을 형성할 수도 있다. 또한, 도시하지 않았지만 절연층(1101) 아래에 백 게이트 전극을 형성할 수도 있다.
트랜지스터(1100)에서 절연층(1101)은 산화물 반도체층(1102)에 산소를 공급할 수 있는 막인 것이 바람직하다. 산화물 반도체층 형성 후의 가열 처리 공정에서 절연층(1101)으로부터 산화물 반도체층(1102)에 산소를 공급할 수 있기 때문에, 그 산소에 의하여 산화물 반도체층(1102)에 형성된 산소 결손을 보전할 수 있다. 이 결과 전기 특성이 안정된 트랜지스터를 얻을 수 있다.
도 13의 (C)에 도시된 트랜지스터(1200)는 절연층(1201), 절연층(1201) 위의 산화물 반도체층(1202), 산화물 반도체층(1202) 위의 절연층(1203), 절연층(1203) 위의 도전층(1204), 도전층(1204) 위의 절연층(1205), 및 절연층(1205) 위의 도전층(1206)을 가진다. 또한, 산화물 반도체층(1202)은 채널 형성 영역(1202a) 및 불순물 영역(1202b)을 포함한다. 불순물 영역(1202b)은 소스 영역 또는 드레인 영역으로서 기능하며 소스 전극 또는 드레인 전극으로서 기능하는 도전층(1206)과 전기적으로 접속된다. 절연층(1203)은 게이트 절연층으로서 기능하고, 도전층(1204)은 게이트 전극으로서 기능한다. 또한, 도시하지 않았지만 트랜지스터(1200) 위에 포토다이오드 등의 소자를 제공하는 경우에는 도전층(1206) 위에 평탄화막으로서 기능하는 절연층을 형성할 수도 있다. 또한, 도시하지 않았지만 절연층(1201) 아래에 백 게이트 전극을 형성할 수도 있다.
트랜지스터(1200)에서 절연층(1201)은 산화물 반도체층(1202)에 산소를 공급할 수 있는 막인 것이 바람직하다. 산화물 반도체층 형성 후의 가열 처리 공정에서 절연층(1201)으로부터 산화물 반도체층(1202)에 산소를 공급할 수 있기 때문에, 그 산소에 의하여 산화물 반도체층(1202)에 형성된 산소 결손을 보전할 수 있다. 이 결과 전기 특성이 안정된 트랜지스터를 얻을 수 있다.
불순물 영역(1202b)에는 불순물 원소의 첨가에 의하여 산소 결손이 형성되어 있어도 좋다. 산화물 반도체층(1202)에 산소 결손을 형성하는 불순물로서는 예를 들어, 인, 비소, 안티모니, 붕소, 알루미늄, 실리콘, 질소, 헬륨, 네온, 아르곤, 크립톤, 제논, 인듐, 플루오린, 염소, 타이타늄, 아연, 및 탄소 중에서 선택되는 어느 하나 이상을 사용할 수 있다. 불순물 원소의 첨가 방법으로서는 플라즈마 처리법, 이온 주입법, 이온 도핑법, 플라즈마 잠입 이온 주입법 등을 사용할 수 있다. 산화물 반도체층에 불순물 원소가 첨가되면 산화물 반도체층 내의 금속 원소와 산소의 결합이 끊어져 산소 결손이 형성된다. 산화물 반도체층에 포함되는 산소 결손과, 산화물 반도체층에 잔존하는 수소 또는 나중에 첨가되는 수소의 상호 작용에 의하여 산화물 반도체층의 도전율이 높아진다.
산화물 반도체층을 가지는 트랜지스터는 실리콘 반도체층을 가지는 트랜지스터보다 오프 전류가 낮다. 산화물 반도체층을 가지는 트랜지스터에서는 소스와 드레인 사이의 전압을 0.1V, 5V, 또는 10V로 한 경우에 트랜지스터의 채널 폭으로 정규화한 값으로 수yA/㎛ ~ 수zA/㎛의 오프 전류가 얻어진다. 그러므로, 산화물 반도체층을 가지는 트랜지스터와 전하를 유지하는 노드를 전기적으로 접속하면 장시간에 걸쳐 노드의 전위의 저하를 억제할 수 있다.
본 실시형태는 다른 실시형태와 적절히 조합하여 실시될 수 있다.
(실시형태 4)
본 실시형태에서는 촬상 장치에 포함되는 산화물 반도체층을 가지는 트랜지스터를 구성하는 산화물 반도체에 대하여 설명한다.
또한, 본 명세서에서 '평행'이란, 2개의 직선이 -10°이상 10°이하의 각도로 배치된 상태를 말한다. 따라서, 각도가 -5°이상 5°이하인 경우도 그 범주에 포함된다. 또한, '수직'이란, 2개의 직선이 80°이상 100°이하의 각도로 배치된 상태를 말한다. 따라서, 각도가 85°이상 95°이하인 경우도 그 범주에 포함된다.
본 실시형태에서는 상술한 실시형태에서 설명한 촬상 장치에 포함되는 트랜지스터의 산화물 반도체막에 적용할 수 있는 일 형태에 대하여 설명한다.
산화물 반도체막은 CAAC-OS막으로 구성되는 것이 바람직하다. CAAC-OS막은 c축 배향성을 가지는 결정을 구비하는데 이 결정의 명확한 결정립계(그레인 바운더리라고도 함)는 확인되지 않는다. c축 배향을 가지는 결정은 에칭되기 어렵기 때문에 채널 에치형(channel-etched) 트랜지스터에 적용한 경우, 한 쌍의 전극을 형성할 때의 산화물 반도체막의 오버에칭량이 적다. 그래서, 산화물 반도체막을 CAAC-OS막으로 구성하여 채널 에치형 트랜지스터를 제작할 수 있다. 또한, 채널 에치형 트랜지스터에서는 한 쌍의 전극 사이의 간격, 즉 채널 길이를 0.5㎛ 이상 6.5㎛ 이하, 바람직하게는 1㎛보다 크고 6㎛ 미만으로 작게 할 수 있다.
또한, 산화물 반도체막은 단결정 구조의 산화물 반도체(이하, 단결정 산화물 반도체라고 함), 다결정 구조의 산화물 반도체(이하, 다결정 산화물 반도체라고 함), 및 미결정 구조의 산화물 반도체(이하, 미결정 산화물 반도체라고 함) 중 하나 이상으로 구성되어도 좋다. 이하에서 CAAC-OS, 단결정 산화물 반도체, 다결정 산화물 반도체, 및 미결정 산화물 반도체에 대하여 설명한다.
<CAAC-OS>
CAAC-OS막은 복수의 결정부를 가지는 산화물 반도체막 중 하나이다. 또한, CAAC-OS막에 포함되는 결정부는 c축 배향성을 가진다. CAAC-OS막에 포함되는 결정부의 면적은 평면 TEM 이미지에서 2500nm2 이상, 더 바람직하게는 5μm2 이상, 더욱 바람직하게는 1000μm2 이상이다. 또한, 단면 TEM 이미지에서 상기 결정부를 50% 이상, 바람직하게는 80% 이상, 더 바람직하게는 95% 이상 가짐으로써, 단결정에 가까운 물성을 가지는 박막이 된다.
투과형 전자 현미경(TEM: Transmission Electron Microscope)으로 CAAC-OS막을 관찰하면, 결정부들끼리의 명확한 경계, 즉 결정립계(그레인 바운더리라고도 함)는 확인되지 않는다. 따라서, CAAC-OS막에서는 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다.
CAAC-OS막을 시료면에 실질적으로 평행한 방향으로부터 TEM으로 관찰(단면 TEM 관찰)하면, 결정부에서 금속 원자가 층상으로 배열되어 있는 것을 확인할 수 있다. 금속 원자의 각 층은 CAAC-OS막이 형성되는 면(피형성면이라고도 함) 또는 CAAC-OS막의 상면의 요철을 반영한 형상이며 CAAC-OS막의 피형성면 또는 상면에 평행하게 배열된다.
한편, CAAC-OS막을 시료면에 실질적으로 수직인 방향으로부터 TEM으로 관찰(평면 TEM 관찰)하면, 결정부에서 금속 원자가 삼각형 또는 육각형으로 배열되어 있는 것을 확인할 수 있다. 그러나, 상이한 결정부들간에서 금속 원자의 배열에는 규칙성이 보이지 않는다.
또한, CAAC-OS막의 전자 회절 패턴에는 배향성을 나타내는 스폿(휘점)이 관측된다.
단면 TEM 관찰 및 평면 TEM 관찰로부터, CAAC-OS막의 결정부는 배향성을 가짐을 알 수 있다.
X선 회절(XRD: X-Ray Diffraction) 장치로 CAAC-OS막의 구조 해석을 수행하면 out-of-plane법에 의하여 해석한 경우에 회절각(2θ)이 31°근방일 때 피크가 나타날 수 있다. 이 피크는 In-Ga-Zn 산화물의 결정의 (00x)면(x는 정수)에서 유래하기 때문에, CAAC-OS막의 결정이 c축 배향성을 가지고, c축이 피형성면 또는 상면에 실질적으로 수직인 방향으로 배향되어 있는 것을 확인할 수 있다.
한편, c축에 실질적으로 수직인 방향으로부터 X선을 입사시키는 in-plane법에 의한 CAAC-OS막의 해석에서는, 2θ가 56°근방일 때 피크가 나타날 수 있다. 이 피크는 In-Ga-Zn 산화물의 결정의 (110)면에서 유래한다. In-Ga-Zn 산화물의 단결정 산화물 반도체막의 경우, 2θ를 56°근방에 고정하고 시료면의 법선 벡터를 축(φ)으로 하여 시료를 회전시키면서 분석(φ스캔)하면, (110)면과 등가의 결정면에서 유래하는 6개의 피크가 관찰된다. 한편, CAAC-OS막의 경우, 2θ를 56°근방에 고정하고 φ스캔을 수행하여도 명료한 피크가 나타나지 않는다.
상술한 것으로부터, CAAC-OS막에서는 상이한 결정부들간에서는 a축 및 b축의 배향이 불규칙하지만, c축 배향성을 가지고 또한 c축이 피형성면 또는 상면의 법선 벡터에 평행한 방향으로 배향되는 것을 알 수 있다. 따라서, 상술한 단면 TEM 관찰로 확인된 층상으로 배열된 금속 원자의 각 층은 결정의 a-b면에 평행한 면이다.
또한, 결정은 CAAC-OS막을 성막하였을 때, 또는 가열 처리 등의 결정화 처리를 수행하였을 때에 형성된다. 상술한 바와 같이, 결정의 c축은 CAAC-OS막의 피형성면 또는 상면의 법선 벡터에 평행한 방향으로 배향된다. 따라서, 예를 들어 CAAC-OS막의 형상을 에칭 등에 의하여 변화시킨 경우, 결정의 c축이 CAAC-OS막의 피형성면 또는 상면의 법선 벡터에 평행하게 배향되지 않을 수도 있다.
또한, CAAC-OS막 내의 결정화도는 균일하지 않아도 좋다. 예를 들어, CAAC-OS막의 결정부가 CAAC-OS막의 상면 근방에서의 결정 성장에 의하여 형성되는 경우에는, 피형성면 근방의 영역보다 상면 근방의 영역에서 결정화도가 높게 될 수 있다. 또한, CAAC-OS막에 불순물을 첨가하는 경우에는, 불순물이 첨가된 영역의 결정화도가 변화되어, 부분적으로 결정화도가 다른 영역이 형성될 수도 있다.
또한, CAAC-OS막을 out-of-plane법으로 해석하면 2θ가 31°근방일 때에 나타나는 피크에 더하여, 2θ가 36°근방일 때에 피크가 나타날 수 있다. 2θ가 36°근방일 때 나타나는 피크는 CAAC-OS막의 일부에, c축 배향성을 가지지 않는 결정부가 포함되는 것을 의미한다. CAAC-OS막은 2θ가 31°근방일 때에 피크가 나타나고, 2θ가 36°근방일 때에 피크가 나타나지 않는 것이 바람직하다.
CAAC-OS막은 불순물 농도가 낮은 산화물 반도체막이다. 불순물은 수소, 탄소, 실리콘, 전이 금속(transition metal) 원소 등, 산화물 반도체막의 주성분 이외의 원소를 말한다. 특히 실리콘 등, 산화물 반도체막을 구성하는 금속 원소보다 산소와의 결합력이 강한 원소는 산화물 반도체막에서 산소를 빼앗음으로써 산화물 반도체막의 원자 배열을 흐트러지게 하여 결정성을 저하시키는 요인이 된다. 또한 철이나 니켈 등의 중금속, 아르곤, 이산화탄소 등은 원자 반경(또는 분자 반경)이 크기 때문에 산화물 반도체막 내부에 포함되면 산화물 반도체막의 원자 배열을 흐트러지게 하여 결정성을 저하시키는 요인이 된다. 또한 산화물 반도체막에 포함되는 불순물은 캐리어 트랩이나 캐리어 발생원이 될 수 있다.
또한, CAAC-OS막은 결함 준위 밀도가 낮은 산화물 반도체막이다. 예를 들어, 산화물 반도체막 내의 산소 결손은 캐리어 트랩이 되거나 또는 수소를 포획함으로써 캐리어 발생원이 될 수 있다.
불순물 농도가 낮고 결함 준위 밀도가 낮은(산소 결손이 적은) 것을 '고순도 진성' 또는 '실질적으로 고순도 진성'이라고 한다. 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 캐리어 발생원이 적기 때문에 캐리어 밀도를 낮출 수 있는 경우가 있다. 따라서, 상기 산화물 반도체막을 사용한 트랜지스터는 문턱 전압이 음이 되는 전기 특성(노멀리 온이라고도 함)을 가지게 되는 경우가 적다. 또한, 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 캐리어 트랩이 적다. 그러므로, 상기 산화물 반도체막을 사용한 트랜지스터는 전기 특성의 변동이 작고 신뢰성이 높은 트랜지스터가 된다. 또한, 산화물 반도체막의 캐리어 트랩에 포획된 전하는 방출될 때까지 걸리는 시간이 길어 마치 고정 전하처럼 행동하는 경우가 있다. 그러므로 불순물 농도가 높고 결함 준위 밀도가 높은 산화물 반도체막을 사용한 트랜지스터는 전기 특성이 불안정하게 될 수 있다.
또한 CAAC-OS막을 사용한 트랜지스터는 가시광이나 자외광의 조사에 의한 전기 특성의 변동이 작다.
<단결정 산화물 반도체>
단결정 산화물 반도체막은 불순물 농도가 낮고 결함 준위 밀도가 낮은(산소 결손이 적은) 산화물 반도체막이다. 그러므로 캐리어 밀도를 낮출 수 있다. 따라서, 단결정 산화물 반도체막을 사용한 트랜지스터는 노멀리 온의 전기 특성을 가지게 되는 경우가 적다. 또한, 단결정 산화물 반도체막은 불순물 농도가 낮고 결함 준위 밀도가 낮기 때문에 캐리어 트랩이 적게 될 수 있다. 따라서, 단결정 산화물 반도체막을 사용한 트랜지스터는 전기 특성의 변동이 작고, 신뢰성이 높은 트랜지스터가 된다.
또한, 산화물 반도체막은 결함이 적을수록 밀도가 높아진다. 또한, 산화물 반도체막은 결정성이 높을수록 밀도가 높아진다. 또한, 산화물 반도체막은 수소 등의 불순물 농도가 낮을수록 밀도가 높아진다. 단결정 산화물 반도체막은 CAAC-OS막보다 밀도가 높다. 또한, CAAC-OS막은 미결정 산화물 반도체막보다 밀도가 높다. 또한, 다결정 산화물 반도체막은 미결정 산화물 반도체막보다 밀도가 높다. 또한, 미결정 산화물 반도체막은 비정질 산화물 반도체막보다 밀도가 높다.
<다결정 산화물 반도체>
다결정 산화물 반도체막은 TEM에 의한 관찰상에서 결정립을 확인할 수 있다. 다결정 산화물 반도체막에 포함되는 결정립은 예를 들어, TEM에 의한 관찰상에서 직경 2nm 이상 300nm 이하, 3nm 이상 100nm 이하, 또는 5nm 이상 50nm 이하인 경우가 많다. 또한, 다결정 산화물 반도체막은 TEM에 의한 관찰상에서 결정립계를 확인할 수 있는 경우가 있다.
다결정 산화물 반도체막은 복수의 결정립을 가지고, 상기 복수의 결정립간에서 결정의 방위가 다른 경우가 있다. 또한, 예를 들어 XRD장치로 out-of-plane법에 의하여 다결정 산화물 반도체막의 분석을 행하면, 하나 또는 복수의 피크가 나타날 수 있다. 예를 들어, 다결정의 IGZO막에서는 배향을 나타내는 2θ가 31°근방인 피크, 또는 복수 종류의 배향을 나타내는 복수의 피크가 나타날 수 있다.
다결정 산화물 반도체막은 결정성이 높기 때문에 높은 전자 이동도를 가지는 경우가 있다. 따라서, 다결정 산화물 반도체막을 사용한 트랜지스터는 전계 효과 이동도가 높다. 다만, 다결정 산화물 반도체막은, 입계에 불순물이 편석(偏析)되는 경우가 있다. 또한, 다결정 산화물 반도체막의 결정립계는 결함 준위가 된다. 다결정 산화물 반도체막에서는 입계가 캐리어 발생원이나 포획 준위가 될 수 있기 때문에, 다결정 산화물 반도체막을 사용한 트랜지스터는 CAAC-OS막을 사용한 트랜지스터에 비하여 전기 특성의 변동이 큰, 신뢰성이 낮은 트랜지스터가 되는 경우가 있다.
<미결정 산화물 반도체>
미결정 산화물 반도체막은 TEM에 의한 관찰상에서는 결정부가 명확히 확인되지 않는 경우가 있다. 미결정 산화물 반도체막에 포함되는 결정부는 1nm 이상 100nm 이하, 또는 1nm 이상 10nm 이하의 크기인 경우가 많다. 특히, 1nm 이상 10nm 이하, 또는 1nm 이상 3nm 이하의 미결정인 나노 결정(nc: nanocrystal)을 가지는 산화물 반도체막을 nc-OS(nanocrystalline Oxide Semiconductor)막이라고 부른다. 또한, nc-OS막은 예를 들어, TEM에 의한 관찰상에서는 결정립계가 명확히 확인되지 않는 경우가 있다.
nc-OS막은 미소한 영역(예를 들어 1nm 이상 10nm 이하의 영역, 특히 1nm 이상 3nm 이하의 영역)에서 원자 배열에 주기성을 가진다. 또한, nc-OS막은 상이한 결정부들 사이에서 결정의 방위에 규칙성이 보이지 않는다. 그러므로, 막 전체에서 배향성이 보이지 않는다. 따라서, nc-OS막은 분석 방법에 따라서는 비정질 산화물 반도체막과 구별하지 못하는 경우가 있다. 예를 들어 결정부보다 직경이 큰 X선을 사용하는 XRD 장치로 nc-OS막의 구조를 해석하면, out-of-plane법에 의한 해석에서는 결정면을 나타내는 피크가 검출되지 않는다. 또한, nc-OS막에 대하여 결정부보다 직경이 큰 (예를 들어 50nm 이상) 전자빔을 사용하는 전자 회절(제한 시야 전자 회절이라고도 함)을 수행하면, 헤일로 패턴(halo pattern)과 같은 회절 패턴이 관측된다. 한편, nc-OS막에 대하여, 결정부의 크기와 비슷하거나 작은 직경(예를 들어 1nm 이상 30nm 이하)의 전자빔을 사용하는 전자 회절(나노빔 전자 회절이라고도 함)을 수행하면, 스폿이 관측된다. 또한, nc-OS막에 대하여 나노빔 전자 회절을 수행하면, 휘도가 높은 원형(환형)의 영역이 관측될 수 있다. 또한, nc-OS막에 대하여 나노빔 전자 회절을 행하면, 환형의 영역 내에 복수의 스폿이 관측될 수 있다.
nc-OS막은 비정질 산화물 반도체막보다 규칙성이 높은 산화물 반도체막이다. 따라서, nc-OS막은 비정질 산화물 반도체막보다 결함 준위 밀도가 낮다. 다만, nc-OS막은 상이한 결정부들 사이에서 결정의 방위에 규칙성이 보이지 않는다. 그러므로, nc-OS막은 CAAC-OS막보다 결함 준위 밀도가 높다.
또한, 본 실시형태에 기재된 구성 및 방법 등은 다른 실시형태에 기재된 구성 및 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 5)
본 발명의 일 형태에 따른 촬상 장치에 대하여 설명한다. 도 14의 (A) 및 (B)에 도시된 전자 기기는 디지털 카메라이다. 디지털 카메라는 하우징(1501), 셔터 버튼(1502), 렌즈(1503), 플래시 라이트(1504), 마이크로폰(1505), 조작 버튼(1506), 선택 버튼(1507), 및 표시 화면(1508)을 가진다. 하우징(1501) 내부에는 렌즈(1503)의 초점이 되는 위치에 본 발명의 일 형태에 따른 촬상 장치를 가진다. 디지털 카메라는 조작 버튼(1506)으로 촬영 모드를 전환할 수 있다. 즉, 통상적인 촬영 모드뿐만 아니라 장시간 노광 촬영 모드나 다중 노광 촬영 모드 등의 촬영 모드를 조작 버튼(1506)으로 선택할 수 있다. 또한, 표시 화면(1508)에 촬영 모드를 표시하여 선택 버튼(1507)으로 촬영 모드를 선택할 수 있도록 하여도 좋다. 또한, 표시 화면(1508)에 터치 센서를 제공하여, 촬영 모드를 표시한 표시 화면(1508)을 터치함으로써 촬영 모드를 선택할 수 있도록 하여도 좋다. 표시 화면(1508)에는 액정 소자, OLED 소자 등의 소자를 사용할 수 있다. 터치 패널에는 저항식 터치 센서, 정전 용량식 터치 센서, 광학식 터치 센서 등을 사용할 수 있다.
촬영 모드를 전환 가능한 회로도의 예를 도 15에 도시하였다. 도 15는 도 4에 도시된 회로도에서 전송 트랜지스터(102)와 트랜지스터(133) 사이에 스위치(160)를 제공한 것이다. 즉, 각 화소에 촬영 모드를 전환하는 스위치를 제공한 것이다. 각 화소의 스위치를 공통의 신호선에 접속하여 일괄적으로 전환이 가능하도록 하여도 좋다. 또한, 스위치는 트랜지스터로 형성할 수 있다. 촬영 모드의 선택에 의하여 트랜지스터(133)의 도통과 비도통을 제어한다. 예를 들어, 촬영 모드가 장시간 노광이나 다중 노광인 경우, 스위치(160)에 의하여 전송 트랜지스터(102)와 트랜지스터(133)가 도통되도록 접속된다. 한편, 통상적인 촬영 모드의 경우, 스위치(160)에 의하여 전송 트랜지스터(102)가 트랜지스터(133)를 통하지 않고 노드(121)와 접속된다.
본 발명의 일 형태에 따른 촬상 장치에서는 장시간 노광이나 다중 노광 등의 촬영 모드에서도 합성할 복수의 화상 데이터를 기억 매체에 저장할 필요가 없다. 또한, 특별한 화상 처리 소프트웨어에 의한 화상 데이터의 합성을 필요로 하지 않는다. 그러므로, 본 발명의 일 형태에 따른 촬상 장치를 사용하면 기억 매체의 용량에 신경을 쓰지 않고 손쉽게 장시간 노광이나 다중 노광 등의 촬영 모드를 즐길 수 있다.
10: 화소부
11: 화소
20: 제어 회로
21: 구동 회로
22: 신호 처리 회로
101: 포토다이오드
102: 전송 트랜지스터
103: 다이오드
111: 노드
112: 용량 소자
120: 전하 유지부
121: 노드
122: 용량 소자
130: 증폭 회로
131: 트랜지스터
132: 트랜지스터
133: 트랜지스터
141: 리셋 트랜지스터
142: 리셋 트랜지스터
151: 배선
160: 스위치
501: 트랜지스터
502: 트랜지스터
503: 포토다이오드
510: 반도체 기판
511: 소자 분리층
512: 불순물 영역
513: 절연층
514: 도전층
515: 측벽
516: 절연층
517: 절연층
518: 도전체
519: 배선
520: 절연층
521: 도전층
522: 절연층
523: 도전체
524: 산화물 반도체층
525: 도전층
526: 절연층
527: 도전층
528: 절연층
529: 절연층
530: 도전체
531: 배선
532: n형 반도체층
533: i형 반도체층
534: p형 반도체층
535: 절연층
536: 도전체
537: 배선
601: 트랜지스터
602: 트랜지스터
603: 포토다이오드
610: 기판
611: 절연층
612: 반도체층
612a: 채널 형성 영역
612b: 불순물 영역
613: 절연층
614: 도전층
615: 측벽
616: 절연층
617: 절연층
701: 포토다이오드
702: 트랜지스터
703: 트랜지스터
713: n형 반도체 영역
714: i형 반도체 영역
715: p형 반도체 영역
801: 트랜지스터
802: 트랜지스터
803: 포토다이오드
804: 트랜지스터
901: 트랜지스터
902: 포토다이오드
903: 트랜지스터
1000: 트랜지스터
1001: 절연층
1002: 도전층
1003: 절연층
1004: 산화물 반도체층
1005: 도전층
1006: 절연층
1100: 트랜지스터
1101: 절연층
1102: 산화물 반도체층
1103: 도전층
1104: 절연층
1105: 도전층
1106: 절연층
1200: 트랜지스터
1201: 절연층
1202: 산화물 반도체층
1202a: 채널 형성 영역
1202b: 불순물 영역
1203: 절연층
1204: 도전층
1205: 절연층
1206: 도전층
1501: 하우징
1502: 셔터 버튼
1503: 렌즈
1504: 플래시 라이트
1505: 마이크로폰
1506: 조작 버튼
1507: 선택 버튼
1508: 표시 화면

Claims (13)

  1. 화소를 포함하는 촬상 소자에 있어서,
    상기 화소는,
    포토다이오드;
    산화물 반도체층을 포함하는 제 1 트랜지스터;
    다이오드; 및
    전하 유지부를 포함하고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 상기 포토다이오드의 제 1 전극에 전기적으로 접속되고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 다이오드의 제 1 전극에 전기적으로 접속되고,
    상기 다이오드의 제 2 전극은 상기 전하 유지부에 전기적으로 접속되고,
    상기 포토다이오드의 상기 제 1 전극의 극성은 상기 다이오드의 상기 제 1 전극의 극성과 동일하고,
    상기 다이오드는 제 2 트랜지스터를 포함하고,
    상기 제 2 트랜지스터의 게이트는 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되는, 촬상 소자.
  2. 삭제
  3. 화소를 포함하는 촬상 소자에 있어서,
    상기 화소는,
    포토다이오드;
    산화물 반도체층을 포함하는 제 1 트랜지스터;
    제 2 트랜지스터;
    제 3 트랜지스터;
    제 4 트랜지스터;
    제 5 트랜지스터; 및
    제 6 트랜지스터를 포함하고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 상기 포토다이오드의 제 1 전극에 전기적으로 접속되고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 3 트랜지스터의 게이트에 전기적으로 접속되고,
    상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 4 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고,
    상기 제 5 트랜지스터의 소스 및 드레인 중 한쪽은 상기 포토다이오드의 상기 제 1 전극 및 상기 제 1 트랜지스터의 소스 및 드레인 중 상기 한쪽에 전기적으로 접속되고,
    상기 제 6 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 2 트랜지스터의 소스 및 드레인 중 상기 다른 쪽에 전기적으로 접속되고,
    상기 제 4 트랜지스터의 게이트는 제 1 신호선에 접속되고,
    상기 제 5 트랜지스터의 게이트는 제 2 신호선에 접속되고,
    상기 제 6 트랜지스터의 게이트는 제 3 신호선에 접속되고,
    상기 제 2 트랜지스터의 게이트는 상기 제 2 트랜지스터의 소스 및 드레인 중 상기 다른 쪽에 전기적으로 접속되는, 촬상 소자.
  4. 제 3 항에 있어서,
    상기 제 5 트랜지스터 및 상기 제 6 트랜지스터는 각각 상기 산화물 반도체층을 포함하는, 촬상 소자.
  5. 제 1 항 또는 제 3 항에 있어서,
    상기 산화물 반도체층은 In-Ga-Zn 산화물을 포함하는, 촬상 소자.
  6. 제 1 항 또는 제 3 항에 있어서,
    상기 포토다이오드는 상기 산화물 반도체층 위에 있는, 촬상 소자.
  7. 제 1 항 또는 제 3 항에 따른 촬상 소자를 포함하는 전자 기기에 있어서,
    상기 전자 기기는 표시 장치, 셔터 버튼, 렌즈, 플래시 라이트, 마이크로폰, 또는 조작 버튼을 포함하는, 전자 기기.
  8. 화소를 포함하는 촬상 소자의 구동 방법에 있어서,
    상기 화소는 포토다이오드; 제 1 신호선에 접속된 게이트, 및 산화물 반도체층을 포함하는 트랜지스터; 및 상기 포토다이오드에서 생성되는 전하를 상기 트랜지스터를 통하여 전송받는 전하 유지부를 포함하고,
    상기 트랜지스터가 온 상태가 되는 전위가 상기 제 1 신호선에 여러 번 공급된 후에 상기 전하 유지부의 전위에 상당하는 신호가 상기 화소로부터 출력되는, 촬상 소자의 구동 방법.
  9. 제 8 항에 있어서,
    상기 트랜지스터와 상기 전하 유지부 사이의 다이오드를 더 포함하는, 촬상 소자의 구동 방법.
  10. 제 8 항에 있어서,
    상기 산화물 반도체층은 In-Ga-Zn 산화물을 포함하는, 촬상 소자의 구동 방법.
  11. 삭제
  12. 삭제
  13. 삭제
KR1020150071639A 2014-05-29 2015-05-22 촬상 소자, 전자 기기, 촬상 소자의 구동 방법, 및 전자 기기의 구동 방법 KR102418666B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-111133 2014-05-29
JP2014111133 2014-05-29

Publications (2)

Publication Number Publication Date
KR20150138031A KR20150138031A (ko) 2015-12-09
KR102418666B1 true KR102418666B1 (ko) 2022-07-11

Family

ID=54702757

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150071639A KR102418666B1 (ko) 2014-05-29 2015-05-22 촬상 소자, 전자 기기, 촬상 소자의 구동 방법, 및 전자 기기의 구동 방법

Country Status (3)

Country Link
US (3) US10032925B2 (ko)
JP (5) JP6577246B2 (ko)
KR (1) KR102418666B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9881954B2 (en) 2014-06-11 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Imaging device
US10020336B2 (en) 2015-12-28 2018-07-10 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device using three dimentional (3D) integration
US20190035858A1 (en) * 2017-07-25 2019-01-31 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Touch array substrate and touch panel
WO2019150981A1 (ja) * 2018-02-01 2019-08-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器
CN110364119B (zh) * 2018-03-26 2021-08-31 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
JP2019220685A (ja) * 2018-06-19 2019-12-26 シャープ株式会社 放射線検出器
CN109120835B (zh) * 2018-10-31 2020-10-16 锐芯微电子股份有限公司 图像传感器像素电路及其工作方法
US11574948B2 (en) * 2019-05-30 2023-02-07 Samsung Electronics Co., Ltd. Image sensor including transfer transistor having channel pattern on interlayered insulating layer over substrate and method of fabricating an image sensor
JP2024518759A (ja) * 2021-04-22 2024-05-02 クアンタム－エスアイ インコーポレイテッド 間接的なドレイン結合を用いた光検出回路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012099801A (ja) * 2010-10-08 2012-05-24 Semiconductor Energy Lab Co Ltd 光電変換装置及びその動作方法
JP2012248858A (ja) * 2009-12-08 2012-12-13 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Family Cites Families (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH05336450A (ja) * 1992-06-04 1993-12-17 Olympus Optical Co Ltd 光電変換装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
US6795117B2 (en) * 2001-11-06 2004-09-21 Candela Microsystems, Inc. CMOS image sensor with noise cancellation
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US6905667B1 (en) 2002-05-02 2005-06-14 Zyvex Corporation Polymer and method for using the polymer for noncovalently functionalizing nanotubes
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4403687B2 (ja) 2002-09-18 2010-01-27 ソニー株式会社 固体撮像装置およびその駆動制御方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7332786B2 (en) * 2003-11-26 2008-02-19 Micron Technology, Inc. Anti-blooming storage pixel
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2585190A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP2007096791A (ja) 2005-09-29 2007-04-12 Sharp Corp 増幅型固体撮像装置
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101283444B (zh) 2005-11-15 2011-01-26 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
WO2007083704A1 (ja) * 2006-01-18 2007-07-26 National University Corporation Shizuoka University 固体撮像装置及びその画素信号の読みだし方法
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7643512B2 (en) 2006-06-29 2010-01-05 Provigent Ltd. Cascaded links with adaptive coding and modulation
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP4710017B2 (ja) * 2006-10-20 2011-06-29 国立大学法人静岡大学 Ｃｍｏｓイメージセンサ
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US20090115878A1 (en) * 2007-11-07 2009-05-07 Micron Technology, Inc. Method, system and apparatus to boost pixel floating diffusion node voltage
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5127536B2 (ja) 2008-03-31 2013-01-23 キヤノン株式会社 固体撮像装置の駆動方法及び撮像システム
US8026968B2 (en) * 2008-04-11 2011-09-27 Aptina Imaging Corporation Method and apparatus providing dynamic boosted control signal for a pixel
KR20100022670A (ko) 2008-08-20 2010-03-03 크로스텍 캐피탈, 엘엘씨 전기적 제어가능한 피닝층을 갖는 이미지 센서의 픽셀
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
CN103928476A (zh) * 2008-10-03 2014-07-16 株式会社半导体能源研究所 显示装置及其制造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8913166B2 (en) * 2009-01-21 2014-12-16 Canon Kabushiki Kaisha Solid-state imaging apparatus
KR101588459B1 (ko) * 2009-08-20 2016-01-25 주식회사 동부하이텍 이미지 센서 및 그 구동 방법
KR101824123B1 (ko) 2009-11-06 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101952065B1 (ko) 2009-11-06 2019-02-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 동작 방법
JP2011119950A (ja) 2009-12-02 2011-06-16 Panasonic Corp 固体撮像装置および駆動方法
JP2011130258A (ja) * 2009-12-18 2011-06-30 Toshiba Lighting & Technology Corp 監視装置及び照明システム
WO2011102183A1 (en) 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101874784B1 (ko) 2010-03-08 2018-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9236408B2 (en) 2012-04-25 2016-01-12 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device including photodiode
KR102450562B1 (ko) 2014-03-13 2022-10-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012248858A (ja) * 2009-12-08 2012-12-13 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2012099801A (ja) * 2010-10-08 2012-05-24 Semiconductor Energy Lab Co Ltd 光電変換装置及びその動作方法

Also Published As

Publication number Publication date
JP2019198126A (ja) 2019-11-14
JP6577246B2 (ja) 2019-09-18
US20150349129A1 (en) 2015-12-03
JP6896031B2 (ja) 2021-06-30
JP7200339B2 (ja) 2023-01-06
KR20150138031A (ko) 2015-12-09
US20200287050A1 (en) 2020-09-10
JP6989639B2 (ja) 2022-01-05
JP7458468B2 (ja) 2024-03-29
US20180323307A1 (en) 2018-11-08
JP2022037029A (ja) 2022-03-08
US11239372B2 (en) 2022-02-01
JP2020109978A (ja) 2020-07-16
JP2016006956A (ja) 2016-01-14
US10032925B2 (en) 2018-07-24
JP2023024621A (ja) 2023-02-16

Similar Documents

Publication Publication Date Title
KR102418666B1 (ko) 촬상 소자, 전자 기기, 촬상 소자의 구동 방법, 및 전자 기기의 구동 방법
JP7122430B2 (ja) 撮像装置
KR102514007B1 (ko) 촬상 장치, 촬상 장치의 구동 방법, 및 전자 기기
JP6675511B2 (ja) 撮像装置
JP7179936B2 (ja) 半導体装置
JP6806597B2 (ja) 半導体装置
JP2024050789A (ja) 撮像装置
JP6688116B2 (ja) 撮像装置および電子機器
US11137813B2 (en) Analog arithmetic circuit, semiconductor device, and electronic device
JP2023101694A (ja) 撮像装置
TW201633523A (zh) 成像裝置及電子裝置
KR20220093138A (ko) 촬상 장치, 그 동작 방법, 및 전자 기기
JP7016697B2 (ja) 電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant