JPH05336450A

JPH05336450A - 光電変換装置

Info

Publication number: JPH05336450A
Application number: JP4144303A
Authority: JP
Inventors: Shinichi Kodama; 晋一児玉
Original assignee: Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 1992-06-04
Filing date: 1992-06-04
Publication date: 1993-12-17

Abstract

(57)【要約】【目的】各画素に蓄積された信号を電流として読み出
し、隣接する画素情報を基にＡ／Ｄ変換する事で高速、
高ダイナミックレンジ、高分解能を実現すること。【構成】光電変換素子１が被写体像を光電流信号に光電
変換すると、電荷電圧変換部２が各光電変換素子１から
の電荷を記憶し、モニタ信号検出用の電圧に変換する。
そして、各モニタ部がこの出力値、最大値、積分開始か
らの時間をそれぞれモニタする。さらに、電荷電圧切換
部６が、各光電変換素子１の電荷電圧変換部２を切換
え、積分制御部７が、第２、３モニタ部のいずれかが所
定レベルに達した時に、光電変換素子１の積分を終了す
る。そして、電荷電圧切換記憶部８が、各光電変換素子
１に対応する電荷電圧変換切換部６の情報を記憶し、電
圧電流変換部９が、光電変換素子１の積分終了後、第２
モニタ部４の出力を基に電荷電圧変換２からの電気信号
に対して各光電変換素子１に一律の増幅率を持たせ、電
流として読み出したパルス列として電圧に変換する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光電変換素子の出力よ
り映像信号を得る光電変換装置に関する。

【０００２】

【従来の技術】従来、カメラ等に用いられているオート
フォーカスセンサでは、フォーカスセンサの近傍にモニ
タ用のセンサを配置し、又はフォーカスセンサの出力の
最大値をフオーカスセンサから直接検出し、積分時間を
制御し、全ての画素に対して一律の増幅率で増幅した出
力を得て一括してアナログ／ディジタル（Ａ／Ｄ）変換
を行う技術が多く提案されている。

【０００３】さらに、このＡ／Ｄ変換の方式としては、
隣接する画素に依存せず１画素づつ処理方式が一般的に
提案されているが、画像以外の分野ではシグマ−デルタ
（Σ−△）変調を用いた方式も提案されている。

【０００４】

【発明が解決しようとする課題】近年のカメラにおいて
は、映像信号を用いてオートフォーカス、動体追尾が行
われている。しかし、現在のセンサは複数の規模の小さ
いセンサを配置し、各センサ毎にモニタ用のセンサを配
置し、複数のセンサ毎に積分制御、増幅率制御を行って
いる。そのため、連続した広視野の像を検出するには、
モニタ素子を配置するスペースが問題となる。

【０００５】さらに、各画素から直接最大値を検出する
技術においてもフォーカスエリア毎に一律の増幅率で増
幅した出力を得るため、隣接するフォーカスエリアの増
幅率が大きく異なった場合には、最終的なディジタル値
の１ビットの光成分が大きく異なってしまい、最終検出
出力の誤差要因となる。

【０００６】そして、１つのフォーカスエリアにおいて
も、検出部以外に明るい被写体が入っている場合、例え
ば強い太陽光の反射がそばにある被写体等においては、
積分制御の信号出力は大きいが、検出信号の変化成分が
充分に確保できなくなり、最終検出出力の誤差要因とな
る。

【０００７】さらに、被写体が明るくコントラストが少
ない場合は、暗い場合より検出能力が低下する。即ち、
増幅率が“１”以下に設定されることが多く、これによ
りＡ／Ｄ変換の１ビットの検出分解能が低下してしま
う。

【０００８】また、中央演算処理装置（ＣＰＵ）以外で
Ａ／Ｄ変換を行った場合には、画像をディジタル信号と
してＣＰＵへ転送する方式としてシリアル転送や、例え
ばＡ／Ｄ変換が８ビットの場合に４ビットを２回で転送
するような複数回のデータ分割転送が必要となり、Ａ／
Ｄ変換のビット数を上げた場合には、ＣＰＵのボート数
の増加や転送時間が長くなってしまう。

【０００９】本発明は、上記問題に鑑みてなされたもの
で、その目的とするところは各画素に蓄積された信号を
電流として読み出し、隣接する画素情報を基にＡ／Ｄ変
換することで、高速、高ダイナミックレンジ、高分解能
の光電変換装置を提供することにある。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に、本発明の光電変換装置は、像を光電流信号に光電変
換するための微小光電変換素子群と、上記微小光電変換
素子群の個々の光電変換素子からの光電流信号を蓄積
し、電圧信号に変換する電荷電圧変換手段と、上記微小
光電変換素子群の上記積分動作を終了させる積分制御手
段と、上記積分動作を終了した後、上記電荷電圧変換手
段の出力を順次読み出す読出手段と、充放電電流によっ
て上記コンデンサを充放電させ、該コンデンサの出力電
圧を出力する充放電手段と、上記読出手段によって読み
出された上記微小光電変換素子群の個々の光電変換素子
の出力に対応した出力電圧と、上記充放電手段の出力電
圧を比較する比較手段と、上記比較手段によって出力が
反転するまで、クロックパルスをカウントするカウンタ
手段とを具備することを特徴とする。

【００１１】

【作用】即ち、本発明の光電変換装置では、微小光電変
換素子群が像を光電流信号に光電変換すると、電荷電圧
変換手段が上記微小光電変換素子群の個々の光電変換素
子からの光電流信号を蓄積し、電圧信号に変換する。そ
して、積分制御手段が上記微小光電変換素子群の上記積
分動作を終了させると、読出手段が上記電荷電圧変換手
段の出力を順次読み出す。さらに、充放電手段が充放電
電流によってコンデンサを充放電させ、該コンデンサの
出力電圧を出力すると、比較手段が上記読出手段によっ
て読み出された上記微小光電変換素子群の個々の光電変
換素子の出力に対応した出力電圧と、上記充放電手段の
出力電圧とを比較し、カウンタ手段が上記比較手段によ
って出力が反転するまでクロックパルスをカウントす
る。

【００１２】

【実施例】図１は、本発明の光電変換装置の概要を示す
図である。

【００１３】同図に示すように、光電変換素子１は電荷
電圧変換部２に接続されており、該電荷電圧変換部２は
第１モニタ部３、第２モニタ部４、電流電圧変換部９に
接続されている。そして、上記第１モニタ部３は切換部
６に接続されており、該切換部６は電荷電圧変換部２に
接続されていると共に、記憶部８を介して電流電圧変換
部９に接続されている。

【００１４】さらに、上記第２モニタ部４は電流電圧変
換部９に接続されていると共に制御部７に接続されてお
り、該制御部７は電荷電圧変換部２及び第３モニタ部５
に接続されている。

【００１５】このような構成において、微小光電変換素
子群の光電変換素子１により被写体像が光電流信号に光
電変換されると、電荷電圧変換部２により各光電変換素
子１からの電荷が記憶され、モニタ信号検出用の電圧に
変換される。

【００１６】そして、第１モニタ部３によりこの出力値
がモニタされ、第２モニタ部４によりその最大値がモニ
タされ、第３モニタ部５により積分開始からの時間がモ
ニタされる。さらに、電荷電圧切換部６により、第１モ
ニタ部３のレベルに基づいて、各光電変換素子１の電荷
電圧変換部２が切換られ、積分制御部７により、第２モ
ニタ部４もしくは第３モニタ部が所定レベルに達した時
に、光電変換素子１の積分が終了される。

【００１７】そして、電荷電圧切換記憶部８により、各
光電変換素子１に対応する電荷電圧変換切換部６の情報
が記憶され、電圧電流変換部９により、光電変換素子１
の積分終了後、第２モニタ部４の出力を基に、電荷電圧
変換２からの電気信号に対して各光電変換素子１に一律
の増幅率が持たされ、さらに電流として読み出され、パ
ルス列として電圧に変換される。次に、本発明の第１の
実施例に係る光電変換装置について説明する。図２は、
本発明の第１の実施例に係る光電変換装置の構成を示す
図である。

【００１８】同図に示すように、光電変換素子１は電荷
電圧変換部２に接続されており、該電荷電圧変換部２は
電流電圧変換部９及び第１モニタ部３、第２モニタ部
４、第３モニタ部５に接続されている。

【００１９】さらに、上記第１のモニタ部３は電荷電圧
変換切換部６に接続されており、該電荷電圧変換切換部
６は電荷電圧変換部２に接続されていると共に、電荷電
圧切換記憶部８を介して電流電圧変換部９に接続されて
いる。そして、上記第２モニタ部４及び第３モニタ部５
は積分制御部７に接続されており、該積分制御部７は光
電変換素子１、第３モニタ部５に接続されている。

【００２０】このような構成において、電荷電圧変換部
２により光電変換素子１の電荷が電圧に変換されると、
第１モニタ部３により各光電変換素子１の出力値がモニ
タされ、第２モニタ部４により、光電変換素子１の最大
値がモニタされる。

【００２１】そして、第３モニタ部５により、光電変換
素子１の積分開始からの時間がモニタされる。さらに、
電荷電圧切換部６では、上記第１モニタ部５のレベルに
応じて各光電変換素子１の上記電荷電圧変換部２が切り
換えられる。

【００２２】さらに、積分制御部７では、上記第２モニ
タ部４又は第３モニタ部５が所定のレベルに達した時、
上記光電変換素子１の積分を終了させる。そして、電荷
電圧切換記憶部８では、各光電変換素子１に対応する電
荷電圧変換切換部６の情報が記憶される。

【００２３】そして、電流電圧変換部９では、光電変換
素子１の積分終了後、上記電荷電圧変換部２からの電気
信号に、第２モニタ部４の出力を基に、各光電変換素子
１に一律の増幅率が持たされ、更には電荷電圧切換記憶
部８の情報を基に出力値が補正される。

【００２４】以上のように、本実施例では、各光電変換
素子毎に電荷電圧変換効率を光電変換素子１の出力に応
じて可変にすることで、ダイナミックレンジを拡大で
き、検出性能の高い画像検出システムを実現することが
できる。次に、本発明の第２の実施例について説明す
る。図３は、本発明の第２の実施例に係る光電変換装置
の構成を示す図である。

【００２５】同図に示すように、センサブロック２１の
出力端子は、ＰＡ／Ｄ２５を介してＣＰＵ２３の入力端
子に接続されており、さらに、ＣＯＭＰ２２の入力端
子、コンパレータ２４の一方の入力端子に接続されてい
る。

【００２６】そして、上記コンパレータ２４の他方の入
力端子は、定電圧レベル端子Ｖrefに接続されており、
該コンパレータ２４の出力端子はＣＰＵ２３に接続され
ている。さらに、上記ＣＰＵ２３はセンサブロック２１
及びＣＯＭＰ２２に接続されており、ＣＯＭＰ２２はＰ
Ａ／Ｄ２５に接続されている。

【００２７】このような構成において、センサブロック
２１では、光電変換、電荷電圧変換等が行われ、電荷電
圧変換の状態情報、即ち、電荷電圧切換記憶部ＤＦ１
ｉ，ＤＦ２ｉの情報ＤOUT 信号がＣＰＵ２３に出力され
る。

【００２８】そして、ＣＯＭＰ２２では、上記センサブ
ロック２１からの各画素群の最大出力値が検出され、そ
の情報がＣout （ＤＦＡ１，ＤＦＡ２）信号としてＣＰ
Ｕ２３に出力される。

【００２９】更に、コンパレータ２４では、上記センサ
ブロック２１の最大値が所定の電圧レベルＶref に達し
たか否かが検出され、その検出結果がＣＰＵ２３に出力
される。そして、ＰＡ／Ｄ２５では、ＣＯＭＰ２２の情
報を基にセンサブロック２１の出力に一律の増幅率で増
幅することで、該出力がパルス変調される。

【００３０】さらに、ＣＰＵ２３では、上記センサブロ
ック２１の積分開始、積分終了の制御、上記コンパレー
タ２４の出力及びＣＰＵ内部クロックによる積分リミッ
タによる積分終了タイミングの制御が行われる。このＣ
ＰＵ２３では、ＣＯＭＰ２２の情報を基にセンサ出力に
一律に増幅率を持たされ、センサブロック２１の電荷電
圧変換の状態情報に基づいてＡ／Ｄ変換されたディジタ
ル値に補正が加えられる。図４は、上記センサブロック
２１のセンサ１画素の詳細な構成を示した図である。

【００３１】同図において、上記光電変換素子１に当た
るフォトダイオードＰＤは、光成分を電荷成分に変換す
る。そして、コンデンサＣ0 ，Ｃ1 ，Ｃ2 は、上記フォ
トダイオードＰＤの電荷を電圧に変換する。

【００３２】さらに、イニシャライズスイッチＴrrは、
ＣＰＵからのＲin信号に基づいてフォトダイオードＰＤ
とコンデンサＣ0 ，Ｃ1 ，Ｃ2 をイニシャライズする。
そして、スイッチＴrcは、ＣＰＵからの積分終了信号Ｔ
c に基づいてフォトダイオードＰＤとコンデンサＣ0 ，
Ｃ1 ，Ｃ3 を分離し、スイッチＴr1，Ｔr2は、電荷を電
圧に変換する効率、即ち増幅率を可変する。

【００３３】そして、電圧判定回路ＣＯＭ１，ＣＯＭ２
は、可変スイッチＴr1，Ｔr2をフォトダイオードＰＤの
出力と基準電圧Ｖref に応じてオン／オフするヒステリ
シスを有している。尚、基準電圧Ｖref はＲinに同期し
てイニシャライズ時はＣＯＭ１，ＣＯＭ２がオンするよ
うに変化する。

【００３４】さらに、ダイオードＤ0 は、フォトダイオ
ードＰＤの最大状態を検出し、ダイオードＤ2 は、フォ
トダイオードＰＤの最大値が所定レベルに達したか否か
を判定する。また、記憶素子ＤＦ１ｉ，ＤＦ２ｉは、電
圧判定回路ＣＯＭ１，ＣＯＭ２の状態を記憶する。尚、
ＤＦ１ｉ，ＤＦ２ｉはデータのラッチ、転送を行うクロ
ック信号ＣＫＳとイニシャライズを行うイニシャライズ
信号Ｒを持つ。そして、セレクタＳ１，Ｓ２は、電圧判
定回路ＣＯＭ１，ＣＯＭ２の出力のラッチとデータの転
送（ＤOUT 信号として出力）を切り換える。図５は、上
記センサブロック２１の詳細な構成を示す図で、先に図
４に示した１画素のセンサの関係を示す。図中、各１画
素のセンサセルをＳＥで示す。

【００３５】同図に示すように、フォトダイオードＰＤ
の最大状態を検出するラインＶp0と、フォトダイオード
ＰＤの最大値が所定のレベルに達したかを判定するライ
ンＶp2、記憶素子ＤＦ１，ＤＦ２を制御するラインＲ，
ＣＫＳ，ＭＤ、フォトダイオードＰＤと電荷電圧変換コ
ンデンサＣ0 ，Ｃ1 ，Ｃ2 をイニシャライズするライン
Ｒin、基準電圧ラインＶref は、それぞれ共通ラインと
して接続されている。そして、各センサセルＳＥ間でＤ
IN，ＤOUT が接続されている。

【００３６】さらに、各センサセルＳＥの出力Ｖout
は、シフトレジスタ４１により制御されるスイッチ群Ｓ
Ｔｒ１〜３より出力される。そして、このシフトレジス
タ４１は不図示のＣＰＵ２３により制御される。図６
は、上記センサブロック２０１の最大値状態を検出する
ＣＯＭＰ２２の内部構成を示す図である。

【００３７】同図において、ＣＯＭ１１，ＣＯＭ１２で
は、センサブロック２１からのセンサ出力最大値状態を
示す入力ラインＶp0と各基準電圧Ｖref0，Ｖref1との比
較が行われる。そして、スイッチ素子Ｓ１１，Ｓ１２，
Ｓ１３により、記憶素子ＤＦＡ１，ＤＦＡ２に基準電圧
との比較結果をラッチするように、或いはラッチ結果を
転送ＤOUT 信号として出力するように切り換えられる。
さらに、記憶素子ＤＦＡ１，ＤＦＡ２により、基準電圧
との比較結果が記憶される。

【００３８】図７は、上記積分出力Ｖout の最大値と積
分終了タイミングを示す図である。同図（ａ）におい
て、（１）は明るい状態の最大信号の変化の様子を示
し、（２）は暗い状態の最大出力の変化の様子を示す。
そして、横軸は積分時間を示し、縦軸はセンサ出力を示
す。

【００３９】（１）の場合、画素出力が最初にＶref レ
ベルに達した時点で図３のＣＯＭ１が反転して出力はＣ
0 だけによるコンデンサ容量からＣ0 ，Ｃ1 の合成コン
デンサ容量に変わる。即ち、出力感度が落ちる。また、
次に出力がＶref レベルに達した場合も同様に、ＣＯＭ
２の出力が反転してコンデンサ容量がＣ0 ，Ｃ1 ，Ｃ2
の合成容量に変化する。そして、この変化の状態が各画
素ごとにＤＦ１ｉ，ＤＦ２ｉとして記憶され、明るさに
よる積分終了に関する信号は、積分に関するコンデンサ
容量が最大の時点でのＶref 出力時となる。同図（ｂ）
は、（１）の状態での積分終了タイミングを示す。明る
いのでＣＯＭ２１の出力に応じて積分終了信号が出力さ
れる。

【００４０】そして、同図（ｃ）は、（２）の状態での
積分終了のタイミングを示し、暗いのでＣＰＵ２３の積
分時間リミッタの信号に応じて積分終了信号が出力され
る。図８は、一律増幅率可変とパルス変調を行う上記Ｐ
Ａ／Ｄ２５の詳細な構成を示す図である。

【００４１】同図に示すように、ＰＡ／Ｄ２５は、入力
信号としてセンサブロック２１からのセンサ電流出力Ｖ
out と、画素ごとの増幅率を記憶しているＤＦ１ｉ，Ｄ
Ｆ２ｉ（ＤOUT 信号）、ＣＰＵ２３から制御クロックＣ
Ｋ、リセット信号Ｒ、充放電用のパルスＰＳ、隣接画素
を比較記憶するＤＣＫ、ＣＯＭＰ２２から画素の最大値
情報ＤＦＡ１，ＤＦＡ２を読み込み、出力信号としてＣ
ＰＵ２３に充放電が所定の状態になったことを知らせる
信号Ｔｃと、センサの読み出しに関する情報信号Ｔｐを
出力する。

【００４２】ＣＯＭ３１，ＣＯＭ３２，ＣＯＭ３３は、
センサ出力Ｖout と、コンデンサＣｏ０，Ｃｏ１，Ｃｏ
２から出力されるＡ／Ｄ変換を行うための充放電出力と
を比較演算する。

【００４３】そして、コンデンサＣｏ０はセンサブロッ
クのＣ０の容量に相当し、コンデンサＣｏ１はセンサブ
ロックのＣ０，Ｃ１の並列容量に相当し、コンデンサＣ
ｏ２はセンサブロックのＣ０，Ｃ１，Ｃ２の並列容量に
相当し、各コンデンサの充放電はそれそれＣＣ０，ＣＣ
１，ＣＣ２によって制御される。

【００４４】このコンデンサＣｏ０，Ｃｏ１，Ｃｏ２
は、リセット信号に基づいてスイッチＴｒｓ３１，Ｔｒ
ｓ３２，Ｔｒｓ３３によりイニシャライズされる。そし
て、ＵＤＰ０，ＵＤＰ１，ＵＤＰ２は、上記ＣＯＭ３
１，ＣＯＭ３２，ＣＯＭ３３から出力された信号を受け
ると、該出力信号の変化のエッジを検出し出力する。

【００４５】さらに、後段のゲートＡＮＤ３１，ＡＮＤ
３２、及びＯＲ３１は、画素ごとの増幅率を記憶したＤ
Ｆ１ｉ，ＤＦ２ｉ信号に基づいてＵＤＰ０，ＰＤＰ１，
ＵＤＰ２の成分を選択する。このゲートＯＲ３１は、画
素ごとの増幅率を記憶したＤＦ１ｉ，ＤＦ２ｉより新し
い制御信号を作成し、ゲートＡＮＤ３４は、出力信号Ｔ
ｐを作成し出力する。このとき、ＤＦ３１は隣接画素、
即ち現在の画素と次の画素との大小関係を検出し記憶す
る。図９は、先に図８に示した信号のエッジ成分を検出
する回路ＵＤＰ０〜ＵＤＰ２の詳細な構成を示す図であ
る。

【００４６】同図に示すように、本回路はＤフリップフ
ロップＤＦＢ１，ＤＦＢ２，ＤＦＢ３とＡＮＤ２１，Ａ
ＮＤ２２と、ＯＲ２１により構成されており、ディジタ
ル的にエッジを検出する。図１０は、先に図８に示した
充放電をコントロールするＣＣ０の詳細な構成を示す図
である。

【００４７】同図において、Ｉ０１，Ｉ０２，Ｉ１１，
Ｉ１２，Ｉ２１，Ｉ２２は電流源であり、Ｉ０１，Ｉ０
２は同一容量、Ｉ１１，Ｉ１２は同一容量、Ｉ２１，Ｉ
２２は同一容量とし、Ｉ０１はＩ２１の１／４の容量
に、Ｉ１１はＩ２１の１／２の容量に設定されている。
そして、これら電流源はスイッチＴｒｓ４１〜Ｔｒｓ４
６により切り換えが制御される。

【００４８】さらに、ゲートＡＮＤ４１〜ＡＮＤ４６，
ＩＮＶ４１，ＮＯＲ４１は、スイッチをモード信号Ｔｃ
（ＣＰＵのＡ／Ｄ用のカウンタをアップ／ダウンの切り
換えで使用する場合の信号）と、画素最大値の信号ＤＦ
１１，ＤＦ１２と、Ａ／Ｄ用の充放電を行うパルスＰＳ
で制御される。図１１は、先に図８に示した充放電をコ
ントロールするＣＣ１，ＣＣ２の詳細な構成を示す図で
ある。

【００４９】同図において、電流源Ｉ４１，Ｉ４２（Ｉ
４１，Ｉ４２は同一容量）は、電流源を切り換えるスイ
ッチＴｒｓ５１，Ｔｒｓ５２に接続されている。そし
て、ゲートＡＮＤ５１，ＡＮＤ５２，ＩＮＶ５１は、モ
ード信号Ｔｃと、ＰＳ信号に応じてスイッチを制御す
る。図１２は、Ａ／Ｄ変換のタイミングの様子を示すタ
イムチャートである。

【００５０】同図に示すように、リセット信号Ｒでイニ
シャライズされる。そして、ＣＰＵからの画素読み出し
信号ＤＣＫに応じて画素電流出力が電圧として出力され
る。さらに、このＤＣＫの立ち下がった時点で充放電用
のパルスＰＳがＣＰＵから出力されると共にＣＰＵ内で
カウントされる。そして、充電により比較器の出力値Ｔ
ｃが反転した時点でパルスＰＳがストップし、ＣＰＵ内
に画素のディジタル情報として取り込まれる。

【００５１】上記Ｔｃ信号の変化に応じてＴｐ信号が出
力され、Ｔｐ出力に応じて次の画素読みだし信号ＤＣＫ
がＣＰＵから出力される。そして、このＴｃ信号がロー
レベル“Ｌ”の場合にはアップカウンタとし、ハイレベ
ル“Ｈ”の場合にはダウンカウンタとして動作し、２画
素からは前画素との差分出力の検出が出来る。

【００５２】以下、図１３のフローチャートを参照して
本実施例の動作について説明する。尚、本実施例では、
Ｖref ＝２＊Ｖref1＝４＊Ｖref2に設定し、画素総数を
Ｎとする。但し、この数値に捕らわれる必要はない。

【００５３】サブルーチン積分を開始し（ステップＳ１
０１）、フォトダイオード、電荷電圧変換コンデンサ、
積分タイマ、記憶素子のイニシャライズを行なう（ステ
ップＳ１０２）。続いて、積分タイマｔを開始し（ステ
ップＳ１０３）、積分開始する（ステップＳ１０４）。
そして、センサの最大出力の所定レベルを判定するＣＯ
Ｍ２１の出力の判定を行なう（ステップＳ１０５）。

【００５４】上記ステップＳ１０５において、ＣＯＭ２
１の出力が“Ｌ”の場合には、積分タイマｔと所定時間
ｔｓとの比較判定を行い、積分時間ｔが所定時間ｔｓよ
り小さい場合にはステップＳ１０５に戻る（ステップＳ
１０６）。そして、積分時間ｔが所定時間ｔｓに達した
場合には積分終了し（ステップＳ１０７）、増幅率に関
する情報ＤＦＡ１，ＤＦＡ２を読み出す（ステップＳ１
０８）。続いて、画素信号の読み出しを行ない（ステッ
プＳ１０９）、サブルーチン増幅処理ＡＭＰを行った
後、ステップＳ１１３に進む（ステップＳ１１０）。

【００５５】一方、上記ステップＳ１０５において、Ｃ
ＯＭ２１の出力が“Ｈ”の場合には、積分終了し（ステ
ップＳ１１１）、画素信号の読み出しを行った後、ステ
ップＳ１１３に進む（ステップＳ１１２）。ステップＳ
１１３ではＡ／Ｄ変換を行い、こうして、本シーケンス
を終了する（ステップＳ１１４）。図１４は、上記サブ
ルーチンプログラム増幅処理ＡＭＰの詳細な動作を示す
フローチャートである。サブルーチンプログラム増幅処
理ＡＭＰをスタートし（ステップＳ２０１）、増幅率の
記憶情報ＤＦＡ２の判定を行う（ステップＳ２０２）。

【００５６】上記ステップＳ２０２にて、ＤＦＡ２が
“Ｌ”の場合には、増幅率の記憶情報ＤＦＡ１の判定を
行う（ステップＳ２０３）。そして、ＤＦＡ１が“Ｈ”
の場合には、増幅率をＡｍ＝４に設定し（ステップＳ２
０４）、ＤＦＡ１が“Ｌ”の場合には、増幅率ＡｍをＡ
ｍ＝２に設定する（ステップＳ２０５）。

【００５７】一方、上記ステップＳ２０２にて、ＤＦＡ
２が“Ｈ”の場合には、増幅率ＡｍをＡｍ＝１に設定す
る（ステップＳ２０６）。こうして、増幅率Ａｍの値を
基にアナログ的に増幅し（ステップＳ２０７）、本シー
ケンスを終了する（ステップＳ２０８）。図１５は、各
画素毎の増幅率の補正に係るサブルーチンプログラムの
詳細な動作を示すフローチャートである。

【００５８】サブルーチンプログラム補正処理を開始し
（ステップＳ３０１）、総画素数をＮとして画素のカウ
ンタｉをｉ＝０に設定する（ステップＳ３０２）。そし
て、ｉ＝ｉ＋１の設定を行い（ステップＳ３０３）、画
素データＤｉの読み込みを行う（ステップＳ３０４）。
そして、各画素の対応する増幅率情報ＤＦ１ｉ，ＤＦ２
ｉを読み込んだ後（ステップＳ３０５）、増幅率情報Ｄ
Ｆ２ｉの状態判定を行う（ステップＳ３０６）。

【００５９】上記ステップＳ３０６にて、ＤＦ２ｉ＝
“Ｌ”の場合には、増幅率情報ＤＦ１ｉの状態判定を行
う（ステップＳ３０７）。そして、ＤＦ１ｉ＝“Ｌ”の
場合には、ステップＳ３１０に進み、ＤＦ１ｉ＝“Ｈ”
の場合には、画素データＤｉをＤｉ＝Ｄｉ＊２に設定し
た後、ステップＳ３１０に進む（ステップＳ３０８）。
一方、上記ステップＳ３０６にて、ＤＦ２ｉ＝“Ｈ”の
場合には、画素データＤｉをＤｉ＝Ｄｉ＊４に設定した
後、ステップＳ３１０に進む（ステップＳ３０９）。そ
して、ステップＳ３１０では、全画素において上記処理
がされたか否かを判定し、全画素について上記処理がさ
れていない場合には、上記ステップＳ３０３に戻り、全
画素について上記処理がされた場合には、本シーケンス
を終了する（ステップＳ３１１）。図１６は、上記パル
ス変換に係るサブルーチンプログラムの詳細な動作を示
すフローチャートである。

【００６０】サブルーチンプログラムパルス変換を開始
し（ステップＳ４０１）、まずＣＰＵリセット信号を出
力する（ステップＳ４０２）。そして、総画素数をＮと
し画素のカウンタｉをｉ＝０に設定し（ステップＳ４０
３）、ｉ＝ｉ＋１の設定を行う（ステップＳ４０４）。
続いて、ＣＰＵからのＤＣＫ信号により画素の読み出し
を行い（ステップＳ４０５）、Ｔｃ信号の状態を記憶す
る（ステップＳ４０６）。

【００６１】そして、Ｔｃ信号の判定を行い（ステップ
Ｓ４０７）、Ｔｃ＝“Ｌ”の場合にはダウンカウントを
行い（ステップＳ４０８）、Ｔｃ＝“Ｈ”である場合に
はアップカウントを行う。

【００６２】続いて、Ｔｃ信号の反転を検出し（ステッ
プＳ４１０）、Ｔｃ信号が反転するまでステップＳ４１
０を繰り返し、Ｔｃ信号が反転した場合、カウントを終
了する（ステップＳ４１１）。そして、Ｔｐ信号の検出
を行い（ステップＳ４１２）、Ｔｐ信号が検出されるま
でステップＳ４１２を繰り返し、Ｔｐ信号を検出した場
合にはカウンタ値をデジタル値として取り込む（ステッ
プＳ４１３）。

【００６３】こうして、全画素に対して上記処理がされ
たか否かを判断するためにカウンタｉを判定し（ステッ
プＳ４１４）、ｉ＝Ｎでない場合にはステップＳ４０４
に戻り、ｉ＝Ｎの場合には本シーケンスを終了する。

【００６４】以上のように、本実施例では、簡単な構成
によりダイナミックレンジを画素毎に拡大することが可
能となり、さらにダイナミックレンジが大きい場合でも
高分解能で信号の検出ができる。

【００６５】尚、図４に示すＣＯＭ１，ＣＯＭ２をヒス
テリシスを有するインバータ回路で実現してもよい。ま
た、図１０を図１１に示すような構成とし、ＰＳ信号の
パルス幅を１／２，１／４に可変することで同様の効果
を持たせても良い。

【００６６】また、図８の構成を図１７に示すような構
成にして、充放電を制御するＣＣ０４を複数の電流源
（図１０のような構成にし、スイッチをパルス幅と電流
源の種類の組み合わせで制御）で構成することで回路の
簡略化ができる。次に、本発明をカメラのＡＦセンサに
用いた第３の実施例について説明する。尚、本実施例に
おいては、ＡＦセンサとしてラインセンサを用いる。図
１８は、第２の実施例に係る光電変換装置の構成を示す
図であり、実際にカメラを取り付けた様子を示す。

【００６７】同図に示すように、レンズ５２を通過した
光の光路上にはメインミラー５４が配置されており、該
メインミラー５４で反射された光の光路上にはスクリー
ンマット５３を介してペンタプリズム５５が配置されて
いる。そして、上記ペンタプリズム５５の反射面で反射
した光の光路上にはファインダー５８が設けられてい
る。一方、上記メインミラー５４を透過した光の光路上
にはサブミラー５４が配置されており、該サブミラー５
４で反射された光の光路上にはＡＦモジュール５６が設
けられている。

【００６８】このような構成において、レンズ５２を通
過した光束はメインミラー５３で反射された後、スクリ
ーン５７、ペンタプリズム５５を介してファインダ５８
へと導かれる。一方、中央部がハーフミラー特性を有す
るメインミラー５３のハーフミラー部からの透過光束は
サブミラー５４を介してカメラ本体５１の底部に配置さ
れたＡＦモジュール５６に導かれる。図１９は、上記Ａ
Ｆモジュール５６の光学系の詳細な構成を示す図であ
る。

【００６９】同図において、被写体６５は、レンズＴＬ
５２を介してフィルム位置に像を伝達する。そして、フ
ィルム位置付近のコンデンサレンズＣＬ６４でフィルム
位置の像を伝達し、絞りマスク６３を介し、像を瞳分割
するセパレータレンズＳＬ６２により出来る像をＡＦセ
ンサにて検出する。以下、図２０のフローチャートを参
照して、本実施例のＡＦの動作について説明する。

【００７０】ＡＦ動作をスタートし（ステップＳ５０
１）、図７に示すような積分のシーケンスを行う（ステ
ップＳ５０２）。続いて、ＡＦ光学系のコサイン４乗則
により発生する周辺減光の補正を行う（ステップＳ５０
３）。尚、このステップＳ５０３の処理の詳細な説明に
ついては、特願昭５７−１６４１１号公報に記載されて
いる。

【００７１】次に、瞳分割によって出来る２像の間隔ｌ
ｓを検出する相関演算を行い（ステップＳ５０４）、続
いて、２像の間隔ｌｓよりデフォーカス量を算出する
（ステップＳ５０５）。このステップＳ５０４，Ｓ５０
５の処理の詳細な説明については、それぞれ特願昭６２
−１０２２１３号公報、特願昭６２−１００７１８号公
報に記載されいる。

【００７２】そして、デフォーカス量よりレンズ駆動量
を算出し（ステップＳ５０６）、レンズを駆動し（ステ
ップＳ５０７）、本シーケンスを終了する（ステップＳ
５０８）。尚、上記ステップＳ５０６の処理の詳細な説
明については、特願昭５９−１４０４０８号公報に記載
されいる。

【００７３】以上のように、本実施例では、簡単な構成
にてダイナミックレンジを画素ごとに拡大することが可
能となり、さらに、暗い部分の分解能を確保出来るため
逆光等にも精度の高い合焦点検出が可能である。尚、本
実施例では、図８に示した補正を省略しても良い。

【００７４】次に、本発明をスチルビデオ（以下、ＳＶ
と略記する）システムの映像信号検出に用いた第３の実
施例について説明する。尚、本実施例では、映像センサ
として２次元センサを用いる。図２１は、第４の実施例
に係る光電変換装置の構成を示す図である。

【００７５】同図に示すように、撮像光学系７１と、映
像センサ７２と、Ａ／Ｄ回路７３と、Ａ／Ｄされた映像
信号を基に映像信号の処理、ＡＦ動作、記録処理を行う
ＣＰＵ７４と、映像信号を記録するメモリ７５とで構成
されている。図２２は、本実施例におけるセンサの詳細
な構成を示す図である。

【００７６】同図に示すように、本センサは、３次元構
成のセンサ（センサ技術丸善株式会社多田邦雄編
ｐ２１７等）であり、１層目はフォトダイオード群８１
が配置され、２層目は画素毎に増幅率をもたせ画素信号
の読み出しを行う増幅回路８２が配置され、３層目は画
素の積分制御を行ない一律の増幅率をもたせるコントロ
ーラ回路８３が配置されている。以下、図２３のフロー
チャートを参照して本実施例の撮影動作について説明す
る。

【００７７】撮影動作を開始し（ステップＳ６０１）、
レリーズ判定を行う（ステップＳ６０２）。そして、レ
リーズ“オフ”の場合には、ステップＳ６０２に戻り、
レリーズ“オン”の場合には、図７に示すような積分の
シーケンスを行なう（ステップＳ６０３）。続いて、Ａ
Ｆシーケンスを行い（ステップＳ６０４）、合焦判定を
行う（ステップＳ６０５）。

【００７８】このステップＳ６０４，Ｓ６０５では、山
登り方式といわれるＡＦ方式を用いて、合焦レベルに達
するまで撮影光学系７１を駆動する。尚、上記山登り方
式については、例えば「ＮＨＫ技報（昭和４０年第１
７巻第１号通巻８６号第２１項等）」に詳細が説明
が記載されている。

【００７９】上記ステップＳ６０５にて、合焦でない場
合にはステップＳ６０３に戻り、合焦の場合には映像信
号を記憶し（ステップＳ６０６）、本シーケンスを終了
する（ステップＳ６０７）。

【００８０】以上説明したように、本実施例では、ダイ
ナミックレンジの広い画像が検出できる。また、簡単な
構成にてダイナミックレンジを画素ごとに拡大すること
が可能となる。さらに、暗い部分の分解能を確保出来る
ため逆光等にも精度の高い合焦点検出が可能であり、ダ
イナミックレンジの広い映像データが記録出来る。尚、
本実施例ではスチルビデオで示したが、この他、映像信
号を扱うシステムに用いてもよい。

【００８１】また、図１８に示す構成に限定されること
なく、１層目に光電変換膜またはマイクロレンズアレイ
を配置し、その下の小さな受光部に光束を集め、その周
辺に画素ごとの増幅率可変素子を配置した構成でもよ
い。

【００８２】以上詳述したように、本発明によれば、光
電変換素子の出力から映像信号を取出す光電変換装置に
おいて、信号検出ダイナミックレンジを拡大し、画像検
出能力を向上させることができる。

【００８３】

【発明の効果】本発明によれば、簡単な構成にて各画素
ごとに増幅率を可変可能とすることで、ダイナミックレ
ンジを拡大し、逆光時等の場合であっても正確な像の再
現を可能とし、明るい部分においても分解能の確保を可
能とした光電変換装置を提供することができる。

【図面の簡単な説明】

【図１】本発明の光電変換装置の概念図である。

【図２】本発明の第１の実施例に係る光電変換装置の構
成を示す図である。

【図３】本発明の第２の実施例に係る光電変換装置の構
成を示す図である。

【図４】センサブロック２１のセンサ１画素に対応する
詳細な構成を示す図である。

【図５】センサブロック２１で、先に図４に示した１画
素のセンサの関係を示す図である。

【図６】センサブロック２１の最大値状態を検出するＣ
ＯＭＰ２２の内部構成を示す図である。

【図７】（ａ）乃至（ｃ）は積分出力Ｖout の最大値と
積分終了タイミングを示す図である。

【図８】一律増幅率可変とパルス変調を行う上記ＰＡ／
Ｄ２５の構成を示す図である。

【図９】図８の信号のエッジ成分を検出する回路の詳細
な構成を示す図である。

【図１０】図８における充放電をコントロールするＣＣ
０の詳細な構成を示す図である。

【図１１】図８における充放電をコントロールするＣＣ
１，ＣＣ２の構成を示す図である。

【図１２】Ａ／Ｄ変換のタイミングの様子を示すタイム
チャートである。

【図１３】第２の実施例の動作を説明するためのフロー
チャートである。

【図１４】サブルーチンプログラム増幅処理ＡＭＰの動
作を示すフローチャートである。

【図１５】各画素毎の増幅率の補正に係るサブルーチン
プログラムの動作を示すフローチャートである。

【図１６】パルス変換に係るサブルーチンプログラムの
動作を示すフローチャートである。

【図１７】一律増幅率可変とパルス変調を行う上記ＰＡ
／Ｄ２５の改良例の構成を示す図である。

【図１８】本発明の第３の実施例に係る光電変換装置の
構成を示す図である。

【図１９】ＡＦモジュール５６の光学系の詳細な構成を
示す図である。

【図２０】第３の実施例のＡＦの動作の流れについて説
明するためのフローチャートである。

【図２１】本発明の第４の実施例に係る光電変換装置の
構成を示す図である。

【図２２】第４の実施例におけるセンサの詳細な構成を
示す図である。

【図２３】第４の実施例の撮影動作について説明するた
めのフローチャートである。

【符号の説明】

１…光電変換素子、２…電荷電圧変換部、３…第１モニ
タ部、４…第２モニタ部、５…第３モニタ部、６…切換
部、７…制御部、８…切換部、９…電流電圧変換部。

【手続補正書】

【提出日】平成４年７月３日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】０００８

【補正方法】変更

【補正内容】

【０００８】また、中央演算処理装置（ＣＰＵ）以外で
Ａ／Ｄ変換を行った場合には、画像をディジタル信号と
してＣＰＵへ転送する方式としてシリアル転送や、例え
ばＡ／Ｄ変換が８ビットの場合に４ビットを２回で転送
するような複数回のデータ分割転送が必要となり、Ａ／
Ｄ変換のビット数を上げた場合には、ＣＰＵのポート数
の増加や転送時間が長くなってしまう。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００３０

【補正方法】変更

【補正内容】

【００３０】さらに、ＣＰＵ２３では、上記センサブロ
ック２１の積分開始、積分終了の制御、上記コンパレー
タ２４の出力及びＣＰＵ内部クロックによる積分リミッ
タによる積分終了タイミングの制御が行われる。このＣ
ＰＵ２３では、ＣＯＭＰ２２の情報を基にセンサ出力に
一律に増幅率を持たされ、センサブロック２１の電荷電
圧変換の状態情報に基づいてＡ／Ｄ変換されたディジタ
ル値に補正が加えられる。本実施例で用いる各コンパレ
ータは、光による電荷に影響を与えないように構成す
る。図４は、上記センサブロック２１のセンサ１画素の
詳細な構成を示した図である。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｎ 5/232 Ａ

Claims

【特許請求の範囲】

【請求項１】像を光電流信号に光電変換する微小光電
変換素子群と、上記微小光電変換素子群の個々の光電変換素子からの光
電流信号を蓄積し、電圧信号に変換する電荷電圧変換手
段と、上記微小光電変換素子群の積分動作を終了させる積分制
御手段と、上記積分動作を終了した後、上記電荷電圧変換手段の出
力を順次読み出す読出手段と、充放電電流によってコンデンサを充放電させ、該コンデ
ンサの出力電圧を出力する充放電手段と、上記読出手段によって読み出された上記微小光電変換素
子群の個々の光電変換素子の出力に対応した出力電圧
と、上記充放電手段の出力電圧を比較する比較手段と、上記比較手段によって出力が反転するまで、クロックパ
ルスをカウントするカウンタ手段と、を具備することを特徴とする光電変換装置。