KR101784676B1 - 반도체 장치 및 그 제조방법 - Google Patents
반도체 장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR101784676B1 KR101784676B1 KR1020127026146A KR20127026146A KR101784676B1 KR 101784676 B1 KR101784676 B1 KR 101784676B1 KR 1020127026146 A KR1020127026146 A KR 1020127026146A KR 20127026146 A KR20127026146 A KR 20127026146A KR 101784676 B1 KR101784676 B1 KR 101784676B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- charge storage
- pixels
- source
- drain
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 258
- 238000004519 manufacturing process Methods 0.000 title description 7
- 238000003860 storage Methods 0.000 claims abstract description 290
- 238000009825 accumulation Methods 0.000 claims abstract description 174
- 239000011159 matrix material Substances 0.000 claims abstract description 27
- 230000003321 amplification Effects 0.000 claims description 63
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 63
- 229910052710 silicon Inorganic materials 0.000 claims description 58
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 57
- 239000010703 silicon Substances 0.000 claims description 57
- 238000000034 method Methods 0.000 claims description 52
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims 25
- 239000010410 layer Substances 0.000 description 285
- 239000010408 film Substances 0.000 description 101
- 239000000758 substrate Substances 0.000 description 37
- 238000010438 heat treatment Methods 0.000 description 32
- 230000002829 reductive effect Effects 0.000 description 32
- 229910044991 metal oxide Inorganic materials 0.000 description 30
- 150000004706 metal oxides Chemical class 0.000 description 30
- 239000007789 gas Substances 0.000 description 25
- 239000012535 impurity Substances 0.000 description 24
- 230000014759 maintenance of location Effects 0.000 description 24
- 238000004544 sputter deposition Methods 0.000 description 21
- 230000002441 reversible effect Effects 0.000 description 20
- 239000001257 hydrogen Substances 0.000 description 19
- 229910052739 hydrogen Inorganic materials 0.000 description 19
- 238000005096 rolling process Methods 0.000 description 19
- 229910007541 Zn O Inorganic materials 0.000 description 17
- 230000006870 function Effects 0.000 description 17
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 16
- 229910052581 Si3N4 Inorganic materials 0.000 description 16
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 14
- 230000001681 protective effect Effects 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 14
- 229910052782 aluminium Inorganic materials 0.000 description 13
- 239000012298 atmosphere Substances 0.000 description 13
- 229910052760 oxygen Inorganic materials 0.000 description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- 239000001301 oxygen Substances 0.000 description 12
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 10
- 230000008859 change Effects 0.000 description 10
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 229910052786 argon Inorganic materials 0.000 description 8
- 238000000151 deposition Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 229910052733 gallium Inorganic materials 0.000 description 8
- 238000003384 imaging method Methods 0.000 description 8
- 230000033001 locomotion Effects 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- 239000011787 zinc oxide Substances 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- 150000002431 hydrogen Chemical class 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 6
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 6
- 239000011261 inert gas Substances 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 239000011701 zinc Substances 0.000 description 6
- 241001270131 Agaricus moelleri Species 0.000 description 5
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 5
- 229910001882 dioxygen Inorganic materials 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 150000004678 hydrides Chemical class 0.000 description 4
- 229910052748 manganese Inorganic materials 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 229920006395 saturated elastomer Polymers 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 229910019092 Mg-O Inorganic materials 0.000 description 3
- 229910019395 Mg—O Inorganic materials 0.000 description 3
- 229910052779 Neodymium Inorganic materials 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 3
- 229910052706 scandium Inorganic materials 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910006404 SnO 2 Inorganic materials 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- -1 hydrogen ions Chemical class 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 108010083687 Ion Pumps Proteins 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910020923 Sn-O Inorganic materials 0.000 description 1
- AZWHFTKIBIQKCA-UHFFFAOYSA-N [Sn+2]=O.[O-2].[In+3] Chemical compound [Sn+2]=O.[O-2].[In+3] AZWHFTKIBIQKCA-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- SWXQKHHHCFXQJF-UHFFFAOYSA-N azane;hydrogen peroxide Chemical compound [NH4+].[O-]O SWXQKHHHCFXQJF-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 150000001721 carbon Chemical group 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000018044 dehydration Effects 0.000 description 1
- 238000006297 dehydration reaction Methods 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 238000010187 selection method Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 210000003462 vein Anatomy 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
- OYQCBJZGELKKPM-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O-2].[Zn+2].[O-2].[In+3] OYQCBJZGELKKPM-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
- H01L31/1055—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type the devices comprising amorphous materials of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Ceramic Engineering (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
Abstract
복수의 픽셀들이 매트릭스 형태로 배치된 CMOS 이미지 센서에서, 채널 형성 영역이 산화물 반도체를 포함하는 트랜지스터는 픽셀부에 있는 전하 축적 제어 트랜지스터 및 리셋 트랜지스터에 이용된다. 신호 전하 축적부의 리셋 동작이 매트릭스 형태로 배치된 모든 픽셀들에서 수행된 이후에, 포토다이오드에 의한 전하 축적 동작은 모든 픽셀들에서 수행되고, 픽셀로부터 신호의 판독 동작은 로우마다 수행된다. 따라서, 이미지는 왜곡 없이 취득될 수 있다.
Description
본 발명의 일 실시예는 각각 포토센서가 제공된 픽셀들이 매트릭스 형태로 배치된 반도체 장치 및 상기 반도체 장치의 구동방법에 관한 것이다. 또한, 본 발명의 일 실시예는 상기 반도체 장치를 포함하는 전자 장치에 관한 것이다.
본 명세서에서 상기 반도체 장치는 반도체 특성을 이용함으로써 기능할 수 있는 모든 장치들을 지칭하고, 전기-광학(electro-optic) 장치들, 반도체 회로들, 및 전자 장치들은 모두 반도체 장치들임에 유념한다.
각각 포토센서가 제공된 픽셀들이 매트릭스 형태로 배치된 반도체 장치로서, 이미지 센서가 알려져있다. 상기 이미지 센서들은 촬상 소자(imaging elements)로서 디지털 카메라 또는 휴대 전화와 같은 많은 휴대 장치들에 제공된다. 최근, 촬상의 해상도는 높아졌고, 상기 휴대 장치들은 소형화되었고, 전력 소비는 저감되었고; 따라서, 상기 이미지 센서에서 픽셀은 소형화되었다.
일반적으로 이용되는 이미지 센서로서, 두가지 종류들의 센서들이 알려져있다: 전하 결합 소자(CCD) 센서 및 상보성 금속 산화막 반도체(CMOS) 센서. 상기 CCD 센서는 전하가 수직 CCD와 수평 CCD에 의해 전송되는 이미지 센서이다. 상기 CMOS 센서는 CMOS 공정을 이용하여 형성된 이미지 센서이다. 상기 CMOS 센서에서, 전하의 판독은 MOS 트랜지스터의 스위칭에 의해 픽셀 단위 마다 제어될 수 있다.
상기 CCD 센서는 높은 민감도(sensitivity)를 갖는다; 그러나, 과도한 빛이 포토다이오드의 일부에 입사할 때, 최대 허용값 이상이 되는 전하가 수직 전송 CCD로 흐르고, 스미어(smear)로 불리는, 세로 방출선(longitudinal emission line)이, 생성된다. 또한, 상기 CCD는 전용 공정과 함께 높은 생산 비용 및 많은 전원들에 기인한 큰 전력 소비와 같은 문제점들을 갖고 있다.
그에 반해, 상기 CMOS 센서가 상기 CCD 센서보다 낮은 민감도를 갖지만, 일반적인 목적의 CMOS 공정이 이용될 수 있고 회로들이 하나의 칩에 집적될 수 있다. 따라서, 상기 CMOS 센서는 낮은 비용과 낮은 전력 소비를 달성할 수 있다. 또한, 상기 CMOS 센서는 픽셀에서 신호를 증폭하고 그것을 출력하고; 따라서, 노이즈의 영향은 저감될 수 있다. 또한, 전하를 상기 CMOS 센서에 의해 송신하는 방법은 상기 CCD 센서에 의한 그것과 상이하기 때문에, 스미어는 생성되지 않는다.
그러나, 종래의 CMOS 센서에 대해서, 매트릭스 형태로 배치된 픽셀들이 로우(row) 마다 구동되는 롤링 셔터 시스템(rolling shutter system)이 채택되었다. 이 롤링 셔터 시스템은 빠르게 움직이는 물체의 이미지가 취득될 때 이미지가 뒤틀리는(warped) 문제점을 갖고 있었다. 그에 반해, 상기 CCD 센서에 대해서, 전하가 모든 픽셀들에서 동시에 축적되는 글로벌 셔터 시스템(global shutter system)이 채택되었다.
글로벌 셔터를 구비한 상기 CMOS 센서가 이용되는 수단으로서, 특허문헌 1은 기계적 셔터가 함께 이용되어 포토다이오드의 전류를 제어하는 기술을 개시한다. 또한, 특허문헌 2는 광 노출이 종료된 이후 포토다이오드에서 생성되는 불필요한 전하를 배출하는 경로가 제공되어 축적된 전하의 누설을 억제하는 기술을 개시한다.
CMOS 센서의 판독은 순차 선택 방법(sequential selection method)에 의해 수행된다. 글로벌 셔터를 구비한 센서의 경우 각 픽셀로부터 데이터를 판독하는 시간이 상이하기 때문에, 전하 보유 기간은 데이터가 판독되는 픽셀의 순서가 늦을수록 길어진다.
이 전하 보유 기간이 길어질 때, 전하는 픽셀을 형성하는 트랜지스터의 누설 전류 등에 의해 흘러나가서, 원래의 데이터는 손실된다. 특히, 트랜지스터의 오프 전류(off-state current)가 높을 때 전하의 누설은 현저해지고 전하는 오랜 시간 동안 보유될 수 없는 문제점들이 있었다.
따라서, 상술된 특허문헌들에 개시된 기술들에서, 포토다이오드의 작동상태는 임의의 방법에 의해 제어된다; 그러나, 포토다이오드의 암전류(dark current)에 대한 대책은 이루어지지 않았다. 또한, 기계적 셔터 또는 새로운 스위칭 소자의 첨가에 의해, 높은 비용과 복잡한 제어에서 문제점이 있었다.
따라서, 본 명세서에서 개시하는 본 발명의 일 실시예는 상술된 문제점들 중 적어도 하나 이상을 해결하는 픽셀 회로의 구성, 및 픽셀의 구동 방법을 제공한다.
본 발명의 일 실시예는 글로벌 셔터를 구비한 포토센서가 매트릭스 형태로 배치된 픽셀들의 각각에 포함되고, 전하가 상기 픽셀들에 축적되고, 축적 전하 보유부로부터 전하의 누설이 축적 기간의 종료부터 최종 로우의 판독의 기간동안 가능한 한 많이 억제될 수 있는 반도체 장치에 관한 것이다.
본 명세서에서 개시하는 본 발명의 일 실시예는 매트릭스 형태로 배치된 복수의 픽셀들을 포함하는 반도체 장치이고, 상기 복수의 픽셀들의 각각은 포토다이오드, 신호 전하 축적부, 및 복수의 트랜지스터들을 포함한다. 상기 복수의 트랜지스터들 중 적어도 하나 이상에서 채널 형성 영역은 산화물 반도체를 포함한다. 상기 신호 전하 축적부의 리셋 동작이 실질적으로 동시에 상기 매트릭스 형태로 배치된 모든 픽셀들에서 수행된 이후, 상기 포토다이오드에 의한 전하 축적 동작은 실질적으로 동시에 모든 픽셀들에서 수행되고, 상기 픽셀들로부터 신호의 판독 동작은 로우마다 수행된다.
상기 복수의 트랜지스터들은 소스와 드레인 중 하나가 상기 포토다이오드에 전기적으로 접속된 전하 축적 제어 트랜지스터; 소스와 드레인 중 하나가 상기 전하 축적 제어 트랜지스터의 상기 소스와 상기 드레인 중 다른 하나에 전기적으로 접속된 리셋 트랜지스터; 게이트가 상기 전하 축적 제어 트랜지스터의 상기 소스와 상기 드레인 중 상기 다른 하나 및 상기 리셋 트랜지스터의 상기 소스와 상기 드레인 중 상기 하나에 전기적으로 접속된 증폭 트랜지스터; 및 소스와 드레인 중 하나가 상기 증폭 트랜지스터의 상기 소스와 상기 드레인 중 하나에 전기적으로 접속된 선택 트랜지스터이다.
상기 복수의 트랜지스터들은 소스와 드레인 중 하나가 상기 포토다이오드에 전기적으로 접속된 전하 축적 제어 트랜지스터; 소스와 드레인 중 하나가 상기 전하 축적 제어 트랜지스터의 상기 소스와 상기 드레인 중 다른 하나에 전기적으로 접속된 리셋 트랜지스터; 및 게이트가 상기 전하 축적 제어 트랜지스터의 상기 소스와 상기 드레인 중 상기 다른 하나 및 상기 리셋 트랜지스터의 상기 소스와 상기 드레인 중 상기 하나에 전기적으로 접속된 증폭 트랜지스터가 될 수 있다.
상술된 두 개의 구성들에서 모든 픽셀들에 있어서 상기 리셋 트랜지스터들의 게이트들은 서로 전기적으로 접속되고, 상기 트랜지스터들은 하나의 입력 신호와 동시에 동작될 수 있다.
상기 복수의 트랜지스터들은 소스와 드레인 중 하나가 상기 포토다이오드에 전기적으로 접속된 전하 축적 제어 트랜지스터; 게이트가 상기 전하 축적 제어 트랜지스터의 상기 소스와 상기 드레인 중 다른 하나에 전기적으로 접속된 증폭 트랜지스터; 및 소스와 드레인 중 하나가 상기 증폭 트랜지스터의 소스와 드레인 중 하나에 전기적으로 접속된 선택 트랜지스터가 될 수 있다.
상술된 세 개의 구성들에서 모든 픽셀들에 있어서 상기 전하 축적 제어 트랜지스터들의 게이트들은 서로 전기적으로 접속되고, 상기 트랜지스터들은 하나의 입력 신호와 동시에 동작될 수 있다.
상기 복수의 트랜지스터들은 게이트가 상기 포토다이오드에 전기적으로 접속된 증폭 트랜지스터; 및 소스와 드레인 중 하나가 상기 증폭 트랜지스터의 소스와 드레인 중 하나에 전기적으로 접속된 선택 트랜지스터가 될 수 있다.
본 명세서에서 개시하는 본 발명의 다른 실시예는 매트릭스 형태로 배치된 복수의 픽셀들을 포함하는 반도체 장치이고, 상기 복수의 픽셀들의 각각은 포토다이오드, 신호 전하 축적부, 트랜지스터, 및 용량 소자를 포함한다. 상기 트랜지스터에서 채널 형성 영역은 산화물 반도체를 포함한다. 상기 신호 전하 축적부의 리셋 동작이 실질적으로 동시에 상기 매트릭스 형태로 배치된 모든 픽셀들에서 수행된 이후, 상기 포토다이오드에 의한 전하 축적 동작은 실질적으로 동시에 모든 픽셀들에서 수행되고, 상기 픽셀들로부터 신호의 판독 동작은 로우마다 수행된다.
상기 트랜지스터는 게이트가 상기 포토다이오드 및 상기 용량 소자의 하나의 전극에 전기적으로 접속된 증폭 트랜지스터이다.
여기에서, 채널 형성 영역이 산화물 반도체를 포함하는 트랜지스터에서, 극히 소수의 캐리어들을 갖는 고순도화된 산화물 반도체층이 이용된다. 구체적으로, 상기 산화물 반도체층을 포함하는 트랜지스터에서, 실온에서 채널 폭에서 마이크로미터 단위당 오프 전류 밀도는 10 aA(1 x 10-17 A/㎛) 이하, 심지어 1 aA(1 x 10-18 A/㎛) 이하, 또는 더욱 심지어 10 zA(1 x 10-20 A/㎛) 이하가 될 수 있다. 특히, 산화물 반도체를 포함하는 트랜지스터를 상기 신호 전하 축적부로부터 전하의 누설을 방지하기 위해 상기 전하 축적 제어 트랜지스터 및/또는 상기 리셋 트랜지스터에 이용하는 것이 바람직하다.
본 명세서에서 개시하는 본 발명의 또 다른 실시예는 매트릭스 형태로 배치된 복수의 픽셀들을 포함하는 반도체 장치의 구동 방법이고, 상기 복수의 픽셀들의 각각은 포토다이오드, 소스와 드레인 중 하나가 상기 포토다이오드에 전기적으로 접속된 전하 축적 제어 트랜지스터, 소스와 드레인 중 하나가 상기 전하 축적 제어 트랜지스터의 상기 소스와 상기 드레인 중 다른 하나에 전기적으로 접속된 리셋 트랜지스터, 게이트가 상기 전하 축적 제어 트랜지스터의 상기 소스와 상기 드레인 중 상기 다른 하나 및 상기 리셋 트랜지스터의 상기 소스와 상기 드레인 중 상기 하나에 전기적으로 접속된 증폭 트랜지스터, 및 소스와 드레인 중 하나가 상기 증폭 트랜지스터의 소스와 드레인 중 하나에 전기적으로 접속된 선택 트랜지스터를 포함한다. 상기 구동 방법은: 상기 픽셀들의 각각에서 상기 전하 축적 제어 트랜지스터를 턴 온; 상기 픽셀들의 각각에서 상기 리셋 트랜지스터를 턴 온, 및 상기 픽셀들의 각각에서 신호 전하 축적부의 전위를 리셋 전위로 설정; 상기 픽셀들의 각각에서 상기 리셋 트랜지스터를 턴 오프, 및 상기 픽셀들의 각각에서 상기 신호 전하 축적부의 상기 전위를 변경; 상기 픽셀들의 각각에서 상기 전하 축적 제어 트랜지스터를 턴 오프, 및 상기 픽셀들의 각각에서 상기 신호 전하 축적부의 상기 전위를 보유; 및 순차적으로 로우마다 상기 선택 트랜지스터를 턴 온, 및 상기 픽셀들의 각각에서 상기 증폭 트랜지스터로부터 상기 픽셀들의 각각에서 상기 신호 전하 축적부의 상기 전위에 대응하는 신호를 출력하는 단계들을 포함한다.
본 명세서에서 개시하는 본 발명의 또 다른 실시예는 매트릭스 형태로 배치된 복수의 픽셀들을 포함하는 반도체 장치의 구동 방법이고, 상기 복수의 픽셀들의 각각은 포토다이오드, 소스와 드레인 중 하나가 상기 포토다이오드에 전기적으로 접속된 전하 축적 제어 트랜지스터, 소스와 드레인 중 하나가 상기 전하 축적 제어 트랜지스터의 상기 소스와 상기 드레인 중 다른 하나에 전기적으로 접속된 리셋 트랜지스터, 게이트가 상기 전하 축적 제어 트랜지스터의 상기 소스와 상기 드레인 중 상기 다른 하나 및 상기 리셋 트랜지스터의 상기 소스와 상기 드레인 중 상기 하나에 전기적으로 접속된 증폭 트랜지스터, 및 소스와 드레인 중 하나가 상기 증폭 트랜지스터의 소스와 드레인 중 하나에 전기적으로 접속된 선택 트랜지스터를 포함한다. 상기 구동 방법은: 상기 픽셀들의 각각에서 상기 전하 축적 제어 트랜지스터를 턴 온; 상기 픽셀들의 각각에서 상기 리셋 트랜지스터를 턴 온, 및 상기 픽셀들의 각각에서 신호 전하 축적부의 전위를 리셋 전위로 설정; 상기 픽셀들의 각각에서 상기 전하 축적 제어 트랜지스터를 턴 오프, 및 상기 픽셀들의 각각에서 상기 포토다이오드의 캐소드(cathode)의 전위를 변경; 상기 픽셀들의 각각에서 상기 리셋 트랜지스터를 턴 오프, 및 상기 픽셀들의 각각에서 상기 신호 전하 축적부의 상기 전위를 보유; 상기 픽셀들의 각각에서 상기 전하 축적 제어 트랜지스터를 턴 온, 및 상기 픽셀들의 각각에서 상기 신호 전하 축적부의 상기 전위를 변경; 상기 픽셀들의 각각에서 상기 전하 축적 제어 트랜지스터를 턴 오프, 및 상기 신호 전하 축적부의 상기 전위를 보유; 및 순차적으로 로우마다 상기 선택 트랜지스터를 턴 온, 및 상기 픽셀들의 각각에서 상기 증폭 트랜지스터로부터 상기 픽셀들의 각각에서 상기 신호 전하 축적부의 상기 전위에 대응하는 신호를 출력하는 단계들을 포함한다.
본 발명의 일 실시예에 따르면, 상기 축적 전하 보유부로부터 전하의 누설이 상기 축적 기간의 종료로부터 최종 로우의 판독의 기간동안 가능한 한 많이 억제될 수 있고 왜곡없는 이미지가 취득될 수 있는 CMOS 이미지 센서가 제공될 수 있다.
도 1은 이미지 센서에서 픽셀의 회로 구성을 도시한 도면.
도 2a 및 도 2b는 이미지 센서에서 픽셀 회로의 동작을 각각 도시한 타이밍 차트들.
도 3은 이미지 센서에서 픽셀 회로의 동작을 도시한 타이밍 차트.
도 4는 이미지 센서에서 픽셀 회로의 동작을 도시한 타이밍 차트.
도 5a 내지 도 5c는 롤링 셔터 및 글로벌 셔터를 구비한 센서들에 의해 취득된 이미지들의 예들을 도시한 도면들.
도 6은 과학적 계산을 도시하기 위한 도면.
도 7a 내지 도 7d는 과학적 계산의 결과들을 도시한 도면들.
도 8은 이미지 센서에서 픽셀의 회로 구성을 도시한 도면.
도 9는 이미지 센서에서 픽셀의 회로 구성을 도시한 도면.
도 10a 및 도 10b는 이미지 센서에서 픽셀 회로의 동작을 각각 도시한 타이밍 차트들.
도 11은 이미지 센서에서 픽셀 회로의 레이아웃을 도시한 상면도.
도 12는 이미지 센서에서 픽셀 회로의 레이아웃을 도시한 단면도.
도 13은 이미지 센서에서 픽셀 회로의 레이아웃을 도시한 상면도.
도 14는 이미지 센서에서 픽셀 회로의 레이아웃을 도시한 단면도.
도 15는 이미지 센서에서 픽셀의 회로 구성을 도시한 도면.
도 16은 이미지 센서에서 픽셀 회로의 레이아웃을 도시한 상면도.
도 17은 이미지 센서에서 픽셀 회로의 레이아웃을 도시한 단면도.
도 18은 이미지 센서에서 픽셀의 회로 구성을 도시한 도면.
도 19는 이미지 센서에서 픽셀의 회로 구성을 도시한 도면.
도 20은 이미지 센서에서 픽셀의 회로 구성을 도시한 도면.
도 21a 및 도 21b는 이미지 센서에서 픽셀 회로의 동작을 각각 도시한 타이밍 차트들.
도 22는 이미지 센서에서 픽셀의 회로 구성을 도시한 도면.
도 23a 및 도 23b는 이미지 센서에서 픽셀 회로의 동작을 각각 도시한 타이밍 차트들.
도 24는 이미지 센서에서 픽셀의 회로 구성을 도시한 도면.
도 25a 및 도 25b는 이미지 센서에서 픽셀 회로의 동작을 각각 도시한 타이밍 차트들.
도 26은 이미지 센서에서 픽셀의 회로 구성을 도시한 도면.
도 27은 이미지 센서에서 픽셀 회로의 동작을 도시한 타이밍 차트.
도 28은 이미지 센서에서 픽셀의 회로 구성을 도시한 도면.
도 29는 이미지 센서에서 픽셀 회로의 동작을 도시한 타이밍 차트.
도 30a 내지 도 30d는 트랜지스터의 구성을 각각 도시한 단면도들.
도 31a 내지 도 31e는 트랜지스터의 제조 공정을 도시한 단면도들.
도 32a 및 도 32b는 이미지 센서에서 픽셀의 회로 구성을 각각 도시한 도면들.
도 33은 이미지 센서의 입력 신호를 도시한 타이밍 차트.
도 34a 및 도 34b는 이미지 센서의 출력 신호를 각각 도시한 도면들.
도 35a 및 도 35b는 이미지 센서의 출력 신호를 각각 도시한 도면들.
도 36a 내지 도 36d는 전자 장치의 구체적인 예를 각각 도시한 도면들.
도 37은 취득된 이미지의 그레이 스케일들의 수와 전하 사이의 관계를 표현한 도면.
도 38은 오프 전류와 전하를 보유하기 위해 필요한 트랜지스터의 프레임 주파수 사이의 관계를 표현한 도면.
도 2a 및 도 2b는 이미지 센서에서 픽셀 회로의 동작을 각각 도시한 타이밍 차트들.
도 3은 이미지 센서에서 픽셀 회로의 동작을 도시한 타이밍 차트.
도 4는 이미지 센서에서 픽셀 회로의 동작을 도시한 타이밍 차트.
도 5a 내지 도 5c는 롤링 셔터 및 글로벌 셔터를 구비한 센서들에 의해 취득된 이미지들의 예들을 도시한 도면들.
도 6은 과학적 계산을 도시하기 위한 도면.
도 7a 내지 도 7d는 과학적 계산의 결과들을 도시한 도면들.
도 8은 이미지 센서에서 픽셀의 회로 구성을 도시한 도면.
도 9는 이미지 센서에서 픽셀의 회로 구성을 도시한 도면.
도 10a 및 도 10b는 이미지 센서에서 픽셀 회로의 동작을 각각 도시한 타이밍 차트들.
도 11은 이미지 센서에서 픽셀 회로의 레이아웃을 도시한 상면도.
도 12는 이미지 센서에서 픽셀 회로의 레이아웃을 도시한 단면도.
도 13은 이미지 센서에서 픽셀 회로의 레이아웃을 도시한 상면도.
도 14는 이미지 센서에서 픽셀 회로의 레이아웃을 도시한 단면도.
도 15는 이미지 센서에서 픽셀의 회로 구성을 도시한 도면.
도 16은 이미지 센서에서 픽셀 회로의 레이아웃을 도시한 상면도.
도 17은 이미지 센서에서 픽셀 회로의 레이아웃을 도시한 단면도.
도 18은 이미지 센서에서 픽셀의 회로 구성을 도시한 도면.
도 19는 이미지 센서에서 픽셀의 회로 구성을 도시한 도면.
도 20은 이미지 센서에서 픽셀의 회로 구성을 도시한 도면.
도 21a 및 도 21b는 이미지 센서에서 픽셀 회로의 동작을 각각 도시한 타이밍 차트들.
도 22는 이미지 센서에서 픽셀의 회로 구성을 도시한 도면.
도 23a 및 도 23b는 이미지 센서에서 픽셀 회로의 동작을 각각 도시한 타이밍 차트들.
도 24는 이미지 센서에서 픽셀의 회로 구성을 도시한 도면.
도 25a 및 도 25b는 이미지 센서에서 픽셀 회로의 동작을 각각 도시한 타이밍 차트들.
도 26은 이미지 센서에서 픽셀의 회로 구성을 도시한 도면.
도 27은 이미지 센서에서 픽셀 회로의 동작을 도시한 타이밍 차트.
도 28은 이미지 센서에서 픽셀의 회로 구성을 도시한 도면.
도 29는 이미지 센서에서 픽셀 회로의 동작을 도시한 타이밍 차트.
도 30a 내지 도 30d는 트랜지스터의 구성을 각각 도시한 단면도들.
도 31a 내지 도 31e는 트랜지스터의 제조 공정을 도시한 단면도들.
도 32a 및 도 32b는 이미지 센서에서 픽셀의 회로 구성을 각각 도시한 도면들.
도 33은 이미지 센서의 입력 신호를 도시한 타이밍 차트.
도 34a 및 도 34b는 이미지 센서의 출력 신호를 각각 도시한 도면들.
도 35a 및 도 35b는 이미지 센서의 출력 신호를 각각 도시한 도면들.
도 36a 내지 도 36d는 전자 장치의 구체적인 예를 각각 도시한 도면들.
도 37은 취득된 이미지의 그레이 스케일들의 수와 전하 사이의 관계를 표현한 도면.
도 38은 오프 전류와 전하를 보유하기 위해 필요한 트랜지스터의 프레임 주파수 사이의 관계를 표현한 도면.
이하, 본 발명의 실시예들과 예들은 첨부한 도면들을 참조하여 구체적으로 기술될 것이다. 그러나, 본 발명은 하기의 기재에 한정되지 않고, 여기에 개시된 모드들과 상세들이 본 발명의 사상 및 범위를 벗어나지 않고 다양한 방법으로 변경될 수 있다는 것은 당업자에게 용이하게 이해될 것이다. 따라서, 본 발명은 상기 실시예들과 예들의 기재에 제한되는 것으로 해석되지 않는다. 상기 실시예들과 예들을 기술하기 위한 도면들에서, 동일한 부분들 또는 유사한 기능을 갖는 부분들은 동일한 참조 번호들에 의해 지시되고, 이러한 부분들의 기재는 반복되지 않는다.
본 명세서에서, CMOS 센서는 CCD 센서로부터 구별되도록 사용되는 명칭이고 전계 효과 트랜지스터의 일반적인 공정을 이용하여 형성되는 모든 이미지 센서들을 지칭한다. 따라서, 본 발명의 일 실시예는 CMOS 회로가 픽셀부 또는 주변 회로부에서 이용되는 경우에 한정되지 않는다.
(실시예 1)
이 실시예에서, 본 발명의 일 실시예인 반도체 장치가 도면들을 참조하여 기술될 것이다. 도 1은 이미지 센서에서 픽셀의 회로 구성의 예이다.
상기 이미지 센서에서 상기 픽셀은 포토다이오드(101)(PD), 증폭 트랜지스터(102)(AMP), 전하 축적 제어 트랜지스터(103)(T), 리셋 트랜지스터(104)(R), 및 선택 트랜지스터(105)(S)를 포함한다.
다음에, 소자들 및 배선들의 기능들 및 배치가 기술된다.
상기 포토다이오드(101)는 상기 픽셀에 입사되는 빛의 양에 따라 전류를 생성한다. 상기 증폭 트랜지스터(102)는 신호 전하 축적부(112)(FD)의 전위에 대응하는 신호를 출력한다. 상기 전하 축적 제어 트랜지스터(103)는 상기 포토다이오드(101)에 의해 수행되는 상기 신호 전하 축적부(112)에서 전하 축적을 제어한다. 상기 리셋 트랜지스터(104)는 상기 신호 전하 축적부(112)의 전위의 초기화를 제어한다. 상기 선택 트랜지스터(105)는 판독에서 상기 픽셀의 선택을 제어한다. 상기 신호 전하 축적부(112)는 전하 보유 노드이고 상기 포토다이오드(101)에 의해 수신되는 빛의 양에 의존하여 변화하는 전하를 보유한다.
전하 축적 제어 신호선(113)(TX)은 상기 전하 축적 제어 트랜지스터(103)를 제어하는 신호선이다. 리셋 신호선(114)(RS)은 상기 리셋 트랜지스터(104)를 제어하는 신호선이다. 선택 신호선(115)(SE)은 상기 선택 트랜지스터(105)를 제어하는 신호선이다. 출력 신호선(120)(OUT)은 상기 증폭 트랜지스터(102)에 의해 생성된 신호의 출력 목적지(output destination)로서 기능하는 신호선이다. 전원선(130)(VDD)은 전원 전압을 공급하는 신호선이다. 접지 전위선(131)(GND)은 기준 전위를 설정하는 신호선이다.
트랜지스터들과 배선들은 편의상 명명됨에 유념한다. 상기 트랜지스터들이 상술된 기능들을 갖고 상기 배선들이 상술된 기능들을 갖는 한 어떠한 명칭들도 용인 가능하다.
상기 전하 축적 제어 트랜지스터(103)의 게이트는 상기 전하 축적 제어 신호선(113)에 접속되고, 상기 전하 축적 제어 트랜지스터들(103)의 소스와 드레인 중 하나는 상기 포토다이오드(101)의 캐소드에 접속되고, 상기 전하 축적 제어 트랜지스터들(103)의 상기 소스와 상기 드레인 중 다른 하나는 상기 신호 전하 축적부(112)에 접속된다. 또한, 상기 포토다이오드(101)의 애노드(anode)는 상기 접지 전위선(131)에 접속된다. 여기에서, 전하 보유 용량 소자는 상기 신호 전하 축적부(112)와 상기 접지 전위선(131) 사이에 접속될 수 있다.
실질적인 신호 전하 축적부가 트랜지스터의 소스 영역 또는 드레인 영역의 부근에서 공핍층의 용량(capacitance), 증폭 트랜지스터의 게이트 용량 등이지만, 상기 신호 전하 축적부는 본 명세서에서 회로도의 부분으로서 편의상 기재됨에 유념한다. 따라서, 배치의 기재는 상기 회로도를 따라야 한다.
상기 증폭 트랜지스터(102)의 게이트는 상기 신호 전하 축적부(112)에 접속되고, 상기 증폭 트랜지스터(102)의 소스와 드레인 중 하나는 상기 전원선(130)에 접속되고, 상기 증폭 트랜지스터(102)의 상기 소스와 상기 드레인 중 다른 하나는 상기 선택 트랜지스터(105)의 소스와 드레인 중 하나에 접속된다.
상기 리셋 트랜지스터(104)의 게이트는 상기 리셋 신호선(114)에 접속되고, 상기 리셋 트랜지스터(104)의 소스와 드레인 중 하나는 상기 전원선(130)에 접속되고, 상기 리셋 트랜지스터(104)의 상기 소스와 상기 드레인 중 다른 하나는 상기 신호 전하 축적부(112)에 접속된다.
상기 선택 트랜지스터(105)의 게이트는 상기 선택 신호선(115)에 접속되고, 상기 선택 트랜지스터(105)의 상기 소스와 상기 드레인 중 다른 하나는 상기 출력 신호선(120)에 접속된다.
다음에, 도 1에 도시된 각 소자의 구성이 기술된다.
상기 포토다이오드(101)는 pn 접합 또는 pin 접합을 구비한 실리콘 반도체를 이용하여 형성될 수 있다. 여기에서, i-형 반도체층이 비정질 실리콘을 이용하여 형성되는 pin 포토다이오드가 이용된다. 비정질 실리콘이 이용되면, 상기 비정질 실리콘은 가시광선 파장 영역에서 광학적 흡수 특성들을 갖고; 따라서, 적외선 차단 필터가 제공될 필요가 없는 가시광선 센서는 낮은 비용으로 형성될 수 있다. 반면에, 결정성 실리콘 역시 적외선 파장 영역에서 광학적 흡수 특성들을 갖기 때문에, pin 포토다이오드의 i-형 반도체층이 결정성 실리콘을 이용하여 형성되고 상기 pin 포토다이오드가 적외선 투과 필터와 조합될 때, 오직 적외선들만이 검출될 수 있다.
상기 전하 축적 제어 트랜지스터(103), 상기 리셋 트랜지스터(104), 상기 증폭 트랜지스터(102), 및 상기 선택 트랜지스터(105)가 또한 실리콘 반도체를 이용하여 형성될 수 있지만, 이들은 산화물 반도체를 이용하여 형성되는 것이 바람직하다. 산화물 반도체를 포함하는 트랜지스터는 매우 낮은 오프 전류를 갖는다.
특히, 상기 신호 전하 축적부(112)에 접속된 상기 전하 축적 제어 트랜지스터(103) 및 상기 리셋 트랜지스터(104)가 큰 누설 전류를 가지면, 전하가 상기 신호 전하 축적부(112)에 보유될 수 있는 시간은 충분하지 않고; 따라서, 적어도 상기 트랜지스터들은 산화물 반도체를 이용하여 형성되는 것이 바람직하다. 산화물 반도체를 포함하는 트랜지스터가 상기 트랜지스터들에 이용될 때, 상기 포토다이오드를 통한 전하의 불필요한 누설은 방지될 수 있다.
상기 산화물 반도체에 대해, 화학식, InMO3{ZnO}m(m＞0)에 의해 표기되는 박막이 이용될 수 있다. 여기에서, M은 Ga, Al, Mn, 및 Co로부터 선택된 하나 이상의 금속 원소들을 나타낸다. 예를 들면, M은 Ga, Ga 및 Al, Ga 및 Mn, Ga 및 Co 등이 될 수 있다. 트랜지스터가 산화물 반도체를 이용하여 형성되기 때문에, 오프 전류는 급격하게 저감될 수 있다.
다음에, 도 1의 픽셀 회로의 동작이 도 2a 및 도 2b에 도시된 타이밍 차트들을 참조하여 기술된다.
도 2a 및 도 2b에서 간단한 기재를 위해, 상기 전하 축적 제어 신호선(113)의 전위(213), 상기 리셋 신호선(114)의 전위(214), 및 상기 선택 신호선(115)의 전위(215)는 두 개의 레벨들 사이에서 변화하는 신호들로서 제공된다. 각 전위가 아날로그 신호이기 때문에, 상기 전위는, 실제상은, 두 개의 레벨들에 한정됨이 없이 상황들에 따라 다양한 레벨들을 가질 수 있음에 유념한다.
먼저, 도 2a에 따른 동작 모드가 기술된다.
상기 전하 축적 제어 신호선(113)의 상기 전위(213)가 시간(230)에서 높은 레벨로 설정되고, 이후 상기 리셋 신호선(114)의 상기 전위(214)가 시간(231)에서 높은 레벨로 설정될 때, 상기 신호 전하 축적부(112)의 전위(212)는 상기 전원선(130)의 전위로 초기화되어 리셋 전위가 된다. 상기한 것은 리셋 동작의 시작이다.
상기 리셋 신호선(114)의 상기 전위(214)는 시간(232)에서 낮은 레벨로 설정되고 상기 리셋 동작은 종료된다. 이 때, 상기 신호 전하 축적부(112)의 상기 전위(212)는 보유되고, 역바이어스 전압(reverse bias voltage)은 상기 포토다이오드(101)에 인가된다. 이 스테이지는 축적 동작의 시작이 된다. 이후, 빛의 양에 대응하는 역전류(reverse current)는 상기 포토다이오드(101)에 흐르고, 상기 신호 전하 축적부(112)의 상기 전위(212)는 변화한다.
상기 전하 축적 제어 신호선(113)의 상기 전위(213)가 시간(233)에서 낮은 레벨로 설정될 때, 상기 신호 전하 축적부(112)로부터 상기 포토다이오드(101)로 전하의 이동은 중단되고, 상기 신호 전하 축적부(112)의 상기 전위(212)는 결정된다. 이 스테이지에서, 상기 축적 동작은 종료된다.
상기 선택 신호선(115)의 상기 전위(215)가 시간(234)에서 높은 레벨로 설정될 때, 전하는 상기 전원선(130)으로부터 상기 출력 신호선(120)으로 상기 신호 전하 축적부(112)의 상기 전위(212)에 따라 공급되고, 판독 동작은 시작된다.
상기 선택 신호선(115)의 상기 전위(215)가 시간(235)에서 낮은 레벨로 설정될 때, 상기 전원선(130)으로부터 상기 출력 신호선(120)으로 공급된 전하는 중단되고, 상기 출력 신호선의 전위(220)는 결정된다. 이 스테이지에서, 상기 판독 동작은 종료된다. 그 후, 동작은 시간(230)에서 상기 동작으로 되돌아가고, 같은 동작들은 반복되어, 그에 의해 이미지가 취득된다.
다음에, 도 2b에 따른 동작 모드가 기술된다.
상기 전하 축적 제어 신호선(113)의 상기 전위(213)가 시간(230)에서 높은 레벨로 설정되고 상기 리셋 신호선(114)의 상기 전위(214)가 시간(231)에서 높은 레벨로 설정될 때, 상기 신호 전하 축적부(112)의 상기 전위(212) 및 상기 포토다이오드(101)의 캐소드의 전위는 상기 전원선(130)의 전위로 초기화되어 상기 리셋 전위가 된다. 상기한 것은 리셋 동작의 시작이다.
상기 전하 축적 제어 신호선(113)의 상기 전위(213)가 시간(236)에서 낮은 레벨로 설정되고 이후 상기 리셋 신호선(114)의 상기 전위(214)가 시간(237)에서 낮은 레벨로 설정될 때, 상기 리셋 동작은 종료되고; 따라서, 빛의 양에 대응하는 역전류는 상기 역바이어스 전압이 인가되는 상기 포토다이오드에 흐르고, 그에 의해 상기 포토다이오드(101)의 캐소드의 상기 전위는 변화한다.
상기 전하 축적 제어 신호선(113)의 상기 전위(213)가 시간(232)에서 다시 높은 레벨로 설정될 때, 전류는 상기 신호 전하 축적부(112)와 상기 포토다이오드(101)의 캐소드 사이에 전위차에 의해 흐르고, 상기 신호 전하 축적부(112)의 상기 전위(212)는 변화한다.
그 후 단계들은 도 2a에 따른 동작 모드의 그것들과 동일하다.
모든 픽셀들에서 상기 축적 동작과 상기 판독 동작의 시스템으로서, 다음의 두 가지 시스템들이 알려져있다: 롤링 셔터 시스템, 및 글로벌 셔터 시스템. 이들 시스템들의 차이점들은 상기 전하 축적 제어 신호선의 전위 및 상기 선택 신호선의 전위를 이용하여 짧게 기술된다.
도 3은 롤링 셔터 시스템이 이용되는 경우의 타이밍 차트이다. 먼저, 제 1 전하 축적 제어 신호선의 전위(3001)는 높은 레벨로 설정되고, 빛의 양에 대응하는 전하는 축적 기간(301)에서 제 1 로우의 픽셀에서 상기 신호 전하 축적부에서 축적된다. 다음에, 제 1 전하 축적 제어 신호선의 상기 전위(3001)는 낮은 레벨로 설정되고, 제 1 선택 신호선의 전위(3501)는 전하 보유 기간(302) 후에 높은 레벨로 설정된다. 축적 전위에 대응하는 전압이 기간(303)에서 판독된 후에, 제 1 선택 신호선의 상기 전위(3501)는 낮은 레벨로 설정된다.
상기 기간(303)에서, 제 2 전하 축적 제어 신호선의 전위(3002)는 높은 레벨로 설정되고, 빛의 양에 대응하는 전하는 제 2 로우의 픽셀에서 상기 신호 전하 축적부에서 축적된다. 다음에, 제 2 전하 축적 제어 신호선의 상기 전위(3002)는 낮은 레벨로 설정되고, 제 2 선택 신호선의 전위(3502)는 전하 보유 기간(304) 후에 높은 레벨로 설정된다. 상기 축적 전위에 대응하는 전압이 기간(305)에서 판독된 후에, 제 2 선택 신호선의 상기 전위(3502)는 낮은 레벨로 설정된다.
유사하게, 최종 로우가, 예를 들어, 제 480 로우일 때, 제 3 전하 축적 제어 신호선의 전위(3003)로부터 제 480 전하 축적 제어 신호선의 전위(3480)까지 전위들 및 제 3 선택 신호선의 전위(3503)로부터 제 480 선택 신호선의 전위(3980)까지 전위들은 순차적으로 제어되어, 그에 의해 모든 픽셀들에서 판독 동작은 수행된다. 이러한 방식으로, 하나의 프레임의 판독은 완료된다.
상기 롤링 셔터 시스템에서, 상기 픽셀에서 상기 신호 전하 축적부에 전하 축적은 로우마다 수행되고; 따라서, 전하 축적의 타이밍은 각 로우마다 상이하다. 달리 말하면, 상기 롤링 셔터 시스템은 전하 축적 동작이 모든 픽셀들에서 동시에 수행되지 않고 축적 동작의 시간차(time difference)가 로우마다 발생하는 시스템이다. 축적 동작으로부터 판독 동작까지 상기 전하 보유 기간은 모든 로우들에서 동일함에 유념한다.
다음에, 상기 글로벌 셔터 시스템이 도 4의 타이밍 차트를 이용하여 기술된다. 상술된 예와 유사하게, 최종 로우가 제 480 로우일 때, 제 1 로우의 제 1 전하 축적 제어 신호선의 전위(4001)로부터 제 480 로우의 제 480 전하 축적 제어 신호선의 전위까지 전위들은 동시에 높은 레벨들로 설정되고, 그에 의해 전하 축적 동작은 기간(401)에서 동시에 모든 픽셀들에서 수행된다. 전하 보유 기간(402) 후에 기간(403)에서, 제 1 선택 신호선의 전위(4501)는 높은 레벨로 설정되고, 제 1 로우의 픽셀은 선택되고, 그에 의해 축적 전위에 대응하는 전압은 출력된다.
다음에, 상기 선택 신호선의 상기 전위(4501)는 낮은 레벨로 설정된다. 전하 보유 기간(404) 후에 기간(405)에서, 제 2 선택 신호선의 전위(4502)는 높은 레벨로 설정되고, 제 2 로우의 픽셀은 선택되어, 그에 의해 축적 전위에 대응하는 전압은 출력된다.
그 후, 각 로우의 판독은 순차적으로 수행된다. 최종 로우에서, 제 480 선택 신호선의 전위(4980)는 전하 보유 기간(406) 후에 높은 레벨로 설정되고, 제 480 로우의 픽셀은 선택되어, 그에 의해 축적 전위에 대응하는 전압은 출력된다. 이러한 방식으로, 하나의 프레임의 판독은 완료된다.
상기 글로벌 셔터 시스템에서, 상기 신호 전하 축적부에 전하 축적의 타이밍은 모든 픽셀들에서 동일하다. 전하 축적 동작으로부터 판독 동작까지 시간의 기간은 각 로우마다 상이하고, 최종 로우의 판독까지 상기 전하 보유 기간(406)은 가장 길다는 점에 유념한다.
상술된 바와 같이, 상기 글로벌 셔터 시스템은 모든 픽셀들에서 상기 전하 축적의 시간차가 없기 때문에 이미지가 움직임을 갖는 물체에 대해 왜곡(distortion) 없이 취득될 수 있다는 점에서 이점이 있다. 그러나, 전하 보유 기간은 상기 글로벌 셔터 시스템을 이용하여 증가되고; 따라서, 롤링 셔터를 구비한 센서에 의해 취득된 이미지에 비해, 글로벌 셔터를 구비한 센서에 의해 취득된 이미지가 상기 전하 축적 제어 트랜지스터 또는 상기 리셋 트랜지스터의 오프 전류 등에 기인한 누설에 의해 쉽게 영향을 받는다는 문제점이 있다.
다음에, 롤링 셔터 및 글로벌 셔터를 구비한 센서들에 의해 취득된 이미지들의 예들이 도 5a 내지 도 5c를 참조하여 기술된다. 여기에서, 물체가 빠르게 움직이는 경우의 예로서, 도 5a에 도시된 바와 같은 움직이는 자동차의 이미지가 취득되는 경우가 고려된다.
상기 롤링 셔터 시스템이 이용되는 경우에, 상기 픽셀의 전하 축적의 타이밍은 각 로우마다 상이하고; 따라서, 이미지의 상부의 촬상 및 상기 이미지의 하부의 촬상은 동시에 수행될 수 없고, 상기 이미지는 도 5b에 도시된 바와 같은 왜곡된 물체로서 생성된다. 상기 롤링 셔터 시스템에서, 빠르게 움직이는 물체가 지각될 때 특히 취득된 이미지의 왜곡은 증가하고; 따라서, 상기 물체의 실제의 형상의 이미지를 취득하는 것은 어렵다.
그에 반해, 상기 글로벌 셔터 시스템이 이용되는 경우에, 상기 픽셀의 전하 축적의 타이밍은 모든 픽셀들에서 동일하다. 따라서, 전체 프레임이 순간적으로 취득될 수 있기 때문에, 도 5c에 도시된 바와 같이 왜곡 없는 이미지가 취득될 수 있다. 상기 글로벌 셔터 시스템은 빠르게 움직이는 물체의 이미지를 취득함에 대해 우수한 시스템이다.
상술된 바와 같이, 상기 롤링 셔터 시스템이 아니라 상기 글로벌 셔터 시스템이 빠르게 움직이는 물체의 이미지를 취득함에 대해 적합함이 밝혀졌다. CMOS 이미지 센서에 대해 사용되는 종래의 트랜지스터는 큰 오프 전류를 가지고; 따라서, 정상 상태의 이미지는 단지 글로벌 셔터를 구비한 CMOS 이미지 센서에 의해 취득될 수 없음에 유념한다.
따라서, 본 발명의 일 실시예에서, 오프 전류가 극히 낮은, 산화물 반도체를 포함하는 트랜지스터가, 글로벌 셔터를 구비한 CMOS 이미지 센서에 이용되어, 그에 의해 정상 상태의 이미지가 취득될 수 있다.
다음에, 이미지에 관한 과학적 계산 결과들이 기술된다. 상기 과학적 계산에 이용되는 물체는 세 개의 날들(blades)을 갖는 이미지이고, 이는 도 6에 도시된 회전자로서 기능하는 것이다. 이들 세 개의 날들은 중심축으로서 상기 날들의 접속점을 이용하여 회전할 수 있다. 이 과학적 계산은 세 개의 회전하는 날들의 이미지가 취득될 때 하나의 프레임에 대한 이미지를 취득함을 겨냥한다.
상기 과학적 계산에 이용되는 소프트웨어는 C 언어로 쓰여진 이미지 처리 소프트웨어이고, 이는 이미지 센서의 각 픽셀에서 전하 축적 동작 및 판독 동작의 타이밍과 신호 전하 축적부로부터 누설의 양을 로우마다 계산하여 화상을 생성하는데 사용된다.
도 7a 내지 도 7d는 상기 과학적 계산 결과들을 도시한다. 상기 과학적 계산은 다음의 네 가지 조건들 하에서 수행되었음에 유념한다.
제 1 조건은 롤링 셔터를 구비한 VGA-크기(size)의 이미지 센서를 구동하는 것이고, 이는 도 8에 도시된 픽셀 회로를 갖는다. 도 8의 픽셀 회로 구성이 기본적으로 도 1의 픽셀 회로의 그것과 동일하지만, 전하 축적 제어 트랜지스터(1803), 리셋 트랜지스터(1804), 증폭 트랜지스터(1802), 및 선택 트랜지스터(1805)는 실리콘 반도체를 포함하는 트랜지스터들이다. 다음의 조건들을 포함하는 픽셀 회로의 동작은 도 1과 도 2a 및 도 2b를 참조하여 기술된 그것과 유사함에 유념한다.
제 2 조건은 글로벌 셔터를 구비한 VGA-크기의 이미지 센서를 구동하는 것이고, 이는 도 8의 픽셀 회로를 갖는다. 상기 회로의 구성은 셔터 시스템을 제외하고 제 1 조건의 그것과 동일하다.
제 3 조건은 롤링 셔터를 구비한 VGA-크기의 이미지 센서를 구동하는 것이고, 이는 도 9의 픽셀 회로를 갖는다. 도 9의 픽셀 회로 구성이 기본적으로 도 1의 픽셀 회로의 그것과 동일하지만, 전하 축적 제어 트랜지스터(1903) 및 리셋 트랜지스터(1904)는 산화물 반도체를 포함하는 트랜지스터들인 반면, 증폭 트랜지스터(1902) 및 선택 트랜지스터(1905)는 실리콘 반도체를 포함하는 트랜지스터들이다.
제 4 조건은 글로벌 셔터를 구비한 VGA-크기의 이미지 센서를 구동하는 것이고, 이는 도 9의 픽셀 회로를 갖는다. 회로의 구성은 셔터 시스템을 제외하고 제 3 조건의 그것과 동일하다.
도 8 및 도 9의 픽셀 회로들에서 실리콘 반도체를 포함하는 각 트랜지스터는 3 [㎛]의 채널 길이 L, 5 [㎛]의 채널 폭 W, 및 20 [㎚]의 게이트 절연막의 두께 d를 가지고 있었음에 유념한다. 또한, 산화물 반도체를 포함하는 각 트랜지스터는 3 [㎛]의 채널 길이 L, 5 [㎛]의 채널 폭 W, 및 200 [㎚]의 게이트 절연막의 두께 d를 가지고 있었다.
또한, 촬상 주파수는 60 [Hz]로 설정되었고, 실리콘 반도체를 포함하는 트랜지스터의 전기적인 특성은 Icut = 10 [pA]를 만족시켰고, 산화물 반도체를 포함하는 트랜지스터의 전기적인 특성은 Icut = 0.1 [aA]를 만족시켰다. 이 실시예에서 Icut이라는 용어는 게이트 전압이 0 V로 설정되고 드레인 전압이 5 V로 설정될 때 소스와 드레인 사이에 흐르는 전류의 양을 의미한다.
도 6에 도시된 세 개의 날들의 회전 운동의 조건은 시계 방향에서 640 [rpm]으로 설정되었다. 회전들의 수가 640 [rpm]일 때, 상기 세 개의 날들은 상기 롤링 셔터의 축적 동작시에 하나의 프레임(1/60 [s]) 동안 대략 60 도 만큼 회전함에 유념한다.
제 1 조건의 경우(상기 트랜지스터들은 오직 실리콘 반도체 트랜지스터들이었고 상기 롤링 셔터 시스템이 이용되었음)에, 상기 픽셀의 상기 신호 전하 축적부에서 전하를 축적하는 타이밍은 각 로우마다 상이하고; 따라서, 왜곡이 도 7a에 도시된 바와 같이 이미지에서 발생한다.
제 2 조건의 경우(상기 트랜지스터들은 오직 실리콘 반도체 트랜지스터들이었고 상기 글로벌 셔터 시스템이 이용되었음)에, 그레이 스케일의 변화는 도 7b에 도시된 바와 같이 눈에 보이고, 이는 상기 전하 축적 제어 트랜지스터(1803) 및 상기 리셋 트랜지스터(1804)의 오프 전류에 기인한 전하 누설에 의해 유발된다. 판독 동작이 글로벌 셔터를 구비한 이미지 센서에서 하부측에서 최종 로우의 판독 동작에 가까워짐에 따라 상기 전하 보유 기간은 길어지고; 따라서, 상기 변화는 현저해진다.
제 3 조건의 경우(상기 전하 축적 제어 트랜지스터 및 상기 리셋 트랜지스터는 산화물 반도체 트랜지스터들이었고, 상기 롤링 셔터 시스템이 이용되었음)에, 이미지는 도 7c에 도시된 바와 같이 왜곡되고, 이는 제 1 조건의 경우와 유사하다.
제 4 조건의 경우(상기 전하 축적 제어 트랜지스터 및 상기 리셋 트랜지스터는 산화물 반도체 트랜지스터들이었고, 상기 글로벌 셔터 시스템이 구동되었음)에, 상기 트랜지스터의 오프 전류에 기인한 전하 누설은 거의 없고 상기 그레이 스케일은 도 6에서 처럼 도 7d에 도시된 바와 같이 적절하게 표시된다.
도 7a 내지 도 7d에 도시된 결과들로부터 상기 롤링 셔터가 도 8 또는 도 9의 픽셀 회로에서 이미지 왜곡을 유발하고 상기 이미지 왜곡과 상기 오프 전류 사이에 유력한 상관 관계가 없다는 것이 밝혀졌다. 달리 말하면, 상기 이미지 왜곡을 저감시키기 위해, 상기 픽셀의 상기 신호 전하 축적부에서 전하를 축적하는 타이밍이 모든 픽셀들에서 동일한 글로벌 셔터를 구비한 이미지 센서를 구동하는 것이 효과적이다.
그에 반해, 회로가 실리콘 반도체를 포함하는 종래의 트랜지스터를 이용하여 형성될 때, 상기 글로벌 셔터 시스템은 그레이 스케일이 상기 전하 축적 제어 트랜지스터 및 상기 리셋 트랜지스터의 오프 전류에 기인한 전하 누설에 기인하여 변화한다는 문제점을 갖는다는 것이 밝혀졌다.
본 발명의 일 실시예에서, 극히 낮은 오프 전류의 특성을 보이는 산화물 반도체를 포함하는 트랜지스터가 이 문제를 해결하기 위해 상기 전하 축적 제어 트랜지스터 및 상기 리셋 트랜지스터의 각각에 이용된다. 따라서, 상기 글로벌 셔터 시스템은 CMOS 이미지 센서에 채택될 수 있고, 심지어 움직이는 물체의 이미지도 왜곡 없이 취득될 수 있다.
다음에, 글로벌 셔터를 구비한 이미지 센서가 본 실시예에서 이용되는 경우에서 주변 회로의 예가 기술된다.
롤링 셔터를 구비한 이미지 센서에서, 로우마다 신호 전위를 축적하고 판독하기 위해, 예를 들면, 시프트 레지스터(shift register)와 같은 고성능 순차 회로(sequential circuit)가 전하 축적 제어 신호선을 위한 게이트 구동 회로 및 리셋 신호선을 위한 구동 회로의 각각에 대해 이용되었다.
본 발명의 일 실시예에서, 상기 글로벌 셔터 시스템이 이용되기 때문에 모든 픽셀들에서 상기 전하 축적 제어 트랜지스터들은 동시에 동작한다. 따라서, 순차 회로는 상기 트랜지스터들의 동작을 위해 필요하지 않다. 또한, 상기 리셋 트랜지스터들도 같다.
즉, 시프트 레지스터들과 같은 순차 회로들과 함께 형성된 전하 축적 제어 신호선을 위한 구동 회로들 및 리셋 신호선을 위한 구동 회로들의 수는 줄어들 수 있다. 모든 픽셀들에서 상기 전하 축적 제어 트랜지스터들의 게이트들이 서로 전기적으로 접속되고, 모든 픽셀들에서 상기 리셋 트랜지스터들의 게이트들이 서로 전기적으로 접속되고, 모든 픽셀들에서 상기 전하 축적 제어 트랜지스터들 또는 모든 픽셀들에서 상기 리셋 트랜지스터들이 하나의 신호와 함께 동시에 동작되는 구성이 이용될 수 있다.
이 구성과 함께, 상기 반도체 장치의 전력 소비는 저감될 수 있고, 또한, 상기 구동 회로들을 위해 요구되는 면적은 상당히 줄어들 수 있다. 또한, 상기 배선의 면적은 줄어들 수 있고; 따라서, 상기 전하 축적 제어 신호선 및 상기 리셋 신호선의 레이아웃(layout)에서 유연성은 향상될 수 있다.
다음에, 상술된 구성을 갖는 반도체 장치의 구동 방법이 도 10a 및 도 10b를 참조하여 기술된다. 픽셀 매트릭스에서 로우들의 수가 480인 VGA-크기의 반도체 장치가 여기에서 예로서 이용됨에 유념한다.
도 10a 및 도 10b에서 간단한 기재를 위해, 상기 전하 축적 제어 신호선(113)의 전위(3613), 상기 리셋 신호선(114)의 전위(3614), 및 제 1 선택 신호선(115)의 전위(36001)에서 제 480 선택 신호선의 전위(36480)까지의 전위들은 두 개의 레벨들 사이에서 변화하는 신호들로서 제공된다. 각 전위가 아날로그 신호이기 때문에, 상기 전위는, 실제상은, 두 개의 레벨들에 한정됨이 없이 상황들에 따라 다양한 레벨들을 가질 수 있음에 유념한다.
먼저, 도 10a에 따른 동작 모드가 기술된다.
상기 전하 축적 제어 신호선(113)의 상기 전위(3613)는 시간(3631)에서 높은 레벨로 설정된다. 다음에, 상기 리셋 신호선(114)의 상기 전위(3614)가 시간(3632)에서 높은 레벨로 설정될 때, 제 1 로우로부터 제 480 로우까지 픽셀들의 리셋 동작은 완료된다.
상기 리셋 신호선(114)의 상기 전위(3614)가 시간(3633)에서 낮은 레벨로 설정될 때, 상기 신호 전하 축적부(112)에서 전하 축적 동작은 제 1 로우로부터 제 480 로우까지 모든 픽셀들에서 시작한다.
상기 전하 축적 제어 신호선(113)의 상기 전위(3613)가 시간(3634)에서 낮은 레벨로 설정될 때, 축적 동작은 제 1 로우로부터 제 480 로우까지 모든 픽셀들에서 종료된다.
제 1 선택 신호선(115)의 상기 전위(36001)가 시간(3635)에서 높은 레벨로 설정될 때, 제 1 로우의 픽셀에서 상기 신호 전하 축적부(112)에서 축적되는 전하의 판독 동작은 시작한다.
제 1 선택 신호선의 상기 전위(36001)가 시간(3636)에서 낮은 레벨로 설정될 때, 제 1 로우의 픽셀에 대해 판독 동작은 완료된다.
제 2 선택 신호선(115)의 상기 전위(36002)가 시간(3637)에서 높은 레벨로 설정될 때, 제 2 로우의 픽셀에서 상기 신호 전하 축적부(112)에서 축적되는 전하의 판독 동작은 시작한다.
제 2 선택 신호선(115)의 상기 전위(36002)가 시간(3638)에서 낮은 레벨로 설정될 때, 제 2 로우의 픽셀의 판독 동작은 완료된다.
유사하게, 신호들은 제 480 선택 신호선(115)의 상기 전위(36480)까지 순차적으로 송신되고, 모든 픽셀들에 대해 판독 동작은 수행되어, 그에 의해 제 1 프레임 이미지는 획득된다. 그 후, 상기 동작은 시간(3631)에서 동작으로 되돌아가고, 동일한 동작들은 반복되어, 그에 의해 제 2 프레임 이미지 및 후속하는 프레임 이미지들은 획득될 수 있다.
다음에, 도 10b에 따른 동작 모드가 기술된다.
상기 전하 축적 제어 신호선(113)의 상기 전위(3613)는 시간(3631)에서 높은 레벨로 설정된다. 다음에, 상기 리셋 신호선(114)의 상기 전위(3614)가 시간(3632)에서 높은 레벨로 설정될 때, 제 1 로우로부터 제 480 로우까지 픽셀들은 리셋된다.
상기 전하 축적 제어 신호선(113)의 상기 전위(3613)가 시간(3639)에서 낮은 레벨로 설정되고 이후 상기 리셋 신호선(114)의 상기 전위(3614)가 시간(3640)에서 낮은 레벨로 설정될 때; 그에 따라, 리셋 동작은 종료되어, 그에 의해 상기 포토다이오드(101)에 의한 전하 축적 동작은 시작한다.
상기 전하 축적 제어 신호선(113)의 상기 전위(3613)가 시간(3633)에서 다시 높은 레벨로 설정될 때, 상기 신호 전하 축적부(112)에서 전하 축적 동작은 제 1 로우로부터 제 480 로우까지 모든 픽셀들에서 시작한다.
다음의 동작은 도 10a에서 동작 모드와 동일하다.
이러한 방식으로, 상기 이미지 센서에서 픽셀은 시프트 레지스터와 같은 고성능 순차 회로를 사용함이 없이 구동될 수 있고, 전력 소비와 상기 구동 회로의 면적에서 저감, 및 상기 회로와 상기 배선의 레이아웃에서 유연성의 향상은 달성될 수 있다.
상술된 바와 같이, 산화물 반도체를 포함한 트랜지스터가 상기 이미지 센서에서 픽셀을 형성하는데 이용되는 트랜지스터에 사용될 때, 글로벌 셔터를 구비한 이미지 센서는 용이하게 실현될 수 있고, 이는 물체에 대해 왜곡 없이 이미지를 취득할 수 있는 반도체 장치를 제공할 수 있다.
이 실시예에서 상기 이미지 센서의 구성과 동작은 이미지를 취득함만을 겨냥한 촬상 장치 뿐만 아니라 예를 들어, 표시 장치의 표시 소자에 촬상 소자가 제공되는 터치 패널 등에 대해서도 적용될 수 있음에 유념한다.
이 실시예는 다른 실시예들 또는 상기 예들의 어떠한 것과도 적절히 조합하여 구현될 수 있다.
(실시예 2)
이 실시예에서, 본 발명의 일 실시예에서 반도체 장치의 픽셀 회로의 레이아웃이 기술될 것이다.
도 8의 픽셀 회로가 실제로 형성되는 경우의 예로서, 픽셀 회로의 레이아웃의 상면도가 도 11에 도시된다. 도 8의 픽셀 회로에 사용되는 모든 트랜지스터들은 실리콘 반도체를 이용하여 형성됨에 유념한다.
도 11에 도시된 픽셀 회로는 pin 포토다이오드(1801), 증폭 트랜지스터(1802), 전하 축적 제어 트랜지스터(1803), 리셋 트랜지스터(1804), 선택 트랜지스터(1805), 전하 축적 제어 신호선(1813), 리셋 신호선(1814), 선택 신호선(1815), 출력 신호선(1820), 전원선(1830), 및 접지 전위선(1831)으로 형성된다. 상기 도면에 도시된 층들은 i-형 실리콘 반도체층(1241), 게이트 배선층(1242), 배선층(1243), n-형 실리콘 반도체층(1244), 및 p-형 실리콘 반도체층(1245)이다.
이들 중에서, 상기 i-형 실리콘 반도체층(1241), 상기 n-형 실리콘 반도체층(1244), 및 상기 p-형 실리콘 반도체층(1245)은 상기 pin 포토다이오드(1801)를 형성하는 반도체층들이다. 도 12의 단면도에 도시된 바와 같이, 횡형 접합(lateral junction) 포토다이오드가 여기에서 형성된다. 이 횡형 접합 포토다이오드는 하나의 예이고, 적층(stacked) 포토다이오드 또는 벌크 매몰(bulk buried) 포토다이오드가 이용될 수 있다. 도 12의 단면도에서, 실리콘 반도체를 포함하는 트랜지스터는 SOI형이다; 그러나, 그에 한정되지 않고, 벌크 트랜지스터(bulk transistor)가 이용될 수 있음에 유념한다.
상기 게이트 배선층(1242)은 상기 증폭 트랜지스터(1802)의 게이트 전극에 접속되고 상기 배선층(1243)과 함께 상기 전하 축적 제어 트랜지스터(1803)의 소스와 드레인 중 하나 및 상기 리셋 트랜지스터(1804)의 소스와 드레인 중 하나에 접속된다. 또한, 이들 영역들의 부분들은 상기 신호 전하 축적부에 대응한다.
다음에, 도 9의 픽셀 회로가 실제로 형성되는 경우의 예로서, 픽셀 회로의 레이아웃의 상면도가 도 13에 도시된다. 도 9의 픽셀 회로에 이용되는 트랜지스터들에 대해, 상기 전하 축적 제어 트랜지스터 및 상기 리셋 트랜지스터는 산화물 반도체를 이용하여 형성되는 반면, 상기 증폭 트랜지스터 및 상기 선택 트랜지스터는 실리콘 반도체를 이용하여 형성됨에 유념한다.
도 13에 도시된 픽셀 회로는 pin 포토다이오드(1901), 증폭 트랜지스터(1902), 전하 축적 제어 트랜지스터(1903), 리셋 트랜지스터(1904), 선택 트랜지스터(1905), 전하 축적 제어 신호선(1913), 리셋 신호선(1914), 선택 신호선(1915), 출력 신호선(1920), 전원선(1930), 및 접지 전위선(1931)으로 형성된다. 상기 도면에 도시된 층들은 i-형 실리콘 반도체층(1441), 게이트 배선층(1442), 배선층(1443), n-형 실리콘 반도체층(1444), 및 p-형 실리콘 반도체층(1445)이다.
이들 중에서, 상기 i-형 실리콘 반도체층(1441), 상기 n-형 실리콘 반도체층(1444), 및 상기 p-형 실리콘 반도체층(1445)은 상기 pin 포토다이오드(1901)를 형성하는 반도체층들이다. 도 14의 단면도에 도시된 바와 같이, 횡형 접합 포토다이오드가 여기에서 형성된다. 이 횡형 접합 포토다이오드는 하나의 예이고, 적층 포토다이오드 또는 벌크 매몰 포토다이오드가 이용될 수 있다. 도 14의 단면도에서, 실리콘 반도체를 포함하는 트랜지스터는 SOI형이다; 그러나, 그에 한정되지 않고, 벌크 트랜지스터가 이용될 수 있음에 유념한다.
상기 게이트 배선층(1442)은 상기 증폭 트랜지스터(1902)의 게이트 전극에 접속되고 상기 배선층(1443)과 함께 상기 전하 축적 제어 트랜지스터(1903)의 소스와 드레인 중 하나 및 상기 리셋 트랜지스터(1904)의 소스와 드레인 중 하나에 접속된다. 또한, 이들 영역들의 부분들은 상기 신호 전하 축적부에 대응한다.
상기 픽셀 구성의 다른 예로서, 도 15에 도시된 픽셀 회로가 제공될 수 있다. 상기 레이아웃의 상면도는 도 16에 도시된다. 도 15의 픽셀 회로에 이용되는 모든 트랜지스터들은 산화물 반도체를 이용하여 형성됨에 유념한다.
도 16에 도시된 픽셀 회로는 pin 포토다이오드(2801), 증폭 트랜지스터(2802), 전하 축적 제어 트랜지스터(2803), 리셋 트랜지스터(2804), 선택 트랜지스터(2805), 전하 축적 제어 신호선(2813), 리셋 신호선(2814), 선택 신호선(2815), 출력 신호선(2820), 전원선(2830), 및 접지 전위선(2831)으로 형성된다. 상기 도면에 도시된 층들은 i-형 실리콘 반도체층(2941), 게이트 배선층(2942), 배선층(2943), n-형 실리콘 반도체층(2944), 및 p-형 실리콘 반도체층(2945)이다.
이들 중에서, 상기 i-형 실리콘 반도체층(2941), 상기 n-형 실리콘 반도체층(2944), 및 상기 p-형 실리콘 반도체층(2945)은 상기 pin 포토다이오드(2801)를 형성하는 반도체층들이다. 도 17의 단면도에 도시된 바와 같이, 횡형 접합 포토다이오드가 여기에서 형성된다. 이 횡형 접합 포토다이오드는 하나의 예이고, 적층 포토다이오드 또한 이용될 수 있다.
상기 게이트 배선층(2942)은 상기 증폭 트랜지스터(2802)의 게이트 전극에 접속되고 상기 배선층(2943)과 함께 상기 전하 축적 제어 트랜지스터(2803)의 소스와 드레인 중 하나 및 상기 리셋 트랜지스터(2804)의 소스와 드레인 중 하나에 접속된다. 또한, 이들 영역들의 부분들은 상기 신호 전하 축적부에 대응한다.
CCD 센서 또는 CMOS 센서의 촬상 성능(imaging capability)을 결정하는 중요한 파라미터들 중 하나로서 포화 전자수(saturation electron number)가 있다. 이 포화 전자수는 상기 CMOS 센서에서 픽셀에서 상기 신호 전하 축적부(FD)에 보유될 수 있는 최대 전하의 양에 대응한다.
전하 보유 기간(Δt)에서 상기 트랜지스터의 오프 전류(Ioff)에 의해 상기 신호 전하 축적부(FD)의 용량(C)으로부터 손실된 전하가 하나의 그레이 스케일에 대한 전압(ΔV)에 대응하는 전하보다 작다면, 이미지를 취득함에 영향을 주지 않는 전하 유지는 수행될 수 있다. 이 때 상기 신호 전하 축적부(FD)의 용량값과 오프 전류(Ioff)의 관계식은 Ioff < C·ΔV/Δt를 만족시킨다.
또한, 10-비트(bit) 그레이 스케일이 표현되는 경우, 적어도 1023 전자들은 요구된다. 10-비트 그레이 스케일이 1023 전자들을 이용하여 표현될 때, 오류의 효과는 증가하고, 노이즈의 영향은 강하게 나타난다. 포화 전자수가 매우 작을 때, 광학적 샷 노이즈(optical shot noise)의 영향은 가장 강하고, 그에 의해 통계 오차(statistical error)는 1023의 제곱근이다. 하나의 그레이 스케일을 표현하는데 이용되는 전자수는 최소 전자수의 대략 수 배만큼 크게 증가되고, 그에 의해 광학적 샷 노이즈의 영향은 저감될 수 있다. 따라서, 포화 전자수가 증가함에 따라, 상기 노이즈의 영향은 저감될 수 있다.
따라서, 각 소자가 픽셀 면적을 줄이기 위해 소형화되는 경우, 용량값 또한 감소하고; 따라서, 포화 전자수가 저감되고 상기 노이즈의 강한 영향이 있다.
본 발명의 일 실시예에서, 산화물 반도체를 이용하여 형성되고 매우 낮은 오프 전류를 갖는 트랜지스터가 픽셀에서 이용되고; 따라서, 누설에 대한 포화 전자수는 고려될 필요가 없다. 따라서, 상기 픽셀은 용이하게 소형화된다. 또한, 실리콘 반도체를 이용하여 형성된 트랜지스터가 픽셀에서 이용되는 경우에 비해, 노이즈 내성(noise resistance)은 동일한 크기를 갖는 픽셀에서 향상될 수 있다.
이 실시예는 다른 실시예들 또는 상기 예들의 어떠한 것과도 적절히 조합하여 구현될 수 있다.
(실시예 3)
이 실시예에서, 본 발명의 일 실시예인 반도체 장치의 픽셀 회로의 구성이 기술될 것이다.
본 발명의 일 실시예에 있어서, 다양한 구성들이 상기 반도체 장치의 픽셀 회로에 이용될 수 있다. 도 1에서 도시된 픽셀 회로 구성에 기초한 예가 실시예들 1 및 2에서 기술에 이용되지만, 다른 픽셀 회로 구성이 이 실시예에서 기술된다.
이 실시예에서 트랜지스터들과 배선들은 편의상 명명됨에 유념한다. 상기 트랜지스터들이 상술된 기능들을 갖고 상기 배선들이 상술된 기능들을 갖는 한 어떠한 명칭들도 용인 가능하다.
도 18은 네 개의 트랜지스터들의 픽셀 회로 구성이고, 도 1에서 그것과 유사하다. 픽셀 회로는 포토다이오드(1601), 증폭 트랜지스터(1602), 전하 축적 제어 트랜지스터(1603), 리셋 트랜지스터(1604), 및 선택 트랜지스터(1605)로 형성된다. 도 18의 회로 구성은 상기 선택 트랜지스터(1605)의 위치에서 도 1의 그것과 상이하다.
상기 전하 축적 제어 트랜지스터(1603)의 게이트는 전하 축적 제어 신호선(1613)에 접속되고, 상기 전하 축적 제어 트랜지스터(1603)의 소스와 드레인 중 하나는 상기 포토다이오드(1601)의 캐소드에 접속되고, 상기 전하 축적 제어 트랜지스터(1603)의 상기 소스와 상기 드레인 중 다른 하나는 신호 전하 축적부(1612)에 접속된다. 상기 포토다이오드(1601)의 애노드는 접지 전위선(1631)에 접속된다.
상기 증폭 트랜지스터(1602)의 게이트는 상기 신호 전하 축적부(1612)에 접속되고, 상기 증폭 트랜지스터(1602)의 소스와 드레인 중 하나는 상기 선택 트랜지스터(1605)의 소스와 드레인 중 하나에 접속되고, 상기 증폭 트랜지스터(1602)의 상기 소스와 상기 드레인 중 다른 하나는 출력 신호선(1620)에 접속된다.
상기 리셋 트랜지스터(1604)의 게이트는 리셋 신호선(1614)에 접속되고, 상기 리셋 트랜지스터(1604)의 소스와 드레인 중 하나는 전원선(1630)에 접속되고, 상기 리셋 트랜지스터(1604)의 상기 소스와 상기 드레인 중 다른 하나는 상기 신호 전하 축적부(1612)에 접속된다.
상기 선택 트랜지스터(1605)의 게이트는 선택 신호선(1615)에 접속되고, 상기 선택 트랜지스터(1605)의 상기 소스와 상기 드레인 중 다른 하나는 상기 전원선(1630)에 접속된다. 여기에서, 전하 보유 용량 소자는 상기 신호 전하 축적부(1612)와 상기 접지 전위선(1631) 사이에 접속될 수 있다.
다음에, 도 18의 픽셀 회로를 형성하는 소자들의 기능들이 기술된다. 상기 포토다이오드(1601)는 상기 픽셀에 입사되는 빛의 양에 따라 전류를 생성한다. 상기 증폭 트랜지스터(1602)는 상기 신호 전하 축적부(1612)의 전위에 대응하는 신호를 출력한다. 상기 전하 축적 제어 트랜지스터(1603)는 상기 포토다이오드(1601)에 의해 수행되는 상기 신호 전하 축적부(1612)에서 전하 축적을 제어한다. 상기 리셋 트랜지스터(1604)는 상기 신호 전하 축적부(1612)의 전위의 초기화를 제어한다. 상기 선택 트랜지스터(1605)는 판독에서 상기 픽셀의 선택을 제어한다. 상기 신호 전하 축적부(1612)는 전하 보유 노드이고 상기 포토다이오드(1601)에 의해 수신되는 빛의 양에 의존하여 변화하는 전하를 보유한다.
상기 전하 축적 제어 신호선(1613)은 상기 전하 축적 제어 트랜지스터(1603)를 제어하는 신호선이다. 상기 리셋 신호선(1614)은 상기 리셋 트랜지스터(1604)를 제어하는 신호선이다. 상기 선택 신호선(1615)은 상기 선택 트랜지스터(1605)를 제어하는 신호선이다. 상기 출력 신호선(1620)은 상기 증폭 트랜지스터(1602)에 의해 생성된 신호의 출력 목적지로서 기능하는 신호선이다. 상기 전원선(1630)은 전원 전압을 공급하는 신호선이다. 상기 접지 전위선(1631)은 기준 전위를 설정하는 신호선이다.
도 18에서 도시된 픽셀 회로의 동작은 실시예 1에서 기술된 도 1에서 도시된 픽셀 회로의 동작과 유사하다.
다음에, 도 19에서 도시된 세 개의 트랜지스터들의 픽셀 회로 구성이 기술된다. 픽셀 회로는 포토다이오드(1701), 증폭 트랜지스터(1702), 전하 축적 제어 트랜지스터(1703), 및 리셋 트랜지스터(1704)로 형성된다.
상기 전하 축적 제어 트랜지스터(1703)의 게이트는 전하 축적 제어 신호선(1713)에 접속되고, 상기 전하 축적 제어 트랜지스터(1703)의 소스와 드레인 중 하나는 상기 포토다이오드(1701)의 캐소드에 접속되고, 상기 전하 축적 제어 트랜지스터(1703)의 상기 소스와 상기 드레인 중 다른 하나는 신호 전하 축적부(1712)에 접속된다. 상기 포토다이오드(1701)의 애노드는 접지 전위선(1731)에 접속된다.
상기 증폭 트랜지스터(1702)의 게이트는 상기 신호 전하 축적부(1712)에 접속되고, 상기 증폭 트랜지스터(1702)의 소스와 드레인 중 하나는 전원선(1730)에 접속되고, 상기 증폭 트랜지스터(1702)의 상기 소스와 상기 드레인 중 다른 하나는 출력 신호선(1720)에 접속된다.
상기 리셋 트랜지스터(1704)의 게이트는 리셋 신호선(1714)에 접속되고, 상기 리셋 트랜지스터(1704)의 소스와 드레인 중 하나는 상기 전원선(1730)에 접속되고, 상기 리셋 트랜지스터(1704)의 상기 소스와 상기 드레인 중 다른 하나는 상기 신호 전하 축적부(1712)에 접속된다. 여기에서, 전하 보유 용량 소자는 상기 신호 전하 축적부(1712)와 상기 접지 전위선(1731) 사이에 접속될 수 있다.
다음에, 도 19의 픽셀 회로를 형성하는 소자들의 기능들이 기술된다. 상기 포토다이오드(1701)는 상기 픽셀에 입사되는 빛의 양에 따라 전류를 생성한다. 상기 증폭 트랜지스터(1702)는 상기 신호 전하 축적부(1712)의 전위에 대응하는 신호를 출력한다. 상기 전하 축적 제어 트랜지스터(1703)는 상기 포토다이오드(1701)에 의해 수행되는 상기 신호 전하 축적부(1712)에서 전하 축적을 제어한다. 상기 리셋 트랜지스터(1704)는 상기 신호 전하 축적부(1712)의 전위의 초기화를 제어한다. 상기 신호 전하 축적부(1712)는 전하 보유 노드이고 상기 포토다이오드(1701)에 의해 수신되는 빛의 양에 의존하여 변화하는 전하를 보유한다.
상기 전하 축적 제어 신호선(1713)은 상기 전하 축적 제어 트랜지스터(1703)를 제어하는 신호선이다. 상기 리셋 신호선(1714)은 상기 리셋 트랜지스터(1704)를 제어하는 신호선이다. 상기 출력 신호선(1720)은 상기 증폭 트랜지스터(1702)에 의해 생성된 신호의 출력 목적지로서 기능하는 신호선이다. 상기 전원선(1730)은 전원 전압을 공급하는 신호선이다. 상기 접지 전위선(1731)은 기준 전위를 설정하는 신호선이다.
세 개의 트랜지스터들의 픽셀 회로 구성이, 도 19에서 그것과 상이한, 도 20에서 도시된다. 픽셀 회로는 포토다이오드(3801), 증폭 트랜지스터(3802), 전하 축적 제어 트랜지스터(3803), 및 리셋 트랜지스터(3804)로 형성된다.
상기 전하 축적 제어 트랜지스터(3803)의 게이트는 전하 축적 제어 신호선(3813)에 접속되고, 상기 전하 축적 제어 트랜지스터(3803)의 소스와 드레인 중 하나는 상기 포토다이오드(3801)의 캐소드에 접속되고, 상기 전하 축적 제어 트랜지스터(3803)의 상기 소스와 상기 드레인 중 다른 하나는 신호 전하 축적부(3812)에 접속된다. 상기 포토다이오드(3801)의 애노드는 접지 전위선(3831)에 접속된다.
상기 증폭 트랜지스터(3802)의 게이트는 상기 신호 전하 축적부(3812)에 접속되고, 상기 증폭 트랜지스터(3802)의 소스와 드레인 중 하나는 전원선(3830)에 접속되고, 상기 증폭 트랜지스터(3802)의 상기 소스와 상기 드레인 중 다른 하나는 출력 신호선(3820)에 접속된다.
상기 리셋 트랜지스터(3804)의 게이트는 리셋 신호선(3814)에 접속되고, 상기 리셋 트랜지스터(3804)의 소스와 드레인 중 하나는 리셋 전원선(3832)에 접속되고, 상기 리셋 트랜지스터(3804)의 상기 소스와 상기 드레인 중 다른 하나는 상기 신호 전하 축적부(3812)에 접속된다. 여기에서, 전하 보유 용량 소자는 상기 신호 전하 축적부(3812)와 상기 접지 전위선(3831) 사이에 접속될 수 있다.
다음에, 도 20의 픽셀 회로를 형성하는 소자들의 기능들이 기술된다. 상기 포토다이오드(3801)는 상기 픽셀에 입사되는 빛의 양에 따라 전류를 생성한다. 상기 증폭 트랜지스터(3802)는 상기 신호 전하 축적부(3812)의 전위에 대응하는 신호를 출력한다. 상기 전하 축적 제어 트랜지스터(3803)는 상기 포토다이오드(3801)에 의해 수행되는 상기 신호 전하 축적부(3812)에서 전하 축적을 제어한다. 상기 리셋 트랜지스터(3804)는 상기 신호 전하 축적부(3812)의 전위의 초기화를 제어한다. 상기 신호 전하 축적부(3812)는 전하 보유 노드이고 상기 포토다이오드(3801)에 의해 수신되는 빛의 양에 의존하여 변화하는 전하를 보유한다.
상기 전하 축적 제어 신호선(3813)은 상기 전하 축적 제어 트랜지스터(3803)를 제어하는 신호선이다. 상기 리셋 신호선(3814)은 상기 리셋 트랜지스터(3804)를 제어하는 신호선이다. 상기 출력 신호선(3820)은 상기 증폭 트랜지스터(3802)에 의해 생성된 신호의 출력 목적지로서 기능하는 신호선이다. 상기 리셋 전원선(3832)은 상기 전원선(3830)과 상이한 전원선이고, 상기 리셋 전원선(3832)은 상기 신호 전하 축적부(3812)의 전위를 초기화할 수 있고, 이는 상기 전원선(3830)의 전위와 상이하다. 상기 전원선(3830)은 전원 전압을 공급하는 신호선이다. 상기 접지 전위선(3831)은 기준 전위를 설정하는 신호선이다.
다음에, 도 19 및 도 20의 픽셀 회로들의 동작들이 도 21a 및 도 21b에서 도시된 타이밍 차트들을 이용하여 기술된다. 도 19에서 도시된 회로의 동작은 기본적으로 도 20에서 그것과 동일하고; 따라서, 도 19의 구성이 여기에서 기술됨에 유념한다.
도 21a 및 도 21b에서 간단한 기재를 위해, 상기 전하 축적 제어 신호선의 전위(3913) 및 상기 리셋 신호선의 전위(3914)는 두 개의 레벨들 사이에서 변화하는 신호들로서 제공된다. 각 전위가 아날로그 신호이기 때문에, 상기 전위는, 실제상은, 두 개의 레벨들에 한정됨이 없이 상황들에 따라 다양한 레벨들을 가질 수 있음에 유념한다.
먼저, 도 21a에 따른 동작 모드가 기술된다.
상기 전하 축적 제어 신호선(1713)의 상기 전위(3913)는 시간(3930)에서 높은 레벨로 설정된다. 다음에, 상기 리셋 신호선(1714)의 상기 전위(3914)가 시간(3931)에서 다시 높은 레벨로 설정될 때, 상기 리셋 트랜지스터(1704)의 상기 소스와 상기 드레인 중 하나에 접속된 상기 전원선(1730)의 전위는 상기 신호 전하 축적부(1712)의 전위(3912)로서 공급된다. 이들 단계들은 리셋 동작으로 지칭된다.
상기 리셋 신호선(1714)의 상기 전위(3914)가 시간(3932)에서 낮은 레벨로 설정될 때, 상기 신호 전하 축적부(1712)의 상기 전위(3912)는 상기 전원선(1730)의 전위와 같은 전위를 보유하고, 그에 의해 역바이어스 전압은 상기 포토다이오드(1701)에 인가된다. 이 스테이지에서, 축적 동작은 시작된다.
이후, 빛의 양에 대응하는 역전류가 상기 포토다이오드(1701)에 흐르기 때문에, 상기 신호 전하 축적부(1712)에서 축적되는 전하의 양은 빛의 양에 따라 변화한다. 동시에, 전하는 상기 신호 전하 축적부(1712)의 상기 전위(3912)에 따라 상기 전원선(1730)으로부터 상기 출력 신호선(1720)으로 공급된다. 이 스테이지에서, 판독 동작은 시작된다.
상기 전하 축적 제어 신호선(1713)의 상기 전위(3913)가 시간(3933)에서 낮은 레벨로 설정될 때, 상기 신호 전하 축적부(1712)로부터 상기 포토다이오드(1701)로 전하의 이동은 중단되고, 그에 의해 상기 신호 전하 축적부(1712)에서 축적되는 전하의 양은 결정된다. 여기에서, 축적 동작은 종료된다.
이후, 상기 전원선(1730)으로부터 상기 출력 신호선(1720)으로 공급되는 전하는 중단되고, 상기 출력 신호선의 전위(3920)는 결정된다. 여기에서, 판독 동작은 종료된다.
다음에, 도 21b에 따른 동작 모드가 기술된다.
상기 전하 축적 제어 신호선(1713)의 상기 전위(3913)는 시간(3930)에서 높은 레벨로 설정된다. 다음에, 상기 리셋 신호선(1714)의 상기 전위(3914)가 시간(3931)에서 높은 레벨로 설정될 때, 상기 신호 전하 축적부(1712)의 상기 전위(3912) 및 상기 포토다이오드(1701)의 캐소드의 전위는 상기 리셋 트랜지스터(1704)의 상기 소스와 상기 드레인 중 하나에 접속된 상기 전원선(1730)의 전위로 초기화된다. 이들 단계들은 리셋 동작으로 지칭된다.
상기 전하 축적 제어 신호선(1713)의 상기 전위(3913)가 시간(3934)에서 낮은 레벨로 설정되고 이후 상기 리셋 신호선(1714)의 상기 전위(3914)가 시간(3935)에서 낮은 레벨로 설정될 때, 리셋 동작은 종료되고; 따라서, 빛의 양에 대응하는 역전류는 상기 역바이어스 전압이 인가되는 상기 포토다이오드(1701)에 흐르고, 그에 의해 상기 포토다이오드(1701)의 캐소드의 전위는 변화한다.
상기 전하 축적 제어 신호선(1713)의 상기 전위(3913)가 시간(3932)에서 다시 높은 레벨로 설정될 때, 전류는 상기 신호 전하 축적부(1712)와 상기 포토다이오드(1701)의 캐소드 사이에 전위차에 의해 흐르고, 상기 신호 전하 축적부(1712)의 상기 전위(3912)는 변화한다.
그 후 단계들은 도 21a에 따른 동작 모드의 그것들과 동일하다.
다음에, 세 개의 트랜지스터들의 픽셀 회로 구성이, 상술된 것과 상이한, 도 22에서 도시된다. 픽셀 회로는 포토다이오드(2001), 증폭 트랜지스터(2002), 전하 축적 제어 트랜지스터(2003), 및 리셋 트랜지스터(2004)로 형성된다. 상기 포토다이오드(2001)의 애노드는 접지 전위선(2031)에 접속된다.
상기 전하 축적 제어 트랜지스터(2003)의 게이트는 전하 축적 제어 신호선(2013)에 접속되고, 상기 전하 축적 제어 트랜지스터(2003)의 소스와 드레인 중 하나는 상기 포토다이오드(2001)의 캐소드에 접속되고, 상기 전하 축적 제어 트랜지스터(2003)의 상기 소스와 상기 드레인 중 다른 하나는 신호 전하 축적부(2012)에 접속된다.
상기 증폭 트랜지스터(2002)의 게이트는 상기 신호 전하 축적부(2012)에 접속되고, 상기 증폭 트랜지스터(2002)의 소스와 드레인 중 하나는 전원선(2030)에 접속되고, 상기 증폭 트랜지스터(2002)의 상기 소스와 상기 드레인 중 다른 하나는 출력 신호선(2020)에 접속된다.
상기 리셋 트랜지스터(2004)의 게이트는 리셋 신호선(2014)에 접속되고, 상기 리셋 트랜지스터(2004)의 소스와 드레인 중 하나는 상기 신호 전하 축적부(2012)에 접속되고, 상기 리셋 트랜지스터(2004)의 상기 소스와 상기 드레인 중 다른 하나는 상기 출력 신호선(2020)에 접속된다. 여기에서, 전하 보유 용량 소자는 상기 신호 전하 축적부(2012)와 상기 접지 전위선(2031) 사이에 접속될 수 있다.
다음에, 도 22의 픽셀 회로를 형성하는 소자들의 기능들이 기술된다. 상기 포토다이오드(2001)는 상기 픽셀에 입사되는 빛의 양에 따라 전류를 생성한다. 상기 증폭 트랜지스터(2002)는 상기 신호 전하 축적부(2012)의 전위에 대응하는 신호를 출력한다. 상기 전하 축적 제어 트랜지스터(2003)는 상기 포토다이오드(2001)에 의해 수행되는 상기 신호 전하 축적부(2012)에서 전하 축적을 제어한다. 상기 리셋 트랜지스터(2004)는 상기 신호 전하 축적부(2012)의 전위의 초기화를 제어한다. 상기 신호 전하 축적부(2012)는 전하 보유 노드이고 상기 포토다이오드(2001)에 의해 수신되는 빛의 양에 의존하여 변화하는 전하를 보유한다.
상기 전하 축적 제어 신호선(2013)은 상기 전하 축적 제어 트랜지스터(2003)를 제어하는 신호선이다. 상기 리셋 신호선(2014)은 상기 리셋 트랜지스터(2004)를 제어하는 신호선이다. 상기 출력 신호선(2020)은 상기 증폭 트랜지스터(2002)에 의해 생성된 신호의 출력 목적지로서 기능하는 신호선이다. 상기 전원선(2030)은 전원 전압을 공급하는 신호선이다. 상기 접지 전위선(2031)은 기준 전위를 설정하는 신호선이다.
다음에, 도 22의 픽셀 회로의 동작이 도 23a 및 도 23b에서 도시된 타이밍 차트들을 이용하여 기술된다.
도 23a 및 도 23b에서 간단한 기재를 위해, 상기 전하 축적 제어 신호선(2013)의 전위(2113) 및 상기 리셋 신호선(2014)의 전위(2114)는 두 개의 레벨들 사이에서 변화하는 신호들로서 제공된다. 각 전위가 아날로그 신호이기 때문에, 상기 전위는, 실제상은, 두 개의 레벨들에 한정됨이 없이 상황들에 따라 다양한 레벨들을 가질 수 있음에 유념한다.
먼저, 도 23a에 따른 동작 모드가 기술된다.
상기 전하 축적 제어 신호선(2013)의 상기 전위(2113)는 시간(2130)에서 높은 레벨로 설정된다. 다음에, 상기 리셋 신호선(2014)의 상기 전위(2114)가 시간(2131)에서 다시 높은 레벨로 설정될 때, 리셋 전위는 상기 리셋 트랜지스터(2004)의 상기 소스와 상기 드레인 중 상기 다른 하나에 접속된 상기 출력 신호선(2020)의 전위(2120)로부터 상기 신호 전하 축적부(2012)로 상기 신호 전하 축적부(2012)의 전위(2112)로서 공급된다. 이들 단계들은 리셋 동작으로 지칭된다.
상기 리셋 신호선(2014)의 상기 전위(2114)가 시간(2132)에서 낮은 레벨로 설정될 때, 상기 신호 전하 축적부(2012)의 상기 전위(2112)는 상기 신호 전하 축적부(2012)의 리셋 전위를 보유하고, 그에 의해 역바이어스 전압은 상기 포토다이오드(2001)에 인가된다. 이 스테이지에서, 축적 동작은 시작된다.
이후, 빛의 양에 대응하는 역전류가 상기 포토다이오드(2001)에 흐르기 때문에, 상기 신호 전하 축적부(2012)에서 축적되는 전하의 양은 빛의 양에 따라 변화한다. 동시에, 전하는 상기 신호 전하 축적부(2012)의 상기 전위(2112)에 따라 상기 전원선(2030)으로부터 상기 출력 신호선(2020)으로 공급된다. 이 스테이지에서, 판독 동작은 시작된다.
상기 전하 축적 제어 신호선(2013)의 상기 전위(2113)가 시간(2133)에서 낮은 레벨로 설정될 때, 상기 신호 전하 축적부(2012)로부터 상기 포토다이오드(2001)로 전하의 이동은 중단되고, 그에 의해 상기 신호 전하 축적부(2012)에서 축적되는 전하의 양은 결정된다. 여기에서, 축적 동작은 종료된다.
이후, 상기 전원선(2030)으로부터 상기 출력 신호선(2020)으로 공급되는 전하는 중단되고, 상기 출력 신호선(2020)의 전위(2120)는 결정된다. 여기에서, 판독 동작은 종료된다.
다음에, 도 23b에 따른 동작 모드가 기술된다.
상기 전하 축적 제어 신호선(2013)의 상기 전위(2113)는 시간(2130)에서 높은 레벨로 설정된다. 다음에, 상기 리셋 신호선(2014)의 상기 전위(2114)가 시간(2131)에서 높은 레벨로 설정될 때, 상기 신호 전하 축적부(2012)의 상기 전위(2112) 및 상기 포토다이오드(2001)의 캐소드의 전위는 상기 리셋 트랜지스터(2004)의 상기 소스와 상기 드레인 중 상기 다른 하나에 접속된 상기 출력 신호선(2020)의 상기 전위(2120)에 초기화된다. 이들 단계들은 리셋 동작으로 지칭된다.
상기 전하 축적 제어 신호선(2013)의 상기 전위(2113)가 시간(2134)에서 낮은 레벨로 설정되고 이후 상기 리셋 신호선(2014)의 상기 전위(2114)가 시간(2135)에서 낮은 레벨로 설정될 때, 리셋 동작은 종료되고; 따라서, 빛의 양에 대응하는 역전류는 상기 역바이어스 전압이 인가되는 상기 포토다이오드(2001)에 흐르고, 그에 의해 상기 포토다이오드(2001)의 캐소드의 전위는 변화한다.
상기 전하 축적 제어 신호선(2013)의 상기 전위(2113)가 시간(2132)에서 다시 높은 레벨로 설정될 때, 전류는 상기 신호 전하 축적부(2012)와 상기 포토다이오드(2001)의 캐소드 사이에 전위차에 의해 흐르고, 상기 신호 전하 축적부(2012)의 상기 전위(2112)는 변화한다.
그 후 단계들은 도 23a에 따른 동작 모드의 그것들과 동일하다.
다음에, 세 개의 트랜지스터들의 픽셀 회로 구성이, 상술된 것과 상이한, 도 24에서 도시된다. 픽셀 회로는 포토다이오드(2201), 증폭 트랜지스터(2202), 전하 축적 제어 트랜지스터(2203), 및 선택 트랜지스터(2205)로 형성된다. 상기 포토다이오드(2201)의 애노드는 리셋 신호선(2216)에 접속된다.
상기 전하 축적 제어 트랜지스터(2203)의 게이트는 전하 축적 제어 신호선(2213)에 접속되고, 상기 전하 축적 제어 트랜지스터(2203)의 소스와 드레인 중 하나는 상기 포토다이오드(2201)의 캐소드에 접속되고, 상기 전하 축적 제어 트랜지스터(2203)의 상기 소스와 상기 드레인 중 다른 하나는 신호 전하 축적부(2212)에 접속된다.
상기 증폭 트랜지스터(2202)의 게이트는 상기 신호 전하 축적부(2212)에 접속되고, 상기 증폭 트랜지스터(2202)의 소스와 드레인 중 하나는 전원선(2230)에 접속되고, 상기 증폭 트랜지스터(2202)의 상기 소스와 상기 드레인 중 다른 하나는 상기 선택 트랜지스터(2205)에 접속된다.
상기 선택 트랜지스터(2205)의 게이트는 선택 신호선(2215)에 접속되고, 상기 선택 트랜지스터(2205)의 상기 소스와 상기 드레인 중 다른 하나는 출력 신호선(2220)에 접속된다. 여기에서, 전하 보유 용량 소자는 상기 신호 전하 축적부(2212)와 접지 전위선 사이에 접속될 수 있다.
다음에, 도 24의 픽셀 회로를 형성하는 소자들의 기능들이 기술된다. 상기 포토다이오드(2201)는 상기 픽셀에 입사되는 빛의 양에 따라 전류를 생성한다. 상기 증폭 트랜지스터(2202)는 상기 신호 전하 축적부(2212)의 전위에 대응하는 신호를 출력한다. 상기 전하 축적 제어 트랜지스터(2203)는 상기 포토다이오드(2201)에 의해 수행되는 상기 신호 전하 축적부(2212)에서 전하 축적을 제어한다. 상기 선택 트랜지스터(2205)는 판독에서 상기 픽셀의 선택을 제어한다. 상기 신호 전하 축적부(2212)는 전하 보유 노드이고 상기 포토다이오드(2201)에 의해 수신되는 빛의 양에 의존하여 변화하는 전하를 보유한다.
상기 전하 축적 제어 신호선(2213)은 상기 전하 축적 제어 트랜지스터(2203)를 제어하는 신호선이다. 상기 리셋 신호선(2216)은 리셋 전위를 상기 신호 전하 축적부(2212)에 공급하는 신호선이다. 상기 출력 신호선(2220)은 상기 증폭 트랜지스터(2202)에 의해 생성된 신호의 출력 목적지로서 기능하는 신호선이다. 상기 선택 신호선(2215)은 상기 선택 트랜지스터(2205)를 제어하는 신호선이다. 상기 전원선(2230)은 전원 전압을 공급하는 신호선이다.
다음에, 도 24의 픽셀 회로들의 동작들이 도 25a 및 도 25b에서 도시된 타이밍 차트들을 이용하여 기술된다.
도 25a 및 도 25b에서 간단한 기재를 위해, 상기 전하 축적 제어 신호선(2213)의 전위(2313), 상기 리셋 신호선(2216)의 전위(2316), 및 상기 선택 신호선(2215)의 전위(2315)는 두 개의 레벨들 사이에서 변화하는 신호들로서 제공된다. 각 전위가 아날로그 신호이기 때문에, 상기 전위는, 실제상은, 두 개의 레벨들에 한정됨이 없이 상황들에 따라 다양한 레벨들을 가질 수 있음에 유념한다.
먼저, 도 25a에 따른 동작 모드가 기술된다.
상기 전하 축적 제어 신호선(2213)의 상기 전위(2313)는 시간(2330)에서 높은 레벨로 설정된다. 다음에, 상기 리셋 신호선(2216)의 상기 전위(2316)가 시간(2331)에서 높은 레벨로 설정될 때, 상기 신호 전하 축적부(2212)의 전위(2312) 및 상기 포토다이오드(2201)의 캐소드의 전위는 상기 포토다이오드(2201)의 순방향 전압(forward voltage) 만큼 상기 리셋 신호선(2216)의 상기 전위(2316)보다 낮은 전위로 초기화된다. 이들 단계들은 리셋 동작으로 지칭된다.
상기 리셋 신호선(2216)의 상기 전위(2316)가 시간(2332)에서 낮은 레벨로 설정될 때, 상기 신호 전하 축적부(2212)의 상기 전위(2312)는 높은 레벨로 보유되고, 그에 의해 역바이어스 전압은 상기 포토다이오드(2201)에 인가된다. 이 스테이지에서, 축적 동작은 시작된다.
이후, 빛의 양에 대응하는 역전류가 상기 포토다이오드(2201)에 흐르기 때문에, 상기 신호 전하 축적부(2212)에서 축적되는 전하의 양은 빛의 양에 따라 변화한다.
상기 전하 축적 제어 신호선(2213)의 상기 전위(2313)가 시간(2333)에서 낮은 레벨로 설정될 때, 상기 신호 전하 축적부(2212)로부터 상기 포토다이오드(2201)로 전하의 이동은 중단되고, 그에 의해 상기 신호 전하 축적부(2212)에서 축적되는 전하의 양은 결정된다. 여기에서, 축적 동작은 종료된다.
상기 선택 신호선(2215)의 상기 전위(2315)가 시간(2334)에서 높은 레벨로 설정될 때, 전하는 상기 신호 전하 축적부(2212)의 상기 전위(2312)에 따라 상기 전원선(2230)으로부터 상기 출력 신호선(2220)으로 공급된다. 이 스테이지에서, 판독 동작은 시작된다.
상기 선택 신호선(2215)의 상기 전위(2315)가 시간(2335)에서 낮은 레벨로 설정될 때, 상기 전원선(2230)으로부터 상기 출력 신호선(2220)으로 공급되는 전하는 중단되고, 상기 출력 신호선(2220)의 전위(2320)는 결정된다. 여기에서, 판독 동작은 종료된다.
다음에, 도 25b에 따른 동작 모드가 기술된다.
상기 전하 축적 제어 신호선(2213)의 상기 전위(2313)는 시간(2330)에서 높은 레벨로 설정된다. 다음에, 상기 리셋 신호선(2216)의 상기 전위(2316)가 시간(2331)에서 높은 레벨로 설정될 때, 상기 신호 전하 축적부(2212)의 상기 전위(2312) 및 상기 포토다이오드(2201)의 캐소드의 전위는 상기 포토다이오드(2201)의 순방향 전압 만큼 상기 리셋 신호선(2216)의 상기 전위(2316)보다 낮은 리셋 전위로 초기화된다. 이들 단계들은 리셋 동작으로 지칭된다.
상기 전하 축적 제어 신호선(2213)의 상기 전위(2313)가 시간(2336)에서 낮은 레벨로 설정되고 이후 상기 리셋 신호선(2216)의 상기 전위(2316)가 시간(2337)에서 낮은 레벨로 설정될 때, 리셋 동작은 종료되고; 따라서, 빛의 양에 대응하는 역전류는 상기 역바이어스 전압이 인가되는 상기 포토다이오드(2201)에 흐르고, 그에 의해 상기 포토다이오드(2201)의 캐소드의 전위는 변화한다.
상기 전하 축적 제어 신호선(2213)의 상기 전위(2313)가 시간(2332)에서 다시 높은 레벨로 설정될 때, 전류는 상기 신호 전하 축적부(2212)와 상기 포토다이오드(2201)의 캐소드 사이에 전위차에 의해 흐르고, 상기 신호 전하 축적부(2212)의 상기 전위(2312)는 변화한다.
그 후 단계들은 도 25a에 따른 동작 모드의 그것들과 동일하다.
다음에, 도 26에서 도시된 두 개의 트랜지스터들의 픽셀 회로 구성이 기술된다.
픽셀 회로는 포토다이오드(4401), 증폭 트랜지스터(4402), 및 선택 트랜지스터(4405)로 형성된다.
상기 증폭 트랜지스터(4402)의 게이트는 신호 전하 축적부(4412)에 접속되고, 상기 증폭 트랜지스터(4402)의 소스와 드레인 중 하나는 전원선(4430)에 접속되고, 상기 증폭 트랜지스터(4402)의 상기 소스와 상기 드레인 중 다른 하나는 상기 선택 트랜지스터(4405)의 소스와 드레인 중 하나에 접속된다.
상기 선택 트랜지스터(4405)의 게이트는 선택 신호선(4415)에 접속되고, 상기 선택 트랜지스터(4405)의 상기 소스와 상기 드레인 중 다른 하나는 출력 신호선(4420)에 접속된다.
상기 포토다이오드(4401)의 캐소드는 상기 신호 전하 축적부(4412)에 접속되고, 상기 포토다이오드(4401)의 애노드는 리셋 신호선(4416)에 접속된다. 여기에서, 전하 보유 용량 소자는 상기 신호 전하 축적부(4412)와 접지 전위선 사이에 접속될 수 있다.
다음에, 도 26에서 픽셀 회로에 포함된 소자의 기능이 기술된다. 상기 포토다이오드(4401)는 상기 픽셀에 입사되는 빛의 양에 따라 전류를 생성한다. 상기 증폭 트랜지스터(4402)는 신호 전하 축적부(4412)의 전위에 대응하는 신호를 출력한다. 상기 선택 트랜지스터(4405)는 판독에서 상기 픽셀의 선택을 제어한다. 상기 신호 전하 축적부(4412)는 전하 보유 노드이고 상기 포토다이오드(4401)에 의해 수신되는 빛의 양에 의존하여 변화하는 전하를 보유한다.
상기 리셋 신호선(4416)은 리셋 전위를 상기 신호 전하 축적부(4412)에 공급하는 신호선이다. 상기 출력 신호선(4420)은 상기 증폭 트랜지스터(4402)에 의해 생성된 신호의 출력 목적지로서 기능하는 신호선이다. 상기 선택 신호선(4415)은 상기 선택 트랜지스터(4405)를 제어하는 신호선이다. 상기 전원선(4430)은 전원 전압을 공급하는 신호선이다.
다음에, 도 26의 픽셀 회로들의 동작들이 도 27에서 도시된 타이밍 차트들을 이용하여 기술된다.
도 27에서 간단한 기재를 위해, 상기 리셋 신호선(4416)의 전위(3716) 및 상기 선택 신호선(4415)의 전위(3715)는 두 개의 레벨들 사이에서 변화하는 신호들로서 제공된다. 각 전위가 아날로그 신호이기 때문에, 상기 전위는, 실제상은, 두 개의 레벨들에 한정됨이 없이 상황들에 따라 다양한 레벨들을 가질 수 있음에 유념한다.
상기 리셋 신호선(4416)의 상기 전위(3716)가 시간(3730)에서 높은 레벨로 설정될 때, 상기 신호 전하 축적부(4412)의 전위(3712)는 상기 포토다이오드(4401)의 순방향 전압 만큼 상기 리셋 신호선(4416)의 상기 전위(3716)보다 낮은 리셋 전위로 초기화된다. 이들 단계들은 리셋 동작으로 지칭된다.
상기 리셋 신호선(4416)의 상기 전위(3716)가 시간(3731)에서 낮은 레벨로 설정될 때, 상기 신호 전하 축적부(4412)의 상기 전위(3712)는 리셋 전위를 보유하고, 그에 의해 역바이어스 전압은 상기 포토다이오드(4401)에 인가된다. 이 스테이지에서, 축적 동작은 시작된다.
이후, 빛의 양에 대응하는 역전류가 상기 포토다이오드(4401)에 흐르기 때문에, 상기 신호 전하 축적부(4412)에서 축적되는 전하의 양은 빛의 양에 따라 변화한다.
상기 선택 신호선(4415)의 상기 전위(3715)가 시간(3732)에서 높은 레벨로 설정될 때, 전하는 상기 신호 전하 축적부(4412)의 상기 전위(3712)에 따라 상기 전원선(4430)으로부터 상기 출력 신호선(4420)으로 공급된다. 이 스테이지에서, 판독 동작은 시작된다.
상기 선택 신호선(4415)의 상기 전위(3715)가 시간(3733)에서 낮은 레벨로 설정될 때, 상기 신호 전하 축적부(4412)로부터 상기 포토다이오드(4401)로 전하의 이동은 중단되고, 상기 신호 전하 축적부(4412)에서 축적되는 전하의 양은 결정된다. 여기에서, 축적 동작은 종료된다.
이후, 상기 전원선(4430)으로부터 상기 출력 신호선(4420)으로 전하 공급은 중단되고, 상기 출력 신호선의 전위(3720)는 결정된다. 여기에서, 판독 동작은 종료된다.
다음에, 한 개의 트랜지스터의 픽셀 회로 구성이 도 28에서 도시된다. 상기 픽셀 회로는 포토다이오드(2601), 증폭 트랜지스터(2602), 및 용량 소자(2606)를 포함한다.
상기 증폭 트랜지스터(2602)의 게이트는 신호 전하 축적부(2612)에 접속되고, 상기 증폭 트랜지스터(2602)의 소스와 드레인 중 하나는 전원선(2630)에 접속되고, 상기 증폭 트랜지스터(2602)의 상기 소스와 상기 드레인 중 다른 하나는 출력 신호선(2620)에 접속된다.
상기 포토다이오드(2601)의 캐소드는 상기 신호 전하 축적부(2612)에 접속되고, 상기 포토다이오드(2601)의 애노드는 리셋 신호선(2616)에 접속된다. 상기 용량 소자(2606)의 단자들 중 하나는 상기 신호 전하 축적부(2612)에 접속되고 다른 하나는 선택 신호선(2615)에 접속된다. 여기에서, 전하 보유 용량 소자는 상기 신호 전하 축적부(2612)와 접지 전위선 사이에 접속된다.
다음에, 도 28의 픽셀 회로를 형성하는 소자들의 기능들이 기술된다. 상기 포토다이오드(2601)는 상기 픽셀에 입사되는 빛의 양에 따라 전류를 생성한다. 상기 증폭 트랜지스터(2602)는 상기 신호 전하 축적부(2612)의 전위에 대응하는 신호를 출력한다. 상기 신호 전하 축적부(2612)는 전하 보유 노드이고 상기 포토다이오드(2601)에 의해 수신되는 빛의 양에 의존하여 변화하는 전하를 보유한다. 상기 선택 신호선(2615)은 용량 결합의 이용과 함께 상기 신호 전하 축적부(2612)의 전위를 제어함에 유념한다.
상기 리셋 신호선(2616)은 리셋 전위를 상기 신호 전하 축적부(2612)에 공급하는 신호선이다. 상기 출력 신호선(2620)은 상기 증폭 트랜지스터(2602)에 의해 생성된 신호의 출력 목적지로서 기능하는 신호선이다. 상기 선택 신호선(2615)은 상기 용량 소자(2606)를 제어하는 신호선이다. 상기 전원선(2630)은 전원 전압을 공급하는 신호선이다.
다음에, 도 28의 픽셀 회로들의 동작들이 도 29에서 도시된 타이밍 차트들을 이용하여 기술된다.
도 29에서 간단한 기재를 위해, 상기 리셋 신호선(2616)의 전위(2716) 및 상기 선택 신호선(2615)의 전위(2715)는 두 개의 레벨들 사이에서 변화하는 신호들로서 제공된다. 각 전위가 아날로그 신호이기 때문에, 상기 전위는, 실제상은, 두 개의 레벨들에 한정됨이 없이 상황들에 따라 다양한 레벨들을 가질 수 있음에 유념한다.
상기 리셋 신호선(2616)의 상기 전위(2716)가 시간(2730)에서 높은 레벨로 설정될 때, 상기 신호 전하 축적부(2612)의 전위(2712)는 상기 포토다이오드(2601)의 순방향 전압 만큼 상기 리셋 신호선(2616)의 상기 전위(2716)보다 낮은 리셋 전위로 초기화된다. 이들 단계들은 리셋 동작으로 지칭된다.
다음에, 상기 리셋 신호선(2616)의 상기 전위(2716)가 시간(2731)에서 낮은 레벨로 설정될 때, 상기 신호 전하 축적부(2612)의 상기 전위(2712)는 리셋 전위를 보유하고, 그에 의해 역바이어스 전압은 상기 포토다이오드(2601)에 인가된다. 이 스테이지에서, 축적 동작은 시작된다.
이후, 빛의 양에 대응하는 역전류가 상기 포토다이오드(2601)에 흐르기 때문에, 상기 신호 전하 축적부(2612)에서 축적되는 전하의 양은 빛의 양에 따라 변화한다.
상기 선택 신호선(2615)의 상기 전위(2715)가 시간(2732)에서 높은 레벨로 설정되어, 상기 신호 전하 축적부(2612)의 상기 전위(2712)는 용량 결합에 기인하여 높아지고; 따라서, 상기 증폭 트랜지스터(2602)는 턴 온된다. 또한, 전하는 상기 신호 전하 축적부(2612)의 상기 전위(2712)에 따라 상기 전원선(2630)으로부터 상기 출력 신호선(2620)으로 공급된다. 이 스테이지에서, 판독 동작은 시작된다.
상기 선택 신호선(2615)의 상기 전위(2715)가 시간(2733)에서 낮은 레벨로 설정될 때, 상기 신호 전하 축적부(2612)의 상기 전위(2712)는 용량 결합에 의해 감소되고 상기 신호 전하 축적부(2612)로부터 상기 포토다이오드(2601)로 전하의 이동은 중단되고, 그에 의해 상기 신호 전하 축적부(2612)에서 축적되는 전하의 양은 결정된다. 여기에서, 축적 동작은 종료된다.
이후, 상기 전원선(2630)으로부터 상기 출력 신호선(2620)으로 전하 공급은 중단되고, 상기 출력 신호선의 전위(2720)는 결정된다. 여기에서, 판독 동작은 종료된다.
상기 신호 전하 축적부의 전하가 상기 구성들에 의하여 상기 포토다이오드를 통하여 유출하기 때문에 도 26 및 도 28에서 픽셀 회로 구성들은 상기 포토다이오드로 입사되는 빛을 차폐하는 구성을 가지는 것이 바람직하다.
이 실시예는 다른 실시예들 또는 상기 예들의 어떠한 것과도 적절히 조합하여 구현될 수 있다.
(실시예 4)
이 실시예에서, 본 발명의 일 실시예에서 반도체 장치에 이용되는 트랜지스터의 누설 전류에 의해 요구되는 조건들이 기술될 것이다.
실리콘 반도체를 포함하는 트랜지스터는 높은 오프 전류를 갖는다. 상기 트랜지스터를 이용하여 형성된 글로벌 셔터가 구비된 CMOS 센서가 동작되는 경우, 최종 로우가 판독될 때 끝나는 전하 보유 기간은 길어지고 더 많은 전하는 그 기간에서 오프 전류로 인하여 흐른다. 전하의 양은 변화되고, 이는 이미지의 그레이 스케일에서 변화로 나타나고, 정상 상태의 이미지는 획득되지 않는다.
이 실시예에서, 글로벌 셔터를 구비한 CMOS 센서가 이용되는 경우에, 픽셀에서 신호 전하 축적부에 접속된 트랜지스터의 오프 전류에 요구되는 조건들이 기술된다.
상기 신호 전하 축적부(FD)에서 저장된 전하는 상기 신호 전하 축적부(FD)에 접속된 트랜지스터의 오프 전류에 의해 손실된다. 이미지의 그레이 스케일에 영향을 미치지 않는 전하의 변화량은 전하 보유 기간(Δt)에서 전하량(ΔQFD)이 상기 신호 전하 축적부(FD)의 하나의 그레이 스케일의 용량(CFD)에 의해 변화되는 전압(ΔVFD)에 대응하는 전하량 보다 작음을 의미한다. 이 때 상기 신호 전하 축적부(FD)의 용량값(CFD)과 오프 전류(Ioff) 사이의 관계는 식 1에 의해 표현된다.
CFD·ΔVFD ≥ Ioff·Δt = ΔQFD 식 (1)
여기에서, 상기 신호 전하 축적부(FD)의 최대 전압(VFD), 하나의 그레이 스케일의 변화에 대해 유효값의 비율(a), 및 n-비트 그레이 스케일들의 수(2n)가 사용될 때, 하나의 그레이 스케일에 의해 변화되는 전압(ΔVFD)은 식 2에 의해 표현될 수 있다.
ΔVFD = VFD·a/2n 식 (2)
또한, 상기 전하 보유 기간(Δt)이 하나의 프레임에 대해 전하 보유 기간을 최대에서 요구하기 때문에, 프레임 주파수(f)가 이용될 때 상기 전하 보유 기간(Δt)은 식 3에 의해 표현될 수 있다.
Δt = 1/f 식 (3)
여기에서, 식들 1, 2 및 3이 배열되고, 식 4가 획득된다.
2n ≤ CFD·VFD·f·a/Ioff 식 (4)
도 37은 식 4의 관계식이 등호와 함께 표현된 경우를 도시하는 그래프이다. 수직축은 이미지의 그레이 스케일들의 수(n)를 나타내고, 수평축은 전하 QFD(= CFD·VFD)를 나타낸다. 세 개의 곡선들은 상기 트랜지스터의 오프 전류들(Ioff)이 서로 상이한 상태들을 도시하고, 곡선(1101)은 1 [fA]를 도시하고, 곡선(1102)은 10 [fA]를 도시하고, 곡선(1103)은 100 [fA]를 도시한다. 상기 곡선(1101), 상기 곡선(1102), 및 상기 곡선(1103) 아래 면적들은 제공될 수 있는 그레이 스케일들의 수를 도시한다. 도 37은 f = 60 [Hz] 및 a = 50 [%]의 관계들이 만족되는 경우의 계산 결과들을 도시함에 유념한다.
도 37 및 식 4로부터 이미지의 그레이 스케일들의 수(n)가 상기 용량(CFD) 및 상기 전압(VFD)에 대수적으로(logarithmically) 비례한다는 것이 밝혀졌다. 상기 픽셀 크기의 감소는 상기 용량(CFD)의 저하를 수반한다. 전력 소비의 감소는 전압(VFD)의 저하를 수반한다. 따라서, 픽셀 크기 및 전력 소비의 감소 뿐만 아니라 이미지의 품질의 향상을 실현하기 위해 오프 전류(Ioff)를 줄이는 것이 필요하다. 즉, 오프 전류(Ioff)가 저감될 때, 픽셀 크기 및 전력 소비는 줄어들 수 있고; 따라서, 고품질 이미지가 취득되는 이미지 센서는 제공될 수 있다.
예로서, CFD = 20 [fF] 및 VFD = 3 [V]의 관계들이 만족되는 조건에서 이미지 센서. 도 37에서 이 조건에 대응하는 점(1111) 및 점(1113)이 기술된다. 상기 점(1113)에서 이미지의 그레이 스케일들의 수(n)는 4.17 [비트]인 반면, 상기 점(1111)에서 그것에 관한 수는 10.81 [비트]이다. 따라서, CFD = 20 [fF], VFD = 3 [V], 및 n = 10 [비트]의 관계들이 만족되는 글로벌 셔터를 구비한 이미지 센서를 제공하기 위하여 Ioff가 대략 1 [fA] 이하인 트랜지스터를 이용하는 것이 필요하다. 매우 낮은 오프 전류를 갖는 이러한 트랜지스터는 산화물 반도체를 포함하는 트랜지스터의 이용에 의해 제공될 수 있다.
하나의 그레이 스케일에 대응하는 전하량의 최소값은 이상적으로 하나의 전자에 대한 전하량(1 e = 1.902 x 10-19 [C])이다. 물론, 전자수의 변화와 같은, 통계 오차에 의해 유발되는 노이즈가 실제 반도체 장치에서 제거되어야 하기 때문에, 수 개 이상의 전자들이 실제는 요구된다. 여기에서, 이상적인 한계가 고려될 때, 상기 전하 보유 기간에서 손실될 전하(ΔQFD)는 하나의 전자의 전하량(1 e)보다 작아야 한다. 따라서, 식 1은 식 5로서 표현될 수 있다.
CFD·ΔVFD = 1 e ≥ Ioff·Δt 식 (5)
또한, 식 5는 식 6으로 표현될 수 있다. 도 38은 식 6의 관계식이 등호와 함께 표현된 경우를 도시하는 그래프이다. 수직축은 상기 트랜지스터의 오프 전류(Ioff)를 나타내고 수평축은 프레임 주파수(f)를 나타낸다. 예를 들어, f가 도 38에서 점(1201)으로 도시되는 60 [Hz]인 경우, 상기 트랜지스터의 요구되는 오프 전류 Ioff는 0.01 [fA](= 1.902 x 10-19 [C] x 60 [Hz]) 이하이다.
Ioff ≤ 1 e/Δt = 1 e·f 식 (6)
즉, 글로벌 셔터를 구비한 CMOS 이미지 센서를 실현하기 위해, 오프 전류가 0.01 [fA] 이하인 트랜지스터가 상기 픽셀에서 상기 신호 전하 축적부에 접속된 트랜지스터로 이용될 수 있다. 이러한 이미지 센서는 오프 전류가 매우 낮은 트랜지스터로서 산화물 반도체를 포함하는 트랜지스터의 이용에 의해 실현 가능하다.
이 실시예는 다른 실시예들 또는 상기 예들의 어떠한 것과도 적절히 조합하여 구현될 수 있다.
(실시예 5)
이 실시예에서, 산화물 반도체를 포함하는 트랜지스터의 예가 기술될 것이다.
본 명세서에서 개시되는 산화물 반도체를 포함하는 트랜지스터의 구성에 관해 특별한 제한은 없다. 예를 들어, 탑-게이트(top-gate) 구조 또는 바텀-게이트(bottom-gate) 구조를 갖는 스태거드형(staggered type) 트랜지스터 또는 플래너형(planar type) 트랜지스터가 채용될 수 있다. 또한, 상기 트랜지스터는 한 개의 채널 형성 영역을 포함하는 싱글 게이트(single gate) 구조, 두 개의 채널 형성 영역들을 포함하는 더블 게이트(double gate) 구조, 또는 세 개의 채널 형성 영역들을 포함하는 트리플 게이트(triple gate) 구조를 가질 수 있다.
도 30a 내지 도 30d의 각각은 트랜지스터의 단면 구조의 예를 도시한다.
도 30a 내지 도 30d에서 도시된 트랜지스터들의 각각은 산화물 반도체를 포함한다. 산화물 반도체를 이용하는 장점은 상대적으로 높은 이동도와 매우 낮은 오프 전류가 획득될 수 있다는 것이고; 물론, 다른 반도체들도 이용될 수 있다.
도 30a에서 도시된 트랜지스터(3410)는 바텀-게이트 트랜지스터들 중 하나이고, 역스태거드(inverted staggered) 트랜지스터라고도 지칭된다.
상기 트랜지스터(3410)는 절연 표면을 갖는 기판(2400) 위에, 게이트 전극층(2401), 게이트 절연층(2402), 산화물 반도체층(2403), 소스 전극층(2405a), 및 드레인 전극층(2405b)을 포함한다. 절연층(2407) 및 보호 절연층(2409)은 이들을 덮도록 형성된다.
도 30b에서 도시된 트랜지스터(3420)는 채널-보호형(channel-protective type)으로 지칭되는 바텀-게이트 트랜지스터들 중 하나이고 역스태거드 트랜지스터라고도 지칭된다.
상기 트랜지스터(3420)는 절연 표면을 갖는 상기 기판(2400) 위에, 상기 게이트 전극층(2401), 상기 게이트 절연층(2402), 상기 산화물 반도체층(2403), 상기 산화물 반도체층(2403)의 채널 형성 영역을 덮는 채널 보호층으로 기능하는 절연층(2427), 상기 소스 전극층(2405a), 및 상기 드레인 전극층(2405b)을 포함한다. 또한, 상기 보호 절연층(2409)은 이들을 덮도록 형성된다.
도 30c에서 도시된 트랜지스터(3430)는 바텀-게이트 트랜지스터이고, 절연 표면을 갖는 상기 기판(2400) 위에, 상기 게이트 전극층(2401), 상기 게이트 절연층(2402), 상기 소스 전극층(2405a), 상기 드레인 전극층(2405b), 및 상기 산화물 반도체층(2403)을 포함한다. 또한, 상기 절연층(2407) 및 상기 보호 절연층(2409)은 이들을 덮도록 형성된다.
상기 트랜지스터(3430)에서, 상기 게이트 절연층(2402)은 상기 기판(2400) 및 상기 게이트 전극층(2401) 상에 접촉하여 제공되고, 상기 소스 전극층(2405a) 및 상기 드레인 전극층(2405b)은 상기 게이트 절연층(2402) 상에 접촉하여 제공된다. 또한, 상기 산화물 반도체층(2403)은 상기 게이트 절연층(2402), 상기 소스 전극층(2405a), 및 상기 드레인 전극층(2405b) 위에 제공된다.
도 30d에서 도시된 트랜지스터(3440)는 탑-게이트 트랜지스터의 일종이다. 상기 트랜지스터(3440)는, 절연 표면을 갖는 상기 기판(2400) 위에, 절연층(2437), 상기 산화물 반도체층(2403), 상기 소스 전극층(2405a), 상기 드레인 전극층(2405b), 상기 게이트 절연층(2402), 및 상기 게이트 전극층(2401)을 포함한다. 배선층(2436a) 및 배선층(2436b)은 각각, 상기 소스 전극층(2405a) 및 상기 드레인 전극층(2405b)과 접촉하고 전기적으로 접속되도록 제공된다.
이 실시예에서, 상기 산화물 반도체층(2403)은 상술된 바와 같이 트랜지스터에 포함된 반도체층으로서 이용된다. 상기 산화물 반도체층(2403)에 이용되는 산화물 반도체로서는, 다음의 금속 산화물 중 어떠한 것도 이용될 수 있다: 사원계(four-component) 금속 산화물인 In-Sn-Ga-Zn-O-계 금속 산화물; 삼원계(three-component) 금속 산화물들인 In-Ga-Zn-O-계 금속 산화물, In-Sn-Zn-O-계 금속 산화물, In-Al-Zn-O-계 금속 산화물, Sn-Ga-Zn-O-계 금속 산화물, Al-Ga-Zn-O-계 금속 산화물, 및 Sn-Al-Zn-O-계 금속 산화물; 이원계(two-component) 금속 산화물들인 In-Zn-O-계 금속 산화물, Sn-Zn-O-계 금속 산화물, Al-Zn-O-계 금속 산화물, Zn-Mg-O-계 금속 산화물, Sn-Mg-O-계 금속 산화물, 및 In-Mg-O-계 금속 산화물; In-O-계 금속 산화물; Sn-O-계 금속 산화물; 및 Zn-O-계 금속 산화물. 또한, 실리콘이 상기 산화물 반도체에 포함될 수 있다. 여기에서, 예를 들어, In-Ga-Zn-O-계 산화물 반도체는 적어도 In, Ga, 및 Zn을 포함하는 산화물이고, 그 조성비에 특별한 제한은 없다. 또한, 상기 In-Ga-Zn-O-계 산화물 반도체는 In, Ga, 및 Zn 이외의 원소를 포함할 수 있다.
상기 산화물 반도체층(2403)에 대해, 화학식, InMO3{ZnO}m(m＞0)으로 표기되는 박막이 이용될 수 있다. 여기에서, M은 Zn, Ga, Al, Mn, 및 Co로부터 선택된 하나 이상의 금속 원소들을 나타낸다. 예를 들면, M은 Ga, Ga 및 Al, Ga 및 Mn, Ga 및 Co 등이 될 수 있다.
각각 상기 산화물 반도체층(2403)을 포함하는 상기 트랜지스터들(3410, 3420, 3430, 및 3440)에서, 오프 상태에서 전류값(오프 전류값)은 작을 수 있다. 따라서, 상기 트랜지스터들(3410, 3420, 3430, 및 3440)이 전하 저장 노드에 접속되는 경우, 전하의 흐름은 가능한 한 많이 방지될 수 있다.
또한, 상대적으로 높은 전계-효과 이동도(field-effect mobility)를 실현할 수 있기 때문에 상기 산화물 반도체층(2403)을 포함하는 상기 트랜지스터들(3410, 3420, 3430, 및 3440)의 각각은 고속 동작할 수 있다. 따라서, 픽셀을 구동하는 구동 회로부는, 예를 들어, 표시 장치, 촬상 장치 등의 하나의 기판 상에 형성될 수 있고; 따라서, 성분들의 수는 줄어들 수 있다.
절연 표면을 갖는 상기 기판(2400)으로서, 바륨 보로실리케이트 유리, 알루미노보로실리케이트 유리 등으로 형성된 유리 기판이 이용될 수 있다.
상기 바텀-게이트 트랜지스터들(3410, 3420, 및 3430)에서, 기저막으로서 기능하는 절연막은 상기 기판과 상기 게이트 전극층 사이에서 제공될 수 있다. 상기 기저막은 상기 기판으로부터 불순물 원소의 확산을 방지하는 기능을 갖고, 질화 실리콘막(silicon nitride film), 산화 실리콘막(silicon oxide film), 질화산화 실리콘막(silicon nitride oxide film), 및 산화질화 실리콘막(silicon oxynitride film)으로부터 선택된 하나 이상의 막들을 이용하여 단층 구조 또는 적층 구조를 가지도록 형성될 수 있다.
상기 게이트 전극층(2401)은 몰리브덴, 티탄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 또는 스칸듐과 같은 금속 재료 또는 주성분으로서 이들 재료들 중 임의의 것을 포함하는 합금 재료를 이용하여 형성될 수 있다. 상기 게이트 전극층(2401)은 단층에 한정되지 않고, 상이한 막들의 적층 역시 이용될 수 있다.
상기 게이트 절연층(2402)은 플라즈마(plasma-enhanced) CVD 방법, 스퍼터링 방법 등에 의해, 산화 실리콘층, 질화 실리콘층, 산화질화 실리콘층, 질화산화 실리콘층, 산화 알루미늄층(aluminum oxide layer), 질화 알루미늄층(aluminum nitride layer), 산화질화 알루미늄층(aluminum oxynitride layer), 질화산화 알루미늄층(aluminum nitride oxide layer), 또는 산화 하프늄층(hafnium oxide layer)을 이용하여 형성될 수 있다. 상기 게이트 절연층(2402)은 단층에 한정되지 않고, 상이한 막들의 적층 역시 이용될 수 있다. 예를 들어, 플라즈마(plasma-enhanced) CVD 방법에 의해, 50 ㎚ 이상이고 200 ㎚ 이하의 두께를 갖는 질화 실리콘층(SiNy(y > 0))이 제 1 게이트 절연층으로서 형성되고, 5 ㎚ 이상이고 200 ㎚ 이하의 두께를 갖는 산화 실리콘층(SiOx(x > 0))이 상기 제 1 게이트 절연층 위에 제 2 게이트 절연층으로서 형성되어, 200 ㎚의 전체 두께를 갖는 게이트 절연층이 형성된다.
상기 소스 전극층(2405a) 및 상기 드레인 전극층(2405b)에 이용되는 전도막으로서, 예를 들어, Al, Cr, Cu, Ta, Ti, Mo, 및 W로부터 선택된 원소의 막, 이들 원소들 중 임의의 것을 포함하는 합금의 막 등이 이용될 수 있다. 대안적으로, Ti, Mo, W 등의 고용융점(high-melting-point) 금속층이 Al, Cu 등의 금속층 위에 및/또는 아래에 적층되는 구성이 채용될 수 있다. 또한, 내열성은 알루미늄막에 힐록(hillock) 또는 휘스커(whisker)의 발생을 방지하는 원소(Si, Nd, Sc 등)가 첨가된 알루미늄 재료를 이용함으로써 향상될 수 있다.
상기 소스 전극층(2405a) 및 상기 드레인 전극층(2405b)의 그것과 유사한 재료가 각각, 상기 소스 전극층(2405a) 및 상기 드레인 전극층(2405b)에 접속된 상기 배선층(2436a) 및 상기 배선층(2436b)과 같은 도전막에 이용될 수 있다.
대안적으로, 상기 소스 전극층(2405a) 및 상기 드레인 전극층(2405b)이 될 도전막(상기 소스 및 드레인 전극층들과 동일한 층을 이용하여 형성되는 배선층을 포함)은 도전성 금속 산화물을 이용하여 형성될 수 있다. 도전성 금속 산화물로서, 산화 인듐(indium oxide)(In2O3), 산화 주석(tin oxide)(SnO2), 산화 아연(zinc oxide)(ZnO), 산화 인듐-산화 주석 합금(In2O3-SnO2, ITO로 약기됨), 산화 인듐- 산화 아연 합금(In2O3-ZnO), 또는 산화 실리콘(silicon oxide)이 포함된 이들 금속 산화물 재료들 중 임의의 것이 이용될 수 있다.
상기 절연층들(2407, 2427, 및 2437)로서, 통상적인 예들이 산화 실리콘막, 산화질화 실리콘막, 산화 알루미늄막, 및 산화질화 알루미늄막인 무기 절연막이 이용될 수 있다.
상기 보호 절연층(2409)으로서, 질화 실리콘막, 질화 알루미늄막, 질화산화 실리콘막, 또는 질화산화 알루미늄막과 같은 무기 절연막이 이용될 수 있다.
평탄화 절연막은 상기 트랜지스터의 구성에 의해 유발되는 표면 요철을 저감시키기 위해 상기 보호 절연층(2409) 위에 형성될 수 있다. 상기 평탄화 절연막으로서, 폴리이미드(polyimide), 아크릴(acrylic), 또는 벤조시클로부텐(benzocyclobutene)과 같은 유기 재료가 이용될 수 있다. 그러한 유기 재료들 이외에, 저유전율 재료(낮은-k 재료) 등을 이용하는 것도 역시 가능하다. 상기 평탄화 절연막은 이들 재료들로부터 형성된 복수의 절연막들을 적층함으로써 형성될 수 있음에 유념한다.
따라서, 고성능 반도체 장치는 이 실시예에서 기술된 산화물 반도체층을 포함하는 트랜지스터를 이용함으로써 제공될 수 있다.
이 실시예는 다른 실시예들에서 기술된 구성들과 적절하게 조합하여 구현될 수 있다.
(실시예 6)
이 실시예에서, 산화물 반도체층을 포함하는 트랜지스터를 제조하는 방법의 예가 도면들을 참조하여 상세히 기술될 것이다.
도 31a 내지 도 31e는 트랜지스터(2510)를 제조하는 공정의 예를 도시한 단면도들이다. 상기 트랜지스터(2510)는 바텀-게이트 구조를 갖는 역스태거드 트랜지스터이고, 이는 도 30a에서 도시된 트랜지스터(3410)와 유사하다.
이 실시예에서 반도체층에 이용되는 산화물 반도체는 i-형(진성) 산화물 반도체 또는 실질적으로 i-형(진성) 산화물 반도체이다. 상기 i-형(진성) 산화물 반도체 또는 실질적으로 i-형(진성) 산화물 반도체는 도너로서 기능하는, 수소가 산화물 반도체로부터 가능한 한 많이 제거되고, 상기 산화물 반도체가 상기 산화물 반도체의 주성분들이 아닌 불순물들을 가능한 한 적게 포함하도록 고순도화되는 것과 같은 방식으로 획득된다. 달리 말하면, 특징은 정화된 i-형(진성) 반도체, 또는 이에 가까운 반도체,가 불순물들을 첨가함으로써가 아니라 수소 또는 물과 같은 불순물들을 가능한 한 많이 제거함으로써 획득된다는 것이다. 따라서, 상기 트랜지스터(2510)에 포함된 상기 산화물 반도체층은 고순도화되고 전기적으로 i-형(진성)이 되도록 만들어진 산화물 반도체층이다.
또한, 정화된 산화물 반도체는 극소수의 캐리어들(0에 가깝게)을 포함하고, 그 캐리어 농도는 1 x 1014/㎤ 보다 작고, 바람직하게는 1 x 1012/㎤ , 더욱 바람직하게는 1 x 1011/㎤ 보다 작다.
상기 산화물 반도체는 극소수의 캐리어들을 포함하기 때문에, 오프 전류는 트랜지스터에서 저감될 수 있다. 오프 전류의 크기가 작을 수록, 더욱 바람직하다.
구체적으로 말하면, 상기 산화물 반도체층을 포함하는 트랜지스터에서, 실온에서 채널 폭에서 마이크로미터당 오프 전류 밀도는 10 aA/㎛(1 x 10-17 A/㎛) 이하, 심지어 1 aA/㎛(1 x 10-18 A/㎛) 이하, 더욱 심지어 10 zA/㎛(1 x 10-20 A/㎛) 이하가 될 수 있다.
또한, 상기 산화물 반도체층을 포함하는 트랜지스터(2510)에서, 온전류(on-state current)의 온도 의존성은 거의 관찰되지 않고, 오프 전류의 변화는 극히 작다.
기판(2505) 위에 상기 트랜지스터(2510)를 제조하는 공정이 도 31a 내지 도 31e를 참조하여 아래에 기술된다.
먼저, 도전막이 절연 표면을 갖는 상기 기판(2505) 위에 형성되고, 이후 게이트 전극층(2511)이 제 1 포토리소그라피 단계 및 에칭 단계에서 형성된다. 레지스트 마스크(resist mask)는 잉크젯(inkjet) 방법에 의해 형성될 수 있음에 유념한다. 잉크젯 방법에 의한 상기 레지스트 마스크의 형성은 포토마스크(photomask)를 필요로 하지 않고; 따라서, 제조 비용은 저감될 수 있다.
절연 표면을 갖는 상기 기판(2505)으로서, 실시예 5에서 기술된 기판(2400)과 유사한 기판이 이용될 수 있다. 이 실시예에서, 유리 기판이 상기 기판(2505)으로서 이용된다.
기저막으로서 기능하는 절연막은 상기 기판(2505)과 상기 게이트 전극층(2511) 사이에 제공될 수 있다. 상기 기저막은 상기 기판(2505)으로부터 불순물 원소의 확산을 방지하는 기능을 갖고, 질화 실리콘막, 산화 실리콘막, 질화산화 실리콘막, 및 산화질화 실리콘막 중 하나 이상을 이용하여 단층 구조 또는 적층 구조를 갖도록 형성될 수 있다.
상기 게이트 전극층(2511)은 몰리브덴, 티탄, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 또는 스칸듐과 같은 금속 재료 또는 주성분으로서 이들 재료들 중 임의의 것을 포함하는 합금 재료를 이용하여 형성될 수 있다. 상기 게이트 전극층(2511)은 단층에 한정되지 않고, 상이한 막들의 적층 역시 이용될 수 있다.
다음에, 게이트 절연층(2507)은 상기 게이트 전극층(2511) 위에 형성된다. 상기 게이트 절연층(2507)은 플라즈마(plasma-enhanced) CVD 방법, 스퍼터링 방법 등에 의해 산화 실리콘층, 질화 실리콘층, 산화질화 실리콘층, 질화산화 실리콘층, 산화 알루미늄층, 질화 알루미늄층, 산화질화 알루미늄층, 질화산화 알루미늄층, 또는 산화 하프늄층을 이용하여 형성될 수 있다. 상기 게이트 절연층(2507)은 단층에 한정되지 않고, 상이한 막들의 적층 역시 이용될 수 있다.
이 실시예에서 상기 산화물 반도체에 대해, 불순물들을 제거함으로써 i-형 반도체 또는 실질적으로 i-형 반도체가 되도록 만들어진 산화물 반도체가 이용된다. 이러한 고순도화된 산화물 반도체는 계면 상태 및 계면 전하에 매우 민감하고; 따라서, 상기 산화물 반도체층과 상기 게이트 절연층 사이에 계면은 중요하다. 이러한 이유로, 고순도화된 산화물 반도체와 접촉하는 게이트 절연층은 높은 품질을 가질 것이 필요하다.
예를 들어, 높은 내전압을 갖는 치밀한 고품질 절연층이 형성될 수 있기 때문에 마이크로파들(예를 들면, 2.45 GHz의 주파수)을 이용하는 고밀도 플라즈마(plasma-enhanced) CVD가 바람직하다. 상기 고순도화된 산화물 반도체 및 상기 고품질 게이트 절연층은 서로 밀착하고, 그에 의해 상기 계면 상태는 저감될 수 있고 양호한 계면 특성은 획득될 수 있다.
물론, 고품질 절연층이 게이트 절연층으로서 형성될 수 있는 한 스퍼터링 방법 또는 플라즈마(plasma-enhanced) CVD 방법과 같은 상이한 성막 방법은 이용될 수 있다. 또한, 막 품질 및 상기 절연층과 산화물 반도체 사이에 계면 특성이 상기 절연층의 형성 이후에 수행되는 열처리에 의해 향상된 절연층은 게이트 절연층으로서 형성될 수 있다. 아무튼, 상기 절연층이 게이트 절연층으로서 양호한 막 품질을 갖을 뿐만 아니라 상기 절연층과 산화물 반도체 사이에 계면의 계면 상태 밀도의 감소 및 양호한 계면의 형성을 가능하게 하는 특성을 가지는 한 임의의 절연층은 이용될 수 있다. 스퍼터링 방법을 이용하는 예는 여기에서 기술된다.
수소, 수산기(hydroxyl), 및 수분이 상기 게이트 절연층(2507) 및 산화물 반도체막(2530)에 가능한 한 적게 포함되도록 하기 위해, 상기 기판(2505)에 흡착된 수소 또는 수분과 같은 불순물들이 제거되도록 상기 산화물 반도체막(2530)의 성막을 위한 전처리(pretreatment)로서 스퍼터링 장비의 예비 가열실(preheating chamber)에서 상기 게이트 전극층(2511)이 그 위에 형성된 상기 기판(2505) 또는 상기 게이트 절연층(2507)을 포함하여 거기까지의 층들이 그 위에 형성된 상기 기판(2505)은 예비가열되는 것이 바람직하다. 상기 예비 가열실에 제공되는 배출 수단으로서, 크라이오펌프(cryopump)가 바람직하다. 이 예비가열 처리는 생략될 수 있음에 유념한다. 이 예비가열 처리는 절연층(2516)의 형성 이전에 소스 전극층(2515a) 및 드레인 전극층(2515b)을 포함하여 거기까지의 층들이 그 위에 형성된 상기 기판(2505) 상에 유사하게 수행될 수 있다.
다음에, 2 ㎚ 이상이고 200 ㎚ 이하, 바람직하게는 5 ㎚ 이상이고 30 ㎚ 이하의 두께를 갖는 상기 산화물 반도체막(2530)이 상기 게이트 절연층(2507) 위에 형성된다(도 31a 참조).
상기 산화물 반도체막(2530)이 스퍼터링 방법에 의해 형성되기 이전에, 상기 게이트 절연층(2507)의 표면 상에 부착된 분상 물질들(입자들 또는 먼지로도 지칭됨)은 아르곤 가스가 도입되고 플라즈마가 생성되는 역스퍼터링(reverse sputtering)에 의해 제거되는 것이 바람직함에 유념한다. 역스퍼터링은 이온화된 아르곤이 표면을 개질하도록 기판과 충돌하게 하기 위해 RF 전원이 아르곤 분위기에서 기판측(substrate side)에 전압의 인가를 위해 이용되는 방법을 지칭한다. 아르곤 대신에, 질소, 헬륨, 산소 등이 이용될 수 있음에 유념한다.
상기 산화물 반도체막(2530)에 이용되는 산화물 반도체로서, 사원계 금속 산화물, 삼원계 금속 산화물, 이원계 금속 산화물, In-O-계 금속 산화물, Sn-O-계 금속 산화물, 또는 Zn-O-계 금속 산화물과 같이, 실시예 5에서 기술된 산화물 반도체는, 이용될 수 있다. 또한, 실리콘이 상기 산화물 반도체에 포함될 수 있다. 이 실시예에서, 상기 산화물 반도체막(2530)은 In-Ga-Zn-O-계 산화물 반도체 타겟을 이용하여 스퍼터링 방법에 의해 성막된다. 대안적으로, 상기 산화물 반도체막(2530)은 희가스(통상적으로, 아르곤) 분위기, 산소 분위기, 또는 희가스(통상적으로, 아르곤)와 산소를 포함하는 혼합 분위기에서 스퍼터링 방법에 의해 형성될 수 있다.
스퍼터링 방법에 의해 상기 산화물 반도체막(2530)을 형성하기 위한 타겟으로서, 예를 들어, 다음의 조성비를 갖는 금속 산화물이 이용된다: In2O3:Ga2O3:ZnO의 조성비가 1:1:1 [몰수비]. 대안적으로, 다음의 조성비를 갖는 금속 산화물이 이용될 수 있다: In2O3:Ga2O3:ZnO의 조성비가 1:1:2 [몰수비]. 이러한 타겟의 충전율(filling factor)은 90 % 내지 100 % 이고, 바람직하게는 95 % 내지 99.9 % 이다. 높은 충전율을 갖는 금속 산화물 타겟의 이용과 함께, 상기 성막된 산화물 반도체막은 고밀도를 갖는다.
In-Zn-O-계 재료가 상기 산화물 반도체로서 사용되는 경우, 이용되는 타겟은 원자수비에서 In:Zn = 50:1 내지 1:2(몰수비에서 In2O3:ZnO = 25:1 내지 1:4), 바람직하게는 원자수비에서 In:Zn = 20:1 내지 1:1(몰수비에서 In2O3:ZnO = 10:1 내지 1:2), 더욱 바람직하게는 In:Zn = 15:1 내지 1.5:1(몰수비에서 In2O3:ZnO = 15:2 내지 3:4)의 조성비를 갖는다. 예를 들어, In:Zn:O = X:Y:Z의 원자수비를 갖는 In-Zn-O-계 산화물 반도체를 형성하는데 이용되는 타겟에서, Z > 1.5X + Y의 관계가 만족된다.
수소, 물, 수산기, 또는 수소화물(hydride)과 같은 불순물들이 제거된 고순도 가스가 상기 산화물 반도체막(2530)의 성막을 위한 스퍼터링 가스로서 이용되는 것이 바람직하다.
상기 기판은 감압 상태의 성막실(deposition chamber)에 위치되고, 기판 온도는 100 ℃ 이상이고 600 ℃ 이하, 바람직하게는 200 ℃ 이상이고 400 ℃ 이하로 설정된다. 상기 산화물 반도체막을 상기 기판이 가열된 상태에서 형성함으로써, 형성된 산화물 반도체막에서 불순물 농도는 저감될 수 있다. 또한, 스퍼터링에 기인한 막에 대한 손상은 저감된다. 상기 산화물 반도체막(2530)은 여기에 남아있는 수분이 제거되는 동안 수소 및 수분이 제거된 스퍼터링 가스가 상기 성막실에 도입되고, 상술된 타겟이 사용되는 방식으로 상기 기판(2505) 위에 형성된다. 상기 성막실에 남아있는 수분을 제거하기 위하여, 기체저장식 진공 펌프, 예를 들어, 크라이오펌프, 이온 펌프, 또는 티탄 서블리메이션 펌프(titanium sublimation pump)가 이용되는 것이 바람직하다. 배출 수단으로서, 냉각 트랩(cold trap)이 첨가된 터보 분자 펌프(turbo molecular pump)가 이용될 수 있다. 크라이오펌프로 배기된 성막실에서, 수소 원자, 물(H2O)과 같은 수소 원자를 포함한 화합물, (더욱 바람직하게는, 탄소 원자를 포함한 화합물 역시) 등은 제거되고, 그에 의해 상기 성막실에서 형성된 상기 산화물 반도체막에서 불순물 농도는 저감될 수 있다.
성막 조건의 하나의 예로서, 상기 기판과 상기 타겟 사이에 거리는 100 ㎜이고, 압력은 0.6 Pa이고, 직류(DC) 전원은 0.5 ㎾이고, 분위기는 산소 분위기(산소 유량비의 비율은 100 %)이다. 성막에서 생성되는 분상 물질들(입자들 또는 먼지로도 지칭됨)이 저감되고 막 두께가 균일하게 될 수 있기 때문에 펄스(pulse) 직류 전원이 바람직함에 유념한다.
이후, 상기 산화물 반도체막(2530)은 제 2 포토리소그라피 단계 및 에칭 단계에서 섬-형상(island-shaped) 산화물 반도체층으로 가공된다. 여기에서, 상기 섬-형상 산화물 반도체층의 형성에 이용되는 레지스트 마스크는 잉크젯 방법에 의해 형성될 수 있다. 잉크젯 방법에 의한 상기 레지스트 마스크의 형성은 포토마스크를 필요로 하지 않고; 따라서, 제조 비용은 저감될 수 있다.
콘택홀이 상기 게이트 절연층(2507)에 형성되는 경우, 상기 콘택홀을 형성하는 단계는 상기 산화물 반도체막(2530)의 가공과 동시에 수행될 수 있다.
상기 산화물 반도체막(2530)의 에칭은 건식 에칭, 습식 에칭, 또는 건식 에칭과 습식 에칭 모두가 될 수 있음에 유념한다. 상기 산화물 반도체막(2530)의 습식 에칭에 사용되는 에칭액(etchant)으로서, 예를 들어, 인산, 초산(acetic acid), 및 초산(nitric acid)의 혼합 용액 등이 이용될 수 있다. 대안적으로, ITO-07N(KANTO CHEMICAL CO., INC.에 의해 제조)이 이용될 수 있다.
다음에, 상기 산화물 반도체층은 제 1 열처리가 실시된다. 상기 산화물 반도체층은 이 제 1 열처리에 의해 탈수화되거나 또는 탈수소화될 수 있다. 상기 제 1 열처리는 400 ℃ 이상이고 750 ℃ 이하, 대안적으로, 400 ℃ 이상이고 질소 또는 헬륨, 네온, 또는 아르곤과 같은 희가스 분위기에서 상기 기판의 변형점 미만의 온도에서 수행된다. 여기에서, 상기 기판은 열처리 장치들 중 하나인 전기로(electric furnace)에 도입되고, 열처리는 질소 분위기에서 한 시간 동안 450 ℃ 에서 상기 산화물 반도체층 상에 수행되고; 따라서, 탈수화 또는 탈수소화된 산화물 반도체층(2531)은 형성된다(도 31b 참조).
열처리 장치는 전기로에 제한되지 않고, 저항 발열체(resistance heating element)와 같은 발열체로부터 열전도 또는 열복사에 의해 피처리물을 가열하기 위한 장치를 포함할 수 있음에 유념한다. 예를 들어, GRTA(가스 급속 열어닐) 장치 또는 LRTA(램프 급속 열어닐) 장치와 같은 RTA(급속 열어닐) 장치가 이용될 수 있다. LRTA 장치는 할로겐 램프, 메탈 할라이드 램프, 크세논 아크 램프, 카본 아크 램프, 고압 나트륨 램프, 또는 고압 수은 램프와 같은 램프로부터 방출되는 빛(전자기파)의 복사에 의해 피처리물을 가열하기 위한 장치이다. GRTA 장치는 고온 가스를 이용하여 열처리하기 위한 장치이다. 상기 고온 가스로서는, 질소 또는 아르곤과 같은 희가스와 같이, 열처리에 의해 피처리물과 반응하지 않는 불활성 기체, 가 이용된다.
예를 들어, 상기 제 1 열처리로서, GRTA는 다음과 같이 수행될 수 있다. 상기 기판은 이동되어 650 ℃ 내지 700 ℃의 고온에서 가열된 불활성 가스에 투입되고, 수 분 동안 가열되고, 상기 고온에서 가열된 상기 불활성 가스에서 이동되어 꺼내어진다.
상기 제 1 열처리에서, 물, 수소 등이 열처리 장치에 도입되는 불활성 가스에 포함되지 않는 것이 바람직함에 유념한다. 대안적으로, 상기 불활성 가스의 순도는 6N (99.9999 %) 이상, 더욱 바람직하게는 7N (99.99999 %) 이상이다(즉, 불순물 농도가 1 ppm 이하, 바람직하게는 0.1 ppm 이하).
또한, 상기 산화물 반도체층이 상기 제 1 열처리에서 가열된 이후에, 고순도 산소 가스, 고순도 N2O 가스, 또는 매우 건조한 공기(이슬점이 -40 ℃ 이하, 바람직하게는 -60 ℃ 이하)는 동일한 로(furnace)에 도입될 수 있다. 상기 열처리 장치에 도입되는 산소 가스 또는 N2O 가스의 순도는 바람직하게는 6N 이상, 더욱 바람직하게는 7N 이상이다(즉, 상기 산소 가스 또는 상기 N2O 가스에서 불순물 농도가 1 ppm 이하, 바람직하게는 0.1 ppm 이하). 물, 수소 등이 이들 가스들에 포함되지 않는 것이 특히 바람직하다. 상기 산소 가스 또는 상기 N2O 가스의 활동에 의해, 상기 산화물 반도체의 주성분이고 탈수화 또는 탈수소화에 의해 불순물들을 제거하는 단계와 동시에 제거된 산소는 공급될 수 있다. 이 단계를 통해, 상기 산화물 반도체층은 고순도화될 수 있고 전기적으로 i-형(진성) 산화물 반도체가 되도록 만들어질 수 있다.
상기 산화물 반도체층에 대한 상기 제 1 열처리는 상기 섬-형상 산화물 반도체층으로 가공되지 않은 상기 산화물 반도체막(2530) 상에 수행될 수 있다. 이 경우, 상기 기판은 상기 제 1 열처리 이후에 상기 열장치로부터 꺼내어지고, 이후 포토리소그라피 단계가 수행된다.
상기 산화물 반도체층의 성막 이후인 한 상기 제 1 열처리는 상기 타이밍 외에 다음의 타이밍들 중 임의의 것에서 수행될 수 있음에 유념한다: 소스 전극층 및 드레인 전극층이 상기 산화물 반도체층 위에 형성된 이후이고 절연층이 상기 소스 전극층 및 상기 드레인 전극층 위에 형성된 이후.
또한, 콘택트 홀이 상기 게이트 절연층(2507)에 형성되는 경우, 상기 콘택트 홀의 형성은 상기 제 1 열처리가 상기 산화물 반도체막(2530) 상에 수행되기 이전에 또는 이후에 수행될 수 있다.
다음의 방식으로 형성되는 산화물 반도체층 역시 이용될 수 있다: 산화물 반도체는 두 차례 성막되고, 열처리는 그 위에 두 차례 수행된다. 이러한 단계들을 통해, 상기 막 표면에 수직하게 c-축-정렬되고 큰 두께를 갖는 결정 영역은 기저 성분에 의존함이 없이 형성될 수 있다.
예를 들어, 3 ㎚ 이상이고 15 ㎚ 이하의 두께를 갖는 제 1 산화물 반도체막이 성막되고, 제 1 열처리가 450 ℃ 이상이고 850 ℃ 이하 또는 바람직하게는 550 ℃ 이상이고 750 ℃ 이하의 온도에서 질소, 산소, 희가스, 또는 건조한 공기 분위기에서 수행되어, 표면을 포함하는 영역에서 결정 영역을 갖는 제 1 산화물 반도체막이 형성된다. 이후, 상기 제 1 산화물 반도체막보다 두꺼운 두께를 갖는 제 2 산화물 반도체막이 형성되고, 제 2 열처리가 450 ℃ 이상이고 850 ℃ 이하, 바람직하게는 600 ℃ 이상이고 700 ℃ 이하의 온도에서 수행된다.
이러한 단계들을 통해, 전체의 제 2 산화물 반도체막에서, 결정 성장은 상기 제 1 산화물 반도체막을 종결정(seed crystal)으로 이용하여 하부로부터 상부까지 진행할 수 있고, 그에 의해 두꺼운 결정 영역을 갖는 산화물 반도체층은 형성될 수 있다.
다음에, 상기 소스 전극층 및 상기 드레인 전극층이 될 도전막(상기 소스 전극층 및 상기 드레인 전극층과 동일한 층으로부터 형성되는 배선을 포함)은 상기 게이트 절연층(2507) 및 상기 산화물 반도체층(2531) 위에 형성된다. 상기 소스 전극층 및 상기 드레인 전극층으로서 기능하는 도전막으로서, 실시예 5에서 기술된 상기 소스 전극층(2405a) 및 상기 드레인 전극층(2405b)에 이용된 재료와 유사한 재료가 이용될 수 있다.
레지스트 마스크는 제 3 포토리소그라피 단계에서 상기 도전막 위에 형성되고 선택적 에칭은 수행되어, 상기 소스 전극층(2515a) 및 상기 드레인 전극층(2515b)은 형성된다. 이후, 상기 레지스트 마스크는 제거된다(도 31c 참조).
상기 제 3 포토리소그라피 단계에서 상기 레지스트 마스크의 형성시 노광은 자외선, KrF 레이저 광, 또는 ArF 레이저 광을 이용하여 수행될 수 있다. 나중에 완료될 트랜지스터의 채널 길이 L은 상기 소스 전극층과 상기 드레인 전극층의 바닥 말단부들 사이에 거리에 의하여 결정되고, 이들은 상기 산화물 반도체층(2531) 위에서 서로 근접한다. 채널 길이 L이 25 ㎚ 미만인 경우, 상기 제 3 포토리소그라피 단계에서 상기 레지스트 마스크의 형성시 노광은 수 나노미터 내지 수십 나노미터의 극히 짧은 파장을 갖는 초자외선(extreme ultraviolet light)을 이용하여 수행될 수 있다. 초자외선에 의한 노광에 있어서, 해상도는 높고 초점 심도는 크다. 따라서, 나중에 형성될 트랜지스터의 채널 길이 L은 10 ㎚ 내지 1000 ㎚가 될 수 있고, 상기 회로의 동작 속도는 증가될 수 있고, 오프 전류값이 극히 낮기 때문에 전력 소비는 저감될 수 있다.
포토리소그라피 단계에서 포토마스크들의 개수 및 단계들을 줄이기 위하여, 에칭 단계는 멀티-톤(multi-tone) 마스크에 의해 형성된 레지스트 마스크를 이용하여 수행될 수 있다. 상기 멀티-톤 마스크를 통해 지나가는 빛이 복수의 세기 레벨들을 갖기 때문에, 부분적으로 상이한 두께를 갖는 레지스트 마스크는 형성될 수 있다. 상기 레지스트 마스크의 형상은 애싱(ashing)에 의해 변화될 수 있고; 따라서, 상이한 형상들을 갖는 레지스트 마스크는 포토리소그라피 공정이 수행됨이 없이 형성될 수 있다. 따라서, 노광 마스크들의 개수는 줄어들 수 있고 대응하는 포토리소그라피 단계들의 개수 역시 줄어들 수 있어, 그에 의해 공정의 단순화가 실현될 수 있다.
상기 도전막이 에칭될 때 에칭 조건은 상기 산화물 반도체층(2531)을 에칭하여 분단하지 않도록 최적화되는 것이 바람직함에 유념한다. 그러나, 상기 도전막만이 에칭되고 상기 산화물 반도체층(2531)이 전혀 에칭되지 않는 에칭 조건을 획득하는 것은 어렵다. 일부의 경우들에서, 상기 도전막이 에칭될 때 상기 산화물 반도체층(2531)의 일부만은 에칭되어 홈 부분(오목하게 되어 있는 부분)을 갖는 산화물 반도체층이 된다.
이 실시예에서, 티탄막이 상기 도전막으로서 이용되고 In-Ga-Zn-O-계 산화물 반도체가 상기 산화물 반도체층(2531)으로 이용되고; 따라서, 암모니아 과산화수소 용액(암모니아, 물, 및 과산화수소 용액의 혼합 용액)은 에칭액으로서 이용될 수 있다.
다음에, 보호 절연막으로서 기능하는 상기 절연층(2516)이 상기 산화물 반도체층의 일부와 접촉되어 형성된다. 상기 절연층(2516)의 형성 이전에, N2O, N2, 또는 Ar과 같은 가스를 이용하여 플라즈마 처리가 상기 산화물 반도체층의 노출된 표면 상에 흡착된 물 등을 제거하기 위해 수행될 수 있다.
상기 절연층(2516)은 스퍼터링 방법과 같이, 물 또는 수소와 같은 불순물이 상기 절연층(2516)에 혼입하지 않는 방법에 의해 적절히, 적어도 1 ㎚의 두께로 형성될 수 있다. 수소가 상기 절연층(2516)에 포함될 때, 수소는 상기 산화물 반도체층에 침입할 수 있고 또는 산소는 상기 산화물 반도체층으로부터 수소에 의해 추출될 수 있다. 이러한 경우, 백채널측(backchannel side) 상에 상기 산화물 반도체층의 저항은 낮아질 수 있고(백채널측 상에 상기 산화물 반도체층은 n-형 도전성을 갖게 될 수 있음) 기생 채널(parasitic channel)은 형성될 수 있다. 따라서, 상기 절연층(2516)을 수소 및 수소를 포함한 불순물들이 여기에 포함되지 않는 방법에 의하여 형성하는 것이 중요하다.
이 실시예에서, 산화 실리콘막은 스퍼터링 방법에 의해 상기 절연층(2516)으로서 200 ㎚의 두께로 형성된다. 막 형성에서 기판 온도는 실온 이상이고 300 ℃ 이하가 될 수 있고 이 실시예에서, 100 ℃ 이다. 상기 산화 실리콘막은 희가스(통상적으로, 아르곤) 분위기, 산소 분위기, 또는 희가스와 산소를 포함하는 혼합 분위기에서 스퍼터링 방법에 의해 성막될 수 있다. 타겟으로서, 산화 실리콘 또는 실리콘이 이용될 수 있다. 예를 들어, 상기 타겟에 실리콘의 사용과 함께, 산화 실리콘막은 산소를 포함하는 분위기 하에서 스퍼터링에 의해 형성될 수 있다. 상기 산화물 반도체층과 접촉되어 형성되는 상기 절연층(2516)에 대해, 수분, 수소 이온, 및 수산기와 같은 불순물들을 거의 포함하지 않고 외부로부터 이러한 불순물들의 혼입을 막는 무기 절연막이 이용되는 것이 바람직하다. 통상적으로, 산화 실리콘막, 산화질화 실리콘막, 산화 알루미늄막, 산화질화 알루미늄막 등이 이용될 수 있다.
상기 산화물 반도체막(2530)의 성막과 동시에 상기 절연층(2516)을 형성하기 위한 성막실에 남아있는 수분을 제거하기 위해, 기체저장식 진공 펌프(크라이오펌프와 같이)가 이용되는 것이 바람직하다. 상기 절연층(2516)이 크라이오펌프를 이용하여 배기된 성막실에서 성막될 때, 상기 절연층(2516)에서 불순물 농도는 저감될 수 있다. 또한, 상기 절연층(2516)의 성막실에 남아있는 수분을 제거하기 위한 배기 수단으로서, 냉각 트랩이 제공된 터보 분자 펌프가 이용될 수 있다.
수소, 물, 수산기, 또는 수소화물과 같은 불순물들이 제거된 고순도 가스가 상기 절연층(2516)의 성막을 위한 스퍼터링 가스로서 이용되는 것이 바람직하다.
다음에, 제 2 열처리가 불활성 가스 분위기 또는 산소 가스 분위기에서 수행된다(바람직하게는 200 ℃ 내지 400 ℃, 예를 들면, 250 ℃ 내지 350 ℃). 예를 들어, 상기 제 2 열처리는 한 시간 동안 250 ℃에서 질소 분위기에서 수행된다. 상기 제 2 열처리에서, 상기 산화물 반도체층의 일부(채널 형성 영역)는 그것이 상기 절연층(2516)과 접촉한 상태에서 가열된다.
상기 단계들을 통해, 상기 산화물 반도체의 주성분들 중 하나이고 상기 산화물 반도체막 상에 수행되는 상기 제 1 열처리를 통해 수소, 수분, 수산기, 또는 수소화물과 같은 불순물들(수소 화합물로도 지칭됨)과 함께 줄어든 산소는 공급될 수 있다. 따라서, 상기 산화물 반도체층은 고순도화되어 전기적으로 i-형(진성) 반도체가 되도록 만들어진다.
상기 단계들을 통하여, 상기 트랜지스터(2510)가 형성된다(도 31d 참조).
많은 결함들을 갖는 산화 실리콘층이 상기 산화물 절연층으로서 이용될 때, 상기 산화물 반도체층에 포함된 수소, 수분, 수산기, 또는 수소화물과 같은 불순물들은 상기 산화 실리콘층이 형성된 이후에 수행되는 열처리를 통해 상기 산화 실리콘층으로 확산될 수 있다. 즉, 상기 산화물 반도체층에서 불순물들은 더욱 줄어들 수 있다.
보호 절연층(2506)은 상기 절연층(2516) 위에 더 형성될 수 있다. 예를 들어, 질화 실리콘막은 스퍼터링 방법에 의해 형성된다. 질화 실리콘막 또는 질화 알루미늄막과 같이, 수분과 같은 불순물들을 거의 포함하지 않고 외부로부터 불순물들의 혼입을 방지할 수 있는 무기 절연막이, 상기 보호 절연층으로서 이용되는 것이 바람직하다. 이 실시예에서, 상기 보호 절연층(2506)은 질화 실리콘막을 이용하여 형성된다(도 31e 참조).
상기 보호 절연층(2506)에 사용되는 질화 실리콘막은 상기 절연층(2516)을 포함하여 거기까지의 층들이 그 위에 형성된 상기 기판(2505)이 100 ℃ 이상이고 400 ℃ 이하로 가열되고, 수소 및 수분이 제거된 고순도 질소를 포함하는 스퍼터링 가스가 도입되고, 실리콘 타겟이 이용되는 방식으로 형성된다. 그 경우에 또한, 상기 절연층(2516)과 유사하게, 상기 처리실(treatment chamber)에서 남아있는 수분이 제거되는 동안 상기 보호 절연층(2506)이 형성되는 것이 바람직하다.
상기 보호 절연층이 형성된 이후에, 열처리는 1시간 이상이고 30 시간 이하 동안 대기 중에서 100 ℃ 이상이고 200 ℃ 이하의 온도에서 더 수행될 수 있다. 이 열처리는 일정한 온도에서 수행될 수 있다. 대안적으로, 다음의 온도 변화는 하나의 사이클로서 설정되고 여러 차례 반복될 수 있다: 온도가 실온으로부터 가열 온도까지 증가되고 이후 실온으로 감소된다.
이러한 방식으로, 이 실시예를 이용하여 제조된 고순도화된 산화물 반도체층을 포함하는 트랜지스터의 이용과 함께, 오프 상태에서 전류값(오프 전류값)은 더욱 저감될 수 있다.
또한, 고순도화된 산화물 반도체층을 포함하는 트랜지스터가 높은 전계-효과 이동도를 갖기 때문에, 고속 동작은 가능하다. 따라서, 구동 회로부는, 예를 들어, 표시 장치 등의 하나의 기판 상에 형성될 수 있고; 따라서, 성분들의 수는 줄어들 수 있다.
이 실시예는 다른 실시예들 중 임의의 것과 적절히 조합하여 실시될 수 있다.
[예 1]
이 예에서, 본 발명의 일 실시예인 픽셀 회로 구성을 갖는 이미지 센서의 전하 보유 특성이 기술될 것이다.
도 32a 및 도 32b는 실시예 3에 따른 도 24에 기초한 회로도들이다. 도 32a에서, 산화물 반도체를 포함한 트랜지스터는 전하 축적 제어 트랜지스터(6103)에 이용되고, 실리콘 반도체를 포함한 트랜지스터는 증폭 트랜지스터(6102) 및 선택 트랜지스터(6105)의 각각에 이용된다.
한편, 도 32b에서, 실리콘 반도체를 포함하는 트랜지스터는 전하 축적 제어 트랜지스터(6203), 증폭 트랜지스터(6202), 및 선택 트랜지스터(6205)의 모두에 이용된다.
이 예에서, 이미지 센서들은 도 32a 및 도 32b의 회로도들에 도시된 픽셀들을 이용하여 형성되고, 상기 이미지 센서들의 출력 특성을 이용하여 전하 보유 성능들 사이에서 비교의 결과들은 기술된다.
도 32a 및 도 32b에서 픽셀 회로들의 동작들의 특성의 자세한 내용은 실시예 3에서 기술되고; 따라서, 상기 기술은 여기에서 생략된다. 각 신호선에서 전위는 다음과 같음에 유념한다.
먼저, 도 32a 및 도 32b의 픽셀 회로들에서 공통 전위들로서, 전원선은 1.8 V로 설정되었고, 리셋 신호선의 높은 레벨 전위는 3.3 V로 설정되었고, 상기 리셋 신호선의 낮은 레벨 전위는 0 V로 설정되었다.
전하 축적 제어 신호선의 전위만은 각 트랜지스터의 특성에 부합하도록 동일하지 않다. 도 32a의 픽셀 회로에서, 상기 전하 축적 제어 신호선의 높은 레벨 전위는 3.0 V로 설정되었고, 그것에 관한 낮은 레벨 전위는 -1.5 V로 설정되었다. 도 32b의 픽셀 회로에서, 상기 전하 축적 제어 신호선의 높은 레벨 전위는 2.6 V로 설정되었고, 그것에 관한 낮은 레벨 전위는 -0.8 V로 설정되었다.
도 33은 전하 축적 제어 신호선(TX) 및 리셋 신호선(RD)의 입력 신호들을 도시한 타이밍 차트이다. 여기에서, 상기 리셋 신호선이 높은 레벨 전위를 갖는 기간은 리셋 기간에 대응하고; 상기 리셋 신호선의 전위가 낮은 레벨로 설정되고 상기 전하 축적 제어 신호선의 전위가 낮은 레벨로 떨어지는 기간은 노광 기간(축적 기간)에 대응하고; 상기 전하 축적 제어 신호선의 전위가 낮은 레벨로 설정되는 때 이후 기간은 보유 기간에 대응한다.
도 34a는 도 33에서 신호가 도 32a의 픽셀 회로를 갖는 이미지 센서에 입력되었을 때 각 조도에서 출력 특성들을 도시한다. 테스트를 위해 이용된 조도는 0 lx, 160 lx, 470 lx, 및 1000 lx 이다. 상기 리셋 기간 동안, 상기 리셋 전위가 공급되기 때문에 유사한 출력은 각 조도에서 도시되고; 상기 노광 기간에서, 상이한 기울기들을 갖는 출력 변화들이 도시된다. 이후, 상기 보유 기간에서, 각 조도에서 출력은 보유된다. 이러한 동작과 함께, 빛의 세기는 신호로 변환될 수 있다. 여기에서, 상기 전하 축적 제어 신호선의 전위가 높은 레벨 또는 낮은 레벨에 설정될 때, 출력값은 전하 축적 제어 트랜지스터의 용량 결합의 효과에 의해 변화한다; 그러나, 상기 보유 기간에서 출력 신호에 영향은 없다.
도 34b는 상술된 각 조도에서 출력 특성들을 도시하고, 이들은 오랜 시간 동안 획득된다. 도 34a의 점으로 표시된 테두리 A는 도 34b의 점으로 표시된 테두리 A에 대응한다.
여기에서 명백하지만, 출력 신호는 시간축에 대해 어떠한 조도에서도 거의 변화를 갖지 못하고 도 32a에서 픽셀 회로를 갖는 이미지 센서는 극히 양호한 보유 특성을 갖는다는 것이 밝혀졌다.
한편, 도 35a는 도 33에서 신호가 도 32b의 픽셀 회로를 갖는 이미지 센서에 각 조도에서 입력되었을 때 출력 특성들을 도시한다. 테스트를 위해 이용된 조도는 0 lx, 160 lx, 470 lx, 및 1000 lx 이다. 상이한 출력 특성들이 도 34a에서와 같이 각 조도에서 도시된다는 것이 밝혀졌다. 0 lx 는 어두운 상태를 의미함에 유념한다.
도 35b는 상술된 각 조도에서 출력 특성들을 도시하고, 이들은 오랜 시간 동안 획득된다. 여기에서, 시간이 흐름에 따라 상기 출력 신호는 떨어진다는 것이 밝혀졌고, 이는 도 34b의 그것과 매우 상이하다. 특히, 높은 조도의 경우 이것은 현저하다. 보유 시간의 초기에 기울기를 가지는 반면에 조도에 대응하는 신호는 보유된다; 그러나, 1000 lx 의 신호 및 470 lx 의 신호는 결국 서로 중첩한다. 이것은 양 신호들이 보유될 수 없고 결정이 불가능함을 의미한다.
0 lx 의 경우, 신호는 보유되고, 이는 상기 포토다이오드의 충분히 작은 암전류에 의해 유발된다. 높은 조도의 경우에 극히 약한 전하의 보유 성능의 원인은 실리콘 반도체를 포함한 트랜지스터의 누설 전류이다. 상기 누설 전류가 높기 때문에, 광전류(light current)가 상기 포토다이오드에 흐를 때, 전하는 상기 트랜지스터의 누설 전류에 의해 흘러나온다. 물론, 상기 포토다이오드가 높은 암전류를 갖는 경우 전하는 유사하게 흘러나온다.
이러한 방식으로, 산화물 반도체를 포함한 트랜지스터가 극히 낮은 누설 전류를 가지기 때문에, 도 34b에서 도시된 바와 같이 극히 높은 전하 보유 성능을 갖는 회로는 실현될 수 있다. 따라서, 상기 픽셀의 상기 신호 전하 축적부에 접속된 트랜지스터에 대해 산화물 반도체를 포함한 트랜지스터를 이용하는 것이 오랜 전하 보유 기간을 요구하는 글로벌 셔터 시스템에 유용하다고 말할 수 있다.
이 예는 상기 실시예들 또는 다른 예 중 어떠한 것과도 적절히 조합하여 실시될 수 있다.
[예 2]
본 발명의 일 실시예에 따른 표시 장치는 고해상도를 갖는 이미지 데이터를 획득한다는 특징을 갖는다. 따라서, 본 발명의 일 실시예에 따른 표시 장치를 이용하는 전자 장치는 상기 표시 장치를 성분으로 첨가함으로써 더욱 고성능화될 수 있다.
예를 들어, 상기 표시 장치는 표시 장치들, 랩톱(laptop) 컴퓨터들, 또는 기록 매체를 구비한 이미지 재생 장치들(통상적으로, DVD들(디지털 다기능 디스크들)과 같은 기록 매체의 내용을 재생하고, 재생된 이미지들을 표시하기 위한 디스플레이들을 갖는 장치들)에 이용될 수 있다. 상기 예들 외에, 본 발명의 일 실시예에 따른 표시 장치를 포함할 수 있는 전자 장치로서, 이동 전화들, 휴대용 게임기들, 휴대용 정보 단말기들, 전자 서적들, 비디오 카메라들, 디지털 스틸 카메라들, 고글-형 디스플레이들(헤드 마운트 디스플레이들(head mounted displays)), 네비게이션 시스템들, 오디오 재생 장치들(예를 들면, 자동차 오디오 성분들 및 디지털 오디오 플레이어들), 복사기들, 팩시밀리들, 프린터들, 다기능 프린터들, 현금 자동 입출금기들(ATM), 자판기들 등은 제공될 수 있다. 이러한 전자 장치의 구체적인 예들은 도 36a 내지 도 36d에서 도시된다.
도 36a는 하우징(5001), 표시부(5002), 지지 베이스(5003) 등을 포함한 표시 장치를 도시한다. 본 발명의 일 실시예에 따른 표시 장치는 상기 표시부(5002)에 이용될 수 있다. 상기 표시부(5002)에 대해 본 발명의 일 실시예에 따른 표시 장치의 사용은 고해상도를 갖는 이미지 데이터를 획득할 수 있고 고기능 어플리케이션들을 장착할 수 있는 표시 장치를 제공할 수 있다. 상기 표시 장치는 개인용 컴퓨터들을 위한 표시 장치들, TV 방송들을 수신하기 위한 표시 장치들, 및 광고들을 표시하기 위한 표시 장치들과 같이, 정보를 표시하기 위한 모든 표시 장치들을 포함한다는 것에 유념한다.
도 36b는 하우징(5101), 표시부(5102), 스위치(5103), 작동키들(5104), 적외선 포트(5105) 등을 포함한 휴대용 정보 단말기를 도시한다. 본 발명의 일 실시예에 따른 표시 장치는 상기 표시부(5102)에 이용될 수 있다. 상기 표시부(5102)에 대해 본 발명의 일 실시예에 따른 표시 장치의 사용은 고해상도를 갖는 이미지 데이터를 획득하고 고기능 어플리케이션들을 장착할 수 있는 휴대용 정보 단말기를 제공할 수 있다.
도 36c는 하우징(5201), 표시부(5202), 코인 슬롯(5203), 지폐 슬롯(5204), 카드 슬롯(5205), 은행통장 슬롯(5206) 등을 포함한 현금 자동 입출금기를 도시한다. 본 발명의 일 실시예에 따른 표시 장치는 상기 표시부(5202)에 이용될 수 있다. 상기 표시부(5202)에 대해 본 발명의 일 실시예에 따른 표시 장치의 사용은 고해상도를 갖는 이미지 데이터를 획득하고 더욱 고성능화될 수 있는 현금 자동 입출금기를 제공할 수 있다. 본 발명의 일 실시예에 따른 표시 장치를 이용한 현금 자동 입출금기는 높은 정확도를 갖는 바이오인식(biometrics)에 이용되는 지문, 얼굴, 핸드프린트(handprint), 손금(palm print), 손혈관(hand vein)의 패턴, 홍채 등과 같은 생체의 정보를 판독할 수 있다. 따라서, 인증하려는 사람을 다른 사람으로 잘못 인식함에 의해 유발되는 본인불일치율(false non-match rate) 및 다른 사람을 인증하려는 사람으로 잘못 인식함에 의해 유발되는 타인수락율(false acceptance rate)은 억제될 수 있다.
도 36d는 하우징(5301), 하우징(5302), 표시부(5303), 표시부(5304), 마이크로폰(5305), 스피커들(5306), 작동키(5307), 스타일러스(5308) 등을 포함한 휴대용 게임기를 도시한다. 본 발명의 일 실시예에 따른 표시 장치는 상기 표시부(5303) 또는 상기 표시부(5304)에 이용될 수 있다. 상기 표시부(5303) 또는 상기 표시부(5304)에 대해 본 발명의 일 실시예에 따른 표시 장치의 사용은 고해상도를 갖는 이미지 데이터를 획득하고 고기능 어플리케이션들을 장착할 수 있는 휴대용 게임기를 제공할 수 있다. 도 36d에서 도시된 휴대용 게임기는 상기 두 개의 표시부들(5303 및 5304)을 포함하지만, 상기 휴대용 게임기에 포함되는 표시부들의 수는 두 개에 한정되지 않는다는 점에 유념한다.
이 예는 다른 실시예들 또는 다른 예 중 임의의 것과 적절히 조합하여 구현될 수 있다.
본 출원은 2010년 3월 8일자로 일본 특허청에 제출된 일본 특허 출원 일련번호 제 2010-050486 호에 기초하고, 전체 내용은 참조로서 본원에 포함된다.
101: 포토다이오드, 102: 증폭 트랜지스터, 103: 전하 축적 제어 트랜지스터, 104: 리셋 트랜지스터, 105: 선택 트랜지스터, 112: 신호 전하 축적부, 113: 전하 축적 제어 신호선, 114: 리셋 신호선, 115: 선택 신호선, 120: 출력 신호선, 130: 전원선, 131: 접지 전위선, 212: 전위, 213: 전위, 214: 전위, 215: 전위, 220: 전위, 230: 시간, 231: 시간, 232: 시간, 233: 시간, 234: 시간, 235: 시간, 236: 시간, 237: 시간, 301: 축적 기간, 302: 전하 보유 기간, 303: 기간, 304: 전하 보유 기간, 305: 기간, 401: 기간, 402: 전하 보유 기간, 403: 기간, 404: 전하 보유 기간, 405: 기간, 406: 전하 보유 기간, 1101: 곡선, 1102: 곡선, 1103: 곡선, 1111: 점, 1113: 점, 1201: 점, 1241: i-형 실리콘 반도체층, 1242: 게이트 배선층, 1243: 배선층, 1244: n-형 실리콘 반도체층, 1245: p-형 실리콘 반도체층, 1441: i-형 실리콘 반도체층, 1442: 게이트 배선층, 1443: 배선층, 1444: n-형 실리콘 반도체층, 1445: p-형 실리콘 반도체층, 1601: 포토다이오드, 1602: 증폭 트랜지스터, 1603: 전하 축적 제어 트랜지스터, 1604: 리셋 트랜지스터, 1605: 선택 트랜지스터, 1612: 신호 전하 축적부, 1613: 전하 축적 제어 신호선, 1614: 리셋 신호선, 1615: 선택 신호선, 1620: 출력 신호선, 1630: 전원선, 1631: 접지 전위선, 1701: 포토다이오드, 1702: 증폭 트랜지스터, 1703: 전하 축적 제어 트랜지스터, 1704: 리셋 트랜지스터, 1712: 신호 전하 축적부, 1713: 전하 축적 제어 신호선, 1714: 리셋 신호선, 1720: 출력 신호선, 1730: 전원선, 1731: 접지 전위선, 1801: pin 포토다이오드, 1802: 증폭 트랜지스터, 1803: 전하 축적 제어 트랜지스터, 1804: 리셋 트랜지스터, 1805: 선택 트랜지스터, 1813: 전하 축적 제어 신호선, 1814: 리셋 신호선, 1815: 선택 신호선, 1820: 출력 신호선, 1830: 전원선, 1831: 접지 전위선, 1901: pin 포토다이오드, 1902: 증폭 트랜지스터, 1903: 전하 축적 제어 트랜지스터, 1904: 리셋 트랜지스터, 1905: 선택 트랜지스터, 1913: 전하 축적 제어 신호선, 1914: 리셋 신호선, 1915: 선택 신호선, 1920: 출력 신호선, 1930: 전원선, 1931: 접지 전위선, 2001: 포토다이오드, 2002: 증폭 트랜지스터, 2003: 전하 축적 제어 트랜지스터, 2004: 리셋 트랜지스터, 2012: 신호 전하 축적부, 2013: 전하 축적 제어 신호선, 2014: 리셋 신호선, 2020: 출력 신호선, 2030: 전원선, 2031: 접지 전위선, 2112: 전위, 2113: 전위, 2114: 전위, 2120: 전위, 2130: 시간, 2131: 시간, 2132: 시간, 2133: 시간, 2134: 시간, 2135: 시간, 2201: 포토다이오드, 2202: 증폭 트랜지스터, 2203: 전하 축적 제어 트랜지스터, 2205: 선택 트랜지스터, 2212: 신호 전하 축적부, 2213: 전하 축적 제어 신호선, 2215: 선택 신호선, 2216: 리셋 신호선, 2220: 출력 신호선, 2230: 전원선, 2312: 전위, 2313: 전위, 2315: 전위, 2316: 전위, 2320: 전위, 2330: 시간, 2331: 시간, 2332: 시간, 2333: 시간, 2334: 시간, 2335: 시간, 2336: 시간, 2337: 시간, 2400: 기판, 2401: 게이트 전극층, 2402: 게이트 절연층, 2403: 산화물 반도체층, 2407: 절연층, 2409: 보호 절연층, 2427: 절연층, 2437: 절연층, 2405a: 소스 전극층, 2405b: 드레인 전극층, 2436a: 배선층, 2436b: 배선층, 2515a: 소스 전극층, 2515b: 드레인 전극층, 2505: 기판, 2506: 보호 절연층, 2507: 게이트 절연층, 2510: 트랜지스터, 2511: 게이트 전극층, 2516: 절연층, 2530: 산화물 반도체막, 2531: 산화물 반도체층, 2601: 포토다이오드, 2602: 증폭 트랜지스터, 2606: 용량 소자, 2612: 신호 전하 축적부, 2615: 선택 신호선, 2616: 리셋 신호선, 2620: 출력 신호선, 2630: 전원선, 2712: 전위, 2715: 전위, 2716: 전위, 2720: 전위, 2730: 시간, 2731: 시간, 2732: 시간, 2733: 시간, 2801: pin 포토다이오드, 2802: 증폭 트랜지스터, 2803: 전하 축적 제어 트랜지스터, 2804: 리셋 트랜지스터, 2805: 선택 트랜지스터, 2813: 전하 축적 제어 신호선, 2814: 리셋 신호선, 2815: 선택 신호선, 2820: 출력 신호선, 2830: 전원선, 2831: 접지 전위선, 2941: i-형 실리콘 반도체층, 2942: 게이트 배선층, 2943: 배선층, 2944: n-형 실리콘 반도체층, 2945: p-형 실리콘 반도체층, 3001: 전위, 3002: 전위, 3003: 전위, 3410: 트랜지스터, 3420: 트랜지스터, 3430: 트랜지스터, 3440: 트랜지스터, 3480: 전위, 3501: 전위, 3502: 전위, 3503: 전위, 3613: 전위, 3614: 전위, 3631: 시간, 3632: 시간, 3633: 시간, 3634: 시간, 3635: 시간, 3636: 시간, 3637: 시간, 3638: 시간, 3639: 시간, 3640: 시간, 3712: 전위, 3715: 전위, 3716: 전위, 3720: 전위, 3730: 시간, 3731: 시간, 3732: 시간, 3733: 시간, 3801: 포토다이오드, 3802: 증폭 트랜지스터, 3803: 전하 축적 제어 트랜지스터, 3804: 리셋 트랜지스터, 3812: 신호 전하 축적부, 3813: 전하 축적 제어 신호선, 3814: 리셋 신호선, 3820: 출력 신호선, 3830: 전원선, 3831: 접지 전위선, 3832: 리셋 전원선, 3912: 전위, 3913: 전위, 3914: 전위, 3920: 전위, 3930: 시간, 3931: 시간, 3932: 시간, 3933: 시간, 3934: 시간, 3935: 시간, 4001: 전위, 4401: 포토다이오드, 4402: 증폭 트랜지스터, 4405: 선택 트랜지스터, 4412: 신호 전하 축적부, 4415: 선택 신호선, 4416: 리셋 신호선, 4420: 출력 신호선, 4430: 전원선, 4501: 전위, 4502: 전위, 4980: 전위, 5001: 하우징, 5002: 표시부, 5003: 지지 베이스, 5101: 하우징, 5102: 표시부, 5103: 스위치, 5104: 작동키, 5105: 적외선 포트, 5201: 하우징, 5202: 표시부, 5203: 코인 슬롯, 5204: 지폐 슬롯, 5205: 카드 슬롯, 5206: 은행통장 슬롯, 5301: 하우징, 5302: 하우징, 5303: 표시부, 5304: 표시부, 5305: 마이크로폰, 5306: 스피커, 5307: 작동키, 5308: 스타일러스, 6102: 증폭 트랜지스터, 6103: 전하 축적 제어 트랜지스터, 6105: 선택 트랜지스터, 6202: 증폭 트랜지스터, 6203: 전하 축적 제어 트랜지스터, 6205: 선택 트랜지스터, 36001: 전위, 36002: 전위, 및 36480: 전위.
Claims (46)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 반도체 장치에 있어서:
매트릭스 형태로 배치된 복수의 픽셀들을 포함하고, 상기 복수의 픽셀들의 각각은:
광전 변환 소자;
신호 전하 축적부;
전하 축적 제어 트랜지스터로서, 상기 전하 축적 제어 트랜지스터의 소스와 드레인 중 하나는 상기 광전 변환 소자에 전기적으로 접속되고 상기 전하 축적 제어 트랜지스터의 상기 소스와 상기 드레인 중 다른 하나는 상기 신호 전하 축적부에 전기적으로 접속되는, 상기 전하 축적 제어 트랜지스터;
리셋 트랜지스터로서, 상기 리셋 트랜지스터의 소스와 드레인 중 하나는 상기 신호 전하 축적부에 전기적으로 접속되는, 상기 리셋 트랜지스터; 및
증폭 트랜지스터로서, 상기 증폭 트랜지스터의 게이트는 상기 신호 전하 축적부에 전기적으로 접속되는, 상기 증폭 트랜지스터를 포함하고,
상기 전하 축적 제어 트랜지스터와 상기 리셋 트랜지스터 중 적어도 하나에서의 채널 형성 영역은 산화물 반도체를 포함하고,
상기 신호 전하 축적부의 리셋 동작이 상기 복수의 픽셀들에서 동시에 수행된 후, 상기 광전 변환 소자에 의한 전하 축적 동작은 상기 복수의 픽셀들에서 동시에 수행되고, 상기 복수의 픽셀들의 각각으로부터의 신호의 판독 동작은 로우(row)마다 수행되고,
상기 복수의 픽셀들에서의 상기 리셋 트랜지스터들의 게이트들은 서로 전기적으로 접속되는, 반도체 장치. - 제 19 항에 있어서,
상기 복수의 픽셀들에서의 상기 전하 축적 제어 트랜지스터들의 게이트들은 서로 전기적으로 접속되는, 반도체 장치. - 반도체 장치에 있어서:
매트릭스 형태로 배치된 복수의 픽셀들을 포함하고, 상기 복수의 픽셀들의 각각은:
광전 변환 소자;
전하 축적 제어 트랜지스터로서, 상기 전하 축적 제어 트랜지스터의 소스와 드레인 중 하나는 상기 광전 변환 소자에 전기적으로 접속되는, 상기 전하 축적 제어 트랜지스터;
리셋 트랜지스터로서, 상기 리셋 트랜지스터의 소스와 드레인 중 하나는 상기 전하 축적 제어 트랜지스터의 상기 소스와 상기 드레인 중 다른 하나에 전기적으로 접속되는, 상기 리셋 트랜지스터; 및
증폭 트랜지스터로서, 상기 증폭 트랜지스터의 게이트는 상기 전하 축적 제어 트랜지스터의 상기 소스와 상기 드레인 중 상기 다른 하나, 및 상기 리셋 트랜지스터의 상기 소스와 상기 드레인 중 상기 하나에 전기적으로 접속되는, 상기 증폭 트랜지스터를 포함하고,
상기 전하 축적 제어 트랜지스터와 상기 리셋 트랜지스터 중 적어도 하나에서의 채널 형성 영역은 산화물 반도체를 포함하고,
상기 매트릭스 형태로 배치된 상기 복수의 픽셀들에서의 상기 리셋 트랜지스터들의 게이트들은 서로 전기적으로 접속되고,
상기 복수의 픽셀들에서의 상기 전하 축적 제어 트랜지스터들의 게이트들은 서로 전기적으로 접속되는, 반도체 장치. - 제 19 항 또는 제 21 항에 있어서,
상기 복수의 픽셀들의 각각은 선택 트랜지스터를 더 포함하고,
상기 선택 트랜지스터의 소스와 드레인 중 하나는 상기 증폭 트랜지스터의 상기 소스와 상기 드레인 중 상기 하나에 전기적으로 접속되는, 반도체 장치. - 제 19 항 또는 제 21 항에 있어서,
상기 리셋 트랜지스터의 상기 소스와 상기 드레인 중 다른 하나는 상기 증폭 트랜지스터의 소스와 드레인 중 하나에 전기적으로 접속되는, 반도체 장치. - 반도체 장치에 있어서:
매트릭스 형태로 배치된 복수의 픽셀들을 포함하고, 상기 복수의 픽셀들의 각각은:
광전 변환 소자;
상기 광전 변환 소자에 전기적으로 접속되는 신호 전하 축적부;
트랜지스터로서, 상기 트랜지스터의 게이트는 상기 신호 전하 축적부에 전기적으로 접속되는, 상기 트랜지스터; 및
용량 소자로서, 상기 용량 소자의 전극들 중 하나는 상기 신호 전하 축적부에 전기적으로 접속되는, 상기 용량 소자를 포함하고,
상기 트랜지스터에서의 채널 형성 영역은 산화물 반도체를 포함하고,
상기 신호 전하 축적부의 리셋 동작이 상기 매트릭스 형태로 배치된 상기 복수의 픽셀들에서 동시에 수행된 후, 상기 광전 변환 소자에 의한 전하 축적 동작은 상기 복수의 픽셀들에서 동시에 수행되고, 상기 복수의 픽셀들의 각각으로부터의 신호의 판독 동작은 로우마다 수행되는, 반도체 장치. - 제 24 항에 있어서,
상기 트랜지스터는 증폭 트랜지스터인, 반도체 장치. - 반도체 장치에 있어서:
매트릭스 형태로 배치된 복수의 픽셀들을 포함하고, 상기 복수의 픽셀들의 각각은:
광전 변환 소자;
신호 전하 축적부; 및
전하 축적 제어 트랜지스터로서, 상기 전하 축적 제어 트랜지스터의 소스와 드레인 중 하나는 상기 광전 변환 소자에 전기적으로 접속되고 상기 전하 축적 제어 트랜지스터의 상기 소스와 상기 드레인 중 다른 하나는 상기 신호 전하 축적부에 전기적으로 접속되는, 상기 전하 축적 제어 트랜지스터를 포함하고,
상기 광전 변환 소자에 의한 전하 축적 동작은 상기 복수의 픽셀들에서 동시에 수행되고, 상기 복수의 픽셀들의 각각으로부터의 신호의 판독 동작은 로우마다 수행되고,
상기 복수의 픽셀들에서의 상기 전하 축적 제어 트랜지스터들의 게이트들은 서로 전기적으로 접속되는, 반도체 장치. - 제 26 항에 있어서,
상기 전하 축적 제어 트랜지스터에서의 채널 형성 영역은 산화물 반도체를 포함하는, 반도체 장치. - 제 26 항에 있어서,
상기 복수의 픽셀들의 각각은 증폭 트랜지스터 및 선택 트랜지스터를 더 포함하고,
상기 증폭 트랜지스터의 게이트는 상기 신호 전하 축전부에 전기적으로 접속되고,
상기 증폭 트랜지스터의 소스와 드레인 중 하나는 상기 선택 트랜지스터의 소스와 드레인 중 하나에 전기적으로 접속되는, 반도체 장치. - 제 28 항에 있어서,
상기 전하 축적 제어 트랜지스터에서의 채널 형성 영역은 산화물 반도체를 포함하고,
상기 증폭 트랜지스터에서의 채널 형성 영역은 실리콘 반도체를 포함하고,
상기 선택 트랜지스터에서의 채널 형성 영역은 실리콘 반도체를 포함하는, 반도체 장치. - 반도체 장치에 있어서:
매트릭스 형태로 배치된 복수의 픽셀들을 포함하고, 상기 복수의 픽셀들의 각각은:
광전 변환 소자;
전하 축적 제어 트랜지스터로서, 상기 전하 축적 제어 트랜지스터의 소스와 드레인 중 하나는 상기 광전 변환 소자에 전기적으로 접속되는, 상기 전하 축적 제어 트랜지스터;
리셋 트랜지스터로서, 상기 리셋 트랜지스터의 소스와 드레인 중 하나는 상기 전하 축적 제어 트랜지스터의 상기 소스와 상기 드레인 중 다른 하나에 전기적으로 접속되는, 상기 리셋 트랜지스터;
증폭 트랜지스터로서, 상기 증폭 트랜지스터의 게이트는 상기 전하 축적 제어 트랜지스터의 상기 소스와 상기 드레인 중 상기 다른 하나, 및 상기 리셋 트랜지스터의 상기 소스와 상기 드레인 중 상기 하나에 전기적으로 접속되는, 상기 증폭 트랜지스터; 및
선택 트랜지스터로서, 상기 선택 트랜지스터의 소스와 드레인 중 하나는 상기 증폭 트랜지스터의 소스와 드레인 중 하나에 전기적으로 접속되는, 상기 선택 트랜지스터를 포함하고,
상기 전하 축적 제어 트랜지스터에서의 채널 형성 영역은 산화물 반도체를 포함하고,
상기 리셋 트랜지스터에서의 채널 형성 영역은 산화물 반도체를 포함하고,
상기 매트릭스 형태로 배치된 상기 복수의 픽셀들에서의 상기 리셋 트랜지스터들의 게이트들은 서로 전기적으로 접속되고,
상기 복수의 픽셀들에서의 상기 전하 축적 제어 트랜지스터들의 게이트들은 서로 전기적으로 접속되고,
상기 리셋 트랜지스터의 상기 소스와 상기 드레인 중 다른 하나는 상기 증폭 트랜지스터의 상기 소스와 상기 드레인 중 다른 하나에 전기적으로 접속되는, 반도체 장치. - 제 30 항에 있어서,
상기 증폭 트랜지스터에서의 채널 형성 영역은 실리콘 반도체를 포함하고,
상기 선택 트랜지스터에서의 채널 형성 영역은 실리콘 반도체를 포함하는, 반도체 장치. - 반도체 장치에 있어서:
매트릭스 형태로 배치된 복수의 픽셀들을 포함하고, 상기 복수의 픽셀들의 각각은:
광전 변환 소자;
전하 축적 제어 트랜지스터로서, 상기 전하 축적 제어 트랜지스터의 소스와 드레인 중 하나는 상기 광전 변환 소자에 전기적으로 접속되는, 상기 전하 축적 제어 트랜지스터;
리셋 트랜지스터로서, 상기 리셋 트랜지스터의 소스와 드레인 중 하나는 상기 전하 축적 제어 트랜지스터의 상기 소스와 상기 드레인 중 다른 하나에 전기적으로 접속되는, 상기 리셋 트랜지스터;
증폭 트랜지스터로서, 상기 증폭 트랜지스터의 게이트는 상기 전하 축적 제어 트랜지스터의 상기 소스와 상기 드레인 중 상기 다른 하나, 및 상기 리셋 트랜지스터의 상기 소스와 상기 드레인 중 상기 하나에 전기적으로 접속되는, 상기 증폭 트랜지스터; 및
선택 트랜지스터로서, 상기 선택 트랜지스터의 소스와 드레인 중 하나는 상기 증폭 트랜지스터의 소스와 드레인 중 하나에 전기적으로 접속되는, 상기 선택 트랜지스터를 포함하고,
상기 매트릭스 형태로 배치된 상기 복수의 픽셀들에서의 상기 리셋 트랜지스터들의 게이트들은 서로 전기적으로 접속되고,
상기 복수의 픽셀들에서의 상기 전하 축적 제어 트랜지스터들의 게이트들은 서로 전기적으로 접속되고,
상기 리셋 트랜지스터의 상기 소스와 상기 드레인 중 다른 하나는 상기 선택 트랜지스터의 상기 소스와 상기 드레인 중 다른 하나에 전기적으로 접속되는, 반도체 장치. - 제 32 항에 있어서,
상기 전하 축적 제어 트랜지스터와 상기 리셋 트랜지스터 중 적어도 하나에서의 채널 형성 영역은 산화물 반도체를 포함하는, 반도체 장치. - 반도체 장치에 있어서:
매트릭스 형태로 배치된 복수의 픽셀들을 포함하고, 상기 복수의 픽셀들의 각각은:
광전 변환 소자;
상기 광전 변환 소자에 전기적으로 접속된 신호 전하 축적부;
증폭 트랜지스터로서, 상기 증폭 트랜지스터의 게이트는 상기 신호 전하 축적부에 전기적으로 접속되는, 상기 증폭 트랜지스터; 및
선택 트랜지스터로서, 상기 선택 트랜지스터의 소스와 드레인 중 하나는 상기 증폭 트랜지스터의 소스와 드레인 중 하나에 전기적으로 접속되는, 상기 선택 트랜지스터를 포함하고,
상기 신호 전하 축적부의 리셋 동작이 상기 매트릭스 형태로 배치된 상기 복수의 픽셀들에서 동시에 수행된 후, 상기 광전 변환 소자에 의한 전하 축적 동작은 상기 복수의 픽셀들에서 동시에 수행되고, 상기 복수의 픽셀들의 각각으로부터의 신호의 판독 동작은 로우마다 수행되는, 반도체 장치. - 제 34 항에 있어서,
상기 증폭 트랜지스터와 상기 선택 트랜지스터 중 적어도 하나에서의 채널 형성 영역은 산화물 반도체를 포함하는, 반도체 장치. - 제 19 항, 제 21 항, 제 24 항, 제 26 항, 제 30 항, 제 32 항, 및 제 34 항 중 어느 한 항에 있어서,
상기 광전 변환 소자는 포토다이오드인, 반도체 장치. - 제 36 항에 있어서,
상기 포토다이오드는 pin 포토다이오드인, 반도체 장치. - 제 36 항에 있어서,
상기 포토다이오드는 비정질 실리콘을 포함하는, 반도체 장치. - 제 19 항, 제 24 항, 및 제 28 항 중 어느 한 항에 따른 상기 반도체 장치를 포함하는 전자 장치.
- 매트릭스 형태로 배치된 복수의 픽셀들을 포함하는 반도체 장치의 구동 방법으로서, 상기 복수의 픽셀들의 각각은 광전 변환 소자, 신호 전하 축적부, 전하 축적 제어 트랜지스터, 리셋 트랜지스터, 증폭 트랜지스터, 및 선택 트랜지스터를 포함하고, 상기 전하 축적 제어 트랜지스터의 소스와 드레인 중 하나는 상기 광전 변환 소자에 전기적으로 접속되고, 상기 전하 축적 제어 트랜지스터의 상기 소스와 상기 드레인 중 다른 하나는 상기 신호 전하 축적부에 전기적으로 접속되고, 상기 리셋 트랜지스터의 소스와 드레인 중 하나는 상기 신호 전하 축적부에 전기적으로 접속되고, 상기 증폭 트랜지스터의 게이트는 상기 신호 전하 축적부에 전기적으로 접속되고, 상기 선택 트랜지스터의 소스와 드레인 중 하나는 상기 증폭 트랜지스터의 소스와 드레인 중 하나에 전기적으로 접속되는, 상기 반도체 장치의 구동 방법에 있어서:
상기 복수의 픽셀들에서의 상기 전하 축적 제어 트랜지스터들을 동시에 온 상태로 하는 단계;
상기 복수의 픽셀들에서의 상기 리셋 트랜지스터들을 동시에 온 상태로 하고, 상기 복수의 픽셀들의 각각에서의 상기 신호 전하 축적부의 전위를 리셋 전위로 설정하는 단계;
상기 복수의 픽셀들에서의 상기 리셋 트랜지스터들을 동시에 오프 상태로 하고, 상기 복수의 픽셀들의 각각에서의 상기 신호 전하 축적부의 상기 전위를 변경하는 단계;
상기 복수의 픽셀들에서의 상기 전하 축적 제어 트랜지스터들을 동시에 오프 상태로 하고, 상기 복수의 픽셀들의 각각에서의 상기 신호 전하 축적부의 상기 전위를 보유하는 단계; 및
로우마다 순차적으로 상기 선택 트랜지스터들을 온 상태로 하고, 상기 복수의 픽셀들의 각각에서의 상기 신호 전하 축적부의 상기 전위에 대응하는 신호를 상기 복수의 픽셀들의 각각에서의 상기 증폭 트랜지스터로부터 출력하는 단계를 포함하고,
상기 전하 축적 제어 트랜지스터와 상기 리셋 트랜지스터 중 적어도 하나의 채널 형성 영역은 산화물 반도체를 포함하는, 반도체 장치의 구동 방법. - 매트릭스 형태로 배치된 복수의 픽셀들을 포함하는 반도체 장치의 구동 방법으로서, 상기 복수의 픽셀들의 각각은 광전 변환 소자, 신호 전하 축적부, 전하 축적 제어 트랜지스터, 리셋 트랜지스터, 증폭 트랜지스터, 및 선택 트랜지스터를 포함하고, 상기 전하 축적 제어 트랜지스터의 소스와 드레인 중 하나는 상기 광전 변환 소자에 전기적으로 접속되고, 상기 전하 축적 제어 트랜지스터의 상기 소스와 상기 드레인 중 다른 하나는 상기 신호 전하 축적부에 전기적으로 접속되고, 상기 리셋 트랜지스터의 소스와 드레인 중 하나는 상기 신호 전하 축적부에 전기적으로 접속되고, 상기 증폭 트랜지스터의 게이트는 상기 신호 전하 축적부에 전기적으로 접속되고, 상기 선택 트랜지스터의 소스와 드레인 중 하나는 상기 증폭 트랜지스터의 소스와 드레인 중 하나에 전기적으로 접속되는, 상기 반도체 장치의 구동 방법에 있어서:
상기 복수의 상기 픽셀들의 각각에서의 상기 전하 축적 제어 트랜지스터를 동시에 온 상태로 하는 단계;
상기 복수의 상기 픽셀들의 각각에서의 상기 리셋 트랜지스터를 동시에 온 상태로 하고, 상기 복수의 상기 픽셀들의 각각에서의 상기 신호 전하 축적부의 전위를 리셋 전위로 설정하는 단계;
상기 복수의 상기 픽셀들의 각각에서의 상기 전하 축적 제어 트랜지스터를 동시에 오프 상태로 하고, 상기 복수의 상기 픽셀들의 각각에서의 상기 광전 변환 소자의 캐소드의 전위를 변경하는 단계;
상기 복수의 상기 픽셀들의 각각에서의 상기 리셋 트랜지스터를 동시에 오프 상태로 하고, 상기 복수의 상기 픽셀들의 각각에서의 상기 신호 전하 축적부의 상기 전위를 보유하는 단계;
상기 복수의 상기 픽셀들의 각각에서의 상기 전하 축적 제어 트랜지스터를 동시에 온 상태로 하고, 상기 복수의 상기 픽셀들의 각각에서의 상기 신호 전하 축적부의 상기 전위를 변경하는 단계;
상기 복수의 상기 픽셀들의 각각에서의 상기 전하 축적 제어 트랜지스터를 동시에 오프 상태로 하고, 상기 신호 전하 축적부의 상기 전위를 보유하는 단계; 및
로우마다 순차적으로 상기 선택 트랜지스터들을 온 상태로 하고, 상기 복수의 상기 픽셀들의 각각에서의 상기 신호 전하 축적부의 상기 전위에 대응하는 신호를 상기 복수의 상기 픽셀들의 각각에서의 상기 증폭 트랜지스터로부터 출력하는 단계를 포함하고,
상기 전하 축적 제어 트랜지스터와 상기 리셋 트랜지스터 중 적어도 하나의 채널 형성 영역은 산화물 반도체를 포함하는, 반도체 장치의 구동 방법. - 제 40 항 또는 제 41 항에 있어서,
상기 복수의 픽셀들에서의 상기 리셋 트랜지스터들은 신호로 동작되는, 반도체 장치의 구동 방법. - 제 40 항 또는 제 41 항에 있어서,
상기 복수의 픽셀들에서의 상기 전하 축적 제어 트랜지스터들은 신호로 동작되는, 반도체 장치의 구동 방법. - 제 40 항 또는 제 41 항에 있어서,
상기 광전 변환 소자는 포토다이오드인, 반도체 장치의 구동 방법. - 제 44 항에 있어서,
상기 포토다이오드는 pin 포토다이오드인, 반도체 장치의 구동 방법. - 제 44 항에 있어서,
상기 포토다이오드는 비정질 실리콘을 포함하는, 반도체 장치의 구동 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010050486 | 2010-03-08 | ||
| JPJP-P-2010-050486 | 2010-03-08 | ||
| PCT/JP2011/054211 WO2011111549A1 (en) | 2010-03-08 | 2011-02-18 | Semiconductor device and manufacturing method thereof |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020177027316A Division KR101874784B1 (ko) | 2010-03-08 | 2011-02-18 | 반도체 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130007596A KR20130007596A (ko) | 2013-01-18 |
| KR101784676B1 true KR101784676B1 (ko) | 2017-10-12 |
Family
ID=44530519
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020177027316A KR101874784B1 (ko) | 2010-03-08 | 2011-02-18 | 반도체 장치 |
| KR1020127026146A KR101784676B1 (ko) | 2010-03-08 | 2011-02-18 | 반도체 장치 및 그 제조방법 |
| KR1020187018410A KR101970469B1 (ko) | 2010-03-08 | 2011-02-18 | 반도체 장치 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020177027316A KR101874784B1 (ko) | 2010-03-08 | 2011-02-18 | 반도체 장치 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020187018410A KR101970469B1 (ko) | 2010-03-08 | 2011-02-18 | 반도체 장치 |
Country Status (7)
| Country | Link |
|---|---|
| US (9) | US8654231B2 (ko) |
| JP (6) | JP5017468B2 (ko) |
| KR (3) | KR101874784B1 (ko) |
| CN (2) | CN102792677B (ko) |
| DE (1) | DE112011100842T5 (ko) |
| TW (2) | TWI557886B (ko) |
| WO (1) | WO2011111549A1 (ko) |
Families Citing this family (59)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101874784B1 (ko) * | 2010-03-08 | 2018-07-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| JP5823740B2 (ja) | 2010-06-16 | 2015-11-25 | 株式会社半導体エネルギー研究所 | 入出力装置 |
| JP5766519B2 (ja) | 2010-06-16 | 2015-08-19 | 株式会社半導体エネルギー研究所 | 入出力装置 |
| JP5925475B2 (ja) | 2010-12-09 | 2016-05-25 | 株式会社半導体エネルギー研究所 | 光検出回路 |
| US8836626B2 (en) | 2011-07-15 | 2014-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for driving the same |
| JP6151530B2 (ja) | 2012-02-29 | 2017-06-21 | 株式会社半導体エネルギー研究所 | イメージセンサ、カメラ、及び監視システム |
| CN104160295B (zh) * | 2012-03-09 | 2017-09-15 | 株式会社半导体能源研究所 | 半导体装置的驱动方法 |
| US9541386B2 (en) * | 2012-03-21 | 2017-01-10 | Semiconductor Energy Laboratory Co., Ltd. | Distance measurement device and distance measurement system |
| CN102709301B (zh) * | 2012-05-28 | 2016-03-30 | 格科微电子（上海）有限公司 | 图像传感器以及图像传感器的应用方法 |
| JP6077786B2 (ja) | 2012-08-22 | 2017-02-08 | キヤノン株式会社 | 撮像装置 |
| US8872120B2 (en) * | 2012-08-23 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device and method for driving the same |
| KR102069683B1 (ko) | 2012-08-24 | 2020-01-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 방사선 검출 패널, 방사선 촬상 장치, 및 화상 진단 장치 |
| DE102013217278B4 (de) | 2012-09-12 | 2017-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Photodetektorschaltung, Bildgebungsvorrichtung und Verfahren zum Ansteuern einer Photodetektorschaltung |
| JP2014130336A (ja) * | 2012-11-30 | 2014-07-10 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| TWI612321B (zh) * | 2013-02-27 | 2018-01-21 | 半導體能源研究所股份有限公司 | 成像裝置 |
| US9368059B2 (en) | 2013-03-01 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| US20140263952A1 (en) * | 2013-03-14 | 2014-09-18 | Perkinelmer Holdings, Inc. | High performance digital imaging system |
| JP6132283B2 (ja) * | 2013-05-17 | 2017-05-24 | Ｎｌｔテクノロジー株式会社 | 増幅回路および増幅回路を用いたイメージセンサ |
| KR102083776B1 (ko) | 2013-09-03 | 2020-04-16 | 삼성전자 주식회사 | 조도 변화에 따라 다른 전압을 픽셀들로 공급할 수 있는 이미지 센서, 이의 동작 방법, 및 상기 이미지 센서를 포함하는 장치 |
| US9401432B2 (en) * | 2014-01-16 | 2016-07-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| KR102160805B1 (ko) | 2014-01-21 | 2020-09-28 | 삼성전자주식회사 | 이미지 센서의 출력 데이터 보정 방법 |
| KR102128579B1 (ko) | 2014-01-21 | 2020-07-01 | 삼성디스플레이 주식회사 | 게이트 구동 회로 및 이를 구비한 표시 장치 |
| KR20150091900A (ko) * | 2014-02-04 | 2015-08-12 | 주식회사 레이언스 | 이미지센서 및 이의 제조방법 |
| KR20230062676A (ko) * | 2014-03-13 | 2023-05-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 촬상 장치 |
| TWI656631B (zh) * | 2014-03-28 | 2019-04-11 | 日商半導體能源研究所股份有限公司 | 攝像裝置 |
| US9674470B2 (en) | 2014-04-11 | 2017-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method for driving semiconductor device, and method for driving electronic device |
| KR102380829B1 (ko) * | 2014-04-23 | 2022-03-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 촬상 장치 |
| JP6443667B2 (ja) * | 2014-05-23 | 2018-12-26 | パナソニックＩｐマネジメント株式会社 | 撮像装置 |
| JP6260787B2 (ja) | 2014-05-23 | 2018-01-17 | パナソニックＩｐマネジメント株式会社 | 撮像装置 |
| US10157952B2 (en) | 2014-05-23 | 2018-12-18 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device including semiconductor substrate and unit pixel cell |
| KR102418666B1 (ko) | 2014-05-29 | 2022-07-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 촬상 소자, 전자 기기, 촬상 소자의 구동 방법, 및 전자 기기의 구동 방법 |
| WO2015189732A1 (ja) * | 2014-06-09 | 2015-12-17 | 株式会社半導体エネルギー研究所 | 撮像装置 |
| US9881954B2 (en) | 2014-06-11 | 2018-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device |
| KR102191245B1 (ko) | 2014-06-20 | 2020-12-15 | 삼성전자주식회사 | 이미지 센서 구동 방법, 이를 채용한 이미지 센서 및 이를 포함하는 휴대용 전자 기기 |
| TWI700823B (zh) | 2014-06-27 | 2020-08-01 | 日商半導體能源研究所股份有限公司 | 攝像裝置及電子裝置 |
| US9729809B2 (en) | 2014-07-11 | 2017-08-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method of semiconductor device or electronic device |
| KR102422059B1 (ko) | 2014-07-18 | 2022-07-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 촬상 장치, 및 전자 기기 |
| WO2016030801A1 (en) * | 2014-08-29 | 2016-03-03 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device and electronic device |
| JP6570417B2 (ja) | 2014-10-24 | 2019-09-04 | 株式会社半導体エネルギー研究所 | 撮像装置および電子機器 |
| US9773832B2 (en) | 2014-12-10 | 2017-09-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| US10522693B2 (en) | 2015-01-16 | 2019-12-31 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and electronic device |
| DE112016000496B4 (de) | 2015-01-27 | 2022-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Insassenschutzvorrichtung |
| JP6683503B2 (ja) | 2015-03-03 | 2020-04-22 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9685476B2 (en) * | 2015-04-03 | 2017-06-20 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device and electronic device |
| TWI738569B (zh) | 2015-07-07 | 2021-09-01 | 日商半導體能源研究所股份有限公司 | 成像裝置及其運作方法 |
| US10090344B2 (en) * | 2015-09-07 | 2018-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device, method for operating the same, module, and electronic device |
| US10896923B2 (en) | 2015-09-18 | 2021-01-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of operating an imaging device with global shutter system |
| US10109667B2 (en) | 2015-10-09 | 2018-10-23 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device, module, and electronic device |
| JP6700731B2 (ja) * | 2015-11-13 | 2020-05-27 | キヤノン株式会社 | 投影装置および投影システム |
| US20170186782A1 (en) * | 2015-12-24 | 2017-06-29 | Innolux Corporation | Pixel circuit of active-matrix light-emitting diode and display panel having the same |
| US10347681B2 (en) | 2016-02-19 | 2019-07-09 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device |
| JP6904730B2 (ja) | 2016-03-08 | 2021-07-21 | 株式会社半導体エネルギー研究所 | 撮像装置 |
| EP3493528B1 (en) * | 2016-07-28 | 2021-05-26 | Sony Semiconductor Solutions Corporation | Image pickup element |
| TWI636668B (zh) * | 2017-04-28 | 2018-09-21 | 友達光電股份有限公司 | 自動電壓放大裝置及自動電壓放大方法 |
| WO2018197987A1 (en) | 2017-04-28 | 2018-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Imaging display device and electronic device |
| JP6928663B2 (ja) * | 2017-09-20 | 2021-09-01 | 富士フイルム株式会社 | 撮像制御装置、撮像装置、撮像制御方法、及び撮像制御プログラム |
| CN112868223B (zh) * | 2018-10-27 | 2022-06-10 | 华为技术有限公司 | 传感器和显示设备 |
| WO2021223108A1 (zh) * | 2020-05-06 | 2021-11-11 | 深圳市汇顶科技股份有限公司 | 像素、图像传感器及电子装置 |
| TWI771179B (zh) * | 2021-09-07 | 2022-07-11 | 友達光電股份有限公司 | 用於光感測及顯示驅動之控制電路及控制方法 |
Family Cites Families (201)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
| JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法 |
| JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
| GB2289983B (en) * | 1994-06-01 | 1996-10-16 | Simage Oy | Imaging devices,systems and methods |
| JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
| JPH11505377A (ja) | 1995-08-03 | 1999-05-18 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 半導体装置 |
| JP3625598B2 (ja) * | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
| JP4009761B2 (ja) | 1997-03-31 | 2007-11-21 | 株式会社ニコン | 固体撮像素子 |
| JP4271268B2 (ja) * | 1997-09-20 | 2009-06-03 | 株式会社半導体エネルギー研究所 | イメージセンサおよびイメージセンサ一体型アクティブマトリクス型表示装置 |
| JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Ｈｏｙａ株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
| JP2000150861A (ja) * | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
| JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
| TW460731B (en) * | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
| US6747638B2 (en) * | 2000-01-31 | 2004-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Adhesion type area sensor and display device having adhesion type area sensor |
| US7129979B1 (en) * | 2000-04-28 | 2006-10-31 | Eastman Kodak Company | Image sensor pixel for global electronic shuttering |
| JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
| KR20020038482A (ko) * | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
| JP3899236B2 (ja) | 2001-02-16 | 2007-03-28 | シャープ株式会社 | イメージセンサの製造方法 |
| JP3997731B2 (ja) * | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
| JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
| JP4809999B2 (ja) * | 2001-05-25 | 2011-11-09 | キヤノン株式会社 | 放射線撮像装置及び放射線撮像システム |
| US6855937B2 (en) | 2001-05-18 | 2005-02-15 | Canon Kabushiki Kaisha | Image pickup apparatus |
| JP2002368226A (ja) * | 2001-06-11 | 2002-12-20 | Sharp Corp | 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器 |
| JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
| JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
| JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
| US7061014B2 (en) * | 2001-11-05 | 2006-06-13 | Japan Science And Technology Agency | Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
| KR100436067B1 (ko) * | 2001-11-16 | 2004-06-12 | 주식회사 하이닉스반도체 | 이미지센서 및 그 제조 방법 |
| JP4083486B2 (ja) * | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法 |
| US7049190B2 (en) * | 2002-03-15 | 2006-05-23 | Sanyo Electric Co., Ltd. | Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device |
| JP3933591B2 (ja) * | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
| US7339187B2 (en) * | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
| JP2004022625A (ja) * | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
| US7105868B2 (en) * | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
| JP4403687B2 (ja) | 2002-09-18 | 2010-01-27 | ソニー株式会社 | 固体撮像装置およびその駆動制御方法 |
| US20040113151A1 (en) | 2002-10-11 | 2004-06-17 | Kabushiki Kaisha Toshiba | CMOS image sensor |
| US7067843B2 (en) * | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
| US7489352B2 (en) * | 2002-11-15 | 2009-02-10 | Micron Technology, Inc. | Wide dynamic range pinned photodiode active pixel sensor (APS) |
| US6960796B2 (en) * | 2002-11-26 | 2005-11-01 | Micron Technology, Inc. | CMOS imager pixel designs with storage capacitor |
| JP3840214B2 (ja) * | 2003-01-06 | 2006-11-01 | キヤノン株式会社 | 光電変換装置及び光電変換装置の製造方法及び同光電変換装置を用いたカメラ |
| JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
| JP5177694B2 (ja) | 2003-03-10 | 2013-04-03 | 日立金属株式会社 | 導電性ボールの搭載装置 |
| US6949445B2 (en) * | 2003-03-12 | 2005-09-27 | Micron Technology, Inc. | Method of forming angled implant for trench isolation |
| JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
| US7262463B2 (en) * | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
| US7115923B2 (en) * | 2003-08-22 | 2006-10-03 | Micron Technology, Inc. | Imaging with gate controlled charge storage |
| JP4161855B2 (ja) | 2003-09-10 | 2008-10-08 | ソニー株式会社 | 固体撮像装置、駆動制御方法及び駆動制御装置 |
| US20050057680A1 (en) | 2003-09-16 | 2005-03-17 | Agan Martin J. | Method and apparatus for controlling integration time in imagers |
| US7282782B2 (en) * | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
| US7145174B2 (en) * | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
| US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
| US20070194379A1 (en) | 2004-03-12 | 2007-08-23 | Japan Science And Technology Agency | Amorphous Oxide And Thin Film Transistor |
| KR100761824B1 (ko) * | 2004-06-04 | 2007-09-28 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
| JP2005347759A (ja) | 2004-06-04 | 2005-12-15 | Samsung Electronics Co Ltd | 暗電流を減少させるためのイメージセンサー及びその製造方法 |
| US7214974B2 (en) | 2004-06-04 | 2007-05-08 | Samsung Electronics Co., Ltd. | Image sensors for reducing dark current and methods of manufacturing the same |
| US7271430B2 (en) | 2004-06-04 | 2007-09-18 | Samsung Electronics Co., Ltd. | Image sensors for reducing dark current and methods of fabricating the same |
| US7211825B2 (en) * | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
| JP4492250B2 (ja) | 2004-08-11 | 2010-06-30 | ソニー株式会社 | 固体撮像素子 |
| US7153719B2 (en) | 2004-08-24 | 2006-12-26 | Micron Technology, Inc. | Method of fabricating a storage gate pixel design |
| JP2006100760A (ja) * | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
| US7285501B2 (en) * | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
| US7298084B2 (en) * | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
| US7872259B2 (en) * | 2004-11-10 | 2011-01-18 | Canon Kabushiki Kaisha | Light-emitting device |
| EP2453480A2 (en) * | 2004-11-10 | 2012-05-16 | Canon Kabushiki Kaisha | Amorphous oxide and field effect transistor |
| US7829444B2 (en) * | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
| US7791072B2 (en) * | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
| WO2006051995A1 (en) * | 2004-11-10 | 2006-05-18 | Canon Kabushiki Kaisha | Field effect transistor employing an amorphous oxide |
| US7863611B2 (en) * | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
| US7453065B2 (en) * | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
| JP4325557B2 (ja) * | 2005-01-04 | 2009-09-02 | ソニー株式会社 | 撮像装置および撮像方法 |
| KR100672993B1 (ko) * | 2005-01-19 | 2007-01-24 | 삼성전자주식회사 | 자가 승압 기능을 갖는 이미지 센서, 자가 승압 방법 및상기 이미지 센서 형성 방법 |
| US7579224B2 (en) * | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
| TWI412138B (zh) * | 2005-01-28 | 2013-10-11 | Semiconductor Energy Lab | 半導體裝置，電子裝置，和半導體裝置的製造方法 |
| TWI390735B (zh) * | 2005-01-28 | 2013-03-21 | Semiconductor Energy Lab | 半導體裝置，電子裝置，和半導體裝置的製造方法 |
| US7858451B2 (en) * | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
| US7948171B2 (en) * | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US20060197092A1 (en) * | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
| JP4224036B2 (ja) * | 2005-03-17 | 2009-02-12 | 富士通マイクロエレクトロニクス株式会社 | フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法 |
| JP4340248B2 (ja) | 2005-03-17 | 2009-10-07 | 富士通マイクロエレクトロニクス株式会社 | 半導体撮像装置を製造する方法 |
| JP4677258B2 (ja) * | 2005-03-18 | 2011-04-27 | キヤノン株式会社 | 固体撮像装置及びカメラ |
| US8681077B2 (en) * | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
| WO2006105077A2 (en) * | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
| US7645478B2 (en) * | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
| US8300031B2 (en) * | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
| JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
| US7402506B2 (en) * | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| KR100691183B1 (ko) * | 2005-06-21 | 2007-03-09 | 삼성전기주식회사 | 화소 단위의 포화 방지 기능을 구비한 이미지 센서 |
| US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
| FR2888989B1 (fr) * | 2005-07-21 | 2008-06-06 | St Microelectronics Sa | Capteur d'images |
| JP4984634B2 (ja) * | 2005-07-21 | 2012-07-25 | ソニー株式会社 | 物理情報取得方法および物理情報取得装置 |
| KR100711890B1 (ko) * | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
| JP2007059128A (ja) * | 2005-08-23 | 2007-03-08 | Canon Inc | 有機ｅｌ表示装置およびその製造方法 |
| JP2007073705A (ja) * | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
| JP4280736B2 (ja) * | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
| JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
| JP5116225B2 (ja) * | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
| JP2007074435A (ja) * | 2005-09-07 | 2007-03-22 | Funai Electric Co Ltd | 固体撮像装置およびその駆動方法 |
| KR100775058B1 (ko) * | 2005-09-29 | 2007-11-08 | 삼성전자주식회사 | 픽셀 및 이를 이용한 이미지 센서, 그리고 상기 이미지센서를 포함하는 이미지 처리 시스템 |
| EP1998373A3 (en) * | 2005-09-29 | 2012-10-31 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
| JP5037808B2 (ja) * | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
| JP4752447B2 (ja) | 2005-10-21 | 2011-08-17 | ソニー株式会社 | 固体撮像装置およびカメラ |
| KR101103374B1 (ko) * | 2005-11-15 | 2012-01-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
| KR100718786B1 (ko) | 2005-12-29 | 2007-05-16 | 매그나칩 반도체 유한회사 | 시모스 이미지 센서 |
| TWI292281B (en) * | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
| US7867636B2 (en) * | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
| JP4977478B2 (ja) * | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法 |
| JP4631723B2 (ja) | 2006-01-27 | 2011-02-16 | ソニー株式会社 | 固体撮像装置 |
| US7576394B2 (en) * | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
| US7977169B2 (en) * | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
| US7427736B2 (en) | 2006-03-23 | 2008-09-23 | Micron Technology, Inc. | Method and apparatus for providing a rolling double reset timing for global storage in image sensors |
| KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ＺｎＯ ＴＦＴ |
| JP4898522B2 (ja) * | 2006-04-21 | 2012-03-14 | キヤノン株式会社 | 撮像装置、放射線撮像システム、及び、撮像装置の制御方法 |
| US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
| JP4242880B2 (ja) * | 2006-05-17 | 2009-03-25 | 日本テキサス・インスツルメンツ株式会社 | 固体撮像装置及びその動作方法 |
| GB2439118A (en) | 2006-06-12 | 2007-12-19 | Sharp Kk | Image sensor and display |
| JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP2008017288A (ja) * | 2006-07-07 | 2008-01-24 | Rohm Co Ltd | 光電変換回路及びこれを用いた固体撮像装置 |
| JP5100052B2 (ja) * | 2006-07-31 | 2012-12-19 | キヤノン株式会社 | 固体撮像素子の駆動回路、方法及び撮像システム |
| JP2008042714A (ja) * | 2006-08-09 | 2008-02-21 | Olympus Corp | 固体撮像装置 |
| JP4609797B2 (ja) * | 2006-08-09 | 2011-01-12 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
| JP4999400B2 (ja) * | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| US7663165B2 (en) | 2006-08-31 | 2010-02-16 | Aptina Imaging Corporation | Transparent-channel thin-film transistor-based pixels for high-performance image sensors |
| JP4332545B2 (ja) * | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
| JP5164357B2 (ja) * | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP4274219B2 (ja) * | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
| US7622371B2 (en) * | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
| US7916195B2 (en) | 2006-10-13 | 2011-03-29 | Sony Corporation | Solid-state imaging device, imaging apparatus and camera |
| US7772021B2 (en) * | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
| US7470945B2 (en) * | 2006-12-01 | 2008-12-30 | United Microelectronics Corp. | CMOS image sensor and an additional N-well for connecting a floating node to a source follower transistor |
| JP2008140684A (ja) * | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーｅｌディスプレイおよびその製造方法 |
| KR101303578B1 (ko) * | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
| US8207063B2 (en) * | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
| TWI478347B (zh) | 2007-02-09 | 2015-03-21 | Idemitsu Kosan Co | A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device |
| KR100825804B1 (ko) | 2007-02-13 | 2008-04-29 | 삼성전자주식회사 | Ｃｍｏｓ 이미지 센서 및 그 제조방법 |
| JP4420039B2 (ja) * | 2007-02-16 | 2010-02-24 | ソニー株式会社 | 固体撮像装置 |
| KR100851215B1 (ko) * | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
| JP5412030B2 (ja) * | 2007-04-02 | 2014-02-12 | オリンパス株式会社 | 固体撮像装置 |
| US7795613B2 (en) * | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
| KR101325053B1 (ko) * | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR20080094300A (ko) * | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
| KR101334181B1 (ko) * | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
| WO2008133345A1 (en) * | 2007-04-25 | 2008-11-06 | Canon Kabushiki Kaisha | Oxynitride semiconductor |
| KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ＺｎＯ 계 박막 트랜지스터 및 그 제조방법 |
| JP4425950B2 (ja) * | 2007-06-01 | 2010-03-03 | シャープ株式会社 | 固体撮像装置および電子情報機器 |
| US8072015B2 (en) | 2007-06-04 | 2011-12-06 | Sony Corporation | Solid-state imaging device and manufacturing method thereof |
| US7676951B2 (en) * | 2007-06-26 | 2010-03-16 | General Electric Company | Method and apparatus for linear measurement of a stator core |
| KR100882909B1 (ko) * | 2007-06-27 | 2009-02-10 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조 방법, 이를 포함하는유기전계발광표시장치, 및 그의 제조 방법 |
| JP2009040628A (ja) * | 2007-08-08 | 2009-02-26 | Toray Ind Inc | マイクロレンズ用感光性ガラスペーストおよびそれを用いたマイクロレンズアレイ |
| JP5262028B2 (ja) * | 2007-09-10 | 2013-08-14 | ソニー株式会社 | イメージセンサおよび制御方法 |
| JP5171178B2 (ja) * | 2007-09-13 | 2013-03-27 | 富士フイルム株式会社 | イメージセンサ及びその製造方法 |
| KR20090040158A (ko) * | 2007-10-19 | 2009-04-23 | 삼성전자주식회사 | 투명한 트랜지스터를 구비한 시모스 이미지 센서 |
| JP2009130209A (ja) * | 2007-11-26 | 2009-06-11 | Fujifilm Corp | 放射線撮像素子 |
| JP5430846B2 (ja) | 2007-12-03 | 2014-03-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4553002B2 (ja) | 2007-12-05 | 2010-09-29 | ソニー株式会社 | 表示装置 |
| JP5215158B2 (ja) * | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
| JP2009206508A (ja) * | 2008-01-31 | 2009-09-10 | Canon Inc | 薄膜トランジスタ及び表示装置 |
| US8586979B2 (en) | 2008-02-01 | 2013-11-19 | Samsung Electronics Co., Ltd. | Oxide semiconductor transistor and method of manufacturing the same |
| EP2086013B1 (en) | 2008-02-01 | 2018-05-23 | Samsung Electronics Co., Ltd. | Oxide semiconductor transistor |
| US20090201400A1 (en) | 2008-02-08 | 2009-08-13 | Omnivision Technologies, Inc. | Backside illuminated image sensor with global shutter and storage capacitor |
| JP5291090B2 (ja) * | 2008-03-24 | 2013-09-18 | 株式会社ジャパンディスプレイウェスト | 撮像装置、表示撮像装置、および電子機器 |
| JP5266884B2 (ja) * | 2008-05-30 | 2013-08-21 | ソニー株式会社 | 固体撮像装置、撮像装置、画素駆動方法 |
| US8081247B2 (en) * | 2008-06-18 | 2011-12-20 | Omnivision Technologies, Inc. | Partial row readout for image sensor |
| JP2010025218A (ja) * | 2008-07-18 | 2010-02-04 | Panasonic Corp | 圧縮性流体圧アクチュエータ及びそれを用いた関節駆動ユニット |
| US8471939B2 (en) * | 2008-08-01 | 2013-06-25 | Omnivision Technologies, Inc. | Image sensor having multiple sensing layers |
| JP5602390B2 (ja) | 2008-08-19 | 2014-10-08 | 富士フイルム株式会社 | 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置 |
| JP2010050146A (ja) * | 2008-08-19 | 2010-03-04 | Fujifilm Corp | 固体撮像素子、撮像装置、及び撮像方法 |
| US7965329B2 (en) * | 2008-09-09 | 2011-06-21 | Omnivision Technologies, Inc. | High gain read circuit for 3D integrated pixel |
| JP4623179B2 (ja) * | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
| JP5451280B2 (ja) * | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
| US8115846B2 (en) | 2008-10-15 | 2012-02-14 | Au Optronics Corporation | Active pixel sensor circuit |
| US8941617B2 (en) * | 2008-11-07 | 2015-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Image input-output device with color layer between photodetector and display elements to improve the accuracy of reading images in color |
| JP5029624B2 (ja) | 2009-01-15 | 2012-09-19 | ソニー株式会社 | 固体撮像装置及び電子機器 |
| JP5100670B2 (ja) * | 2009-01-21 | 2012-12-19 | 株式会社半導体エネルギー研究所 | タッチパネル、電子機器 |
| JP4582268B1 (ja) * | 2009-03-30 | 2010-11-17 | コニカミノルタオプト株式会社 | 固体撮像装置 |
| WO2010119702A1 (ja) * | 2009-04-16 | 2010-10-21 | パナソニック株式会社 | 固体撮像素子および駆動方法 |
| JP2010252118A (ja) * | 2009-04-16 | 2010-11-04 | Panasonic Corp | 固体撮像素子 |
| JP5140031B2 (ja) * | 2009-05-18 | 2013-02-06 | 日揮触媒化成株式会社 | 光電気セル |
| US8624875B2 (en) | 2009-08-24 | 2014-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving touch panel |
| US8872953B2 (en) | 2009-10-30 | 2014-10-28 | Sony Corporation | Solid-state imaging device, manufacturing method thereof, camera, and electronic device |
| KR101727469B1 (ko) * | 2009-11-06 | 2017-04-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| JP5238673B2 (ja) * | 2009-11-09 | 2013-07-17 | 株式会社東芝 | 固体撮像装置 |
| JP2011114324A (ja) | 2009-11-30 | 2011-06-09 | Sony Corp | 固体撮像装置及び電子機器 |
| KR102237655B1 (ko) * | 2010-01-15 | 2021-04-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 이를 구동하는 방법 |
| KR102031848B1 (ko) * | 2010-01-20 | 2019-10-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 전자 기기 및 전자 시스템 |
| JP2011159757A (ja) * | 2010-01-29 | 2011-08-18 | Sony Corp | 固体撮像装置とその製造方法、固体撮像装置の駆動方法、及び電子機器 |
| JP2011159756A (ja) * | 2010-01-29 | 2011-08-18 | Sony Corp | 固体撮像装置とその製造方法、及び電子機器 |
| KR101874784B1 (ko) * | 2010-03-08 | 2018-07-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| WO2011111529A1 (en) * | 2010-03-12 | 2011-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP5403369B2 (ja) * | 2010-03-31 | 2014-01-29 | ソニー株式会社 | 固体撮像素子および駆動方法、並びに電子機器 |
| JP2012256020A (ja) * | 2010-12-15 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその駆動方法 |
| US9257468B2 (en) * | 2012-11-21 | 2016-02-09 | Olympus Corporation | Solid-state imaging device, imaging device, and signal reading medium that accumulates an amplified signal without digitization |
| JP6003291B2 (ja) | 2011-08-22 | 2016-10-05 | ソニー株式会社 | 固体撮像装置及び電子機器 |
| DE102013217278B4 (de) * | 2012-09-12 | 2017-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Photodetektorschaltung, Bildgebungsvorrichtung und Verfahren zum Ansteuern einer Photodetektorschaltung |
| JP6480114B2 (ja) * | 2014-07-09 | 2019-03-06 | ルネサスエレクトロニクス株式会社 | 固体撮像装置、画像データ伝送方法、およびカメラシステム |
-
2011
- 2011-02-18 KR KR1020177027316A patent/KR101874784B1/ko active IP Right Grant
- 2011-02-18 CN CN201180012932.2A patent/CN102792677B/zh active Active
- 2011-02-18 DE DE112011100842T patent/DE112011100842T5/de active Pending
- 2011-02-18 KR KR1020127026146A patent/KR101784676B1/ko active IP Right Grant
- 2011-02-18 CN CN201510377722.3A patent/CN104979369B/zh active Active
- 2011-02-18 KR KR1020187018410A patent/KR101970469B1/ko active IP Right Grant
- 2011-02-18 WO PCT/JP2011/054211 patent/WO2011111549A1/en active Application Filing
- 2011-03-01 US US13/037,889 patent/US8654231B2/en active Active
- 2011-03-07 TW TW100107562A patent/TWI557886B/zh active
- 2011-03-07 TW TW105125301A patent/TWI602285B/zh not_active IP Right Cessation
- 2011-03-08 JP JP2011049774A patent/JP5017468B2/ja not_active Expired - Fee Related
-
2012
- 2012-06-11 JP JP2012131933A patent/JP5059981B2/ja not_active Expired - Fee Related
- 2012-08-02 JP JP2012171809A patent/JP5778638B2/ja active Active
-
2013
- 2013-06-06 JP JP2013119424A patent/JP5350558B2/ja active Active
- 2013-07-15 US US13/942,428 patent/US8964085B2/en active Active
-
2015
- 2015-01-20 US US14/600,279 patent/US9153619B2/en active Active
- 2015-07-09 JP JP2015137377A patent/JP2015181301A/ja not_active Withdrawn
- 2015-08-17 US US14/827,809 patent/US9257567B2/en active Active
- 2015-12-31 US US14/986,119 patent/US9515107B2/en active Active
-
2016
- 2016-06-09 US US15/177,460 patent/US10535691B2/en active Active
-
2017
- 2017-05-01 JP JP2017090960A patent/JP6339723B2/ja not_active Expired - Fee Related
-
2019
- 2019-10-03 US US16/591,983 patent/US11139327B2/en active Active
-
2021
- 2021-09-30 US US17/490,009 patent/US11710751B2/en active Active
-
2023
- 2023-07-13 US US18/221,552 patent/US20230352502A1/en active Pending
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101784676B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US9848149B2 (en) | Method for driving photosensor, method for driving semiconductor device, semiconductor device, and electronic device | |
| JP6313393B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |