CN104979369B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN104979369B
CN104979369B CN201510377722.3A CN201510377722A CN104979369B CN 104979369 B CN104979369 B CN 104979369B CN 201510377722 A CN201510377722 A CN 201510377722A CN 104979369 B CN104979369 B CN 104979369B
Authority
CN
China
Prior art keywords
transistor
current potential
pixel
charge
photodiode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510377722.3A
Other languages
English (en)
Other versions
CN104979369A (zh
Inventor
黑川义元
池田隆之
田村辉
上妻宗广
池田匡孝
青木健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN104979369A publication Critical patent/CN104979369A/zh
Application granted granted Critical
Publication of CN104979369B publication Critical patent/CN104979369B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PIN type
    • H01L31/1055—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PIN type the devices comprising amorphous materials of Group IV of the Periodic System
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures

Abstract

半导体器件及其制造方法。在其中多个像素被以矩阵设置的CMOS图像传感器中，其中沟道形成区包括氧化物半导体的晶体管被用于位于像素部分中的电荷累积控制晶体管和重置晶体管中的每一个。在以矩阵设置的所有像素中执行信号电荷累积部分的重置操作之后，在所有像素中执行通过光电二极管的电荷累积操作，且逐行执行对来自像素的信号的读取操作。因此，可没有扭曲地获取图像。

Description

半导体器件及其制造方法
本申请是申请日为2011年2月18日、申请号为“201180012932.2”、发明名称为“半导体器件及其制造方法”的发明专利申请的分案申请。
技术领域
本发明的一个实施例涉及其中各自被设置有光电传感器的像素排列成矩阵的半导体器件，以及该半导体器件的驱动方法。此外，本发明的一个实施例涉及包括该半导体器件的电子设备。
注意，在本说明书中，半导体器件是指可通过利用半导体特性工作的所有器件，且电光器件、半导体电路、和电子器件全都是半导体器件。
背景技术
已知图像传感器作为其中各自被设置有光电传感器的像素排列成矩阵的半导体器件。这些图像传感器被设置在诸如数码照相机或手机之类的很多便携式设备中作为成像元件。近年来，成像的分辨率增加、便携式设备被小型化、且功耗被降低；因此，图像传感器中的像素被制造得更小。
两种传感器被已知作为一般使用的图像传感器：电荷耦合器件(CCD)传感器和互补金属氧化物半导体(CMOS)图像传感器。CCD传感器是其中由垂直CCD和水平CCD传递电荷的图像传感器。CMOS传感器是使用CMOS工艺形成的图像传感器。在CMOS传感器中，通过MOS晶体管的开关来逐像素单元地控制电荷的读取。
CCD传感器具有高灵敏度；然而，当在光电二极管的部分上入射过量光时，大于或等于最大可允许值的电荷流动到垂直转移CCD中，并产生纵向发射线，这被称为拖尾(smear)。进一步，CCD具有很多问题，诸如具有高制造成本、复杂工艺、以及由于很多电源引起的较大功耗。
反之，尽管CMOS传感器相比CCD传感器具有较低灵敏度，可利用通用目的的CMOS工艺并可在一个芯片上集成电路。因此，CMOS传感器可实现低成本和低功耗。进一步，CMOS传感器放大像素中的信号并输出；因此，可减少噪声的影响。此外，由于通过CMOS传感器传送电荷的方法不同于通过CCD传感器传送电荷的方法，因此不产生拖尾。
然而，对于常规的CMOS传感器，已经采用了滚动快门系统，通过该系统逐行地驱动以矩阵设置的像素。这个滚动快门系统具有问题在于，当获取快速移动的对象的图像时，图像被扭曲。反之，对于CCD传感器，采用了全局快门系统，通过该系统，电荷被同时累积在全部像素中。
作为其中使用了具有全局快门的CMOS传感器的手段，专利文献1公开了其中与机械快门一起使用从而控制光电二极管的电流的技术。此外，专利文献2公开了提供其中提供了排出不想要的电荷(终止曝光后在光电二极管中产生的)的路径从而抑制累积电荷的泄露的技术。
[参考文献]
[专利文献1]日本已公开专利申请No.2006-191236
[专利文献2]日本已公开专利申请No.2004-111590
发明内容
通过连续选择方法执行CMOS传感器的读取。由于在具有全局快门的传感器的情况下从每一个像素读取数据的时间不同，从中读取数据的像素的顺序越后，电荷保持时间段变得越长。
当电荷保持时间变得更长，通过形成像素的晶体管的漏电流等，电流流出，从而原始数据丢失。特定地，存在某些问题，当晶体管的截止态电流较高时电荷的泄露变得严重且电荷不可被保持达较长时间段。
因此，在上述专利文献中公开的技术中，通过任何方法控制光电二极管的行为；然而，没有做出应对光电二极管的暗电流的对策。此外，通过增加机械快门或新的开关元件，有高成本和复杂控制的问题。
因此，在本说明书中公开的本发明的一个实施例提供了解决上述问题中的至少一个或多个的像素电路的结构，以及像素的驱动方法。
本发明的一个实施例涉及半导体器件，其中在以矩阵设置的每一个像素中包括具有全局快门的光电传感器，电荷累积在像素中，且在从累积时间段终止到最后一行读取的时间段中尽可能可抑制从所累积电荷保持部分的电荷的泄露。
在本说明书中所公开的本发明的一个实施例是包括以矩阵设置的多个像素的半导体器件，且多个像素中的每一个包括光电二极管、信号电荷累积部分、和多个晶体管。在多个晶体管中的至少一个或多个中的沟道形成区包括氧化物半导体。在实质上同时在以矩阵设置的所有像素中执行信号电荷累积部分的重置操作之后，实质上同时在所有像素中通过光电二极管执行电荷累积操作，且逐行执行对来自像素的信号的读取操作。
多个晶体管是：电荷累积控制晶体管,其源极与漏极之一被电连接至光电二极管；重置晶体管，其源极与漏极之一电连接至电荷累积控制晶体管的源极与漏极中的另一个；放大晶体管，其栅极电连接至电荷累积控制晶体管的源极与漏极中的另一个以及重置晶体管的源极和漏极中的一个；以及选择晶体管，其源极和漏极之一电连接至该放大晶体管的源极和漏极之一。
多个晶体管可以是：电荷累积控制晶体管，其源极和漏极之一电连接至光电二极管；重置晶体管，其源极和漏极之一电连接至电荷累积控制晶体管的源极与漏极中的另一个；和放大晶体管，其栅极电连接至电荷累积控制晶体管的源极与漏极中的另一个以及重置晶体管的源极和漏极中的一个。
在上述两个结构中的所有像素中的重置晶体管的栅极电连接至彼此，且用一个输入信号可同时操作这些晶体管。
多个晶体管可以是：电荷累积控制晶体管，其源极和漏极之一电连接至光电二极管；放大晶体管，其栅极电连接至电荷累积控制晶体管的源极与漏极中的另一个；和选择晶体管，其源极和漏极之一电连接至该放大晶体管的源极和漏极之一。
在上述三个结构中的所有像素中的电荷累积控制晶体管的栅极电连接至彼此，且用一个输入信号可同时操作这些晶体管。
多个晶体管可以是：放大晶体管，其栅极连接至光电二极管；和选择晶体，其源极和漏极之一电连接至放大晶体管的源极和漏极之一管。
在本说明书中所公开的本发明的另一个实施例是包括以矩阵设置的多个像素的半导体器件，且多个像素中的每一个包括光电二极管、信号电荷累积部分、晶体管、和电容器。晶体管中的沟道形成区包括氧化物半导体。在实质上同时在以矩阵设置的所有像素中执行信号电荷累积部分的重置操作之后，实质上同时在所有像素中通过光电二极管执行电荷累积操作，且逐行执行对来自像素的信号的读取操作。
晶体管是放大晶体管，其栅极电连接至光电二极管和电容器的一个电极。
此处，在其沟道形成区包括氧化物半导体的晶体管中，采用具有很少载流子的高度提纯的氧化物半导体层。具体而言，在包括氧化物半导体层的薄膜晶体管中，在室温下每微米沟道宽度的截止状态电流密度可小于或等于10aA(1×10-17A/μm)、进一步小于或等于1aA(1×10-18A/μm)、或者再进一步小于或等于10zA(1×10-20A/μm)。特定地，优选地对电荷累积控制晶体管和/或重置晶体管使用包括氧化物半导体的晶体管，从而防止从信号电荷累积部分的电荷泄露。
在本说明书中所公开的另一个实施例是半导体器件的驱动方法，该半导体器件包括以矩阵设置的多个像素，每一个像素包括：光电二极管、电荷累积控制晶体管，其源极与漏极之一被电连接至光电二极管、重置晶体管，其源极与漏极之一电连接至电荷累积控制晶体管的源极与漏极中的另一个、放大晶体管，其栅极电连接至电荷累积控制晶体管的源极与漏极中的另一个以及重置晶体管的源极和漏极中的一个、以及选择晶体管，其源极和漏极之一电连接至该放大晶体管的源极和漏极之一。该驱动方法包括以下步骤：导通每一个像素中的电荷累积控制晶体管；导通每一个像素中的重置晶体管，并将每一个像素中的信号电荷累积部分的电位设置为重置电位；截止每一个像素中的重置晶体管，并改变每一个像素中的信号电荷累积部分的电位；截止每一个像素中的电荷累积控制晶体管，并保持每一个像素中的信号电荷累积部分的电位；并连续地逐行导通选择晶体管，且从每一个像素的放大晶体管中输出对应于每一个像素的信号电荷累积部分的电位的信号。
在本说明书中所公开的另一个实施例是半导体器件的驱动方法，该半导体器件包括以矩阵设置的多个像素，每一个像素包括：光电二极管、电荷累积控制晶体管，其源极与漏极之一被电连接至光电二极管、重置晶体管，其源极与漏极之一电连接至电荷累积控制晶体管的源极与漏极中的另一个、放大晶体管，其栅极电连接至电荷累积控制晶体管的源极与漏极中的另一个以及重置晶体管的源极和漏极中的一个、以及选择晶体管，其源极和漏极之一电连接至该放大晶体管的源极和漏极之一。该驱动方法包括以下步骤：导通每一个像素中的电荷累积控制晶体管；导通每一个像素中的重置晶体管，并将每一个像素中的信号电荷累积部分的电位设置为重置电位；截止每一个像素中的电荷累积控制晶体管，并改变每一个像素中的光电二极管的阴极的电位；截止每一个像素中的重置晶体管，并保持每一个像素中的信号电荷累积部分的电位；导通每一个像素中的电荷累积控制晶体管，并改变每一个像素中的信号电荷累积部分的电位；截止每一个像素中的电荷累积控制晶体管，并保持信号电荷累积部分的电位；并连续地逐行导通选择晶体管，且从每一个像素的放大晶体管中输出对应于每一个像素的信号电荷累积部分的电位的信号。
根据本发明的一个实施例，可提供CMO图像传感器，其中在从累积时间段终止到最后一行读取的时间段内可尽可能抑制从累积电荷保持部分的电荷的泄露，且其中可获取没有扭曲的图像。
附图说明
图1是示出图像传感器中像素的电路配置的图。
图2A和2B是各自示出图像传感器中的像素电路的操作的时序图。
图3是示出图像传感器中像素电路的操作的时序图。
图4是示出图像传感器中像素电路的操作的时序图。
图5A到5C是示出由具有滚动快门和全局快门的传感器所获取的图像的示例的图。
图6是用于示出科技计算的示图。
图7A到7D是示出科技计算的结果的示图。
图8是示出图像传感器中像素的电路配置的图。
图9是示出图像传感器中像素的电路配置的图。
图10A和10B是各自示出图像传感器中的像素电路的操作的时序图。
图11是示出图像传感器中像素电路的布局的俯视图。
图12是示出图像传感器的像素电路的布局的截面图。
图13是示出图像传感器中像素电路的布局的俯视图。
图14是示出图像传感器的像素电路的布局的截面图；
图15是示出图像传感器中像素的电路配置的图。
图16是示出图像传感器中像素电路的布局的俯视图。
图17是示出图像传感器中像素电路的布局的截面图。
图18是示出图像传感器中像素的电路配置的图。
图19是示出图像传感器中像素的电路配置的图。
图20是示出图像传感器中像素的电路配置的图。
图21A和21B是各自示出图像传感器中的像素电路的操作的时序图。
图22是示出图像传感器中像素的电路配置的图。
图23A和23B是各自示出图像传感器中的像素电路的操作的时序图。
图24是示出图像传感器中像素的电路配置的图。
图25A和25B是各自示出图像传感器中的像素电路的操作的时序图。
图26是示出图像传感器中像素的电路配置的图。
图27是示出图像传感器中像素电路的操作的时序图。
图28是示出图像传感器中像素的电路配置的图。
图29是示出图像传感器中像素电路的操作的时序图。
图30A到30D是各自示出晶体管的结构的截面图。
图31A到31E是示出晶体管的制造工艺的截面图。
图32A和32B是各自示出图像传感器中的像素的电路配置的示图。
图33是示出图像传感器的输入信号的时序图。
图34A和34B是各自示出图像传感器的输出信号的示图。
图35A和35B是各自示出图像传感器的输出信号的示图。
图36A到36D是各自示出电子设备的特定示例的示图。
图37是表达所获取的图像的灰度数量与电荷之间的关系的示图。
图38是示出晶体管保持电荷所必须的截止态电流和帧频率之间的关系的示图。
参考标记解释
101:光电二极管,102:放大晶体管,103:电荷累积控制晶体管,104:重置晶体管,105:选择晶体管,112:信号电荷累积部分,113:电荷累积控制信号线,114:重置信号线,115:选择信号线,120:输出信号线,130:电源线,131:地电位线,212:电位,213:电位,214:电位,215:电位,220:电位,230:时间,231:时间,232:时间,233:时间,234:时间,235:时间,236:时间,237:时间,301:累积时间段,302:电荷保持时间段303:时间段,304:电荷保持时间段,305:时间段,401:时间段,402:电荷保持时间段,403:时间段,404:电荷保持时间段,405:时间段,406:电荷保持时间段,1101:曲线,1102:曲线,1103:曲线,1111:点,1113:点,1201:点,1241:i-型硅半导体层,1242:栅极连线层,1243:连线层,1244:n-型硅半导体层,1245:p-型硅半导体层,1441:i-型硅半导体层,1442:栅极连线层,1443:连线层,1444:n-型硅半导体层,1445:p-型硅半导体层,1601:光电二极管,1602:放大晶体管,1603:电荷累积控制晶体管,1604:重置晶体管,1605:选择晶体管,1612:信号电荷累积部分,1613:电荷累积控制信号线,1614:重置信号线,1615:选择信号线,1620:输出信号线,1630:电源线,1631:地电位线,1701:光电二极管,1702:放大晶体管,1703:电荷累积控制晶体管,1704:重置晶体管,1712:信号电荷累积部分,1713:电荷累积控制信号线,1714:重置信号线,1720:输出信号线,1730:电源线,1731:地电位线,1801:pin光电二极管,1802:放大晶体管,1803:电荷累积控制晶体管,1804:重置晶体管,1805:选择晶体管,1813:电荷累积控制信号线,1814:重置信号线,1815:选择信号线,1820:输出信号线,1830:电源线,1831:地电位线,1901:pin光电二极管,1902:放大晶体管,1903:电荷累积控制晶体管,1904:重置晶体管,1905:选择晶体管,1913:电荷累积控制信号线,1914:重置信号线,1915:选择信号线,1920:输出信号线,1930:电源线,1931:地电位线,2001:光电二极管,2002:放大晶体管,2003:电荷累积控制晶体管,2004:重置晶体管,2012:信号电荷累积部分,2013:电荷累积控制信号线,2014:重置信号线,2020:输出信号线,2030:电源线,2031:地电位线,2112:电位,2113:电位,2114:电位,2120:电位,2130:时间,2131:时间,2132:时间,2133:时间,2134:时间,2135:时间,2201:光电二极管,2202:放大晶体管,2203:电荷累积控制晶体管,2205:选择晶体管,2212:信号电荷累积部分,2213:电荷累积控制信号线,2215:选择信号线,2216:重置信号线,2220:输出信号线,2230:电源线,2312:电位,2313:电位,2315:电位,2316:电位,2320:电位,2330:时间,2331:时间,2332:时间,2333:时间,2334:时间,2335:时间,2336:时间,2337:时间,2400:氧化物半导体绝缘层,2427:衬底,2401:栅电极层,2402:栅绝缘层,2403:层,2407:绝缘层,2409:保护绝缘层,2437:绝缘层,2405a:源电极层,2405b:漏电极层,2436a:连线层,2436b:连线层,2515a:源电极层,2515b:漏电极层,2505:衬底,2506:保护绝缘层,2507:栅绝缘层,2510:晶体管,2511:栅电极层,2516:绝缘层,2530:氧化物半导体膜,2531:氧化物半导体层,2601:光电二极管,2602:放大晶体管,.2606:电容器,2612:信号电荷累积部分,2615:选择信号线,2616:重置信号线,2620:输出信号线,2630:电源线,2712:电位,2715:电位,2716:电位,2720:电位,2730:时间,2731:时间,2732:时间,2733:时间,2801:pin光电二极管,2802:放大晶体管,2803:电荷累积控制晶体管,2804:重置晶体管,2805:选择晶体管,2813:电荷累积控制信号线,2814:重置信号线,2815:选择信号线,2820:输出信号线,2830:电源线,2831:地电位线,2941:i-型硅半导体层,2942:栅极连线层,2943:层,2944:n-型硅半导体层,2945:p-型连线硅半导体层,3001:电位,3002:电位,3003:电位,3410:晶体管,3420:晶体管,3430:晶体管,3440:晶体管,3480:电位,3501:电位,3502:电位,3503:电位,3613:电位,3614:电位,3631:时间,3632:时间,3633:时间,3634:时间,3635:时间,3636:时间,3637:时间,.3638:时间,3639:时间,3640:时间,3712:电位,3715:电位,3716:电位,3720:电位,3730:时间,3731:时间,3732：时间,3733:时间,3801:光电二极管,3802:放大晶体管,3803:电荷累积控制晶体管,3804:重置晶体管,3812:信号电荷累积部分,3813:电荷累积控制信号线,3814:重置信号线,3820:输出信号线,3830:电源线,3831:地电位线,3832:重置电源线,3912:电位,3913:电位,3914:电位,3920:电位,3930:时间,3931:时间,3932:时间,3933:时间,3934:时间,3935:时间,4001:电位,4401:光电二极管,4402:放大晶体管,4405:选择晶体管,4412:信号电荷累积部分,4415:选择信号线,4416:重置信号线,4420:输出信号线,4430:电源线,4501:电位,4502:电位,4980:电位,5001:外壳,5002:显示部分,5003:支承底座,5101:外壳,5102:显示部分,5103:开关,5104:操作键,5105:红外线接口,5201:外壳,5202:显示部分,5203:硬币槽,5204:账单槽,5205:卡槽,5206:存折槽,5301:外壳,5302:外壳,5303:显示部分,5304:显示部分,5305:话筒,5306:扬声器，5307:操作键,5308:指示设备,6102:放大晶体管,6103:电荷累积控制晶体管,6105:选择晶体管,6202:放大晶体管,6203:电荷累积控制晶体管,6205:选择晶体管,36001:电位,36002:电位,和36480:电位。
具体实施方式
在下文中，将参考附图详细描述本发明的实施例和示例。然而，本发明不限于以下描述，并且本领域技术人员容易理解，本文中所公开的模式和细节可以各种方式修改，而不背离本发明的范围和精神。因此，本发明不应被解释为限于实施例和示例的描述。在用于描述实施例和示例的附图中，相同的附图标记指示相同的部分或具有类似功能的部分，并且不再重复对这些部分的描述。
注意，在本说明书中，CMOS传感器是被用于与CCD传感器相分辨的名称，且CMOS传感器是指使用场效应晶体管的通用工艺形成的所有图像传感器。因此，本发明的一个实施例并不限于其中CMOS电路被用在像素部分或外围电路部分中的情况。
(实施例1)
在本实施例中，将参考附图描述作为本发明的一个实施例的半导体器件。图1是图像传感器中像素的电路配置的图。
图像传感器中的像素包括光电二极管101(PD)、放大晶体管102(AMP)、电荷累积控制晶体管103(T)、重置晶体管104(R)、和选择晶体管105(S)。
接着，描述这些元件和连线的功能与设置。
光电二极管101根据入射在像素上的光量产生电流。放大晶体管102输出对应于信号电荷累积部分112(FD)的电位的信号。电荷累积控制晶体管103控制由光电二极管101所执行的在信号电荷累积部分112中的电荷累积。重置晶体管104控制信号电荷存储累积部分112的电位的初始化。选择晶体管105在读取中控制像素的选择。信号电荷累积部分112是电荷保持节点并保持取决于由光电二极管101所接收到的光的量而改变的电荷。
电荷累积控制信号线113(TX)是控制电荷累积控制晶体管103的信号线。重置信号线114(RS)是控制重置晶体管104的信号线。选择信号线115(SE)是控制选择晶体管105的信号线。输出信号线120(OUT)是用作由放大晶体管102产生的信号的输出目的地的信号线。电源线130(VDD)是提供电源电压的信号线。地电位线131(GND)是设置基准电位的信号线。
注意，晶体管和连线是为了方便起见而命名的。只要是具有上述功能的晶体管和具有上述功能的连线，任何名字都是可接受的。
电荷累积控制晶体管103的栅极连接至电荷累积控制信号线113、电荷累积控制晶体管103的源极和漏极之一连接至光电二极管101的阴极、且电荷累积控制晶体管103的源极和漏极的另一个连接至信号电荷累积部分112。此外，光电二极管101的阳极连接至地电位线131。此处，电荷保持电容器可被连接在信号电荷存储累积部分112和地电位线131之间。
注意，尽管大致的信号电荷累积部分是位于晶体管源区或漏区附近的耗尽层的电容、放大晶体管的栅极电容等，在本说明书中方便地将信号电荷累积部分描述为电路图的一部分。因此，设置的描述应遵循电路图。
放大晶体管102的栅极连接至信号电荷累积部分112，放大晶体管102的源极和漏极之一连接至电源线130，且放大晶体管102的源极和漏极中的另一个连接至选择晶体管105的源极和漏极之一。
重置晶体管104的栅极连接至重置信号线114，重置晶体管104的源极和漏极之一连接至电源线130，且重置晶体管104的源极和漏极的另一个连接至信号电荷累积部分112。
选择晶体管105的栅极电连接到选择信号线115，而选择晶体管105的源极和栅极中的另一个电连接到输出信号线120。
接着，描述图1中所示的每一个元件的结构。
可使用具有pn结或pin结的硅半导体形成光电二极管101。此处，使用了其中使用非晶硅形成i-型半导体层的pin光电二极管。如果使用非晶硅，非晶硅具有在可见光波长区内的光吸收性质；因此，可以低成本形成其中不必设置红外线截止滤波器的可见光传感器。反之，由于晶体硅还具有在红外波长区内的光吸收性质，当使用晶体硅形成pin光电二极管的i-型半导体层且该pin光电二极管与红外线透射滤波器组合时，仅可检测到红外线。
尽管也可用硅半导体形成电荷累积控制晶体管103、重置晶体管104、放大晶体管102、和选择晶体管105，优选地使用氧化物半导体形成这些晶体管。包括氧化物半导体的晶体管具有非常小的截止态电流。
特定地，如果连接至信号电荷累积部分112的电荷累积控制晶体管103和重置晶体管104具有较大的漏电流，电荷可被保持在信号电荷累积部分112中的时间并不足够；因此，优选地至少晶体管是使用氧化物半导体形成的。当包含氧化物半导体的晶体管被用作晶体管时，可防止通过光电二极管的不想要的电荷泄露。
可使用由化学式InMO3(ZnO)m(m>0)表示的薄膜作为氧化物半导体。在此，M表示从Ga、Al、Mn、以及Co中选择的一种或多种金属元素。例如，M可以是Ga、Ga和Al、Ga和Mn、Ga和Co等。由于使用氧化物半导体形成晶体管，截止态电流可被显著减少。
接着，将参考图2A和2B中所示的时序图而描述图1的像素电路的操作。
为简化图2A和2B中的描述，电荷累积控制信号线113的电位213、重置信号线114的电位214、和选择信号线115的电位215被提供为在两个电平之间变化的信号。注意，由于每一个电位是模拟信号，实际中，根据情况，电位可具有不限于两个电平的多种电平。
首先，描述了根据图2A的操作模式。
当在时间230电荷累积控制信号线113的电位213被设为高电平、且然后在时间231重置信号线114的电位214被设为高电平时，信号电荷累积部分112的电位212被初始化为电源线130的电位，成为重置电位。上述是重置操作的开始。
在时间232重置信号线114的电位214被设置为低电平，且终止该重置操作。此时，信号电荷累积部分112的电位212被保持，且反向偏压被施加至光电二极管101。这个阶段成为累积操作的开始。然后，对应于光量的反向电流流至光电二极管101，且信号电荷累积部分112的电位212变化。
当在时间233电荷累积控制信号线113的电位213被设为低电平时，从信号电荷累积部分112向光电二极管101的电荷转移停止，且信号电荷累积部分112的电位212被确定。在这个阶段，累积操作被终止。
当选择信号线115的电位215在时间234被设为高电平时，根据信号电荷累积部分112的电位212将电荷从电源线130提供至输出信号线120，且读取操作开始。
当选择信号线115的电位215在时间235被设为低电平时，停止从电源线130提供电荷到输出信号线120，且输出信号线的电位220被确定。在这个阶段，读取操作被终止。此后，操作返回至在时间230的操作，且重复同样的操作，藉此可获取图像。
接着，描述根据图2B的操作模式。
当在时间230电荷累积控制信号线113的电位213被设为高电平、且在时间231重置信号线114的电位214被设为高电平时，信号电荷累积部分112的电位212和光电二极管101的阴极的电位被初始化为电源线130的电位，成为重置电位。上述是重置操作的开始。
当电荷累积控制信号线113的电位213在时间236被设置为低电平且然后在时间237重置信号线114的电位214被设为低电平时，重置操作终止；相应地，对应于光量的反向电流流至向其施加了反向偏压的光电二极管，藉此光电二极管101的阴极的电位变化。
当电荷累积控制信号线113的电位在时间232再次被设置为高电平时，通过信号电荷累积部分112与光电二极管101的阴极之间的电位差异，电流流动，且信号电荷累积部分112的电位212变化。
此后的步骤与根据图2A的操作模式的步骤一样。
作为在所有像素中累积操作和读取操作的系统，已知如下两个系统：滚动快门系统、和全局快门系统。使用电荷累积控制信号线的电位和选择信号线的电位简短地描述这些系统的差异。
图3是其中使用了滚动快门系统的情况的时序图。首先，在累积时间段301中，第一电荷累积控制信号线的电位3001被设为高电平，且对应于光量的电荷被累积在第一行的像素中的信号电荷累积部分中。接着，在电荷保持时间段302之后，第一电荷累积控制信号线的电位3001被设为低电平，且第一选择信号线的电位3501被设为高电平。在时间段303中对应于累积电位的电压被读取后，第一选择信号线的电位3501被设为低电平。
在时间段303中，第二电荷累积控制信号线的电位3002被设为高电平，且对应于光量的电荷被累积在第二行的像素中的信号电荷累积部分中。接着，在电荷保持时间段304之后，第二电荷累积控制信号线的电位3002被设为低电平，且第二选择信号线的电位3502被设为高电平。在时间段305中对应于累积电位的电压被读取后，第二选择信号线的电位3502被设为低电平。
类似地，当最后一行是例如，第480行时，顺序地控制从第三电荷累积控制信号线到第480电荷累积控制信号线的电位3480的电位以及从第三选择信号线的电位3503到第480选择信号线的电位3980的电位，藉此执行了所有像素中的读取操作。以此方式，完成了一帧的读取。
在滚动快门系统中，逐行地执行像素中的信号电荷累积部分的电荷累积；因此，每一行的电荷累积的时序是不同的。换言之，滚动快门系统是其中并不同时执行在所有像素中的电荷累积操作的系统，且逐行地产生累积操作的时间差异。注意，在所有行中，从累积操作到读取操作的电荷保持时间段是一样的。
接着，使用图4的时序图而描述全局快门系统。与上述示例类似，当最后一行是第480行时，从第一电荷累积控制信号线的电位4001到第480电荷累积控制信号线的电位的电位同时被设为高电平，藉此同时在时间段401中执行所有像素中的电荷累积操作。在保持时间段402之后的时间段403中，第一选择信号线的电位4501被设为高电平，且第一行的像素被选择，藉此对应于累积电位的电压被输出。
接着，选择信号线的电位4501被设置为低电平。在保持时间段404之后的时间段405中，第二选择信号线的电位4502被设为高电平，且第二行的像素被选择，藉此对应于累积电位的电压被输出。
此后，连续进行每一行的读取。在最后一行中，在保持时间段406之后，第480选择信号线的电位4980被设为高电平，且第480行的像素被选择，藉此对应于累积电位的电压被输出。以此方式，完成了一帧的读取。
在全局快门系统中，在所有像素中至信号电荷累积部分的电荷累积的时序是一样的。注意，每一行的在从电荷累积操作到读取操作的时间段是不一样的，且到最后一行的读取的电荷保持时间段406是最长的。
如上所述，全局快门系统的有利之处在于，可以对于运动中的对象无扭曲地获取图像，因为在所有像素中不存在电荷累积的时间差异。然而，使用全局快门系统增加了电荷保持时间段，因此，存在这样的问题，相比用带滚动快门的传感器获取的图像，用带全局快门的传感器获取的图像易于受到由于电荷累积控制晶体管或重置晶体管的截止态电流等引起的漏电流的影响。
接着，参考图5A到5C而描述具有滚动快门和全局快门的传感器获取的图像的示例。此处，作为对象快速移动的情况的示例，考虑其中获取了如图5A所示的移动的汽车的图像的情况。
在其中使用滚动快门系统的情况下，每一行的像素电荷累积的时序都不同；因此，图像上部分的成像和图像下部分的成像不可同时执行，且图像被产生为扭曲的对象，如图5B中所示。在滚动快门系统中，当感知到快速移动的对象时，所获取的图像的扭曲加剧；因此，难以获取对象的实际形状的图像。
反之，在其中使用了全局快门系统的情况下，所有像素中像素的电荷累积的时序是一样的。因此，由于即时地获取整个帧，可获取如图5C中所示的没有扭曲的图像。全局快门系统是获取快速移动的对象的图像的优良的系统。
如上所述，据发现，不是滚动快门系统而是全局快门系统适于获取快速移动的对象的图像。注意，被用作CMOS图像传感器的常规传感器具有较大的截止态电流；因此，不可由仅具有全局快门的CMOS图像传感器获取正常的图像。
因此，在本发明的一个实施例中，包括氧化物半导体的晶体管(其截止态电流极低)被用于具有全局快门的CMOS图像传感器，藉此可获取正常的图像。
接着，描述图像的科学计算结果。被用于科学计算的对象是具有三个刀片的图像，用作图6A中所示的转子。这三个刀片可使用刀片的连接点作为中心轴旋转。这个科学计算目的在于当获取三个旋转的刀片的图像时获取一帧的图像。
被用于科学计算的软件是用C语言编写的图像处理软件，其被用于计算图像传感器的每一个像素中电荷累积操作和读取操作的时序以及来自每一行的信号电荷累积部分的泄漏量，从而创建图片。
图7A到7D示出科学计算结果。注意，在以下四个条件下执行科学计算。
第一个条件是驱动具有滚动快门的VGA-大小的图像传感器，其具有如图8中所示的像素电路。尽管图8的像素电路构造基本与图1的像素电路的构造相同，电荷累积控制晶体管1803、重置晶体管1804、放大晶体管1802、和选择晶体管1805是包括硅半导体的晶体管。注意，包括如下条件的像素电路的操作类似于参看图1和图2A和2B所描述的操作。
第二个条件是驱动具有全局快门的VGA-大小的图像传感器，其具有如图8中所示的像素电路。除了快门系统外，电路的结构与第一个条件的结构一样。
第三个条件是驱动具有滚动快门的VGA-大小的图像传感器，其具有如图9中所示的像素电路。尽管图9的像素电路构造基本与图1的像素电路的构造相同，电荷累积控制晶体管1903和重置晶体管1904是包括氧化物半导体的晶体管，而放大晶体管1902和选择晶体管1905是包括硅半导体的晶体管。
第四个条件是驱动具有全局快门的VGA-大小的图像传感器，其具有如图9中所示的像素电路。除了快门系统外，电路的结构与第三个条件的结构一样。
注意，在图8和9的像素电路中包括硅半导体的每一个晶体管具有3[μm]的沟道长度L、5[μm]的沟道宽度W、以及20[nm]的栅绝缘膜厚度d。此外，包括氧化物半导体的每一个晶体管具有3[μm]的沟道长度L、5[μm]的沟道宽度W、以及200[nm]的栅绝缘膜厚度d。
进一步，成像频率被设为60[Hz]，且包括硅半导体的晶体管的电特性满足Icut＝10[pA]，且包括氧化物半导体的晶体管的电特性满足Icut＝0.1[aA]。这个实施例中的项Icut是指当栅电压被设为0V且漏电压被设为5V时在源极和漏极之间流动的电流量。
图6中所示的三个刀片的旋转运动的条件被设为顺时针方向640[rpm]。注意，在旋转数量为640[rpm]时，在滚动快门的累积操作时，在一帧(1/60[s])中三个刀片旋转约60度。
在第一种条件的情况下(晶体管仅是硅半导体晶体管且使用滚动快门系统)，每一行的在像素的信号电荷累积部分中的累积电荷的时序不同；因此，如图7A所示图像中发生扭曲。
在第二种条件的情况下(晶体管仅是硅半导体晶体管且使用全局快门系统)，如图7B中所示看到辉度变化，这是由于电荷累积控制晶体管1803和重置晶体管1804的截止态电流引起的漏电流造成的。读取操作越是接近于具有全局快门的图像传感器的下侧的最后一行的读取操作，电荷保持时间段就变得越长；因此，变化变得显著。
在第三种条件的情况下(电荷累积控制晶体管和重置晶体管是氧化物半导体晶体管，且使用滚动快门系统)，且图像扭曲，如图7C中所示，类似于第一种条件的情况。
在第四种条件的情况下(电荷累积控制晶体管和重置晶体管是氧化物半导体晶体管，且驱动全局快门系统)，几乎不存在由于晶体的截止态电流引起的电荷泄露且灰度被合适地显示如图7D中所示，与图6中一样。
从图7A到7D中所示的结果发现，滚动快门引起图8或图9的像素结构中的图像扭曲，且图像扭曲和截止态电流之间没有很强的关联。换言之，为了减少图像扭曲，有效的是驱动具有全局快门的图像传感器，通过使用全局快门，在像素的信号电荷累积部分中累积电荷的时序在所有像素中都是一样的。
反之，当使用包括硅半导体的常规晶体管形成电路时，据发现，全局快门系统具有问题在于，由于电荷累积控制晶体管和重置晶体管的截止态电流引起的电荷泄露造成的灰度变化。
在本发明的一个实施例中，包括显示出极低截止态电流特性的氧化物半导体的晶体管被用于电荷累积控制晶体管和重置晶体管中的每一个从而解决这个问题。因此，可为CMOS图像传感器采用全局快门系统，且甚至可无扭曲地获取运动的对象的图像。
接着，描述其中在这个实施例中使用具有全局快门的图像传感器的情况中的外围电路的示例。
在具有滚动快门的图像传感器中，为了逐行累积并读取信号电位，例如，为电荷累积控制信号线的栅极驱动器电路和重置信号线的驱动器电路的每一个而使用诸如移位寄存器之类的高性能时序电路。
在本发明的一个实施例中，由于使用了全局快门系统，同时操作在所有像素中的电荷累积控制晶体管。因此，对于晶体管的操作不需要时序电路。此外，对于重置晶体管也是如此。
即，可减少用诸如移位寄存器之类的时序电路形成的电荷累积控制信号线的驱动器电路和重置信号线的驱动器电路的数量。可使用其中所有像素中的电荷累积控制晶体管的栅极电连接至彼此、所有像素中的重置晶体管的栅极电连接至彼此、且所有像素中的电荷累积控制晶体管或所有像素中的重置晶体管用一个信号同时操作的结构。
使用这个结构，可减少半导体器件的功耗，且进一步，可极大地减少驱动器电路所需要的面积。此外，可减少连线的面积；因此，可改进电荷累积控制信号线和重置信号线布局中的灵活性。
接着，参看图10A和10B而描述具有上述结构的半导体器件的驱动方法。注意，其中像素矩阵中的行的数量为480的VGA-大小的半导体器件被用作此处的示例。
为简化图10A和10B中的描述，电荷累积控制信号线113的电位3613、重置信号线114的电位3614、和第一选择信号线115的电位36001到第480选择信号线的电位36480被提供为在两个电平之间变化的信号。注意，由于每一个电位是模拟信号，实际中，根据情况，电位可具有不限于在两个电平之间的各种电平。
首先，描述了根据图10A的操作模式。
在时间3631，电荷累积控制信号线113的电位3613被设为高电平。接着，在时间3632重置信号线114的电位3614被设为高电平，完成从第一行到第480行的像素的重置操作。
当在时间3633重置信号线114的电位3614被设为低电平时，在从第一行到第480行的所有像素中开始信号电荷累积部分112中的电荷累积操作。
当在时间3634电荷累积控制信号线113的电位3613被设为低电平时，终止在所有像素中从第一行到第480行的累积操作。
当第一选择信号线115的电位36001在时间3635被设为高电平时，在第一行像素中的信号电荷累积部分112中所累积的电荷的读取操作开始。
当第一选择信号线的电位36001在时间3636被设为低电平时，完成了相对第一行的像素的读取操作。
当第二选择信号线115的电位36002在时间3637被设为高电平时，在第二行像素中的信号电荷累积部分112中所累积的电荷的读取操作开始。
当第二选择信号线115的电位36002在时间3638被设为低电平时，完成了第二行的像素的读取操作。
类似地，信号被顺序传送至第480选择信号线115的电位36480且进行相对于所有像素的读取操作，藉此获得第一帧图像。此后，操作回到时间3631的操作，且重复相同的操作，藉此可获得第二帧图像和之后的帧的图像。
接着，描述根据图10B的操作模式。
在时间3631，电荷累积控制信号线113的电位3613被设为高电平。接着，在时间3632重置信号线114的电位3614被设为高电平，第一行到第480行的像素被重置。
当电荷累积控制信号线113的电位3613在时间3639被设置为低电平且然后在时间3640重置信号线114的电位3614被设为低电平；相应地，重置操作被终止，藉此通过光电二极管101的电荷累积操作开始。
当在时间3633电荷累积控制信号线113的电位3613被设为高电平时，在从第一行到第480行的所有像素中开始信号电荷累积部分112中的电荷累积操作。
下述操作与图10A中的操作模式一样。
以此方式，可在不使用诸如移位寄存器之类的高性能时序电路的情况下驱动图像传感器中的像素，并可实现功耗与驱动器电路面积的减少、以及电路和连线布局灵活性的改进。
如上所述，当为被用于形成图像传感器中的像素的晶体管使用包括氧化物半导体的晶体管时，可易于实现具有全局快门的图像传感器，这样可提供能相对于对象获取没有扭曲的图像的半导体器件。
注意，在这个实施例中的图像传感器的结构和操作可不仅可比应用于仅意在获取图像的成像设备、也可被用于例如其中显示设备的显示元件被提供有成像元件的触摸面板等。
可与任一其他实施例或示例适当组合地实现本实施例。
(实施例2)
在本实施例中，将描述在本发明一个实施例中的半导体器件的像素电路的布局。
作为其中实际形成图8的像素电路的情况的示例，像素电路的布局的俯视图被图示于图11中。注意为图8的像素电路所使用的所有晶体管是使用硅半导体形成的。
图11中所示的像素电路被形成为具有pin光电二极管1801、放大晶体管1802、电荷累积控制晶体管1803、重置晶体管1804、选择晶体管1805、电荷累积控制信号线1813、重置信号线1814、选择信号线1815、输出信号线1820、电源线1830、和地电位线1831。在该视图中所示的层是i-型硅半导体层1241、栅极连线层1242、连线层1243、n-型硅半导体层1244、和p-型硅半导体层1245。
其中，i-型硅半导体层1241、n-型硅半导体层1244、和p-型硅半导体层1245是形成pin光电二极管1801的半导体层。如图12的截面图中所示，此处形成了横向结光电二极管。这个横向结光电二极管是示例，且可采用层叠光电二极管或体掩埋光电二极管。注意，在图12的截面图中，包括硅半导体的晶体管是SOI类型；然而，对此没有限制，且可使用体晶体管。
栅极连线层1242连接至放大晶体管1802的栅电极且用连线层1243连接至电荷累积控制晶体管1803的源极和漏极之一和重置晶体管1804的源极和漏极之一。此外，这些区域的部分对应于信号电荷累积部分。
接着，作为其中实际形成图9的像素电路的情况的示例，像素电路的布局的俯视图被图示于图13中。注意，就被用作图9的像素电路的晶体管而言，使用氧化物半导体形成电荷累积控制晶体管和重置晶体管，而使用硅半导体形成放大晶体管和选择晶体管。
图13中所示的像素电路被形成为具有pin光电二极管1901、放大晶体管1902、电荷累积控制晶体管1903、重置晶体管1904、选择晶体管1905、电荷累积控制信号线1913、重置信号线1914、选择信号线1915、输出信号线1920、电源线1930、和地电位线1931。在该视图中所示的层是i-型硅半导体层1441、栅极连线层1442、连线层1443、n-型硅半导体层1444、和p-型硅半导体层1445。
其中，i-型硅半导体层1441、n-型硅半导体层1444、和p-型硅半导体层1445是形成pin光电二极管1901的半导体层。如图14的截面图中所示，此处形成了横向结光电二极管。这个横向结光电二极管是示例，且可采用层叠光电二极管或体掩埋光电二极管。注意，在图14的截面图中，包括硅半导体的晶体管是SOI类型；然而，对此没有限制，且可使用体晶体管。
栅极连线层1442连接至放大晶体管1902的栅电极且用连线层1443连接至电荷累积控制晶体管1903的源极和漏极之一和重置晶体管1904的源极和漏极之一。此外，这些区域的部分对应于信号电荷累积部分。
可给出图15中所示的像素电路作为像素结构的另一个示例。布局的俯视图图示于图16中。注意为图15的像素电路所使用的所有晶体管是使用氧化物半导体而形成的。
图16中所示的像素电路被形成为具有pin光电二极管2801、放大晶体管2802、电荷累积控制晶体管2803、重置晶体管2804、选择晶体管2805、电荷累积控制信号线2813、重置信号线2814、选择信号线2815、输出信号线2820、电源线2830、和地电位线2831。在该视图中所示的层是i-型硅半导体层2941、栅极连线层2942、连线层2943、n-型硅半导体层2944、和p-型硅半导体层2945。
其中，i-型硅半导体层2941、n-型硅半导体层2944、和p-型硅半导体层2945是形成pin光电二极管2801的半导体层。如图17的截面图中所示，此处形成了横向结光电二极管。这个横向结光电二极管是示例，且可采用层叠光电二极管。
栅极连线层2942连接至放大晶体管2802的栅电极且用连线层2943连接至电荷累积控制晶体管2803的源极和漏极之一和重置晶体管2804的源极和漏极之一。此外，这些区域的部分对应于信号电荷累积部分。
饱和电子数量作为确定CCD传感器或CMOS传感器的成像能力的重要参数之一。这个饱和电子数量对应于可被保持在CMOS传感器中像素中的信号电荷累积部分(FD)中的最大电荷量。
如果在电荷保持时间段(Δt)中通过晶体管的截止态电流(Ioff)引起的来自信号电荷累积部分(FD)的电容(C)的电荷丢失小于对应于一个灰度的电压(ΔV)的电荷，可执行对于获取图像没有影响的电荷保持。此时信号电荷累积部分(FC)的电容值和截止态电流(Ioff)之间的关系表达式满足Ioff＜C·ΔV/Δt。
此外，在其中表达了10位灰度的情况下，至少需要1023个电子。当使用1023个电子表达10位灰度时，错误的影响增加，且噪声的影响变得更强。当饱和电子数量非常小时，光散粒噪声的影响最强，藉此统计误差是1023的平方根。被用于表达一个灰度的电子数量被增加为最小电子数量的大约数倍，藉此可减少光散粒噪声的影响。因此，当饱和电子数量增加时，噪声的影响可被减少。
因此，在其中每一个元件被小型化以减少像素面积的情况下，电容值仍然减少；因此，减少了饱和电子数量且存在较强的噪声影响。
在本发明的一个实施例中，在像素中使用用氧化物半导体形成且具有非常低的截止态电流的晶体管；因此，不需要考虑泄露的饱和电子数量。因此，可易于小型化像素。此外，相比其中在像素中使用用硅半导体形成的晶体管的情况下，可在具相同尺寸的像素中改进噪声电阻。
可与任一其他实施例或示例适当组合地实现本实施例。
(实施例3)
在这个实施例中，描述了作为本发明的一个实施例的半导体器件的像素电路的结构。
在本发明的一个实施例中，为半导体器件的像素电路可使用各种结构。尽管为实施例1和2的描述而使用基于图1中所示的像素电路配置的示例，在这个实施例中描述了另一个像素电路配置。
注意，在这个实施例中晶体管和连线是为了方便起见而命名的。只要描述了晶体管和连线的功能，任何名字都是可接受的。
图18是四个晶体管的像素电路配置，类似于图1的电路配置。像素电路形成有光电二极管1601、放大晶体管1602、电荷累积控制晶体管1603、重置晶体管1604、以及选择晶体管1605。图18的电路配置在选择晶体管1605的位置方面不同于图1的电路配置。
电荷累积控制晶体管1603的栅极连接至电荷累积控制信号线1613、电荷累积控制晶体管1603的源极和漏极之一连接至光电二极管1601的阴极、且电荷累积控制晶体管1603的源极和漏极的另一个连接至信号电荷累积部分1612。光电二极管1601的阳极连接至地电位线1631。
放大晶体管1602的栅极连接至信号电荷累积部分1612，放大晶体管1602的源极和漏极之一连接至选择晶体管1605的源极和漏极之一，且放大晶体管1602的源极和漏极中的另一个连接至输出信号线1620。
重置晶体管1604的栅极连接至重置信号线1614，重置晶体管1604的源极和漏极之一连接至电源线1630，且重置晶体管1604的源极和漏极的另一个连接至信号电荷累积部分1612。
选择晶体管1605的栅极电连接到选择信号线1615，而选择晶体管1605的源极和栅极中的另一个电连接到电源线1630。此处，电荷保持电容器可被连接在信号电荷累积部分1612和地电位线1631之间。
接着，描述形成图18的像素电路的元件的功能。光电二极管1601根据入射在像素上的光量产生电流。放大晶体管1602输出对应于信号电荷累积部分1612的电位的信号。电荷累积控制晶体管1603控制由光电二极管1601所执行的在信号电荷累积部分1612中的电荷累积。重置晶体管1604控制信号电荷存储累积部分1612的电位的初始化。选择晶体管1605在读取中控制像素的选择。信号电荷累积部分1612是电荷保持节点并保持取决于有光电二极管1601所接收到的光的量而改变的电荷。
电荷累积控制信号线1613是控制电荷累积控制晶体管1603的信号线。重置信号线1614是控制重置晶体管1604的信号线。选择信号线1615是控制选择晶体管1605的信号线。输出信号线1620是用作由放大晶体管1602产生的信号的输出目的地的信号线。电源线1630是提供电源电压的信号线。地电位线1631是设置基准电位的信号线。
图18中所示的像素电路的操作类似于实施例1中描述的图1中所示的像素电路的操作。
接着，描述图19中所示的三个晶体管的像素电路配置。像素电路形成为具有光电二极管1701、放大晶体管1702、电荷累积控制晶体管1703、和重置晶体管1704。
电荷累积控制晶体管1703的栅极连接至电荷累积控制信号线1713、电荷累积控制晶体管1703的源极和漏极之一连接至光电二极管1701的阴极、且电荷累积控制晶体管1703的源极和漏极的另一个连接至信号电荷累积部分1712。光电二极管1701的阳极连接至地电位线1731。
放大晶体管1702的栅极连接至信号电荷累积部分1712，放大晶体管1702的源极和漏极之一连接至电源线1730，且放大晶体管1702的源极和漏极的另一个连接至输出信号线1720。
重置晶体管1704的栅极连接至重置信号线1714，重置晶体管1704的源极和漏极之一连接至电源线1730，且重置晶体管1704的源极和漏极的另一个连接至信号电荷累积部分1712。此处，电荷保持电容器可被连接在信号电荷累积部分1712和地电位线1731之间。
接着，描述形成图19的像素电路的元件的功能。光电二极管1701根据入射在像素上的光量产生电流。放大晶体管1702输出对应于信号电荷累积部分1712的电位的信号。电荷累积控制晶体管1703控制由光电二极管1701所执行的在信号电荷累积部分1712中的电荷累积。重置晶体管1704控制信号电荷存储累积部分1712的电位的初始化。信号电荷累积部分1712是电荷保持节点并保持取决于有光电二极管1701所接收到的光的量而改变的电荷。
电荷累积控制信号线1713是控制电荷累积控制晶体管1703的信号线。重置信号线1714是控制重置晶体管1704的信号线。输出信号线1720是用作由放大晶体管1702产生的信号的输出目的地的信号线。电源线1730是提供电源电压的信号线。地电位线1731是设置基准电位的信号线。
不同于图19中所示的像素电路配置，被图示于图20中。像素电路形成为具有光电二极管3801、放大晶体管3802、电荷累积控制晶体管3803、和重置晶体管3804。
电荷累积控制晶体管3803的栅极连接至电荷累积控制信号线3813、电荷累积控制晶体管3803的源极和漏极之一连接至光电二极管3801的阴极、且电荷累积控制晶体管3803的源极和漏极的另一个连接至信号电荷累积部分3812。光电二极管3801的阳极连接至地电位线3831。
放大晶体管3802的栅极连接至信号电荷累积部分3812，放大晶体管3802的源极和漏极之一连接至电源线3830，且放大晶体管3802的源极和漏极的另一个连接至输出信号线3820。
重置晶体管3804的栅极连接至重置信号线3814，重置晶体管3804的源极和漏极之一连接至重置电源线3832，且重置晶体管3804的源极和漏极的另一个连接至信号电荷累积部分3812。此处，电荷保持电容器可被连接在信号电荷累积部分3812和地电位线3831之间。
接着，描述形成图20的像素电路的元件的功能。光电二极管3801根据入射在像素上的光量产生电流。放大晶体管3802输出对应于信号电荷累积部分3812的电位的信号。电荷累积控制晶体管3803控制由光电二极管3801所执行的在信号电荷累积部分3812中的电荷累积。重置晶体管3804控制信号电荷存储累积部分3812的电位的初始化。信号电荷累积部分3812是电荷保持节点并保持取决于有光电二极管3801所接收到的光的量而改变的电荷。
电荷累积控制信号线3813是控制电荷累积控制晶体管3803的信号线。重置信号线3814是控制重置晶体管3804的信号线。输出信号线3820是用作由放大晶体管3802产生的信号的输出目的地的信号线。重置电源线3832是不同于电源线3830的电源线，且重置电源线3832可初始化信号电荷累积部分3812的电位，这不同于电源线3830的电位。电源线3830是提供电源电压的信号线。地电位线3831是设置基准电位的信号线。
接着，将参考图21A和21B中所示的时序图而描述图19和图20的像素电路的操作。注意，图19中所示的电路的操作基本与图20中的操作相同；因此，此处描述图19的结构。
为了图21A和21B的描述方便，电荷累积控制信号线的电位3913和重置信号线的电位3914被提供为在两个电平之间变化的信号。注意，由于每一个电位是模拟信号，实际中，根据情况，电位可具有不限于两个电平的多种电平。
首先，描述了根据图21A的操作模式。
在时间3930，电荷累积控制信号线1713的电位3913被设为高电平。接着，当在时间3931重置信号线1714的电位3914被再次设为高电平时，连接至重置晶体管1704的源极和漏极之一的电源线1730的电位被提供为信号电荷累积部分1712的电位3912。这些步骤被称为重置操作。
当在时间3932重置信号线1714的电位3914被设为低电平时，信号电荷累积部分1712的电位3912保持与电源线1730的电位一样的电位，藉此反向偏压被施加至光电二极管1701。在这个阶段，累积操作开始。
然后，由于对应于光量的反向电流流至光电二极管1701，累积在信号电荷累积部分1712中的电荷量根据光量而变化。与此同时，根据信号电荷累积部分1712的电位3912，电荷从电源线1730被提供至输出信号线1720。在这个阶段，读取操作开始。
当在时间3933电荷累积控制信号线1713的电位3913被设为低电平时，从信号电荷累积部分1712向光电二极管1701的电荷转移停止，藉此确定了累积于信号电荷累积部分1712中的电荷量。此处，累积操作被终止。
然后，从电源线1730提供至输出信号线1720的电荷停止，并确定输出信号线的电位3920。此处，读取操作被终止。
接着，描述根据图21B的操作模式。
在时间3930，电荷累积控制信号线1713的电位3913被设为高电平。接着，当重置信号线1714的电位3714在时间3931被设为高电平时，信号电荷累积部分1712的电位3912和光电二极管1701的阴极的电位被初始化为连接至重置晶体管1704的源极和漏极之一的电源线1730的电位。这些步骤被称为重置操作。
当电荷累积控制信号线1713的电位3913在时间3934被设置为低电平且然后在时间3935重置信号线1714的电位3914被设为低电平时，重置操作终止；相应地，对应于光量的反向电流流至向其施加了反向偏压的光电二极管1701，藉此光电二极管1701的阴极的电位变化。
当电荷累积控制信号线1713的电位3913在时间3932再次被设置为高电平时，通过信号电荷累积部分1712与光电二极管1701的阴极之间的电位差异，电流流动，且信号电荷累积部分1712的电位3912变化。
此后的步骤与根据图21A的操作模式的步骤一样。
接着，不同于上述的三晶体管的像素电路配置，被图示于图22中。像素电路被形成为具有光电二极管2001、放大晶体管2002、电荷累积控制晶体管2003、和重置晶体管2004。光电二极管2001的阳极连接至地电位线2031。
电荷累积控制晶体管2003的栅极连接至电荷累积控制信号线2013、电荷累积控制晶体管2003的源极和漏极之一连接至光电二极管2001的阴极、且电荷累积控制晶体管2003的源极和漏极的另一个连接至信号电荷累积部分2012。
放大晶体管2002的栅极连接至信号电荷累积部分2012，放大晶体管2002的源极和漏极之一连接至电源线2030，且放大晶体管2002的源极和漏极的另一个连接至输出信号线2020。
重置晶体管2004的栅极连接至重置信号线2014，重置晶体管2004的源极和漏极之一连接至信号电荷累积部分2012，且重置晶体管2004的源极和漏极的另一个连接至输出信号线2020。此处，电荷保持电容器可被连接在信号电荷累积部分2012和地电位线2031之间。
接着，描述形成图22的像素电路的元件的功能。光电二极管2001根据入射在像素上的光量产生电流。放大晶体管2002输出对应于信号电荷累积部分2012的电位的信号。电荷累积控制晶体管2003控制由光电二极管2001所执行的在信号电荷累积部分2012中的电荷累积。重置晶体管2004控制信号电荷存储累积部分2012的电位的初始化。信号电荷累积部分2012是电荷保持节点并保持取决于有光电二极管2001所接收到的光的量而改变的电荷。
电荷累积控制信号线2013是控制电荷累积控制晶体管2003的信号线。重置信号线2014是控制重置晶体管2004的信号线。输出信号线2020是用作由放大晶体管2002产生的信号的输出目的地的信号线。电源线2030是提供电源电压的信号线。地电位线2031是设置基准电位的信号线。
接着，将参考图23A和23B中所示的时序图而描述图22的像素电路的操作。
为了图23A和23B的描述方便，电荷累积控制信号线2013的电位2113和重置信号线2014的电位2114被提供为在两个电平之间变化的信号。注意，由于每一个电位是模拟信号，实际中，根据情况，电位可具有不限于两个电平的多种电平。
首先，描述了根据图23A的操作模式。
在时间2130，电荷累积控制信号线2013的电位2113被设为高电平。接着，当重置信号线2014的电位2114在时间2131被设为高电平时，重置电位被从连接至重置晶体管2004的源极和漏极中的另一个的输出信号线2020的电位被提供至信号电荷累积部分2012作为信号电荷累积部分2012的电位。这些步骤被称为重置操作。
当重置信号线2014的电位2114在时间2132被设为低电平时，信号电荷累积部分2012的电位2112保持信号电荷累积部分2012的电位的重置电位，藉此反向偏压被施加至光电二极管2001。在这个阶段，累积操作开始。
然后，由于对应于光量的反向电流流至光电二极管2001，累积在信号电荷累积部分2012中的电荷量根据光量而变化。与此同时，根据信号电荷累积部分2012的电位2112，电荷从电源线2030被提供至输出信号线2020。在这个阶段，读取操作开始。
当在时间2133电荷累积控制信号线2013的电位2113被设为低电平时，从信号电荷累积部分2012向光电二极管2001的电荷转移停止，藉此确定累积于信号电荷累积部分2012中的电荷量。此处，累积操作被终止。
然后，从电源线2030提供至输出信号线2020的电荷停止，且确定了输出信号线2020的电位2120。此处，读取操作被终止。
接着，描述根据图23B的操作模式。
在时间2130，电荷累积控制信号线2013的电位2113被设为高电平。接着，当重置信号线2014的电位2114在时间2131被设为高电平时，信号电荷累积部分2012的电位2112和光电二极管2001的阴极的电位被初始化为连接至重置晶体管2004的源极和漏极中的另一个的输出信号线2020的电位2120。这些步骤被称为重置操作。
当电荷累积控制信号线2013的电位2113在时间2134被设置为低电平且然后在时间2135重置信号线2014的电位2114被设为低电平时，重置操作终止；相应地，对应于光量的反向电流流至向其施加了反向偏压的光电二极管2001，藉此光电二极管2001的阴极的电位变化。
当电荷累积控制信号线2013的电位2113在时间2132再次被设置为高电平时，通过信号电荷累积部分2012与光电二极管2001的阴极之间的电位差异，电流流动，且信号电荷累积部分2012的电位2112变化。
此后的步骤与根据图23A的操作模式的步骤一样。
接着，不同于上述的三晶体管的像素电路配置，被图示于图24中。像素电路形成有光电二极管2201、放大晶体管2202、电荷累积控制晶体管2203、和选择晶体管2205。光电二极管2201的阳极连接至重置信号线2216。
电荷累积控制晶体管2203的栅极连接至电荷累积控制信号线2213、电荷累积控制晶体管2203的源极和漏极之一连接至光电二极管2201的阴极、且电荷累积控制晶体管2203的源极和漏极的另一个连接至信号电荷累积部分2212。
放大晶体管2202的栅极连接至信号电荷累积部分2212，放大晶体管2202的源极和漏极之一连接至电源线2230，且放大晶体管2202的源极和漏极中的另一个连接至选择晶体管2205的源极和漏极之一。
选择晶体管2205的栅极电连接到选择信号线2215，而选择晶体管2205的源极和栅极中的另一个电连接到输出信号线2220。此处，电荷保持电容器可被连接在信号电荷累积部分2212和地电位线之间。
接着，描述形成图24的像素电路的元件的功能。光电二极管2201根据入射在像素上的光量产生电流。放大晶体管2202输出对应于信号电荷累积部分2212的电位的信号。电荷累积控制晶体管2203控制由光电二极管2201所执行的在信号电荷累积部分2212中的电荷累积。选择晶体管2205在读取中控制像素的选择。信号电荷累积部分2212是电荷保持节点并保持取决于有光电二极管2201所接收到的光的量而改变的电荷。
电荷累积控制信号线2213是控制电荷累积控制晶体管2203的信号线。重置信号线2216是提供重置电位至信号电荷累积部分2212的信号线。输出信号线2220是用作由放大晶体管2202产生的信号的输出目的地的信号线。选择信号线2215是控制选择晶体管2205的信号线。电源线2230是提供电源电压的信号线。
接着，将使用图25A和25B中所示的时序图而描述图24的像素电路的操作。
为简化图25A和25B中的描述，电荷累积控制信号线2213的电位2313、重置信号线2216的电位2316、和选择信号线2215的电位2315被提供为在两个电平之间变化的信号。注意，由于每一个电位是模拟信号，实际中，根据情况，电位可具有不限于两个电平的多种电平。
首先，描述了根据图25A的操作模式。
电荷累积控制信号线2213的电位2313在时间2330被设为高电平。接着，当重置信号线2216的电位2316在时间2331被设为高电平时，信号电荷累积部分2212的电位2312和光电二极管2201的阴极的电位被初始化为低于重置信号线2216的电位2316达光电二极管2201的反向电压。这些步骤被称为重置操作。
当重置信号线2216的电位2316在时间2332被设为低电平时，信号电荷累积部分2212的电位2312被保持在高电平，藉此反向偏压被施加至光电二极管2201。在这个阶段，累积操作开始。
然后，由于对应于光量的反向电流流至光电二极管2201，累积在信号电荷累积部分2212中的电荷量根据光量而变化。
当电荷累积控制信号线2213的电位2313在时间2333被设为低电平时，从信号电荷累积部分2212向光电二极管2201的电荷转移停止，藉此确定了累积于信号电荷累积部分2212中的电荷量。
此处，累积操作被终止。
当选择信号线2215的电位2315在时间2334被设为高电平时，根据信号电荷累积部分2212的电位2312将电荷从电源线2230提供至输出信号线2220。在这个阶段，读取操作开始。
当选择信号线2215的电位2315在时间2335被设为低电平时，从电源线2230提供到输出信号线2220的电荷停止，且输出信号线2220的电位2320被确定。此处，读取操作被终止。
接着，描述根据图25B的操作模式。
电荷累积控制信号线2213的电位2313在时间2330被设为高电平。接着，当重置信号线2216的电位2316在时间2331被设为高电平时，信号电荷累积部分2212的电位2312和光电二极管2201的阴极的电位被初始化为重置电位，重置电位低于重置信号线2216的电位2316达光电二极管2201的反向电压。这些步骤被称为重置操作。
当电荷累积控制信号线2213的电位2313在时间2336被设置为低电平且然后在时间2337重置信号线2216的电位2316被设为低电平时，重置操作终止；相应地，对应于光量的反向电流流至向其施加了反向偏压的光电二极管2201，藉此光电二极管2201的阴极的电位变化。
当电荷累积控制信号线2213的电位2313在时间2332再次被设置为高电平时，通过信号电荷累积部分2212与光电二极管2201的阴极之间的电位差异，电流流动，且信号电荷累积部分2212的电位2312变化。
此后的步骤与根据图25A的操作模式的步骤一样。
接着，描述图26中所示的两个晶体管的像素电路配置。
像素电路被形成为具有光电二极管4401、放大晶体管4402、和选择晶体管4405。
放大晶体管4402的栅极连接至信号电荷累积控制信号部分4412，放大晶体管4402的源极和漏极之一连接至电源线4430，且放大晶体管4402的源极和漏极中的另一个连接至选择晶体管4405的源极和漏极之一。
选择晶体管4405的栅极电连接到选择信号线4415，而选择晶体管4405的源极和栅极中的另一个电连接到输出信号线4420。
光电二极管4401的阴极连接至信号电荷累积部分4412，且光电二极管4401的阳极连接至重置信号线4416。此处，电荷保持电容器可被连接在信号电荷累积部分4412和地电位线之间。
接着，描述包括于图26中像素电路中的元件的功能。光电二极管4401根据入射在像素上的光量产生电流。放大晶体管4402输出对应于信号电荷累积部分4412的电位的信号。选择晶体管4405在读取中控制像素的选择。信号电荷累积部分4412是电荷保持节点并保持取决于有光电二极管4401所接收到的光的量而改变的电荷。
重置信号线4416是提供重置电位至信号电荷累积部分4412的信号线。输出信号线4420是用作由放大晶体管4402产生的信号的输出目的地的信号线。选择信号线4415是控制选择晶体管4405的信号线。电源线4430是提供电源电压的信号线。
接着，将使用图27中所示的时序图而描述图26的像素电路的操作。
为简化图27中的描述，重置信号线4416的电位3716、和选择信号线4415的电位3715被提供为在两个电平之间变化的信号。注意，由于每一个电位是模拟信号，实际中，根据情况，电位可具有不限于两个电平的多种电平。
当重置信号线4416的电位3716在时间3730被设为高电平时，信号电荷累积部分4412的电位3712被初始化为重置电位，该重置电位低于重置信号线4416的电位3716达光电二极管4401的正向电压。这些步骤被称为重置操作。
当重置信号线4416的电位3716在时间3731被设为低电平时，信号电荷累积部分4412的电位3712保持重置电位，藉此反向偏压被施加至光电二极管4401。在这个阶段，累积操作开始。
然后，由于对应于光量的反向电流流至光电二极管4401，累积在信号电荷累积部分4412中的电荷量根据光量而变化。
当选择信号线4415的电位3715在时间3732被设为高电平时，根据信号电荷累积部分4412的电位3712将电荷从电源线4430提供至输出信号线4420。在这个阶段，读取操作开始。
当选择信号线4415的电位3715在时间3733被设为低电平时，从信号电荷累积部分4412向光电二极管4401的电荷转移停止，藉此确定了累积于信号电荷累积部分4412中的电荷量。此处，累积操作被终止。
然后，从电源线4430至输出信号线4420的电荷供给停止，且确定了输出信号线的电位3720。此处，读取操作被终止。
接着，图28中示出一个晶体管的像素电路配置。该像素电路包括光电二极管2601、放大晶体管2602、和电容器2606。
放大晶体管2602的栅极连接至信号电荷累积部分2612，放大晶体管2602的源极和漏极之一连接至电源线2630，且放大晶体管2602的源极和漏极的另一个连接至输出信号线2620。
光电二极管2601的阴极连接至信号电荷累积部分2612，且光电二极管2601的阳极连接至重置信号线2616。电容器2606的一个端子连接至信号电荷累积部分2612且另一个端子连接至选择信号线2615。此处，电荷保持电容器被连接在信号电荷累积部分2612和地电位线之间。
接着，描述形成图28的像素电路的元件的功能。光电二极管2601根据入射在像素上的光量产生电流。放大晶体管2602输出对应于信号电荷累积部分2612的电位的信号。信号电荷累积部分2612是电荷保持节点并保持取决于有光电二极管2601所接收到的光的量而改变的电荷。注意，选择信号线2615使用容性耦合来控制信号电荷累积部分2612的电位。
重置信号线2616是提供重置电位至信号电荷累积部分2612的信号线。输出信号线2620是用作由放大晶体管2602产生的信号的输出目的地的信号线。选择信号线2615是控制电容器2606的信号线。电源线2630是提供电源电压的信号线。
接着，将参考图29中所示的时序图而描述图28的像素电路的操作。
为简化图29中的描述，重置信号线2616的电位2716、和选择信号线2615的电位2715被提供为在两个电平之间变化的信号。注意，由于每一个电位是模拟信号，实际中，根据情况，电位可具有不限于两个电平的多种电平。
当重置信号线2616的电位2716在时间2730被设为高电平时，信号电荷累积部分2612的电位2712被初始化为重置电位，该重置电位低于重置信号线2616的电位2716达光电二极管2601的正向电压。这些步骤被称为重置操作。
接着，当重置信号线2616的电位2716在时间2731被设为低电平时，信号电荷累积部分2612的电位2712保持重置电位，藉此反向偏压被施加至光电二极管2601。在这个阶段，累积操作开始。
然后，由于对应于光量的反向电流流至光电二极管2601，累积在信号电荷累积部分2612中的电荷量根据光量而变化。
选择信号线2615的电位2715在时间2732被设为高电平，从而由于容性耦合，信号电荷累积部分2612的电位2712变高；因此，放大晶体管2602被导通。进一步，根据信号电荷累积部分2612的电位2712，电荷从电源线2630被提供至输出信号线2620。在这个阶段，读取操作开始。
当选择信号线2615的电位2715在时间2733被设为低电平时，信号电荷累积部分2612的电位2712通过容性耦合减少，且从信号电荷累积部分2612至光电二极管2601的电荷转移停止，藉此确定累积于信号电荷累积部分2612中的电荷量。此处，累积操作被终止。
然后，从电源线2630至输出信号线2620的电荷提供停止，且确定了输出信号线的电位2720。此处，读取操作被终止。
注意，图26和图28中的像素电路结构优选具有屏蔽入射光至光电二极管的结构，因为信号电荷累积部分的电荷利用上述结构通过光电二极管流出。
可与任一其他实施例或示例适当组合地实现本实施例。
(实施例4)
在本实施例中，将描述被用于本发明一个实施例中的半导体器件的漏电流所要求的条件。
包括硅半导体的晶体管具有较高的截止态电流。在其中操作使用晶体管形成的具有全局快门的CMOS传感器的情况下，当最后一行被读取时结束的电荷保持时间段变得更长，且在这个时间段中由于截止态电流引起更多的电流流动。电荷量被改变，这表现为图像灰度的变化，且不能获得正常的图像。
在这个实施例中，在其中使用了具有全局快门的CMOS传感器的情况下，描述了连接至信号电荷累积部分的晶体管的截止态电流所需要的条件。
存储于信号电荷累积部分(FD)中的电荷通过连接至信号电荷累积部分(FD)的晶体管的截止态电流(Ioff)而丢失。不影响图像灰度的电荷量的变化是指电荷保持时间段(Δt)中的电荷量(ΔQFD)小于对应于电压(ΔVFD)的电荷量，该电压(ΔVFD)改变达信号电荷累积部分(FD)的电容(CFD)的一个灰度标度。此时的信号电荷累积部分(FD)的电容值(CFD)和截止态电流(Ioff)之间的关系用公式1表达。
CFD·ΔVFD≥Ioff·Δt＝ΔQFD [公式1]
此处，当使用信号电荷累积部分(FD)的最大电压(VFD)、有效值相对于一个灰度变化的比值(a)、和n-位灰度标度(2n)时，改变达一个灰度标度的电压(ΔVFD)可由公式2表达。
ΔVFD＝VFD·a/2n (公式2)
此外，由于电荷保持时间段(Δt)需要最多一帧的电荷保持时间段，当使用帧频率(f)时，电荷保持时间段(Δt)可用公式3表达。
Δt＝1/f (公式3)
此处，整理公式1、2、和3，获得公式4。
2n≤CFD·VFD·f·a/Ioff (公式4)
图37是示出其中用等号表达公式4的关系表达的情况的示图。垂直轴表示图像的灰度标度(n)，且水平轴表示电荷QFD(＝CFD·VFD)。三条曲线示出其中晶体管的截止态电流(Ioff)各不相同的状态，且曲线1101示出1[fA]、曲线1102示出10[fA]、且曲线1103示出100[fA]。位于曲线1101、曲线1102、和曲线1103下的面积分别示出可提供的灰度标度的数量。注意，图37示出其中满足f＝60[Hz]且a＝50[％]的情况的计算结果。
从图37和公式4中可发现，图像的灰度标度数量(n)对数地成比例于电容(CFD)和电压(VFD)。像素大小的减少伴随着电容(CFD)的减少。功耗的减少伴随着电压(VFD)的减少。因此，有必要减少截止态电流(Ioff)从而实现图像质量的改进以及像素大小和功耗的降低。即，当截止态电流(Ioff)减少时，可降低像素尺寸和功耗；相应地，可提供获取高质量图像的图像传感器。
作为示例，具有其中满足了CFD＝20[fF]和VFD＝3[V]关系的条件的图像传感器。描述了对应于图37中的这个条件的点1111和点1113。在点1113的图像的灰度标度n是4.17[位]，而点1111的灰度标度是10.81[位]。因此，有必要采用其Ioff接近于或等于1[fA]的晶体管从而提供具有全局快门的图像传感器，其中满足CFD＝20[fF],VFD＝3[V],且n＝10[位]的关系。可通过使用包括氧化物半导体的晶体管而提供这样的具有非常低的截止态电流的晶体管。
对应于一个灰度标度的电荷量的最小值理想地是一个电子的电荷量(1e＝1.902×10-19[C])。毋庸赘言，由于统计误差引起的噪声，诸如电子数量的变化应该在实际的半导体器件中被移除，实际中需要数个或更多个电子。此处，考虑到理想的极限，在电荷保持时间段中将丢失的电荷(ΔQFD)应该小于一个电子的电荷量(1e)。因此，公式1可由公式5表达。
CFD·ΔVFD＝1e≥Ioff·Δt (公式5)
进一步，公式5可表达为公式6。图38是示出其中用等号表达公式6的关系表达的情况的示图。垂直轴表示晶体管的截止态电流(Ioff)，且水平轴表示帧频率(f)。例如，在其中f是60[Hz]，被图示为图38中所示的点1201的情况下，晶体管所需要的截止态电流Ioff小于或等于0.01[fA](＝1.902×10-19[C]×60[Hz])。
Ioff≤1e/Δt＝1e·f (公式6)
即，为了实现具有全局快门的CMOS图像传感器，截止态电流Ioff小于或等于0.01[fA]的晶体管可被用作连接至像素中的信号电荷累积部分的晶体管。通过使用包括氧化物半导体的晶体管作为截止态电流非常小的晶体管，这样的图像传感器是切实可行的。
可与任一其他实施例或示例适当组合地实现本实施例。
(实施例5)
在这个实施例中，将描述包括氧化物半导体的晶体管的示例。
对于在本说明书中公开的包括氧化物半导体的晶体管的结构没有特定限制。例如，可采用具有顶栅结构或底栅平面结构的交错型晶体管或平面型晶体管。此外，晶体管可具有包括一个沟道形成区的单栅结构、包括两个沟道形成区的双栅结构、或包括三个沟道形成区的三栅结构。
图30A至30D各自示出晶体管的截面结构的示例。
图30A到30D所示的晶体管各自包括氧化物半导体。使用氧化物半导体的优势在于可获得相对高的迁移率和非常低的截止态电流；毋庸赘言，可使用其他半导体。
图30A中所示的晶体管3410是多个底栅晶体管的其中一个，且也被称为倒交错晶体管。
在具有绝缘表面的衬底2400上，晶体管3410包括，栅电极层2401、栅绝缘层2402、氧化物半导体层2403、源电极层2405a、和漏电极层2405b。形成绝缘层2407和保护绝缘层2409来覆盖上述层。
图30B中所示的晶体管3420是一个被称为沟道保护型的底栅晶体管，且也被称为倒交错晶体管。
在具有绝缘表面的衬底2400上，晶体管3420包括，栅电极层2401、栅绝缘层2402、氧化物半导体层2403、用作覆盖氧化物半导体层2403的沟道形成区的沟道保护层的绝缘层2427、源电极层2405a、以及漏电极层2405b。此外，形成保护绝缘层2409来覆盖这些层。
图30C中所示的晶体管3430是底栅晶体管，且在具有绝缘表面的衬底2400上，包括栅电极层2401、栅绝缘层2402、源电极层2405a、漏电极层2405b、以及氧化物半导体层2403。此外，形成绝缘层2407和保护绝缘层2409来覆盖上述层。
在晶体管3430中，栅绝缘层2402被设置在衬底2400和栅电极层2401上并与两者相接触，且源电极层2405a和漏电极层2405b被设置在栅绝缘层2402上并与之相接触。进一步，在栅绝缘层2402、源电极层2405a、和漏电极层2405b上设置氧化物绝缘层2403。
图30D所示的晶体管3440是顶栅晶体管的一个类型。在具有绝缘表面的衬底2400上，晶体管3440包括，绝缘层2437、氧化物半导体层2403、源电极层2405a、漏电极层2405b、栅绝缘层2402、和栅电极层2401。连线层2436a和连线层2436b被设置为分别与源电极层2405a和漏电极层2405b接触并分别电连接至源电极层2405a和漏电极层2405b。
在本实施例中，氧化物半导体层2403被用作如上所述的晶体管中所包括的半导体层。作为被用于氧化物半导体层2403的氧化物半导体材料，可使用如下金属氧化物中的任意：作为四元素金属氧化物的In-Sn-Ga-Zn-O基金属氧化物；作为三元素金属氧化物的In-Ga-Zn-O基金属氧化物、In-Sn-Zn-O基金属氧化物、In-Al-Zn-O基金属氧化物、Sn-Ga-Zn-O基金属氧化物、Al-Ga-Zn-O基金属氧化物、以及Sn-Al-Zn-O基金属氧化物；作为二元素金属氧化物的In-Zn-O基金属氧化物、Sn-Zn-O基金属氧化物、Al-Zn-O基金属氧化物、Zn-Mg-O基金属氧化物、Sn-Mg-O基金属氧化物、和In-Mg-O基金属氧化物；In-O基金属氧化物；Sn-O基金属氧化物；和Zn-O基基金属氧化物。进一步，Si可包含在氧化物半导体中。此处，例如，In-Ga-Zn-O基氧化物半导体是含至少In、Ga和Zn的氧化物半导体，并且对组分比没有特定限制。此外，In-Ga-Zn-O基氧化物半导体可包含除In、Ga和Zn以外的元素。
可使用由化学式InMO3(ZnO)m(m>0)表示的薄膜作为氧化物半导体层2403。此处，M表示从Zn、Ga、Al、Mn和Co中所选择的一种或多种金属元素。例如，M可以是Ga、Ga和Al、Ga和Mn、Ga和Co等。
在各自包括氧化物半导体层3410的晶体管3420、3430、3440、和2440中，截止状态中的电流值(截止状态电流之)可较小。因此，在其中晶体管3410、3420、3430、和3440连接至电荷存储节点的情况下，可尽可能防止电荷的流动。
此外，包括氧化物半导体层3410的晶体管3410、3420、3430、和3440的每一个可以高速操作，因为它们可实现相对更高的场效应迁移率。因此，可在例如显示设备、成像设备等的一个衬底上形成驱动像素的驱动器电路部分；因此，可减少组件的数量。
作为具有绝缘表面的衬底2400，可使用由钡硼硅玻璃、铝硼硅玻璃等制成的玻璃衬底。
在底栅晶体管3410、3420和3430中，可在衬底和栅电极层之间设置用作基膜的绝缘膜。该基膜具有防止杂质元素从衬底扩散的功能，并且可形成为具有使用选自氮化硅膜、氧化硅膜、氮氧化硅膜、以及氧氮化硅膜中的一种或多种膜的单层或层叠结构。
可使用诸如钼、钛、铬、钽、钨、铝、铜、钕、或钪之类的金属材料或包括这些材料中的任一种作为其主要组分的合金材料来形成栅电极2401。栅电极层2401并不限于单层，且还可使用不同膜的叠层。
可通过等离子体增强CVD法、溅射法等，使用氧化硅层、氮化硅层、氧氮化硅层、氮氧化硅层、氧化铝层、氮化铝层、氧氮化铝层、氮氧化铝层、或氧化铪层形成栅绝缘层2402。栅绝缘层2402并不限于单层，且还可使用不同膜的叠层。例如，通过等离子体增强CVD法，形成厚度大于或等于50nm且小于或等于200nm的氮化硅层(SiNy(y>0))作为第一栅绝缘层、且在第一栅绝缘层上形成厚度大于或等于5nm且小于或等于200nm的氧化硅层(SiOx(x>0))作为第二栅绝缘层，从而形成整体厚度200nm的栅绝缘层。
可使用例如，选自Al,Cr,Cu,Ta,Ti,Mo,或W的元素的膜、选自这些元素中的任意的合金的膜作为被用于源电极层2405a和漏电极层2405b的导电膜。或者，可采用其中在Al、Cu等金属层上和/或下堆叠Ti、Mo、W等的高熔点金属层的结构。此外，通过使用添加了防止Al膜中产生小丘或须状物(whisker)的元素(Si、Nd、Sc等)的Al材料，可改善耐热性。
可分别使用类似于源电极层2405a和漏电极层2405b的材料用于诸如连线层2436a和连线层2436b之类连接至源电极层2405a和漏电极层2405b的导电膜。
可选地，可使用导电金属氧化物形成将成为源电极层2405a和漏电极层2405b(包括使用与源和漏电极层一样的层形成的连线层)的导电膜。作为导电金属氧化物，可使用氧化铟(In2O3)、氧化锡(SnO2)、氧化锌(ZnO)、氧化铟-氧化锡合金(In2O3-SnO2，缩写为ITO)、氧化铟-氧化锌合金(In2O3-ZnO)、或者包含氧化硅的这些金属氧化物材料中的任一种。
可使用无机绝缘膜(其典型示例为氧化硅膜、氧氮化硅膜、氧化铝膜、和氧氮化铝膜)，作为绝缘层2407、2427、和2437。
作为保护绝缘层2409，可使用诸如氮化硅膜、氮化铝膜、氮氧化硅膜、或氮氧化铝膜之类的无机绝缘膜。
可在保护绝缘层2409上形成平坦化绝缘膜，从而减少由晶体管的结构引起的表面不平坦度。作为平面化绝缘膜，可使用诸如聚酰亚胺、丙烯酸、或苯并环丁烯之类的有机材料。除了这种有机材料，也可能使用低介电常数材料(低k材料)等。注意，可通过堆叠使用这些材料形成的多个绝缘膜来形成平面化绝缘膜。
因此，通过使用在这个实施例中描述的包括氧化物半导体层的晶体管可提供高性能半导体器件。
可与其它实施例中描述的结构进行适当的组合来实现此实施例。
(实施例6)
在这个实施例中，将参考附图详细地描述用于制造包括氧化物半导体层的晶体管的方法的示例。
图31A到31E是示出制造晶体管2510的工艺的示例的截面图。晶体管2510是具有底栅结构的倒交错晶体管，类似于图30A中所示的晶体管3410。
在本实施例中用于半导体层的氧化物半导体是i型(本征)氧化物半导体或基本i型(本征)氧化物半导体。该i-型(本征)氧化物半导体或基本i-型(本征)氧化物半导体以如下方式获得：尽可能将用作施主的氢从氧化物半导体中移除，且该氧化物半导体被高度提纯从而尽可能少地包含非氧化物半导体主要组分的杂质。换句话说，特征在于，经提纯的i型(本征)半导体、或接近其的半导体不是通过添加杂质、而是通过尽可能多地去除杂质(诸如氢或水)来获取。相应地，包括于晶体管2510中的氧化物半导体层是被高度提纯且被制成电i-型(本征)的氧化物半导体层。
另外，提纯的氧化物半导体包括极少的载流子(接近零)，并且其载流子浓度低于1×1014/cm3、优选低于1×1012/cm3、更优选低于1×1011/cm3。
由于氧化物半导体包括极少的载流子，因此在晶体管中截止态电流可减小。截止态电流的量越小越好。
具体地，在包括氧化物半导体层的晶体管中，在室温时每微米沟道宽度的截止电流密度可小于或等于10aA/μm(1×10-17A/μm)、进一步小于或等于1aA/μm(1×10-18A/μm)、进一步小于或等于10zA/μm(1×10-20A/μm)。
此外，在包含氧化物半导体层的晶体管2510中，几乎观察不到导通状态电流的温度依赖性，且截止状态电流保持极低。
下文中将参考图31A-31E来描述在衬底2505上制造晶体管2510的工艺。
首先，在具有绝缘表面的衬底2505上形成导电膜，且然后，在第一光刻步骤和蚀刻步骤中形成栅电极层2511。注意，可通过喷墨法形成抗蚀剂掩模。通过喷墨法形成抗蚀剂掩模不需要光掩模；由此可降低制造成本。
作为具有绝缘表面的衬底2505，可使用与实施例5中描述的衬底2400类似的衬底。在本实施例中，玻璃衬底被用作衬底2505。
可在衬底2505与栅电极层2511之间设置用作基膜的绝缘膜。该基膜具有防止杂质元素从衬底2505扩散的功能，并且可形成为具有使用氮化硅膜、氧化硅膜、氮氧化硅膜、以及氧氮化硅膜中的一种或多种的单层或层叠结构。
可使用诸如钼、钛、钽、钨、铝、铜、钕、或钪之类的金属材料或包括这些材料中的任一种作为其主要组分的合金材料来形成栅电极2511。栅电极层2511并不限于单层，且还可使用不同膜的叠层。
接着，在栅电极层2511上形成栅绝缘层2507。可通过等离子体增强CVD法、溅射法等，使用氧化硅层、氮化硅层、氧氮化硅层、氮氧化硅层、氧化铝层、氮化铝层、氧氮化铝层、氮氧化铝层、或氧化铪层形成栅绝缘层2507。栅绝缘层2507并不限于单层，且还可使用不同膜的叠层。
对于本实施例中的氧化物半导体，使用通过移除杂质形成为i型或基本i型半导体的氧化物半导体。这样的高度提纯的氧化物半导体高度敏感于界面状态和界面电荷；因此，氧化物半导体层和栅绝缘层之间的界面是重要的。为此，要与高度纯化的氧化物半导体接触的栅绝缘层需要具有高质量。
例如，使用微波(例如，2.45GHz的频率)的高密度等离子体增强CVD是优选的，因为可形成具有高耐压性的致密的高质量绝缘层。高度提纯的氧化物半导体和高质量的栅绝缘膜彼此紧密地接触，藉此可减小界面状态密度，并且可获取良好的界面特性。
毋庸赘言，也可采用诸如溅射法或等离子体增强CVD法之类的不同沉积方法，只要可形成高质量的绝缘层作为栅绝缘层即可。此外，可形成绝缘层作为栅绝缘层，其中该绝缘层的膜质量以及该绝缘层与氧化物半导体的界面特性通过该绝缘层形成后执行的热处理得到改进。在任何情况下，可使用任何绝缘层，只要该绝缘层具有的特性能减少绝缘层与氧化物半导体之间的界面的界面状态密度、形成良好界面、并且具有与栅绝缘层一样的良好的膜质量。此处描述了使用溅射法的示例。
为了在栅绝缘层2507和氧化物半导体膜2530中尽可能少地包含氢、羟基、和水分，优选在溅射装置的预热腔中对衬底2505(其中衬底2505上形成有栅电极层2507，或者衬底2505上形成有直至栅绝缘层2507的多个层)进行预热作为氧化物半导体膜形成的预处理，以使吸收到衬底2511中的诸如氢气或水分的杂质被消除和移除。作为设置在预热室中的排气单元，低温泵是优选的。注意，可省略该预热处理。可类似地在衬底2505上进行这个预热处理，在衬底2505上，在绝缘层2516形成之前，直至且包括源电极层2515a和漏电极层2515b的多个层被形成。
接着，在栅绝缘层2530上形成厚度大于或等于2nm且小于或等于200nm，优选大于或等于5nm且小于或等于30nm的氧化物半导体膜2507(参见图31A)。
要注意，在通过溅射法形成氧化物半导体膜2530之前，优选通过其中引入氩气并产生等离子体的反溅射去除粘附在栅绝缘层2507的表面上的粉末物质(还称作颗粒或灰尘)。反溅射是指RF电源被用于向氩气氛中的衬底侧施加电压，从而离子化的氩与衬底碰撞来修整表面的方法。应注意，替代氩，可使用氮、氦、氧等气体。
可使用实施例5中所述的氧化物半导体，诸如四组分金属氧化物、三组分金属氧化物、二组分金属氧化物、In-O-基金属氧化物、Sn-O-基金属氧化物、或Zn-O-基金属氧化物之类，作为用于氧化物半导体膜2530的氧化物半导体。进一步，Si可包含在氧化物半导体中。在本实施例中，通过使用In-Ga-Zn-O基氧化物半导体靶的溅射法来沉积氧化物半导体膜2530。可选地，可在稀有气体(通常是氩)气氛、氧气氛、或包含稀有气体(通常是氩)和氧的混合气氛中通过溅射法形成氧化物半导体膜2530。
作为通过溅射法形成氧化物半导体膜2530的方法，例如，使用具有如下组分比例的金属氧化物：In2O3:Ga2O3:ZnO的组分比例是1:1:1[摩尔比]。可选地，可使用具有如下组分比例的金属氧化物：In2O3:Ga2O3:ZnO的组分比例是1:1:2[摩尔比]。这样的靶的填充因数为从90％到100％(含本数)，优选95％到99.9％(含本数)。通过使用具有高填充因数的金属氧化物靶，所沉积的氧化物半导体层具有高密度。
在In-Zn-O基材料用作氧化物半导体的情况下，所使用的靶具有原子比In:Zn＝50:1至1:2(摩尔比In2O3:ZnO＝25:1至1:4)、优选原子比In:Zn＝20:1至1:1(摩尔比In2O3:ZnO＝10:1至1:2)、进一步优选原子比In:Zn＝15:1至1.5:1(摩尔比In2O3:ZnO＝15:2至3:4)的组分比。例如，在用于形成原子比In∶Zn∶O＝X∶Y∶Z的In-Zn-O基氧化物半导体的靶中，满足Z＞1.5X+Y的关系。
优选的是，从中移除了诸如氢、水、羟基、或氢化物之类的杂质的高纯度气体被用作用于沉积氧化物半导体膜2530的溅射气体。
衬底被置于处于减小压力下的沉积腔中，且衬底温度被设置成高于或等于100℃且低于或等于600℃，优选高于或等于200℃且低于或等于400℃。通过在衬底被加热的状态中形成氧化物半导体膜，可降低所形成的氧化物半导体膜中的杂质浓度。另外，减少了由于溅射引起的对于膜的损坏。可用以下方式在衬底2505上形成氧化物半导体膜2530：在去除沉积腔中残留的水分的同时向沉积腔引入去除了氢和水分的溅射气体，且使用如上所述的靶。为了去除残留在沉积腔中的水分，优选使用例如低温泵、离子泵、或钛升华泵的截留真空泵。可使用添加了冷阱的涡轮分子泵作为排气单元。在用低温泵排气的沉积腔中，移除氢原子、包含氢原子的诸如水(H2O)的化合物(更优选地，还有包含碳原子的化合物)等，藉此可减少在沉积腔中形成的氧化物半导体膜中的杂质浓度。
作为沉积条件的一个示例，衬底与靶之间的距离为100mm、压力为0.6Pa、直流(DC)功率为0.5kW、且气氛为氧气氛(氧流速的比例是100％)。注意，脉冲直流电源是优选的，因为可减少在沉积中产生的粉末物质(也称作颗粒或灰尘)并且膜厚可以是均匀的。
然后，在第二光刻步骤和蚀刻步骤中将氧化物半导体膜2530处理成岛状氧化物半导体层。此处，可通过喷墨法形成用于形成岛状氧化物半导体层的抗蚀剂掩模。通过喷墨法形成抗蚀剂掩模不需要光掩模；由此可降低制造成本。
在栅绝缘层2507中形成接触孔的情况下，可在处理氧化物半导体膜2530的同时进行形成接触孔的步骤。
要注意，氧化物半导体膜2530的蚀刻可以是干法蚀刻、湿法蚀刻、或干法和湿法蚀刻两者。作为用于氧化物半导体膜2530的湿法蚀刻的蚀刻剂，例如，可使用磷酸、醋酸、和硝酸的混合溶液等。可选地，可使用ITO-07N(由KANTO化学公司(KANTO CHEMICAL CO.,INC.)生产)。
接着，氧化物半导体层经受第一热处理。可通过该第一热处理来对氧化物半导体层脱水或脱氢。在氮或诸如氦、氖、或氩之类的稀有气体的气氛中，在高于或等于400℃且低于或等于750℃的温度下，可选地，在高于或等于400℃且低于或等于衬底的应变点的温度下，进行第一热处理。此处，将衬底引入作为热处理装置之一的电炉，并且在氮气氛中，在450℃下对氧化物半导体层进行热处理达1小时；由此，形成经受了脱水或脱氢的氧化物半导体层2531(见图31B)。
要注意，热处理装置不限于电炉，且可包括通过来自诸如电阻加热元件的加热元件的热传导或热辐射对要处理的对象进行加热的设备。例如，可使用诸如GRTA(气体快速热退火)装置或LRTA(灯快速热退火)装置之类的RTA(快速热退火)装置。LRTA装置是用于通过从诸如卤素灯、卤化金属灯、氙弧灯、碳弧灯、高压钠灯、或高压汞灯之类的灯发射的光(电磁波)辐射来对要处理的物体加热的装置。GRTA装置是用于使用高温气体来进行热处理的装置。作为高温气体，可使用不与要通过热处理处理的对象发生反应的、诸如氮气或如氩气的稀有气体等的惰性气体。
例如，作为第一热处理，GRTA可如下地进行。将衬底传送并放入加热到650℃至700℃范围内的高温的惰性气体，加热几分钟，并且传送且从在高温下加热的惰性气体中取出。
要注意，在第一热处理中，优选地，在引入热处理装置中的惰性气体中不包含水、氢等。可选地，惰性气体的纯度优选为6N(99.9999％)或更高，更优选地7N(99.99999％)或更高(即，杂质浓度为1ppm或更低，优选地为0.1ppm或更低)。
此外，在第一热处理中加热氧化物半导体层之后，高纯度氧气、高纯度N2O气体、或极干燥空气(露点低于或等于-40℃，优选低于或等于-60℃)可被引入同一个炉中。被引入热处理装置的氧气或N2O气体的纯度优选为6N或更高、更优选为7N或更高(即，氧气或N2O气体中的杂质浓度优选为1ppm或更低、更优选为0.1ppm或更低)。优选的是特定地在这些气体中不含有水、氢等。通过氧气或N2O气体的作用，可提供作为氧化物半导体主要组分、且通过脱水或脱氢用于移除杂质的步骤的同时已经被消除的氧。通过这个步骤，氧化物半导体层被高度提纯且被制成电i型(本征)氧化物半导体。
可对未被处理成岛状氧化物半导体层的氧化物半导体膜2530进行氧化物半导体层的第一热处理。在此情况下，在第一热处理之后从加热装置取出衬底，并且随后执行光刻步骤。
注意，除了上述时刻外，第一热处理可在以下时刻中的任一时刻执行，只要是在氧化物半导体层的沉积之后：在源电极层和漏电极层形成在氧化物半导体层上之后，以及在绝缘层形成在源电极层和漏电极层上之后。
进一步，在栅绝缘层2507中形成接触孔的情况下，可在对氧化物半导体膜2530进行第一热处理之前或之后进行接触孔的形成。
还可使用以如下方式形成的氧化物半导体层：氧化物半导体被沉积两次，且在其上进行两次热处理。通过这样的步骤，可不依赖于基底组件而形成c-轴对齐地垂直于膜表面且具有较大厚度的晶体区。
例如，沉积厚度大于或等于3nm且小于或等于15nm的第一氧化物半导体膜，并且在氮气、氧气、稀有气体或干燥空气气氛中在高于或等于450℃且低于或等于850℃、或者优选高于或等于550℃且低于或等于750℃的温度下进行第一热处理，从而形成在包括表面的区域中具有晶体区的第一氧化物半导体膜。然后，具有比第一氧化物半导体膜厚的更大厚度的第二氧化物半导体膜被形成，且在高于或等于450℃且低于或等于850℃、优选高于或等于600℃且低于或等于700℃的温度下进行第二热处理。
通过这些步骤，在整个第二氧化物半导体膜中，使用第一氧化物半导体膜作为籽晶，晶体生长可从下部进行到上部，藉此可形成具有较厚晶体区的氧化物半导体层。
接着，在栅绝缘层2507和氧化物半导体层2531上形成要成为源电极层和漏电极层的导电膜(包括从与源电极层和漏电极层同一层形成的连线)。可使用类似于实施例5中所描述的用于源电极层2405a和漏电极层2405b的材料，作为用作源电极层和漏电极层的导电膜。
在第三光刻步骤中在导电膜上形成抗蚀剂掩模，并进行选择性蚀刻，从而形成源电极层2151a和漏电极层2515b。然后，去除抗蚀剂掩模(参见图31C)。
可使用紫外光、KrF激光或ArF激光来执行第三光刻步骤中的形成抗蚀剂掩模时的曝光。稍后完成的晶体管的沟道长度L根据在氧化物半导体层2531上彼此相邻的源电极层与漏电极层的底部端部之间的距离来确定。在沟道长度L小于25nm的情况下，使用具有极短的数纳米至数十纳米波长的极紫外光来进行在第三光刻步骤中用于抗蚀剂掩模的形成时的曝光。在通过远紫外光的曝光时，分辨率高且聚焦深度大。因此，之后形成的晶体管的沟道长度L可以是10nm到1000nm(含本数)，可增加电路的操作速度，且由于截止态电流值极低可减少功耗。
为了减少光掩模的数量和光刻步骤中的步骤的数量，可使用通过多色调掩模形成的抗蚀剂掩模进行蚀刻步骤。由于通过多色调掩模的光具有多个强度值，可形成部分地具有不同厚度的抗蚀剂掩模。可通过灰化(ashing)来改变抗蚀剂掩模的形状：因此，可在不进行光刻处理的情况下形成具有不同形状的抗蚀剂掩模。由此，可减少曝光掩模的数量，并且还可减少相应的光刻步骤的数量，因此可实现工艺的简化。
注意，优选的是，将蚀刻条件优化成在蚀刻导电膜时不蚀刻且不分割氧化物半导体层2531。然而，难以获得其中仅蚀刻导电膜而根本不蚀刻氧化物半导体层2531的蚀刻条件。在一些情况下，在蚀刻导电膜时，仅氧化物半导体层2531的一部分被蚀刻成具有槽部(凹部)的氧化物半导体层。
在本实施例中，Ti膜被用作导电膜且In-Ga-Zn-O基氧化物被用作氧化物半导体层2531；因此，可使用氨双氧水溶液(氨、水、以及双氧水溶液的混合溶液)被用作蚀刻剂。
接着，形成与氧化物半导体层的一部分接触的用作保护绝缘膜的绝缘层2516。在形成绝缘层2516之前，可进行使用诸如N2O、N2、或Ar之类的气体的等离子体处理来移除在氧化物半导体层的露出的表面上吸收的水等。
可适当地通过其使诸如水或氢之类的杂质不进入绝缘层2516的方法(诸如溅射法)来形成厚度为至少1nm的绝缘层2516。当氢被包含在绝缘层2516中时，氢可进入氧化物半导体层，或氧可被氢从氧化物半导体层中提取出来。在这样的情况下，可减少在被背沟道侧上的氧化物半导体层的电阻(位于背沟道侧上的氧化物半导体层可具有n-型导电率)且可形成寄生沟道。因此，用通过其使得绝缘层中不含有氢和含氢杂质的方法来形成绝缘层2516是重要的。
在本实施例中，通过溅射法形成厚度为200nm的氧化硅膜作为绝缘层2516。成膜时的衬底温度可高于或等于室温且低于或等于300℃，且在本实施例中为100℃。可在稀有气体(通常为氩气)气氛下、氧气气氛下、或含有稀有气体和氧气的混合气氛下通过溅射法来形成氧化硅膜。作为靶，可使用氧化硅或硅。例如，通过将硅用作靶，可通过在含氧的气氛中溅射来形成氧化硅膜。对于被形成为与氧化物半导体层接触的绝缘层2516，优选地使用几乎不包括诸如水分、氢离子和羟基之类的杂质且阻止这样的杂质从外部进入的无机绝缘膜。通常，可使用氧化硅膜、氧氮化硅膜、氧化铝膜、氧氮化铝膜等。
为了在沉积氧化物半导体膜2530的同时移除残留在用于形成绝缘层2516的沉积室中的水分，优选地使用截留真空泵(诸如低温泵)。当在使用低温泵排气的沉积腔中沉积绝缘层2516时，可减小绝缘层2516中的杂质浓度。此外，作为用于去除残留在绝缘层2516的沉积腔中的水分的排气单元，可使用设置有冷槽的涡轮分子泵。
优选的是，从中移除了诸如氢、水、羟基、或氢化物之类的杂质的高纯度气体被用作用于沉积绝缘层2516的溅射气体。
接着，在惰性气体气氛或氧气气氛中(优选在大于或等于200℃且小于或等于400℃下，例如，在大于或等于250℃且小于或等于350℃下)进行第二热处理。例如，在氮气氛中，在250℃进行第二热处理达1小时。在第二热处理中，部分的氧化物半导体层(沟道形成区)在与绝缘层2516相接触的状态中被加热。
通过上述步骤，可提供氧，其为氧化物半导体的主要组分，并与诸如氢、水分、羟基、或氢化物(也被称为氢化合物)之类的杂质通过在氧化物半导体膜上进行的第一热处理而一起被减少。因此，氧化物半导体层被高度提纯且被制成电i型(本征)半导体。
通过以上步骤，形成晶体管2510(参见图31D)。
当具有很多缺陷的氧化硅层被用作氧化物绝缘层时，通过在形成氧化硅层后进行的热处理，包括在氧化物半导体层中的诸如氢、水分、羟基、或氢化物之类的杂质可被扩散至氧化硅层。即，可进一步减少氧化物半导体层中的杂质。
可进一步在绝缘层2516上形成保护绝缘层2506。例如，通过溅射法来形成氮化硅膜。几乎不包含诸如水分之类的杂质且可防止杂质从外部进入的无机绝缘膜，诸如氮化硅膜或氮化铝膜，被优选地用作保护绝缘层。在本实施例中，使用氮化硅膜形成保护绝缘层2506(参见图31E)。
被用作保护绝缘层2506的氮化硅膜被以如下方式形成：上至且包含绝缘层2516在内的数个层被形成于其上的衬底2505被加热至高于或等于100℃且低于或等于400℃，引入包含从中移除了氢和水分的高纯度氮的溅射气体，且使用硅靶。还是在这个情况下，类似于绝缘层2516，优选地形成保护绝缘层2506，同时残留在处理腔中的水分被移除。
在形成保护绝缘层后，可在高于或等于100℃且低于或等于200℃下在空气中进一步进行热处理达长于或等于1小时且短于或等于30小时。该热处理可在固定温度下进行。可选地，下列温度变化被设为一个循环且可被重复数次：温度从室温增加至加热温度且然后减少至室温。
以这种方式，通过使用包括用该实施例制造的高度纯化的氧化物半导体层的晶体管，可进一步减少截止状态中的电流值(截止态电流值)。
此外，由于包括高度提纯的氧化物半导体层的晶体管具有高场效应迁移率，高速操作是可能的。因此，可在例如显示设备、成像设备等的一个衬底上形成驱动器电路部分；因此，可减少组件的数量。
该实施例可按需结合任一其他实施例实现。
[示例1]
在这个示例中，将描述作为本发明的一个实施例的具有像素电路配置的图像传感器的电荷保持特性。
图32A和32B是基于根据实施例3的图24的电路图。在图32A中，包括氧化物半导体的晶体管被用作电荷累积控制晶体管6103，且为放大晶体管6102和选择晶体管6105各自使用包括硅半导体的晶体管。
另一方面，在图32B中，为电荷累积控制晶体管6203、放大晶体管6202、和选择晶体管6205均使用包括硅半导体的晶体管。
在这个示例中，使用图32A和32B的电路图中所示的像素形成图像传感器，且描述了使用图像传感器的输出特性的电荷保持能力之间的比较结果。
在实施例3中描述了图32A和32B的像素电路的操作特性的细节；因此，此处省略其描述。注意每一个信号线中的电位如下。
首先，作为图32A和32B的像素电路中的公共电位，电源线被设为1.8V，且重置信号线的高电平电位被设为3.3V，且重置信号线的低电平电位被设为0V。
仅电荷累积控制信号线的电位不是一样的，从而对应于每一个晶体管的特性。在图32A的像素电路中，电荷累积控制信号线的高电平电位被设为3.0V，且其低电平电位被设为-1.5V。在图32B的像素电路中，电荷累积控制信号线的高电平电位被设为2.6V，且其低电平电位被设为-0.8V。
图33是示出电荷累积控制信号线(TX)和重置信号线(RD)的输入信号的时序图。此处，其中重置信号线具有高电平电位的时间段对应于重置时间段；其中重置信号线的电位被设为低电平且电荷累积控制信号线的电位降至低电平的时间段对应于曝光时间段(累积时间段)；且在电荷累积控制信号线的电位被设为低电平时之后的时间段对应于保持时间段。
图34A示出在每一种照明下，当图33中的信号被输入至具有图32A的像素电路的图像传感器时的特性。被用于测试的照明为0lx,160lx,470lx,和1000lx。在重置时间段中，在每一种照明中示出类似的输出，因为提供了重置电位；且在曝光时间段中，示出了具有不同斜率的输出变化。然后，在保持时间段中，在每种照明中的输出被保持。通过这样的操作，光强度可被转换至信号。此处，当电荷累积控制信号线的电位被设为高电平或低电平时，输出值随着电荷累积控制晶体管的容性耦合的影响而变化；然而，在保持时间段中对于输出信号没有影响。
图34B示出在上述每种照明下，经长时间所获得的输出特性。图34A的虚线框A对应于图34B的虚线框A。
如此处清楚的，据发现，输出信号在任意照明下相对于时间轴几乎没有变化，且具有图32A中所示的像素电路的图像传感器具有极其良好的保持特性。
另一方面，图35A示出在每一种照明下，当图33中的信号被输入至具有图32B的像素电路的图像传感器时的特性。被用于测试的照明为0lx,160lx,470lx,和1000lx。据发现，如34A中，在每种照明下示出不同的输出特性。注意，0lx意味着黑暗条件。
图35B示出在上述每种照明下，经长时间所获得的输出特性。此处，据发现，随时间流逝，输出信号下降，这与图34B中极大地不同。特定地，值得注意的是在高亮度的情况下。对应于照明的信号被保持，但是在保持时间的开始时具有倾斜；然而，1000lx的信号和470lx的信号最终彼此重叠。这意味着这两个信号不可被保持且判定变得不可能。
在0lx的情况下，信号被保持，这是由于光电二极管的充分小的暗电流引起的。在高亮度情况下极弱的电荷保持能力的原因是包含硅半导体的晶体管的漏电流。由于漏电流较高，当光电流流至光电二极管时，电荷通过晶体管的漏电流流出。毋庸赘言，在其中光电二极管具有较高暗电流的情况下，电荷类似地流出。
以此方式，由于包含氧化物半导体的晶体管具有极低的漏电流，可实现如图34B中所示的具有极高电荷保持能力的电路。因此，可以说，为连接至像素的信号电荷累积部分的晶体管使用包括氧化物半导体的晶体管对于需要较长的电荷保持时间段的全局快门系统是有用的。
可与任一实施例或其他示例适当组合地实现该示例。
[示例2]
根据本发明的一个实施例的显示设备表征为获取具有高分辨率的图像数据。因此，使用根据本发明一个实施例的显示设备的电子设备可通过添加显示设备作为组件而可变得更为复杂。
例如，可为显示设备、膝上型计算机、或者设置有记录介质的图像再现设备(典型地，再现诸如DVD(数字多功能盘)之类的记录介质的内容且具有用于显示所再现图像的设备)而使用该显示设备。除上述示例以外，可给出移动电话、便携式游戏机、便携式信息终端、电子书阅读器、摄像机、数码相机、护目镜型显示器(头戴显示器)、导航系统、音频再现设备(例如，汽车音频组件和数字音频播放器)、复印机、传真机、打印机、多功能打印机、自动取款机(ATM)、自动售货机等作为可包括根据本发明的一个实施例的显示器件的电子设备。在图36A到36D中示出这样的电子设备的特定示例。
图36A示出包括外壳5001、显示部分5002、支承底座5003等的显示设备。根据本发明的一个实施例的显示设备可用于显示部分5002。将根据本发明的一个实施例的显示设备用于显示部分5002可提供能够获取具有高分辨率的图像数据且能够配备有更高级功能的应用的显示设备。注意，显示设备包括用于显示信息的所有显示设备，诸如用于个人计算机的显示设备、用接收电视广播的显示设备、以及用于显示广告的显示设备。
图36B示出包括外壳5101、显示部分5102、开关5103、操作键5104、红外射线端口5105等的便携式信息终端。根据本发明的一个实施例的显示设备可用于显示部分5102。将根据本发明的一个实施例的显示设备用于显示部分5102可提供能够获取具有高分辨率的图像数据且配备有更高级功能的应用的便携式信息终端。
图36C示出自动提款机，包括外壳5201、显示部分5202、硬币槽5203、账单槽5204、卡槽5205、银行存折槽5206等。根据本发明的一个实施例的显示设备可用于显示部分5202。将根据本发明的一个实施例的显示设备用于显示部分5202可提供能够获取具有高分辨率的图像数据且更为复杂的自动提款机。使用根据本发明的一个实施例的显示设备的自动提款机可读取诸如指纹、脸部、手纹、掌纹、手部血管图案、虹膜等被用于具有更高的准确度生物计量之类的活体信息。因此，可抑制将要被识别的人标识为不同的人的错误识别引起的错误不匹配率，以及将不同的人标识为所要识别的人的错误识别引起的错误接受率。
图36D示出包括外壳5301、外壳5302、显示部分5303、显示部分5304、话筒5305、扬声器5306、操作键5307、指示笔5308等的便携式游戏机。根据本发明的一个实施例的显示设备可用作显示部分5303或显示部分5304。将根据本发明的一个实施例的显示设备用于显示部分5303或显示部分5304可提供能够获取具有高分辨率的图像数据且配备有更高级功能的应用的便携式游戏机。注意，尽管图36D所示的便携式游戏机包括两个显示部分5303和5304，但是便携式游戏机中所包括的显示部分的数量不限于两个。
可与任一实施例或其他示例适当组合地实现该示例。
本申请基于2010年3月8日向日本专利局提交的日本专利申请号2010-050486，该申请的全部内容通过引用结合于此。

Claims (12)

1.一种半导体器件，包括：
以矩阵设置的多个像素，所述多个像素中的每一个包括：
光电二极管；
信号电荷累积部分；
电荷累积控制晶体管，其中所述电荷累积控制晶体管的源极和漏极之一电连接至所述光电二极管且所述电荷累积控制晶体管的源极和漏极中的另一个电连接至所述信号电荷累积部分；
其中实质上同时在所述多个像素中通过所述光电二极管执行电荷累积操作，且逐行执行对来自所述多个像素的每一个的信号的读取操作，以及
其中在所述多个像素中的所述电荷累积控制晶体管的栅极电连接至彼此。
2.如权利要求1所述的半导体器件，其特征在于，
所述电荷累积控制晶体管中的沟道形成区包括氧化物半导体。
3.如权利要求1所述的半导体器件，其特征在于，
其中所述多个像素中的每一个还包括放大晶体管和选择晶体管，
其中所述放大晶体管的栅极电连接至所述信号电荷累积部分，以及
其中所述放大晶体管的的源极和漏极中的一个电连接到所述选择晶体管的源极和漏极中的一个。
4.如权利要求3所述的半导体器件，其特征在于，
其中所述电荷累积控制晶体管中的沟道形成区包括氧化物半导体，
其中所述放大晶体管中的沟道形成区包括硅半导体，以及
其中所述选择晶体管中的沟道形成区包括硅半导体。
5.一种半导体器件，包括：
第一像素；以及
第二像素；
其中，所述第一像素包括：
第一光电二极管；
第一晶体管；以及
第二晶体管，
其中，所述第二像素包括：
第二光电二极管；
第三晶体管；以及
第四晶体管，
其中，所述第一晶体管被配置为输出对应于第一信号电荷累积部分的电位的信号，
其中，所述第二晶体管被配置为控制由所述第一光电二极管执行的所述第一信号电荷累积部分中电荷累积，
其中，所述第三晶体管被配置为输出对应于第二信号电荷累积部分的电位的信号，
其中，所述第四晶体管被配置为控制由所述第二光电二极管执行的所述第二信号电荷累积部分中电荷累积，
其中，所述第二晶体管中的沟道形成区包括氧化物半导体，
其中，所述第四晶体管中的沟道形成区包括氧化物半导体，
其中，所述第二晶体管的栅极电连接至所述第四晶体管的栅极，
其中，所述第一像素的重置操作和所述第二像素的重置操作同时进行，以及
其中，所述第一像素的读取操作的时序和所述第二像素的读取操作的时序彼此不同。
6.如权利要求5所述的半导体器件，其特征在于还包括：包含在所述第一像素中的第五晶体管和包含在所述第二像素中的第六晶体管，
其中，所述第五晶体管被配置为对所述第一信号电荷累积部分的所述电位初始化，
其中，所述第六晶体管被配置为对所述第二信号电荷累积部分的所述电位初始化，
其中，所述第五晶体管中的沟道形成区包括氧化物半导体，
其中，所述第六晶体管中的沟道形成区包括氧化物半导体，以及
其中，所述第五晶体管的栅极电连接至所述第六晶体管的栅极。
7.如权利要求6所述的半导体器件，其特征在于还包括：包含在所述第一像素中的第七晶体管和包含在所述第二像素中的第八晶体管，
其中，所述第七晶体管的源极和漏极之一电连接至所述第一晶体管的源极和漏极之一，
其中，所述第八晶体管的源极和漏极之一电连接至所述第三晶体管的源极和漏极之一，以及
其中，导通所述第七晶体管的时序和导通所述第八晶体管的时序彼此不同。
8.如权利要求5所述的半导体器件，其特征在于：
所述第一光电二极管和所述第二光电二极管各自为光电二极管。
9.如权利要求8所述的半导体器件，其特征在于：
所述光电二极管为PIN光电二极管。
10.如权利要求8所述的半导体器件，其特征在于：
所述光电二极管为非晶硅。
11.一种显示设备，包括：
如权利要求5所述的半导体器件；以及
显示元件。
12.一种包括如权利要求1或5所述的半导体器件的电子设备。
CN201510377722.3A 2010-03-08 2011-02-18 半导体器件及其制造方法 Active CN104979369B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-050486 2010-03-08
JP2010050486 2010-03-08
CN201180012932.2A CN102792677B (zh) 2010-03-08 2011-02-18 半导体器件及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201180012932.2A Division CN102792677B (zh) 2010-03-08 2011-02-18 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN104979369A CN104979369A (zh) 2015-10-14
CN104979369B true CN104979369B (zh) 2018-04-06

Family

ID=44530519

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510377722.3A Active CN104979369B (zh) 2010-03-08 2011-02-18 半导体器件及其制造方法
CN201180012932.2A Active CN102792677B (zh) 2010-03-08 2011-02-18 半导体器件及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201180012932.2A Active CN102792677B (zh) 2010-03-08 2011-02-18 半导体器件及其制造方法

Country Status (7)

Country Link
US (9) US8654231B2 (zh)
JP (6) JP5017468B2 (zh)
KR (3) KR101874784B1 (zh)
CN (2) CN104979369B (zh)
DE (1) DE112011100842T5 (zh)
TW (2) TWI602285B (zh)
WO (1) WO2011111549A1 (zh)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101874784B1 (ko) * 2010-03-08 2018-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5766519B2 (ja) 2010-06-16 2015-08-19 株式会社半導体エネルギー研究所 入出力装置
JP5823740B2 (ja) 2010-06-16 2015-11-25 株式会社半導体エネルギー研究所 入出力装置
JP5925475B2 (ja) 2010-12-09 2016-05-25 株式会社半導体エネルギー研究所 光検出回路
US8836626B2 (en) 2011-07-15 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
JP6151530B2 (ja) 2012-02-29 2017-06-21 株式会社半導体エネルギー研究所 イメージセンサ、カメラ、及び監視システム
CN104160295B (zh) 2012-03-09 2017-09-15 株式会社半导体能源研究所 半导体装置的驱动方法
US9541386B2 (en) * 2012-03-21 2017-01-10 Semiconductor Energy Laboratory Co., Ltd. Distance measurement device and distance measurement system
CN102709301B (zh) * 2012-05-28 2016-03-30 格科微电子（上海）有限公司 图像传感器以及图像传感器的应用方法
JP6077786B2 (ja) 2012-08-22 2017-02-08 キヤノン株式会社 撮像装置
US8872120B2 (en) * 2012-08-23 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Imaging device and method for driving the same
KR102069683B1 (ko) 2012-08-24 2020-01-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 방사선 검출 패널, 방사선 촬상 장치, 및 화상 진단 장치
DE102013217278B4 (de) * 2012-09-12 2017-03-30 Semiconductor Energy Laboratory Co., Ltd. Photodetektorschaltung, Bildgebungsvorrichtung und Verfahren zum Ansteuern einer Photodetektorschaltung
JP2014130336A (ja) * 2012-11-30 2014-07-10 Semiconductor Energy Lab Co Ltd 表示装置
TWI612321B (zh) * 2013-02-27 2018-01-21 半導體能源研究所股份有限公司 成像裝置
US9368059B2 (en) 2013-03-01 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US20140263952A1 (en) * 2013-03-14 2014-09-18 Perkinelmer Holdings, Inc. High performance digital imaging system
JP6132283B2 (ja) * 2013-05-17 2017-05-24 Ｎｌｔテクノロジー株式会社 増幅回路および増幅回路を用いたイメージセンサ
KR102083776B1 (ko) 2013-09-03 2020-04-16 삼성전자 주식회사 조도 변화에 따라 다른 전압을 픽셀들로 공급할 수 있는 이미지 센서, 이의 동작 방법, 및 상기 이미지 센서를 포함하는 장치
US9401432B2 (en) * 2014-01-16 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR102128579B1 (ko) 2014-01-21 2020-07-01 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 표시 장치
KR102160805B1 (ko) 2014-01-21 2020-09-28 삼성전자주식회사 이미지 센서의 출력 데이터 보정 방법
KR20150091900A (ko) * 2014-02-04 2015-08-12 주식회사 레이언스 이미지센서 및 이의 제조방법
KR20230062676A (ko) * 2014-03-13 2023-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
TWI656631B (zh) * 2014-03-28 2019-04-11 日商半導體能源研究所股份有限公司 攝像裝置
US9674470B2 (en) * 2014-04-11 2017-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for driving semiconductor device, and method for driving electronic device
KR102380829B1 (ko) * 2014-04-23 2022-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
JP6443667B2 (ja) * 2014-05-23 2018-12-26 パナソニックＩｐマネジメント株式会社 撮像装置
JP6260787B2 (ja) 2014-05-23 2018-01-17 パナソニックＩｐマネジメント株式会社 撮像装置
US10157952B2 (en) 2014-05-23 2018-12-18 Panasonic Intellectual Property Management Co., Ltd. Imaging device including semiconductor substrate and unit pixel cell
KR102418666B1 (ko) 2014-05-29 2022-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 소자, 전자 기기, 촬상 소자의 구동 방법, 및 전자 기기의 구동 방법
KR102419715B1 (ko) * 2014-06-09 2022-07-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
US9881954B2 (en) 2014-06-11 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Imaging device
KR102191245B1 (ko) 2014-06-20 2020-12-15 삼성전자주식회사 이미지 센서 구동 방법, 이를 채용한 이미지 센서 및 이를 포함하는 휴대용 전자 기기
TWI757788B (zh) 2014-06-27 2022-03-11 日商半導體能源研究所股份有限公司 攝像裝置及電子裝置
US9729809B2 (en) 2014-07-11 2017-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of semiconductor device or electronic device
KR102422059B1 (ko) 2014-07-18 2022-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 촬상 장치, 및 전자 기기
KR102388997B1 (ko) * 2014-08-29 2022-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기
JP6570417B2 (ja) 2014-10-24 2019-09-04 株式会社半導体エネルギー研究所 撮像装置および電子機器
US9773832B2 (en) 2014-12-10 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10522693B2 (en) 2015-01-16 2019-12-31 Semiconductor Energy Laboratory Co., Ltd. Memory device and electronic device
JP6685240B2 (ja) * 2015-01-27 2020-04-22 株式会社半導体エネルギー研究所 乗員保護装置
US9685476B2 (en) * 2015-04-03 2017-06-20 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
TWI713367B (zh) 2015-07-07 2020-12-11 日商半導體能源研究所股份有限公司 成像裝置及其運作方法
US10090344B2 (en) * 2015-09-07 2018-10-02 Semiconductor Energy Laboratory Co., Ltd. Imaging device, method for operating the same, module, and electronic device
US10896923B2 (en) 2015-09-18 2021-01-19 Semiconductor Energy Laboratory Co., Ltd. Method of operating an imaging device with global shutter system
US10109667B2 (en) * 2015-10-09 2018-10-23 Semiconductor Energy Laboratory Co., Ltd. Imaging device, module, and electronic device
JP6700731B2 (ja) * 2015-11-13 2020-05-27 キヤノン株式会社 投影装置および投影システム
US20170186782A1 (en) * 2015-12-24 2017-06-29 Innolux Corporation Pixel circuit of active-matrix light-emitting diode and display panel having the same
US10347681B2 (en) 2016-02-19 2019-07-09 Semiconductor Energy Laboratory Co., Ltd. Imaging device
JP6904730B2 (ja) 2016-03-08 2021-07-21 株式会社半導体エネルギー研究所 撮像装置
EP3493528B1 (en) * 2016-07-28 2021-05-26 Sony Semiconductor Solutions Corporation Image pickup element
TWI636668B (zh) * 2017-04-28 2018-09-21 友達光電股份有限公司 自動電壓放大裝置及自動電壓放大方法
US11217635B2 (en) 2017-04-28 2022-01-04 Semiconductor Energy Laboratory Co., Ltd. Imaging display device and electronic device
WO2019058691A1 (ja) 2017-09-20 2019-03-28 富士フイルム株式会社 撮像制御装置、撮像装置、撮像制御方法、及び撮像制御プログラム
WO2020082390A1 (en) * 2018-10-27 2020-04-30 Huawei Technologies Co., Ltd. Sensor and display device
WO2021223108A1 (zh) * 2020-05-06 2021-11-11 深圳市汇顶科技股份有限公司 像素、图像传感器及电子装置
TWI771179B (zh) * 2021-09-07 2022-07-11 友達光電股份有限公司 用於光感測及顯示驅動之控制電路及控制方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101515594A (zh) * 2008-10-15 2009-08-26 友达光电股份有限公司 主动式像素传感器电路及其操作方法

Family Cites Families (199)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
GB2289983B (en) * 1994-06-01 1996-10-16 Simage Oy Imaging devices,systems and methods
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4009761B2 (ja) * 1997-03-31 2007-11-21 株式会社ニコン 固体撮像素子
JP4271268B2 (ja) * 1997-09-20 2009-06-03 株式会社半導体エネルギー研究所 イメージセンサおよびイメージセンサ一体型アクティブマトリクス型表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6747638B2 (en) 2000-01-31 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Adhesion type area sensor and display device having adhesion type area sensor
US7129979B1 (en) * 2000-04-28 2006-10-31 Eastman Kodak Company Image sensor pixel for global electronic shuttering
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3899236B2 (ja) 2001-02-16 2007-03-28 シャープ株式会社 イメージセンサの製造方法
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4809999B2 (ja) * 2001-05-25 2011-11-09 キヤノン株式会社 放射線撮像装置及び放射線撮像システム
US6855937B2 (en) 2001-05-18 2005-02-15 Canon Kabushiki Kaisha Image pickup apparatus
JP2002368226A (ja) * 2001-06-11 2002-12-20 Sharp Corp 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
KR100436067B1 (ko) * 2001-11-16 2004-06-12 주식회사 하이닉스반도체 이미지센서 및 그 제조 방법
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4403687B2 (ja) 2002-09-18 2010-01-27 ソニー株式会社 固体撮像装置およびその駆動制御方法
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US20040113151A1 (en) 2002-10-11 2004-06-17 Kabushiki Kaisha Toshiba CMOS image sensor
US7489352B2 (en) * 2002-11-15 2009-02-10 Micron Technology, Inc. Wide dynamic range pinned photodiode active pixel sensor (APS)
US6960796B2 (en) * 2002-11-26 2005-11-01 Micron Technology, Inc. CMOS imager pixel designs with storage capacitor
JP3840214B2 (ja) * 2003-01-06 2006-11-01 キヤノン株式会社 光電変換装置及び光電変換装置の製造方法及び同光電変換装置を用いたカメラ
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP5177694B2 (ja) 2003-03-10 2013-04-03 日立金属株式会社 導電性ボールの搭載装置
US6949445B2 (en) * 2003-03-12 2005-09-27 Micron Technology, Inc. Method of forming angled implant for trench isolation
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7115923B2 (en) 2003-08-22 2006-10-03 Micron Technology, Inc. Imaging with gate controlled charge storage
JP4161855B2 (ja) 2003-09-10 2008-10-08 ソニー株式会社 固体撮像装置、駆動制御方法及び駆動制御装置
US20050057680A1 (en) 2003-09-16 2005-03-17 Agan Martin J. Method and apparatus for controlling integration time in imagers
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7271430B2 (en) 2004-06-04 2007-09-18 Samsung Electronics Co., Ltd. Image sensors for reducing dark current and methods of fabricating the same
US7214974B2 (en) 2004-06-04 2007-05-08 Samsung Electronics Co., Ltd. Image sensors for reducing dark current and methods of manufacturing the same
KR100761824B1 (ko) * 2004-06-04 2007-09-28 삼성전자주식회사 이미지 센서 및 그 제조 방법
DE102005026629B4 (de) 2004-06-04 2014-07-10 Samsung Electronics Co., Ltd. Bildsensor und zugehöriges Herstellungsverfahren
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4492250B2 (ja) 2004-08-11 2010-06-30 ソニー株式会社 固体撮像素子
US7153719B2 (en) 2004-08-24 2006-12-26 Micron Technology, Inc. Method of fabricating a storage gate pixel design
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
BRPI0517560B8 (pt) * 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
WO2006051994A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1812969B1 (en) * 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP4325557B2 (ja) 2005-01-04 2009-09-02 ソニー株式会社 撮像装置および撮像方法
KR100672993B1 (ko) * 2005-01-19 2007-01-24 삼성전자주식회사 자가 승압 기능을 갖는 이미지 센서, 자가 승압 방법 및상기 이미지 센서 형성 방법
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
JP4340248B2 (ja) 2005-03-17 2009-10-07 富士通マイクロエレクトロニクス株式会社 半導体撮像装置を製造する方法
JP4224036B2 (ja) * 2005-03-17 2009-02-12 富士通マイクロエレクトロニクス株式会社 フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法
JP4677258B2 (ja) * 2005-03-18 2011-04-27 キヤノン株式会社 固体撮像装置及びカメラ
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
KR100691183B1 (ko) 2005-06-21 2007-03-09 삼성전기주식회사 화소 단위의 포화 방지 기능을 구비한 이미지 센서
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
FR2888989B1 (fr) * 2005-07-21 2008-06-06 St Microelectronics Sa Capteur d'images
JP4984634B2 (ja) * 2005-07-21 2012-07-25 ソニー株式会社 物理情報取得方法および物理情報取得装置
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP2007074435A (ja) * 2005-09-07 2007-03-22 Funai Electric Co Ltd 固体撮像装置およびその駆動方法
EP1770788A3 (en) * 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
KR100775058B1 (ko) * 2005-09-29 2007-11-08 삼성전자주식회사 픽셀 및 이를 이용한 이미지 센서, 그리고 상기 이미지센서를 포함하는 이미지 처리 시스템
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP4752447B2 (ja) 2005-10-21 2011-08-17 ソニー株式会社 固体撮像装置およびカメラ
KR101112655B1 (ko) * 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
KR100718786B1 (ko) 2005-12-29 2007-05-16 매그나칩 반도체 유한회사 시모스 이미지 센서
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP4631723B2 (ja) 2006-01-27 2011-02-16 ソニー株式会社 固体撮像装置
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US7427736B2 (en) 2006-03-23 2008-09-23 Micron Technology, Inc. Method and apparatus for providing a rolling double reset timing for global storage in image sensors
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP4898522B2 (ja) * 2006-04-21 2012-03-14 キヤノン株式会社 撮像装置、放射線撮像システム、及び、撮像装置の制御方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP4242880B2 (ja) * 2006-05-17 2009-03-25 日本テキサス・インスツルメンツ株式会社 固体撮像装置及びその動作方法
GB2439118A (en) * 2006-06-12 2007-12-19 Sharp Kk Image sensor and display
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5100052B2 (ja) * 2006-07-31 2012-12-19 キヤノン株式会社 固体撮像素子の駆動回路、方法及び撮像システム
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP2008042714A (ja) * 2006-08-09 2008-02-21 Olympus Corp 固体撮像装置
US7663165B2 (en) 2006-08-31 2010-02-16 Aptina Imaging Corporation Transparent-channel thin-film transistor-based pixels for high-performance image sensors
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7916195B2 (en) 2006-10-13 2011-03-29 Sony Corporation Solid-state imaging device, imaging apparatus and camera
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
US7470945B2 (en) * 2006-12-01 2008-12-30 United Microelectronics Corp. CMOS image sensor and an additional N-well for connecting a floating node to a source follower transistor
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR100825804B1 (ko) 2007-02-13 2008-04-29 삼성전자주식회사 Ｃｍｏｓ 이미지 센서 및 그 제조방법
JP4420039B2 (ja) * 2007-02-16 2010-02-24 ソニー株式会社 固体撮像装置
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5412030B2 (ja) * 2007-04-02 2014-02-12 オリンパス株式会社 固体撮像装置
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP4425950B2 (ja) * 2007-06-01 2010-03-03 シャープ株式会社 固体撮像装置および電子情報機器
US8072015B2 (en) 2007-06-04 2011-12-06 Sony Corporation Solid-state imaging device and manufacturing method thereof
US7676951B2 (en) * 2007-06-26 2010-03-16 General Electric Company Method and apparatus for linear measurement of a stator core
KR100882909B1 (ko) * 2007-06-27 2009-02-10 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조 방법, 이를 포함하는유기전계발광표시장치, 및 그의 제조 방법
JP2009040628A (ja) * 2007-08-08 2009-02-26 Toray Ind Inc マイクロレンズ用感光性ガラスペーストおよびそれを用いたマイクロレンズアレイ
JP5262028B2 (ja) 2007-09-10 2013-08-14 ソニー株式会社 イメージセンサおよび制御方法
JP5171178B2 (ja) * 2007-09-13 2013-03-27 富士フイルム株式会社 イメージセンサ及びその製造方法
KR20090040158A (ko) * 2007-10-19 2009-04-23 삼성전자주식회사 투명한 트랜지스터를 구비한 시모스 이미지 센서
JP2009130209A (ja) * 2007-11-26 2009-06-11 Fujifilm Corp 放射線撮像素子
JP5430846B2 (ja) 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4553002B2 (ja) 2007-12-05 2010-09-29 ソニー株式会社 表示装置
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009206508A (ja) * 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
EP2086013B1 (en) 2008-02-01 2018-05-23 Samsung Electronics Co., Ltd. Oxide semiconductor transistor
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
US20090201400A1 (en) 2008-02-08 2009-08-13 Omnivision Technologies, Inc. Backside illuminated image sensor with global shutter and storage capacitor
WO2009119417A1 (ja) * 2008-03-24 2009-10-01 ソニー株式会社 撮像装置、表示撮像装置、電子機器および物体の検出方法
JP5266884B2 (ja) 2008-05-30 2013-08-21 ソニー株式会社 固体撮像装置、撮像装置、画素駆動方法
US8081247B2 (en) * 2008-06-18 2011-12-20 Omnivision Technologies, Inc. Partial row readout for image sensor
JP2010025218A (ja) * 2008-07-18 2010-02-04 Panasonic Corp 圧縮性流体圧アクチュエータ及びそれを用いた関節駆動ユニット
US8471939B2 (en) * 2008-08-01 2013-06-25 Omnivision Technologies, Inc. Image sensor having multiple sensing layers
JP2010050146A (ja) * 2008-08-19 2010-03-04 Fujifilm Corp 固体撮像素子、撮像装置、及び撮像方法
JP5602390B2 (ja) * 2008-08-19 2014-10-08 富士フイルム株式会社 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置
US7965329B2 (en) * 2008-09-09 2011-06-21 Omnivision Technologies, Inc. High gain read circuit for 3D integrated pixel
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8941617B2 (en) * 2008-11-07 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Image input-output device with color layer between photodetector and display elements to improve the accuracy of reading images in color
JP5029624B2 (ja) 2009-01-15 2012-09-19 ソニー株式会社 固体撮像装置及び電子機器
JP5100670B2 (ja) * 2009-01-21 2012-12-19 株式会社半導体エネルギー研究所 タッチパネル、電子機器
JP4582268B1 (ja) * 2009-03-30 2010-11-17 コニカミノルタオプト株式会社 固体撮像装置
WO2010119702A1 (ja) * 2009-04-16 2010-10-21 パナソニック株式会社 固体撮像素子および駆動方法
JP2010252118A (ja) * 2009-04-16 2010-11-04 Panasonic Corp 固体撮像素子
JP5140031B2 (ja) * 2009-05-18 2013-02-06 日揮触媒化成株式会社 光電気セル
US8624875B2 (en) 2009-08-24 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Method for driving touch panel
US8872953B2 (en) 2009-10-30 2014-10-28 Sony Corporation Solid-state imaging device, manufacturing method thereof, camera, and electronic device
WO2011055638A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5238673B2 (ja) * 2009-11-09 2013-07-17 株式会社東芝 固体撮像装置
JP2011114324A (ja) 2009-11-30 2011-06-09 Sony Corp 固体撮像装置及び電子機器
WO2011086848A1 (en) * 2010-01-15 2011-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
CN102713999B (zh) * 2010-01-20 2016-01-20 株式会社半导体能源研究所 电子设备和电子系统
JP2011159757A (ja) * 2010-01-29 2011-08-18 Sony Corp 固体撮像装置とその製造方法、固体撮像装置の駆動方法、及び電子機器
JP2011159756A (ja) * 2010-01-29 2011-08-18 Sony Corp 固体撮像装置とその製造方法、及び電子機器
KR101874784B1 (ko) * 2010-03-08 2018-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011111529A1 (en) * 2010-03-12 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5403369B2 (ja) * 2010-03-31 2014-01-29 ソニー株式会社 固体撮像素子および駆動方法、並びに電子機器
JP2012256020A (ja) * 2010-12-15 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置及びその駆動方法
US9257468B2 (en) * 2012-11-21 2016-02-09 Olympus Corporation Solid-state imaging device, imaging device, and signal reading medium that accumulates an amplified signal without digitization
JP6003291B2 (ja) 2011-08-22 2016-10-05 ソニー株式会社 固体撮像装置及び電子機器
DE102013217278B4 (de) * 2012-09-12 2017-03-30 Semiconductor Energy Laboratory Co., Ltd. Photodetektorschaltung, Bildgebungsvorrichtung und Verfahren zum Ansteuern einer Photodetektorschaltung
JP6480114B2 (ja) * 2014-07-09 2019-03-06 ルネサスエレクトロニクス株式会社 固体撮像装置、画像データ伝送方法、およびカメラシステム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101515594A (zh) * 2008-10-15 2009-08-26 友达光电股份有限公司 主动式像素传感器电路及其操作方法

Also Published As

Publication number Publication date
TWI557886B (zh) 2016-11-11
US9257567B2 (en) 2016-02-09
JP2013009388A (ja) 2013-01-10
US20220020793A1 (en) 2022-01-20
TW201640665A (zh) 2016-11-16
CN102792677B (zh) 2015-08-05
DE112011100842T5 (de) 2013-01-17
US11139327B2 (en) 2021-10-05
JP2012209961A (ja) 2012-10-25
US20150357476A1 (en) 2015-12-10
US20160293649A1 (en) 2016-10-06
JP2013232918A (ja) 2013-11-14
CN102792677A (zh) 2012-11-21
JP2017139496A (ja) 2017-08-10
JP2011211699A (ja) 2011-10-20
US20150129944A1 (en) 2015-05-14
KR20130007596A (ko) 2013-01-18
US20200035726A1 (en) 2020-01-30
US9153619B2 (en) 2015-10-06
KR20170116194A (ko) 2017-10-18
US20110215323A1 (en) 2011-09-08
US8654231B2 (en) 2014-02-18
JP5778638B2 (ja) 2015-09-16
TWI602285B (zh) 2017-10-11
US20160118426A1 (en) 2016-04-28
US20130299888A1 (en) 2013-11-14
JP5017468B2 (ja) 2012-09-05
US20230352502A1 (en) 2023-11-02
US10535691B2 (en) 2020-01-14
KR20180078332A (ko) 2018-07-09
TW201214684A (en) 2012-04-01
US8964085B2 (en) 2015-02-24
US9515107B2 (en) 2016-12-06
JP5350558B2 (ja) 2013-11-27
JP6339723B2 (ja) 2018-06-06
KR101874784B1 (ko) 2018-07-06
KR101970469B1 (ko) 2019-04-19
WO2011111549A1 (en) 2011-09-15
US11710751B2 (en) 2023-07-25
KR101784676B1 (ko) 2017-10-12
JP2015181301A (ja) 2015-10-15
CN104979369A (zh) 2015-10-14
JP5059981B2 (ja) 2012-10-31

Similar Documents

Publication Publication Date Title
CN104979369B (zh) 半导体器件及其制造方法
CN102723364B (zh) 半导体器件
KR101605984B1 (ko) 반도체 장치
CN102597930B (zh) 触摸屏及触摸屏的驱动方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant