JP5238673B2 - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP5238673B2
JP5238673B2 JP2009256572A JP2009256572A JP5238673B2 JP 5238673 B2 JP5238673 B2 JP 5238673B2 JP 2009256572 A JP2009256572 A JP 2009256572A JP 2009256572 A JP2009256572 A JP 2009256572A JP 5238673 B2 JP5238673 B2 JP 5238673B2
Authority
JP
Japan
Prior art keywords
voltage
node
transistor
potential
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009256572A
Other languages
English (en)
Other versions
JP2011101331A (ja
Inventor
麻紀 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009256572A priority Critical patent/JP5238673B2/ja
Priority to US12/939,612 priority patent/US20110109781A1/en
Publication of JP2011101331A publication Critical patent/JP2011101331A/ja
Application granted granted Critical
Publication of JP5238673B2 publication Critical patent/JP5238673B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50Control of the SSIS exposure
    • H04N25/53Control of the integration time
    • H04N25/531Control of the integration time by controlling rolling shutters in CMOS SSIS
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50Control of the SSIS exposure
    • H04N25/57Control of the dynamic range
    • H04N25/59Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745Circuitry for generating timing or clock signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795Circuitry for generating timing or clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、固体撮像装置に関する。
固体撮像装置において、画素部にはマトリクス状に配置された複数の画素素子が形成されている。そしてこの画素素子は垂直信号線で共通接続され、選択行の画素素子において、画素信号がその選択行とされた画素素子から垂直信号線を介して画素信号が読み出される。
ところで、CMOSセンサの画素構造として単位画素セル内に選択トランジスタがある場合と選択トランジスタが無い場合がある。選択トランジスタが無い場合、画素行選択は選択トランジスタではなくリセットトランジスタを通じてフローティングディフュージョンの電位制御により行選択を行う(特許文献1参照)。
選択トランジスタがある場合はフローティングディフュージョンの非選択行の電位を考慮する必要は無いが、選択トランジスタが無い場合は非選択時のフローティングディフュージョンの電位に制限されて、選択トランジスタがある場合と比較して、フローティングディフュージョンにおけるダイナミックレンジが狭くなってしまう。
また、選択行のリセット電位を読み出す際の垂直信号線の電位変動が、シャッター行も含めた非選択行のフローティングディフュージョンにカップリングにより伝わってしまい、選択行のフローティングディフュージョンにおける画素信号のダイナミックレンジが更に狭くなってしまい、結果として取扱信号電荷量を電圧変換する際に画素の飽和信号量を十分に出力できなくなる、といった問題が生じていた。
特開2004−320592号公報
本発明は、広い出力電圧範囲を確保でき、動作信頼性を向上させる固体撮像装置を提供しようとするものである。
この発明の一態様に係る固体撮像装置は、受光した光を光電変換し、該光電変換で得られた電荷を蓄積する第1フォトダイオードと、前記第1フォトダイオードに蓄積された前記電荷を読み出す第1トランジスタと、前記第1トランジスタの電流経路の一端とされ、該第1トランジスタを介して前記電荷が読み出される第1ノードと、前記第1ノードにゲートが接続され、電流経路の一端が垂直信号線に接続された第2トランジスタと、を具備し、前記第1ノードの電位は前記電荷を打ち消す第1電圧、該第1電圧よりも低く、前記電荷の前記垂直信号線への転送を停止する第2電圧、または該第2電圧よりも更に低い第3電圧のいずれか値を保持する。
本発明によれば、広い出力電圧範囲を確保でき、動作信頼性を向上させる固体撮像装置を提供できる。
本発明の第1の実施形態に係る固体撮像装置のブロック図。 本発明の第1の実施形態に係る固体撮像装置のセンサコア部のブロック図。 本発明の第1の実施形態に係る固体撮像装置の読出し方法を説明する図。 本発明の第1の実施形態に係る固体撮像装置の読出し方法のタイムチャート。 本発明の第2の実施形態に係る固体撮像装置の読出し方法のタイムチャート。
以下、この発明の実施形態につき図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
[第1の実施形態]
この発明の第1の実施形態に係る固体撮像装置について図1を用いて説明する。図1は、本発明の第1の実施形態に係る固体撮像装置の一構成例を示したものである。
<全体構成>
図1に示すように、固体撮像装置1は、電源部2、センサコア部3、制御部9、及びレンズ10を備える。またセンサコア部3は、画素部4、この画素部4の下方部にそれぞれ設けられたノイズキャンセル回路5(以下、CDS5と呼ぶ)、AD変換回路6(以下、ADC部6と呼ぶ)、ラッチ回路7、及び水平シフトレジスタ8を備える。以下各部の詳細について説明する。
電源部2は所定の複数の電圧を発生させ、その発生させた複数の電圧を、画素部4を含むセンサコア部3に印加する。特に画素部4に電圧を印加する際、電源部2は電圧VDD(内部電圧)、電圧VDD、及び電圧VDD(L−α)のいずれかを発生させる。ここで、電圧VDD>電圧VDD>電圧VDD(L−α)とされる。そして、電圧VDD(L−α)はゼロ電位、または負電圧のいずれかの値とされる。以上より電源部2は、電圧VDDを発生させる内部電圧生成部と、負電圧発生部とを備える。電圧VDD(L−α)が負電位とされる場合には、この負電圧発生部により電圧VDD(L−α)が生成される。また電圧VDD(L−α)がゼロ電位とされる場合には、電源部2内で接地させればよい。更に電圧VDDを生成させる場合には、電源部2内に設けられた図示せぬ抵抗素子を用いて電圧VDDから該抵抗素子分だけ電圧降下させることで、該電圧VDDが生成される。これら、電圧VDD、電圧VDD、及び電圧VDD(L−α)が制御部9により所定のタイミングで画素部4へと出力される。
センサコア部3はマトリクス状に配置された複数の画素素子(以下、ピクセルと呼ぶ)を備えている。つまり、画素部4では、制御部9から供給された信号RESET、及び信号READに基づいて、複数配置されたピクセルに対する、シャッター動作、並びに読み出し動作(リセット動作及び映像信号の読み出し動作)が行われる。ここでシャッター動作とは、リセット動作の後、ピクセルから映像信号を読み出す前に、該ピクセルが保持する画素信号(光電効果で得られた電圧)を一度破棄する動作である。
CDS5は、画素部4から読み出された映像信号に含まれるノイズをキャンセルする。具体的には、ピクセルから読み出された、後述するリセット電圧をサンプリングする。その後該ピクセルから読み出された映像信号に応じた画素電圧をサンプリングする。そして、これらサンプリングされたリセット電圧と画素電圧とで差分をとる。これにより、トランジスタTbの閾値バラつきなどに起因する固定パターンノイズが除去された映像信号が得られる。
ADC部6は、上記CDS5においてノイズがキャンセルされた映像信号に対し、A/D(Analog-to-Digital)変換を行い、例えば10ビットのデジタル信号を得る。
ラッチ回路7は、ADC部6で得られたデジタル信号をラッチする。
水平シフトレジスタ8は、ラッチ回路7でラッチされたデジタル信号を読み出すよう指示をする。
制御部9は、マスタークロックMCKから与えられたクロック信号に基づいて、固体撮像装置1のタイミングを制御する。マスタークロックMCKは固体撮像装置1の外部に設けられた例えば、時計(以下、外部時計と呼ぶ)を基準として得られるクロック信号である。また、制御部9は固体撮像装置1全体のシステムを動作させるための制御コマンドを外部から受け取る。制御コマンドは例えば、カメラの動作モード(夜景モード、高速モード)などである。そして、制御部9は、外部から受け取ったコマンドのうち、例えばRESRT信号、及びREAD信号を画素部4へと与える。また、上述したように制御部9は、電源部2に対し、画素部4に与える所定の電圧の値の大きさ、及びその電圧を与えるタイミングなどを制御し、後述する、1行に1回入る水平同期信号XHSを生成する。この信号XHSにより画素部4に対する1水平期間が設定される。
レンズ10は外部からの光を受光し、該受光した光を、分解フィルターを通したのち画素部4へと供給する。なお、フィルターはRGB毎に光を分解する。
次に、上記センサコア部3における画素部4の詳細について図2を用いて説明する。図2はセンサコア部3のブロック図である。
<画素部4の詳細について>
図示するように、画素部4には、n本からなる垂直信号線VLINの各々にそれぞれ接続され、且つ垂直方向にm個設けられたピクセル40が配置されている(n、m:自然数)。すなわち、画素部4は、マトリクス状に配置されたn×m個のピクセル40を備える。そして、各垂直信号線VLINにはCDS回路5、ADC回路6、及びラッチ回路7が接続されている。なお、以下では、垂直信号線VLIN1に着目し、また垂直信号線VLINに直交する水平方向の第1ライン上に配置されたピクセル40について説明をする。
ピクセル40は、MOSトランジスタTb、Tc、Td、及びフォトダイオードPDを備える。MOSトランジスタTcのゲートには制御部9から与えられた信号RESET1が与えられる。そして、MOSトランジスタTcのドレイン端には画素電源PXVDD(以下、単に画素電源と呼ぶことがある)を介して電源部2から内部電圧VDD(例えば、2.5V)、電圧VDD、または電圧VDD(L−α)のいずれかが供給される(図中、単にVDDと表記)。MOSトランジスタTcのソース端は接続ノードN1(フローティングディフュージョン)に接続されている。すなわちMOSトランジスタTcはフォトダイオードPDから読み出された映像信号の基準電圧となるリセット電圧を生成するリセットトランジスタとして機能する。MOSトランジスタTdのゲートには制御部9から供給された信号READ1が与えられ、ドレイン端はノードN1に接続され、ソース端は、フォトダイオードPDのカソードが接続されている。すなわち、MOSトランジスタTdは、信号電荷読み出し用トランジスタとして機能する。またフォトダイオードPDのアノードは接地されている。
MOSトランジスタTbのゲートには接続ノードN1が接続される。MOSトランジスタTbのドレイン端には画素電源PXVDDから内部電圧VDD、電圧VDD、または電圧VDD(L−α)のいずれかが供給される。MOSトランジスタTbのソース端には垂直信号線VLIN1が接続されている。すなわち、MOSトランジスタTbのゲートと、MOSトランジスタTcのソース端と、MOSトランジスタTdのドレイン端とが接続ノードN1で共通接続されている。そして、ノードN1を電位の検出を行うノードとする。なお、MOSトランジスタTbは、映像信号を増幅する増幅用トランジスタとして機能する。
また、信号RESET1、及び信号READ1をそれぞれ伝達する信号線は、垂直信号線VLINに直交する水平方向の第1ライン上に配置されたピクセル40で共通接続されている。すなわち、信号線は、垂直信号線VLINに直交する水平方向の第1ラインであって、垂直信号線VLIN1〜垂直信号線VLINnのそれぞれに接続されたピクセル40に対しそれぞれ共通接続されている。なお、垂直信号線VLINに直交する水平方向の第2乃至第mラインについても同様である。また、画素電源PXVDDは第1乃至第mライン上にそれぞれ配置されたn個のピクセル40すべてに共通接続されている。
また、同一列に配置された上記ピクセル40は、MOSトランジスタTbのソース端を介して、垂直信号線VLIN1〜垂直信号線VLINnのいずれかに共通接続される。以下、垂直信号線VLIN1〜垂直信号線VLINnを区別しない場合には、単に垂直信号線VLINと呼ぶ。
また、同一行にあるピクセル40には、信号RESET1〜信号RESETm、信号READ1〜信号READmのいずれかの信号が共通に与えられる。以下、信号RESET1〜信号RESETm、信号READ1〜信号READmに関しても、区別しない場合には、単に信号RESET、信号READと呼ぶ。
<画素部4の動作について>
次に図3(a)及び(b)を用いて、上記図2においてレンズ10から入射した光に応じた電圧をピクセル40から垂直信号線VLINに読み出す際の動作(ローリングシャッターを有する固体撮像装置の読出し方法)について説明する。図3(a)はある時刻における(s−7)行と、s行におけるピクセル40の選択位置を示す。そして図3(b)は図3(a)から、例えば7水平期間(7H)経過した際の第(s−14)行と第(s−7)行におけるピクセル40の選択位置を示す(s:自然数)。
前述したように本実施形態に係る固体撮像装置はローリングシャッターという機能を有する。つまり、m行のうち選択行とされたある行におけるピクセル40からリセット信号及び映像信号を読み出しその後サンプリングを実行する前に、m行存在するピクセル40を順次選択し、該選択したピクセル40におけるフォトダイオードPDにそれまで蓄積された電荷を消滅させる動作が行われる。換言すれば、光電効果でフォトダイオードPDに蓄積した電荷を空にする動作が行われる。この動作をシャッター動作と呼び、このシャッター動作が行われた行をシャッター行と呼ぶ。そしてシャッター動作後、再度光を受光し電荷が空になったそのフォトダイオードPDに電荷を蓄積させ、ある一定期間経過後にピクセル40から映像信号を読み出す。これを読み出し動作と呼ぶ。これらシャッター動作及び読み出し動作におけるピクセル40の各構成における具体的な動作については後述する。
なお、シャッター動作及び読み出し動作は1行目から順々に行っていき、各行における動作は、制御部9により制御されるものとする。また、リセット動作の前にシャッター動作を行っていることから、リセット電圧とは、CDS5においてノイズをキャンセルする際に電位の基準となる、接続ノードN1(フローティングディフュージョンの電位)の電圧を呼ぶ。
<図3(a)について>
まず図3(a)に示すようにある時刻において第(s−7)ラインと第sライン上にそれぞれ配置されたn個のピクセル40が選択される。そして1水平期間内において、シャッター動作が第(s−7)ライン上のピクセル40に対して実行され、読み出し動作が第sライン上のピクセル40に対し実行される。すなわちこの場合、第sライン、及び第(s−7)ライン上に配置されたピクセル40以外のピクセル40は動作しないことになる。まず、第(s−7)ライン上に配置されたピクセル40に対するシャッター動作について説明する。
制御部9は垂直信号線VLINに直交する水平方向の第(s−7)ライン上に配置されたn個のピクセル40に対し、上記説明したシャッター動作を開始する。これにより、第(s−7)ライン上に配置されたn個のピクセル40のフォトダイオードPDにそれまで蓄積されていた電荷を放出させる。具体的には、MOSトランジスタTb、Tcのドレイン端には電圧VDDが供給されている状態で、シャッター行のピクセル40のMOSトランジスタTdのゲートとMOSトランジスタTcのゲートを同時にオンし、フォトダイオードPDに蓄積されていたマイナスの電荷を、フローティングディフュージョンからリセットトランジスタ(MOSトランジスタTc)を介し電源線に放出してフォトダイオードPD電位を空にする。その後、信号電荷読み出し用トランジスタであるMOSトランジスタTdのゲートをオフし、フォトダイオードPDの空電位(ゼロ電位)を確定させて、リセットトランジスタ(MOSトランジスタTc)のゲートをオフする。これがシャッター動作の流れである。
以上により第(s−7)ライン上に配置されたn個のピクセル40に対するシャッター動作が完了する。そしてこのシャッター動作完了後、後述する蓄積時間経過後にこの第(s−7)ライン上に配置されたピクセル40におけるフォトダイオードPDにおいて電荷の読み出しが開始される。その後、行が切り替わり次の行に移動する際に、全行すべての画素からの信号が垂直信号線VLINに現れない期間が必要なので、MOSトランジスタTb、Tcのドレイン端には例えば0Vなど電圧VDDLが供給されている状態で選択行とシャッター行のリセットトランジスタ(MOSトランジスタTc)のゲートをオンし、ノードN1の電位を下げてMOSトランジスタTbをオフさせて、垂直信号線VLINに映像信号が読み出されない期間を作る。尚、シャッター行においてリセットトランジスタ(MOSトランジスタTc)のゲートをオンしてフローティングディフュージョンの電位N1を確定させると、その後の非選択時はずっとそのフローティングディフュージョンの電位N1が維持される事から、全行、つまりマトリクス状に配置されたn×m個のピクセル40すべてのノードN1の電位が下がる状態になるので、垂直信号線VLINに映像信号が現れない。なお、この動作は、単位画素セル中に選択トランジスタが無い画素セル構造の場合に必要な動作期間である。
次に第sライン上に配置されたピクセル40に対する読み出し動作について説明する。垂直信号線VLINに直交する第sライン上に配置されたn個のピクセル40は、シャッター動作後再度光を受光し、そのフォトダイオードPDに電荷を蓄積させ、ある一定期間経過後に読み出し行として行選択されており、上記1水平期間内において、垂直信号線VLINに直交する水平方向の第sライン上に配置されたn個のピクセル40に対し、上記説明した読み出し動作が開始され、ピクセル40から映像信号を読み出す。
<図3(b)について>
図3(b)に示すように上記図3(a)の時点から例えば7水平期間の経過後、シャッター行は第(s−7)ラインから第(s−14)ラインへと移動したとする。そして、読み出し行が第sラインから第(s−7)ラインへと移動したとする。つまり、フォトダイオードPDにおける光の蓄積期間とは、ある行のピクセルに対しシャッター動作が行われてから読み動作に移るまでの期間である。これはm行それぞれに配置されたすべてのピクセル40において同様である。つまり、画素部4におけるすべてのピクセル40における蓄積期間は同一の期間とされる。つまり本実施形態では、7水平期間とされた蓄積期間内でフォトダイオードPDに蓄積された電荷が、映像信号として垂直信号線VLINに読み出される。そして、上記同様1水平期間内において、シャッター動作と読み出し動作とが第(s−14)ライン上のピクセル40と第(s−7)ライン上のピクセル40とにそれぞれ実行される。ここで第(s−14)ライン上に配置されたn個のピクセル40に対するシャッター動作も上記と同様であるため説明を省略する。また、垂直信号線VLINに直交する水平方向の第(s−7)ライン上に配置されたn個のピクセル40に対する、読み出し動作が行われる。第(s−7)ライン上に配置されたn個のピクセル40に対する読み出し動作も上記と同様であることから説明を省略する。なお、フォトダイオードPDの電荷の蓄積期間は制御部9により、変更可能な値である。このように、ローリングシャッター機能とは、読み出し方向に異なる時刻に異なる行のシャッター動作を行う機能であり、蓄積時間後にそれらシャッター動作が実行されたその行に対して読み出し動作が行われる。
<固体撮像装置の動作について>
次に1水平期間内において、あるシャッター行と選択行とされたn個のピクセル40におけるシャッター動作及び読み出し動作が行われる際の、該ピクセル40における各トランジスタの動作について図4を用いて説明する。本実施形態では時刻t0〜時刻t9までを1水平期間とする。
図4は読み出し動作が実行されるピクセル40におけるノードN1の電位、MOSトランジスタTcにおけるゲートの電位(信号RESETのレベル)、及びMOSトランジスタTdにおけるゲートの電位(信号READのレベル)、並びにシャッター動作が実行されるピクセル40におけるノードN1の電位、MOSトランジスタTcにおけるゲートの電位(信号RESETのレベル)、及びMOSトランジスタTdにおけるゲートの電位(信号RESETのレベル)、並びに信号XHSの電位、垂直信号線VLINの電位、及び画素電源の電位のタイムチャートである。また、本実施形態では時刻t0乃至時刻t9を1水平期間とし、その1水平期間の長さは信号XHSで制御される。なお、以下では読み出し動作が実行されるピクセル40が配置された行を選択行と呼び、シャッター動作が実行されるピクセル40が配置された行をシャッター行と呼び、ここでは図示しないが、選択行とシャッター行以外が非選択である。なお、読み出し動作が実行される選択行、及びシャッター動作が行われるシャッター行に接続されたピクセル40に対してのみ制御部9から上記信号RESET、及び信号READが転送される。すなわちそれ以外の非選択行に接続されたピクセル40に対しては上記信号RESET、及び信号READが転送されず、映像信号の読み出しなどは実行されない。
<時刻t0〜t1>
まず、時刻t0〜t1において、制御部9により信号XHSパルスを入れる。信号XHSパルスが‘L’レベルの期間が行の切り替わり目であり、’H‘になるとある行が選択され、1水平期間の動作を行う。
<時刻t2>
図4に示すように、時刻t2において選択行における信号RESETパルスを入れる。すなわち、信号RESETを‘H’レベルとする。このためMOSトランジスタTcはオン状態とされる。また、画素電源の電位は時刻t0以前から電圧VDDとされている。このためノードN1の電位は時刻t2においてそれまでの電圧VDDから上昇し、電圧VDDに達する。すなわち、MOSトランジスタTbのゲートには電圧VDDが印加される。このため、MOSトランジスタTbがオン状態とされる。この結果、該MOSトランジスタTbを介して、ノードN1の電位に相当する電圧が垂直信号線VLINに読み出される。つまり、リセット電圧が垂直信号線VLINに読み出される。これにより、垂直信号線VLINの電圧、垂直信号線Vsigが上昇する。またこのときの垂直信号線Vsigの値は、電圧VDDから、MOSトランジスタTbの閾値分だけ低下した値である。
ところで、選択行のリセット電位を読み出す際の垂直信号線VLINの電位変動が、シャッター行も含めた非選択行のピクセル40のノードN1(フローティングディフュージョン)にカップリングにより伝わってしまい、非選択行のピクセル40のノードN1の電位が上昇した結果、該ノードN1の電位はそれまでの電圧VDD(L−α)から電圧Vcに上昇し、後述する時刻t3で画素信号を読み出す際、選択行のフローティングディフュージョンにおける画素信号のダイナミックレンジが狭くなる。
その後、選択行のピクセル40に信号READパルスが入るまで垂直信号線VLINの電位はリセット電位に維持されているが、このリセット電位を、CDS回路5中の、サンプルホールド回路に電位を保持しておく。
<時刻t3>
次に時刻t3において、選択行として選択されたピクセル40に信号READパルスを入れる。すなわち、‘H’レベルの信号READとされる。このため、MOSトランジスタTdがオン状態とされる。これにより、フォトダイオードPDに蓄積された電荷がノードN1に読み出される。上述したように、フォトダイオードPDにはマイナスの電荷が蓄積されていることから、該フォトダイオードPDの電位は、シャッターを切った直後の空電位から、段々低い電位に下がる。このことから、ノードN1における電位が電圧VDDから減少する。つまり、それまでの電圧VDDからこのフォトダイオードPDに蓄積された電荷に応じた電位(映像信号)分だけノードN1における電位が減少する。この電位が、フォトダイオードPDに蓄積された電荷に応じた画素電圧であり、垂直信号線VLINに読み出される電圧は、画素電圧からMOSトランジスタTbの閾値を差し引いた電圧である。
ところで、シャッター行を含めた非選択画素行におけるピクセル40のノードN1の電位は点線の電圧Vcであるが、選択トランジスタが無い画素構造の場合の画素信号読み出し方法は、m行の画素行のうちフローティングディフュージョンのノードN1の電位が最も高い行の信号が垂直信号線VLINに読み出される性質を持つため、画素電圧は、非選択画素行のフローティングディフュージョンのノードN1以下になってはならない。つまり、選択行のピクセル40から読み出される映像信号のフローティングディフュージョンのノードN1が取りうる範囲は、リセット電圧から非選択画素行の電圧Vc間であり、映像信号のダイナミックレンジは、非選択時のフローティングディフュージョンの電位までに制限されてしまう。
その後、この状態で時刻t4まで垂直信号線VLINの電位は画素電圧に維持されるが、時刻t3〜時刻t4間に画素電圧はCDS回路5へ転送される。そしてCDS回路5において、保持しておいたリセット電位と画素電圧とで差分をとる。差分を取ることにより、トランジスタTbの閾値バラつきなどに起因する固定パターンノイズが除去された映像信号が得られる。
<時刻t4>
次に時刻t4において、シャッター行として選択されたピクセル40に対してシャッター動作が実行される。
すなわちシャッター行におけるピクセル40に転送される信号RESET及び信号READパルスを同時に入れ、ピクセル40のMOSトランジスタTdのゲートとMOSトランジスタTcのゲートを同時にオンすることにより、上記説明したようにシャッター行におけるフォトダイオードPDに蓄積された電荷が画素電源を伝って放出される。また選択行のピクセル40に転送される信号RESETが‘H’レベルとされる。ここで画素電源PXVDDは電圧VDDとされる。このことから、選択行、シャッター行のそれぞれピクセル40におけるノードN1の電位は各々電圧VDDとされる。これにより垂直信号線VLINの電位も電圧VDDからMOSトランジスタTbの閾値分だけ低い電位とされる。その後、シャッター行の信号電荷読み出し用トランジスタであるMOSトランジスタTdのゲートをオフし、フォトダイオードPDの空電位(ゼロ電位)を確定させる。これがシャッター動作の流れである。
<時刻t5>
次に時刻t5において、垂直信号線VLINに映像信号が読み出されない期間を作る。具体的には、選択行とシャッター行のリセットトランジスタ(MOSトランジスタTc)のゲートがオンの状態で画素電源の電位をそれまでの電圧VDDから電圧VDDに落とし、ノードN1の電位を下げてMOSトランジスタTbをオフさせる。尚、時刻t8で後述するように、シャッター行においてリセットトランジスタ(MOSトランジスタTc)のゲートをオンしてフローティングディフュージョンのノードN1を確定させると非選択時はずっとそのフローティングディフュージョンのノードN1が維持される事から、全行、つまりマトリクス状に配置されたn×m個のピクセル40すべてのノードN1の電位が下がる状態になるので、垂直信号線VLINに映像信号が現れない。
<時刻t6>
そして時刻t6において、選択行におけるリセットトランジスタ(MOSトランジスタTc)のゲート電位をオフに落とし、選択行におけるノードN1の電位を電圧VDDに確定する。この時刻でも、時刻t5以降垂直信号線VLINに映像信号が現れていない。
この際、選択行におけるノードN1の電位を決める電圧VDDが信号電荷読み出し用トランジスタであるMOSトランジスタTdのゲートにかかっているロー電圧よりも低い電圧であると、選択行におけるノードN1(フローティングディフュージョン)の電位がMOSトランジスタTdのオフの時のゲート下の電位より低い状態となってしまい、その結果、ノードN1(フローティングディフュージョン)からフォトダイオードPDに暗電流が流れてフォトダイオードPD白傷が現れてしまう。よって、電圧VDDは信号電荷読み出し用トランジスタであるMOSトランジスタTdのゲートにかかっているロー電圧よりも高い電圧に設定しておく必要がある。
<時刻t7>
そして、時刻t7において画素電源の電位が上記電圧VDDLよりも電圧α分だけ低い、電圧VDD(L−α)とされる。またシャッター行における信号RESETは‘H’レベルを維持していることから、該シャッター行のピクセル40におけるノードN1の電位はそれまでの電圧Vcから電圧VDD(L−α)にまで遷移する。ここで、電圧VDD(L−α)値はゼロ電位とされてもよいし、負電位であってもよく、前記で述べた様に電圧VDDも同様に、信号電荷読み出し用トランジスタであるMOSトランジスタTdのゲートにかかっているロー電圧よりも高い電圧に設定しておく必要がある。
<時刻t8>
そして最後に時刻t8において、画素電源が電圧VDDとされる。そして同時刻t8においてシャッター行における信号RESETが‘L’レベルとされる。これにより、該シャッター行におけるピクセル40のノードN1の電位が電圧VDD(L−α)に固定される。尚、時刻t7〜時刻t8でシャッター時に決まったノードN1の電圧VDD(L−α)は、非選択時もずっと維持される。
<時刻t9〜時刻t10>
そして、時刻t9において、信号XHSがそれまでの‘H’レベルから‘L’レベルとされ‘L’レベルの期間に次の行に切り替わる。また、上述したように信号XHSにより1水平期間の長さが制御される。具体的には、該信号XHSが‘L’レベルとされた後、‘H’レベルとされ、再度‘L’レベルとされるまでの期間が1水平期間である。つまり上述したようにこの1水平期間内において、シャッター行のピクセル40に対するシャッター動作及び選択行のピクセル40に対する読み出し動作が実行される。
<本実施形態に係る効果>
本実施形態の様に単位画素セル内に選択トランジスタが存在しない固体撮像装置において、ノードN1における電圧のダイナミックレンジを大きく取ることが可能となる。以下本実施形態における効果について説明する。
本実施形態に係る固体撮像装置であると、ローリングシャッターの機能を有する。すなわち、あるピクセル40に対して読み出し動作が実行される前に、シャッター動作が実行される。これにより、シャッター動作が実行されたあるシャッター行のピクセル40のノードN1の電位は、電圧VDD(L−α)とされる。そして、非選択時はずっとそのフローティングディフュージョンのノードN1が維持される事から、読み出し動作が他のピクセルで実行された結果、例え垂直信号線VLINの上昇に伴い、該シャッター行における該ノードN1の電位がカップリングで上昇したとしても、その上昇の結果得られるノードN1の電位は電圧VDDよりも低くされる。つまり、シャッター行のピクセル40におけるノードN1の電位は電圧Vc(<電圧VDD)とされる(図4)。
このため、選択行のピクセル40に読み出された映像信号の取り得るダイナミックレンジは、リセット電圧から非選択画素行の電圧Vc間である。従来であると、シャッター動作によりシャッター行のノードN1の電位がゼロ電位よりも高い値であったため、電圧Vcの値も上昇していた。すなわち、ダイナミックレンジを十分にとることが出来なかった。
しかし、本実施形態に係る固体撮像装置であると、上述したように電圧Vcの値を小さくすることができることから、選択行のピクセル40におけるノードN1の電位のダイナミックレンジを十分とることができる。つまり、映像信号の出力電位の範囲を大きく取ることが可能とされることから、特に輝度の高い映像、すなわちレンズ10が受光した被写体が、信号の多い映像であった場合であったとしても、その被写体を忠実に再現することができる。
<第2の実施形態>
次に本発明の第2の実施形態に係る固体撮像装置ついて説明する。本実施形態に係る固体撮像装置は、上記第1の実施形態に係る固体撮像装置において、シャッター行に転送される信号RESETを2回のパルスに分けるものである。また上記第1の実施形態に係る固体撮像装置と構成は同一であるため説明を省略する。
<ピクセル40の動作について>
次に1水平期間内において、あるシャッター行と選択行とされたn個のピクセル40におけるシャッター動作及び読み出し動作が行われる際の、上記ピクセル40における各トランジスタの動作について図5を用いて説明する。図5は読み出し動作が実行される各々のピクセル40におけるノードN1の電位、MOSトランジスタTcにおけるゲートの電位(信号RESETのレベル)、及びMOSトランジスタTdにおけるゲートの電位(信号READのレベル)、並びにシャッター動作が実行される各々のピクセル40におけるノードN1の電位、MOSトランジスタTcにおけるゲートの電位(信号RESETのレベル)、及びMOSトランジスタTdにおけるゲートの電位(信号RESETのレベル)、並びに信号XHSの電位、垂直信号線VLINの電位、及び画素電源の電位のタイムチャートである。また、本実施形態では時刻t0乃至時刻t9を1水平期間とし、その1水平期間の長さは信号XHSで制御される。なお、以下では読み出し動作が実行されるピクセル40が配置された行を選択行と呼び、上記第1の実施形態と同様、シャッター動作が実行されるピクセル40が配置された行をシャッター行と呼ぶ。なお、読み出し動作が実行される選択行、及びシャッター動作が行われるシャッター行に接続されたピクセル40に対してのみ上記信号RESET、及び信号READが転送される。すなわちそれ以外のシャッター行に接続されたピクセル40に対しては上記信号RESET、及び信号READが転送されず、映像信号の読み出しなどは実行されない。上記図4と同一の動作については説明を省略する。
<時刻t4>
時刻t4においてシャッター行におけるピクセル40に転送される信号RESET及び信号READパルスを同時に入れ、ピクセル40のMOSトランジスタTdのゲートとMOSトランジスタTcのゲートを同時にオンすることにより、フォトダイオードPD内の電荷を空にする。その後、信号電荷読み出し用トランジスタであるMOSトランジスタTdのゲートをオフしてフォトダイオードPDの空電位(ゼロ電位)を確定させ、この時点から蓄積開始となる。これがシャッター動作である。その後、リセットトランジスタ(MOSトランジスタTc)のゲートを一旦オフする。
なお、時刻t4においてはシャッター行のフォトダイオードPD電位をリセット出来れば良いので、第2の実施形態ではシャッター行のみにパルスを入れており、次の時刻t5においての垂直信号線VLINに映像信号が現れない動作と別動作である事を示す為に、シャッター行に転送される信号RESETを2回のパルスに分けている。
<時刻t5>
そして、時刻t5においてシャッター行におけるピクセル40に転送される信号RESETが再度‘H’レベルとされる。そして、選択行とシャッター行のリセットトランジスタ(MOSトランジスタTc)のゲートが‘H’の状態で画素電源の電位をそれまでの電圧VDDから電圧VDDに落とし、ノードN1の電位を下げてMOSトランジスタTbをオフさせて、垂直信号線VLINに映像信号が読み出されない期間を作る。尚、シャッター行においてリセットトランジスタ(MOSトランジスタTc)のフローティングディフュージョンのノードN1を確定させると非選択時はずっとそのフローティングディフュージョンのノードN1が維持される。これ以外は上記第1の実施形態と同様であることから説明を省略する。
<本実施形態に係る効果>
本実施形態に係る固体撮像装置であっても上記第1の実施形態と同様の効果を奏することが出来る。
つまり、時刻t4においてシャッター行におけるピクセル40に転送される信号RESETの‘H’レベルの信号を2回に分割して転送したとしても、上記第1の実施形態と同様に効果を奏することができる。換言すれば、本実施形態に係る固体撮像装置であったとしても、上記第1の実施形態と同様に、ノードN1のダイナミックレンジを十分にとることが出来、信号の多い被写体であっても忠実に映像を再現することが可能とされる。
なお、上記第1、第2実施形態における時刻t6において選択行における信号RESETを‘L’レベルとしたが、該時刻t6以降も‘H’レベルであってもよい。つまり、選択行におけるピクセル40のノードN1の電位も電圧VDD(L−α)であってもよい。このため、図4、図5における選択行における信号RESETは、それぞれ時刻t8まで‘H’レベルであってもよい。
なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。
1…固体撮像装置、2…電源部、3…センサコア部、4…画素部、5…CDS、6…ADC部、7…ラッチ回路、8…シフトレジスタ、9…制御部、10…レンズ、40…ピクセル、Td…読み出しトランジスタ、Tc…リセットトランジスタ、Tb…増幅トランジスタ、PD…フォトダイオード、VLIN…垂直信号線、N1…フローティングディフュージョン

Claims (7)

  1. 受光した光を光電変換し、該光電変換で得られた電荷を蓄積する第1フォトダイオードと、
    前記第1フォトダイオードに蓄積された前記電荷を読み出す第1トランジスタと、
    前記第1トランジスタの電流経路の一端とされ、該第1トランジスタを介して前記電荷が読み出される第1ノードと、
    前記第1ノードにゲートが接続され、電流経路の一端が垂直信号線に接続された第2トランジスタと、
    を具備し、前記ノードの電位は前記電荷を打ち消す第1電圧、該第1電圧よりも低く、前記電荷の前記垂直信号線への転送を停止する第2電圧、または該第2電圧よりも更に低い第3電圧のいずれか値を保持する
    ことを特徴とする固体撮像装置。
  2. 前記第1ノードに前記第1電圧、前記第2電圧、及び前記第3電圧のいずれかを転送する第3トランジスタと、
    前記第1電圧、前記第2電圧、及び前記第3電圧を生成する電圧発生回路と、
    前記第1電圧、前記第2電圧、及び前記第3電圧を前記第1ノードへ出力するタイミングを制御する制御部と
    を具備し、
    制御部は、第1時刻において前記第1、第3トランジスタをオンとさせつつ、前記フォトダイオードに蓄積された前記電荷を前記第1電圧で打ち消し、その後前記第1トランジスタをオフ、前記第3トランジスタをオンで維持したまま、前記第1時刻よりも後の第2時刻において前記第1ノードの電位を前記第2電圧とさせた後、前記第2時刻よりも後の第3時刻において前記第1ノードの電位を前記第3電圧とさせる
    ことを特徴とする請求項1記載の固体撮像装置。
  3. 前記第1ノードを前記第3電圧とした後、
    前記制御部は前記第1トランジスタをオンとすることで、前記第3時刻から該第3時刻よりも後の第4時刻までの期間前記フォトダイオードで蓄積した前記電荷を前記第1ノードに読み出す請求項2記載の固体撮像装置。
  4. 前記電圧発生回路は、
    前記第1電圧及び前記第2電圧を生成する第1発生部と、
    負電圧またはゼロ電位のいずれかを前記第3電圧として生成する第2発生部と、
    前記第1電圧、前記第2電圧、及び前記第3電圧をそれぞれ出力する第2ノードと
    を具備し、前記制御部は前記第1電圧、前記第2電圧、及び前記第3電圧が前記第2ノードから出力されるタイミングを制御し、
    前記第3電圧を負電圧とする際、前記第2発生部を負電圧発生部と機能させ、
    前記第3電圧をゼロ電圧とする際、前記第2ノードを接地させる
    ことを特徴とする請求項2記載の固体撮像装置。
  5. 前記第3電圧はゼロ電位、または負電位のいずれかの値である
    ことを特徴とする請求項1または2記載の固体撮像装置。
  6. 前記第1ノードに前記第1電圧、前記第2電圧、及び前記第3電圧のいずれかを転送する第3トランジスタと、を更に備えた第1画素部と、
    受光した光を光電変換し、該光電変換で得られた電荷を蓄積する第2フォトダイオードと、前記第2フォトダイオードに蓄積された前記電荷を読み出す第4トランジスタと、前記第4トランジスタの電流経路の一端とされ、該第4トランジスタを介して前記電荷が読み出される第2ノードと、前記第2ノードにゲートが接続され、電流経路の一端が前記垂直信号線に接続された第5トランジスタと、前記第2ノードに前記第1電圧、前記第2電圧、及び前記第3電圧のいずれかを転送する第6トランジスタと、を備えた第2画素部と
    を具備し、
    前記第2画素部の前記第2ノードを前記第3電圧とした状態で、前記第1画素部の前記第1ノードの電位を前記第2電圧から前記第1電圧にまで上昇させる
    ことを特徴とする請求項1記載の固体撮像装置。
  7. 前記第1ノードに前記第1電圧、前記第2電圧、及び前記第3電圧のいずれかを転送する第3トランジスタと
    を更に具備し、
    前記第1トランジスタのゲートに与えられ、前記電荷を前記フォトダイオードから読み出すための第1信号、及び前記第3トランジスタのゲートに与えられ、前記第1ノードの電位を前記第3電圧にするための第2信号を用いて前記電荷に応じた映像信号を前記垂直信号線に出力する
    ことを特徴とする請求項1記載の固体撮像装置。
JP2009256572A 2009-11-09 2009-11-09 固体撮像装置 Expired - Fee Related JP5238673B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009256572A JP5238673B2 (ja) 2009-11-09 2009-11-09 固体撮像装置
US12/939,612 US20110109781A1 (en) 2009-11-09 2010-11-04 Solid state imaging device and method of controlling the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009256572A JP5238673B2 (ja) 2009-11-09 2009-11-09 固体撮像装置

Publications (2)

Publication Number Publication Date
JP2011101331A JP2011101331A (ja) 2011-05-19
JP5238673B2 true JP5238673B2 (ja) 2013-07-17

Family

ID=43973912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009256572A Expired - Fee Related JP5238673B2 (ja) 2009-11-09 2009-11-09 固体撮像装置

Country Status (2)

Country Link
US (1) US20110109781A1 (ja)
JP (1) JP5238673B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979369B (zh) 2010-03-08 2018-04-06 株式会社半导体能源研究所 半导体器件及其制造方法
JP5646420B2 (ja) * 2011-09-14 2014-12-24 株式会社東芝 固体撮像装置
WO2013157423A1 (ja) * 2012-04-19 2013-10-24 国立大学法人東北大学 固体撮像装置
WO2014133076A1 (ja) * 2013-02-27 2014-09-04 株式会社ニコン 撮像素子および電子機器

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6115066A (en) * 1997-06-12 2000-09-05 International Business Machines Corporation Image sensor with direct digital correlated sampling
JP3571226B2 (ja) * 1998-09-10 2004-09-29 株式会社東芝 固体撮像装置
US6624850B1 (en) * 1998-12-30 2003-09-23 Eastman Kodak Company Photogate active pixel sensor with high fill factor and correlated double sampling
CN100347859C (zh) * 2001-03-05 2007-11-07 松下电器产业株式会社 固体摄象装置
JP2004104116A (ja) * 2002-08-21 2004-04-02 Canon Inc 撮像装置
JP4355148B2 (ja) * 2003-02-28 2009-10-28 パナソニック株式会社 固体撮像装置の駆動方法
JP4150279B2 (ja) * 2003-03-31 2008-09-17 松下電器産業株式会社 固体撮像装置及び撮像方法
JP4231322B2 (ja) * 2003-04-08 2009-02-25 パナソニック株式会社 固体撮像装置及び撮像方法
US7349019B2 (en) * 2003-07-30 2008-03-25 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device, camera, power supply device and method thereof
JP4161855B2 (ja) * 2003-09-10 2008-10-08 ソニー株式会社 固体撮像装置、駆動制御方法及び駆動制御装置
JP4432509B2 (ja) * 2004-01-29 2010-03-17 ソニー株式会社 物理量分布検知の半導体装置、並びにこの半導体装置の駆動制御方法および駆動制御装置
JP2006060294A (ja) * 2004-08-17 2006-03-02 Pentax Corp 固体撮像素子
JPWO2006090565A1 (ja) * 2005-02-22 2008-07-24 松下電器産業株式会社 固体撮像装置の駆動方法及び固体撮像装置
JPWO2006093096A1 (ja) * 2005-02-28 2008-08-07 松下電器産業株式会社 固体撮像装置、及びその駆動方法
US7707292B2 (en) * 2005-03-18 2010-04-27 Yahoo! Inc. Method for signing into a mobile device over a network
KR100660866B1 (ko) * 2005-06-20 2006-12-26 삼성전자주식회사 이미지 센서에서 저잡음 글로벌 셔터 동작을 실현한 픽셀회로 및 방법
JP2007060500A (ja) * 2005-08-26 2007-03-08 Sharp Corp 増幅型固体撮像装置
JP5016941B2 (ja) * 2007-02-08 2012-09-05 株式会社東芝 固体撮像装置
JP4380716B2 (ja) * 2007-03-12 2009-12-09 ソニー株式会社 固体撮像装置およびカメラシステム
US7969485B2 (en) * 2007-05-15 2011-06-28 Panasonic Corporation Solid-state imaging device and camera
JP4442669B2 (ja) * 2007-09-18 2010-03-31 ソニー株式会社 固体撮像素子およびカメラシステム
JP5111140B2 (ja) * 2008-02-06 2012-12-26 キヤノン株式会社 固体撮像装置の駆動方法、固体撮像装置、及び撮像システム
US7655966B2 (en) * 2008-03-19 2010-02-02 International Business Machines Corporation High efficiency CMOS image sensor pixel employing dynamic voltage supply

Also Published As

Publication number Publication date
JP2011101331A (ja) 2011-05-19
US20110109781A1 (en) 2011-05-12

Similar Documents

Publication Publication Date Title
US6795117B2 (en) CMOS image sensor with noise cancellation
JP4979375B2 (ja) 固体撮像装置及び撮像システム
EP2832090B1 (en) Cmos image sensors implementing full frame digital correlated double sampling with global shutter
JP5858695B2 (ja) 固体撮像装置及び固体撮像装置の駆動方法
JP5203913B2 (ja) 光電変換装置、撮像システム、及び光電変換装置の駆動方法
JP4929075B2 (ja) 固体撮像装置およびその駆動方法、撮像装置
JP4403387B2 (ja) 固体撮像装置および固体撮像装置の駆動方法
JP4288346B2 (ja) 撮像装置及び画素回路
JP5256874B2 (ja) 固体撮像素子およびカメラシステム
TWI531241B (zh) 影像感測器像素小區讀出架構
JP5262512B2 (ja) 撮像素子およびその制御方法並びにカメラ
JP2006081189A (ja) イメージセンサの検出回路
JP4997126B2 (ja) 固体撮像装置
JP5238673B2 (ja) 固体撮像装置
KR100992065B1 (ko) 촬상장치
US20100033601A1 (en) Solid-state imaging device with a sensor core unit and method of driving the same
CN103517003B (zh) 固态成像装置及其驱动方法和电子设备
JP2007324873A (ja) 固体撮像装置及びその駆動方法
JP4725596B2 (ja) 固体撮像装置、画素信号処理方法
JP6765805B2 (ja) 撮像装置の駆動方法、撮像装置、撮像システム
JP2006060294A (ja) 固体撮像素子
JP2017028513A (ja) 撮像装置、撮像システム及び信号処理方法
JP2011166511A (ja) 撮像素子及び撮像装置及び駆動方法
JP2008017420A (ja) 固体撮像装置およびその駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130401

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees