JP5238673B2 - 固体撮像装置 - Google Patents

Description

本発明は、固体撮像装置に関する。

固体撮像装置において、画素部にはマトリクス状に配置された複数の画素素子が形成されている。そしてこの画素素子は垂直信号線で共通接続され、選択行の画素素子において、画素信号がその選択行とされた画素素子から垂直信号線を介して画素信号が読み出される。

ところで、ＣＭＯＳセンサの画素構造として単位画素セル内に選択トランジスタがある場合と選択トランジスタが無い場合がある。選択トランジスタが無い場合、画素行選択は選択トランジスタではなくリセットトランジスタを通じてフローティングディフュージョンの電位制御により行選択を行う（特許文献１参照）。

選択トランジスタがある場合はフローティングディフュージョンの非選択行の電位を考慮する必要は無いが、選択トランジスタが無い場合は非選択時のフローティングディフュージョンの電位に制限されて、選択トランジスタがある場合と比較して、フローティングディフュージョンにおけるダイナミックレンジが狭くなってしまう。

また、選択行のリセット電位を読み出す際の垂直信号線の電位変動が、シャッター行も含めた非選択行のフローティングディフュージョンにカップリングにより伝わってしまい、選択行のフローティングディフュージョンにおける画素信号のダイナミックレンジが更に狭くなってしまい、結果として取扱信号電荷量を電圧変換する際に画素の飽和信号量を十分に出力できなくなる、といった問題が生じていた。

特開２００４−３２０５９２号公報

本発明は、広い出力電圧範囲を確保でき、動作信頼性を向上させる固体撮像装置を提供しようとするものである。

この発明の一態様に係る固体撮像装置は、受光した光を光電変換し、該光電変換で得られた電荷を蓄積する第１フォトダイオードと、前記第１フォトダイオードに蓄積された前記電荷を読み出す第１トランジスタと、前記第１トランジスタの電流経路の一端とされ、該第１トランジスタを介して前記電荷が読み出される第１ノードと、前記第１ノードにゲートが接続され、電流経路の一端が垂直信号線に接続された第２トランジスタと、を具備し、前記第１ノードの電位は前記電荷を打ち消す第１電圧、該第１電圧よりも低く、前記電荷の前記垂直信号線への転送を停止する第２電圧、または該第２電圧よりも更に低い第３電圧のいずれか値を保持する。

本発明によれば、広い出力電圧範囲を確保でき、動作信頼性を向上させる固体撮像装置を提供できる。

本発明の第１の実施形態に係る固体撮像装置のブロック図。 本発明の第１の実施形態に係る固体撮像装置のセンサコア部のブロック図。 本発明の第１の実施形態に係る固体撮像装置の読出し方法を説明する図。 本発明の第１の実施形態に係る固体撮像装置の読出し方法のタイムチャート。 本発明の第２の実施形態に係る固体撮像装置の読出し方法のタイムチャート。

以下、この発明の実施形態につき図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。

[第１の実施形態]
この発明の第１の実施形態に係る固体撮像装置について図１を用いて説明する。図１は、本発明の第１の実施形態に係る固体撮像装置の一構成例を示したものである。

＜全体構成＞
図１に示すように、固体撮像装置１は、電源部２、センサコア部３、制御部９、及びレンズ１０を備える。またセンサコア部３は、画素部４、この画素部４の下方部にそれぞれ設けられたノイズキャンセル回路５（以下、ＣＤＳ５と呼ぶ）、ＡＤ変換回路６（以下、ＡＤＣ部６と呼ぶ）、ラッチ回路７、及び水平シフトレジスタ８を備える。以下各部の詳細について説明する。

電源部２は所定の複数の電圧を発生させ、その発生させた複数の電圧を、画素部４を含むセンサコア部３に印加する。特に画素部４に電圧を印加する際、電源部２は電圧ＶＤＤ_Ｈ（内部電圧）、電圧ＶＤＤ_Ｌ、及び電圧ＶＤＤ_{（Ｌ−α）}のいずれかを発生させる。ここで、電圧ＶＤＤ_Ｈ＞電圧ＶＤＤ_Ｌ＞電圧ＶＤＤ_{（Ｌ−α）}とされる。そして、電圧ＶＤＤ_{（Ｌ−α）}はゼロ電位、または負電圧のいずれかの値とされる。以上より電源部２は、電圧ＶＤＤ_Ｈを発生させる内部電圧生成部と、負電圧発生部とを備える。電圧ＶＤＤ_{（Ｌ−α）}が負電位とされる場合には、この負電圧発生部により電圧ＶＤＤ_{（Ｌ−α）}が生成される。また電圧ＶＤＤ_{（Ｌ−α）}がゼロ電位とされる場合には、電源部２内で接地させればよい。更に電圧ＶＤＤ_Ｌを生成させる場合には、電源部２内に設けられた図示せぬ抵抗素子を用いて電圧ＶＤＤ_Ｈから該抵抗素子分だけ電圧降下させることで、該電圧ＶＤＤ_Ｌが生成される。これら、電圧ＶＤＤ_Ｈ、電圧ＶＤＤ_Ｌ、及び電圧ＶＤＤ_{（Ｌ−α）}が制御部９により所定のタイミングで画素部４へと出力される。

センサコア部３はマトリクス状に配置された複数の画素素子（以下、ピクセルと呼ぶ）を備えている。つまり、画素部４では、制御部９から供給された信号ＲＥＳＥＴ、及び信号ＲＥＡＤに基づいて、複数配置されたピクセルに対する、シャッター動作、並びに読み出し動作（リセット動作及び映像信号の読み出し動作）が行われる。ここでシャッター動作とは、リセット動作の後、ピクセルから映像信号を読み出す前に、該ピクセルが保持する画素信号（光電効果で得られた電圧）を一度破棄する動作である。

ＣＤＳ５は、画素部４から読み出された映像信号に含まれるノイズをキャンセルする。具体的には、ピクセルから読み出された、後述するリセット電圧をサンプリングする。その後該ピクセルから読み出された映像信号に応じた画素電圧をサンプリングする。そして、これらサンプリングされたリセット電圧と画素電圧とで差分をとる。これにより、トランジスタＴｂの閾値バラつきなどに起因する固定パターンノイズが除去された映像信号が得られる。

ＡＤＣ部６は、上記ＣＤＳ５においてノイズがキャンセルされた映像信号に対し、Ａ／Ｄ（Analog-to-Digital）変換を行い、例えば１０ビットのデジタル信号を得る。

ラッチ回路７は、ＡＤＣ部６で得られたデジタル信号をラッチする。

水平シフトレジスタ８は、ラッチ回路７でラッチされたデジタル信号を読み出すよう指示をする。

制御部９は、マスタークロックＭＣＫから与えられたクロック信号に基づいて、固体撮像装置１のタイミングを制御する。マスタークロックＭＣＫは固体撮像装置１の外部に設けられた例えば、時計（以下、外部時計と呼ぶ）を基準として得られるクロック信号である。また、制御部９は固体撮像装置１全体のシステムを動作させるための制御コマンドを外部から受け取る。制御コマンドは例えば、カメラの動作モード（夜景モード、高速モード）などである。そして、制御部９は、外部から受け取ったコマンドのうち、例えばＲＥＳＲＴ信号、及びＲＥＡＤ信号を画素部４へと与える。また、上述したように制御部９は、電源部２に対し、画素部４に与える所定の電圧の値の大きさ、及びその電圧を与えるタイミングなどを制御し、後述する、１行に１回入る水平同期信号ＸＨＳを生成する。この信号ＸＨＳにより画素部４に対する１水平期間が設定される。

レンズ１０は外部からの光を受光し、該受光した光を、分解フィルターを通したのち画素部４へと供給する。なお、フィルターはＲＧＢ毎に光を分解する。

次に、上記センサコア部３における画素部４の詳細について図２を用いて説明する。図２はセンサコア部３のブロック図である。

＜画素部４の詳細について＞
図示するように、画素部４には、ｎ本からなる垂直信号線ＶＬＩＮの各々にそれぞれ接続され、且つ垂直方向にｍ個設けられたピクセル４０が配置されている（ｎ、ｍ：自然数）。すなわち、画素部４は、マトリクス状に配置されたｎ×ｍ個のピクセル４０を備える。そして、各垂直信号線ＶＬＩＮにはＣＤＳ回路５、ＡＤＣ回路６、及びラッチ回路７が接続されている。なお、以下では、垂直信号線ＶＬＩＮ１に着目し、また垂直信号線ＶＬＩＮに直交する水平方向の第１ライン上に配置されたピクセル４０について説明をする。

ピクセル４０は、ＭＯＳトランジスタＴｂ、Ｔｃ、Ｔｄ、及びフォトダイオードＰＤを備える。ＭＯＳトランジスタＴｃのゲートには制御部９から与えられた信号ＲＥＳＥＴ１が与えられる。そして、ＭＯＳトランジスタＴｃのドレイン端には画素電源ＰＸＶＤＤ（以下、単に画素電源と呼ぶことがある）を介して電源部２から内部電圧ＶＤＤ_Ｈ（例えば、２．５Ｖ）、電圧ＶＤＤ_Ｌ、または電圧ＶＤＤ_{（Ｌ−α）}のいずれかが供給される（図中、単にＶＤＤと表記）。ＭＯＳトランジスタＴｃのソース端は接続ノードＮ１（フローティングディフュージョン）に接続されている。すなわちＭＯＳトランジスタＴｃはフォトダイオードＰＤから読み出された映像信号の基準電圧となるリセット電圧を生成するリセットトランジスタとして機能する。ＭＯＳトランジスタＴｄのゲートには制御部９から供給された信号ＲＥＡＤ１が与えられ、ドレイン端はノードＮ１に接続され、ソース端は、フォトダイオードＰＤのカソードが接続されている。すなわち、ＭＯＳトランジスタＴｄは、信号電荷読み出し用トランジスタとして機能する。またフォトダイオードＰＤのアノードは接地されている。

ＭＯＳトランジスタＴｂのゲートには接続ノードＮ１が接続される。ＭＯＳトランジスタＴｂのドレイン端には画素電源ＰＸＶＤＤから内部電圧ＶＤＤ_Ｈ、電圧ＶＤＤ_Ｌ、または電圧ＶＤＤ_{（Ｌ−α）}のいずれかが供給される。ＭＯＳトランジスタＴｂのソース端には垂直信号線ＶＬＩＮ１が接続されている。すなわち、ＭＯＳトランジスタＴｂのゲートと、ＭＯＳトランジスタＴｃのソース端と、ＭＯＳトランジスタＴｄのドレイン端とが接続ノードＮ１で共通接続されている。そして、ノードＮ１を電位の検出を行うノードとする。なお、ＭＯＳトランジスタＴｂは、映像信号を増幅する増幅用トランジスタとして機能する。

また、信号ＲＥＳＥＴ１、及び信号ＲＥＡＤ１をそれぞれ伝達する信号線は、垂直信号線ＶＬＩＮに直交する水平方向の第１ライン上に配置されたピクセル４０で共通接続されている。すなわち、信号線は、垂直信号線ＶＬＩＮに直交する水平方向の第１ラインであって、垂直信号線ＶＬＩＮ１〜垂直信号線ＶＬＩＮｎのそれぞれに接続されたピクセル４０に対しそれぞれ共通接続されている。なお、垂直信号線ＶＬＩＮに直交する水平方向の第２乃至第ｍラインについても同様である。また、画素電源ＰＸＶＤＤは第１乃至第ｍライン上にそれぞれ配置されたｎ個のピクセル４０すべてに共通接続されている。

また、同一列に配置された上記ピクセル４０は、ＭＯＳトランジスタＴｂのソース端を介して、垂直信号線ＶＬＩＮ１〜垂直信号線ＶＬＩＮｎのいずれかに共通接続される。以下、垂直信号線ＶＬＩＮ１〜垂直信号線ＶＬＩＮｎを区別しない場合には、単に垂直信号線ＶＬＩＮと呼ぶ。

また、同一行にあるピクセル４０には、信号ＲＥＳＥＴ１〜信号ＲＥＳＥＴｍ、信号ＲＥＡＤ１〜信号ＲＥＡＤｍのいずれかの信号が共通に与えられる。以下、信号ＲＥＳＥＴ１〜信号ＲＥＳＥＴｍ、信号ＲＥＡＤ１〜信号ＲＥＡＤｍに関しても、区別しない場合には、単に信号ＲＥＳＥＴ、信号ＲＥＡＤと呼ぶ。

＜画素部４の動作について＞
次に図３（ａ）及び（ｂ）を用いて、上記図２においてレンズ１０から入射した光に応じた電圧をピクセル４０から垂直信号線ＶＬＩＮに読み出す際の動作（ローリングシャッターを有する固体撮像装置の読出し方法）について説明する。図３(ａ)はある時刻における（ｓ−７）行と、ｓ行におけるピクセル４０の選択位置を示す。そして図３(ｂ)は図３（ａ）から、例えば７水平期間（７Ｈ）経過した際の第（ｓ−１４）行と第（ｓ−７）行におけるピクセル４０の選択位置を示す（ｓ：自然数）。

前述したように本実施形態に係る固体撮像装置はローリングシャッターという機能を有する。つまり、ｍ行のうち選択行とされたある行におけるピクセル４０からリセット信号及び映像信号を読み出しその後サンプリングを実行する前に、ｍ行存在するピクセル４０を順次選択し、該選択したピクセル４０におけるフォトダイオードＰＤにそれまで蓄積された電荷を消滅させる動作が行われる。換言すれば、光電効果でフォトダイオードＰＤに蓄積した電荷を空にする動作が行われる。この動作をシャッター動作と呼び、このシャッター動作が行われた行をシャッター行と呼ぶ。そしてシャッター動作後、再度光を受光し電荷が空になったそのフォトダイオードＰＤに電荷を蓄積させ、ある一定期間経過後にピクセル４０から映像信号を読み出す。これを読み出し動作と呼ぶ。これらシャッター動作及び読み出し動作におけるピクセル４０の各構成における具体的な動作については後述する。

なお、シャッター動作及び読み出し動作は１行目から順々に行っていき、各行における動作は、制御部９により制御されるものとする。また、リセット動作の前にシャッター動作を行っていることから、リセット電圧とは、ＣＤＳ５においてノイズをキャンセルする際に電位の基準となる、接続ノードＮ１（フローティングディフュージョンの電位）の電圧を呼ぶ。

＜図３（ａ）について＞
まず図３（ａ）に示すようにある時刻において第（ｓ−７）ラインと第ｓライン上にそれぞれ配置されたｎ個のピクセル４０が選択される。そして１水平期間内において、シャッター動作が第（ｓ−７）ライン上のピクセル４０に対して実行され、読み出し動作が第ｓライン上のピクセル４０に対し実行される。すなわちこの場合、第ｓライン、及び第（ｓ−７）ライン上に配置されたピクセル４０以外のピクセル４０は動作しないことになる。まず、第（ｓ−７）ライン上に配置されたピクセル４０に対するシャッター動作について説明する。

制御部９は垂直信号線ＶＬＩＮに直交する水平方向の第（ｓ−７）ライン上に配置されたｎ個のピクセル４０に対し、上記説明したシャッター動作を開始する。これにより、第(ｓ−７)ライン上に配置されたｎ個のピクセル４０のフォトダイオードＰＤにそれまで蓄積されていた電荷を放出させる。具体的には、ＭＯＳトランジスタＴｂ、Ｔｃのドレイン端には電圧ＶＤＤ_Ｈが供給されている状態で、シャッター行のピクセル４０のＭＯＳトランジスタＴｄのゲートとＭＯＳトランジスタＴｃのゲートを同時にオンし、フォトダイオードＰＤに蓄積されていたマイナスの電荷を、フローティングディフュージョンからリセットトランジスタ（ＭＯＳトランジスタＴｃ）を介し電源線に放出してフォトダイオードＰＤ電位を空にする。その後、信号電荷読み出し用トランジスタであるＭＯＳトランジスタＴｄのゲートをオフし、フォトダイオードＰＤの空電位(ゼロ電位)を確定させて、リセットトランジスタ（ＭＯＳトランジスタＴｃ）のゲートをオフする。これがシャッター動作の流れである。

以上により第（ｓ−７）ライン上に配置されたｎ個のピクセル４０に対するシャッター動作が完了する。そしてこのシャッター動作完了後、後述する蓄積時間経過後にこの第(ｓ−７)ライン上に配置されたピクセル４０におけるフォトダイオードＰＤにおいて電荷の読み出しが開始される。その後、行が切り替わり次の行に移動する際に、全行すべての画素からの信号が垂直信号線ＶＬＩＮに現れない期間が必要なので、ＭＯＳトランジスタＴｂ、Ｔｃのドレイン端には例えば０Vなど電圧ＶＤＤ_Lが供給されている状態で選択行とシャッター行のリセットトランジスタ（ＭＯＳトランジスタＴｃ）のゲートをオンし、ノードＮ１の電位を下げてＭＯＳトランジスタＴｂをオフさせて、垂直信号線ＶＬＩＮに映像信号が読み出されない期間を作る。尚、シャッター行においてリセットトランジスタ（ＭＯＳトランジスタＴｃ）のゲートをオンしてフローティングディフュージョンの電位Ｎ１を確定させると、その後の非選択時はずっとそのフローティングディフュージョンの電位N1が維持される事から、全行、つまりマトリクス状に配置されたｎ×ｍ個のピクセル４０すべてのノードＮ１の電位が下がる状態になるので、垂直信号線ＶＬＩＮに映像信号が現れない。なお、この動作は、単位画素セル中に選択トランジスタが無い画素セル構造の場合に必要な動作期間である。

次に第ｓライン上に配置されたピクセル４０に対する読み出し動作について説明する。垂直信号線ＶＬＩＮに直交する第ｓライン上に配置されたｎ個のピクセル４０は、シャッター動作後再度光を受光し、そのフォトダイオードＰＤに電荷を蓄積させ、ある一定期間経過後に読み出し行として行選択されており、上記１水平期間内において、垂直信号線ＶＬＩＮに直交する水平方向の第ｓライン上に配置されたｎ個のピクセル４０に対し、上記説明した読み出し動作が開始され、ピクセル４０から映像信号を読み出す。

＜図３（ｂ）について＞
図３（ｂ）に示すように上記図３（ａ）の時点から例えば７水平期間の経過後、シャッター行は第（ｓ−７）ラインから第（ｓ−１４）ラインへと移動したとする。そして、読み出し行が第ｓラインから第（ｓ−７）ラインへと移動したとする。つまり、フォトダイオードＰＤにおける光の蓄積期間とは、ある行のピクセルに対しシャッター動作が行われてから読み動作に移るまでの期間である。これはｍ行それぞれに配置されたすべてのピクセル４０において同様である。つまり、画素部４におけるすべてのピクセル４０における蓄積期間は同一の期間とされる。つまり本実施形態では、７水平期間とされた蓄積期間内でフォトダイオードＰＤに蓄積された電荷が、映像信号として垂直信号線ＶＬＩＮに読み出される。そして、上記同様１水平期間内において、シャッター動作と読み出し動作とが第（ｓ−１４）ライン上のピクセル４０と第（ｓ−７）ライン上のピクセル４０とにそれぞれ実行される。ここで第(ｓ−１４)ライン上に配置されたｎ個のピクセル４０に対するシャッター動作も上記と同様であるため説明を省略する。また、垂直信号線ＶＬＩＮに直交する水平方向の第（ｓ−７）ライン上に配置されたｎ個のピクセル４０に対する、読み出し動作が行われる。第（ｓ−７）ライン上に配置されたｎ個のピクセル４０に対する読み出し動作も上記と同様であることから説明を省略する。なお、フォトダイオードＰＤの電荷の蓄積期間は制御部９により、変更可能な値である。このように、ローリングシャッター機能とは、読み出し方向に異なる時刻に異なる行のシャッター動作を行う機能であり、蓄積時間後にそれらシャッター動作が実行されたその行に対して読み出し動作が行われる。

＜固体撮像装置の動作について＞
次に１水平期間内において、あるシャッター行と選択行とされたｎ個のピクセル４０におけるシャッター動作及び読み出し動作が行われる際の、該ピクセル４０における各トランジスタの動作について図４を用いて説明する。本実施形態では時刻ｔ０〜時刻ｔ９までを１水平期間とする。

図４は読み出し動作が実行されるピクセル４０におけるノードＮ１の電位、ＭＯＳトランジスタＴｃにおけるゲートの電位（信号ＲＥＳＥＴのレベル）、及びＭＯＳトランジスタＴｄにおけるゲートの電位（信号ＲＥＡＤのレベル）、並びにシャッター動作が実行されるピクセル４０におけるノードＮ１の電位、ＭＯＳトランジスタＴｃにおけるゲートの電位（信号ＲＥＳＥＴのレベル）、及びＭＯＳトランジスタＴｄにおけるゲートの電位（信号ＲＥＳＥＴのレベル）、並びに信号ＸＨＳの電位、垂直信号線ＶＬＩＮの電位、及び画素電源の電位のタイムチャートである。また、本実施形態では時刻ｔ０乃至時刻ｔ９を１水平期間とし、その１水平期間の長さは信号ＸＨＳで制御される。なお、以下では読み出し動作が実行されるピクセル４０が配置された行を選択行と呼び、シャッター動作が実行されるピクセル４０が配置された行をシャッター行と呼び、ここでは図示しないが、選択行とシャッター行以外が非選択である。なお、読み出し動作が実行される選択行、及びシャッター動作が行われるシャッター行に接続されたピクセル４０に対してのみ制御部９から上記信号ＲＥＳＥＴ、及び信号ＲＥＡＤが転送される。すなわちそれ以外の非選択行に接続されたピクセル４０に対しては上記信号ＲＥＳＥＴ、及び信号ＲＥＡＤが転送されず、映像信号の読み出しなどは実行されない。

＜時刻ｔ０〜ｔ１＞
まず、時刻ｔ０〜ｔ１において、制御部９により信号ＸＨＳパルスを入れる。信号ＸＨＳパルスが‘Ｌ’レベルの期間が行の切り替わり目であり、’Ｈ‘になるとある行が選択され、１水平期間の動作を行う。

＜時刻ｔ２＞
図４に示すように、時刻ｔ２において選択行における信号ＲＥＳＥＴパルスを入れる。すなわち、信号ＲＥＳＥＴを‘Ｈ’レベルとする。このためＭＯＳトランジスタＴｃはオン状態とされる。また、画素電源の電位は時刻ｔ０以前から電圧ＶＤＤ_Ｈとされている。このためノードＮ１の電位は時刻ｔ２においてそれまでの電圧ＶＤＤ_Ｌから上昇し、電圧ＶＤＤ_Ｈに達する。すなわち、ＭＯＳトランジスタＴｂのゲートには電圧ＶＤＤ_Ｈが印加される。このため、ＭＯＳトランジスタＴｂがオン状態とされる。この結果、該ＭＯＳトランジスタＴｂを介して、ノードＮ１の電位に相当する電圧が垂直信号線ＶＬＩＮに読み出される。つまり、リセット電圧が垂直信号線ＶＬＩＮに読み出される。これにより、垂直信号線ＶＬＩＮの電圧、垂直信号線Ｖｓｉｇが上昇する。またこのときの垂直信号線Ｖｓｉｇの値は、電圧ＶＤＤ_Ｈから、ＭＯＳトランジスタＴｂの閾値分だけ低下した値である。

ところで、選択行のリセット電位を読み出す際の垂直信号線ＶＬＩＮの電位変動が、シャッター行も含めた非選択行のピクセル４０のノードＮ１(フローティングディフュージョン)にカップリングにより伝わってしまい、非選択行のピクセル４０のノードＮ１の電位が上昇した結果、該ノードＮ１の電位はそれまでの電圧ＶＤＤ_（L−α）から電圧Ｖｃに上昇し、後述する時刻ｔ３で画素信号を読み出す際、選択行のフローティングディフュージョンにおける画素信号のダイナミックレンジが狭くなる。

その後、選択行のピクセル４０に信号ＲＥＡＤパルスが入るまで垂直信号線ＶＬＩＮの電位はリセット電位に維持されているが、このリセット電位を、ＣＤＳ回路５中の、サンプルホールド回路に電位を保持しておく。

＜時刻ｔ３＞
次に時刻ｔ３において、選択行として選択されたピクセル４０に信号ＲＥＡＤパルスを入れる。すなわち、‘Ｈ’レベルの信号ＲＥＡＤとされる。このため、ＭＯＳトランジスタＴｄがオン状態とされる。これにより、フォトダイオードＰＤに蓄積された電荷がノードＮ１に読み出される。上述したように、フォトダイオードＰＤにはマイナスの電荷が蓄積されていることから、該フォトダイオードＰＤの電位は、シャッターを切った直後の空電位から、段々低い電位に下がる。このことから、ノードＮ１における電位が電圧ＶＤＤ_Ｈから減少する。つまり、それまでの電圧ＶＤＤ_ＨからこのフォトダイオードＰＤに蓄積された電荷に応じた電位（映像信号）分だけノードＮ１における電位が減少する。この電位が、フォトダイオードＰＤに蓄積された電荷に応じた画素電圧であり、垂直信号線ＶＬＩＮに読み出される電圧は、画素電圧からＭＯＳトランジスタＴｂの閾値を差し引いた電圧である。

ところで、シャッター行を含めた非選択画素行におけるピクセル４０のノードＮ１の電位は点線の電圧Ｖｃであるが、選択トランジスタが無い画素構造の場合の画素信号読み出し方法は、ｍ行の画素行のうちフローティングディフュージョンのノードＮ１の電位が最も高い行の信号が垂直信号線ＶＬＩＮに読み出される性質を持つため、画素電圧は、非選択画素行のフローティングディフュージョンのノードＮ１以下になってはならない。つまり、選択行のピクセル４０から読み出される映像信号のフローティングディフュージョンのノードＮ１が取りうる範囲は、リセット電圧から非選択画素行の電圧Ｖｃ間であり、映像信号のダイナミックレンジは、非選択時のフローティングディフュージョンの電位までに制限されてしまう。

その後、この状態で時刻ｔ４まで垂直信号線ＶＬＩＮの電位は画素電圧に維持されるが、時刻ｔ３〜時刻ｔ４間に画素電圧はＣＤＳ回路５へ転送される。そしてＣＤＳ回路５において、保持しておいたリセット電位と画素電圧とで差分をとる。差分を取ることにより、トランジスタＴｂの閾値バラつきなどに起因する固定パターンノイズが除去された映像信号が得られる。

＜時刻ｔ４＞
次に時刻ｔ４において、シャッター行として選択されたピクセル４０に対してシャッター動作が実行される。

すなわちシャッター行におけるピクセル４０に転送される信号ＲＥＳＥＴ及び信号ＲＥＡＤパルスを同時に入れ、ピクセル４０のＭＯＳトランジスタＴｄのゲートとＭＯＳトランジスタＴｃのゲートを同時にオンすることにより、上記説明したようにシャッター行におけるフォトダイオードＰＤに蓄積された電荷が画素電源を伝って放出される。また選択行のピクセル４０に転送される信号ＲＥＳＥＴが‘Ｈ’レベルとされる。ここで画素電源ＰＸＶＤＤは電圧ＶＤＤ_Ｈとされる。このことから、選択行、シャッター行のそれぞれピクセル４０におけるノードＮ１の電位は各々電圧ＶＤＤ_Ｈとされる。これにより垂直信号線ＶＬＩＮの電位も電圧ＶＤＤ_ＨからＭＯＳトランジスタＴｂの閾値分だけ低い電位とされる。その後、シャッター行の信号電荷読み出し用トランジスタであるＭＯＳトランジスタＴｄのゲートをオフし、フォトダイオードＰＤの空電位(ゼロ電位)を確定させる。これがシャッター動作の流れである。

＜時刻ｔ５＞
次に時刻ｔ５において、垂直信号線ＶＬＩＮに映像信号が読み出されない期間を作る。具体的には、選択行とシャッター行のリセットトランジスタ（ＭＯＳトランジスタＴｃ）のゲートがオンの状態で画素電源の電位をそれまでの電圧ＶＤＤ_Ｈから電圧ＶＤＤ_Ｌに落とし、ノードＮ１の電位を下げてＭＯＳトランジスタＴｂをオフさせる。尚、時刻ｔ８で後述するように、シャッター行においてリセットトランジスタ（ＭＯＳトランジスタＴｃ）のゲートをオンしてフローティングディフュージョンのノードＮ１を確定させると非選択時はずっとそのフローティングディフュージョンのノードＮ１が維持される事から、全行、つまりマトリクス状に配置されたｎ×ｍ個のピクセル４０すべてのノードＮ１の電位が下がる状態になるので、垂直信号線ＶＬＩＮに映像信号が現れない。

＜時刻ｔ６＞
そして時刻ｔ６において、選択行におけるリセットトランジスタ（ＭＯＳトランジスタＴｃ）のゲート電位をオフに落とし、選択行におけるノードＮ１の電位を電圧ＶＤＤ_Ｌに確定する。この時刻でも、時刻ｔ５以降垂直信号線ＶＬＩＮに映像信号が現れていない。

この際、選択行におけるノードＮ１の電位を決める電圧ＶＤＤ_Ｌが信号電荷読み出し用トランジスタであるＭＯＳトランジスタＴｄのゲートにかかっているロー電圧よりも低い電圧であると、選択行におけるノードＮ１（フローティングディフュージョン）の電位がＭＯＳトランジスタＴｄのオフの時のゲート下の電位より低い状態となってしまい、その結果、ノードＮ１（フローティングディフュージョン）からフォトダイオードＰＤに暗電流が流れてフォトダイオードＰＤ白傷が現れてしまう。よって、電圧ＶＤＤ_Ｌは信号電荷読み出し用トランジスタであるＭＯＳトランジスタＴｄのゲートにかかっているロー電圧よりも高い電圧に設定しておく必要がある。

＜時刻ｔ７＞
そして、時刻ｔ７において画素電源の電位が上記電圧ＶＤＤＬよりも電圧α分だけ低い、電圧ＶＤＤ_{（Ｌ−α）}とされる。またシャッター行における信号ＲＥＳＥＴは‘Ｈ’レベルを維持していることから、該シャッター行のピクセル４０におけるノードＮ１の電位はそれまでの電圧Ｖｃから電圧ＶＤＤ_{（Ｌ−α）}にまで遷移する。ここで、電圧ＶＤＤ_{（Ｌ−α）}値はゼロ電位とされてもよいし、負電位であってもよく、前記で述べた様に電圧ＶＤＤ_Ｌも同様に、信号電荷読み出し用トランジスタであるＭＯＳトランジスタＴｄのゲートにかかっているロー電圧よりも高い電圧に設定しておく必要がある。

＜時刻ｔ８＞
そして最後に時刻ｔ８において、画素電源が電圧ＶＤＤ_Ｈとされる。そして同時刻ｔ８においてシャッター行における信号ＲＥＳＥＴが‘Ｌ’レベルとされる。これにより、該シャッター行におけるピクセル４０のノードＮ１の電位が電圧ＶＤＤ_{（Ｌ−α）}に固定される。尚、時刻ｔ７〜時刻ｔ８でシャッター時に決まったノードＮ１の電圧ＶＤＤ_（L−α）は、非選択時もずっと維持される。

＜時刻ｔ９〜時刻ｔ１０＞
そして、時刻ｔ９において、信号ＸＨＳがそれまでの‘Ｈ’レベルから‘Ｌ’レベルとされ‘Ｌ’レベルの期間に次の行に切り替わる。また、上述したように信号ＸＨＳにより１水平期間の長さが制御される。具体的には、該信号ＸＨＳが‘Ｌ’レベルとされた後、‘Ｈ’レベルとされ、再度‘Ｌ’レベルとされるまでの期間が１水平期間である。つまり上述したようにこの１水平期間内において、シャッター行のピクセル４０に対するシャッター動作及び選択行のピクセル４０に対する読み出し動作が実行される。

＜本実施形態に係る効果＞
本実施形態の様に単位画素セル内に選択トランジスタが存在しない固体撮像装置において、ノードＮ１における電圧のダイナミックレンジを大きく取ることが可能となる。以下本実施形態における効果について説明する。
本実施形態に係る固体撮像装置であると、ローリングシャッターの機能を有する。すなわち、あるピクセル４０に対して読み出し動作が実行される前に、シャッター動作が実行される。これにより、シャッター動作が実行されたあるシャッター行のピクセル４０のノードＮ１の電位は、電圧ＶＤＤ_{（Ｌ−α）}とされる。そして、非選択時はずっとそのフローティングディフュージョンのノードＮ１が維持される事から、読み出し動作が他のピクセルで実行された結果、例え垂直信号線ＶＬＩＮの上昇に伴い、該シャッター行における該ノードＮ１の電位がカップリングで上昇したとしても、その上昇の結果得られるノードＮ１の電位は電圧ＶＤＤ_Ｌよりも低くされる。つまり、シャッター行のピクセル４０におけるノードＮ１の電位は電圧Ｖｃ（＜電圧ＶＤＤ_Ｌ）とされる（図４）。

このため、選択行のピクセル４０に読み出された映像信号の取り得るダイナミックレンジは、リセット電圧から非選択画素行の電圧Ｖｃ間である。従来であると、シャッター動作によりシャッター行のノードＮ１の電位がゼロ電位よりも高い値であったため、電圧Ｖｃの値も上昇していた。すなわち、ダイナミックレンジを十分にとることが出来なかった。

しかし、本実施形態に係る固体撮像装置であると、上述したように電圧Ｖｃの値を小さくすることができることから、選択行のピクセル４０におけるノードＮ１の電位のダイナミックレンジを十分とることができる。つまり、映像信号の出力電位の範囲を大きく取ることが可能とされることから、特に輝度の高い映像、すなわちレンズ１０が受光した被写体が、信号の多い映像であった場合であったとしても、その被写体を忠実に再現することができる。

＜第２の実施形態＞
次に本発明の第２の実施形態に係る固体撮像装置ついて説明する。本実施形態に係る固体撮像装置は、上記第１の実施形態に係る固体撮像装置において、シャッター行に転送される信号ＲＥＳＥＴを２回のパルスに分けるものである。また上記第１の実施形態に係る固体撮像装置と構成は同一であるため説明を省略する。

＜ピクセル４０の動作について＞
次に１水平期間内において、あるシャッター行と選択行とされたｎ個のピクセル４０におけるシャッター動作及び読み出し動作が行われる際の、上記ピクセル４０における各トランジスタの動作について図５を用いて説明する。図５は読み出し動作が実行される各々のピクセル４０におけるノードＮ１の電位、ＭＯＳトランジスタＴｃにおけるゲートの電位（信号ＲＥＳＥＴのレベル）、及びＭＯＳトランジスタＴｄにおけるゲートの電位（信号ＲＥＡＤのレベル）、並びにシャッター動作が実行される各々のピクセル４０におけるノードＮ１の電位、ＭＯＳトランジスタＴｃにおけるゲートの電位（信号ＲＥＳＥＴのレベル）、及びＭＯＳトランジスタＴｄにおけるゲートの電位（信号ＲＥＳＥＴのレベル）、並びに信号ＸＨＳの電位、垂直信号線ＶＬＩＮの電位、及び画素電源の電位のタイムチャートである。また、本実施形態では時刻ｔ０乃至時刻ｔ９を１水平期間とし、その１水平期間の長さは信号ＸＨＳで制御される。なお、以下では読み出し動作が実行されるピクセル４０が配置された行を選択行と呼び、上記第１の実施形態と同様、シャッター動作が実行されるピクセル４０が配置された行をシャッター行と呼ぶ。なお、読み出し動作が実行される選択行、及びシャッター動作が行われるシャッター行に接続されたピクセル４０に対してのみ上記信号ＲＥＳＥＴ、及び信号ＲＥＡＤが転送される。すなわちそれ以外のシャッター行に接続されたピクセル４０に対しては上記信号ＲＥＳＥＴ、及び信号ＲＥＡＤが転送されず、映像信号の読み出しなどは実行されない。上記図４と同一の動作については説明を省略する。

＜時刻ｔ４＞
時刻ｔ４においてシャッター行におけるピクセル４０に転送される信号ＲＥＳＥＴ及び信号ＲＥＡＤパルスを同時に入れ、ピクセル４０のＭＯＳトランジスタＴｄのゲートとＭＯＳトランジスタＴｃのゲートを同時にオンすることにより、フォトダイオードＰＤ内の電荷を空にする。その後、信号電荷読み出し用トランジスタであるＭＯＳトランジスタＴｄのゲートをオフしてフォトダイオードＰＤの空電位(ゼロ電位)を確定させ、この時点から蓄積開始となる。これがシャッター動作である。その後、リセットトランジスタ（ＭＯＳトランジスタＴｃ）のゲートを一旦オフする。

なお、時刻ｔ４においてはシャッター行のフォトダイオードＰＤ電位をリセット出来れば良いので、第２の実施形態ではシャッター行のみにパルスを入れており、次の時刻ｔ５においての垂直信号線ＶＬＩＮに映像信号が現れない動作と別動作である事を示す為に、シャッター行に転送される信号ＲＥＳＥＴを２回のパルスに分けている。

＜時刻ｔ５＞
そして、時刻ｔ５においてシャッター行におけるピクセル４０に転送される信号ＲＥＳＥＴが再度‘Ｈ’レベルとされる。そして、選択行とシャッター行のリセットトランジスタ（ＭＯＳトランジスタＴｃ）のゲートが‘Ｈ’の状態で画素電源の電位をそれまでの電圧ＶＤＤ_Ｈから電圧ＶＤＤ_Ｌに落とし、ノードＮ１の電位を下げてＭＯＳトランジスタＴｂをオフさせて、垂直信号線ＶＬＩＮに映像信号が読み出されない期間を作る。尚、シャッター行においてリセットトランジスタ（ＭＯＳトランジスタＴｃ）のフローティングディフュージョンのノードＮ１を確定させると非選択時はずっとそのフローティングディフュージョンのノードＮ１が維持される。これ以外は上記第１の実施形態と同様であることから説明を省略する。

＜本実施形態に係る効果＞
本実施形態に係る固体撮像装置であっても上記第１の実施形態と同様の効果を奏することが出来る。
つまり、時刻ｔ４においてシャッター行におけるピクセル４０に転送される信号ＲＥＳＥＴの‘Ｈ’レベルの信号を２回に分割して転送したとしても、上記第１の実施形態と同様に効果を奏することができる。換言すれば、本実施形態に係る固体撮像装置であったとしても、上記第１の実施形態と同様に、ノードＮ１のダイナミックレンジを十分にとることが出来、信号の多い被写体であっても忠実に映像を再現することが可能とされる。

なお、上記第１、第２実施形態における時刻ｔ６において選択行における信号ＲＥＳＥＴを‘Ｌ’レベルとしたが、該時刻ｔ６以降も‘Ｈ’レベルであってもよい。つまり、選択行におけるピクセル４０のノードＮ１の電位も電圧ＶＤＤ_{（Ｌ−α）}であってもよい。このため、図４、図５における選択行における信号ＲＥＳＥＴは、それぞれ時刻ｔ８まで‘Ｈ’レベルであってもよい。

なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。

１…固体撮像装置、２…電源部、３…センサコア部、４…画素部、５…ＣＤＳ、６…ＡＤＣ部、７…ラッチ回路、８…シフトレジスタ、９…制御部、１０…レンズ、４０…ピクセル、Ｔｄ…読み出しトランジスタ、Ｔｃ…リセットトランジスタ、Ｔｂ…増幅トランジスタ、ＰＤ…フォトダイオード、ＶＬＩＮ…垂直信号線、Ｎ１…フローティングディフュージョン

Claims (7)

1. 受光した光を光電変換し、該光電変換で得られた電荷を蓄積する第１フォトダイオードと、
   前記第１フォトダイオードに蓄積された前記電荷を読み出す第１トランジスタと、
   前記第１トランジスタの電流経路の一端とされ、該第１トランジスタを介して前記電荷が読み出される第１ノードと、
   前記第１ノードにゲートが接続され、電流経路の一端が垂直信号線に接続された第２トランジスタと、
   を具備し、前記ノードの電位は前記電荷を打ち消す第１電圧、該第１電圧よりも低く、前記電荷の前記垂直信号線への転送を停止する第２電圧、または該第２電圧よりも更に低い第３電圧のいずれか値を保持する
   ことを特徴とする固体撮像装置。
2. 前記第１ノードに前記第１電圧、前記第２電圧、及び前記第３電圧のいずれかを転送する第３トランジスタと、
   前記第１電圧、前記第２電圧、及び前記第３電圧を生成する電圧発生回路と、
   前記第１電圧、前記第２電圧、及び前記第３電圧を前記第１ノードへ出力するタイミングを制御する制御部と
   を具備し、
   制御部は、第１時刻において前記第１、第３トランジスタをオンとさせつつ、前記フォトダイオードに蓄積された前記電荷を前記第１電圧で打ち消し、その後前記第１トランジスタをオフ、前記第３トランジスタをオンで維持したまま、前記第１時刻よりも後の第２時刻において前記第１ノードの電位を前記第２電圧とさせた後、前記第２時刻よりも後の第３時刻において前記第１ノードの電位を前記第３電圧とさせる
   ことを特徴とする請求項１記載の固体撮像装置。
3. 前記第１ノードを前記第３電圧とした後、
   前記制御部は前記第１トランジスタをオンとすることで、前記第３時刻から該第３時刻よりも後の第４時刻までの期間前記フォトダイオードで蓄積した前記電荷を前記第１ノードに読み出す請求項２記載の固体撮像装置。
4. 前記電圧発生回路は、
   前記第１電圧及び前記第２電圧を生成する第１発生部と、
   負電圧またはゼロ電位のいずれかを前記第３電圧として生成する第２発生部と、
   前記第１電圧、前記第２電圧、及び前記第３電圧をそれぞれ出力する第２ノードと
   を具備し、前記制御部は前記第１電圧、前記第２電圧、及び前記第３電圧が前記第２ノードから出力されるタイミングを制御し、
   前記第３電圧を負電圧とする際、前記第２発生部を負電圧発生部と機能させ、
   前記第３電圧をゼロ電圧とする際、前記第２ノードを接地させる
   ことを特徴とする請求項２記載の固体撮像装置。
5. 前記第３電圧はゼロ電位、または負電位のいずれかの値である
   ことを特徴とする請求項１または２記載の固体撮像装置。
6. 前記第１ノードに前記第１電圧、前記第２電圧、及び前記第３電圧のいずれかを転送する第３トランジスタと、を更に備えた第１画素部と、
   受光した光を光電変換し、該光電変換で得られた電荷を蓄積する第２フォトダイオードと、前記第２フォトダイオードに蓄積された前記電荷を読み出す第４トランジスタと、前記第４トランジスタの電流経路の一端とされ、該第４トランジスタを介して前記電荷が読み出される第２ノードと、前記第２ノードにゲートが接続され、電流経路の一端が前記垂直信号線に接続された第５トランジスタと、前記第２ノードに前記第１電圧、前記第２電圧、及び前記第３電圧のいずれかを転送する第６トランジスタと、を備えた第２画素部と
   を具備し、
   前記第２画素部の前記第２ノードを前記第３電圧とした状態で、前記第１画素部の前記第１ノードの電位を前記第２電圧から前記第１電圧にまで上昇させる
   ことを特徴とする請求項１記載の固体撮像装置。
7. 前記第１ノードに前記第１電圧、前記第２電圧、及び前記第３電圧のいずれかを転送する第３トランジスタと
   を更に具備し、
   前記第１トランジスタのゲートに与えられ、前記電荷を前記フォトダイオードから読み出すための第１信号、及び前記第３トランジスタのゲートに与えられ、前記第１ノードの電位を前記第３電圧にするための第２信号を用いて前記電荷に応じた映像信号を前記垂直信号線に出力する
   ことを特徴とする請求項１記載の固体撮像装置。

Images