TWI557886B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI557886B
TWI557886B TW100107562A TW100107562A TWI557886B TW I557886 B TWI557886 B TW I557886B TW 100107562 A TW100107562 A TW 100107562A TW 100107562 A TW100107562 A TW 100107562A TW I557886 B TWI557886 B TW I557886B
Authority
TW
Taiwan
Prior art keywords
transistor
charge accumulation
pixels
source
drain
Prior art date
Application number
TW100107562A
Other languages
English (en)
Other versions
TW201214684A (en
Inventor
黑川義元
池田隆之
田村輝
上妻宗廣
池田匡孝
青木健
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201214684A publication Critical patent/TW201214684A/zh
Application granted granted Critical
Publication of TWI557886B publication Critical patent/TWI557886B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H01L31/1055—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type the devices comprising amorphous materials of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Ceramic Engineering (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Light Receiving Elements (AREA)

Description

半導體裝置及其製造方法
本發明的一實施例係相關於半導體裝置，其中各設置有光感測器之像素被排列成矩陣；及半導體裝置的驅動方法。另外，本發明的一實施例係相關於包括半導體裝置之電子裝置。
需注意的是，此說明書中的半導體裝置意指可藉由利用半導體特性來運作之所有裝置，及電光裝置、半導體電路、及電子裝置都是半導體裝置。
作為各設置有光感測器之像素被排列成矩陣的半導體裝置，已知影像感測器。影像感測器係設置在諸如數位相機或蜂巢式電話等許多可攜式裝置中作為成像元件。近年來，已增加成像的解析度，已縮小可攜式裝置尺寸，及已減少電力消耗；因此，已使影像感測器中的像素更小。
作為一般使用的影像感測器，已知兩種感測器：電荷耦合裝置(CCD)感測器和互補金屬氧化物半導體(CMOS)感測器。CCD感測器為由垂直CCD和水平CCD傳送電荷之影像感測器。CMOS感測器為使用CMOS處理所形成之影像感測器。在CMOS感測器中，藉由切換MOS電晶體，可以每一像素單元控制電荷的讀取。
CCD感測器具有高靈敏度；然而，當過量的光入射在光電二極體的部分上時，大於或等於最大容許值之電荷流入垂直式轉移CCD，及產生被稱作污跡之縱向發射線。另外，CCD具有諸如隨著專用處理而導致高生產成本以及由於許多電源所導致之大電力消耗等問題。
相反地，雖然CMOS感測器具有低於CCD感測器的靈敏度，但是可利用萬用型CMOS處理，及可將電路整合在一晶片中。因此，CMOS感測器可達成低成本和低電力消耗。另外，CMOS感測器放大像素中的訊號及將它輸出；因此，可減少雜訊的影響。此外，因為藉由CMOS感測器來傳送電荷之方法不同於藉由CCD感測器來傳送電荷之方法，所以未產生污跡。
然而，關於習知CMOS感測器，已採用每一列驅動排列成矩陣之像素的滾動快門系統。當拍攝移動快速的物體之影像時，此滾動快門系統具有影像變形之問題。相反地，關於CCD感測器，採用同時在所有像素中累積電荷之全域快門系統。
作為使用全域快門之CMOS感測器的機構，專利文件1揭示併用機械快門來控制光電二極體的電流之技術。此外，專利文件2揭示設置-注射終止曝光之後產生在光電二極體中之不想要的電荷之路徑以抑制累積電荷之漏洩的技術。
[參考文件]
[專利文件1]日本已公開專利申請案號2006-191236
[專利文件2]日本已公開專利申請案號2004-111590
藉由循序選擇法來執行CMOS感測器的讀取。因為在具有全域快門之感測器的例子中從各像素讀取資料之時間改變，所以隨著資料被讀取之像素的順序越晚，電荷保持週期就越長。
當此電荷保持週期越長，電荷由於形成像素之電晶體的漏電流等等而流出，使得原始資料喪失。尤其是，當電晶體的關閉狀態電流高時，具有電荷的漏洩變得明顯及電荷無法長時間週期保持之問題。
因此，在上述專利文件所揭示之技術中，光電二極體的行為受任何方法控制；然而，尚未有解決光電二極體的暗電流之對策。此外，藉由添加機械快門或者新切換元件，具有高成本和複雜控制之問題。
如此，此說明書所揭示之本發明的一實施例提供解決上述問題的至少一或多個之像素電路的結構，及像素的驅動方法。
本發明的一實施例係相關於半導體裝置，其中，具有全域快門之光感測器包括在排列成矩陣之像素的每一個中，電荷累積在像素中，及從終止累積週期到讀取最後一列之週期中，可盡可能抑制來自累積電荷保持部之電荷的漏洩。
此說明書所揭示之本發明的一實施例為半導體裝置，其包括排列成矩陣之複數個像素，及複數個像素的每一個包括光電二極體、訊號電荷累積部、和複數個電晶體。複數個電晶體的至少一或多個中之通道形成區包括氧化物半導體。在實質上同時於排列成矩陣之所有像素中執行訊號電荷累積部的重設操作之後，實質上同時在所有像素中執行藉由光電二極體的電荷累積操作，及每一列執行來自像素的訊號之讀取操作。
複數個電晶體為：電荷累積控制電晶體，其源極和汲極的其中之一電連接到光電二極體；重設電晶體，其源極和汲極的其中之一電連接到電荷累積控制電晶體之源極和汲極的其中另一個；放大電晶體，其閘極電連接到電荷累積控制電晶體之源極和汲極的其中另一個及重設電晶體之源極和汲極的其中之一；以及選擇電晶體，其源極和汲極的其中之一電連接到放大電晶體之源極和汲極的其中之一。
複數個電晶體可以是：電荷累積控制電晶體，其源極和汲極的其中之一電連接到光電二極體；重設電晶體，其源極和汲極的其中之一電連接到電荷累積控制電晶體之源極和汲極的其中另一個；以及放大電晶體，其閘極電連接到電荷累積控制電晶體之源極和汲極的其中另一個及重設電晶體之源極和汲極的其中之一。
上述兩結構之所有像素中的重設電晶體之閘極彼此電連接，及可以一輸入訊號同時操作電晶體。
複數個電晶體可以是：電荷累積控制電晶體，其源極和汲極的其中之一電連接到光電二極體；放大電晶體，其閘極電連接到電荷累積控制電晶體之源極和汲極的其中另一個；以及選擇電晶體，其源極和汲極的其中之一電連接到放大電晶體之源極和汲極的其中之一。
上述三結構之所有像素中的電荷累積控制電晶體之閘極彼此電連接，及可以一輸入訊號同時操作電晶體。
複數個電晶體可以是：放大電晶體，其閘極電連接到光電二極體；以及選擇電晶體，其源極和汲極的其中之一電連接到放大電晶體之源極和汲極的其中之一。
此說明書所揭示之本發明的另一實施例為半導體裝置，其包括排列成矩陣之複數個像素，及複數個像素的每一個包括光電二極體、訊號電荷累積部、電晶體、和電容器。電晶體中的通道形成區包括氧化物半導體。在實質上同時於排列成矩陣之所有像素中執行訊號電荷累積部的重設操作之後，實質上同時在所有像素中執行藉由光電二極體的電荷累積操作，及每一列執行來自像素的訊號之讀取操作。
電晶體為放大電晶體，其閘極電連接到光電二極體和電容器的一電極。
此處，在通道形成區包括氧化物半導體之電晶體中，利用具有極少載子之高純度氧化物半導體層。尤其是，在包括氧化物半導體層之電晶體中，室溫的通道寬度中之每微米的關閉狀態電流密度可低於或等於10 aA(1x10-17 A/μm)、進一步低於或等於1 aA(1x10-18 A/μm)、或更進一步低於或等於10 zA(1x10-20 A/μm)。尤其是，較佳的是，將包括氧化物半導體之電晶體用於電荷累積控制電晶體及/或重設電晶體，以防止電荷從訊號電荷累積部漏洩。
此說明書所揭示之本發明的另一實施例為半導體裝置的驅動方法，此半導體裝置包括排列成矩陣之複數個像素，複數個像素的每一個包括光電二極體；電荷累積控制電晶體，其源極和汲極的其中之一電連接到光電二極體；重設電晶體，其源極和汲極的其中之一電連接到電荷累積控制電晶體之源極和汲極的其中另一個；放大電晶體，其閘極電連接到電荷累積控制電晶體之源極和汲極的其中另一個及重設電晶體之源極和汲極的其中之一；以及選擇電晶體，其源極和汲極的其中之一電連接到放大電晶體之源極和汲極的其中之一。驅動方法包括以下步驟：開通像素的每一個中之電荷累積控制電晶體；開通像素的每一個中之重設電晶體，及將像素的每一個中之訊號電荷累積部的電位設定成重設電位；關閉像素的每一個中之重設電晶體，及改變像素的每一個中之訊號電荷累積部的電位；關閉像素的每一個中之電荷累積控制電晶體，及保持像素的每一個中之訊號電荷累積部的電位；以及循序地每一列開通選擇電晶體，及從像素的每一個中之放大電晶體輸出對應於像素的每一個中之訊號電荷累積部的電位之訊號。
此說明書所揭示之本發明的另一實施例為半導體裝置的驅動方法，此半導體包括排列成矩陣之複數個像素，複數個像素的每一個包括光電二極體；電荷累積控制電晶體，其源極和汲極的其中之一電連接到光電二極體；重設電晶體，其源極和汲極的其中之一電連接到電荷累積控制電晶體之源極和汲極的其中另一個；放大電晶體，其閘極電連接到電荷累積控制電晶體之源極和汲極的其中另一個及重設電晶體之源極和汲極的其中之一；以及選擇電晶體，其源極和汲極的其中之一電連接到放大電晶體之源極和汲極的其中之一。驅動方法包括以下步驟：開通像素的每一個中之電荷累積控制電晶體；開通像素的每一個中之重設電晶體，及將像素的每一個中之訊號電荷累積部的電位設定成重設電位；關閉像素的每一個中之電荷累積控制電晶體，及改變像素的每一個中之光電二極體的陰極之電位；關閉像素的每一個中之重設電晶體，及保持像素的每一個中之訊號電荷累積部的電位；開通像素的每一個中之電荷累積控制電晶體，及改變像素的每一個中之訊號電荷累積部的電位；關閉像素的每一個中之電荷累積控制電晶體，及保持訊號電荷累積部的電位；以及循序地每一列開通選擇電晶體，及從像素的每一個中之放大電晶體輸出對應於像素的每一個中之訊號電荷累積部的電位之訊號。
根據本發明的一實施例，可設置CMOS影像感測器，其中，從終止累積週期到讀取最後一列之週期中，可盡可能抑制電荷從累積電荷保持部漏洩，並且其中，可拍攝未失真的影像。
下面，將參考附圖詳細說明本發明的實施例和例子。然而，本發明並不侷限於下面說明，及精於本技藝之人士應容易明白，在不違背本發明的精神和範疇之下，可以各種方式修改此處所揭示之模式和細節。因此，本發明不被闡釋作侷限於實施例和例子的說明。在用以說明實施例和例子之圖式中，以相同參考號碼表示相同部位或具有類似功能之部位，及不重複此種部位的說明。
需注意的是，在此說明書中，CMOS感測器為用來與CCD感測器作區別之名稱，及意指使用場效電晶體的一般處理所形成之所有影像感測器。因此，本發明的一實施例並不侷限於將CMOS用於像素部或周邊電路部之情形。
(實施例1)
在此實施例中，將參考圖式說明本發明的一實施例之半導體裝置。圖1為影像感測器中之像素的電路組態之例子。
影像感測器中的像素包括光電二極體101(PD)、放大電晶體102(AMP)、電荷累積控制電晶體103(T)、重設電晶體104(R)、和選擇電晶體105(S)。
接著，說明元件和配線之功能和配置。
光電二極體101根據入射在像素上之光量而產生電流。放大電晶體102輸出對應於訊號電荷累積部12(FD)的電位之訊號。電荷累積控制電晶體103控制由光電二極體101所執行之訊號電荷累積部112中的電荷累積。重設電晶體104控制訊號電荷累積部112的電位之初始化。選擇電晶體105控制讀取時之像素的選擇。訊號電荷累積部112為電荷保持節點，及保持依據光電二極體101所接收之光量而改變的電荷。
電荷累積控制訊號線113(TX)為控制電荷累積控制電晶體103之訊號線。重設訊號線114(RS)為控制重設電晶體104之訊號線。選擇訊號線115(SE)為控制選擇電晶體105之訊號線。輸出訊號線120(OUT)為充作放大電晶體102所產生之訊號的輸出目的地之訊號線。供電線130(VDD)為供應供電電壓之訊號線。接地電位線131(GND)為設定參考電位之訊號線。
需注意的是，以方便性來命名電晶體和配線。只要電晶體具有上述功能和配線具有上述功能，任何名稱都可接受。
電荷累積控制電晶體103的閘極連接到電荷累積控制訊號線113，電荷累積控制電晶體103之源極和汲極的其中之一連接到光電二極體101的陰極，及電荷累積控制電晶體103之源極和汲極的其中另一個連接到訊號電荷累積部112。此外，光電二極體101的陽極連接到接地電位線131。此處，電荷保持電容器可連接在訊號電荷累積部112和接地電位線131之間。
需注意的是，雖然實質訊號電荷累積部為電晶體之源極區或汲極區附近的空乏層之電容、放大電晶體之閘極電容等等，但是訊號電荷累積部適合說明作此說明書中的電路圖之部分。因此，配置的說明應遵循電路圖。
放大電晶體102的閘極連接到訊號電荷累積部112，放大電晶體102之源極和汲極的其中之一連接到供電線130，及放大電晶體102之源極和汲極的其中另一個連接到選擇電晶體105之源極和汲極的其中之一。
重設電晶體104的閘極連接到重設訊號線114，重設電晶體104之源極和汲極的其中之一連接到供電線130，及重設電晶體104之源極和汲極的其中另一個連接到訊號電荷累積部112。
選擇電晶體105的閘極連接到選擇訊號線115，及選擇電晶體105之源極和汲極的其中另一個連接到輸出訊號線120。
接著，說明圖1所示之各元件的結構。
光電二極體101係可使用具有pn接面或pin接面之矽半導體來形成。此處，使用i型半導體層係使用非晶矽所形成之pin光電二極體。若使用非晶矽，則非晶矽在可見光波長區中具有光學吸收特性；因此，可以低成本形成不必設置紅外線截止濾波器之可見光感測器。相反地，因為結晶矽在紅外線波長區中亦具有光學吸收特性，所以當使用結晶矽形成pin光電二極體的i型半導體層及pin光電二極體與紅外線傳輸濾波器組合時，只可偵測紅外線。
雖然電荷累積控制電晶體103、重設電晶體104、放大電晶體102、和選擇電晶體105亦可使用矽半導體來形成，但是這些使用氧化物半導體來形成較佳。包括氧化物半導體之電晶體具有非常低的關閉狀態電流。
尤其是，若連接到訊號電荷累積部112之電荷累積控制電晶體103和重設電晶體104具有大的漏電流，則可在訊號電荷累積部112中保持電荷之時間不夠；因此，至少電晶體係使用氧化物半導體來形成較佳。當包括氧化物半導體之電晶體被用於電晶體時，可防止經由電晶體之不想要的電荷漏洩。
關於氧化物半導體，可使用以化學式InMO3(ZnO) m (m>0)所表示之薄膜。此處，M表示選自Ga(鎵)、Al(鋁)、Mn(錳)、及Co(鈷)的一或多個金屬元素。例如M可以是Ga、Ga及Al、Ga及Mn、Ga及Co等等。因為電晶體係使用氧化物半導體所形成，所以可大幅減少關閉狀態電流。
接著，將參考圖2A及2B所示之時序圖來說明圖1的像素電路之操作。
關於圖2A及2B中的簡單說明，電荷累積控制訊號線113的電位213、重設訊號線114的電位214、及選擇訊號線115的電位215被設置作為在兩位準之間改變的訊號。需注意的是，因為各電位為類比訊號，所以電位實際上可根據情況而具有各種位準，並不侷限於兩位準。
首先，說明根據圖2A之操作模式。
在時間230將電荷累積控制訊號線113的電位213設定成高位準，而後在時間231將重設訊號線114的電位214設定成高位準時，訊號電荷累積部112的電位212被初始化成欲成為重設電位之供電線130的電位。上述為重設操作的開始。
在時間232將重設訊號線114的電位214設定成低位準，及終止重設操作。此時，訊號電荷累積部112的電位212被保持，及施加逆偏壓到光電二極體101。此階段變成累積操作的開始。然後，對應於光量之逆電流流動至光電二極體101，及訊號電荷累積部112的電位212改變。
當在時間233將電荷累積控制訊號線113的電位213設定成低位準時，停止從訊號電荷累積部112轉移電荷到光電二極體101，及決定訊號電荷累積部112的電位212。在此階段，終止累積操作。
當在時間234將選擇訊號線115的電位215設定成高位準時，根據訊號電荷累積部112的電位212，將電荷從供電線130供應到輸出訊號線120，及讀取操作開始。
當在時間235將選擇訊號線115的電位215設定成低位準時，停止從供電線130供應電荷到輸出訊號線120，及決定輸出訊號線的電位220。在此階段，終止讀取操作。之後，操作回到時間230的操作，及重複相同操作，藉以可拍攝影像。
接著，說明根據圖2B之操作模式。
當在時間230將電荷累積控制訊號線113的電位213設定成高位準及在時間231將重設訊號線114的電位214設定成高位準時，訊號電荷累積部112的電位212和光電二極體101的陰極之電位被初始化成欲待成為重設電位的供電線130之電位。上述為重設操作的開始。
當在時間236將電荷累積控制訊號線113的電位213設定成低位準，而後在時間237將重設訊號線114的電位214設定成低位準時，終止重設操作；因此，對應於光量之逆電流流動至施加逆偏壓之光電二極體，藉以光電二極體101的陰極之電位改變。
當在時間232將電荷累積控制訊號線113的電位213再次設定成高位準時，藉由訊號電荷累積部112和光電二極體101的陰極之間的電位差而使電流流動，及訊號電荷累積部112的電位212改變。
之後的步驟與根據圖2A的操作模式之步驟相同。
作為所有像素中之累積操作和讀取操作的系統，已知下面兩系統：滾動快門系統和全域快門系統。使用電荷累積控制訊號線的電位和選擇訊號線的電位來簡要說明這些系統的差異。
圖3為使用滾動快門系統之例子的時序圖。首先，第一電荷累積控制訊號線的電位3001被設定成高位準，及在累積週期301中，對應於光量之電荷累積在第一列的像素中之訊號電荷累積部。接著，第一電荷累積控制訊號線的電位3001被設定成低位準，及在電荷保持週期302之後，將第一選擇訊號線的電位3501設定成高位準。在週期303中讀取對應於累積電位之電壓之後，第一選擇訊號線的電位3501被設定成低位準。
在週期303中，第二電荷累積控制訊號線的電位3002被設定成高位準，及對應於光量之電荷累積在第二列的像素中之訊號電荷累積部。接著，第二電荷累積控制訊號線的電位3002被設定成低位準，及在電荷保持週期304之後，將第二選擇訊號線的電位3502設定成高位準。在週期305中讀取對應於累積電位之電壓之後，第二選擇訊號線的電位3502被設定成低位準。
同樣地，當最後一列例如為第480列時，循序地控制從第三電荷累積控制訊號線的電位3003到第480列電荷累積控制訊號線的電位3480，以及從第三選擇訊號線的電位3503到第480列選擇訊號線的電位3980，藉以執行所有像素中的讀取操作。以此方式，完成一框的讀取。
在滾動快門系統中，每一列執行到像素中的訊號電荷累積部之電荷累積；因此，電荷累積的時序每一列不同。換言之，滾動快門系統為未同時在所有像素中執行電荷的累積操作，及每一列出現累積操作的時間差之系統。需注意的是，從累積操作到讀取操作的電荷保持週期在所有列中是相同的。
接著，使用圖4之時序圖說明全域快門系統。類似於上述例子，當最後一列為第480列時，將從第一列之第一電荷累積控制訊號線的電位4001到第480列之第480列電荷累積控制訊號線的電位同時設定成高位準，藉以同時在週期401中之所有像素中執行電荷的累積操作。在電荷保持週期402之後的週期403中，第一選擇訊號線的電位4501被設定成高位準，及選擇第一列的像素，藉以輸出對應累積電位之電壓。
接著，選擇訊號線的電位4501被設定成低位準。在電荷保持週期404之後的週期405中，第二選擇訊號線的電位4502被設定成高位準，及選擇第二列的像素，藉以輸出對應於累積電位之電壓。
之後，循序地執行各列的讀取。在最後一列中，在電荷保留週期406之後，第480列選擇訊號線的電位4980被設定成高位準，及選擇第480列的像素，藉以輸出對應於累積電位的電壓。以此方式，完成一框的讀取。
在全域快門系統中，在所有像素中，到訊號電荷累積部的電荷累積之時序是相同的。需注意的是，從電荷累積操作到讀取操作之時間的週期各列不同，及直到讀取最後一列的電荷保持週期406是最長的。
如上述，全域快門系統是有利的，即、相對於移動的物體可在未失真下拍攝影像，因為所有像素中沒有電荷累積之時間差。然而，使用全域快門系統來增加電荷保持週期；因此，與藉由具有滾動快門的感測器所拍攝之影像比較，具有藉由具有全域快門的感測器所拍攝之影像容易受到由於電荷累積控制電晶體或重設電晶體的關閉狀態電流所導致之漏洩的影響。
接著，將參考圖5A至5C說明藉由具有滾動快門和全域快門之感測器所拍攝的影像之例子。此處，作為物體移動快速之情形的例子，考慮拍攝圖5A所示之移動車輛的影像之情形。
在使用滾動快門系統之情形中，像素的電荷累積之時序各列不同；因此，無法同時執行影像的上部之成像和影像的下部之成像，及影像被產生作如圖5B所示之失真物體。在滾動快門系統中，尤其是當感知移動快速之物體時，拍攝影像的失真增加；因此，難以拍攝物體的實際形狀之影像。
相反地，在使用全域快門系統之情形中，在所有像素中，像素的電荷累積之時序是相同的。因此，即刻可拍攝整個圖框，所以可拍攝如圖5C所示之沒有失真的影像。全域快門系統是用以拍攝移動快速之物體的影像之絕佳系統。
如上述，發現不是滾動快門系統而是全域快門系統適合拍攝移動快速的物體之影像。需注意的是，用於CMOS影像感測器之習知電晶體具有大的關閉狀態電流；因此，無法藉由僅具有全域快門之CMOS影像感測器拍攝正常影像。
如此，在本發明的一實施例中，關閉狀態極低之包括氧化物半導體的電晶體被用於具有全域快門之CMOS影像感測器，藉以可拍攝正常影像。
接著，說明影像上的科學計算結果。用於科學計算的物體為具有三葉片之影像，其將充作圖6所示之轉子。可使用葉片的連接點作為中心軸來轉動這些三葉片。此科學計算的目標在於當拍攝三轉動葉片的影像時為一框拍攝影像。
用於科學計算的軟體為以C語言所寫之影像處理軟體，其被用於計算影像感測器的各列中之電荷累積操作和讀取操作的時序以及來自每一列的訊號電荷累積部之漏洩量，而產生圖像。
圖7A至7D圖解科學計算結果。需注意的是，在下面四個條件下執行科學計算。
第一條件在於驅動具有滾動快門之VGA尺寸的影像感測器，其具有圖8所示之像素電路。雖然圖8之像素電路組態基本上與圖1之像素電路組態相同，但是電荷累積控制電晶體1803、重設電晶體1804、放大電晶體1802、和選擇電晶體1805為包括矽半導體之電晶體。需注意的是，包括下面條件之像素電路的操作類似於參考圖1和圖2A及2B所說明者。
第二條件在於驅動具有全域快門之VGA尺寸的影像感測器，其具有圖8之像素電路。除了快門系統以外，其他電路的結構與第一條件相同。
第三條件在於驅動具有滾動快門之VGA尺寸的影像感測器，其具有圖9之像素電路。雖然圖9之像素電路組態基本上與圖1之像素電路組態相同，但是電荷累積控制電晶體1903、重設電晶體1904為包括氧化物半導體之電晶體，而放大電晶體1902和選擇電晶體1905為包括矽半導體之電晶體。
第四條件在於驅動具有全域快門之VGA尺寸的影像感測器，其具有圖9之像素電路。除了快門系統之外，其他電路的結構與第三條件相同。
需注意的是，圖8及圖9之像素電路中的包括矽半導體之各電晶體具有通道長度L 3[μm]，通道寬度W 5[μm]，及閘極絕緣膜的厚度d 20[nm]。此外，包括氧化物半導體的各電晶體具有通道長度L 3[μm]，通道寬度W 5[μm]，及閘極絕緣膜的厚度d 200[nm]。
另外，成像頻率被設定成60[Hz]，及包括矽半導體之電晶體的電特性滿足Icut=10[pA]，及包括氧化物半導體之電晶體的電特性滿足Icut=0.1[aA]。此實施例中的Icut一詞意指當閘極電壓被設定成0 V和汲極電壓被設定成5 V時，流動在源極和汲極之間的電流量。
圖6所示之三葉片的旋轉移動之條件在順時針方向被設定成640[rpm]。需注意的是，當旋轉的數目為640[rpm]時，在滾動快門的累積操作時，在一框期間(1/60[s])由約60度旋轉三葉片。
在第一條件之例子中(電晶體為只有矽半導體電晶體和使用滾動快門系統)，在像素的訊號電荷累積部中累積電荷之時序各列不同；因此，失真出現在如圖7A所示之影像中。
在第二條件之例子中(電晶體為只有矽半導體電晶體和使用全域快門系統)，灰階變化如圖7B所示，其係由於電荷累積控制電晶體1803和重設電晶體1804的關閉狀態電流之電荷漏洩所導致。在具有全域快門的影像感測器中，電荷保持週期隨著越接近下側上之最後一列越長；因此，變化變得相當明顯。
在第三條件之例子中(電荷累積控制電晶體和重設電晶體為氧化物半導體電晶體及使用滾動快門系統)，影像失真如圖7C所示，其類似於第一條件的例子。
在第四條件之例子中(電荷累積控制電晶體和重設電晶體為氧化物半導體電晶體及使用滾動快門系統)，具有少量由於電晶體之關閉狀態電流所導致的電荷漏洩，及灰階被適當顯示如圖7D、圖6所示。
從圖7A至7D所示的結果發現，滾動快門導致圖8或圖9之任一像素電路中的影像失真，及在影像失真和關閉狀態電流之間沒有強烈的關聯性。換言之，為了降低影像失真，驅動具有全域快門的影像感測器是有效的，藉此像素的訊號電荷累積部累積電荷之時序在所有像素中都相同。
相反地，當使用習知包括矽半導體之電晶體形成電路時，發現全域快門系統具有灰階由於電荷累積控制電晶體及重設電晶體的關閉狀態電流所導致之電荷漏洩而產生變化的問題。
在本發明的一實施例中，顯現極低關閉狀態電流之特性的包括氧化物半導體之電晶體被用於電荷累積控制電晶體和重設電晶體的每一個，以解決此問題。因此，全域快門系統可適用於CMOS影像感測器，及甚至在未失真之下可拍攝具有移動的物體之影像。
接著，說明具有全域快門的影像感測器用於此實施例之情形的周邊電路之例子。
在具有滾動快門之影像感測器中，為了每一列累積和讀取訊號電位，例如，諸如移位暫存器等高性能的順序電路被用於電荷累積控制訊號線用的閘極驅動器電路和重設訊號線用的驅動器電路之每一個。
在本發明的一實施例中，同時操作所有像素中之電荷累積控制電晶體，因為使用全域快門系統。因此，操作電晶體不需要順序電路。此外，同樣亦可應用到重設電晶體。
也就是說，可減少被形成有諸如移位暫存器等順序電路之電荷累積控制訊號線用的驅動器電路和重設訊號線用的驅動器電路之數目。可使用所有像素中之電荷累積控制電晶體的閘極彼此電連接，所有像素中的重設電晶體之閘極彼此電連接，及以一訊號同時操作所有像素中的電荷累積控制電晶體或所有像素中的重設電晶體之結構。
利用此結構，可減少半導體裝置的電力消耗，另外可大幅減少驅動器電路所需之面積。此外，可減少配線的面積；因此，可提高電荷累積控制訊號線和重設訊號線的佈局之彈性。
接著，參考圖10A及10B說明具有上述結構之半導體裝置的驅動方法。需注意的是，此處使用像素矩陣中的列數為480之VGA尺寸半導體裝置作為例子。
關於圖10A及10B的簡單說明，電荷累積控制訊號線113的電位3613、重設訊號線114的電位3614、及第一選擇訊號線115的電位36001至第480列選擇訊號線的電位36480之電位被設置作為在兩位準之間改變之訊號。需注意的是，因為各電位為類比訊號，所以電位實際上可根據情況而具有各種位準，並不侷限於兩位準。
首先，說明根據圖10A之操作模式。
在時間3631將電荷累積控制訊號線113的電位3613設定成高位準。接著，當在時間3632將重設訊號線114的電位3614設定成高位準時，完成從第一列至第480列之像素的重設操作。
當在時間3633將重設訊號線114的電位3614設定成低位準時，在從第一列至第480列的所有像素中開始訊號電荷累積部112之電荷累積操作。
當在時間3634將電荷累積控制訊號線113的電位3613設定成低電位時，在從第一列至第480列的所有像素中終止累積操作。
當在時間3635將第一選擇訊號線115的電位36001設定成高電位時，累積在第一列的像素中之訊號電荷累積部112的電荷之讀取操作開始。
當在時間3636將第一選擇訊號線的電位36001設定成低位準時，完成有關第一列之像素的讀取操作。
當在時間3637將第二選擇訊號線115的電位36002設定成高位準時，累積在第二列的像素中之訊號電荷累積部112的電荷之讀取操作開始。
當在時間3638將第二選擇訊號線115的電位36002設定成低位準時，完成第二列之像素的讀取操作。
同樣地，循序地傳送訊號上至第480列選擇訊號線115的電位36480，及執行有關所有像素之讀取操作，藉以獲得第一框影像。之後，操作回到時間3631中的操作，及重複相同操作，藉以獲得第二框影像和隨後框影像。
接著，說明根據圖10B之操作模式。
在時間3631將電荷累積控制訊號線113的電位3613設定成高位準。接著，當在時間3632將重設訊號線114的電位3614設定成高位準時，重設第一列至第480列之像素。
當在時間3639將電荷累積控制訊號線113的電位3613設定成低位準，而後在時間3640將重設訊號線114的電位3614設定成低位準時；因此，終止重設操作，藉以藉由光電二極體101的電荷累積操作開始。
當在時間3633將電荷累積控制訊號線113的電位3613再次設定成高位準時，在從第一列至第480列的所有像素中開始訊號電荷累積部112之電荷累積操作。
下面操作與圖10A的操作模式相同。
以此方式，可在未使用諸如移位暫存器等高性能順序電路之下驅動影像感測器中的像素，減少電力消耗和驅動器電路的面積，及可達成電路和配線之佈局的彈性提高。
如上述，當包括氧化物半導體之電晶體被用於形成影像感測器中的像素所使用之電晶體時，能夠容易實現具有全域快門之影像感測器，其可設置能夠拍攝有關物體之沒有失真的影像之半導體裝置。
需注意的是，此實施例的影像感測器之結構和操作不僅可應用到只用於拍攝影像的成像裝置，而且例如可應用到顯示裝置的顯示元件被設置有成像元件之觸碰面板等等。
此實施例可與其他實施例或例子的任一者適當組合實施。
(實施例2)
在此實施例中，將說明本發明的一實施例中之半導體裝置的像素電路之佈局。
作為實際上形成圖8之像素電路的情形之例子，圖11圖解像素電路的佈局之俯視圖。需注意的是，用於圖8之像素電路的所有電晶體係使用矽半導體所形成。
圖11所示之像素電路被形成有pin光電二極體1801、放大電晶體1802、電荷累積控制電晶體1803、重設電晶體1804、選擇電晶體1805、電荷累積控制訊號線1813、重設訊號線1814、選擇訊號線1815、輸出訊號線1820、供電線1830、及接地電位線1831。圖式所示之佈局為i型矽半導體層1241、閘極配線層1242、配線層1243、n型矽半導體層1244、及p型矽半導體層1245。
當然，i型矽半導體層1241、n型矽半導體層1244、及p型矽半導體層1245為形成pin光電二極體1801之半導體層。如圖12的橫剖面圖所示，此處形成橫向接面光電二極體。此橫向接面光電二極體為例子，可利用堆疊式光電二極體或塊狀埋入式光電二極體。需注意的是，在圖12的橫剖面圖中，包括矽半導體之電晶體為SOI型；然而，並未侷限於此，及可使用塊狀電晶體。
以配線層1243，將閘極配線層1242連接到放大電晶體1802的閘極電極，以及連接到電荷累積控制電晶體1803之源極和汲極的其中之一與重設電晶體1804之源極和汲極的其中之一。此外，這些區域的部分對應於訊號電荷累積部。
接著，作為實際上形成圖9之像素電路的情形之例子，圖13圖解像素電路的佈局之俯視圖。需注意的是，關於用於圖9之像素電路的電晶體，使用氧化物半導體形成電荷累積控制電晶體和重設電晶體，而使用矽半導體形成放大電晶體和選擇電晶體。
圖13所示之像素電路被形成有pin光電二極體1901、放大電晶體1902、電荷累積控制電晶體1903、重設電晶體1904、選擇電晶體1905、電荷累積控制訊號線1913、重設訊號線1914、選擇訊號線1915、輸出訊號線1920、供電線1930、及接地電位線1931。圖式所示之佈局為i型矽半導體層1441、閘極配線層1442、配線層1443、n型矽半導體層1444、及p型矽半導體層1445。
當然，i型矽半導體層1441、n型矽半導體層1444、及p型矽半導體層1445為形成pin光電二極體1901之半導體層。如圖14的橫剖面圖所示，此處形成橫向接面光電二極體。此橫向接面光電二極體為例子，可利用堆疊式光電二極體或塊狀埋入式光電二極體。需注意的是，在圖14的橫剖面圖中，包括矽半導體之電晶體為SOI型；然而，並未侷限於此，及可使用塊狀電晶體。
以配線層1443，將閘極配線層1442連接到放大電晶體1902的閘極電極，以及連接到電荷累積控制電晶體1903之源極和汲極的其中之一與重設電晶體1904之源極和汲極的其中之一。此外，這些區域的部分對應於訊號電荷累積部。
作為像素結構的另一例子，可給定圖15所示之像素電路。圖16圖解佈局的俯視圖。需注意的是，使用氧化物半導體形成用於圖15之像素電路的所有電晶體。
圖16所示之像素電路被形成有pin光電二極體2801、放大電晶體2802、電荷累積控制電晶體2803、重設電晶體2804、選擇電晶體2805、電荷累積控制訊號線2813、重設訊號線2814、選擇訊號線2815、輸出訊號線2820、供電線2830、及接地電位線2831。圖式所示之佈局為i型矽半導體層2941、閘極配線層2942、配線層2943、n型矽半導體層2944、及p型矽半導體層2945。
當然，i型矽半導體層2941、n型矽半導體層2944、及p型矽半導體層2945為形成pin光電二極體2801之半導體層。如圖17的橫剖面圖所示，此處形成橫向接面光電二極體。此橫向接面光電二極體為例子，亦可利用堆疊式光電二極體。
以配線層2943，將閘極配線層2942連接到放大電晶體2802的閘極電極，以及連接到電荷累積控制電晶體2803之源極和汲極的其中之一與重設電晶體2804之源極和汲極的其中之一。此外，這些區域的部分對應於訊號電荷累積部。
具有飽和電子數作為決定CCD感測器或CMOS感測器的成像能力之重要的參數之一。此飽和電子數對應於可保持在CMOS感測器之像素的訊號電荷累積部(FD)中之最大電荷量。
若在電荷保持週期中(Δt)由於電晶體的關閉狀態電流(Ioff)導致從訊號電荷累積部(FD)的電容(C)所喪失之電荷小於對應於一灰階用的電壓(ΔV)之電荷，則可執行對拍攝影像沒有影響之電荷持留。訊號電荷累積部(FD)的電容值和此時的關閉狀態電流(Ioff)之關係式滿足Ioff<C‧ΔV/Δt。
此外，在表示10位元灰階之情形中，需要至少1023電子。當使用1023電子來表示10位元灰階時，誤差效應增加，及強力出現雜訊的影響。當飽和電子數非常小時，光學拍攝雜訊的影響最大，藉以統計誤差為1023的平方根。用於表示一灰階之電子束增加如最大電子數的約幾倍大，藉以可減少光學拍攝雜訊的影響。因此，隨著飽和電子數增加，可減少雜訊的影響。
因此，在各元件被微型化以減少像素面積之情形中，電容值亦降低；因此，飽和電子數被減少及具有強力的雜訊影響。
在本發明的一實施例中，使用氧化物半導體所形成及具有非常低的關閉狀態電流之電晶體被用於像素；因此，不需要考慮漏洩用的飽和電子數。因此，容易將像素微型化。此外，與使用矽半導體所形成之電晶體被用於像素比較，可提高具有相同尺寸的像素中之雜訊電阻。
此實施例可與其他實施例或例子的任一者適當組合實施。
(實施例3)
在此實施例中，將說明本發明的一實施例之半導體裝置的像素電路之結構。
在本發明的一實施例中，各種結構可用於半導體裝置的像素電路。雖然基於圖1所示之像素電路組態的例子被用於實施例1及2之說明，但是此實施例說明另一像素電路組態。
需注意的是，以方便性來命名此實施例的電晶體和配線。只要說明電晶體和配線的功能，任何名稱都可接受。
圖18為類似於圖1之四電晶體的像素電路組態。像素電路被形成有光電二極體1601、放大電晶體1602、電荷累積控制電晶體1603、重設電晶體1604、和選擇電晶體1605。圖18的電路組態不同於圖1的電路組態在選擇電晶體1605的位置。
電荷累積控制電晶體1603的閘極連接到電荷累積控制訊號線1613，電荷累積控制電晶體1603之源極和汲極的其中之一連接到光電二極體1601的陰極，及電荷累積控制電晶體1603之源極和汲極的其中另一個連接到訊號電荷累積部1612。光電二極體1601的陽極連接到接地電位線1631。
放大電晶體1602的閘極連接到訊號電荷累積部1612，放大電晶體1602之源極和汲極的其中之一連接到選擇電晶體1605之源極和汲極的其中之一，及放大電晶體1602之源極和汲極的其中另一個連接到輸出訊號線1620。
重設電晶體1604的閘極連接到重設訊號線1614，重設電晶體1604之源極和汲極的其中之一連接到供電線1630，及重設電晶體1604之源極和汲極的其中另一個連接到訊號電荷累積部1612。
選擇電晶體1605的閘極連接到選擇訊號線1615，及選擇電晶體1605之源極和汲極的其中另一個連接到供電線1630。此處，電荷保持電容器可連接在訊號電荷累積部1612和接地電位線1631之間。
接著，說明形成圖18之像素電路的元件之功能。光電二極體1601根據入射在像素上的光量來產生電流。放大電晶體1602輸出對應於訊號電荷累積部1612之電位的訊號。電荷累積控制電晶體1603控制由光電二極體1601所執行之訊號電荷累積部1612中的電荷累積。重設電晶體1604控制訊號電荷累積部1612的電位之初始化。選擇電晶體1605控制讀取時之像素的選擇。訊號電荷累積部1612為電荷保持節點，及保持依據光電二極體1601所接收之光量而改變的電荷。
電荷累積控制訊號線1613為控制電荷累積控制電晶體1603之訊號線。重設訊號線1614為控制重設電晶體1604之訊號線。選擇訊號線1615為控制選擇電晶體1605之訊號線。輸出訊號線1620為充作放大電晶體1602所產生之訊號的輸出目的地之訊號線。供電線1630為供應供電電壓之訊號線。接地電位線1631為設定參考電位之訊號線。
圖18所示之像素電路的操作類似於實施例1所說明之圖1所示的像素電路之操作。
接著，說明圖19所示之三電晶體的像素電路組態。像素電路被形成有光電二極體1701、放大電晶體1702、電荷累積控制電晶體1703、及重設電晶體1704。
電荷累積控制電晶體1703的閘極連接到電荷累積控制訊號線1713，電荷累積控制電晶體1703之源極和汲極的其中之一連接到光電二極體1701的陰極，及電荷累積控制電晶體1703之源極和汲極的其中另一個連接到訊號電荷累積部1712。光電二極體1701的陽極連接到接地電位線1731。
放大電晶體1702的閘極連接到訊號電荷累積部1712，放大電晶體1702之源極和汲極的其中之一連接到供電線1730，及放大電晶體1702之源極和汲極的其中另一個連接到輸出訊號線1720。
重設電晶體1704的閘極連接到重設訊號線1714，重設電晶體1704之源極和汲極的其中之一連接到供電線1730，及重設電晶體1704之源極和汲極的其中另一個連接到訊號電荷累積部1712。此處，電荷保持電容器可連接在訊號電荷累積部1712和接地電位線1731之間。
接著，說明形成圖19之像素電路的元件之功能。光電二極體1701根據入射在像素上的光量來產生電流。放大電晶體1702輸出對應於訊號電荷累積部1712之電位的訊號。電荷累積控制電晶體1703控制由光電二極體1701所執行之訊號電荷累積部1712中的電荷累積。重設電晶體1704控制訊號電荷累積部1712的電位之初始化。訊號電荷累積部1712為電荷保持節點，及保持依據光電二極體1701所接收之光量而改變的電荷。
電荷累積控制訊號線1713為控制電荷累積控制電晶體1703之訊號線。重設訊號線1714為控制重設電晶體1704之訊號線。輸出訊號線1720為充作放大電晶體1702所產生之訊號的輸出目的地之訊號線。供電線1730為供應供電電壓之訊號線。接地電位線1731為設定參考電位之訊號線。
圖20圖解不同於圖19者之三電晶體的像素電路組態。像素電路被形成有光電二極體3801、放大電晶體3802、電荷累積控制電晶體3803、及重設電晶體3804。
電荷累積控制電晶體3803的閘極連接到電荷累積控制訊號線3813，電荷累積控制電晶體3803之源極和汲極的其中之一連接到光電二極體3801的陰極，及電荷累積控制電晶體3803之源極和汲極的其中另一個連接到訊號電荷累積部3812。光電二極體3801的陽極連接到接地電位線3831。
放大電晶體3802的閘極連接到訊號電荷累積部3812，放大電晶體3802之源極和汲極的其中之一連接到供電線3830，及放大電晶體3802之源極和汲極的其中另一個連接到輸出訊號線3820。
重設電晶體3804的閘極連接到重設訊號線3814，重設電晶體3804之源極和汲極的其中之一連接到重設供電線3832，及重設電晶體3804之源極和汲極的其中另一個連接到訊號電荷累積部3812。此處，電荷保持電容器可連接在訊號電荷累積部3812和接地電位線3831之間。
接著，說明形成圖20之像素電路的元件之功能。光電二極體3801根據入射在像素上的光量來產生電流。放大電晶體3802輸出對應於訊號電荷累積部3812之電位的訊號。電荷累積控制電晶體3803控制由光電二極體3801所執行之訊號電荷累積部3812中的電荷累積。重設電晶體3804控制訊號電荷累積部3812的電位之初始化。訊號電荷累積部3812為電荷保持節點，及保持依據光電二極體3801所接收之光量而改變的電荷。
電荷累積控制訊號線3813為控制電荷累積控制電晶體3803之訊號線。重設訊號線3814為控制重設電晶體3804之訊號線。輸出訊號線3820為充作放大電晶體3802所產生之訊號的輸出目的地之訊號線。重設供電線3832為不同於供電線3830之供電線，及重設供電線3832可初始化不同於供電線3830之電位的訊號電荷累積部3812之電位。供電線3830為供應供電電壓之訊號線。接地電位線3831為設定參考電位之訊號線。
接著，使用圖21A及21B之時序圖來說明圖19及圖20的像素電路之操作。需注意的是，圖19所示之電路的操作基本上與圖20者相同；因此，此處說明圖19之結構。
關於圖21A及21B中的簡單說明，電荷累積控制訊號線的電位3913、重設訊號線的電位3914被設置作為在兩位準之間改變的訊號。需注意的是，因為各電位為類比訊號，所以電位實際上可根據情況而具有各種位準，並不侷限於兩位準。
首先，說明根據圖21A之操作模式。
在時間3930將電荷累積控制訊號線1713的電位3913設定成高位準。接著，當在時間3931將重設訊號線1714的電位3914再次設定成高位準時，連接到重設電晶體1704之源極和汲極的其中之一的供電線1730之電位被供應作為訊號電荷累積部1712的電位3912。這些步驟被稱作重設操作。
當在時間3932將重設訊號線1714的電位3914設定成低位準時，訊號電荷累積部1712的電位3912保持與供電線1730的電位相同之電位，藉以施加逆偏壓到光電二極體1701。在此階段中，累積操作開始。
然後，因為對應於光量之逆電流流動至光電二極體1701，所以累積在訊號電荷累積部1712中之電荷量根據光量而改變。同時，根據訊號電荷累積部1712的電位3912，將電荷從供電線1730供應到輸出訊號線1720。在此階段，讀取操作開始。
當在時間3933將電荷累積控制訊號線1713的電位3913設定成低位準時，停止從訊號電荷累積部1712轉移電荷到光電二極體1701，藉以決定累積在訊號電荷累積部1712中的電荷量。此處，終止累積操作。
然後，停止從供電線1730供應電荷到輸出訊號線1720，及決定輸出訊號線的電位3920。此處，終止讀取操作。
接著，說明根據圖21B之操作模式。
在時間3930將電荷累積控制訊號線1713的電位3913設定成高位準。接著，當在時間3931將重設訊號線1714的電位3914設定成高位準時，訊號電荷累積部1712的電位3912和光電二極體1701的陰極之電位被初始化成連接到重設電晶體1704之源極和汲極的其中之一的供電線1730之電位。這些步驟被稱作重設操作。
當在時間3934將電荷累積控制訊號線1713的電位3913設定成低位準，而後在時間3935將重設訊號線1714的電位3914設定成低位準時，終止重設操作；因此，對應於光量之逆電流流動至施加逆偏壓之光電二極體1701，藉以光電二極體1701的陰極之電位改變。
當在時間3932將電荷累積控制訊號線1713的電位3913再次設定成高位準時，藉由訊號電荷累積部1712和光電二極體1701的陰極之間的電位差而使電流流動，及訊號電荷累積部1712的電位3912改變。
之後的步驟與根據圖21A的操作模式之步驟相同。
接著，圖22圖解不同於上述之三電晶體的像素電路組態。像素電路被形成有光電二極體2001、放大電晶體2002、電荷累積控制電晶體2003、及重設電晶體2004。光電二極體2001的陽極連接到接地電位線2031。
電荷累積控制電晶體2003的閘極連接到電荷累積控制訊號線2013，電荷累積控制電晶體2003之源極和汲極的其中之一連接到光電二極體2001的陰極，及電荷累積控制電晶體2003之源極和汲極的其中另一個連接到訊號電荷累積部2012。
放大電晶體2002的閘極連接到訊號電荷累積部2012，放大電晶體2002之源極和汲極的其中之一連接到供電線2030，及放大電晶體2002之源極和汲極的其中另一個連接到輸出訊號線2020。
重設電晶體2004的閘極連接到重設訊號線2014，重設電晶體2004之源極和汲極的其中之一連接到訊號電荷累積部2012，及重設電晶體2004之源極和汲極的其中另一個連接到輸出訊號線2020。此處，電荷保持電容器可連接在訊號電荷累積部2012和接地電位線2031之間。
接著，說明形成圖22之像素電路的元件之功能。光電二極體2001根據入射在像素上的光量來產生電流。放大電晶體2002輸出對應於訊號電荷累積部2012之電位的訊號。電荷累積控制電晶體2003控制由光電二極體2001所執行之訊號電荷累積部2012中的電荷累積。重設電晶體2004控制訊號電荷累積部2012的電位之初始化。訊號電荷累積部2012為電荷保持節點，及保持依據光電二極體2001所接收之光量而改變的電荷。
電荷累積控制訊號線2013為控制電荷累積控制電晶體2003之訊號線。重設訊號線2014為控制重設電晶體2004之訊號線。輸出訊號線2020為充作放大電晶體2002所產生之訊號的輸出目的地之訊號線。供電線2030為供應供電電壓之訊號線。接地電位線2031為設定參考電位之訊號線。
接著，使用圖23A及23B所示之時序圖來說明圖22的像素電路之操作。
關於圖23A及23B中的簡單說明，電荷累積控制訊號線2013的電位2113、重設訊號線2014的電位2114被設置作為在兩位準之間改變的訊號。需注意的是，因為各電位為類比訊號，所以電位實際上可根據情況而具有各種位準，並不侷限於兩位準。
首先，說明根據圖23A之操作模式。
在時間2130將電荷累積控制訊號線2013的電位2113設定成高位準。接著，當在時間2131將重設訊號線2014的電位2114再次設定成高位準時，從連接到重設電晶體2004之源極和汲極的其中另一個之輸出訊號線2020的電位2120供應重設電位到訊號電荷累積部2012，作為訊號電荷累積部2012的電位2112。這些步驟被稱作重設操作。
當在時間2132將重設訊號線2014的電位2114設定成低位準時，訊號電荷累積部2012的電位2112保持訊號電荷累積部2012的重設電位，藉以施加逆偏壓到光電二極體2001。在此階段中，累積操作開始。
然後，因為對應於光量之逆電流流動至光電二極體2001，所以累積在訊號電荷累積部2012中之電荷量根據光量而改變。同時，根據訊號電荷累積部2012的電位2112，將電荷從供電線2030供應到輸出訊號線2020。在此階段，讀取操作開始。
當在時間2133將電荷累積控制訊號線2013的電位2113設定成低位準時，停止從訊號電荷累積部2012轉移電荷到光電二極體2001，藉以決定累積在訊號電荷累積部2012中的電荷量。此處，終止累積操作。
然後，停止從供電線2030供應電荷到輸出訊號線2020，及決定輸出訊號線2020的電位2120。此處，終止讀取操作。
接著，說明根據圖23B之操作模式。
在時間2130將電荷累積控制訊號線2013的電位2113設定成高位準。接著，當在時間2131將重設訊號線2014的電位2114設定成高位準時，訊號電荷累積部2012的電位2112和光電二極體2001的陰極之電位被初始化成連接到重設電晶體2004之源極和汲極的其中另一個之輸出訊號線2020的電位2120。這些步驟被稱作重設操作。
當在時間2134將電荷累積控制訊號線2013的電位2113設定成低位準，而後在時間2135將重設訊號線2014的電位2114設定成低位準時，終止重設操作；因此，對應於光量之逆電流流動至施加逆偏壓之光電二極體2001，藉以光電二極體2001的陰極之電位改變。
當在時間2132將電荷累積控制訊號線2013的電位2113再次設定成高位準時，藉由訊號電荷累積部2012和光電二極體2001的陰極之間的電位差而使電流流動，及訊號電荷累積部2012的電位2112改變。
之後的步驟與根據圖23A的操作模式之步驟相同。
接著，圖24圖解不同於上述之三電晶體的像素電路組態。像素電路被形成有光電二極體2201、放大電晶體2202、電荷累積控制電晶體2203、及選擇電晶體2005。光電二極體2201的陽極連接到重設訊號線2216。
電荷累積控制電晶體2203的閘極連接到電荷累積控制訊號線2213，電荷累積控制電晶體2203之源極和汲極的其中之一連接到光電二極體2201的陰極，及電荷累積控制電晶體2203之源極和汲極的其中另一個連接到訊號電荷累積部2212。
放大電晶體2202的閘極連接到訊號電荷累積部2212，放大電晶體2202之源極和汲極的其中之一連接到供電線2230，及放大電晶體2202之源極和汲極的其中另一個連接到選擇電晶體2205之源極和汲極的其中之一。
選擇電晶體2205的閘極連接到選擇訊號線2215，及選擇電晶體2205之源極和汲極的其中另一個連接到輸出訊號線2220。此處，電荷保持電容器可連接在訊號電荷累積部2212和接地電位線之間。
接著，說明形成圖24之像素電路的元件之功能。光電二極體2201根據入射在像素上的光量來產生電流。放大電晶體2202輸出對應於訊號電荷累積部2212之電位的訊號。電荷累積控制電晶體2203控制由光電二極體2201所執行之訊號電荷累積部2212中的電荷累積。選擇電晶體2205控制讀取時之像素的選擇。訊號電荷累積部2212為電荷保持節點，及保持依據光電二極體2201所接收之光量而改變的電荷。
電荷累積控制訊號線2213為控制電荷累積控制電晶體2203之訊號線。重設訊號線2216為供應重設電位到訊號電荷累積部2212之訊號線。輸出訊號線2220為充作放大電晶體2202所產生之訊號的輸出目的地之訊號線。選擇訊號線2215為控制選擇電晶體2205之訊號線。供電線2230為供應供電電壓之訊號線。
接著，使用圖25A及25B所示之時序圖來說明圖24的像素電路之操作。
關於圖25A及25B中的簡單說明，電荷累積控制訊號線2213的電位2313、重設訊號線2216的電位2316、及選擇訊號線2215的電位2315被設置作為在兩位準之間改變的訊號。需注意的是，因為各電位為類比訊號，所以電位實際上可根據情況而具有各種位準，並不侷限於兩位準。
首先，說明根據圖25A之操作模式。
在時間2330將電荷累積控制訊號線2213的電位2313設定成高位準。接著，當在時間2331將重設訊號線2216的電位2316設定成高位準時，藉由光電二極體2201的正向電壓，將訊號電荷累積部2212的電位2312和光電二極體2201的陰極之電位初始化成低於重設訊號線2216的電位2316之電位。這些步驟被稱作重設操作。
當在時間2332將重設訊號線2216的電位2316設定成低位準時，訊號電荷累積部2212的電位2312保持在高位準，藉以施加逆偏壓到光電二極體2201。在此階段，累積操作開始。
然後，因為對應於光量之逆電流流動至光電二極體2201，所以累積在訊號電荷累積部2212中之電荷量根據光量而改變。
當在時間2333將電荷累積控制訊號線2213的電位2313設定成低位準時，停止從訊號電荷累積部2212轉移電荷到光電二極體2201，藉以決定累積在訊號電荷累積部2212中的電荷量。此處，終止累積操作。
當在時間2334將選擇訊號線2215的電位2315設定成高位準時，根據訊號電荷累積部2212的電位2312，將電荷從供電線2230供應到輸出訊號線2220。在此階段，讀取操作開始。
當在時間2335將選擇訊號線2215的電位2315設定成低位準時，停止從供電線2230供應電荷到輸出訊號線2220，及決定輸出訊號線2220的電位2320。此處，終止讀取操作。
接著，說明根據圖25B之操作模式。
在時間2330將電荷累積控制訊號線2213的電位2313設定成高位準。接著，當在時間2331將重設訊號線2216的電位2316設定成高位準時，藉由光電二極體2201的正向電壓，將訊號電荷累積部2212的電位2312和光電二極體2201的陰極之電位初始化成低於重設訊號線2216的電位2316之重設電位。這些步驟被稱作重設操作。
當在時間2336將電荷累積控制訊號線2213的電位2313設定成低位準，而後在時間2337將重設訊號線2216的電位2316設定成低位準時，終止重設操作；因此，對應於光量之逆電流流動至施加逆偏壓之光電二極體2201，藉以光電二極體2201的陰極之電位改變。
當在時間2332將電荷累積控制訊號線2213的電位2313再次設定成高位準時，藉由訊號電荷累積部2212和光電二極體2201的陰極之間的電位差而使電流流動，及訊號電荷累積部2212的電位2312改變。
之後的步驟與根據圖25A的操作模式之步驟相同。
接著，說明圖26所示之兩電晶體的像素電路組態。
像素電路被形成有光電二極體4401、放大電晶體4402、及選擇電晶體4405。
放大電晶體4402的閘極連接到訊號電荷累積控制訊號部4412，放大電晶體4402之源極和汲極的其中之一連接到供電線4430，及放大電晶體4402之源極和汲極的其中另一個連接到選擇電晶體4405之源極和汲極的其中之一。
選擇電晶體4405的閘極連接到選擇訊號線4415，及選擇電晶體4405之源極和汲極的其中另一個連接到輸出訊號線4420。
光電二極體4401的陰極連接到訊號電荷累積部4412，及光電二極體4401的陽極連接到重設訊號線4416。此處，電荷保持電容器可連接在訊號電荷累積部4412和接地電位線之間。
接著，說明包括在圖26之像素電路中的元件之功能。光電二極體4401根據入射在像素上的光量來產生電流。放大電晶體4402輸出對應於訊號電荷累積部4412之電位的訊號。選擇電晶體4405控制讀取時之像素的選擇。訊號電荷累積部4412為電荷保持節點，及保持依據光電二極體4401所接收之光量而改變的電荷。
重設訊號線4416為供應重設電位到訊號電荷累積部4412之訊號線。輸出訊號線4420為充作放大電晶體4402所產生之訊號的輸出目的地之訊號線。選擇訊號線4415微控制選擇電晶體4405之訊號線。供電線4430為供應供電電壓之訊號線。
接著，使用圖27所示之時序圖來說明圖26的像素電路之操作。
關於圖27中的簡單說明，重設訊號線4416的電位3716、及選擇訊號線4415的電位3715被設置作為在兩位準之間改變的訊號。需注意的是，因為各電位為類比訊號，所以電位實際上可根據情況而具有各種位準，並不侷限於兩位準。
當在時間3730將重設訊號線4416的電位3716設定成高位準時，藉由光電二極體4401的正向電壓，將信號電荷累積部4412的電位3712初始化成低於重設訊號線4416的電位3716之重設電位。這些步驟被稱作重設操作。
當在時間3731將重設訊號線4416的電位3716設定成低位準時，訊號電荷累積部4412的電位3712保持重設電位，藉以施加逆偏壓到光電二極體4401。在此階段，累積操作開始。
然後，因為對應於光量之逆電流流動至光電二極體4401，所以累積在訊號電荷累積部4412中之電荷量根據光量而改變。
當在時間3732將選擇訊號線4415的電位3715設定成高位準時，根據訊號電荷累積部4412的電位3712，將電荷從供電線4430供應到輸出訊號線4420。在此階段，讀取操作開始。
當在時間3733將選擇訊號線4415的電位3715設定成低位準時，停止從訊號電荷累積部4412轉移電荷到光電二極體4401，藉以決定累積在訊號電荷累積部4412的電荷量。此處，終止累積操作。
然後，停止從供電線4430供應電荷到輸出訊號線4420，及決定輸出訊號線的電位3720。此處，終止讀取操作。
接著，圖28圖解一電晶體的像素電路組態。像素電路包括光電二極體2601、放大電晶體2602、和電容器2606。
放大電晶體2602的閘極連接到訊號電荷累積部2612，放大電晶體2602之源極和汲極的其中之一連接到供電線2630，及放大電晶體2602之源極和汲極的其中另一個連接到輸出訊號線2620。
光電二極體2601的陰極連接到訊號電荷累積部2612，及光電二極體2601的陽極連接到重設訊號線2616。電容器2606之終端的其中之一連接到訊號電荷累積部2612，而其中另一個連接到選擇訊號線2615。此處，電荷保持電容器連接在訊號電荷累積部2612和接地電位線之間。
接著，說明形成圖28之像素電路的元件之功能。光電二極體2601根據入射在像素上的光量來產生電流。放大電晶體2602輸出對應於訊號電荷累積部2612之電位的訊號。訊號電荷累積部2612為電荷保持節點，及保持依據光電二極體2601所接收之光量而改變的電荷。需注意的是，選擇訊號線2615藉由使用電容耦合來控制訊號電荷累積部2612的電位。
重設訊號線2616為供應重設電位到訊號電荷累積部2612之訊號線。輸出訊號線2620為充作放大電晶體2602所產生之訊號的輸出目的地之訊號線。選擇訊號線2615為控制電容器2606之訊號線。供電線2630為供應供電電壓之訊號線。
接著，使用圖29所示之時序圖來說明圖28的像素電路之操作。
關於圖29中的簡單說明，重設訊號線2616的電位2716、及選擇訊號線2615的電位2715被設置作為在兩位準之間改變的訊號。需注意的是，因為各電位為類比訊號，所以電位實際上可根據情況而具有各種位準，並不侷限於兩位準。
當在時間2730將重設訊號線2616的電位2716設定成高位準時，藉由光電二極體2601的正向電壓，將信號電荷累積部2612的電位2712初始化成低於重設訊號線2616的電位2716之重設電位。這些步驟被稱作重設操作。
接著，當在時間2731將重設訊號線2616的電位2716設定成低位準時，訊號電荷累積部2612的電位2712保持重設電位，藉以施加逆偏壓到光電二極體2601。在此階段，累積操作開始。
然後，因為對應於光量之逆電流流動至光電二極體2601，所以累積在訊號電荷累積部2612中之電荷量根據光量而改變。
在時間2732將選擇訊號線2615的電位2715設定成高位準，使得訊號電荷累積部2612的電位2712由於電容耦合而變得較高；因此，放大電晶體2602被開通。另外，根據訊號電荷累積部2612的電位2712，將電荷從供電線2630供應到輸出訊號線2620。在此階段，讀取操作開始。
當在時間2733將選擇訊號線2615的電位2715設定成低位準時，藉由電容耦合減少訊號電荷累積部2612的電位2712，及停止從訊號電荷累積部2612轉移電荷到光電二極體2601，藉以決定累積在訊號電荷累積部2612的電荷量。此處，終止累積操作。
然後，停止從供電線2630供應電荷到輸出訊號線2620，及決定輸出訊號線的電位2720。此處，終止讀取操作。
需注意的是，圖26及圖28的像素電路結構具有遮蔽到光電二極體的入射光之結構較佳，因為訊號電荷累積部的電荷經由具有上述結構之光電二極體流出。
此實施例可與其他實施例或例子的任一者適當組合實施。
(實施例4)
在此實施例中，將說明本發明的一實施例中之用於半導體裝置的電晶體之漏電流所需的條件。
包括矽半導體之電晶體具有高關閉狀態電流。在操作使用電晶體所形成之具有全域快門的CMOS感測器之情形中，當讀取最後一列時所結束之電荷保持週期變得較長，及更多電荷由於那週期中的關閉狀態電流而流動。改變隨著影像的灰階變化所出現之電荷量，及未獲得正常影像。
在此實施例中，在使用具有全域快門之CMOS感測器的情形中，說明連接到像素中之訊號電荷累積部的電晶體之關閉狀態電流所需的條件。
由於連接到訊號電荷累積部(FD)之電晶體的關閉狀態電流(Ioff)，導致儲存在訊號電荷累積部(FD)中之電荷喪失。未影響影像的灰階之電荷的變化量意味著電荷保持週期中(Δt)之電荷量(ΔQFD)小於對應於由訊號電荷累積部(FD)的電容(CFD)之一灰階所改變的電壓(ΔVFD)之電荷量。此時之訊號電荷累積部(FD)的電容(CFD)和關閉狀態電流(Ioff)之間的關係以公式1表示。
CFD‧ΔVFD Ioff‧Δt=ΔQFD　公式(1)
此處，當使用訊號電荷累積部(FD)的最大電壓(VFD)、有關一灰階之變化的有效值之比率(a)、及n位元灰階的數目(2 n )時，由一灰階所改變之電壓(ΔVFD)可以公式2表示。
ΔVFD=VFD‧a/2 n 　公式(2)
此外，因為最大時電荷保持週期(Δt)需要一框用的電荷保持週期，所以當使用框頻(f)時，電荷保持週期(Δt)可以公式3表示。
Δt=1/f　公式(3)
此處，整理公式1、2、及3，及獲得公式4。
2 n CFD‧VFD‧f‧a/Ioff　公式(4)
圖37為以等號表示公式4的關係式之情形圖。垂直軸表示影像的灰階數(n)，及水平軸表示電荷QFD(=CFD‧VFD)。曲線顯示出電晶體的關閉狀態電流(Ioff)彼此不同之狀態，以及曲線1101顯示出1[fA]，曲線1102顯示出10[fA]，及曲線1103顯示出100[fA]。曲線1101、曲線1102、及曲線1103下方的區域分別表示可提供之灰階數目。需注意的是，圖37顯示出，滿足f=60[Hz]及a=50[%]之關係時的計算結果。
從圖37及公式4發現，影像的灰階數(n)與電容(CFD)和電壓(VFD)在對數上成比例。電容(CFD)的降低伴隨著像素尺寸的減少。電壓(VFD)的降低伴隨著電力消耗的減少。因此，為了實現影像品質的提升與像素尺寸和電力消耗的減少，必須降低關閉狀態電流(Ioff)。也就是說，當減少關閉狀態電流(Ioff)時，可降低像素尺寸和電力消耗；因此，可設置拍攝高品質影像之影像感測器。
作為例子，具有滿足CFD=20[fF]和VFD=3[V]的關係之條件的影像感測器。說明圖37中對應於此條件的點1111和點1113。點1113中之影像的灰階數n為4.17[位元]，而點1111中之影像的灰階數n為10.81[位元]。因此，為了設置滿足CFD=20[fF]、VFD=3[V]、及n=10[位元]的關係之具有全域快門的影像感測器，必須利用Ioff約小於或等於1[fA]之電晶體。藉由使用包括氧化物半導體之電晶體可設置具有極低關閉狀態電流的此種電晶體。
對應於一灰階之電荷量的最小值理想上為一電子用的電荷量(1 e=1.902 x 10-19[C])。無須說，因為統計誤差所導致的雜訊，諸如在實際半導體裝置中應去除電子數之變化等，所以實際上需要幾個或更多電子。此處，當考慮理想限制時，在電荷保持週期將喪失之電荷(ΔQFD)應小於一電子用的電荷量(1 e)。因此，可以公式5表示公式1。
CFD‧ΔQFD=1 eIoff‧Δt　公式(5)
另外，可以公式6表示公式5。圖38為以等號表示公式6的關係式之情形圖。垂直軸表示電晶體的關閉狀態電流(Ioff)，及水平軸表示框頻(f)。例如，在f為如圖38中的點1201所示之60[Hz]的情形中，電晶體之所需的關閉狀態電流Ioff低於或等於0.01[fA](=1.902 x 10-19[C] x 60[Hz])。
Ioff 1 e/Δt=1e‧f　公式(6)
也就是說，為了實現具有全域快門之CMOS影像感測器，關閉狀態電流小於或等於0.01[fA]之電晶體可被使用作為連接到像素中的訊號電荷累積部之電晶體。藉由使用包括氧化物半導體之電晶體作為關閉狀態電流非常低之電晶體，此種影像感測器變成可行的。
此實施例可與其他實施例或例子的任一者適當組合實施。
(實施例5)
在此實施例中，將說明包括氧化物半導體之電晶體的例子。
並未特別限制此說明書所揭示的包括氧化物半導體之電晶體的結構。例如，可利用具有頂閘極結構或底閘極結構之交錯型電晶體或平面型電晶體。另外，電晶體可具有包括一通道形成區之單閘極結構，包括兩通道形成區之雙閘極結構，或包括三通道形成區之三閘極結構。
圖30A至30D各圖解電晶體的橫剖面結構之例子。
圖30A至30D所圖解之電晶體各包括氧化物半導體。使用氧化物半導體之優點在於能夠獲得相當高的遷移率和非常低的關閉狀態電流；無須說，可使用其他半導體。
圖30A所示之電晶體3410為底閘極電晶體的其中之一，及亦被稱作反向交錯型電晶體。
電晶體3410包括閘極電極層2401、閘極絕緣層2402、氧化物半導體層2403、源極電極層2405a、和汲極電極層2405b在具有絕緣表面的基板2400之上。絕緣層2407和保護絕緣層2409被形成以便覆蓋這些。
圖30B所示之電晶體3420為被稱作通道保護型之底閘極電晶體的其中之一，及亦被稱作反向交錯型電晶體。
電晶體3420包括閘極電極層2401、閘極絕緣層2402、氧化物半導體層2403、覆蓋氧化物半導體層2403的通道形成區之充作通道保護層的絕緣層2427、源極電極層2405a、和汲極電極層2405b在具有絕緣表面的基板2400之上。此外，保護絕緣層2409被形成以使覆蓋這些。
圖30C所示之電晶體3430為底閘極電晶體，及包括閘極電極層2401、閘極絕緣層2402、源極電極層2405a、汲極電極層2405b、和氧化物半導體層2403在具有絕緣表面的基板2400之上。此外，絕緣層2407和保護絕緣層2409被形成以使覆蓋這些。
在電晶體3430中，閘極絕緣層2402係設置在基板2400和閘極電極層2401上並且與基板2400和閘極電極層2401相接觸，及源極電極層2405a和汲極電極層2405b係設置在閘極絕緣層2402上並且與閘極絕緣層2402相接觸。另外，氧化物半導體層2403係設置在閘極絕緣層2402、源極電極層2405a、和汲極電極層2405b之上。
圖30D所示之電晶體3440為一種頂閘極電晶體。電晶體3440包括絕緣層2437、氧化物半導體層2403、源極電極層2405a、汲極電極層2405b、閘極絕緣層2402、和閘極電極層2401在具有絕緣表面的基板2400之上。配線層2436a和配線層2436b係設置成與源極電極層2405a和汲極電極層2405b相接觸並且分別電連接到源極電極層2405a和汲極電極層2405b。
在此實施例中，氧化物半導體層2403被使用作為包括在上述電晶體中之半導體層。作為用於氧化物半導體層2403之氧化物半導體材料可使用下面金屬氧化物的任一者：四成分金屬氧化物之In-Sn-Ga-Zn-O類金屬氧化物；三成分金屬氧化物之In-Ga-Zn-O類金屬氧化物、In-Sn-Zn-O類金屬氧化物、In-Al-Zn-O類金屬氧化物、Sn-Ga-Zn-O類金屬氧化物、Al-Ga-Zn-O類金屬氧化物、和Sn-Al-Zn-O類金屬氧化物；或者兩成分金屬氧化物之In-Zn-O類金屬氧化物、Sn-Zn-O類金屬氧化物、Al-Zn-O類金屬氧化物、Zn-Mg-O類金屬氧化物、Sn-Mg-O類金屬氧化物、和In-Mg-O類金屬氧化物；In-O類金屬氧化物；Sn-O類金屬氧化物；及Zn-O類金屬氧化物。另外，Si(矽)可包含在氧化物半導體中。此處，例如，In-Ga-Zn-O類氧化物半導體為含有至少In(銦)、Ga(鎵)、及Zn(鋅)之氧化物，及並未特別限制其組成比。另外，In-Ga-Zn-O類氧化物半導體可含有除了In(銦)、Ga(鎵)、及Zn(鋅)以外的元素。
關於氧化物半導體層2403，可使用以化學式InMO3(ZnO) m (m>0)所表示之薄膜。此處，M表示選自Zn(鋅)、Ga(鎵)、Al(鋁)、Mn(錳)、及Co(鈷)的一或多個金屬元素。例如M可以是Ga、Ga及Al、Ga及Mn、Ga及Co等等。
在各包括氧化物半導體層2403之電晶體3410、3420、3430、及3440中，關閉狀態中的電流值(關閉狀態電流值)小。因此，在電晶體3410、3420、3430、及3440連接到電荷儲存節點之情形中，可盡可能防止電荷的流動。
此外，可以高速操作包括氧化物半導體層2403之電晶體3410、3420、3430、及3440的每一個，因為它們可達成相對高之場效遷移率。因此，驅動像素之驅動器電路部可形成在例如顯示裝置、成像裝置等等的一基板上；因此，可減少組件數目。
作為具有絕緣表面的基板2400，可使用由鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃等等所形成之玻璃基板。
在底閘極電晶體3410、3420、及3430中，充作基膜之絕緣膜可設置在基板和閘極電極層之間。基膜具有防止雜質元素從基板擴散之功能，及可被形成具有使用選自氮化矽膜、氧化矽膜、氧氮化矽膜、及氮氧化矽膜之一或多個膜的單層結構或堆疊結構。
閘極電極層2401係可使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧等金屬材料，或者含這些材料的任一者作為其主要成分之合金材料來形成。閘極電極層2401並不侷限於單層，及亦可使用不同膜之疊層。
藉由電漿增強型CVD法、濺鍍法等等，閘極絕緣層2402係可使用氧化矽層、氮化矽層、氮氧化矽層、氧氮化矽層、氧化鋁層、氮化鋁層、氮氧化鋁層、氧氮化鋁層、或氧化鉿來形成。閘極絕緣層2402並不侷限於單層，亦可使用不同膜之疊層。例如，藉由電漿增強型CVD法，形成具有厚度大於或等於50 nm及小於或等於200 nm之氮化矽層(SiN y (y>0))作為第一閘極絕緣層，及在第一閘極絕緣層之上形成具有厚度大於或等於5 nm及小於或等於200 nm之氧化矽層(SiN x (x>0))作為第二閘極絕緣層，使得形成具有總厚度200 nm之閘極絕緣層。
作為用於源極電極層2405a和汲極電極層2405b之導電膜，例如，可使用選自Al、Cr、Cu、Ta、Ti、Mo、及W的元素之膜，含這些元素的任一者之合金的膜等等。另一選擇是，可利用Ti、Mo、W等等的高熔點金屬層堆疊在Al、Cu等等的金屬層之上及/或之下。此外，可藉由使用添加防止產生小丘或鬚狀物之元素(Si(矽)、Nd(釹)、Sc(鈧)等等)在Al膜中之Al(鋁)材來提高耐熱性。
類似於源極電極層2405a和汲極電極層2405b的材料之材料可被用於導電膜，諸如分別連接到源極電極層2405a和汲極電極層2405b之配線層2436a和配線層2436b等。
另一選擇是，欲成為源極電極層2405a和汲極電極層2405b的導電膜(包括使用與源極和汲極電極層相同的層所形成之配線層)係可使用導電金屬氧化物來形成。作為導電金屬氧化物，可使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦和氧化錫的合金(In2O3-SnO2，縮寫為ITO)、氧化銦和氧化鋅的合金(In2O3-ZnO)、或含氧化矽之這些金屬氧化物材料的任一者。
作為絕緣層2407、2427、及2437，可使用無機絕緣膜，其典型例子為氧化矽膜、氮氧化矽膜、氧化鋁膜、和氮氧化鋁膜。
作為保護絕緣層2409，可使用無機絕緣膜，諸如氮化矽膜、氮化鋁膜、氧氮化矽膜、或氧氮化鋁膜等。
平面化絕緣膜係可形成在保護絕緣層2409之上，以減少由於電晶體的結構所導致的表面不均勻。作為平面化絕緣膜，可使用有機材料，諸如聚醯亞胺、丙烯酸、或苯環丁烯等。除了此種有機材料之外，亦可使用低介電常數材料(低k材料)等等。需注意的是，平面化絕緣膜係可藉由堆疊從這些材料所形成之複數個絕緣膜來形成。
如此，可藉由使用此實施例所說明的包括氧化物半導體層之電晶體來設置高性能半導體裝置。
此實施例可與其他實施例所說明之結構適當組合實施。
(實施例6)
在此實施例中，將參考圖式詳細說明製造包括氧化物半導體層之電晶體的方法之例子。
圖31A至31E為製造電晶體2510的處理之例子的橫剖面圖。電晶體2510為具有底閘極結構之反向交錯式電晶體，其類似於圖30A所示之電晶體3410。
用於此實施例的半導體層之氧化物半導體為i型(本徵)氧化物半導體或實質上i型(本徵)氧化物半導體。以盡可能從氧化物半導體去除充作施體之氫，及高度淨化氧化物半導體以便含有盡可能少的非氧化物半導體之主要成分的雜質之此種方式來獲得i型(本徵)氧化物半導體或實質上i型(本徵)氧化物半導體。換言之，特徵為淨化的i型(本徵)半導體或接近此的半導體非藉由添加雜質而是藉由盡可能去除諸如氫或水等雜質來獲得。因此，包括在電晶體2510中的氧化物半導體層為高度淨化及使其在電方面為i型(本徵)之氧化物半導體層。
此外，淨化的氧化物半導體包括極少的載子(接近零)，及其載子濃度低於1x1014/cm3、低於1x1012/cm3較佳、低於1x1011/cm3更好。
因為氧化物半導體包括極少的載子，所以可在電晶體中減少關閉狀態電流。關閉狀態電流越小越好。
尤其是，在包括氧化物半導體層之電晶體中，室溫的通道寬度中之每微米的關閉狀態電流密度可低於或等於10 aA/μm(1x10-17 A/μm)、進一步低於或等於1 aA/μm(1x10-18 A/μm)、或更進一步低於或等於10 zA/μm(1x10-20 A/μm)。
此外，在包括氧化物半導體層之電晶體2510中，幾乎未觀察到開通狀態電流的溫度相依性，及關閉狀態電流的變化非常小。
下面參考圖31A至31E說明在基板2505之上製造電晶體2510的處理。
首先，導電膜形成在具有絕緣表面的基板2505之上，而後以第一光致微影步驟和蝕刻步驟來形成閘極電極層2511。需注意的是，可藉由噴墨法形成抗蝕遮罩。以噴墨法形成抗蝕遮罩不需要光遮罩；如此，可減少製造成本。
作為具有絕緣表面之基板2505，可使用類似於實施例5所說明之基板2400的基板。在此實施例中，使用玻璃基板作為基板2505。
充作基膜之絕緣膜係可設置在基板2505與閘極電極層2511之間。基膜具有防止雜質元素從基板2505擴散之功能，及可被形成具有使用氮化矽膜、氧化矽膜、氧氮化矽膜、及氮氧化矽膜之一或多個的單層結構或堆疊結構。
閘極電極層2511係可使用諸如鉬、鈦、鉭、鎢、鋁、銅、釹、或鈧等金屬材料，或者含這些材料的任一者作為其主要成分之合金材料來形成。閘極電極層2511並不侷限於單層，及亦可使用不同膜之疊層。
接著，閘極絕緣層2507係可形成在閘極電極層2511之上。藉由電漿增強型CVD法、濺鍍法等等，閘極絕緣層2507係可使用氧化矽層、氮化矽層、氮氧化矽層、氧氮化矽層、氧化鋁層、氮化鋁層、氮氧化鋁層、氧氮化鋁層、或氧化鉿來形成。閘極絕緣層2507並不侷限於單層，亦可使用不同膜之疊層。
關於此實施例的氧化物半導體，使用藉由去除雜質使其成為i型半導體或實質上i型半導體之氧化物半導體。此種高度淨化的氧化物半導體對介面能態和介面電荷高度敏感；如此，氧化物半導體層和閘極絕緣層之間的介面是重要的。因此，將與高度淨化的氧化物半導體相接觸之閘極絕緣層必須具有高品質。
例如，使用微波(如、頻率2.45 GHz)之高密度電漿增強型CVD較佳，因為可形成具有高耐壓之濃密的高品質絕緣層。高度淨化的氧化物半導體和高品質的閘極絕緣層係彼此緊密接觸，藉以可減少介面能態及可獲得令人滿意的介面特性。
無須說，只要可形成高品質絕緣層作為閘極絕緣層，可利用諸如濺鍍法或電漿增強型CVD法等不同沉積法。另外，藉由在形成絕緣層之後所執行的熱處理提高膜品質和絕緣層和氧化物半導體之間的介面特性之絕緣層可被形成作為閘極絕緣層。在任一情形中，只要絕緣層具有能夠減少絕緣層和氧化物半導體之間的介面之介面能態密度以及形成令人滿意的介面並且具有令人滿意的膜品質，可使用任何絕緣層作為閘極絕緣層。此處說明使用濺鍍法之例子。
為了在閘極絕緣層2507和氧化物半導體膜2530中盡可能含有越少越好的氫、氫氧根、和濕氣，在濺鍍設備的預熱室中預熱形成閘極電極層2511之基板2505，或形成上至及包括閘極絕緣層2507之層的基板2505，作為沉積氧化物半導體膜2530用的預處理較佳，使得吸附至基板2505之諸如氫或濕氣等雜質被消除或去除。作為設置在預熱室中的抽空單元，低溫泵較佳。需注意的是，可省略此預熱處理。在形成絕緣層2516之前，同樣可在形成上至及包括源極電極層2515a和汲極電極層2515b之層的基板2505上執行此預熱處理。
接著，具有厚度大於或等於2 nm及小於或等於200 nm、大於或等於5 nm及小於或等於30 nm較佳之氧化物半導體膜2530係形成在閘極絕緣層2507之上(見圖31A)。
需注意的是，在藉由濺鍍法形成氧化物半導體膜2530之前，可藉由引進氬氣及產生電漿之逆向濺鍍去除附著於閘極絕緣層2507的表面上之粉末物質(亦稱作粒子或灰塵)較佳。逆向濺鍍意指在氬大氣中將RF電源用於施加電壓到基板側，使得離子化的氬與基板碰撞來修改表面之方法。需注意的是，可使用氮、氦、氧等等來取代氬。
作為用於氧化物半導體膜2530之氧化物半導體，可使用實施例5所說明之氧化物半導體，諸如四成分金屬氧化物、三成分金屬氧化物、兩成分金屬氧化物、In-O類金屬氧化物、Sn-O類金屬氧化物、或Zn-O類金屬氧化物等。另外，Si可含在氧化物半導體中。在此實施例中，使用In-Ga-Zn-O類氧化物半導體靶材，使用濺鍍法來沉積氧化物半導體膜2530。另一選擇是，可在稀有氣體(典型上為氬)大氣、氧大氣、或含稀有氣體(典型上為氬)和氧之混合大氣中，藉由濺鍍法來形成氧化物半導體膜2530。
作為藉由濺鍍法形成氧化物半導體膜2530之靶材，例如，使用具有下面組成比之金屬氧化物：In2O3：Ga2O3：ZnO的組成比為1：1：1[莫耳比]。另一選擇是，可使用具有下面組成比之金屬氧化物：In2O3：Ga2O3：ZnO的組成比為1：1：2[莫耳比]。此種靶材的填充因子從90%至100%(含)、95%至99.9%(含)較佳。藉由使用具有高填充因子之金屬氧化物靶材，所沉積的氧化物半導體膜具有高密度。
在使用In-Zn-O類材料作為氧化物半導體之例子中，所使用的靶材具有組成比In：Zn=50：1至1：2[原子比](In2O3：ZnO=25：1至1：4[莫耳比])、In：Zn=20：1至1：1[原子比](In2O3：ZnO=10：1至1：2[莫耳比])較佳、In：Zn=15：1至1.5：1[原子比](In2O3：ZnO=15：2至3：4[莫耳比])更好。例如，在用以形成具有原子比In：Zn：O=X：Y：Z之In-Zn-O類氧化物半導體的靶材中，滿足關係Z>1.5X+Y。
較佳的是，去除諸如氫、水、氫氧根、或氫化物等雜質之高純度氣體被使用作為沉積氧化物半導體膜2530用的濺鍍氣體。
將基板置放在降壓下之沉積室中，及基板溫度被設定成溫度高於或等於100℃及低於或等於600℃、高於或等於200℃及低於或等於400℃較佳。藉由在加熱基板的狀態中形成氧化物半導體膜，可減少所形成的氧化物半導體膜中之雜質濃度。而且，減少由於濺鍍所導致對膜的破壞。以在去除沉積室內剩餘濕氣的同時將去除氫和濕氣之濺鍍氣體引進沉積室內，及使用上述靶材的此種方式，將氧化物半導體膜2530形成在基板2505之上。為了去除沉積室中剩餘的濕氣，使用誘捕式真空泵、例如低溫泵、離子泵、或鈦昇華泵較佳。作為抽空單元，可使用添加冷凝阱之渦輪分子泵。在以低溫泵排空之沉積室中，去除氫原子、諸如水(H2O)等含氫原子之化合物(含碳原子之化合物更好)等等，藉以可減少沉積室所形成之氧化物半導體膜的雜質濃度。
作為沉積條件的一例子，基板和靶材之間的距離為100 mm、壓力為0.6 Pa、直流(DC)電源為0.5 kW、及大氣為氧大氣(氧流率的比例為100%)。需注意的是，脈衝直流電源較佳，因為可減少沉積時所產生之粉末物質(亦稱作粒子或灰塵)，及可使膜厚度均勻。
然後，以第二光致微影步驟和蝕刻步驟，將氧化物半導體膜2530處理成島型氧化物半導體層。此處，用於形成島型氧化物半導體層之抗蝕遮罩可以噴墨法來形成。以噴墨法形成抗蝕遮罩不需要光遮罩；如此，可減少製造成本。
在閘極絕緣層2507中形成接觸孔之例子中，可與處理氧化物半導體膜2530同時執行形成接觸孔的步驟。
需注意的是，氧化物半導體膜2530的蝕刻可以是乾蝕刻、濕蝕刻、或乾蝕刻和濕蝕刻二者。作為用於氧化物半導體膜2530的濕蝕刻之蝕刻劑，例如，可使用磷酸、乙酸、硝酸等等的混合溶液。另一選擇是，可使用ITO-07N(由KANTO化學股份有限公司所製造)等等。
接著，氧化物半導體層經過第一熱處理。可藉由此第一熱處理將氧化物半導體層脫水或除氫。在氮或諸如氦、氖、或氬等稀有氣體的大氣中，以溫度高於或等於400℃及低於或等於750℃、另一選擇是高於或等於400℃及低於基板的應變點來執行第一熱處理。此處，將基板引進熱處理設備的其中之一的電爐內，及在氮大氣中以450℃在氧化物半導體層上執行熱處理達一小時；如此，形成經過脫水作用或除氫作用之氧化物半導體層2531(見圖31B)。
需注意的是，熱處理設備並不侷限於電爐，及可包括藉由來自諸如電阻加熱元件等加熱元件之熱傳導或熱輻射加熱欲待處理的物體之裝置。例如，可使用諸如GRTA(氣體快速熱退火)設備或LRTA(燈快速熱退火)等RTA(快速熱退火)設備。LRTA設備為用以藉由從諸如鹵素燈、金屬鹵化物燈、氙弧光燈、碳弧光燈、高壓鈉燈、或高壓水銀燈等燈所發出的光之輻射(電磁波)來加熱欲待處理的物體之設備。GRTA設備為使用高溫氣體的熱處理之設備。作為高溫氣體，使用不由於熱處理而與欲待處理的物體起反應之鈍氣，諸如氮或像氬之稀有氣體等。
例如，作為第一熱處理，GRTA可被執行如下。將基板轉移和放入以高溫650℃至700℃(含)加熱之鈍氣中，加熱幾分鐘，及從以高溫加熱的鈍氣轉移和取出。
需注意的是，在第一熱處理中，水、氫等等不包含在引進熱處理設備內之鈍氣中較佳。另一選擇是，鈍氣的純度為6N(99.9999%)或更高較佳、7N(99.99999%)或更高更好(即、雜質的濃度為1 ppm或更低、0.1 ppm或更低較佳)。
另外，在第一熱處理中加熱氧化物半導體層之後，可將高純度氧氣、高純度N2O氣體、或超乾燥空氣(露點低於或等於-40℃、低於或等於-60℃較佳)引進同一爐內。引進到熱處理設備之氧氣或N2O氣體的純度為6N或更高較佳、7N或更高更好(即、氧氣或N2O氣體中的雜質濃度為1 ppm或更低、0.1 ppm或更低較佳)。尤其是在這些氣體中不包含水、氫等等較佳。藉由氧氣或N2O氣體的作用，可供應氧化物半導體的主要成分及在藉由脫水或除氫去除雜質的步驟同時已被去除之氧。經由此步驟，氧化物半導體層可被高度淨化，及使其成為電方面為i型(本徵)氧化物半導體。
可在未被處理成島型氧化物半導體層之氧化物半導體膜2530上執行用於氧化物半導體層之第一熱處理。在那例子中，在第一熱處理之後從加熱設備取出基板，而後執行光致微影步驟。
需注意的是，只要在沉積氧化物半導體層之後，除了上述時序之外可在下面時序的任一者中執行第一熱處理：在源極電極層和汲極電極層形成在氧化物半導體層之上之後；及在絕緣層形成在源極電極層和汲極電極層之上之後。
另外，在接觸孔形成於閘極絕緣層2507之例子中，在氧化物半導體膜2530上執行第一熱處理之前或之後都可執行接觸孔的形成。
亦可使用下面方式所形成之氧化物半導體層：氧化物半導體被沉積兩次，及在其上執行熱處理兩次。經由此種步驟，垂直地c軸對準於膜的表面且具有大厚度之晶體區可被形成，卻不必依賴基座組件。
例如，具有厚度大於或等於3 nm及小於或等於15 nm之第一氧化物半導體膜被沉積，及以溫度高於或等於450℃及低於或等於850℃、高於或等於550℃及低於或等於750℃較佳，在氮、氧、稀有大氣、或乾燥空氣大氣中執行第一熱處理，使得在包括表面的區域中形成具有晶體區之第一氧化物半導體膜。然後，有厚度大於第一氧化物半導體膜之第二氧化物半導體膜被形成，及以溫度高於或等於450℃及低於或等於850℃、高於或等於600℃及低於或等於700℃較佳執行第二熱處理。
經由此種步驟，在整個第二氧化物半導體膜中，可使用第一氧化物半導體膜作為籽晶，從下部到上部進行晶體生長，藉以能夠形成具有厚晶體區之氧化物半導體層。
接著，欲成為源極電極層和汲極電極層之導電膜(包括從與源極電極層和汲極電極層相同的層所形成之配線)係形成在閘極絕緣層2507和氧化物半導體層2531之上。作為充作源極電極層和汲極電極層之導電膜，可使用類似於用於實施例5所說明之源極電極層2405a和汲極電極層2405b的材料。
在第三光致微影步驟中將抗蝕遮罩形成在導電膜之上，及執行選擇性蝕刻，使得源極電極層2515a和汲極電極層2515b被形成。然後，去除抗蝕遮罩(見圖31C)。
可使用紫外光、KrF雷射光、或ArF雷射光執行第三光致微影步驟中之抗蝕遮罩的形成時之曝光。稍後完成之電晶體的通道長度L係由在氧化物半導體層2531之上彼此鄰接的源極電極層和汲極電極層的底端部之間的距離來決定。在通道長度L低於25 nm之例子中，可使用具有幾奈米至幾十奈米之極短波長的極端超紫外光來執行第三光致微影步驟中之抗蝕遮罩的形成時之曝光。在藉由極端超紫外光之曝光中，產生高解析度和大聚焦深度。因此，稍後完成之電晶體的通道長度L可以是10 nm至1000 nm(含)，可增加電路的操作速度，及因為關閉狀態電流值非常小所以可減少電力消耗。
為了減少光遮罩和光致微影步驟的步驟數目，可使用由多色調遮罩所形成的抗蝕遮罩來執行蝕刻步驟。因為通過多色調遮罩的光具有複數個強度位準，所以可形成局部具有不同厚度之抗蝕遮罩。可藉由灰化改變抗蝕遮罩的形狀；因此，可形成具有不同形狀的抗蝕遮罩，卻不需要執行光致微影處理。如此，可減少曝光遮罩的數目，及亦可減少對應的光致微影步驟數目，藉以可實現處理的簡化。
需注意的是，蝕刻條件被最佳化，以便當蝕刻導電膜時不蝕刻和分割氧化物半導體層2531。然而，難以獲得僅蝕刻導電膜而完全不蝕刻氧化物半導體層2531之蝕刻條件。在一些例子中，當蝕刻導電膜時，只蝕刻氧化物半導體層2531的部分而成為具有溝槽部(凹下部)之氧化物半導體層。
在此實施例中，使用鈦膜作為導電膜，及使用In-Ga-Zn-O類氧化物半導體作為氧化物半導體層2531；如此，可使用過氧化氫氨溶液(氨、水、及過氧化氫溶液的混合溶液)作為蝕刻劑。
接著，充作保護絕緣膜之絕緣層2516被形成與氧化物半導體層的部分相接觸。在形成絕緣層2516之前，可執行使用諸如N2O、N2、或Ar等氣體的電漿處理，以去除吸附在氧化物半導體層的露出表面上之水等等。
可適當藉由諸如濺鍍法等諸如水或氫等雜質不進入絕緣層2516之方法，將絕緣層2516形成厚度至少1 nm。當氫包含在絕緣層2516時，氫會進入氧化物半導體層，或者氫會從氧化物半導體層擷取出氧。在此種例子中，背通道側上的氧化物半導體層之電阻會被降低(背通道側上的氧化物半導體層會具有n型導電性)，及會形成寄生通道。因此，藉由氫和含氫的雜質不包含在其內之方法來形成絕緣層2516是重要的。
在此實施例中，藉由濺鍍法將氧化矽膜形成厚度200 nm作為絕緣層2516。膜形成時的基板溫度可高於或等於室溫及低於或等於300℃，及此實施例為100℃。氧化矽膜係可在稀有氣體(典型上為氬)大氣、氧大氣、或含稀有氣體和氧之混合大氣中以濺鍍法來沉積。作為靶材，可使用氧化矽或矽。例如，藉由使用矽作為靶材，可在含氧之大氣中藉由濺鍍法來形成氧化矽膜。關於被形成與氧化物半導體層相接觸之絕緣層2516，使用幾乎不含有諸如濕氣、氫離子、及氫氧根等雜質和阻隔此種雜質從外面進入之無機絕緣膜較佳。典型上，可使用氧化矽膜、氮氧化矽膜、氧化鋁膜、氮氧化鋁膜等等。
為了在沉積氧化物半導體膜2530的同時去除形成絕緣層2516之沉積室中所剩餘的濕氣，使用誘捕式真空泵(諸如低溫泵等)較佳。當在使用低溫泵排空的沉積室中沉積絕緣層2516時，可降低絕緣層2516中的雜質濃度。此外，作為用以去除絕緣層2516的沉積室中所剩餘之濕氣的排空單元，可使用被設置有冷凝阱之渦輪分子泵。
去除諸如氫、水、氫氧根、或氫化物等雜質的高純度氣體被使用作為用於沉積絕緣層2516之濺鍍氣體較佳。
接著，在鈍氣大氣或氧氣大氣中執行第二熱處理(以溫度200℃至400℃(含)較佳，例如，250℃至350℃(含))。例如，在氮大氣中以250℃執行第二熱處理達一小時。在第二熱處理中，在氧化物半導體層與絕緣層2516相接觸之狀態中加熱氧化物半導體層的部分(通道形成區)。
經由上述步驟，能夠供應氧化物半導體之主要成分的其中之一及在經由氧化物半導體膜上所執行的第一熱處理連同諸如氫、水、氫氧根、或氫化物(亦稱作氫化合物)等雜質一起被減少之氧。如此，氧化物半導體層被高度淨化，及使其成為電方面為i型(本徵)半導體。
經由上述步驟，形成電晶體2510(見圖31D)。
當具有許多缺陷之氧化矽層被使用作為氧化物絕緣層時，經由形成氧化矽層之後所執行的熱處理，可將包含在氧化物半導體層中之諸如氫、水、氫氧根、或氫化物等雜質擴散到氧化矽層。即、可進一步減少氧化物半導體層中的雜質。
可另將保護絕緣層2506形成在絕緣層2516之上。例如，藉由濺鍍法形成氮化矽膜。諸如氮化矽膜或氮化鋁膜等幾乎不含有諸如濕氣等雜質及可防止雜質從外面進入之無機絕緣膜被使用作為保護絕緣層較佳。在此實施例中，保護絕緣層2506係使用氮化矽膜來形成(見圖31E)。
以形成上至及包括絕緣層2516的層之基板2505被加熱至高於或等於100℃及低於或等於400℃，引進去除氫和水之含高純度氮的濺鍍氣體，及使用矽之靶材的此種方式來形成用於保護絕緣層2506之氮化矽膜。同樣在那例子中，在去除處理室中所剩餘的濕氣同時形成保護絕緣層2506較佳，類似於絕緣層2516。
在形成保護絕緣層之後，可在空氣中，以高於或等於100℃及低於或等於200℃進一步執行熱處理長於或等於1小時及短於或等於30小時。可以固定溫度執行此熱處理。另一選擇是，可將下面的溫度變化設定成一循環，及可重複複數次：溫度從室溫增加到加熱溫度，而後降至室溫。
以此方式，藉由使用包括使用此實施例所製造之高度淨化的氧化物半導體層之電晶體，可進一步減少關閉狀態中的電流值(關閉狀態電流值)。
此外，因為包括高度淨化的氧化物半導體層之電晶體具有高場效遷移率，所以能夠高速操作。因此，驅動器電路部可形成在例如顯示裝置等等的一基板上；因此，可減少組件的數目。
此實施例可與其他實施例的任一者適當組合實施。
[例子1]
在此例中，將說明本發明的一實施例之具有像素電路組態的影像感測器之電荷保持特性。
圖32A及32B為根據實施例3之基於圖24的電路圖。在圖32A中，包括氧化物半導體之電晶體被用於電荷累積控制電晶體6103，及包括矽半導體之電晶體被用於放大電晶體6102及選擇電晶體6105的每一個。
另一方面，在圖32B中，包括矽半導體之電晶體被用於電荷累積控制電晶體6203、放大電晶體6202、及選擇電晶體6205全部。
在此例中，使用圖32A及32B的電路圖所示之像素來形成影像感測器，及說明使用影像感測器的輸出特性之電荷保持能力之間的比較結果。
實施例3說明圖32A及32B中的像素電路之操作的特性之細節；因此，此處省略說明。需注意的是，各信號線中的電位如下。
首先，作為圖32A及32B的像素電路中之共同電位，供電線被設定成1.8V，重設訊號線的高位準電位被設定成3.3V，及重設訊號線的低位準電位被設定成0V。
為了對應於各電晶體的特性，只有電荷累積控制訊號線的電位不相同。在圖32A的像素電路中，電荷累積控制訊號線的高位準電位被設定成3.0V，及其低位準電位被設定成-1.5V。在圖32B之像素電路中，電荷累積控制訊號線的高位準電位被設定成2.6V，及其低位準電位被設定成-0.8V。
圖33為圖解電荷累積控制訊號線(TX)和重設訊號線(RD)之輸入訊號的時序圖。此處，重設訊號線具有高位準電位之週期對應於重設週期；重設訊號線的電位被設定在低位準以及電荷累積控制訊號線的電位降至低位準之週期對應於曝光週期(累積週期)；及當電荷累積控制訊號線的電位被設定成低位準時之後的週期對應於保持週期。
圖34A圖示當在每一照度中將圖33之訊號輸入到具有圖32A之像素電路的影像感測器時之輸出特性。用於測試之照度為0 lx、160 lx、470 lx、及1000 lx。在重設週期期間，在每一照度中圖示類似輸出，因為供應重設電位；及在曝光週期中，圖示具有不同斜率的輸出變化。然後，在保持週期中，保持每一照度中的輸出。利用此種操作，可將光強度轉換成訊號。此處，當電荷累積控制訊號線的電位被設定在高位準或低位準時，由電荷累積控制電晶體的電容耦合之效應改變輸出的值；然而，並未影響保持週期中的輸出訊號。
圖34B圖示長時間所獲得之上述每一照度中的輸出特性。圖34A之點框A對應於圖34B之點框A。
如此處很清楚一般，發現在任何照度中輸出訊號相對於時間軸幾乎沒有變化，及具有圖32A之像素電路的影像感測器具有絕佳的保持特性。
另一方面，圖35A圖示當在每一照度中將圖33之訊號輸入到具有圖32B之像素電路的影像感測器時之輸出特性。用於測試之照度為0 lx、160 lx、470 lx、及1000 lx。發現在每一照度中顯示不同的輸出特性，如圖34A所示。需注意的是，0 lx意指黑暗情況。
圖35B圖示長時間所獲得之上述每一照度中的輸出特性。此處，發現輸出訊號隨著時間過去而下降，其與圖34B大不相同。尤其是，在高照度時相當明顯。在具有保持時間一開始的斜率同時保持對應於照度之訊號；然而，1000 lx的訊號和470 lx的訊號最後彼此重疊。此意謂無法保持兩訊號，及決定變得不可能。
在0 lx的例子中，訊號被保持，係由於光電二極體之足夠小的無光電流所導致。在高照度時電荷的保持力非常弱之原因為包括矽半導體之電晶體的漏電流。因為漏電流高，所以當電流流至光電二極體時，由於電晶體的漏電流導致電荷流出。無須說，在光電二極體具有高的無光電流之例子中，電荷同樣流出。
以此方式，因為包括氧化物半導體之電晶體具有極低的漏電流，所以可實現如圖34B所示之具有極高的電荷保持能力之電路。因此，可說明將包括氧化物半導體之電晶體用於連接到像素的訊號電荷累積部之電晶體對需要長電荷保持週期的全域快門系統是有用的。
此例可與實施例的任一者或其他例子適當組合實施。
[例子2]
根據本發明的一實施例之顯示裝置的特徵為獲得具有高解析度的影像資料。因此，可藉由添加顯示裝置作為組件，而使使用根據本發明的一實施例之顯示裝置的電子裝置更為精密。
例如，顯示裝置可被用於顯示裝置、膝上型電腦、或設置有記錄媒體之影像再生裝置(典型上為諸如DVD(數位多用途碟)等再生記錄媒體的內容之裝置，及具有用以顯示再生影像之顯示器)。除了上述例子之外，作為可包括根據本發明的一實施例之顯示裝置的電子裝置，可給定行動電話、可攜式遊戲機、可攜式資訊終端、電子書閱讀器、視頻相機、數位靜止相機、護目鏡型顯示器(頭戴式顯示器)、導航系統、音訊再生裝置(如、車用音訊組件和數位音訊播放器)、影印機、傳真機、列印機、多功能列印機、自動提款機(ATM)、自動販賣機等等。圖36A至36D圖解此種電子裝置的特有例子。
圖36A圖解顯示裝置，其包括機殼5001、顯示部5002、支撐基座5003等等。根據本發明的一實施例之顯示裝置可被用於顯示部5002。將根據本發明的一實施例之顯示裝置用於顯示部5002可設置能夠獲得高解析度的影像資料以及能夠配備有較高功能應用之顯示裝置。需注意的是，顯示裝置包括用以顯示資訊之所有顯示裝置，諸如用於個人電腦的顯示裝置、用以接收TV廣播之顯示裝置、及用以顯示廣告之顯示裝置等。
圖36B圖解可攜式資訊終端，其包括機殼5101、顯示部5102、開關5103、操作鍵5104、紅外線埠5105等等。根據本發明的一實施例之顯示裝置可被用於顯示部5102。將根據本發明的一實施例之顯示裝置用於顯示部5102可提供能夠獲得具有高解析度的影像資料以及能夠配備有較高功能應用之可攜式資訊終端。
圖36C圖解自動提款機，其包括機殼5201、顯示部5202、硬幣投入口5203、紙幣投入口5204、卡片插入口5205、銀行存摺插入口5206等等。根據本發明的一實施例之顯示裝置可被用於顯示部5202。將根據本發明的一實施例之顯示裝置用於顯示部5202可提供能夠獲得具有高解析度的影像資料以及更精密的自動提款機。使用根據本發明的一實施例之顯示裝置的自動提款機可以更高的準確性來讀取用於生物測定之諸如指印、臉部、手印、掌印、手靜脈的圖案、虹膜等等活體的資訊。因此，可抑制由於錯誤辨識欲待識別的人成不同的人所導致之錯誤不匹配率，及由於錯誤辨識不同的人成欲待識別的人所導致之錯誤接受率。
圖36D圖解可攜式遊戲機，其包括機殼5301、機殼5302、顯示部5303、顯示部5304、麥克風5305、揚聲器5306、操作鍵5307、電子筆5308等等。根據本發明的一實施例之顯示裝置可被用於顯示部5303或顯示部5304。將根據本發明的一實施例之顯示裝置用於顯示部5303或顯示部5304可提供能夠獲得具有高解析度的影像資料以及能夠配備有較高功能應用之可攜式遊戲機。需注意的是，雖然圖36D所示之可攜式遊戲機包括兩顯示部5303及5034，但是包括在可攜式遊戲機中的顯示部數目並不侷限於二。
此例可與實施例的任一者或其他例子適當組合實施。
此申請案係依據日本專利局於2010、3、8所發表之日本專利申請案序號2010-050486，藉以併入其全文做為參考。
101．．．光電二極體
102．．．放大電晶體
103．．．電荷累積控制電晶體
104．．．重設電晶體
105．．．選擇電晶體
112．．．訊號電荷累積部
113．．．電荷累積控制訊號線
114．．．重設訊號線
115．．．選擇訊號線
120．．．輸出訊號線
130．．．供電線
131．．．接地電位線
212．．．電位
213．．．電位
214．．．電位
215．．．電位
220．．．電位
230．．．時間
231．．．時間
232．．．時間
233．．．時間
234．．．時間
235．．．時間
236．．．時間
237．．．時間
301．．．累積週期
302．．．電荷保持週期
303．．．週期
304．．．電荷保持週期
305．．．週期
401．．．週期
402．．．電荷保持週期
403．．．週期
404．．．電荷保持週期
405．．．週期
406．．．電荷保持週期
1101．．．曲線
1102．．．曲線
1103．．．曲線
1111．．．點
1113．．．點
1201．．．點
1241．．．i型矽半導體層
1242．．．閘極配線層
1243．．．配線層
1244．．．n型矽半導體層
1245．．．p型矽半導體層
1441．．．i型矽半導體層
1442．．．閘極配線層
1443．．．配線層
1444．．．n型矽半導體層
1445．．．p型矽半導體層
1601．．．光電二極體
1602．．．放大電晶體
1603．．．電荷累積控制電晶體
1604．．．重設電晶體
1605．．．選擇電晶體
1612．．．訊號電荷累積部
1613．．．電荷累積控制訊號線
1614．．．重設訊號線
1615．．．選擇訊號線
1620．．．輸出訊號線
1630．．．供電線
1631．．．接地電位線
1701．．．光電二極體
1702．．．放大電晶體
1703．．．電荷累積控制電晶體
1704．．．重設電晶體
1712．．．訊號電荷累積部
1713．．．電荷累積控制訊號線
1714．．．重設訊號線
1720．．．輸出訊號線
1730．．．供電線
1731．．．接地電位線
1801．．．pin光電二極體
1802．．．放大電晶體
1803．．．電荷累積控制電晶體
1804．．．重設電晶體
1805．．．選擇電晶體
1813．．．電荷累積控制訊號線
1814．．．重設訊號線
1815．．．選擇訊號線
1820．．．輸出訊號線
1830．．．供電線
1831．．．接地電位線
1901．．．pin光電二極體
1902．．．放大電晶體
1903．．．電荷累積控制電晶體
1904．．．重設電晶體
1905．．．選擇電晶體
1913．．．電荷累積控制訊號線
1914．．．重設訊號線
1915．．．選擇訊號線
1920．．．輸出訊號線
1930．．．供電線
1931．．．接地電位線
2001．．．光電二極體
2002．．．放大電晶體
2003．．．電荷累積控制電晶體
2004．．．重設電晶體
2012．．．訊號電荷累積部
2013．．．電荷累積控制訊號線
2014．．．重設訊號線
2020．．．輸出訊號線
2030．．．供電線
2031．．．接地電位線
2112．．．電位
2113．．．電位
2114．．．電位
2120．．．電位
2130．．．時間
2131．．．時間
2132．．．時間
2133．．．時間
2134．．．時間
2135．．．時間
2201．．．光電二極體
2202．．．放大電晶體
2203．．．電荷累積控制電晶體
2205．．．選擇電晶體
2212．．．訊號電荷累積部
2213．．．電荷累積控制訊號線
2215．．．選擇訊號線
2216．．．重設訊號線
2220．．．輸出訊號線
2230．．．供電線
2312．．．電位
2313．．．電位
2315．．．電位
2316．．．電位
2320．．．電位
2330．．．時間
2331．．．時間
2332．．．時間
2333．．．時間
2334．．．時間
2335．．．時間
2336．．．時間
2337．．．時間
2400．．．基板
2401．．．閘極電極層
2402．．．閘極絕緣層
2403．．．氧化物半導體層
2407．．．絕緣層
2409．．．保護絕緣層
2427．．．絕緣層
2437．．．絕緣層
2405a．．．源極電極層
2405b．．．汲極電極層
2436a．．．配線層
2436b．．．配線層
2515a．．．源極電極層
2515b．．．汲極電極層
2505．．．基板
2506．．．保護絕緣層
2507．．．閘極絕緣層
2510．．．電晶體
2511．．．閘極電極層
2516．．．絕緣層
2530．．．氧化物半導體膜
2531．．．氧化物半導體層
2601．．．光電二極體
2602．．．放大電晶體
2606．．．電容器
2612．．．訊號電荷累積部
2615．．．選擇訊號線
2616．．．重設訊號線
2620．．．輸出訊號線
2630．．．供電線
2712．．．電位
2715．．．電位
2716．．．電位
2720．．．電位
2730．．．時間
2731．．．時間
2732．．．時間
2733．．．時間
2801．．．pin光電二極體
2802．．．放大電晶體
2803．．．電荷累積控制電晶體
2804．．．重設電晶體
2805．．．選擇電晶體
2813．．．電荷累積控制訊號線
2814．．．重設訊號線
2815．．．選擇訊號線
2820．．．輸出訊號線
2830．．．供電線
2831．．．接地電位線
2941．．．i型矽半導體層
2942．．．閘極配線層
2943．．．配線層
2944．．．n型矽半導體層
2945．．．p型矽半導體層
3001．．．電位
3002．．．電位
3003．．．電位
3410．．．電晶體
3420．．．電晶體
3430．．．電晶體
3440．．．電晶體
3480．．．電位
3501．．．電位
3502．．．電位
3503．．．電位
3613．．．電位
3614．．．電位
3631．．．時間
3632．．．時間
3633．．．時間
3634．．．時間
3635．．．時間
3636．．．時間
3637．．．時間
3638．．．時間
3639．．．時間
3640．．．時間
3712．．．電位
3715．．．電位
3716．．．電位
3720．．．電位
3730．．．時間
3731．．．時間
3732．．．時間
3733．．．時間
3801．．．光電二極體
3802．．．放大電晶體
3803．．．電荷累積控制電晶體
3804．．．重設電晶體
3812．．．訊號電荷累積部
3813．．．電荷累積控制訊號線
3814．．．重設訊號線
3820．．．輸出訊號線
3830．．．供電線
3831．．．接地電位線
3832．．．重設供電線
3912．．．電位
3913．．．電位
3914．．．電位
3920．．．電位
3930．．．時間
3931．．．時間
3932．．．時間
3933．．．時間
3934．．．時間
3935．．．時間
4001．．．電位
4401．．．光電二極體
4402．．．放大電晶體
4405．．．選擇電晶體
4412．．．訊號電荷累積部
4415．．．選擇訊號線
4416．．．重設訊號線
4420．．．輸出訊號線
4430．．．供電線
4501．．．電位
4502．．．電位
4980．．．電位
5001．．．機殼
5002．．．顯示部
5003．．．支撐基座
5101．．．機殼
5102．．．顯示部
5103．．．開關
5104．．．操作鍵
5105．．．紅外線埠
5201．．．機殼
5202．．．顯示部
5203．．．硬幣投入口
5204．．．紙幣投入口
5205．．．卡片插入口
5206．．．銀行存摺插入口
5301．．．機殼
5302．．．機殼
5303．．．顯示部
5304．．．顯示部
5305．．．麥克風
5306．．．揚聲器
5307．．．操作鍵
5308．．．電子筆
6102．．．放大電晶體
6103．．．電荷累積控制電晶體
6105．．．選擇電晶體
6202．．．放大電晶體
6203．．．電荷累積控制電晶體
6205．．．選擇電晶體
36001．．．電位
36002．．．電位
36480．．．電位
圖1為影像感測器中的像素之電路組態圖。
圖2A及2B各為影像感測器中的像素電路之操作的時序圖。
圖3為影像感測器中的像素電路之操作的時序圖。
圖4為影像感測器中的像素電路之操作的時序圖。
圖5A至5C為由具有滾動快門和全域快門的感測器所拍攝之影像的例子圖。
圖6為科學計算圖。
圖7A至7D為科學計算的結果圖。
圖8為影像感測器中之像素的電路組態圖。
圖9為影像感測器中之像素的電路組態圖。
圖10A及10B各為影像感測器中的像素電路之操作的時序圖。
圖11為影像感測器中的像素電路之佈局的俯視圖。
圖12為影像感測器中的像素電路之佈局的橫剖面圖。
圖13為影像感測器中的像素電路之佈局的俯視圖。
圖14為影像感測器中的像素電路之佈局的橫剖面圖。
圖15為影像感測器中之像素的電路組態圖。
圖16為影像感測器中的像素電路之佈局的俯視圖。
圖17為影像感測器中的像素電路之佈局的橫剖面圖。
圖18為影像感測器中之像素的電路組態圖。
圖19為影像感測器中之像素的電路組態圖。
圖20為影像感測器中之像素的電路組態圖。
圖21A及21B各為影像感測器中的像素電路之操作的時序圖。
圖22為影像感測器中之像素的電路組態圖。
圖23A及23B各為影像感測器中的像素電路之操作的時序圖。
圖24為影像感測器中之像素的電路組態圖。
圖25A及25B各為影像感測器中的像素電路之操作的時序圖。
圖26為影像感測器中的像素之電路組態圖。
圖27為影像感測器中的像素電路之操作的時序圖。
圖28為影像感測器中的像素之電路組態圖。
圖29為影像感測器中的像素電路之操作的時序圖。
圖30A至30D各為電晶體的結構之橫剖面圖。
圖31A至31E為電晶體之製造處理的橫剖面圖。
圖32A及32B各為影像感測器中的像素之電路組態圖。
圖33為影像感測器之輸入訊號的時序圖。
圖34A及34B各為影像感測器之輸出訊號圖。
圖35A及35B各為影像感測器之輸出訊號圖。
圖36A至36D各為電子裝置的特有例子圖。
圖37為所拍攝影像的灰階數和電荷之間的關係圖。
圖38為關閉狀態電流和保持電荷所需之電晶體的框頻之間的關係圖。
101．．．光電二極體
102．．．放大電晶體
103．．．電荷累積控制電晶體
104．．．重設電晶體
105．．．選擇電晶體
112．．．訊號電荷累積部
113．．．電荷累積控制訊號線
114．．．重設訊號線
115．．．選擇訊號線
120．．．輸出訊號線
130．．．供電線
131．．．接地電位線

Claims (22)

  1. 一種半導體裝置，包含：複數個像素，係排列成矩陣，該複數個像素的每一個包含：光電二極體；訊號電荷累積部；電荷累積控制電晶體，其中，該電荷累積控制電晶體之源極和汲極的其中之一係電連接到該光電二極體，而該電荷累積控制電晶體之該源極和該汲極的其中另一個係電連接到該訊號電荷累積部；重設電晶體，其中，該重設電晶體之源極和汲極的其中之一係電連接到該訊號電荷累積部；以及放大電晶體，其中，該放大電晶體的閘極係電連接到該訊號電荷累積部，其中，該電荷累積控制電晶體和該重設電晶體的至少其中之一中的通道形成區包含氧化物半導體，其中，在實質上同時於該複數個像素中執行該信號電荷累積部的重設操作之後，實質上同時在該複數個像素中執行藉由該光電二極體的電荷累積操作，及每一列執行來自該複數個像素的每一個之訊號的讀取操作，並且其中，該複數個像素中之該等重設電晶體的閘極係彼此電連接。
  2. 根據申請專利範圍第1項之半導體裝置，其中，該複數個像素中之該等電荷累積控制電晶體的閘極係彼此電 連接。
  3. 一種半導體裝置，包含：複數個像素，係排列成矩陣，該複數個像素的每一個包含：光電二極體；電荷累積控制電晶體，其中，該電荷累積控制電晶體之源極和汲極的其中之一係電連接到該光電二極體；重設電晶體，其中，該重設電晶體之源極和汲極的其中之一係電連接到該電荷累積控制電晶體之該源極和該汲極的其中另一個；以及放大電晶體，其中，該放大電晶體的閘極係電連接到該電荷累積控制電晶體之該源極和該汲極的其中另一個及該重設電晶體之該源極和該汲極的其中之一，其中，該電荷累積控制電晶體和該重設電晶體的至少其中之一中的通道形成區包含氧化物半導體，其中，排列成該矩陣的該複數個像素中之該等重設電晶體的閘極係彼此電連接，並且其中，該複數個像素中之該等電荷累積控制電晶體的閘極係彼此電連接。
  4. 根據申請專利範圍第1或3項之半導體裝置，其中，該複數個像素的每一個另包含選擇電晶體，並且其中，該選擇電晶體之源極和汲極的其中之一係電連接到該放大電晶體之該源極和該汲極的其中之一。
  5. 根據申請專利範圍第1或3項之半導體裝置，其中，該重設電晶體之該源極和該汲極的其中另一個係電連接到該放大電晶體之源極和汲極的其中之一。
  6. 一種半導體裝置，包含：複數個像素，係排列成矩陣，該複數個像素的每一個包含：光電二極體；訊號電荷累積部，係電連接到該光電二極體；電晶體，其中，該電晶體的閘極係電連接到該訊號電荷累積部；以及電容器，其中，該電容器之電極的其中之一係電連接到該訊號電荷累積部，其中，該電晶體中的通道形成區包含氧化物半導體，並且其中，在實質上同時於排列成該矩陣的該複數個像素中執行該訊號電荷累積部的重設操作之後，實質上同時在該複數個像素中執行藉由該光電二極體的電荷累積操作，及每一列執行來自該複數個像素的每一個之訊號的讀取操作。
  7. 根據申請專利範圍第6項之半導體裝置，其中，該電晶體為放大電晶體。
  8. 一種電子裝置，包含根據申請專利範圍第1、3及6項之任一項的半導體裝置。
  9. 一種半導體裝置之驅動方法，該半導體裝置包含排 列成矩陣的複數個像素，該複數個像素的每一個包含：光電二極體、訊號電荷累積部、電荷累積控制電晶體、重設電晶體、放大電晶體、和選擇電晶體，其中，該電荷累積控制電晶體之源極和汲極的其中之一係電連接到該光電二極體，該電荷累積控制電晶體之該源極和該汲極的其中另一個係電連接到該訊號電荷累積部，該重設電晶體之源極和汲極的其中之一係電連接到該訊號電荷累積部，該放大電晶體的閘極係電連接到該訊號電荷累積部，以及該選擇電晶體之源極和汲極的其中之一係電連接到該放大電晶體之源極和汲極的其中之一，該驅動方法包含以下步驟：同時開通該複數個像素中之該等電荷累積控制電晶體；同時開通該複數個像素中之該等重設電晶體，及將該複數個像素的每一個中之該訊號電荷累積部的電位設定成重設電位；同時關閉該複數個像素中之該等重設電晶體，及改變該複數個像素的每一個中之該訊號電荷累積部的該電位；同時關閉該複數個像素中之該等電荷累積控制電晶體，及保持該複數個像素的每一個中之該訊號電荷累積部的電位；以及循序地開通每一列的該等選擇電晶體，及從該複數個像素的每一個中之該放大電晶體輸出對應於該複數個像素的每一個中之該訊號電荷累積部的該電位之訊號，其中，該電荷累積控制電晶體和該重設電晶體的至少 其中之一的通道形成區包含氧化物半導體。
  10. 一種半導體裝置之驅動方法，該半導體裝置包含排列成矩陣的複數個像素，該複數個像素的每一個包含：光電二極體、訊號電荷累積部、電荷累積控制電晶體、重設電晶體、放大電晶體、和選擇電晶體，其中，該電荷累積控制電晶體之源極和汲極的其中之一係電連接到該光電二極體，該電荷累積控制電晶體之該源極和該汲極的其中另一個係電連接到該訊號電荷累積部，該重設電晶體之源極和汲極的其中之一係電連接到該訊號電荷累積部，該放大電晶體的閘極係電連接到該訊號電荷累積部，以及該選擇電晶體之源極和汲極的其中之一係電連接到該放大電晶體之源極和汲極的其中之一，該驅動方法包含以下步驟：同時開通該複數個像素的每一個中之該電荷累積控制電晶體；同時開通該複數個像素的每一個中之該重設電晶體，及將該複數個像素的每一個中之該訊號電荷累積部的電位設定成重設電位；同時關閉該複數個像素的每一個中之該電荷累積控制電晶體，及改變該複數個像素的每一個中之該光電二極體的陰極之電位；同時關閉該複數個像素的每一個中之該重設電晶體，及保持該複數個像素的每一個中之該訊號電荷累積部的電位；同時開通該複數個像素的每一個中之該電荷累積控制 電晶體，及改變該複數個像素的每一個中之該訊號電荷累積部的該電位；同時關閉該複數個像素的每一個中之該電荷累積控制電晶體，及保持該訊號電荷累積部的該電位；以及循序地開通每一列的該等選擇電晶體，及從該複數個像素的每一個中之該放大電晶體輸出對應於該複數個像素的每一個中之該訊號電荷累積部的該電位之訊號，其中，該電荷累積控制電晶體和該重設電晶體的至少其中之一中的通道形成區包含氧化物半導體。
  11. 根據申請專利範圍第9或10項之半導體裝置的驅動方法，其中，以訊號操作該複數個像素的該等重設電晶體。
  12. 根據申請專利範圍第9或10項之半導體裝置的驅動方法，其中，以訊號操作該複數個像素的該等電荷累積控制電晶體。
  13. 一種半導體裝置，包含：複數個像素，係排列成矩陣，該複數個像素的每一個包含：光電二極體；訊號電荷累積部；以及電荷累積控制電晶體，其中，該電荷累積控制電晶體之源極和汲極的其中之一係電連接到該光電二極體，而該電荷累積控制電晶體之該源極和該汲極的其中另一個係電連接到該訊號電荷累積部， 其中，實質上同時在該複數個像素中執行藉由該光電二極體的電荷累積操作，及每一列執行來自該複數個像素的每一個之訊號的讀取操作，並且其中，該複數個像素中之該等電荷累積控制電晶體的閘極係彼此電連接。
  14. 根據申請專利範圍第13項之半導體裝置，其中，該電荷累積控制電晶體中的通道形成區包含氧化物半導體。
  15. 根據申請專利範圍第13項之半導體裝置，其中，該複數個像素的每一個另包含放大電晶體和選擇電晶體，其中，該放大電晶體之閘極係電連接到該訊號電荷累積部，並且其中，該放大電晶體之源極和汲極的其中之一係電連接到該選擇電晶體之源極和汲極的其中之一。
  16. 根據申請專利範圍第15項之半導體裝置，其中，該電荷累積控制電晶體中的通道形成區包含氧化物半導體，其中，該放大電晶體中的通道形成區包含矽半導體，並且其中，該選擇電晶體中的通道形成區包含矽半導體。
  17. 一種半導體裝置，包含：複數個像素，係排列成矩陣，該複數個像素的每一個包含： 光電二極體；電荷累積控制電晶體，其中，該電荷累積控制電晶體之源極和汲極的其中之一係電連接到該光電二極體；重設電晶體，其中，該重設電晶體之源極和汲極的其中之一係電連接到該電荷累積控制電晶體之該源極和該汲極的其中另一個；放大電晶體，其中，該放大電晶體的閘極係電連接到該電荷累積控制電晶體之該源極和該汲極的其中另一個及該重設電晶體之該源極和該汲極的其中之一；以及選擇電晶體，其中，該選擇電晶體之源極和汲極的其中之一係電連接到該放大電晶體之源極和汲極的其中之一，其中，該電荷累積控制電晶體中的通道形成區包含氧化物半導體，其中，該重設電晶體中的通道形成區包含氧化物半導體，其中，排列成該矩陣的該複數個像素中之該等重設電晶體的閘極係彼此電連接，其中，該複數個像素中之該等電荷累積控制電晶體的閘極係彼此電連接，並且其中，該重設電晶體之該源極和該汲極的其中另一個係電連接到該放大電晶體之該源極和該汲極的其中另一個。
  18. 根據申請專利範圍第17項之半導體裝置， 其中，該放大電晶體中的通道形成區包含矽半導體，以及其中，該選擇電晶體中的通道形成區包含矽半導體。
  19. 一種半導體裝置，包含：複數個像素，係排列成矩陣，該複數個像素的每一個包含：光電二極體；電荷累積控制電晶體，其中，該電荷累積控制電晶體之源極和汲極的其中之一係電連接到該光電二極體；重設電晶體，其中，該重設電晶體之源極和汲極的其中之一係電連接到該電荷累積控制電晶體之該源極和該汲極的其中另一個；放大電晶體，其中，該放大電晶體的閘極係電連接到該電荷累積控制電晶體之該源極和該汲極的其中另一個及該重設電晶體之該源極和該汲極的其中之一；以及選擇電晶體，其中，該選擇電晶體之源極和汲極的其中之一係電連接到該放大電晶體之源極和汲極的其中之一，其中，排列成該矩陣的該複數個像素中之該等重設電晶體的閘極係彼此電連接，其中，該複數個像素中之該等電荷累積控制電晶體的閘極係彼此電連接，並且其中，該重設電晶體之該源極和該汲極的其中另一個係電連接到該選擇電晶體之該源極和該汲極的其中另一 個。
  20. 根據申請專利範圍第19項之半導體裝置，其中，該電荷累積控制電晶體和該重設電晶體的至少其中之一中的通道形成區包含氧化物半導體。
  21. 一種半導體裝置，包含：複數個像素，係排列成矩陣，該複數個像素的每一個包含：光電二極體；訊號電荷累積部，係電連接到該光電二極體；放大電晶體，其中，該放大電晶體的閘極係電連接到該訊號電荷累積部；以及選擇電晶體，其中，該選擇電晶體之源極和汲極的其中之一係電連接到該放大電晶體之源極和汲極的其中之一，其中，在實質上同時於排列成該矩陣的該複數個像素中執行該訊號電荷累積部的重設操作之後，實質上同時在該複數個像素中執行藉由該光電二極體的電荷累積操作，及每一列執行來自該複數個像素的每一個之訊號的讀取操作。
  22. 根據申請專利範圍第21項之半導體裝置，其中，該放大電晶體和該選擇電晶體的至少其中之一中的通道形成區包含氧化物半導體。
TW100107562A 2010-03-08 2011-03-07 半導體裝置及其製造方法 TWI557886B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010050486 2010-03-08

Publications (2)

Publication Number Publication Date
TW201214684A TW201214684A (en) 2012-04-01
TWI557886B true TWI557886B (zh) 2016-11-11

Family

ID=44530519

Family Applications (2)

Application Number Title Priority Date Filing Date
TW105125301A TWI602285B (zh) 2010-03-08 2011-03-07 半導體裝置及其製造方法
TW100107562A TWI557886B (zh) 2010-03-08 2011-03-07 半導體裝置及其製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW105125301A TWI602285B (zh) 2010-03-08 2011-03-07 半導體裝置及其製造方法

Country Status (7)

Country Link
US (9) US8654231B2 (zh)
JP (6) JP5017468B2 (zh)
KR (3) KR101970469B1 (zh)
CN (2) CN102792677B (zh)
DE (1) DE112011100842T5 (zh)
TW (2) TWI602285B (zh)
WO (1) WO2011111549A1 (zh)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102792677B (zh) * 2010-03-08 2015-08-05 株式会社半导体能源研究所 半导体器件及其制造方法
JP5766519B2 (ja) 2010-06-16 2015-08-19 株式会社半導体エネルギー研究所 入出力装置
JP5823740B2 (ja) 2010-06-16 2015-11-25 株式会社半導体エネルギー研究所 入出力装置
JP5925475B2 (ja) 2010-12-09 2016-05-25 株式会社半導体エネルギー研究所 光検出回路
US8836626B2 (en) 2011-07-15 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
JP6151530B2 (ja) 2012-02-29 2017-06-21 株式会社半導体エネルギー研究所 イメージセンサ、カメラ、及び監視システム
WO2013133143A1 (en) * 2012-03-09 2013-09-12 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
US9541386B2 (en) * 2012-03-21 2017-01-10 Semiconductor Energy Laboratory Co., Ltd. Distance measurement device and distance measurement system
CN102709301B (zh) * 2012-05-28 2016-03-30 格科微电子（上海）有限公司 图像传感器以及图像传感器的应用方法
JP6077786B2 (ja) * 2012-08-22 2017-02-08 キヤノン株式会社 撮像装置
US8872120B2 (en) * 2012-08-23 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Imaging device and method for driving the same
KR102069683B1 (ko) 2012-08-24 2020-01-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 방사선 검출 패널, 방사선 촬상 장치, 및 화상 진단 장치
DE102013217278B4 (de) 2012-09-12 2017-03-30 Semiconductor Energy Laboratory Co., Ltd. Photodetektorschaltung, Bildgebungsvorrichtung und Verfahren zum Ansteuern einer Photodetektorschaltung
JP2014130336A (ja) * 2012-11-30 2014-07-10 Semiconductor Energy Lab Co Ltd 表示装置
TWI612321B (zh) * 2013-02-27 2018-01-21 半導體能源研究所股份有限公司 成像裝置
US9368059B2 (en) 2013-03-01 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US20140263952A1 (en) * 2013-03-14 2014-09-18 Perkinelmer Holdings, Inc. High performance digital imaging system
JP6132283B2 (ja) * 2013-05-17 2017-05-24 Ｎｌｔテクノロジー株式会社 増幅回路および増幅回路を用いたイメージセンサ
KR102083776B1 (ko) 2013-09-03 2020-04-16 삼성전자 주식회사 조도 변화에 따라 다른 전압을 픽셀들로 공급할 수 있는 이미지 센서, 이의 동작 방법, 및 상기 이미지 센서를 포함하는 장치
US9401432B2 (en) * 2014-01-16 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR102160805B1 (ko) 2014-01-21 2020-09-28 삼성전자주식회사 이미지 센서의 출력 데이터 보정 방법
KR102128579B1 (ko) 2014-01-21 2020-07-01 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 표시 장치
KR20150091900A (ko) * 2014-02-04 2015-08-12 주식회사 레이언스 이미지센서 및 이의 제조방법
KR102528615B1 (ko) * 2014-03-13 2023-05-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
TWI656631B (zh) * 2014-03-28 2019-04-11 日商半導體能源研究所股份有限公司 攝像裝置
US9674470B2 (en) 2014-04-11 2017-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for driving semiconductor device, and method for driving electronic device
KR102380829B1 (ko) * 2014-04-23 2022-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
US10157952B2 (en) 2014-05-23 2018-12-18 Panasonic Intellectual Property Management Co., Ltd. Imaging device including semiconductor substrate and unit pixel cell
JP6260787B2 (ja) 2014-05-23 2018-01-17 パナソニックＩｐマネジメント株式会社 撮像装置
JP6443667B2 (ja) 2014-05-23 2018-12-26 パナソニックＩｐマネジメント株式会社 撮像装置
KR102418666B1 (ko) 2014-05-29 2022-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 소자, 전자 기기, 촬상 소자의 구동 방법, 및 전자 기기의 구동 방법
US11205669B2 (en) 2014-06-09 2021-12-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including photoelectric conversion element
US9881954B2 (en) 2014-06-11 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Imaging device
KR102191245B1 (ko) 2014-06-20 2020-12-15 삼성전자주식회사 이미지 센서 구동 방법, 이를 채용한 이미지 센서 및 이를 포함하는 휴대용 전자 기기
TWI700823B (zh) 2014-06-27 2020-08-01 日商半導體能源研究所股份有限公司 攝像裝置及電子裝置
US9729809B2 (en) 2014-07-11 2017-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of semiconductor device or electronic device
KR102422059B1 (ko) 2014-07-18 2022-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 촬상 장치, 및 전자 기기
KR102509203B1 (ko) * 2014-08-29 2023-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기
JP6570417B2 (ja) 2014-10-24 2019-09-04 株式会社半導体エネルギー研究所 撮像装置および電子機器
US9773832B2 (en) 2014-12-10 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10522693B2 (en) 2015-01-16 2019-12-31 Semiconductor Energy Laboratory Co., Ltd. Memory device and electronic device
WO2016120742A1 (ja) * 2015-01-27 2016-08-04 株式会社半導体エネルギー研究所 乗員保護装置
US9685476B2 (en) * 2015-04-03 2017-06-20 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
TWI713367B (zh) 2015-07-07 2020-12-11 日商半導體能源研究所股份有限公司 成像裝置及其運作方法
US10090344B2 (en) 2015-09-07 2018-10-02 Semiconductor Energy Laboratory Co., Ltd. Imaging device, method for operating the same, module, and electronic device
US10896923B2 (en) 2015-09-18 2021-01-19 Semiconductor Energy Laboratory Co., Ltd. Method of operating an imaging device with global shutter system
US10109667B2 (en) * 2015-10-09 2018-10-23 Semiconductor Energy Laboratory Co., Ltd. Imaging device, module, and electronic device
JP6700731B2 (ja) * 2015-11-13 2020-05-27 キヤノン株式会社 投影装置および投影システム
US20170186782A1 (en) * 2015-12-24 2017-06-29 Innolux Corporation Pixel circuit of active-matrix light-emitting diode and display panel having the same
US10347681B2 (en) 2016-02-19 2019-07-09 Semiconductor Energy Laboratory Co., Ltd. Imaging device
JP6904730B2 (ja) 2016-03-08 2021-07-21 株式会社半導体エネルギー研究所 撮像装置
WO2018021053A1 (ja) * 2016-07-28 2018-02-01 ソニーセミコンダクタソリューションズ株式会社 撮像素子
US11217635B2 (en) 2017-04-28 2022-01-04 Semiconductor Energy Laboratory Co., Ltd. Imaging display device and electronic device
TWI636668B (zh) * 2017-04-28 2018-09-21 友達光電股份有限公司 自動電壓放大裝置及自動電壓放大方法
CN111108743B (zh) 2017-09-20 2021-07-20 富士胶片株式会社 摄像控制装置、摄像装置、摄像控制方法及记录介质
CN112868223B (zh) * 2018-10-27 2022-06-10 华为技术有限公司 传感器和显示设备
WO2021223108A1 (zh) * 2020-05-06 2021-11-11 深圳市汇顶科技股份有限公司 像素、图像传感器及电子装置
TWI771179B (zh) * 2021-09-07 2022-07-11 友達光電股份有限公司 用於光感測及顯示驅動之控制電路及控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130209A (ja) * 2007-11-26 2009-06-11 Fujifilm Corp 放射線撮像素子
JP2009218218A (ja) * 2009-05-18 2009-09-24 Jgc Catalysts & Chemicals Ltd 光電気セル
JP2010050146A (ja) * 2008-08-19 2010-03-04 Fujifilm Corp 固体撮像素子、撮像装置、及び撮像方法

Family Cites Families (197)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
GB2289983B (en) * 1994-06-01 1996-10-16 Simage Oy Imaging devices,systems and methods
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) * 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4009761B2 (ja) 1997-03-31 2007-11-21 株式会社ニコン 固体撮像素子
JP4271268B2 (ja) * 1997-09-20 2009-06-03 株式会社半導体エネルギー研究所 イメージセンサおよびイメージセンサ一体型アクティブマトリクス型表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6747638B2 (en) 2000-01-31 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Adhesion type area sensor and display device having adhesion type area sensor
US7129979B1 (en) * 2000-04-28 2006-10-31 Eastman Kodak Company Image sensor pixel for global electronic shuttering
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3899236B2 (ja) 2001-02-16 2007-03-28 シャープ株式会社 イメージセンサの製造方法
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6855937B2 (en) 2001-05-18 2005-02-15 Canon Kabushiki Kaisha Image pickup apparatus
JP4809999B2 (ja) * 2001-05-25 2011-11-09 キヤノン株式会社 放射線撮像装置及び放射線撮像システム
JP2002368226A (ja) * 2001-06-11 2002-12-20 Sharp Corp 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
KR100436067B1 (ko) * 2001-11-16 2004-06-12 주식회사 하이닉스반도체 이미지센서 및 그 제조 방법
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4403687B2 (ja) 2002-09-18 2010-01-27 ソニー株式会社 固体撮像装置およびその駆動制御方法
US20040113151A1 (en) 2002-10-11 2004-06-17 Kabushiki Kaisha Toshiba CMOS image sensor
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US7489352B2 (en) * 2002-11-15 2009-02-10 Micron Technology, Inc. Wide dynamic range pinned photodiode active pixel sensor (APS)
US6960796B2 (en) * 2002-11-26 2005-11-01 Micron Technology, Inc. CMOS imager pixel designs with storage capacitor
JP3840214B2 (ja) * 2003-01-06 2006-11-01 キヤノン株式会社 光電変換装置及び光電変換装置の製造方法及び同光電変換装置を用いたカメラ
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP5177694B2 (ja) 2003-03-10 2013-04-03 日立金属株式会社 導電性ボールの搭載装置
US6949445B2 (en) * 2003-03-12 2005-09-27 Micron Technology, Inc. Method of forming angled implant for trench isolation
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7115923B2 (en) 2003-08-22 2006-10-03 Micron Technology, Inc. Imaging with gate controlled charge storage
JP4161855B2 (ja) 2003-09-10 2008-10-08 ソニー株式会社 固体撮像装置、駆動制御方法及び駆動制御装置
US20050057680A1 (en) 2003-09-16 2005-03-17 Agan Martin J. Method and apparatus for controlling integration time in imagers
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP2005347759A (ja) 2004-06-04 2005-12-15 Samsung Electronics Co Ltd 暗電流を減少させるためのイメージセンサー及びその製造方法
US7214974B2 (en) 2004-06-04 2007-05-08 Samsung Electronics Co., Ltd. Image sensors for reducing dark current and methods of manufacturing the same
US7271430B2 (en) 2004-06-04 2007-09-18 Samsung Electronics Co., Ltd. Image sensors for reducing dark current and methods of fabricating the same
KR100761824B1 (ko) * 2004-06-04 2007-09-28 삼성전자주식회사 이미지 센서 및 그 제조 방법
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4492250B2 (ja) 2004-08-11 2010-06-30 ソニー株式会社 固体撮像素子
US7153719B2 (en) 2004-08-24 2006-12-26 Micron Technology, Inc. Method of fabricating a storage gate pixel design
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100911698B1 (ko) * 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7601984B2 (en) * 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR100953596B1 (ko) * 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP4325557B2 (ja) 2005-01-04 2009-09-02 ソニー株式会社 撮像装置および撮像方法
KR100672993B1 (ko) * 2005-01-19 2007-01-24 삼성전자주식회사 자가 승압 기능을 갖는 이미지 센서, 자가 승압 방법 및상기 이미지 센서 형성 방법
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
JP4340248B2 (ja) 2005-03-17 2009-10-07 富士通マイクロエレクトロニクス株式会社 半導体撮像装置を製造する方法
JP4224036B2 (ja) * 2005-03-17 2009-02-12 富士通マイクロエレクトロニクス株式会社 フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP4677258B2 (ja) * 2005-03-18 2011-04-27 キヤノン株式会社 固体撮像装置及びカメラ
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
KR100691183B1 (ko) * 2005-06-21 2007-03-09 삼성전기주식회사 화소 단위의 포화 방지 기능을 구비한 이미지 센서
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
FR2888989B1 (fr) * 2005-07-21 2008-06-06 St Microelectronics Sa Capteur d'images
JP4984634B2 (ja) * 2005-07-21 2012-07-25 ソニー株式会社 物理情報取得方法および物理情報取得装置
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007074435A (ja) * 2005-09-07 2007-03-22 Funai Electric Co Ltd 固体撮像装置およびその駆動方法
KR100775058B1 (ko) * 2005-09-29 2007-11-08 삼성전자주식회사 픽셀 및 이를 이용한 이미지 센서, 그리고 상기 이미지센서를 포함하는 이미지 처리 시스템
EP1998374A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP4752447B2 (ja) 2005-10-21 2011-08-17 ソニー株式会社 固体撮像装置およびカメラ
KR101112655B1 (ko) * 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
KR100718786B1 (ko) * 2005-12-29 2007-05-16 매그나칩 반도체 유한회사 시모스 이미지 센서
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP4631723B2 (ja) 2006-01-27 2011-02-16 ソニー株式会社 固体撮像装置
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US7427736B2 (en) 2006-03-23 2008-09-23 Micron Technology, Inc. Method and apparatus for providing a rolling double reset timing for global storage in image sensors
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP4898522B2 (ja) * 2006-04-21 2012-03-14 キヤノン株式会社 撮像装置、放射線撮像システム、及び、撮像装置の制御方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP4242880B2 (ja) * 2006-05-17 2009-03-25 日本テキサス・インスツルメンツ株式会社 固体撮像装置及びその動作方法
GB2439118A (en) 2006-06-12 2007-12-19 Sharp Kk Image sensor and display
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5100052B2 (ja) * 2006-07-31 2012-12-19 キヤノン株式会社 固体撮像素子の駆動回路、方法及び撮像システム
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2008042714A (ja) 2006-08-09 2008-02-21 Olympus Corp 固体撮像装置
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
US7663165B2 (en) 2006-08-31 2010-02-16 Aptina Imaging Corporation Transparent-channel thin-film transistor-based pixels for high-performance image sensors
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7916195B2 (en) 2006-10-13 2011-03-29 Sony Corporation Solid-state imaging device, imaging apparatus and camera
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
US7470945B2 (en) * 2006-12-01 2008-12-30 United Microelectronics Corp. CMOS image sensor and an additional N-well for connecting a floating node to a source follower transistor
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR100825804B1 (ko) 2007-02-13 2008-04-29 삼성전자주식회사 Ｃｍｏｓ 이미지 센서 및 그 제조방법
JP4420039B2 (ja) * 2007-02-16 2010-02-24 ソニー株式会社 固体撮像装置
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5412030B2 (ja) * 2007-04-02 2014-02-12 オリンパス株式会社 固体撮像装置
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP4425950B2 (ja) * 2007-06-01 2010-03-03 シャープ株式会社 固体撮像装置および電子情報機器
US8072015B2 (en) 2007-06-04 2011-12-06 Sony Corporation Solid-state imaging device and manufacturing method thereof
US7676951B2 (en) * 2007-06-26 2010-03-16 General Electric Company Method and apparatus for linear measurement of a stator core
KR100882909B1 (ko) * 2007-06-27 2009-02-10 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조 방법, 이를 포함하는유기전계발광표시장치, 및 그의 제조 방법
JP2009040628A (ja) * 2007-08-08 2009-02-26 Toray Ind Inc マイクロレンズ用感光性ガラスペーストおよびそれを用いたマイクロレンズアレイ
JP5262028B2 (ja) * 2007-09-10 2013-08-14 ソニー株式会社 イメージセンサおよび制御方法
JP5171178B2 (ja) * 2007-09-13 2013-03-27 富士フイルム株式会社 イメージセンサ及びその製造方法
KR20090040158A (ko) * 2007-10-19 2009-04-23 삼성전자주식회사 투명한 트랜지스터를 구비한 시모스 이미지 센서
JP5430846B2 (ja) 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4553002B2 (ja) 2007-12-05 2010-09-29 ソニー株式会社 表示装置
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2009206508A (ja) * 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
EP2086013B1 (en) 2008-02-01 2018-05-23 Samsung Electronics Co., Ltd. Oxide semiconductor transistor
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
US20090201400A1 (en) 2008-02-08 2009-08-13 Omnivision Technologies, Inc. Backside illuminated image sensor with global shutter and storage capacitor
JP5291090B2 (ja) 2008-03-24 2013-09-18 株式会社ジャパンディスプレイウェスト 撮像装置、表示撮像装置、および電子機器
JP5266884B2 (ja) 2008-05-30 2013-08-21 ソニー株式会社 固体撮像装置、撮像装置、画素駆動方法
US8081247B2 (en) * 2008-06-18 2011-12-20 Omnivision Technologies, Inc. Partial row readout for image sensor
JP2010025218A (ja) * 2008-07-18 2010-02-04 Panasonic Corp 圧縮性流体圧アクチュエータ及びそれを用いた関節駆動ユニット
US8471939B2 (en) * 2008-08-01 2013-06-25 Omnivision Technologies, Inc. Image sensor having multiple sensing layers
JP5602390B2 (ja) 2008-08-19 2014-10-08 富士フイルム株式会社 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置
US7965329B2 (en) * 2008-09-09 2011-06-21 Omnivision Technologies, Inc. High gain read circuit for 3D integrated pixel
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8115846B2 (en) 2008-10-15 2012-02-14 Au Optronics Corporation Active pixel sensor circuit
US8941617B2 (en) * 2008-11-07 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Image input-output device with color layer between photodetector and display elements to improve the accuracy of reading images in color
JP5029624B2 (ja) 2009-01-15 2012-09-19 ソニー株式会社 固体撮像装置及び電子機器
JP5100670B2 (ja) * 2009-01-21 2012-12-19 株式会社半導体エネルギー研究所 タッチパネル、電子機器
US20120019699A1 (en) * 2009-03-30 2012-01-26 Satoshi Masuda Solid-State Imaging Device
WO2010119702A1 (ja) * 2009-04-16 2010-10-21 パナソニック株式会社 固体撮像素子および駆動方法
JP2010252118A (ja) * 2009-04-16 2010-11-04 Panasonic Corp 固体撮像素子
US8624875B2 (en) 2009-08-24 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Method for driving touch panel
US8872953B2 (en) 2009-10-30 2014-10-28 Sony Corporation Solid-state imaging device, manufacturing method thereof, camera, and electronic device
WO2011055638A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5238673B2 (ja) * 2009-11-09 2013-07-17 株式会社東芝 固体撮像装置
JP2011114324A (ja) 2009-11-30 2011-06-09 Sony Corp 固体撮像装置及び電子機器
SG10201500220TA (en) * 2010-01-15 2015-03-30 Semiconductor Energy Lab Semiconductor device and method for driving the same
KR101889382B1 (ko) * 2010-01-20 2018-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자 기기 및 전자 시스템
JP2011159756A (ja) * 2010-01-29 2011-08-18 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2011159757A (ja) * 2010-01-29 2011-08-18 Sony Corp 固体撮像装置とその製造方法、固体撮像装置の駆動方法、及び電子機器
CN102792677B (zh) * 2010-03-08 2015-08-05 株式会社半导体能源研究所 半导体器件及其制造方法
KR101769970B1 (ko) * 2010-03-12 2017-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5403369B2 (ja) * 2010-03-31 2014-01-29 ソニー株式会社 固体撮像素子および駆動方法、並びに電子機器
JP2012256020A (ja) * 2010-12-15 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置及びその駆動方法
US9257468B2 (en) * 2012-11-21 2016-02-09 Olympus Corporation Solid-state imaging device, imaging device, and signal reading medium that accumulates an amplified signal without digitization
JP6003291B2 (ja) 2011-08-22 2016-10-05 ソニー株式会社 固体撮像装置及び電子機器
DE102013217278B4 (de) * 2012-09-12 2017-03-30 Semiconductor Energy Laboratory Co., Ltd. Photodetektorschaltung, Bildgebungsvorrichtung und Verfahren zum Ansteuern einer Photodetektorschaltung
JP6480114B2 (ja) * 2014-07-09 2019-03-06 ルネサスエレクトロニクス株式会社 固体撮像装置、画像データ伝送方法、およびカメラシステム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130209A (ja) * 2007-11-26 2009-06-11 Fujifilm Corp 放射線撮像素子
JP2010050146A (ja) * 2008-08-19 2010-03-04 Fujifilm Corp 固体撮像素子、撮像装置、及び撮像方法
JP2009218218A (ja) * 2009-05-18 2009-09-24 Jgc Catalysts & Chemicals Ltd 光電気セル

Also Published As

Publication number Publication date
TW201214684A (en) 2012-04-01
KR20180078332A (ko) 2018-07-09
JP2013232918A (ja) 2013-11-14
JP2015181301A (ja) 2015-10-15
US10535691B2 (en) 2020-01-14
CN104979369A (zh) 2015-10-14
KR101784676B1 (ko) 2017-10-12
JP2017139496A (ja) 2017-08-10
US20150129944A1 (en) 2015-05-14
US20160293649A1 (en) 2016-10-06
CN102792677A (zh) 2012-11-21
KR20170116194A (ko) 2017-10-18
US11139327B2 (en) 2021-10-05
JP5350558B2 (ja) 2013-11-27
US20200035726A1 (en) 2020-01-30
WO2011111549A1 (en) 2011-09-15
JP2011211699A (ja) 2011-10-20
KR101970469B1 (ko) 2019-04-19
US20230352502A1 (en) 2023-11-02
US9515107B2 (en) 2016-12-06
US8964085B2 (en) 2015-02-24
US9257567B2 (en) 2016-02-09
JP5778638B2 (ja) 2015-09-16
US8654231B2 (en) 2014-02-18
CN104979369B (zh) 2018-04-06
US20160118426A1 (en) 2016-04-28
CN102792677B (zh) 2015-08-05
US11710751B2 (en) 2023-07-25
JP2012209961A (ja) 2012-10-25
JP6339723B2 (ja) 2018-06-06
KR101874784B1 (ko) 2018-07-06
KR20130007596A (ko) 2013-01-18
JP2013009388A (ja) 2013-01-10
US20110215323A1 (en) 2011-09-08
US20130299888A1 (en) 2013-11-14
DE112011100842T5 (de) 2013-01-17
JP5059981B2 (ja) 2012-10-31
US20150357476A1 (en) 2015-12-10
TW201640665A (zh) 2016-11-16
TWI602285B (zh) 2017-10-11
US9153619B2 (en) 2015-10-06
JP5017468B2 (ja) 2012-09-05
US20220020793A1 (en) 2022-01-20

Similar Documents

Publication Publication Date Title
TWI557886B (zh) 半導體裝置及其製造方法
US9609244B2 (en) Photodetector having a first transistor with a channel formed in an oxide semiconductor layer and method for driving photodetector
JP2017063433A (ja) 半導体装置