JP2017063433A - 半導体装置 - Google Patents

Abstract

【課題】フォトセンサを有する半導体装置のノイズを低減する。
【解決手段】フォトダイオードを有するフォトセンサと、アナログ／デジタル変換回路と
を有し、前記アナログ／デジタル変換回路は、発振回路と、カウンタ回路とを有する。前
記フォトセンサより出力された第１の信号は、前記発振回路に入力され、前記発振回路は
、前記第１の信号の発振周波数を変更して第２の信号を出力する機能を有し、前記カウン
タ回路は、前記第２の信号をクロック信号として、制御信号により加算または減算するカ
ウント機能を有する。前記フォトセンサのリセット動作時に前記カウンタ回路は減算し、
前記フォトセンサの選択動作時に前記カウンタ回路は加算することで、Ａ／Ｄ変換回路の
出力値の補正を行うことができる。
【選択図】図５

Description

本明細書に開示する発明は、半導体装置と、当該半導体装置の駆動方法に関する。特に
、フォトセンサを有する画素部が設けられた表示装置と、当該表示装置の駆動方法に関す
る。また、当該半導体装置または当該表示装置を具備する電子機器に関する。

近年、フォトセンサ（光センサともいう）を有する半導体装置が注目されている。フォ
トセンサは、光によって対象物の有無、大きさ（幅や長さ等）、明るさ、色、反射パター
ン等の物理量を電気信号として検出することができる。フォトセンサを有する半導体装置
の一例として、密着型エリアセンサ及び当該密着型エリアセンサを備えた表示装置が挙げ
られる（例えば、特許文献１参照）。

特開２００１−２９２２７６号公報

フォトセンサを有する半導体装置においてフォトセンサから得られた電気信号を正確に
出力するためには、ノイズを低減することが求められる。ノイズの要因としては、例えば
フォトセンサの特性のばらつきや、フォトセンサが光を検出することによって得られる電
気信号（アナログ信号）をデジタル信号に変換するために用いる、アナログ／デジタル変
換回路（以下、「Ａ／Ｄ変換回路」または「Ａ／Ｄコンバータ」と呼ぶ）の特性のばらつ
き等が挙げられる。

本発明の一態様は、上記課題を鑑みてなされたものであり、フォトセンサを有する半導
体装置のノイズを低減することを課題とする。または、フォトセンサを有する表示装置の
ノイズを低減し、高精度の画像撮像が可能な表示装置を提供することを課題とする。

なお、本発明の一態様は、上記課題のうち、少なくとも一つを解決することができれば
よい。

本発明の一態様は、フォトセンサの第１の状態においてフォトセンサが生成した電気信
号から得られたカウンタ回路の計数値を用いて、フォトセンサの第２の状態においてフォ
トセンサが生成した電気信号から得られたカウンタ回路の計数値を補正する。このように
補正することで、フォトセンサの特性ばらつきやＡ／Ｄ変換回路の特性ばらつき等に起因
するノイズを低減することができる。

本発明の一態様は、フォトダイオードを有するフォトセンサと、アナログ／デジタル変
換回路とを有し、前記アナログ／デジタル変換回路は、発振回路と、カウンタ回路とを有
し、前記フォトセンサより出力された第１の信号は、前記発振回路に入力され、前記発振
回路は、前記第１の信号により発振周波数を変更して第２の信号を出力する機能を有し、
前記カウンタ回路は、前記第２の信号をクロック信号として、制御信号により加算または
減算するカウント機能を有することを特徴とする半導体装置である。そして、前記フォト
センサが第１の状態であるときに前記フォトセンサが生成した電気信号から得られた前記
カウンタ回路の計数値を用いて、前記フォトセンサが第２の状態であるときに前記フォト
センサが生成した電気信号から得られた前記カウンタ回路の計数値を補正し、前期フォト
センサが前記第１の状態のときには前記カウンタ回路は計数値を減算し、前記フォトセン
サが前期第２の状態のときには前記カウンタ回路は計数値を加算することを特徴とする半
導体装置である。

また、本発明の一態様は、フォトダイオード、第１のトランジスタ、及び第２のトラン
ジスタを有するフォトセンサと、アナログ／デジタル変換回路とを有し、前記アナログ／
デジタル変換回路は、発振回路と、カウンタ回路とを有し、前記フォトダイオードの一方
の電極は、第１の配線に電気的に接続され、前記フォトダイオードの他方の電極は、前記
第１のトランジスタのゲートに電気的に接続され、前記第１のトランジスタのソースまた
はドレインの一方は、第２の配線に電気的に接続され、前記第１のトランジスタのソース
またはドレインの他方は、前記第２のトランジスタのソースまたはドレインの一方に電気
的に接続され、前記第２のトランジスタのソースまたはドレインの他方は、第１の信号を
出力する第３の配線に電気的に接続され、前記第２のトランジスタのゲートは、第４の配
線に電気的に接続され、前記第１の信号は、前記発振回路に入力され、前記発振回路は、
前記第１の信号により発振周波数を変更した第２の信号を出力する機能を有し、前記カウ
ンタ回路は、前記第２の信号をクロック信号として、制御信号により加算または減算する
カウント機能を有することを特徴とする半導体装置である。

また、本発明の一態様は、フォトダイオード、第１のトランジスタ、及び第２のトラン
ジスタを有するフォトセンサが設けられた画素部と、アナログ／デジタル変換回路とを有
し、前記アナログ／デジタル変換回路は、発振回路と、カウンタ回路とを有し、前記フォ
トダイオードの一方の電極は、第１の配線に電気的に接続され、前記フォトダイオードの
他方の電極は、前記第１のトランジスタのゲートに電気的に接続され、前記第１のトラン
ジスタのソースまたはドレインの一方は、第２の配線に電気的に接続され、前記第１のト
ランジスタのソースまたはドレインの他方は、前記第２のトランジスタのソースまたはド
レインの一方に電気的に接続され、前記第２のトランジスタのソースまたはドレインの他
方は、第１の信号を出力する第３の配線に電気的に接続され、前記第２のトランジスタの
ゲートは、第４の配線に電気的に接続され、前記第１の信号は、前記発振回路に入力され
、前記発振回路は、前記第１の信号により発振周波数を変更した第２の信号を出力する機
能を有し、前記カウンタ回路は、前記第２の信号をクロック信号として、制御信号により
加算または減算するカウント機能を有することを特徴とする半導体装置である。

また、本発明の一態様は、前記フォトダイオードの他方の電極と前記第１のトランジス
タのゲートとの間に第３のトランジスタを有し、前記第３のトランジスタのソースまたは
ドレインの一方は前記フォトダイオードの他方の電極に電気的に接続され、前記第３のト
ランジスタのソースまたはドレインの他方は前記第１のトランジスタのゲートに電気的に
接続され、前記第３のトランジスタのゲートは第５の配線に電気的に接続される。

また、本発明の一態様は、前記第１のトランジスタ及び前記第２のトランジスタそれぞ
れは結晶性シリコン層を有し、前記第３のトランジスタは酸化物半導体層を有する。

また、本発明の一態様は、前記酸化物半導体層は、キャリア濃度が１×１０^１４／ｃｍ
^３未満である。

また、本発明の一態様は、前記フォトダイオードは、シリコンが用いられたｐｉｎダイ
オード、またはシリコンが用いられたｐｎダイオードである。

また、本発明の一態様は、前記半導体装置を具備する電子機器である。

なお、トランジスタは、その構造上、ソースとドレインの区別が困難である。さらに、
回路の動作状況によっては、電位の高低が入れ替わる場合もある。したがって、本明細書
中では、ソースとドレインは特に特定せず、第１の電極（または第１端子）、第２の電極
（または第２端子）と記述することがある。例えば、第１の電極がソースを指す場合には
、第２の電極はドレインを指し、逆に第１の電極がドレインを指す場合には、第２の電極
はソースを指すものとする。

また、本明細書において、「ＡとＢとが電気的に接続されている」と記載する場合は、
ＡとＢとの間に別の素子や別の回路を挟んで接続されている場合と、ＡとＢとが機能的に
接続されている場合（つまり、ＡとＢとの間に別の回路を挟んで機能的に接続されている
場合）と、ＡとＢとが直接接続されている場合（つまり、ＡとＢとの間に別の素子や別の
回路を挟まずに接続されている場合）とを含むものとする。なお、Ａ、Ｂはそれぞれ、接
続される対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層等）である
ものとする。

また、本明細書において、「電位（または信号）が「Ｈ」である」と記載する場合は、
所定の電位（基準電位）よりも電位が高いことを表す。また、「電位（または信号）が「
Ｌ」である」と記載する場合は、所定の電位（基準電位）よりも電位が低いことを表す。

また、本明細書にて用いる「第１」、「第２」、「第３」、等の序数詞は、構成要素の
混同を避けるために付したものであり、数を限定するものではない。例えば、「第１のト
ランジスタ」と本明細書で記載していても、他の構成要素と混同を生じない範囲において
「第２のトランジスタ」と読み替えることが可能である。

本発明の一態様は、フォトセンサを有する半導体装置のノイズを低減することができる
。また、フォトセンサを有する表示装置のノイズを低減し、高精度の画像撮像が可能とな
る。

フォトセンサを有する半導体装置の一例を示す図。 フォトセンサの一例を示す図。 フォトセンサ読み出し回路の一例を示す図。 フォトセンサ読み出し回路の一例を示す図。 フォトセンサ読み出し回路の一例を示す図。 フォトセンサ読み出し回路の一例を示す図。 フォトセンサを有する半導体装置のタイミングチャートの一例を示す図。 フォトセンサを有する半導体装置のタイミングチャートの一例を示す図。 フォトセンサを有する表示装置の一例を示す図。 フォトセンサを有する画素の一例を示す図。 フォトセンサの一例を示す図。 フォトセンサの一例を示す図。 フォトセンサの一例を示す図。 フォトセンサを有する半導体装置のタイミングチャートの一例を示す図。 フォトセンサを有する半導体装置の一例を示す断面図。 トランジスタの電気特性を示す図。

本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説
明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様
々に変更しうることは当業者であれば容易に理解される。従って、本発明は実施の形態の
記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の実施の形態
において、同じ物を指し示す符号は異なる図面間において共通とする。

なお、以下に説明する各実施の形態は、特に断りがない限り、本明細書に記載されてい
る他の実施形態と適宜組み合わせて実施することが可能である。

（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置の構成の一例について、図１乃至
図８を参照しながら説明する。

図１に示すように、本実施の形態における半導体装置は、フォトセンサ部１２０と、フ
ォトセンサ制御回路１０３を有する。図１におけるフォトセンサ部１２０は、フォトセン
サ１０６がマトリクス状に設けられたエリアセンサを示しているが、本発明はエリアセン
サに限定されず、ラインセンサでもよい。ただし、エリアセンサはラインセンサのように
物理的に移動しながら検出物をスキャンする必要がないため、エリアセンサの方が好まし
い。

フォトセンサ制御回路１０３は、フォトセンサ読み出し回路１０９と、フォトセンサ駆
動回路１１０を有する。そして、フォトセンサ制御回路１０３は、フォトセンサ１０６を
制御する機能を有する。

フォトセンサ駆動回路１１０は、特定の行に配置されたフォトセンサ１０６を選択する
機能を有する。また、フォトセンサ読み出し回路１０９は、選択された行のフォトセンサ
１０６の出力信号を読み出す機能を有する。

フォトセンサ１０６は、受光することで電気信号を発する機能を有する素子（例えば、
フォトダイオード）を有する。そして、フォトセンサ１０６は、外光またはバックライト
からの光が被検出物に照射された際の反射光または透過光を受光する。ここで、赤（Ｒ）
、緑（Ｇ）、青（Ｂ）等のカラーフィルタを各フォトセンサ１０６に設けた場合、被検出
物に外光またはバックライトからの光が照射された際の反射光または透過光を、赤（Ｒ）
色成分、緑（Ｇ）色成分、青（Ｂ）色成分として個別に検出することができる。

次に、フォトセンサ１０６の回路構成の一例について、図２を用いて説明する。図２に
示すフォトセンサ１０６は、フォトダイオード２０４と、トランジスタ２０５と、トラン
ジスタ２０６を有する。ただし、本発明に用いることが可能なフォトセンサ１０６の回路
構成は、図２に示す回路構成に限定されるものではない。

フォトダイオード２０４は、一方の電極が配線（フォトダイオードリセット信号線とも
いう）２０８に電気的に接続され、他方の電極が配線２１３を介してトランジスタ２０５
のゲートに電気的に接続されている。なお、本実施の形態においては、フォトダイオード
２０４の一方の電極がアノードに相当し、フォトダイオード２０４の他方の電極がカソー
ドに相当するが、本発明はこの構成に限定されない。すなわち、本発明は、フォトダイオ
ード２０４の一方の電極がカソードに相当し、フォトダイオード２０４の他方の電極がア
ノードに相当する構成とすることもできる。トランジスタ２０５は、ソースまたはドレイ
ンの一方が配線（フォトセンサ基準信号線ともいう）２１２に電気的に接続され、他方が
トランジスタ２０６のソースまたはドレインの一方に電気的に接続されている。ここで、
配線２１２は基準の電位が与えられており、基準電源線と呼ぶことができる。また、トラ
ンジスタ２０６は、ゲートが配線（ゲート信号線ともいう）２０９に電気的に接続され、
ソースまたはドレインの他方が配線２１１に電気的に接続されている。また、配線２０９
は、フォトセンサ駆動回路１１０に電気的に接続されており、フォトセンサ駆動回路１１
０から出力される信号によりトランジスタ２０６の導通・非導通が制御される。また、配
線２１１は、フォトセンサ読み出し回路１０９に電気的に接続されている。そして、配線
２１１は、フォトセンサ１０６から得られた電気信号をフォトセンサ読み出し回路１０９
に出力する機能を有するため、フォトセンサ出力信号線と呼ぶことができる。

フォトダイオード２０４としては、様々な構成を採用することができる。例えば、シリ
コンが用いられたｐｉｎダイオード、またはシリコンが用いられたｐｎダイオードを採用
することができる。特に、前述のシリコンとして、入射光から生成される電気信号の割合
（量子効率）を向上させるために、結晶欠陥の少ない単結晶シリコンを用いることが好ま
しい。

トランジスタ２０５は、フォトダイオード２０４から供給される電荷量に応じてフォト
センサ１０６の出力信号を生成する機能を有する。また、トランジスタ２０６は、トラン
ジスタ２０５により生成された出力信号をフォトセンサ出力信号線２１１に供給するか否
かを選択するスイッチとしての機能を有する。

トランジスタ２０５及びトランジスタ２０６は、それぞれチャネル形成領域として半導
体層を有する。この半導体層を構成する材料は特に限定されず、シリコンや酸化物半導体
等を用いることができる。また、この半導体層を構成する材料は非晶質のものを用いても
よいし、結晶質のものを用いてもよい。例えば、トランジスタ２０５及びトランジスタ２
０６それぞれのチャネル形成領域を結晶性半導体層（好ましくは、単結晶シリコン層など
の結晶性シリコン層）で構成することにより、フォトセンサ１０６からフォトセンサ出力
信号線２１１に対して信号を迅速に出力することができる。また、フォトセンサの読み出
し期間を除く期間においては、トランジスタ２０５及びトランジスタ２０６を介して配線
２１１と配線２１２ができる限り導通しないようにすることが好ましい。したがって、ト
ランジスタ２０５及びトランジスタ２０６のうち少なくとも一方は、オフ電流が極めて小
さいことが好ましい。この観点から言えば、トランジスタ２０５及びトランジスタ２０６
のうち少なくとも一方は、チャネル形成領域として酸化物半導体層を有する構成とするこ
とが好ましい。この理由は、酸化物半導体層を有するトランジスタは、オフ電流が非常に
低いという特徴を有するためである。

図３に示すように、フォトセンサ読み出し回路１０９は、第１のＡ／Ｄコンバータ（以
下、「ＡＤＣ」と呼ぶ）３０１〜第９のＡＤＣ３０９と、ＡＤＣ制御回路３１０と、第１
の予備読み出し回路３４１〜第９の予備読み出し回路３４９とを有する。第１のフォトセ
ンサ信号線３１１〜第９のフォトセンサ信号線３１９は、一列分のフォトセンサ１０６が
有する配線２１１に対応している。なお、図３においては、Ａ／Ｄコンバータや予備読み
出し回路の数を９つとした場合について説明しているが、本発明はこの構成に限定されな
い。例えば、Ａ／Ｄコンバータや予備読み出し回路の数が一列分のフォトセンサ１０６の
数と等しい別の構成とすることもできる。

ＡＤＣ制御回路３１０は、第１のＡＤＣ出力信号線３２１〜第９のＡＤＣ出力信号線３
２９の各々の電位から、フォトセンサ読み出し回路１０９の出力信号を生成する。具体的
には、ＡＤＣ制御回路３１０は第１のＡＤＣ出力信号線３２１〜第９のＡＤＣ出力信号線
３２９のうち一つを選択し、当該信号線の電位を出力信号線３２０に出力する。また、Ａ
ＤＣ制御回路３１０は、第１のＡＤＣ制御信号線３３１〜第９のＡＤＣ制御信号線３３９
の各々に出力する電位と、第１の予備読み出し回路制御信号線３５１〜第９の予備読み出
し回路制御信号線３５９の各々に出力する電位を生成する。

次に、第１のＡＤＣ３０１〜第９のＡＤＣ３０９の構成の一例について説明する。以下
には、代表的に第１のＡＤＣ３０１の構成について図４を用いて説明するが、第２のＡＤ
Ｃ３０２〜第９のＡＤＣ３０９の構成についても第１のＡＤＣ３０１の構成と同様のもの
を用いることができる。

第１のＡＤＣ３０１は、電圧を制御する発振回路（以下、「ＶＣＯ」と呼ぶ）４０１と
、カウンタ回路４０２を有する。

ＶＣＯ４０１は、入力される第１のフォトセンサ信号線３１１の電位（すなわち、フォ
トセンサ１０６より出力される信号）に応じて、出力信号のトグル（”Ｈ”から”Ｌ”、
もしくは”Ｌ”から”Ｈ”への変化）の周期が変化する。ＶＣＯ４０１の出力信号は、出
力信号線４０３に出力される。ここで、出力信号が”Ｌ”から”Ｈ”に変化する時点から
、次に”Ｌ”から”Ｈ”に変化する時点までの期間をＶＣＯ４０１の発振周期とする。ま
た、ＶＣＯ４０１の発振周波数を、ＶＣＯ４０１の発振周期の逆数とする。また、ＶＣＯ
４０１は、第１のフォトセンサ信号線３１１の電位に関わらず、ストップ信号線４０４か
ら供給されるストップ信号により、出力信号を一定値とすることができる。例えば、スト
ップ信号を”Ｈ”とした時に、出力信号を”Ｌ”とすることができる。

カウンタ回路４０２は、ＶＣＯ４０１の出力信号をクロック信号として入力されて動作
し、ＶＣＯ４０１の発振周波数に応じてカウンタ回路４０２の計数値が増大もしくは減少
する。計数値の増大もしくは減少は、計数値増減制御信号線４０７から供給される計数値
増減制御信号により選択することができる。例えば、計数値増減制御信号を”Ｈ”とした
ときに計数値が増大し、”Ｌ”としたときに計数値が減少するように設定することができ
る。

また、カウンタ回路４０２の計数値は、リセット信号線４０５から供給されるリセット
信号により、初期値に設定することができる。例えば、リセット信号を”Ｈ”とした時に
、初期値”０”とすることができる。また、カウンタ回路４０２の計数値は、セット信号
線４０６から供給されるセット信号により、第１のＡＤＣ出力信号線３２１にデジタル値
として出力される。例えば、セット信号を”Ｌ”から”Ｈ”に変化した時におけるカウン
タ回路４０２の計数値を、第１のＡＤＣ出力信号線３２１にデジタル値として出力するこ
とができる。

なお、ストップ信号線４０４、リセット信号線４０５、セット信号線４０６、計数値増
減制御信号線４０７は、第１のＡＤＣ制御信号線３３１に相当する。

ここで、第１のフォトセンサ信号線３１１の電位が高（低）い時に、ＶＣＯ４０１の発
振周波数が高（低）いとする。カウンタ回路４０２は、高（低）い周波数のクロック信号
によって動作するので、一定時間内における計数値の絶対値は高（低）い値となる。よっ
て、第１のＡＤＣ出力信号線３２１に出力されるデジタル値は、高（低）い値となる。つ
まり、第１のＡＤＣ３０１は、アナログ値である第１のフォトセンサ信号線３１１の電位
に応じたデジタル値を出力する機能を有する。

次に、ＶＣＯ４０１とカウンタ回路４０２の一例について、図５を用いて説明する。図
５におけるＶＣＯ４０１は、否定論理和回路５００、第１のｎチャネル型のトランジスタ
５０１〜第６のｎチャネル型のトランジスタ５０６、第１のｐチャネル型のトランジスタ
５０７〜第６のｐチャネル型のトランジスタ５１２、及び第７のｎチャネル型のトランジ
スタ５１３〜第１２のｎチャネル型のトランジスタ５１８を有する。ここで、図５におけ
るＶＣＯ４０１は、第１のフォトセンサ信号線３１１の電位が高い程、発振周波数が増大
するように動作する。また、ストップ信号線４０４の電位を”Ｈ”とすることで、第１の
フォトセンサ信号線３１１の電位に係わらず、出力信号を”Ｌ”とすることができる。

第１の電圧制御回路は、第１のｎチャネル型のトランジスタ５０１と第１のｐチャネル
型のトランジスタ５０７と第７のｎチャネル型のトランジスタ５１３を有する。第７のｎ
チャネル型のトランジスタ５１３のゲート電圧を第１のフォトセンサ信号線３１１の電位
により制御することで、第７のｎチャネル型のトランジスタ５１３の駆動状態が変化し、
第１の電圧制御回路における遅延時間が変化する。なお、第２の電圧制御回路〜第６の電
圧制御回路は、第１の電圧制御回路と同様の構成を有しており、第２のｎチャネル型のト
ランジスタ５０２〜第６のｎチャネル型のトランジスタ５０６と、第２のｐチャネル型の
トランジスタ５０８〜第６のｐチャネル型のトランジスタ５１２と、第８のｎチャネル型
のトランジスタ５１４〜第１２のｎチャネル型のトランジスタ５１８を有する。

なお、図５では、ＶＣＯ４０１を、否定論理和回路５００と、第１の電圧制御回路〜第
６の電圧制御回路とを有する７段の構成としたが、本発明はこの構成に限定されず、段数
が奇数であれば、他の構成を採用することもできる。

また、第１のフォトセンサ信号線３１１の電位が低い程、発振周波数が増大する構成の
ＶＣＯとする場合には、図５における電圧制御回路の構成を変更すればよい。具体的には
、第１のｐチャネル型のトランジスタと、第２のｐチャネル型のトランジスタと、ｎチャ
ネル型のトランジスタとを有し、前記第１のｐチャネル型のトランジスタのソースまたは
ドレインの一方が高電位電源線に電気的に接続され、前記第１のｐチャネル型のトランジ
スタのソースまたはドレインの他方が前記第２のｐチャネル型のトランジスタのソースま
たはドレインの一方に電気的に接続され、前記第２のｐチャネル型のトランジスタのソー
スまたはドレインの他方が前記ｎチャネル型のトランジスタのソースまたはドレインの一
方に電気的に接続され、前記ｎチャネル型のトランジスタのソースまたはドレインの他方
が低電位電源線（例えば、グランド電位が与えられた配線）に電気的に接続された構成を
有する電圧制御回路を用いればよい。そして、前記第１のｐチャネル型のトランジスタの
ゲートには第１のフォトセンサ信号線３１１の電位が入力され、前記第２のｐチャネル型
のトランジスタ及び前記ｎチャネル型のトランジスタのゲートそれぞれには否定論理和回
路５００の出力信号が入力され、前記第２のｐチャネル型のトランジスタのソースまたは
ドレインの他方と前記ｎチャネル型のトランジスタのソースまたはドレインの一方との間
の電位を電圧制御回路の出力信号とすればよい。

また、否定論理和回路を否定論理積回路に変更することで、ストップ信号線４０４を”
Ｌ”とした場合に、第１のフォトセンサ信号線３１１の電位に係わらず、出力信号が”Ｈ
”となるＶＣＯを構成することが可能である。

一方、図５におけるカウンタ回路４０２は、第１のリセット付きフリップフロップ５１
９〜第４のリセット付きフリップフロップ５２２、第１のフリップフロップ５２３〜第４
のフリップフロップ５２６、及び加算減算回路５３９を有する。図５においては、第１の
リセット付きフリップフロップ５１９〜第４のリセット付きフリップフロップ５２２と、
加算減算回路５３９により、４ビットの加算減算カウンタを構成する。加算減算カウンタ
の計数値の第０ビット〜第３ビットの値は、それぞれ信号線５３１〜信号線５３４に出力
される。加算減算カウンタの計数値は、リセット信号線４０５を”Ｈ”とすることで、初
期値”００００”になる。また、加算減算カウンタは、出力信号線４０３から供給される
ＶＣＯ４０１の出力信号をクロック信号として入力されて動作する。計数値増減制御信号
線４０７の電位が”Ｈ”（または”Ｌ”）の場合、信号線５３１〜信号線５３４に出力さ
れた加算減算カウンタの計数値に１を加算（または減算）した値を信号線５２７〜信号線
５３０に出力し、クロック信号が”Ｌ”から”Ｈ”に変化した際に、新たに信号線５３１
〜信号線５３４に出力される値となる。

加算減算カウンタの計数値は、セット信号線４０６の電位が”Ｌ”から”Ｈ”に変化し
た時、第１のフリップフロップ５２３〜第４のフリップフロップ５２６に格納され、第０
ビット信号線５３５〜第３ビット信号線５３８にデジタル値として出力される。なお、第
０ビット信号線５３５〜第３ビット信号線５３８は、第１のＡＤＣ出力信号線３２１を構
成する。

なお、図５では、カウンタ回路４０２を、４ビットの加算減算カウンタと、４ビットの
フリップフロップとを有する構成としたが、本発明はこの構成に限定されない。すなわち
、本発明は、任意のビット数（ｎビット（ｎ：自然数））でカウンタ回路を構成すること
ができる。また、加算減算カウンタの計数値を取得するために、セット信号線４０６の電
位の”Ｌ”から”Ｈ”への変化、すなわち、セット信号の立ち上がりエッジで動作するフ
リップフロップを用いる構成としたが、”Ｈ”から”Ｌ”への変化、すなわち、セット信
号の立下りエッジで動作するフリップフロップを用いる構成としてもよい。また、セット
信号が”Ｈ”もしくは”Ｌ”の時に動作するレベルセンシティブラッチを用いる構成とし
てもよい。

次に、第１の予備読み出し回路３４１〜第９の予備読み出し回路３４９の構成の一例に
ついて説明する。以下には、代表的に、第１の予備読み出し回路３４１の構成について、
図６を用いて説明するが、第２の予備読み出し回路３４２〜第９の予備読み出し回路３４
９の構成についても第１の予備読み出し回路３４１の構成と同様のものを用いることがで
きる。

第１の予備読み出し回路３４１は、ｐチャネル型のトランジスタ６０１と、保持容量６
０２を有する。第１の予備読み出し回路３４１では、フォトセンサ部におけるフォトセン
サの動作に先立ち、フォトセンサ信号線の電位を基準電位に設定する。図６では、第１の
予備読み出し回路制御信号線３５１の電位を”Ｌ”とすることで、第１のフォトセンサ信
号線３１１を高電位の基準電位に設定することができる。なお、保持容量６０２は、第１
のフォトセンサ信号線３１１の寄生容量が大きい場合には、設けなくても良い。なお、基
準電位は低電位とすることも可能である。この場合、ｐチャネル型のトランジスタ６０１
の代わりにｎチャネル型のトランジスタを用い、第１の予備読み出し回路制御信号線３５
１の電位を”Ｈ”とすることで、第１のフォトセンサ信号線３１１を基準電位である低電
位に設定することができる。

次に、本実施の形態における半導体装置の駆動方法について説明する。本実施の形態に
おける半導体装置の駆動方法の主な特徴は、フォトセンサの第１の状態においてフォトセ
ンサが生成した電気信号から得られたカウンタ回路の計数値を用いて、フォトセンサの第
２の状態においてフォトセンサが生成した電気信号から得られたカウンタ回路の計数値を
補正することである。ここで、フォトセンサが第１の状態であるときにおいては加算減算
カウンタを減算カウンタとして動作させＡ／Ｄ変換を行い、フォトセンサが第２の状態で
あるときにおいては加算減算カウンタを加算カウンタとして動作させＡ／Ｄ変換を行うこ
とにより、Ａ／Ｄ変換回路の出力値の補正を行うことができる。

フォトセンサの読み出し動作の一例について、図８のタイミングチャートを用いながら
具体的に説明する。図８において、信号８０１〜信号８０４は、それぞれ、図２における
フォトダイオードリセット信号線２０８の電位、トランジスタ２０６のゲートに電気的に
接続された配線（ゲート信号線）２０９の電位、トランジスタ２０５のゲートに電気的に
接続された配線２１３の電位、フォトセンサ出力信号線２１１の電位に相当する。また、
信号８０５は、図６における第１の予備読み出し回路制御信号線３５１の電位に相当する
。さらに、信号８０６〜信号８１８は、それぞれ、図５におけるストップ信号線４０４の
電位、ＶＣＯの出力信号線４０３の電位、リセット信号線４０５の電位、計数値増減制御
信号線４０７の電位、信号線５３１〜信号線５３４の電位、セット信号線４０６の電位、
第０ビット信号線５３５〜第３ビット信号線５３８の電位に相当する。

まず、時刻Ａ１において、フォトダイオードリセット信号線２０８の電位（信号８０１
）を”Ｈ”とすると、フォトダイオード２０４が導通し、トランジスタ２０５のゲートに
電気的に接続された配線２１３の電位（信号８０３）が”Ｈ”となる。また、第１の予備
読み出し回路制御信号線３５１の電位（信号８０５）を”Ｌ”とすると、フォトセンサ出
力信号線２１１の電位（信号８０４）は”Ｈ”にプリチャージされる。

時刻Ｃ１において、ゲート信号線２０９の電位（信号８０２）を”Ｈ”にすると、トラ
ンジスタ２０６が導通し、フォトセンサ基準信号線２１２とフォトセンサ出力信号線２１
１とが、トランジスタ２０５とトランジスタ２０６を介して導通する。本実施の形態にお
いては、フォトセンサ基準信号線２１２の電位をゲート信号線２０９の電位が”Ｈ”であ
るときのゲート信号線２０９の電位よりも低く設定しているため、フォトセンサ出力信号
線２１１の電位（信号８０４）は、”Ｈ”から徐々に低下する。なお、時刻Ｃ１以前に、
第１の予備読み出し回路制御信号線３５１の電位（信号８０５）は”Ｈ”とし、フォトセ
ンサ出力信号線２１１のプリチャージを終了しておく。

時刻Ｄ１において、ゲート信号線２０９の電位（信号８０２）を”Ｌ”にすると、トラ
ンジスタ２０６が非導通となり、フォトセンサ出力信号線２１１の電位（信号８０４）は
、時刻Ｄ１以後、一定値となる。なお、フォトダイオードリセット信号線２０８の電位（
信号８０１）は”Ｈ”のままであるため、フォトセンサ出力信号線２１１の電位は、フォ
トダイオードに光が照射していない場合、すなわち、黒を撮像した場合の電位になってい
る。

時刻Ｅ１において、ストップ信号線４０４の電位（信号８０６）を”Ｈ”から”Ｌ”と
すると、フォトセンサ出力信号線２１１の電位（信号８０４）に応じた発振周波数で、Ｖ
ＣＯ４０１は発振を始め、出力信号は、信号８０７のようになる。ここで、ＶＣＯの発振
周期をＴＶＣＯ１とすると、ＶＣＯの発振周波数は、１／ＴＶＣＯ１となる。

なお、時刻Ｅ１以前に、リセット信号線４０５の電位（信号８０８）を”Ｈ”から”Ｌ
”としておくと、ＶＣＯ４０１の発振と共に加算減算カウンタは計数を始める。ここで、
計数値増減制御信号線４０７の電位（信号８０９）は”Ｌ”のため、加算減算カウンタは
減算カウンタとして動作する。すなわち、ＶＣＯ４０１の出力信号が”Ｌ”から”Ｈ”と
変化する毎に１ずつカウンタ値が減少する。なお、リセット信号線４０５の電位（信号８
０８）が”Ｈ”の時、加算減算カウンタは第１の初期値”００００”に設定されるので、
信号線５３１〜信号線５３４の電位（信号８０９〜信号８１２）は全て”Ｌ”となる。

時刻Ｇ１において、ストップ信号線４０４の電位（信号８０６）を”Ｈ”とすると、Ｖ
ＣＯ４０１の発振が止まり、加算減算カウンタの計数が止まる。

以上のように、フォトダイオードリセット信号線２０８の電位（信号８０１）を”Ｈ”
としたまま、時刻Ｃ１〜時刻Ｄ１における第１の選択動作と時刻Ｅ１〜時刻Ｇ１における
第１のＡ／Ｄ変換動作を行い、第１のＡ／Ｄ変換動作においては、加算減算カウンタを減
算カウンタとして機能させＡ／Ｄ変換を行う操作（以下、「第１の操作」と呼ぶ）が、本
実施の形態における半導体装置の駆動方法の特徴の一つである。そして、この第１の操作
を行っているときのフォトセンサの状態を、本明細書では「第１の状態」と呼ぶ。

また、上記の駆動方法は、フォトダイオードに光が照射されていない場合、すなわち、
黒を撮像した場合に相当する。そのため、理想的にはＶＣＯ４０１の発振は停止し、時刻
Ｇ１時点での加算減算カウンタの計数値（第１の計数値）は、第１の初期値のまま”００
００”である。しかしながら、フォトセンサのばらつき等に起因するノイズが存在すると
、そのノイズの程度により、”００００”より少ない値となる。ここで、”００００”よ
り少ない負の値として、−１を”１１１１”、−２を”１１１０”、−３を”１１０１”
と表記することができる。例えば、フォトセンサを有する表示装置において黒を撮像した
ときに画像が白色を帯びる（白浮きする）程度が大きいほど、加算減算カウンタの計数値
は”００００”より少ない値となる。

次に、時刻Ｂ２において、フォトダイオードリセット信号線２０８の電位（信号８０１
）を”Ｌ”にすると、フォトダイオード２０４のオフ電流により、トランジスタ２０５の
ゲートに電気的に接続された配線２１３の電位（信号８０３）が低下し始める。フォトダ
イオード２０４は、光が照射されるとオフ電流が増大する特性を有し、照射される光の量
に応じてトランジスタ２０５のゲートに電気的に接続された配線２１３の電位（信号８０
３）は変化する。すなわち、フォトダイオード２０４に照射される光の量に応じて、トラ
ンジスタ２０５のソースとドレイン間の電流量は変化する。

時刻Ｃ２において、ゲート信号線２０９の電位（信号８０２）を”Ｈ”にすると、トラ
ンジスタ２０６が導通し、フォトセンサ基準信号線２１２とフォトセンサ出力信号線２１
１とが、トランジスタ２０５とトランジスタ２０６を介して導通する。すると、フォトセ
ンサ出力信号線２１１の電位（信号８０４）は、低下する。なお、時刻Ｃ２以前に、第１
の予備読み出し回路制御信号線３５１の電位（信号８０５）を”Ｌ”から”Ｈ”とし、フ
ォトセンサ出力信号線２１１のプリチャージを終了しておく。ここで、フォトセンサ出力
信号線２１１の電位（信号８０４）が低下する速さは、トランジスタ２０５のソースとド
レイン間の電流に依存する。すなわち、フォトダイオード２０４に照射される光の量が大
きければ大きいほど、フォトセンサ出力信号線２１１の電位（信号８０４）が低下する速
さは遅くなる。

時刻Ｄ２において、ゲート信号線２０９の電位（信号８０２）を”Ｌ”にすると、トラ
ンジスタ２０６が非導通となり、フォトセンサ出力信号線２１１の電位（信号８０４）は
、時刻Ｄ２以後、一定値となる。

時刻Ｅ２において、ストップ信号線４０４の電位（信号８０６）を”Ｈ”から”Ｌ”と
すると、フォトセンサ出力信号線２１１の電位（信号８０４）に応じた発振周波数で、Ｖ
ＣＯ４０１は発振を始め、出力信号は、信号８０７のようになる。ここで、ＶＣＯの発振
周期をＴＶＣＯ２とすると、発振周波数は１／ＴＶＣＯ２となる。

また、時刻Ｅ２において、リセット信号線４０５の電位（信号８０８）は”Ｌ”であり
、ＶＣＯ４０１の発振と共に加算減算カウンタは計数を始める。ここで、計数値増減制御
信号線４０７の電位（信号８０９）は”Ｈ”とし、加算減算カウンタは加算カウンタとし
て動作する。すなわち、ＶＣＯ４０１の出力信号が”Ｌ”から”Ｈ”と変化する毎に１ず
つカウンタ値を増大する。なお、時刻Ｅ２において、加算減算カウンタの計数値は、第１
の計数値であり、時刻Ｅ２以後、第１の計数値を第２の初期値として、加算減算カウンタ
は計数を行う。

時刻Ｇ２において、セット信号線４０６の電位（信号８１４）を”Ｌ”から”Ｈ”にす
ると、第１のフリップフロップ５２３〜第４のフリップフロップ５２６に加算減算カウン
タの計数値、すなわち、信号線５３１〜信号線５３４の値が格納され、第０ビット信号線
５３５〜第３ビット信号線５３８の電位（信号８１５〜信号８１８）が変化する。ここで
は、第０ビット信号線５３５〜第３ビット信号線５３８の電位は、それぞれ”Ｈ”、”Ｌ
”、”Ｈ”、”Ｌ”になる。これは、十進数に変換すると、”５”に相当する。

以上のように、時刻Ｃ２〜時刻Ｄ２における第２の選択動作と時刻Ｅ２〜時刻Ｇ２にお
ける第２のＡ／Ｄ変換動作を行い、第２のＡ／Ｄ変換動作においては、加算減算カウンタ
を加算カウンタとして機能させＡ／Ｄ変換を行う操作（以下、「第２の操作」と呼ぶ）が
、本実施の形態における半導体装置の駆動方法の特徴の一つである。そして、この第２の
操作を行っているときのフォトセンサの状態を、本明細書では「第２の状態」と呼ぶ。

本実施の形態においては、第１のＡ／Ｄ変換動作で得られた計数値を第２の初期値とし
て、第２のＡ／Ｄ変換動作を行うことにより、フォトセンサやＡ／Ｄ変換回路の特性のば
らつき等に起因するノイズの影響による誤差を差し引いた計数値が得られる。すなわち、
フォトセンサを有する半導体装置のノイズを削減することができる。

なお、上述した駆動方法においては、第１の操作に続いて第２の操作を行う駆動方法を
説明したが、本発明はこの駆動方法に限定されない。すなわち、本発明は、第２の操作に
続いて第１の操作を行うことも可能である。

また、上述した第１の操作においては、フォトセンサ１０６に光が照射されない状態を
仮定したカウンタの計数値を取得していたが、本発明はこの構成に限定されない。すなわ
ち、本発明は、フォトセンサを有する半導体装置においてカウンタ値が最大となる程度に
強い光がフォトセンサ１０６に照射された状態を仮定したカウンタの計数値を第１の操作
において取得することもできる。フォトセンサを有する半導体装置においてカウンタの計
数値が最大となる程度に強い光がフォトセンサ１０６に照射された状態を仮定したカウン
タの計数値を取得するためには、例えば、フォトダイオードリセット信号線２０８の電位
を”Ｌ”とし、十分な時間が経過した後に配線２１３の電位を”Ｌ”とすればよい。なお
、この際は、第１の操作において、第１の初期値を”１１１１”とし、加算減算カウンタ
を減算カウンタとして用いて、計数を行えばよい。

なお、図２に示すフォトセンサ１０６において、トランジスタ２０５のオン電流のばら
つきが大きい場合や、フォトダイオード２０４の暗電流もしくは弱光による光電流のばら
つきが大きい場合、第１の操作においてフォトセンサ１０６に光が照射されない状態を仮
定したカウンタの計数値を取得する構成を採用すると、フォトセンサやＡ／Ｄ変換回路の
特性のばらつき等に起因したノイズの影響を効果的に削減できる。また、図２に示すフォ
トセンサ１０６において、トランジスタ２０５のしきい値のばらつきが大きい場合や、フ
ォトダイオード２０４の強光による光電流のばらつきが大きい場合、第１の操作において
、フォトセンサを有する半導体装置においてカウンタ値が最大となる程度に強い光がフォ
トセンサ１０６に照射された状態を仮定したカウンタの計数値を取得する構成を採用する
と、ノイズの影響を効果的に削減できる。

（比較例）
次に、Ａ／Ｄ変換回路の出力値を補正しない場合のフォトセンサの読み出し動作の一例
について、図７のタイミングチャートを用いて説明する。図７において、信号７０１〜信
号７０４は、それぞれ、図２におけるフォトダイオードリセット信号線２０８の電位、ト
ランジスタ２０６のゲートに電気的に接続されたゲート信号線２０９の電位、トランジス
タ２０５のゲートに電気的に接続された配線２１３の電位、フォトセンサ出力信号線２１
１の電位に相当する。また、信号７０５は、図６における第１の予備読み出し回路制御信
号線３５１の電位に相当する。また、信号７０６〜信号７１８は、それぞれ、図５におけ
るストップ信号線４０４の電位、ＶＣＯの出力信号線４０３の電位、リセット信号線４０
５の電位、計数値増減制御信号線４０７の電位、信号線５３１〜信号線５３４の電位、セ
ット信号線４０６の電位、第０ビット信号線５３５〜第３ビット信号線５３８の電位に相
当する。

時刻Ａにおいて、フォトダイオードリセット信号線２０８の電位（信号７０１）を”Ｈ
”とすると、フォトダイオード２０４が導通し、トランジスタ２０５のゲートに電気的に
接続された配線２１３の電位（信号７０３）が”Ｈ”となる。また、第１の予備読み出し
回路制御信号線３５１の電位（信号７０５）を”Ｌ”とすると、フォトセンサ出力信号線
２１１の電位（信号７０４）は”Ｈ”にプリチャージされる。

時刻Ｂにおいて、フォトダイオードリセット信号線２０８の電位（信号７０１）を”Ｌ
”にすると、フォトダイオード２０４のオフ電流により、トランジスタ２０５のゲートに
電気的に接続された配線２１３の電位（信号７０３）が低下し始める。フォトダイオード
２０４は、光が照射されるとオフ電流が増大する特性を有し、照射される光の量に応じて
トランジスタ２０５のゲートに電気的に接続された配線２１３の電位（信号７０３）は変
化する。すなわち、フォトダイオード２０４に照射される光の量に応じて、トランジスタ
２０５のソースとドレイン間の電流量は変化する。

時刻Ｃにおいて、ゲート信号線２０９の電位（信号７０２）を”Ｈ”にすると、トラン
ジスタ２０６が導通し、フォトセンサ基準信号線２１２とフォトセンサ出力信号線２１１
とが、トランジスタ２０５とトランジスタ２０６とを介して導通する。すると、フォトセ
ンサ出力信号線２１１の電位（信号７０４）は、低下する。なお、時刻Ｃ以前に、第１の
予備読み出し回路制御信号線３５１の電位（信号７０５）を”Ｈ”とし、フォトセンサ出
力信号線２１１のプリチャージを終了しておく。ここで、フォトセンサ出力信号線２１１
の電位（信号７０４）が低下する速さは、トランジスタ２０５のソースとドレイン間の電
流量に依存する。すなわち、フォトダイオード２０４に照射される光の量が大きければ大
きいほど、フォトセンサ出力信号線２１１の電位（信号７０４）が低下する速さは遅くな
る。

時刻Ｄにおいて、ゲート信号線２０９の電位（信号７０２）を”Ｌ”にすると、トラン
ジスタ２０６が非導通となり、フォトセンサ出力信号線２１１の電位（信号７０４）は、
時刻Ｄ以後、一定値となる。

時刻Ｅにおいて、ストップ信号線４０４の電位（信号７０６）を”Ｈ”から”Ｌ”とす
ると、フォトセンサ出力信号線２１１の電位（信号７０４）に応じた発振周波数で、ＶＣ
Ｏ４０１は発振を始め、ＶＣＯ４０１の出力信号は、信号７０７のようになる。ここで、
ＶＣＯの発振周期をＴＶＣＯとすると、ＶＣＯの発振周波数は、１／ＴＶＣＯとなる。

時刻Ｆにおいて、リセット信号線４０５の電位（信号７０８）を”Ｈ”から”Ｌ”とす
ると、加算減算カウンタは計数を始める。ここで、時刻Ｆにおいて計数値増減制御信号線
４０７の電位（信号７０９）は”Ｈ”のため、加算減算カウンタは加算カウンタとして動
作する。すなわち、ＶＣＯ４０１の出力信号が”Ｌ”から”Ｈ”と変化する毎に１ずつカ
ウンタ値が増大する。なお、リセット信号線４０５が”Ｈ”の時、加算減算カウンタは初
期値”００００”に設定されるので、信号線５３１〜信号線５３４の電位（信号７１０〜
信号７１３）は全て”Ｌ”となる。なお、リセット信号線４０５の電位（信号７０８）を
”Ｈ”から”Ｌ”とするタイミングを、ストップ信号線４０４の電位（信号７０６）を”
Ｈ”から”Ｌ”とするタイミングと同時刻もしくは早くすることで、加算減算カウンタの
計数期間を長くすることができ、高スループットのＡＤＣを実現することが出来るので好
ましい。

時刻Ｇにおいて、セット信号線４０６の電位（信号７１４）を”Ｌ”から”Ｈ”にする
と、第１のフリップフロップ５２３〜第４のフリップフロップ５２６に加算減算カウンタ
の計数値、すなわち、信号線５３１〜信号線５３４の値が格納され、第０ビット信号線５
３５〜第３ビット信号線５３８の電位（信号７１５〜信号７１８）が変化する。ここでは
、第０ビット信号線５３５〜第３ビット信号線５３８の電位は、”Ｈ”、”Ｌ”、”Ｈ”
、”Ｈ”になる。これは、十進数に変換すると、”１３”に相当する。

なお、上記の説明において、時刻Ａ〜時刻Ｂにおける動作をリセット動作、時刻Ｂ〜時
刻Ｃにおける動作を累積動作、時刻Ｃ〜時刻Ｄにおける動作を選択動作、時刻Ｆ〜時刻Ｇ
における動作をＡ／Ｄ変換動作と呼ぶ。

比較例として説明した以上の駆動方法により、フォトセンサから得られた被検出物に関
する情報（アナログ信号）をデジタル信号に変換し、出力することができる。しかしなが
ら、この駆動方法により得られるデジタル信号には、各画素におけるフォトセンサを構成
するトランジスタの特性（しきい値、オン電流など）ばらつき及びフォトダイオードの特
性（光電流など）ばらつき、読み出し信号線の抵抗負荷及び寄生容量のばらつき、Ａ／Ｄ
変換回路のばらつきなど、製造プロセスに起因する各種のばらつきが反映されている。こ
のため、例えばフォトセンサを有する表示装置においてこのような駆動方法を用いた場合
、個々のフォトセンサのばらつきに起因するノイズ（固定パターンノイズ）は、撮像画像
に模様のように現れ、全面黒の画像を撮像した場合でも白い模様が見えてしまったり、逆
に、全面白の画像を撮像した場合でも黒い模様が見えてしまう。

（実施の形態２）
本実施の形態では、本発明の一態様である半導体装置の構成の一例について説明する。
具体的には、フォトセンサが設けられた画素部を有する表示装置（タッチパネル）の一例
について説明する。

図９に示すように、本実施の形態におけるタッチパネル１００は、画素部１０１、表示
素子制御回路１０２、及びフォトセンサ制御回路１０３を有する。画素部１０１は、マト
リクス状に配置された複数の画素１０４を有する。画素１０４は、表示素子１０５とフォ
トセンサ１０６を有する。ただし、本発明はこの構成に限定されない。すなわち、本実施
の形態においては、画素部１０１において、表示素子１０５とフォトセンサ１０６の数が
１対１で対応しているが、本発明はこの構成に限定されない。また、本実施の形態におい
ては、表示素子１０５とフォトセンサ１０６が、画素部１０１という同一の領域内に設け
られている例を示しているが本発明はこの構成に限定されず、表示素子１０５が設けられ
た画像の表示部と、フォトセンサ１０６が設けられたエリアセンサ部とが、互いに異なる
領域に設けられていてもよい。

表示素子１０５は、スイッチング素子、保持容量、液晶層を有する液晶素子、カラーフ
ィルタなどを有する。スイッチング素子として、代表的にはトランジスタを用いることが
でき、より具体的には、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ
：ＴＦＴ）等を用いることができる。液晶表示装置は、液晶層に電圧を印加することで液
晶層に入射した光の偏光方向が変化することを利用して、液晶層を透過する光の明暗（階
調）を作ることで、画像表示が実現される。液晶層を透過する光としては、光源（バック
ライト）によって液晶表示装置の裏面から照射される光、または／及び外光を用いる。ま
た、液晶層を透過した光がカラーフィルタを通過することで、特定の色（例えば、赤（Ｒ
）、緑（Ｇ）、青（Ｂ））の階調を作ることができ、カラー画像表示が実現される。保持
容量は、液晶層に印加する電圧に相当する電荷を保持する機能を有する。トランジスタは
、保持容量への電荷の注入または排出を制御する機能を有する。

なお、表示素子１０５が液晶素子を有する場合について説明したが、液晶素子の代わり
に発光素子などの他の素子を有していてもよい。発光素子は、電流または電圧によって輝
度が制御される素子などであり、具体例としては、ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈ
ｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）や、無機ＥＬ（無機Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓ
ｃｅｎｃｅ）素子が挙げられる。

表示素子制御回路１０２は、表示素子１０５を制御するための回路であり、ビデオデー
タ信号線などの信号線（「ソース信号線」ともいう）を介して表示素子１０５に信号を入
力する表示素子駆動回路１０７と、走査線（「ゲート信号線」ともいう）を介して表示素
子１０５に信号を入力する表示素子駆動回路１０８を有する。例えば、走査線側の表示素
子駆動回路１０８は、特定の行に配置された画素が有する表示素子を選択する機能を有す
る。また、信号線側の表示素子駆動回路１０７は、選択された行の画素が有する表示素子
に任意の電位を与える機能を有する。なお、走査線側の表示素子駆動回路１０８により高
電位を印加された表示素子では、トランジスタが導通状態となり、信号線側の表示素子駆
動回路１０７により与えられる電荷が供給される。

次に、画素１０４の回路図の一例について、図１０を用いて説明する。画素１０４は、
トランジスタ２０１、保持容量２０２及び液晶素子２０３を有する表示素子１０５と、フ
ォトダイオード２０４、トランジスタ２０５及びトランジスタ２０６を有するフォトセン
サ１０６とを有する。

トランジスタ２０１は、ゲートがゲート信号線２０７に電気的に接続され、ソースまた
はドレインの一方がビデオデータ信号線２１０に電気的に接続され、ソースまたはドレイ
ンの他方が保持容量２０２の一方の電極及び液晶素子２０３の一方の電極に電気的に接続
されている。保持容量２０２の他方の電極と、液晶素子２０３の他方の電極は、それぞれ
所定の電位に保たれている。また、液晶素子２０３は、一対の電極と、該一対の電極の間
に液晶層を含む素子である。

トランジスタ２０１は、ゲート信号線２０７に”Ｈ”（高電位）が印加されると、ビデ
オデータ信号線２１０の電位を保持容量２０２と液晶素子２０３に印加する。保持容量２
０２は、印加された電位を保持する。液晶素子２０３は、印加された電位により、光の透
過率が変化する。

なお、フォトセンサ１０６の構造や、駆動方法（読み出し動作）等については、実施の
形態１で説明したものを適用することができるので、本実施の形態では説明を省略する。
そして、フォトセンサを有する表示装置を実施の形態１で説明したように動作させること
により、ノイズを低減し、高精度の画像撮像が可能となる。

（実施の形態３）
本実施の形態では、本発明の一態様である半導体装置の構成の一例について説明する。
具体的には、実施の形態１で説明したフォトセンサ１０６の回路構成とは別の構成につい
て説明する。

図１１（Ａ）に示すフォトセンサは、実施の形態１で説明した図２におけるフォトセン
サ１０６において、フォトダイオード２０４のカソードと、トランジスタ２０５のゲート
との間にトランジスタ２３１が設けられた構成としたものである。トランジスタ２３１は
、ソースまたはドレインの一方がフォトダイオード２０４のカソードに電気的に接続され
、他方がトランジスタ２０５のゲートに電気的に接続され、ゲートが配線２３２に電気的
に接続されている。

トランジスタ２３１は、トランジスタ２０５のゲートに蓄積された電荷を保持する機能
を有している。このため、トランジスタ２３１が非導通となる期間において、トランジス
タ２３１のソースとドレインの間を流れる電流量は限りなく少ないことが好ましい。すな
わち、トランジスタ２３１はオフ電流が極めて小さいことが好ましい。この観点から、ト
ランジスタ２３１は、チャネル形成領域として酸化物半導体層を有する構成とすることが
好ましい。そして、さらに好ましくは、トランジスタ２０５及びトランジスタ２０６それ
ぞれのチャネル形成領域を結晶性半導体層（好ましくは、単結晶シリコン層などの結晶性
シリコン層）で構成するとともに、トランジスタ２３１のチャネル形成領域を酸化物半導
体層で構成するとよい。このような構成を採用することにより、トランジスタ２０６が導
通する期間においてフォトセンサ１０６からフォトセンサ出力信号線２１１へ信号を迅速
に出力することができるとともに、トランジスタ２３１が非導通となる期間においてトラ
ンジスタ２０５のゲートに蓄積された電荷が漏れないようにすることができる。ただし、
本発明はこの構成に限定されるものではない。例えば、トランジスタ２３１がシリコン（
好ましくは、単結晶シリコンなどの結晶性シリコン）などの他の半導体層を有する構成と
することもできる。

次に、図１１（Ａ）に示すフォトセンサ１０６の駆動方法の一例について、図１４のタ
イミングチャートを用いながら説明する。なお、図１４に示すタイミングチャートは、実
施の形態１で説明した図８に示すタイミングチャートと同様の部分も多いので、動作の異
なる部分を抜粋して説明する。

図１４において、信号８０１〜信号８０４は、それぞれ、図１１（Ａ）におけるフォト
ダイオードリセット信号線２０８の電位、トランジスタ２０６のゲートに電気的に接続さ
れたゲート信号線２０９の電位、トランジスタ２０５のゲートの電位、フォトセンサ出力
信号線２１１の電位に相当する。また、信号８０５は、図６における第１の予備読み出し
回路制御信号線３５１の電位に相当する。さらに、信号８３１は、図１１（Ａ）における
配線２３２の電位（すなわち、トランジスタ２３１のゲートに与えられる電位）に相当す
る。

まず、図１１（Ａ）に示すフォトセンサ１０６における第１の操作は、実施の形態１で
説明した図２に示すフォトセンサ１０６における第１の操作と同様とすればよいので、こ
こでは説明を省略する。

時刻Ｂ２において、フォトダイオードリセット信号線２０８の電位（信号８０１）を”
Ｈ”から”Ｌ”にすると、フォトダイオード２０４のオフ電流により、トランジスタ２０
５のゲートの電位（信号８０３）が低下し始める。この時、トランジスタ２３１のゲート
の電位（信号８３１）は”Ｈ”であり、トランジスタ２３１は導通している。フォトダイ
オード２０４は、光が照射されるとオフ電流が増大する特性を有し、照射される光の量に
応じてトランジスタ２０５のゲートの電位（信号８０３）は変化する。すなわち、フォト
ダイオード２０４に照射される光の量に応じて、トランジスタ２０５のソースとドレイン
間の電流量は変化する。

次に、時刻Ｈ２において、トランジスタ２３１のゲートの電位を”Ｌ”とすると、トラ
ンジスタ２３１は非導通となり、トランジスタ２０５のゲートの電位（信号８０３）は、
時刻Ｈ２以後、一定値となる。

ここで、トランジスタ２３１のオフ電流が大きい場合、トランジスタ２０５のゲートの
電位が一定値とすることが困難となってしまう。このため、上述したように、トランジス
タ２３１は、チャネル形成領域として酸化物半導体層を有する構成とすることが好ましい
。チャネル形成領域として酸化物半導体層を有するトランジスタをトランジスタ２３１と
して用いることにより、トランジスタ２０５のゲートに蓄積された電荷を保持する機能を
向上させることができる。そのため、フォトセンサ１０６は、入射光を正確に電気信号に
変換することが可能となる。

時刻Ｃ２において、ゲート信号線２０９の電位（信号８０２）を”Ｈ”にすると、トラ
ンジスタ２０６が導通し、フォトセンサ基準信号線２１２とフォトセンサ出力信号線２１
１とが、トランジスタ２０５とトランジスタ２０６を介して導通する。すると、フォトセ
ンサ出力信号線２１１の電位（信号８０４）は、低下する。なお、時刻Ｃ２以前に、第１
の予備読み出し回路制御信号線３５１の電位（信号８０５）を”Ｈ”から”Ｌ”とし、フ
ォトセンサ出力信号線２１１のプリチャージを終了しておく。ここで、フォトセンサ出力
信号線２１１の電位（信号８０４）が低下する速さは、トランジスタ２０５のソースとド
レイン間の電流に依存する。すなわち、フォトダイオード２０４に照射される光の量が大
きければ大きいほど、フォトセンサ出力信号線２１１の電位（信号８０４）が低下する速
さは遅くなる。

時刻Ｄ２において、ゲート信号線２０９の電位（信号８０２）を”Ｌ”にすると、トラ
ンジスタ２０６が非導通となり、フォトセンサ出力信号線２１１の電位（信号８０４）は
、時刻Ｄ２以後、一定値となる。

時刻Ｄ２以降の動作については、実施の形態１で説明した図２に示すフォトセンサ１０
６における第２の操作と同様とすればよいので、ここでは説明を省略する。

次に、図１１（Ｂ）に示すフォトセンサは、フォトダイオード２０４と、トランジスタ
２０５と、容量２３３を有する。フォトダイオード２０４は、一方の電極（アノード）が
配線２０８に電気的に接続され、他方の電極（カソード）がトランジスタ２０５のゲート
に電気的に接続されている。トランジスタ２０５は、ソースまたはドレインの一方が配線
２１２に電気的に接続され、他方がフォトセンサ出力信号線２１１に電気的に接続されて
いる。また、容量２３３は、一対の電極を有し、一方の電極がフォトダイオード２０４の
他方の電極（カソード）に電気的に接続され、他方の電極が配線２３４に電気的に接続さ
れている。

図１２（Ａ）に示すフォトセンサは、図１１（Ａ）に示すフォトセンサにおいて、トラ
ンジスタ２４１を更に有する構成としたものである。トランジスタ２４１は、ソースまた
はドレインの一方がトランジスタ２０５のゲートに電気的に接続され、他方が配線２１２
に電気的に接続され、ゲートが配線２４２に電気的に接続されている。

トランジスタ２４１は、トランジスタ２０５のゲートにリセット信号を供給する機能を
有している。そして、リセット信号を供給する期間を除く期間においては、トランジスタ
２０５のゲートの電位が変動しないようにするため、トランジスタ２４１のソースとドレ
インの間を流れる電流量は限りなく少ないことが好ましい。すなわち、トランジスタ２４
１はオフ電流が極めて小さいことが好ましい。この観点から、トランジスタ２４１は、チ
ャネル形成領域として酸化物半導体層を有する構成とすることが好ましい。ただし、本発
明はこの構成に限定されるものではない。例えば、シリコン（好ましくは、単結晶シリコ
ンなどの結晶性シリコン）などの他の半導体層を有する構成とすることもできる。

図１２（Ｂ）に示すフォトセンサは、図１２（Ａ）に示すフォトセンサにおけるトラン
ジスタ２０５とトランジスタ２０６の接続関係が異なる構成を有する。すなわち、トラン
ジスタ２０５は、ソースまたはドレインの一方がトランジスタ２０６のソースまたはドレ
インの一方に電気的に接続され、他方がフォトセンサ出力信号線２１１に電気的に接続さ
れ、ゲートがトランジスタ２３１のソースまたはドレインの一方に電気的に接続されてい
る。そして、トランジスタ２０６は、ソースまたはドレインの他方が配線２１２に電気的
に接続され、ゲートが配線２４３に電気的に接続されている。

図１３（Ａ）に示すフォトセンサは、図１２（Ａ）に示すフォトセンサにおいて、トラ
ンジスタ２０６を設けない構成としたものである。また、図１３（Ａ）においては、トラ
ンジスタ２４１のソースまたはドレインの他方が配線２１２に電気的に接続されており、
トランジスタ２０５のソースまたはドレインの一方と同じ電位が与えられているが、本発
明はこの構成に限定されない。すなわち、図１３（Ｂ）に示すフォトセンサのように、ト
ランジスタ２４１のソースまたはドレインの他方は、配線２１２とは異なる電位が与えら
れている配線２４４に電気的に接続される構成であってもよい。

また、図１３（Ｃ）に示すフォトセンサは、図１３（Ａ）に示すフォトセンサにおける
トランジスタ２４１の接続関係が異なる構成を有する。すなわち、トランジスタ２４１は
、ソースまたはドレインの一方がトランジスタ２０５のゲートに電気的に接続され、他方
がフォトセンサ出力信号線２１１に電気的に接続され、ゲートが配線２４２に電気的に接
続されている。

このように、本発明は、様々なフォトセンサの回路構成を適用することができる。そし
て、本実施の形態で説明したフォトセンサの回路構成は、実施の形態１や実施の形態２に
おけるフォトセンサ１０６の回路構成に置き換えて用いることができる。

（実施の形態４）
本実施の形態では、フォトセンサを有する半導体装置の構造及び作製方法の一例につい
て説明する。具体的には、実施の形態１で説明した図２に示すフォトセンサが基板上に設
けられた半導体装置の構造及び作製方法の一例について説明する。

図１５に示す半導体装置は、基板１００１上に、フォトダイオード２０４、トランジス
タ２０５、及びトランジスタ２０６を有するフォトセンサが設けられている。

基板１００１として使用可能な基板に大きな制限はないが、少なくとも後の加熱処理に
耐えうる程度の耐熱性を有していることが必要となる。後の加熱処理の温度が高い場合に
は、歪み点が７３０℃以上のものを用いるとよい。基板１００１の具体例としては、ガラ
ス基板、結晶化ガラス基板、セラミック基板、石英基板、サファイア基板、プラスチック
基板等が挙げられる。また、ガラス基板の具体的な材料例としては、アルミノシリケート
ガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスが挙げられる。

フォトダイオード２０４は、横型接合タイプのｐｉｎダイオードであり、半導体層１０
０５を有している。半導体層１００５は、ｐ型の導電性を有する領域（ｐ層１０２１）と
、ｉ型の導電性を有する領域（ｉ層１０２２）と、ｎ型の導電性を有する領域（ｎ層１０
２３）とを有している。なお、フォトダイオード２０４は、ｐｎダイオードであってもよ
い。半導体層１００５は、入射光から生成される電気信号の割合（量子効率）を向上させ
るために、結晶性シリコン（例えば、多結晶シリコン、単結晶シリコン）を用いることが
好ましい。

フォトダイオード２０４の半導体層１００５には、被検出物１２０１から発せられる光
１２０２、被検出物１２０１で外光が反射した光１２０２、または半導体装置に設けられ
た光源から発せられた光が被検出物１２０１で反射した光１２０２が入射される。そして
、フォトダイオード２０４の半導体層１００５に照射される光１２０２の量に応じて、フ
ォトダイオード２０４の特性が変化する。ここで、絶縁膜を介してフォトダイオード２０
４の半導体層（少なくともｉ層１０２２）と重なるように遮光膜を設け、フォトダイオー
ド２０４が検出すべき光以外の光がフォトダイオードに入射されないようにすることが好
ましい。例えば、絶縁膜を介してフォトダイオード２０４の半導体層（少なくともｉ層１
０２２）と重なり、かつフォトダイオード２０４の半導体層（少なくともｉ層１０２２）
の下方に遮光膜を設けることが好ましい。特に、フォトセンサ及びカラーフィルタを有す
る表示装置を用いてカラー画像を検出する場合、隣り合う画素間で互いに異なる色のカラ
ーフィルタを介して得られた光の混色を防止できるため、遮光膜を設けることが好ましい
。

トランジスタ２０５は、トップゲート型のトランジスタであり、半導体層１００６、ゲ
ート絶縁膜として機能する絶縁膜１００７、及びゲート電極として機能する配線２１３を
有している。また、半導体層１００６を構成する材料は特に限定されないが、移動度の高
いトランジスタ２０５を実現するためには結晶性半導体を用いることが好ましく、さらに
好ましくは多結晶シリコン層、または単結晶シリコン層を用いるとよい。また、トランジ
スタ２０５は、ｐチャネル型でもよいし、ｎチャネル型でもよい。本実施の形態では、ト
ランジスタ２０５として結晶性シリコン層を有するｎチャネル型のトランジスタを用いて
いる。

トランジスタ２０６は、ボトムゲート型のトランジスタであり、半導体層１０１２、ゲ
ート絶縁膜として機能する絶縁膜１０１１、及びゲート電極１０１０を有している。そし
て、トランジスタ２０６は、トランジスタ２０５により生成された出力信号をフォトセン
サ出力信号線２１１に供給するか否かを選択するスイッチとしての機能を有し、トランジ
スタ２０６のオフ電流は極めて小さいことが好ましい。このため、半導体層１０１２とし
て酸化物半導体層を用いることが好ましく、さらに好ましくは、半導体層１０１２として
高純度の酸化物半導体層を用いるとよい。本実施の形態では、トランジスタ２０６として
、高純度の酸化物半導体層を有するｎチャネル型のトランジスタを用いている。

また、トランジスタ２０６は、絶縁膜１００９を介してフォトダイオード２０４及びト
ランジスタ２０５の上方に形成されている。このように、トランジスタ２０６をフォトダ
イオード２０４と異なる層に形成することで、フォトダイオード２０４の面積を拡大する
ことが可能となり、フォトダイオード２０４の受光量を大きくすることができる。

また、トランジスタ２０６の少なくとも一部が、フォトダイオード２０４のｐ層１０２
１またはｎ層１０２３と重なるように形成することが好ましい。また、トランジスタ２０
６は、フォトダイオード２０４のｉ層１０２２と重ならないように形成することが好まし
い。本実施の形態においては、図１５に示すように、トランジスタ２０６の少なくとも一
部がフォトダイオード２０４のｎ層１０２３と重なっているとともに、トランジスタ２０
６がフォトダイオード２０４のｉ層１０２２と重ならないように設けられている。このた
め、フォトダイオード２０４の面積を拡大できるとともに、効率よく受光を行うことがで
きる。なお、ｐｎダイオードの場合も、トランジスタ２０６とｐｎ接合部との重なりを小
さくすることで、効率よく受光を行うことができる。

なお、高純度の酸化物半導体層は、酸化物半導体を用いたトランジスタの電気特性に悪
影響を与える不純物が極めて少ないレベルにまで低減されたものである。電気特性に悪影
響を与える不純物の代表例としては、水素が挙げられる。水素は、酸化物半導体中でキャ
リアの供与体（ドナー）となり得る不純物であり、酸化物半導体中に水素が多量に含まれ
ていると、酸化物半導体がＮ型化されてしまう。このように水素が多量に含まれた酸化物
半導体を用いたトランジスタは、ノーマリーオンとなってしまう。そして、トランジスタ
のオン・オフ比を十分にとることができない。したがって、本明細書における「高純度の
酸化物半導体」は、酸化物半導体における水素が極力低減されているものであって、真性
又は実質的に真性な半導体を指す。高純度の酸化物半導体の一例としては、キャリア濃度
が１×１０^１４／ｃｍ^３未満、好ましくは１×１０^１２／ｃｍ^３未満、さらに好ましくは
１×１０^１１／ｃｍ^３未満、または６．０×１０^１０／ｃｍ^３未満である酸化物半導体が
挙げられる。酸化物半導体層に含まれる水素を徹底的に除去することにより得られる高純
度の酸化物半導体をチャネル形成領域に用いたトランジスタは、シリコンをチャネル形成
領域に用いたトランジスタ等に比較して、オフ電流が非常に小さいという特徴を有してい
る。なお、本実施の形態においては、高純度の酸化物半導体を用いたトランジスタは、ｎ
チャネル型のトランジスタであるものとして以下説明する。

次に、高純度の酸化物半導体層を有するトランジスタのオフ電流について、評価用素子
（ＴＥＧとも呼ぶ）を用いて測定した結果を以下に示す。

ＴＥＧには、チャネル幅Ｗに対するチャネル長Ｌの比Ｌ／Ｗ＝３μｍ／５０μｍ（膜厚
ｄ：３０ｎｍ）のトランジスタを２００個並列に接続して作製されたＬ／Ｗ＝３μｍ／１
００００μｍのトランジスタを設けた。その初期特性を図１６に示す。トランジスタの初
期特性を測定するため、基板温度を室温とし、ソース−ドレイン間電圧（以下、ドレイン
電圧またはＶ_Ｄという）を１Ｖまたは１０Ｖとし、ソース−ゲート間電圧（以下、ゲート
電圧またはＶ_Ｇという）を−２０Ｖ〜＋２０Ｖまで変化させたときのソース−ドレイン電
流（以下、ドレイン電流またはＩ_Ｄという）の変化特性、すなわちＶ_Ｇ−Ｉ_Ｄ特性を測定
した。ここでは、Ｖ_Ｇ−Ｉ_Ｄ特性の測定結果を、Ｖ_Ｇが−２０Ｖ〜＋５Ｖまでの範囲で示
している。

図１６に示すように、チャネル幅Ｗが１００００μｍのトランジスタは、Ｖ_Ｄが１Ｖ及
び１０Ｖのいずれにおいても、オフ電流は１×１０^−１３Ａ以下となっており、測定機（
半導体パラメータ・アナライザ、Ａｇｉｌｅｎｔ ４１５６Ｃ；Ａｇｉｌｅｎｔ社製）の
分解能（１００ｆＡ）以下となっている。このオフ電流値は、チャネル幅１μｍに換算す
ると、１０ａＡ／μｍに相当する。

本明細書においてオフ電流（リーク電流ともいう）とは、ｎチャネル型のトランジスタ
でしきい値Ｖｔｈが正である場合、室温において−２０Ｖ以上−５Ｖ以下の範囲で任意の
ゲート電圧を印加したときにトランジスタのソース−ドレイン間を流れる電流のことを指
す。なお、室温は、１５度以上２５度以下とする。本明細書に開示する酸化物半導体を用
いたトランジスタは、室温において、チャネル幅（Ｗ）あたりの電流値が１００ａＡ／μ
ｍ以下、好ましくは１０ａＡ／μｍ以下、さらに好ましくは１０ｚＡ／μｍ以下である。

なお、オフ電流とドレイン電圧の値が分かればオームの法則からトランジスタがオフ状
態のときの抵抗値（オフ抵抗Ｒ）を算出することができ、チャネル形成領域の断面積Ａと
チャネル長Ｌが分かればρ＝ＲＡ／Ｌの式（Ｒはオフ抵抗を表す）からオフ抵抗率ρを算
出することもできる。オフ抵抗率は１×１０^９Ω・ｍ以上（または１×１０^１０Ω・ｍ）
が好ましい。ここで、断面積Ａは、チャネル形成領域の膜厚をｄとし、チャネル幅をＷと
するとき、Ａ＝ｄＷから算出することができる。

また、高純度の酸化物半導体を用いたトランジスタは温度特性が良好である。代表的に
は、温度を−２５℃から１５０℃までの範囲で変化させた際のトランジスタの電流電圧特
性を測定すると、オン電流、オフ電流、電界効果移動度、Ｓ値、及びしきい値電圧の変動
がほとんどなく、温度による電流電圧特性の劣化がほとんど見られない。

また、酸化物半導体層のエネルギーギャップは、２ｅＶ以上、好ましくは２．５ｅＶ以
上、より好ましくは３ｅＶ以上である。

次に、酸化物半導体を用いたトランジスタのホットキャリア劣化について説明する。

ホットキャリア劣化とは、高速に加速された電子がドレイン近傍のチャネルからゲート
絶縁膜中に注入されて固定電荷となることや、高速に加速された電子がゲート絶縁膜界面
にトラップ準位を形成することにより、しきい電圧の変動やゲートリーク電流の発生等の
トランジスタ特性の劣化が生じることであり、ホットキャリア劣化の要因としては、チャ
ネルホットエレクトロン注入（ＣＨＥ注入）とドレインアバランシェホットキャリア注入
（ＤＡＨＣ注入）がある。

シリコンはバンドギャップが１．１２ｅＶと小さいため、アバランシェ降伏によって雪
崩的に電子が発生しやすく、ゲート絶縁膜への障壁を越えられるほど高速に加速される電
子数が増加する。一方、本実施の形態で示す酸化物半導体は、バンドギャップが３．１５
ｅＶと広いため、アバランシェ降伏が生じにくく、シリコンと比べてホットキャリア劣化
の耐性が高い。

次に、基板１００１上にフォトダイオード２０４、トランジスタ２０５、及びトランジ
スタ２０６を有するフォトセンサを作製する方法について説明する。

まず、基板１００１上に半導体層１００５及び半導体層１００６を形成する。半導体層
１００５及び半導体層１００６を形成する材料は、結晶性半導体を用いることが好ましく
、多結晶シリコンまたは単結晶シリコンを用いることが特に好ましい。

ここで、基板１００１上に単結晶シリコンを用いて半導体層１００５及び半導体層１０
０６を形成する方法の一例について説明する。まず、単結晶シリコン基板の所望の深さに
、イオン照射等を行い損傷領域を形成する。そして、絶縁膜を介して当該単結晶シリコン
基板と基板１００１とを貼り合わせた後、損傷領域から単結晶シリコン基板を分離して、
基板１００１上に半導体膜を形成する。この半導体膜をエッチングなどにより所望の形状
に加工（パターニング）することで、半導体層１００５及び半導体層１００６を形成する
。ここで、上記のエッチング工程の前後の一方または双方において、半導体層を加熱する
ことにより、分離後の半導体層に含まれる結晶欠陥を低減させたり、半導体層表面を平坦
化することが好ましい。加熱手段は、レーザ光やＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ
Ａｎｎｅａｌｉｎｇ）、または電気炉を用いればよい。以上のように、半導体層１００５
と半導体層１００６を同一工程で形成することができるため、作製プロセスを削減できる
。これにより、半導体層１００５及び半導体層１００６は、同一材料でなり、かつ同一表
面上に形成されることになる。

なお、基板１００１と半導体層１００５及び半導体層１００６との間に、下地膜となる
絶縁膜を設けることが好ましい。下地膜は、基板１００１からの不純物元素の拡散を防止
する機能を有し、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、または酸化窒
化シリコン膜から選ばれた一からなる単層構造、またはこれらから選ばれた複数の膜によ
る積層構造により形成すればよい。

次に、半導体層１００５及び半導体層１００６上に絶縁膜１００７を形成する。この絶
縁膜１００７は、トランジスタ２０５のゲート絶縁膜として機能する。絶縁膜１００７は
、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、または酸化窒化シリコン膜か
ら選ばれた一からなる単層構造、またはこれらから選ばれた複数の膜による積層構造によ
り形成すればよい。また、絶縁膜１００７の形成方法は、プラズマＣＶＤ法やスパッタ法
等を用いればよい。

続いて、絶縁膜１００７にコンタクトホールを形成した後、配線２０８、及び配線２１
３を形成する。配線２０８は、コンタクトホールを介してｐ層１０２１（フォトダイオー
ド２０４のアノード側）に電気的に接続され、配線２１３は、コンタクトホールを介して
ｎ層１０２３（フォトダイオード２０４のカソード側）に電気的に接続される。また、配
線２１３は、トランジスタ２０５のゲート電極としての機能を有する。

配線２０８及び配線２１３は、モリブデン、チタン、クロム、タンタル、タングステン
、アルミニウム、銅、ネオジム、スカンジウム等の金属材料、又はこれらを主成分とする
合金材料を用いて、単層又は積層して形成することができる。配線２０８及び配線２１３
の２層構造の具体例としては、アルミニウム層上にモリブデン層が積層された構造、銅層
上にモリブデン層が積層された構造、銅層上に窒化チタン層若しくは窒化タンタル層が積
層された構造、または窒化チタン層上にモリブデン層が積層された構造が挙げられる。ま
た、３層構造の具体例としては、タングステン層または窒化タングステン層と、アルミニ
ウム及びシリコンの合金層またはアルミニウム及びチタンの合金層と、窒化チタン層また
はチタン層とが積層された構造が挙げられる。なお、透光性を有する導電膜を用いてゲー
ト電極を形成することもできる。透光性を有する導電膜の具体例としては、透光性を有す
る導電性酸化物が挙げられる。

次に、絶縁膜１００７、配線２０８及び配線２１３を覆うように絶縁膜１００９を形成
する。絶縁膜１００９は単層構造でもよいし、積層構造でもよい。例えば、絶縁膜１００
９を、無機絶縁膜と、当該無機絶縁膜上の有機樹脂膜の積層構造とすればよい。無機絶縁
膜は、フォトダイオード２０４やトランジスタ２０５に不純物が侵入することを防止する
機能を有する。また、有機樹脂膜は、表面を平坦にする機能を有する。無機絶縁膜の材料
としては、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層
、又は酸化アルミニウム層を用いることができる。また、有機樹脂膜の材料としては、ポ
リイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する
有機材料を用いることができる。また上記有機材料の他に、シロキサン系樹脂を用いるこ
ともできる。ここで、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成さ
れたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基として有機
基（例えばアルキル基やアリール基）を有していてもよい。また、有機基は、フルオロ基
を有していてもよい。

無機絶縁膜の形成方法は、特に限定されず、プラズマＣＶＤ法や、スパッタ法等を用い
ることができる。また、有機樹脂膜の形成方法は、特に限定されず、その材料に応じて、
スパッタ法、ＳＯＧ法、スピンコート法、ディップ法、スプレー塗布法、液滴吐出法（イ
ンクジェット法、スクリーン印刷、オフセット印刷等）などの方法や、ドクターナイフ、
ロールコーター、カーテンコーター、ナイフコーター等の器具を用いることができる。

次に、絶縁膜１００９上にゲート電極１０１０を形成する。形成されたゲート電極の端
部がテーパであると、上に積層するゲート絶縁膜の被覆性が向上するため好ましい。なお
、ゲート電極１０１０の材料は、上述した配線２０８及び配線２１３に用いることが可能
な材料を適宜用いることができる。

次に、ゲート電極１０１０上に絶縁膜１０１１を形成する。絶縁膜１０１１は、プラズ
マＣＶＤ法またはスパッタ法等を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シ
リコン膜、窒化酸化シリコン膜、または酸化アルミニウム膜を単層または積層して形成す
ることができる。なお、絶縁膜１０１１中に水素が多量に含まれないようにするために、
スパッタ法で絶縁膜１０１１を成膜することが好ましい。スパッタ法により酸化シリコン
膜を成膜する場合には、ターゲットとしてシリコンターゲットまたは石英ターゲットを用
い、スパッタガスとして酸素または、酸素及びアルゴンの混合ガスを用いて行う。

また、絶縁膜１０１１は、ゲート電極１０１０側から順に窒化シリコン膜と酸化シリコ
ン膜を積層した構造とすることもできる。例えば、第１のゲート絶縁膜としてスパッタ法
により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン膜（ＳｉＮ_ｙ（ｙ＞０））を形成
し、第１のゲート絶縁膜上に第２のゲート絶縁膜として膜厚５ｎｍ以上３００ｎｍ以下の
酸化シリコン膜（ＳｉＯ_ｘ（ｘ＞０））を積層して、膜厚１００ｎｍのゲート絶縁膜とす
ればよい。

次に、絶縁膜１０１１上に半導体層を形成する。本実施の形態においては、半導体層と
して、酸化物半導体層をスパッタ法により形成する。

ここで、酸化物半導体層に水素、水酸基及び水分が極力含まれないようにするために、
成膜の前処理として、スパッタリング装置の予備加熱室で基板１００１を予備加熱し、絶
縁膜１０１１に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお
、予備加熱室に設ける排気手段はクライオポンプが好ましい。

酸化物半導体層の成膜のターゲットとしては、酸化亜鉛を主成分とする金属酸化物を用
いることができる。例えば、組成比として、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：
１［ｍｏｌ数比］、のターゲットを用いることができる。また、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３
：ＺｎＯ＝１：１：２［ｍｏｌ数比］、またはＩｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１
：４［ｍｏｌ数比］の組成比を有するターゲットを用いることもできる。また、ＳｉＯ_２
を２重量％以上１０重量％以下含むターゲットを用いることもできる。酸化物半導体ター
ゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である
。充填率の高い酸化物半導体ターゲットを用いることにより、成膜した酸化物半導体層を
緻密な膜とすることができる。

なお、酸化物半導体層の成膜の際は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰
囲気下、または希ガス及び酸素混合雰囲気下とすればよい。ここで、酸化物半導体層を成
膜する際に用いるスパッタガスは、水素、水、水酸基又は水素化物などの不純物がｐｐｍ
レベル、好ましくはｐｐｂレベルの濃度まで除去された高純度ガスを用いる。

酸化物半導体層は、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水
分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、金属酸化物をターゲッ
トとして絶縁膜１０１１上に成膜する。処理室内の残留水分を除去するためには、吸着型
の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタン
サブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポン
プにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した処
理室は、例えば、水素原子、水（Ｈ_２Ｏ）など水素原子を含む化合物（より好ましくは炭
素原子を含む化合物も）等が排気されるため、当該処理室で成膜した酸化物半導体層に含
まれる不純物の濃度を低減できる。また、酸化物半導体層成膜時に基板を室温状態のまま
とするか、または４００℃未満の温度に加熱してもよい。

酸化物半導体層の成膜条件の一例としては、基板温度を室温、基板とターゲットの間と
の距離を１１０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素及びアルゴン
（酸素流量１５ｓｃｃｍ：アルゴン流量３０ｓｃｃｍ）雰囲気下の条件が挙げられる。な
お、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために
好ましい。酸化物半導体層の膜厚は、膜厚２ｎｍ以上２００ｎｍ以下とすればよく、好ま
しくは５ｎｍ以上３０ｎｍ以下とする。なお、適用する酸化物半導体の材料により適切な
厚みは異なり、材料に応じて適宜厚みを選択すればよい。

以上では、酸化物半導体として、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化
物を用いる例を示したが、その他にも、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ
−Ｏ系酸化物や、他の三元系金属酸化物であるＩｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ａ
ｌ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物
、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物、
Ｓｎ−Ｚｎ−Ｏ系酸化物、Ａｌ−Ｚｎ−Ｏ系酸化物、Ｚｎ−Ｍｇ−Ｏ系酸化物、Ｓｎ−Ｍ
ｇ−Ｏ系酸化物、Ｉｎ−Ｍｇ−Ｏ系酸化物や、Ｉｎ−Ｏ系酸化物、Ｓｎ−Ｏ系酸化物、Ｚ
ｎ−Ｏ系酸化物等を用いることができる。また、上記酸化物半導体はさらにＳｉを含んで
いてもよい。また、これらの酸化物半導体は、非晶質であってもよいし、結晶質であって
もよい。または、非単結晶であってもよいし、単結晶であってもよい。

また、酸化物半導体層として、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される薄膜を
用いることもできる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または
複数の金属元素である。例えば、Ｍとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、または
Ｇａ及びＣｏが挙げられる。

次に、酸化物半導体層をフォトリソグラフィ工程により半導体層１０１２に加工する。
なお、半導体層１０１２を形成するためのレジストをインクジェット法で形成してもよい
。レジストをインクジェット法で形成するとフォトマスクを使用しないため、製造コスト
を低減できる。

なお、酸化物半導体層のエッチングは、ドライエッチングでもウェットエッチングでも
よく、両方を用いてもよい。

ドライエッチングを行う場合、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃ
ｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘
導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングで
きるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加
される電力量、基板側の電極温度等）を適宜調節する。

ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例
えば塩素（Ｃｌ_２）、三塩化硼素（ＢＣｌ_３）、四塩化珪素（ＳｉＣｌ_４）、四塩化炭素
（ＣＣｌ_４）など）が好ましいが、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素
（ＣＦ_４）、六弗化硫黄（ＳＦ_６）、三弗化窒素（ＮＦ_３）、トリフルオロメタン（ＣＨ
Ｆ_３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ_２）、またはこれらのガスにヘリウム（Ｈ
ｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス等を用いることもできる。

ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、
アンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）
などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。エッ
チングの条件（エッチング液、エッチング時間、温度等）については、酸化物半導体の材
料に合わせて適宜調節すればよい。

また、ウェットエッチングを行う場合、エッチング液はエッチングされた材料とともに
洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含ま
れる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれる材
料（例えば、インジウム等のレアメタル）を回収して再利用することにより、資源を有効
活用することができる。

本実施の形態では、エッチング液として燐酸と酢酸と硝酸を混ぜた溶液を用いたウェッ
トエッチング法により、半導体層１０１２を形成する。

次に、半導体層１０１２に第１の加熱処理を行うことにより、酸化物半導体層の脱水化
、脱水素化を図る。第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４
００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板
を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行
うことにより、酸化物半導体層への水や水素の混入を防ぎ、酸化物半導体層を得る。この
第１の加熱処理によって半導体層１０１２から水素、水、及び水酸基等を除去することが
できる。

なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または
熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａ
ｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒ
ａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅ
ｒｍａｌ Ａｎｎｅａｌｉｎｇ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲン
ランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナ
トリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被
処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置
である。気体としては、不活性ガス（代表的には、アルゴン等の希ガス）または窒素ガス
を用いることができる。

例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に
基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス
中から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いることにより、短時間での高温加熱
処理が可能となる。

第１の加熱処理の際の雰囲気には、水、水素などが含まれないようにすることが好まし
い。または、加熱処理装置内に導入する窒素、ヘリウム、ネオン、アルゴン等のガスの純
度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（
即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。

なお、第１の加熱処理の条件、または酸化物半導体層の材料によっては、第１の加熱処
理により半導体層１０１２が結晶化し、微結晶化または多結晶化する場合もある。例えば
、結晶化率が８０％以上の微結晶の酸化物半導体層となる場合もある。ただし、第１の加
熱処理を行っても半導体層１０１２が結晶化せず、非晶質の酸化物半導体層となる場合も
ある。また、非晶質の酸化物半導体層の中に微結晶部（粒径１ｎｍ以上２０ｎｍ以下（代
表的には２ｎｍ以上４ｎｍ以下））が混在する酸化物半導体層となる場合もある。

また、半導体層１０１２に対する第１の加熱処理は、島状に加工する前の酸化物半導体
層に行ってもよい。この場合、第１の加熱処理後に、加熱処理装置から基板を取り出し、
第１のフォトリソグラフィ工程を行う。その他に、第１の加熱処理は、酸化物半導体層上
に配線２１１及び配線１０１４を積層した後、または配線２１１及び配線１０１４上に絶
縁膜１０３１を形成した後、のいずれで行ってもよい。

また、第１の加熱処理においては、酸化物半導体層中から水素、水、及び水酸基等の不
純物を除去することを主な目的としているが、この第１の加熱処理の際に酸化物半導体層
中に酸素欠損が生じてしまうおそれがある。このため、第１の加熱処理の後に、過剰な酸
化処理を行うことが好ましい。過剰な酸化処理の具体例としては、第１の加熱処理の後、
連続して酸素雰囲気または窒素及び酸素を含む雰囲気（例えば、窒素：酸素の体積比＝４
：１）での加熱処理を行う方法が挙げられる。また、酸素雰囲気下でのプラズマ処理を行
う方法を用いることもできる。

次に、絶縁膜１００７、絶縁膜１００９、及び絶縁膜１０１１にコンタクトホールを形
成した後、導電膜を形成する。

なお、導電膜を形成する前に逆スパッタを行い、半導体層１０１２及び絶縁膜１０１１
の表面に付着しているレジスト残渣などを除去することが好ましい。

導電膜の形成方法は、スパッタ法や真空蒸着法等を用いればよい。また、導電膜の材料
としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンか
らから選ばれた元素、またはこれらの元素を成分とする合金、またはこれらの元素を複数
組み合わせた合金等を用いることができる。また、マンガン、マグネシウム、ジルコニウ
ム、ベリリウム、イットリウムのいずれか一または複数から選択された材料を含んでもよ
い。また、透光性を有する導電膜を用いてもよい。透光性を有する導電膜の具体例として
は、透光性を有する導電性酸化物が挙げられる。

また、導電膜は、単層構造でもよいし、２層以上の積層構造としてもよい。例えば、シ
リコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構
造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上にチタ
ン膜を成膜する３層構造などが挙げられる。

次に、導電膜に対して選択的にエッチングを行い、配線２１１、配線１０１４、及び配
線２１２を形成する。導電膜のエッチングの際には、半導体層１０１２が除去されてその
下の絶縁膜１０１１が露出しないようにそれぞれの材料及びエッチング条件を適宜調節す
る必要がある。そこで、本実施の形態では、半導体層１０１２としてＩｎ−Ｇａ−Ｚｎ−
Ｏ系の酸化物半導体を用い、導電膜としてチタン膜を用い、導電膜のエッチャントとして
アンモニア過水（２８重量％アンモニア水、水、３１重量％過酸化水素水の混合液）を用
いることにより、半導体層１０１２の一部がエッチングされないようにしているが、本発
明はこの構成に限定されない。すなわち、半導体層１０１２の一部をエッチングし、溝部
（凹部）を有する酸化物半導体層とすることもできる。なお、このような溝部（凹部）を
有する半導体層を含むトランジスタは、チャネルエッチ型のトランジスタと呼ばれる。

また、上記エッチングを行って配線２１１、配線１０１４、及び配線２１２を形成した
後、Ｎ_２Ｏ、Ｎ_２、またはＡｒなどのガスを用いたプラズマ処理によって露出している半
導体層１０１２の表面に付着した吸着水などを除去することが好ましい。また、酸素とア
ルゴンの混合ガスを用いてプラズマ処理を行ってもよい。本実施の形態では、上記いずれ
かのプラズマ処理を行う。

次に、プラズマ処理を行った後、半導体層１０１２の露出されている領域、配線２１１
、配線１０１４、及び配線２１２に接する絶縁膜１０３１を大気に触れることなく形成す
る。このとき、半導体層１０１２及び絶縁膜１０３１に水素、水酸基または水分が含まれ
ないようにするため、処理室内の残留水分を除去しつつ絶縁膜１０３１を成膜することが
好ましい。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが
好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用
いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加え
たものであってもよい。クライオポンプを用いて排気した処理室は、例えば、水素原子や
、水（Ｈ_２Ｏ）など水素原子を含む化合物等が排気されるため、当該処理室で成膜した絶
縁膜１０３１に含まれる不純物の濃度を低減できる。

本実施の形態では、絶縁膜１０３１として酸化物絶縁膜を形成する。例えば、絶縁膜１
０３１として、半導体層１０１２、配線２１１、配線１０１４、及び配線２１２が形成さ
れた基板１００１を室温状態のまま、または１００℃未満の温度に加熱し、水素及び水分
が除去された高純度酸素を含むスパッタガスを導入し、シリコンターゲットを用いて、酸
化シリコン膜を成膜する。なお、酸化物絶縁膜として、酸化シリコン膜に代えて、酸化窒
化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いることも
できる。

上記の成膜条件の一例としては、純度が６Ｎであり、ボロンがドープされたシリコンタ
ーゲット（抵抗率０．０１Ω・ｃｍ）を用い、基板とターゲット間の距離（Ｔ−Ｓ間距離
）を８９ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源６ｋＷ、酸素（酸素流量比率１００％
）雰囲気下でパルスＤＣスパッタ法により、酸化シリコン膜を成膜する。酸化シリコン膜
の膜厚は３００ｎｍとする。なお、シリコンターゲットに代えて石英（好ましくは合成石
英）を用いることもできる。スパッタガスは、酸素、または酸素及びアルゴンの混合ガス
を用いればよい。

さらに、絶縁膜１０３１と半導体層１０１２とが接した状態で１００℃乃至４００℃で
第２の加熱処理を行うことが好ましい。この第２の加熱処理によって半導体層１０１２中
に含まれる水素、水分、水酸基または水素化物などの不純物を絶縁膜１０３１に拡散させ
、半導体層１０１２中に含まれる該不純物を低減させることができる。

以上の工程により、水素、水分、水酸基または水素化物の濃度が低減された酸化物半導
体層である半導体層１０１２を有するトランジスタ２０６を形成することができる。本実
施の形態で説明したように、酸化物半導体層を成膜するに際し、反応雰囲気中の残留水分
を除去することにより、該酸化物半導体層中の水素及び水素化物の濃度を低減することが
できる。この結果、真性又は実質的に真性な半導体が得られる。

（実施の形態５）
本実施の形態では、フォトセンサを有する半導体装置を具備する電子機器の一例につい
て説明する。電子機器の具体例としては、表示装置、ノート型パーソナルコンピュータ、
記録媒体を備えた画像再生装置（代表的には、メモリーカードやメモリースティック等の
補助記憶装置に記録された画像データを再生することが可能な表示装置）、携帯電話機、
携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラなどの
カメラ、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオ
プレイヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け
入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。

本発明の一態様に係る半導体装置は、フォトセンサによる検出精度が高いため、そのよ
うな半導体装置を電子機器に搭載することにより、信頼性の高い電子機器を提供すること
ができる。

１００ タッチパネル
１０１ 画素部
１０２ 表示素子制御回路
１０３ フォトセンサ制御回路
１０４ 画素
１０５ 表示素子
１０６ フォトセンサ
１０７ 表示素子駆動回路
１０８ 表示素子駆動回路
１０９ フォトセンサ読み出し回路
１１０ フォトセンサ駆動回路
１２０ フォトセンサ部
２０１ トランジスタ
２０２ 保持容量
２０３ 液晶素子
２０４ フォトダイオード
２０５ トランジスタ
２０６ トランジスタ
２０７ ゲート信号線
２０８ フォトダイオードリセット信号線
２０９ ゲート信号線
２１０ ビデオデータ信号線
２１１ フォトセンサ出力信号線
２１２ フォトセンサ基準信号線
２１３ 配線
２３１ トランジスタ
２３２ 配線
２３３ 容量
２３４ 配線
２４１ トランジスタ
２４２ 配線
２４３ 配線
２４４ 配線
３０１〜３０９ ＡＤＣ
３１０ ＡＤＣ制御回路
３１１〜３１９ フォトセンサ信号線
３２０ 出力信号線
３２１〜３２９ ＡＤＣ出力信号線
３３１〜３３９ ＡＤＣ制御信号線
３４１〜３４９ 予備読み出し回路
３５１〜３５９ 回路制御信号線
４０１ 発振回路ＶＣＯ
４０２ カウンタ回路
４０３ 出力信号線
４０４ ストップ信号線
４０５ リセット信号線
４０６ セット信号線
４０７ 計数値増減制御信号線
５００ 否定論理和回路
５０１〜５０６ トランジスタ
５０７〜５１２ トランジスタ
５１３〜５１８ トランジスタ
５１９〜５２２ リセット付きフリップフロップ
５２３〜５２６ フリップフロップ
５２７〜５３０ 信号線
５３１〜５３４ 信号線
５３５〜５３８ 信号線
５３９ 加算減算回路
６０１ トランジスタ
６０２ 保持容量
７０１〜７１８ 電位
８０１〜８１８ 電位
８３１ 電位
１００１ 基板
１００５ 半導体層
１００６ 半導体層
１００７ 絶縁膜
１００９ 絶縁膜
１０１０ ゲート電極
１０１１ 絶縁膜
１０１２ 半導体層
１０１４ 配線
１０２１ ｐ層
１０２２ ｉ層
１０２３ ｎ層
１０３１ 絶縁膜
１２０１ 被検出物
１２０２ 照射光

Claims (3)

1. フォトセンサと、
   前記フォトセンサ信号線を介して前記フォトセンサと電気的に接続される回路と、を有し、
   前記回路は、前記フォトセンサの動作に先立ち、前記フォトセンサ信号線の電位を基準電位に設定する機能を有することを特徴とする半導体装置。
2. フォトセンサと、
   前記フォトセンサ信号線を介して前記フォトセンサと電気的に接続される回路と、
   前記回路と電気的に接続されたアナログ／デジタル変換回路と、を有し、
   前記回路は、前記フォトセンサの動作に先立ち、前記フォトセンサ信号線の電位を基準電位に設定する機能を有し、
   前記アナログ／デジタル変換回路は、前記フォトセンサ信号線の電位が低い程、発振周波数を増大させる機能を有することを特徴とする半導体装置。
3. フォトセンサと、
   前記フォトセンサ信号線を介して前記フォトセンサと電気的に接続される回路と、
   前記回路と電気的に接続されたアナログ／デジタル変換回路と、を有し、
   前記回路は、前記フォトセンサの動作に先立ち、前記フォトセンサ信号線の電位を基準電位に設定する機能を有し、
   前記アナログ／デジタル変換回路は、発振回路と、カウンタ回路と、を有し、
   前記発振回路は、前記フォトセンサ信号線からの信号の発振周波数を変更して、前記カウンタ回路に入力する機能を有することを特徴とする半導体装置。

Images