JP2010004025A - 光電変換装置、及び当該光電変換装置の駆動方法、並びに当該光電変換装置を具備する電子機器 - Google Patents

光電変換装置、及び当該光電変換装置の駆動方法、並びに当該光電変換装置を具備する電子機器 Download PDF

Info

Publication number
JP2010004025A
JP2010004025A JP2009118196A JP2009118196A JP2010004025A JP 2010004025 A JP2010004025 A JP 2010004025A JP 2009118196 A JP2009118196 A JP 2009118196A JP 2009118196 A JP2009118196 A JP 2009118196A JP 2010004025 A JP2010004025 A JP 2010004025A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
potential
switch
circuit
conversion device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009118196A
Other languages
English (en)
Other versions
JP2010004025A5 (ja
Inventor
Jun Koyama
潤 小山
Yoshifumi Tanada
好文 棚田
Hideaki Shishido
英明 宍戸
Kiyoko Amano
聖子 天野
Makoto Yanagisawa
真 柳澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009118196A priority Critical patent/JP2010004025A/ja
Publication of JP2010004025A publication Critical patent/JP2010004025A/ja
Publication of JP2010004025A5 publication Critical patent/JP2010004025A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/4204—Photometry, e.g. photographic exposure meter using electric radiation detectors with determination of ambient light
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G01J1/46—Electric circuits using a capacitor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters

Abstract

【課題】入射光量が小さい場合であっても、容量素子への電荷の蓄積を行い、光の強度の検出ができ、構成する定電流源またはスイッチ等の素子数を増加させることなく動作させることを課題とする。
【解決手段】光電変換素子と、光電変換素子の出力電流を増幅する増幅回路と、を含む光電変換回路と、第１のスイッチを介して第１の電位が供給され、第２のスイッチを介して増幅回路で増幅された電流に応じた充電または放電がなされる容量素子と、容量素子の一方の電極の電位と第２の電位を比較するためのコンパレータと、を有する。
【選択図】図１

Description

本発明は、光電変換装置及びその駆動方法に関する。特に、出力される信号を、デジタル信号で出力する光電変換装置及びその駆動方法に関する。また、当該光電変換装置を具備する電子機器に関する。
電磁波を検知するための用途に用いられる光電変換装置は数多く知られており、例えば紫外線領域から赤外線領域にかけて感度を有するものは総括して光センサと呼ばれている。その中でも波長４００ｎｍ〜７００ｎｍの可視光線領域に感度を持つものは特に可視光センサと呼ばれ、人間の生活環境に応じて照度調整や、オンまたはオフの制御などが必要な機器類に数多く用いられている。
表示装置では、表示装置の周囲の明るさを検出し、その表示輝度を調整することが行なわれているものもある。光センサにより、周囲の明るさを検出して適度な表示輝度を得ることによって、視認性を向上させたり、表示装置の無駄な電力を減らすことができるからである。例えば、輝度調整用の光センサを具備する表示装置としては、携帯電話、表示部付きコンピュータが挙げられる。また表示装置周囲の明るさだけではなく、表示装置、特に液晶表示装置のバックライトの輝度を光センサにより検出し、表示画面の輝度を調節することも行われている。
光電変換装置である光センサは、光のセンシング部分にフォトダイオードなどの光電変換素子を用い、光電変換素子に流れる電流量に基づいて光の強度（照度ともいう）を検出することができる。特許文献１には電荷蓄積型の光センサについて、入射光量に応じてフォトダイオードから流れる電流によりコンデンサ（容量素子）に蓄積された電荷を定電流回路（定電流源）により放電させることで変化する電位をコンパレータで検出し、コンパレータで検出した電位の変化に要する時間をカウンター回路及びラッチ回路によってデジタル信号として出力する構成について記載している。
特開平６−３１３８４０号公報
特許文献１の光電変換装置では、入射光量に応じてフォトダイオードより流れる電流が小さい場合に、容量素子に入射光量の検出が可能な程度の電荷が蓄積されないため、入射光量が小さい場合での光の強度の検出が難しくなるといった課題がある。
また特許文献１の光電変換装置では、入射光量に応じてフォトダイオードより流れる電流により容量素子に蓄積される電荷を放電するための定電流回路を設けることが必要となり、光電変換装置を駆動するための各スイッチのオン（導通、導通状態ともいう）またはオフ（非導通、非導通状態ともいう）の制御が煩雑になるといった課題がある。
本発明の一態様は、入射光量が小さい場合であっても、容量素子への電荷の蓄積を行い、光の強度の検出が可能なデジタル信号出力型の光電変換装置を提供することを課題とする。また本発明の一態様は、構成する定電流源またはスイッチ等の素子数を増加させることなく動作することが可能なデジタル信号出力型の光電変換装置を提供することを課題とする。
上述の課題を解決するため、容量素子に予め入射光量に依らず一定の電荷を蓄積（充電）した上で、入射光量に応じた容量素子の放電を行うことを特徴とする。本発明によれば、容量素子の放電は入射光量によって放電する量が異なるため、コンパレータで検出した放電による電位の変化に要する時間をカウンター回路でカウントし、ラッチ回路で保持した値をデジタル信号として出力できる。
本発明の一態様は、光電変換素子と、光電変換素子の出力電流を増幅する増幅回路と、を含む光電変換回路と、第１のスイッチを介して第１の電位が供給され、第２のスイッチを介して増幅回路で増幅された電流に応じた充電または放電がなされる容量素子と、容量素子の一方の電極の電位と第２の電位を比較するためのコンパレータと、を有する光電変換装置である。
また本発明の一態様は、光電変換素子と、光電変換素子の出力電流が流れる第１のｎチャネル型トランジスタと、出力電流が増幅された電流が流れる第２のｎチャネル型トランジスタと、を含む回路と、を有する光電変換回路と、第１のスイッチを介して第１の電位が供給されることにより充電され、第２のスイッチを介して第２のｎチャネル型トランジスタの第１端子と電気的に接続されることで放電される容量素子と、容量素子の一方の電極の電位と第２の電位を比較するためのコンパレータと、を有する光電変換装置である。
また本発明の光電変換装置の一態様において、コンパレータは、容量素子の一方の電極の電位と第２の電位を比較した結果を出力信号として出力するものであってもよい。
また本発明の光電変換装置の一態様において、光電変換装置は、クロック信号を生成し、出力するクロック生成回路と、クロック信号によりカウント値をカウントアップし、出力信号に基づいてカウント値を出力するカウンター回路と、カウント値を保持するラッチ回路と、を有するものであってもよい。
また本発明の光電変換装置の一態様において、光電変換回路は第２のｎチャネル型トランジスタを複数有し、複数の第２のｎチャネル型トランジスタにおける第１端子及び第２端子は、互いに電気的に接続されて設けられるものであってもよい。
また本発明の光電変換装置の一態様において、第１のｎチャネル型トランジスタ、第２のｎチャネル型トランジスタ、並びに第１のスイッチ及び第２のスイッチは、薄膜トランジスタで構成されているものであってもよい。
また本発明の一態様は、光電変換素子と、光電変換素子の出力電流を流すための第１のｐチャネル型トランジスタと、出力電流が増幅された電流を流すための第２のｐチャネル型トランジスタと、を含むカレントミラー回路と、を有する光電変換回路と、第１のスイッチを介して第１の電位が供給されることにより放電され、第２のスイッチを介して第２のｐチャネル型トランジスタの第１端子と電気的に接続されることで充電される容量素子と、容量素子の一方の電極の電位と第２の電位を比較するためのコンパレータと、を有する光電変換装置である。
また本発明の光電変換装置の一態様において、コンパレータは、容量素子の一方の電極の電位と第２の電位を比較した結果を出力信号として出力するものであってもよい。
また本発明の光電変換装置の一態様において、光電変換装置は、クロック信号を生成し出力するクロック生成回路と、クロック信号によりカウント値をカウントアップし、出力信号に基づいてカウント値を出力するカウンター回路と、カウント値を保持するラッチ回路と、を有するものであってもよい。
また本発明の光電変換装置の一態様において、光電変換回路は第２のｐチャネル型トランジスタを複数有し、複数の第２のｐチャネル型トランジスタにおける第１端子及び第２端子は、互いに電気的に接続されて設けられるものであってもよい。
また本発明の光電変換装置の一態様において、第１のｐチャネル型トランジスタ、第２のｐチャネル型トランジスタ、並びに第１のスイッチ及び第２のスイッチは、薄膜トランジスタであってもよい。
また本発明の光電変換装置の一態様において、光電変換装置は、透光性基板上に設けられるものであってもよい。
また本発明の一態様は、第１のスイッチと、第２のスイッチと、容量素子と、光電変換素子並びに光電変換素子の出力電流を流すための第１のｎチャネル型トランジスタ及び出力電流が増幅された電流を流すための第２のｎチャネル型トランジスタを含むカレントミラー回路を有する光電変換回路と、容量素子の一方の電極と第２の電位を比較するためのコンパレータと、を有し、第１のスイッチを導通状態、第２のスイッチを非導通状態とすることにより、容量素子を第１の電位により充電させ、第１のスイッチを非導通状態、第２のスイッチを導通状態とし、容量素子を第１のｎチャネル型トランジスタを流れる電流に応じて放電させ、コンパレータより容量素子の一方の電極の電位と第２の電位を比較した結果を出力信号として出力する光電変換装置の駆動方法である。
また本発明の一態様は、第１のスイッチと、第２のスイッチと、容量素子と、光電変換素子並びに光電変換素子の出力電流を流すための第１のｐチャネル型トランジスタ及び出力電流が増幅された電流を流すための第２のｐチャネル型トランジスタを含むカレントミラー回路を有する光電変換回路と、容量素子の一方の電極と第２の電位を比較するためのコンパレータと、を有し、第１のスイッチを導通状態、第２のスイッチを非導通状態とすることにより、容量素子を第１の電位により放電させ、第１のスイッチを非導通状態、第２のスイッチを導通状態とし、容量素子を第１のｐチャネル型トランジスタを流れる電流に応じて充電させ、コンパレータより容量素子の一方の電極の電位と第２の電位を比較した結果を出力信号として出力する光電変換装置の駆動方法である。
また本発明の光電変換装置の駆動方法の一態様において、光電変換装置は、ラッチ回路と、カウンター回路と、及びクロック生成回路と、を有し、第１のスイッチを非導通状態、第２のスイッチを導通状態となったと同時に、クロック生成回路はクロック信号を出力し、カウンター回路は、クロック信号に応じてカウント値をカウントアップし、ラッチ回路は、出力信号に基づき、カウント値を保持するものであってもよい。
光電変換装置及び当該光電変換装置の駆動方法の一態様により、入射光量が小さい場合であっても、容量素子への電荷の蓄積を行い、光の強度の検出を可能とし、構成する定電流源またはスイッチ等の素子数を増加させることなく動作させることができる。
実施の形態１を説明するための回路図。 実施の形態１を説明するための回路図。 実施の形態１を説明するための回路図。 実施の形態１を説明するための回路図。 実施の形態１を説明するための回路図。 実施の形態１を説明するためのタイミングチャート図。 実施の形態１を説明するための回路図。 実施の形態１を説明するためのフローチャート図。 実施の形態１を説明するための図。 実施の形態２を説明するための回路図。 実施の形態２を説明するための回路図。 実施の形態２を説明するためのタイミングチャート図。 実施の形態２を説明するための回路図。 実施の形態２を説明するためのフローチャート図。 実施の形態３を説明するための断面図。 実施の形態３を説明するための断面図。 実施の形態４を説明するための図。
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、光電変換装置の構成及びその動作について説明する。なお本実施の形態で説明する本発明の光電変換装置は、光電変換素子により得られる入射光量に関するアナログの信号（以下、アナログ信号という）をデジタルの信号（以下、デジタル信号）に変換するための回路を含むものである。
まず光電変換装置における回路図について説明する。図１に示す光電変換装置１０は、光電変換素子１１、増幅回路１２、第１のスイッチ１３、第２のスイッチ１４、容量素子１５、コンパレータ１６（比較回路ともいう）を有する。光電変換素子１１は、一方の端子（ｎ型半導体側）に高電源電位（Ｖｄｄ）が供給され、他方の端子（ｐ型半導体側）が増幅回路１２の入力端子に電気的に接続されている。増幅回路１２は、光電変換素子１１の出力電流を増幅するための回路である。増幅回路１２は低電源電位（Ｖｓｓ）が供給されている。なお光電変換素子１１及び増幅回路１２を併せて、光電変換回路１７ともいう。また、第１のスイッチ１３の第１端子は第１の電位（充電電位、またはＶｓｅｔともいう）が供給され、第２端子は容量素子１５の一方の電極、第２のスイッチ１４の第１端子、及びコンパレータ１６の非反転入力端子に電気的に接続されている。容量素子１５の他方の電極には、低電源電位が供給されている。第２のスイッチ１４の第２端子は増幅回路１２に電気的に接続されている。コンパレータ１６の反転入力端子には第２の電位（参照電位、またはＶｒｅｆともいう）が供給され、コンパレータ１６の出力端子より出力信号（以下、Ｖｏｕｔともいう）が出力される。
図１に示す回路図について説明する。図１の光電変換装置１０は、第１のスイッチ１３を介して第１の電位が容量素子に供給されることで電荷の充電または放電を行い、一定量の電荷を容量素子１５の一方の電極に保持した上で、光電変換素子１１への入射光量に応じた容量素子１５への電荷の充電または放電を行う。容量素子１５への電荷の充電量または放電量は入射光量によって異なるため、コンパレータ１６で容量素子１５の一方の電極の電位と第２の電位を比較することで、コンパレータ１６の出力端子より出力信号を出力し、カウンター回路及びラッチ回路によって出力信号の電位の変化に要する時間を検出することによって、デジタル信号に変換することができる。
なお本明細書における増幅回路は、光電変換素子に流れる電流から増幅された電流を生成する回路のことをいう。増幅された電流は光電変換素子に流れる電流に比例している。増幅回路により増幅された電流の流れる経路に応じて、容量素子では、電荷の充電または電荷の放電が行われる。
次に図２に図１で示した光電変換装置を具体化し説明する。図２に示す光電変換装置１００は、光電変換素子１０１、増幅回路１０２、第１のスイッチ１０３、第２のスイッチ１０４、容量素子１０５、コンパレータ１０６を有する。光電変換素子１０１は、一方の端子（ｎ型半導体側）に高電源電位（Ｖｄｄ）が供給され、他方の端子（ｐ型半導体側）が増幅回路１０２の入力端子に電気的に接続されている。増幅回路１０２は、図２に示すようにカレントミラー回路で構成されており、第１のｎチャネル型トランジスタ１０７及び第２のｎチャネル型トランジスタ１０８を有する。第１のｎチャネル型トランジスタ１０７及び第２のｎチャネル型トランジスタ１０８のゲート端子は互いに電気的に接続されており、第１のｎチャネル型トランジスタ１０７の第１端子は第１のｎチャネル型トランジスタ１０７及び第２のｎチャネル型トランジスタ１０８のゲート端子に電気的に接続されている。第１のｎチャネル型トランジスタ１０７及び第２のｎチャネル型トランジスタ１０８の第２端子は低電源電位（Ｖｓｓ）が供給されている。なお光電変換素子１０１、第１のｎチャネル型トランジスタ１０７及び第２のｎチャネル型トランジスタ１０８を有する増幅回路１０２を併せて、光電変換回路１０９ともいう。また、第１のスイッチ１０３の第１端子は第１の電位が供給され、第２端子は容量素子１０５の一方の電極、第２のスイッチ１０４の第１端子、及びコンパレータ１０６の非反転入力端子に電気的に接続されている。容量素子１０５の他方の電極には、低電源電位が供給されている。第２のスイッチ１０４の第２端子は第２のｎチャネル型トランジスタ１０８の第１端子に電気的に接続されている。コンパレータ１０６の反転入力端子には第２の電位が供給され、コンパレータ１０６の出力端子より出力信号が出力される。
なお本明細書にて用いる第１、第２、第３、乃至第Ｎ（Ｎは自然数）という用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
なお本明細書において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間に何らかの電気的作用を有する対象物が存在するとき、対象物を含むＡとＢとの間の部分がノードとなる場合を表すものとする。
具体的には、トランジスタをはじめとするスイッチング素子を介してＡとＢとが接続され、該スイッチング素子の導通によって、ＡとＢとが概略同電位となる場合や、抵抗素子を介してＡとＢとが接続され、該抵抗素子の両端に発生する電位差が、ＡとＢとを含む回路の動作に影響しない程度となっている場合など、回路動作を考えた場合、ＡとＢとの間の部分をノードとして捉えて差し支えない状態である場合を表す。
なお本明細書において、スイッチは、一方の端子と他方の端子との導通または非導通を制御できるものであればよく、特定のものに限定されない。スイッチとしては、電気的スイッチや機械的なスイッチなどがあり、一例として薄膜トランジスタを用いて構成すればよい。
なお第１のスイッチ１０３及び第２のスイッチ１０４は、図３に示すように、ｐチャネル型トランジスタ２０３、アナログスイッチ２０４を用いることが好ましい。第１のスイッチ１０３は一方の端子が固定電位である第１の電位Ｖｓｅｔに電気的に接続されるためｐチャネル型トランジスタを用いることができ、第２のスイッチ１０４は両端の端子の電位が共に変動するため、オンまたはオフを確実に制御するためにアナログスイッチを用いることが好ましい。また、ｐチャネル型トランジスタ２０３、アナログスイッチ２０４を図３に示すような電気的な接続をすることで、第１のスイッチ１０３及び第２のスイッチ１０４を交互にオンまたはオフの動作をさせることができる。その結果、第１のスイッチ１０３及び第２のスイッチ１０４を光電変換装置１００の外部にある制御回路からの信号が一つで動作させることができるため、製造コストを低減することが出来る。なお第１のスイッチ１０３及び第２のスイッチ１０４の導通または非導通の制御については、図３に示すように一つの信号で行っても良いし、各スイッチ毎に信号を入力して制御してもよい。
なお、ｎチャネル型トランジスタまたはｐチャネル型トランジスタのようなトランジスタは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ドレイン領域とチャネル領域とソース領域とを介して電流を流すことができる。ここで、ソースとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難な場合もある。そこで、本実施の形態においては、ソース及びドレインとして機能する領域のそれぞれを、第１端子、第２端子と表記するものとする。またゲートとして機能する端子については、ゲート端子と表記するものとする。
なお、ｎチャネル型トランジスタまたはｐチャネル型トランジスタのようなトランジスタとして、様々な形態のトランジスタを用いることができる。例えば、非晶質シリコン、多結晶シリコン、微結晶（マイクロクリスタル、セミアモルファスとも言う）シリコンなどに代表される非単結晶半導体膜を有する薄膜トランジスタ（ＴＦＴ）などを用いることができる。ＴＦＴを用いる場合、比較的低温のプロセスで作製することができるため製造装置を大きくでき、大型基板上に製造できる。そのため、一度の製造工程で多くの取り数を得ることができ、低コストで製造することができる。さらに、比較的に低温のプロセスで作製するため、耐熱性の低い基板を用いることができる。そのため、透光性を有する基板（例えば、絶縁表面を有するガラス基板）上にトランジスタを製造でき、耐熱性が低く、透光性を有する基板上のトランジスタを光の透過を利用した装置に用いることができる。
なお光電変換回路１０９の増幅回路１０２における第２のｎチャネル型トランジスタ１０８を、図４に示すように電気的に並列に複数配設する構成としてもよい。図４に示すように第２のｎチャネル型トランジスタ１０８−１乃至１０８−Ｎ（Ｎは２以上の自然数）と複数設けることにより、光電変換素子１０１に光が照射されることで第１のｎチャネル型トランジスタのソースとドレインの間を流れる電流を、Ｎ倍にして第２のｎチャネル型トランジスタ１０８―１乃至１０８−Ｎの側で流すことができる。そのため、光電変換素子１０１に照射される入射光量が小さい場合であっても、第２のｎチャネル型トランジスタ１０８―１乃至１０８−Ｎの側に出力信号を得るために十分な電流を流すことができる。また第２のｎチャネル型トランジスタ１０８のチャネル幅を長くする、またはチャネル長を短くすることでも十分な電流を流すことができる。
なお容量素子１０５は、第１のスイッチ１０３がオンになることで第１の電位Ｖｓｅｔにより充電がなされ、その後第２のスイッチ１０４がオンになり、光電変換回路１０９に流れる電流に応じて放電するものである。そのため、増幅回路１０２の第２のｎチャネル型トランジスタの電荷の放電される際の時間を考慮して、容量素子１０５の静電容量は電荷を充電できる容量を備えておくことが望ましい。また、第１の電位Ｖｓｅｔとしては、高電源電位Ｖｄｄ以下で、低電源電位Ｖｓｓよりも大きい値に設定することが好ましい。なお、第１の電位Ｖｓｅｔを高電源電位Ｖｄｄとする場合には、高電源電位Ｖｄｄが固定電位であることが望ましい。
またコンパレータ１０６の反転入力端子に供給される第２の電位Ｖｒｅｆは、第１のスイッチ１０３がオンになることで第１の電位Ｖｓｅｔによる充電がなされ、その後増幅回路１０２による放電がなされた際の容量素子１０５の一方の電極の電位と、比較されることで出力端子より出力信号Ｖｏｕｔを出力するための電位である。第２の電位Ｖｒｅｆとしては、第１の電位Ｖｓｅｔよりも小さく、低電位電源Ｖｓｓより大きい値に設定することが好ましい。出力信号Ｖｏｕｔとしては、Ｈレベルの信号またはＬレベルの信号が出力される。
次に図２で説明した回路図に加え、アナログ信号をデジタル信号に変換するための信号を生成する構成を加えたブロック図を含む構成について図５を用いて説明する。図５に示すデジタル出力型の光電変換装置４００は、図２で示した光電変換装置１００に加え、定電圧回路４０１（レギュレータともいう）、制御回路４０２、ラッチ回路４０３、カウンター回路４０４、クロック生成回路４０５、インターフェース回路４０６を有する。
定電圧回路４０１は、デジタル出力型の光電変換装置４００に入力される高電源電位Ｖｄｄ及び低電源電位Ｖｓｓより、第１の電位Ｖｓｅｔ及び第２の電位Ｖｒｅｆ等の複数の電位を生成するための回路である。また定電圧回路４０１は、必要に応じて、制御回路４０２、ラッチ回路４０３、カウンター回路４０４、クロック生成回路４０５、またはインターフェース回路４０６を駆動するための電位を供給する。
また制御回路４０２は、光電変換装置１００における第１のスイッチ１０３及び第２のスイッチ１０４のオンまたはオフを切り替える回路であり、且つラッチ回路４０３及びカウンター回路４０４をリセットするための信号を出力する回路である。また制御回路４０２はラッチ回路４０３、カウンター回路４０４、クロック生成回路４０５、またはインターフェース回路４０６における各信号の同期をとるための回路である。
またラッチ回路４０３は、光電変換装置１００より出力される出力信号Ｖｏｕｔに応じて、カウンター回路４０４より出力されるカウント値を保持するための回路である。ラッチ回路４０３で保持されたカウント値はインターフェース回路４０６にデジタル信号として出力される。
またカウンター回路４０４は、クロック生成回路４０５より出力されるクロック信号（ＣＬＫ）に基づいてカウントするための回路である。クロック信号によりカウンター回路４０４で得られるカウント値はラッチ回路４０３に出力される。なお出力するカウント値はデジタル信号として出力するため、ビット数に応じたバス数にて、ラッチ回路に出力される。
またクロック生成回路４０５は、カウンター回路４０４でカウントするためのクロック信号ＣＬＫをカウンター回路４０４に出力するための回路である。クロック生成回路としては、一例としては、固体振動子発振回路、またはＣＲ発振回路等を用いて構成すればよい。
またインターフェース回路４０６は、一例として、デジタルシリアルインターフェースの一つであるＩ２Ｃ（Ｉｎｔｅｒ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）インターフェースを用いればよい。Ｉ２Ｃインターフェースは、他の装置とのデータ通信のためのシリアルデータライン（ＳＤＡ）と、他の装置との間のデータ通信を制御及び同期化するためのシリアルクロックライン（ＳＣＬ）と、からなるＩ２Ｃバスによって外部装置と接続されている。Ｉ２Ｃインターフェースに接続された回路は、固有のアドレスによって応答または非応答が選択され、回路間でデータ通信を行うことができる。なおＩ２Ｃバス以外に、ユニバーサルシリアルバス（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）、シリアル周辺インターフェース（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）等のバス規格を用いることが可能である。
次に図５で示したデジタル出力型の光電変換装置４００の具体的な動作について、図６、図７（Ａ）、及び図７（Ｂ）を用いて説明する。図６には、第１のスイッチ１０３及び第２のスイッチ１０４のオンまたはオフを切り替えた際の容量素子１０５の一方の電極の電位Ｖｃａｐ、及びコンパレータ１０６の出力信号の電位Ｖｏｕｔ、クロック信号、及びカウント値についてのタイミングチャートについて示したものである。なお、Ｖｃａｐ及びＶｏｕｔについては、光電変換素子１０１に光が照射された際の光電流ＩＬの大きさを大、中、小の３段階に分けて説明する。
まず図６に示した、第１のスイッチ１０３がオフ、第２のスイッチ１０４がオンの状態である期間Ａにおいて説明する。期間Ａにおいて容量素子１０５の一方の電極の電位Ｖｃａｐは、光電流ＩＬの大きさに応じて変動し続け、電位の定まらない状態となる。また期間Ａにおいて、コンパレータ１０６の出力信号の電位ＶｏｕｔはＶｃａｐの電位に応じて変動し続け、電位の定まらない状態となる。なおクロック信号は、期間Ａでクロック生成回路４０５よりカウンター回路４０４へ出力される。そのためカウンター回路４０４では、カウント値がカウントアップされるものの、カウント値は期間Ａでラッチ回路４０３に保持されない。
次に第１のスイッチ１０３がオンの状態、第２のスイッチ１０４がオフの状態にある期間Ｂについて説明する。期間Ｂにおいて、容量素子１０５の一方の電極の電位Ｖｃａｐは、光電流ＩＬの大きさに関わらず第１の電位Ｖｓｅｔとなるものである。また期間Ｂにおいて、コンパレータ１０６の出力信号の電位Ｖｏｕｔは光電流ＩＬの大きさに関わらず、第１の電位Ｖｓｅｔが第２の電位Ｖｒｅｆを上回るため、Ｌレベルの信号が出力されるものである。
期間Ｂにおける各スイッチのオンまたはオフ、電荷の流れについて、図７（Ａ）に模式的に示す。容量素子１０５は、第１のスイッチ１０３がオンになることによって、第１の電位Ｖｓｅｔが供給される。また、第２のスイッチ１０４がオフになっているため、容量素子１０５から第２のｎチャネル型トランジスタ１０８への電荷の移動はない。
次に第１のスイッチ１０３がオフの状態、第２のスイッチ１０４がオンの状態にある期間Ｃについて説明する。まず期間Ｃにおいて、光電変換素子１０１に光が照射され光電流ＩＬが大きい場合（図６中 ＩＬ：大）、容量素子１０５の一方の電極の電位Ｖｃａｐは、光電流ＩＬに応じて第２のｎチャネル型トランジスタ１０８に流れる電流Ｉが大きくなり、下降する。そのため、時間ｔ０（時間ｔ０＜時間ｔ１＜時間ｔ２＜時間ｔ３）で容量素子１０５の電位ＶｃａｐがＶｓｅｔであったのが時間ｔ１で電位Ｖｒｅｆとなり、その後容量素子１０５からの放電が完了することで電位Ｖｓｓとなる。このとき、コンパレータ１０６の出力信号の電位Ｖｏｕｔは、容量素子の電位Ｖｃａｐが第１の電位Ｖｓｅｔから第２の電位Ｖｒｅｆとなった際に、Ｈレベルの信号を出力する。そして、当該信号でラッチ回路４０３は、入力されるカウント値を保持する。なお期間Ｃになる時間ｔ０と同時に、カウンター回路４０４およびラッチ回路４０３がリセットされ、カウンター回路４０４でクロック信号に基づくカウントアップがなされる。そして、時間ｔ１にコンパレータ１０６の出力信号の電位Ｖｏｕｔがラッチ回路４０３に入力されることで時間ｔ０から時間ｔ１の間の期間のクロック信号に基づいたカウント値ｔ１ｃｏｕｎｔが得られることとなる。
また第１のスイッチ１０３がオフの状態、第２のスイッチ１０４がオンの状態にある期間Ｃであって、光電変換素子１０１に光が照射され光電流ＩＬが中程度の場合（図６中 ＩＬ：中）、容量素子１０５の一方の電極の電位Ｖｃａｐは、光電流ＩＬが大きい場合に比べ第２のｎチャネル型トランジスタ１０８に流れる電流Ｉが小さいため減少の割合は小さいものの、下降していく。そのため、時間ｔ０で容量素子１０５の電位ＶｃａｐがＶｓｅｔであったのが時間ｔ２で電位Ｖｒｅｆとなり、その後容量素子１０５からの放電が完了することで電位Ｖｓｓとなる。このとき、コンパレータ１０６の出力信号の電位Ｖｏｕｔは、容量素子の電位Ｖｃａｐが第１の電位Ｖｓｅｔから第２の電位Ｖｒｅｆとなった際に、Ｈレベルの信号を出力する。そして、当該信号でラッチ回路４０３は、入力されるカウント値を保持する。なお期間Ｃになる時間ｔ０と同時に、カウンター回路４０４およびラッチ回路４０３がリセットされ、カウンター回路４０４でクロック信号に基づくカウントアップがなされる。そして、時間ｔ２にコンパレータ１０６の出力信号の電位Ｖｏｕｔがラッチ回路４０３に入力されることで時間ｔ０から時間ｔ２の間の期間のクロック信号に基づいたカウント値ｔ２ｃｏｕｎｔが得られることとなる。
また第１のスイッチ１０３がオフの状態、第２のスイッチ１０４がオンの状態にある期間Ｃであって、光電変換素子１０１に光が照射され光電流ＩＬが小さい場合（図６中 ＩＬ：小）、容量素子１０５の一方の電極の電位Ｖｃａｐは、光電流ＩＬが小さいため第２のｎチャネル型トランジスタ１０８に流れる電流Ｉも小さく減少の割合も小さいものの、下降していく。そのため、時間ｔ０で容量素子１０５の電位ＶｃａｐがＶｓｅｔであったのが時間ｔ３で電位Ｖｒｅｆとなり、その後容量素子１０５からの放電が完了することで電位Ｖｓｓとなる。このとき、コンパレータ１０６の出力信号の電位Ｖｏｕｔは、容量素子の電位Ｖｃａｐが第１の電位Ｖｓｅｔから第２の電位Ｖｒｅｆとなった際に、Ｈレベルの信号を出力する。そして、当該信号でラッチ回路４０３は、入力されるカウント値を保持する。なお期間Ｃになる時間ｔ０と同時に、カウンター回路４０４およびラッチ回路４０３がリセットされ、カウンター回路４０４でクロック信号に基づくカウントアップがなされる。そして、時間ｔ３にコンパレータ１０６の出力信号の電位Ｖｏｕｔがラッチ回路４０３に入力されることで時間ｔ０から時間ｔ３の間の期間のクロック信号に基づいたカウント値ｔ３ｃｏｕｎｔが得られることとなる。
期間Ｃにおける各スイッチのオンまたはオフ、電荷の流れについて、図７（Ｂ）に模式的に示す。容量素子１０５は、第１のスイッチ１０３がオフになることによって、新たに第１の電位Ｖｓｅｔが供給されることはない。一方、第２のスイッチ１０４がオンになっているため、容量素子１０５から第２のｎチャネル型トランジスタ１０８へ電流Ｉが流れ、容量素子１０５の放電が行われる。なお、第２のｎチャネル型トランジスタ１０８を流れる電流Ｉは、増幅回路１０２がカレントミラー回路を形成していることにより、光電流ＩＬに比例した大きさとなる。
なお、第１のスイッチ１０３がオフの状態、第２のスイッチ１０４がオンの状態にある期間Ｃであって、光電変換素子１０１に光が照射されず光電流ＩＬが検出できない場合、容量素子１０５の一方の電極の電位Ｖｃａｐは、第２のｎチャネル型トランジスタ１０８に流れる電流Ｉが生じないため、ほとんど減少しない。そのため、時間ｔ０で容量素子１０５の電位ＶｃａｐがＶｓｅｔであるものの、時間の経過に伴う電位Ｖｒｅｆへの変化がない。このとき、コンパレータ１０６の出力信号の電位Ｖｏｕｔは、容量素子の電位Ｖｃａｐが第１の電位Ｖｓｅｔから第２の電位Ｖｒｅｆに変化しないため、Ｌレベルの信号が出力し続けるものである。またクロック信号は、期間Ｃになった時間ｔ０より、カウンター回路４０４への出力がなされる。そのため上述のように光電流ＩＬに応じたカウント値を得ることが出来ずカウント値はカウンター回路の最大値に達してしまう。この場合、カウント値の最大値をラッチ回路に出力することが好ましい。
図６、図７（Ａ）、図７（Ｂ）で説明したデジタル出力型の光電変換装置４００の具体的な動作について、図８に示すフローチャートを用いて説明する。
まず光電変換装置４００は容量素子１０５への電荷の充電（リセット）を開始する（ステップ７０１）。容量素子１０５への電荷の充電は、上述したように第１のスイッチ１０３をオン、第２のスイッチ１０４をオフにすることにより、第１の電位Ｖｓｅｔが供給された配線と容量素子１０５とを電気的な接続をさせることによって行われる。またステップ７０１では容量素子１０５の充電と共に、クロック生成回路４０５からのクロック信号の出力が行われる。
次に光電変換装置４００は、容量素子１０５への電荷の充電の後、カウンター回路４０４のカウント値のリセットを行う（ステップ７０２）。また、ステップ７０２ではカウンター回路４０４のカウント値のリセットと共に、ラッチ回路４０３に保持されたカウント値の初期化を行う。
次に光電変換装置４００は、光電変換回路１０９の第２のｎチャネル型トランジスタ１０８により、容量素子１０５に充電された電荷の放電をおこなう（ステップ７０３）。容量素子１０５からの電荷の放電は、上述したように第１のスイッチ１０３をオフ、第２のスイッチ１０４をオンにすることにより、容量素子１０５と第２のｎチャネル型トランジスタ１０８の第１端子との電気的な接続をさせることによって行われる。なお容量素子１０５に充電された電荷の放電は、ステップ７０２で行われるカウンター回路４０４のリセットと共に開始されてもよい。
次に、クロック生成回路４０５からのクロック信号の出力に応じて、カウンター回路４０４ではカウント値のカウントアップが行われる（ステップ７０４）。
次に、カウントアップするカウント値が最大値に達した否かが判断される（ステップ７０５）。ステップ７０５のとき、カウント値が最大値に達していなければ、ラッチ回路４０３に出力されるコンパレータ１０６からの出力信号ＶｏｕｔがＨレベルであるか否かの判断がされる（ステップ７０６）。ステップ７０６のとき、カウント値が最大値に達しておらず、且つコンパレータ１０６の出力がＨレベルではない場合、再度ステップ７０４でのカウント値のカウントアップが行われる。ステップ７０５で、カウントアップするカウント値が最大値に達した場合、及びカウント値が最大値に達しておらず、且つコンパレータ１０６の出力がＨレベルのとき、ラッチ回路４０３がカウント値を保持（ラッチ）する（ステップ７０７）。以上の動作により、光電変換装置はラッチ回路でラッチしたカウント値に基づいて光の強度の検出を行う。本実施の形態では、カウント値が小さい程、光の強度が大きく、カウント値が大きいほど光の強度が小さいということになる。なお、カウント値が最大の場合には、光の検出がされなかったこととなるため、光の強度も「０」ということになる。
図９は、光電変換素子への入射光の強度の変化に対するカウント値の変化を示すグラフである。ここでは、光の強度は照度で表している。図９に示すように本実施の形態で説明した光電変換装置は、光電流の大きさに応じてカウント値が異なることを利用し、照度の検出を行うものである。特に本実施の形態によると、光電変換素子に光が照射される光の照度が低く、流れる光電流が少量となる場合であっても、カウント値の光の照度に対応する値の間隔を大きくすることができ、確度の高い光の強度の検出をおこなうことができる。
以上説明したように光電変換装置の構成は、光電変換素子への入射光量に依らず、容量素子の充電を行う構成とするものである。そのため、入射光量が小さい場合であっても容量素子への電荷の蓄積を行い、光の強度の検出を行うことができる。また光電変換装置の構成は、光電変換回路によって容量素子に蓄積した電荷を放電する構成とすることができる。そのため、定電流源またはスイッチ等の素子を新たに設けることなく、光の強度の検出を行うことができる。
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。
（実施の形態２）
本実施の形態では、上記実施の形態で説明した光電変換回路１０９の増幅回路１０２におけるトランジスタについて、ｎチャネル型トランジスタを例として挙げて説明したが、ｐチャネル型トランジスタを用いた構成について説明する。なお本実施の形態では、上記実施の形態１で説明した箇所については同一の符号を付し、説明を省略する。
まず本実施の形態の光電変換装置における回路図について説明する。図１０に示す光電変換装置９００は、光電変換素子９０１、増幅回路９０２、第１のスイッチ９０３、第２のスイッチ１０４、容量素子１０５、コンパレータ１０６を有する。光電変換素子９０１は、一方の端子（ｎ型半導体側）が増幅回路９０２の出力端子に電気的に接続され、他方の端子（ｐ型半導体側）が低電源電位Ｖｓｓに電気的に接続されている。増幅回路９０２は、図１０に示すようにカレントミラー回路で構成されており、第１のｐチャネル型トランジスタ９０７及び第２のｐチャネル型トランジスタ９０８を有する。第１のｐチャネル型トランジスタ９０７及び第２のｐチャネル型トランジスタ９０８のゲート端子は互いに電気的に接続されており、第１のｐチャネル型トランジスタ９０７の第１端子は第１のｐチャネル型トランジスタ９０７及び第２のｐチャネル型トランジスタ９０８のゲート端子に電気的に接続されている。第１のｐチャネル型トランジスタ９０７及び第２のｐチャネル型トランジスタ９０８の第２端子は高電源電位Ｖｄｄが供給されている。なお光電変換素子９０１、第１のｐチャネル型トランジスタ９０７及び第２のｐチャネル型トランジスタ９０８を有する増幅回路９０２を併せて、光電変換回路９０９ともいう。また、第１のスイッチ９０３の第１端子は容量素子１０５の一方の電極、第２のスイッチ１０４の第１端子、及びコンパレータ１０６の非反転入力端子に電気的に接続され、第２の端子は容量素子１０５の他方の電極に電気的に接続されている。容量素子１０５の他方の電極には、低電源電位Ｖｓｓが供給されている。第２のスイッチ１０４の第２端子は第２のｐチャネル型トランジスタ９０８の第１端子に電気的に接続されている。コンパレータ１０６の反転入力端子には参照電位Ｖｒｅｆが供給され、コンパレータ１０６の出力端子より出力信号が出力される。
なお光電変換回路９０９の増幅回路９０２における第２のｐチャネル型トランジスタ９０８を、電気的に並列に複数配設する構成としてもよい。第２のｐチャネル型トランジスタ９０８を複数設けることにより、光電変換素子９０１に光が照射されることで第１のｐチャネル型トランジスタ９０７のソースとドレインの間を流れる電流を増幅して流すことができる。そのため、光電変換素子９０１に照射される入射光量が小さい場合であっても、第２のｐチャネル型トランジスタ９０８の側に出力信号を得るために十分な電流を流すことができる。
なお容量素子１０５は、第１のスイッチ９０３がオンになることで低電源電位Ｖｓｓにより放電がなされ、その後第２のスイッチ１０４がオンになり、光電変換回路９０９に流れる電流に応じて充電するものである。そのため、増幅回路９０２の第２のｐチャネル型トランジスタ９０８の電荷の充電される際の時間を考慮して、容量素子１０５の静電容量は電荷の充電により電位の上昇ができる程度の容量を備えておくことが望ましい。
またコンパレータ１０６の反転入力端子に供給される参照電位Ｖｒｅｆは、第１のスイッチ９０３がオンになることで低電源電位Ｖｓｓによる放電がなされ、その後増幅回路９０２による充電がなされた際の容量素子１０５の一方の電極の電位と、比較されることで出力端子より出力信号Ｖｏｕｔを出力するための電位である。参照電位Ｖｒｅｆとしては、高電源電位Ｖｄｄよりも小さく、低電位電源Ｖｓｓより大きい値に設定することが好ましい。出力信号Ｖｏｕｔとしては、Ｈレベルの信号またはＬレベルの信号が出力される。
次に図１０で説明した回路図に加え、アナログ信号をデジタル信号に変換するための信号を生成する構成を加えたブロック図を含む構成について図１１を用いて説明する。図１１に示すデジタル出力型の光電変換装置１０００は、図１０で示した光電変換装置９００に加え、定電圧回路４０１（レギュレータともいう）、制御回路４０２、ラッチ回路４０３、カウンター回路４０４、クロック生成回路４０５、インターフェース回路４０６を有する。定電圧回路４０１、制御回路４０２、ラッチ回路４０３、カウンター回路４０４、クロック生成回路４０５、インターフェース回路４０６に関する説明は実施の形態１と同様である。
次に図１１で示したデジタル出力型の光電変換装置９００の具体的な動作について、図１２、図１３（Ａ）、及び図１３（Ｂ）を用いて説明する。図１２には、第１のスイッチ９０３及び第２のスイッチ１０４のオンまたはオフを切り替えた際の容量素子１０５の一方の電極の電位Ｖｃａｐ、及びコンパレータ１０６の出力信号の電位Ｖｏｕｔ、クロック信号、及びカウント値についてのタイミングチャートについて示したものである。なお、Ｖｃａｐ及びＶｏｕｔについては、光電変換素子９０１に光が照射された際の光電流ＩＬの大きさを大、中、小の３段階に分けて説明するものである。
まず図１０に示した、第１のスイッチ９０３がオフの状態、及び第２のスイッチ１０４がオンの状態である期間Ａにおいて説明する。期間Ａにおいて容量素子１０５の一方の電極の電位Ｖｃａｐは、光電流ＩＬの大きさに応じて変動し続け、電位の定まらない状態となる。また期間Ａにおいて、コンパレータ１０６の出力信号の電位ＶｏｕｔはＶｃａｐの電位に応じて変動し続け、電位の定まらない状態となる。なおクロック信号は、期間Ａでクロック生成回路４０５よりカウンター回路４０４へ出力される。そのためカウンター回路４０４では、カウント値がカウントアップされるものの、カウント値は期間Ａでラッチ回路４０３に保持されない。
次に第１のスイッチ９０３がオンの状態、第２のスイッチ１０４がオフの状態にある期間Ｂについて説明する。期間Ｂにおいて、容量素子１０５の一方の電極の電位Ｖｃａｐは、光電流ＩＬの大きさに関わらず低電源電位Ｖｓｓとなるものである。また期間Ｂにおいて、コンパレータ１０６の出力信号の電位Ｖｏｕｔは光電流ＩＬの大きさに関わらず、低電源電位Ｖｓｓが参照電位Ｖｒｅｆを下回るため、Ｈレベルの信号が出力されるものである。
期間Ｂにおける各スイッチのオンまたはオフ、電荷の流れについて、図１３（Ａ）に模式的に示す。容量素子１０５は、第１のスイッチ９０３がオンになることによって、低電源電位Ｖｓｓが供給され放電する。また、第２のスイッチ１０４がオフになっているため、第２のｐチャネル型トランジスタ９０８から容量素子１０５への電荷の移動はない。
次に第１のスイッチ９０３がオフの状態、第２のスイッチ１０４がオンの状態にある期間Ｃについて説明する。まず期間Ｃにおいて、光電変換素子９０１に光が照射され光電流ＩＬが大きい場合（図１２中 ＩＬ：大）、容量素子１０５の一方の電極の電位Ｖｃａｐは、光電流ＩＬに応じて第２のｐチャネル型トランジスタ９０８より流れる電流Ｉが大きくなり、上昇する。そのため、時間ｔ０（時間ｔ０＜時間ｔ１＜時間ｔ２＜時間ｔ３）で容量素子１０５の電位ＶｃａｐがＶｓｓであったのが時間ｔ１で電位Ｖｒｅｆとなり、その後容量素子１０５への充電が完了することで電位Ｖｄｄとなる。このとき、コンパレータ１０６の出力信号の電位Ｖｏｕｔは、容量素子の電位Ｖｃａｐが低電源電位Ｖｓｓから参照電位Ｖｒｅｆとなった際に、Ｌレベルの信号を出力する。そして、当該信号でラッチ回路４０３は、入力されるカウント値を保持する。なお期間Ｃになる時間ｔ０と同時に、カウンター回路４０４およびラッチ回路４０３がリセットされ、カウンター回路４０４でクロック信号に基づくカウントアップがなされる。そして、時間ｔ１にコンパレータ１０６の出力信号の電位Ｖｏｕｔがラッチ回路４０３に入力されることで時間ｔ０から時間ｔ１の間の期間のクロック信号に基づいたカウント値ｔ１ｃｏｕｎｔが得られることとなる。
また第１のスイッチ９０３がオフの状態、第２のスイッチ１０４がオンの状態にある期間Ｃであって、光電変換素子９０１に光が照射され光電流ＩＬが中程度の場合（図１２中 ＩＬ：中）、容量素子１０５の一方の電極の電位Ｖｃａｐは、光電流ＩＬが大きい場合に比べ第２のｐチャネル型トランジスタ９０８に流れる電流Ｉが小さいため上昇の割合は小さいものの、増加していく。そのため、時間ｔ０で容量素子１０５の電位ＶｃａｐがＶｓｓであったのが時間ｔ２で電位Ｖｒｅｆとなり、その後容量素子１０５への充電が完了することで電位Ｖｄｄとなる。このとき、コンパレータ１０６の出力信号の電位Ｖｏｕｔは、容量素子の電位Ｖｃａｐが低電源電位Ｖｓｓから参照電位Ｖｒｅｆとなった際に、Ｌレベルの信号を出力する。そして当該信号でラッチ回路４０３は、入力されるカウント値を保持する。なお期間Ｃになる時間ｔ０と同時に、カウンター回路４０４およびラッチ回路４０３がリセットされ、カウンター回路４０４でクロック信号に基づくカウントアップがなされる。そして、時間ｔ２にコンパレータ１０６の出力信号の電位Ｖｏｕｔがラッチ回路４０３に入力されることで時間ｔ０から時間ｔ２の間の期間のクロック信号に基づいたカウント値ｔ２ｃｏｕｎｔが得られることとなる。
また第１のスイッチ９０３がオフの状態、第２のスイッチ１０４がオンの状態にある期間Ｃであって、光電変換素子９０１に光が照射され光電流ＩＬが小さい場合（図１２中 ＩＬ：小）、容量素子１０５の一方の電極の電位Ｖｃａｐは、光電流ＩＬが小さいため第２のｐチャネル型トランジスタ９０８に流れる電流Ｉも小さく上昇の割合も小さいものの、上昇していく。そのため、時間ｔ０で容量素子１０５の電位ＶｃａｐがＶｓｓであったのが時間ｔ３で電位Ｖｒｅｆとなり、その後容量素子１０５への充電が完了することで電位Ｖｄｄとなる。このとき、コンパレータ１０６の出力信号の電位Ｖｏｕｔは、容量素子の電位Ｖｃａｐが低電源電位Ｖｓｓから参照電位Ｖｒｅｆとなった際に、Ｌレベルの信号を出力する。そして当該信号でラッチ回路４０３は、入力されるカウント値を保持する。なお期間Ｃになる時間ｔ０と同時に、カウンター回路４０４およびラッチ回路４０３がリセットされ、カウンター回路４０４でクロック信号に基づくカウントアップがなされる。そして、時間ｔ３にコンパレータ１０６の出力信号の電位Ｖｏｕｔがラッチ回路４０３に入力されることで時間ｔ０から時間ｔ３の間の期間のクロック信号に基づいたカウント値ｔ３ｃｏｕｎｔが得られることとなる。
期間Ｃにおける各スイッチのオンまたはオフ、電荷の流れについて、図１３（Ｂ）に模式的に示す。容量素子１０５は、第１のスイッチ９０３がオフになることによって、新たに低電源電位Ｖｓｓにより放電されることはない。一方、第２のスイッチ１０４がオンになっているため、容量素子１０５へ第２のｐチャネル型トランジスタ９０８より電流Ｉが流れ、容量素子１０５への充電が行われる。なお、第２のｐチャネル型トランジスタ９０８を流れる電流Ｉは、増幅回路９０２がカレントミラー回路を形成していることにより、光電流ＩＬに比例した大きさとなる。
なお、第１のスイッチ９０３がオフの状態、第２のスイッチ１０４がオンの状態にある期間Ｃであって、光電変換素子９０１に光が照射されず光電流ＩＬが検出できない場合、容量素子１０５の一方の電極の電位Ｖｃａｐは、第２のｐチャネル型トランジスタ９０８に流れる電流Ｉが生じないため、ほとんど増加しない。そのため、時間ｔ０で容量素子１０５の電位ＶｃａｐがＶｓｓであるものの、時間の経過に伴う電位Ｖｒｅｆへの変化がない。このとき、コンパレータ１０６の出力信号の電位Ｖｏｕｔは、容量素子の電位Ｖｃａｐが低電源電位Ｖｓｓから参照電位Ｖｒｅｆに変化しないため、Ｈレベルの信号が出力し続けるものである。またクロック信号は、期間Ｃになった時間ｔ０より、カウンター回路４０４への出力がなされる。そのため上述のように光電流ＩＬに応じたカウント値を得ることが出来ずカウント値はカウンター回路の最大値に達してしまう。この場合、カウント値の最大値をラッチ回路に出力することが好ましい。
図１２、図１３（Ａ）、図１３（Ｂ）で説明したデジタル出力型の光電変換装置１０００の具体的な動作について、図１４に示すフローチャートを用いて説明する。
まず光電変換装置１０００は容量素子１０５の電荷の放電（リセット）を開始する（ステップ１３０１）。容量素子１０５の電荷の放電は、上述したように第１のスイッチ９０３をオン、第２のスイッチ１０４をオフにすることにより、低電源電位Ｖｓｓが供給された配線により容量素子１０５の両端の電極の電気的な接続をとることで行われる。またステップ１３０１では容量素子１０５の放電と共に、クロック生成回路４０５からのクロック信号の出力が行われる。
次に光電変換装置１０００は、容量素子１０５の電荷の放電の後、カウンター回路４０４のカウント値のリセットを行う（ステップ１３０２）。また、ステップ１３０２ではカウンター回路４０４のカウント値のリセットと共に、ラッチ回路４０３に保持されたカウント値の初期化を行う。
次に光電変換装置１０００は、光電変換回路９０９の第２のｐチャネル型トランジスタ９０８により、放電された容量素子１０５に電荷の充電をおこなう（ステップ１３０３）。容量素子１０５への電荷の充電は、上述したように第１のスイッチ９０３をオフ、第２のスイッチ１０４をオンにすることにより、容量素子１０５と第２のｐチャネル型トランジスタ９０８の第１端子との電気的な接続をさせることによって行われる。なお容量素子１０５への電荷の充電は、ステップ１３０２で行われるカウンター回路４０４のリセットと共に開始されてもよい。
次に、クロック生成回路４０５からのクロック信号の出力に応じて、カウンター回路４０４ではカウント値のカウントアップが行われる（ステップ１３０４）。
次に、カウントアップするカウント値が最大値に達した否かが判断される（ステップ１３０５）。ステップ１３０５のとき、カウント値が最大値に達していなければ、ラッチ回路４０３に出力されるコンパレータ１０６からの出力信号ＶｏｕｔがＬレベルであるか否かの判断がされる（ステップ１３０６）。ステップ１３０６のとき、カウント値が最大値に達しておらず、且つコンパレータ１０６の出力がＬレベルではない場合、再度ステップ１３０４でのカウント値のカウントアップが行われる。ステップ１３０５で、カウントアップするカウント値が最大値に達した場合、及びカウント値が最大値に達しておらず、且つコンパレータ１０６の出力がＬレベルのとき、ラッチ回路４０３がカウント値を保持する（ステップ１３０７）。以上の動作により、光電変換装置はラッチ回路でラッチしたカウント値に基づいて光の強度の検出を行う。本実施の形態では、カウント値が小さい程、光の強度が大きく、カウント値が大きいほど光の強度が小さいということになる。なお、カウント値が最大の場合には、光の検出がされなかったこととなるため、光の強度も「０」ということになる。
以上説明したように光電変換装置の構成では、上記実施の形態１と同様に、光電変換素子への入射光量に依らず、容量素子の充電を行う構成とするものである。そのため、入射光量が小さい場合であっても容量素子への電荷の蓄積を行い、光の強度の検出を行うことができる。また光電変換装置の構成は、容量素子のリセットした電荷を、入射光量に比例した電流を流すことのできる光電変換回路によって充電する構成とすることができる。そのため、定電流源またはスイッチ等の素子を新たに設けることなく、光の強度の検出を行うことができる。また特に本実施の形態で示した構成では、光電変換装置に対し、第１の電位Ｖｓｅｔを供給する必要がないため、配線数を少なくすることができ、光電変換装置の小型化を図ることができる。
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。
（実施の形態３）
本実施の形態では、光電変換装置の作製方法について図１５、図１６を用いて詳しく述べる。なお、本実施の形態では、光電変換装置の各回路を構成する素子である薄膜トランジスタ（ＴＦＴ）と、光電変換素子である縦型接合タイプのＰＩＮフォトダイオード（以下、フォトダイオードともいう）とを具備する光電変換装置の一例を示す。なお光電変換装置は、ＴＦＴ及びＰＩＮフォトダイオードの他に、記憶素子、抵抗、ダイオード、容量、インダクタなども用いることがある。また、光電変換装置は、縦型接合タイプのＰＩＮフォトダイオードの代わりに、縦型接合タイプのＰＮフォトダイオードを用いていても良い。
まず、透光性を有する基板１４０１上にフォトダイオード及び薄膜トランジスタを形成する。ここでは基板１４０１として、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板等を用いることができる。基板上に形成するトランジスタとして、薄膜トランジスタを用いることにより、基板上に、フォトダイオードと薄膜トランジスタを同一工程で作製することができるため、光電変換装置の量産化がし易いといった利点がある。
次いで、プラズマＣＶＤ法で下地絶縁膜１４０２となる酸化窒化珪素膜（膜厚１００ｎｍ）を形成し、さらに大気にふれることなく、半導体膜例えば水素を含む非晶質珪素膜（膜厚５４ｎｍ）を積層形成する。また、下地絶縁膜１４０２は酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜を用いて積層形成してもよい。例えば、下地絶縁膜１４０２として、窒化酸化珪素膜を５０ｎｍ、さらに酸化窒化珪素膜を１００ｎｍ積層した膜を形成してもよい。なお、窒化酸化珪素膜や窒化珪素膜は、ガラス基板からのアルカリ金属などの不純物拡散を防止するブロッキング層として機能する。なお、石英基板など不純物の拡散がさして問題とならない基板を用いる場合は、必ずしも設ける必要はない。
なお、酸化窒化珪素膜とは、その組成として、窒素よりも酸素の含有量が多い膜であって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、珪素が２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれる膜をいう。また、窒化酸化珪素膜とは、その組成として、酸素よりも窒素の含有量が多い膜であって、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、珪素が２５〜３５原子％、水素が１０〜２５原子％の範囲で含まれる膜をいう。但し、酸化窒化珪素または窒化酸化珪素を構成する原子の合計を１００原子％としたとき、窒素、酸素、珪素及び水素の含有比率が上記の範囲内に含まれるものとする。
次いで、上記非晶質珪素膜を公知の技術（固相成長法、レーザ結晶化方法、触媒金属を用いた結晶化方法など）により結晶化させて、結晶構造を有する半導体膜（結晶性半導体膜）、例えば多結晶珪素膜を形成する。ここでは、触媒元素を用いた結晶化方法を用いて多結晶珪素膜を得る。重量換算で１０ｐｐｍのニッケルを含む酢酸ニッケル溶液をスピナーで添加する。なお、溶液を添加する方法に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜（ここでは多結晶珪素膜）を形成する。ここでは熱処理（５００℃、１時間）の後、結晶化のための熱処理（５５０℃、４時間）を行って多結晶珪素膜を得る。
次いで、多結晶珪素膜表面の酸化膜を希フッ酸等で除去する。その後、結晶化率を高め、結晶粒内に残される欠陥を補修するためのレーザ光（ＸｅＣｌ：波長３０８ｎｍ）の照射を大気中、または酸素雰囲気中で行う。
レーザ光には波長４００ｎｍ以下のエキシマレーザ光や、ＹＡＧレーザの第２高調波又は第３高調波を用いる。ここでは、繰り返し周波数１０〜１０００Ｈｚ程度のパルスレーザ光を用い、当該レーザ光を光学系にて１００〜５００ｍＪ／ｃｍ２に集光し、９０〜９５％のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。本実施例では、繰り返し周波数３０Ｈｚ、エネルギー密度４７０ｍＪ／ｃｍ２でレーザ光の照射を大気中で行なう。
なお、大気中、または酸素雰囲気中で行うため、レーザ光の照射により表面に酸化膜が形成される。なお、本実施例ではパルスレーザを用いた例を示したが、連続発振のレーザを用いてもよく、半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を適用すればよい。
連続発振のレーザを用いる場合には、出力１０Ｗの連続発振のＹＶＯ４レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ４結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。
次いで、上記レーザ光の照射により形成された酸化膜に加え、オゾン水で表面を１２０秒処理して合計１〜５ｎｍの酸化膜からなるバリア層を形成する。このバリア層は、結晶化させるために添加した触媒元素、例えばニッケル（Ｎｉ）を膜中から除去するために形成する。ここではオゾン水を用いてバリア層を形成したが、酸素雰囲気下の紫外線の照射で結晶構造を有する半導体膜の表面を酸化する方法や酸素プラズマ処理により結晶構造を有する半導体膜の表面を酸化する方法やプラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜を堆積してバリア層を形成してもよい。また、バリア層を形成する前にレーザ光の照射により形成された酸化膜を除去してもよい。
次いで、バリア層上にスパッタ法にてゲッタリングサイトとなるアルゴンを含む非晶質珪素膜を１０ｎｍ〜４００ｎｍ、ここでは膜厚１００ｎｍで成膜する。ここでは、アルゴンを含む非晶質珪素膜は、シリコンターゲットを用いてアルゴンを含む雰囲気下で形成する。プラズマＣＶＤ法を用いてアルゴンを含む非晶質珪素膜を形成する場合、成膜条件は、モノシランとアルゴンの流量比（ＳｉＨ４：Ａｒ）を１：９９とし、成膜圧力を６．６６５Ｐａとし、ＲＦパワー密度を０．０８７Ｗ／ｃｍ２とし、成膜温度を３５０℃とする。
その後、６５０℃に加熱された炉に入れて３分の熱処理を行い触媒元素を除去（ゲッタリング）する。これにより結晶構造を有する半導体膜中の触媒元素濃度が低減される。炉に代えてランプアニール装置を用いてもよい。
次いで、バリア層をエッチングストッパとして、ゲッタリングサイトであるアルゴンを含む非晶質珪素膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。
なお、触媒元素を用いて半導体膜の結晶化を行わない場合には、上述したバリア層の形成、ゲッタリングサイトの形成、ゲッタリングのための熱処理、ゲッタリングサイトの除去、バリア層の除去などの工程は不要である。
次いで、得られた結晶構造を有する半導体膜（例えば結晶性珪素膜）の表面にオゾン水で薄い酸化膜を形成した後、第１のフォトマスクを用いてレジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された半導体膜（本明細書では「島状半導体領域１４０３」という）を形成する（図１５（Ａ）参照）。島状半導体領域を形成した後、レジストからなるマスクを除去する。
次いで、必要があればＴＦＴのしきい値を制御するために微量な不純物元素（ホウ素またはリン）のドーピングを行う。ここでは、ジボラン（Ｂ２Ｈ６）を質量分離しないでプラズマ励起したイオンドープ法を用いる。
次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時に島状半導体領域１４０３の表面を洗浄した後、ゲート絶縁膜１４０４となる珪素を主成分とする絶縁膜を形成する。ここでは、プラズマＣＶＤ法により１１５ｎｍの厚さで窒素を含む酸化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成する。
次いで、ゲート絶縁膜１４０４上に金属膜を形成した後、第２のフォトマスクを用いて、ゲート電極１４０８、配線１４０５及び１４０６、端子電極１４０７を形成する（図１５（Ｂ）参照）。この金属膜として、例えば窒化タンタル及びタングステン（Ｗ）をそれぞれ３０ｎｍ、３７０ｎｍ積層した膜を用いる。
また、ゲート電極１４０８、配線１４０５、配線１４０６、及び端子電極１４０７として、上記以外にもチタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ネオジム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。
次いで、島状半導体領域１４０３への一導電型を付与する不純物元素の導入を行って、ＴＦＴ１５００のソース領域またはドレイン領域１４０９の形成を行う（図１５（Ｃ）参照）。本実施の形態では一例として、ｎチャネル型ＴＦＴを形成するので、ｎ型を付与する不純物元素、例えばリン（Ｐ）、砒素（Ａｓ）を島状半導体領域１４０３に導入する。ｐチャネル型ＴＦＴを形成する際には、ｐ型の不純物を島状半導体領域１４０３に導入する。
次いで、ＣＶＤ法により酸化珪素膜を含む第１の層間絶縁膜（図示しない）を５０ｎｍ形成した後、それぞれの島状半導体領域に添加された不純物元素を活性化処理する工程を行う。この活性化工程は、ランプ光源を用いたラピッドサーマルアニール法（ＲＴＡ法）、或いはＹＡＧレーザまたはエキシマレーザを裏面から照射する方法、或いは炉を用いた熱処理、或いはこれらの方法のうち、いずれかと組み合わせた方法によって行う。
次いで、水素及び酸素を含む窒化珪素膜を含む第２の層間絶縁膜１４１０を、例えば１０ｎｍの膜厚で形成する。
次いで、第２の層間絶縁膜１４１０上に絶縁物材料から成る第３の層間絶縁膜１４１１を形成する（図１５（Ｄ）参照）。第３の層間絶縁膜１４１１はＣＶＤ法で得られる絶縁膜を用いることができる。本実施の形態においては密着性を向上させるため、第３の層間絶縁膜１４１１として、９００ｎｍの膜厚で形成した窒素を含む酸化珪素膜を形成する。
次に、熱処理（３００〜５５０℃で１〜１２時間の熱処理、例えば窒素雰囲気中４１０℃で１時間）を行い、島状半導体領域１４０３を水素化する。この工程は第２の層間絶縁膜１４１０に含まれる水素により島状半導体膜のダングリングボンドを終端させるために行うものである。ゲート絶縁膜１４０４の存在に関係なく島状半導体膜を水素化することができる。
また第３の層間絶縁膜１４１１として、シロキサンを用いた絶縁膜、及びそれらの積層構造を用いることも可能である。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造で構成される。置換基として、少なくとも水素を含む化合物（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フッ素を用いてもよい。または置換基として、少なくとも水素を含む化合物と、フッ素とを用いてもよい。
第３の層間絶縁膜１４１１としてシロキサンを用いた絶縁膜、及びそれらの積層構造を用いた場合は、第２の層間絶縁膜１４１０を形成後、島状半導体膜を水素化するための熱処理を行い、次に第３の層間絶縁膜１４１１を形成することもできる。
次いで、第３のフォトマスクを用いてレジストからなるマスクを形成し、第１の層間絶縁膜、第２の層間絶縁膜１４１０及び第３の層間絶縁膜１４１１またはゲート絶縁膜１４０４を選択的にエッチングしてコンタクトホールを形成する。そして、レジストからなるマスクを除去する。
なお、第３の層間絶縁膜１４１１は必要に応じて形成すればよく、第３の層間絶縁膜１４１１を形成しない場合は、第２の層間絶縁膜１４１０を形成後に第１の層間絶縁膜、第２の層間絶縁膜１４１０及びゲート絶縁膜１４０４を選択的にエッチングしてコンタクトホールを形成する。
次いで、スパッタ法で金属積層膜を成膜した後、第４のフォトマスクを用いてレジストからなるマスクを形成し、選択的に金属積層膜をエッチングして、配線１４１２、接続電極１４１３、端子電極１４１４、ＴＦＴ１５００のソース電極またはドレイン電極１４１５を形成する。そして、レジストからなるマスクを除去する。なお、本実施の形態の金属膜は、膜厚１００ｎｍのＴｉ膜と、膜厚３５０ｎｍのＳｉを微量に含むＡｌ膜と、膜厚１００ｎｍのＴｉ膜との３層を積層したものとする。
また配線１４１２、接続電極１４１３、端子電極１４１４、及びＴＦＴ１５００のソース電極又はドレイン電極１４１５を単層の導電膜により形成する場合は、耐熱性及び導電率等の点からチタン膜（Ｔｉ膜）が好ましい。またチタン膜に変えて、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ネオジム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。配線１４１２、接続電極１４１３、端子電極１４１４、及びＴＦＴ１５００のソース電極又はドレイン電極１４１５を単層膜にすることにより、作製工程において成膜回数を減少させることが可能となる。
以上の工程で、多結晶珪素膜を用いたトップゲート型ＴＦＴ１５００を作製することができる。
次いで、後に形成される光電変換素子（代表的にはアモルファスシリコン）と反応して合金になりにくい導電性の金属膜（チタン（Ｔｉ）またはモリブデン（Ｍｏ）など）を成膜した後、第５のフォトマスクを用いてレジストからなるマスクを形成し、選択的に導電性の金属膜をエッチングして配線１４１２を覆う保護電極１４１６、保護電極１４１７、保護電極１４１８、及び保護電極１４１９を形成する（図１６（Ａ））。ここではスパッタ法で得られる膜厚２００ｎｍのＴｉ膜を用いる。なお、同様に接続電極１４１３、端子電極１４１４、ＴＦＴ１５００のソース電極またはドレイン電極１４１５も導電性の金属膜で覆われる。従って、導電性の金属膜は、これらの電極における２層目のＡｌ膜が露呈されている側面も覆い、導電性の金属膜は光電変換素子へのアルミニウム原子の拡散も防止できる。
ただし、配線１４１２、接続電極１４１３、端子電極１４１４、及びＴＦＴ１５００のソース電極またはドレイン電極１４１５を、単層の導電膜で形成する場合、保護電極１４１６、保護電極１４１７、保護電極１４１８、及び保護電極１４１９は形成しなくてもよい。
次に第３の層間絶縁膜１４１１上に、ｐ型半導体層１４２０ｐ、ｉ型半導体層１４２０ｉ及びｎ型半導体層１４２０ｎを含む光電変換素子１４２０を形成する。
ｐ型半導体層１４２０ｐは、周期表第１３属の不純物元素、例えばホウ素（Ｂ）を含んだセミアモルファスシリコン膜をプラズマＣＶＤ法にて成膜して形成すればよい。
また配線１４１２及び保護電極１４１６は光電変換素子１４２０の最下層、本実施例ではｐ型半導体層１４２０ｐと接している。
ｐ型半導体層１４２０ｐを形成したら、さらにｉ型半導体層１４２０ｉ及びｎ型半導体層１４２０ｎを順に形成する。これによりｐ型半導体層１４２０ｐ、ｉ型半導体層１４２０ｉ及びｎ型半導体層１４２０ｎを有する光電変換素子１４２０が形成される。
ｉ型半導体層１４２０ｉとしては、例えばプラズマＣＶＤ法でセミアモルファスシリコン膜を形成すればよい。またｎ型半導体層１４２０ｎとしては、周期表第１５属の不純物元素、例えばリン（Ｐ）を含むセミアモルファスシリコン膜を形成してもよいし、セミアモルファスシリコン膜を形成後、周期表第１５属の不純物元素を導入してもよい。
またｐ型半導体層１４２０ｐ、ｉ型半導体層１４２０ｉ、ｎ型半導体層１４２０ｎとして、セミアモルファス半導体膜だけではなく、アモルファス半導体膜を用いてもよい。
次いで、全面に絶縁物材料（例えば珪素を含む無機絶縁膜）からなる封止層１４２１を厚さ１μｍ〜３０μｍで形成して図１６（Ｂ）の状態を得る。ここでは絶縁物材料膜としてＣＶＤ法により、膜厚１μｍの窒素を含む酸化珪素膜を形成する。ＣＶＤ法による絶縁膜を用いることによって密着性の向上を図っている。
次いで、封止層１４２１をエッチングして開口部を設けた後、スパッタ法により端子電極１４２２及び端子電極１４２３を形成する。端子電極１４２２及び１４２３は、チタン膜（Ｔｉ膜）（１００ｎｍ）と、ニッケル膜（Ｎｉ膜）（３００ｎｍ）と、金膜（Ａｕ膜）（５０ｎｍ）との積層膜とする。こうして得られる端子電極１４２２及び端子電極１４２３の固着強度は５Ｎを超え、端子電極として十分な固着強度を有している。
以上の工程で、半田接続が可能な端子電極１４２２及び端子電極１４２３が形成され、図１６（Ｃ）に示す構造が得られる。
なお上記工程で得られる光電変換装置は、基板より個々に切断して複数の光電変換装置を切り出すことで大量生産が可能である。１枚の大面積基板（例えば６００ｃｍ×７２０ｃｍ）からは大量の光電変換装置（例えば２ｍｍ×１．５ｍｍ）を製造することができる。
なお、本実施の形態で示す島状半導体領域１４０３の作製方法としては、上記作製方法に限らず他の作製方法を用いて形成することもできる。一例としては、ＳＯＩ（シリコン・オン・インシュレータ）基板を用いて島状半導体領域１４０３を形成してもよい。ＳＯＩ基板としては、公知のＳＯＩ基板を用いればよく、その作製方法や構造は特に限定されない。ＳＯＩ基板としては、代表的にはＳＩＭＯＸ基板や貼り合わせ基板が挙げられる。また、貼り合わせ基板の例として、ＥＬＴＲＡＮ（登録商標）、ＵＮＩＢＯＮＤ（登録商標）、スマートカット（登録商標）等が挙げられる。
ＳＩＭＯＸ基板は、単結晶シリコン基板に酸素イオンを注入し、１３００℃以上で熱処理して埋め込み酸化膜層（ＢＯＸ；Ｂｕｒｉｅｄ Ｏｘｉｄｅ）を形成することにより、表面に薄膜シリコン層を形成し、ＳＯＩ構造を得ることができる。薄膜シリコン層は、埋め込み酸化膜層により、単結晶シリコン基板と絶縁分離されている。また、埋め込み酸化膜層形成後に、さらに熱酸化するＩＴＯＸ（Ｉｎｔｅｒｎａｌ Ｔｈｅｒｍａｌ Ｏｘｉｄａｔｉｏｎ−ＳＩＭＯＸ）と呼ばれる技術を用いることもできる。
貼り合わせ基板は、酸化膜層を介して２枚の単結晶シリコン基板（第１単結晶シリコン基板、第２単結晶シリコン基板）を貼り合わせ、一方の単結晶シリコン基板を貼り合わせた面ではない方の面から薄膜化することにより、表面に薄膜シリコン層を形成したＳＯＩ基板のことをいう。酸化膜層は、一方の基板（ここでは第１単結晶シリコン基板）を熱酸化して形成することができる。また、２枚の単結晶シリコン基板は、接着剤なしで直接貼り合わせることができる。
なお、貼り合わせ基板としては、２枚の単結晶基板を貼り合わせることに限らず、ガラス基板等の絶縁表面を有する基板と、単結晶基板とを貼り合わせてＳＯＩ基板を作製してもよい。
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。
（実施の形態４）
光電変換装置は、入射光量が小さい場合であっても、容量素子への電荷の蓄積を行い、光の強度の検出を可能とし、構成する定電流源またはスイッチ等の素子数を増加させることなく動作させることができるといった特徴を有している。よって、光電変換装置を具備する電子機器は、光電変換装置をその構成要素に追加することに伴って、電子機器の生産コストの上昇を抑制し、暗所での光の検出を行うことができる。光電変換装置は、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、光電変換装置を用いることができる電子機器として、携帯電話、携帯型ゲーム機または電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、などが挙げられる。これら電子機器の具体例を図１７に示す。
図１７（Ａ）は表示装置であり、筐体５００１、表示部５００２、センサ部５００３等を有する。光電変換装置は、センサ部５００３に用いることができる。センサ部５００３は外光の強度を検知する。表示装置は、検知した外光の強度に合わせて、表示部５００２の輝度のコントロールを行うことができる。外光の強度に合わせて表示部５００２の輝度のコントロールすることで、表示装置の消費電力を抑えることができる。なお、表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
図１７（Ｂ）は携帯電話であり、本体５１０１、表示部５１０２、音声入力部５１０３、音声出力部５１０４、操作キー５１０５、センサ部５１０６等を有する。センサ部５１０６は外光の強度を検知する。携帯電話は、検知した外光の強度に合わせて、表示部５１０２または操作キー５１０５の輝度のコントロールを行うことができる。外光の強度に合わせて表示部５１０２または操作キー５１０５の輝度のコントロールすることで、携帯電話の消費電力を抑えることができる。
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。
１０ 光電変換装置
１１ 光電変換素子
１２ 増幅回路
１３ スイッチ
１４ スイッチ
１５ 容量素子
１６ コンパレータ
１７ 光電変換回路
１００ 光電変換装置
１０１ 光電変換素子
１０２ 増幅回路
１０３ スイッチ
１０４ スイッチ
１０５ 容量素子
１０６ コンパレータ
１０７ ｎチャネル型トランジスタ
１０８ ｎチャネル型トランジスタ
１０９ 光電変換回路
２０３ ｐチャネル型トランジスタ
２０４ アナログスイッチ
４００ 光電変換装置
４０１ 定電圧回路
４０２ 制御回路
４０３ ラッチ回路
４０４ カウンター回路
４０５ クロック生成回路
４０６ インターフェース回路
７０１ ステップ
７０２ ステップ
７０３ ステップ
７０４ ステップ
７０５ ステップ
７０６ ステップ
７０７ ステップ
９００ 光電変換装置
９０１ 光電変換素子
９０２ 増幅回路
９０３ スイッチ
９０７ ｐチャネル型トランジスタ
９０８ ｐチャネル型トランジスタ
９０９ 光電変換回路
１０００ 光電変換装置
１１００ 光電変換装置
１３０１ ステップ
１３０２ ステップ
１３０３ ステップ
１３０４ ステップ
１３０５ ステップ
１３０６ ステップ
１３０７ ステップ
１４０１ 基板
１４０２ 下地絶縁膜
１４０３ 島状半導体領域
１４０４ ゲート絶縁膜
１４０５ 配線
１４０６ 配線
１４０７ 端子電極
１４０８ ゲート電極
１４０９ ドレイン領域
１４１０ 層間絶縁膜
１４１１ 層間絶縁膜
１４１２ 配線
１４１３ 接続電極
１４１４ 端子電極
１４１５ ドレイン電極
１４１６ 保護電極
１４１７ 保護電極
１４１８ 保護電極
１４１９ 保護電極
１４２０ 光電変換素子
１４２１ 封止層
１４２２ 端子電極
１４２３ 端子電極
１５００ ＴＦＴ
５００１ 筐体
５００２ 表示部
５００３ センサ部
５１０１ 本体
５１０２ 表示部
５１０３ 音声入力部
５１０４ 音声出力部
５１０５ 操作キー
５１０６ センサ部
１４２０ｉ ｉ型半導体層
１４２０ｎ ｎ型半導体層
１４２０ｐ ｐ型半導体層

Claims (16)

  1. 光電変換素子と、前記光電変換素子の出力電流を増幅する増幅回路と、を含む光電変換回路と、
    第１のスイッチを介して第１の電位が供給され、第２のスイッチを介して前記増幅回路で増幅された電流に応じた充電または放電がなされる容量素子と、
    前記容量素子の一方の電極の電位と第２の電位を比較するためのコンパレータと、
    を有することを特徴とする光電変換装置。
  2. 光電変換素子と、前記光電変換素子の出力電流が流れる第１のｎチャネル型トランジスタと、前記出力電流が増幅された電流が流れる第２のｎチャネル型トランジスタと、を含む回路と、を有する光電変換回路と、
    第１のスイッチを介して第１の電位が供給されることにより充電され、第２のスイッチを介して前記第２のｎチャネル型トランジスタの第１端子と電気的に接続されることで放電される容量素子と、
    前記容量素子の一方の電極の電位と第２の電位を比較するためのコンパレータと、
    を有することを特徴とする光電変換装置。
  3. 請求項１または請求項２において、前記コンパレータは、前記容量素子の一方の電極の電位と第２の電位を比較した結果を出力信号として出力することを特徴とする光電変換装置。
  4. 請求項３において、
    前記光電変換装置は、
    クロック信号を生成し、出力するクロック生成回路と、
    前記クロック信号によりカウント値をカウントアップし、前記出力信号に基づいて前記カウント値を出力するカウンター回路と、
    前記カウント値を保持するラッチ回路と、
    を有することを特徴とする光電変換装置。
  5. 請求項２乃至請求項４のいずれか一において、前記光電変換回路は前記第２のｎチャネル型トランジスタを複数有し、前記複数の第２のｎチャネル型トランジスタにおける第１端子及び第２端子は、互いに電気的に接続されていることを特徴とする光電変換装置。
  6. 請求項２乃至請求項５のいずれか一において、前記第１のｎチャネル型トランジスタ、前記第２のｎチャネル型トランジスタ、前記第１のスイッチ及び前記第２のスイッチは、薄膜トランジスタで構成されていることを特徴とする光電変換装置。
  7. 光電変換素子と、前記光電変換素子の出力電流を流すための第１のｐチャネル型トランジスタと、前記出力電流が増幅された電流を流すための第２のｐチャネル型トランジスタと、を含むカレントミラー回路と、を有する光電変換回路と、
    第１のスイッチを介して第１の電位が供給されることにより放電され、第２のスイッチを介して前記第２のｐチャネル型トランジスタの第１端子と電気的に接続されることで充電される容量素子と、
    前記容量素子の一方の電極の電位と第２の電位を比較するためのコンパレータと、
    を有することを特徴とする光電変換装置。
  8. 請求項７において、前記コンパレータは、前記容量素子の一方の電極の電位と前記第２の電位を比較した結果を出力信号として出力することを特徴とする光電変換装置。
  9. 請求項８において、
    前記光電変換装置は、
    クロック信号を生成し出力するクロック生成回路と、
    前記クロック信号によりカウント値をカウントアップし、前記出力信号に基づいて前記カウント値を出力するカウンター回路と、
    前記カウント値を保持するラッチ回路と、を有することを特徴とする光電変換装置。
  10. 請求項７乃至請求項９のいずれか一において、前記光電変換回路は前記第２のｐチャネル型トランジスタを複数有し、前記複数の第２のｐチャネル型トランジスタにおける第１端子及び第２端子は、互いに電気的に接続されて設けられることを特徴とする光電変換装置。
  11. 請求項７乃至請求項１０のいずれか一において、前記第１のｐチャネル型トランジスタ、前記第２のｐチャネル型トランジスタ、並びに前記第１のスイッチ及び前記第２のスイッチは、薄膜トランジスタであることを特徴とする光電変換装置。
  12. 請求項１乃至請求項１１のいずれか一において、
    前記光電変換装置は、透光性基板上に設けられていることを特徴とする光電変換装置。
  13. 請求項１乃至請求項１２に記載の光電変換装置を具備することを特徴とする電子機器。
  14. 第１のスイッチと、
    第２のスイッチと、
    容量素子と、
    光電変換素子並びに前記光電変換素子の出力電流を流すための第１のｎチャネル型トランジスタ及び前記出力電流が増幅された電流を流すための第２のｎチャネル型トランジスタを含むカレントミラー回路を有する光電変換回路と、
    前記容量素子の一方の電極と第２の電位を比較するためのコンパレータと、を有し、
    前記第１のスイッチを導通状態、前記第２のスイッチを非導通状態とすることにより、前記容量素子を第１の電位により充電させ、
    前記第１のスイッチを非導通状態、前記第２のスイッチを導通状態とし、前記容量素子を前記第１のｎチャネル型トランジスタを流れる電流に応じて放電させ、
    前記コンパレータより前記容量素子の一方の電極の電位と前記第２の電位を比較した結果を出力信号として出力することを特徴とする光電変換装置の駆動方法。
  15. 第１のスイッチと、
    第２のスイッチと、
    容量素子と、
    光電変換素子並びに前記光電変換素子の出力電流を流すための第１のｐチャネル型トランジスタ及び前記出力電流が増幅された電流を流すための第２のｐチャネル型トランジスタを含むカレントミラー回路を有する光電変換回路と、
    前記容量素子の一方の電極と第２の電位を比較するためのコンパレータと、を有し、
    前記第１のスイッチを導通状態、前記第２のスイッチを非導通状態とすることにより、前記容量素子を第１の電位により放電させ、
    前記第１のスイッチを非導通状態、前記第２のスイッチを導通状態とし、前記容量素子を前記第１のｎチャネル型トランジスタを流れる電流に応じて充電させ、
    前記コンパレータより前記容量素子の一方の電極の電位と前記第２の電位を比較した結果を出力信号として出力することを特徴とする光電変換装置の駆動方法。
  16. 請求項１４または請求項１５において、
    前記光電変換装置は、ラッチ回路と、カウンター回路と、及びクロック生成回路と、を有し、
    前記第１のスイッチを非導通状態、前記第２のスイッチを導通状態となったと同時に、前記クロック生成回路はクロック信号を出力し、
    前記カウンター回路は、前記クロック信号に応じてカウント値をカウントアップし、
    前記ラッチ回路は、前記出力信号に基づき、前記カウント値を保持することを特徴とする光電変換装置の駆動方法。
JP2009118196A 2008-05-21 2009-05-15 光電変換装置、及び当該光電変換装置の駆動方法、並びに当該光電変換装置を具備する電子機器 Withdrawn JP2010004025A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009118196A JP2010004025A (ja) 2008-05-21 2009-05-15 光電変換装置、及び当該光電変換装置の駆動方法、並びに当該光電変換装置を具備する電子機器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008132835 2008-05-21
JP2009118196A JP2010004025A (ja) 2008-05-21 2009-05-15 光電変換装置、及び当該光電変換装置の駆動方法、並びに当該光電変換装置を具備する電子機器

Publications (2)

Publication Number Publication Date
JP2010004025A true JP2010004025A (ja) 2010-01-07
JP2010004025A5 JP2010004025A5 (ja) 2012-05-10

Family

ID=41341382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009118196A Withdrawn JP2010004025A (ja) 2008-05-21 2009-05-15 光電変換装置、及び当該光電変換装置の駆動方法、並びに当該光電変換装置を具備する電子機器

Country Status (2)

Country Link
US (1) US8124922B2 (ja)
JP (1) JP2010004025A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010016449A1 (en) * 2008-08-08 2010-02-11 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and electronic device having the same
KR102023128B1 (ko) 2009-10-21 2019-09-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 회로 및 반도체 장치
KR101733755B1 (ko) * 2010-01-15 2017-05-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
WO2011099368A1 (en) * 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US8369172B2 (en) 2010-07-27 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits for providing clock periods and operating methods thereof
US9209209B2 (en) * 2010-10-29 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for operating the same
JP5886806B2 (ja) * 2013-09-17 2016-03-16 キヤノン株式会社 固体撮像装置
US10197455B2 (en) * 2015-05-19 2019-02-05 Advanced Micro Devices, Inc. Thermal oscillator
JP6517664B2 (ja) * 2015-10-28 2019-05-22 浜松ホトニクス株式会社 読み出し回路
JP6906978B2 (ja) 2016-02-25 2021-07-21 株式会社半導体エネルギー研究所 半導体装置、半導体ウェハ、および電子機器
US10084976B2 (en) * 2016-11-02 2018-09-25 Raytheon Company Flux rate unit cell focal plane array

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682875A (ja) * 1992-09-02 1994-03-25 Fuji Film Micro Device Kk 露光量計測装置
JPH06164827A (ja) * 1992-11-20 1994-06-10 Fuji Xerox Co Ltd イメ−ジセンサ用集積回路
JP2000292258A (ja) * 1999-04-09 2000-10-20 Casio Comput Co Ltd 光センサ駆動装置
JP2000307140A (ja) * 1999-04-23 2000-11-02 Matsushita Electric Works Ltd 太陽電池式照度センサ
JP2002286504A (ja) * 2001-03-27 2002-10-03 Citizen Watch Co Ltd 光センサ回路およびこれを用いた光学式変位測長器
JP2003133870A (ja) * 2001-10-26 2003-05-09 Fujitsu Ltd 光センサ回路
JP2005265444A (ja) * 2004-03-16 2005-09-29 Stanley Electric Co Ltd 光検出装置及び光検出方法
JP2006032438A (ja) * 2004-07-12 2006-02-02 Hamamatsu Photonics Kk 光半導体集積回路装置
JP2007005774A (ja) * 2005-05-23 2007-01-11 Semiconductor Energy Lab Co Ltd 光電変換装置及びその作製方法
JP2007119911A (ja) * 2005-09-27 2007-05-17 Semiconductor Energy Lab Co Ltd 成膜装置、成膜方法、及び光電変換装置の作製方法
JP2007318111A (ja) * 2006-04-27 2007-12-06 Semiconductor Energy Lab Co Ltd 半導体装置及びそれを用いた電子機器
JP2008042886A (ja) * 2006-07-14 2008-02-21 Rohm Co Ltd アナログ／ディジタル変換器、照度センサ、照明装置、電子機器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63144331A (ja) * 1986-12-09 1988-06-16 Minolta Camera Co Ltd スチルカメラシステム
JPH06313840A (ja) 1993-04-30 1994-11-08 Fuji Film Micro Device Kk 測光装置と測光方法
EP0793380A2 (en) * 1996-02-29 1997-09-03 Kabushiki Kaisha Toshiba A noise cancelling circuit for pixel signals and an image pickup device using the noise cancelling circuit

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682875A (ja) * 1992-09-02 1994-03-25 Fuji Film Micro Device Kk 露光量計測装置
JPH06164827A (ja) * 1992-11-20 1994-06-10 Fuji Xerox Co Ltd イメ−ジセンサ用集積回路
JP2000292258A (ja) * 1999-04-09 2000-10-20 Casio Comput Co Ltd 光センサ駆動装置
JP2000307140A (ja) * 1999-04-23 2000-11-02 Matsushita Electric Works Ltd 太陽電池式照度センサ
JP2002286504A (ja) * 2001-03-27 2002-10-03 Citizen Watch Co Ltd 光センサ回路およびこれを用いた光学式変位測長器
JP2003133870A (ja) * 2001-10-26 2003-05-09 Fujitsu Ltd 光センサ回路
JP2005265444A (ja) * 2004-03-16 2005-09-29 Stanley Electric Co Ltd 光検出装置及び光検出方法
JP2006032438A (ja) * 2004-07-12 2006-02-02 Hamamatsu Photonics Kk 光半導体集積回路装置
JP2007005774A (ja) * 2005-05-23 2007-01-11 Semiconductor Energy Lab Co Ltd 光電変換装置及びその作製方法
JP2007119911A (ja) * 2005-09-27 2007-05-17 Semiconductor Energy Lab Co Ltd 成膜装置、成膜方法、及び光電変換装置の作製方法
JP2007318111A (ja) * 2006-04-27 2007-12-06 Semiconductor Energy Lab Co Ltd 半導体装置及びそれを用いた電子機器
JP2008042886A (ja) * 2006-07-14 2008-02-21 Rohm Co Ltd アナログ／ディジタル変換器、照度センサ、照明装置、電子機器

Also Published As

Publication number Publication date
US8124922B2 (en) 2012-02-28
US20090289174A1 (en) 2009-11-26

Similar Documents

Publication Publication Date Title
US8124922B2 (en) Photoelectric conversion device including photoelectric conversion element and amplifier circuit having a thin film transistor
JP5667273B2 (ja) 光電変換装置
US8054596B2 (en) Semiconductor device
JP5222649B2 (ja) 光電変換装置及びその光電変換装置を具備する電子機器
KR101401528B1 (ko) 광전변환장치 및 그 광전변환장치를 구비하는 전자기기
US7531784B2 (en) Semiconductor device and electronic appliance using the same
JP5897647B2 (ja) 光検出装置
JP4619318B2 (ja) 光電変換装置
JP5371491B2 (ja) 静電保護回路、半導体装置、及び半導体装置を具備する電子機器
JP4750070B2 (ja) 半導体装置及びそれを用いた電子機器
JP5632944B2 (ja) 測光装置、電子機器
US8207487B2 (en) Photoelectric conversion device including charge/discharge circuit
JP5461094B2 (ja) 光電変換装置、及び当該光電変換装置を具備する電子機器
JP5132443B2 (ja) 光電変換装置、並びに当該光電変換装置を具備するフォトｉｃ及び電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120321

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120321

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140212

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20140303