CN102723364B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN102723364B
CN102723364B CN201210173533.0A CN201210173533A CN102723364B CN 102723364 B CN102723364 B CN 102723364B CN 201210173533 A CN201210173533 A CN 201210173533A CN 102723364 B CN102723364 B CN 102723364B
Authority
CN
China
Prior art keywords
oxide semiconductor
layer
transistor
equal
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210173533.0A
Other languages
English (en)
Other versions
CN102723364A (zh
Inventor
山崎舜平
津吹将志
野田耕生
丰高耕平
渡边一德
原田光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102723364A publication Critical patent/CN102723364A/zh
Application granted granted Critical
Publication of CN102723364B publication Critical patent/CN102723364B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/15—Static random access memory [SRAM] devices comprising a resistor load element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Abstract

一个目的是提供一种存储器装置，其中包括能够由具有低截止态电流的薄膜晶体管没有问题地来操作的存储器元件。所提供的是一种存储器装置，其中包括包含氧化物半导体层的至少一个薄膜晶体管的存储器元件配置成矩阵。包括氧化物半导体层的薄膜晶体管具有高场效应迁移率和低截止态电流，并且因而能够有利地没有问题地来操作。另外，功率消耗能够降低。在包括氧化物半导体层的薄膜晶体管设置在显示装置的像素中的情况下，这种存储器装置特别有效，因为存储器装置和像素能够在一个衬底之上形成。

Description

半导体器件
技术领域
本发明涉及半导体器件。具体来说，本发明涉及包括存储器电路(例如存储器装置)的半导体器件。
背景技术
使用在具有绝缘表面的衬底之上所形成的半导体薄膜来形成晶体管的技术一直受到关注。晶体管用于以液晶电视为代表的显示装置。硅已知为可适用于晶体管的半导体薄膜的材料；但是，氧化物半导体在近年来受到关注。
作为氧化物半导体的材料，氧化锌或者包含氧化锌作为其成分的材料是已知的(例如专利文献1和2)。此外，公开有使用电子载流子浓度小于1018cm-3的非晶氧化物(氧化物半导体)所形成的晶体管(例如专利文献3)。
[参考文献]
[专利文献]
[专利文献1]日本专利申请公开No.2007-123861
[专利文献2]日本专利申请公开No.2007-096055
[专利文献3]日本专利申请公开No.2006-165529
发明内容
但是，与氧化物半导体中的化学计量组成的差异在薄膜形成工序中发生。氧化物半导体的电导率因氧过剩或氧缺陷而发生变化。此外，在形成氧化物半导体的薄膜期间进入氧化物半导体的氢与氧键合(形成O-H键)，并且用作作为改变电导率的因子的电子施主。此外，由于O-H键是极性键，所以它用作改变诸如使用氧化物半导体所制造的晶体管之类的有源装置的特性的因子。
甚至当具有小于1018cm-3的电子载流子浓度时，氧化物半导体也实质上是n型半导体，并且在专利文献1至3中公开的晶体管的导通-截止比大约为103。晶体管的这种低导通-截止比归因于大截止态(off-state)电流。在这里，导通-截止比指的是导通态电流的值与截止态电流的值的比率。
鉴于上述问题，本发明的一个实施例的目的是提供一种具有稳定电特性(例如极低截止态电流)的晶体管。
本发明的一个实施例是一种半导体器件，其存储器电路包括其中沟道形成区使用氧化物半导体膜来形成的晶体管。去除氧化物半导体中包含的氢或OH基，使得氧化物半导体中包含的氢的浓度小于或等于5×1019cm-3、优选地小于或等于5×1018cm-3、更优选地小于或等于5×1017cm-3，并且载流子浓度小于或等于5×1014cm-3、优选地小于或等于5×1012cm-3。
在这里，氧化物半导体膜的能隙设置为2eV或更大、优选地为2.5eV或更大、更优选地为3eV或更大，以便可能多地降低尽形成施主的杂质(例如氢)。此外，氧化物半导体膜的载流子浓度设置为小于或等于1×1014cm-3、优选地为小于或等于1×1012cm-3。
这样高度纯化的氧化物半导体用于晶体管的沟道形成区。相应地，甚至在沟道宽度为10mm的极长的情况下，在1V和10V的漏极电压以及-5V至-20V的范围中的栅极电压也能够得到1×10-13A或更小的漏极电流。
通过本发明的一个实施例，通过使用包括高度纯化的氧化物半导体膜的晶体管来形成电路，能够得到电路的稳定操作。由于截止态电流降低到小于或等于1×10-13A，所以包括上述电路的显示装置不需要另外设置有用于保持施加到像素的信号电压的电容器。也就是说，在电路应用于显示装置的情况下，存储电容器对于各像素是不必要的，因而能够改进开口率。
通过本发明的一个实施例，包括上述电路的显示装置能够保持像素的固定状态(例如其中写入图像信号的状态)；因此，在显示静止图像的情况下也能够得到稳定操作。
通过本发明的一个实施例，能够得到高场效应迁移率和低截止态电流；因此，能够得到包括没有问题而顺利操作并且具有低功率消耗的存储器电路的半导体器件。在包括氧化物半导体层的晶体管设置在显示装置的像素中的情况下，包括这种存储器电路的半导体器件是特别有效的，因为包括存储器电路和像素的半导体器件能够在一个衬底之上制造。
附图说明
图1A至图1E示出作为本发明的一个实施例的晶体管和一种用于制造晶体管的方法，以及图1F示出作为本发明的一个实施例的电容器。
图2示出作为本发明的一个实施例的晶体管。
图3示出作为本发明的一个实施例的晶体管的初始性质。
图4A和图4B各示出作为本发明的一个实施例的晶体管。
图5A和图5B各示出作为本发明的一个实施例的晶体管的Vg-Id特性。
图6示出作为本发明的一个实施例的存储器电路(DRAM)。
图7示出作为本发明的一个实施例的存储器电路的刷新电路。
图8示出作为本发明的一个实施例的存储器电路(SRAM)。
图9示出作为本发明的一个实施例的存储器电路(SRAM)。
图10A至图10D示出作为本发明的一个实施例的晶体管以及一种用于制造晶体管的方法。
图11A至图11D示出作为本发明的一个实施例的晶体管以及一种用于制造晶体管的方法。
图12A和图12B示出作为本发明的一个实施例的晶体管。
图13A至图13E示出作为本发明的一个实施例的晶体管以及一种用于制造晶体管的方法。
图14A和图14B各示出作为本发明的一个实施例的晶体管。
图15A和图15B示出作为本发明的一个实施例的晶体管。
图16A至图16E示出作为本发明的一个实施例的晶体管以及一种用于制造晶体管的方法。
图17示出作为本发明的一个实施例的晶体管。
图18A和图18B是图17中的A-A’上的能带图。
图19A和图19B是图17中的B-B’上的能带图。
图20是示出真空级与金属的功函数(φM)之间的关系以及真空级与氧化物半导体的电子亲合势(χ)之间的关系的简图。
图21示出作为本发明的一个实施例的CPU。
图22A至图22C示出作为本发明的一个实施例的无线通信半导体器件。
图23A和图23B各示出作为本发明的一个实施例的无线通信半导体器件。
图24示出作为本发明的一个实施例的无线通信半导体器件。
图25示出作为本发明的一个实施例的无线通信半导体器件。
图26A至图26F各示出作为本发明的一个实施例的无线通信半导体器件的应用示例。
图27A至图27C各示出作为本发明的一个实施例的显示装置的示例。
图28A至图28C各示出作为本发明的一个实施例的电子电器的示例。
具体实施方式
下面参照附图来描述本发明的实施例。但是，本发明并不局限于以下描述。本领域的技术人员易于理解，除非背离本发明的范围和精神，否则模式和细节能够通过各种方式来改变。因此，本发明不应当被理解为局限于实施例和示例的以下描述。注意，表示相同部分的参考标号常用于不同附图中。
注意，为了简洁起见，在一些情况下，实施例中的附图等所示的各结构的层或区域的大小、厚度经过放大。因此，本发明的实施例并不局限于这类比例。
注意，使用本说明书中具有诸如“第一”、“第二”和“第三”之类的序数的术语，以便标识组件，而这些术语并不是以数字方式来限制组件。
(实施例1)
在这个实施例中，描述作为本发明的一个实施例的半导体器件。
首先参照图1A至图1E来描述能够用于这个实施例的半导体器件的晶体管。
图1A至图1E所示的晶体管110是具有底栅结构的反交错(inverted staggered)晶体管。
虽然晶体管110是单栅晶体管，但是也可根据需要来使用具有多个沟道形成区的多栅晶体管。
首先，在具有绝缘表面的衬底100之上形成导电膜之后，执行第一光刻步骤，使得形成栅电极层111。备选地，可通过借助于经由喷墨方法所形成的抗蚀剂掩模处理导电膜，来形成栅电极层111。在通过喷墨方法来形成抗蚀剂掩模的情况下，因为没有使用光掩模，所以制造成本能够降低。
虽然对于能够用作具有绝缘表面的衬底100的衬底没有具体限制，然而必要的是，具有绝缘表面的衬底100至少具有对后来执行的热处理的充分耐热性。作为具有绝缘表面的衬底100，能够使用诸如钡硼硅酸盐玻璃衬底或者铝硼硅酸盐玻璃衬底之类的玻璃衬底。
作为玻璃衬底，可使用采用诸如铝硅酸盐玻璃、铝硼硅酸盐玻璃或钡硼硅酸盐玻璃之类的材料所形成的玻璃衬底。在接下来执行热处理的温度较高的情况下，优选的是使用其应变点高于或等于730℃的玻璃衬底。注意，在包含比三氧化二硼(B2O3)更多数量的氧化钡(BaO)时能够得到具有耐热性的更实用玻璃。因此，优选地使用包含使得BaO的量比B2O3要大的BaO和B2O3的玻璃衬底。
注意，由绝缘体所形成的诸如陶瓷衬底、石英衬底或蓝宝石衬底之类的衬底可用来代替玻璃衬底。也可使用晶化玻璃衬底等。
用作基底膜的绝缘膜可设置在衬底100与栅电极层111之间。基底膜具有防止杂质元素从衬底100扩散的功能，并且能够形成为具有使用氮化硅膜、氧化硅膜、氮氧化硅膜和氧氮化硅膜中的一个或多个的单层结构或者叠层结构。
栅电极层111能够形成为具有使用诸如Mo、Ti、Cr、Ta、W、Al、Cu、Nd和Sc之类的金属材料的一种或多种以及包含上述金属材料作为其主要成分的合金材料的单层结构或者叠层结构。在栅电极层111具有二层结构的情况下，优选的结构是例如其中Mo层层叠在Al层之上的结构、其中Mo层层叠在Cu层之上的结构、其中氮化钛层或氮化钽层层叠在Cu层之上的结构、其中层叠氮化钛和Mo层的结构或者其中层叠氮化钨层和W层的结构。在栅电极层111具有三层结构的情况下，优选的结构是其中层叠W层或氮化钨层、Al-Si合金层或Al-Ti合金层以及氮化钛层或Ti层的结构。
然后，栅极绝缘层102在栅电极层111之上形成。
通过等离子体CVD方法、溅射方法等，栅极绝缘层102能够形成为具有使用氧化硅层、氮化硅层、氧氮化硅层、氮氧化硅层和氧化铝层中的一个或多个的单层结构或者叠层结构。例如，氧氮化硅层可通过等离子体CVD方法使用SiH4气体、氧气体和氮气体作为源气体来形成。栅极绝缘层102的厚度优选地大于或等于100nm且小于或等于500nm。在栅极绝缘层102具有多个绝缘层的叠层结构的情况下，可使用厚度大于或等于50nm且小于或等于200nm的第一栅极绝缘层以及第一栅极绝缘层之上的厚度大于或等于5nm且小于或等于300nm的第二栅极绝缘层的叠层。甚至在多个绝缘层的叠层结构的情况下，栅极绝缘层102的总厚度也优选地大于或等于100nm且小于或等于500nm。
在这个实施例中，厚度小于或等于100nm的氧氮化硅层通过等离子体CVD方法作为栅极绝缘层102来形成。
随后，厚度大于或等于2nm且小于或等于200nm的氧化物半导体膜130在栅极绝缘层102之上形成。
注意，在氧化物半导体膜130通过溅射方法来形成之前，附于栅极绝缘层102的表面的灰尘优选地通过其中在氩气体气氛中生成等离子体的逆溅射(reverse sputtering)被去除。注意，氮、氦、氧等可用来代替氩气氛。
氧化物半导体膜130使用下列项来形成：诸如In-Sn-Ga-Zn-O基金属氧化物之类的四元金属氧化物，诸如In-Ga-Zn-O基金属氧化物、In-Sn-Zn-O基金属氧化物、In-Al-Zn-O基金属氧化物、Sn-Ga-Zn-O基金属氧化物、Al-Ga-Zn-O基金属氧化物或者Sn-Al-Zn-O基金属氧化物之类的三元金属氧化物，或者诸如In-Zn-O基金属氧化物、Sn-Zn-O基金属氧化物、Al-Zn-O基金属氧化物或者In-Sn-O基金属氧化物之类的二元金属氧化物，In-O基金属氧化物、Sn-O基金属氧化物或者Zn-O基金属氧化物。在这个实施例中，氧化物半导体膜130通过溅射方法借助于In-Ga-Zn-O基氧化物半导体靶来形成。图1A是这个阶段的截面图。氧化物半导体膜130能够通过溅射方法在稀有气体(例如氩)气氛、氧气体气氛或者包含稀有气体(例如氩)和氧的混合气体气氛中形成。在使用溅射方法的情况下，可使用包含大于或等于2wt％且小于或等于10wt％的SiO2的靶。
作为用于通过溅射方法来形成氧化物半导体膜130的靶，例如能够使用包含氧化锌作为其主要成分的金属氧化物靶。作为金属氧化物靶的另一个示例，能够使用包含In、Ga和Zn的氧化物半导体靶(按照组成比In2O3∶Ga2O3∶ZnO＝1∶1∶1[摩尔比]或者In∶Ga∶Zn＝1∶1∶0.5[原子比])。还能够使用包含In、Ga和Zn的氧化物半导体靶(按照组成比In∶Ga∶Zn＝1∶1∶1[原子比]或者In∶Ga∶Zn＝1∶1∶2[原子比])。氧化物半导体靶的填充率大于或等于90％且小于或等于100％，优选地大于或等于95％且小于或等于99.9％。借助于具有高填充率的氧化物半导体靶，形成密集氧化物半导体膜。
优选的是使用将诸如氢、水、羟基或氢化物之类的杂质去除到小于或等于1ppm的浓度(优选地为小于或等于10ppb的浓度)的高纯度气体作为在形成氧化物半导体膜130时使用的溅射气体。注意，溅射气体表示被引入执行溅射的处理室中的气体。
首先，将衬底保持在被保持于降低的压力状态下的处理室内部，并且将衬底加热到大于或等于100℃且小于或等于600℃(优选地大于或等于200℃且小于或等于400℃)的温度。通过在衬底被加热的状态中形成氧化物半导体膜，能够降低所形成的氧化物半导体膜中的杂质浓度以及溅射所引起的损坏。然后，将去除了氢和水分的溅射气体引入处理室中，并且氧化物半导体膜通过使用金属氧化物作为靶在去除了处理室中剩余的水分的状态下在衬底之上形成。捕集真空泵(entrapment vacuum pump)优选地用于对处理室排气。例如，优选地使用低温泵、离子泵或钛升华泵。排气单元可以是设置有冷阱的涡轮泵。例如，氢原子、诸如水之类的包含氢原子的氢化合物、包含碳原子的化合物等从采用低温泵来排气的处理室被去除；因此，处理室中形成的氧化物半导体膜中的杂质浓度能够降低。
氧化物半导体膜例如在下列条件下形成：衬底与靶之间的距离为100mm，处理室中的压力为0.6Pa，直流(DC)电源为0.5kW，以及气氛为氧(氧流量的比例(the proportion of the oxygen flow)为100％)。注意，优选地使用脉冲直流(DC)电源，因为能够抑制膜形成中的粉状物质(又称作微粒或灰尘)的生成，并且膜厚度能够是均匀的。虽然氧化物半导体膜的厚度优选地大于或等于5nm且小于或等于30nm，但厚度可非限制性地根据氧化物半导体材料适当地确定。
然后，执行第二光刻步骤，使得将氧化物半导体膜130处理成岛状氧化物半导体层。备选地，可通过借助于经由喷墨方法所形成的抗蚀剂掩模处理氧化物半导体膜130，来形成岛状氧化物半导体层。在通过喷墨方法来形成抗蚀剂掩模的情况下，因为没有使用光掩模，所以制造成本能够降低。
随后，氧化物半导体层经过第一热处理。通过第一热处理，能够进行氧化物半导体层的脱水或脱氢。第一热处理的温度大于或等于400℃且小于或等于750℃，优选地大于或等于400℃且小于衬底的应变点。在这里，将衬底100传递到作为热处理设备之一的电炉中，在氮气氛中以450℃对氧化物半导体层执行热处理1小时，氧化物半导体层则没有暴露于空气，使得防止水和氢进入氧化物半导体层；因此得到氧化物半导体层131(图1B)。
热处理设备并不局限于上述电炉，而可以是配备有通过来自诸如电阻加热器等加热器的热传导或热辐射来加热待处理对象的单元的热处理设备。例如，能够使用诸如GRTA(气体快速热退火)设备或LRTA(灯快速热退火)设备之类的RTA(快速热退火)设备。注意，GRTA设备是使用高温气体的热处理设备。作为高温气体，使用不太可能通过热处理来与待处理对象发生反应的惰性气体，例如氮气体或者如氩等稀有气体。LRTA设备是用于通过从诸如卤素灯、金属卤化物灯、氙弧灯、碳弧灯、高压钠灯或高压水银灯之类的灯泡所发射的光(电磁波)的辐射来加热待处理对象的热处理设备。
例如，作为第一热处理，GRTA可按如下所述来执行。将衬底传递到填充有650℃至700℃的温度下的高温气体的处理室中，经受数分钟的高温气体，并且从处理室中取出。这种GRTA实现短时间的热处理。
注意，在第一热处理中，优选的是，作为引入处理室的气体的氮或者诸如氦、氖或氩之类的稀有气体没有包含水、氢等。备选地，引入热处理设备中的氮或者诸如氦、氖或氩之类的稀有气体的纯度优选地为6N(99.9999％)或更高、更优选地为7N(99.99999％)或更高(也就是说，杂质浓度为小于或等于1ppm，优选地小于或等于0.1ppm)。
存在一种情况，其中氧化物半导体层根据第一热处理的条件或者氧化物半导体层的材料来晶化为微晶膜或多晶膜。例如，氧化物半导体层可晶化为具有大于或等于90％或者大于或等于80％的晶化度的微晶氧化物半导体膜。还存在一种情况，其中氧化物半导体层根据第一热处理的条件或者氧化物半导体层的材料而成为没有包含结晶成分的非晶氧化物半导体膜。备选地，存在一种情况，其中非晶膜包含微晶体(粒径大于或等于1nm且小于或等于20nm(例如大于或等于2nm且小于或等于4nm))。
氧化物半导体层的第一热处理可在被处理成岛状氧化物半导体层之前对氧化物半导体膜130来执行。在那种情况下，在第一热处理之后，从热处理设备中取出衬底，然后执行光刻步骤，使得形成岛状氧化物半导体层。
具有对氧化物半导体层的脱水或脱氢的效果的热处理可在下列时机的任一个执行：在形成氧化物半导体层之后；在氧化物半导体层之上形成源电极和漏电极之后；以及在源电极和漏电极之上形成保护绝缘膜之后。
在栅极绝缘层102中形成接触孔的情况下，栅极绝缘层102中的接触孔可在对氧化物半导体膜130执行脱水或脱氢之前或者在执行脱水或脱氢之后形成。
随后，导电膜在栅极绝缘层102和氧化物半导体层131之上形成。导电膜可通过溅射方法或真空蒸镀方法来形成。作为导电膜的材料，能够给出从Al、Cr、Cu、Ta、Ti、Mo和W中选取的元素、包含任意这些元素作为成分的合金、组合地包含任意这些元素的合金等。另外，还可使用Mn、Mg、Zr、Be和Th中的一个或多个。导电膜可具有单层结构或者多层的叠层结构。例如，包含Si的Al膜的单层结构、其中Ti膜层叠在Al膜之上的二层结构、其中Al膜置于两个Ti膜之间的三层结构等。当导电膜包括Al膜时，它可包含Nd或Sc。注意，这些膜可以是氮化物膜。
随后，执行光刻步骤，使得将导电膜处理成源电极层115a和漏电极层115b。此后，去除抗蚀剂掩模(图1C)。
KrF激光或ArF激光优选地用于形成第三光刻步骤中的抗蚀剂掩模的曝光。后来将要形成的晶体管的沟道长度L通过在氧化物半导体层131之上彼此相邻的源电极层与漏电极层之间的空间来确定。注意，在执行曝光以使得沟道长度L成为小于25nm的情况下，用于形成第三光刻步骤中的抗蚀剂掩模的曝光使用具有数纳米至数十纳米的极短波长的远紫外光来执行。使用远紫外光的曝光实现高分辨率和深焦深。这样，接下来将要形成的晶体管的沟道长度L能够大于或等于10nm且小于或等于1000nm，电路的操作速度能够提高，此外截止态电流的值极小，并且因而能够实现较低功率消耗。
注意，各材料和蚀刻条件需要适当地调整，使得氧化物半导体层131没有在蚀刻导电膜中被去除。
在这个实施例中，Ti膜用作导电膜，并且In-Ga-Zn-O基氧化物半导体用于氧化物半导体层131。作为蚀刻剂，使用氨过氧化氢混合物(氨、水和过氧化氢溶液的混合溶液)。
在第三光刻步骤中，仅蚀刻掉氧化物半导体层131的一部分，并且在一些情况下形成具有凹槽(凹陷部分)的氧化物半导体层。用于形成源电极层115a和漏电极层115b的抗蚀剂掩模可通过喷墨方法来形成。在通过喷墨方法来形成抗蚀剂掩模的情况下，因为没有使用光掩模，所以制造成本能够降低。
此外，氧化物导电层可在氧化物半导体层131与源电极层115a之间以及在氧化物半导体层131与漏电极层115b之间形成。氧化物导电层和用于形成源和漏电极层的导电层能够相继形成。氧化物导电层能够用作源和漏区。
通过在氧化物半导体层与源和漏电极层之间形成作为源区和漏区的氧化物导电层，源区和漏区能够具有较低电阻，并且能够以高速度来操作晶体管。
为了减少光刻步骤中的光掩模和步骤的数量，蚀刻步骤可使用通过多色调(multi-tone)掩模所形成的抗蚀剂掩模来执行。
随后，等离子体处理使用一氧化二氮气体、氮气体、Ar气体等等来执行。通过这个等离子体处理，去除吸附在暴露的氧化物半导体层的表面上的水等。备选地，等离子体处理可使用氧气体和Ar的混合气体来执行。在执行等离子体处理之后，在没有暴露于空气的情况下形成用作保护绝缘膜并且与暴露的氧化物半导体层的表面相接触的绝缘氧化物层116。
绝缘氧化物层116能够通过用以使诸如水或氢之类的杂质没有进入绝缘氧化物层116的方法(例如溅射方法等)来形成到大于或等于1nm的厚度。当氢包含于绝缘氧化物层116时，引起氢进入氧化物半导体层或者通过氢抽取氧化物半导体层中的氧，由此与绝缘氧化物层116相接触的氧化物半导体层的一部分成为n型(具有较低电阻)，并且因此可形成寄生沟道。因此，重要的是，形成包含尽可能少的氢的绝缘氧化物层116。
在这个实施例中，200nm厚的氧化硅膜通过溅射方法作为绝缘氧化物层116来形成。膜形成中的衬底温度可大于或等于室温且小于或等于300℃，并且在这个实施例中为100℃。通过溅射方法的氧化硅膜的形成能够在稀有气体(例如氩)气氛、氧气体气氛或者稀有气体(例如氩)和氧气体的混合气体的气氛中执行。此外，氧化硅靶或硅靶能够用作靶。例如，借助于硅靶，氧化硅膜能够通过溅射方法在氧气体和氮气体的混合气体气氛中形成。作为形成为与其电阻降低的氧化物半导体层相接触的绝缘氧化物层116，使用没有包含诸如水分、氢离子和羟基之类的杂质并且阻止它们从外部进入的无机绝缘膜；例如使用氧化硅膜、氮氧化硅膜、氧化铝膜、氧氮化铝膜等。
在那种情况下，绝缘氧化物层116优选地在去除了处理室中剩余的水分的状态中形成。这用于防止氢、羟基或水分包含在氧化物半导体层131和绝缘氧化物层116中。
如上所述，捕集真空泵优选地用于对处理室排气。绝缘氧化物层116中包含的杂质的浓度能够通过使用捕集真空泵来降低。
优选的是使用将诸如氢、水、羟基或氢化物之类的杂质去除到小于或等于1ppm的浓度(优选地为小于或等于10ppb的浓度)的高纯度气体作为在形成绝缘氧化物层116时使用的溅射气体。
随后，执行第二热处理。第二热处理的温度优选地大于或等于200℃且小于或等于400℃，并且更优选地大于或等于250℃且小于或等于350℃。注意，第二热处理可在惰性气体气氛或氧气体气氛中执行。在这个实施例中，热处理可在氮气氛中以250℃执行1小时。第二热处理在氧化物半导体层的一部分(沟道形成区)与绝缘氧化物层116相接触的状态中执行。
通过上述工序，用于脱水或脱氢的热处理对所沉积氧化物半导体膜来执行以便降低电阻，然后，有选择地使氧化物半导体膜的一部分处于氧过剩状态。因此，与栅电极层111重叠的沟道形成区113成为具有低导电率的i型半导体，并且与源电极层115a重叠的高电阻源区114a以及与漏电极层115b重叠的高电阻漏区114b以自调整方式来形成。通过上述工序，形成晶体管110(图1D)。
在这里，热处理还可在空气中以大于或等于100℃且小于或等于200℃的温度执行大于或等于1小时且小于或等于30小时。在这个实施例中，热处理以150℃执行10小时。这个热处理可在固定加热温度下执行，或者可通过多次重复将温度从室温增加到高于或等于100℃且小于或等于200℃的加热温度以及将温度从加热温度降低到室温来执行。此外，这种热处理可在形成绝缘氧化物层之前以降低的压力来执行。当热处理在降低的压力下执行时，加热时间能够缩短。通过这种热处理，能够得到常截止(normally-off)晶体管。在将包含大量缺陷的氧化硅层用作绝缘氧化物层的情况下，缺陷能够通过这种热处理来减少。
通过在与漏电极层115b(和源电极层115a)重叠的氧化物半导体层的一部分中形成高电阻漏区114b(或高电阻源区114a)，晶体管的可靠性能够提高。具体来说，通过形成高电阻漏区114b，有可能采用一种结构，其中导电率能够从漏电极层115b到高电阻漏区114b和沟道形成区113逐渐改变。因此，在晶体管工作在其中漏电极层115b连接到用于提供高电源电位Vdd的布线的状态的情况下，甚至当栅电极层111与漏电极层115b的电位之间的差较大时，高电阻漏区114b也用作缓冲器，使得晶体管的耐受电压能够增加。
在氧化物半导体层的厚度小于或等于15nm的情况下，高电阻源区114a和高电阻漏区114b完全在深度方向形成；而在氧化物半导体层的厚度大于或等于30nm且小于或等于50nm的情况下，高电阻源区114a和高电阻漏区114b氧化物半导体层的一部分(与源和漏电极层相接触的区域及其附近)中形成，并且栅极绝缘膜附近的氧化物半导体层的区域能够成为i型半导体。
保护绝缘层还可在绝缘氧化物层116之上形成。例如，氮化硅膜通过RF溅射方法作为保护绝缘层来形成。RF溅射方法作为保护绝缘层的形成方法是优选的，因为它实现高量产性。保护绝缘层使用没有包含诸如水分、氢离子和羟基之类的杂质并且阻止它们从外部进入的无机绝缘膜来形成；例如使用氮化硅膜、氮化铝膜、氮氧化硅膜、氮氧化铝膜等。在这里，氮化硅膜用于形成保护绝缘层103(图1E)。
在这个实施例中，将其上形成一直到并且包括绝缘氧化物层116的层的衬底100传递到处理室中，并且在大于或等于100℃且小于或等于400℃的温度下加热，将包含去除了氢和水分的高纯度氮气体的溅射气体引入处理室中，并且氮化硅膜借助于硅靶作为保护绝缘层103来形成。保护绝缘层103优选地在去除了处理室中剩余的水分的状态中形成，如同绝缘氧化物层116的形成中那样。
注意，用于平面化的平面化绝缘层可设置在保护绝缘层103之上。
按照以上参照图1A至图1E所述的方式，能够制造这个实施例的半导体器件。注意，电容器也能够在上述工序中形成。采用栅电极层111、使用与源电极层115a(和漏电极层115b)相同的材料所形成的电极层以及栅极绝缘层102来形成电容器。栅极绝缘层102设置在栅电极层111与电极层之间(参见图1F)。还要注意，在形成本说明书的另一个晶体管的情况下，可采用栅电极层、使用与源电极相同的材料所形成的电极层以及栅电极层和使用与源电极层相同的材料所形成的电极层之间的栅极绝缘层来形成电容器。注意，这个实施例的半导体器件并不局限于这种模式，而是还可采用图2所示的模式。图2示出晶体管140。
在制造图2所示的晶体管140中，首先，在衬底120之上形成栅电极层121，形成第一栅极绝缘层122a，并且形成第二栅极绝缘层122b以使得层叠在其上。在这个实施例中，栅极绝缘层具有二层层叠结构；第一栅极绝缘层122a使用绝缘氮化物层来形成，而第二栅极绝缘层122b使用绝缘氧化物层来形成。
绝缘氧化物层能够使用氧化硅层、氧氮化硅层、氧化铝层、氧氮化铝层等等来形成。绝缘氮化物层能够使用氮化硅层、氮氧化硅层、氮化铝层、氮氧化铝层等等来形成。
在这个实施例中，采用一种结构，其中氮化硅层和氧化硅层按照这个顺序层叠在栅电极层121之上。栅极绝缘层(在这个实施例中，厚度为150nm)通过下列步骤来形成：通过溅射方法将作为第一栅极绝缘层122a的氮化硅层(SiNy(y＞0))形成到大于或等于50nm且小于或等于200nm的厚度(在这个实施例中，厚度为50nm)，并且通过溅射方法将作为第二栅极绝缘层122b的氧化硅层(SiOx(x＞0))在第一栅极绝缘层122a之上形成到大于或等于5nm且小于或等于300nm(在这个实施例中，厚度为100nm)。
随后，氧化物半导体膜在栅极绝缘层之上形成，并且执行光刻步骤，使得将氧化物半导体膜处理成岛状氧化物半导体层。在这个实施例中，氧化物半导体膜通过溅射方法借助于In-Ga-Zn-O基氧化物半导体靶来形成。
氧化物半导体膜优选地在去除了处理室中剩余的水分的状态中形成。这用于防止氢、羟基或水分包含在氧化物半导体膜中。注意，捕集真空泵优选地用于对处理室排气。
优选的是使用将诸如氢、水、羟基或氢化物之类的杂质去除到小于或等于1ppm的浓度(优选地为小于或等于10ppb的浓度)的高纯度气体作为在形成氧化物半导体膜时使用的溅射气体。
随后，执行第一热处理，使得进行氧化物半导体层的脱水或脱氢。第一热处理的温度大于或等于400℃且小于或等于750℃，优选地大于或等于400℃且小于衬底的应变点。注意，在温度大于或等于425℃的情况下，热处理时间可小于或等于1小时，而在温度小于425℃的情况下，热处理时间优选地大于1小时。在这里，将衬底传递到作为热处理设备之一的电炉中，在氮气氛中对氧化物半导体层执行热处理，氧化物半导体层则没有暴露于空气，使得防止水和氢进入氧化物半导体层；因而得到氧化物半导体层。此后，将高纯度氧气体、高纯度N2O气体或者超干空气(露点低于或等于-40℃，优选地低于或等于-60℃)引入同一电炉中，并且执行冷却。优选的是，氧气体或N2O气体没有包含水、氢等。备选地，引入热处理设备中的氧气体或N2O气体的纯度优选地为6N(99.9999％)或更高，更优选地为7N(99.99999％)或更高(也就是说，氧气体或N2O气体的杂质浓度小于或等于1ppm，优选地小于或等于0.1ppm)。
这里所使用的热处理设备并不局限于电炉，而可以是配备有通过来自诸如电阻加热器等加热器的热传导或热辐射来加热待处理对象的单元的热处理设备。例如，可使用诸如GRTA设备或LRTA设备之类的RTA设备。在这个实施例中，热处理使用RTA方法以600℃至750℃执行数分钟。
此外，在用于脱水或脱氢的第一热处理之后，热处理可在氧气体或N2O气体的气氛中以大于或等于200℃且小于或等于400℃、优选地大于或等于200℃且小于或等于300℃的温度来执行。
氧化物半导体层的第一热处理能够在被处理成岛状氧化物半导体层之前对氧化物半导体膜来执行。在那种情况下，在第一热处理之后，从热处理设备中取出衬底，然后执行光刻步骤。
通过上述工序，使氧化物半导体膜的整个区域处于氧过剩状态，由此具有较高电阻(成为i型半导体)；相应地，得到其区域为i型半导体的氧化物半导体层132。
随后，导电膜在第二栅极绝缘层122b和氧化物半导体层132之上形成。执行光刻步骤，抗蚀剂掩模在导电膜之上形成，并且执行选择性蚀刻，使得形成源电极层135a和漏电极层135b。然后，去除抗蚀剂掩模。此后，绝缘氧化物层136通过溅射方法来形成。
注意，绝缘氧化物层136优选地在去除了处理室中剩余的水分的状态中形成。这用于防止氢、羟基或水分包含在氧化物半导体层132和绝缘氧化物层136中。捕集真空泵优选地用于对处理室排气。
优选的是使用将诸如氢、水、羟基或氢化物之类的杂质去除到小于或等于1ppm的浓度(优选地为小于或等于10ppb的浓度)的高纯度气体作为在形成绝缘氧化物层136时使用的溅射气体。
随后，为了降低衬底上的晶体管的电特性的变化，热处理(优选地以大于或等于150℃且小于350℃)可在惰性气体气氛或者氮气体气氛中执行。在这个实施例中，热处理在氮气氛中以250℃执行1小时。
另外，热处理可在空气中以大于或等于100℃且小于或等于200℃的温度执行大于或等于1小时且小于或等于30小时。在这个实施例中，热处理以150℃执行10小时。这个热处理可在固定加热温度下执行，或者可通过多次重复将温度从室温增加到高于或等于100℃且小于或等于200℃的加热温度以及将温度从加热温度降低到室温来执行。此外，这种热处理可在形成绝缘氧化物层之前以降低的压力来执行。当热处理在降低的压力下执行时，加热时间能够缩短。通过这种热处理，能够得到常截止晶体管。
随后，保护绝缘层123在绝缘氧化物层136之上形成。在这里，100nm厚的氮化硅膜通过溅射方法作为保护绝缘层123来形成。
通过使用绝缘氮化物层来形成保护绝缘层123和第一栅极绝缘层122a，有可能的是，这些层没有包含诸如水分、氢、氢化物和氢氧化物之类的杂质，并且阻止它们从外部进入。
因此，在这个制造工序中，能够防止水分等从外部进入。此外，甚至在作为诸如液晶显示装置之类的半导体器件的装置完成之后，也能够长期防止诸如水分之类的杂质从外部进入；因此，装置的长期可靠性能够提高。
此外，可去除使用绝缘氮化物层所形成的保护绝缘层123与第一栅极绝缘层122a之间的绝缘层的一部分，使得保护绝缘层123和第一栅极绝缘层122a相互接触。
用于平面化的平面化绝缘层可设置在保护绝缘层123之上。
按照以上参照图2所述的方式，能够制造这个实施例的半导体器件。
注意，这个实施例中的热处理的温度并不局限于上述温度。如以下所述，热处理的温度可小于400℃。
其上形成栅电极层的衬底或者其上形成一直到并且包括栅极绝缘层的层的衬底优选地在溅射设备的预热室中经过预热作为预处理，并且优选地消除和排出吸附在衬底上的诸如氢或水分之类的杂质，以便栅极绝缘层和氧化物半导体膜包含尽可能少的氢、羟基和水分。预热的温度大于或等于100℃且小于400℃(优选地大于或等于150℃且小于或等于300℃)。预热室优选地设置有低温泵，并且采用低温泵来排气。注意，按照类似方式，预热的这种预处理可在形成绝缘氧化物层之前对其上形成一直到并且包括源和漏电极层的层的衬底来执行。
上述预处理能够在制造液晶显示面板、电致发光显示面板以及使用电子墨水的显示装置的底板(其上形成晶体管的衬底)中执行。上述预处理在小于400℃的温度下执行；因此，它能够应用于其中使用厚度小于或等于1nm并且边大于1m的玻璃衬底的制造工序。所有上述步骤能够在小于400℃的温度下执行；因此，对于制造显示面板不需要大量能量。
虽然溅射方法在制造上述晶体管中用于形成栅极绝缘层，但是用于形成栅极绝缘层的方法并不局限于上述方法。例如，还可使用采用微波(2.45GHz)的高密度等离子体CVD方法。
接下来，下面描述使用其上形成上述晶体管的测试元件组(又称作TEG)的截止态电流的测量值。
图4A示出其中各具有L/W＝3μm/50μm的200个晶体管(它们实际上与具有L/W＝3μm/10000μm的晶体管相同)并联连接的顶视图。图4B示出其局部放大顶视图。图4B中由虚线包围的区域是具有L/W＝3μm/50μm并且Lov＝1.5μm的晶体管。在测量中，衬底温度设置为室温。图3示出当源极与漏极之间的电压(漏极电压Vd)设置为1V或10V并且源极与栅极之间的电压(栅极电压Vg)从-20V改变为+20V时的作为源极-漏极电流(漏极电流Id)的转移特性的Vg-Id曲线。注意，图3示出从-20V至+5V的范围之内的Vg。
如图3所示，截止态电流在1V和10V的Vd处小于或等于1×10-13[A]。这个值小于或等于测量装置(半导体参数分析器，AgilentTechnologies Inc.制造的Agilent 4156C)的分辨率(100fA)。下面描述一种用于制造具有极低截止态电流的这种膜晶体管的方法。
首先，氮化硅层作为基底层通过CVD方法在玻璃衬底之上形成，并且氧氮化硅层在氮化硅层之上形成。钨膜作为栅电极层通过溅射方法在氧氮化硅层之上形成。在这里，通过有选择地蚀刻钨膜来形成栅电极层。
然后，厚度为100nm的氧氮化硅层通过CVD方法作为栅极绝缘层在栅电极层之上形成。
然后，厚度为50nm的氧化物半导体膜通过溅射方法使用In-Ga-Zn-O基氧化物半导体靶(In2O3∶Ga2O3∶ZnO＝1∶1∶2[摩尔比])在栅极绝缘层之上形成。在这里，通过有选择地蚀刻氧化物半导体膜来形成岛状氧化物半导体层。
然后，热处理借助于清洁炉在氮气氛中以450℃对氧化物半导体层执行1小时(第一热处理)。
然后，钛层(厚度为150nm)通过溅射方法作为源电极层和漏电极层在氧化物半导体层之上形成。在这里，源电极层和漏电极层通过有选择地蚀刻来形成，使得各具有3μm的沟道长度L和50μm的沟道宽度的200个晶体管并联连接，以便得到实际上具有L/W＝3μm/10000μm的晶体管。
然后，厚度为300nm的氧化硅层通过反应溅射方法作为保护绝缘层来形成为与氧化物半导体层相接触。然后，开口通过有选择地蚀刻氧化硅层在栅电极层、源电极层和漏电极层之上形成。此后，热处理在氮气氛中以250℃执行1小时(第二热处理)。然后，在测量Vg-Id特性之前，热处理在惰性气体气氛中以150℃执行10小时。通过上述工序，制造具有底栅结构的反相交错晶体管。
晶体管具有如图3所示小于或等于1×10-13[A]的极小截止态电流的原因在于，氧化物半导体层中的氢浓度能够在上述制造工序中充分降低。氧化物半导体层中的氢浓度小于或等于5×1019cm-3，优选地小于或等于5×1018cm-3，更优选地小于或等于5×1017cm-3。注意，氧化物半导体层中的氢浓度可通过二次离子质谱法(SIMS)来测量。
虽然在这里描述使用In-Ga-Zn-O基氧化物半导体的示例，但是这个实施例并非具体地限制于此。还能够使用诸如In-Sn-Zn-O基半导体、Sn-Ga-Zn-O基氧化物半导体、Al-Ga-Zn-O基氧化物半导体、Sn-Al-Zn-O基氧化物半导体、In-Zn-O基氧化物半导体、In-Sn-O氧化物半导体、Sn-Zn-O基氧化物半导体、Al-Zn-O基氧化物半导体、In-O基氧化物半导体、Sn-O基氧化物半导体或Zn-O基氧化物半导体之类的另一种氧化物半导体材料。此外，作为氧化物半导体材料，能够使用与2.5wt％至10wt％的AlOx混合的In-Al-Zn-O基氧化物半导体或者与2.5wt％至10wt％的SiOx混合的In-Zn-O基氧化物半导体。
氧化物半导体层的载流子浓度小于或等于5×1014cm-3，优选地小于或等于5×1012cm-3，更优选地小于或等于1.45×1010cm-3。也就是说，能够使氧化物半导体层的载流子浓度尽可能地接近零。
晶体管的沟道长度L能够大于或等于10nm且小于或等于1000nm。
在电路设计中，当晶体管处于截止状态时，氧化物半导体层能够被看作是绝缘体。
此后，评估晶体管的截止态电流的温度相关性，并且示出结果。温度相关性在考虑其中使用晶体管的最终产品的环境电阻、性能的保持等等中是重要的。要理解，截止态电流的较小温度相关性是更优选的，这增加产品设计的自由度。
其上形成晶体管的衬底通过使用恒温浴槽保持在某个温度，漏极电压为6V，并且栅极电压从-20V改变为+20V；因此，得到Vg-Id曲线以检查温度相关性。在这个实施例中，通过恒温浴槽所保持的温度为-30℃、0℃、25℃、40℃、60℃、80℃、100℃和120℃。
图5A示出在上述温度下测量的Vg-Id曲线，以及图5B示出图5A中由虚线包围的部分的放大视图。右箭头所示的曲线是在-30℃所测量的曲线，而左箭头所示的曲线是在120℃所测量的曲线。在其它温度下测量的其它曲线定位在它们之间。几乎不存在导通态电流的温度相关性。截止态电流小于或等于1×10-12[A]，这接近测量设备的分辨率，直到栅极电压在各温度降低到大约-20V；因此，几乎不存在温度相关性。也就是说，已经发现，由于保持为小于或等于1×10-12[A]的截止态电流以及10000μm的沟道宽度，甚至在120℃的高温下，这个晶体管的截止态电流也极小。
包括高度纯化的氧化物半导体(纯化OS)的晶体管几乎没有显示截止态电流的温度相关性。由于氧化物半导体经过高度纯化，所以导电率变成尽可能地接近本征半导体，并且费米能级位于禁带的中心，因此没有看到温度相关性。这还产生于如下事实：氧化物半导体具有3eV或以上的能隙，并且包括极少热激发载流子。另外，源区和漏区处于简并状态，这也是没有显示温度相关性的因素。晶体管主要采用从简并的源区注入到氧化物半导体的载流子来操作，并且上述特性(没有截止态电流的温度相关性)能够通过没有载流子密度的温度相关性来说明。
在存储器电路(存储器元件)等使用具有这种极小截止态电流值的晶体管来制造的情况下，截止态电流具有较小值，并且存在极小泄漏。因此，存储器数据能够保持较长时期。
接下来描述上述晶体管适用的半导体器件。
图6示出存储器电路的框图的示例。图6所示的存储器电路包括行解码器152、写入和刷新电路154、列解码器156、写入和刷新电路158以及排列成矩阵的多个存储器元件150。连接到排列成矩阵的存储器元件150的信号线通过写入和刷新电路154连接到行解码器152，并且连接到排列成矩阵的存储器元件150的扫描线通过写入和刷新电路158连接到列解码器156。将位信号输入到行解码器152。将读允许信号和写允许信号(RE/WE)、数据信号(data)和输出信号(OUT)输出到写入和刷新电路154，并且从写入和刷新电路154输出。
存储器元件150的每个包括电容器和晶体管。晶体管的源极和漏极之一连接到信号线，而晶体管的源极和漏极中的另一个连接到电容器的一个电极，并且电容器的另一个电极连接到低电位侧(优选地为参考电位Vss)的布线。
图7示出能够设置在图6所示的写入和刷新电路154中的刷新电路的具体示例。注意，布线和刷新电路158能够形成为具有相似结构。
图7所示的写入和刷新电路包括逻辑乘电路(“与”电路)和读出放大器172。对于第一“与”电路160、第二“与”电路162和第三“与”电路164的每个的一个输入，从行解码器152输入信号。将PRC信号输入到第一“与”电路160的另一个输入，将写允许信号(WE)写入到第二“与”电路162的另一个输入，并且将读允许信号(RE)输入到第三“与”电路164的另一个输入。第一“与”电路160的输出控制第一开关166的导通/截止，第二“与”电路162的输出控制第二开关168的导通/截止，并且第三“与”电路164的输出控制第三开关170的导通/截止。预充电信号线Vprc通过第一开关166连接到信号线，并且数据信号线(data)通过第二开关168连接到信号线。
通过第一开关和第二开关168所连接的信号线通过第三开关170连接到读出放大器172。信号从读出放大器172输出到输出信号线(OUT)。
注意，上述“与”电路可具有一般结构，并且优选地具有简单结构。
读出放大器是具有放大输入信号的功能的电路。
注意，作为这里的信号，例如能够使用采用电压、电流、电阻、频率等的模拟信号或数字信号。例如，设置至少两个电位、即第一电位和第二电位，高电平(又称作高电位或VH)电位用作第一电位，而低电平(又称作低电位或VL)用作第二电位，由此能够设置二进制数字信号。虽然VH和VL优选地为常数值，但是考虑到噪声的影响，VH和VL可取大范围的值。
因此，存储器(DRAM)电路能够使用上述晶体管来制造。
存储器电路的刷新定时可在设计阶段基于预先评估的存储器元件150的泄漏电流来确定为某个时间间隔。刷新定时在完成存储器电路的芯片之后考虑泄漏电流的温度相关性和制造工序的变化来设置。
上述晶体管几乎没有显示截止态电流的温度相关性，并且能够保持极小的截止态电流值。因此，当使用上述晶体管时，与使用硅的晶体管相比，刷新间隔能够设置为较长，并且待机期间的功率消耗能够降低。
注意，这里所使用的存储器电路并不局限于上述DRAM。例如，存储器元件可以是SRAM。
图8示出其中为一个存储器元件设备六个晶体管的SRAM的电路配置的示例。注意，虽然图8仅示出一个存储器元件，但是存储器元件的数量并不局限于此。图8所示的SRAM的存储器元件180包括：包含晶体管186和晶体管188的倒相器电路；包含晶体管190和晶体管192的倒相器电路；作为开关晶体管来操作的晶体管182和晶体管184。
描述图8所示的SRAM的写操作。当特定扫描线通过列解码器变为VH时，晶体管182和晶体管184导通，并且将数据写到一对倒相器电路(包括晶体管186和晶体管188的倒相器电路以及包括晶体管190和晶体管192的倒相器电路)。当数据的写入完成时，晶体管182和晶体管184截止，并且保持写到倒相器电路对的数据。
接下来描述图8所示的SRAM的读操作。首先，第一信号线和第二信号线从存储器元件阵列的外部电路预充电到特定电位(预充电电位)。这个预充电电位可设置为Vdd和Vss的中间附近的值。具有预充电电位的第一和第二信号线的每个处于浮动状态。此后，当扫描线变为VH时，晶体管182和晶体管184导通，并且第一信号线和第二信号线由倒相器电路对反向驱动。它们之间的电位差由读出放大器来检测，使得读出数据。
上述晶体管几乎没有显示截止态电流的温度相关性，并且能够保持极小的截止态电流值。因此，当使用上述晶体管时，与使用硅的晶体管相比，刷新间隔能够设置为较长，并且待机期间的功率消耗能够降低。
在使用SRAM作为存储器的情况下，所形成的晶体管的数量并不局限于六个。
图9示出其中为一个存储器元件设备四个晶体管的SRAM的电路配置的示例。图9中，电阻器194和电阻器196分别取代图8所示的SRAM的晶体管186和晶体管190。
甚至当SRAM具有图9所示的电路配置时，与使用硅的晶体管相比，刷新间隔也能够设置为较长，并且待机期间的功率消耗能够降低。
如上所述，能够得到作为本发明的一个实施例的半导体器件。
(实施例2)
在这个实施例中，描述能够用于实施例1中所述的半导体器件并且与实施例1中的晶体管不同的晶体管。
图10A至图10D示出这个实施例的晶体管的截面结构。图10D所示的晶体管220是具有底栅结构的称作沟道保护类型晶体管(或者沟道阻止类型晶体管)的晶体管的一种模式。下面描述用于在衬底200之上制造晶体管220的工序。
首先，导电膜在具有绝缘表面的衬底200之上形成，并且执行第一光刻步骤，使得将导电膜处理成栅电极层202。
栅电极层202可使用与栅电极层111相似的材料来形成，并且可具有单层结构或者多层的叠层结构。
注意，抗蚀剂掩模可通过喷墨方法来形成。在通过喷墨方法来形成抗蚀剂掩模的情况下，因为没有使用光掩模，所以制造成本能够降低。
然后，栅极绝缘层204形成为使得覆盖栅电极层202。在这个实施例中，氧氮化硅层通过等离子体CVD方法作为栅极绝缘层204来形成。
随后，氧化物半导体膜在栅极绝缘层204之上形成，然后执行第二光刻步骤，使得将氧化物半导体膜处理成岛状氧化物半导体层。例如，氧化物半导体膜可形成到大于或等于2nm且小于或等于200nm的厚度。在这个实施例中，例如，氧化物半导体膜通过溅射方法借助于In-Ga-Zn-O基氧化物半导体靶来形成。这时，优选的是在去除了处理室中剩余的水分的状态中执行溅射。这用于防止氢、羟基或水分包含在氧化物半导体膜中。注意，如实施例1中所述，捕集真空泵优选地用于对处理室排气。
优选的是使用将诸如氢、水、羟基或氢化物之类的杂质去除到小于或等于1ppm的浓度(优选地为小于或等于10ppb的浓度)的高纯度气体作为在形成氧化物半导体膜时使用的溅射气体。
随后，如同实施例1中一样，氧化物半导体层经过第一热处理。在这里，将衬底200传递到作为热处理设备之一的电炉中，在氮气氛中以450℃对氧化物半导体层执行热处理1小时，氧化物半导体层则没有暴露于空气，使得防止水和氢进入氧化物半导体层；因此得到氧化物半导体层206(图10A)。
然后，优选地执行使用诸如N2O、N2或Ar之类的气体的等离子体处理。通过这个等离子体处理，去除吸附在暴露的氧化物半导体层206的表面上的水等。备选地，等离子体处理可使用O2和Ar的混合气体来执行。
随后，在栅极绝缘层204和氧化物半导体层206之上形成绝缘氧化物膜之后，执行第三光刻步骤，使得形成绝缘氧化物层208，并且去除抗蚀剂掩模。
在这个实施例中，例如，200nm厚的氧化硅膜通过溅射方法作为待成为绝缘氧化物层208的绝缘氧化物膜来形成。膜形成中的衬底温度可大于或等于室温且小于或等于300℃，并且在这个实施例中为100℃。溅射方法可在稀有气体(例如氩)气氛、氧气氛或者稀有气体(例如氩)和氧的混合气体的气氛中执行。此外，例如，氧化硅靶或硅靶能够用作靶。例如，借助于硅靶，氧化硅膜能够通过溅射方法在氧和氮的混合气氛中形成。作为形成为与电阻降低的氧化物半导体层相接触的绝缘氧化物层208，优选地使用没有包含诸如水分、氢离子和羟基之类的杂质并且阻止它们从外部进入的无机绝缘膜；例如使用氧化硅膜、氧氮化硅膜、氧化铝膜、氧氮化铝膜等。这时，优选的是在去除了处理室中剩余的水分的状态中执行溅射。这用于防止氢、羟基或水分包含在氧化物半导体层206和绝缘氧化物层208中。因此，在形成绝缘氧化物膜中，优选的是使用捕集真空泵以及将诸如氢、水、羟基或氢化物之类的杂质去除到小于或等于1ppm的浓度(优选地为小于或等于10ppb的浓度)的高纯度气体作为在形成绝缘氧化物膜时使用的溅射气体。
在这里，可执行第二热处理。
第二热处理的温度优选地大于或等于200℃且小于或等于400℃，并且更优选地大于或等于250℃且小于或等于350℃。注意，第二热处理可在惰性气体气氛或氧气体气氛中执行。在这个实施例中，热处理可在氮气氛中以250℃执行1小时。在第二热处理中，在氧化物半导体层206的一部分(沟道形成区)与绝缘氧化物层208相接触的状态下施加热量。
还可执行第二热处理之后的热处理。在这个实施例中，在部分暴露的氧化物半导体层206之上形成绝缘氧化物层208的状态中，在氮气体气氛、惰性气体气氛中或者在降低的压力下执行热处理。通过在氮气体气氛或者惰性气体气氛中或者在降低的压力下的热处理，未覆盖有绝缘氧化物层208的氧化物半导体层206的暴露区域的电阻能够降低。在这个实施例中，例如，热处理在氮气氛中以250℃执行1小时。通过按照这种方式对其上形成绝缘氧化物层208的氧化物半导体层206执行热处理，降低氧化物半导体层206的暴露区域的电阻，并且氧化物半导体层206成为包括具有不同电阻的区域的氧化物半导体层210。图10B中，氧化物半导体层210中没有斜线的白色区域是低电阻区域。
通过一直到并且包括第二热处理的上述工序，用于脱水或脱氢的热处理对所沉积的氧化物半导体膜来执行以便降低电阻，然后，有选择地使氧化物半导体膜的一部分处于氧过剩状态。因此，与栅电极层202重叠的沟道形成区成为具有低导电率的i型半导体，并且与源电极层重叠的高电阻源区以及与漏电极层重叠的高电阻漏区以自调整方式来形成。
随后，在栅极绝缘层204、氧化物半导体层210和绝缘氧化物层208之上形成导电膜之后，执行第四光刻步骤，使得形成源和漏电极层212，然后去除抗蚀剂掩模(图10C)。
源和漏电极层212可使用与源电极层115a和漏电极层115b相似的材料来形成，并且可具有单层结构或者多层的叠层结构。
在这里，热处理还可在空气中以大于或等于100℃且小于或等于200℃的温度执行大于或等于1小时且小于或等于30小时。在这个实施例中，热处理以150℃执行10小时。这个热处理可在固定加热温度下执行，或者可通过多次重复将温度从室温增加到高于或等于100℃且小于或等于200℃的加热温度以及将温度从加热温度降低到室温来执行。此外，这种热处理可在形成绝缘氧化物层之前以降低的压力来执行。当热处理在降低的压力下执行时，加热时间能够缩短。通过这种热处理，能够得到常截止晶体管。
通过在与漏电极层(和源电极层)重叠的氧化物半导体层的一部分中形成高电阻漏区(或高电阻源区)，晶体管的可靠性能够提高。具体来说，通过形成高电阻漏区，有可能采用一种其中导电率能够从漏电极层到高电阻漏区和沟道形成区逐渐改变的结构。因此，在晶体管工作在其中漏电极层连接到用于提供高电源电位Vdd的布线的状态的情况下，甚至当栅电极层与漏电极层的电位之间的差较大时，高电阻漏区也用作缓冲器，使得晶体管的耐受电压能够增加。
通过上述工序，形成晶体管220。
随后，保护绝缘层214在绝缘氧化物层208以及源和漏电极层212之上形成。在这里，氮化硅膜可作为保护绝缘层214来形成(图10D)。
注意，绝缘氧化物层还可在绝缘氧化物层208以及源和漏电极层212之上形成，并且保护绝缘层214可在绝缘氧化物层之上形成。
虽然未示出，但是晶体管220可以是通过形成多个栅电极而具有多个沟道形成区的多栅晶体管。
这个实施例能够与任意其它实施例自由组合。
(实施例3)
在这个实施例中，描述能够用于实施例1中所述的半导体器件并且与实施例1和实施例2中的晶体管不同的晶体管。
图11A至图11D示出这个实施例的晶体管的截面结构。图11D所示的晶体管320是具有底栅结构的晶体管的一种模式。下面描述用于在衬底300之上制造晶体管320的工序。
首先，导电膜在具有绝缘表面的衬底300之上形成，并且执行第一光刻步骤，使得将导电膜处理成栅电极层302。
栅电极层302可使用与栅电极层111相似的材料来形成，并且可具有单层结构或者多层的叠层结构。
注意，抗蚀剂掩模可通过喷墨方法来形成。在通过喷墨方法来形成抗蚀剂掩模的情况下，因为没有使用光掩模，所以制造成本能够降低。
然后，栅极绝缘层304形成为使得覆盖栅电极层302。在这个实施例中，氧氮化硅层通过等离子体CVD方法作为栅极绝缘层304来形成。
随后，在栅极绝缘层304之上形成导电膜之后，执行第二光刻步骤，使得形成源和漏电极层306a和306b(图11A)。
源和漏电极层306a和306b可使用与源电极层115a和漏电极层115b相似的材料来形成，并且可具有单层结构或者多层的叠层结构。
随后，氧化物半导体膜308在栅极绝缘层304以及源和漏电极层306a和306b之上形成(图11B)。随后，在第三光刻步骤中将氧化物半导体膜308处理成岛状氧化物半导体层。这时，优选的是在去除了处理室中剩余的水分的状态中执行溅射，如同实施例1中一样。这用于防止氢、羟基或水分包含在氧化物半导体膜308中。注意，如实施例1中所述，捕集真空泵优选地用于对处理室排气。
随后，如同实施例1中一样，氧化物半导体层经过第一热处理。在这里，将衬底300传递到作为热处理设备之一的电炉中，在氮气氛中以450℃对氧化物半导体层执行热处理1小时，氧化物半导体层则没有暴露于空气，使得防止水和氢进入氧化物半导体层；因此得到氧化物半导体层310(图11C)。
形成用作保护绝缘膜并且与氧化物半导体层310相接触的绝缘氧化物层314。绝缘氧化物层314优选地通过用以使诸如水或氢之类的杂质没有进入绝缘氧化物层314的方法按照与上述氧化物半导体膜相似的方式来形成到大于或等于1nm的厚度。当氢包含于绝缘氧化物层314时，引起氢进入氧化物半导体层或者通过氢抽取氧化物半导体层中的氧，由此与绝缘氧化物层314相接触的氧化物半导体层310的一部分成为n型(具有较低电阻)，并且因此可形成寄生沟道。因此，重要的是，形成包含尽可能少的氢的绝缘氧化物层314。
绝缘氧化物层314能够按照与绝缘氧化物层116相似的方式来形成。
随后，执行第二热处理。第二热处理能够按照与实施例1中相似的方式来执行。在第二热处理中，在氧化物半导体层的一部分(沟道形成区)与绝缘氧化物层314相接触的状态中施加热量。
通过上述工序，用于脱水或脱氢的热处理对所沉积氧化物半导体膜来执行以便降低电阻，然后，有选择地使氧化物半导体膜的整个表面包含过剩的氧。因此，形成i型氧化物半导体层312。
通过上述工序，形成晶体管320。
在这里，热处理还可在空气中以大于或等于100℃且小于或等于200℃的温度执行大于或等于1小时且小于或等于30小时。在这个实施例中，热处理以150℃执行10小时。这个热处理可在固定加热温度下执行，或者可通过多次重复将温度从室温增加到高于或等于100℃且小于或等于200℃的加热温度以及将温度从加热温度降低到室温来执行。此外，这种热处理可在形成绝缘氧化物层之前以降低的压力来执行。当热处理在降低的压力下执行时，加热时间能够缩短。通过这种热处理，能够得到常截止晶体管。
与保护绝缘层103相似的保护绝缘层316还可在绝缘氧化物层314之上形成。例如，氮化硅膜通过RF溅射方法作为保护绝缘层316来形成(图11D)。
用于平面化的平面化绝缘层可设置在保护绝缘层316之上。
虽然未示出，但是晶体管320可以是通过形成多个栅电极而具有多个沟道形成区的多栅晶体管。
这个实施例能够与其它实施例的任一个自由组合。
(实施例4)
在这个实施例中，描述能够用于实施例1中所述的半导体器件并且与实施例1至3的任一个中的晶体管不同的晶体管。
图12A示出晶体管的平面图的示例，以及图12B示出沿图12A的C1-C2所截取的其截面图。图12A和图12B所示的晶体管410是顶栅晶体管之一。
晶体管410在具有绝缘表面的衬底400之上包括绝缘层407、氧化物半导体层412、源或漏电极层415a和415b、栅极绝缘层402和栅电极层411。布线层414a和布线层414b设置成使得分别接触并且电连接到源和漏电极层415a和415b。
下面描述用于在衬底400之上制造晶体管410的工序。
首先，用作基底膜的绝缘层407在具有绝缘表面的衬底400之上形成。作为绝缘层407，优选地使用诸如氧化硅层、氧氮化硅层、氧化铝层或者氧氮化铝层之类的绝缘氧化物层。虽然等离子体方法、溅射方法等能够用作用于形成绝缘层407的方法，但是优选地采用溅射方法来形成绝缘层407，使得诸如氢之类的杂质尽可能少地包含在绝缘层407中。
在这个实施例中，采用溅射方法来形成作为绝缘层407的氧化硅层。将衬底400传递到处理室中，以及引入去除了氢和水分并且包含高纯度氧的溅射气体，由此借助于硅靶或石英靶来形成氧化硅层。衬底400可处于室温或者可被加热。
这时，优选的是在去除了处理室中剩余的水分的状态中执行溅射。这用于防止氢、羟基或水分包含在绝缘层407中。注意，如实施例1中所述，捕集真空泵优选地用于对处理室排气。
优选的是使用将诸如氢、水、羟基或氢化物之类的杂质去除到小于或等于1ppm的浓度(优选地为小于或等于10ppb的浓度)的高纯度气体作为在形成绝缘层407时使用的溅射气体。
此外，绝缘层407可具有叠层结构，其中，例如，诸如氮化硅层、氮氧化硅层、氮化铝层或者氮氧化铝层之类的绝缘氮化物层和绝缘氧化物层按照这个顺序层叠在衬底400之上。
例如，将去除了氢和水分并且其包含高纯度氮的溅射气体引入处理室，以及使用硅靶，由此氮化硅层在衬底之上形成，并且氧化硅层在其上形成。在这种情况下，氮化硅层优选地在去除了处理室中剩余的水分的状态中按照与氧化硅层相似的方式来形成。
在氮化硅层和氧化硅层的叠层设置为绝缘层407的情况下，能够借助于公共硅靶在相同处理室中形成氮化硅层和氧化硅层。在首先将包含氮的溅射气体引入处理室之后，使用处理室中的硅靶来形成氮化硅层，然后将溅射气体切换到包含氧的溅射气体，并且使用相同的硅靶来形成氧化硅层。由于氮化硅层和氧化硅层在这种溅射中能够相继形成而无需暴露于空气，所以能够防止诸如氢和水分之类的杂质吸附到氮化硅层的表面上。
随后，氧化物半导体膜在绝缘层407之上形成。氧化物半导体膜优选地通过溅射方法形成到大于或等于2nm且小于或等于200nm的厚度。
其上形成绝缘层407的衬底400优选地在溅射设备的预热室中经过预热作为预处理，并且优选地消除和排出吸附在衬底400上的诸如氢或水分之类的杂质，以便氧化物半导体膜尽可能少地包含氢、羟基和水分。预热室优选地设置有低温泵，并且采用低温泵来排气。注意，预热的这种预处理可对形成栅极绝缘层402之前的衬底400或者对其上形成一直到并且包括源和漏电极层415a和415b的层的衬底400按照类似方式来执行。
优选的是使用将诸如氢、水、羟基或氢化物之类的杂质去除到小于或等于1ppm的浓度(优选地为小于或等于10ppb的浓度)的高纯度气体作为在形成氧化物半导体膜时使用的溅射气体。
在去除了处理室中剩余的水分的状态下将去除了氢和水分的溅射气体引入处理室，并且氧化物半导体膜借助于作为靶的金属氧化物来形成。注意，捕集真空泵优选地用于对处理室排气。
随后，执行第一光刻步骤，使得将氧化物半导体膜处理成岛状氧化物半导体层。用于形成岛状氧化物半导体层的抗蚀剂掩模可通过喷墨方法来形成。在通过喷墨方法来形成抗蚀剂掩模的情况下，因为没有使用光掩模，所以制造成本能够降低。
注意，这里的氧化物半导体膜的蚀刻可通过干式蚀刻、湿式蚀刻或者湿式蚀刻和干式蚀刻两者来执行。
作为干式蚀刻方法，能够使用平行板RIE(反应离子蚀刻)方法或ICP(电感耦合等离子体)蚀刻方法。
作为用于湿式蚀刻的蚀刻剂，能够使用通过混合磷酸、醋酸和硝酸所得到的溶液，氨过氧化氢混合物(31wt％的过氧化氢溶液∶28wt％的氨水∶水＝5∶2∶2)等。具体来说，还可使用作为透明导电膜的蚀刻剂的来自Kanto Chemical Co.，Inc.的市场销售的ITO07N(由KantoChemical Co.，Inc.生产)。
湿式蚀刻之后的蚀刻剂连同蚀刻掉的材料一起通过清洗被去除。包含蚀刻剂和蚀刻掉的材料的废液可经过净化，并且材料可再使用。诸如氧化物半导体层中包含的铟之类的材料在蚀刻之后从废液中收集并且再循环，使得能够有效地使用资源，并且能够降低成本。
在这个实施例中，采用湿式蚀刻方法、以磷酸、醋酸和硝酸的混合溶液作为蚀刻剂来将氧化物半导体膜处理成岛状氧化物半导体层。
随后，如同实施例1中一样，氧化物半导体层经过第一热处理。在这里，将衬底400传递到作为热处理设备之一的电炉中，在氮气氛中以450℃对氧化物半导体层执行热处理1小时，氧化物半导体层则没有暴露于空气，使得防止水和氢进入氧化物半导体层；因此得到氧化物半导体层412(图13A)。
氧化物半导体层的第一热处理能够在被处理成岛状氧化物半导体层之前对氧化物半导体膜来执行。在那种情况下，在第一热处理之后，从热处理设备中取出衬底，然后执行光刻步骤。
具有对氧化物半导体层的脱水或脱氢的效果的热处理可在下列时机的任一个执行：在形成氧化物半导体层之后；在氧化物半导体层之上形成源电极和漏电极之后；以及在源电极和漏电极之上形成栅极绝缘层之后。
随后，导电膜在绝缘层407和氧化物半导体层412之上形成。导电膜可按照与源电极层115a和漏电极层115b的导电膜相似的方式来形成。
随后，执行第二光刻工序。抗蚀剂掩模在导电膜之上形成，并且导电膜经过处理，使得形成源和漏电极层415a和415b，然后去除抗蚀剂掩模(图13B)。注意，源电极层和漏电极层优选地具有渐窄的(taper)形状，因为能够改进其上层叠的栅极绝缘层的覆盖。
在这个实施例中，Ti膜用作导电膜，并且In-Ga-Zn-O基氧化物半导体用于氧化物半导体层412。作为蚀刻剂，使用氨过氧化氢混合物(氨、水和过氧化氢溶液的混合溶液)。
在第二光刻步骤中，仅蚀刻掉氧化物半导体层412的一部分，并且在一些情况下形成具有凹槽(凹陷部分)的氧化物半导体层。用于形成源电极层415a和漏电极层415b的抗蚀剂掩模可通过喷墨方法来形成。在通过喷墨方法来形成抗蚀剂掩模的情况下，因为没有使用光掩模，所以制造成本能够降低。
紫外光、KrF激光或ArF激光优选地用于形成第二光刻步骤中的抗蚀剂掩模的曝光。注意，在执行曝光以使得沟道长度L成为小于25nm的情况下，曝光优选地使用具有数纳米至数十纳米的极短波长的远紫外光来执行。
随后，栅极绝缘层402在绝缘层407、氧化物半导体层412、源电极层415a和漏电极层415b之上形成(图13C)。
栅极绝缘层402能够按照与栅极绝缘层102相似的方式来形成。
随后，执行第三光刻步骤以形成抗蚀剂掩模，并且有选择地执行蚀刻以去除栅极绝缘层402的一部分，使得形成到达源电极层415a和漏电极层415b的开口421a和421b(图13D)。
然后，在栅极绝缘层402之上以及在开口421a和421b中形成导电膜之后，栅电极层411以及布线层414a和414b在第四光刻工序中形成。注意，抗蚀剂掩模可通过喷墨方法来形成。在通过喷墨方法来形成抗蚀剂掩模的情况下，因为没有使用光掩模，所以制造成本能够降低。
栅电极层411、布线层414a和414b能够按照与栅电极层111相似的方式来形成。
注意，栅电极层411还能够使用透光导电膜来形成。作为透光导电膜的材料的示例，能够给出透光导电氧化物等。
随后，可执行第二热处理。
第二热处理的温度优选地大于或等于200℃且小于或等于400℃，并且更优选地大于或等于250℃且小于或等于350℃。注意，第二热处理可在惰性气体气氛或氧气体气氛中执行。在这个实施例中，第二热处理在氮气氛中以250℃执行1小时。第二热处理可在晶体管410之上形成保护绝缘层或者平面化绝缘层之后执行。
在这里，热处理还可在空气中以大于或等于100℃且小于或等于200℃的温度执行大于或等于1小时且小于或等于30小时。在这个实施例中，热处理以150℃执行10小时。这个热处理可在固定加热温度下执行，或者可通过多次重复将温度从室温增加到高于或等于100℃且小于或等于200℃的加热温度以及将温度从加热温度降低到室温来执行。此外，这种热处理可在形成绝缘氧化物层之前以降低的压力来执行。当热处理在降低的压力下执行时，加热时间能够缩短。通过这种热处理，能够得到常截止晶体管。
通过上述工序，能够形成晶体管410(图13E)。
保护绝缘层或者用于平面化的平面化绝缘层可设置在晶体管410之上。例如，保护绝缘层可形成为具有使用氧化硅层、氮化硅层、氧氮化硅层、氮氧化硅层和氧化铝层中的一个或多个的单层结构或者叠层结构。
通过按照上述方式形成氧化物半导体膜时去除处理室中包含的水分，氧化物半导体膜中包含的氢的浓度和氢化物的浓度能够降低。
虽然未示出，但是晶体管410可以是通过形成多个栅电极而具有多个沟道形成区的多栅晶体管。
这个实施例能够与其它实施例的任一个自由组合。
(实施例5)
在这个实施例中，描述能够用于实施例1中所述的半导体器件并且与实施例1至4的任一个中的晶体管不同的晶体管。
图14A示出这个实施例的晶体管的截面结构。图14A所示的晶体管520包括置于图13E所示晶体管410的衬底400与绝缘层407之间的绝缘层522和导电层527。导电层527与整个氧化物半导体层512重叠。图14B所示的晶体管521包括置于图13E所示晶体管410的衬底400与绝缘层407之间的绝缘层522和导电层524。导电层524与氧化物半导体层512的一部分(具体来说是沟道形成区)重叠。
导电层524和导电层527可使用与晶体管520和晶体管521的栅电极层相同的材料和方法来形成，或者可使用不同的材料和方法来形成。导电层524和导电层527能够用作第二栅电极层。导电层524和导电层527的电位各可以是GND或0V的固定电位。
有可能通过导电层524和导电层527来控制晶体管520和晶体管521的电特性(例如阈值电压)。
这个实施例能够与任意其它实施例自由组合。
(实施例6)
在这个实施例中，描述能够用于实施例1中所述的半导体器件并且与实施例1至5的任一个中的晶体管不同的晶体管。
图15A示出具有这个实施例的顶栅结构的晶体管610的平面图，以及图15B示出沿图15A的D1-D2所截取的其截面图。
晶体管610在具有绝缘表面的衬底600之上包括绝缘层607、源和漏电极层615a(615a1和415a2)、氧化物半导体层612、源和漏电极层615b、布线层418、栅极绝缘层602和栅电极层611(611a和611b)。源和漏电极层615a(465a1和415a2)通过布线层618电连接到布线层614。虽然未示出，但是源和漏电极层615b通过栅极绝缘层602中形成的开口电连接到布线层614。
下面参照图16A至图16E来描述在衬底600之上制造晶体管610的工序。
首先，用作基底膜的绝缘层607在具有绝缘表面的衬底600之上形成。
在这个实施例中，氧化硅层采用溅射方法作为绝缘层607来形成。将衬底600传递到处理室中，以及引入去除了氢和水分并且包含高纯度氧的溅射气体，由此氧化硅层借助于硅靶或石英靶作为绝缘层607在衬底600之上形成。注意，氧或者氧和氩的混合气体用作溅射气体。
这时，优选的是在去除了处理室中剩余的水分的状态中执行溅射。这用于防止氢、羟基或水分包含在绝缘层607中。注意，如实施例1中所述，捕集真空泵优选地用于对处理室排气。
优选的是使用将诸如氢、水、羟基或氢化物之类的杂质去除到小于或等于1ppm的浓度(优选地为小于或等于10ppb的浓度)的高纯度气体作为在形成绝缘层607时使用的溅射气体。
此外，绝缘层607可具有叠层结构，其中，例如，诸如氮化硅层、氮氧化硅层、氮化铝层或者氮氧化铝层之类的绝缘氮化物层和氧化物绝缘层按照这个顺序层叠在衬底600之上。
例如，将去除了氢和水分并且其包含高纯度氮的溅射气体引入处理室，以及使用硅靶，由此氮化硅层在衬底之上形成，并且氧化硅层在其上形成。在这种情况下，氮化硅层优选地在去除了处理室中剩余的水分的状态中按照与氧化硅层相似的方式来形成。
随后，导电膜在绝缘层607之上形成，并且执行第一光刻工序。抗蚀剂掩模在导电膜之上形成，并且导电膜经过处理，使得形成源和漏电极层615a1和615a2，然后去除抗蚀剂掩模(图16A)。在截面图中，源和漏电极层615a1和615a2看起来相互分离；但是，它们实际上没有分离。注意，源和漏电极层615a1和615a2优选地具有渐窄的形状，因为能够改进其上层叠的氧化物半导体层612的覆盖。
作为源和漏电极层615a1和615a2的材料，能够给出从Al、Cr、Cu、Ta、Ti、Mo和W中选取的元素、包含任意这些元素作为成分的合金、组合地包含任意这些元素的合金膜等。另外，还可使用Mn、Mg、Zr、Be和Th中的一个或多个。导电膜可具有单层结构或者多层的叠层结构。例如，包含Si的Al膜的单层结构、其中Ti膜层叠在Al膜之上的二层结构、其中Al膜置于两个Ti膜之间的三层结构等。当导电膜包括Al膜时，它可包含Nd或Sc。注意，这些膜可以是氮化物膜。
在这个实施例中，150nm厚的钛膜通过溅射方法作为源和漏电极层615a1和615a2来形成。
随后，厚度大于或等于2nm且小于或等于200nm的氧化物半导体膜在绝缘层607以及源和漏电极层615a1和615a2之上形成。
注意，氧化物半导体膜优选地在去除了处理室中剩余的水分的状态中形成。这用于防止氢、羟基或水分包含在氧化物半导体膜中。捕集真空泵优选地用于对处理室排气。
优选的是使用将诸如氢、水、羟基或氢化物之类的杂质去除到小于或等于1ppm的浓度(优选地为小于或等于10ppb的浓度)的高纯度气体作为在形成氧化物半导体膜时使用的溅射气体。
随后，执行第二光刻步骤，使得将氧化物半导体膜处理成岛状氧化物半导体层(图16B)。在这个实施例中，氧化物半导体膜通过溅射方法借助于In-Ga-Zn-O基氧化物半导体靶来形成。
随后，对岛状氧化物半导体层执行第一热处理，使得进行对氧化物半导体层的脱水或脱氢。第一热处理的温度大于或等于400℃且小于或等于750℃，优选地大于或等于400℃且小于衬底的应变点。在这里，将衬底600传递到作为热处理设备之一的电炉中，在氮气氛中以450℃对氧化物半导体层执行热处理1小时，氧化物半导体层则没有暴露于空气，使得防止水和氢进入氧化物半导体层；因此得到氧化物半导体层612(图16B)。
热处理设备并不局限于上述电炉，而可以是配备有通过来自诸如电阻加热器等加热器的热传导或热辐射来加热待处理对象的单元的热处理设备。例如，能够使用诸如GRTA(气体快速热退火)设备或LRTA(灯快速热退火)设备之类的RTA(快速热退火)设备。注意，GRTA设备是使用高温气体的热处理设备。作为高温气体，使用不太可能通过热处理来与待处理对象发生反应的惰性气体，例如氮气体或者如氩等稀有气体。GRTA实现短时间的高温热处理。
注意，在第一热处理中，优选的是，作为引入处理室的气体的氮或者诸如氦、氖或氩之类的稀有气体没有包含水、氢等。备选地，引入热处理设备中的氮气体或者诸如氦、氖或氩之类的稀有气体的纯度优选地为6N(99.9999％)或更高、更优选地为7N(99.99999％)或更高(也就是说，杂质浓度为小于或等于1ppm，优选地小于或等于0.1ppm)。
氧化物半导体层的第一热处理能够在被处理成岛状氧化物半导体层之前对氧化物半导体膜来执行。在那种情况下，在第一热处理之后，从热处理设备中取出衬底，然后执行光刻步骤。
具有对氧化物半导体层的脱水或脱氢的效果的热处理可在下列时机的任一个执行：在形成氧化物半导体层之后；在氧化物半导体层之上进一步形成源电极和漏电极之后；以及在源电极和漏电极之上形成栅极绝缘层之后。
随后，在绝缘层607和氧化物半导体层612之上形成导电膜，并且执行第三光刻步骤。抗蚀剂掩模在导电膜之上形成，并且导电膜经过处理，使得形成源和漏电极层615b以及布线层618。此后，去除抗蚀剂掩模(图16C)。源和漏电极层615b以及布线层618可使用与源和漏电极层615a1和615a2相似的材料和步骤来形成。
在这个实施例中，150nm厚的钛膜通过溅射方法作为源和漏电极层615b以及布线层618来形成。在这个实施例中，由于相同的钛膜用于源和漏电极层615a1和615a2以及源和漏电极层615b，所以没有得到源和漏电极层615a1和615a2相对于源和漏电极层615b的蚀刻选择性。因此，布线层618设置在没有覆盖氧化物半导体层612的源和漏电极层615a2的一部分之上，使得在蚀刻源和漏电极层615b时没有蚀刻源和漏电极层615a1和615a2。在能够得到源和漏电极层615a1和615a2与源和漏电极层615b的高蚀刻选择比的情况下，不一定设置布线层618。
注意，各材料和蚀刻条件经过适当调整，使得氧化物半导体层612没有在蚀刻导电膜中被去除。
在这个实施例中，Ti膜用作导电膜，并且In-Ga-Zn-O基氧化物半导体用于氧化物半导体层612。作为蚀刻剂，使用氨过氧化氢混合物(氨、水和过氧化氢溶液的混合溶液)。
在第三光刻步骤中，仅蚀刻掉氧化物半导体层612的一部分，并且在一些情况下形成具有凹槽(凹陷部分)的氧化物半导体层。用于形成源和漏电极层615b布线层618的抗蚀剂掩模可通过喷墨方法来形成。在通过喷墨方法来形成抗蚀剂掩模的情况下，因为没有使用光掩模，所以制造成本能够降低。
随后，栅极绝缘层602在绝缘层607、氧化物半导体层612、源和漏电极层415a1和415a2以及源和漏电极层615b之上形成。
通过等离子体CVD方法、溅射方法等，栅极绝缘层602能够形成为具有使用氧化硅层、氮化硅层、氧氮化硅层、氮氧化硅层和氧化铝层中的一个或多个的单层结构或者叠层结构。注意，绝缘层602优选地采用溅射方法来形成，使得在栅极绝缘层602中没有包含大量氢。在氧化硅膜通过溅射方法来形成的情况下，硅靶或石英靶用作靶，并且氧或者氧和氩的混合气体用作溅射气体。
栅极绝缘层602可具有一种结构，其中氧化硅层和氮化硅层层叠在源和漏电极层615a1和615a2以及源和漏电极层615b之上。在这个实施例中，氧化硅层采用溅射方法在氧和氩的混合气体气氛中形成到100nm的厚度。
随后，执行第四光刻工序。形成抗蚀剂掩模，并且执行选择性蚀刻以去除栅极绝缘层602的一部分，使得形成到达布线层618的开口623(图16D)。虽然未示出，但是在形成开口623中，可形成到达源和漏电极层615b的开口。
然后，在栅极绝缘层602之上并且在开口623中形成导电膜之后，在第五光刻工序中形成栅电极层611(栅电极层611a和栅电极层611b)以及布线层614。注意，抗蚀剂掩模可通过喷墨方法来形成。在通过喷墨方法来形成抗蚀剂掩模的情况下，因为没有使用光掩模，所以制造成本能够降低。
栅电极层611(栅电极层611a和栅电极层611b)和布线层614能够形成为具有使用诸如Mo、Ti、Cr、Ta、W、Al、Cu、Nd和Sc之类的金属材料的一种或多种以及包含上述金属材料作为其主要成分的合金材料的单层结构或者叠层结构。
在这个实施例中，150nm厚的钛膜通过溅射方法作为栅电极层611(栅电极层611a和栅电极层611b)和布线层614来形成。
随后，执行第二热处理。第二热处理的温度优选地大于或等于200℃且小于或等于400℃，并且更优选地大于或等于250℃且小于或等于350℃。注意，第二热处理可在惰性气体气氛或氧气体气氛中执行。在这个实施例中，第二热处理在氮气氛中以250℃执行1小时。第二热处理在氧化物半导体层的一部分(沟道形成区)与栅极绝缘层602相接触的状态下执行。注意，第二热处理可在晶体管610之上形成保护绝缘层或者平面化绝缘层之后执行。
在这里，热处理还可在空气中以大于或等于100℃且小于或等于200℃的温度执行大于或等于1小时且小于或等于30小时。这个热处理可在固定加热温度下执行，或者可通过多次重复将温度从室温增加到高于或等于100℃且小于或等于200℃的加热温度以及将温度从加热温度降低到室温来执行。此外，这种热处理可在形成绝缘氧化物层之前以降低的压力来执行。
通过上述工序，能够形成包括其中降低氢、水分、氢化物和氢氧化物的浓度的氧化物半导体层612的晶体管610(参见图16E)。
保护绝缘层或者用于平面化的平面化绝缘层可设置在晶体管610之上。虽然未示出，但是到达源和漏电极层615b的开口在栅极绝缘层602、保护绝缘层和平面化绝缘层中形成。布线层在将要电连接到源和漏电极层615b的开口中形成。
这个实施例能够与任意其它实施例自由组合。
(实施例7)
在这个实施例中，参照能带图来描述作为本发明的一个实施例、其结构与图14B所示的晶体管相似的晶体管。
图17是其中使用氧化物半导体层的这个实施例的反交错薄膜晶体管的纵向截面图。氧化物半导体膜(OS)设置在栅电极(GE1)之上，其中绝缘膜(GI)置于其间，并且源电极(S)和漏电极(D)设置在氧化物半导体膜之上。
图18A和图18B是图17中的A-A’上的能带图(示意图)。图18A示出源极和漏极具有相同电位的电压(Vd＝0V)的情况。图18B示出其中正电位施加到漏极(Vd＞0V)而正电位没有施加到源极的情况。
图19A和图19B是图17中的B-B’上的能带图(示意图)。图19A示出一种状态，其中正电位(+Vg)施加到栅极(G1)，即，薄膜晶体管处于导通态的情况，其中载流子(电子)在源极与漏极之间流动。图19B示出一种状态，其中负电位(-Vg)施加到栅极(G1)，即，薄膜晶体管处于截止态的情况(其中少数载流子没有流动)。
图20示出真空级与金属的功函数(φM)之间的关系以及真空级与氧化物半导体的电子亲合势(χ)之间的关系。
金属中的电子在室温下简并(degenerate)，使得费米能级位于导带中。相比之下，常规氧化物半导体一般具有n型，那种情况下的费米能级(EF)位于更接近导带，并且离开位于带隙的中间的本征费米能级(Ei)。已知的是，部分因为氧化物半导体中的一部分氢用作施主，所以形成n型半导体。
相比之下，这个实施例的氧化物半导体是通过经由去除n型杂质的氢以使得包含尽可能少的不是氧化物半导体的主要成分的杂质，来高度纯化而成为本征(i型)半导体或者成为尽可能接近本征半导体的氧化物半导体。换言之，这个实施例的氧化物半导体具有一种特征，因为通过经由尽可能多地去除诸如氢或水之类的杂质来高度纯化而使其成为i型(本征)半导体或者使其接近i型半导体，而不是添加杂质。因此，费米能级(EF)能够是与本征费米能级(Ei)相同的能级。
据说，氧化物半导体的电子亲合势(χ)在其带隙(Eg)为3.15eV的情况下为4.3eV。用于形成源和漏电极的钛(Ti)的功函数大致等于氧化物半导体的电子亲合势(χ)。在这种情况下，在金属与氧化物半导体之间的界面处没有形成肖特基电子势垒。
换言之，在金属的功函数(φM)和氧化物半导体的电子亲合势(χ)大致相等时金属与氧化物半导体相互接触的情况下，得到例如图18等的能带图(示意图)。
图18B中，黑圆(·)表示电子。虚线表示在对漏极给予正电位的状态下将正电压施加到栅极(Vg＞0)的情况。当没有电压施加到栅极时，载流子(电子)因高势垒而没有从电极注入到氧化物半导体侧，从而引起没有电流流动的截止态。相比之下，当正电压施加到栅极时，势垒降低，从而引起其中电流流动的导通态。
在这种情况下，如图19A所示，电子沿在能量上稳定的氧化物半导体的最低部分在栅极绝缘膜与高度纯化氧化物半导体之间的界面处移动。
图19B中，当负电位施加到栅极(G1)时，作为少数载流子的空穴的数量大致为零；因此，电流值变为非常接近零的值。
例如，甚至当薄膜晶体管具有1×104μm的沟道宽度W以及3μm的沟道长度时，也能够得到10-13A或更低的截止态电流以及0.1V/dec.的亚阈值摆动(subthreshold swing)(S值)(栅极绝缘膜的厚度为100nm)。
如上所述，氧化物半导体经过高度纯化，使得不是氧化物半导体的主要成分的杂质的量为最小，由此能够得到薄膜晶体管的有利操作。具体来说，截止态电流能够降低。
(实施例8)
在这个实施例中描述的是实施例1中所述的作为本发明的一个实施例的半导体器件适用的中央处理器(CPU)。
CPU的框图的示例如图21所示。图21所示的CPU 801包括定时控制电路802、指令解码器803、寄存器阵列804、地址逻辑和缓冲电路805、数据总线接口806、ALU(算术逻辑单元)807、指令寄存器808等。
CPU 801中包含的这些电路能够使用实施例1至7的任一个中所述的晶体管来制造。实施例1至7中所述的晶体管各使用氧化物半导体层，由此能够增加场效应迁移率。另外，当氢浓度充分降低时，晶体管的截止态电流能够极小。通过将包括具有充分降低的氢浓度的氧化物半导体层的晶体管用于CPU 801的至少一部分，中央处理器的功率消耗能够降低。
现在简要描述CPU 801中包含的各电路。
定时控制电路802接收来自外部的指令，将指令转换为内部的信息，并且将信息发送到其它块。另外，定时控制电路按照内部操作向外部给出诸如存储器数据的读取和写入之类的指示。
指令解码器803用于把来自外部的指令转换为内部的指令。
寄存器阵列804具有暂时存储数据的功能。因此，它包括存储器元件。
地址逻辑和缓冲电路805具有指定外部存储器的地址的功能。
数据总线接口806具有从外部存储器或者诸如打印机之类的装置接收数据以及向其发出数据的功能。
ALU 807具有执行运算的功能。
指令寄存器808具有暂时存储指令的功能。因此，它包括存储器元件。
通过将实施例1至7中所述的晶体管的任一个用于CPU 801的至少一部分，泄漏电流降低；因此，待机期间的功率消耗(待机功率)降低。因此，这种中央处理器的功率消耗能够降低。例如，实施例1中所述的存储器元件能够具体应用于CPU 801中包含的电路之中的寄存器阵列804或命令寄存器808中包含的存储器元件。
这个实施例能够与任意其它实施例自由组合。
(实施例9)
在这个实施例中，描述作为本发明的一个实施例的半导体器件。作为实施例1至7的任一个中所述的晶体管适用的半导体器件的示例，描述能够无需接触而输入/输出数据的无线通信半导体器件。能够无需接触而输入/输出数据的无线通信半导体器件又称作RFID标签、ID标签、IC标签、RF标签、无线标签、电子标签或无线芯片。
参照图22A至图22C来描述这个实施例的无线通信半导体器件的结构的一个示例。图22A所示的无线通信半导体器件包括具有天线(又称作芯片上天线)的半导体集成电路芯片900以及具有天线902(又称作增益天线(booster antenna))的支承衬底904。半导体集成电路芯片900设置在绝缘层908之上，其中绝缘层908在支承衬底904和天线902之上形成。绝缘层908可通过密封剂等形成，只要它能够将半导体集成电路芯片900固定到支承衬底904和天线902。
注意，导电屏蔽优选地设置在半导体集成电路芯片900上，以便防止因静电放电而引起的半导体器件的静电击穿(例如电路的故障以及对半导体元件的损坏)。注意，当导电屏蔽具有高电阻并且电流无法流经天线902的图案时，设置在半导体集成电路芯片900的表面上的天线902和导电屏蔽可设置成相互接触。
设置在半导体集成电路芯片900中的半导体集成电路包括多个元件，例如构成存储器部分或逻辑部分的晶体管。作为用于构成存储器部分或逻辑部分的晶体管，能够使用实施例1至7的任一个中所述的晶体管。
图23A是图22A所示的半导体集成电路芯片900中包含的天线(芯片上天线)和半导体集成电路的放大视图。虽然天线912是具有图23A的一个绕组的矩形环形天线，但是本发明并不局限于这种结构。天线912的形状可以是具有曲面(例如圆形)的形状，并且天线912的绕组的数量可以是多个。但是，天线912的绕组的数量优选地为1，在这种情况下，在半导体集成电路910与天线912之间生成的寄生电容能够降低。
图23A中，天线912设置成围绕半导体集成电路910的周边，并且除了与虚线所示的馈电点918对应的一部分，天线912设置在没有与半导体集成电路910重叠的区域中。当天线912和半导体集成电路910设置在图23A所示的不同区域时，半导体集成电路910与天线912之间的寄生电容能够降低。但是，本发明并不限于这种结构。如图23B所示，除了与馈电点918对应的部分之外，天线912可设置成还使得至少部分与半导体集成电路910重叠。
图22A中，天线902能够通过主要在虚线906所包围的环状部分中的电磁感应来发送和接收信号或者向/从半导体集成电路芯片900中包含的天线912提供电力。另外，天线902能够通过使用主要在除了由虚线906所包围的一部分之外的区域中的无线电波向/从外部询问器发送和接收信号。除了发送和接收信号之外，提供电力也可由外部询问器来执行。虽然没有具体限制，但是优选的是，用作询问器与半导体集成电路芯片900之间的载体(载波)的无线电波的频率近似地大于或等于30MHz且小于或等于5GHz；例如，可采用950MHz、2.45GHz等的频带。
虽然天线902是在虚线906所包围的部分中的绕组的数量为1的矩形环形天线，但是本发明的一个实施例并不局限于这种结构。天线902的形状可以是具有曲面(例如圆形)的形状。另外，绕组的数量可以为多个。但是，当天线902的绕组的数量在虚线906所包围的部分中优选地为1，在这种情况下，天线902与天线912之间生成的寄生电容能够降低。
对这个实施例的无线通信半导体器件的通信方法没有具体限制；例如，能够使用电磁感应方法、电磁耦合方法或者微波方法。在使用微波方法(例如，使用UHF频带(860MHz至960MHz的频带)、2.45GHz频带等)的情况下，天线902和912的长度和形状可根据所使用的电磁波的波长来判定。天线能够具有线性形状(例如双极天线)、平面形状(例如贴片天线或者具有带状的天线)等，代替上述形状。天线可具有蜿蜒弯曲形状或者结合它们的形状，代替上述形状。
这个实施例的无线通信半导体器件的通信方法可以是电磁感应方法或电磁耦合方法，如上所述。图24示出其中使用电磁感应方法或电磁耦合方法的示例。
图24中，线圈天线902作为增益天线设置在支承衬底904之上，并且包括线圈天线912的半导体集成电路芯片900设置在支承衬底904之上。
接下来，描述半导体集成电路芯片900和增益天线的结构和布置。图22B是半导体器件的透视图，其中层叠为图22A所示的支承衬底904所设置的半导体集成电路芯片900和天线902。图22C对应于沿图22B的虚线X-Y所截取的截面图。
图22C所示的半导体集成电路910保持在第一绝缘体914与第二绝缘体916之间，并且还密封其侧表面。在这个实施例中，接合多个半导体集成电路置于其中的第一绝缘体和第二绝缘体之间，然后半导体集成电路可单独分为多个叠层。对所划分叠层各形成导电屏蔽，并且形成半导体集成电路芯片900。对分离方式没有具体限制，只要物理分离是可能的，并且分离例如通过激光束照射来执行。
图22C中，半导体集成电路910比天线912更接近天线902；但是，本发明并不局限于这种结构。天线912可比半导体集成电路910更接近天线902。
接下来，下面简要描述这个实施例的无线通信半导体器件的操作。图25是示出这个实施例的无线通信半导体器件的结构的示例的框图。与图22A、图22B和图22C、图23A和图23B以及图24相同的部分由相同的参考标号来表示。图25所示的无线通信半导体器件包括天线902、半导体集成电路910和天线912。天线902是增益天线，并且天线912是芯片上天线。
首先，描述无线通信半导体器件从询问器(interrogator)920来接收信号和电力的情况。首先，当电磁波从询问器920发送时，天线902接收电磁波，由此在天线902中生成交流，并且在天线902周围生成磁场。然后，天线902中包含的环状部分以及具有环形的天线912以电磁方式耦合，并且在天线912中生成所感应的电动势。半导体集成电路910通过使用感应电动势从询问器920接收信号或电力。
然后，描述无线通信半导体器件向询问器920发送信号的情况。这时，使电流流经天线912，并且感应电动势在天线902中按照半导体集成电路910中生成的信号来生成，由此信号能够作为从询问器920所传送的无线电波的反射波传送给询问器920。
注意，天线902能够主要分为与天线912电磁耦合的环状部分以及从询问器920接收无线电波的部分。主要接收来自询问器920的电波的部分中的天线902的形状可以是能够接收电波的形状。例如，可使用诸如双极天线、折叠双极天线、缝隙天线、曲流线天线或微带天线之类的形状。
虽然以上描述包含一个芯片上天线和一个增益天线的情况，但是对这种情况没有限制。用于电力的天线以及用于发送和接收信号的天线可单独形成。通过单独形成用于电力的天线以及用于发送和接收信号的天线，有可能改变用于提供电力的无线电波的频率以及用于发送信号的无线电波的频率；因此，能够有效地提供电力，并且能够有效地发送和接收信号。
在这个实施例的半导体器件中，使用芯片上天线，并且信号或电力能够在增益天线与芯片上天线之间无需接触而发送和接收；因此，与半导体集成电路在物理上直接连接到外部天线的情况不同，半导体集成电路和天线不太可能因外部力而断开，并且还能够抑制连接中的初始故障的产生。
另外，由于在这个实施例的半导体器件中使用增益天线，所以与仅使用芯片上天线的情况不同，半导体集成电路的面积没有显著限制芯片上天线的大小或形状。相应地，对能够被接收的无线电波的频带没有限制，并且通信距离能够比仅使用芯片上天线的半导体器件要长。
这个实施例的半导体集成电路可在柔性衬底之上形成。在使用柔性衬底的情况下，半导体集成电路可直接在柔性衬底上形成，或者可在用于形成半导体集成电路的诸如玻璃衬底之类的另一个衬底上形成，然后转移到诸如塑料衬底之类的柔性衬底。对于将半导体集成电路从形成衬底转移到柔性衬底的方法没有具体限制；例如，分离层可在形成衬底与半导体集成电路之间形成。
在半导体集成电路转移到柔性衬底的情况下，分离层能够使用例如金属氧化物来形成。在这种情况下，所形成的金属氧化物通过晶化来削弱，并且作为待分离的包括半导体集成电路的元件层能够与形成衬底分离。在晶化金属氧化物膜之后，分离层的一部分可借助于溶液或者诸如NF3、BrF3或CIF3之类的氟化卤素气体被去除，然后可执行分离。
另外，当具有透光性质的衬底用作形成衬底并且包含氮、氧、氢等的膜(例如包含氢的非晶硅膜、包含氢的合金膜、包含氧的合金膜等)用作分离层时，分离层采用激光通过形成衬底来照射，并且蒸发分离层中包含的氮、氧或氢，使得分离能够发生。
备选地，可采用机械地(例如研磨)去除形成衬底的方法或者化学地(例如使用任意上述氟化卤素气体的蚀刻)去除形成衬底的方法。在这种情况下，不一定使用分离层。
备选地，能够使用激光照射、锐利的刀等，使得形成凹槽，以便暴露分离层，并且分离可通过使用凹槽作为触发来执行。
当执行上述分离时，例如可应用机械力。作为用于应用机械力的方法，例如，能够给出采用人手或者采用钳子的分离工序、通过滚筒的旋转的分离工序等。
注意，例如，分离层能够使用钨来形成。当分离层使用钨来形成时，能够在分离层通过氨水和过氧化氢溶液的混合溶液来蚀刻的同时执行分离。
实施例1至7中所述的晶体管具有小截止态电流；因此，通过将晶体管的任一个应用于这个实施例的半导体器件，能够实现低功率消耗。
通过覆盖半导体集成电路的导电屏蔽，能够防止半导体集成电路的静电击穿。
通过半导体集成电路置于其中的一对绝缘体之间，能够在实现厚度和大小的降低的同时提供极可靠半导体器件。
相应地，能够得到其中抑制了静电放电的具有低功率消耗的极可靠半导体器件。
这个实施例能够与任意其它实施例自由组合。
(实施例10)
在这个实施例中，描述其中实施例9中所述的无线通信半导体器件用作本发明的一个实施例的示例。
图26A至图26F示出与实施例9中所述的无线通信半导体器件相似的半导体器件1000的应用示例。通过利用发送和接收电磁波的功能，半导体器件1000能够用于各种商品和系统。作为商品，给出下列商品：钥匙(参见图26A)，纸币，硬币，证券，不记名债券、证书(例如驾照或居民卡，参见图26B)，书籍，容器(例如皮氏培养皿，参见图26C)，个人附属品(例如袋子或眼镜，参见图26D)，包装容器(例如包装纸或瓶，参见图26E和图26F)，记录介质(例如磁盘或录像带)，车辆(例如自行车)，食品，服装，生活用品，电子电器(例如液晶显示装置、、EL显示装置、电视机或便携终端)等。通过接合到或嵌入表面中，半导体器件1000固定到具有各种形状的这类商品。作为系统，能够给出商品管理系统、认证功能系统、分配系统等。
通过使用抑制了静电放电的具有低功率消耗的极可靠半导体器件，能够得到极可靠的系统。
这个实施例能够与任意其它实施例自由组合。
(实施例11)
在这个实施例中，描述的是实施例1至7的任一个中所述的晶体管适用的显示装置。
虽然这个实施例的显示装置可以是液晶显示装置或者EL显示装置，但是在这里描述使用电泳元件的电子纸的示例。
图27A至图27C示出有源矩阵电子纸用作显示面板的截面图。电子纸具有与纸张同样高的可见度，消耗比其它显示面板要低的功率，并且能够制作成薄而轻便。
图27A是使用扭转球方法的电子纸的截面图。扭转球方法是一种方法，其中各以黑色和白色来着色的球形微粒设置在显示元件中包含的电极层之间，并且球形微粒的取向借助于电极层之间的电压来控制，以便显示图像。
使用图27A所示的扭转球方法的电子纸包括显示部分1114和驱动器电路部分1116。显示部分1114包括：第一电极层1104，连接到衬底1100之上的晶体管1102；第二电极层1108，设置在衬底1106之上；以及球形微粒1110，设置在第一电极层1104与第二电极层1108之间。球形微粒1110各包括黑色区域1110a、白色区域1110b以及填充有围绕黑色区域和白色区域的液体的空腔1110c。球形微粒1110周围的空间填充有诸如有机树脂之类的填充物1112。第二电极层1108对应于公共电极(对电极)，并且电连接到公共电位线。注意，驱动器电路部分1116包括通过与显示部分1114中的晶体管1102相同的工序所形成的晶体管。
图27B是使用电流元件方法的电子纸的截面图。图27B中，微囊1118用来代替图27A中的球形微粒1110。微囊1118各包括透明液体1118c、带负电黑色微粒1118a和带正电白色微粒1118b。微囊1118的每个的直径大约为10μm至200μm。
在设置于第一电极层1104与第二电极层1108之间的微囊1118中，当电场由第一电极层1104和第二电极层1108来生成时，作为第一微粒的白色微粒1118b以及作为第二微粒的黑色微粒1118a沿相反方向移动，使得能够显示白色或黑色。使用这种原理的显示元件是电泳显示元件。电泳显示元件具有高反射率，并且因此辅助光是不必要的，功率消耗较低，以及甚至在昏暗位置也提供高可见度。此外，显示一次的图像甚至当没有向显示部分提供电力时也能够保留。
注意，第一微粒和第二微粒各包括色素，并且当不存在电位梯度时没有移动。第一微粒和第二微粒的颜色并不局限于黑色和白色，而是任何颜色可用于第一微粒和第二微粒，只要第一微粒和第二微粒的颜色相互不同(颜色包括无色)。
其中上述微囊散布于溶剂中的溶液称作电子墨水。电子墨水能够印刷到玻璃、塑料、布匹、纸张等之上。此外，通过使用滤色器或者包括色素的粒子，还能够实现彩色显示器。
注意，微囊1118中的第一微粒和第二微粒可使用从导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电材料、电致发光材料、电致变色材料和磁泳材料中选取的单一材料来形成，或者使用任意这些材料的合成材料来形成。
图27C是使用采用电子粉末和颗粒的方法的电子纸的截面图。带正电黑色液体粉(liquid powder)1124A和带负电白色液体粉1124B包含在第一电极层1104、第二电极层1108和凸缘(rib)1120所包围的空间1122中。例如，空间1122可填充有空气。
通过由第一电极层1104和第二电极层1108所生成的电位梯度，黑色液体粉1124A和白色液体粉1124B沿相反方向移动，使得能够显示白色或黑色。作为液体粉，可使用红色、黄色和/或蓝色的彩色粉。
在图27A至图27C中，透光塑料衬底等能够用作衬底1100。注意，作为塑料衬底，例如能够使用玻璃纤维增强塑料(FRP)板、聚氟乙烯膜、聚酯膜或丙烯酸树脂膜。备选地，能够使用铝箔置于PVF膜或聚酯膜之间的薄片。
当塑料衬底等用于衬底1100时，例如，分离层在玻璃衬底之上形成，元件在分离层之上形成，元件的上表面接合到不同衬底，并且去除分离层，使得元件可从不同衬底转移到塑料衬底。注意，例如，氧化钨能够用于分离层。优选的是使用氧化钨来形成分离层，因为分离能够使用水来执行。注意，以上所述的不同衬底也可以是塑料衬底。
通过这个实施例，具有高场效应迁移率的晶体管能够在大衬底之上形成，并且驱动器电路和像素电路能够在一个衬底之上形成；因此，能够提供例如能够进行双倍帧速率(double-frame rate)驱动的高增值电子纸。
在这个实施例中，描述作为本发明的一个实施例的使用电泳元件等的电子纸的示例；但是，本发明的一个实施例并不局限于此，而是可使用另一种模式的电子纸。例如，可使用其中液晶元件或EL元件用于显示元件的电子纸。
这个实施例能够与任意其它实施例自由组合并且执行。
(实施例12)
在这个实施例中，描述的是电子装置，其中的每个是本发明的一个实施例，包括实施例11中所述的显示装置适用的显示部分。
作为实施例11中的显示装置应用于显示部分的电子装置的示例，能够给出如下：照相装置，例如摄像机和数码相机；眼镜式显示器；导航系统；音频再现装置(例如汽车音频系统和音频系统等)；计算机；游戏机；便携信息终端(例如移动计算机、蜂窝电话、便携游戏机和电子书籍阅读器)；以及图像再现装置，其中设置了记录介质(具体来说是能够再现记录介质、如数字多功能光盘(DVD)并且配备有能够显示图像的显示装置的装置)；等等。
图28A所示的显示器包括壳体1200、支承底座1201和显示部分1202，并且具有在显示部分1202上显示各种输入信息(例如静止图像、运动图像和文本图像)的功能。注意，图28A所示的显示器中包含的功能并不局限于此，而是例如显示器能够配备有喇叭，并且显示器可以是触摸屏，通过其中能够不仅显示而是还输入信息。
在图28B所示的电视机中，显示部分1212结合在壳体1211中。显示部分1212能够显示图像。另外，在这里示出其中壳体的后侧通过固定到墙壁1210来支承的结构。
图28B所示的电视机能够通过壳体1211的操作开关或者遥控器1215来操作。频道和音量能够采用遥控器1215的操作按键1214来控制，并且显示部分1212中显示的图像能够被控制。此外，遥控器1215可配备有显示部分1213，用于显示从遥控器1215所输出的数据。
注意，图28B所示的电视机配备有接收器、调制解调器等。通过接收器，能够接收一般电视广播。此外，当显示装置通过有线或无线经由调制解调器连接到通信网络时，能够执行单向(从发送器到接收器)或双向(在发送器与接收器之间或者在接收器之间)信息通信。
图28C所示的计算机包括主体1220、壳体1221、显示部分1222、键盘1223、外部连接端口1224和指针装置1225，并且具有在显示部分1222上显示各种信息(例如静止图像、运动图像和文本图像)的功能。注意，图28C所示的计算机并不局限于这种功能，而是例如可包括能够输入信息以及显示信息的触摸屏的功能。
通过在这个实施例中所述的每个电子装置的存储器部分中使用实施例1中所述的半导体器件，能够得到具有高可靠性和低功率消耗的电子装置。
通过在这个实施例中所述的每个电子装置的存储器部分中使用实施例11中所述的显示装置，能够得到具有高可靠性和低功率消耗的电子装置相应地，能够改进开口率。
这个实施例能够与任意其它实施例自由组合并且执行。
本申请基于2009年10月21日向日本专利局提交的序号为2009-242871的日本专利申请，通过引用将其完整内容结合于此。
参考标号说明
100：衬底，102：栅极绝缘层，103：保护绝缘层，110：晶体管，111：栅电极层，113：沟道形成区，114a：高电阻源区，114b：高电阻漏区，115a：源电极层，115b：漏电极层，116：绝缘氧化物层，120：衬底，121：栅电极层，122a：栅极绝缘层，122b：栅极绝缘层，123：保护绝缘层，130：氧化物半导体膜，131：氧化物半导体层，132：氧化物半导体层，135a：源电极层，135b：漏电极层，136：绝缘氧化物层，140：晶体管，150：存储器元件，152：行解码器，154：写入和刷新电路，156：列解码器，158：写入和刷新电路，160：“与”电路，162：“与”电路，164：“与”电路，166：开关，168：开关，170：开关，172：读出放大器，180：存储器元件，182：晶体管，184：晶体管，186：晶体管，188：晶体管，190：晶体管，192：晶体管，194：电阻器，196：电阻器，200：衬底，202：栅电极层，204：栅极绝缘层，206：氧化物半导体层，208：绝缘氧化物层，210：氧化物半导体层，212：源和漏电极层，214：保护绝缘层，220：晶体管，300：衬底，302：栅电极层，304：栅极绝缘层，306a：源和漏电极层，306b：源和漏电极层，308：氧化物半导体膜，310：氧化物半导体层，312：氧化物半导体层，314：绝缘氧化物层，316：保护绝缘层，320：晶体管，400：衬底，402：栅极绝缘层，407：绝缘层，410：晶体管，411：栅电极层，412：氧化物半导体层，414a：布线层，414b：布线层，415a：源电极层，415b：漏电极层，421a：开口，421b：开口，512：氧化物半导体层，520：晶体管，521：晶体管，522：绝缘层，524：导电层，527：导电层，600：衬底，602：栅极绝缘层，607：绝缘层，610：晶体管，611：栅电极层，611a：栅电极层，611b：栅电极层，612：氧化物半导体层，614：布线层，615a：源和漏电极层，615b：源和漏电极层，615a1：源和漏电极层，615a2：源和漏电极层，618：布线层，623：开口，801：CPU，802：定时控制电路，803：指令解码器，804：寄存器阵列，805：地址逻辑缓冲电路，806：数据总线接口，807：ALU，808：指令寄存器，900：半导体集成电路芯片，902：天线，904：支承衬底，906：虚线，908：绝缘层，910：半导体集成电路，912：天线，914：绝缘体，916：绝缘体，918：馈电点，920：询问器，1000：半导体器件，1100：衬底，1102：晶体管，1104：电极层，1106：衬底，1108：电极层，1110：球形微粒，1112：填充物，1114：显示部分，1116：驱动器电路部分，1118：微囊，1120：凸缘，1122：空间，1200：壳体，1201：支承底座，1202：显示部分，1210：墙壁，1211：壳体，1212：显示部分，1213：显示部分，1214：操作按键，1215：遥控器，1220：主体，1221：壳体，1222：显示部分，1223：键盘，1224：外部连接端口，1225：指针装置。

Claims (10)

1. 一种处理器，包括： 
定时控制电路；
指令解码器，操作上连接到所述定时控制电路；
寄存器阵列；
地址逻辑和缓冲电路，操作上连接到所述寄存器阵列；
数据总线接口，操作上连接到所述寄存器阵列；
算术逻辑单元，操作上连接到所述寄存器阵列；以及
指令寄存器，操作上连接到所述指令解码器和所述寄存器阵列；
其中所述寄存器阵列和所述指令寄存器的至少一个包括存储器元件，
其中所述存储器元件包括晶体管，所述晶体管包括包含氧、铟、锌以及不同于铟和锌的金属的晶体氧化物半导体层，所述晶体氧化物半导体层包括沟道形成区，以及
其中所述晶体管的通过所述晶体氧化物半导体层的截止态电流的值小于1×10-13 A。
2. 如权利要求1所述的处理器，其中所述晶体氧化物半导体层中的载流子浓度小于或等于5×1014 cm-3。
3. 如权利要求1所述的处理器，其中所述晶体氧化物半导体层中的氢浓度小于或等于5×1019 cm-3。
4. 如权利要求1所述的处理器，其中所述存储器元件配置成矩阵。
5. 如权利要求1所述的处理器，其中所述处理器为CPU。
6. 一种处理器，包括：
寄存器阵列；
算术逻辑单元，操作上连接到所述寄存器阵列；以及
指令寄存器，操作上连接到所述算术逻辑单元；
其中所述寄存器阵列和所述指令寄存器的至少一个包括存储器元件，
其中所述存储器元件包括晶体管，所述晶体管包括包含氧、铟、锌以及不同于铟和锌的金属的晶体氧化物半导体层，所述晶体氧化物半导体层包括沟道形成区，以及
其中所述晶体管的通过所述晶体氧化物半导体层的截止态电流的值小于1×10-13 A。
7. 如权利要求6所述的处理器，其中所述晶体氧化物半导体层中的载流子浓度小于或等于5×1014 cm-3。
8. 如权利要求6所述的处理器，其中所述晶体氧化物半导体层中的氢浓度小于或等于5×1019 cm-3。
9. 如权利要求6所述的处理器，其中所述存储器元件配置成矩阵。
10. 如权利要求6所述的处理器，其中所述处理器为CPU。
CN201210173533.0A 2009-10-21 2010-10-05 半导体器件 Active CN102723364B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009242871 2009-10-21
JP2009-242871 2009-10-21

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201080047983.4A Division CN102668062B (zh) 2009-10-21 2010-10-05 半导体器件

Publications (2)

Publication Number Publication Date
CN102723364A CN102723364A (zh) 2012-10-10
CN102723364B true CN102723364B (zh) 2015-02-25

Family

ID=43878614

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201410635394.8A Active CN104485336B (zh) 2009-10-21 2010-10-05 半导体器件
CN201210173533.0A Active CN102723364B (zh) 2009-10-21 2010-10-05 半导体器件
CN201080047983.4A Active CN102668062B (zh) 2009-10-21 2010-10-05 半导体器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201410635394.8A Active CN104485336B (zh) 2009-10-21 2010-10-05 半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201080047983.4A Active CN102668062B (zh) 2009-10-21 2010-10-05 半导体器件

Country Status (7)

Country Link
US (6) US8803142B2 (zh)
EP (1) EP2491586B1 (zh)
JP (10) JP2011109084A (zh)
KR (2) KR101892430B1 (zh)
CN (3) CN104485336B (zh)
TW (3) TWI628749B (zh)
WO (1) WO2011048968A1 (zh)

Families Citing this family (239)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104485336B (zh) 2009-10-21 2018-01-02 株式会社半导体能源研究所 半导体器件
SG10201503877UA (en) 2009-10-29 2015-06-29 Semiconductor Energy Lab Semiconductor device
KR101810254B1 (ko) * 2009-11-06 2017-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 동작 방법
CN104600074A (zh) * 2009-11-06 2015-05-06 株式会社半导体能源研究所 半导体装置
WO2011062058A1 (en) 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011062068A1 (en) 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101866734B1 (ko) 2009-12-25 2018-06-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8780629B2 (en) 2010-01-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8415731B2 (en) 2010-01-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor storage device with integrated capacitor and having transistor overlapping sections
KR20190018049A (ko) * 2010-03-08 2019-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
KR102192753B1 (ko) 2010-03-08 2020-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
US8207025B2 (en) 2010-04-09 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8411524B2 (en) * 2010-05-06 2013-04-02 Micron Technology, Inc. Techniques for refreshing a semiconductor memory device
TWI406415B (zh) * 2010-05-12 2013-08-21 Prime View Int Co Ltd 薄膜電晶體陣列基板及其製造方法
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5739257B2 (ja) 2010-08-05 2015-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8922236B2 (en) 2010-09-10 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and method for inspecting the same
TWI670711B (zh) 2010-09-14 2019-09-01 日商半導體能源研究所股份有限公司 記憶體裝置和半導體裝置
US8767443B2 (en) 2010-09-22 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and method for inspecting the same
TWI574259B (zh) 2010-09-29 2017-03-11 半導體能源研究所股份有限公司 半導體記憶體裝置和其驅動方法
TWI620176B (zh) 2010-10-05 2018-04-01 半導體能源研究所股份有限公司 半導體記憶體裝置及其驅動方法
WO2012053374A1 (en) 2010-10-20 2012-04-26 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
TWI543158B (zh) 2010-10-25 2016-07-21 半導體能源研究所股份有限公司 半導體儲存裝置及其驅動方法
US8780614B2 (en) 2011-02-02 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US8975680B2 (en) 2011-02-17 2015-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and method manufacturing semiconductor memory device
US8854867B2 (en) 2011-04-13 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Memory device and driving method of the memory device
JP5946683B2 (ja) 2011-04-22 2016-07-06 株式会社半導体エネルギー研究所 半導体装置
KR101963457B1 (ko) * 2011-04-29 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치 및 그 구동 방법
KR101874144B1 (ko) * 2011-05-06 2018-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
WO2012169397A1 (ja) * 2011-06-07 2012-12-13 シャープ株式会社 薄膜トランジスタ、その製造方法、および表示素子
JP2013016243A (ja) * 2011-06-09 2013-01-24 Semiconductor Energy Lab Co Ltd 記憶装置
JP6009226B2 (ja) * 2011-06-10 2016-10-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6005401B2 (ja) * 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8891285B2 (en) * 2011-06-10 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US9490241B2 (en) 2011-07-08 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a first inverter and a second inverter
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
CN103022012B (zh) 2011-09-21 2017-03-01 株式会社半导体能源研究所 半导体存储装置
TWI591611B (zh) * 2011-11-30 2017-07-11 半導體能源研究所股份有限公司 半導體顯示裝置
US8981367B2 (en) 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6081171B2 (ja) 2011-12-09 2017-02-15 株式会社半導体エネルギー研究所 記憶装置
JP6105266B2 (ja) 2011-12-15 2017-03-29 株式会社半導体エネルギー研究所 記憶装置
US8907392B2 (en) 2011-12-22 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including stacked sub memory cells
US8704221B2 (en) * 2011-12-23 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6046514B2 (ja) * 2012-03-01 2016-12-14 株式会社半導体エネルギー研究所 半導体装置
JP6100559B2 (ja) 2012-03-05 2017-03-22 株式会社半導体エネルギー研究所 半導体記憶装置
KR102551443B1 (ko) 2012-05-10 2023-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8929128B2 (en) 2012-05-17 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Storage device and writing method of the same
JP6050721B2 (ja) * 2012-05-25 2016-12-21 株式会社半導体エネルギー研究所 半導体装置
US9209102B2 (en) 2012-06-29 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Passivation structure and method of making the same
US8884405B2 (en) * 2012-06-29 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Passivation scheme
KR102241249B1 (ko) 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
JP2014239201A (ja) * 2013-05-08 2014-12-18 ソニー株式会社 半導体装置、アンテナスイッチ回路、および無線通信装置
JP6410496B2 (ja) 2013-07-31 2018-10-24 株式会社半導体エネルギー研究所 マルチゲート構造のトランジスタ
US9607991B2 (en) 2013-09-05 2017-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102294507B1 (ko) * 2013-09-06 2021-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9269822B2 (en) 2013-09-12 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN104460143B (zh) * 2013-09-17 2017-12-15 瀚宇彩晶股份有限公司 像素结构及其制造方法
JP6570817B2 (ja) 2013-09-23 2019-09-04 株式会社半導体エネルギー研究所 半導体装置
JP2015084418A (ja) 2013-09-23 2015-04-30 株式会社半導体エネルギー研究所 半導体装置
DE102013111501B4 (de) 2013-10-18 2024-02-08 Universität Stuttgart Dünnschichttransistor und Verfahren zu seiner Herstellung
JP6457239B2 (ja) 2013-10-31 2019-01-23 株式会社半導体エネルギー研究所 半導体装置
US9401612B2 (en) 2014-09-16 2016-07-26 Navitas Semiconductor Inc. Pulsed level shift and inverter circuits for GaN devices
US9571093B2 (en) 2014-09-16 2017-02-14 Navitas Semiconductor, Inc. Half bridge driver circuits
US9960154B2 (en) * 2014-09-19 2018-05-01 Navitas Semiconductor, Inc. GaN structures
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
CN104658463A (zh) * 2015-03-09 2015-05-27 合肥京东方光电科技有限公司 一种显示面板的设置方法和设置系统
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US9852926B2 (en) * 2015-10-20 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
WO2017069059A1 (ja) * 2015-10-21 2017-04-27 東レ株式会社 コンデンサおよびその製造方法ならびにそれを用いた無線通信装置
US9773787B2 (en) 2015-11-03 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, electronic device, or method for driving the semiconductor device
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10411013B2 (en) 2016-01-22 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and memory device
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US9831867B1 (en) 2016-02-22 2017-11-28 Navitas Semiconductor, Inc. Half bridge driver circuits
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10529563B2 (en) * 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
CN106960683B (zh) * 2017-03-31 2020-05-05 深圳市华星光电技术有限公司 一种应用于液晶显示器的动态随机存储器及其存取方法
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US11114470B2 (en) 2017-06-02 2021-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
JP6920656B2 (ja) * 2017-06-07 2021-08-18 パナソニックＩｐマネジメント株式会社 半導体電極及びそれを備えたデバイス、並びに、半導体電極の製造方法
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US10665604B2 (en) 2017-07-21 2020-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, memory device, and electronic device
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
CN107957541B (zh) * 2017-11-21 2019-11-08 华北电力大学 一种功率半导体模块内部并联芯片筛选方法及系统
US11639811B2 (en) 2017-11-27 2023-05-02 Asm Ip Holding B.V. Apparatus including a clean mini environment
JP7214724B2 (ja) 2017-11-27 2023-01-30 エーエスエム アイピー ホールディング ビー．ブイ． バッチ炉で利用されるウェハカセットを収納するための収納装置
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
US11482412B2 (en) 2018-01-19 2022-10-25 Asm Ip Holding B.V. Method for depositing a gap-fill layer by plasma-assisted deposition
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
CN111699278B (zh) 2018-02-14 2023-05-16 Asm Ip私人控股有限公司 通过循环沉积工艺在衬底上沉积含钌膜的方法
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
CN108598005B (zh) * 2018-05-02 2021-05-07 华东师范大学 一种低亚阈值摆幅的氧化铟薄膜晶体管的制备方法
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
CN112292478A (zh) 2018-06-27 2021-01-29 Asm Ip私人控股有限公司 用于形成含金属的材料的循环沉积方法及包含含金属的材料的膜和结构
KR20210027265A (ko) 2018-06-27 2021-03-10 에이에스엠 아이피 홀딩 비.브이. 금속 함유 재료를 형성하기 위한 주기적 증착 방법 및 금속 함유 재료를 포함하는 막 및 구조체
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US10685703B2 (en) * 2018-09-12 2020-06-16 Nxp B.V. Transistor body bias control circuit for SRAM cells
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
TW202037745A (zh) 2018-12-14 2020-10-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成裝置結構之方法、其所形成之結構及施行其之系統
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR102638425B1 (ko) 2019-02-20 2024-02-21 에이에스엠 아이피 홀딩 비.브이. 기판 표면 내에 형성된 오목부를 충진하기 위한 방법 및 장치
TW202104632A (zh) 2019-02-20 2021-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
US11482533B2 (en) 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
TW202100794A (zh) 2019-02-22 2021-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
KR20200123380A (ko) 2019-04-19 2020-10-29 에이에스엠 아이피 홀딩 비.브이. 층 형성 방법 및 장치
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
KR20210018759A (ko) 2019-08-05 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 화학물질 공급원 용기를 위한 액체 레벨 센서
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
TW202115273A (zh) 2019-10-10 2021-04-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成光阻底層之方法及包括光阻底層之結構
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11074946B2 (en) 2019-12-05 2021-07-27 Nxp B.V. Temperature dependent voltage differential sense-amplifier
CN112992667A (zh) 2019-12-17 2021-06-18 Asm Ip私人控股有限公司 形成氮化钒层的方法和包括氮化钒层的结构
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
KR20210100010A (ko) 2020-02-04 2021-08-13 에이에스엠 아이피 홀딩 비.브이. 대형 물품의 투과율 측정을 위한 방법 및 장치
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
KR20210132576A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐 나이트라이드 함유 층을 형성하는 방법 및 이를 포함하는 구조
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
US11725280B2 (en) 2020-08-26 2023-08-15 Asm Ip Holding B.V. Method for forming metal silicon oxide and metal silicon oxynitride layers
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278459A (en) * 1990-11-15 1994-01-11 Kabushiki Kaisha Toshiba Static semiconductor memory using thin film FET
US5953246A (en) * 1995-01-05 1999-09-14 Kabushiki Kaisha Toshiba Semiconductor memory device such as a DRAM capable of holding data without refresh
CN1574079A (zh) * 2003-05-26 2005-02-02 株式会社半导体能源研究所 存储装置和半导体器件
CN1691292A (zh) * 2004-04-28 2005-11-02 株式会社半导体能源研究所 用于制造半导体器件的方法
CN101258607A (zh) * 2005-09-06 2008-09-03 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法

Family Cites Families (138)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4471428A (en) * 1982-01-12 1984-09-11 Dshkhunian Valery Microcomputer processor
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS62180427A (ja) * 1986-02-03 1987-08-07 Nec Corp プログラム制御回路
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3092506B2 (ja) * 1995-03-27 2000-09-25 カシオ計算機株式会社 半導体装置およびこれを用いた表示駆動装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
US5694061A (en) * 1995-03-27 1997-12-02 Casio Computer Co., Ltd. Semiconductor device having same conductive type MIS transistors, a simple circuit design, and a high productivity
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
TW335503B (en) 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
JPH09289165A (ja) * 1996-02-23 1997-11-04 Semiconductor Energy Lab Co Ltd 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2001053164A (ja) 1999-08-04 2001-02-23 Sony Corp 半導体記憶装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP2003249656A (ja) * 2002-02-22 2003-09-05 Canon Inc 有機薄膜トランジスタ素子とその製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7189992B2 (en) * 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4689181B2 (ja) * 2003-04-04 2011-05-25 株式会社半導体エネルギー研究所 半導体装置、ｃｐｕ、画像処理回路及び電子機器
US7307317B2 (en) * 2003-04-04 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, CPU, image processing circuit and electronic device, and driving method of semiconductor device
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN100461411C (zh) * 2004-01-30 2009-02-11 株式会社半导体能源研究所 半导体器件
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP4954495B2 (ja) 2005-04-27 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
KR101369864B1 (ko) 2005-08-12 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조방법
JP5019821B2 (ja) * 2005-08-12 2012-09-05 株式会社半導体エネルギー研究所 半導体装置
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1938458B1 (en) * 2005-09-21 2015-06-03 Semiconductor Energy Laboratory Co., Ltd. Cyclic redundancy check circuit and devices having the cyclic redundancy check circuit
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1770788A3 (en) * 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577293B (zh) 2005-11-15 2012-09-19 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
JP2008270313A (ja) 2007-04-17 2008-11-06 Matsushita Electric Ind Co Ltd 半導体記憶素子
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP5294651B2 (ja) 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8193045B2 (en) 2007-05-31 2012-06-05 Canon Kabushiki Kaisha Manufacturing method of thin film transistor using oxide semiconductor
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JPWO2009034953A1 (ja) * 2007-09-10 2010-12-24 出光興産株式会社 薄膜トランジスタ
US7982216B2 (en) 2007-11-15 2011-07-19 Fujifilm Corporation Thin film field effect transistor with amorphous oxide active layer and display using the same
KR101518091B1 (ko) 2007-12-13 2015-05-06 이데미쓰 고산 가부시키가이샤 산화물 반도체를 이용한 전계 효과형 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5372776B2 (ja) 2007-12-25 2013-12-18 出光興産株式会社 酸化物半導体電界効果型トランジスタ及びその製造方法
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
JP5219529B2 (ja) 2008-01-23 2013-06-26 キヤノン株式会社 電界効果型トランジスタ及び、該電界効果型トランジスタを備えた表示装置
JP2009206508A (ja) 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
US8586979B2 (en) * 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP5305696B2 (ja) 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN104485336B (zh) * 2009-10-21 2018-01-02 株式会社半导体能源研究所 半导体器件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278459A (en) * 1990-11-15 1994-01-11 Kabushiki Kaisha Toshiba Static semiconductor memory using thin film FET
US5953246A (en) * 1995-01-05 1999-09-14 Kabushiki Kaisha Toshiba Semiconductor memory device such as a DRAM capable of holding data without refresh
CN1574079A (zh) * 2003-05-26 2005-02-02 株式会社半导体能源研究所 存储装置和半导体器件
CN1691292A (zh) * 2004-04-28 2005-11-02 株式会社半导体能源研究所 用于制造半导体器件的方法
CN101258607A (zh) * 2005-09-06 2008-09-03 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法

Also Published As

Publication number Publication date
EP2491586A4 (en) 2014-01-08
TWI628749B (zh) 2018-07-01
US8803142B2 (en) 2014-08-12
CN102668062B (zh) 2014-12-10
JP2022033212A (ja) 2022-02-28
CN104485336B (zh) 2018-01-02
EP2491586A1 (en) 2012-08-29
US20170040459A1 (en) 2017-02-09
US20200168739A1 (en) 2020-05-28
US11004983B2 (en) 2021-05-11
TWI603435B (zh) 2017-10-21
CN104485336A (zh) 2015-04-01
KR101892430B1 (ko) 2018-08-30
US20160118418A1 (en) 2016-04-28
TWI570845B (zh) 2017-02-11
KR20120098718A (ko) 2012-09-05
JP2023095991A (ja) 2023-07-06
CN102668062A (zh) 2012-09-12
KR20120123575A (ko) 2012-11-08
EP2491586B1 (en) 2019-11-20
WO2011048968A1 (en) 2011-04-28
KR101490726B1 (ko) 2015-02-09
JP2015035621A (ja) 2015-02-19
TW201135869A (en) 2011-10-16
JP2017199921A (ja) 2017-11-02
US10553726B2 (en) 2020-02-04
JP7279248B2 (ja) 2023-05-22
US9478564B2 (en) 2016-10-25
CN102723364A (zh) 2012-10-10
TW201719818A (zh) 2017-06-01
TW201238005A (en) 2012-09-16
JP7139509B2 (ja) 2022-09-20
JP2020123743A (ja) 2020-08-13
JP2019083322A (ja) 2019-05-30
US20170358683A1 (en) 2017-12-14
JP6462777B2 (ja) 2019-01-30
JP2016154246A (ja) 2016-08-25
US20140337603A1 (en) 2014-11-13
JP2011109084A (ja) 2011-06-02
US9236385B2 (en) 2016-01-12
JP2015046617A (ja) 2015-03-12
US9735285B2 (en) 2017-08-15
US20110089419A1 (en) 2011-04-21
JP2022188030A (ja) 2022-12-20
JP6999737B2 (ja) 2022-01-19
JP6697066B2 (ja) 2020-05-20

Similar Documents

Publication Publication Date Title
CN102723364B (zh) 半导体器件
JP5913495B2 (ja) 半導体装置
CN102598285B (zh) 用于制造半导体器件的方法
US20110198594A1 (en) Semiconductor Device and Manufacturing Method Thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant