JP2023095991A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2023095991A
JP2023095991A JP2023077826A JP2023077826A JP2023095991A JP 2023095991 A JP2023095991 A JP 2023095991A JP 2023077826 A JP2023077826 A JP 2023077826A JP 2023077826 A JP2023077826 A JP 2023077826A JP 2023095991 A JP2023095991 A JP 2023095991A
Authority
JP
Japan
Prior art keywords
layer
transistor
oxide semiconductor
region
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023077826A
Other languages
English (en)
Inventor
舜平 山崎
Shunpei Yamazaki
将志 津吹
Masashi Tsubuki
耕生 野田
Kosei Noda
耕平 豊高
Kohei Toyotaka
一徳 渡邉
Kazunori Watanabe
光 原田
Hikaru Harada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2023095991A publication Critical patent/JP2023095991A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/15—Static random access memory [SRAM] devices comprising a resistor load element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Abstract

【課題】オフ電流が小さい薄膜トランジスタによって問題なく動作することが可能な記憶素子を含む記憶装置を提供することを課題とする。【解決手段】酸化物半導体層を有する薄膜トランジスタが少なくとも一つ設けられた記憶素子を、マトリクス状に配置した記憶装置を提供する。酸化物半導体層を有する薄膜トランジスタは、電界効果移動度が高く、且つオフ電流を小さくできるため、問題なく良好に動作させることができる。また、消費電力を低くすることもできる。このような記憶装置は、例えば酸化物半導体層を有する薄膜トランジスタが表示装置の画素に設けられている場合に、記憶装置を同一基板上に形成することができるため、特に有効である。【選択図】図６

Description

本発明は、半導体装置に関する。特に、記憶回路を有する半導体装置（一例として、記
憶装置）に関する。
絶縁表面を有する基板上の半導体薄膜を用いてトランジスタを構成する技術が注目され
ている。トランジスタは、液晶テレビに代表されるような表示装置などに用いられている
。トランジスタに適用可能な半導体薄膜の材料としてシリコンが広く用いられているが、
近年では酸化物半導体も注目されている。
酸化物半導体の材料としては、酸化亜鉛または酸化亜鉛を成分とするものが知られてい
る（例えば、特許文献１及び特許文献２）。そして、電子キャリア濃度が１０１８ｃｍ－
３未満の非晶質酸化物（酸化物半導体）で形成されたトランジスタが開示されている（例
えば、特許文献３）。
特開２００７－１２３８６１号公報 特開２００７－９６０５５号公報 特開２００６－１６５５２９号公報
しかしながら、酸化物半導体では、薄膜形成工程において化学量論的組成からのずれが
生じてしまう。そして、酸素の過不足によって酸化物半導体の電気伝導度が変化してしま
う。また、酸化物半導体の薄膜形成中に混入する水素が酸素と結合（Ｏ－Ｈ結合）を形成
して電子供与体となり、電気伝導度を変化させる要因となる。さらにＯ－Ｈ結合は極性結
合なので、酸化物半導体によって作製されるトランジスタなどの能動デバイスの特性を変
動させる要因となる。
電子キャリア濃度が１０１８ｃｍ－３未満としても、酸化物半導体は実質的にはｎ型で
あり、特許文献１乃至特許文献３に開示されるトランジスタのオン／オフ比は１０３程度
である。このようなトランジスタのオン／オフ比が低い理由はオフ電流が高いことに起因
する。なお、オン／オフ比とは、オフ電流の値に対するオン電流の値の比をいう。
上記問題に鑑み、本発明の一態様は、安定した電気的特性（例えば、オフ電流がきわめ
て低減されている）を有するトランジスタを提供することを課題とする。
本発明の一態様は、酸化物半導体に含まれる水素が５×１０１９ｃｍ－３以下、好まし
くは５×１０１８ｃｍ－３以下、より好ましくは５×１０１７ｃｍ－３以下となるように
して、酸化物半導体に含まれる水素若しくはＯＨ基を除去し、キャリア濃度を５×１０１
４ｃｍ－３以下、好ましくは５×１０１２ｃｍ－３以下とした酸化物半導体膜でチャネル
形成領域が形成されたトランジスタにより記憶回路が構成された半導体装置である。
ここで、酸化物半導体膜のエネルギーギャップは、２ｅＶ以上、好ましくは２．５ｅＶ
以上、より好ましくは３ｅＶ以上として、ドナーを形成する水素などの不純物を極力低減
させ、キャリア濃度を１×１０１４ｃｍ－３以下、好ましくは１×１０１２ｃｍ－３以下
となるようにする。
このように高純度化された酸化物半導体膜をトランジスタのチャネル形成領域に用いる
と、チャネル幅が１０ｍｍと非常に長くとも、ドレイン電圧が１Ｖ及び１０Ｖ、ゲート電
圧が－５Ｖから－２０Ｖまでである場合において、ドレイン電流は１×１０－１３Ａ以下
とすることができる。
本発明の一態様によれば、高純度化された酸化物半導体膜を用いたトランジスタで回路
を構成することで、回路の動作を安定させることができる。また、オフ電流が１×１０－
１３Ａ以下まで低減されているため、表示装置に適用した場合には、画素に印加した信号
電圧を保持する容量を付加的に設ける必要がなくなる。すなわち、表示装置に適用した場
合には、各画素に保持容量が不要なため、開口率を向上させることができる。
本発明の一態様によれば、表示装置に適用した場合には、画素を一定の状態（例えば、
映像信号が書き込まれた状態）に保持することが可能となるので、静止画を表示する場合
にも安定した動作をさせることができる。
本発明の一態様によれば、電界効果移動度が高く、且つオフ電流を小さくできるため、
問題なく良好に動作し、消費電力が低い記憶回路を有する半導体装置を実現することがで
きる。このような記憶回路を有する半導体装置は、例えば酸化物半導体層を有するトラン
ジスタが表示装置の画素に設けられている場合に、記憶回路を有する半導体装置を同一基
板上に形成することができるため、特に有効である。
本発明の一態様であるトランジスタとその作製方法及び、本発明の一態様である容量素子を説明する図。 本発明の一態様であるトランジスタを説明する図。 本発明の一態様であるトランジスタの初期特性を説明する図。 本発明の一態様であるトランジスタを作製した例を説明する図。 本発明の一態様であるトランジスタのＶｇ－Ｉｄ特性を説明する図。 本発明の一態様である記憶回路（ＤＲＡＭ）を説明する図。 本発明の一態様である記憶回路のリフレッシュ回路を説明する図。 本発明の一態様である記憶回路（ＳＲＡＭ）を説明する図。 本発明の一態様である記憶回路（ＳＲＡＭ）を説明する図。 本発明の一態様であるトランジスタとその作製方法を説明する図。 本発明の一態様であるトランジスタとその作製方法を説明する図。 本発明の一態様であるトランジスタを説明する図。 本発明の一態様であるトランジスタとその作製方法を説明する図。 本発明の一態様であるトランジスタを説明する図。 本発明の一態様であるトランジスタを説明する図。 本発明の一態様であるトランジスタとその作製方法を説明する図。 本発明の一態様であるトランジスタを説明する図。 図１７のＡ－Ａ’におけるエネルギーバンド図（模式図）。 図１７のＢ－Ｂ’におけるエネルギーバンド図（模式図）。 真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係を示す図。 本発明の一態様であるＣＰＵを説明する図。 本発明の一態様である無線通信半導体装置を説明する図。 本発明の一態様である無線通信半導体装置を説明する図。 本発明の一態様である無線通信半導体装置を説明する図。 本発明の一態様である無線通信半導体装置を説明する図。 本発明の一態様である無線通信半導体装置の適用例を説明する図。 本発明の一態様である表示装置の一例を説明する図。 本発明の一態様である電子機器の一例を説明する図。
本発明の実施の形態について、図面を参照して以下に説明する。ただし、本発明は以下
の説明に限定されるものではない。本発明の趣旨及びその範囲から逸脱することなくその
形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解されるからである。
したがって、本発明は以下に示す実施の形態及び実施例の記載内容のみに限定して解釈さ
れるものではない。なお、図面を用いて本発明の構成を説明するにあたり、同じものを指
す符号は異なる図面間でも共通して用いる。
なお、各実施の形態の図面などにおいて示す各構成の、大きさ、層の厚さ、または領域
は、明瞭化のために誇張されて示されている場合がある。よって、必ずしもそのスケール
に限定されない。
なお、本明細書にて用いる第１、第２、第３といった序数を用いた用語は、構成要素を
識別するために便宜上付したものであり、その数を限定するものではない。
（実施の形態１）
本実施の形態は、本発明の一態様である半導体装置について説明する。
まず、本実施の形態の半導体装置に用いることのできるトランジスタについて図１を参
照して説明する。
図１に示すトランジスタ１１０は、ボトムゲート構造の逆スタガ型トランジスタである
。
また、トランジスタ１１０は、シングルゲート構造のトランジスタであるが、必要に応
じて、チャネル形成領域を複数有するマルチゲート構造のトランジスタとしてもよい。
まず、絶縁表面を有する基板１００上に導電膜を形成した後、第１のフォトリソグラフ
ィ工程によりゲート電極層１１１を形成する。または、インクジェット法により形成した
レジストマスクを用いて導電膜を加工してゲート電極層１１１を形成してもよい。レジス
トマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを
低減することができる。
絶縁表面を有する基板１００に使用することができる基板には大きな制限はないが、少
なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要である。絶縁表
面を有する基板１００としては、バリウムホウケイ酸ガラス基板またはアルミノホウケイ
酸ガラス基板などのガラス基板を用いることができる。
また、ガラス基板としては、アルミノシリケートガラス、アルミノホウケイ酸ガラス、
バリウムホウケイ酸ガラスなどのガラス材料を用いた基板を用いればよいが、後の加熱処
理の温度が高い場合には、歪み点が７３０℃以上のものを用いることが好ましい。なお、
Ｂ２Ｏ３と比較してＢａＯを多く含ませることで、より実用的な耐熱ガラスが得られる。
このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いることが好ましい。
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの
絶縁体でなる基板を用いてもよい。または、これらの他にも、結晶化ガラスなどを用いる
こともできる。
なお、基板１００とゲート電極層１１１との間には、下地膜となる絶縁膜が設けられて
いてもよい。下地膜は、基板１００からの不純物元素の拡散を防止する機能があり、窒化
シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、または酸化窒化シリコン膜から選ば
れた一または複数の膜を積層して形成することができる。
ゲート電極層１１１の材料は、Ｍｏ、Ｔｉ、Ｃｒ、Ｔａ、Ｗ、Ａｌ、Ｃｕ、Ｎｄ、Ｓｃ
などの金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形
成することができる。ゲート電極層１１１が２層である場合には、例えば、Ａｌ層上にＭ
ｏ層が積層された構造、Ｃｕ層上にＭｏ層が積層された構造、Ｃｕ層上に窒化チタン層若
しくは窒化タンタル層が積層された構造、窒化チタン層とＭｏ層が積層された構造、また
は窒化タングステン層とＷ層が積層された構造とすることが好ましい。または、ゲート電
極層１１１が３層である場合には、Ｗ層または窒化タングステン層と、ＡｌとＳｉの合金
層若しくはＡｌとＴｉの合金層と、窒化チタン層またはＴｉ層が積層された構造とするこ
とが好ましい。
次いで、ゲート電極層１１１上にゲート絶縁層１０２を形成する。
ゲート絶縁層１０２は、プラズマＣＶＤ法またはスパッタリング法などを用いて、酸化
シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、または酸化ア
ルミニウム層を単層でまたは積層して形成することができる。例えば、原料ガスとして、
ＳｉＨ４ガス、酸素ガス及び窒素ガスを用いて、プラズマＣＶＤ法により酸化窒化シリコ
ン層を形成すればよい。ゲート絶縁層１０２の厚さは、１００ｎｍ以上５００ｎｍ以下と
するとよい。または、ゲート絶縁層１０２が複数の絶縁層の積層構造である場合には、例
えば、厚さ５０ｎｍ以上２００ｎｍ以下の第１のゲート絶縁層と、第１のゲート絶縁層上
に厚さ５ｎｍ以上３００ｎｍ以下の第２のゲート絶縁層の積層とするとよい。ゲート絶縁
層１０２が複数の絶縁層の積層構造である場合にも、積層された複数の絶縁層の厚さの合
計は、１００ｎｍ以上５００ｎｍ以下であるとよい。
ここでは、ゲート絶縁層１０２として、プラズマＣＶＤ法により厚さ１００ｎｍ以下の
酸化窒化シリコン層を形成する。
次いで、ゲート絶縁層１０２上に、厚さ２ｎｍ以上２００ｎｍ以下の酸化物半導体膜１
３０を形成する。
なお、酸化物半導体膜１３０をスパッタリング法により形成する前に、アルゴンガス雰
囲気下でプラズマを発生させて逆スパッタを行い、ゲート絶縁層１０２の表面に付着して
いるゴミを除去することが好ましい。なお、アルゴン雰囲気に代えて窒素、ヘリウムまた
は酸素などを用いてもよい。
酸化物半導体膜１３０は、四元系金属酸化物であるＩｎ－Ｓｎ－Ｇａ－Ｚｎ－Ｏ系、三
元系金属酸化物であるＩｎ－Ｇａ－Ｚｎ－Ｏ系、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系、Ｉｎ－Ａｌ－
Ｚｎ－Ｏ系、Ｓｎ－Ｇａ－Ｚｎ－Ｏ系、Ａｌ－Ｇａ－Ｚｎ－Ｏ系、Ｓｎ－Ａｌ－Ｚｎ－Ｏ
系、二元系金属酸化物であるＩｎ－Ｚｎ－Ｏ系、Ｓｎ－Ｚｎ－Ｏ系、Ａｌ－Ｚｎ－Ｏ系、
Ｉｎ－Ｓｎ－Ｏ系、または、Ｉｎ－Ｏ系、Ｓｎ－Ｏ系、Ｚｎ－Ｏ系の酸化物半導体膜を用
いる。ここでは、酸化物半導体膜１３０としてＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体ター
ゲットを用いてスパッタリング法により形成する。この段階での断面図が図１（Ａ）に相
当する。また、酸化物半導体膜１３０は、希ガス（例えばアルゴン）雰囲気下、酸素ガス
雰囲気下、または希ガス（例えばアルゴン）と酸素の混合ガス雰囲気下においてスパッタ
リング法により形成することができる。なお、スパッタリング法を用いる場合、ＳｉＯ２
を２重量％以上１０重量％以下含むターゲットを用いてもよい。
酸化物半導体膜１３０をスパッタリング法で作製するためのターゲットとしては、例え
ば、酸化亜鉛を主成分とする金属酸化物のターゲットを用いることができる。また、金属
酸化物のターゲットの他の例としては、Ｉｎ、Ｇａ及びＺｎを含む酸化物半導体ターゲッ
ト（組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］、また
は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔｏｍ比］）を用いることができる。また、
Ｉｎ、Ｇａ及びＺｎを含む酸化物半導体ターゲットとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：
１［ａｔｏｍ比］、または、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２［ａｔｏｍ比］のターゲット
を用いることもできる。酸化物半導体ターゲットの充填率は９０％以上１００％以下、好
ましくは９５％以上９９．９％以下とする。充填率の高い酸化物半導体ターゲットを用い
ることにより、形成された酸化物半導体膜は緻密な膜となる。
酸化物半導体膜１３０の形成に用いるスパッタガスは水素、水、水酸基または水素化物
などの不純物が濃度１ｐｐｍ以下（好ましくは濃度１０ｐｐｂ以下）まで除去された、高
純度ガスを用いることが好ましい。なお、スパッタガスとは、スパッタリングを行う処理
室内に導入するガスをいう。
まず、減圧状態に保持された処理室内に基板を保持し、基板温度を１００℃以上６００
℃以下（好ましくは２００℃以上４００℃以下）とする。基板を加熱しつつ形成すること
により、形成した酸化物半導体膜に含まれる不純物濃度を低減することができ、スパッタ
リングによる損傷が軽減される。そして、処理室内の残留水分を除去しつつ水素及び水分
が除去されたスパッタガスを導入し、金属酸化物をターゲットとして基板上に酸化物半導
体膜を形成する。処理室内の排気には、吸着型の真空ポンプを用いることが好ましい。例
えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好
ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであっ
てもよい。クライオポンプを用いて排気した処理室からは、例えば、水素原子、水などの
水素原子を含む化合物、炭素原子を含む化合物などが除去されているため、当該処理室で
形成した酸化物半導体膜に含まれる不純物の濃度を低減できる。
酸化物半導体膜は、一例として、基板とターゲットの間の距離を１００ｍｍとし、処理
室内の圧力を０．６Ｐａとし、酸素（酸素流量比率１００％）雰囲気下で直流（ＤＣ）電
源の電力を０．５ｋＷとして形成される。なお、パルス直流（ＤＣ）電源を用いると、成
膜時に発生する粉状物質（パーティクル、ゴミともいう）の発生を抑えることができ、厚
さの分布も均一となるために好ましい。形成する酸化物半導体膜の厚さは、好ましくは５
ｎｍ以上３０ｎｍ以下とすればよいが、これに限定されず、酸化物半導体材料により適切
な厚みを選択すればよい。
次いで、酸化物半導体膜１３０を第２のフォトリソグラフィ工程により島状の酸化物半
導体層に加工する。または、インクジェット法により形成したレジストマスクを用いて酸
化物半導体膜１３０を加工して島状の酸化物半導体層を形成してもよい。レジストマスク
をインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減する
ことができる。
次いで、酸化物半導体層に第１の加熱処理を行う。この第１の加熱処理によって酸化物
半導体層の脱水化または脱水素化を行うことができる。第１の加熱処理の温度は、４００
℃以上７５０℃以下とすればよく、好ましくは４００℃以上基板の歪み点未満とする。こ
こでは、加熱処理装置の一つである電気炉に基板１００を搬入し、酸化物半導体層に対し
て窒素雰囲気下４５０℃で１時間の加熱処理を行った後、大気に触れさせないことで酸化
物半導体層への水や水素の再混入を防ぎ、酸化物半導体層１３１を得る（図１（Ｂ））。
なお、加熱処理装置は上記した電気炉に限られず、抵抗発熱体などの発熱体からの熱伝
導または熱輻射によって被処理物を加熱する機構を備えた加熱処理装置を用いてもよい。
例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴ
Ａ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置などのＲＴＡ（Ｒａｐ
ｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ここで、ＧＲＴＡ装
置は、高温のガスを用いて加熱を行う加熱処理装置である。ここで高温のガスには、アル
ゴンなどの希ガス、または窒素ガスのように、加熱処理によって被処理物と反応しにくい
不活性な気体が用いられる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、
キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプまたは高圧水銀ラ
ンプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する加熱処理装
置である。
例えば、第１の加熱処理として、６５０℃～７００℃の高温のガスを満たした処理室内
に基板を搬入し、該高温のガスに数分間曝した後、該処理室から搬出するＧＲＴＡを行っ
てもよい。このようなＧＲＴＡを用いると短時間での加熱処理が可能である。
なお、第１の加熱処理においては、処理室内に導入するガスである、窒素、またはヘリ
ウム、ネオン若しくはアルゴンなどの希ガスに、水及び水素などが含まれていないことが
好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン若しくはアル
ゴンなどの希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９
９９９９％）以上、（即ち不純物の濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）
とすることが好ましい。
なお、第１の加熱処理の条件または酸化物半導体層の材料によっては、酸化物半導体層
が結晶化し、微結晶膜または多結晶膜となる場合もある。例えば、結晶化率が９０％以上
、または８０％以上の微結晶膜となる場合もある。また、第１の加熱処理の条件、または
酸化物半導体層の材料によっては、結晶成分を含まない非晶質の酸化物半導体膜となる場
合もある。または、非晶質膜中に微結晶（粒径が１ｎｍ以上２０ｎｍ以下（例えば２ｎｍ
以上４ｎｍ以下））が混在する場合もある。
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化
物半導体膜１３０に行ってもよい。この場合には、第１の加熱処理後に、加熱処理装置か
ら基板を取り出し、フォトリソグラフィ工程を行って島状の酸化物半導体層に加工すれば
よい。
酸化物半導体層に対する脱水化、脱水素化の効果を奏する加熱処理は、酸化物半導体層
の形成後、酸化物半導体層上にソース電極及びドレイン電極を積層させた後、またはソー
ス電極及びドレイン電極上に保護絶縁膜を形成した後、のいずれのタイミングで行っても
よい。
また、ゲート絶縁層１０２にコンタクトホールを形成する場合には、酸化物半導体膜１
３０に脱水化または脱水素化処理を行う前に行ってもよいし、脱水化または脱水素化処理
を行った後にゲート絶縁層１０２にコンタクトホールを形成してもよい。
次いで、ゲート絶縁層１０２及び酸化物半導体層１３１上に導電膜を形成する。該導電
膜は、スパッタリング法または真空蒸着法を用いて形成すればよい。該導電膜の材料とし
ては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、またはこれらを成分
とする合金、またはこれらの元素を組み合わせた合金膜などが挙げられる。また、Ｍｎ、
Ｍｇ、Ｚｒ、Ｂｅ、Ｔｈのいずれか一または複数の材料を用いてもよい。また、導電膜は
、単層であっても、複数の層を積層した構造であってもよい。例えば、Ｓｉを含むＡｌ膜
の単層構造、Ａｌ膜上にＴｉ膜を積層した２層の積層構造、２つのＴｉ膜によりＡｌ膜を
挟んだ３層の積層構造などが挙げられる。または、該導電膜がＡｌ膜である場合に、Ｎｄ
またはＳｃを含ませてもよい。なお、これらの膜は、窒化膜であってもよい。
次に、第３のフォトリソグラフィ工程により、該導電膜を加工してソース電極層１１５
ａ及びドレイン電極層１１５ｂを形成する。その後、レジストマスクを除去する（図１（
Ｃ））。
第３のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦ
レーザ光やＡｒＦレーザ光を用いるとよい。ここで、酸化物半導体層１３１上で向かい合
うソース電極層とドレイン電極層の間隔によって後に形成されるトランジスタのチャネル
長Ｌが決定される。チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、第３のフォトリ
ソグラフィ工程でのレジストマスク形成時の露光を、数ｎｍ～数１０ｎｍと極めて波長が
短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａ Ｖｉｏｌｅｔ）を用いて行う。超紫外線に
よる露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチ
ャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、回路の動作速度を
高速化でき、さらにオフ電流値が極めて小さいため、低消費電力化も図ることができる。
なお、該導電膜のエッチングの際に、酸化物半導体層１３１が除去されることがないよ
うに、それぞれの材料及びエッチング条件を適宜調節する必要がある。
ここでは、導電膜としてＴｉ膜を用いて、酸化物半導体層１３１にはＩｎ－Ｇａ－Ｚｎ
－Ｏ系酸化物半導体を用いて、エッチャントとしてアンモニア過水（アンモニア、水、過
酸化水素水の混合液）を用いる。
なお、第３のフォトリソグラフィ工程では、酸化物半導体層１３１は一部のみがエッチ
ングされ、溝部（凹部）を有する酸化物半導体層となることもある。また、ソース電極層
１１５ａ、ドレイン電極層１１５ｂを形成するためのレジストマスクをインクジェット法
で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用
しないため、製造コストを低減することができる。
または、酸化物半導体層１３１とソース電極層１１５ａ及びドレイン電極層１１５ｂの
それぞれの間には、酸化物導電層が形成されていてもよい。酸化物導電層とソース電極層
及びドレイン電極層を形成するための導電層は、連続して形成することが可能である。該
酸化物導電層は、ソース領域及びドレイン領域として機能しうる。
ソース領域及びドレイン領域として、酸化物半導体層とソース電極層及びドレイン電極
層との間に酸化物導電層が設けられることで、ソース領域及びドレイン領域の低抵抗化を
図ることができ、トランジスタの動作速度を高速にすることができる。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、多
階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。
次いで、一酸化二窒素ガス、窒素ガス、またはＡｒガスなどを用いてプラズマ処理を行
う。このプラズマ処理によって、露出された酸化物半導体層の表面に付着した吸着水など
を除去する。または、酸素ガスとＡｒの混合ガスを用いてプラズマ処理を行ってもよい。
プラズマ処理を行った後には、大気に触れさせることなく、露出された酸化物半導体層の
表面に接する保護絶縁膜となる絶縁性酸化物層１１６を形成する。
絶縁性酸化物層１１６は、少なくとも１ｎｍ以上の厚さとし、絶縁性酸化物層１１６に
水、水素などの不純物を混入させない方法（スパッタリング法など）を用いて形成するこ
とができる。絶縁性酸化物層１１６に水素が含まれると、その水素が酸化物半導体層へ侵
入し、または水素が酸化物半導体層中の酸素を引き抜き、酸化物半導体層の絶縁性酸化物
層１１６と接する部分が低抵抗化（Ｎ型化）されてしまい、寄生チャネルが形成されるお
それがあるためである。よって、絶縁性酸化物層１１６には、可能な限り水素が含まれな
いように形成することが重要である。
ここでは、絶縁性酸化物層１１６として厚さ２００ｎｍの酸化シリコン膜をスパッタリ
ング法を用いて形成する。形成時の基板温度は、室温以上３００℃以下とすればよく、こ
こでは１００℃とする。酸化シリコン膜のスパッタリング法による形成は、希ガス（例え
ばアルゴン）雰囲気下、酸素ガス雰囲気下、または希ガス（例えばアルゴン）と酸素ガス
の混合ガス雰囲気下において行うことができる。また、ターゲットとしては、酸化シリコ
ンターゲットまたはシリコンターゲットを用いることができる。例えば、シリコンターゲ
ットを用いて、酸素ガスと窒素ガスの混合ガス雰囲気下でスパッタリング法により酸化シ
リコンを形成することができる。低抵抗化した酸化物半導体層に接して形成する絶縁性酸
化物層１１６は、水分、水素イオン、及び水酸基などの不純物を含まず、これらが外部か
ら侵入することをブロックする無機絶縁膜を用いて、例えば、酸化シリコン膜、酸化窒化
シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。
このとき、処理室内の残留水分を除去しつつ絶縁性酸化物層１１６を形成することが好
ましい。酸化物半導体層１３１と絶縁性酸化物層１１６に水素、水酸基または水分が含ま
れないようにするためである。
上記したように、処理室内の排気には、吸着型の真空ポンプを用いることが好ましい。
吸着型の真空ポンプを用いることで、絶縁性酸化物層１１６に含まれる不純物の濃度を低
減することができる。
絶縁性酸化物層１１６の形成に用いるスパッタガスは水素、水、水酸基または水素化物
などの不純物が濃度１ｐｐｍ以下（好ましくは濃度１０ｐｐｂ以下）まで除去された、高
純度ガスを用いることが好ましい。
次いで、第２の加熱処理を行う。第２の加熱処理の温度は、好ましくは２００℃以上４
００℃以下とすればよく、より好ましくは２５０℃以上３５０℃以下で行う。なお、第２
の加熱処理は、不活性ガス雰囲気下または酸素ガス雰囲気下で行えばよい。ここでは、窒
素ガス雰囲気下２５０℃で１時間の加熱処理を行えばよい。第２の加熱処理は、酸化物半
導体層の一部（チャネル形成領域）が絶縁性酸化物層１１６と接した状態で行われる。
以上の工程を経ることによって、形成後の酸化物半導体膜に対して脱水化または脱水素
化のための加熱処理を行って低抵抗化し、酸化物半導体膜の一部を選択的に酸素過剰な状
態とする。その結果、ゲート電極層１１１と重なるチャネル形成領域１１３の導電性が低
下してＩ型となり、ソース電極層１１５ａに重なる高抵抗ソース領域１１４ａと、ドレイ
ン電極層１１５ｂに重なる高抵抗ドレイン領域１１４ｂが、自己整合的に形成される。以
上の工程でトランジスタ１１０が形成される（図１（Ｄ））。
さらには、ここで、大気中で、１００℃以上２００℃以下、１時間以上３０時間以下の
加熱処理を行ってもよい。ここでは、１５０℃で１０時間加熱処理を行う。この加熱処理
は一定温度に保持することで行ってもよいし、室温から１００℃以上２００℃以下の加熱
温度への昇温と、加熱温度から室温までの降温と、を複数回繰り返して行ってもよい。ま
た、この加熱処理は、絶縁性酸化物層の形成前に、減圧下で行ってもよい。この加熱処理
を減圧下で行うことで、加熱時間を短縮することができる。この加熱処理によって、ノー
マリーオフとなるトランジスタを得ることができる。また、絶縁性酸化物層として欠陥を
多く含む酸化シリコン層を用いた場合には、この加熱処理によって欠陥を少なくすること
ができる。
なお、ドレイン電極層１１５ｂ（及びソース電極層１１５ａ）と重畳した酸化物半導体
層において高抵抗ドレイン領域１１４ｂ（または高抵抗ソース領域１１４ａ）が設けられ
ていることにより、トランジスタの信頼性の向上を図ることができる。具体的には、高抵
抗ドレイン領域１１４ｂを形成することで、ドレイン電極層１１５ｂから高抵抗ドレイン
領域１１４ｂ、チャネル形成領域１１３にかけて、導電性を段階的に変化させる構造とす
ることができる。そのため、ドレイン電極層１１５ｂに高電源電位Ｖｄｄを供給する配線
を接続して動作させる場合、ゲート電極層１１１とドレイン電極層１１５ｂとの間の電位
差が大きい場合であっても、高抵抗ドレイン領域１１４ｂがバッファとなりトランジスタ
の耐圧を高いものとすることができる。
また、酸化物半導体層における高抵抗ソース領域１１４ａまたは高抵抗ドレイン領域１
１４ｂは、酸化物半導体層の厚さが１５ｎｍ以下と薄い場合には厚さ方向の全体にわたっ
て形成されるが、酸化物半導体層の厚さが３０ｎｍ以上５０ｎｍ以下と厚い場合には、酸
化物半導体層の一部（ソース電極層またはドレイン電極層と接する領域及びその近傍）に
、高抵抗ソース領域１１４ａまたは高抵抗ドレイン領域１１４ｂが形成され、酸化物半導
体層においてゲート絶縁膜に近い領域はＩ型にすることもできる。
絶縁性酸化物層１１６上にはさらに保護絶縁層を形成してもよい。このような保護絶縁
層として、例えば、ＲＦスパッタリング法を用いて窒化シリコン膜を形成する。ＲＦスパ
ッタリング法は、量産性がよく、保護絶縁層の形成方法として好ましい。保護絶縁層は、
水分や、水素イオンや、水酸基などの不純物を含まず、これらが外部から侵入することを
ブロックすることができる無機絶縁膜を用いて形成され、例えば、窒化シリコン膜、窒化
アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などを用いる。ここでは
、窒化シリコン膜を用いて保護絶縁層１０３を形成する（図１（Ｅ））。
ここでは、保護絶縁層１０３として、絶縁性酸化物層１１６まで形成された基板１００
を処理室内に搬入して１００℃以上４００℃以下の温度まで加熱し、水素及び水分が除去
された高純度窒素ガスを含むスパッタガスを処理室内に導入し、シリコンのターゲットを
用いて窒化シリコン膜を形成する。ここで、保護絶縁層１０３の形成は、絶縁性酸化物層
１１６の形成時と同様に、処理室内の残留水分を除去しつつ行うことが好ましい。
なお、保護絶縁層１０３上には、平坦化のための平坦化絶縁層を設けてもよい。
以上、図１を参照して説明したように、本実施の形態の半導体装置を作製することがで
きる。なお、上記工程により容量素子をも同時に作製することができる。該容量素子は、
ゲート電極層１１１と、ソース電極層１１５ａ（及びドレイン電極層１１５ｂ）と同一の
電極層と、ゲート絶縁層１０２により形成される。ゲート電極層１１１と、該電極層の間
にゲート絶縁層１０２が設けられている（図１（Ｆ）を参照）。なお、本明細書中の他の
トランジスタを作製する際にも容量素子は、ゲート電極層と、ソース電極層と同一の電極
層と、ゲート電極層とソース電極層と同一の電極層との間のゲート絶縁層により形成され
ていればよい。ただし、本実施の形態の半導体装置はこれに限定されず、図２に示す形態
であってもよい。図２はトランジスタ１４０を示す。
図２に示すトランジスタ１４０の作製に際しては、まず、基板１２０上にゲート電極層
１２１を形成し、第１のゲート絶縁層１２２ａ及び第２のゲート絶縁層１２２ｂを積層し
て形成する。ここでは、ゲート絶縁層を２層の積層構造とし、第１のゲート絶縁層１２２
ａには絶縁性窒化物層を、第２のゲート絶縁層１２２ｂに絶縁性酸化物層を配する。
絶縁性酸化物層としては、酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層
または酸化窒化アルミニウム層などを用いることができる。また、絶縁性窒化物層として
は、窒化シリコン層、窒化酸化シリコン層、窒化アルミニウム層、または窒化酸化アルミ
ニウム層などを用いることができる。
本実施の形態では、ゲート電極層１２１側から窒化シリコン層と酸化シリコン層とを積
層した構造とする。第１のゲート絶縁層１２２ａとしてスパッタリング法により厚さ５０
ｎｍ以上２００ｎｍ以下（ここでは厚さ５０ｎｍ）の窒化シリコン層（ＳｉＮｙ（ｙ＞０
））を形成し、第１のゲート絶縁層１２２ａ上に第２のゲート絶縁層１２２ｂとして厚さ
５ｎｍ以上３００ｎｍ以下（ここでは厚さ１００ｎｍ）の酸化シリコン層（ＳｉＯｘ（ｘ
＞０））を積層して形成することで、ゲート絶縁層（ここでは厚さ１５０ｎｍ）を形成す
る。
次に、ゲート絶縁層上に酸化物半導体膜の形成を行い、該酸化物半導体膜をフォトリソ
グラフィ工程により島状の酸化物半導体層に加工する。ここでは、酸化物半導体膜として
Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体ターゲットを用いてスパッタリング法により形成す
る。
酸化物半導体膜の形成は、処理室内の残留水分を除去しつつ行うことが好ましい。酸化
物半導体膜に水素、水酸基または水分が含まれないようにするためである。なお、処理室
内の排気には、吸着型の真空ポンプを用いることが好ましい。
酸化物半導体膜の形成に用いるスパッタガスは水素、水、水酸基または水素化物などの
不純物が濃度１ｐｐｍ以下（好ましくは濃度１０ｐｐｂ以下）まで除去された、高純度ガ
スを用いることが好ましい。
次いで、第１の加熱処理を行って、酸化物半導体層の脱水化または脱水素化を行う。第
１の加熱処理の温度は、４００℃以上７５０℃以下とすればよく、好ましくは４００℃以
上基板の歪み点未満とする。なお、４２５℃以上であれば加熱処理時間は１時間以下でよ
いが、４２５℃未満であれば加熱処理時間は、１時間よりも長時間行うことが好ましい。
ここでは、加熱処理装置の一つである電気炉に基板を搬入し、酸化物半導体層に対して窒
素雰囲気下において加熱処理を行った後、大気に触れさせないことで、酸化物半導体層へ
の水や水素の再混入を防ぎ、酸化物半導体層を得る。その後、同じ炉に高純度の酸素ガス
、高純度のＮ２Ｏガス、または超乾燥エア（露点が－４０℃以下、好ましくは－６０℃以
下）を導入して冷却を行う。酸素ガスまたはＮ２Ｏガスに、水、水素などが含まれないこ
とが好ましい。または、加熱処理装置に導入する酸素ガスまたはＮ２Ｏガスの純度を、６
Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち、酸
素ガスまたはＮ２Ｏガス中の不純物の濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下
）とすることが好ましい。
なお、ここで用いる加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの
熱伝導または熱輻射によって被処理物を加熱する機構を備えた加熱処理装置を用いてもよ
い。例えばＧＲＴＡ装置またはＬＲＴＡ装置などのＲＴＡ装置を用いてもよい。ここでは
、ＲＴＡ法を用いて、６００℃～７５０℃で数分間加熱処理を行う。
また、脱水化または脱水素化を行う第１の加熱処理後に２００℃以上４００℃以下、好
ましくは２００℃以上３００℃以下の温度で酸素ガスまたはＮ２Ｏガス雰囲気下での加熱
処理を行ってもよい。
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化
物半導体膜に行うこともできる。その場合には、第１の加熱処理後に、加熱処理装置から
基板を搬出し、フォトリソグラフィ工程を行う。
以上の工程を経ることによって酸化物半導体膜全体を酸素過剰な状態とすることができ
、高抵抗化（Ｉ型化）させることができ、全面がＩ型化した酸化物半導体層１３２を得る
ことができる。
次いで、第２のゲート絶縁層１２２ｂ及び酸化物半導体層１３２上に、導電膜を形成す
る。フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチ
ングを行ってソース電極層１３５ａ、ドレイン電極層１３５ｂを形成した後、レジストマ
スクを除去する。そして、スパッタリング法で絶縁性酸化物層１３６を形成する。
このとき、処理室内の残留水分を除去しつつ絶縁性酸化物層１３６を形成することが好
ましい。酸化物半導体層１３２と絶縁性酸化物層１３６に、水素、水酸基または水分が含
まれないようにするためである。処理室内の排気には、吸着型の真空ポンプを用いること
が好ましい。
絶縁性酸化物層１３６を形成する際に用いるスパッタガスは、水素、水、水酸基または
水素化物などの不純物が濃度１ｐｐｍ以下（好ましくは濃度１０ｐｐｂ以下）まで除去さ
れた、高純度ガスを用いることが好ましい。
次いで、基板面内におけるトランジスタの電気的特性のばらつきを低減するため、不活
性ガス雰囲気下または窒素ガス雰囲気下で加熱処理（好ましくは１５０℃以上３５０℃未
満）を行ってもよい。ここでは、窒素雰囲気下で２５０℃１時間の加熱処理を行う。
また、大気中で、１００℃以上２００℃以下、１時間以上３０時間以下の加熱処理を行
ってもよい。ここでは、１５０℃で１０時間の加熱処理を行う。この加熱処理は一定の温
度に保持して行ってもよいし、室温から１００℃以上２００℃以下の加熱温度への昇温と
、加熱温度から室温までの降温と、を複数回くりかえして行ってもよい。また、この加熱
処理を、絶縁性酸化物層の形成前に、減圧下で行ってもよい。該加熱処理を減圧下で行う
と、加熱時間を短縮することができる。この加熱処理によって、ノーマリーオフとなるト
ランジスタを得ることができる。
次に、絶縁性酸化物層１３６上に保護絶縁層１２３を形成する。ここでは、保護絶縁層
１２３として、スパッタリング法を用いて厚さ１００ｎｍの窒化シリコン膜を形成する。
保護絶縁層１２３及び第１のゲート絶縁層１２２ａを絶縁性窒化物層とすることで、水
分、水素、水素化物、水酸化物などの不純物を含まず、これらの外部からの侵入をブロッ
クすることも可能である。
従って、製造プロセスにおいて、外部からの水分などの侵入を防ぐことができる。また
、半導体装置、例えば液晶表示装置としてデバイスが完成した後にも長期的に、外部から
の水分などの不純物の侵入を防ぐことができるため、デバイスの長期信頼性を向上させる
ことができる。
また、絶縁性窒化物層からなる保護絶縁層１２３と、第１のゲート絶縁層１２２ａとの
間に設けられる絶縁層を除去し、保護絶縁層１２３と、第１のゲート絶縁層１２２ａとが
接する構造としてもよい。
なお、保護絶縁層１２３上には、平坦化のための平坦化絶縁層を設けてもよい。
以上、図２を参照して説明したように、本実施の形態の半導体装置を作製することがで
きる。
なお、本実施の形態において、加熱処理の温度は上記に限定されない。以下に説明する
ように、加熱処理の温度を４００℃未満としてもよい。
なお、ゲート絶縁層及び酸化物半導体膜に水素、水酸基及び水分がなるべく含まれない
ように、前処理として、スパッタリング装置の予備加熱室でゲート電極層が形成された基
板またはゲート絶縁層までが形成された基板を予備加熱し、基板に吸着した水素または水
分などの不純物を脱離して排気するとよい。なお、予備加熱の温度としては、１００℃以
上４００℃未満（好ましくは１５０℃以上３００℃以下）である。なお、予備加熱室は、
クライオポンプが接続され、該予備加熱室は該クライオポンプにより排気されることが好
ましい。なお、この予備加熱による前処理は、絶縁性酸化物層の形成前に、ソース電極層
及びドレイン電極層まで形成した基板にも同様に行ってもよい。
上記の前処理は、液晶表示パネル、エレクトロルミネセンス表示パネル、電子インクを
用いた表示装置などのバックプレーン（トランジスタが形成された基板）の製造に用いる
ことができる。上記の前処理は、４００℃未満の温度で行われるため、厚さが１ｍｍ以下
で、一辺が１ｍを超えるガラス基板を用いる製造工程にも適用することができる。また、
４００℃未満の処理温度で全ての工程を行うことができるので、表示パネルを製造するた
めに多大なエネルギーを消費しないで済む。
なお、上記したトランジスタの作製に際して、ゲート絶縁層の形成にもスパッタリング
法を適用したが、これに限定されない。例えば、μ波（２．４５ＧＨｚ）の高密度プラズ
マＣＶＤ法を用いてもよい。
次に、上記トランジスタを形成した評価用素子（ＴＥＧ）でのオフ電流の測定値につい
て以下に説明する。
図４（Ａ）は、Ｌ／Ｗ＝３μｍ／５０μｍのトランジスタを２００個並列に接続（Ｌ／
Ｗ＝３μｍ／１００００μｍのトランジスタと同等のもの）したものの上面図を示す。図
４（Ｂ）は、その一部を拡大した上面図を示す。図４（Ｂ）の点線で囲んだ領域は、Ｌ／
Ｗ＝３μｍ／５０μｍ、Ｌｏｖ＝１．５μｍのトランジスタである。測定に際して、基板
温度は室温とした。図３は、ソース－ドレイン間電圧（ドレイン電圧Ｖｄ）を１Ｖまたは
１０Ｖとし、ソース－ゲート間電圧（ゲート電圧Ｖｇ）を－２０Ｖ～＋２０Ｖまで変化さ
せたときのソース－ドレイン電流（ドレイン電流Ｉｄ）の変化特性として、Ｖｇ－Ｉｄカ
ーブを示す。なお、図３では、Ｖｇを－２０Ｖ～＋５Ｖまでの範囲で示している。
図３に示すように、Ｖｄが１Ｖのとき、及び１０Ｖのときの双方において、オフ電流は
１×１０－１３［Ａ］以下となっている。この値は、測定機（半導体パラメータ・アナラ
イザ、Ａｇｉｌｅｎｔ ４１５６Ｃ；Ａｇｉｌｅｎｔ社製）の分解能（１００ｆＡ）以下
である。このように、オフ電流が極めて低いトランジスタの作製方法について以下に説明
する。
まず、ガラス基板上に下地層として、ＣＶＤ法により窒化シリコン層を形成し、窒化シ
リコン層上には酸化窒化シリコン層を形成した。そして、酸化窒化シリコン層上にはゲー
ト電極層としてスパッタリング法によりタングステン膜を形成した。ここで、タングステ
ン膜を選択的にエッチングしてゲート電極層を形成した。
次に、ゲート電極層上には、ゲート絶縁層としてＣＶＤ法により厚さ１００ｎｍの酸化
窒化シリコン層を形成した。
次に、ゲート絶縁層上に、スパッタリング法によりＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導
体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２（ｍｏｌ数比））を用いて
、厚さ５０ｎｍの酸化物半導体膜を形成した。ここで、酸化物半導体膜を選択的にエッチ
ングし、島状の酸化物半導体層を形成した。
次に、クリーンオーブンを用いて、酸化物半導体層に対して、窒素雰囲気下、４５０℃
で、１時間の加熱処理（第１の加熱処理）を行った。
次に、酸化物半導体層上に、ソース電極層及びドレイン電極層としてチタン層（厚さ１
５０ｎｍ）をスパッタリング法により形成した。ここで、ソース電極層及びドレイン電極
層を選択的にエッチングし、１つのトランジスタのチャネル長Ｌを３μｍ、チャネル幅Ｗ
を５０μｍとし、２００個を並列に接続することで、Ｌ／Ｗ＝３μｍ／１００００μｍと
なるようにした。
次に、酸化物半導体層に接するように保護絶縁層としてリアクティブスパッタ法により
酸化シリコン層を厚さ３００ｎｍで形成した。そして、該酸化シリコン層を選択的にエッ
チングし、ゲート電極層、ソース電極層及びドレイン電極層上に開口部を形成した。その
後、窒素雰囲気下、２５０℃で、１時間の加熱処理（第２の加熱処理）を行った。そして
、Ｖｇ－Ｉｄ特性を測定する前に、不活性雰囲気中で、１５０℃、１０時間の加熱処理を
行った。このようにして、ボトムゲート構造の逆スタガ型トランジスタを作製した。
図３に示すようにトランジスタのオフ電流が、１×１０－１３［Ａ］以下と非常に小さ
い理由は、上記作製工程において酸化物半導体層中における水素濃度を十分に低減できた
ためである。ここで、酸化物半導体層中の水素濃度は、５×１０１９ｃｍ－３以下、好ま
しくは５×１０１８ｃｍ－３以下、さらに好ましくは５×１０１７ｃｍ－３以下とする。
なお、酸化物半導体層中の水素濃度測定は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏ
ｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で行えばよい。
なお、ここでは、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体を用いる例を示したが、特に限
定されず、他の酸化物半導体材料、例えば、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系、Ｓｎ－Ｇａ－Ｚｎ
－Ｏ系、Ａｌ－Ｇａ－Ｚｎ－Ｏ系、Ｓｎ－Ａｌ－Ｚｎ－Ｏ系、Ｉｎ－Ｚｎ－Ｏ系、Ｉｎ－
Ｓｎ－Ｏ系、Ｓｎ－Ｚｎ－Ｏ系、Ａｌ－Ｚｎ－Ｏ系、Ｉｎ－Ｏ系、Ｓｎ－Ｏ系、Ｚｎ－Ｏ
系などを用いることができる。または、酸化物半導体材料として、ＡｌＯｘを２．５～１
０ｗｔ％含ませたＩｎ－Ａｌ－Ｚｎ－Ｏ系や、ＳｉＯｘを２．５～１０ｗｔ％含ませたＩ
ｎ－Ｚｎ－Ｏ系の材料を用いてもよい。
酸化物半導体層のキャリア密度は、５×１０１４ｃｍ－３以下、好ましくは５×１０１
２ｃｍ－３以下、さらに好ましくは１．４５×１０１０ｃｍ－３と同等、もしくはそれ以
下である。即ち、酸化物半導体層のキャリア濃度は、限りなくゼロに近くすることができ
る。
また、トランジスタのチャネル長Ｌは、１０ｎｍ以上１０００ｎｍ以下とすることも可
能である。
なお、トランジスタのオフ状態において、酸化物半導体層は絶縁体として回路設計を行
うことができる。
次に、上記トランジスタに対してオフ電流の温度依存性を評価したのでその結果につい
て説明する。温度依存性は、トランジスタが使われる最終製品の耐環境性や、性能の維持
などを考慮する上で重要である。当然ながら、オフ電流の温度依存性は小さいことが好ま
しく、製品設計の自由度が増す。
温度依存性は、トランジスタを形成した基板を恒温槽により一定温度に保持し、ドレイ
ン電圧を６Ｖ、ゲート電圧を－２０Ｖ～＋２０Ｖまで変化させてＶｇ－Ｉｄカーブを取得
して評価した。ここで、恒温槽により保持する一定の温度は、－３０、０、２５、４０、
６０、８０、１００、及び１２０℃のいずれかとした。
図５（Ａ）は、上記それぞれの温度で測定したＶｇ－Ｉｄカーブを示し、図５（Ｂ）は
、図５（Ａ）の点線で囲んだ部分の拡大を示す。図中の矢印で示す右端の曲線が－３０℃
で取得した曲線であり、左端が１２０℃で取得した曲線であり、その他の温度で取得した
曲線は、その間に位置している。オン電流の温度依存性はほとんど見られない。また、オ
フ電流は、ゲート電圧が－２０Ｖ程度まで下がるまで、全ての温度で測定機の分解能に近
い１×１０－１２［Ａ］以下となっており、温度依存性はほとんど見られない。すなわち
、１２０℃の高温においても、オフ電流が１×１０－１２［Ａ］以下を維持できており、
チャネル幅Ｗが１００００μｍであることを考慮すると、このトランジスタのオフ電流が
非常に小さいことがわかる。
高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ ＯＳ）を用いたトランジスタは、オ
フ電流の温度依存性がほとんど現れない。これは、酸化物半導体が高純度化されることに
よって、導電型が限りなく真性型に近づき、フェルミ準位が禁制帯の中央に位置するため
、温度依存性を示さなくなるためである。また、これは、酸化物半導体のエネルギーギャ
ップが３ｅＶ以上であり、熱励起キャリアが極めて少ないことにも起因する。また、ソー
ス領域及びドレイン領域は縮退した状態にあるので、やはり温度依存性が現れない要因と
なっている。トランジスタの動作は、縮退したソース領域から酸化物半導体に注入された
キャリアによるものがほとんどであり、キャリア密度の温度依存性がないことから上記特
性（オフ電流の温度依存性無し）を説明することができる。
このようにオフ電流値が極めて小さいトランジスタを用いて、記憶回路（記憶素子）な
どを作製した場合、オフ電流値が小さく、ほとんどリークがないため、記憶データを保持
する時間を長くすることができる。
次に、上記説明したトランジスタを適用した半導体装置について説明する。
図６は、メモリ回路のブロック図の一例を示す。図６に示すメモリ回路は、行デコーダ
１５２と、書き込み及びリフレッシュ回路１５４と、列デコーダ１５６と、書き込み及び
リフレッシュ回路１５８と、マトリクス状に配置された複数の記憶素子１５０と、を有し
、マトリクス状に配置された記憶素子１５０に接続された信号線は、書き込み及びリフレ
ッシュ回路１５４を介して行デコーダ１５２に接続され、マトリクス状に配置された記憶
素子１５０に接続された走査線は、書き込み及びリフレッシュ回路１５８を介して列デコ
ーダ１５６に接続されている。行デコーダ１５２には、ビット信号が入力される。書き込
み及びリフレッシュ回路１５４には、リードイネーブル信号／ライトイネーブル信号（Ｒ
Ｅ／ＷＥ）と、データ信号（ｄａｔａ）が入力され、出力信号（ＯＵＴ）が入力され、書
き込み及びリフレッシュ回路１５４から出力される。
記憶素子１５０のそれぞれは、容量素子とトランジスタを有し、該トランジスタのソー
ス及びドレインの一方は信号線に接続され、該トランジスタのソース及びドレインの他方
は容量素子の一方の電極に接続され、該容量素子の他方の電極は低電位（好ましくは、基
準電位Ｖｓｓ）側の配線に接続されている。
図７は、図６に示す書き込み及びリフレッシュ回路１５４に設けることができるリフレ
ッシュ回路の具体的な一例を示す。なお、書き込み及びリフレッシュ回路１５８も同様の
構造として設けることができる。
図７に示す書き込み及びリフレッシュ回路は、論理積回路（ＡＮＤ回路）とセンスアン
プ１７２を有する。第１の論理積回路１６０、第２の論理積回路１６２及び第３の論理積
回路１６４の一方の入力には、行デコーダ１５２からの信号が入力される。第１の論理積
回路１６０の他方の入力にはＰＲＣ信号が入力され、第２の論理積回路１６２の他方の入
力にはライトイネーブル信号（ＷＥ）が入力され、第３の論理積回路１６４の他方の入力
にはリードイネーブル信号（ＲＥ）が入力される。第１の論理積回路１６０の出力は、第
１のスイッチ１６６のオン／オフを制御し、第２の論理積回路１６２の出力は、第２のス
イッチ１６８のオン／オフを制御し、第３の論理積回路１６４の出力は、第３のスイッチ
１７０のオン／オフを制御する。プリチャージ信号線Ｖｐｒｃは第１のスイッチ１６６を
介して信号線に接続され、データ信号線ｄａｔａは第２のスイッチ１６８を介して信号線
に接続されている。
第１のスイッチ１６６及び第２のスイッチ１６８を介して接続された信号線は、第３の
スイッチ１７０を介して、センスアンプ１７２に接続されている。センスアンプ１７２か
らは出力信号線（ＯＵＴ）に信号が出力される。
なお、上記した論理積回路は、一般的な構成のものを用いればよく、単純な構成とする
ことが好ましい。
なお、センスアンプとは、入力された信号を増幅する機能を有する回路をいう。
なお、ここで信号としては、例えば電圧、電流、抵抗または周波数などを用いたアナロ
グ信号またはデジタル信号を用いることができる。例えば、電位を少なくとも第１の電位
と第２の電位で設定し、第１の電位としてハイレベル（高電位、ＶＨとも表記する。）の
電位を用い、第２の電位としてローレベル（低電位、ＶＬとも表記する。）の電位を用い
ることで、２値のデジタル信号を設定することができる。また、ＶＨとＶＬは一定値であ
ることが好ましいが、ノイズの影響を考慮して、ＶＨとＶＬに幅をもたせてもよい。
以上説明したように、上記したトランジスタを用いて、メモリ（ＤＲＡＭ）回路を作製
することができる。
なお、メモリ回路のリフレッシュタイミングは、予め評価された記憶素子１５０のリー
ク電流に基づいて、設計段階で、任意の一定の時間間隔に決めればよい。リフレッシュタ
イミングは、メモリ回路のチップ完成後のリーク電流の温度依存性と作製プロセスの変動
を考慮して設定される。
上記したトランジスタのオフ電流に温度依存性はほとんど見られず、極めて小さい値を
維持できるため、シリコンを用いたトランジスタに比べてリフレッシュ間隔を長く設定す
ることができ、スタンバイ時の消費電力を低減することができる。
なお、ここで用いるメモリ回路は、上記したＤＲＡＭに限定されない。例えば、記憶素
子をＳＲＡＭに置き換えてもよい。
図８は、１の記憶素子に６つのトランジスタが設けられたＳＲＡＭの回路構成の一例を
示す。なお、図８には１つの記憶素子のみを示しているが、これに限定されない。図８に
示すＳＲＡＭの記憶素子１８０は、トランジスタ１８６とトランジスタ１８８によって構
成されるインバータ回路と、トランジスタ１９０とトランジスタ１９２によって構成され
るインバータ回路と、スイッチトランジスタとして動作するトランジスタ１８２とトラン
ジスタ１８４で構成されている。
図８に示すＳＲＡＭの書き込み動作について説明する。列デコーダによって特定の走査
線がＶＨになると、トランジスタ１８２とトランジスタ１８４がオンし、インバータ回路
対（トランジスタ１８６及びトランジスタ１８８によって構成されるインバータ回路と、
トランジスタ１９０及びトランジスタ１９２によって構成されるインバータ回路）にデー
タが書き込まれる。データの書き込みが終了すると、トランジスタ１８２及びトランジス
タ１８４はオフし、該インバータ回路対に書き込まれたデータが保持されることになる。
次に、図８に示すＳＲＡＭの読み出し動作について説明する。まず、第１の信号線及び
第２の信号線が記憶素子アレイの外から特定の電位（プリチャージ電位）にプリチャージ
される。このプリチャージ電位は、ＶｄｄとＶｓｓの中間付近に設定すればよい。プリチ
ャージ電位とされた第１の信号線及び第２の信号線は、フローティング状態とされ、その
後走査線がＶＨになることでトランジスタ１８２及びトランジスタ１８４がオンし、イン
バータ回路対によって、第１の信号線及び第２の信号線が逆方向に駆動され、その差電圧
をセンスアンプによって検知し、データを読み出すことになる。
上記したトランジスタのオフ電流に温度依存性はほとんど見られず、極めて小さい値を
維持できるため、シリコンを用いたトランジスタに比べてリフレッシュ間隔を長く設定す
ることができ、スタンバイ時の消費電力を低減することができる。
なお、メモリとしてＳＲＡＭを用いる場合、設けられるトランジスタの数は６つに限定
されるものではない。
図９は、１の記憶素子に対して４つのトランジスタが設けられたＳＲＡＭの回路構成の
一例を示す。図９は、図８に示すＳＲＡＭのトランジスタ１８６及びトランジスタ１９０
を、抵抗素子１９４及び抵抗素子１９６に置き換えたものである。
図９に示す回路構成のＳＲＡＭであっても、シリコンを用いたトランジスタに比べてリ
フレッシュ間隔を長く設定することができ、スタンバイ時の消費電力を低減することがで
きる。
以上説明したように、本発明の一態様である半導体装置を実現することができる。
（実施の形態２）
本実施の形態では、実施の形態１で説明した半導体装置に用いることのできるトランジ
スタであって、実施の形態１とは異なるものについて説明する。
図１０は、本実施の形態のトランジスタの断面構造を示す。図１０（Ｄ）に示すトラン
ジスタ２２０は、チャネル保護型（または、チャネルストップ型）と呼ばれるボトムゲー
ト構造のトランジスタの一つの形態である。基板２００上にトランジスタ２２０を作製す
る工程について以下に説明する。
まず、絶縁表面を有する基板２００上に導電膜を形成し、第１のフォトリソグラフィ工
程により該導電膜を加工し、ゲート電極層２０２を形成する。
また、ゲート電極層２０２を形成する材料は、ゲート電極層１１１と同様であり、単層
としてもよいし、複数の層を積層してもよい。
なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインク
ジェット法で形成するとフォトマスクを使用しないため、製造コストを低減することがで
きる。
次に、ゲート電極層２０２を覆ってゲート絶縁層２０４を形成する。ここでは、例えば
、ゲート絶縁層２０４として、プラズマＣＶＤ法により酸化窒化シリコン層を形成すれば
よい。
次に、ゲート絶縁層２０４上に、酸化物半導体膜を形成し、第２のフォトリソグラフィ
工程により島状の酸化物半導体層に加工する。該酸化物半導体膜は、例えば、厚さ２ｎｍ
以上２００ｎｍ以下となるように形成すればよい。ここでは、例えば、酸化物半導体膜と
してＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体ターゲットを用いてスパッタリング法により形
成する。このとき、処理室内の残留水分を除去しつつ、スパッタリングを行うことが好ま
しい。酸化物半導体膜に水素、水酸基または水分が含まれないようにするためである。こ
こで、実施の形態１で説明したように、処理室内の排気には、吸着型の真空ポンプを用い
ることが好ましい。
ここで、該酸化物半導体膜の形成に用いるスパッタガスは水素、水、水酸基または水素
化物などの不純物が、濃度１ｐｐｍ以下（好ましくは濃度１０ｐｐｂ以下）まで除去され
た、高純度ガスを用いることが好ましい。
次に、酸化物半導体層に、実施の形態１と同様に第１の加熱処理を行う。ここでは、加
熱処理装置の一つである電気炉に基板２００を搬入し、酸化物半導体層に対して窒素雰囲
気下４５０℃で１時間の加熱処理を行った後、大気に触れさせないことで、酸化物半導体
層への水や水素の再混入を防ぎ、酸化物半導体層２０６を得る（図１０（Ａ））。
次に、Ｎ２Ｏ、Ｎ２またはＡｒなどのガスを用いてプラズマ処理を行うとよい。このプ
ラズマ処理によって露出している酸化物半導体層２０６の表面に付着した水などを除去す
る。また、プラズマ処理は、Ｏ２とＡｒの混合ガスを用いて行ってもよい。
次に、ゲート絶縁層２０４及び酸化物半導体層２０６上に絶縁性酸化膜を形成した後、
第３のフォトリソグラフィ工程により絶縁性酸化物層２０８を形成し、レジストマスクを
除去する。
ここでは、例えば、絶縁性酸化物層２０８となる絶縁性酸化膜として厚さ２００ｎｍの
酸化シリコン膜をスパッタリング法により形成する。形成時の基板温度は、室温以上３０
０℃以下とすればよく、ここでは１００℃とする。ここで、スパッタリング法は、希ガス
（例えば、アルゴン）雰囲気、酸素雰囲気、または希ガスと酸素の混合ガス雰囲気下にお
いて行えばよい。ターゲットとしては、例えば酸化シリコンターゲットまたはシリコンタ
ーゲットを用いることができる。例えば、シリコンターゲットを用いて、酸素と窒素の混
合雰囲気下でスパッタリング法を行うことにより、酸化シリコンを形成することができる
。低抵抗化した酸化物半導体層に接して形成する絶縁性酸化物層２０８は、水分、水素イ
オン、及び水酸基などの不純物を含まず、これらが外部から侵入することをブロックする
ことができる無機絶縁膜を用いて形成されるとよく、例えば、酸化シリコン膜、酸化窒化
シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜などを用いる。このとき、処
理室内の残留水分を除去しつつ、スパッタリングを行うことが好ましい。酸化物半導体層
２０６及び絶縁性酸化物層２０８に水素、水酸基または水分が含まれないようにするため
である。そのため、絶縁性酸化膜の形成に際しても、上記したように、吸着型の真空ポン
プを用いることが好ましく、形成時に用いるスパッタガスは水素、水、水酸基または水素
化物などの不純物が濃度１ｐｐｍ以下（好ましくは濃度１０ｐｐｂ以下）程度まで除去さ
れた、高純度ガスを用いることが好ましい。
ここで、第２の加熱処理を行ってもよい。
第２の加熱処理の温度は、好ましくは２００℃以上４００℃以下とすればよく、より好
ましくは２５０℃以上３５０℃以下で行う。なお、第２の加熱処理は、不活性ガス雰囲気
下または酸素ガス雰囲気下で行えばよい。ここでは、窒素ガス雰囲気下２５０℃で１時間
の加熱処理を行えばよい。第２の加熱処理は、酸化物半導体層２０６の一部（チャネル形
成領域）が絶縁性酸化物層２０８と接した状態で加熱される。
または、第２の加熱処理の後に更なる加熱処理を行ってもよい。ここでは、さらに絶縁
性酸化物層２０８が設けられ、一部が露出している酸化物半導体層２０６を、窒素ガス雰
囲気下、不活性ガス雰囲気下、または減圧下で更なる加熱処理を行う。絶縁性酸化物層２
０８によって覆われていない露出された酸化物半導体層２０６の領域は、窒素ガス雰囲気
下、不活性ガス雰囲気下、または減圧下で加熱処理を行うことで、低抵抗化させることが
できる。ここでは、例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。絶縁性
酸化物層２０８が設けられた酸化物半導体層２０６に対してこのように加熱処理を行うこ
とで、酸化物半導体層２０６の露出した領域は低抵抗化し、抵抗の異なる領域を有する酸
化物半導体層２１０となる。図１０（Ｂ）において、斜線を付していない白地の領域が低
抵抗化領域である。
上記の第２の加熱処理までの工程を経ることによって、形成後の酸化物半導体膜に対し
て脱水化または脱水素化のための加熱処理を行って低抵抗化し、酸化物半導体膜の一部を
選択的に酸素過剰な状態とする。その結果、ゲート電極層２０２と重なるチャネル形成領
域の導電性が低下してＩ型となり、ソース電極層に重なる高抵抗ソース領域と、ドレイン
電極層に重なる高抵抗ドレイン領域が、自己整合的に形成される。
次に、ゲート絶縁層２０４、酸化物半導体層２１０、及び絶縁性酸化物層２０８上に、
導電膜を形成した後、第４のフォトリソグラフィ工程によりソース電極及びドレイン電極
層２１２を形成した後、レジストマスクを除去する（図１０（Ｃ））。
ソース電極及びドレイン電極層２１２を形成する材料は、ソース電極層１１５ａ及びド
レイン電極層１１５ｂと同様であり、単層としてもよいし、複数の層を積層してもよい。
さらには、ここで、大気中で、１００℃以上２００℃以下、１時間以上３０時間以下の
加熱処理を行ってもよい。ここでは、１５０℃で１０時間加熱処理を行う。この加熱処理
は一定温度に保持することで行ってもよいし、室温から、１００℃以上２００℃以下の加
熱温度への昇温と、加熱温度から室温までの降温と、を複数回繰り返して行ってもよい。
また、この加熱処理は、絶縁性酸化物層の形成前に、減圧下で行ってもよい。この加熱処
理を減圧下で行うことで、加熱時間を短縮することができる。この加熱処理によって、ノ
ーマリーオフとなるトランジスタを得ることができる。
なお、ドレイン電極層（及びソース電極層）と重畳した酸化物半導体層において高抵抗
ドレイン領域（または高抵抗ソース領域）が設けられていることにより、トランジスタの
信頼性の向上を図ることができる。具体的には、高抵抗ドレイン領域を形成することで、
ドレイン電極層から高抵抗ドレイン領域、チャネル形成領域にかけて、導電性を段階的に
変化させるような構造とすることができる。そのため、ドレイン電極層に高電源電位Ｖｄ
ｄを供給する配線を接続して動作させる場合、ゲート電極層とドレイン電極層との間の電
位差が大きい場合であっても、高抵抗ドレイン領域がバッファとなりトランジスタの耐圧
を高いものとすることができる。
以上の工程でトランジスタ２２０が形成される。
次に、絶縁性酸化物層２０８、並びにソース電極及びドレイン電極層２１２上に保護絶
縁層２１４を形成する。ここでは、保護絶縁層２１４は、例えば窒化シリコン膜を用いて
形成すればよい（図１０（Ｄ））。
なお、絶縁性酸化物層２０８、並びにソース電極及びドレイン電極層２１２上に更に絶
縁性酸化物層を形成し、該絶縁性酸化物層上に保護絶縁層２１４を形成してもよい。
なお、図示していないが、トランジスタ２２０に複数のゲート電極を設けることで、チ
ャネル形成領域を複数有するマルチゲート構造のトランジスタとしてもよい。
本実施の形態は、他の実施の形態の構成と自由に組み合わせることができる。
（実施の形態３）
本実施の形態は、実施の形態１で説明した半導体装置に用いることのできるトランジス
タであって、実施の形態１及び実施の形態２とは異なるものについて説明する。
図１１は、本実施の形態のトランジスタの断面構造を示す。図１１（Ｄ）に示すトラン
ジスタ３２０は、ボトムゲート構造のトランジスタの一つの形態である。基板３００上に
トランジスタ３２０を作製する工程について以下に説明する。
まず、絶縁表面を有する基板３００上に導電膜を形成し、第１のフォトリソグラフィ工
程により該導電膜を加工し、ゲート電極層３０２を形成する。
また、ゲート電極層３０２を形成する材料は、ゲート電極層１１１と同様であり、単層
としてもよいし、複数の層を積層してもよい。
なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインク
ジェット法で形成するとフォトマスクを使用しないため、製造コストを低減することがで
きる。
次に、ゲート電極層３０２を覆ってゲート絶縁層３０４を形成する。ここでは、例えば
、ゲート絶縁層３０４として、プラズマＣＶＤ法により酸化窒化シリコン層を形成すれば
よい。
次に、ゲート絶縁層３０４上に導電膜を形成し、第２のフォトリソグラフィ工程により
ソース電極及びドレイン電極層３０６ａと、ソース電極及びドレイン電極層３０６ｂと、
を形成する（図１１（Ａ））。
ソース電極及びドレイン電極層３０６ａと、ソース電極及びドレイン電極層３０６ｂと
、を形成する材料は、ソース電極層１１５ａ及びドレイン電極層１１５ｂと同様であり、
単層としてもよいし、複数の層を積層してもよい。
次に、ゲート絶縁層３０４上と、ソース電極及びドレイン電極層３０６ａと、ソース電
極及びドレイン電極層３０６ｂの上に、酸化物半導体膜３０８を形成する（図１１（Ｂ）
）。その後、酸化物半導体膜３０８を第３のフォトリソグラフィ工程により島状の酸化物
半導体層に加工する。このとき、実施の形態１と同様、処理室内の残留水分を除去しつつ
、スパッタリングを行うことが好ましい。酸化物半導体膜３０８に水素、水酸基または水
分が含まれないようにするためである。ここで、実施の形態１で説明したように、処理室
内の排気には、吸着型の真空ポンプを用いることが好ましい。
次に、酸化物半導体層に、実施の形態１と同様に第１の加熱処理を行う。ここでは、加
熱処理装置の一つである電気炉に基板３００を搬入し、酸化物半導体層に対して窒素雰囲
気下４５０℃で１時間の加熱処理を行った後、大気に触れさせないことで、酸化物半導体
層への水や水素の再混入を防ぎ、酸化物半導体層３１０を得る（図１１（Ｃ））。
酸化物半導体層３１０に接する保護絶縁膜となる絶縁性酸化物層３１４を形成する。絶
縁性酸化物層３１４は、少なくとも厚さ１ｎｍ以上とし、上記した酸化物半導体膜の形成
時と同様に、水、水素などの不純物を混入させない方法を用いて形成するとよい。絶縁性
酸化物層３１４に水素が含まれると、その水素が酸化物半導体層へ侵入し、または水素が
酸化物半導体層中の酸素を引き抜き、酸化物半導体層３１０の絶縁性酸化物層３１４と接
する部分が低抵抗化（Ｎ型化）されてしまい、寄生チャネルが形成されるおそれがあるた
めである。よって、絶縁性酸化物層３１４には、可能な限り水素が含まれないように形成
することが重要である。
絶縁性酸化物層３１４は絶縁性酸化物層１１６と同様に形成することができる。
次に、第２の加熱処理を行う。第２の加熱処理は、実施の形態１と同様に行うことがで
きる。第２の加熱処理は、酸化物半導体層の一部（チャネル形成領域）が絶縁性酸化物層
３１４と接した状態で加熱される。
以上の工程を経ることによって、形成後の酸化物半導体膜に対して脱水化または脱水素
化のための加熱処理を行って低抵抗化し、酸化物半導体膜の全面を酸素過剰な状態とする
。その結果、Ｉ型の酸化物半導体層３１２が形成される。
以上説明したように、トランジスタ３２０が形成される。
さらには、ここで、大気中で、１００℃以上２００℃以下、１時間以上３０時間以下の
加熱処理を行ってもよい。ここでは、１５０℃で１０時間加熱処理を行う。この加熱処理
は一定温度に保持することで行ってもよいし、室温から、１００℃以上２００℃以下の加
熱温度への昇温と、加熱温度から室温までの降温と、を複数回繰り返して行ってもよい。
また、この加熱処理は、絶縁性酸化物層の形成前に、減圧下で行ってもよい。この加熱処
理を減圧下で行うことで、加熱時間を短縮することができる。この加熱処理によって、ノ
ーマリーオフとなるトランジスタを得ることができる。
なお、絶縁性酸化物層３１４上には、さらに保護絶縁層１０３と同様の保護絶縁層３１
６を形成してもよい。このような保護絶縁層３１６としては、例えば、ＲＦスパッタリン
グ法を用いて窒化シリコン膜を形成する（図１１（Ｄ））。
保護絶縁層３１６上には、平坦化のための平坦化絶縁層を設けてもよい。
なお、図示していないが、トランジスタ３２０に複数のゲート電極を設けることで、チ
ャネル形成領域を複数有するマルチゲート構造のトランジスタとしてもよい。
本実施の形態は、他の実施の形態の構成と自由に組み合わせることができる。
（実施の形態４）
本実施の形態は、実施の形態１で説明した半導体装置に用いることのできるトランジス
タであって、実施の形態１乃至実施の形態３とは異なるものについて説明する。
図１２（Ａ）は、本実施の形態の半導体装置の平面の一例を示し、図１２（Ｂ）は、図
１２（Ａ）の線Ｃ１－Ｃ２における断面図を示す。図１２（Ａ）及び（Ｂ）に示すトラン
ジスタ４１０は、トップゲート構造のトランジスタの一つである。
トランジスタ４１０は、絶縁表面を有する基板４００上に、絶縁層４０７、酸化物半導
体層４１２、ソース電極層４１５ａ、及びドレイン電極層４１５ｂ、ゲート絶縁層４０２
、ゲート電極層４１１を含み、ソース電極層４１５ａ、ドレイン電極層４１５ｂにそれぞ
れ配線層４１４ａ、配線層４１４ｂが接して設けられており、ソース電極層４１５ａは配
線層４１４ａに電気的に接続され、ドレイン電極層４１５ｂは配線層４１４ｂに電気的に
接続されている。
基板４００上にトランジスタ４１０を作製する工程について以下に説明する。
まず、絶縁表面を有する基板４００上に下地膜となる絶縁層４０７を形成する。絶縁層
４０７としては、酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、または酸
化窒化アルミニウム層などの絶縁性酸化物層を用いると好ましい。絶縁層４０７の形成方
法としては、プラズマＣＶＤ法またはスパッタリング法などを用いることができるが、絶
縁層４０７中に水素などの不純物が含まれないようにするためには、スパッタリング法で
絶縁層４０７を形成することが好ましい。
ここでは、絶縁層４０７として、スパッタリング法により酸化シリコン層を形成する。
基板４００を処理室へ搬入し、水素及び水分が除去された高純度な酸素を含むスパッタガ
スを処理室へ導入し、シリコンまたは石英のターゲットを用いて酸化シリコン層を形成す
る。また基板４００は室温でもよいし、加熱されていてもよい。
このとき、処理室内の残留水分を除去しつつ、スパッタリングを行うことが好ましい。
絶縁層４０７に水素、水酸基または水分が含まれないようにするためである。ここで、実
施の形態１で説明したように、処理室内の排気には、吸着型の真空ポンプを用いることが
好ましい。
ここで、絶縁層４０７の形成に用いるスパッタガスは水素、水、水酸基または水素化物
などの不純物が、濃度１ｐｐｍ以下（好ましくは濃度１０ｐｐｂ以下）まで除去された、
高純度ガスを用いることが好ましい。
また、絶縁層４０７は積層構造でもよく、例えば、基板４００側から窒化シリコン層、
窒化酸化シリコン層、窒化アルミニウム層、または窒化酸化アルミニウムなどの絶縁性窒
化物層と、上記絶縁性酸化物層との積層構造としてもよい。
例えば、酸化シリコン層と基板との間に水素及び水分が除去された高純度窒素を含むス
パッタガスを処理室内に導入し、シリコンターゲットを用いて窒化シリコン層を形成する
。この場合においても、酸化シリコン層と同様に、処理室内の残留水分を除去しつつ窒化
シリコン層を形成することが好ましい。
絶縁層４０７として窒化シリコン層上に酸化シリコン層を積層して形成する場合、窒化
シリコン層と酸化シリコン層を同じ処理室において、共通のシリコンターゲットを用いて
形成することができる。まず、処理室内に窒素を含むスパッタガスを導入して、処理室内
のシリコンターゲットを用いてスパッタリングを行うことで窒化シリコン層を形成し、次
に、処理室内に導入するガスを、酸素を含むスパッタガスに切り替えて同じシリコンター
ゲットを用いて酸化シリコン層を形成する。このようにスパッタリングを行うと、窒化シ
リコン層と酸化シリコン層を大気に曝露せずに連続して形成することができるため、窒化
シリコン層の表面に水素や水分などの不純物が吸着することを防止することができる。
次いで、絶縁層４０７上に酸化物半導体膜を形成する。酸化物半導体膜は、スパッタリ
ング法により、厚さ２ｎｍ以上２００ｎｍ以下で形成することが好ましい。
また、酸化物半導体膜に、水素、水酸基及び水分がなるべく含まれないように、前処理
として、スパッタリング装置の予備加熱室で絶縁層４０７が形成された基板４００を予備
加熱し、基板４００に吸着した水素または水分などの不純物を脱離して排気するとよい。
なお、予備加熱室は、クライオポンプが接続され、該予備加熱室は該クライオポンプによ
り排気されることが好ましい。また、この予備加熱による前処理は、後に形成するゲート
絶縁層４０２の形成前の基板４００に行ってもよいし、後に形成するソース電極層４１５
ａ及びドレイン電極層４１５ｂまで形成した基板４００に同様に行ってもよい。
酸化物半導体膜を形成する際に用いるスパッタガスは、水素、水、水酸基または水素化
物などの不純物が濃度１ｐｐｍ以下（好ましくは濃度１０ｐｐｂ以下）まで除去された高
純度ガスを用いることが好ましい。
酸化物半導体膜は、処理室内の残留水分を除去しつつ、水素及び水分が除去されたスパ
ッタガスを処理室内へ導入し、金属酸化物をターゲットとして形成する。なお、処理室内
の排気には、吸着型の真空ポンプを用いることが好ましい。
次いで、酸化物半導体膜を第１のフォトリソグラフィ工程により島状の酸化物半導体層
に加工する。また、島状の酸化物半導体層を形成するためのレジストマスクをインクジェ
ット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスク
を使用しないため、製造コストを低減することができる。
なお、ここでの酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチ
ングでもよいし、これらを組み合わせて用いてもよい。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃ
ｈｉｎｇ：反応性イオンエッチング）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐ
ｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。
ウェットエッチングに用いるエッチャントとしては、燐酸と酢酸と硝酸を混ぜた溶液、
アンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）
などを用いることができる。また、具体的には、関東化学社から透明導電膜用のエッチャ
ントとして販売されているＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
また、ウェットエッチング後のエッチャントはエッチングされた材料とともに洗浄によ
って除去される。その除去された材料を含むエッチャントの廃液を精製し、含まれる材料
を再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム
などの材料を回収して再利用することにより、資源を有効活用し低コスト化することがで
きる。
ここでは、エッチャントとして燐酸と酢酸と硝酸を混ぜた溶液を用いたウェットエッチ
ング法により、酸化物半導体膜を島状の酸化物半導体層に加工する。
次に、該酸化物半導体層に、実施の形態１と同様に第１の加熱処理を行う。ここでは、
加熱処理装置の一つである電気炉に基板４００を搬入し、酸化物半導体層に対して窒素雰
囲気下４５０℃で１時間の加熱処理を行った後、大気に触れさせないことで、酸化物半導
体層への水や水素の再混入を防ぎ、酸化物半導体層４１２を得る（図１３（Ａ））。
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化
物半導体膜に行うこともできる。その場合には、第１の加熱処理後に、加熱処理装置から
基板を取り出し、フォトリソグラフィ工程を行う。
酸化物半導体層に対する脱水化、脱水素化の効果を奏する加熱処理は、酸化物半導体層
の形成後、酸化物半導体層上にソース電極及びドレイン電極を積層させた後、またはソー
ス電極及びドレイン電極上にゲート絶縁層を形成した後のいずれのタイミングで行っても
よい。
次いで、絶縁層４０７及び酸化物半導体層４１２上に導電膜を形成する。該導電膜は、
ソース電極層１１５ａ及びドレイン電極層１１５ｂとなる導電膜と同様に形成すればよい
。
次に、第２のフォトリソグラフィ工程により、該導電膜上にレジストマスクを形成し、
該導電膜を加工してソース電極層４１５ａ及びドレイン電極層４１５ｂを形成した後、レ
ジストマスクを除去する（図１３（Ｂ））。なお、形成されたソース電極層、ドレイン電
極層の端部はテーパ形状であると、これらの上に積層して形成するゲート絶縁層の被覆性
が向上するため好ましい。
ここでは、導電膜としてＴｉ膜を用いて、酸化物半導体層４１２としてはＩｎ－Ｇａ－
Ｚｎ－Ｏ系酸化物半導体を用いて、エッチャントとしてアンモニア過水（アンモニア、水
、過酸化水素水の混合液）を用いる。
なお、第２のフォトリソグラフィ工程では、酸化物半導体層４１２は一部のみがエッチ
ングされ、溝部（凹部）を有する酸化物半導体層となることもある。また、ソース電極層
４１５ａ及びドレイン電極層４１５ｂを形成するためのレジストマスクをインクジェット
法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使
用しないため、製造コストを低減することができる。
第２のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦ
レーザ光やＡｒＦレーザ光を用いるとよい。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を
行う場合には、数ｎｍ～数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌ
ｔｒａ Ｖｉｏｌｅｔ）を用いて行うとよい。
次いで、絶縁層４０７、酸化物半導体層４１２、ソース電極層４１５ａ及びドレイン電
極層４１５ｂ上にゲート絶縁層４０２を形成する（図１３（Ｃ））。
ゲート絶縁層４０２は、ゲート絶縁層１０２と同様に形成することができる。
次いで、第３のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッ
チングを行ってゲート絶縁層４０２の一部を除去して、ソース電極層４１５ａ及びドレイ
ン電極層４１５ｂに達する開口４２１ａ及び開口４２１ｂを形成する（図１３（Ｄ））。
次に、ゲート絶縁層４０２、開口４２１ａ及び開口４２１ｂ上に導電膜を形成した後、
第４のフォトリソグラフィ工程によりゲート電極層４１１、配線層４１４ａ及び配線層４
１４ｂを形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジス
トマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを
低減することができる。
また、ゲート電極層４１１、配線層４１４ａ及び配線層４１４ｂは、ゲート電極層１１
１と同様に形成することができる。
なお、透光性を有する導電膜を用いてゲート電極層４１１を形成することもできる。透
光性を有する導電膜としては、透光性導電性酸化物などをその例に挙げることができる。
次いで、第２の加熱処理を行ってもよい。
第２の加熱処理の温度は、好ましくは２００℃以上４００℃以下とすればよく、より好
ましくは２５０℃以上３５０℃以下で行う。なお、第２の加熱処理は、不活性ガス雰囲気
下または酸素ガス雰囲気下で行えばよい。ここでは、窒素雰囲気下で２５０℃、１時間の
第２の加熱処理を行う。なお、第２の加熱処理は、トランジスタ４１０上に保護絶縁層や
平坦化絶縁層を形成した後に行ってもよい。
さらには、ここで、大気中で、１００℃以上２００℃以下、１時間以上３０時間以下の
加熱処理を行ってもよい。ここでは、１５０℃で１０時間加熱処理を行う。この加熱処理
は一定温度に保持することで行ってもよいし、室温から、１００℃以上２００℃以下の加
熱温度への昇温と、加熱温度から室温までの降温と、を複数回繰り返して行ってもよい。
また、この加熱処理は、絶縁性酸化物層の形成前に、減圧下で行ってもよい。この加熱処
理を減圧下で行うことで、加熱時間を短縮することができる。この加熱処理によって、ノ
ーマリーオフとなるトランジスタを得ることができる。
以上の工程で、トランジスタ４１０を形成することができる（図１３（Ｅ））。
また、トランジスタ４１０上に保護絶縁層や、平坦化のための平坦化絶縁層を設けても
よい。例えば、保護絶縁層として酸化シリコン層、窒化シリコン層、酸化窒化シリコン層
、窒化酸化シリコン層、または酸化アルミニウム層を単層でまたは積層して形成すること
ができる。
上記のように酸化物半導体膜を形成するに際し、処理室内に含まれる残留水分を除去す
ることで、該酸化物半導体膜中に含まれる水素及び水素化物の濃度を低減することができ
る。
なお、図示していないが、トランジスタ４１０に複数のゲート電極を設けることで、チ
ャネル形成領域を複数有するマルチゲート構造のトランジスタとしてもよい。
本実施の形態は、他の実施の形態の構成と自由に組み合わせることができる。
（実施の形態５）
本実施の形態は、実施の形態１で説明した半導体装置に用いることのできるトランジス
タであって、実施の形態１乃至実施の形態４とは異なるものについて説明する。
図１４（Ａ）は、本実施の形態のトランジスタの断面構造を示す。図１４（Ａ）に示す
トランジスタ５２０は、図１３（Ｅ）に示すトランジスタ４１０における基板４００と絶
縁層４０７の間に、絶縁層５２２と導電層５２７が挟持されているものである。導電層５
２７は、酸化物半導体層５１２の全面と重畳している。図１４（Ｂ）に示すトランジスタ
５２１は、図１３（Ｅ）に示すトランジスタ４１０における基板４００と絶縁層４０７の
間に、絶縁層５２２と導電層５２４が挟持されているものである。導電層５２４は、酸化
物半導体層５１２の一部（具体的には、チャネル形成領域）と重畳している。
また、導電層５２４及び導電層５２７は、トランジスタ５２０及びトランジスタ５２１
のゲート電極層と同様の材料及び方法で形成してもよいし、異なるものであってもよい。
導電層５２４及び導電層５２７は、第２のゲート電極層として機能させることもできる。
また、導電層５２４及び導電層５２７の電位がＧＮＤ、０Ｖの固定電位であってもよい。
導電層５２４及び導電層５２７によって、トランジスタ５２０及びトランジスタ５２１
の電気的特性（例えば、閾値電圧など）を制御することができる。
本実施の形態は、他の実施の形態の構成と自由に組み合わせることができる。
（実施の形態６）
本実施の形態は、実施の形態１で説明した半導体装置に用いることのできるトランジス
タであって、実施の形態１乃至実施の形態５とは異なるものについて説明する。
図１５（Ａ）は、本実施の形態のトップゲート構造のトランジスタ６１０の平面図を示
し、図１５（Ｂ）は、図１５（Ａ）の線Ｄ１－Ｄ２における断面図を示す。
トランジスタ６１０は、絶縁表面を有する基板６００上に、絶縁層６０７、ソース電極
及びドレイン電極層６１５ａ（６１５ａ１、６１５ａ２）、酸化物半導体層６１２、ソー
ス電極及びドレイン電極層６１５ｂ、配線層６１８、ゲート絶縁層６０２、ゲート電極層
６１１（６１１ａ、６１１ｂ）を含み、ソース電極及びドレイン電極層６１５ａ（６１５
ａ１、６１５ａ２）は、配線層６１８を介して配線層６１４と電気的に接続されている。
また、図示していないが、ソース電極及びドレイン電極層６１５ｂもゲート絶縁層６０２
に設けられた開口において配線層６１４と電気的に接続されている。
基板６００上にトランジスタ６１０を作製する工程について、図１６（Ａ）乃至（Ｅ）
を参照して以下に説明する。
まず、絶縁表面を有する基板６００上に下地膜となる絶縁層６０７を形成する。
ここでは、絶縁層６０７として、スパッタリング法により酸化シリコン層を形成する。
基板６００を処理室へ搬入し、水素及び水分が除去された高純度酸素を含むスパッタガス
を導入し、シリコンターゲットまたは石英（好ましくは合成石英）を用いて、基板６００
に絶縁層６０７として、酸化シリコン層を形成する。なお、スパッタガスとして、酸素ま
たは、酸素及びアルゴンの混合ガスを用いて行う。
このとき、処理室内の残留水分を除去しつつ、スパッタリングを行うことが好ましい。
絶縁層６０７に水素、水酸基または水分が含まれないようにするためである。ここで、実
施の形態１で説明したように、処理室内の排気には、吸着型の真空ポンプを用いることが
好ましい。
ここで、絶縁層６０７の形成に用いるスパッタガスは水素、水、水酸基または水素化物
などの不純物が、濃度１ｐｐｍ以下（好ましくは濃度１０ｐｐｂ以下）まで除去された、
高純度ガスを用いることが好ましい。
また、絶縁層６０７は積層構造でもよく、例えば、基板６００側から窒化シリコン層、
窒化酸化シリコン層、窒化アルミニウム層、または窒化酸化アルミニウム層などの絶縁性
窒化物層と、上記絶縁性酸化物層との積層構造としてもよい。
例えば、酸化シリコン層と基板との間に水素及び水分が除去された高純度窒素を含むス
パッタガスを処理室内に導入し、シリコンターゲットを用いて窒化シリコン層を形成する
。この場合においても、酸化シリコン層と同様に、処理室内の残留水分を除去しつつ窒化
シリコン層を形成することが好ましい。
次いで、絶縁層６０７上に導電膜を形成し、第１のフォトリソグラフィ工程により該導
電膜上にレジストマスクを形成し、該導電膜を加工してソース電極及びドレイン電極層６
１５ａ１と、ソース電極及びドレイン電極層６１５ａ２と、を形成した後、レジストマス
クを除去する（図１６（Ａ））。ソース電極及びドレイン電極層６１５ａ１と、ソース電
極及びドレイン電極層６１５ａ２は、断面図では分断されているように示されているが、
実際には分断されていない。なお、ソース電極及びドレイン電極層６１５ａ１と、ソース
電極及びドレイン電極層６１５ａ２がテーパ形状であると、上に積層する酸化物半導体層
６１２の被覆性が向上するため好ましい。
ソース電極及びドレイン電極層６１５ａ１及びソース電極及びドレイン電極層６１５ａ
２の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または
これらを成分とする合金、またはこれらの元素を組み合わせた合金膜などが挙げられる。
また、Ｍｎ、Ｍｇ、Ｚｒ、Ｂｅ、Ｔｈのうちいずれか一または複数の材料を用いてもよい
。また、導電膜は、単層であっても、複数の層を積層した構造であってもよい。例えば、
Ｓｉを含むＡｌ膜の単層構造、Ａｌ膜上にＴｉ膜を積層した２層の積層構造、２つのＴｉ
膜によりＡｌ膜を挟んだ３層の積層構造などが挙げられる。または、該導電膜がＡｌ膜で
ある場合に、ＮｄまたはＳｃを含ませてもよい。なお、これらの膜は、窒化膜であっても
よい。
ここでは、ソース電極及びドレイン電極層６１５ａ１及びソース電極及びドレイン電極
層６１５ａ２として、スパッタリング法により厚さ１５０ｎｍのチタン膜を形成する。
次いで、絶縁層６０７、ソース電極及びドレイン電極層６１５ａ１、ソース電極及びド
レイン電極層６１５ａ２上に、厚さ２ｎｍ以上２００ｎｍ以下の酸化物半導体膜を形成す
る。
酸化物半導体膜の形成は、処理室内の残留水分を除去しつつ行うことが好ましい。酸化
物半導体膜に水素、水酸基または水分が含まれないようにするためである。なお、処理室
内の排気には、吸着型の真空ポンプを用いることが好ましい。
酸化物半導体膜の形成に用いるスパッタガスは水素、水、水酸基または水素化物などの
不純物が濃度１ｐｐｍ以下（好ましくは濃度１０ｐｐｂ以下）程度まで除去された、高純
度ガスを用いることが好ましい。
次に、酸化物半導体膜を、第２のフォトリソグラフィ工程により島状の酸化物半導体層
に加工する（図１６（Ｂ））。ここでは、酸化物半導体膜としてＩｎ－Ｇａ－Ｚｎ－Ｏ系
酸化物半導体ターゲットを用いてスパッタリング法により形成する。
ここで、島状の酸化物半導体層に第１の加熱処理を行って、酸化物半導体層の脱水化ま
たは脱水素化を行う。第１の加熱処理の温度は、４００℃以上７５０℃以下とすればよく
、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つであ
る電気炉に基板６００を搬入し、酸化物半導体層に対して窒素雰囲気下４５０℃で１時間
の加熱処理を行った後、大気に触れさせないことで酸化物半導体層への水や水素の再混入
を防ぎ、酸化物半導体層６１２を得る（図１６（Ｂ））。
なお、加熱処理装置は上記した電気炉に限られず、抵抗発熱体などの発熱体からの熱伝
導または熱輻射によって被処理物を加熱する機構を備えた加熱処理装置を用いてもよい。
例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴ
Ａ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置などのＲＴＡ（Ｒａｐ
ｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ここで、ＧＲＴＡ装
置は、高温のガスを用いて加熱を行う加熱処理装置である。ここで高温のガスには、アル
ゴンなどの希ガス、または窒素ガスのように、加熱処理によって被処理物と反応しにくい
不活性な気体が用いられる。ＧＲＴＡを用いると短時間での高温加熱処理が可能となる。
なお、第１の加熱処理においては、処理室内に導入するガスである、窒素、またはヘリ
ウム、ネオン若しくはアルゴンなどの希ガスに、水及び水素などが含まれていないことが
好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン若しくはアル
ゴンなどの希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９
９９９９％）以上、（即ち不純物の濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）
とすることが好ましい。
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化
物半導体膜に行うこともできる。その場合には、第１の加熱処理後に、加熱処理装置から
基板を取り出し、フォトリソグラフィ工程を行う。
酸化物半導体層に対する脱水化、脱水素化の効果を奏する加熱処理は、酸化物半導体層
の形成後、酸化物半導体層上にさらにソース電極及びドレイン電極を積層させた後、また
はソース電極及びドレイン電極上にゲート絶縁層を形成した後、のいずれのタイミングで
行ってもよい。
次いで、絶縁層６０７及び酸化物半導体層６１２上に導電膜を形成し、第３のフォトリ
ソグラフィ工程により該導電膜上にレジストマスクを形成し、該導電膜を加工することで
ソース電極及びドレイン電極層６１５ｂと、配線層６１８と、を形成する。その後、レジ
ストマスクを除去する（図１６（Ｃ））。ソース電極及びドレイン電極層６１５ｂ、配線
層６１８はソース電極及びドレイン電極層６１５ａ１及びソース電極及びドレイン電極層
６１５ａ２と同様な材料と工程で形成すればよい。
ここでは、ソース電極及びドレイン電極層６１５ｂ、配線層６１８としてスパッタリン
グ法により厚さ１５０ｎｍのチタン膜を形成する。ここでは、ソース電極及びドレイン電
極層６１５ａ１、ソース電極及びドレイン電極層６１５ａ２、ソース電極及びドレイン電
極層６１５ｂに同じチタン膜を用いているため、ソース電極及びドレイン電極層６１５ａ
１、及びソース電極及びドレイン電極層６１５ａ２と、ソース電極及びドレイン電極層６
１５ｂは、エッチング選択比がとれない。よって、ソース電極及びドレイン電極層６１５
ａ１、ソース電極及びドレイン電極層６１５ａ２が、ソース電極及びドレイン電極層６１
５ｂのエッチング時にエッチングされないように、酸化物半導体層６１２に覆われないソ
ース電極及びドレイン電極層６１５ａ２上に配線層６１８を設けている。ソース電極及び
ドレイン電極層６１５ａ１、ソース電極及びドレイン電極層６１５ａ２と、ソース電極及
びドレイン電極層６１５ｂのエッチング選択比を高くすることが可能な場合には、配線層
６１８は必ずしも設けなくてもよい。
なお、導電膜のエッチングの際に、酸化物半導体層６１２がエッチングされないように
、それぞれの材料とエッチング条件を適宜調節する。
ここでは、導電膜としてＴｉ膜を用いて、酸化物半導体層６１２にはＩｎ－Ｇａ－Ｚｎ
－Ｏ系酸化物半導体を用いて、エッチャントとしてアンモニア過水（アンモニア、水、過
酸化水素水の混合液）を用いる。
なお、第３のフォトリソグラフィ工程では、酸化物半導体層６１２は、その一部のみが
エッチングされ、溝部（凹部）を有する酸化物半導体層となることもある。また、ソース
電極及びドレイン電極層６１５ｂ、配線層６１８を形成するためのレジストマスクをイン
クジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォト
マスクを使用しないため、製造コストを低減することができる。
次いで、絶縁層６０７、酸化物半導体層６１２、ソース電極及びドレイン電極層６１５
ａ１、ソース電極及びドレイン電極層６１５ａ２、ソース電極及びドレイン電極層６１５
ｂ上に、ゲート絶縁層６０２を形成する。
ゲート絶縁層６０２は、プラズマＣＶＤ法またはスパッタリング法などを用いて、酸化
シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、または酸化ア
ルミニウム層を単層でまたは積層して形成することができる。なお、ゲート絶縁層６０２
中に水素が多量に含まれないようにするためには、スパッタリング法でゲート絶縁層６０
２を形成することが好ましい。スパッタリング法により酸化シリコン膜を形成する場合に
は、ターゲットとしてシリコンターゲットまたは石英ターゲットを用い、スパッタガスと
して酸素、または酸素とアルゴンの混合ガスを用いて行う。
ゲート絶縁層６０２は、ソース電極及びドレイン電極層６１５ａ１、ソース電極及びド
レイン電極層６１５ａ２、ソース電極及びドレイン電極層６１５ｂ側から酸化シリコン層
と窒化シリコン層を積層した構造とすることもできる。ここでは、酸素とアルゴンの混合
ガス雰囲気下でスパッタリング法により厚さ１００ｎｍの酸化シリコン層を形成する。
次いで、第４のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッ
チングを行ってゲート絶縁層６０２の一部を除去して、配線層６１８に達する開口６２３
を形成する（図１６（Ｄ））。図示しないが、開口６２３の形成時にソース電極及びドレ
イン電極層６１５ｂに達する開口を形成してもよい。
次に、ゲート絶縁層６０２及び開口６２３上に導電膜を形成した後、第５のフォトリソ
グラフィ工程によりゲート電極層６１１（ゲート電極層６１１ａ及びゲート電極層６１１
ｂ）及び配線層６１４を形成する。なお、レジストマスクをインクジェット法で形成して
もよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため
、製造コストを低減することができる。
また、ゲート電極層６１１（ゲート電極層６１１ａ及びゲート電極層６１１ｂ）、配線
層６１４の材料は、Ｍｏ、Ｔｉ、Ｃｒ、Ｔａ、Ｗ、Ａｌ、Ｃｕ、Ｎｄ、Ｓｃなどの金属材
料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することが
できる。
ここでは、ゲート電極層６１１（ゲート電極層６１１ａ及びゲート電極層６１１ｂ）及
び配線層６１４として、スパッタリング法により厚さ１５０ｎｍのチタン膜を形成する。
次いで、第２の加熱処理を行う。第２の加熱処理の温度は、好ましくは２００℃以上４
００℃以下とすればよく、より好ましくは２５０℃以上３５０℃以下で行う。なお、第２
の加熱処理は、不活性ガス雰囲気下または酸素ガス雰囲気下で行えばよい。ここでは、窒
素ガス雰囲気下２５０℃で１時間の加熱処理を行えばよい。第２の加熱処理は、酸化物半
導体層の一部（チャネル形成領域）がゲート絶縁層６０２と接した状態で行われる。なお
、第２の加熱処理は、トランジスタ６１０上に保護絶縁層や平坦化絶縁層を形成した後に
行ってもよい。
さらには、ここで、大気中で、１００℃以上２００℃以下、１時間以上３０時間以下の
加熱処理を行ってもよい。この加熱処理は一定の加熱温度に保持することで行ってもよい
し、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温まで
の降温と、を複数回繰り返して行ってもよい。また、この加熱処理は、絶縁性酸化物層の
形成前に、減圧下で行ってもよい。
以上の工程で、水素、水分、水素化物、水酸化物の濃度が低減された酸化物半導体層６
１２を有するトランジスタ６１０を形成することができる（図１６（Ｅ））。
また、トランジスタ６１０上に保護絶縁層や、平坦化のための平坦化絶縁層を設けても
よい。なお、図示しないが、ゲート絶縁層６０２、保護絶縁層や平坦化絶縁層にソース電
極及びドレイン電極層６１５ｂに達する開口を形成し、その開口に、ソース電極及びドレ
イン電極層６１５ｂと電気的に接続する配線層を形成する。
本実施の形態は、他の実施の形態の構成と自由に組み合わせることができる。
（実施の形態７）
本実施の形態では、図１４（Ｂ）に示すトランジスタに近い構造のものを用いて、本発
明の一態様であるトランジスタについて、エネルギーバンド図を参照して説明する。
図１７に、本実施の形態に示す酸化物半導体を用いた逆スタガー型の薄膜トランジスタ
の縦断面図を示す。ゲート電極（ＧＥ１）上にゲート絶縁膜（ＧＩ）を介して酸化物半導
体膜（ＯＳ）が設けられ、その上にソース電極（Ｓ）及びドレイン電極（Ｄ）が設けられ
ている。
図１８は、図１７のＡ－Ａ’におけるエネルギーバンド図（模式図）を示す。図１８（
Ａ）はソースとドレインの間の電圧を等電位（Ｖｄ＝０Ｖ）とした場合を示し、図１８（
Ｂ）はソースに対しドレインに正の電位（Ｖｄ＞０）を加えた場合を示す。
図１９は、図１７におけるＢ－Ｂ’におけるエネルギーバンド図（模式図）を示す。図
１９（Ａ）は、ゲート（Ｇ１）に正の電位（＋Ｖｇ）が印加された状態であり、ソースと
ドレインの間にキャリア（電子）が流れるオン状態を示している。また、図１９（Ｂ）は
、ゲート（Ｇ１）に負の電位（－Ｖｇ）が印加された状態であり、オフ状態（少数キャリ
アは流れない状態）である場合を示す。
図２０は、真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関
係を示す。
常温において金属中の電子は縮退しており、フェルミ準位は伝導帯内に位置する。一方
、従来の酸化物半導体は一般にｎ型であり、その場合のフェルミ準位（Ｅｆ）は、バンド
ギャップ中央に位置する真性フェルミ準位（Ｅｉ）から離れて、伝導帯寄りに位置してい
る。なお、酸化物半導体において水素の一部はドナーとなりｎ型化する一つの要因である
ことが知られている。
これに対して本実施の形態の酸化物半導体は、ｎ型不純物である水素を酸化物半導体か
ら除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化すること
により真性（ｉ型）とし、または真性型とせんとしたものである。すなわち、不純物を添
加してｉ型化するのでなく、水素や水等の不純物を極力除去したことにより、高純度化さ
れたｉ型（真性半導体）またはそれに近づけることを特徴としている。そうすることによ
り、フェルミ準位（Ｅｆ）は真性フェルミ準位（Ｅｉ）と同じレベルにまですることがで
きる。
酸化物半導体のバンドギャップ（Ｅｇ）が３．１５ｅＶである場合、電子親和力（χ）
は４．３ｅＶと言われている。ソース電極及びドレイン電極を構成するチタン（Ｔｉ）仕
事関数は、酸化物半導体の電子親和力（χ）とほぼ等しい。この場合、金属－酸化物半導
体界面において、電子に対してショットキー型の障壁は形成されない。
すなわち、金属の仕事関数（φＭ）と酸化物半導体の電子親和力（χ）がほぼ等しい場
合、両者が接触すると図１８（Ａ）で示すようなエネルギーバンド図（模式図）が示され
る。
図１８（Ｂ）において黒丸（●）は電子を示し、ドレインに正の電位が印加された上で
、破線はゲートに正の電圧（Ｖｇ＞０）を印加した場合を示す。ゲートに電圧が印加され
ない場合は、高いポテンシャル障壁の為に電極から酸化物半導体側へキャリア（電子）が
注入されず電流を流さないオフ状態を示す。一方、ゲートに正の電圧を印加するとポテン
シャル障壁が低下し、電流を流すオン状態を示す。
このとき電子は、図１９（Ａ）で示すようにゲート絶縁膜と高純度化された酸化物半導
体との界面における、酸化物半導体側のエネルギー的に安定な最低部を移動する。
また、図１９（Ｂ）において、ゲート（Ｇ１）に負の電位が印加されると、少数キャリ
アであるホールは実質的にゼロであるため、電流は限りなくゼロに近い値となる。
例えば、薄膜トランジスタのチャネル幅Ｗが１×１０４μｍでチャネル長が３μｍの素
子であっても、オフ電流が１０－１３Ａ以下であり、サブスレッショルドスイング値（Ｓ
値）が０．１Ｖ／ｄｅｃ．（ゲート絶縁膜厚１００ｎｍ）である。
このように、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化する
ことにより、薄膜トランジスタの動作を良好なものとすることができる。特に、オフ電流
を低減することができる。
（実施の形態８）
本実施の形態は、本発明の一態様である、実施の形態１に示す半導体装置を適用した中
央演算処理装置（ＣＰＵ）について説明する。
図２１は、ＣＰＵのブロック図の一例を示す。図２１に示すＣＰＵ８０１は、タイミン
グコントロール回路８０２、命令解析デコーダー８０３、レジスタアレイ８０４、アドレ
スロジックバッファ回路８０５、データバスインターフェイス８０６、ＡＬＵ８０７（演
算論理装置）、命令レジスタ８０８などより構成されている。
ＣＰＵ８０１が有する回路には、実施の形態１乃至実施の形態７で説明したトランジス
タを用いることができる。実施の形態１乃至実施の形態７で説明したトランジスタは、酸
化物半導体層を用いているため、電界効果移動度を大きくすることができる。また、水素
濃度を十分に低減すると、トランジスタのオフ電流を極めて小さい値とすることができ、
ＣＰＵ８０１の少なくとも一部を水素濃度が十分に低減された酸化物半導体層を有するト
ランジスタで構成することによって中央演算処理装置の消費電力を低くすることができる
。
ＣＰＵ８０１が有する各回路について以下に簡単に説明する。
タイミングコントロール回路８０２は、外部からの命令を受け取り、それを内部用の情
報に変換し、他のブロックに送り出す機能を有する。また、内部の動作に応じて、メモリ
データの読み込み、書き込みなどの指示を外部に与える。
命令解析デコーダー８０３は、外部の命令を内部用の命令に変換する機能を有する。
レジスタアレイ８０４は、データを一時的に保管する機能を有する。従って、記憶素子
を有する。
アドレスロジックバッファ回路８０５は、外部メモリのアドレスを指定する機能を有す
る。
データバスインターフェイス８０６は、外部のメモリまたはプリンタなどの機器とデー
タをやりとりする機能を有する。
ＡＬＵ８０７は、演算を行う機能を有する。
命令レジスタ８０８は、命令を一時的に記憶しておく機能を有する。従って、記憶素子
を有する。
ＣＰＵ８０１の少なくとも一部に実施の形態１乃至実施の形態７で説明したトランジス
タを用いると、リーク電流が低減されるため、スタンバイ時の消費電力（待機電力）が低
減される。そのため、このような中央処理装置の省電力化を図ることができる。ＣＰＵ８
０１が有する各回路のうち、特にレジスタアレイ８０４または命令レジスタ８０８が有す
る記憶素子として、例えば実施の形態１にて説明した記憶素子を適用することができる。
本実施の形態は、他の実施の形態の構成と自由に組み合わせることができる。
（実施の形態９）
本実施の形態では、本発明の一態様である半導体装置について説明する。実施の形態１
乃至実施の形態７で説明したトランジスタを適用した半導体装置の一例として、非接触で
データの入出力が可能である無線通信半導体装置について説明する。非接触でデータの入
出力が可能である無線通信半導体装置は、ＲＦＩＤタグ、ＩＤタグ、ＩＣタグ、ＲＦタグ
、無線タグ、電子タグまたは無線チップとも呼ばれる。
本実施の形態の無線通信半導体装置の構造の一例について、図２２（Ａ）乃至（Ｃ）を
参照して説明する。図２２（Ａ）に示す無線通信半導体装置は、（オンチップ）アンテナ
が設けられた半導体集積回路チップ９００と、（ブースター）アンテナ９０２が設けられ
た支持基板９０４と、を有する。半導体集積回路チップ９００は、支持基板９０４及びア
ンテナ９０２上に形成された絶縁層９０８上に設けられている。絶縁層９０８としては、
支持基板９０４及びアンテナ９０２上に半導体集積回路チップ９００を固定することがで
きるものを用いればよく、例えばシール材などにより形成すればよい。
なお、半導体集積回路チップ９００の表面には、静電気放電による静電気破壊（回路の
誤動作や半導体素子の損傷）を防止するために導電性遮蔽体が設けられていることが好ま
しい。導電性遮蔽体の抵抗が高く、アンテナ９０２のパターン間を導通させない場合には
、アンテナ９０２と半導体集積回路チップ９００の表面に設けられる導電性遮蔽体とは接
して設けられてもよい。
半導体集積回路チップ９００内に設けられる半導体集積回路にはメモリ部やロジック部
を構成する複数のトランジスタなどの素子が設けられる。これらのメモリ部やロジック部
を構成するトランジスタとして、実施の形態１乃至実施の形態７で説明したトランジスタ
を用いることができる。
図２３（Ａ）は、図２２（Ａ）に示した半導体集積回路チップ９００に含まれる（オン
チップ）アンテナと半導体集積回路の拡大図を示す。図２３（Ａ）において、アンテナ９
１２は巻き数が１である矩形のループアンテナであるが、これに限定されない。アンテナ
９１２は、曲線を有する形状（例えば円形）であってもよく、アンテナ９１２の巻き数は
、複数であってもよい。アンテナ９１２の巻き数を１とすると、半導体集積回路９１０と
アンテナ９１２の間に生じる寄生容量を低減することができるため、好ましい。
また、図２３（Ａ）において、アンテナ９１２は、半導体集積回路９１０の周囲を取り
囲むように配置されており、破線で示す給電点９１８に相当する部分以外は、アンテナ９
１２は半導体集積回路９１０とは異なる領域に配置されている。図２３（Ａ）に示すよう
に、アンテナ９１２が半導体集積回路９１０とは異なる領域に配置されていることで、半
導体集積回路９１０とアンテナ９１２の間に生じる寄生容量を低減することができる。た
だし、これに限定されず、図２３（Ｂ）に示すように、破線で示す給電点９１８に相当す
る部分以外において、アンテナ９１２が半導体集積回路９１０と少なくとも一部重なるよ
うに配置されていてもよい。
図２２（Ａ）において、アンテナ９０２は、主に破線９０６で囲まれたループ状の部分
における電磁誘導によって、半導体集積回路チップ９００が有するアンテナ９１２と信号
の授受または電力の供給を行うことができる。また、アンテナ９０２は、主に、破線９０
６で囲まれた部分以外の領域において、電波によって、外部の質問器と信号の授受を行う
ことができる。また、信号の授受のみならず、外部の質問器から電力が供給されてもよい
。質問器と半導体集積回路チップ９００との間において、キャリア（搬送波）として用い
られる電波の周波数は特に限定されないが、３０ＭＨｚ以上５ＧＨｚ以下が好ましく、例
えば９５０ＭＨｚまたは２．４５ＧＨｚなどの周波数帯を用いればよい。
また、アンテナ９０２は、破線９０６で囲まれた部分において巻き数が１である矩形の
ループアンテナであるが、これに限定されない。アンテナ９０２は、曲線を有する形状（
例えば円形）であってもよく、アンテナ９０２の巻き数は、複数であってもよい。アンテ
ナ９０２の破線９０６で囲まれた部分において巻き数を１とすると、アンテナ９０２とア
ンテナ９１２の間に生じる寄生容量を低減することができるため、好ましい。
本実施の形態の無線通信半導体装置の通信方式は特に限定されず、例えば、電磁誘導方
式、電磁結合方式またはマイクロ波方式を適用することができる。例えばマイクロ波方式
（例えば、ＵＨＦ帯（８６０ＭＨｚ帯乃至９６０ＭＨｚ帯）、２．４５ＧＨｚ帯など）の
場合には、用いる電磁波の波長によりアンテナ９０２とアンテナ９１２の長さ及び形状を
決定すればよい。アンテナの形状として、上記した他に、線状（例えば、ダイポールアン
テナ）、平坦な形状（例えば、パッチアンテナまたはリボン型の形状）などが挙げられる
。アンテナの形状として、上記した他に蛇行形状を用いてもよく、またはこれらを組み合
わせてもよい。
本実施の形態の無線通信半導体装置の通信方式は、上記したように、電磁誘導方式また
は電磁結合方式であってもよい。図２４は、電磁誘導方式または電磁結合方式を適用した
例を示す。
図２４においては、ブースターアンテナとしてコイル状のアンテナ９０２が設けられた
支持基板９０４上に、コイル状のアンテナ９１２が設けられた半導体集積回路チップ９０
０が設けられている。
次に、半導体集積回路チップ９００とブースターアンテナの構造及びその配置について
説明する。図２２（Ｂ）は、図２２（Ａ）に示した半導体集積回路チップ９００と支持基
板９０４に形成されたアンテナ９０２が積層された半導体装置の斜視図を示す。そして、
図２２（Ｃ）は、図２２（Ｂ）の破線Ｘ－Ｙにおける断面図を示す。
図２２（Ｃ）に示す半導体集積回路９１０は、第１の絶縁体９１４と第２の絶縁体９１
６で挟持され、その側面も封止されている。ここでは、複数の半導体集積回路を挟持して
第１の絶縁体と第２の絶縁体を貼り合わせた後、個々の半導体集積回路ごとの積層体に分
断すればよい。分断した積層体に導電性遮蔽体を形成すると、半導体集積回路チップ９０
０が完成する。ここで、分断する手段としては、物理的に分断することができる手段であ
れば特定のものに限定されない。例えば、レーザ光を照射することによって分断すること
ができる。
図２２（Ｃ）では、半導体集積回路９１０が、アンテナ９１２よりもアンテナ９０２に
近い位置に配置されているが、これに限定されない。アンテナ９１２が半導体集積回路９
１０よりもアンテナ９０２に近い位置に配置されていてもよい。
次に、本実施の形態の無線通信半導体装置の動作について簡単に説明する。図２５は、
本実施の形態の無線通信半導体装置の構成の一例を示すブロック図である。なお、図２２
乃至図２４と同じものを指す場合には同じ符号を付している。図２５に示す無線通信半導
体装置は、アンテナ９０２と、半導体集積回路９１０と、アンテナ９１２と、を有する。
アンテナ９０２はブースターアンテナであり、アンテナ９１２はオンチップアンテナであ
る。
まず、質問器９２０からの信号と電力を無線通信半導体装置が受信する場合について説
明する。まず、質問器９２０から電磁波が送信され、アンテナ９０２が該電磁波を受信す
ると、アンテナ９０２内に交流の電流が生じ、アンテナ９０２の周囲に磁界が発生する。
そして、アンテナ９０２が有するループ状の部分と、ループ状のアンテナ９１２が電磁結
合することで、アンテナ９１２に誘導起電力が生じる。半導体集積回路９１０は、この誘
導起電力を用いることで、信号または電力を質問器９２０から受け取る。
逆に、質問器９２０に無線通信半導体装置が信号を送信する場合について説明する。こ
のときは、半導体集積回路９１０において生成された信号に従って、アンテナ９１２に電
流を流してアンテナ９０２に誘導起電力を生じさせることで、質問器９２０から送られて
くる電波の反射波にのせて、質問器９２０に信号を送信することができる。
なお、アンテナ９０２は、主にアンテナ９１２との間において電磁結合するループ状の
部分と、主に質問器９２０からの電波を受信する部分に分けることができる。主に、質問
器９２０からの電波を受信する部分では、アンテナ９０２は、電波を受信できる形状であ
ればよい。例えば、ダイポールアンテナ、折り返しダイポールアンテナ、スロットアンテ
ナ、メアンダラインアンテナ、マイクロストリップアンテナなどを用いればよい。
また、上記の説明では、オンチップアンテナ及びブースターアンテナを各々１つだけ有
する場合のみを示したが、これに限定されない。電力用のアンテナと信号を送受信するア
ンテナを別に設けてもよい。電力用のアンテナと信号を送受信するアンテナを別に設ける
ことで、電力を供給する電波の周波数と、信号を送るための電波の周波数を異ならせるこ
とができ、電力の供給と信号の送受信をそれぞれ高効率で行うことができる。
本実施の形態の半導体装置では、オンチップアンテナと、該オンチップアンテナと非接
触で通信するブースターアンテナを用いているため、外付けのアンテナを半導体集積回路
に物理的に直接接続する場合と比較して、外力によって半導体集積回路とアンテナの接続
が分断されにくく、該接続における初期不良の発生も抑えることができる。
また、本実施の形態の半導体装置では、ブースターアンテナを用いているので、オンチ
ップアンテナのみを用いる場合と比較して、オンチップアンテナの寸法または形状が半導
体集積回路の面積の制約を受けにくい。そのため、受信可能な電波の周波数帯が限定され
ず、オンチップアンテナのみを用いる場合よりも通信距離を長くすることができる。
なお、本実施の形態の半導体集積回路は、可撓性基板に形成されていてもよい。半導体
集積回路は、可撓性基板に形成する場合には可撓性基板上に素子を直接形成してもよいし
、ガラス基板などの作製用基板に半導体集積回路を形成し、プラスチック基板などの可撓
性基板へ転置してもよい。また、作製用基板に形成した半導体集積回路を可撓性基板へ転
置する方法は特に限定されず、例えば、作製基板と半導体集積回路の間に剥離層を形成す
る方法を用いることができる。
なお、半導体集積回路を可撓性基板へ転置する場合、例えば金属酸化物によって剥離層
を形成することができる。この場合には、形成した金属酸化物を結晶化することで脆弱化
し、被剥離層である半導体集積回路を含む素子層を作製基板から剥離すればよい。また、
金属酸化物を結晶化した後、さらに剥離層の一部を溶液またはフッ化ハロゲンガス（ＮＦ
３、ＢｒＦ３、ＣｌＦ３など）を用いて除去し、剥離してもよい。
または、剥離層として、窒素、酸素や水素などを含む膜（例えば、水素を含む非晶質シ
リコン膜、水素含有合金膜または酸素含有合金膜など）を用い、作製基板として透光性を
有する基板を用いた場合には、作製基板から剥離層にレーザ光を照射して、剥離層内に含
有する窒素、酸素や水素を気化させて剥離してもよい。
または、作製基板を機械的（例えば、研磨）にまたは化学的（例えば、上記したフッ化
ハロゲンガスによるエッチング）に除去する方法を用いてもよい。なお、この場合には、
剥離層を用いなくてもよい。
または、レーザ光の照射、若しくは鋭利な刃物などを用いて、剥離層を露出させる溝を
形成し、この溝をきっかけとして用いて剥離を行ってもよい。
上記の剥離をする際には、例えば、機械的な力を加えればよい。機械的な力を加える方
法としては、例えば、人間の手や把治具で引き剥がす処理、またはローラーを回転させな
がら分離する処理などが挙げられる。
なお、剥離層を形成する材料の一例として、例えばタングステンが挙げられる。剥離層
をタングステンにより形成した場合には、アンモニア水と過酸化水素水の混合液により、
剥離層をエッチングしつつ剥離を行うことができる。
実施の形態１乃至実施の形態７にて説明したトランジスタはオフ電流が小さいため、本
実施の形態の半導体装置に適用することで、消費電力を低くすることができる。
また、半導体集積回路を導電性遮蔽体により覆うと、半導体集積回路の静電破壊を防止
することができる。
また、半導体集積回路を挟持する一対の絶縁体によって、薄型及び小型であり、且つ信
頼性の高い半導体装置を提供することができる。
従って、低消費電力であり、静電破壊が抑制され、且つ信頼性の高い半導体装置を実現
することができる。
本実施の形態は、他の実施の形態の構成と自由に組み合わせることができる。
（実施の形態１０）
本実施の形態は、本発明の一態様として、実施の形態９で説明した無線通信半導体装置
を適用した例について説明する。
図２６は、実施の形態９で説明した無線通信半導体装置と同様の半導体装置１０００の
適用例を示す。半導体装置１０００は、電磁波の送信と受信ができるという機能を活用し
て、様々な物品やシステムに用いることができる。物品としては、例えば、鍵（図２６（
Ａ）を参照）、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票な
ど、図２６（Ｂ）を参照）、書籍類、容器類（シャーレなど、図２６（Ｃ）を参照）、装
身具（鞄や眼鏡など、図２６（Ｄ）を参照）、包装用容器類（包装紙やボトルなど、図２
６（Ｅ）及び（Ｆ）を参照）、記録媒体（ディスクやビデオテープなど）、乗物類（自転
車など）、食品類、衣類、生活用品類、電子機器（液晶表示装置、ＥＬ表示装置、テレビ
ジョン装置、携帯端末など）などが挙げられる。半導体装置１０００は、上記のような様
々な形状の物品の表面に貼り付けたり、埋め込んだりして、固定される。また、ここでシ
ステムとしては、物品管理システム、認証機能システム、流通システムなどが挙げられる
。
実施の形態９にて説明した、低消費電力であり、静電破壊が抑制され、且つ信頼性の高
い半導体装置を用いることで、信頼性の高いシステムを実現することができる。
本実施の形態は、他の実施の形態の構成と自由に組み合わせることができる。
（実施の形態１１）
本実施の形態は、実施の形態１乃至実施の形態７にて説明したトランジスタを適用した
表示装置について説明する。
なお、本実施の形態の表示装置は、液晶表示装置またはＥＬ表示装置であってもよいが
、ここでは一例として、電気泳動素子を用いた電子ペーパーについて説明する。
図２７は、表示パネルとしてアクティブマトリクス型の電子ペーパーを用いたものの断
面図を示す。電子ペーパーは、紙と同程度に視認性が高く、他の表示パネルに比べて消費
電力が低く、薄型化、軽量化が可能である。
図２７（Ａ）は、ツイストボール方式を用いた電子ペーパーの断面図を示す。ツイスト
ボール方式とは、白と黒に塗り分けられた球形の粒子を表示素子に用いる電極層間に配置
し、電極層間の電圧によって球形粒子の向きを制御することで、画像を表示する方式をい
う。
図２７（Ａ）に示すツイストボール方式を用いた電子ペーパーは、表示部１１１４と駆
動回路部１１１６を有する。表示部１１１４は、基板１１００上のトランジスタ１１０２
と接続された第１の電極層１１０４と、基板１１０６上に設けられた第２の電極層１１０
８と、第１の電極層１１０４と第２の電極層１１０８の間に配された球形粒子１１１０と
、を有する。球形粒子１１１０は、黒色領域１１１０ａ及び白色領域１１１０ｂを有し、
周りに液体で満たされているキャビティ１１１０ｃを含む。球形粒子１１１０の周囲には
有機樹脂などの充填材１１１２が充填されている。第２の電極層１１０８は、共通電極（
対向電極）に相当し、共通電位線と電気的に接続されている。なお、駆動回路部１１１６
は、表示部１１１４内のトランジスタ１１０２と同一の工程で形成されたトランジスタを
含む。
図２７（Ｂ）は、電気泳動素子方式を用いた電子ペーパーの断面図を示す。図２７（Ｂ
）では、図２７（Ａ）における球形粒子１１１０に代えてマイクロカプセル１１１８を用
いる。マイクロカプセル１１１８は、透明な液体１１１８ｃと、負に帯電した黒色粒子１
１１８ａと、正に帯電した白色粒子１１１８ｂと、を有する。マイクロカプセル１１１８
の大きさは、直径１０μｍ～２００μｍ程度である。
第１の電極層１１０４と第２の電極層１１０８との間に設けられるマイクロカプセル１
１１８は、第１の電極層１１０４と第２の電極層１１０８によって電場が与えられると第
１の粒子である白色粒子１１１８ｂと、第２の粒子である黒色粒子１１１８ａが逆の方向
に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動
表示素子である。電気泳動表示素子は、反射率が高いため補助ライトは不要であり、消費
電力が小さく、薄暗い場所でも視認性が高い。また、表示部に電源が供給されていない状
態であっても、一度表示した像を保持することが可能である。
なお、第１の粒子と第２の粒子は染料を含み、電位勾配がない状態では移動しないもの
である。また、第１の粒子と第２の粒子の色は黒色と白色に限定されず、異なるもの（無
色を含む）であればよい。
上記したマイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであ
る。電子インクは、ガラス、プラスチック、布、紙などの表面に印刷することができる。
また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である
。
なお、マイクロカプセル１１１８中の第１の粒子と第２の粒子は、導電体材料、絶縁体
材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、
エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合
材料を用いればよい。
図２７（Ｃ）は、電子粉粒方式を用いた電子ペーパーの断面図を示す。第１の電極層１
１０４と、第２の電極層１１０８と、リブ１１２０に囲まれた空間１１２２に、正に帯電
した黒色粉粒体１１２４Ａと、負に帯電した白色粉粒体１１２４Ｂと、を充填する。なお
、空間１１２２には、例えばエアが充填されていればよい。
第１の電極層１１０４と第２の電極層１１０８によって電位勾配が生じると、黒色粉粒
体１１２４Ａと、白色粉粒体１１２４Ｂが逆の方向に移動し、白または黒を表示すること
ができる。粉粒体として赤、黄、青のようなカラー粉体を用いてもよい。
なお、図２７において、基板１１００としては、透光性を有するプラスチック基板など
を用いることができる。ここで、プラスチック基板としては、ＦＲＰ（Ｆｉｂｅｒｇｌａ
ｓｓ－Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（Ｐｏｌｙ Ｖｉｎｙｌ
Ｆｌｕｏｒｉｄｅ）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用い
ることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで
挟んだ構造のシートを用いてもよい。
基板１１００としてプラスチック基板などを用いる場合には、例えば、ガラス基板上に
剥離層を形成し、該剥離層上に素子を形成し、該素子の上面を別の基板に接着して剥離層
を除去することで移し替えて、該別の基板からプラスチック基板上に移し替えればよい。
ここで、剥離層としては、例えば酸化タングステンを用いることができる。剥離層を酸化
タングステンにより形成すると、水により剥離することができるため好ましい。また、上
記した別の基板もまたプラスチック基板であってもよい。
本実施の形態によれば、電界効果移動度が高いトランジスタを大面積基板上に形成し、
駆動回路を画素回路と同一基板上に形成することができるので、倍速駆動を可能とするな
ど、付加価値の高い電子ペーパーを提供することができる。
また、本実施の形態では、本発明の一態様である電気泳動素子などを用いた電子ペーパ
ーの一例について説明したが、これに限定されず、他の態様の電子ペーパーであってもよ
い。例えば、表示素子に液晶素子またはＥＬ素子を用いた電子ペーパーとしてもよい。
本実施の形態は、他の実施の形態の構成と自由に組み合わせて実施することが可能であ
る。
（実施の形態１２）
本実施の形態は、実施の形態１１で説明した表示装置を表示部に適用した、本発明の一
態様である電子機器について説明する。
実施の形態１１の表示装置を表示部に適用した電子機器として、例えば、ビデオカメラ
、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置（
カーオーディオ、オーディオコンポなど）、コンピュータ、ゲーム機器、携帯情報端末（
モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍など）、記録媒体を備
えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ
）などの記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙
げられる。
図２８（Ａ）に示すディスプレイは、筐体１２００、支持台１２０１及び表示部１２０
２を含み、入力された様々な情報（静止画、動画、テキスト画像など）を表示部１２０２
に表示する機能を有する。なお図２８（Ａ）に示すディスプレイが有する機能はこれに限
定されず、例えばスピーカーを具備していてもよいし、情報の表示のみならず入力も可能
なタッチパネルであってもよい。
図２８（Ｂ）に示すテレビジョン装置は、筐体１２１１に表示部１２１２が組み込まれ
ている。表示部１２１２により、映像を表示することが可能である。また、ここでは、壁
１２１０に固定して筐体の裏側を支持した構成を示している。
図２８（Ｂ）に示すテレビジョン装置の操作は、筐体１２１１が備える操作スイッチや
、リモコン操作機１２１５により行うことができる。リモコン操作機１２１５が備える操
作キー１２１４により、チャンネルや音量の操作を行うことができ、表示部１２１２に表
示される映像を操作することができる。また、リモコン操作機１２１５に、当該リモコン
操作機１２１５から出力する情報を表示する表示部１２１３を設ける構成としてもよい。
なお、図２８（Ｂ）に示すテレビジョン装置は、受信機やモデムなどを備えた構成とす
るとよい。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介し
て有線または無線による通信ネットワークに接続することにより、一方向（送信者から受
信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行う
ことも可能である。
図２８（Ｃ）に示すコンピュータは、本体１２２０、筐体１２２１、表示部１２２２、
キーボード１２２３、外部接続ポート１２２４及びポインティングデバイス１２２５を含
み、様々な情報（静止画、動画、テキスト画像など）を表示部１２２２に表示する機能を
有する。なお、図２８（Ｃ）に示すコンピュータが有する機能はこれに限定されず、例え
ば、情報の表示のみならず入力も可能なタッチパネルであってもよい。
本実施の形態にて説明した電子機器が有する記憶部に、実施の形態１にて説明した半導
体装置を用いることで、信頼性が高く、消費電力が低い電子機器を実現することができる
。
本実施の形態にて説明した電子機器の表示部に、実施の形態１１にて説明した表示装置
を用いることで、信頼性が高く、消費電力が低い電子機器を実現することができる。また
、開口率を向上させることもできる。
本実施の形態は、他の実施の形態の構成と自由に組み合わせて実施することが可能であ
る。
１００ 基板
１０２ ゲート絶縁層
１０３ 保護絶縁層
１１０ トランジスタ
１１１ ゲート電極層
１１３ チャネル形成領域
１１４ａ 高抵抗ソース領域
１１４ｂ 高抵抗ドレイン領域
１１５ａ ソース電極層
１１５ｂ ドレイン電極層
１１６ 絶縁性酸化物層
１２０ 基板
１２１ ゲート電極層
１２２ａ ゲート絶縁層
１２２ｂ ゲート絶縁層
１２３ 保護絶縁層
１３０ 酸化物半導体膜
１３１ 酸化物半導体層
１３２ 酸化物半導体層
１３５ａ ソース電極層
１３５ｂ ドレイン電極層
１３６ 絶縁性酸化物層
１４０ トランジスタ
１５０ 記憶素子
１５２ 行デコーダ
１５４ 書き込み及びリフレッシュ回路
１５６ 列デコーダ
１５８ 書き込み及びリフレッシュ回路
１６０ 論理積回路
１６２ 論理積回路
１６４ 論理積回路
１６６ スイッチ
１６８ スイッチ
１７０ スイッチ
１７２ センスアンプ
１８０ 記憶素子
１８２ トランジスタ
１８４ トランジスタ
１８６ トランジスタ
１８８ トランジスタ
１９０ トランジスタ
１９２ トランジスタ
１９４ 抵抗素子
１９６ 抵抗素子
２００ 基板
２０２ ゲート電極層
２０４ ゲート絶縁層
２０６ 酸化物半導体層
２０８ 絶縁性酸化物層
２１０ 酸化物半導体層
２１２ ソース電極及びドレイン電極層
２１４ 保護絶縁層
２２０ トランジスタ
３００ 基板
３０２ ゲート電極層
３０４ ゲート絶縁層
３０６ａ ソース電極及びドレイン電極層
３０６ｂ ソース電極及びドレイン電極層
３０８ 酸化物半導体膜
３１０ 酸化物半導体層
３１２ 酸化物半導体層
３１４ 絶縁性酸化物層
３１６ 保護絶縁層
３２０ トランジスタ
４００ 基板
４０２ ゲート絶縁層
４０７ 絶縁層
４１０ トランジスタ
４１１ ゲート電極層
４１２ 酸化物半導体層
４１４ａ 配線層
４１４ｂ 配線層
４１５ａ ソース電極層
４１５ｂ ドレイン電極層
４２１ａ 開口
４２１ｂ 開口
５１２ 酸化物半導体層
５２０ トランジスタ
５２１ トランジスタ
５２２ 絶縁層
５２４ 導電層
５２７ 導電層
６００ 基板
６０２ ゲート絶縁層
６０７ 絶縁層
６１０ トランジスタ
６１１ ゲート電極層
６１１ａ ゲート電極層
６１１ｂ ゲート電極層
６１２ 酸化物半導体層
６１４ 配線層
６１５ａ ソース電極及びドレイン電極層
６１５ｂ ソース電極及びドレイン電極層
６１５ａ１ ソース電極及びドレイン電極層
６１５ａ２ ソース電極及びドレイン電極層
６１８ 配線層
６２３ 開口
８０１ ＣＰＵ
８０２ タイミングコントロール回路
８０３ 命令解析デコーダー
８０４ レジスタアレイ
８０５ アドレスロジックバッファ回路
８０６ データバスインターフェイス
８０７ ＡＬＵ
８０８ 命令レジスタ
９００ 半導体集積回路チップ
９０２ アンテナ
９０４ 支持基板
９０６ 破線
９０８ 絶縁層
９１０ 半導体集積回路
９１２ アンテナ
９１４ 絶縁体
９１６ 絶縁体
９１８ 給電点
９２０ 質問器
１０００ 半導体装置
１１００ 基板
１１０２ トランジスタ
１１０４ 電極層
１１０６ 基板
１１０８ 電極層
１１１０ 球形粒子
１１１２ 充填材
１１１４ 表示部
１１１６ 駆動回路部
１１１８ マイクロカプセル
１１２０ リブ
１１２２ 空間
１２００ 筐体
１２０１ 支持台
１２０２ 表示部
１２１０ 壁
１２１１ 筐体
１２１２ 表示部
１２１３ 表示部
１２１４ 操作キー
１２１５ リモコン操作機
１２２０ 本体
１２２１ 筐体
１２２２ 表示部
１２２３ キーボード
１２２４ 外部接続ポート
１２２５ ポインティングデバイス

Claims (2)

  1. マトリクス状に配置された複数の回路を有し、
    前記回路の一は、少なくとも第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、を有し、
    前記第１のトランジスタのソース及びドレインの一方は、前記第２のトランジスタのソース及びドレインの一方と、前記第４のトランジスタのソース及びドレインの一方と、それぞれ電気的に接続され、
    前記第１のトランジスタのソース及びドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
    前記第２のトランジスタのソース及びドレインの他方は、前記第３のトランジスタのソース及びドレインの一方と電気的に接続され、
    前記第３のトランジスタのソース及びドレインの他方は、第１の配線と電気的に接続され、
    前記第３のトランジスタのゲートと、前記第４のトランジスタのゲートとは、共通の走査線と電気的に接続された半導体装置であって、
    第１の絶縁層の上面と接する領域を有し、前記第１のトランジスタのチャネル形成領域を有する酸化物半導体層と、
    前記チャネル形成領域との重なりを有する第１の導電層と、
    前記酸化物半導体層と接する領域、及び前記第１の絶縁層と接する領域を有する第２の導電層と、
    前記酸化物半導体層と接する領域、及び前記第１の絶縁層と接する領域を有する第３の導電層と、
    前記第２の導電層の上面と接する領域、前記第３の導電層と接する領域、及び前記酸化物半導体層の上面と接する領域を有する第２の絶縁層と、
    前記第２の絶縁層の上面と接する領域、及び前記第２の絶縁層の開口部を介して前記第２の導電層の上面と接する領域を有する第４の導電層と、
    前記第２の絶縁層の上面と接する領域を有する第５の導電層と、を有し、
    前記第４の導電層と、前記第５の導電層とは同じ材料を有し、
    前記第１の導電層は、前記第１のトランジスタのゲート電極として機能する領域を有し、
    前記第２の導電層は、前記第１のトランジスタのソース電極及びドレイン電極の一方として機能する領域を有し、
    前記第３の導電層は、前記第１のトランジスタのソース電極及びドレイン電極の他方として機能する領域を有し、
    前記第５の導電層は、前記チャネル形成領域との重なりを有する、半導体装置。
  2. マトリクス状に配置された複数の回路を有し、
    前記回路の一は、少なくとも第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、を有し、
    前記第１のトランジスタのソース及びドレインの一方は、前記第２のトランジスタのソース及びドレインの一方と、前記第４のトランジスタのソース及びドレインの一方と、それぞれ電気的に接続され、
    前記第１のトランジスタのソース及びドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
    前記第２のトランジスタのソース及びドレインの他方は、前記第３のトランジスタのソース及びドレインの一方と電気的に接続され、
    前記第３のトランジスタのソース及びドレインの他方は、第１の配線と電気的に接続され、
    前記第３のトランジスタのゲートと、前記第４のトランジスタのゲートとは、共通の走査線と電気的に接続された半導体装置であって、
    第１の絶縁層の上面と接する領域を有し、前記第１のトランジスタのチャネル形成領域を有する酸化物半導体層と、
    前記チャネル形成領域との重なりを有する第１の導電層と、
    前記酸化物半導体層と接する領域と、前記第１の絶縁層と接する領域とを有する第２の導電層と、
    前記酸化物半導体層と接する領域と、前記第１の絶縁層と接する領域とを有する第３の導電層と、
    前記第２の導電層の上面と接する領域、前記第３の導電層と接する領域、及び前記酸化物半導体層の上面と接する領域を有する第２の絶縁層と、
    前記第２の絶縁層の上面と接する領域と、前記第２の絶縁層の開口部を介して前記第２の導電層の上面と接する領域とを有する第４の導電層と、
    前記第２の絶縁層の上面と接する領域を有する第５の導電層と、を有し、
    前記第４の導電層と、前記第５の導電層とは同じ材料を有し、
    前記第１の導電層は、前記第１のトランジスタのゲート電極として機能する領域を有し、
    前記第２の導電層は、前記第１のトランジスタのソース電極及びドレイン電極の一方として機能する領域を有し、
    前記第３の導電層は、前記第１のトランジスタのソース電極及びドレイン電極の他方として機能する領域を有し、
    前記第５の導電層は、前記チャネル形成領域との重なりを有し、
    前記第１の導電層は、前記酸化物半導体層を介さずに前記開口部と重なる領域を有する、半導体装置。
JP2023077826A 2009-10-21 2023-05-10 半導体装置 Pending JP2023095991A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009242871 2009-10-21
JP2009242871 2009-10-21
JP2022141984A JP7279248B2 (ja) 2009-10-21 2022-09-07 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2022141984A Division JP7279248B2 (ja) 2009-10-21 2022-09-07 半導体装置

Publications (1)

Publication Number Publication Date
JP2023095991A true JP2023095991A (ja) 2023-07-06

Family

ID=43878614

Family Applications (10)

Application Number Title Priority Date Filing Date
JP2010236149A Withdrawn JP2011109084A (ja) 2009-10-21 2010-10-21 半導体装置
JP2014214277A Withdrawn JP2015046617A (ja) 2009-10-21 2014-10-21 記憶装置
JP2014214278A Withdrawn JP2015035621A (ja) 2009-10-21 2014-10-21 半導体装置
JP2016062295A Withdrawn JP2016154246A (ja) 2009-10-21 2016-03-25 半導体装置、中央演算処理装置
JP2017117629A Active JP6462777B2 (ja) 2009-10-21 2017-06-15 半導体装置
JP2018244198A Active JP6697066B2 (ja) 2009-10-21 2018-12-27 トランジスタ
JP2020076596A Active JP6999737B2 (ja) 2009-10-21 2020-04-23 液晶表示装置
JP2021207906A Active JP7139509B2 (ja) 2009-10-21 2021-12-22 半導体装置
JP2022141984A Active JP7279248B2 (ja) 2009-10-21 2022-09-07 半導体装置
JP2023077826A Pending JP2023095991A (ja) 2009-10-21 2023-05-10 半導体装置

Family Applications Before (9)

Application Number Title Priority Date Filing Date
JP2010236149A Withdrawn JP2011109084A (ja) 2009-10-21 2010-10-21 半導体装置
JP2014214277A Withdrawn JP2015046617A (ja) 2009-10-21 2014-10-21 記憶装置
JP2014214278A Withdrawn JP2015035621A (ja) 2009-10-21 2014-10-21 半導体装置
JP2016062295A Withdrawn JP2016154246A (ja) 2009-10-21 2016-03-25 半導体装置、中央演算処理装置
JP2017117629A Active JP6462777B2 (ja) 2009-10-21 2017-06-15 半導体装置
JP2018244198A Active JP6697066B2 (ja) 2009-10-21 2018-12-27 トランジスタ
JP2020076596A Active JP6999737B2 (ja) 2009-10-21 2020-04-23 液晶表示装置
JP2021207906A Active JP7139509B2 (ja) 2009-10-21 2021-12-22 半導体装置
JP2022141984A Active JP7279248B2 (ja) 2009-10-21 2022-09-07 半導体装置

Country Status (7)

Country Link
US (6) US8803142B2 (ja)
EP (1) EP2491586B1 (ja)
JP (10) JP2011109084A (ja)
KR (2) KR101892430B1 (ja)
CN (3) CN102723364B (ja)
TW (3) TWI570845B (ja)
WO (1) WO2011048968A1 (ja)

Families Citing this family (239)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102723364B (zh) * 2009-10-21 2015-02-25 株式会社半导体能源研究所 半导体器件
KR20240042253A (ko) 2009-10-29 2024-04-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011055625A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and operating method thereof
KR101824854B1 (ko) * 2009-11-06 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011062068A1 (en) 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20190124813A (ko) 2009-11-20 2019-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101780218B1 (ko) 2009-12-25 2017-09-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8780629B2 (en) 2010-01-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8415731B2 (en) 2010-01-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor storage device with integrated capacitor and having transistor overlapping sections
WO2011111505A1 (en) * 2010-03-08 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2011111503A1 (en) * 2010-03-08 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8207025B2 (en) 2010-04-09 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8411524B2 (en) * 2010-05-06 2013-04-02 Micron Technology, Inc. Techniques for refreshing a semiconductor memory device
TWI406415B (zh) * 2010-05-12 2013-08-21 Prime View Int Co Ltd 薄膜電晶體陣列基板及其製造方法
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5739257B2 (ja) 2010-08-05 2015-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8922236B2 (en) 2010-09-10 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and method for inspecting the same
TWI539453B (zh) 2010-09-14 2016-06-21 半導體能源研究所股份有限公司 記憶體裝置和半導體裝置
US8767443B2 (en) 2010-09-22 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and method for inspecting the same
TWI574259B (zh) 2010-09-29 2017-03-11 半導體能源研究所股份有限公司 半導體記憶體裝置和其驅動方法
TWI691960B (zh) 2010-10-05 2020-04-21 日商半導體能源研究所股份有限公司 半導體記憶體裝置及其驅動方法
WO2012053374A1 (en) 2010-10-20 2012-04-26 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
TWI543158B (zh) 2010-10-25 2016-07-21 半導體能源研究所股份有限公司 半導體儲存裝置及其驅動方法
US8780614B2 (en) 2011-02-02 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US8975680B2 (en) 2011-02-17 2015-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and method manufacturing semiconductor memory device
US8854867B2 (en) 2011-04-13 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Memory device and driving method of the memory device
JP5946683B2 (ja) 2011-04-22 2016-07-06 株式会社半導体エネルギー研究所 半導体装置
KR101963457B1 (ko) * 2011-04-29 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치 및 그 구동 방법
WO2012153697A1 (en) * 2011-05-06 2012-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
WO2012169397A1 (ja) * 2011-06-07 2012-12-13 シャープ株式会社 薄膜トランジスタ、その製造方法、および表示素子
JP2013016243A (ja) * 2011-06-09 2013-01-24 Semiconductor Energy Lab Co Ltd 記憶装置
US8891285B2 (en) * 2011-06-10 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
JP6009226B2 (ja) * 2011-06-10 2016-10-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6005401B2 (ja) 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9490241B2 (en) 2011-07-08 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a first inverter and a second inverter
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
CN103022012B (zh) 2011-09-21 2017-03-01 株式会社半导体能源研究所 半导体存储装置
TWI591611B (zh) * 2011-11-30 2017-07-11 半導體能源研究所股份有限公司 半導體顯示裝置
US8981367B2 (en) 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6081171B2 (ja) 2011-12-09 2017-02-15 株式会社半導体エネルギー研究所 記憶装置
JP6105266B2 (ja) * 2011-12-15 2017-03-29 株式会社半導体エネルギー研究所 記憶装置
US8907392B2 (en) 2011-12-22 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including stacked sub memory cells
US8704221B2 (en) * 2011-12-23 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6046514B2 (ja) * 2012-03-01 2016-12-14 株式会社半導体エネルギー研究所 半導体装置
JP6100559B2 (ja) 2012-03-05 2017-03-22 株式会社半導体エネルギー研究所 半導体記憶装置
KR102551443B1 (ko) * 2012-05-10 2023-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8929128B2 (en) 2012-05-17 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Storage device and writing method of the same
JP6050721B2 (ja) * 2012-05-25 2016-12-21 株式会社半導体エネルギー研究所 半導体装置
US8884405B2 (en) * 2012-06-29 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Passivation scheme
US9209102B2 (en) 2012-06-29 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Passivation structure and method of making the same
KR102241249B1 (ko) 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
JP2014239201A (ja) * 2013-05-08 2014-12-18 ソニー株式会社 半導体装置、アンテナスイッチ回路、および無線通信装置
JP6410496B2 (ja) 2013-07-31 2018-10-24 株式会社半導体エネルギー研究所 マルチゲート構造のトランジスタ
US9607991B2 (en) 2013-09-05 2017-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102294507B1 (ko) * 2013-09-06 2021-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9269822B2 (en) 2013-09-12 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN104460143B (zh) * 2013-09-17 2017-12-15 瀚宇彩晶股份有限公司 像素结构及其制造方法
JP6570817B2 (ja) 2013-09-23 2019-09-04 株式会社半導体エネルギー研究所 半導体装置
JP2015084418A (ja) 2013-09-23 2015-04-30 株式会社半導体エネルギー研究所 半導体装置
DE102013111501B4 (de) 2013-10-18 2024-02-08 Universität Stuttgart Dünnschichttransistor und Verfahren zu seiner Herstellung
JP6457239B2 (ja) 2013-10-31 2019-01-23 株式会社半導体エネルギー研究所 半導体装置
US9571093B2 (en) 2014-09-16 2017-02-14 Navitas Semiconductor, Inc. Half bridge driver circuits
US9647476B2 (en) 2014-09-16 2017-05-09 Navitas Semiconductor Inc. Integrated bias supply, reference and bias current circuits for GaN devices
US9960154B2 (en) 2014-09-19 2018-05-01 Navitas Semiconductor, Inc. GaN structures
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
CN104658463A (zh) * 2015-03-09 2015-05-27 合肥京东方光电科技有限公司 一种显示面板的设置方法和设置系统
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US9852926B2 (en) * 2015-10-20 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
US10636866B2 (en) * 2015-10-21 2020-04-28 Toray Industries, Inc. Capacitor, method for manufacturing same, and wireless communication device using same
US9773787B2 (en) 2015-11-03 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, electronic device, or method for driving the semiconductor device
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10411013B2 (en) 2016-01-22 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and memory device
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US9831867B1 (en) 2016-02-22 2017-11-28 Navitas Semiconductor, Inc. Half bridge driver circuits
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10529563B2 (en) * 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
CN106960683B (zh) * 2017-03-31 2020-05-05 深圳市华星光电技术有限公司 一种应用于液晶显示器的动态随机存储器及其存取方法
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
KR20240015740A (ko) 2017-06-02 2024-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 부품, 및 전자 기기
JP6920656B2 (ja) * 2017-06-07 2021-08-18 パナソニックＩｐマネジメント株式会社 半導体電極及びそれを備えたデバイス、並びに、半導体電極の製造方法
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US10665604B2 (en) 2017-07-21 2020-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, memory device, and electronic device
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
CN107957541B (zh) * 2017-11-21 2019-11-08 华北电力大学 一种功率半导体模块内部并联芯片筛选方法及系统
JP7206265B2 (ja) 2017-11-27 2023-01-17 エーエスエム アイピー ホールディング ビー．ブイ． クリーン・ミニエンバイロメントを備える装置
JP7214724B2 (ja) 2017-11-27 2023-01-30 エーエスエム アイピー ホールディング ビー．ブイ． バッチ炉で利用されるウェハカセットを収納するための収納装置
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
KR20200108016A (ko) 2018-01-19 2020-09-16 에이에스엠 아이피 홀딩 비.브이. 플라즈마 보조 증착에 의해 갭 충진 층을 증착하는 방법
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
EP3737779A1 (en) 2018-02-14 2020-11-18 ASM IP Holding B.V. A method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
CN108598005B (zh) * 2018-05-02 2021-05-07 华东师范大学 一种低亚阈值摆幅的氧化铟薄膜晶体管的制备方法
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
US11499222B2 (en) 2018-06-27 2022-11-15 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
TWI819010B (zh) 2018-06-27 2023-10-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於形成含金屬材料及包含含金屬材料的膜及結構之循環沉積方法
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
US10685703B2 (en) * 2018-09-12 2020-06-16 Nxp B.V. Transistor body bias control circuit for SRAM cells
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP2020096183A (ja) 2018-12-14 2020-06-18 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
JP2020136678A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
JP2020136677A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための周期的堆積方法および装置
TW202100794A (zh) 2019-02-22 2021-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
KR20200116033A (ko) 2019-03-28 2020-10-08 에이에스엠 아이피 홀딩 비.브이. 도어 개방기 및 이를 구비한 기판 처리 장치
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
KR20200141003A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 가스 감지기를 포함하는 기상 반응기 시스템
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
KR20210018759A (ko) 2019-08-05 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 화학물질 공급원 용기를 위한 액체 레벨 센서
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11074946B2 (en) 2019-12-05 2021-07-27 Nxp B.V. Temperature dependent voltage differential sense-amplifier
CN112992667A (zh) 2019-12-17 2021-06-18 Asm Ip私人控股有限公司 形成氮化钒层的方法和包括氮化钒层的结构
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
KR20210100010A (ko) 2020-02-04 2021-08-13 에이에스엠 아이피 홀딩 비.브이. 대형 물품의 투과율 측정을 위한 방법 및 장치
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
US11876356B2 (en) 2020-03-11 2024-01-16 Asm Ip Holding B.V. Lockout tagout assembly and system and method of using same
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
US11898243B2 (en) 2020-04-24 2024-02-13 Asm Ip Holding B.V. Method of forming vanadium nitride-containing layer
KR20210132605A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 냉각 가스 공급부를 포함한 수직형 배치 퍼니스 어셈블리
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
TW202212623A (zh) 2020-08-26 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成金屬氧化矽層及金屬氮氧化矽層的方法、半導體結構、及系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
KR20220076343A (ko) 2020-11-30 2022-06-08 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치의 반응 챔버 내에 배열되도록 구성된 인젝터
CN114639631A (zh) 2020-12-16 2022-06-17 Asm Ip私人控股有限公司 跳动和摆动测量固定装置
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Family Cites Families (143)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4471428A (en) * 1982-01-12 1984-09-11 Dshkhunian Valery Microcomputer processor
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS62180427A (ja) * 1986-02-03 1987-08-07 Nec Corp プログラム制御回路
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0732200B2 (ja) * 1990-11-15 1995-04-10 株式会社東芝 スタティック型メモリセル
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3315293B2 (ja) * 1995-01-05 2002-08-19 株式会社東芝 半導体記憶装置
US5694061A (en) * 1995-03-27 1997-12-02 Casio Computer Co., Ltd. Semiconductor device having same conductive type MIS transistors, a simple circuit design, and a high productivity
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP3092506B2 (ja) * 1995-03-27 2000-09-25 カシオ計算機株式会社 半導体装置およびこれを用いた表示駆動装置
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09289165A (ja) * 1996-02-23 1997-11-04 Semiconductor Energy Lab Co Ltd 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
TW335503B (en) * 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2001053164A (ja) 1999-08-04 2001-02-23 Sony Corp 半導体記憶装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP2003249656A (ja) * 2002-02-22 2003-09-05 Canon Inc 有機薄膜トランジスタ素子とその製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7189992B2 (en) * 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US7307317B2 (en) * 2003-04-04 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, CPU, image processing circuit and electronic device, and driving method of semiconductor device
JP4689181B2 (ja) * 2003-04-04 2011-05-25 株式会社半導体エネルギー研究所 半導体装置、ｃｐｕ、画像処理回路及び電子機器
US7200050B2 (en) * 2003-05-26 2007-04-03 Semiconductor Energy Laboratory Co., Ltd. Memory unit and semiconductor device
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
EP1709688A4 (en) 2004-01-30 2014-12-31 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4519512B2 (ja) 2004-04-28 2010-08-04 株式会社半導体エネルギー研究所 半導体装置の作製方法、除去方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR20070085879A (ko) 2004-11-10 2007-08-27 캐논 가부시끼가이샤 발광 장치
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
RU2402106C2 (ru) 2004-11-10 2010-10-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP4954495B2 (ja) 2005-04-27 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP5019821B2 (ja) * 2005-08-12 2012-09-05 株式会社半導体エネルギー研究所 半導体装置
KR101369864B1 (ko) 2005-08-12 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
CN101258607B (zh) * 2005-09-06 2011-01-05 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
US7712009B2 (en) * 2005-09-21 2010-05-04 Semiconductor Energy Laboratory Co., Ltd. Cyclic redundancy check circuit and semiconductor device having the cyclic redundancy check circuit
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998375A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090115222A (ko) 2005-11-15 2009-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008270313A (ja) 2007-04-17 2008-11-06 Matsushita Electric Ind Co Ltd 半導体記憶素子
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP5294651B2 (ja) 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8193045B2 (en) 2007-05-31 2012-06-05 Canon Kabushiki Kaisha Manufacturing method of thin film transistor using oxide semiconductor
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
JP5489445B2 (ja) 2007-11-15 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
CN101897031B (zh) * 2007-12-13 2013-04-17 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5372776B2 (ja) 2007-12-25 2013-12-18 出光興産株式会社 酸化物半導体電界効果型トランジスタ及びその製造方法
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
JP5219529B2 (ja) * 2008-01-23 2013-06-26 キヤノン株式会社 電界効果型トランジスタ及び、該電界効果型トランジスタを備えた表示装置
JP2009206508A (ja) * 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
US8586979B2 (en) * 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP5305696B2 (ja) * 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN102723364B (zh) * 2009-10-21 2015-02-25 株式会社半导体能源研究所 半导体器件

Also Published As

Publication number Publication date
US20110089419A1 (en) 2011-04-21
JP2011109084A (ja) 2011-06-02
WO2011048968A1 (en) 2011-04-28
KR20120123575A (ko) 2012-11-08
US20160118418A1 (en) 2016-04-28
JP2015046617A (ja) 2015-03-12
JP7139509B2 (ja) 2022-09-20
EP2491586A4 (en) 2014-01-08
JP6999737B2 (ja) 2022-01-19
CN102668062A (zh) 2012-09-12
US8803142B2 (en) 2014-08-12
CN102723364B (zh) 2015-02-25
TWI570845B (zh) 2017-02-11
TW201719818A (zh) 2017-06-01
CN104485336B (zh) 2018-01-02
CN102723364A (zh) 2012-10-10
US20170040459A1 (en) 2017-02-09
TWI603435B (zh) 2017-10-21
US10553726B2 (en) 2020-02-04
JP2022033212A (ja) 2022-02-28
US20170358683A1 (en) 2017-12-14
JP2016154246A (ja) 2016-08-25
US9478564B2 (en) 2016-10-25
US20140337603A1 (en) 2014-11-13
TW201135869A (en) 2011-10-16
CN102668062B (zh) 2014-12-10
CN104485336A (zh) 2015-04-01
JP2022188030A (ja) 2022-12-20
JP2015035621A (ja) 2015-02-19
US9236385B2 (en) 2016-01-12
JP7279248B2 (ja) 2023-05-22
JP6462777B2 (ja) 2019-01-30
TWI628749B (zh) 2018-07-01
KR20120098718A (ko) 2012-09-05
JP2020123743A (ja) 2020-08-13
JP6697066B2 (ja) 2020-05-20
JP2017199921A (ja) 2017-11-02
US9735285B2 (en) 2017-08-15
EP2491586A1 (en) 2012-08-29
EP2491586B1 (en) 2019-11-20
US20200168739A1 (en) 2020-05-28
KR101892430B1 (ko) 2018-08-30
KR101490726B1 (ko) 2015-02-09
US11004983B2 (en) 2021-05-11
TW201238005A (en) 2012-09-16
JP2019083322A (ja) 2019-05-30

Similar Documents

Publication Publication Date Title
JP7279248B2 (ja) 半導体装置
JP5961289B2 (ja) 半導体装置の作製方法
TWI664680B (zh) 半導體裝置和其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230609