JP2017199921A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2017199921A JP2017199921A JP2017117629A JP2017117629A JP2017199921A JP 2017199921 A JP2017199921 A JP 2017199921A JP 2017117629 A JP2017117629 A JP 2017117629A JP 2017117629 A JP2017117629 A JP 2017117629A JP 2017199921 A JP2017199921 A JP 2017199921A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxide semiconductor
- transistor
- oxide
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 374
- 238000003860 storage Methods 0.000 claims abstract description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 26
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 24
- 239000001301 oxygen Substances 0.000 claims description 24
- 229910052738 indium Inorganic materials 0.000 claims description 6
- 229910052733 gallium Inorganic materials 0.000 claims description 4
- 229910052725 zinc Inorganic materials 0.000 claims description 4
- 239000000758 substrate Substances 0.000 abstract description 119
- 239000010409 thin film Substances 0.000 abstract description 11
- 230000005669 field effect Effects 0.000 abstract description 4
- 239000011159 matrix material Substances 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 748
- 239000010408 film Substances 0.000 description 192
- 238000010438 heat treatment Methods 0.000 description 171
- 239000007789 gas Substances 0.000 description 78
- 238000000034 method Methods 0.000 description 77
- 229910052739 hydrogen Inorganic materials 0.000 description 75
- 239000001257 hydrogen Substances 0.000 description 73
- 238000004544 sputter deposition Methods 0.000 description 69
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 44
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 42
- 239000000463 material Substances 0.000 description 38
- 239000012298 atmosphere Substances 0.000 description 37
- 229910052814 silicon oxide Inorganic materials 0.000 description 37
- 229910052581 Si3N4 Inorganic materials 0.000 description 36
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 36
- 239000012535 impurity Substances 0.000 description 35
- 230000001681 protective effect Effects 0.000 description 35
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 34
- 238000004519 manufacturing process Methods 0.000 description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 32
- 238000000206 photolithography Methods 0.000 description 32
- 229910052710 silicon Inorganic materials 0.000 description 32
- 239000010703 silicon Substances 0.000 description 32
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 30
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 30
- 229910001868 water Inorganic materials 0.000 description 30
- 229910007541 Zn O Inorganic materials 0.000 description 27
- 150000002431 hydrogen Chemical class 0.000 description 27
- 230000015572 biosynthetic process Effects 0.000 description 26
- 230000008569 process Effects 0.000 description 26
- 238000012545 processing Methods 0.000 description 26
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 25
- 238000004891 communication Methods 0.000 description 23
- 230000006870 function Effects 0.000 description 21
- 239000010936 titanium Substances 0.000 description 20
- 239000002245 particle Substances 0.000 description 17
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 15
- 229910052786 argon Inorganic materials 0.000 description 15
- 229910001882 dioxygen Inorganic materials 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 238000005530 etching Methods 0.000 description 14
- 239000000123 paper Substances 0.000 description 14
- 239000011521 glass Substances 0.000 description 13
- 239000002356 single layer Substances 0.000 description 13
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 12
- 229910001873 dinitrogen Inorganic materials 0.000 description 12
- 150000004678 hydrides Chemical class 0.000 description 12
- 229910052757 nitrogen Inorganic materials 0.000 description 12
- 229910044991 metal oxide Inorganic materials 0.000 description 11
- 150000004706 metal oxides Chemical group 0.000 description 11
- 239000012299 nitrogen atmosphere Substances 0.000 description 11
- 229910052719 titanium Inorganic materials 0.000 description 11
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 10
- 239000012212 insulator Substances 0.000 description 10
- 229910052721 tungsten Inorganic materials 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 9
- 230000018044 dehydration Effects 0.000 description 9
- 238000006297 dehydration reaction Methods 0.000 description 9
- 238000006356 dehydrogenation reaction Methods 0.000 description 9
- 239000011261 inert gas Substances 0.000 description 9
- 239000000956 alloy Substances 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 8
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 8
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 8
- -1 tungsten nitride Chemical class 0.000 description 8
- 239000011701 zinc Substances 0.000 description 8
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 239000003094 microcapsule Substances 0.000 description 7
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 7
- 238000009832 plasma treatment Methods 0.000 description 7
- 239000000843 powder Substances 0.000 description 7
- 239000012798 spherical particle Substances 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 6
- 229910021529 ammonia Inorganic materials 0.000 description 6
- 239000000969 carrier Substances 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 6
- 229920003023 plastic Polymers 0.000 description 6
- 239000004033 plastic Substances 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052734 helium Inorganic materials 0.000 description 5
- 239000001307 helium Substances 0.000 description 5
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 5
- 239000011259 mixed solution Substances 0.000 description 5
- 238000002156 mixing Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 239000010453 quartz Substances 0.000 description 5
- 239000011787 zinc oxide Substances 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 229910020923 Sn-O Inorganic materials 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 230000005674 electromagnetic induction Effects 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 229910052754 neon Inorganic materials 0.000 description 4
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 3
- 229910052779 Neodymium Inorganic materials 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 3
- 230000000994 depressogenic effect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052736 halogen Inorganic materials 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000001552 radio frequency sputter deposition Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 2
- 240000002791 Brassica napus Species 0.000 description 2
- 108091006149 Electron carriers Proteins 0.000 description 2
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- 229910052776 Thorium Inorganic materials 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 239000005407 aluminoborosilicate glass Substances 0.000 description 2
- 235000011114 ammonium hydroxide Nutrition 0.000 description 2
- 229910052788 barium Inorganic materials 0.000 description 2
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 2
- 229910052790 beryllium Inorganic materials 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 2
- 229920006267 polyester film Polymers 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910001930 tungsten oxide Inorganic materials 0.000 description 2
- 229910052720 vanadium Inorganic materials 0.000 description 2
- 229920002554 vinyl polymer Polymers 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910017107 AlOx Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 244000228957 Ferula foetida Species 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 108010083687 Ion Pumps Proteins 0.000 description 1
- 244000180577 Sambucus australis Species 0.000 description 1
- 235000018734 Sambucus australis Nutrition 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 229910004304 SiNy Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 239000005354 aluminosilicate glass Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- SWXQKHHHCFXQJF-UHFFFAOYSA-N azane;hydrogen peroxide Chemical compound [NH4+].[O-]O SWXQKHHHCFXQJF-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 235000013305 food Nutrition 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 238000004949 mass spectrometry Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 229960001730 nitrous oxide Drugs 0.000 description 1
- 235000013842 nitrous oxide Nutrition 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920002620 polyvinyl fluoride Polymers 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 239000002990 reinforced plastic Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
- H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/15—Static random access memory [SRAM] devices comprising a resistor load element
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
- Liquid Crystal (AREA)
- Dram (AREA)
- Shift Register Type Memory (AREA)
- Static Random-Access Memory (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
素子を含む記憶装置を提供することを課題とする。
【解決手段】酸化物半導体層を有する薄膜トランジスタが少なくとも一つ設けられた記憶
素子を、マトリクス状に配置した記憶装置を提供する。酸化物半導体層を有する薄膜トラ
ンジスタは、電界効果移動度が高く、且つオフ電流を小さくできるため、問題なく良好に
動作させることができる。また、消費電力を低くすることもできる。このような記憶装置
は、例えば酸化物半導体層を有する薄膜トランジスタが表示装置の画素に設けられている
場合に、記憶装置を同一基板上に形成することができるため、特に有効である。
【選択図】図6
Description
憶装置)に関する。
ている。トランジスタは、液晶テレビに代表されるような表示装置などに用いられている
。トランジスタに適用可能な半導体薄膜の材料としてシリコンが広く用いられているが、
近年では酸化物半導体も注目されている。
る(例えば、特許文献1及び特許文献2)。そして、電子キャリア濃度が1018cm−
3未満の非晶質酸化物(酸化物半導体)で形成されたトランジスタが開示されている(例
えば、特許文献3)。
生じてしまう。そして、酸素の過不足によって酸化物半導体の電気伝導度が変化してしま
う。また、酸化物半導体の薄膜形成中に混入する水素が酸素と結合(O−H結合)を形成
して電子供与体となり、電気伝導度を変化させる要因となる。さらにO−H結合は極性結
合なので、酸化物半導体によって作製されるトランジスタなどの能動デバイスの特性を変
動させる要因となる。
あり、特許文献1乃至特許文献3に開示されるトランジスタのオン/オフ比は103程度
である。このようなトランジスタのオン/オフ比が低い理由はオフ電流が高いことに起因
する。なお、オン/オフ比とは、オフ電流の値に対するオン電流の値の比をいう。
て低減されている)を有するトランジスタを提供することを課題とする。
くは5×1018cm−3以下、より好ましくは5×1017cm−3以下となるように
して、酸化物半導体に含まれる水素若しくはOH基を除去し、キャリア濃度を5×101
4cm−3以下、好ましくは5×1012cm−3以下とした酸化物半導体膜でチャネル
形成領域が形成されたトランジスタにより記憶回路が構成された半導体装置である。
以上、より好ましくは3eV以上として、ドナーを形成する水素などの不純物を極力低減
させ、キャリア濃度を1×1014cm−3以下、好ましくは1×1012cm−3以下
となるようにする。
と、チャネル幅が10mmと非常に長くとも、ドレイン電圧が1V及び10V、ゲート電
圧が−5Vから−20Vまでである場合において、ドレイン電流は1×10−13A以下
とすることができる。
を構成することで、回路の動作を安定させることができる。また、オフ電流が1×10−
13A以下まで低減されているため、表示装置に適用した場合には、画素に印加した信号
電圧を保持する容量を付加的に設ける必要がなくなる。すなわち、表示装置に適用した場
合には、各画素に保持容量が不要なため、開口率を向上させることができる。
映像信号が書き込まれた状態)に保持することが可能となるので、静止画を表示する場合
にも安定した動作をさせることができる。
問題なく良好に動作し、消費電力が低い記憶回路を有する半導体装置を実現することがで
きる。このような記憶回路を有する半導体装置は、例えば酸化物半導体層を有するトラン
ジスタが表示装置の画素に設けられている場合に、記憶回路を有する半導体装置を同一基
板上に形成することができるため、特に有効である。
の説明に限定されるものではない。本発明の趣旨及びその範囲から逸脱することなくその
形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解されるからである。
したがって、本発明は以下に示す実施の形態及び実施例の記載内容のみに限定して解釈さ
れるものではない。なお、図面を用いて本発明の構成を説明するにあたり、同じものを指
す符号は異なる図面間でも共通して用いる。
は、明瞭化のために誇張されて示されている場合がある。よって、必ずしもそのスケール
に限定されない。
識別するために便宜上付したものであり、その数を限定するものではない。
本実施の形態は、本発明の一態様である半導体装置について説明する。
照して説明する。
。
じて、チャネル形成領域を複数有するマルチゲート構造のトランジスタとしてもよい。
ィ工程によりゲート電極層111を形成する。または、インクジェット法により形成した
レジストマスクを用いて導電膜を加工してゲート電極層111を形成してもよい。レジス
トマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを
低減することができる。
なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要である。絶縁表
面を有する基板100としては、バリウムホウケイ酸ガラス基板またはアルミノホウケイ
酸ガラス基板などのガラス基板を用いることができる。
バリウムホウケイ酸ガラスなどのガラス材料を用いた基板を用いればよいが、後の加熱処
理の温度が高い場合には、歪み点が730℃以上のものを用いることが好ましい。なお、
B2O3と比較してBaOを多く含ませることで、より実用的な耐熱ガラスが得られる。
このため、B2O3よりBaOを多く含むガラス基板を用いることが好ましい。
絶縁体でなる基板を用いてもよい。または、これらの他にも、結晶化ガラスなどを用いる
こともできる。
いてもよい。下地膜は、基板100からの不純物元素の拡散を防止する機能があり、窒化
シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、または酸化窒化シリコン膜から選ば
れた一または複数の膜を積層して形成することができる。
などの金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形
成することができる。ゲート電極層111が2層である場合には、例えば、Al層上にM
o層が積層された構造、Cu層上にMo層が積層された構造、Cu層上に窒化チタン層若
しくは窒化タンタル層が積層された構造、窒化チタン層とMo層が積層された構造、また
は窒化タングステン層とW層が積層された構造とすることが好ましい。または、ゲート電
極層111が3層である場合には、W層または窒化タングステン層と、AlとSiの合金
層若しくはAlとTiの合金層と、窒化チタン層またはTi層が積層された構造とするこ
とが好ましい。
シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、または酸化ア
ルミニウム層を単層でまたは積層して形成することができる。例えば、原料ガスとして、
SiH4ガス、酸素ガス及び窒素ガスを用いて、プラズマCVD法により酸化窒化シリコ
ン層を形成すればよい。ゲート絶縁層102の厚さは、100nm以上500nm以下と
するとよい。または、ゲート絶縁層102が複数の絶縁層の積層構造である場合には、例
えば、厚さ50nm以上200nm以下の第1のゲート絶縁層と、第1のゲート絶縁層上
に厚さ5nm以上300nm以下の第2のゲート絶縁層の積層とするとよい。ゲート絶縁
層102が複数の絶縁層の積層構造である場合にも、積層された複数の絶縁層の厚さの合
計は、100nm以上500nm以下であるとよい。
酸化窒化シリコン層を形成する。
30を形成する。
囲気下でプラズマを発生させて逆スパッタを行い、ゲート絶縁層102の表面に付着して
いるゴミを除去することが好ましい。なお、アルゴン雰囲気に代えて窒素、ヘリウムまた
は酸素などを用いてもよい。
元系金属酸化物であるIn−Ga−Zn−O系、In−Sn−Zn−O系、In−Al−
Zn−O系、Sn−Ga−Zn−O系、Al−Ga−Zn−O系、Sn−Al−Zn−O
系、二元系金属酸化物であるIn−Zn−O系、Sn−Zn−O系、Al−Zn−O系、
In−Sn−O系、または、In−O系、Sn−O系、Zn−O系の酸化物半導体膜を用
いる。ここでは、酸化物半導体膜130としてIn−Ga−Zn−O系酸化物半導体ター
ゲットを用いてスパッタリング法により形成する。この段階での断面図が図1(A)に相
当する。また、酸化物半導体膜130は、希ガス(例えばアルゴン)雰囲気下、酸素ガス
雰囲気下、または希ガス(例えばアルゴン)と酸素の混合ガス雰囲気下においてスパッタ
リング法により形成することができる。なお、スパッタリング法を用いる場合、SiO2
を2重量%以上10重量%以下含むターゲットを用いてもよい。
ば、酸化亜鉛を主成分とする金属酸化物のターゲットを用いることができる。また、金属
酸化物のターゲットの他の例としては、In、Ga及びZnを含む酸化物半導体ターゲッ
ト(組成比として、In2O3:Ga2O3:ZnO=1:1:1[mol数比]、また
は、In:Ga:Zn=1:1:0.5[atom比])を用いることができる。また、
In、Ga及びZnを含む酸化物半導体ターゲットとして、In:Ga:Zn=1:1:
1[atom比]、または、In:Ga:Zn=1:1:2[atom比]のターゲット
を用いることもできる。酸化物半導体ターゲットの充填率は90%以上100%以下、好
ましくは95%以上99.9%以下とする。充填率の高い酸化物半導体ターゲットを用い
ることにより、形成された酸化物半導体膜は緻密な膜となる。
などの不純物が濃度1ppm以下(好ましくは濃度10ppb以下)まで除去された、高
純度ガスを用いることが好ましい。なお、スパッタガスとは、スパッタリングを行う処理
室内に導入するガスをいう。
℃以下(好ましくは200℃以上400℃以下)とする。基板を加熱しつつ形成すること
により、形成した酸化物半導体膜に含まれる不純物濃度を低減することができ、スパッタ
リングによる損傷が軽減される。そして、処理室内の残留水分を除去しつつ水素及び水分
が除去されたスパッタガスを導入し、金属酸化物をターゲットとして基板上に酸化物半導
体膜を形成する。処理室内の排気には、吸着型の真空ポンプを用いることが好ましい。例
えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好
ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであっ
てもよい。クライオポンプを用いて排気した処理室からは、例えば、水素原子、水などの
水素原子を含む化合物、炭素原子を含む化合物などが除去されているため、当該処理室で
形成した酸化物半導体膜に含まれる不純物の濃度を低減できる。
室内の圧力を0.6Paとし、酸素(酸素流量比率100%)雰囲気下で直流(DC)電
源の電力を0.5kWとして形成される。なお、パルス直流(DC)電源を用いると、成
膜時に発生する粉状物質(パーティクル、ゴミともいう)の発生を抑えることができ、厚
さの分布も均一となるために好ましい。形成する酸化物半導体膜の厚さは、好ましくは5
nm以上30nm以下とすればよいが、これに限定されず、酸化物半導体材料により適切
な厚みを選択すればよい。
導体層に加工する。または、インクジェット法により形成したレジストマスクを用いて酸
化物半導体膜130を加工して島状の酸化物半導体層を形成してもよい。レジストマスク
をインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減する
ことができる。
半導体層の脱水化または脱水素化を行うことができる。第1の加熱処理の温度は、400
℃以上750℃以下とすればよく、好ましくは400℃以上基板の歪み点未満とする。こ
こでは、加熱処理装置の一つである電気炉に基板100を搬入し、酸化物半導体層に対し
て窒素雰囲気下450℃で1時間の加熱処理を行った後、大気に触れさせないことで酸化
物半導体層への水や水素の再混入を防ぎ、酸化物半導体層131を得る(図1(B))。
導または熱輻射によって被処理物を加熱する機構を備えた加熱処理装置を用いてもよい。
例えば、GRTA(Gas Rapid Thermal Anneal)装置、LRT
A(Lamp Rapid Thermal Anneal)装置などのRTA(Rap
id Thermal Anneal)装置を用いることができる。ここで、GRTA装
置は、高温のガスを用いて加熱を行う加熱処理装置である。ここで高温のガスには、アル
ゴンなどの希ガス、または窒素ガスのように、加熱処理によって被処理物と反応しにくい
不活性な気体が用いられる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、
キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプまたは高圧水銀ラ
ンプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する加熱処理装
置である。
に基板を搬入し、該高温のガスに数分間曝した後、該処理室から搬出するGRTAを行っ
てもよい。このようなGRTAを用いると短時間での加熱処理が可能である。
ウム、ネオン若しくはアルゴンなどの希ガスに、水及び水素などが含まれていないことが
好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン若しくはアル
ゴンなどの希ガスの純度を、6N(99.9999%)以上、好ましくは7N(99.9
9999%)以上、(即ち不純物の濃度を1ppm以下、好ましくは0.1ppm以下)
とすることが好ましい。
が結晶化し、微結晶膜または多結晶膜となる場合もある。例えば、結晶化率が90%以上
、または80%以上の微結晶膜となる場合もある。また、第1の加熱処理の条件、または
酸化物半導体層の材料によっては、結晶成分を含まない非晶質の酸化物半導体膜となる場
合もある。または、非晶質膜中に微結晶(粒径が1nm以上20nm以下(例えば2nm
以上4nm以下))が混在する場合もある。
物半導体膜130に行ってもよい。この場合には、第1の加熱処理後に、加熱処理装置か
ら基板を取り出し、フォトリソグラフィ工程を行って島状の酸化物半導体層に加工すれば
よい。
の形成後、酸化物半導体層上にソース電極及びドレイン電極を積層させた後、またはソー
ス電極及びドレイン電極上に保護絶縁膜を形成した後、のいずれのタイミングで行っても
よい。
30に脱水化または脱水素化処理を行う前に行ってもよいし、脱水化または脱水素化処理
を行った後にゲート絶縁層102にコンタクトホールを形成してもよい。
膜は、スパッタリング法または真空蒸着法を用いて形成すればよい。該導電膜の材料とし
ては、Al、Cr、Cu、Ta、Ti、Mo、Wから選ばれた元素、またはこれらを成分
とする合金、またはこれらの元素を組み合わせた合金膜などが挙げられる。また、Mn、
Mg、Zr、Be、Thのいずれか一または複数の材料を用いてもよい。また、導電膜は
、単層であっても、複数の層を積層した構造であってもよい。例えば、Siを含むAl膜
の単層構造、Al膜上にTi膜を積層した2層の積層構造、2つのTi膜によりAl膜を
挟んだ3層の積層構造などが挙げられる。または、該導電膜がAl膜である場合に、Nd
またはScを含ませてもよい。なお、これらの膜は、窒化膜であってもよい。
a及びドレイン電極層115bを形成する。その後、レジストマスクを除去する(図1(
C))。
レーザ光やArFレーザ光を用いるとよい。ここで、酸化物半導体層131上で向かい合
うソース電極層とドレイン電極層の間隔によって後に形成されるトランジスタのチャネル
長Lが決定される。チャネル長L=25nm未満の露光を行う場合には、第3のフォトリ
ソグラフィ工程でのレジストマスク形成時の露光を、数nm〜数10nmと極めて波長が
短い超紫外線(Extreme Ultra Violet)を用いて行う。超紫外線に
よる露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチ
ャネル長Lを10nm以上1000nm以下とすることも可能であり、回路の動作速度を
高速化でき、さらにオフ電流値が極めて小さいため、低消費電力化も図ることができる。
うに、それぞれの材料及びエッチング条件を適宜調節する必要がある。
−O系酸化物半導体を用いて、エッチャントとしてアンモニア過水(アンモニア、水、過
酸化水素水の混合液)を用いる。
ングされ、溝部(凹部)を有する酸化物半導体層となることもある。また、ソース電極層
115a、ドレイン電極層115bを形成するためのレジストマスクをインクジェット法
で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用
しないため、製造コストを低減することができる。
それぞれの間には、酸化物導電層が形成されていてもよい。酸化物導電層とソース電極層
及びドレイン電極層を形成するための導電層は、連続して形成することが可能である。該
酸化物導電層は、ソース領域及びドレイン領域として機能しうる。
層との間に酸化物導電層が設けられることで、ソース領域及びドレイン領域の低抵抗化を
図ることができ、トランジスタの動作速度を高速にすることができる。
階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。
う。このプラズマ処理によって、露出された酸化物半導体層の表面に付着した吸着水など
を除去する。または、酸素ガスとArの混合ガスを用いてプラズマ処理を行ってもよい。
プラズマ処理を行った後には、大気に触れさせることなく、露出された酸化物半導体層の
表面に接する保護絶縁膜となる絶縁性酸化物層116を形成する。
水、水素などの不純物を混入させない方法(スパッタリング法など)を用いて形成するこ
とができる。絶縁性酸化物層116に水素が含まれると、その水素が酸化物半導体層へ侵
入し、または水素が酸化物半導体層中の酸素を引き抜き、酸化物半導体層の絶縁性酸化物
層116と接する部分が低抵抗化(N型化)されてしまい、寄生チャネルが形成されるお
それがあるためである。よって、絶縁性酸化物層116には、可能な限り水素が含まれな
いように形成することが重要である。
ング法を用いて形成する。形成時の基板温度は、室温以上300℃以下とすればよく、こ
こでは100℃とする。酸化シリコン膜のスパッタリング法による形成は、希ガス(例え
ばアルゴン)雰囲気下、酸素ガス雰囲気下、または希ガス(例えばアルゴン)と酸素ガス
の混合ガス雰囲気下において行うことができる。また、ターゲットとしては、酸化シリコ
ンターゲットまたはシリコンターゲットを用いることができる。例えば、シリコンターゲ
ットを用いて、酸素ガスと窒素ガスの混合ガス雰囲気下でスパッタリング法により酸化シ
リコンを形成することができる。低抵抗化した酸化物半導体層に接して形成する絶縁性酸
化物層116は、水分、水素イオン、及び水酸基などの不純物を含まず、これらが外部か
ら侵入することをブロックする無機絶縁膜を用いて、例えば、酸化シリコン膜、酸化窒化
シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。
ましい。酸化物半導体層131と絶縁性酸化物層116に水素、水酸基または水分が含ま
れないようにするためである。
吸着型の真空ポンプを用いることで、絶縁性酸化物層116に含まれる不純物の濃度を低
減することができる。
などの不純物が濃度1ppm以下(好ましくは濃度10ppb以下)まで除去された、高
純度ガスを用いることが好ましい。
00℃以下とすればよく、より好ましくは250℃以上350℃以下で行う。なお、第2
の加熱処理は、不活性ガス雰囲気下または酸素ガス雰囲気下で行えばよい。ここでは、窒
素ガス雰囲気下250℃で1時間の加熱処理を行えばよい。第2の加熱処理は、酸化物半
導体層の一部(チャネル形成領域)が絶縁性酸化物層116と接した状態で行われる。
化のための加熱処理を行って低抵抗化し、酸化物半導体膜の一部を選択的に酸素過剰な状
態とする。その結果、ゲート電極層111と重なるチャネル形成領域113の導電性が低
下してI型となり、ソース電極層115aに重なる高抵抗ソース領域114aと、ドレイ
ン電極層115bに重なる高抵抗ドレイン領域114bが、自己整合的に形成される。以
上の工程でトランジスタ110が形成される(図1(D))。
加熱処理を行ってもよい。ここでは、150℃で10時間加熱処理を行う。この加熱処理
は一定温度に保持することで行ってもよいし、室温から100℃以上200℃以下の加熱
温度への昇温と、加熱温度から室温までの降温と、を複数回繰り返して行ってもよい。ま
た、この加熱処理は、絶縁性酸化物層の形成前に、減圧下で行ってもよい。この加熱処理
を減圧下で行うことで、加熱時間を短縮することができる。この加熱処理によって、ノー
マリーオフとなるトランジスタを得ることができる。また、絶縁性酸化物層として欠陥を
多く含む酸化シリコン層を用いた場合には、この加熱処理によって欠陥を少なくすること
ができる。
層において高抵抗ドレイン領域114b(または高抵抗ソース領域114a)が設けられ
ていることにより、トランジスタの信頼性の向上を図ることができる。具体的には、高抵
抗ドレイン領域114bを形成することで、ドレイン電極層115bから高抵抗ドレイン
領域114b、チャネル形成領域113にかけて、導電性を段階的に変化させる構造とす
ることができる。そのため、ドレイン電極層115bに高電源電位Vddを供給する配線
を接続して動作させる場合、ゲート電極層111とドレイン電極層115bとの間の電位
差が大きい場合であっても、高抵抗ドレイン領域114bがバッファとなりトランジスタ
の耐圧を高いものとすることができる。
14bは、酸化物半導体層の厚さが15nm以下と薄い場合には厚さ方向の全体にわたっ
て形成されるが、酸化物半導体層の厚さが30nm以上50nm以下と厚い場合には、酸
化物半導体層の一部(ソース電極層またはドレイン電極層と接する領域及びその近傍)に
、高抵抗ソース領域114aまたは高抵抗ドレイン領域114bが形成され、酸化物半導
体層においてゲート絶縁膜に近い領域はI型にすることもできる。
層として、例えば、RFスパッタリング法を用いて窒化シリコン膜を形成する。RFスパ
ッタリング法は、量産性がよく、保護絶縁層の形成方法として好ましい。保護絶縁層は、
水分や、水素イオンや、水酸基などの不純物を含まず、これらが外部から侵入することを
ブロックすることができる無機絶縁膜を用いて形成され、例えば、窒化シリコン膜、窒化
アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などを用いる。ここでは
、窒化シリコン膜を用いて保護絶縁層103を形成する(図1(E))。
を処理室内に搬入して100℃以上400℃以下の温度まで加熱し、水素及び水分が除去
された高純度窒素ガスを含むスパッタガスを処理室内に導入し、シリコンのターゲットを
用いて窒化シリコン膜を形成する。ここで、保護絶縁層103の形成は、絶縁性酸化物層
116の形成時と同様に、処理室内の残留水分を除去しつつ行うことが好ましい。
きる。なお、上記工程により容量素子をも同時に作製することができる。該容量素子は、
ゲート電極層111と、ソース電極層115a(及びドレイン電極層115b)と同一の
電極層と、ゲート絶縁層102により形成される。ゲート電極層111と、該電極層の間
にゲート絶縁層102が設けられている(図1(F)を参照)。なお、本明細書中の他の
トランジスタを作製する際にも容量素子は、ゲート電極層と、ソース電極層と同一の電極
層と、ゲート電極層とソース電極層と同一の電極層との間のゲート絶縁層により形成され
ていればよい。ただし、本実施の形態の半導体装置はこれに限定されず、図2に示す形態
であってもよい。図2はトランジスタ140を示す。
121を形成し、第1のゲート絶縁層122a及び第2のゲート絶縁層122bを積層し
て形成する。ここでは、ゲート絶縁層を2層の積層構造とし、第1のゲート絶縁層122
aには絶縁性窒化物層を、第2のゲート絶縁層122bに絶縁性酸化物層を配する。
または酸化窒化アルミニウム層などを用いることができる。また、絶縁性窒化物層として
は、窒化シリコン層、窒化酸化シリコン層、窒化アルミニウム層、または窒化酸化アルミ
ニウム層などを用いることができる。
層した構造とする。第1のゲート絶縁層122aとしてスパッタリング法により厚さ50
nm以上200nm以下(ここでは厚さ50nm)の窒化シリコン層(SiNy(y>0
))を形成し、第1のゲート絶縁層122a上に第2のゲート絶縁層122bとして厚さ
5nm以上300nm以下(ここでは厚さ100nm)の酸化シリコン層(SiOx(x
>0))を積層して形成することで、ゲート絶縁層(ここでは厚さ150nm)を形成す
る。
グラフィ工程により島状の酸化物半導体層に加工する。ここでは、酸化物半導体膜として
In−Ga−Zn−O系酸化物半導体ターゲットを用いてスパッタリング法により形成す
る。
物半導体膜に水素、水酸基または水分が含まれないようにするためである。なお、処理室
内の排気には、吸着型の真空ポンプを用いることが好ましい。
不純物が濃度1ppm以下(好ましくは濃度10ppb以下)まで除去された、高純度ガ
スを用いることが好ましい。
1の加熱処理の温度は、400℃以上750℃以下とすればよく、好ましくは400℃以
上基板の歪み点未満とする。なお、425℃以上であれば加熱処理時間は1時間以下でよ
いが、425℃未満であれば加熱処理時間は、1時間よりも長時間行うことが好ましい。
ここでは、加熱処理装置の一つである電気炉に基板を搬入し、酸化物半導体層に対して窒
素雰囲気下において加熱処理を行った後、大気に触れさせないことで、酸化物半導体層へ
の水や水素の再混入を防ぎ、酸化物半導体層を得る。その後、同じ炉に高純度の酸素ガス
、高純度のN2Oガス、または超乾燥エア(露点が−40℃以下、好ましくは−60℃以
下)を導入して冷却を行う。酸素ガスまたはN2Oガスに、水、水素などが含まれないこ
とが好ましい。または、加熱処理装置に導入する酸素ガスまたはN2Oガスの純度を、6
N(99.9999%)以上、好ましくは7N(99.99999%)以上、(即ち、酸
素ガスまたはN2Oガス中の不純物の濃度を1ppm以下、好ましくは0.1ppm以下
)とすることが好ましい。
熱伝導または熱輻射によって被処理物を加熱する機構を備えた加熱処理装置を用いてもよ
い。例えばGRTA装置またはLRTA装置などのRTA装置を用いてもよい。ここでは
、RTA法を用いて、600℃〜750℃で数分間加熱処理を行う。
ましくは200℃以上300℃以下の温度で酸素ガスまたはN2Oガス雰囲気下での加熱
処理を行ってもよい。
物半導体膜に行うこともできる。その場合には、第1の加熱処理後に、加熱処理装置から
基板を搬出し、フォトリソグラフィ工程を行う。
、高抵抗化(I型化)させることができ、全面がI型化した酸化物半導体層132を得る
ことができる。
る。フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチ
ングを行ってソース電極層135a、ドレイン電極層135bを形成した後、レジストマ
スクを除去する。そして、スパッタリング法で絶縁性酸化物層136を形成する。
ましい。酸化物半導体層132と絶縁性酸化物層136に、水素、水酸基または水分が含
まれないようにするためである。処理室内の排気には、吸着型の真空ポンプを用いること
が好ましい。
水素化物などの不純物が濃度1ppm以下(好ましくは濃度10ppb以下)まで除去さ
れた、高純度ガスを用いることが好ましい。
性ガス雰囲気下または窒素ガス雰囲気下で加熱処理(好ましくは150℃以上350℃未
満)を行ってもよい。ここでは、窒素雰囲気下で250℃1時間の加熱処理を行う。
ってもよい。ここでは、150℃で10時間の加熱処理を行う。この加熱処理は一定の温
度に保持して行ってもよいし、室温から100℃以上200℃以下の加熱温度への昇温と
、加熱温度から室温までの降温と、を複数回くりかえして行ってもよい。また、この加熱
処理を、絶縁性酸化物層の形成前に、減圧下で行ってもよい。該加熱処理を減圧下で行う
と、加熱時間を短縮することができる。この加熱処理によって、ノーマリーオフとなるト
ランジスタを得ることができる。
123として、スパッタリング法を用いて厚さ100nmの窒化シリコン膜を形成する。
分、水素、水素化物、水酸化物などの不純物を含まず、これらの外部からの侵入をブロッ
クすることも可能である。
、半導体装置、例えば液晶表示装置としてデバイスが完成した後にも長期的に、外部から
の水分などの不純物の侵入を防ぐことができるため、デバイスの長期信頼性を向上させる
ことができる。
間に設けられる絶縁層を除去し、保護絶縁層123と、第1のゲート絶縁層122aとが
接する構造としてもよい。
きる。
ように、加熱処理の温度を400℃未満としてもよい。
ように、前処理として、スパッタリング装置の予備加熱室でゲート電極層が形成された基
板またはゲート絶縁層までが形成された基板を予備加熱し、基板に吸着した水素または水
分などの不純物を脱離して排気するとよい。なお、予備加熱の温度としては、100℃以
上400℃未満(好ましくは150℃以上300℃以下)である。なお、予備加熱室は、
クライオポンプが接続され、該予備加熱室は該クライオポンプにより排気されることが好
ましい。なお、この予備加熱による前処理は、絶縁性酸化物層の形成前に、ソース電極層
及びドレイン電極層まで形成した基板にも同様に行ってもよい。
用いた表示装置などのバックプレーン(トランジスタが形成された基板)の製造に用いる
ことができる。上記の前処理は、400℃未満の温度で行われるため、厚さが1mm以下
で、一辺が1mを超えるガラス基板を用いる製造工程にも適用することができる。また、
400℃未満の処理温度で全ての工程を行うことができるので、表示パネルを製造するた
めに多大なエネルギーを消費しないで済む。
法を適用したが、これに限定されない。例えば、μ波(2.45GHz)の高密度プラズ
マCVD法を用いてもよい。
て以下に説明する。
W=3μm/10000μmのトランジスタと同等のもの)したものの上面図を示す。図
4(B)は、その一部を拡大した上面図を示す。図4(B)の点線で囲んだ領域は、L/
W=3μm/50μm、Lov=1.5μmのトランジスタである。測定に際して、基板
温度は室温とした。図3は、ソース−ドレイン間電圧(ドレイン電圧Vd)を1Vまたは
10Vとし、ソース−ゲート間電圧(ゲート電圧Vg)を−20V〜+20Vまで変化さ
せたときのソース−ドレイン電流(ドレイン電流Id)の変化特性として、Vg−Idカ
ーブを示す。なお、図3では、Vgを−20V〜+5Vまでの範囲で示している。
1×10−13[A]以下となっている。この値は、測定機(半導体パラメータ・アナラ
イザ、Agilent 4156C;Agilent社製)の分解能(100fA)以下
である。このように、オフ電流が極めて低いトランジスタの作製方法について以下に説明
する。
リコン層上には酸化窒化シリコン層を形成した。そして、酸化窒化シリコン層上にはゲー
ト電極層としてスパッタリング法によりタングステン膜を形成した。ここで、タングステ
ン膜を選択的にエッチングしてゲート電極層を形成した。
窒化シリコン層を形成した。
体ターゲット(In2O3:Ga2O3:ZnO=1:1:2(mol数比))を用いて
、厚さ50nmの酸化物半導体膜を形成した。ここで、酸化物半導体膜を選択的にエッチ
ングし、島状の酸化物半導体層を形成した。
で、1時間の加熱処理(第1の加熱処理)を行った。
50nm)をスパッタリング法により形成した。ここで、ソース電極層及びドレイン電極
層を選択的にエッチングし、1つのトランジスタのチャネル長Lを3μm、チャネル幅W
を50μmとし、200個を並列に接続することで、L/W=3μm/10000μmと
なるようにした。
酸化シリコン層を厚さ300nmで形成した。そして、該酸化シリコン層を選択的にエッ
チングし、ゲート電極層、ソース電極層及びドレイン電極層上に開口部を形成した。その
後、窒素雰囲気下、250℃で、1時間の加熱処理(第2の加熱処理)を行った。そして
、Vg−Id特性を測定する前に、不活性雰囲気中で、150℃、10時間の加熱処理を
行った。このようにして、ボトムゲート構造の逆スタガ型トランジスタを作製した。
い理由は、上記作製工程において酸化物半導体層中における水素濃度を十分に低減できた
ためである。ここで、酸化物半導体層中の水素濃度は、5×1019cm−3以下、好ま
しくは5×1018cm−3以下、さらに好ましくは5×1017cm−3以下とする。
なお、酸化物半導体層中の水素濃度測定は、二次イオン質量分析法(SIMS:Seco
ndary Ion Mass Spectroscopy)で行えばよい。
定されず、他の酸化物半導体材料、例えば、In−Sn−Zn−O系、Sn−Ga−Zn
−O系、Al−Ga−Zn−O系、Sn−Al−Zn−O系、In−Zn−O系、In−
Sn−O系、Sn−Zn−O系、Al−Zn−O系、In−O系、Sn−O系、Zn−O
系などを用いることができる。または、酸化物半導体材料として、AlOxを2.5〜1
0wt%含ませたIn−Al−Zn−O系や、SiOxを2.5〜10wt%含ませたI
n−Zn−O系の材料を用いてもよい。
2cm−3以下、さらに好ましくは1.45×1010cm−3と同等、もしくはそれ以
下である。即ち、酸化物半導体層のキャリア濃度は、限りなくゼロに近くすることができ
る。
能である。
うことができる。
て説明する。温度依存性は、トランジスタが使われる最終製品の耐環境性や、性能の維持
などを考慮する上で重要である。当然ながら、オフ電流の温度依存性は小さいことが好ま
しく、製品設計の自由度が増す。
ン電圧を6V、ゲート電圧を−20V〜+20Vまで変化させてVg−Idカーブを取得
して評価した。ここで、恒温槽により保持する一定の温度は、−30、0、25、40、
60、80、100、及び120℃のいずれかとした。
、図5(A)の点線で囲んだ部分の拡大を示す。図中の矢印で示す右端の曲線が−30℃
で取得した曲線であり、左端が120℃で取得した曲線であり、その他の温度で取得した
曲線は、その間に位置している。オン電流の温度依存性はほとんど見られない。また、オ
フ電流は、ゲート電圧が−20V程度まで下がるまで、全ての温度で測定機の分解能に近
い1×10−12[A]以下となっており、温度依存性はほとんど見られない。すなわち
、120℃の高温においても、オフ電流が1×10−12[A]以下を維持できており、
チャネル幅Wが10000μmであることを考慮すると、このトランジスタのオフ電流が
非常に小さいことがわかる。
フ電流の温度依存性がほとんど現れない。これは、酸化物半導体が高純度化されることに
よって、導電型が限りなく真性型に近づき、フェルミ準位が禁制帯の中央に位置するため
、温度依存性を示さなくなるためである。また、これは、酸化物半導体のエネルギーギャ
ップが3eV以上であり、熱励起キャリアが極めて少ないことにも起因する。また、ソー
ス領域及びドレイン領域は縮退した状態にあるので、やはり温度依存性が現れない要因と
なっている。トランジスタの動作は、縮退したソース領域から酸化物半導体に注入された
キャリアによるものがほとんどであり、キャリア密度の温度依存性がないことから上記特
性(オフ電流の温度依存性無し)を説明することができる。
どを作製した場合、オフ電流値が小さく、ほとんどリークがないため、記憶データを保持
する時間を長くすることができる。
152と、書き込み及びリフレッシュ回路154と、列デコーダ156と、書き込み及び
リフレッシュ回路158と、マトリクス状に配置された複数の記憶素子150と、を有し
、マトリクス状に配置された記憶素子150に接続された信号線は、書き込み及びリフレ
ッシュ回路154を介して行デコーダ152に接続され、マトリクス状に配置された記憶
素子150に接続された走査線は、書き込み及びリフレッシュ回路158を介して列デコ
ーダ156に接続されている。行デコーダ152には、ビット信号が入力される。書き込
み及びリフレッシュ回路154には、リードイネーブル信号/ライトイネーブル信号(R
E/WE)と、データ信号(data)が入力され、出力信号(OUT)が入力され、書
き込み及びリフレッシュ回路154から出力される。
ス及びドレインの一方は信号線に接続され、該トランジスタのソース及びドレインの他方
は容量素子の一方の電極に接続され、該容量素子の他方の電極は低電位(好ましくは、基
準電位Vss)側の配線に接続されている。
ッシュ回路の具体的な一例を示す。なお、書き込み及びリフレッシュ回路158も同様の
構造として設けることができる。
プ172を有する。第1の論理積回路160、第2の論理積回路162及び第3の論理積
回路164の一方の入力には、行デコーダ152からの信号が入力される。第1の論理積
回路160の他方の入力にはPRC信号が入力され、第2の論理積回路162の他方の入
力にはライトイネーブル信号(WE)が入力され、第3の論理積回路164の他方の入力
にはリードイネーブル信号(RE)が入力される。第1の論理積回路160の出力は、第
1のスイッチ166のオン/オフを制御し、第2の論理積回路162の出力は、第2のス
イッチ168のオン/オフを制御し、第3の論理積回路164の出力は、第3のスイッチ
170のオン/オフを制御する。プリチャージ信号線Vprcは第1のスイッチ166を
介して信号線に接続され、データ信号線dataは第2のスイッチ168を介して信号線
に接続されている。
スイッチ170を介して、センスアンプ172に接続されている。センスアンプ172か
らは出力信号線(OUT)に信号が出力される。
ことが好ましい。
グ信号またはデジタル信号を用いることができる。例えば、電位を少なくとも第1の電位
と第2の電位で設定し、第1の電位としてハイレベル(高電位、VHとも表記する。)の
電位を用い、第2の電位としてローレベル(低電位、VLとも表記する。)の電位を用い
ることで、2値のデジタル信号を設定することができる。また、VHとVLは一定値であ
ることが好ましいが、ノイズの影響を考慮して、VHとVLに幅をもたせてもよい。
することができる。
ク電流に基づいて、設計段階で、任意の一定の時間間隔に決めればよい。リフレッシュタ
イミングは、メモリ回路のチップ完成後のリーク電流の温度依存性と作製プロセスの変動
を考慮して設定される。
維持できるため、シリコンを用いたトランジスタに比べてリフレッシュ間隔を長く設定す
ることができ、スタンバイ時の消費電力を低減することができる。
子をSRAMに置き換えてもよい。
示す。なお、図8には1つの記憶素子のみを示しているが、これに限定されない。図8に
示すSRAMの記憶素子180は、トランジスタ186とトランジスタ188によって構
成されるインバータ回路と、トランジスタ190とトランジスタ192によって構成され
るインバータ回路と、スイッチトランジスタとして動作するトランジスタ182とトラン
ジスタ184で構成されている。
線がVHになると、トランジスタ182とトランジスタ184がオンし、インバータ回路
対(トランジスタ186及びトランジスタ188によって構成されるインバータ回路と、
トランジスタ190及びトランジスタ192によって構成されるインバータ回路)にデー
タが書き込まれる。データの書き込みが終了すると、トランジスタ182及びトランジス
タ184はオフし、該インバータ回路対に書き込まれたデータが保持されることになる。
第2の信号線が記憶素子アレイの外から特定の電位(プリチャージ電位)にプリチャージ
される。このプリチャージ電位は、VddとVssの中間付近に設定すればよい。プリチ
ャージ電位とされた第1の信号線及び第2の信号線は、フローティング状態とされ、その
後走査線がVHになることでトランジスタ182及びトランジスタ184がオンし、イン
バータ回路対によって、第1の信号線及び第2の信号線が逆方向に駆動され、その差電圧
をセンスアンプによって検知し、データを読み出すことになる。
維持できるため、シリコンを用いたトランジスタに比べてリフレッシュ間隔を長く設定す
ることができ、スタンバイ時の消費電力を低減することができる。
されるものではない。
一例を示す。図9は、図8に示すSRAMのトランジスタ186及びトランジスタ190
を、抵抗素子194及び抵抗素子196に置き換えたものである。
フレッシュ間隔を長く設定することができ、スタンバイ時の消費電力を低減することがで
きる。
本実施の形態では、実施の形態1で説明した半導体装置に用いることのできるトランジ
スタであって、実施の形態1とは異なるものについて説明する。
ジスタ220は、チャネル保護型(または、チャネルストップ型)と呼ばれるボトムゲー
ト構造のトランジスタの一つの形態である。基板200上にトランジスタ220を作製す
る工程について以下に説明する。
程により該導電膜を加工し、ゲート電極層202を形成する。
としてもよいし、複数の層を積層してもよい。
ジェット法で形成するとフォトマスクを使用しないため、製造コストを低減することがで
きる。
、ゲート絶縁層204として、プラズマCVD法により酸化窒化シリコン層を形成すれば
よい。
工程により島状の酸化物半導体層に加工する。該酸化物半導体膜は、例えば、厚さ2nm
以上200nm以下となるように形成すればよい。ここでは、例えば、酸化物半導体膜と
してIn−Ga−Zn−O系酸化物半導体ターゲットを用いてスパッタリング法により形
成する。このとき、処理室内の残留水分を除去しつつ、スパッタリングを行うことが好ま
しい。酸化物半導体膜に水素、水酸基または水分が含まれないようにするためである。こ
こで、実施の形態1で説明したように、処理室内の排気には、吸着型の真空ポンプを用い
ることが好ましい。
化物などの不純物が、濃度1ppm以下(好ましくは濃度10ppb以下)まで除去され
た、高純度ガスを用いることが好ましい。
熱処理装置の一つである電気炉に基板200を搬入し、酸化物半導体層に対して窒素雰囲
気下450℃で1時間の加熱処理を行った後、大気に触れさせないことで、酸化物半導体
層への水や水素の再混入を防ぎ、酸化物半導体層206を得る(図10(A))。
ラズマ処理によって露出している酸化物半導体層206の表面に付着した水などを除去す
る。また、プラズマ処理は、O2とArの混合ガスを用いて行ってもよい。
第3のフォトリソグラフィ工程により絶縁性酸化物層208を形成し、レジストマスクを
除去する。
酸化シリコン膜をスパッタリング法により形成する。形成時の基板温度は、室温以上30
0℃以下とすればよく、ここでは100℃とする。ここで、スパッタリング法は、希ガス
(例えば、アルゴン)雰囲気、酸素雰囲気、または希ガスと酸素の混合ガス雰囲気下にお
いて行えばよい。ターゲットとしては、例えば酸化シリコンターゲットまたはシリコンタ
ーゲットを用いることができる。例えば、シリコンターゲットを用いて、酸素と窒素の混
合雰囲気下でスパッタリング法を行うことにより、酸化シリコンを形成することができる
。低抵抗化した酸化物半導体層に接して形成する絶縁性酸化物層208は、水分、水素イ
オン、及び水酸基などの不純物を含まず、これらが外部から侵入することをブロックする
ことができる無機絶縁膜を用いて形成されるとよく、例えば、酸化シリコン膜、酸化窒化
シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜などを用いる。このとき、処
理室内の残留水分を除去しつつ、スパッタリングを行うことが好ましい。酸化物半導体層
206及び絶縁性酸化物層208に水素、水酸基または水分が含まれないようにするため
である。そのため、絶縁性酸化膜の形成に際しても、上記したように、吸着型の真空ポン
プを用いることが好ましく、形成時に用いるスパッタガスは水素、水、水酸基または水素
化物などの不純物が濃度1ppm以下(好ましくは濃度10ppb以下)程度まで除去さ
れた、高純度ガスを用いることが好ましい。
ましくは250℃以上350℃以下で行う。なお、第2の加熱処理は、不活性ガス雰囲気
下または酸素ガス雰囲気下で行えばよい。ここでは、窒素ガス雰囲気下250℃で1時間
の加熱処理を行えばよい。第2の加熱処理は、酸化物半導体層206の一部(チャネル形
成領域)が絶縁性酸化物層208と接した状態で加熱される。
性酸化物層208が設けられ、一部が露出している酸化物半導体層206を、窒素ガス雰
囲気下、不活性ガス雰囲気下、または減圧下で更なる加熱処理を行う。絶縁性酸化物層2
08によって覆われていない露出された酸化物半導体層206の領域は、窒素ガス雰囲気
下、不活性ガス雰囲気下、または減圧下で加熱処理を行うことで、低抵抗化させることが
できる。ここでは、例えば、窒素雰囲気下で250℃、1時間の加熱処理を行う。絶縁性
酸化物層208が設けられた酸化物半導体層206に対してこのように加熱処理を行うこ
とで、酸化物半導体層206の露出した領域は低抵抗化し、抵抗の異なる領域を有する酸
化物半導体層210となる。図10(B)において、斜線を付していない白地の領域が低
抵抗化領域である。
て脱水化または脱水素化のための加熱処理を行って低抵抗化し、酸化物半導体膜の一部を
選択的に酸素過剰な状態とする。その結果、ゲート電極層202と重なるチャネル形成領
域の導電性が低下してI型となり、ソース電極層に重なる高抵抗ソース領域と、ドレイン
電極層に重なる高抵抗ドレイン領域が、自己整合的に形成される。
導電膜を形成した後、第4のフォトリソグラフィ工程によりソース電極及びドレイン電極
層212を形成した後、レジストマスクを除去する(図10(C))。
レイン電極層115bと同様であり、単層としてもよいし、複数の層を積層してもよい。
加熱処理を行ってもよい。ここでは、150℃で10時間加熱処理を行う。この加熱処理
は一定温度に保持することで行ってもよいし、室温から、100℃以上200℃以下の加
熱温度への昇温と、加熱温度から室温までの降温と、を複数回繰り返して行ってもよい。
また、この加熱処理は、絶縁性酸化物層の形成前に、減圧下で行ってもよい。この加熱処
理を減圧下で行うことで、加熱時間を短縮することができる。この加熱処理によって、ノ
ーマリーオフとなるトランジスタを得ることができる。
ドレイン領域(または高抵抗ソース領域)が設けられていることにより、トランジスタの
信頼性の向上を図ることができる。具体的には、高抵抗ドレイン領域を形成することで、
ドレイン電極層から高抵抗ドレイン領域、チャネル形成領域にかけて、導電性を段階的に
変化させるような構造とすることができる。そのため、ドレイン電極層に高電源電位Vd
dを供給する配線を接続して動作させる場合、ゲート電極層とドレイン電極層との間の電
位差が大きい場合であっても、高抵抗ドレイン領域がバッファとなりトランジスタの耐圧
を高いものとすることができる。
縁層214を形成する。ここでは、保護絶縁層214は、例えば窒化シリコン膜を用いて
形成すればよい(図10(D))。
縁性酸化物層を形成し、該絶縁性酸化物層上に保護絶縁層214を形成してもよい。
ャネル形成領域を複数有するマルチゲート構造のトランジスタとしてもよい。
本実施の形態は、実施の形態1で説明した半導体装置に用いることのできるトランジス
タであって、実施の形態1及び実施の形態2とは異なるものについて説明する。
ジスタ320は、ボトムゲート構造のトランジスタの一つの形態である。基板300上に
トランジスタ320を作製する工程について以下に説明する。
程により該導電膜を加工し、ゲート電極層302を形成する。
としてもよいし、複数の層を積層してもよい。
ジェット法で形成するとフォトマスクを使用しないため、製造コストを低減することがで
きる。
、ゲート絶縁層304として、プラズマCVD法により酸化窒化シリコン層を形成すれば
よい。
ソース電極及びドレイン電極層306aと、ソース電極及びドレイン電極層306bと、
を形成する(図11(A))。
、を形成する材料は、ソース電極層115a及びドレイン電極層115bと同様であり、
単層としてもよいし、複数の層を積層してもよい。
極及びドレイン電極層306bの上に、酸化物半導体膜308を形成する(図11(B)
)。その後、酸化物半導体膜308を第3のフォトリソグラフィ工程により島状の酸化物
半導体層に加工する。このとき、実施の形態1と同様、処理室内の残留水分を除去しつつ
、スパッタリングを行うことが好ましい。酸化物半導体膜308に水素、水酸基または水
分が含まれないようにするためである。ここで、実施の形態1で説明したように、処理室
内の排気には、吸着型の真空ポンプを用いることが好ましい。
熱処理装置の一つである電気炉に基板300を搬入し、酸化物半導体層に対して窒素雰囲
気下450℃で1時間の加熱処理を行った後、大気に触れさせないことで、酸化物半導体
層への水や水素の再混入を防ぎ、酸化物半導体層310を得る(図11(C))。
縁性酸化物層314は、少なくとも厚さ1nm以上とし、上記した酸化物半導体膜の形成
時と同様に、水、水素などの不純物を混入させない方法を用いて形成するとよい。絶縁性
酸化物層314に水素が含まれると、その水素が酸化物半導体層へ侵入し、または水素が
酸化物半導体層中の酸素を引き抜き、酸化物半導体層310の絶縁性酸化物層314と接
する部分が低抵抗化(N型化)されてしまい、寄生チャネルが形成されるおそれがあるた
めである。よって、絶縁性酸化物層314には、可能な限り水素が含まれないように形成
することが重要である。
きる。第2の加熱処理は、酸化物半導体層の一部(チャネル形成領域)が絶縁性酸化物層
314と接した状態で加熱される。
化のための加熱処理を行って低抵抗化し、酸化物半導体膜の全面を酸素過剰な状態とする
。その結果、I型の酸化物半導体層312が形成される。
加熱処理を行ってもよい。ここでは、150℃で10時間加熱処理を行う。この加熱処理
は一定温度に保持することで行ってもよいし、室温から、100℃以上200℃以下の加
熱温度への昇温と、加熱温度から室温までの降温と、を複数回繰り返して行ってもよい。
また、この加熱処理は、絶縁性酸化物層の形成前に、減圧下で行ってもよい。この加熱処
理を減圧下で行うことで、加熱時間を短縮することができる。この加熱処理によって、ノ
ーマリーオフとなるトランジスタを得ることができる。
6を形成してもよい。このような保護絶縁層316としては、例えば、RFスパッタリン
グ法を用いて窒化シリコン膜を形成する(図11(D))。
ャネル形成領域を複数有するマルチゲート構造のトランジスタとしてもよい。
本実施の形態は、実施の形態1で説明した半導体装置に用いることのできるトランジス
タであって、実施の形態1乃至実施の形態3とは異なるものについて説明する。
12(A)の線C1−C2における断面図を示す。図12(A)及び(B)に示すトラン
ジスタ410は、トップゲート構造のトランジスタの一つである。
体層412、ソース電極層415a、及びドレイン電極層415b、ゲート絶縁層402
、ゲート電極層411を含み、ソース電極層415a、ドレイン電極層415bにそれぞ
れ配線層414a、配線層414bが接して設けられており、ソース電極層415aは配
線層414aに電気的に接続され、ドレイン電極層415bは配線層414bに電気的に
接続されている。
407としては、酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、または酸
化窒化アルミニウム層などの絶縁性酸化物層を用いると好ましい。絶縁層407の形成方
法としては、プラズマCVD法またはスパッタリング法などを用いることができるが、絶
縁層407中に水素などの不純物が含まれないようにするためには、スパッタリング法で
絶縁層407を形成することが好ましい。
基板400を処理室へ搬入し、水素及び水分が除去された高純度な酸素を含むスパッタガ
スを処理室へ導入し、シリコンまたは石英のターゲットを用いて酸化シリコン層を形成す
る。また基板400は室温でもよいし、加熱されていてもよい。
絶縁層407に水素、水酸基または水分が含まれないようにするためである。ここで、実
施の形態1で説明したように、処理室内の排気には、吸着型の真空ポンプを用いることが
好ましい。
などの不純物が、濃度1ppm以下(好ましくは濃度10ppb以下)まで除去された、
高純度ガスを用いることが好ましい。
窒化酸化シリコン層、窒化アルミニウム層、または窒化酸化アルミニウムなどの絶縁性窒
化物層と、上記絶縁性酸化物層との積層構造としてもよい。
パッタガスを処理室内に導入し、シリコンターゲットを用いて窒化シリコン層を形成する
。この場合においても、酸化シリコン層と同様に、処理室内の残留水分を除去しつつ窒化
シリコン層を形成することが好ましい。
シリコン層と酸化シリコン層を同じ処理室において、共通のシリコンターゲットを用いて
形成することができる。まず、処理室内に窒素を含むスパッタガスを導入して、処理室内
のシリコンターゲットを用いてスパッタリングを行うことで窒化シリコン層を形成し、次
に、処理室内に導入するガスを、酸素を含むスパッタガスに切り替えて同じシリコンター
ゲットを用いて酸化シリコン層を形成する。このようにスパッタリングを行うと、窒化シ
リコン層と酸化シリコン層を大気に曝露せずに連続して形成することができるため、窒化
シリコン層の表面に水素や水分などの不純物が吸着することを防止することができる。
ング法により、厚さ2nm以上200nm以下で形成することが好ましい。
として、スパッタリング装置の予備加熱室で絶縁層407が形成された基板400を予備
加熱し、基板400に吸着した水素または水分などの不純物を脱離して排気するとよい。
なお、予備加熱室は、クライオポンプが接続され、該予備加熱室は該クライオポンプによ
り排気されることが好ましい。また、この予備加熱による前処理は、後に形成するゲート
絶縁層402の形成前の基板400に行ってもよいし、後に形成するソース電極層415
a及びドレイン電極層415bまで形成した基板400に同様に行ってもよい。
物などの不純物が濃度1ppm以下(好ましくは濃度10ppb以下)まで除去された高
純度ガスを用いることが好ましい。
ッタガスを処理室内へ導入し、金属酸化物をターゲットとして形成する。なお、処理室内
の排気には、吸着型の真空ポンプを用いることが好ましい。
に加工する。また、島状の酸化物半導体層を形成するためのレジストマスクをインクジェ
ット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスク
を使用しないため、製造コストを低減することができる。
ングでもよいし、これらを組み合わせて用いてもよい。
hing:反応性イオンエッチング)法や、ICP(Inductively Coup
led Plasma:誘導結合型プラズマ)エッチング法を用いることができる。
アンモニア過水(31重量%過酸化水素水:28重量%アンモニア水:水=5:2:2)
などを用いることができる。また、具体的には、関東化学社から透明導電膜用のエッチャ
ントとして販売されているITO07N(関東化学社製)を用いてもよい。
って除去される。その除去された材料を含むエッチャントの廃液を精製し、含まれる材料
を再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム
などの材料を回収して再利用することにより、資源を有効活用し低コスト化することがで
きる。
ング法により、酸化物半導体膜を島状の酸化物半導体層に加工する。
加熱処理装置の一つである電気炉に基板400を搬入し、酸化物半導体層に対して窒素雰
囲気下450℃で1時間の加熱処理を行った後、大気に触れさせないことで、酸化物半導
体層への水や水素の再混入を防ぎ、酸化物半導体層412を得る(図13(A))。
物半導体膜に行うこともできる。その場合には、第1の加熱処理後に、加熱処理装置から
基板を取り出し、フォトリソグラフィ工程を行う。
の形成後、酸化物半導体層上にソース電極及びドレイン電極を積層させた後、またはソー
ス電極及びドレイン電極上にゲート絶縁層を形成した後のいずれのタイミングで行っても
よい。
ソース電極層115a及びドレイン電極層115bとなる導電膜と同様に形成すればよい
。
該導電膜を加工してソース電極層415a及びドレイン電極層415bを形成した後、レ
ジストマスクを除去する(図13(B))。なお、形成されたソース電極層、ドレイン電
極層の端部はテーパ形状であると、これらの上に積層して形成するゲート絶縁層の被覆性
が向上するため好ましい。
Zn−O系酸化物半導体を用いて、エッチャントとしてアンモニア過水(アンモニア、水
、過酸化水素水の混合液)を用いる。
ングされ、溝部(凹部)を有する酸化物半導体層となることもある。また、ソース電極層
415a及びドレイン電極層415bを形成するためのレジストマスクをインクジェット
法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使
用しないため、製造コストを低減することができる。
レーザ光やArFレーザ光を用いるとよい。なお、チャネル長L=25nm未満の露光を
行う場合には、数nm〜数10nmと極めて波長が短い超紫外線(Extreme Ul
tra Violet)を用いて行うとよい。
極層415b上にゲート絶縁層402を形成する(図13(C))。
チングを行ってゲート絶縁層402の一部を除去して、ソース電極層415a及びドレイ
ン電極層415bに達する開口421a及び開口421bを形成する(図13(D))。
第4のフォトリソグラフィ工程によりゲート電極層411、配線層414a及び配線層4
14bを形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジス
トマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを
低減することができる。
1と同様に形成することができる。
光性を有する導電膜としては、透光性導電性酸化物などをその例に挙げることができる。
ましくは250℃以上350℃以下で行う。なお、第2の加熱処理は、不活性ガス雰囲気
下または酸素ガス雰囲気下で行えばよい。ここでは、窒素雰囲気下で250℃、1時間の
第2の加熱処理を行う。なお、第2の加熱処理は、トランジスタ410上に保護絶縁層や
平坦化絶縁層を形成した後に行ってもよい。
加熱処理を行ってもよい。ここでは、150℃で10時間加熱処理を行う。この加熱処理
は一定温度に保持することで行ってもよいし、室温から、100℃以上200℃以下の加
熱温度への昇温と、加熱温度から室温までの降温と、を複数回繰り返して行ってもよい。
また、この加熱処理は、絶縁性酸化物層の形成前に、減圧下で行ってもよい。この加熱処
理を減圧下で行うことで、加熱時間を短縮することができる。この加熱処理によって、ノ
ーマリーオフとなるトランジスタを得ることができる。
よい。例えば、保護絶縁層として酸化シリコン層、窒化シリコン層、酸化窒化シリコン層
、窒化酸化シリコン層、または酸化アルミニウム層を単層でまたは積層して形成すること
ができる。
ることで、該酸化物半導体膜中に含まれる水素及び水素化物の濃度を低減することができ
る。
ャネル形成領域を複数有するマルチゲート構造のトランジスタとしてもよい。
本実施の形態は、実施の形態1で説明した半導体装置に用いることのできるトランジス
タであって、実施の形態1乃至実施の形態4とは異なるものについて説明する。
トランジスタ520は、図13(E)に示すトランジスタ410における基板400と絶
縁層407の間に、絶縁層522と導電層527が挟持されているものである。導電層5
27は、酸化物半導体層512の全面と重畳している。図14(B)に示すトランジスタ
521は、図13(E)に示すトランジスタ410における基板400と絶縁層407の
間に、絶縁層522と導電層524が挟持されているものである。導電層524は、酸化
物半導体層512の一部(具体的には、チャネル形成領域)と重畳している。
のゲート電極層と同様の材料及び方法で形成してもよいし、異なるものであってもよい。
導電層524及び導電層527は、第2のゲート電極層として機能させることもできる。
また、導電層524及び導電層527の電位がGND、0Vの固定電位であってもよい。
の電気的特性(例えば、閾値電圧など)を制御することができる。
本実施の形態は、実施の形態1で説明した半導体装置に用いることのできるトランジス
タであって、実施の形態1乃至実施の形態5とは異なるものについて説明する。
し、図15(B)は、図15(A)の線D1−D2における断面図を示す。
及びドレイン電極層615a(615a1、615a2)、酸化物半導体層612、ソー
ス電極及びドレイン電極層615b、配線層618、ゲート絶縁層602、ゲート電極層
611(611a、611b)を含み、ソース電極及びドレイン電極層615a(615
a1、615a2)は、配線層618を介して配線層614と電気的に接続されている。
また、図示していないが、ソース電極及びドレイン電極層615bもゲート絶縁層602
に設けられた開口において配線層614と電気的に接続されている。
を参照して以下に説明する。
基板600を処理室へ搬入し、水素及び水分が除去された高純度酸素を含むスパッタガス
を導入し、シリコンターゲットまたは石英(好ましくは合成石英)を用いて、基板600
に絶縁層607として、酸化シリコン層を形成する。なお、スパッタガスとして、酸素ま
たは、酸素及びアルゴンの混合ガスを用いて行う。
絶縁層607に水素、水酸基または水分が含まれないようにするためである。ここで、実
施の形態1で説明したように、処理室内の排気には、吸着型の真空ポンプを用いることが
好ましい。
などの不純物が、濃度1ppm以下(好ましくは濃度10ppb以下)まで除去された、
高純度ガスを用いることが好ましい。
窒化酸化シリコン層、窒化アルミニウム層、または窒化酸化アルミニウム層などの絶縁性
窒化物層と、上記絶縁性酸化物層との積層構造としてもよい。
パッタガスを処理室内に導入し、シリコンターゲットを用いて窒化シリコン層を形成する
。この場合においても、酸化シリコン層と同様に、処理室内の残留水分を除去しつつ窒化
シリコン層を形成することが好ましい。
電膜上にレジストマスクを形成し、該導電膜を加工してソース電極及びドレイン電極層6
15a1と、ソース電極及びドレイン電極層615a2と、を形成した後、レジストマス
クを除去する(図16(A))。ソース電極及びドレイン電極層615a1と、ソース電
極及びドレイン電極層615a2は、断面図では分断されているように示されているが、
実際には分断されていない。なお、ソース電極及びドレイン電極層615a1と、ソース
電極及びドレイン電極層615a2がテーパ形状であると、上に積層する酸化物半導体層
612の被覆性が向上するため好ましい。
2の材料としては、Al、Cr、Cu、Ta、Ti、Mo、Wから選ばれた元素、または
これらを成分とする合金、またはこれらの元素を組み合わせた合金膜などが挙げられる。
また、Mn、Mg、Zr、Be、Thのうちいずれか一または複数の材料を用いてもよい
。また、導電膜は、単層であっても、複数の層を積層した構造であってもよい。例えば、
Siを含むAl膜の単層構造、Al膜上にTi膜を積層した2層の積層構造、2つのTi
膜によりAl膜を挟んだ3層の積層構造などが挙げられる。または、該導電膜がAl膜で
ある場合に、NdまたはScを含ませてもよい。なお、これらの膜は、窒化膜であっても
よい。
層615a2として、スパッタリング法により厚さ150nmのチタン膜を形成する。
レイン電極層615a2上に、厚さ2nm以上200nm以下の酸化物半導体膜を形成す
る。
物半導体膜に水素、水酸基または水分が含まれないようにするためである。なお、処理室
内の排気には、吸着型の真空ポンプを用いることが好ましい。
不純物が濃度1ppm以下(好ましくは濃度10ppb以下)程度まで除去された、高純
度ガスを用いることが好ましい。
に加工する(図16(B))。ここでは、酸化物半導体膜としてIn−Ga−Zn−O系
酸化物半導体ターゲットを用いてスパッタリング法により形成する。
たは脱水素化を行う。第1の加熱処理の温度は、400℃以上750℃以下とすればよく
、好ましくは400℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つであ
る電気炉に基板600を搬入し、酸化物半導体層に対して窒素雰囲気下450℃で1時間
の加熱処理を行った後、大気に触れさせないことで酸化物半導体層への水や水素の再混入
を防ぎ、酸化物半導体層612を得る(図16(B))。
導または熱輻射によって被処理物を加熱する機構を備えた加熱処理装置を用いてもよい。
例えば、GRTA(Gas Rapid Thermal Anneal)装置、LRT
A(Lamp Rapid Thermal Anneal)装置などのRTA(Rap
id Thermal Anneal)装置を用いることができる。ここで、GRTA装
置は、高温のガスを用いて加熱を行う加熱処理装置である。ここで高温のガスには、アル
ゴンなどの希ガス、または窒素ガスのように、加熱処理によって被処理物と反応しにくい
不活性な気体が用いられる。GRTAを用いると短時間での高温加熱処理が可能となる。
ウム、ネオン若しくはアルゴンなどの希ガスに、水及び水素などが含まれていないことが
好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン若しくはアル
ゴンなどの希ガスの純度を、6N(99.9999%)以上、好ましくは7N(99.9
9999%)以上、(即ち不純物の濃度を1ppm以下、好ましくは0.1ppm以下)
とすることが好ましい。
物半導体膜に行うこともできる。その場合には、第1の加熱処理後に、加熱処理装置から
基板を取り出し、フォトリソグラフィ工程を行う。
の形成後、酸化物半導体層上にさらにソース電極及びドレイン電極を積層させた後、また
はソース電極及びドレイン電極上にゲート絶縁層を形成した後、のいずれのタイミングで
行ってもよい。
ソグラフィ工程により該導電膜上にレジストマスクを形成し、該導電膜を加工することで
ソース電極及びドレイン電極層615bと、配線層618と、を形成する。その後、レジ
ストマスクを除去する(図16(C))。ソース電極及びドレイン電極層615b、配線
層618はソース電極及びドレイン電極層615a1及びソース電極及びドレイン電極層
615a2と同様な材料と工程で形成すればよい。
グ法により厚さ150nmのチタン膜を形成する。ここでは、ソース電極及びドレイン電
極層615a1、ソース電極及びドレイン電極層615a2、ソース電極及びドレイン電
極層615bに同じチタン膜を用いているため、ソース電極及びドレイン電極層615a
1、及びソース電極及びドレイン電極層615a2と、ソース電極及びドレイン電極層6
15bは、エッチング選択比がとれない。よって、ソース電極及びドレイン電極層615
a1、ソース電極及びドレイン電極層615a2が、ソース電極及びドレイン電極層61
5bのエッチング時にエッチングされないように、酸化物半導体層612に覆われないソ
ース電極及びドレイン電極層615a2上に配線層618を設けている。ソース電極及び
ドレイン電極層615a1、ソース電極及びドレイン電極層615a2と、ソース電極及
びドレイン電極層615bのエッチング選択比を高くすることが可能な場合には、配線層
618は必ずしも設けなくてもよい。
、それぞれの材料とエッチング条件を適宜調節する。
−O系酸化物半導体を用いて、エッチャントとしてアンモニア過水(アンモニア、水、過
酸化水素水の混合液)を用いる。
エッチングされ、溝部(凹部)を有する酸化物半導体層となることもある。また、ソース
電極及びドレイン電極層615b、配線層618を形成するためのレジストマスクをイン
クジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォト
マスクを使用しないため、製造コストを低減することができる。
a1、ソース電極及びドレイン電極層615a2、ソース電極及びドレイン電極層615
b上に、ゲート絶縁層602を形成する。
シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、または酸化ア
ルミニウム層を単層でまたは積層して形成することができる。なお、ゲート絶縁層602
中に水素が多量に含まれないようにするためには、スパッタリング法でゲート絶縁層60
2を形成することが好ましい。スパッタリング法により酸化シリコン膜を形成する場合に
は、ターゲットとしてシリコンターゲットまたは石英ターゲットを用い、スパッタガスと
して酸素、または酸素とアルゴンの混合ガスを用いて行う。
レイン電極層615a2、ソース電極及びドレイン電極層615b側から酸化シリコン層
と窒化シリコン層を積層した構造とすることもできる。ここでは、酸素とアルゴンの混合
ガス雰囲気下でスパッタリング法により厚さ100nmの酸化シリコン層を形成する。
チングを行ってゲート絶縁層602の一部を除去して、配線層618に達する開口623
を形成する(図16(D))。図示しないが、開口623の形成時にソース電極及びドレ
イン電極層615bに達する開口を形成してもよい。
グラフィ工程によりゲート電極層611(ゲート電極層611a及びゲート電極層611
b)及び配線層614を形成する。なお、レジストマスクをインクジェット法で形成して
もよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため
、製造コストを低減することができる。
層614の材料は、Mo、Ti、Cr、Ta、W、Al、Cu、Nd、Scなどの金属材
料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することが
できる。
び配線層614として、スパッタリング法により厚さ150nmのチタン膜を形成する。
00℃以下とすればよく、より好ましくは250℃以上350℃以下で行う。なお、第2
の加熱処理は、不活性ガス雰囲気下または酸素ガス雰囲気下で行えばよい。ここでは、窒
素ガス雰囲気下250℃で1時間の加熱処理を行えばよい。第2の加熱処理は、酸化物半
導体層の一部(チャネル形成領域)がゲート絶縁層602と接した状態で行われる。なお
、第2の加熱処理は、トランジスタ610上に保護絶縁層や平坦化絶縁層を形成した後に
行ってもよい。
加熱処理を行ってもよい。この加熱処理は一定の加熱温度に保持することで行ってもよい
し、室温から、100℃以上200℃以下の加熱温度への昇温と、加熱温度から室温まで
の降温と、を複数回繰り返して行ってもよい。また、この加熱処理は、絶縁性酸化物層の
形成前に、減圧下で行ってもよい。
12を有するトランジスタ610を形成することができる(図16(E))。
よい。なお、図示しないが、ゲート絶縁層602、保護絶縁層や平坦化絶縁層にソース電
極及びドレイン電極層615bに達する開口を形成し、その開口に、ソース電極及びドレ
イン電極層615bと電気的に接続する配線層を形成する。
本実施の形態では、図14(B)に示すトランジスタに近い構造のものを用いて、本発
明の一態様であるトランジスタについて、エネルギーバンド図を参照して説明する。
の縦断面図を示す。ゲート電極(GE1)上にゲート絶縁膜(GI)を介して酸化物半導
体膜(OS)が設けられ、その上にソース電極(S)及びドレイン電極(D)が設けられ
ている。
A)はソースとドレインの間の電圧を等電位(Vd=0V)とした場合を示し、図18(
B)はソースに対しドレインに正の電位(Vd>0)を加えた場合を示す。
19(A)は、ゲート(G1)に正の電位(+Vg)が印加された状態であり、ソースと
ドレインの間にキャリア(電子)が流れるオン状態を示している。また、図19(B)は
、ゲート(G1)に負の電位(−Vg)が印加された状態であり、オフ状態(少数キャリ
アは流れない状態)である場合を示す。
係を示す。
、従来の酸化物半導体は一般にn型であり、その場合のフェルミ準位(Ef)は、バンド
ギャップ中央に位置する真性フェルミ準位(Ei)から離れて、伝導帯寄りに位置してい
る。なお、酸化物半導体において水素の一部はドナーとなりn型化する一つの要因である
ことが知られている。
ら除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化すること
により真性(i型)とし、または真性型とせんとしたものである。すなわち、不純物を添
加してi型化するのでなく、水素や水等の不純物を極力除去したことにより、高純度化さ
れたi型(真性半導体)またはそれに近づけることを特徴としている。そうすることによ
り、フェルミ準位(Ef)は真性フェルミ準位(Ei)と同じレベルにまですることがで
きる。
は4.3eVと言われている。ソース電極及びドレイン電極を構成するチタン(Ti)仕
事関数は、酸化物半導体の電子親和力(χ)とほぼ等しい。この場合、金属−酸化物半導
体界面において、電子に対してショットキー型の障壁は形成されない。
合、両者が接触すると図18(A)で示すようなエネルギーバンド図(模式図)が示され
る。
、破線はゲートに正の電圧(Vg>0)を印加した場合を示す。ゲートに電圧が印加され
ない場合は、高いポテンシャル障壁の為に電極から酸化物半導体側へキャリア(電子)が
注入されず電流を流さないオフ状態を示す。一方、ゲートに正の電圧を印加するとポテン
シャル障壁が低下し、電流を流すオン状態を示す。
体との界面における、酸化物半導体側のエネルギー的に安定な最低部を移動する。
アであるホールは実質的にゼロであるため、電流は限りなくゼロに近い値となる。
子であっても、オフ電流が10−13A以下であり、サブスレッショルドスイング値(S
値)が0.1V/dec.(ゲート絶縁膜厚100nm)である。
ことにより、薄膜トランジスタの動作を良好なものとすることができる。特に、オフ電流
を低減することができる。
本実施の形態は、本発明の一態様である、実施の形態1に示す半導体装置を適用した中
央演算処理装置(CPU)について説明する。
グコントロール回路802、命令解析デコーダー803、レジスタアレイ804、アドレ
スロジックバッファ回路805、データバスインターフェイス806、ALU807(演
算論理装置)、命令レジスタ808などより構成されている。
タを用いることができる。実施の形態1乃至実施の形態7で説明したトランジスタは、酸
化物半導体層を用いているため、電界効果移動度を大きくすることができる。また、水素
濃度を十分に低減すると、トランジスタのオフ電流を極めて小さい値とすることができ、
CPU801の少なくとも一部を水素濃度が十分に低減された酸化物半導体層を有するト
ランジスタで構成することによって中央演算処理装置の消費電力を低くすることができる
。
報に変換し、他のブロックに送り出す機能を有する。また、内部の動作に応じて、メモリ
データの読み込み、書き込みなどの指示を外部に与える。
を有する。
る。
タをやりとりする機能を有する。
を有する。
タを用いると、リーク電流が低減されるため、スタンバイ時の消費電力(待機電力)が低
減される。そのため、このような中央処理装置の省電力化を図ることができる。CPU8
01が有する各回路のうち、特にレジスタアレイ804または命令レジスタ808が有す
る記憶素子として、例えば実施の形態1にて説明した記憶素子を適用することができる。
本実施の形態では、本発明の一態様である半導体装置について説明する。実施の形態1
乃至実施の形態7で説明したトランジスタを適用した半導体装置の一例として、非接触で
データの入出力が可能である無線通信半導体装置について説明する。非接触でデータの入
出力が可能である無線通信半導体装置は、RFIDタグ、IDタグ、ICタグ、RFタグ
、無線タグ、電子タグまたは無線チップとも呼ばれる。
参照して説明する。図22(A)に示す無線通信半導体装置は、(オンチップ)アンテナ
が設けられた半導体集積回路チップ900と、(ブースター)アンテナ902が設けられ
た支持基板904と、を有する。半導体集積回路チップ900は、支持基板904及びア
ンテナ902上に形成された絶縁層908上に設けられている。絶縁層908としては、
支持基板904及びアンテナ902上に半導体集積回路チップ900を固定することがで
きるものを用いればよく、例えばシール材などにより形成すればよい。
誤動作や半導体素子の損傷)を防止するために導電性遮蔽体が設けられていることが好ま
しい。導電性遮蔽体の抵抗が高く、アンテナ902のパターン間を導通させない場合には
、アンテナ902と半導体集積回路チップ900の表面に設けられる導電性遮蔽体とは接
して設けられてもよい。
を構成する複数のトランジスタなどの素子が設けられる。これらのメモリ部やロジック部
を構成するトランジスタとして、実施の形態1乃至実施の形態7で説明したトランジスタ
を用いることができる。
チップ)アンテナと半導体集積回路の拡大図を示す。図23(A)において、アンテナ9
12は巻き数が1である矩形のループアンテナであるが、これに限定されない。アンテナ
912は、曲線を有する形状(例えば円形)であってもよく、アンテナ912の巻き数は
、複数であってもよい。アンテナ912の巻き数を1とすると、半導体集積回路910と
アンテナ912の間に生じる寄生容量を低減することができるため、好ましい。
囲むように配置されており、破線で示す給電点918に相当する部分以外は、アンテナ9
12は半導体集積回路910とは異なる領域に配置されている。図23(A)に示すよう
に、アンテナ912が半導体集積回路910とは異なる領域に配置されていることで、半
導体集積回路910とアンテナ912の間に生じる寄生容量を低減することができる。た
だし、これに限定されず、図23(B)に示すように、破線で示す給電点918に相当す
る部分以外において、アンテナ912が半導体集積回路910と少なくとも一部重なるよ
うに配置されていてもよい。
における電磁誘導によって、半導体集積回路チップ900が有するアンテナ912と信号
の授受または電力の供給を行うことができる。また、アンテナ902は、主に、破線90
6で囲まれた部分以外の領域において、電波によって、外部の質問器と信号の授受を行う
ことができる。また、信号の授受のみならず、外部の質問器から電力が供給されてもよい
。質問器と半導体集積回路チップ900との間において、キャリア(搬送波)として用い
られる電波の周波数は特に限定されないが、30MHz以上5GHz以下が好ましく、例
えば950MHzまたは2.45GHzなどの周波数帯を用いればよい。
ループアンテナであるが、これに限定されない。アンテナ902は、曲線を有する形状(
例えば円形)であってもよく、アンテナ902の巻き数は、複数であってもよい。アンテ
ナ902の破線906で囲まれた部分において巻き数を1とすると、アンテナ902とア
ンテナ912の間に生じる寄生容量を低減することができるため、好ましい。
式、電磁結合方式またはマイクロ波方式を適用することができる。例えばマイクロ波方式
(例えば、UHF帯(860MHz帯乃至960MHz帯)、2.45GHz帯など)の
場合には、用いる電磁波の波長によりアンテナ902とアンテナ912の長さ及び形状を
決定すればよい。アンテナの形状として、上記した他に、線状(例えば、ダイポールアン
テナ)、平坦な形状(例えば、パッチアンテナまたはリボン型の形状)などが挙げられる
。アンテナの形状として、上記した他に蛇行形状を用いてもよく、またはこれらを組み合
わせてもよい。
は電磁結合方式であってもよい。図24は、電磁誘導方式または電磁結合方式を適用した
例を示す。
支持基板904上に、コイル状のアンテナ912が設けられた半導体集積回路チップ90
0が設けられている。
説明する。図22(B)は、図22(A)に示した半導体集積回路チップ900と支持基
板904に形成されたアンテナ902が積層された半導体装置の斜視図を示す。そして、
図22(C)は、図22(B)の破線X−Yにおける断面図を示す。
6で挟持され、その側面も封止されている。ここでは、複数の半導体集積回路を挟持して
第1の絶縁体と第2の絶縁体を貼り合わせた後、個々の半導体集積回路ごとの積層体に分
断すればよい。分断した積層体に導電性遮蔽体を形成すると、半導体集積回路チップ90
0が完成する。ここで、分断する手段としては、物理的に分断することができる手段であ
れば特定のものに限定されない。例えば、レーザ光を照射することによって分断すること
ができる。
近い位置に配置されているが、これに限定されない。アンテナ912が半導体集積回路9
10よりもアンテナ902に近い位置に配置されていてもよい。
本実施の形態の無線通信半導体装置の構成の一例を示すブロック図である。なお、図22
乃至図24と同じものを指す場合には同じ符号を付している。図25に示す無線通信半導
体装置は、アンテナ902と、半導体集積回路910と、アンテナ912と、を有する。
アンテナ902はブースターアンテナであり、アンテナ912はオンチップアンテナであ
る。
明する。まず、質問器920から電磁波が送信され、アンテナ902が該電磁波を受信す
ると、アンテナ902内に交流の電流が生じ、アンテナ902の周囲に磁界が発生する。
そして、アンテナ902が有するループ状の部分と、ループ状のアンテナ912が電磁結
合することで、アンテナ912に誘導起電力が生じる。半導体集積回路910は、この誘
導起電力を用いることで、信号または電力を質問器920から受け取る。
のときは、半導体集積回路910において生成された信号に従って、アンテナ912に電
流を流してアンテナ902に誘導起電力を生じさせることで、質問器920から送られて
くる電波の反射波にのせて、質問器920に信号を送信することができる。
部分と、主に質問器920からの電波を受信する部分に分けることができる。主に、質問
器920からの電波を受信する部分では、アンテナ902は、電波を受信できる形状であ
ればよい。例えば、ダイポールアンテナ、折り返しダイポールアンテナ、スロットアンテ
ナ、メアンダラインアンテナ、マイクロストリップアンテナなどを用いればよい。
する場合のみを示したが、これに限定されない。電力用のアンテナと信号を送受信するア
ンテナを別に設けてもよい。電力用のアンテナと信号を送受信するアンテナを別に設ける
ことで、電力を供給する電波の周波数と、信号を送るための電波の周波数を異ならせるこ
とができ、電力の供給と信号の送受信をそれぞれ高効率で行うことができる。
触で通信するブースターアンテナを用いているため、外付けのアンテナを半導体集積回路
に物理的に直接接続する場合と比較して、外力によって半導体集積回路とアンテナの接続
が分断されにくく、該接続における初期不良の発生も抑えることができる。
ップアンテナのみを用いる場合と比較して、オンチップアンテナの寸法または形状が半導
体集積回路の面積の制約を受けにくい。そのため、受信可能な電波の周波数帯が限定され
ず、オンチップアンテナのみを用いる場合よりも通信距離を長くすることができる。
集積回路は、可撓性基板に形成する場合には可撓性基板上に素子を直接形成してもよいし
、ガラス基板などの作製用基板に半導体集積回路を形成し、プラスチック基板などの可撓
性基板へ転置してもよい。また、作製用基板に形成した半導体集積回路を可撓性基板へ転
置する方法は特に限定されず、例えば、作製基板と半導体集積回路の間に剥離層を形成す
る方法を用いることができる。
を形成することができる。この場合には、形成した金属酸化物を結晶化することで脆弱化
し、被剥離層である半導体集積回路を含む素子層を作製基板から剥離すればよい。また、
金属酸化物を結晶化した後、さらに剥離層の一部を溶液またはフッ化ハロゲンガス(NF
3、BrF3、ClF3など)を用いて除去し、剥離してもよい。
リコン膜、水素含有合金膜または酸素含有合金膜など)を用い、作製基板として透光性を
有する基板を用いた場合には、作製基板から剥離層にレーザ光を照射して、剥離層内に含
有する窒素、酸素や水素を気化させて剥離してもよい。
ハロゲンガスによるエッチング)に除去する方法を用いてもよい。なお、この場合には、
剥離層を用いなくてもよい。
形成し、この溝をきっかけとして用いて剥離を行ってもよい。
法としては、例えば、人間の手や把治具で引き剥がす処理、またはローラーを回転させな
がら分離する処理などが挙げられる。
をタングステンにより形成した場合には、アンモニア水と過酸化水素水の混合液により、
剥離層をエッチングしつつ剥離を行うことができる。
実施の形態の半導体装置に適用することで、消費電力を低くすることができる。
することができる。
頼性の高い半導体装置を提供することができる。
することができる。
本実施の形態は、本発明の一態様として、実施の形態9で説明した無線通信半導体装置
を適用した例について説明する。
適用例を示す。半導体装置1000は、電磁波の送信と受信ができるという機能を活用し
て、様々な物品やシステムに用いることができる。物品としては、例えば、鍵(図26(
A)を参照)、紙幣、硬貨、有価証券類、無記名債券類、証書類(運転免許証や住民票な
ど、図26(B)を参照)、書籍類、容器類(シャーレなど、図26(C)を参照)、装
身具(鞄や眼鏡など、図26(D)を参照)、包装用容器類(包装紙やボトルなど、図2
6(E)及び(F)を参照)、記録媒体(ディスクやビデオテープなど)、乗物類(自転
車など)、食品類、衣類、生活用品類、電子機器(液晶表示装置、EL表示装置、テレビ
ジョン装置、携帯端末など)などが挙げられる。半導体装置1000は、上記のような様
々な形状の物品の表面に貼り付けたり、埋め込んだりして、固定される。また、ここでシ
ステムとしては、物品管理システム、認証機能システム、流通システムなどが挙げられる
。
い半導体装置を用いることで、信頼性の高いシステムを実現することができる。
本実施の形態は、実施の形態1乃至実施の形態7にて説明したトランジスタを適用した
表示装置について説明する。
、ここでは一例として、電気泳動素子を用いた電子ペーパーについて説明する。
面図を示す。電子ペーパーは、紙と同程度に視認性が高く、他の表示パネルに比べて消費
電力が低く、薄型化、軽量化が可能である。
ボール方式とは、白と黒に塗り分けられた球形の粒子を表示素子に用いる電極層間に配置
し、電極層間の電圧によって球形粒子の向きを制御することで、画像を表示する方式をい
う。
動回路部1116を有する。表示部1114は、基板1100上のトランジスタ1102
と接続された第1の電極層1104と、基板1106上に設けられた第2の電極層110
8と、第1の電極層1104と第2の電極層1108の間に配された球形粒子1110と
、を有する。球形粒子1110は、黒色領域1110a及び白色領域1110bを有し、
周りに液体で満たされているキャビティ1110cを含む。球形粒子1110の周囲には
有機樹脂などの充填材1112が充填されている。第2の電極層1108は、共通電極(
対向電極)に相当し、共通電位線と電気的に接続されている。なお、駆動回路部1116
は、表示部1114内のトランジスタ1102と同一の工程で形成されたトランジスタを
含む。
)では、図27(A)における球形粒子1110に代えてマイクロカプセル1118を用
いる。マイクロカプセル1118は、透明な液体1118cと、負に帯電した黒色粒子1
118aと、正に帯電した白色粒子1118bと、を有する。マイクロカプセル1118
の大きさは、直径10μm〜200μm程度である。
118は、第1の電極層1104と第2の電極層1108によって電場が与えられると第
1の粒子である白色粒子1118bと、第2の粒子である黒色粒子1118aが逆の方向
に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動
表示素子である。電気泳動表示素子は、反射率が高いため補助ライトは不要であり、消費
電力が小さく、薄暗い場所でも視認性が高い。また、表示部に電源が供給されていない状
態であっても、一度表示した像を保持することが可能である。
である。また、第1の粒子と第2の粒子の色は黒色と白色に限定されず、異なるもの(無
色を含む)であればよい。
る。電子インクは、ガラス、プラスチック、布、紙などの表面に印刷することができる。
また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である
。
材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、
エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合
材料を用いればよい。
104と、第2の電極層1108と、リブ1120に囲まれた空間1122に、正に帯電
した黒色粉粒体1124Aと、負に帯電した白色粉粒体1124Bと、を充填する。なお
、空間1122には、例えばエアが充填されていればよい。
体1124Aと、白色粉粒体1124Bが逆の方向に移動し、白または黒を表示すること
ができる。粉粒体として赤、黄、青のようなカラー粉体を用いてもよい。
を用いることができる。ここで、プラスチック基板としては、FRP(Fibergla
ss−Reinforced Plastics)板、PVF(Poly Vinyl
Fluoride)フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用い
ることができる。また、アルミニウムホイルをPVFフィルムやポリエステルフィルムで
挟んだ構造のシートを用いてもよい。
剥離層を形成し、該剥離層上に素子を形成し、該素子の上面を別の基板に接着して剥離層
を除去することで移し替えて、該別の基板からプラスチック基板上に移し替えればよい。
ここで、剥離層としては、例えば酸化タングステンを用いることができる。剥離層を酸化
タングステンにより形成すると、水により剥離することができるため好ましい。また、上
記した別の基板もまたプラスチック基板であってもよい。
駆動回路を画素回路と同一基板上に形成することができるので、倍速駆動を可能とするな
ど、付加価値の高い電子ペーパーを提供することができる。
ーの一例について説明したが、これに限定されず、他の態様の電子ペーパーであってもよ
い。例えば、表示素子に液晶素子またはEL素子を用いた電子ペーパーとしてもよい。
る。
本実施の形態は、実施の形態11で説明した表示装置を表示部に適用した、本発明の一
態様である電子機器について説明する。
、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置(
カーオーディオ、オーディオコンポなど)、コンピュータ、ゲーム機器、携帯情報端末(
モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍など)、記録媒体を備
えた画像再生装置(具体的にはDigital Versatile Disc(DVD
)などの記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙
げられる。
2を含み、入力された様々な情報(静止画、動画、テキスト画像など)を表示部1202
に表示する機能を有する。なお図28(A)に示すディスプレイが有する機能はこれに限
定されず、例えばスピーカーを具備していてもよいし、情報の表示のみならず入力も可能
なタッチパネルであってもよい。
ている。表示部1212により、映像を表示することが可能である。また、ここでは、壁
1210に固定して筐体の裏側を支持した構成を示している。
、リモコン操作機1215により行うことができる。リモコン操作機1215が備える操
作キー1214により、チャンネルや音量の操作を行うことができ、表示部1212に表
示される映像を操作することができる。また、リモコン操作機1215に、当該リモコン
操作機1215から出力する情報を表示する表示部1213を設ける構成としてもよい。
るとよい。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介し
て有線または無線による通信ネットワークに接続することにより、一方向(送信者から受
信者)または双方向(送信者と受信者間、あるいは受信者間同士など)の情報通信を行う
ことも可能である。
キーボード1223、外部接続ポート1224及びポインティングデバイス1225を含
み、様々な情報(静止画、動画、テキスト画像など)を表示部1222に表示する機能を
有する。なお、図28(C)に示すコンピュータが有する機能はこれに限定されず、例え
ば、情報の表示のみならず入力も可能なタッチパネルであってもよい。
体装置を用いることで、信頼性が高く、消費電力が低い電子機器を実現することができる
。
を用いることで、信頼性が高く、消費電力が低い電子機器を実現することができる。また
、開口率を向上させることもできる。
る。
102 ゲート絶縁層
103 保護絶縁層
110 トランジスタ
111 ゲート電極層
113 チャネル形成領域
114a 高抵抗ソース領域
114b 高抵抗ドレイン領域
115a ソース電極層
115b ドレイン電極層
116 絶縁性酸化物層
120 基板
121 ゲート電極層
122a ゲート絶縁層
122b ゲート絶縁層
123 保護絶縁層
130 酸化物半導体膜
131 酸化物半導体層
132 酸化物半導体層
135a ソース電極層
135b ドレイン電極層
136 絶縁性酸化物層
140 トランジスタ
150 記憶素子
152 行デコーダ
154 書き込み及びリフレッシュ回路
156 列デコーダ
158 書き込み及びリフレッシュ回路
160 論理積回路
162 論理積回路
164 論理積回路
166 スイッチ
168 スイッチ
170 スイッチ
172 センスアンプ
180 記憶素子
182 トランジスタ
184 トランジスタ
186 トランジスタ
188 トランジスタ
190 トランジスタ
192 トランジスタ
194 抵抗素子
196 抵抗素子
200 基板
202 ゲート電極層
204 ゲート絶縁層
206 酸化物半導体層
208 絶縁性酸化物層
210 酸化物半導体層
212 ソース電極及びドレイン電極層
214 保護絶縁層
220 トランジスタ
300 基板
302 ゲート電極層
304 ゲート絶縁層
306a ソース電極及びドレイン電極層
306b ソース電極及びドレイン電極層
308 酸化物半導体膜
310 酸化物半導体層
312 酸化物半導体層
314 絶縁性酸化物層
316 保護絶縁層
320 トランジスタ
400 基板
402 ゲート絶縁層
407 絶縁層
410 トランジスタ
411 ゲート電極層
412 酸化物半導体層
414a 配線層
414b 配線層
415a ソース電極層
415b ドレイン電極層
421a 開口
421b 開口
512 酸化物半導体層
520 トランジスタ
521 トランジスタ
522 絶縁層
524 導電層
527 導電層
600 基板
602 ゲート絶縁層
607 絶縁層
610 トランジスタ
611 ゲート電極層
611a ゲート電極層
611b ゲート電極層
612 酸化物半導体層
614 配線層
615a ソース電極及びドレイン電極層
615b ソース電極及びドレイン電極層
615a1 ソース電極及びドレイン電極層
615a2 ソース電極及びドレイン電極層
618 配線層
623 開口
801 CPU
802 タイミングコントロール回路
803 命令解析デコーダー
804 レジスタアレイ
805 アドレスロジックバッファ回路
806 データバスインターフェイス
807 ALU
808 命令レジスタ
900 半導体集積回路チップ
902 アンテナ
904 支持基板
906 破線
908 絶縁層
910 半導体集積回路
912 アンテナ
914 絶縁体
916 絶縁体
918 給電点
920 質問器
1000 半導体装置
1100 基板
1102 トランジスタ
1104 電極層
1106 基板
1108 電極層
1110 球形粒子
1112 充填材
1114 表示部
1116 駆動回路部
1118 マイクロカプセル
1120 リブ
1122 空間
1200 筐体
1201 支持台
1202 表示部
1210 壁
1211 筐体
1212 表示部
1213 表示部
1214 操作キー
1215 リモコン操作機
1220 本体
1221 筐体
1222 表示部
1223 キーボード
1224 外部接続ポート
1225 ポインティングデバイス
Claims (4)
- 複数の記憶素子を有するメモリ回路を有し、
前記記憶素子は、トランジスタを有し、
前記トランジスタは、ゲート電極と、前記ゲート電極上のゲート絶縁膜と、前記ゲート絶縁膜上の酸化物半導体層と、前記酸化物半導体層上に接する絶縁膜と、を有し、
前記酸化物半導体層は、InとGaとZnとを有し、
前記絶縁膜は、酸素を有し、
前記トランジスタのチャネル幅1μmあたりのオフ電流は、ソースードレイン間電圧が10Vであるときに、ソース−ゲート間電圧が−5Vから−20Vの範囲にわたって、1×10−17A/μm以下であることを特徴とする半導体装置。 - 複数の記憶素子を有するメモリ回路を有し、
前記記憶素子は、トランジスタを有し、
前記トランジスタは、酸化物半導体層と、前記酸化物半導体層上のゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極と、を有し、
前記酸化物半導体層は、InとGaとZnとを有し、
前記ゲート絶縁膜は、酸素を有し、
前記トランジスタのチャネル幅1μmあたりのオフ電流は、ソースードレイン間電圧が10Vであるときに、ソース−ゲート間電圧が−5Vから−20Vの範囲にわたって、1×10−17A/μm以下であることを特徴とする半導体装置。 - 請求項2において、
前記トランジスタのチャネル幅方向において、前記ゲート電極の長さは、前記酸化物半導体層の長さよりも大きいことを特徴とする半導体装置。 - 請求項1乃至請求項3のいずれか一において、
前記メモリ回路はDRAMであることを特徴とする半導体装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009242871 | 2009-10-21 | ||
JP2009242871 | 2009-10-21 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016062295A Division JP2016154246A (ja) | 2009-10-21 | 2016-03-25 | 半導体装置、中央演算処理装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018244198A Division JP6697066B2 (ja) | 2009-10-21 | 2018-12-27 | トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017199921A true JP2017199921A (ja) | 2017-11-02 |
JP6462777B2 JP6462777B2 (ja) | 2019-01-30 |
Family
ID=43878614
Family Applications (10)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010236149A Withdrawn JP2011109084A (ja) | 2009-10-21 | 2010-10-21 | 半導体装置 |
JP2014214277A Withdrawn JP2015046617A (ja) | 2009-10-21 | 2014-10-21 | 記憶装置 |
JP2014214278A Withdrawn JP2015035621A (ja) | 2009-10-21 | 2014-10-21 | 半導体装置 |
JP2016062295A Withdrawn JP2016154246A (ja) | 2009-10-21 | 2016-03-25 | 半導体装置、中央演算処理装置 |
JP2017117629A Active JP6462777B2 (ja) | 2009-10-21 | 2017-06-15 | 半導体装置 |
JP2018244198A Active JP6697066B2 (ja) | 2009-10-21 | 2018-12-27 | トランジスタ |
JP2020076596A Active JP6999737B2 (ja) | 2009-10-21 | 2020-04-23 | 液晶表示装置 |
JP2021207906A Active JP7139509B2 (ja) | 2009-10-21 | 2021-12-22 | 半導体装置 |
JP2022141984A Active JP7279248B2 (ja) | 2009-10-21 | 2022-09-07 | 半導体装置 |
JP2023077826A Pending JP2023095991A (ja) | 2009-10-21 | 2023-05-10 | 半導体装置 |
Family Applications Before (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010236149A Withdrawn JP2011109084A (ja) | 2009-10-21 | 2010-10-21 | 半導体装置 |
JP2014214277A Withdrawn JP2015046617A (ja) | 2009-10-21 | 2014-10-21 | 記憶装置 |
JP2014214278A Withdrawn JP2015035621A (ja) | 2009-10-21 | 2014-10-21 | 半導体装置 |
JP2016062295A Withdrawn JP2016154246A (ja) | 2009-10-21 | 2016-03-25 | 半導体装置、中央演算処理装置 |
Family Applications After (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018244198A Active JP6697066B2 (ja) | 2009-10-21 | 2018-12-27 | トランジスタ |
JP2020076596A Active JP6999737B2 (ja) | 2009-10-21 | 2020-04-23 | 液晶表示装置 |
JP2021207906A Active JP7139509B2 (ja) | 2009-10-21 | 2021-12-22 | 半導体装置 |
JP2022141984A Active JP7279248B2 (ja) | 2009-10-21 | 2022-09-07 | 半導体装置 |
JP2023077826A Pending JP2023095991A (ja) | 2009-10-21 | 2023-05-10 | 半導体装置 |
Country Status (7)
Country | Link |
---|---|
US (6) | US8803142B2 (ja) |
EP (1) | EP2491586B1 (ja) |
JP (10) | JP2011109084A (ja) |
KR (2) | KR101490726B1 (ja) |
CN (3) | CN102723364B (ja) |
TW (3) | TWI603435B (ja) |
WO (1) | WO2011048968A1 (ja) |
Families Citing this family (249)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011048968A1 (en) * | 2009-10-21 | 2011-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR101939712B1 (ko) | 2009-10-29 | 2019-01-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
WO2011055625A1 (en) * | 2009-11-06 | 2011-05-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and operating method thereof |
KR101753927B1 (ko) * | 2009-11-06 | 2017-07-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR101790365B1 (ko) | 2009-11-20 | 2017-10-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR20220137807A (ko) | 2009-11-20 | 2022-10-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
EP3550604A1 (en) | 2009-12-25 | 2019-10-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8780629B2 (en) | 2010-01-15 | 2014-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
US8415731B2 (en) | 2010-01-20 | 2013-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor storage device with integrated capacitor and having transistor overlapping sections |
KR20130007597A (ko) * | 2010-03-08 | 2013-01-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치를 제작하는 방법 |
CN110718557B (zh) * | 2010-03-08 | 2023-12-26 | 株式会社半导体能源研究所 | 半导体装置及半导体装置的制造方法 |
US8207025B2 (en) | 2010-04-09 | 2012-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
US8411524B2 (en) * | 2010-05-06 | 2013-04-02 | Micron Technology, Inc. | Techniques for refreshing a semiconductor memory device |
TWI406415B (zh) * | 2010-05-12 | 2013-08-21 | Prime View Int Co Ltd | 薄膜電晶體陣列基板及其製造方法 |
WO2012002186A1 (en) | 2010-07-02 | 2012-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP5739257B2 (ja) | 2010-08-05 | 2015-06-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US8922236B2 (en) | 2010-09-10 | 2014-12-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device and method for inspecting the same |
TWI670711B (zh) | 2010-09-14 | 2019-09-01 | 日商半導體能源研究所股份有限公司 | 記憶體裝置和半導體裝置 |
US8767443B2 (en) | 2010-09-22 | 2014-07-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device and method for inspecting the same |
TWI574259B (zh) | 2010-09-29 | 2017-03-11 | 半導體能源研究所股份有限公司 | 半導體記憶體裝置和其驅動方法 |
TWI539456B (zh) | 2010-10-05 | 2016-06-21 | 半導體能源研究所股份有限公司 | 半導體記憶體裝置及其驅動方法 |
WO2012053374A1 (en) | 2010-10-20 | 2012-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving semiconductor device |
TWI543158B (zh) | 2010-10-25 | 2016-07-21 | 半導體能源研究所股份有限公司 | 半導體儲存裝置及其驅動方法 |
US8780614B2 (en) | 2011-02-02 | 2014-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device |
US8975680B2 (en) | 2011-02-17 | 2015-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device and method manufacturing semiconductor memory device |
US8854867B2 (en) | 2011-04-13 | 2014-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and driving method of the memory device |
US8797788B2 (en) | 2011-04-22 | 2014-08-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR101963457B1 (ko) * | 2011-04-29 | 2019-03-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기억 장치 및 그 구동 방법 |
KR101874144B1 (ko) * | 2011-05-06 | 2018-07-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기억 장치 |
WO2012169397A1 (ja) * | 2011-06-07 | 2012-12-13 | シャープ株式会社 | 薄膜トランジスタ、その製造方法、および表示素子 |
JP2013016243A (ja) * | 2011-06-09 | 2013-01-24 | Semiconductor Energy Lab Co Ltd | 記憶装置 |
US8891285B2 (en) * | 2011-06-10 | 2014-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device |
JP6009226B2 (ja) * | 2011-06-10 | 2016-10-19 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP6005401B2 (ja) | 2011-06-10 | 2016-10-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US9490241B2 (en) | 2011-07-08 | 2016-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a first inverter and a second inverter |
US20130023129A1 (en) | 2011-07-20 | 2013-01-24 | Asm America, Inc. | Pressure transmitter for a semiconductor processing environment |
CN103022012B (zh) | 2011-09-21 | 2017-03-01 | 株式会社半导体能源研究所 | 半导体存储装置 |
TWI591611B (zh) * | 2011-11-30 | 2017-07-11 | 半導體能源研究所股份有限公司 | 半導體顯示裝置 |
US8981367B2 (en) | 2011-12-01 | 2015-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP6081171B2 (ja) | 2011-12-09 | 2017-02-15 | 株式会社半導体エネルギー研究所 | 記憶装置 |
JP6105266B2 (ja) * | 2011-12-15 | 2017-03-29 | 株式会社半導体エネルギー研究所 | 記憶装置 |
US8907392B2 (en) | 2011-12-22 | 2014-12-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device including stacked sub memory cells |
US8704221B2 (en) * | 2011-12-23 | 2014-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP6046514B2 (ja) * | 2012-03-01 | 2016-12-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP6100559B2 (ja) | 2012-03-05 | 2017-03-22 | 株式会社半導体エネルギー研究所 | 半導体記憶装置 |
KR20230104756A (ko) | 2012-05-10 | 2023-07-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US8929128B2 (en) | 2012-05-17 | 2015-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Storage device and writing method of the same |
JP6050721B2 (ja) * | 2012-05-25 | 2016-12-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9209102B2 (en) | 2012-06-29 | 2015-12-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Passivation structure and method of making the same |
US8884405B2 (en) * | 2012-06-29 | 2014-11-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Passivation scheme |
KR102241249B1 (ko) * | 2012-12-25 | 2021-04-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 저항 소자, 표시 장치, 및 전자기기 |
US20160376700A1 (en) | 2013-02-01 | 2016-12-29 | Asm Ip Holding B.V. | System for treatment of deposition reactor |
JP2014239201A (ja) * | 2013-05-08 | 2014-12-18 | ソニー株式会社 | 半導体装置、アンテナスイッチ回路、および無線通信装置 |
JP6410496B2 (ja) | 2013-07-31 | 2018-10-24 | 株式会社半導体エネルギー研究所 | マルチゲート構造のトランジスタ |
US9607991B2 (en) | 2013-09-05 | 2017-03-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR102294507B1 (ko) * | 2013-09-06 | 2021-08-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US9269822B2 (en) | 2013-09-12 | 2016-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
CN104460143B (zh) * | 2013-09-17 | 2017-12-15 | 瀚宇彩晶股份有限公司 | 像素结构及其制造方法 |
JP2015084418A (ja) | 2013-09-23 | 2015-04-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP6570817B2 (ja) | 2013-09-23 | 2019-09-04 | 株式会社半導体エネルギー研究所 | 半導体装置 |
DE102013111501B4 (de) | 2013-10-18 | 2024-02-08 | Universität Stuttgart | Dünnschichttransistor und Verfahren zu seiner Herstellung |
JP6457239B2 (ja) | 2013-10-31 | 2019-01-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9960620B2 (en) | 2014-09-16 | 2018-05-01 | Navitas Semiconductor, Inc. | Bootstrap capacitor charging circuit for GaN devices |
US9571093B2 (en) | 2014-09-16 | 2017-02-14 | Navitas Semiconductor, Inc. | Half bridge driver circuits |
US9960154B2 (en) | 2014-09-19 | 2018-05-01 | Navitas Semiconductor, Inc. | GaN structures |
US10941490B2 (en) | 2014-10-07 | 2021-03-09 | Asm Ip Holding B.V. | Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same |
US9633710B2 (en) | 2015-01-23 | 2017-04-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for operating semiconductor device |
CN104658463A (zh) * | 2015-03-09 | 2015-05-27 | 合肥京东方光电科技有限公司 | 一种显示面板的设置方法和设置系统 |
US10276355B2 (en) | 2015-03-12 | 2019-04-30 | Asm Ip Holding B.V. | Multi-zone reactor, system including the reactor, and method of using the same |
US9852926B2 (en) * | 2015-10-20 | 2017-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method for semiconductor device |
KR20180071283A (ko) * | 2015-10-21 | 2018-06-27 | 도레이 카부시키가이샤 | 콘덴서 및 그의 제조 방법 및 그것을 사용한 무선 통신 장치 |
US9773787B2 (en) | 2015-11-03 | 2017-09-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, memory device, electronic device, or method for driving the semiconductor device |
US11139308B2 (en) | 2015-12-29 | 2021-10-05 | Asm Ip Holding B.V. | Atomic layer deposition of III-V compounds to form V-NAND devices |
US10411013B2 (en) | 2016-01-22 | 2019-09-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and memory device |
US10529554B2 (en) | 2016-02-19 | 2020-01-07 | Asm Ip Holding B.V. | Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches |
US9831867B1 (en) | 2016-02-22 | 2017-11-28 | Navitas Semiconductor, Inc. | Half bridge driver circuits |
US11453943B2 (en) | 2016-05-25 | 2022-09-27 | Asm Ip Holding B.V. | Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor |
US9859151B1 (en) | 2016-07-08 | 2018-01-02 | Asm Ip Holding B.V. | Selective film deposition method to form air gaps |
US10612137B2 (en) | 2016-07-08 | 2020-04-07 | Asm Ip Holdings B.V. | Organic reactants for atomic layer deposition |
US9887082B1 (en) | 2016-07-28 | 2018-02-06 | Asm Ip Holding B.V. | Method and apparatus for filling a gap |
US9812320B1 (en) | 2016-07-28 | 2017-11-07 | Asm Ip Holding B.V. | Method and apparatus for filling a gap |
US11532757B2 (en) | 2016-10-27 | 2022-12-20 | Asm Ip Holding B.V. | Deposition of charge trapping layers |
US10714350B2 (en) | 2016-11-01 | 2020-07-14 | ASM IP Holdings, B.V. | Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures |
KR102546317B1 (ko) | 2016-11-15 | 2023-06-21 | 에이에스엠 아이피 홀딩 비.브이. | 기체 공급 유닛 및 이를 포함하는 기판 처리 장치 |
US11447861B2 (en) | 2016-12-15 | 2022-09-20 | Asm Ip Holding B.V. | Sequential infiltration synthesis apparatus and a method of forming a patterned structure |
US11581186B2 (en) | 2016-12-15 | 2023-02-14 | Asm Ip Holding B.V. | Sequential infiltration synthesis apparatus |
US11390950B2 (en) | 2017-01-10 | 2022-07-19 | Asm Ip Holding B.V. | Reactor system and method to reduce residue buildup during a film deposition process |
US10468261B2 (en) | 2017-02-15 | 2019-11-05 | Asm Ip Holding B.V. | Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures |
US10529563B2 (en) * | 2017-03-29 | 2020-01-07 | Asm Ip Holdings B.V. | Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures |
CN106960683B (zh) * | 2017-03-31 | 2020-05-05 | 深圳市华星光电技术有限公司 | 一种应用于液晶显示器的动态随机存储器及其存取方法 |
US10770286B2 (en) | 2017-05-08 | 2020-09-08 | Asm Ip Holdings B.V. | Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures |
JP7191820B2 (ja) | 2017-06-02 | 2022-12-19 | 株式会社半導体エネルギー研究所 | 半導体装置、電子部品及び電子機器 |
JP6920656B2 (ja) * | 2017-06-07 | 2021-08-18 | パナソニックIpマネジメント株式会社 | 半導体電極及びそれを備えたデバイス、並びに、半導体電極の製造方法 |
US11306395B2 (en) | 2017-06-28 | 2022-04-19 | Asm Ip Holding B.V. | Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus |
KR20190009245A (ko) | 2017-07-18 | 2019-01-28 | 에이에스엠 아이피 홀딩 비.브이. | 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물 |
US10665604B2 (en) | 2017-07-21 | 2020-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, semiconductor wafer, memory device, and electronic device |
US10590535B2 (en) | 2017-07-26 | 2020-03-17 | Asm Ip Holdings B.V. | Chemical treatment, deposition and/or infiltration apparatus and method for using the same |
US10770336B2 (en) | 2017-08-08 | 2020-09-08 | Asm Ip Holding B.V. | Substrate lift mechanism and reactor including same |
US10692741B2 (en) | 2017-08-08 | 2020-06-23 | Asm Ip Holdings B.V. | Radiation shield |
US11769682B2 (en) | 2017-08-09 | 2023-09-26 | Asm Ip Holding B.V. | Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith |
US11830730B2 (en) | 2017-08-29 | 2023-11-28 | Asm Ip Holding B.V. | Layer forming method and apparatus |
US11295980B2 (en) | 2017-08-30 | 2022-04-05 | Asm Ip Holding B.V. | Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures |
US10658205B2 (en) | 2017-09-28 | 2020-05-19 | Asm Ip Holdings B.V. | Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber |
CN107957541B (zh) * | 2017-11-21 | 2019-11-08 | 华北电力大学 | 一种功率半导体模块内部并联芯片筛选方法及系统 |
TWI779134B (zh) | 2017-11-27 | 2022-10-01 | 荷蘭商Asm智慧財產控股私人有限公司 | 用於儲存晶圓匣的儲存裝置及批爐總成 |
WO2019103610A1 (en) | 2017-11-27 | 2019-05-31 | Asm Ip Holding B.V. | Apparatus including a clean mini environment |
US10872771B2 (en) | 2018-01-16 | 2020-12-22 | Asm Ip Holding B. V. | Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures |
KR20200108016A (ko) | 2018-01-19 | 2020-09-16 | 에이에스엠 아이피 홀딩 비.브이. | 플라즈마 보조 증착에 의해 갭 충진 층을 증착하는 방법 |
TW202325889A (zh) | 2018-01-19 | 2023-07-01 | 荷蘭商Asm 智慧財產控股公司 | 沈積方法 |
US11081345B2 (en) | 2018-02-06 | 2021-08-03 | Asm Ip Holding B.V. | Method of post-deposition treatment for silicon oxide film |
KR102657269B1 (ko) | 2018-02-14 | 2024-04-16 | 에이에스엠 아이피 홀딩 비.브이. | 주기적 증착 공정에 의해 기판 상에 루테늄-함유 막을 증착하는 방법 |
US10896820B2 (en) | 2018-02-14 | 2021-01-19 | Asm Ip Holding B.V. | Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process |
KR102636427B1 (ko) | 2018-02-20 | 2024-02-13 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 방법 및 장치 |
US10975470B2 (en) | 2018-02-23 | 2021-04-13 | Asm Ip Holding B.V. | Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment |
US11473195B2 (en) | 2018-03-01 | 2022-10-18 | Asm Ip Holding B.V. | Semiconductor processing apparatus and a method for processing a substrate |
KR102646467B1 (ko) | 2018-03-27 | 2024-03-11 | 에이에스엠 아이피 홀딩 비.브이. | 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조 |
CN108598005B (zh) * | 2018-05-02 | 2021-05-07 | 华东师范大学 | 一种低亚阈值摆幅的氧化铟薄膜晶体管的制备方法 |
KR102596988B1 (ko) | 2018-05-28 | 2023-10-31 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 방법 및 그에 의해 제조된 장치 |
US11718913B2 (en) | 2018-06-04 | 2023-08-08 | Asm Ip Holding B.V. | Gas distribution system and reactor system including same |
KR102568797B1 (ko) | 2018-06-21 | 2023-08-21 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 시스템 |
US10797133B2 (en) | 2018-06-21 | 2020-10-06 | Asm Ip Holding B.V. | Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures |
TW202409324A (zh) | 2018-06-27 | 2024-03-01 | 荷蘭商Asm Ip私人控股有限公司 | 用於形成含金屬材料之循環沉積製程 |
CN112292477A (zh) | 2018-06-27 | 2021-01-29 | Asm Ip私人控股有限公司 | 用于形成含金属的材料的循环沉积方法及包含含金属的材料的膜和结构 |
US10388513B1 (en) | 2018-07-03 | 2019-08-20 | Asm Ip Holding B.V. | Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition |
US10755922B2 (en) | 2018-07-03 | 2020-08-25 | Asm Ip Holding B.V. | Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition |
US11430674B2 (en) | 2018-08-22 | 2022-08-30 | Asm Ip Holding B.V. | Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods |
KR20200030162A (ko) | 2018-09-11 | 2020-03-20 | 에이에스엠 아이피 홀딩 비.브이. | 박막 증착 방법 |
US11024523B2 (en) | 2018-09-11 | 2021-06-01 | Asm Ip Holding B.V. | Substrate processing apparatus and method |
US10685703B2 (en) * | 2018-09-12 | 2020-06-16 | Nxp B.V. | Transistor body bias control circuit for SRAM cells |
CN110970344A (zh) | 2018-10-01 | 2020-04-07 | Asm Ip控股有限公司 | 衬底保持设备、包含所述设备的系统及其使用方法 |
KR102592699B1 (ko) | 2018-10-08 | 2023-10-23 | 에이에스엠 아이피 홀딩 비.브이. | 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치 |
KR102546322B1 (ko) | 2018-10-19 | 2023-06-21 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 장치 및 기판 처리 방법 |
US11087997B2 (en) | 2018-10-31 | 2021-08-10 | Asm Ip Holding B.V. | Substrate processing apparatus for processing substrates |
KR20200051105A (ko) | 2018-11-02 | 2020-05-13 | 에이에스엠 아이피 홀딩 비.브이. | 기판 지지 유닛 및 이를 포함하는 기판 처리 장치 |
US11572620B2 (en) | 2018-11-06 | 2023-02-07 | Asm Ip Holding B.V. | Methods for selectively depositing an amorphous silicon film on a substrate |
US10818758B2 (en) | 2018-11-16 | 2020-10-27 | Asm Ip Holding B.V. | Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures |
KR102636428B1 (ko) | 2018-12-04 | 2024-02-13 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 장치를 세정하는 방법 |
US11158513B2 (en) | 2018-12-13 | 2021-10-26 | Asm Ip Holding B.V. | Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures |
TW202037745A (zh) | 2018-12-14 | 2020-10-16 | 荷蘭商Asm Ip私人控股有限公司 | 形成裝置結構之方法、其所形成之結構及施行其之系統 |
TWI819180B (zh) | 2019-01-17 | 2023-10-21 | 荷蘭商Asm 智慧財產控股公司 | 藉由循環沈積製程於基板上形成含過渡金屬膜之方法 |
KR20200102357A (ko) | 2019-02-20 | 2020-08-31 | 에이에스엠 아이피 홀딩 비.브이. | 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법 |
KR102627584B1 (ko) | 2019-02-20 | 2024-01-22 | 에이에스엠 아이피 홀딩 비.브이. | 기판 표면 내에 형성된 오목부를 충진하기 위한 주기적 증착 방법 및 장치 |
JP2020136678A (ja) | 2019-02-20 | 2020-08-31 | エーエスエム・アイピー・ホールディング・ベー・フェー | 基材表面内に形成された凹部を充填するための方法および装置 |
JP2020133004A (ja) | 2019-02-22 | 2020-08-31 | エーエスエム・アイピー・ホールディング・ベー・フェー | 基材を処理するための基材処理装置および方法 |
KR20200108242A (ko) | 2019-03-08 | 2020-09-17 | 에이에스엠 아이피 홀딩 비.브이. | 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체 |
KR20200108248A (ko) | 2019-03-08 | 2020-09-17 | 에이에스엠 아이피 홀딩 비.브이. | SiOCN 층을 포함한 구조체 및 이의 형성 방법 |
KR20200116033A (ko) | 2019-03-28 | 2020-10-08 | 에이에스엠 아이피 홀딩 비.브이. | 도어 개방기 및 이를 구비한 기판 처리 장치 |
KR20200116855A (ko) | 2019-04-01 | 2020-10-13 | 에이에스엠 아이피 홀딩 비.브이. | 반도체 소자를 제조하는 방법 |
KR20200123380A (ko) | 2019-04-19 | 2020-10-29 | 에이에스엠 아이피 홀딩 비.브이. | 층 형성 방법 및 장치 |
KR20200125453A (ko) | 2019-04-24 | 2020-11-04 | 에이에스엠 아이피 홀딩 비.브이. | 기상 반응기 시스템 및 이를 사용하는 방법 |
KR20200130121A (ko) | 2019-05-07 | 2020-11-18 | 에이에스엠 아이피 홀딩 비.브이. | 딥 튜브가 있는 화학물질 공급원 용기 |
KR20200130652A (ko) | 2019-05-10 | 2020-11-19 | 에이에스엠 아이피 홀딩 비.브이. | 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조 |
JP2020188254A (ja) | 2019-05-16 | 2020-11-19 | エーエスエム アイピー ホールディング ビー.ブイ. | ウェハボートハンドリング装置、縦型バッチ炉および方法 |
JP2020188255A (ja) | 2019-05-16 | 2020-11-19 | エーエスエム アイピー ホールディング ビー.ブイ. | ウェハボートハンドリング装置、縦型バッチ炉および方法 |
USD947913S1 (en) | 2019-05-17 | 2022-04-05 | Asm Ip Holding B.V. | Susceptor shaft |
USD975665S1 (en) | 2019-05-17 | 2023-01-17 | Asm Ip Holding B.V. | Susceptor shaft |
KR20200141003A (ko) | 2019-06-06 | 2020-12-17 | 에이에스엠 아이피 홀딩 비.브이. | 가스 감지기를 포함하는 기상 반응기 시스템 |
KR20200143254A (ko) | 2019-06-11 | 2020-12-23 | 에이에스엠 아이피 홀딩 비.브이. | 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조 |
KR20210005515A (ko) | 2019-07-03 | 2021-01-14 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법 |
JP7499079B2 (ja) | 2019-07-09 | 2024-06-13 | エーエスエム・アイピー・ホールディング・ベー・フェー | 同軸導波管を用いたプラズマ装置、基板処理方法 |
CN112216646A (zh) | 2019-07-10 | 2021-01-12 | Asm Ip私人控股有限公司 | 基板支撑组件及包括其的基板处理装置 |
KR20210010307A (ko) | 2019-07-16 | 2021-01-27 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 장치 |
KR20210010820A (ko) | 2019-07-17 | 2021-01-28 | 에이에스엠 아이피 홀딩 비.브이. | 실리콘 게르마늄 구조를 형성하는 방법 |
KR20210010816A (ko) | 2019-07-17 | 2021-01-28 | 에이에스엠 아이피 홀딩 비.브이. | 라디칼 보조 점화 플라즈마 시스템 및 방법 |
US11643724B2 (en) | 2019-07-18 | 2023-05-09 | Asm Ip Holding B.V. | Method of forming structures using a neutral beam |
TW202113936A (zh) | 2019-07-29 | 2021-04-01 | 荷蘭商Asm Ip私人控股有限公司 | 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法 |
CN112309899A (zh) | 2019-07-30 | 2021-02-02 | Asm Ip私人控股有限公司 | 基板处理设备 |
CN112309900A (zh) | 2019-07-30 | 2021-02-02 | Asm Ip私人控股有限公司 | 基板处理设备 |
US11587814B2 (en) | 2019-07-31 | 2023-02-21 | Asm Ip Holding B.V. | Vertical batch furnace assembly |
US11587815B2 (en) | 2019-07-31 | 2023-02-21 | Asm Ip Holding B.V. | Vertical batch furnace assembly |
US11227782B2 (en) | 2019-07-31 | 2022-01-18 | Asm Ip Holding B.V. | Vertical batch furnace assembly |
KR20210018759A (ko) | 2019-08-05 | 2021-02-18 | 에이에스엠 아이피 홀딩 비.브이. | 화학물질 공급원 용기를 위한 액체 레벨 센서 |
USD965044S1 (en) | 2019-08-19 | 2022-09-27 | Asm Ip Holding B.V. | Susceptor shaft |
USD965524S1 (en) | 2019-08-19 | 2022-10-04 | Asm Ip Holding B.V. | Susceptor support |
JP2021031769A (ja) | 2019-08-21 | 2021-03-01 | エーエスエム アイピー ホールディング ビー.ブイ. | 成膜原料混合ガス生成装置及び成膜装置 |
USD979506S1 (en) | 2019-08-22 | 2023-02-28 | Asm Ip Holding B.V. | Insulator |
KR20210024423A (ko) | 2019-08-22 | 2021-03-05 | 에이에스엠 아이피 홀딩 비.브이. | 홀을 구비한 구조체를 형성하기 위한 방법 |
US11286558B2 (en) | 2019-08-23 | 2022-03-29 | Asm Ip Holding B.V. | Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film |
KR20210029090A (ko) | 2019-09-04 | 2021-03-15 | 에이에스엠 아이피 홀딩 비.브이. | 희생 캡핑 층을 이용한 선택적 증착 방법 |
KR20210029663A (ko) | 2019-09-05 | 2021-03-16 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 장치 |
US11562901B2 (en) | 2019-09-25 | 2023-01-24 | Asm Ip Holding B.V. | Substrate processing method |
CN112593212B (zh) | 2019-10-02 | 2023-12-22 | Asm Ip私人控股有限公司 | 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法 |
CN112635282A (zh) | 2019-10-08 | 2021-04-09 | Asm Ip私人控股有限公司 | 具有连接板的基板处理装置、基板处理方法 |
KR20210042810A (ko) | 2019-10-08 | 2021-04-20 | 에이에스엠 아이피 홀딩 비.브이. | 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법 |
KR20210043460A (ko) | 2019-10-10 | 2021-04-21 | 에이에스엠 아이피 홀딩 비.브이. | 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체 |
US12009241B2 (en) | 2019-10-14 | 2024-06-11 | Asm Ip Holding B.V. | Vertical batch furnace assembly with detector to detect cassette |
TWI834919B (zh) | 2019-10-16 | 2024-03-11 | 荷蘭商Asm Ip私人控股有限公司 | 氧化矽之拓撲選擇性膜形成之方法 |
US11637014B2 (en) | 2019-10-17 | 2023-04-25 | Asm Ip Holding B.V. | Methods for selective deposition of doped semiconductor material |
KR20210047808A (ko) | 2019-10-21 | 2021-04-30 | 에이에스엠 아이피 홀딩 비.브이. | 막을 선택적으로 에칭하기 위한 장치 및 방법 |
KR20210050453A (ko) | 2019-10-25 | 2021-05-07 | 에이에스엠 아이피 홀딩 비.브이. | 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조 |
US11379231B2 (en) | 2019-10-25 | 2022-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Data processing system and operation method of data processing system |
US11646205B2 (en) | 2019-10-29 | 2023-05-09 | Asm Ip Holding B.V. | Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same |
KR20210054983A (ko) | 2019-11-05 | 2021-05-14 | 에이에스엠 아이피 홀딩 비.브이. | 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템 |
US11501968B2 (en) | 2019-11-15 | 2022-11-15 | Asm Ip Holding B.V. | Method for providing a semiconductor device with silicon filled gaps |
KR20210062561A (ko) | 2019-11-20 | 2021-05-31 | 에이에스엠 아이피 홀딩 비.브이. | 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템 |
CN112951697A (zh) | 2019-11-26 | 2021-06-11 | Asm Ip私人控股有限公司 | 基板处理设备 |
KR20210065848A (ko) | 2019-11-26 | 2021-06-04 | 에이에스엠 아이피 홀딩 비.브이. | 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법 |
CN112885693A (zh) | 2019-11-29 | 2021-06-01 | Asm Ip私人控股有限公司 | 基板处理设备 |
CN112885692A (zh) | 2019-11-29 | 2021-06-01 | Asm Ip私人控股有限公司 | 基板处理设备 |
JP2021090042A (ja) | 2019-12-02 | 2021-06-10 | エーエスエム アイピー ホールディング ビー.ブイ. | 基板処理装置、基板処理方法 |
KR20210070898A (ko) | 2019-12-04 | 2021-06-15 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 장치 |
US11074946B2 (en) | 2019-12-05 | 2021-07-27 | Nxp B.V. | Temperature dependent voltage differential sense-amplifier |
TW202125596A (zh) | 2019-12-17 | 2021-07-01 | 荷蘭商Asm Ip私人控股有限公司 | 形成氮化釩層之方法以及包括該氮化釩層之結構 |
KR20210080214A (ko) | 2019-12-19 | 2021-06-30 | 에이에스엠 아이피 홀딩 비.브이. | 기판 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조 |
TW202140135A (zh) | 2020-01-06 | 2021-11-01 | 荷蘭商Asm Ip私人控股有限公司 | 氣體供應總成以及閥板總成 |
US11993847B2 (en) | 2020-01-08 | 2024-05-28 | Asm Ip Holding B.V. | Injector |
TW202129068A (zh) | 2020-01-20 | 2021-08-01 | 荷蘭商Asm Ip控股公司 | 形成薄膜之方法及修飾薄膜表面之方法 |
TW202130846A (zh) | 2020-02-03 | 2021-08-16 | 荷蘭商Asm Ip私人控股有限公司 | 形成包括釩或銦層的結構之方法 |
KR20210100010A (ko) | 2020-02-04 | 2021-08-13 | 에이에스엠 아이피 홀딩 비.브이. | 대형 물품의 투과율 측정을 위한 방법 및 장치 |
US11776846B2 (en) | 2020-02-07 | 2023-10-03 | Asm Ip Holding B.V. | Methods for depositing gap filling fluids and related systems and devices |
US11781243B2 (en) | 2020-02-17 | 2023-10-10 | Asm Ip Holding B.V. | Method for depositing low temperature phosphorous-doped silicon |
TW202203344A (zh) | 2020-02-28 | 2022-01-16 | 荷蘭商Asm Ip控股公司 | 專用於零件清潔的系統 |
KR20210116240A (ko) | 2020-03-11 | 2021-09-27 | 에이에스엠 아이피 홀딩 비.브이. | 조절성 접합부를 갖는 기판 핸들링 장치 |
KR20210116249A (ko) | 2020-03-11 | 2021-09-27 | 에이에스엠 아이피 홀딩 비.브이. | 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법 |
CN113394086A (zh) | 2020-03-12 | 2021-09-14 | Asm Ip私人控股有限公司 | 用于制造具有目标拓扑轮廓的层结构的方法 |
KR20210124042A (ko) | 2020-04-02 | 2021-10-14 | 에이에스엠 아이피 홀딩 비.브이. | 박막 형성 방법 |
TW202146689A (zh) | 2020-04-03 | 2021-12-16 | 荷蘭商Asm Ip控股公司 | 阻障層形成方法及半導體裝置的製造方法 |
TW202145344A (zh) | 2020-04-08 | 2021-12-01 | 荷蘭商Asm Ip私人控股有限公司 | 用於選擇性蝕刻氧化矽膜之設備及方法 |
US11821078B2 (en) | 2020-04-15 | 2023-11-21 | Asm Ip Holding B.V. | Method for forming precoat film and method for forming silicon-containing film |
US11996289B2 (en) | 2020-04-16 | 2024-05-28 | Asm Ip Holding B.V. | Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods |
US11898243B2 (en) | 2020-04-24 | 2024-02-13 | Asm Ip Holding B.V. | Method of forming vanadium nitride-containing layer |
KR20210132600A (ko) | 2020-04-24 | 2021-11-04 | 에이에스엠 아이피 홀딩 비.브이. | 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템 |
KR20210132605A (ko) | 2020-04-24 | 2021-11-04 | 에이에스엠 아이피 홀딩 비.브이. | 냉각 가스 공급부를 포함한 수직형 배치 퍼니스 어셈블리 |
KR20210134226A (ko) | 2020-04-29 | 2021-11-09 | 에이에스엠 아이피 홀딩 비.브이. | 고체 소스 전구체 용기 |
KR20210134869A (ko) | 2020-05-01 | 2021-11-11 | 에이에스엠 아이피 홀딩 비.브이. | Foup 핸들러를 이용한 foup의 빠른 교환 |
KR20210141379A (ko) | 2020-05-13 | 2021-11-23 | 에이에스엠 아이피 홀딩 비.브이. | 반응기 시스템용 레이저 정렬 고정구 |
TW202147383A (zh) | 2020-05-19 | 2021-12-16 | 荷蘭商Asm Ip私人控股有限公司 | 基材處理設備 |
KR20210145078A (ko) | 2020-05-21 | 2021-12-01 | 에이에스엠 아이피 홀딩 비.브이. | 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법 |
TW202200837A (zh) | 2020-05-22 | 2022-01-01 | 荷蘭商Asm Ip私人控股有限公司 | 用於在基材上形成薄膜之反應系統 |
TW202201602A (zh) | 2020-05-29 | 2022-01-01 | 荷蘭商Asm Ip私人控股有限公司 | 基板處理方法 |
TW202218133A (zh) | 2020-06-24 | 2022-05-01 | 荷蘭商Asm Ip私人控股有限公司 | 形成含矽層之方法 |
TW202217953A (zh) | 2020-06-30 | 2022-05-01 | 荷蘭商Asm Ip私人控股有限公司 | 基板處理方法 |
KR20220010438A (ko) | 2020-07-17 | 2022-01-25 | 에이에스엠 아이피 홀딩 비.브이. | 포토리소그래피에 사용하기 위한 구조체 및 방법 |
TW202204662A (zh) | 2020-07-20 | 2022-02-01 | 荷蘭商Asm Ip私人控股有限公司 | 用於沉積鉬層之方法及系統 |
TW202212623A (zh) | 2020-08-26 | 2022-04-01 | 荷蘭商Asm Ip私人控股有限公司 | 形成金屬氧化矽層及金屬氮氧化矽層的方法、半導體結構、及系統 |
USD990534S1 (en) | 2020-09-11 | 2023-06-27 | Asm Ip Holding B.V. | Weighted lift pin |
USD1012873S1 (en) | 2020-09-24 | 2024-01-30 | Asm Ip Holding B.V. | Electrode for semiconductor processing apparatus |
US12009224B2 (en) | 2020-09-29 | 2024-06-11 | Asm Ip Holding B.V. | Apparatus and method for etching metal nitrides |
TW202229613A (zh) | 2020-10-14 | 2022-08-01 | 荷蘭商Asm Ip私人控股有限公司 | 於階梯式結構上沉積材料的方法 |
KR20220053482A (ko) | 2020-10-22 | 2022-04-29 | 에이에스엠 아이피 홀딩 비.브이. | 바나듐 금속을 증착하는 방법, 구조체, 소자 및 증착 어셈블리 |
TW202223136A (zh) | 2020-10-28 | 2022-06-16 | 荷蘭商Asm Ip私人控股有限公司 | 用於在基板上形成層之方法、及半導體處理系統 |
TW202235675A (zh) | 2020-11-30 | 2022-09-16 | 荷蘭商Asm Ip私人控股有限公司 | 注入器、及基板處理設備 |
US11946137B2 (en) | 2020-12-16 | 2024-04-02 | Asm Ip Holding B.V. | Runout and wobble measurement fixtures |
TW202231903A (zh) | 2020-12-22 | 2022-08-16 | 荷蘭商Asm Ip私人控股有限公司 | 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成 |
USD1023959S1 (en) | 2021-05-11 | 2024-04-23 | Asm Ip Holding B.V. | Electrode for substrate processing apparatus |
USD980813S1 (en) | 2021-05-11 | 2023-03-14 | Asm Ip Holding B.V. | Gas flow control plate for substrate processing apparatus |
USD981973S1 (en) | 2021-05-11 | 2023-03-28 | Asm Ip Holding B.V. | Reactor wall for substrate processing apparatus |
USD980814S1 (en) | 2021-05-11 | 2023-03-14 | Asm Ip Holding B.V. | Gas distributor for substrate processing apparatus |
USD990441S1 (en) | 2021-09-07 | 2023-06-27 | Asm Ip Holding B.V. | Gas flow control plate |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004319999A (ja) * | 2003-04-04 | 2004-11-11 | Semiconductor Energy Lab Co Ltd | 半導体装置、cpu、画像処理回路及び電子機器、並びに半導体装置の駆動方法 |
JP2007073950A (ja) * | 2005-08-12 | 2007-03-22 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2009033145A (ja) * | 2007-06-29 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2009212443A (ja) * | 2008-03-06 | 2009-09-17 | Canon Inc | 半導体素子の処理方法 |
Family Cites Families (139)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4471428A (en) * | 1982-01-12 | 1984-09-11 | Dshkhunian Valery | Microcomputer processor |
JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
JPS62180427A (ja) * | 1986-02-03 | 1987-08-07 | Nec Corp | プログラム制御回路 |
JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法 |
JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0732200B2 (ja) * | 1990-11-15 | 1995-04-10 | 株式会社東芝 | スタティック型メモリセル |
JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
JP3315293B2 (ja) * | 1995-01-05 | 2002-08-19 | 株式会社東芝 | 半導体記憶装置 |
JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
US5694061A (en) | 1995-03-27 | 1997-12-02 | Casio Computer Co., Ltd. | Semiconductor device having same conductive type MIS transistors, a simple circuit design, and a high productivity |
JP3092506B2 (ja) * | 1995-03-27 | 2000-09-25 | カシオ計算機株式会社 | 半導体装置およびこれを用いた表示駆動装置 |
EP0820644B1 (en) | 1995-08-03 | 2005-08-24 | Koninklijke Philips Electronics N.V. | Semiconductor device provided with transparent switching element |
JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
TW335503B (en) | 1996-02-23 | 1998-07-01 | Semiconductor Energy Lab Kk | Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method |
JPH09289165A (ja) * | 1996-02-23 | 1997-11-04 | Semiconductor Energy Lab Co Ltd | 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法 |
JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
JP2001053164A (ja) | 1999-08-04 | 2001-02-23 | Sony Corp | 半導体記憶装置 |
TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
US7061014B2 (en) | 2001-11-05 | 2006-06-13 | Japan Science And Technology Agency | Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
JP2003249656A (ja) | 2002-02-22 | 2003-09-05 | Canon Inc | 有機薄膜トランジスタ素子とその製造方法 |
US7049190B2 (en) | 2002-03-15 | 2006-05-23 | Sanyo Electric Co., Ltd. | Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device |
JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
US7189992B2 (en) | 2002-05-21 | 2007-03-13 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures having a transparent channel |
JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
US7307317B2 (en) * | 2003-04-04 | 2007-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, CPU, image processing circuit and electronic device, and driving method of semiconductor device |
US7200050B2 (en) * | 2003-05-26 | 2007-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Memory unit and semiconductor device |
JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
EP1709688A4 (en) | 2004-01-30 | 2014-12-31 | Semiconductor Energy Lab | SEMICONDUCTOR COMPONENT |
US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
CN1998087B (zh) | 2004-03-12 | 2014-12-31 | 独立行政法人科学技术振兴机构 | 非晶形氧化物和薄膜晶体管 |
US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
JP4519512B2 (ja) | 2004-04-28 | 2010-08-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、除去方法 |
US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
KR100911698B1 (ko) | 2004-11-10 | 2009-08-10 | 캐논 가부시끼가이샤 | 비정질 산화물을 사용한 전계 효과 트랜지스터 |
JP5053537B2 (ja) | 2004-11-10 | 2012-10-17 | キヤノン株式会社 | 非晶質酸化物を利用した半導体デバイス |
EP2453480A2 (en) | 2004-11-10 | 2012-05-16 | Canon Kabushiki Kaisha | Amorphous oxide and field effect transistor |
US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
JP5118810B2 (ja) | 2004-11-10 | 2013-01-16 | キヤノン株式会社 | 電界効果型トランジスタ |
JP5138163B2 (ja) | 2004-11-10 | 2013-02-06 | キヤノン株式会社 | 電界効果型トランジスタ |
US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
RU2358354C2 (ru) | 2004-11-10 | 2009-06-10 | Кэнон Кабусики Кайся | Светоизлучающее устройство |
US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
TWI481024B (zh) | 2005-01-28 | 2015-04-11 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
TWI472037B (zh) | 2005-01-28 | 2015-02-01 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
JP4954495B2 (ja) | 2005-04-27 | 2012-06-13 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
KR101369864B1 (ko) | 2005-08-12 | 2014-03-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 그 제조방법 |
JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
JP4560502B2 (ja) * | 2005-09-06 | 2010-10-13 | キヤノン株式会社 | 電界効果型トランジスタ |
JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
CN101258607B (zh) * | 2005-09-06 | 2011-01-05 | 佳能株式会社 | 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法 |
JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
US7712009B2 (en) | 2005-09-21 | 2010-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Cyclic redundancy check circuit and semiconductor device having the cyclic redundancy check circuit |
JP5064747B2 (ja) | 2005-09-29 | 2012-10-31 | 株式会社半導体エネルギー研究所 | 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法 |
JP5078246B2 (ja) | 2005-09-29 | 2012-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置、及び半導体装置の作製方法 |
EP1998374A3 (en) | 2005-09-29 | 2012-01-18 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
CN101667544B (zh) | 2005-11-15 | 2012-09-05 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
JP5164357B2 (ja) * | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
JP2008270313A (ja) | 2007-04-17 | 2008-11-06 | Matsushita Electric Ind Co Ltd | 半導体記憶素子 |
US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
WO2008133345A1 (en) | 2007-04-25 | 2008-11-06 | Canon Kabushiki Kaisha | Oxynitride semiconductor |
JP5294651B2 (ja) | 2007-05-18 | 2013-09-18 | キヤノン株式会社 | インバータの作製方法及びインバータ |
KR101334182B1 (ko) | 2007-05-28 | 2013-11-28 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터의 제조방법 |
KR101345376B1 (ko) * | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
JP5361249B2 (ja) | 2007-05-31 | 2013-12-04 | キヤノン株式会社 | 酸化物半導体を用いた薄膜トランジスタの製造方法 |
TWI453915B (zh) * | 2007-09-10 | 2014-09-21 | Idemitsu Kosan Co | Thin film transistor |
US7982216B2 (en) | 2007-11-15 | 2011-07-19 | Fujifilm Corporation | Thin film field effect transistor with amorphous oxide active layer and display using the same |
KR101518091B1 (ko) | 2007-12-13 | 2015-05-06 | 이데미쓰 고산 가부시키가이샤 | 산화물 반도체를 이용한 전계 효과형 트랜지스터 및 그 제조방법 |
US8202365B2 (en) | 2007-12-17 | 2012-06-19 | Fujifilm Corporation | Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film |
CN101911303B (zh) | 2007-12-25 | 2013-03-27 | 出光兴产株式会社 | 氧化物半导体场效应晶体管及其制造方法 |
JP5213458B2 (ja) | 2008-01-08 | 2013-06-19 | キヤノン株式会社 | アモルファス酸化物及び電界効果型トランジスタ |
JP5219529B2 (ja) | 2008-01-23 | 2013-06-26 | キヤノン株式会社 | 電界効果型トランジスタ及び、該電界効果型トランジスタを備えた表示装置 |
JP2009206508A (ja) | 2008-01-31 | 2009-09-10 | Canon Inc | 薄膜トランジスタ及び表示装置 |
US8586979B2 (en) | 2008-02-01 | 2013-11-19 | Samsung Electronics Co., Ltd. | Oxide semiconductor transistor and method of manufacturing the same |
US8258511B2 (en) * | 2008-07-02 | 2012-09-04 | Applied Materials, Inc. | Thin film transistors using multiple active channel layers |
JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
WO2011048968A1 (en) * | 2009-10-21 | 2011-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
-
2010
- 2010-10-05 WO PCT/JP2010/067810 patent/WO2011048968A1/en active Application Filing
- 2010-10-05 KR KR1020127024863A patent/KR101490726B1/ko active IP Right Grant
- 2010-10-05 KR KR1020127012902A patent/KR101892430B1/ko active IP Right Grant
- 2010-10-05 CN CN201210173533.0A patent/CN102723364B/zh active Active
- 2010-10-05 EP EP10824817.0A patent/EP2491586B1/en active Active
- 2010-10-05 CN CN201080047983.4A patent/CN102668062B/zh active Active
- 2010-10-05 CN CN201410635394.8A patent/CN104485336B/zh active Active
- 2010-10-19 US US12/907,722 patent/US8803142B2/en active Active
- 2010-10-19 TW TW101117372A patent/TWI603435B/zh active
- 2010-10-19 TW TW099135596A patent/TWI570845B/zh not_active IP Right Cessation
- 2010-10-19 TW TW105136470A patent/TWI628749B/zh active
- 2010-10-21 JP JP2010236149A patent/JP2011109084A/ja not_active Withdrawn
-
2014
- 2014-07-21 US US14/336,142 patent/US9236385B2/en active Active
- 2014-10-21 JP JP2014214277A patent/JP2015046617A/ja not_active Withdrawn
- 2014-10-21 JP JP2014214278A patent/JP2015035621A/ja not_active Withdrawn
-
2016
- 2016-01-07 US US14/989,927 patent/US9478564B2/en active Active
- 2016-03-25 JP JP2016062295A patent/JP2016154246A/ja not_active Withdrawn
- 2016-10-18 US US15/296,432 patent/US9735285B2/en not_active Expired - Fee Related
-
2017
- 2017-06-15 JP JP2017117629A patent/JP6462777B2/ja active Active
- 2017-08-08 US US15/671,199 patent/US10553726B2/en active Active
-
2018
- 2018-12-27 JP JP2018244198A patent/JP6697066B2/ja active Active
-
2020
- 2020-01-31 US US16/778,336 patent/US11004983B2/en active Active
- 2020-04-23 JP JP2020076596A patent/JP6999737B2/ja active Active
-
2021
- 2021-12-22 JP JP2021207906A patent/JP7139509B2/ja active Active
-
2022
- 2022-09-07 JP JP2022141984A patent/JP7279248B2/ja active Active
-
2023
- 2023-05-10 JP JP2023077826A patent/JP2023095991A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004319999A (ja) * | 2003-04-04 | 2004-11-11 | Semiconductor Energy Lab Co Ltd | 半導体装置、cpu、画像処理回路及び電子機器、並びに半導体装置の駆動方法 |
JP2007073950A (ja) * | 2005-08-12 | 2007-03-22 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2009033145A (ja) * | 2007-06-29 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2009212443A (ja) * | 2008-03-06 | 2009-09-17 | Canon Inc | 半導体素子の処理方法 |
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6462777B2 (ja) | 半導体装置 | |
JP5961289B2 (ja) | 半導体装置の作製方法 | |
WO2011046048A1 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6462777 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |