CN103035737B - 显示装置、其制造方法和电子单元 - Google Patents

显示装置、其制造方法和电子单元 Download PDF

Info

Publication number
CN103035737B
CN103035737B CN201210371777.XA CN201210371777A CN103035737B CN 103035737 B CN103035737 B CN 103035737B CN 201210371777 A CN201210371777 A CN 201210371777A CN 103035737 B CN103035737 B CN 103035737B
Authority
CN
China
Prior art keywords
film
electrode
light transmissive
layer
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210371777.XA
Other languages
English (en)
Other versions
CN103035737A (zh
Inventor
寺井康浩
荒井俊明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Design And Development Contract Society
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Publication of CN103035737A publication Critical patent/CN103035737A/zh
Application granted granted Critical
Publication of CN103035737B publication Critical patent/CN103035737B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种显示装置、其制造方法和电子单元。所述显示装置包括：薄膜晶体管；和布线层；所述薄膜晶体管包括控制电极，面对所述控制电极的半导体层，由透光材料制成且电连接至所述半导体层的第一电极，以及包括电阻低于所述透光材料的电阻的金属膜的第二电极，所述第二电极电连接至所述半导体层和所述布线层中的每一个，其中构成所述金属膜的材料和构成所述布线层的一部分或全部的导电材料之间的离子化倾向之差小于所述透光材料和所述导电材料之间的离子化倾向之差。

Description

显示装置、其制造方法和电子单元
技术领域
本发明涉及包括薄膜晶体管（TFT）和布线层的显示装置、制造所述显示装置的方法和电子单元。
背景技术
近年来，期望完全透明（透光）的显示器，且将ITO（铟-锡-氧化物）等的透明导电氧化物膜用作晶体管的电极。由于包含锌（Zn）、铟（In）、镓（Ga）等的氧化物半导体提供与透明导电氧化物膜的良好接触，所以正在开发其中将这种氧化物半导体用作半导体层的TFT（例如，日本未审查专利申请公开号2010-98280）。
与使用无定形硅（a-Si:H）的TFT相比，使用氧化物半导体的TFT提供更高的电子迁移率，且具有优异的电特性。另外，即使在室温附近的寒冷条件下形成使用氧化物半导体的TFT的情况下，也期望其提供高迁移率，因此，在TFT以外的电子装置如发光装置和透明导电层的领域中积极开发了这种使用氧化物半导体的TFT（例如，日本未审查专利申请公开（公开的PCT申请的日文翻译）号2007-519256；日本未审查专利申请公开号2008-85048；CetinKilic，et al.，“通过氢的氧化合物的n型掺杂（n-type doping of oxides byhydrogen）”，Applied Physics Letters，July 1，2002，vol.81，No1，pp 73-75；and JapanSociety for the Promotion of Science，The166th Committee on Photonic andElectronic Oxide ed.，“Technology of Transparent Conductive Layer”pp 150-152）。
作为使用氧化物半导体的TFT，已经报导了底栅型TFT和顶栅型TFT。底栅型的结构与在液晶显示器中目前使用的底栅型无定形硅TFT的结构类似，因此，也可以使用无定形硅TFT的制造方法。底栅型的TFT在其基板上依次包括栅电极、栅极绝缘膜、半导体薄膜和源极/漏极电极，且所述源极/漏极电极之一连接至布线层如扫描线和信号线。由于透明导电氧化物膜的电阻高，所以难以将透明导电氧化物膜用作主要布线层。因此，将低电阻金属如铝（Al）用作上述布线层。
发明内容
然而，由低电阻金属制成的这种布线层与由ITO制成的源极/漏极电极的离子化倾向方面彼此大大不同。因此，在形成源极/漏极电极时，如果在使它们电连接的状态下将布线层和源极/漏极电极浸渍在化学溶液如脱胶溶液中，则存在如下问题：在具有更大离子化倾向的布线（Al）处发生腐蚀（电解腐蚀），且布线的电阻变得不稳定。
期望提供一种具有稳定的电特性的显示装置，其中抑制了TFT的电极和布线层的电解腐蚀的发生；制造所述显示装置的方法；和电子单元。
根据本发明的一个实施方式，提供了一种显示装置，包括：薄膜晶体管；和布线层；所述薄膜晶体管包括控制电极，面对所述控制电极的半导体层，由透光材料制成且电连接至所述半导体层的第一电极，以及包括电阻低于所述透光材料的电阻的金属膜的第二电极，所述第二电极电连接至所述半导体层和所述布线层中的每一个，其中构成所述金属膜的材料和构成所述布线层的一部分或全部的导电材料之间的离子化倾向（电离倾向，ionization tendency）之差小于所述透光材料和所述导电材料之间的离子化倾向之差。
根据本发明的一个实施方式，提供了一种具有显示装置的电子单元，所述显示装置包括：薄膜晶体管；和布线层；所述薄膜晶体管包括控制电极，面对所述控制电极的半导体层，由透光材料制成且电连接至所述半导体层的第一电极，以及包括电阻低于所述透光材料的电阻的金属膜的第二电极，所述第二电极电连接至所述半导体层和所述布线层中的每一个，其中构成所述金属膜的材料和构成所述布线层的一部分或全部的导电材料之间的离子化倾向之差小于所述透光材料和所述导电材料之间的离子化倾向之差。
根据本发明的一个实施方式，提供了一种制造显示装置的方法，所述方法包括：形成薄膜晶体管和布线层，所述薄膜晶体管的形成包括：设置控制电极和面对所述控制电极的半导体层；设置由透光材料制成且电连接至所述半导体层的第一电极；和通过以使得金属膜电连接至所述半导体层和所述布线层的方式形成电阻低于所述透光材料的电阻的金属膜，之后将所述金属膜图案化而形成第二电极，其中构成所述金属膜的材料和构成所述布线层的一部分或全部的导电材料之间的离子化倾向之差小于所述透光材料和所述导电材料之间的离子化倾向之差。
在根据本发明实施方式的显示装置（电子单元）或制造所述显示装置的方法中，所述第二电极的所述金属膜和所述布线层的导电材料之间的离子化倾向之差小于所述透光材料和所述导电材料之间的离子化倾向之差。结果，与其中第二电极和第一电极具有相同构造的情况相比，降低了所述第二电极和所述布线层之间的电解腐蚀。
在根据本发明实施方式的显示装置、制造所述显示装置的方法和电子单元中，由于所述第二电极包括所述金属膜，所以可以防止所述第二电极和所述布线层之间的电解腐蚀。因此，可以实现稳定的电特性。
应理解，上述一般描述和下列详细描述都是示例性的，并且旨在提供如所要求的技术的进一步说明。
附图说明
包括附图以提供公开内容的进一步理解，并且将附图并入本说明书中且构成本说明书的一部分。附图对实施方式进行说明，并且与说明书一起用于解释本发明的原理。
图1A和1B是示出了根据本发明实施方式的显示装置的构造的图。
图2是用于描述氧化物半导体的特性的图。
图3是用于描述透明导电氧化物膜的特性的图。
图4A至4C是以工艺的顺序示出了制造图1中所示的显示装置的方法的截面图。
图5A至5C是示出了图4C之后的工艺的截面图。
图6A至6C是示出了图5C之后的工艺的截面图。
图7A至7C是示出了图6C之后的工艺的截面图。
图8A至8C是示出了制造根据比较例的显示装置的方法的截面图。
图9是用于描述各种金属的离子化倾向的图。
图10是示出了通过图7A至7C中所示的方法制造的薄膜晶体管的特性的图。
图11是示出了应用例1的外观的透视图。
图12A是示出了如从前侧观察的应用例2的外观的透视图，并且图12B是示出了如从后侧观察的应用例2的外观的透视图。
图13是示出了应用例3的外观的透视图。
图14是示出了应用例4的外观的透视图。
图15A是示出了应用例5的未折叠状态的正视图，图15B是其侧视图，图15C是折叠状态的正视图，图15D是左视图，图15E是右视图，图15F是俯视图，并且图15G是底视图。
具体实施方式
下面参考附图，对本发明的实施方式进行详细描述。应注意，以下列顺序进行描述。
1.实施方式（第二电极包括金属膜的示例性情况）
2.应用例
[实施方式]
图1A示出了根据本发明实施方式的显示装置（显示装置1）的平面构造，并且图1B示出了沿图1A的线B-B截取的横截面构造的一部分。显示装置1在基板11上包括以矩阵布置的多个有机EL装置以及用于驱动所述有机EL装置的各种驱动电路。在行方向和列方向上布置连接至所述驱动电路的多个布线（电力线110、信号线120和扫描线130）。所述显示装置1是具有高透光性的显示器（透明显示器），且在显示区域的大部分上均提供由透光材料制成的第一导电膜16的布线。另一方面，为了确保电稳定性，电力线110、信号线120和扫描线130具有其中在第一导电膜16上层压电阻低于第一导电膜16的由金属制成的第二导电膜17的构造。电力线110、信号线120和扫描线130分别提供电源电压、来自信号线驱动电路的图像信号和来自扫描线驱动电路的扫描信号。
显示装置1包括作为薄膜晶体管的晶体管Tr1和Tr2，并且在晶体管Tr1和Tr2之间的区域中设置有电容器Cs。晶体管Tr1的源电极17T（第二电极）和栅电极12T（控制电极）分别电连接至信号线120和扫描线130。（晶体管Tr1）
晶体管Tr1具有底栅型结构（反相交错结构），并且例如从基板11侧依次包括栅电极12T、栅极绝缘膜13T、半导体层14T、漏电极16T（第一电极）和源电极17T。
基板11由玻璃基板、塑料膜等构造。塑性材料的实例包括PET（聚对苯二甲酸乙二醇酯）和PEN（聚对萘二甲酸乙二醇酯）。如果可以通过溅射法等在不对基板11进行加热的情况下形成半导体层14T，则也可以使用便宜的塑料膜作为基板11。
栅电极12T具有对晶体管Tr1施加栅电压的作用，并且利用该栅电压，控制半导体层14T中的载流子密度。栅电极12T由第三导电膜12构成，并且设置在基板11上的选择性区域中。第三导电膜12由包括如下的金属中的任一种制成：铂（Pt）、钛（Ti）、钌（Ru）、钼（Mo）、铜（Cu）、钨（W）、镍（Ni）、铝（Al）、和钽（Ta），或它们的合金。第三导电膜12可以是由铟锡氧化物（ITO）、铟锌氧化物（IZO）、氧化锌（ZnO）等制成的透明导电薄膜。
栅极绝缘膜13T设置在栅电极12T和半导体层14T之间，并且例如被构造为具有50nm至1μm的厚度。栅极绝缘膜13T包括绝缘膜，所述绝缘膜包括例如，氧化硅膜，氮化硅膜，氮氧化硅膜，氧化铪膜，氧化铝膜，氮化铝膜，氧化钽膜，氧化锆膜，氮氧化铪膜，氮氧化硅铪膜，氮氧化铝膜，氮氧化钽膜和氮氧化锆膜中的一种或多种。栅极绝缘膜13T可具有单层结构或包括两种以上层的层压结构。当栅极绝缘膜13T具有包括两种以上层的层压结构时，可以提高栅极绝缘膜13T和半导体层14T之间的界面特性，并且可以抑制杂质从外部空气进入到半导体层14T中。
半导体层14T以岛的形式设置在栅极绝缘膜13T上，并且在面对漏电极16T和源电极17T之间的栅电极12T的位置处形成沟道区（通道区域）。半导体层14T由包含一种或多种元素的氧化物作为主要成分的氧化物半导体构成，所述元素包括铟（In）、镓（Ga）、锌（Zn）、锡（Sn）、铝（Al）和钛（Ti）。具体地，这种氧化物半导体的实例包括铟镓锌氧化物（IGZO）、氧化锌、铝掺杂的氧化锌（AZO）、和镓掺杂的氧化锌（GZO），它们是各自包含氧化锌作为主要成分的透明氧化物半导体。考虑到制造工艺中的退火的氧供应效率，例如，半导体层14T的厚度优选为5nm至100nm。尽管半导体层14T可以为无定形态或结晶态，但是当其处于结晶态时，其对蚀刻溶液的耐受性变高，且对装置结构形成的应用变得容易。半导体层14T的材料不限于氧化物半导体材料，并且半导体层14T可以由其他材料形成。
沟道保护层15T设置在半导体层14T上，并且被构造为在形成漏电极16T和源电极17T时防止沟道（半导体层14T）的损坏。沟道保护层15T由例如氧化硅膜或氮化硅膜构成。
漏电极16T和源电极17T设置在相互隔开的半导体层14T和沟道保护层15T上，并且电连接至半导体层14T。漏电极16T由第一导电膜16构成。第一导电膜16由包含例如铟（In）或锌（Zn）作为主要成分的透光性氧化物制成，并且具体地，第一导电膜16是由ITO，铟锌氧化物（IZO），氧化锌（ZnO）等制成的透明导电氧化物膜。
源电极17T包括透明电极层16TA和层压在透明电极层16TA上的低电阻电极层17TA（金属膜）。透明电极层16TA和低电阻电极层17TA分别由第一导电膜16和第二导电膜17构成。第二导电膜17是低电阻金属膜如铝（Al）膜和由铝合金制成的膜。透明电极层16TA和低电阻电极层17TA被构造为具有基本相同的平面尺寸，且设置在平面图中的相同位置处。换句话说，透明电极层16TA被低电阻电极层17TA覆盖，且透明电极层16TA不暴露在源电极17T的表面上。尽管后面将对细节进行描述，但是在本实施方式中，源电极17T在其表面上设置有低电阻电极层17TA，结果，抑制了在源电极17T和信号线120（布线层17W）之间发生电解腐蚀。
可以在透明电极层16TA和低电阻电极层17TA之间设置由例如钼（Mo）、钛（Ti）等制成的界面层（未示出）以提高其间的电导率。另外，如果还在低电阻电极层17TA上设置由钼、钛、氮化钼或氮化钛制成的保护层，则更加确实地防止了电解腐蚀，并且另外，可以防止源电极17T的表面被氧化。源电极17T例如从半导体层14T侧依次包括具有5nm至300nm厚度的透明电极层16TA、具有100nm厚度的界面层、具有500nm厚度的低电阻电极层17TA以及具有50nm厚度的保护层。
源电极17T可以仅由低电阻电极层17TA构成。然而，当低电阻电极层17TA以其间具有透明电极层16TA的方式设置在半导体层14T上时，实现了稳定的晶体管特性。已知的是，当作为构成半导体层14T的材料的氧化物半导体与大气中的氧、氢或水分反应时，其特性大大变化。例如，如图2中所示，即使当仅将氧化物半导体暴露于大气中三天时，其晶体管特性也从虚线向实线变化。为了防止晶体管特性的这种变化，提出了其中利用用于保护的氧化硅膜，氮化硅膜，氧化铝膜等覆盖晶体管表面的方法。然而，氧化物半导体（半导体层）不仅与大气接触，而且还与漏电极和源电极接触，其接触面上的氧化还原反应影响特性。因此，如果漏电极和源电极具有相互不同的构造，则存在晶体管特性变得不稳定的可能性。尽管在本实施方式的晶体管Tr1中，漏电极16T和源电极17T具有相互不同的构造，但是半导体层14T与第一导电膜16（漏电极16T和透明电极层16TA）接触。结果，氧从第一导电膜16（透明导电氧化物膜）充分地供应至半导体层14T，并且由此实现了稳定的晶体管特性。
图3示出了在半导体层14T和低电阻电极层17TA直接连接的情况下（虚线）的晶体管特性以及在半导体层14T和低电阻电极层17TA通过透明电极层16TA连接的情况下（实线）的晶体管特性。在插入透明电极层16TA的情况下，施加电流时的上升是陡峭的，而在低电阻电极层17TA与半导体层14T直接连接的情况下，施加电流时的上升平缓，从而劣化开关特性。换句话说，当源电极17T具有其中层压了透明电极层16TA和低电阻电极层17TA的结构时，实现了有利的晶体管特性。
（布线层17W）
根据布线图，布线层17W（信号线120）设置在基板11上的选择性区域中。布线层17W具有其中依次从基板11侧层压透明布线层16WA和低电阻布线层17WA的构造。透明布线层16WA和低电阻布线层17WA分别由第一导电膜16和第二导电膜17构成。利用低电阻布线层17WA，稳定了信号线120的电阻，且实现了有利的电特性。应注意，本发明的“构成布线层的一部分或全部的导电材料”对应于构成第二导电膜17的材料。
（电容器Cs）
电容器Cs是保持对应于图像信号的电荷的电容元件，且从基板11侧依次包括下电极12C，电容器绝缘膜13C和上电极16C。下电极12C和上电极16C分别由第三导电膜12和第一导电膜16构成。下电极12C设置在选择性区域中且与晶体管Tr1（栅电极12T）分开。
显示装置1例如如下所述制造。
图4A至7C以工艺的顺序示出了制造显示装置1的方法。首先，通过例如溅射法或CVD（化学气相沉积）法在基板11的整个面上形成由上述材料制成的第三导电膜12，之后，通过光刻进行图案化以形成晶体管Tr1的栅电极12T和电容器Cs的下电极12C（图4A）。然后，如图4B中所示，例如通过等离子体CVD法在基板11，栅电极12T和下电极12C的整个面上形成作为氮化硅膜和氧化硅膜的层压膜的绝缘膜13。具体地，例如，利用硅烷、氨（NH3）、氮（N2）等的气体作为原料气体而形成氮化硅膜，之后，例如，利用包含硅烷、二氮单氧化物等的气体作为原料气体形成氧化硅膜以便制备绝缘膜13。可替换地，代替等离子体CVD法，可以采用溅射法以形成由氮化硅膜、氧化硅膜、氧化铝膜或氮化铝膜构成的绝缘膜13。溅射法是例如通过利用硅作为靶，在溅射的放电气氛中供应氧、水蒸气、氮等以进行反应性等离子体溅射而形成氧化硅膜，氮化硅膜等的方法。绝缘膜13构成栅极绝缘膜13T和电容器绝缘膜13C。
在形成绝缘膜13之后，通过例如如图4C中所示的DC（直流）溅射法在绝缘膜13上形成例如由IGZO制成的半导体膜14。在DC溅射法中，利用IGZO陶瓷作为靶进行使用氩（Ar）和氧的混合气体的等离子体放电。在进行抽真空直至真空容器中的真空度变为1×10-4Pa以下之后，引入氩和氧。另外，例如，可以利用氧化锌的陶瓷作为靶，通过RF（射频；高频）溅射法形成由氧化锌制成的半导体膜14。还可以利用锌的金属靶，在包含氩和氧的气氛中，利用DC电源，通过溅射法形成由氧化锌制成的半导体膜14。通过改变氩和氧的流量比，可以控制晶体管Tr1的半导体层14T中的载流子密度。
在设置半导体膜14之后，如图5A中所示形成由氧化硅膜或氮化硅膜构成的保护膜15。然后，通过光刻和蚀刻将该保护膜15图案化（图5B）以形成沟道保护层15T。在形成沟道保护层15T之后，预先将绝缘膜13图案化以与栅电极12T接触。然后，如图5C中所示，将半导体膜14图案化以形成半导体层14T。与保护膜15的情况类似地，通过光刻和蚀刻而将半导体膜14图案化。由于氧化物半导体膜容易溶解在酸溶液和碱溶液中，所以通常使用湿式蚀刻，但是也可以采用干式蚀刻。
在半导体层14T由结晶氧化物半导体构成的情况下，可以形成结晶态的半导体膜14，但是也可以形成无定形态的半导体膜14并如上所述将其图案化，之后，对半导体膜14进行结晶退火处理如分批炉等中的热处理。作为结晶材料，足以使用其中铟或锡的比率增大的由氧化锌、铟、镓、锆、锌等制成的材料。
在设置半导体层14T之后，如图6A中所示，通过例如溅射法在基板11、栅极绝缘膜13T、电容器绝缘膜13C、半导体层14T和沟道保护层15T的整个面上形成由ITO制成的第一导电膜16。然后，如图6B中所示，在第一导电膜16的整个面上形成由例如铝膜构成的第二导电膜17。
在设置第二导电膜17之后，在第二导电膜17（图6C）上形成第一抗蚀剂层21，并且通过光刻和蚀刻由第二导电膜17形成源电极17T，用作布线层17W的一部分的低电阻电极层17TA和低电阻布线层17WA（图7A）。关于用于第二导电膜17的蚀刻，进行使用包含例如磷酸、硝酸和乙酸的混合溶液的湿式蚀刻，或者使用气体如氯化气体（氯气）和碳氟化合物的干式蚀刻。如果第一导电膜16因第二导电膜17的过度蚀刻而从源电极17T和布线层17W的表面露出，则蚀刻速度提高。为了防止其，例如，优选在第一导电膜16和第二导电膜17之间设置膜厚度为100nm以上的钼膜或钛膜。还可以以使得沟道保护层15T的蚀刻量为50nm以下的方式进行蚀刻。在将第二导电膜17图案化之后，设置第二抗蚀剂层22（图7B），且由第一导电膜16形成漏电极16T，透明电极层16TA（源电极17T），透明布线层16WA（布线层17W）和上电极16C（图7C）。在将第一导电膜16图案化之后，将第一抗蚀剂层21和第二抗蚀剂层22除去，由此完成图1中所示的晶体管Tr1，布线层17W和电容器Cs。在如上所述形成包括晶体管Tr1，布线层17W和电容器Cs的驱动电路时，进一步形成有机EL装置以制造显示装置1。在本实施方式中，利用由第二导电膜17形成的低电阻电极层17TA和低电阻布线层17WA，抑制了在源电极17T和布线层17W之间发生电解腐蚀。下面，将基于比较例对其进行描述。
图8A至8C以工艺的顺序示出了制造根据比较例的显示装置（显示装置100）的方法。如图8A中所示，在显示装置100中，仅由第二导电膜17形成布线层17W的低电阻布线层17WA，并且源电极116TA不设置有低电阻电极层。在由第二导电膜17形成低电阻布线层17W之后，将第一导电膜16图案化以形成漏电极116T，源电极116TA，透明布线层16WA和上电极16C（图8B）。然后，如图8C中所示，通过抗蚀剂除去剂将用于图案化第二导电膜17和第一导电膜16的第一抗蚀剂层121和第二抗蚀剂层122除去。此时，由于在显示装置100中源电极116TA不设置有低电阻电极层，所以会在相互电连接的源电极116TA和布线层17W之间产生电解腐蚀。发生这种电解腐蚀，使得如果离子化倾向彼此大大不同的布线层17W表面上的源电极116TA和低电阻布线层17WA以电连接状态存在于包含离子的抗蚀剂除去剂中，则具有更大离子化倾向的低电阻布线层17WA溶解且被腐蚀。图9示出了各种金属的离子化倾向。当第一导电膜16和第二导电膜17分别由例如ITO膜和铝膜构成时，由于铟和铝的标准氧化还原电位分别为-0.3382（V）和-1.676（V），所以它们的离子化倾向相互大大不同，且具有更大离子化倾向的铝膜溶解。在布线层17W的腐蚀的情况下，电阻变得不稳定，并且显示装置100的电特性劣化。
同时，在本实施方式的显示装置1中，如图7A中所示，除了低电阻布线层17WA之外，还由第二导电膜17形成源电极17T的低电阻电极层17TA。结果，在除去第一抗蚀剂层21和第二抗蚀剂层22时，由于构成低电阻布线层17WA和低电阻电极层17TA的材料为相同材料（第二导电膜17），所以在离子化倾向方面没有差别，并且即使当将布线层17W和源电极17T浸渍在抗蚀剂除去剂中时，也不发生电解腐蚀。换句话说，由于在源电极17T的表面上设置低电阻电极层17TA，所以离子化倾向与低电阻布线层17WA大大不同的透明电极层16TA不暴露于抗蚀剂除去剂。以这种方式，利用低电阻电极层17TA，可以防止发生电解腐蚀且可以实现稳定的电特性。尽管在本实施方式中低电阻布线层17WA和低电阻电极层17TA由相同的导电膜（第二导电膜17）构成，但是低电阻布线层17WA和低电阻电极层17TA也可以由相互不同的导电膜构成，只要所述导电膜的离子化倾向相互接近即可。
还可以通过以所提及的顺序进行的第一导电膜16的形成和图案化以及第二导电膜17的形成和图案化而形成透明电极层16TA和低电阻电极层17TA。然而，如果通过这种方法形成透明电极层16TA和低电阻电极层17TA，则半导体层14T在蚀刻时2次暴露于等离子体，因此晶体管特性可能劣化。如图10中所示，半导体层14T暴露于蚀刻等离子体的次数越多，开关特性劣化越多，且其上升变得平缓。图10中的实线和虚线分别示出了1次和2次曝露于等离子体的半导体层14T的晶体管特性。
因此，如图6A和图6B中所示，优选依次形成各自为固态膜形式的第一导电膜16和第二导电膜17，然后将第二导电膜17和第一导电膜16图案化（图7A和图7C）。这是因为，在对第二导电膜17进行蚀刻时，第二导电膜17保护半导体层14T以抑制半导体层14T的劣化。
另外，还可以在将用于图案化第二导电膜17的第一抗蚀剂层21（图7A）除去之后，设置第二抗蚀剂层22。然而，在这种情况下，由于将固态膜形式的第一导电膜16与低电阻电极层17TA和低电阻布线层17WA的侧面浸渍在用于除去第一抗蚀剂层21的抗蚀剂除去剂中，所以低电阻布线层17WA可能被腐蚀从而增大电阻。为此，优选在不除去第一抗蚀剂层21的情况下设置第二抗蚀剂层22。
在显示装置1中，通过晶体管Tr1的栅电极12T从扫描线130向每个有机EL装置提供扫描信号，并且通过晶体管Tr1的源电极17T将来自信号线120（布线层17W）的图像信号保持在电容器Cs中。换句话说，基于保持在电容器Cs中的信号将晶体管Tr2打开或关闭，结果，将驱动电流注入到有机EL装置中。在晶体管Tr1和Tr2中，当对栅电极施加水平等于或大于阈值电压的电压（栅电压）时，在源电极和漏电极之间的半导体层的沟道区域中产生电流（漏电流），并如上所述进行驱动。
在这种情况下，由于在源电极17T的前侧上设置由与布线层17W的低电阻布线层17WA相同的导电膜（第二导电膜17）构成的低电阻电极层17TA，所以在制造时抑制了在源电极17T和布线层17W之间发生电解腐蚀。因此，稳定了显示装置1的电特性。
如上所述，由于在本实施方式的显示装置1中，源电极17T设置有低电阻电极层17TA，所以防止源电极17T和布线层17W之间的电解腐蚀的发生且实现了稳定的电特性。
应注意，尽管低电阻电极层17TA和低电阻布线层17WA优选由相同的导电膜构成，但是即使它们由相互不同的膜构成，也可以抑制电解腐蚀，只要它们之间的离子化倾向之差小于透明电极层16TA和低电阻布线层17WA的离子化倾向之差即可。
例如，可以将显示装置1并入到应用例1至5中的下述电子单元中。
<应用例1>
图11示出了电视的外观。该电视包括例如图像显示屏部分300，其包括前面板310和滤色玻璃320。
<应用例2>
图12A和12B各自示出了数码照相机的外观。该数码照相机包括例如用于产生闪光的发光部分410、显示部分420、菜单开关430和快门按钮440。
<应用例3>
图13示出了笔记本式个人计算机的外观。该笔记本式个人计算机包括例如主体510、用于输入字符等的键盘520和显示图像的显示部分530。
<应用例4>
图14示出了摄像机的外观。该摄像机包括例如主体部分610、设置在主体部分610的前侧上的用于对物体进行照相的透镜620、用于捕捉图像的开始/停止开关630和显示部分640。
<应用例5>
图15A至15G各自示出了移动电话的外观。该移动电话包括例如与上侧壳体710和下侧壳体720耦接的耦接部分（铰链部分）730、显示屏740、副显示屏750、照画灯（picturelight）760和照相机770。
在上文中，尽管基于实施方式对本发明进行了描述，但是本发明不限于上述实施方式，并且可以进行各种修改。例如，实施方式中所述的层的材料和厚度、形成膜的方法、膜形成条件等不是限制性的，并且也可以采用其他材料和厚度、形成膜的其他方法和其他膜形成条件。
另外，尽管在上述实施方式中晶体管Tr1的源电极17T连接至布线层17W，但是漏电极可以替代地连接至其。此外，尽管在上述实施方式中晶体管Tr1具有底栅型结构，但是也可以应用具有顶栅型结构的晶体管。另外，尽管在上述实施方式中本发明的布线层和晶体管各自为信号线120和晶体管Tr1，但是也可以应用其他布线层和晶体管。
此外，除了有机EL显示装置之外，本发明还可用于其他显示装置如液晶显示装置，无机电致发光显示装置，电沉积型显示装置和电致变色型显示装置。
应注意，本发明可具有下列构造。
（1）一种显示装置，包括：
薄膜晶体管；和
布线层；
所述薄膜晶体管包括：
控制电极，
面对所述控制电极的半导体层，
第一电极，由透光材料制成且电连接至所述半导体层，和
第二电极，包括电阻低于所述透光材料的电阻的金属膜，所述第二电极电连接至所述半导体层和所述布线层中的每一个，其中
构成所述金属膜的材料和构成所述布线层的一部分或全部的导电材料之间的离子化倾向之差小于所述透光材料和所述导电材料之间的离子化倾向之差。
（2）根据（1）所述的显示装置，其中，所述导电材料和构成所述金属膜的材料是相同材料。
（3）根据（1）或（2）所述的显示装置，其中，
在由所述透光材料制成的膜上层压所述第二电极的所述金属膜，并且
所述布线层包括由所述透光材料制成的膜和层压在由所述透光材料制成的膜上的由导电材料制成的膜。
（4）根据（1）至（3）中的任一个所述的显示装置，其中，
所述透光材料是ITO（铟-锡-氧化物），并且
所述金属膜是铝（Al）膜。
（5）根据（1）至（4）中的任一个所述的显示装置，其中，所述半导体层由氧化物半导体构成。
（6）一种制造显示装置的方法，所述方法包括形成薄膜晶体管和布线层，
所述薄膜晶体管的形成包括：
提供控制电极和面对所述控制电极的半导体层；
提供由透光材料制成且电连接至所述半导体层的第一电极；和
通过使得金属膜电连接至所述半导体层和所述布线层来形成电阻低于所述透光材料的电阻的金属膜，之后将所述金属膜图案化而形成第二电极，其中
构成所述金属膜的材料和构成所述布线层的一部分或全部的导电材料之间的离子化倾向之差小于所述透光材料和所述导电材料之间的离子化倾向之差。
（7）根据（6）所述的制造显示装置的方法，其中，在所述第二电极的形成期间，依次形成由所述透光材料制成的膜和所述金属膜，之后将由所述透光材料制成的膜和所述金属膜图案化。
（8）根据（7）所述的制造显示装置的方法，其中，在由所述透光材料制成的膜和所述金属膜的图案化期间，在所述金属膜上设置第一抗蚀剂层以将所述金属膜图案化，并且在将所述金属膜图案化之后，在所述第一抗蚀剂层上形成第二抗蚀剂层以将由所述透光材料制成的膜图案化。
（9）一种具有显示装置的电子单元，所述显示装置包括：
薄膜晶体管；和
布线层；
所述薄膜晶体管包括：
控制电极，
面对所述控制电极的半导体层，
第一电极，由透光材料制成且电连接至所述半导体层，和
第二电极，包括电阻低于所述透光材料的电阻的金属膜，所述第二电极电连接至所述半导体层和所述布线层中的每一个，其中
构成所述金属膜的材料和构成所述布线层的一部分或全部的导电材料之间的离子化倾向之差小于所述透光材料和所述导电材料之间的离子化倾向之差。
本发明包含与在2011年10月7日在日本专利局提交的日本优先权专利申请JP2011-222879相关的主题，通过参考将其全部内容并入本文中。
本领域普通技术人员应当理解，根据设计要求和其它因素，可以进行各种变更、组合、子组合以及改变，只要它们在所附权利要求或其等同物的范围内。

Claims (9)

1.一种显示装置，包括：
薄膜晶体管；和
布线层；
所述薄膜晶体管包括：
控制电极，
面对所述控制电极的半导体层，
第一电极，由透光材料制成并且电连接至所述半导体层，和
第二电极，包括电阻低于所述透光材料的电阻的金属膜，所述第二电极电连接至所述半导体层和所述布线层中的每一个，其中
构成所述金属膜的材料与构成部分或全部所述布线层的导电材料之间的离子化倾向之差小于所述透光材料与所述导电材料之间的离子化倾向之差，其中所述导电材料和构成所述金属膜的材料由相互不同的导电膜构成并且所述导电膜的离子化倾向相互接近。
2.根据权利要求1所述的显示装置，其中，
在由所述透光材料制成的膜上层压所述第二电极的所述金属膜，并且
所述布线层包括由所述透光材料制成的膜和层压在由所述透光材料制成的膜上的由导电材料制成的膜。
3.根据权利要求1所述的显示装置，其中，
所述透光材料是铟-锡-氧化物，并且
所述金属膜是铝膜。
4.根据权利要求1所述的显示装置，其中，所述半导体层由氧化物半导体构成。
5.根据权利要求1所述的显示装置，其中，所述半导体层的厚度为5nm至100nm。
6.一种制造显示装置的方法，所述方法包括形成薄膜晶体管和布线层，所述形成薄膜晶体管包括：
提供控制电极和面对所述控制电极的半导体层；
提供由透光材料制成并且电连接至所述半导体层的第一电极；和
通过以使得金属膜电连接至所述半导体层和所述布线层的方式来形成电阻低于所述透光材料的电阻的金属膜，之后将所述金属膜图案化而形成第二电极，其中
构成所述金属膜的材料与构成部分或全部所述布线层的导电材料之间的离子化倾向之差小于所述透光材料与所述导电材料之间的离子化倾向之差，其中所述导电材料和构成所述金属膜的材料由相互不同的导电膜构成并且所述导电膜的离子化倾向相互接近。
7.根据权利要求6所述的制造显示装置的方法，其中，在所述第二电极的形成期间，依次形成由所述透光材料制成的膜和所述金属膜，之后将由所述透光材料制成的膜和所述金属膜图案化。
8.根据权利要求7所述的制造显示装置的方法，其中，在由所述透光材料制成的膜和所述金属膜的图案化期间，在所述金属膜上设置第一抗蚀剂层以将所述金属膜图案化，并且在将所述金属膜图案化之后，在所述第一抗蚀剂层上形成第二抗蚀剂层以将由所述透光材料制成的膜图案化。
9.一种具有显示装置的电子单元，所述显示装置包括：
薄膜晶体管；和
布线层；
所述薄膜晶体管包括：
控制电极，
面对所述控制电极的半导体层，
第一电极，由透光材料制成并且电连接至所述半导体层，和
第二电极，包括电阻低于所述透光材料的电阻的金属膜，所述第二电极电连接至所述半导体层和所述布线层中的每一个，其中
构成所述金属膜的材料与构成部分或全部所述布线层的导电材料之间的离子化倾向之差小于所述透光材料与所述导电材料之间的离子化倾向之差，其中所述导电材料和构成所述金属膜的材料由相互不同的导电膜构成并且所述导电膜的离子化倾向相互接近。
CN201210371777.XA 2011-10-07 2012-09-28 显示装置、其制造方法和电子单元 Active CN103035737B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011222879A JP2013083758A (ja) 2011-10-07 2011-10-07 表示装置およびその製造方法、並びに電子機器
JP2011-222879 2011-10-07

Publications (2)

Publication Number Publication Date
CN103035737A CN103035737A (zh) 2013-04-10
CN103035737B true CN103035737B (zh) 2016-12-21

Family

ID=48022436

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210371777.XA Active CN103035737B (zh) 2011-10-07 2012-09-28 显示装置、其制造方法和电子单元

Country Status (3)

Country Link
US (2) US8884293B2 (zh)
JP (1) JP2013083758A (zh)
CN (1) CN103035737B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101280702B1 (ko) * 2010-06-08 2013-07-01 샤프 가부시키가이샤 박막 트랜지스터 기판 및 이를 구비한 액정표시장치, 그리고 박막 트랜지스터 기판의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1508615A (zh) * 2002-12-19 2004-06-30 株式会社神户制钢所 电子器件及其制造方法、溅射靶
CN1584714A (zh) * 2004-06-02 2005-02-23 友达光电股份有限公司 制作一半透半反薄膜晶体管液晶显示器的方法
CN1610064A (zh) * 2003-05-13 2005-04-27 三井金属鉱业株式会社 半导体元件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476784B2 (en) * 1997-10-31 2002-11-05 Kopin Corporation Portable display system with memory card reader
JP5408829B2 (ja) * 1999-12-28 2014-02-05 ゲットナー・ファンデーション・エルエルシー アクティブマトリックス基板の製造方法
TW538541B (en) * 2002-05-15 2003-06-21 Au Optronics Corp Active matrix substrate of liquid crystal display device and the manufacturing method thereof
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
EP1998373A3 (en) * 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
WO2009128424A1 (ja) * 2008-04-16 2009-10-22 住友金属鉱山株式会社 薄膜トランジスタ型基板、薄膜トランジスタ型液晶表示装置および薄膜トランジスタ型基板の製造方法
JP2010205987A (ja) * 2009-03-04 2010-09-16 Sony Corp 薄膜トランジスタおよびその製造方法並びに表示装置
JP2011187506A (ja) * 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1508615A (zh) * 2002-12-19 2004-06-30 株式会社神户制钢所 电子器件及其制造方法、溅射靶
CN1610064A (zh) * 2003-05-13 2005-04-27 三井金属鉱业株式会社 半导体元件
CN1584714A (zh) * 2004-06-02 2005-02-23 友达光电股份有限公司 制作一半透半反薄膜晶体管液晶显示器的方法

Also Published As

Publication number Publication date
CN103035737A (zh) 2013-04-10
JP2013083758A (ja) 2013-05-09
US20150060851A1 (en) 2015-03-05
US9219084B2 (en) 2015-12-22
US20130087795A1 (en) 2013-04-11
US8884293B2 (en) 2014-11-11

Similar Documents

Publication Publication Date Title
CN101740564B (zh) 薄膜晶体管衬底和显示装置
CN102208452B (zh) 薄膜晶体管及其制造方法、以及显示装置
JP4752925B2 (ja) 薄膜トランジスタおよび表示装置
CN101800248B (zh) 薄膜晶体管和显示器件
JP6143929B2 (ja) 絶縁膜の作製方法
CN101826557B (zh) 薄膜晶体管及其制造方法、以及显示装置
US20110215328A1 (en) Thin film transistor, method of manufacturing the thin film transistor, and display device
CN102738145B (zh) 显示装置和电子设备
CN102148258B (zh) 薄膜晶体管、其制造方法、显示单元和电子装置
JP2010182819A (ja) 薄膜トランジスタおよび表示装置
TW201145520A (en) Thin film transistor, display device, and electronic unit
TW201214714A (en) Thin film transistor and display device
JP2011159908A (ja) 薄膜トランジスタおよびその製造方法、並びに表示装置
CN104756253A (zh) 半导体设备、显示单元以及电子装置
JP2015023161A (ja) 薄膜トランジスタおよびその製造方法ならびに電子機器
CN102683383A (zh) 显示装置和电子设备
US20130175522A1 (en) Thin film transistor, method of manufacturing thin film transistor, display, and electronic apparatus
CN103035737B (zh) 显示装置、其制造方法和电子单元
CN104282682B (zh) 半导体装置及其制造方法、显示装置与电子设备
JP6019330B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置および電子機器
JP2010205932A (ja) 電界効果型トランジスタ
US9178074B2 (en) Semiconductor device, display unit, and electronic apparatus

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: JANPAN ORGANIC RATE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SONY CORP

Effective date: 20150716

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150716

Address after: Tokyo, Japan

Applicant after: JOLED Inc.

Address before: Tokyo, Japan

Applicant before: Sony Corp.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231123

Address after: Tokyo, Japan

Patentee after: Japan Display Design and Development Contract Society

Address before: Tokyo

Patentee before: JOLED Inc.