CN104756253A - 半导体设备、显示单元以及电子装置 - Google Patents

半导体设备、显示单元以及电子装置 Download PDF

Info

Publication number
CN104756253A
CN104756253A CN201380056546.2A CN201380056546A CN104756253A CN 104756253 A CN104756253 A CN 104756253A CN 201380056546 A CN201380056546 A CN 201380056546A CN 104756253 A CN104756253 A CN 104756253A
Authority
CN
China
Prior art keywords
film
oxide semiconductor
capacitor
transistor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380056546.2A
Other languages
English (en)
Inventor
诸沢成浩
佐藤步
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN104756253A publication Critical patent/CN104756253A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)

Abstract

提供一种半导体设备，该半导体设备包括电容器。该电容器包括与氧化物半导体膜相接触的含氢膜。

Description

半导体设备、显示单元以及电子装置
相关申请的交叉引用
本申请要求2012年11月5日提交的日本优先权专利申请JP2012-243319的权益，通过引用将其全部内容并入本文中。
技术领域
本技术涉及使用氧化物半导体的半导体设备，并且涉及包括该半导体设备的显示单元和电子装置。
背景技术
在有源驱动型液晶显示单元和有机EL(电致发光)显示单元中，薄膜晶体管(TFT)被用作驱动元件，并且通过保持电容器保持与用于写入图像的信号电压相对应的电荷。然而，在TFT的栅极电极与源极-漏极之间的交叉区域中生成的寄生电容增加的情况下，在一些情况下，信号电压可能改变，这导致图像质量劣化。
具体地，在有机EL显示单元中，在寄生电容大的情况下也必须增加保持电容，并且因此，写入等所占用的速率根据像素的布局而增加。因此，配线等之间的短路的可能性增加，使制造产量降低。
因此，在TFT中，将诸如氧化锌(ZnO)和氧化铟镓锌(IGZO)的氧化物半导体用于沟道，已经提出了减小栅极电极与源极-漏极之间的交叉区域中的寄生电容的方法(例如，参见PTL 1至PTL 3和NPL 1和NPL2)。
在PTL 1至PTL 3和NPL 1中，描述了通过以下方法形成的顶栅型(top-gate-type)TFT，在该方法中，在栅极绝缘膜和栅极电极在平面图中被设置在氧化物半导体膜的沟道区域上的相同位置中之后，减小从氧化物半导体膜的栅极电极和栅极绝缘膜暴露的区域的电阻，以形成源极-漏极区域，这是所谓的自配向(self-aligning)方法。在NPL2中，公开了具有自配向结构的底栅型TFT。在这种TFT中，通过使将栅极电极用作掩模的后表面暴露而在氧化物半导体膜中形成源极-漏极区域。
引用列表
专利文献
PTL 1：JP 2007-220817A
PTL 2：JP 2011-228622A
PTL 3：JP 2012-15436A
非专利文献
NPL 1：J.Park等人的“Self-aligned top-gate amorphous gallium indium zincoxide thin film transistors,”应用物理快报,美国物理联合会,2008,卷93,053501
NPL 2：R.Hayashi等人的“Improved Amorphous In-Ga-Zn-OTFTs,”SID 08DIGEST,2008,42.1,第621-624页
发明内容
技术问题
如上所述，通过使用氧化物半导体，保持电容器连同晶体管一起被布置在基板上。理想的是保持电容器稳定地保持期望的电容。
理想的是提供能够稳定地保持期望的电容的半导体设备、显示单元以及电子装置。
问题的解决方案
根据本公开内容的实施方式(1)，提供一种半导体设备，该半导体设备包括：晶体管；电容器；以及氧化物半导体膜，由晶体管和电容器共享。该电容器包括与氧化物半导体膜相接触的含氢膜(hydrogen-containingfilm)。
根据本公开内容的实施方式(2)，提供一种半导体设备，该半导体设备包括电容器，该电容器包括与氧化物半导体膜相接触的含氢膜。
根据本公开内容的实施方式，提供了一种显示单元，该显示单元设置有多个显示元件和被配置为驱动多个显示元件的半导体设备。该半导体设备包括：晶体管；电容器；以及氧化物半导体膜，由晶体管和电容器共享，其中，该电容器包括与氧化物半导体膜相接触的含氢膜。根据可替换的实施方式，该半导体设备可以包括电容器，该电容器包括与氧化物半导体膜相接触的含氢膜。
根据本公开内容的实施方式，提供了一种具有显示单元的电子装置。该显示单元设置有多个显示元件和被配置为驱动多个显示元件的半导体设备。该半导体设备包括：晶体管；电容器；以及氧化物半导体膜，由晶体管和电容器所共享，其中，该电容器包括与氧化物半导体膜相接触的含氢膜。根据可替换的实施方式，该半导体设备可以包括电容器，该电容器包括与氧化物半导体膜相接触的含氢膜。
在根据本技术的以上相应的实施方式(1)和(2)的半导体设备以及以上实施方式的显示单元和电子装置中，氢气从含氢膜扩散至氧化物半导体膜，并且使作为电容器的一个电极的氧化物半导体膜的电阻降低。
发明的有益效果
根据本技术的以上相应实施方式(1)和(2)的半导体设备以及以上实施方式的显示单元和电子装置，该电容器包括含氢膜。因此，在与所施加的电压的幅度无关的情况下稳定地保持期望的电容。因此，例如，允许改善显示单元的显示质量。
应理解的是，上面的总体描述和下面的详细描述仅仅是示例性的，目的在于提供对所要求保护的技术的进一步说明。
附图说明
[图1]图1是示出了根据本技术的实施方式的显示单元的配置的截面图。
[图2A]图2A是示出了图1中所示的保持电容器的配置的截面图。
[图2B]图2B是示出了图2A中所示出的电容器电极和含氢膜的配置的平面图。
[图3A]图3A是示出了图1中所示的保持电容器的另一示例的截面图。
[图3B]图3B是示出了在图3A中所示出的电容器电极和含氢膜的配置的平面图。
[图4A]图4A是示出了图1中所示出的保持电容器的另一示例的截面图。
[图4B]图4B是示出了在图4A中所示出的电容器电极和含氢膜配置的平面图。
[图5]图5是用于说明在图1中所示出的晶体管与保持电容器之间的位置关系的平面图。
[图6]图6是示出了在图5中所示出的晶体管与保持电容器之间的位置关系的另一示例的平面图。
[图7]图7是示出了包括在图1中所示出的显示单元的外围电路的整体配置的示图。
[图8]图8是示出了在图7中所示出的像素的电路配置的示图。
[图9A]图9A是按步骤顺序示出了制造在图1中所示出的显示单元的方法的截面图。
[图9B]图9B是示出了在图9A的步骤之后的步骤的截面图。
[图9C]图9C是示出了在图9B的步骤之后的步骤的截面图。
[图10A]图10A是示出了在图9C的步骤之后的步骤的截面图。
[图10B]图10B是示出了在图10A的步骤之后的步骤的截面图。
[图10C]图10C是示出了在图10B的步骤之后的步骤的截面图。
[图11]图11是示出了根据比较例的显示单元的主要部分的截面图。
[图12]图12是示出了在图1中所示出的和在图11中所示出的保持电容器的电容与所施加的电压之间的关系的示图。
[图13]图13是示出了根据变形例1的显示单元的结构的截面图。
[图14]图14是示出了根据变形例2的显示单元的结构的截面图。
[图15]图15是示出了包括根据前述实施方式等中任一种显示单元的模块的示意性配置的平面图。
[图16A]图16A是示出了根据前述实施方式等的任意显示单元的应用例1的外观的立体图。
[图16B]图16B是示出了在图16A中所示的应用例1的外观的另一示例的立体图。
[图17]图17是示出了应用例2的外观的立体图。
[图18]图18是示出了应用例3的外观的立体图。
[图19A]图19A是示出了从前侧观察的应用例4的外观的立体图。
[图19B]图19B是示出了从后侧观察的应用例4的外观的立体图。
[图20]图20是示出了应用例5的外观的立体图。
[图21]图21是示出了应用例6的外观的立体图。
[图22A]图22A是示出了应用例7的闭合状态的示图。
[图22B]图22B是示出了应用例7的打开状态的示图。
具体实施方式
以下将参考附图详细描述本技术的实施方式。将按照以下顺序给出描述。
1.实施方式(具有含氢膜的保持电容器的示例：有机EL显示单元)
2.变形例1(液晶显示单元)
3.变形例2(电子纸)
4.应用例
实施方式
图1示出了根据本技术的实施方式的显示单元1(半导体设备)的截面配置。显示单元1是有源矩阵型有机EL(电致发光)显示单元并且具有：多个晶体管10T，具有氧化物半导体膜12；以及由多个晶体管10T驱动的多个有机EL元件20。图1示出了与晶体管10T中的一个和有机EL元件20中的一个相对应的区域(子像素)。
显示单元1具有与晶体管10T中的一个共享氧化物半导体膜12的保持电容器10C。有机EL元件20中的一个被设置在晶体管10T和保持电容器10C上，并且平面膜(planarizing film)19介于其间。晶体管10T是交错结构(顶栅型)的TFT，其依次具有基板11、氧化物半导体膜12、栅极绝缘膜13T以及栅极电极14T。利用层间绝缘膜17覆盖氧化物半导体膜12和栅极电极14T。晶体管10T的源极-漏极电极18通过层间绝缘膜17的连接孔H1电连接至氧化物半导体膜12。
(晶体管10T)
基板11例如可以由石英、玻璃、硅及树脂(塑料)膜的板状构件制成。因为在稍后提及的溅射方法中无需对基板11进行加热来形成氧化物半导体膜12，故可以使用便宜的树脂膜。树脂材料的示例可包括PET(聚对苯二甲酸乙二酯)和PEN(聚萘二甲酸乙二醇酯)。除此之外，根据目的可以使用例如不锈钢(SUS)的金属基板。
氧化物半导体膜12被设置位于基板11上的选择区域内，并且具有起到晶体管10T的活性层的功能。例如，氧化物半导体膜12可以包含铟(In)、镓(Ga)、锌(Zn)以及锡(Sn)中的一种或者多种元素的氧化物作为主要成分。其特定示例可以包括铟锡锌氧化物(ITZO)和氧化铟镓锌(IGZO：InGaZnO)作为非晶氧化物(amorphous oxide)。此外，其特定示例可以包括氧化锌(ZnO)、氧化铟锡(IZO(注册商标))、氧化铟镓(IGO)、氧化铟锡(ITO)和氧化铟(InO)作为晶体氧化物。例如，氧化物半导体膜12的厚度(层压方向(Z方向)上的厚度，在下文中简称为“厚度”)可为约50nm。
氧化物半导体膜12具有与作为上层的栅极电极14T相对的沟道区域12T，并且具有邻近于沟道区域12T的一对低电阻区域12B(源极-漏极区域)并且具有比沟道区域12T低的电阻率。低电阻区域12B被设置在从氧化物半导体膜12的前表面(上表面)的厚度方向的一部分上，并且例如，可以通过诸如铝(Al)的金属与氧化物半导体材料的反应形成，以使金属(掺杂剂)散开。源极-漏极电极18电连接至低电阻区域12B。通过低电阻区域12B实现晶体管10T的自配向结构。此外，低电阻区域12B还具有使晶体管10T的特性稳定的作用。在氧化物半导体膜12中，构成晶体管10T的部分与基板11相接触。
栅极电极14T被设置在沟道区域12T上，并且栅极绝缘膜13T介于其间。栅极电极14T在平面图中具有与栅极绝缘膜13T相同的形状。例如，栅极绝缘膜13T可具有约300nm的厚度，并且可由氧化硅膜(SiO)、氮化硅膜(SiN)、氮氧化硅膜(SiON)、氧化铝膜(AlO)等中的一种配置的单层膜制成，或者可以由其两种或者多种配置的层压膜制成。对于栅极绝缘膜13T，可优选使用不太可能使诸如氧化硅膜和氧化铝膜等氧化物半导体膜12减少的材料。
栅极电极14T通过施加到晶体管10T的栅电压(Vg)来控制氧化物半导体膜12(沟道区域12T)的载流子密度，并且具有用作用于提供电位的配线的功能。栅极电极14T例如可以由钼(Mo)、钛(Ti)、铝、银(Ag)、铵(Nd)以及铜中的一种或者其合金配置的单质制成。通过使用多种单质或者多种合金，栅极电极14T可具有层压结构。栅极电极14T可以由层压结构构成，在层压结构中，例如，从氧化物半导体膜14侧依次层叠钛、铝及钼。栅极电极14T可以优选由具有低电阻的金属(诸如铝和铜)制成。栅极电极14T可以由层压结构配置，在层压结构中，由例如钛或者钼制成的层(势垒层)层压在由具有低电阻的金属制成的层(低电阻层)上。可以将包含具有低电阻金属的合金(诸如铝和铵的合金(Al-Nd))用于栅极电极14T。栅极电极14T例如可以由ITO的透明导电膜构成。例如，栅极电极14T的厚度可以是从10nm至500nm(包含端点)。
高电阻膜15被设置在栅极电极14T与层间绝缘膜17之间并且在氧化物半导体膜12(低电阻区域12B)与层间绝缘膜17之间。高电阻膜15覆盖栅极电极14T的端面、栅极绝缘膜13T的端面以及氧化物半导体膜12的端面，并且还覆盖保持电容器10C。高电阻膜15被获得作为金属膜(稍后提及的图10B中的金属膜15A)的剩余氧化膜，其被用作稍后提及的制造步骤中的分散在氧化物半导体膜12的低电阻区域12B中的金属的供应源。可替代地，高电阻膜15可以通过进一步使绝缘膜设置具有高势垒性质，诸如位于剩余氧化膜上的氧化铝膜。例如，高电阻膜15可具有20nm以下的厚度，并且可以由氧化钛、氧化铝、氧化铟、氧化锡等制成。高电阻膜15可以具有其中多个氧化膜层叠的层压结构。在具有高势垒性质的绝缘膜层叠在高电阻膜15上的情况下，绝缘膜的总厚度可以是例如约50nm。除了处理中的上述作用，高电阻膜15还具有减小改变晶体管10T中的氧化物半导体膜12的电气特性的氧气和湿气的影响的功能，即，势垒功能。因此，通过设置高电阻膜15允许晶体管10T和保持电容器10C的电气特性稳定，并且允许进一步改善层间绝缘膜17的作用。
层间绝缘膜17被设置在高电阻膜15上。如高电阻膜15一样，层间绝缘膜17延伸超出氧化物半导体膜12的范围，并且覆盖栅极电极14T和氧化物半导体膜12。例如，层间绝缘膜17例如可以由丙烯酸树脂、聚酰亚胺及硅氧烷的有机材料或者例如可以由氧化硅膜、氮化硅膜、氮氧化硅膜以及氧化铝的无机材料制成。层间绝缘膜17可以由层压结构构成，在层压结构中，层压上述有机材料和上述无机材料。例如，允许包含有机材料的层间绝缘膜17的厚度较容易地增至约2微米。允许这种加厚的层间绝缘膜17充分地覆盖诸如栅极绝缘膜13T与栅极电极14T之间的台阶(step)的台阶，以确保绝缘性能。此外，包含有机材料的层间绝缘膜17允许减小由金属配线所形成的配线电容，以实现具有高的帧速率的大型显示单元1。因此，在具有自配向结构的晶体管10T中，可以优选地使用包含有机绝缘材料的层间绝缘膜17。
源极-漏极电极18以特定图案的状态而被设置在层间绝缘膜17上，并且通过穿透层间绝缘膜17和高电阻膜15的连接孔H1连接至氧化物半导体膜12的低电阻区域12B。源极-漏极电极18可以被期望地设置在除了在栅极电极14T正上方的位置之外的位置中。原因之一在于，在这种情况下，防止了在栅极电极14T与源极-漏极电极18之间的交叉区域中形成寄生电容。例如，源极-漏极电极18的厚度可以为约500nm，并且可以由类似以上列出用于栅极电极14T的金属和透明的导电膜的材料制成。优选地，源极-漏极电极18还可由低电阻金属材料(诸如铝和铜)制成，且更优选地，可以由其中层压了低电阻层和势垒层的层压膜构成。原因之一在于，在源极-漏极电极18由这种层压膜配置的情况下，可实现具有较小配线延迟的驱动。可以在源极-漏极电极18的最上层上设置铝和铵的合金。因此，例如，还允许源极-漏极电极18具有有机EL元件20的第一电极(稍后提及的第一电极21)的功能。
(保持电容器10C)
保持电容器10C与晶体管10T一起被设置在基板11上，并且例如可以是保持在稍后提及的像素电路50A中的电荷的电容器。保持电容器10C具有在电容器电极14C与氧化物半导体膜12之间的电容器绝缘膜13C。在氧化物半导体膜12中，与电容器电极14C相对的部分(电极相对区域12C)起到与电容器电极14C配对的一个电极的作用，并且构成保持电容器10C。
保持电容器10C从基板11侧依次具有含氢膜16、与晶体管10T共享的氧化物半导体膜12(电极相对区域12C)、电容器绝缘膜13C以及电容器电极14C。在保持电容器10C上，按这种顺序设置高电阻膜15和层间绝缘膜17。虽然随后将描述细节，但在这个实施方式中，通过证明如上所述的保持电容器10C中的含氢膜16，允许在不考虑所施加的电压的幅度的情况下保持期望的电容。即，允许减小保持电容器10C的电压依赖性。
含氢膜16例如可以包含比率为约10％的氢气(H2)并且其上表面与氧化物半导体膜12相接触。因此，氢气从含氢膜16扩散至氧化物半导体膜12，并且使电极相对区域12C的电阻降低。例如，可以将含硅膜，更具体地，将氮化硅膜、氧化硅膜、氮氧化硅膜或者非晶硅膜用于含氢膜16。含氢膜16的端面被定位在电容器电极14C的端面的外侧。含氢膜16可以优选地具有在平面图中从电容器电极14C延伸至外侧的部分，并且可以更优选地从电容器电极14C的整个圆周延伸至外侧(图2A和图2B)。因此，使氧化物半导体膜12的电极相对区域12C的电阻稳固减小。只要允许氢气扩散到电极相对区域12C，那么含氢膜16的端面可以位于与电容器电极14的端面相同的位置(图3A和图3B)，或者可以位于电容器电极14的端面的内部(图4A和图4B)。例如，含氢膜16的厚度可以是200nm。
氧化物半导体膜12的电极相对区域12C并不具有与沟道区域12T一样的低电阻区域12B，并且电极相对区域12C在厚度方向的电阻是恒定的。换言之，在氧化物半导体膜12中，低电阻区域12B被设置在除了沟道区域12T和电极相对区域12C之外的部分中。氧化物半导体膜12的电极相对区域12C例如可以包含约1％比率的从含氢膜16扩散的氢气。
在电容器绝缘膜13C由无机绝缘材料制成的情况下，可获得具有大电容的保持电容器10C。电容器绝缘膜13C例如可以通过与栅极绝缘膜13T相同的步骤形成，可以由与栅极绝缘膜13T相同的材料制成，并且可以具有与栅极绝缘膜13T相同的膜厚度。此外，电容器电极14C例如可以通过与栅极电极14T相同的步骤形成，可以由与栅极电极14T相同的材料制成，并且可以具有与栅极电极14T相同的膜厚度。在平面图中，电容器电极14C具有与电容器绝缘膜13C相同的形状。电容器绝缘膜13C和栅极绝缘膜13T可以以不同的步骤形成、可以由不同的材料制成并且可以具有不同的膜厚度。电容器电极14C和栅极电极14T可以以不同的步骤形成、可以由不同的材料制成并且可以具有不同的膜厚度。
如在图5中示出的，可以优选地相对于晶体管10T在晶体管10T的沟道长度方向(X方向)上布置保持电容器10C。下面将描述针对这种情况的一个原因。在含氢膜16的氢气扩散到晶体管10T(氧化物半导体膜12的沟道区域12T)的情况下，沟道区域12T的载流子密度增加，并且晶体管10T的阈值电压Vth可以在负方向上移动。因此，理想的是来自含氢膜16的氢气仅扩散到电极相对区域12C并且未到达沟道区域12T。
图6示出了保持电容器10C相对于晶体管10T被布置在晶体管10T的沟道宽度方向(Y方向)上，即，在与沟道长度方向正交的方向上的平面配置。此时，在氢气从含氢膜16向沟道区域12T的一端(接近含氢膜16的一侧)移动距离D2的情况下，氢气在氧化物半导体膜12的一对低电阻区域12B之间(源极-漏极区域之间)扩散，以使极大地影响晶体管特性的电阻降低。与此相反，在图5中，即使当氢气从含氢膜16移动至沟道区域12T的一端时，晶体管特性几乎没有变化。换言之，允许保持晶体管特性直到当氢气从含氢膜16向沟道区域12T的另一端(远离含氢膜16的一侧)移动距离D1时。因此，通过如在图5中示出的布置晶体管10T和保持电容器10C，允许使显示单元1的驱动部(晶体管10T和保持电容器10C)小型化，并且允许保持晶体管特性。
有机EL元件20被设置在平面膜19上(图1)。有机EL元件20从平面膜19侧依次具有第一电极21、像素隔离膜22、有机层23以及第二电极24，并且通过保护膜25进行密封。密封基板27利用介于其间的粘合层26粘合到保护膜25，粘合层26由热固性树脂或者紫外线固性树脂制成。显示单元1可以是底部发射型显示单元或者可以是顶部发射型显示单元，其中，在底部发射型显示单元中，从基板11侧提取在有机层23中生成的光，在顶部发射型显示单元中，从密封基板27侧提取在有机层23中生成的光。
平面膜19被设置在基板11的整个显示区域(稍后提及的图7中的显示区域50)中的源极-漏极电极18与层间绝缘膜17上，并且具有连接孔H2。连接孔H2将晶体管10T的源极-漏极电极18连接至有机EL元件20的第一电极21。例如，平面膜19可由聚酰亚胺或者丙烯酰胺类树脂制成。
第一电极21如此设置在平面膜19上以掩埋连接孔H2。例如，第一电极21可以起阳极的作用，并且可以设置给各个元件。在显示单元1是底部发射型显示单元的情况下，第一电极21可以由透明导电膜配置。其示例例如可以包括由氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锌(InZnO)等的其中一种制成的单层膜以及由其两种或者多种配置的层压膜。在显示单元1是顶部发射型显示单元的情况下，第一电极21例如可以由包括铝、镁(Mg)、钙(Ca)以及钠(Na)的单金属的反射金属制成的单层膜制成，可以由包含其一种或多种的合金制成的单层膜配置或者可以由其中单金属或者合金层叠的多层膜配置。
像素隔离膜22确保了第一电极21与第二电极24之间的绝缘性能，并且使各个元件的各个光发射区域被分隔为部分。像素隔离膜22具有与各个元件的各个光发射区域相对的开口。像素隔离膜22例如可以由诸如聚酰亚胺、丙烯酸树脂以及基于酚醛清漆的树脂的感光性树脂制成。
有机层23如此设置以覆盖像素隔离膜22的开口。有机层23包括有机电场光发射层(有机EL层)，并且通过施加驱动电流而发光。有机层23可从基板11(第一电极22)侧依次具有例如空穴注入层、空穴传输层、有机EL层以及电子传输层。在有机EL层中产生电子空穴重组并且由此生成光。有机EL层的组成物质不受特别的限制，只要有机EL层的组成物质是普通的低分子有机材料或者普通的聚合物有机材料即可。例如，可以以颜色编码方式为各个元件设置发出红光、绿光以及蓝光的有机EL层。替代地，可以在基板11的整个表面上设置发出白光的有机EL层(例如，在层压的层中，层压了红色、绿色以及蓝色有机EL层)。空穴注入层增加了空穴注入效率并且防止泄漏。空穴传输层增加有机EL层的空穴传输效率。除了有机EL层之外，可以根据需要设置诸如空穴注入层、空穴传输层以及电子传输层的层。
例如，第二电极24可以起到阴极的作用，并且可由金属导电膜构成。在显示单元1是底部发射型显示单元的情况下，第二电极24例如可以由包括铝、镁(Mg)、钙(Ca)以及钠(Na)的单金属的反射金属制成的单层膜构成，可以由包含其一种或多种的合金制成的单层膜构成，或者可以由其中单金属或者合金层叠的多层膜构成。在显示单元1是顶部发射型显示单元的情况下，可以将由诸如ITO和IZO的材料制成的透明导电膜用于第二电极24。例如，第二电极24通常可以在与第一电极21绝缘的状态下被设置至相应的元件。
保护膜25可以由绝缘材料或者导电材料制成。绝缘材料的示例可以包括非晶硅(a-Si)、非晶硅碳化物(a-SiC)、非晶硅氮化物(a-Si(1-x)Nx)以及非晶碳(a-C)。
密封基板27被布置为与基板11相对，并且晶体管10T、保持电容器10C以及有机EL元件20介于其间。可将与上述基板11类似的材料用于密封基板27。在显示单元1是顶部发射型显示单元的情况下，透明材料可用于密封基板27，并且滤光片和遮光膜可设置在密封基板27侧。在显示单元1是底部发射型显示单元的情况下，基板11可由透明材料制成，并且例如，滤光片和遮光膜可设置在基板11侧。
(外围电路和像素电路的配置)
如在图7中示出的，显示单元1具有包括上述有机EL元件20的多个像素PXLC。像素PXLC可以以矩阵图案布置在例如基板11上的显示区域50中。在显示区域50周围，设置作为信号线驱动电路的水平选择器(HSEL)51、作为扫描线驱动电路的写入扫描器(WSCN)52以及作为电源线驱动电路的电源扫描器53。
在显示区域50中，在列方向上布置多条(整数n条)信号线DTL1至DTLn，并且在行方向上布置多条(整数m条)扫描线WSL1至WSLm。在其中一条信号线DTL与其中一条扫描线WSL的每个交叉点处设置其中一个像素PXLC(对应于R、G和B的像素的其中一个)。每条信号线DTL电连接到水平选择器51，并且图像信号通过每条信号线DTL从水平选择器51供应给各个像素PXLC。每条扫描线WSL电连接至写入扫描器52，并且扫描信号(选择脉冲)通过每条扫描线WSL从写入扫描器52供应至各个像素PXLC。每条电源线DSL连接至电源扫描器53，并且电源信号(控制脉冲)通过每条电源线DSL从电源扫描器53供应给各个像素PXLC。
图8示出像素PXLC中的一个中的电路配置的特定示例。每个像素PXLC具有包括有机EL元件20的像素电路50A。像素电路50A是具有用于采样的驱动晶体管Tr1、用于驱动的晶体管Tr2、保持电容器10C以及有机EL元件20的有源型驱动电路。应注意的是，一个或多个用于采样的驱动晶体管Tr1与用于驱动的晶体管Tr2与根据前述实施方式等的晶体管10T相对应。
用于采样的驱动晶体管Tr1的栅极连接至对应的扫描线WSL。用于采样的驱动晶体管Tr1的源极和漏极中的一个连接至对应的信号线DTL，并且其中另一个连接至用于驱动的晶体管Tr2的栅极。用于驱动的晶体管Tr2的漏极连接至对应的电源线DSL，并且其源极连接至有机EL元件20的阳极。此外，有机EL元件20的阴极连接到接地链接5H。应注意的是，接地链接5H通常被设置用于所有的像素PXLC。保持电容器10C被布置在用于驱动的晶体管Tr2的源极与栅极之间。
用于采样的驱动晶体管Tr1根据从扫描线WSL供应的扫描信号(选择脉冲)执行电力，并且因此，对从信号线DTL供应的图像信号的信号电位进行采样，并且在保持电容器10C中保持采样的信号电位。向用于驱动的晶体管Tr2供应来自设定在预定的第一电位(未示出)的电源线DSL的电流，并且根据保持在保持电容器10C中的信号电位将驱动电流供应至有机EL元件20。通过从用于驱动的晶体管Tr2供应的驱动电流，有机EL元件20可以发出具有根据图像信号的信号电位的亮度的光。
在上述电路配置中，用于采样的晶体管Tr1根据从扫描线WSL供应的扫描信号(选择脉冲)来导电，并且因此，对从信号线DTL提供的图像信号的信号电位进行采样，并且将采样的信号电位保持在保持电容器10C中。此外，将电流从设定为上述第一电位的电源线DSL供应至用于驱动的晶体管Tr2，并且根据保持在保持电容器10C中的信号电位将驱动电流供应至有机EL元件20(红色、绿色以及蓝色的有机EL元件20中的每一个)。通过所供应的驱动电流，每个有机EL元件20发出具有根据图像信号的信号电位的亮度的光。因此，图像基于显示单元1中的图像信号显示。
例如，可以如下制造这种显示单元1。
(形成晶体管10T和保持电容器10C的步骤)
第一，如在图9A中示出的，含氢膜16形成在包括形成保持电容器10C的区域中，使得含氢膜16与由板状构件制成的基板11相接触。具体地，第一，例如通过等离子CVD(化学气相沉积)方法，可以在基板11的整个表面上形成约200nm厚的氮化硅膜。此后，通过影印法和蚀刻，生成物形成岛状物形状的图案。为了增加氢气浓度，含氢膜16可以优选以相对低的温度，诸如等于或小于200摄氏度的温度形成。在供应氢气的同时，可以通过溅射方法形成含氢膜16。
接下来，例如，在基板11和含氢膜16上可以形成用于50nm厚的氧化物半导体膜(未示出)的材料膜。此后，生成物形成图案以形成氧化物半导体膜12(图9B)。例如，通过溅射方法，可以形成用于氧化物半导体膜的材料膜。此时，作为目标，使用具有与形成作为膜的氧化物半导体相同的组成物的陶瓷。此外，氧化物半导体中的载流子密度主要取决于在溅射时的氧气部分的压力，并且因此，可控制氧气部分的压力以获得期望的晶体管特性。例如，通过影印法和蚀刻，可以执行用于氧化物半导体膜的材料膜的形成图案。此时，通过使用磷酸、硝酸以及醋酸的混合的溶液的湿刻蚀，可以优选进行处理。使用磷酸、硝酸以及醋酸的混合的溶液允许相对于基底充分增加选择的比率，并且允许相对容易的处理。在氧化物半导体膜12由诸如ZnO、IZO以及IGO的晶体材料制成的情况下，在栅极绝缘膜13T(或者电容器绝缘膜13C)的稍后提及的蚀刻步骤中允许轻易改进蚀刻选择性。
随后，如在图9C中示出的，例如，在基板11的整个表面上依次形成200nm厚的由氧化硅膜或者氧化铝膜配置的绝缘膜13和500nm厚的由诸如钼、钛以及铝的金属材料制成的导电膜14。例如，可以通过等离子CVD方法形成绝缘膜13。除等离子CVD方法之外，可以通过电抗溅射方法形成由氧化硅膜配置的绝缘膜13。此外，在将氧化铝膜用于绝缘膜13的情况下，可以使用除上述电抗溅射方法和上述CVD方法之外的原子层膜形成方法。例如，可以通过溅射方法形成导电膜14。
在导电膜14形成之后，例如，可以通过影印法和蚀刻使导电膜14形成图案，以在氧化物半导体膜12上的选择区域(沟道区域12T和电极相对区域12C)中形成栅极电极14T和电容器电极14C。接下来，通过使用栅极电极14T和电容器电极14C作为掩模，对绝缘膜13进行蚀刻。因此，栅极绝缘膜13T形成与平面图中的栅极电极14T基本上相同的形状的图案，并且电容器绝缘膜13C形成与平面图中的电容器电极14C基本上相同的形状的图案(图10A)。在氧化物半导体膜12由上述晶体材料制成的情况下，通过在蚀刻步骤中使用诸如氢氟酸的化学溶液，在保持相当大的蚀刻选择的比率的同时允许轻易对绝缘膜13进行处理。在栅极电极14T和栅极绝缘膜13T形成之后，可以通过使用不同于绝缘膜13和导电膜14的材料形成保持电容器10C的电容器绝缘膜13C和电容器电极14C。
随后，如在图10B中所示，例如，可以通过溅射方法在基板11的整个表面上形成具有例如从5nm至10nm的厚度的例如可以由，钛、铝、锡、铟等制成的金属膜15A。金属膜15A由在相对低的温度下与氧气起反应的金属制成，并且形成为与除了氧化物半导体膜12的形成栅极电极14T和电容器电极14C的部分之外的部分相接触。在形成金属膜15A之后，可以在金属膜15A上层叠具有高势垒性质的绝缘膜(未示出)。例如，可以通过溅射方法或者原子层形成方法形成50nm厚的氧化铝膜来作为绝缘膜。
接下来，可以通过在例如约200摄氏度的含氧大气下执行热处理来使金属膜15A氧化。因此，形成由金属氧化膜配置的高电阻膜15。此时，在除了氧化物半导体膜12的沟道区域12T和电极相对区域12C之外的区域中，低电阻区域12B(包括源极-漏极区域)在厚度方向上部分地形成在高电阻膜15侧。将包含在氧化物半导体膜12中的部分氧气用于金属膜15A的氧化反应。因此，当进行金属膜15A的氧化时，在氧化物半导体膜12中，氧浓度从氧化物半导体膜12与金属膜15A接触的前表面(上表面)侧减小。另一方面，来自从金属膜15A的诸如铝的金属在氧化物半导体膜12中扩散。该金属元素起掺杂物的作用，并且位于氧化物半导体膜12的上表面侧的与金属膜15A接触的区域的电阻降低。因此，形成具有电电阻低于沟道区域12T和电极相对区域12C的电电阻的低电阻区域12B。
在对金属膜15A进行热处理时，可优选地在如上所述的约200摄氏度下执行退火。此时，通过在包含氧气等的氧化气体大气中进行退火，抑制低电阻区域12B的氧浓度过度降低并且允许将充足的氧气供应至氧化物半导体膜12。因此，能够通过减少在其后的步骤中执行的退火步骤来使步骤简化。
代替前述退火步骤，例如，可以通过将在基板11上形成金属膜15A时的基板11的温度设定为相对较高的值来形成高电阻膜15。例如，在图10B的步骤中，在基板11的温度保持在约200摄氏度的同时形成金属膜15A的情况下，允许氧化物半导体膜12的预定区域的电阻减小，而不进行热处理。在这种情况下，氧化物半导体膜12的载流子密度允许减小至作为晶体管所需的水平。
金属膜15A可以优选地形成为具有如上所述的等于或小于10nm的厚度。在金属膜15A的厚度等于或小于10nm的情况下，允许通过热处理将金属膜15A完全氧化(允许形成高电阻膜15)。在金属膜15A未完全氧化的情况下，必须通过蚀刻执行移除非氧化金属膜15A的步骤。原因之一在于，在未充分氧化的金属膜15A留在栅极电极14T、电容器电极14C等之上的情况下可能产生泄漏电流。在金属膜15A完全氧化并且形成高电阻膜15的情况下则不需要上述移除步骤，并且允许简化制造步骤。即，即使未通过蚀刻执行移除步骤仍可以防止产生泄漏电流。应注意的是，在金属膜15A形成具有等于或小于10nm的厚度的情况下，高电阻膜15在热处理之后的厚度等于或小于约20nm。
如上所述，在金属膜15A上可以优选地形成具有高势垒性质的绝缘膜，诸如氧化铝膜，并且高电阻膜15可以优选地由氧化金属膜15A和绝缘膜形成。因此，高电阻膜15具有充分的保护作用。
作为使金属膜15A氧化的方法，除上述热处理之外可以使用诸如在水蒸气大气中的氧化和等离子氧化的方法。具体地，等离子氧化具有以下优势。在形成高电阻膜15之后，通过等离子CVD方法形成层间绝缘膜17(稍后提及的图10C)。在这种情况下，在金属膜15A上执行等离子氧化处理之后，允许随后(连续地)形成层间绝缘膜17。因此，这种方法具有无须增加步骤的数目的优势。例如，在等离子氧化中，基板11的温度可以期望从约200摄氏度至约400摄氏度(包含端点)，并且等离子可以期望在包含氧气的大气，诸如氧气和双氮氧化物的混合气体中产生以执行处理。通过上述步骤，允许形成具有减小氧气和湿气的影响的功能的高电阻膜15。
此外，作为减小氧化物半导体膜12的预定区域的电阻的方法，除了通过金属膜15A与氧化物半导体膜12之间的反应的上述方法之外，可以使用通过等离子处理减小氧化物半导体膜12的预定区域的电阻的方法，通过等离子CVD方法形成氮化硅膜以通过来自氮化硅膜的氢气的扩散来减小氧化物半导体膜12的预定区域的电阻的方法等。
在高电阻膜15形成之后，如在图10C中示出的，在高电阻膜15的整个表面上形成层间绝缘膜17。在层间绝缘膜17包含无机绝缘材料的情况下，例如，可使用等离子CVD方法、溅射方法或者原子层膜形成方法。在层间绝缘膜17包含有机绝缘材料的情况下，例如，可使用诸如旋涂方法和狭缝涂覆(slit coat)方法的涂覆方法。通过涂覆方法，能够轻易形成具有增加的膜厚度的层间绝缘膜17。随后，执行曝光步骤和图像显影步骤以在层间绝缘膜17的预定位置处形成连接孔H1。在感光树脂被用于层间绝缘膜17的情况下，可以通过感光树脂进行曝光和图像显影以在预定的位置处形成连接孔H1。
随后，例如，可以通过溅射方法使最终用作由上述材料等制成的源极-漏极电极18的导电膜(未示出)形成在层间绝缘膜17上，并且连接孔H1通过导电膜掩埋。此后，例如，可通过影印法和蚀刻法以预定形状图案化导电膜。因此，源极-漏极电极18形成在层间绝缘膜17上，并且源极-漏极电极18通过连接孔H1电连接至氧化物半导体膜12的低电阻区域12B。
(形成平面膜19的步骤)
在如上所述形成晶体管10T和保持电容器10C之后，由上述材料制成的平面膜19可以如此形成：以通过旋涂方法或者狭缝涂覆方法来覆盖层间绝缘膜17和源极-漏极电极18，并且连接孔H2形成在由与源极-漏极电极18相对的区域的一部分中。
(形成有机EL元件20的步骤)
随后，在平面膜19上形成有机EL元件20。具体地，由上述材料制成的第一电极21可以如此形成以通过例如溅射方法在平面膜19上掩埋连接孔H2。此后，通过影印法和蚀刻法使生成物形成为图案。此后，在第一电极21上形成具有开口的像素隔离膜22，并且随后，例如可通过使用真空蒸汽方法形成有机层23。随后，例如，可以通过使用溅射方法在有机层23上形成由上述材料制成的第二电极24。接下来，例如，可以通过CVD方法在第二电极24上形成保护膜25。此后，使用粘合层26将密封基板27粘结至保护膜25。通过上述步骤，完成了在图1中示出的显示单元1。
在显示单元1中，例如，在根据各种颜色的图像信号的驱动电流施加至对应于R、G以及B中的一种的每个像素PXLC的情况下，电子和空穴通过第一电极21和第二电极24被注入到有机层23中。电子和空穴的再结合出现在包含在有机层23中的有机EL层中并且发出光。如上所述，在显示单元1中显示例如R、G以及B的全彩色图像。此外，通过在操作图像显示时将与图像信号相对应的电位施加于保持电容器10C的一端，与图像信号相对应的电荷被存储在保持电容器10C中。
在这个实施方式中，因为含氢膜16被设置在保持电容器10C中，所以允许保持电容器10C在与所施加的电压无关的情况下稳定地保持期望的电容。下面将对其细节进行描述。
图11示出根据比较例的显示单元(显示单元100)的晶体管10T和保持电容器100C的截面配置。保持电容器100C未设置有含氢膜。与在晶体管10T中一样，在保持电容器100C中，氧化物半导体膜12与基板11相接触。在保持电容器100C中，电容器绝缘膜13C被设置在氧化物半导体膜12(电极相对区域12C)与电容器电极14C之间，如在图12中示出的，电容根据所施加的电压的幅度而大幅改变。即，保持电容器100C具有电压依赖性。
与此相反，显示单元1的保持电容器10C设置有与氧化物半导体膜12相接触的含氢膜16。因此，当氢气从含氢膜16扩散至氧化物半导体膜12时，氢气在电极相对区域12C中起到给予体(donor，供体)的作用，并且载流子密度增加。因此，氧化物半导体膜12的电极相对区域12C的电阻减小，并且与所施加的电压的幅度无关，在保持电容器10C中稳定地保持期望的电容(图12)。在图12中，通过等离子CVD方法所形成的200nm厚的氮化硅膜被用作含氢膜16。
如上所述，在这个实施方式中，保持电容器10C具有含氢膜16。因此，电压依赖性减小，并且允许在保持电容器10C中稳定地保持期望的电容。即，因为在与操作电压无关的情况下在保持电容器10C中保持充足的电容，所以例如改善了显示质量。
此外，因为在氧化物半导体膜12中设置了低电阻区域12B以具有所谓的自配向结构，故允许减小寄生电容。此外，因为与晶体管10T共享的氧化物半导体膜12被用于保持电容器10C，故允许简化制造步骤。因为允许容易地形成含氢膜16，故允许通过简单的制造方法形成具有高显示质量的显示单元1。
以下将描述该实施方式的变形例。在以下的描述中，对于与前述实施方式相同的部件，对其固定使用了相同的参考标号并且将适当地省略了其描述。
变形例1
图13示出根据前述实施方式的变形例1的显示单元(显示单元1A)的截面配置。显示单元1A具有代替显示单元1的有机EL元件20的液晶显示元件30。除上述这点以外，显示单元1A具有与根据前述实施方式的显示单元1类似的配置，并且显示单元1A的操作和效果与根据前述实施方式的显示单元1的操作和效果类似。
显示单元1A具有与显示单元1相同的晶体管10T和保持电容器10C。在晶体管10T和保持电容器10C上设置液晶显示元件30，并且平面膜19介于其间。
在液晶显示元件30中，液晶层33被密封在像素电极31与反电极32之间。配向膜34A和配向膜34B被设置在像素电极31和反电极32的液晶层33侧上的相应的表面上。像素电极31被布置用于各个像素，并且例如可以电连接至晶体管10T的源极-漏极电极18。反电极32作为多个像素所共用的电极而被设置在相对基板35上，并且例如可以保持共用的电位。液晶层33可以由通过VA(垂直配向)模式、TN(扭转向列)模式IPS(面内切换)模式等驱动的液晶配置。
背光36被设置在基板11的下面。偏光板37A和偏光板37B粘结至基板11的背光36侧并且粘结至相对基板35。
背光36是朝向液晶层33辐射光的光源，并且例如可以包括多个LED(发光二极管)、多个CCFL(冷阴极荧光灯)等。通过未示出的背光驱动部来控制背光36的发光状态和消光状态。
例如，可以以交叉的尼科尔位置关系布置偏光板37A和偏光板37B(光偏振器或者光分析器)。因此，例如，来自背光36的照明光在未施加电压的状态下被阻断(断路状态)并且在施加电压的状态下透射(接通状态)。
在显示单元1A中，如在前述实施方式的显示单元1中，通过含氢膜16来减小氧化物半导体膜12的相对区域12C的电阻。因此，在该变形例中，还允许抑制保持电容器10C的电压依赖性，并且允许稳定地保持期望的电容。
变形例2
图14示出根据前述实施方式的变形例2的显示单元(显示单元1B)的截面配置。显示单元1B是所谓的电子纸，并且具有代替显示单元1的有机EL元件20的电泳显示元件40。除上述这点以外，显示单元1B具有与根据前述实施方式的显示单元1的配置类似的配置，并且显示单元1B的操作和效果与根据前述实施方式的显示单元1的操作和效果类似。
显示单元1B具有与显示单元1的那些类似的晶体管10T和保持电容器10C。在晶体管10T和保持电容器10C上设置电泳显示元件40，并且平面膜19介于其间。
在电泳显示元件40中，例如，由电泳显示元件配置的显示层43可以密封在像素电极41与共用电极42之间。像素电极41被布置用于各个像素，并且例如可电连接到晶体管10T的源极-漏极电极18。共用电极42作为多个像素共用的电极被设置在相对基板44上。
在显示单元1B中，如在前述实施方式的显示单元1中，通过含氢膜16减小氧化物半导体膜12的相对区域12C的电阻。因此，在该变形例中，允许抑制保持电容器10C的电压依赖性，并且允许稳定地保持期望的电容。
(应用例)
将给出应用例的描述，在该应用例中，将任意的上述显示单元(显示单元1、1A以及1B)应用于电子装置。电子装置的示例可以包括电视机、数码相机、笔记本个人计算机、诸如移动电话的便携式终端装置以及视频摄录一体机。换言之，任意的显示单元适用于任意领域的用于显示从外部输入的图像信号或者内部生成的图像信号作为图像或视频的电子装置。
(模块)
例如，任何上述显示单元可以作为如在图15中示出的模块而被整合为各种电子装置，诸如稍后提及的应用例1至7。在模块中，例如，从密封基板27以及相对基板35和44中的任一个所暴露的区域61被设置在基板11的一侧中，并且水平选择器51、写入扫描器52和电源扫描器53的配线延伸至暴露区域61以形成外接端子(未示出)。外接端子可以设置有柔性印刷电路(FPC)62以输入和输出信号。
(应用例1)
图16A和图16B分别示出了应用了根据前述实施方式中任一种的显示单元的电子书的外观。例如，电子书可以具有显示部210和非显示部220，并且显示部210由根据前述实施方式的任一种的显示单元配置。
(应用例2)
图17示出了应用了根据前述实施方式中任一种的显示单元的智能手机的外观。智能手机例如可以具有显示部230和非显示部240。显示部230由根据前述实施方式的任一种的显示单元配置。
(应用例3)
图18示出了应用了根据前述实施方式中任一种的显示单元的电视机的外观。例如，电视机可以具有包括前面板310和滤色玻璃320的图像显示屏部300。图像显示屏部300由根据前述实施方式的任一种的显示单元配置。
(应用例4)
图19A和图19B示出了应用了根据前述实施方式中任一种的显示单元的数码相机的外观。例如，数码相机可以具有用于闪光的发光部410、显示部420、菜单开关430以及快门按钮440。显示部420由根据前述实施方式的任一种的显示单元配置。
(应用例5)
图20示出了应用了根据前述实施方式中任一种的显示单元的笔记本个人计算的外观。例如，笔记本个人计算机可以具有主体510、用于输入字符等的操作的键盘520以及用于显示图像的显示部530。该显示部530由根据前述实施方式的任一种的显示单元配置。
(应用例6)
图21示出了应用了根据前述实施方式中任一种的显示单元的视频摄录一体机的外观。例如，该视频摄录一体机可以具有主体610、用于拍摄设置在主体610的正侧面上的物体的镜头620、用于拍摄的开始-停止开关630以及显示部640。该显示部640由根据前述实施方式的任一种的显示单元配置。
(应用例7)
图22A和图22B示出了应用了根据前述实施方式中任一种的显示单元的移动电话的外观。例如，在移动电话中，上封装件710和下封装件720可以通过接合部(铰链部)730接合。移动电话可以具有显示器740、子显示器750、图片光760以及相机770。显示器740和子显示器750中的一个或两个可以由根据前述实施方式的任一种的显示单元构成。
尽管已参考示例性实施方式和变形例描述了本技术，但本技术不限于上述的实施方式等并且可以进行各种变形。例如，在前述实施方式等中，已经描述了其中设置高电阻膜15作为示例的结构。然而，在形成低电阻区域12B之后，可移除高电阻膜15。然而，可以如上所述期望地设置高电阻膜15，因为因此稳定地保持晶体管10T和保持电容器10C的电气特性。
此外，在前述实施方式等中，已经描述了在基板11上依次具有氧化物半导体膜12、栅极绝缘膜13T以及栅极电极14T的顶栅型晶体管10T。然而，本技术还适用于在基板11上依次具有栅极电极14T、栅极绝缘膜13T以及氧化物半导体膜12的底栅型晶体管。然而，在晶体管10T是顶栅型晶体管的情况下，允许更容易地制造显示单元1。
此外，在前述实施方式等中，已经描述低电阻区域12B设置在从区域的前表面(上表面)的厚度方向的除了氧化物半导体膜12的沟道区域12C之外的部分中的情况。然而，低电阻区域12B可以设置在从氧化物半导体膜12的前表面(上表面)的全部厚度方向上。
除此之外，各个层的材料、厚度、膜形成方法、膜形成条件等不局限于在前述实施方式等中描述的那些，并且可以采用其它材料、其它厚度、其它膜形成方法以及其它膜形成条件。
此外，在前述实施方式等中，已经利用特定示例描述有机EL元件20、液晶显示元件30、电泳显示元件40、晶体管10T以及保持电容器10C的配置。但是，不是所有的层都是必须包括的并且可额外包括其他层。
除此之外，除了有机EL元件20、液晶显示元件30以及电泳显示元件40之外，本技术还适用于使用诸如无机电致发光元件的显示元件的其他显示单元。
此外，在前述实施方式等中，已经利用特定示例描述了显示单元的配置。然而，无需包括所有的组件且可以另外包括其他组件。
除此之外，在前述实施方式等中，已经给出了将显示单元作为包括晶体管10T和保持电容器10C的半导体设备的特定示例的描述。然而，本技术适用于图像探测器等。
此外，本技术涵盖了本文中所描述的以及整合在本文中的各种实施方式的一些或全部的任意的可能组合。
从本公开内容的上述示例性实施方式中至少可以实现以下配置。
(1)一种半导体设备，包括：
晶体管；
电容器；以及
氧化物半导体膜，由所述晶体管和所述电容器共享，
其中，所述电容器包括与所述氧化物半导体膜相接触的含氢膜。
(2)根据(1)所述的半导体设备，其中，所述晶体管包括：
栅极电极，与所述氧化物半导体膜的沟道区域相对，并且栅极绝缘膜介于其间；以及
一对低电阻区域，设置为邻近于所述氧化物半导体膜的沟道区域。
(3)根据(2)所述的半导体设备，其中，所述晶体管包括电连接至所述氧化物半导体膜的所述低电阻区域的源极-漏极电极。
(4)根据(3)所述的半导体设备，其中，所述电容器包括设置在所述氧化物半导体膜与电容器电极之间的电容器绝缘膜。
(5)根据(4)所述的半导体设备，其中，
所述晶体管和所述电容器被设置在基板上，
所述晶体管从所述基板依次包括所述氧化物半导体膜、所述栅极绝缘膜以及所述栅极电极，以及
所述电容器从所述基板依次包括所述含氢膜、所述氧化物半导体膜、所述电容器绝缘膜以及所述电容器电极。
(6)根据(4)或(5)所述的半导体设备，其中，所述含氢膜在平面图中在所述电容器电极周围延伸。
(7)根据(1)至(6)中任一项所述的半导体设备，其中，沿着所述晶体管的沟道长度方向布置所述电容器。
(8)根据(1)至(7)中任一项所述的半导体设备，其中，所述含氢膜包含硅。
(9)根据(1)至(8)中任一项所述的半导体设备，其中，所述含氢膜包括氮化硅膜、氧化硅膜、氮氧化硅膜以及非晶硅膜中的一种。
(10)根据(2)所述的半导体设备，进一步包括与所述氧化物半导体膜的所述低电阻区域相接触的高电阻膜。
(11)根据(10)所述的半导体设备，其中，所述高电阻膜包含金属氧化物。
(12)一种半导体设备，包括：
电容器，所述电容器包括与氧化物半导体膜相接触的含氢膜。
(13)一种显示单元，设置有多个显示元件和被配置为驱动所述多个显示元件的半导体设备，所述半导体设备包括：
晶体管；
电容器；以及
氧化物半导体膜，由所述晶体管和所述电容器共享，
其中，所述电容器包括与所述氧化物半导体膜相接触的含氢膜。
(14)一种电子装置，具有显示单元，所述显示单元设置有多个显示元件和被配置为驱动所述多个显示元件的半导体设备，所述半导体设备包括：
晶体管；
电容器；以及
氧化物半导体膜，由所述晶体管和所述电容器共享，
其中，所述电容器包括与所述氧化物半导体膜相接触的含氢膜。
本公开内容包含于在2012年11月5日提交给日本专利局的日本优先权专利申请JP 2012-243319中公开的主题相关的主题，通过引用将其全部内容结合于此。
本领域技术人员应理解，可根据设计要求和其它因素进行各种修改、组合、子组合和替换，只要它们在所附权利要求或其等同物的范围之内即可。
参考标记列表
1、1A、1B  显示单元
10T 晶体管
10C 保持电容器
11  基板
12  氧化物半导体膜
12T 沟道区域
12B 低电阻区域
12C 电极相对区域
13T 栅极绝缘膜
14T 栅极电极
15  高电阻膜
15A 金属膜
16  含氢膜
17  层间绝缘膜
18  源极-漏极电极
19  平面膜
20  有机EL元件
21  第一电极
22  像素隔离膜
23  有机层
24  第二电极
25  保护层
26  粘合层
27  密封基板
H1、H2  连接孔
50  显示区域
51  水平选择器
52  写入扫描器
53  电源扫描器
DSL 扫描线
DTL 信号线
50A 像素电路
30  液晶显示元件
31、41  像素电极
32  反电极
33  液晶层
34A、34B  配向膜
35、44  相对基板
36  背光
37A、37B  偏光板
40  电泳显示元件
42  共用电极
43  显示层

Claims (14)

1.一种半导体设备，包括：
晶体管；
电容器；以及
氧化物半导体膜，由所述晶体管和所述电容器共享，
其中，所述电容器包括与所述氧化物半导体膜相接触的含氢膜。
2.根据权利要求1所述的半导体设备，其中，所述晶体管包括：
栅极电极，与所述氧化物半导体膜的沟道区域相对，并且栅极绝缘膜介于所述栅极电极与所述氧化物半导体膜的沟道区域之间；
以及
一对低电阻区域，设置为邻近于所述氧化物半导体膜的沟道区域。
3.根据权利要求2所述的半导体设备，其中，所述晶体管包括电连接至所述氧化物半导体膜的所述低电阻区域的源极-漏极电极。
4.根据权利要求3所述的半导体设备，其中，所述电容器包括设置在所述氧化物半导体膜与电容器电极之间的电容器绝缘膜。
5.根据权利要求4所述的半导体设备，其中，
所述晶体管和所述电容器被设置在基板上，
所述晶体管从所述基板依次包括所述氧化物半导体膜、所述栅极绝缘膜以及所述栅极电极，以及
所述电容器从所述基板依次包括所述含氢膜、所述氧化物半导体膜、所述电容器绝缘膜以及所述电容器电极。
6.根据权利要求4所述的半导体设备，其中，所述含氢膜在平面图中在所述电容器电极周围延伸。
7.根据权利要求1所述的半导体设备，其中，沿着所述晶体管的沟道长度方向布置所述电容器。
8.根据权利要求1所述的半导体设备，其中，所述含氢膜包含硅。
9.根据权利要求1所述的半导体设备，其中，所述含氢膜包括氮化硅膜、氧化硅膜、氮氧化硅膜以及非晶硅膜中的一种。
10.根据权利要求2所述的半导体设备，进一步包括与所述氧化物半导体膜的所述低电阻区域相接触的高电阻膜。
11.根据权利要求10所述的半导体设备，其中，所述高电阻膜包含金属氧化物。
12.一种半导体设备，包括：
电容器，包括与氧化物半导体膜相接触的含氢膜。
13.一种显示单元，设置有多个显示元件和被配置为驱动所述多个显示元件的半导体设备，所述半导体设备包括：
晶体管；
电容器；以及
氧化物半导体膜，由所述晶体管和所述电容器共享，
其中，所述电容器包括与所述氧化物半导体膜相接触的含氢膜。
14.一种电子装置，具有显示单元，所述显示单元设置有多个显示元件和被配置为驱动所述多个显示元件的半导体设备，所述半导体设备包括：
晶体管；
电容器；以及
氧化物半导体膜，由所述晶体管和所述电容器共享，
其中，所述电容器包括与所述氧化物半导体膜相接触的含氢膜。
CN201380056546.2A 2012-11-05 2013-10-10 半导体设备、显示单元以及电子装置 Pending CN104756253A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-243319 2012-11-05
JP2012243319A JP2014093433A (ja) 2012-11-05 2012-11-05 半導体装置、表示装置および電子機器
PCT/JP2013/006044 WO2014068859A1 (en) 2012-11-05 2013-10-10 Semiconductor device, display unit, and electronic apparatus

Publications (1)

Publication Number Publication Date
CN104756253A true CN104756253A (zh) 2015-07-01

Family

ID=49641822

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380056546.2A Pending CN104756253A (zh) 2012-11-05 2013-10-10 半导体设备、显示单元以及电子装置

Country Status (5)

Country Link
US (1) US20150279871A1 (zh)
JP (1) JP2014093433A (zh)
KR (1) KR20150082236A (zh)
CN (1) CN104756253A (zh)
WO (1) WO2014068859A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112002763A (zh) * 2020-08-10 2020-11-27 深圳市华星光电半导体显示技术有限公司 一种tft基板及其制造方法、显示面板
WO2022252327A1 (zh) * 2021-06-02 2022-12-08 深圳市华星光电半导体显示技术有限公司 阵列基板的制造方法、阵列基板以及显示面板

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170288062A1 (en) * 2014-09-02 2017-10-05 Sharp Kabushiki Kaisha Semiconductor device and method of producing semiconductor device
JP6500196B2 (ja) * 2014-10-10 2019-04-17 株式会社Ｊｏｌｅｄ 表示装置および電子機器
US9852926B2 (en) * 2015-10-20 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
KR20170119801A (ko) * 2016-04-19 2017-10-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN108363253B (zh) * 2018-02-09 2020-12-22 京东方科技集团股份有限公司 阵列基板及其驱动方法和制造方法
JP7179517B2 (ja) * 2018-03-01 2022-11-29 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 表示装置
KR20200051464A (ko) * 2018-11-05 2020-05-13 엘지디스플레이 주식회사 유기전계발광소자
US11744145B2 (en) 2018-11-05 2023-08-29 Lg Display Co., Ltd. Organic compound and organic electroluminescent device comprising the same
CN111682034A (zh) * 2020-07-10 2020-09-18 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120032173A1 (en) * 2010-08-03 2012-02-09 Canon Kabushiki Kaisha Top gate thin film transistor and display apparatus including the same
CN102738145A (zh) * 2011-03-29 2012-10-17 索尼公司 显示装置和电子设备
CN102738405A (zh) * 2011-03-31 2012-10-17 索尼公司 显示装置和电子设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
JP5015471B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
JP5708910B2 (ja) 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2012015436A (ja) 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120032173A1 (en) * 2010-08-03 2012-02-09 Canon Kabushiki Kaisha Top gate thin film transistor and display apparatus including the same
CN102738145A (zh) * 2011-03-29 2012-10-17 索尼公司 显示装置和电子设备
CN102738405A (zh) * 2011-03-31 2012-10-17 索尼公司 显示装置和电子设备

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112002763A (zh) * 2020-08-10 2020-11-27 深圳市华星光电半导体显示技术有限公司 一种tft基板及其制造方法、显示面板
WO2022032754A1 (zh) * 2020-08-10 2022-02-17 深圳市华星光电半导体显示技术有限公司 一种tft基板及其制造方法、显示面板
WO2022252327A1 (zh) * 2021-06-02 2022-12-08 深圳市华星光电半导体显示技术有限公司 阵列基板的制造方法、阵列基板以及显示面板

Also Published As

Publication number Publication date
JP2014093433A (ja) 2014-05-19
US20150279871A1 (en) 2015-10-01
KR20150082236A (ko) 2015-07-15
WO2014068859A1 (en) 2014-05-08

Similar Documents

Publication Publication Date Title
TWI497725B (zh) 顯示器及電子單元
CN102738405B (zh) 显示装置和电子设备
US9276120B2 (en) Transistor, method of manufacturing the transistor, semiconductor unit, method of manufacturing the semiconductor unit, display, and electronic apparatus
CN104756253A (zh) 半导体设备、显示单元以及电子装置
US9368525B2 (en) Display device and electronic apparatus
TWI643319B (zh) 半導體裝置、顯示單元及電子設備
US20150162399A1 (en) Semiconductor device, method of manufacturing the same, display unit, and electronic apparatus
JP6142136B2 (ja) トランジスタの製造方法、表示装置の製造方法および電子機器の製造方法
JP2015122417A (ja) 半導体装置およびその製造方法、並びに表示装置および電子機器
JP6019331B2 (ja) トランジスタ、半導体装置、表示装置および電子機器、並びに半導体装置の製造方法
JP2016100585A (ja) 半導体装置およびその製造方法、ならびに表示装置および電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: JANPAN ORGANIC RATE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SONY CORP

Effective date: 20150713

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150713

Address after: Tokyo, Japan

Applicant after: The special display of the organic thunder of Japan of Co., Ltd.

Address before: Tokyo, Japan

Applicant before: Sony Corp

WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150701

WD01 Invention patent application deemed withdrawn after publication