KR20150082236A - 반도체 장치, 표시 장치 및 전자 기기 - Google Patents

반도체 장치, 표시 장치 및 전자 기기 Download PDF

Info

Publication number
KR20150082236A
KR20150082236A KR1020157010934A KR20157010934A KR20150082236A KR 20150082236 A KR20150082236 A KR 20150082236A KR 1020157010934 A KR1020157010934 A KR 1020157010934A KR 20157010934 A KR20157010934 A KR 20157010934A KR 20150082236 A KR20150082236 A KR 20150082236A
Authority
KR
South Korea
Prior art keywords
film
oxide semiconductor
transistor
electrode
hydrogen
Prior art date
Application number
KR1020157010934A
Other languages
English (en)
Inventor
나리히로 모로사와
아유무 사토
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20150082236A publication Critical patent/KR20150082236A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Abstract

본 발명의 반도체 장치는 용량 소자를 포함한다. 상기 용량소자는 상기 산화물 반도체막에 접하는 수소 함유막을 포함한다.

Description

반도체 장치, 표시 장치 및 전자 기기{SEMICONDUCTOR DEVICE, DISPLAY UNIT, AND ELECTRONIC APPARATUS}
우선권 주장
본 출원은 일본에 있어서 2012년 11월 5일에 출원된 일본 특허출원 번호2012-243319를 기초로 하여 우선권을 주장하는 것이고, 이 출원은 참조함에 의해, 본 출원에 원용된다.
본 기술은, 산화물 반도체를 이용한 반도체장치, 이 반도체장치를 구비한 표시장치 및 전자기기에 관한 것이다.
액티브 구동 방식의 액정 표시장치나 유기 EL(Electroluminescence) 표시장치는, 박막 트랜지스터(Thin Film Transistor)를 구동 소자로서 이용함과 함께, 영상을 기록하기 위한 신호 전압에 대응하는 전하를 유지용량 소자에 유지시키고 있다. 그러나, TFT의 게이트 전극과 소스-드레인 전극과의 교차 영역에 생기는 기생용량이 커지면, 신호 전압이 변동하여 버려, 화질의 열화를 야기하는 경우가 있다.
특히, 유기 EL 표시장치에서는, 기생용량이 큰 경우에는 유지용량도 크게 할 필요가 있어서, 화소의 레이아웃에 응하여 배선 등이 점하는 비율이 커진다. 그 결과, 배선 사이의 쇼트 등의 확률이 증가하고, 제조 수율이 저하되어 버린다.
그래서, 산화아연(ZnO) 또는 산화인듐갈륨아연(IGZO) 등의 산화물 반도체를 채널에 이용한 TFT에서는, 게이트 전극과 소스-드레인 전극과의 교차 영역의 기생용량을 저감하는 방법이 제안되어 있다(예를 들면, 특허 문헌 1 내지 3, 비특허 문헌 1, 2).
특허 문헌 1 내지 3 및 비특허 문헌 1에는, 산화물 반도체막의 채널 영역상에, 게이트 절연막 및 게이트 전극을 평면시(planar view)로 동위치에 마련한 후, 산화물 반도체막의 게이트 전극 및 게이트 절연막으로부터 노출된 영역을 저저항화하여 소스-드레인 영역을 형성하는 방법, 이른바 셀프 얼라인(자기 정합)으로 형성된 톱 게이트형 TFT가 기재되어 있다. 한편, 비특허 문헌 2는 셀프 얼라인 구조의 보텀 게이트형 TFT를 개시한 것으로, 이 TFT에서는 게이트 전극을 마스크로 한 이면 노광에 의해 산화물 반도체막에 소스-드레인 영역이 형성되어 있다.
특허 문헌 1 : JP2007-220817A 특허 문헌 2 : JP2011-228622A 특허 문헌 3 : JP2012-15436A
비특허 문헌 1 : J. Park, 외, "Self-aligned top-gate amorphous gallium indium zinc oxide thin film transistors", Applied Physics Letters, American Institute of Physics, 2008년, 제93권, 053501 비특허 문헌 2 : R. Hayashi, 외, "Improved Amorphous In-Ga-Zn-O TFTs", SID 08 DIGEST, 2008년, 42. 1, p. 621-624
상술한 바와 같이, 이와 같은 산화물 반도체를 이용한 트랜지스터와 함께, 기판상에는 유지용량 소자(holding capacitor)가 배치된다. 이 유지용량 소자는, 안정하게 소망하는 용량을 유지하는 것이 바람직하다.
본 기술은 이러한 문제점을 감안하여 이루어진 것으로, 그 목적은, 소망하는 용량을 안정하게 유지할 수 있는 반도체장치, 표시장치 및 전자기기를 제공하는 것에 있다.
본 기술에 의한 제1의 반도체장치는, 트랜지스터와, 용량 소자와, 트랜지스터 및 용량 소자에 의해 공유되는 산화물 반도체막을 포함한다. 상기 용량 소자는 상기 산화물 반도체막에 접하는 수소 함유막을 구비한다.
본 기술에 의한 제2의 반도체장치는, 산화물 반도체막에 접하는 수소 함유막을 갖는 유지용량 소자를 구비한 것이다.
본 기술에 의한 표시장치는, 복수의 표시 소자를 구동하도록 구성된 반도체장치 및 복수의 표시 소자가 마련된 표시 장치로서, 상기 반도체 장치는 트랜지스터와, 용량 소자와, 트랜지스터 및 용량 소자에 의해 공유되는 산화물 반도체막을 포함한다. 상기 용량 소자는 상기 산화물 반도체막에 접하는 수소 함유막을 구비한 것이다.
본 기술에 의한 전자기기는, 복수의 표시 소자를 구동하도록 구성된 반도체장치 및 복수의 표시 소자가 마련된 표시 장치로서, 상기 반도체 장치는 복수의 표시 소자를 구동하도록 구성된 반도체장치 및 복수의 표시 소자가 마련된 표시 장치로서, 상기 반도체 장치는 트랜지스터와, 용량 소자와, 트랜지스터 및 용량 소자에 의해 공유되는 산화물 반도체막을 포함한다. 상기 용량 소자는 상기 산화물 반도체막에 접하는 수소 함유막을 구비한 것이다.
본 기술의 제1, 제2의 반도체장치, 표시장치 또는 전자기기에서는, 수소 함유막으로부터 산화물 반도체막에 수소가 확산하고, 유지용량 소자의 일방의 전극으로서의 산화물 반도체막이 저저항화된다.
본 기술의 제1, 제2의 반도체장치, 표시장치 및 전자기기에 의하면, 유지용량 소자가 수소 함유막을 갖도록 하였기 때문에, 인가 전압의 크기에 관계없이, 안정하게 소망하는 용량을 유지할 수 있다. 따라서, 예를 들면 표시장치의 표시 품위를 향상시키는 것이 가능해진다.
도 1은 본 기술의 한 실시의 형태에 관한 표시장치의 구성을 도시하는 단면도.
도 2A는 도 1에 도시한 유지용량 소자의 구성을 도시하는 단면도.
도 2B는 도 2A에 도시한 수소 함유막 및 용량 전극의 구성을 도시하는 평면도.
도 3A는 도 1에 도시한 유지용량 소자의 다른 예를 도시하는 단면도.
도 3B는 도 3A에 도시한 수소 함유막 및 용량 전극의 구성을 도시하는 평면도.
도 4A는 도 1에 도시한 유지용량 소자의 그 밖의 예를 도시하는 단면도.
도 4B는 도 4A에 도시한 수소 함유막 및 용량 전극의 구성을 도시하는 평면도.
도 5는 도 1에 도시한 트랜지스터와 유지용량 소자와의 위치 관계에 관해 설명하기 위한 평면도.
도 6은 도 5에 도시한 트랜지스터와 유지용량 소자와의 위치 관계의 다른 예를 도시하는 평면도.
도 7은 1에 도시한 표시장치의 주변 회로를 포함하는 전체 구성을 도시하는 도면.
도 8은 도 7에 도시한 화소의 회로 구성을 도시하는 도면.
도 9A는 도 1에 도시한 표시장치의 제조 방법을 공정 순서로 도시하는 단면도.
도 9B는 도 9A에 계속된 공정을 도시하는 단면도.
도 9C는 도 9B에 계속된 공정을 도시하는 단면도.
도 10A는 도 9C에 계속된 공정을 도시하는 단면도.
도 10B는 도 10A에 계속된 공정을 도시하는 단면도.
도 10C는 도 10B에 계속된 공정을 도시하는 단면도.
도 11은 비교례에 관한 표시장치의 주요부를 도시하는 단면도.
도 12는 도 1, 도 11에 도시한 유지용량 소자의 용량과 인가 전압과의 관계를 도시하는 도면.
도 13은 변형례 1에 관한 표시장치의 구조를 도시하는 단면도.
도 14는 변형례 2에 관한 표시장치의 구조를 도시하는 단면도.
도 15는 상기 실시의 형태 등의 표시장치를 포함하는 모듈의 개략 구성을 도시하는 평면도.
도 16A는 상기 실시의 형태 등의 표시장치의 적용례 1의 외관을 도시하는 사시도.
도 16B는 도 16A에 도시한 적용례 1의 외관의 다른 예를 도시하는 사시도.
도 17은 적용례 2의 외관을 도시하는 사시도.
도 18은 적용례 3의 외관을 도시하는 사시도.
도 19A는 적용례 4의 표측에서 본 외관을 도시하는 사시도.
도 19B는적용례 4의 이측에서 본 외관을 도시하는 사시도.
도 20은 적용례 5의 외관을 도시하는 사시도.
도 21은 적용례 6의 외관을 도시하는 사시도.
도 22A는 적용례 7의 닫은 상태를 도시하는 도면.
도 22B는 적용례 7의 연 상태를 도시하는 도면.
이하, 본 기술의 실시의 형태에 관해, 도면을 참조하여 상세히 설명한다. 또한, 설명은 이하의 순서로 행한다.
1. 실시의 형태(유지용량 소자가 수소 함유막을 갖는 예 : 유기 EL 표시장치)
2. 변형례 1(액정 표시장치)
3. 변형례 2(전자 페이퍼)
4. 적용례
<실시의 형태>
도 1은 본 기술의 한 실시의 형태에 관한 표시장치(1)(반도체장치)의 단면 구성을 도시한 것이다. 이 표시장치(1)는 액티브 매트릭스형의 유기 EL(Electro luminescence) 표시장치이고, 산화물 반도체막(12)을 갖는 트랜지스터(10T) 및 트랜지스터(10T)에 의해 구동되는 유기 EL 소자(20)를 각각 복수 갖고 있다. 도 1은, 1의 트랜지스터(10T) 및 유기 EL 소자(20)에 대응하는 영역(서브 화소)을 나타내고 있다.
표시장치(1)는 트랜지스터(10T)와 산화물 반도체막(12)을 공유하는 유지용량 소자(10C)를 갖고 있고, 이들 트랜지스터(10T) 및 유지용량 소자(10C)상에 평탄화막(19)을 사이에 두고 유기 EL 소자(20)가 마련되어 있다. 트랜지스터(10T)는, 기판(11), 산화물 반도체막(12), 게이트 절연막(13T) 및 게이트 전극(14T)을 이 순서로 갖는 스태거 구조(톱 게이트형)의 TFT이다. 산화물 반도체막(12) 및 게이트 전극(14T)은 층간 절연막(17)에 덮여 있다. 층간 절연막(17)의 접속 구멍(H1)을 통하여, 트랜지스터(10T)의 소스-드레인 전극(18)이 산화물 반도체막(12)에 전기적으로 접속되어 있다.
(트랜지스터(10T))
기판(11)은, 예를 들면, 석영, 유리, 실리콘 또는 수지(플라스틱) 필름 등의 판형상 부재에 의해 구성되어 있다. 후술하는 스퍼터법에서, 기판(11)을 가열하는 일 없이 산화물 반도체막(12)을 성막하기 때문에, 염가의 수지 필름을 이용할 수 있다. 수지 재료로서는, 예를 들면, PET(폴리에틸렌테레프탈레이트) 또는 PEN(폴리에틸렌나프탈레이트) 등을 들 수 있다. 이 밖에도, 목적에 응하여, 스테인리스강(SUS) 등의 금속 기판을 이용하도록 하여도 좋다.
산화물 반도체막(12)은, 기판(11)상의 선택적인 영역에 마련되고, 트랜지스터(10T)의 활성층으로서의 기능을 갖는 것이다. 산화물 반도체막(12)은, 예를 들면, 인듐(In), 갈륨(Ga), 아연(Zn) 및 주석(Sn) 중의 적어도 1종의 원소의 산화물을 주성분으로서 포함하는 것이다. 구체적으로는, 비정질의 것으로서, 산화인듐주석아연(ITZO) 또는 산화인듐갈륨아연(IGZO : InGaZnO) 등, 결정질의 것으로서 산화아연(ZnO), 산화인듐아연(IZO(등록상표)), 산화인듐갈륨(IGO), 산화인듐주석(ITO) 또는 산화인듐(InO) 등을 각각 들 수 있다. 산화물 반도체막(12)의 두께(적층 방향의 두께(Z방향), 이하 단지 두께라고 한다.)는, 예를 들면 50㎚ 정도이다.
이 산화물 반도체막(12)은 상층의 게이트 전극(14T)에 대향하여 채널 영역(12T)을 가짐과 함께, 채널 영역(12T)에 인접하여, 채널 영역(12T)보다도 전기 저항률이 낮은 저저항 영역(12B)(소스-드레인 영역)을 한 쌍 갖고 있다. 저저항 영역(12B)은 산화물 반도체막(12)의 표면(상면)으로부터 두께 방향의 일부에 마련된 것이고, 예를 들면, 산화물 반도체 재료에 알루미늄(Al) 등의 금속을 반응시켜서 금속(불순물)을 확산시킴에 의해 형성되어 있다. 이 저저항 영역(12B)에 소스-드레인 전극(18)이 전기적으로 접속되어 있다. 이와 같은 저저항 영역(12B)에 의해, 트랜지스터(10T)의 셀프 얼라인 구조가 실현된다. 또한, 저저항 영역(12B)은 트랜지스터(10T)의 특성을 안정화시키는 역할도 갖는 것이다. 산화물 반도체막(12) 중 트랜지스터(10T)를 구성하는 부분은, 기판(11)에 접하여 있다.
게이트 전극(14T)은 게이트 절연막(13T)을 사이에 두고 채널 영역(12T)상에 마련되고, 게이트 전극(14T)과 게이트 절연막(13T)은 평면시로 서로 동일 형상을 갖고 있다. 게이트 절연막(13T)은 예를 들면 두께가 300㎚ 정도이고, 실리콘 산화막(SiO), 실리콘 질화막(SiN), 실리콘 질화산화막(SiON) 또는 산화알루미늄막(AlO) 등 중의 1종으로 이루어지는 단층막 또는 그들 중의 2종 이상으로 이루어지는 적층막에 의해 구성되어 있다. 게이트 절연막(13T)으로는 산화물 반도체막(12)을 환원시키기 어려운 재료, 예를 들면, 실리콘 산화막 또는 산화알루미늄막을 사용하는 것이 바람직하다.
게이트 전극(14T)은, 트랜지스터(10T)에 인가되는 게이트 전압(Vg)에 의해 산화물 반도체막(12)(채널 영역(12T)) 중의 캐리어 밀도를 제어함과 함께, 전위를 공급하는 배선으로서의 기능을 갖는 것이다. 이 게이트 전극(14T)은, 예를 들면 몰리브덴(Mo), 티탄(Ti), 알루미늄, 은(Ag), 네오디뮴(Nd) 및 구리(Cu) 중의 1종으로 이루어지는 단체 또는 이들의 합금에 의해 구성되어 있다. 복수의 단체 또는 합금을 사용한 적층 구조라도 좋다. 게이트 전극(14T)은, 예를 들면 산화물 반도체막(14)측부터 티탄, 알루미늄 및 몰리브덴을 이 순서로 적층한 것에 의해 구성되어 있다. 게이트 전극(14T)은 저저항의 금속, 예를 들면, 알루미늄 또는 구리 등에 의해 구성하는 것이 바람직하다. 저저항의 금속으로 이루어지는 층(저저항층)에, 예를 들면 티탄 또는 몰리브덴으로 이루어지는 층(배리어 층)을 적층시키도록 하여도 좋고, 저저항의 금속을 포함하는 합금, 예를 들면 알루미늄과 네오디뮴과의 합금(Al-Nd)을 사용하도록 하여도 좋다. 게이트 전극(14T)을 ITO 등의 투명 도전막에 의해 구성하도록 하여도 좋다. 게이트 전극(14T)의 두께는, 예를 들면 10㎚ 내지 500㎚이다.
게이트 전극(14T)과 층간 절연막(17)과의 사이 및 산화물 반도체막(12)(저저항 영역(12B))과 층간 절연막(17)과의 사이에는, 고저항막(15)이 마련되어 있다. 이 고저항막(15)은 게이트 전극(14T)의 단면(end face) 및 게이트 절연막(13T)의 단면과, 산화물 반도체막(12)의 단면을 덮고, 또한, 유지용량 소자(10C)도 덮고 있다. 고저항막(15)은 후술하는 제조 공정에서 산화물 반도체막(12)의 저저항 영역(12B)에 확산되는 금속의 공급원이 되는 금속막(후술하는 도 10B 금속막(15A))이, 산화막이 되어 잔존한 것이다. 또는, 이 잔존한 산화막상에 다시 배리어성이 높은 절연막, 예를 들면 산화알루미늄막을 마련하여 고저항막(15)을 구성하도록 하여도 좋다. 고저항막(15)은 예를 들면, 두께가 20㎚ 이하이고, 산화티탄, 산화알루미늄, 산화인듐 또는 산화주석 등에 의해 구성되어 있다. 복수의 산화막을 적층시키도록 하여도 좋다. 고저항막(15)에 배리어성이 높은 절연막을 적층시키면, 예를 들면 그 합계의 두께는 50㎚ 정도가 된다. 이와 같은 고저항막(15)은 상기한 바와 같은 프로세스상의 역할 외에, 트랜지스터(10T)에서의 산화물 반도체막(12)의 전기적 특성을 변화시키는 산소나 수분의 영향을 저감하는 기능, 즉 배리어 기능도 갖고 있다. 따라서, 고저항막(15)을 마련함에 의해, 트랜지스터(10T) 및 유지용량 소자(10C)의 전기적 특성을 안정화시키고, 층간 절연막(17)의 효과를 보다 높이는 것이 가능해진다.
층간 절연막(17)은 고저항막(15)상에 마련되고, 고저항막(15)과 마찬가지로 산화물 반도체막(12)의 외측으로 연재되어 게이트 전극(14T) 및 산화물 반도체막(12)을 덮고 있다. 이 층간 절연막(17)은 예를 들면, 아크릴 수지, 폴리이미드 또는 실록산 등의 유기 재료 또는 실리콘 산화막, 실리콘 질화막, 실리콘 산질화막 또는 산화알루미늄 등의 무기 재료에 의해 구성되어 있다. 이와 같은 유기 재료와 무기 재료를 적층시키도록 하여도 좋다. 유기 재료를 함유하는 층간 절연막(17)은, 용이하게 그 두께를 예를 들면 2㎛ 정도로 후막화하는 것이 가능해진다. 이와 같이 후막화된 층간 절연막(17)은, 예를 들면 게이트 절연막(13T)과 게이트 전극(14T) 사이 등의 단차를 충분히 피복하여 절연성을 확보할 수 있다. 또한 유기 재료를 포함하는 층간 절연막(17)은, 금속 배선에 의해 형성된 배선 용량을 저감하여, 표시장치(1)를 대형화 및 하이 프레임 레이트화하는 것이 가능해진다. 따라서, 셀프 얼라인 구조의 트랜지스터(10T)에서는, 유기 절연성 재료를 포함하는 층간 절연막(17)을 사용하는 것이 바람직하다.
소스-드레인 전극(18)은, 층간 절연막(17)상에 패턴화하여 마련되고, 층간 절연막(17) 및 고저항막(15)을 관통하는 접속 구멍(H1)을 통하여 산화물 반도체막(12)의 저저항 영역(12B)에 접속되어 있다. 소스-드레인 전극(18)은, 게이트 전극(14T)의 바로 위를 회피하여 마련되어 있는 것이 바람직하다. 게이트 전극(14T)과 소스-드레인 전극(18)과의 교차 영역에 기생용량이 형성되는 것을 막기 위해서이다. 이 소스-드레인 전극(18)은, 예를 들면 두께가 500㎚ 정도이고, 상기 게이트 전극(14T)으로서 들었던 금속 또는 투명 도전막과 같은 재료에 의해 구성되어 있다. 소스-드레인 전극(18)도, 알루미늄 또는 구리 등의 저저항 금속재료에 의해 구성되어 있는 것이 바람직하고, 또한, 저저항층과 배리어 층과의 적층막인 것이 보다 바람직하다. 소스-드레인 전극(18)을 이와 같은 적층막에 의해 구성함으로써, 배선 지연이 적은 구동이 가능해지기 때문이다. 소스-드레인 전극(18)의 최상층에 알루미늄과 네오디뮴과의 합금을 마련하도록 하여도 좋다. 이에 의해, 예를 들면 소스-드레인 전극(18)이 유기 EL 소자(20)의 제1 전극(후술하는 제1 전극(21))의 기능을 겸하는 것이 가능해진다.
(유지용량 소자(10C))
유지용량 소자(10C)는 트랜지스터(10T)와 함께 기판(11)상에 마련되고, 예를 들면, 후술하는 화소 회로(50A)에서 전하를 유지하는 용량 소자이다. 이 유지용량 소자(10C)는, 용량 전극(14C)과 산화물 반도체막(12)과의 사이에 용량 절연막(13C)을 갖고 있다. 산화물 반도체막(12)에서는, 용량 전극(14C)에 대향하는 부분(전극 대향 영역(12C))이 용량 전극(14C)과 쌍을 이루는 일방의 전극으로서 기능하여, 유지용량 소자(10C)를 구성하고 있다.
유지용량 소자(10C)는, 기판(11)측부터 수소 함유막(16), 트랜지스터(10T)와 공유의 산화물 반도체막(12)(전극 대향 영역(12C)), 용량 절연막(13C) 및 용량 전극(14C)을 이 순서로 가지며, 유지용량 소자(10C)상에는 고저항막(15) 및 층간 절연막(17)이 이 순서로 마련되어 있다. 상세는 후술하지만, 본 실시의 형태에서는 이와 같이, 유지용량 소자(10C)에 수소 함유막(16)을 마련함에 의해, 인가 전압의 크기에 관계없이, 소망하는 용량을 유지하는 것이 가능해진다. 즉, 유지용량 소자(10C)의 전압 의존성을 저감할 수 있다.
수소 함유막(16)은, 예를 들면 10% 정도의 수소(H2)를 포함하고, 그 상면이 산화물 반도체막(12)에 접하여 있다. 이에 의해, 수소 함유막(16)으로부터 산화물 반도체막(12)에 수소가 확산하고, 전극 대향 영역(12C)이 저저항화된다. 수소 함유막(16)에는, 예를 들면 실리콘을 포함하는 막, 구체적으로는 실리콘 질화막, 실리콘 산화막, 실리콘 산질화막 또는 어모퍼스 실리콘막을 사용할 수 있다. 수소 함유막(16)의 단면은, 용량 전극(14C)의 단면보다도 외측에 있고, 평면시로 용량 전극(14)으로부터 외측 연장한 부분을 수소 함유막(16)이 갖고 있는 것이 바람직하고, 용량 전극(14C)의 주위 전체로 확폭하고 있는 것이 보다 바람직하다(도 2A, 도 2B). 이에 의해, 산화물 반도체막(12)의 전극 대향 영역(12C)이 확실하게 저저항화된다. 전극 대향 영역(12C)에 수소를 확산시킬 수 있으면, 수소 함유막(16)의 단면의 위치가 용량 전극(14)의 단면의 위치와 같아도 좋고(도 3A, 도 3B), 용량 전극(14)의 단면의 위치보다도 내측이라도 좋다(도 4A, 도 4B). 수소 함유막(16)의 두께는, 예를 들면 200㎚이다.
산화물 반도체막(12)의 전극 대향 영역(12C)은, 채널 영역(12T)과 마찬가지로 저저항 영역(12B)을 갖고 있지 않고 두께 방향의 전기 저항은 일정한다. 환언하면, 산화물 반도체막(12) 중, 채널 영역(12T) 및 전극 대향 영역(12C) 이외에는 저저항 영역(12B)이 마련되어 있다. 산화물 반도체막(12)의 전극 대향 영역(12C)에는, 수소 함유막(16)으로부터 확산된 수소가, 예를 들면 1% 정도 포함되어 있다.
용량 절연막(13C)을 무기 절연 재료에 의해 구성함에 의해 큰 용량의 유지용량 소자(10C)를 얻을 수 있다. 이 용량 절연막(13C)은, 예를 들면 게이트 절연막(13T)과 동일 공정에 의해 형성된 것이고, 게이트 절연막(13T)과 동일 재료에 의해 구성되고, 동일 막두께를 갖고 있다. 또한, 용량 전극(14C)도, 예를 들면, 게이트 전극(14T)과 동일 공정에 의해 구성된 것이고, 게이트 전극(14T)과 동일 재료에 의해 구성되고, 동일 막두께를 갖고 있다. 용량 전극(14C)과 용량 절연막(13C)은, 평면시로 서로 동일 형상을 갖고 있다. 용량 절연막(13C)과 게이트 절연막(13T), 용량 전극(14C)과 게이트 전극(14T)을 각각 서로 별개 공정으로 형성하도록 하여도 좋고, 이들을 서로 다른 재료, 다른 막두께로 형성하도록 하여도 좋다.
이와 같은 유지용량 소자(10C)는, 도 5에 도시한 바와 같이, 트랜지스터(10T)에 대해, 트랜지스터(10T)의 채널 길이 방향(X방향)에 따라 배치하는 것이 바람직하다. 이하, 이 이유에 관해 설명한다. 수소 함유막(16)의 수소가 트랜지스터(10T)(산화물 반도체막(12)의 채널 영역(12T))까지 확산하면, 채널 영역(12T)의 캐리어 농도가 증가하여 트랜지스터(10T)의 임계치 전압(Vth)이 마이너스 방향으로 시프트할 우려가 있다. 이 때문에, 수소 함유막(16)으로부터의 수소는, 전극 대향 영역(12C)만으로 확산하고, 채널 영역(12T)까지 도달하지 않는 것이 바람직하다.
도 6은 유지용량 소자(10C)를 트랜지스터(10T)에 대해, 트랜지스터(10T)의 채널 폭방향(Y방향), 즉 채널 길이 방향과 직교한 방향에 배치한 평면 구성을 도시한 것이다. 이 때, 수소가 수소 함유막(16)으로부터 채널 영역(12T)의 일단(수소 함유막(16)에 가까운측)까지의 거리(D2)만큼 이동하면, 산화물 반도체막(12)의 한 쌍의 저저항 영역(12B) 사이(소스-드레인 영역 사이)에 수소가 확산하고 저저항화하여, 트랜지스터 특성에 크게 영향을 준다. 이에 대해, 도 5에서는, 수소가 수소 함유막(16)으로부터 채널 영역(12T)의 일단까지 이동하여도 트랜지스터 특성은 거의 변화하지 않는다. 환언하면, 수소 함유막(16)으로부터 채널 영역(12T)의 타단(수소 함유막(16)으로부터 먼 측)까지의 거리(D1)만큼 이동할 때까지는, 트랜지스터 특성을 유지할 수 있다. 따라서, 도 5와 같이 트랜지스터(10T) 및 유지용량 소자(10C)를 배치함에 의해, 표시장치(1)의 구동부(트랜지스터(10T) 및 유지용량 소자(10C))를 소형화함과 함께, 트랜지스터 특성을 유지하는 것이 가능해진다.
유기 EL 소자(20)는, 평탄화막(19)상에 마련되어 있다(도 1). 유기 EL 소자(20)는 평탄화막(19)측부터 제1 전극(21), 화소 분리막(22), 유기층(23) 및 제2 전극(24)을 이 순서로 갖고 있고, 보호막(25)에 의해 밀봉되어 있다. 보호막(25)상에는 열경화 수지 또는 자외선 경화 수지로 이루어지는 접착층(26)을 사이에 두고 밀봉용 기판(27)이 맞붙여져 있다. 표시장치(1)는, 유기층(23)에서 발생한 광을 기판(11)측부터 취출하는 보텀 이미션 방식(하면 발광 방식)이라도 좋고, 밀봉용 기판(27)측부터 취출하는 톱 이미션 방식(상면 발광 방식)이라도 좋다.
평탄화막(19)은, 소스-드레인 전극(18)상 및 층간 절연막(17)상에, 기판(11)의 표시 영역(후술하는 도 7 표시 영역(50)) 전체에 걸쳐서 마련되고, 접속 구멍(H2)을 갖고 있다. 이 접속 구멍(H2)은, 트랜지스터(10T)의 소스-드레인 전극(18)과 유기 EL 소자(20)의 제1 전극(21)을 접속하기 위한 것이다. 평탄화막(19)은, 예를 들면 폴리이미드 또는 아크릴계 수지에 의해 구성되어 있다.
제1 전극(21)은, 접속 구멍(H2)을 매입하도록 평탄화막(19)상에 마련되어 있다. 이 제1 전극(21)은, 예를 들면 애노드로서 기능하는 것이고, 소자마다 마련되어 있다. 표시장치(1)가 보텀 이미션 방식인 경우에는, 제1 전극(21)을 투명 도전막, 예를 들면, 산화인듐주석(ITO), 산화인듐아연(IZO) 또는 인듐아연옥시드(InZnO) 등의 어느 하나로 이루어지는 단층막 또는 이 중의 2종 이상으로 이루어지는 적층막에 의해 구성한다. 한편, 표시장치(1)가 톱 이미션 방식인 경우에는, 제1 전극(21)을, 반사성의 금속, 예를 들면, 알루미늄, 마그네슘(Mg), 칼슘(Ca) 및 나트륨(Na) 중의 적어도 1종으로 이루어지는 단체 금속, 또는 이 중의 적어도 1종를 포함하는 합금으로 이루어지는 단층막, 또는 단체 금속 또는 합금을 적층한 다층막에 의해 구성한다.
화소 분리막(22)은 제1 전극(21)과 제2 전극(24)과의 사이의 절연성을 확보함과 함께 각 소자의 발광 영역을 구획 분리하기 위한 것이고, 각 소자의 발광 영역에 대향하여 개구를 갖고 있다. 이 화소 분리막(22)은 예를 들면, 폴리이미드, 아크릴 수지 또는 노볼락계 수지 등의 감광성 수지에 의해 구성되어 있다.
유기층(23)은, 화소 분리막(22)의 개구를 덮도록 마련되어 있다. 이 유기층(23)은 유기 전계 발광층(유기 EL층)을 포함하고, 구동 전류의 인가에 의해 발광이 생기는 것이다. 유기층(23)은, 예를 들면 기판(11)(제1 전극(21))측부터, 정공 주입층, 정공 수송층, 유기 EL층 및 전자 수송층을 이 순서로 갖고 있고, 전자와 정공과의 재결합이 유기 EL층에서 생겨서 광이 발생한다. 유기 EL층의 구성 재료는, 일반적인 저분자 또는 고분자의 유기 재료라면 좋고, 특히 한정되지 않는다. 예를 들면 적색, 녹색 및 청색을 발광한 유기 EL층이 소자마다 분류 도색되어 있어도 좋고, 또는, 백색을 발광한 유기 EL층(예를 들면, 적, 녹 및 청색의 유기 EL층을 적층한 것)이 기판(11)의 전면에 칠하여 마련되어 있어도 좋다. 정공 주입층은, 정공 주입 효율을 높임과 함께 리크를 방지하기 위한 것이고, 정공 수송층은, 유기 EL층에의 정공 수송 효율을 높이기 위한 것이다. 정공 주입층, 정공 수송층 또는 전자 수송층 등의 유기 EL층 이외의 층은, 필요에 응하여 마련하도록 하면 좋다.
제2 전극(24)은, 예를 들면, 캐소드로서 기능하는 것이고, 금속 도전막에 의해 구성되어 있다. 표시장치(1)가 보텀 이미션 방식인 경우에는, 이 제2 전극(24)을 반사성의 금속, 예를 들면, 알루미늄, 마그네슘(Mg), 칼슘(Ca) 및 나트륨(Na) 중의 적어도 1종으로 이루어지는 단체 금속, 또는 이 중의 적어도 1종를 포함하는 합금으로 이루어지는 단층막, 또는 단체 금속 또는 합금을 적층한 다층막에 의해 구성한다. 한편, 표시장치(1)가 톱 이미션 방식인 경우에는, 제2 전극(24)에 ITO나 IZO 등의 투명 도전막을 사용한다. 이 제2 전극(24)은, 제1 전극(21)과 절연된 상태로 예를 들면 각 소자에 공통되게 마련되어 있다.
보호막(25)은, 절연성 재료 또는 도전성 재료의 어느 하나에 의해 구성되어 있어도 좋다. 절연성 재료로서는, 예를 들면, 어모퍼스 실리콘(a-Si), 어모퍼스 탄화실리콘(a-SiC), 어모퍼스 질화실리콘(a-Si(1-X)NX) 또는 어모퍼스 카본(a-C) 등을 들 수 있다.
밀봉용 기판(27)은, 트랜지스터(10T), 유지용량 소자(10C) 및 유기 EL 소자(20)를 사이에 두고 기판(11)과 대향하도록, 배치되어 있다. 밀봉용 기판(27)에는, 상기 기판(11)과 같은 재료를 사용할 수 있다. 표시장치(1)가 톱 이미션 방식인 경우에는, 밀봉용 기판(27)에 투명 재료를 사용하고, 밀봉용 기판(27)측에 컬러 필터나 차광막을 마련하도록 하여도 좋다. 표시장치(1)가 보텀 이미션 방식인 경우에는, 기판(11)을 투명 재료에 의해 구성하고, 예를 들면 컬러 필터나 차광막을 기판(11)측에 마련하여 둔다.
(주변 회로 및 화소 회로의 구성)
도 7에 도시한 바와 같이, 표시장치(1)는 이와 같은 유기 EL 소자(20)를 포함하는 화소(PXLC)를 복수 갖고 있고, 화소(PXLC)는 기판(11)상의 표시 영역(50)에 예를 들면 매트릭스형상으로 배치되어 있다. 표시 영역(50)의 주변에는 신호선 구동 회로로서의 수평 셀렉터(HSEL)(51), 주사선 구동 회로로서의 라이트 스캐너(WSCN)(52) 및 전원선 구동 회로로서의 전원 스캐너(53)가 마련되어 있다.
표시 영역(50)에서는, 열방향으로 복수(정수 n개)의 신호선(DTL1 내지 DTLn)이, 행방향으로 복수(정수 m개)의 주사선(WSL1 내지 WSLm)이 각각 배치되어 있다. 이들 신호선(DTL)과 주사선(DSL)과의 각 교차점에, 화소(PXLC)(R, G, B에 대응하는 화소의 어느 하나)가 마련되어 있다. 각 신호선(DTL)은, 수평 셀렉터(51)에 전기적으로 접속되고, 수평 셀렉터(51)로부터 신호선(DTL)을 통하여 각 화소(PXLC)에 영상 신호가 공급된다. 한편, 각 주사선(WSL)은, 라이트 스캐너(52)에 전기적으로 접속되고, 라이트 스캐너(52)로부터 주사선(WSL)을 통하여 각 화소(PXLC)에 주사 신호(선택 펄스)가 공급된다. 각 전원선(DSL)은 전원 스캐너(53)에 접속되고, 전원 스캐너(53)로부터 전원선(DSL)을 통하여 각 화소(PXLC)에 전원 신호(제어 펄스)가 공급된다.
도 8은, 화소(PXLC)에서의 구체적인 회로 구성례를 도시한 것이다. 각 화소(PXLC)는, 유기 EL 소자(20)를 포함하는 화소 회로(50A)를 갖고 있다. 이 화소 회로(50A)는, 샘플링용 트랜지스터(Tr1) 및 구동용 트랜지스터(Tr2)와, 유지용량 소자(10C)와, 유기 EL 소자(20)를 갖는 액티브형의 구동 회로이다. 또한, 샘플링용 트랜지스터(Tr1) 및 구동용 트랜지스터(Tr2) 중 적어도 어느 하나가, 상기 실시의 형태 등의 트랜지스터(10T)에 상당한다.
샘플링용 트랜지스터(Tr1)는, 그 게이트가 대응하는 주사선(WSL)에 접속되고, 그 소스 및 드레인 중의 일방이 대응하는 신호선(DTL)에 접속되고, 타방이 구동용 트랜지스터(Tr2)의 게이트에 접속되어 있다. 구동용 트랜지스터(Tr2)는, 그 드레인이 대응하는 전원선(DSL)에 접속되고, 소스가 유기 EL 소자(20)의 애노드에 접속되어 있다. 또한, 이 유기 EL 소자(20)의 캐소드는, 접지 배선(5H)에 접속되어 있다. 또한, 이 접지 배선(5H)은, 모든 화소(PXLC)에 대해 공통으로 배선되어 있다. 유지용량 소자(10C)는, 구동용 트랜지스터(Tr2)의 소스와 게이트와의 사이에 배치되어 있다.
샘플링용 트랜지스터(Tr1)는, 주사선(WSL)으로부터 공급되는 주사 신호(선택 펄스)에 응하여 도통함에 의해, 신호선(DTL)으로부터 공급되는 영상 신호의 신호 전위를 샘플링하여, 유지용량 소자(10C)에 유지하는 것이다. 구동용 트랜지스터(Tr2)는, 소정의 제1 전위(도시 생략)로 설정된 전원선(DSL)으로부터 전류의 공급을 받고, 유지용량 소자(10C)에 유지된 신호 전위에 응하여, 구동 전류를 유기 EL 소자(20)에 공급하는 것이다. 유기 EL 소자(20)는, 이 구동용 트랜지스터(Tr2)로부터 공급된 구동 전류에 의해, 영상 신호의 신호 전위에 응한 휘도로 발광하도록 되어 있다.
이와 같은 회로 구성에서는, 주사선(WSL)으로부터 공급되는 주사 신호(선택 펄스)에 응하여 샘플링용 트랜지스터(Tr1)가 도통함에 의해, 신호선(DTL)으로부터 공급된 영상 신호의 신호 전위가 샘플링되고, 유지용량 소자(10C)에 유지된다. 또한, 상기 제1 전위로 설정된 전원선(DSL)으로부터 구동용 트랜지스터(Tr2)에 전류가 공급되고, 유지용량 소자(10C)에 유지된 신호 전위에 응하여, 구동 전류가 유기 EL 소자(20)(적색, 녹색 및 청색의 각 유기 EL 소자)에 공급된다. 그리고, 각 유기 EL 소자(20)는, 공급된 구동 전류에 의해, 영상 신호의 신호 전위에 응한 휘도로 발광한다. 이에 의해, 표시장치(1)에서, 영상 신호에 의거한 영상 표시가 이루어진다.
이와 같은 표시장치(1)는, 예를 들면 다음과 같이 하여 제조할 수 있다.
(트랜지스터(10T) 및 유지용량 소자(10C)를 형성하는 공정)
우선, 도 9(A)에 도시한 바와 같이, 판형상 부재로 이루어지는 기판(11)에 접하여, 유지용량 소자(10C)의 형성 예정 영역을 포함하는 영역에 수소 함유막(16)을 형성한다. 구체적으로는, 우선, 기판(11)의 전면에, 예를 들면 플라즈마 CVD(Chemical Vapor Deposition ; 화학 기상 성장)법에 의해, 200㎚ 정도의 두께로 실리콘 질화막을 성막한 후, 이것을 포토 리소그래피 및 에칭에 의해 섬형상으로 패터닝한다. 수소 농도를 높이기 위해, 비교적 낮은 온도, 예를 들면 200℃ 이하의 온도로 수소 함유막(16)을 성막하는 것이 바람직하다. 수소를 공급하면서 스퍼터링법에 의해 수소 함유막(16)을 형성하는 것도 가능하다.
뒤이어, 예를 들면 두께 50㎚의 산화물 반도체막 재료막(도시 생략)을 기판(11)상 및 수소 함유막(16)상에 성막한 후, 이것을 패터닝하여 산화물 반도체막(12)을 형성한다(도 9B). 산화물 반도체 재료막은, 예를 들면 스퍼터링법에 의해 성막한다. 이 때, 타겟으로서는, 성막 대상의 산화물 반도체와 동일 조성의 세라믹을 사용한다. 또한, 산화물 반도체 중의 캐리어 농도는, 스퍼터링할 때의 산소 분압에 크게 의존하기 때문에, 소망하는 트랜지스터 특성을 얻을 수 있도록 산소 분압을 제어한다. 산화물 반도체 재료막의 패터닝은, 예를 들면 포토 리소그래피 및 에칭을 이용하여 행한다. 그 때, 인산, 질산 및 아세트산의 혼합액을 사용한 웨트 에칭에 의해 가공하는 것이 바람직하다. 인산, 질산 및 아세트산의 혼합액은, 하지와의 선택비를 충분히 크게 하는 것이 가능하고, 비교적 용이하게 가공이 가능해진다. 산화물 반도체막(12)을 예를 들면, ZnO, IZO, IGO 등의 결정성 재료에 의해 구성하여 두면, 후술하는 게이트 절연막(13T)(또는 용량 절연막(13C))의 에칭 공정에서, 용이하게 에칭 선택성을 향상시킬 수 있다.
계속해서, 도 9(C)에 도시한 바와 같이, 기판(11)의 전면에 걸쳐서 예를 들면 두께 200㎚의 실리콘 산화막 또는 산화알루미늄막으로 이루어지는 절연막(13) 및 두께 500㎚ 몰리브덴, 티탄 또는 알루미늄 등의 금속재료로 이루어지는 도전막(14)을 이 순서로 성막한다. 절연막(13)은, 예를 들면 플라즈마 CVD법에 의해 성막할 수 있다. 실리콘 산화막으로 이루어지는 절연막(13)은 플라즈마 CVD법 외에, 반응성 스퍼터링법에 의해 형성하는 것도 가능하다. 또한, 절연막(13)에 산화알루미늄막을 사용하는 경우에는, 상기 반응성 스퍼터링법, CVD법에 더하여, 원자층 성막법을 이용하는 것도 가능하다. 도전막(14)은, 예를 들면 스퍼터링법에 의해 형성할 수 있다.
도전막(14)을 형성한 후, 이 도전막(14)을, 예를 들면 포토 리소그래피 및 에칭에 의해 패터닝하여, 산화물 반도체막(12)상의 선택적인 영역(채널 영역(12T) 및 전극 대향 영역(12C))에 게이트 전극(14T) 및 용량 전극(14C)을 형성한다. 뒤이어, 이들 게이트 전극(14T), 용량 전극(14C)을 마스크로 하여 절연막(13)을 에칭한다. 이에 의해, 게이트 절연막(13T)이 게이트 전극(14T)과, 용량 절연막(13C)이 용량 전극(14C)과 각각 평면시로 거의 동일 형상으로 패터닝 된다(도 10(A)). 산화물 반도체막(12)이 상기 결정성 재료에 의해 구성되어 있는 경우에는, 이 에칭 공정에서 불화수소산 등의 약액을 사용함에 의해, 매우 큰 에칭 선택비를 유지하고 절연막(13)을 용이하게 가공할 수 있다. 유지용량 소자(10C)의 용량 절연막(13C) 및 용량 전극(14C)은, 게이트 전극(14T) 및 게이트 절연막(13T)을 형성한 후, 절연막(13), 도전막(14)과는 다른 재료를 사용하여 형성하도록 하여도 좋다.
계속해서, 도 10(B)에 도시한 바와 같이, 기판(11)상의 전면에 걸쳐서, 예를 들면 스퍼터링법에 의해, 예를 들면 티탄, 알루미늄, 주석 또는 인듐 등으로 이루어지는 금속막(15A)을 예를 들면 5㎚ 이상 10㎚ 이하의 두께로 성막한다. 금속막(15A)은 산소와 비교적 저온에서 반응하는 금속에 의해 구성하고, 게이트 전극(14T), 용량 전극(14C)이 형성된 부분 이외의 산화물 반도체막(12)에 접촉시켜서 형성한다. 금속막(15A)을 성막한 후, 배리어성이 높은 절연막(도시 생략)을 금속막(15A)에 적층시키도록 하여도 좋다. 이 절연막으로서는, 예를 들면 50㎚의 산화알루미늄막을 스퍼터링법 또는 원자층 성막법에 의해 형성할 수 있다.
뒤이어, 산소 분위기하에서, 예를 들면 200℃ 정도의 온도로 열처리를 행함에 의해 금속막(15A)이 산화되고, 이에 의해 금속 산화막으로 이루어지는 고저항막(15)이 형성된다. 이 때, 산화물 반도체막(12)의 채널 영역(12T) 및 전극 대향 영역(12C) 이외의 영역에는, 그 두께 방향의 고저항막(15)측의 일부에 저저항 영역(12B)(소스-드레인 영역을 포함하다)이 형성된다. 이 금속막(15A)의 산화반응에는, 산화물 반도체막(12)에 포함되는 산소의 일부가 사용되기 때문에, 금속막(15A)의 산화의 진행에 수반하여, 산화물 반도체막(12)에서는, 그 금속막(15A)과 접하는 표면(상면)측부터 산소 농도가 저하되어 간다. 한편, 금속막(15A)으로부터 알루미늄 등의 금속이 산화물 반도체막(12) 중으로 확산한다. 이 금속 원소가 도펀트로서 기능하여, 금속막(15A)과 접하는 산화물 반도체막(12)의 상면측의 영역이 저저항화된다. 이에 의해, 채널 영역(12T) 및 전극 대향 영역(12C)보다도 전기 저항이 낮은 저저항 영역(12B)이 형성된다.
금속막(15A)의 열처리로서는, 상술한 바와 같이 200℃ 정도의 온도로 어닐하는 것이 바람직하다. 그 때, 산소 등을 포함하는 산화성의 가스 분위기로 어닐을 행함으로써, 저저항 영역(12B)의 산소 농도가 너무 낮아지는 것을 억제하고, 산화물 반도체막(12)에 충분한 산소를 공급하는 것이 가능해진다. 이에 의해, 후처리 공정에서 행하는 어닐 공정을 삭감하여 공정의 간략화를 행하는 것이 가능해진다.
고저항막(15)은, 상기 어닐 공정에 대신하여, 예를 들면, 기판(11)상에 금속막(15A)을 형성할 때의 기판(11)의 온도를 비교적 조금 높게 설정함에 의해 형성하도록 하여도 좋다. 예를 들면, 도 10(B)의 공정에서, 기판(11)의 온도를 200℃ 정도로 유지하면서 금속막(15A)을 성막하면, 열처리를 행하지 않고서 산화물 반도체막(12)의 소정의 영역을 저저항화할 수 있다. 이 경우에는, 산화물 반도체막(12)의 캐리어 농도를 트랜지스터로서 필요한 레벨로 저감하는 것이 가능하다.
금속막(15A)은, 상술한 바와 같이 10㎚ 이하의 두께로 성막하는 것이 바람직하다. 금속막(15A)의 두께를 10㎚ 이하로 하면, 열처리에 의해 금속막(15A)을 완전하게 산화시킬(고저항막(15)을 형성할) 수 있기 때문이다. 금속막(15A)이 완전하게 산화되지 않은 경우에는, 이 미산화의 금속막(15A)을 에칭에 의해 제거하는 공정이 필요해진다. 충분히 산화되지 않고 금속막(15A)이 게이트 전극(14T)상 및 용량 전극(14C)상 등에 잔존하고 있으면 리크 전류가 발생할 우려가 있기 때문이다. 금속막(15A)이 완전하게 산화되어, 고저항막(15)이 형성된 경우에는, 그와 같은 제거 공정이 불필요하게 되어, 제조 공정의 간략화가 가능해진다. 즉, 에칭에 의한 제거 공정을 행하지 않더라도, 리크 전류의 발생을 방지할 수 있다. 또한, 금속막(15A)을 10㎚ 이하의 두께로 성막한 경우, 열처리 후의 고저항막(15)의 두께는, 20㎚ 이하 정도가 된다.
상술한 바와 같이, 금속막(15A)상에 산화알루미늄막 등의 배리어성이 높은 절연막을 성막하고, 산화된 금속막(15A)과 절연막에 의해 고저항막(15)을 형성하는 것이 바람직하다. 이와 같이 고저항막(15)은, 충분한 보호 기능을 갖고 있다.
금속막(15A)을 산화시키는 방법으로서는, 상기한 바와 같은 열처리 외에, 수증기 분위기에서의 산화 또는 플라즈마 산화 등의 방법을 이용하는 것도 가능하다. 특히 플라즈마 산화의 경우, 다음과 같은 이점이 있다. 고저항막(15)의 형성 후, 층간 절연막(17)을 플라즈마 CVD법에 의해 형성하는데(후술하는 도 10(C)), 금속막(15A)에 대해 플라즈마 산화처리를 시행한 후, 계속해서(연속적으로), 층간 절연막(17)을 성막 가능하다. 따라서, 공정을 늘릴 필요가 없다는 이점이 있다. 플라즈마 산화는 예를 들면, 기판(11)의 온도를 200℃ 내지 400℃ 정도로 하여 산소 및 2질화산소의 혼합 가스 등의 산소를 포함하는 가스 분위기 중에서 플라즈마를 발생시켜서 처리하는 것이 바람직하다. 이와 같은 공정에 의해, 산소나 수분의 영향을 저감하는 기능을 갖는 고저항막(15)을 형성할 수 있다.
또한, 산화물 반도체막(12)의 소정의 영역을 저저항화시키는 수법으로서는, 상기한 바와 같은 금속막(15A)과 산화물 반도체막(12)과의 반응에 의한 수법 외에도, 플라즈마 처리에 의해 저저항화하는 수법, 플라즈마 CVD법에 의해 실리콘 질화막을 성막하고, 이 실리콘 질화막으로부터의 수소 확산 등에 의해 저저항화시키는 수법 등을 이용하여도 좋다.
고저항막(15)을 형성한 후, 도 10(C)에 도시한 바와 같이, 고저항막(15)상의 전면에 걸쳐서, 층간 절연막(17)을 형성한다. 층간 절연막(17)이 무기 절연 재료를 포함하는 경우에는, 예를 들면 플라즈마 CVD법, 스퍼터링법 또는 원자층 성막법을 이용하고, 층간 절연막(17)이 유기 절연 재료를 포함하는 경우에는, 예를 들면 스핀 코트법이나 슬릿 코트법 등의 도포법을 이용할 수 있다. 도포법에 의해, 후막화된 층간 절연막(17)을 용이하게 형성할 수 있다. 계속해서, 노광, 현상 공정을 행하여, 층간 절연막(17)의 소정의 부분에 접속 구멍(H1)을 형성한다. 층간 절연막(17)에 감광성 수지를 사용한 경우에는, 이 감광성 수지에 의해 노광, 현상을 행하고, 소정의 부분에 접속 구멍(H1)을 형성하는 것이 가능하다.
계속해서, 층간 절연막(17)상에, 예를 들면 스퍼터링법에 의해, 상술한 재료 등으로 이루어지는 소스-드레인 전극(18)이 되는 도전막(도시 생략)을 형성하고, 이 도전막에 의해 콘택트 홀(H1)을 매입한다. 그 후, 이 도전막을 예를 들면 포토 리소그래피 및 에칭에 의해 소정의 형상으로 패터닝한다. 이에 의해, 층간 절연막(17)상에 소스-드레인 전극(18)이 형성됨과 함께, 소스-드레인 전극(18)이 접속 구멍(H1)을 통하여 산화물 반도체막(12)의 저저항 영역(12B)에 전기적으로 접속된다.
(평탄화막(19)을 형성하는 공정)
이와 같이 하여 트랜지스터(10T) 및 유지용량 소자(10C)를 형성한 후, 층간 절연막(17) 및 소스-드레인 전극(18)을 덮도록, 상술한 재료로 이루어지는 평탄화막(19)을, 예를 들면 스핀 코트법이나 슬릿 코트법에 의해 성막하고, 소스-드레인 전극(18)에 대향하는 영역의 일부에 접속 구멍(H2)을 형성한다.
(유기 EL 소자(20)를 형성하는 공정)
계속해서, 이 평탄화막(19)상에, 유기 EL 소자(20)를 형성한다. 구체적으로는, 평탄화막(19)상에, 접속 구멍(H2)을 매입하도록, 상술한 재료로 이루어지는 제1 전극(21)을 예를 들면 스퍼터링법에 의해 성막한 후, 포토 리소그래피 및 에칭에 의해 패터닝한다. 이 후, 제1 전극(21)상에 개구를 갖는 화소 분리막(22)을 형성한 후, 유기층(23)을 예를 들면 진공 증착법에 의해 성막한다. 계속해서, 유기층(23)상에, 상술한 재료로 이루어지는 제2 전극(24)을 예를 들면 스퍼터링법에 의해 형성한다. 뒤이어, 이 제2 전극(24)상에 보호막(25)을 예를 들면 CVD법에 의해 성막한 후, 이 보호막(25)상에, 접착층(26)을 통하여 밀봉용 기판(27)을 맞붙인다. 이상의 공정에 의해, 도 1에 도시한 표시장치(1)가 완성된다.
이 표시장치(1)에서는, 예를 들면 R, G, B의 어느 하나에 대응하는 각 화소(PXLC)에, 각 색의 영상 신호에 응한 구동 전류가 인가되면, 제1 전극(21) 및 제2 전극(24)을 통하여, 유기층(23)에 전자 및 정공이 주입된다. 이들의 전자 및 정공은, 유기층(23)에 포함된 유기 EL층에서 각각 재결합되고, 발광이 생긴다. 이와 같이 하여, 표시장치(1)에서는, 예를 들면 R, G, B의 풀 컬러의 영상 표시가 이루어진다. 또한, 이 영상 표시 동작시에 유지용량 소자(10C)의 일단에, 영상 신호에 대응하는 전위가 인가됨에 의해, 유지용량 소자(10C)에는, 영상 신호에 대응하는 전하가 축적된다.
여기서는, 유지용량 소자(10C)에 수소 함유막(16)이 마련되어 있기 때문에, 인가 전압에 관계없이 안정하게 유지용량 소자(10C)에 소망하는 용량을 유지시킬 수 있다. 이하, 이에 관해 상세히 설명한다.
도 11은 비교례에 관한 표시장치(표시장치(100))의 트랜지스터(10T) 및 유지용량 소자(100C)의 단면 구성을 도시한 것이다. 이 유지용량 소자(100C)에는 수소 함유막이 마련되어 있지 않고, 트랜지스터(10T)와 마찬가지로, 유지용량 소자(100C)에서도 산화물 반도체막(12)이 기판(11)에 접하여 있다. 이와 같은 산화물 반도체막(12)(전극 대향 영역(12C))과 용량 전극(14C)과의 사이에 용량 절연막(13C)을 마련한 유지용량 소자(100C)에서는, 도 12에 도시한 바와 같이, 인가 전압의 크기에 의해, 용량이 크게 변동한다. 즉, 유지용량 소자(100C)에는 전압 의존성이 존재한다.
이에 대해, 표시장치(1)의 유지용량 소자(10C)에는, 산화물 반도체막(12)에 접하여 수소 함유막(16)이 마련되어 있다. 이 때문에, 수소 함유막(16)으로부터 산화물 반도체막(12)으로 수소가 확산하면, 이 수소가 전극 대향 영역(12C)으로 도너로서 기능하여, 캐리어 농도가 증가한다. 따라서, 산화물 반도체막(12)의 전극 대향 영역(12C)이 저저항화되어, 인가 전압의 크기에 관계없이, 유지용량 소자(10C)에는 안정하게 소망하는 용량이 유지된다(도 12). 도 12에서는, 수소 함유막(16)으로서 플라즈마 CVD법에 의해 형성한, 두께 200㎚의 실리콘 질화막을 사용하고 있다.
이와 같이 본 실시의 형태에서는, 유지용량 소자(10C)가 수소 함유막(16)을 갖도록 하였기 때문에, 전압 의존성을 저감하고, 유지용량 소자(10C)에 안정하게 소망하는 용량을 유지할 수 있다. 즉, 표시장치(1)에서는, 동작 전압에 관계없이 유지용량 소자(10C)에 충분한 용량이 유지되기 때문에, 표시 품위가 향상한다.
또한, 산화물 반도체막(12)에 저저항 영역(12B)을 마련하고, 이른바 셀프 얼라인 구조를 갖도록 하였기 때문에, 기생용량을 저감할 수 있다. 또한, 유지용량 소자(10C)에는 트랜지스터(10T)와 공유의 산화물 반도체막(12)이 사용되고 있기 때문에, 제조 공정을 간략화하는 것이 가능해진다. 수소 함유막(16)은 용이하게 형성 가능하기 때문에, 간편한 제조 방법으로 표시 품위가 높은 표시장치(1)를 형성할 수 있다.
이하, 본 실시의 형태의 변형례에 관해 설명하는데, 이후의 설명에서 상기 실시의 형태와 동일 구성 부분에 관해서는 동일 부호를 붙이고 그 설명은 적절히 생략한다.
<변형례 1>
도 13은, 상기 실시의 형태의 변형례 1에 관한 표시장치(표시장치(1A))의 단면 구성을 도시한 것이다. 이 표시장치(1A)는, 표시장치(1)의 유기 EL 소자(20)에 대신하여 액정 표시 소자(30)를 갖는 것이다. 이 점을 제외하고, 표시장치(1A)는 상기 실시의 형태의 표시장치(1)와 같은 구성을 가지며, 그 작용 및 효과도 마찬가지이다.
표시장치(1A)는, 표시장치(1)와 같은 트랜지스터(10T) 및 유지용량 소자(10C)를 갖는 것이고, 이 트랜지스터(10T) 및 유지용량 소자(10C)의 상층에 평탄화막(19)을 사이에 두고 액정 표시 소자(30)가 마련되어 있다.
액정 표시 소자(30)는, 예를 들면, 화소 전극(31)과 대향 전극(32)과의 사이에 액정층(33)을 밀봉한 것이고, 화소 전극(31) 및 대향 전극(32)의 액정층(33)측의 각 면에는, 배향막(34A, 34B)이 마련되어 있다. 화소 전극(31)은, 화소마다 배설되어 있고, 예를 들면 트랜지스터(10T)의 소스-드레인 전극(18)에 전기적으로 접속되어 있다. 대향 전극(32)은, 대향 기판(35)상에 복수의 화소에 공통의 전극으로서 마련되고, 예를 들면 커먼 전위로 유지되어 있다. 액정층(33)은, 예를 들면 VA(Vertical Alignment: 수직 배향) 모드, TN(Twisted Nematic) 모드 또는 IPS(In Plane Switching) 모드 등에 의해 구동되는 액정에 의해 구성되어 있다.
또한, 기판(11)의 하방에는, 백라이트(36)가 구비되어 있고, 기판(11)의 백라이트(36)측 및 대향 기판(35)상에는, 편광판(37A, 37B)이 맞붙여져 있다.
백라이트(36)는, 액정층(33)을 향하여 광을 조사하는 광원이고, 예를 들면 LED(Light Emitting Diode)나 CCFL(Cold Cathode Fluorescent Lamp) 등을 복수 포함하는 것이다. 이 백라이트(36)는, 도시하지 않은 백라이트 구동부에 의해, 점등 상태 및 소등 상태가 제어되도록 되어 있다.
편광판(37A, 37B)(편광자, 검광양자)은, 예를 들면 서로 크로스 니콜의 상태로 배치되어 있고, 이에 의해, 예를 들면 백라이트(36)로부터의 조명광을 전압 무인가 상태(오프 상태)에서는 차단, 전압 인가 상태(온 상태)에서는 투과시키도록 되어 있다.
이 표시장치(1A)에서는, 상기 실시의 형태의 표시장치(1)와 마찬가지로, 수소 함유막(16)에 의해 산화물 반도체막(12)의 대향 영역(12C)이 저저항화된다. 따라서, 본 변형례에서도, 유지용량 소자(10C)의 전압 의존성을 억제하고, 안정하게 소망하는 용량을 유지할 수 있다.
<변형례 2>
도 14는, 상기 실시의 형태의 변형례 2에 관한 표시장치(표시장치(1B))의 단면 구성을 도시한 것이다. 이 표시장치(1B)는 이른바 전자 페이퍼이고, 표시장치(1)의 유기 EL 소자(20)에 대신하여 전기영동형 표시 소자(40)를 갖고 있다. 이 점을 제외하고, 표시장치(1B)는 상기 실시의 형태의 표시장치(1)와 같은 구성을 가지며, 그 작용 및 효과도 마찬가지이다.
표시장치(1B)는, 표시장치(1)와 같은 트랜지스터(10T) 및 유지용량 소자(10C)를 갖는 것이고, 이 트랜지스터(10T) 및 유지용량 소자(10C)의 상층에 평탄화막(19)을 사이에 두고 전기영동형 표시 소자(40)가 마련되어 있다.
전기영동형 표시 소자(40)는, 예를 들면, 화소 전극(41)과 공통 전극(42)과의 사이에 전기영동형 표시체로 이루어지는 표시층(43)을 밀봉한 것이다. 화소 전극(41)은, 화소마다 마련되어 있고, 예를 들면 트랜지스터(10T)의 소스-드레인 전극(18)에 전기적으로 접속되어 있다. 공통 전극(42)은, 대향 기판(44)상에 복수의 화소에 공통의 전극으로서 마련되어 있다.
이 표시장치(1B)에서는, 상기 실시의 형태의 표시장치(1)와 마찬가지로, 수소 함유막(16)에 의해 산화물 반도체막(12)의 대향 영역(12C)이 저저항화된다. 따라서, 본 변형례에서도, 유지용량 소자(10C)의 전압 의존성을 억제하고, 안정하게 소망하는 용량을 유지할 수 있다.
(적용례)
이하, 상기한 바와 같은 표시장치(표시장치(1, 1A, 1B))의 전자기기에의 적용례에 관해 설명한다. 전자기기로서는, 예를 들면 텔레비전 장치, 디지털 카메라, 노트형 퍼스널 컴퓨터, 휴대전화 등의 휴대 단말 장치 또는 비디오 카메라 등을 들 수 있다. 환언하면, 상기 표시장치는, 외부로부터 입력된 영상 신호 또는 내부에서 생성한 영상 신호를, 화상 또는 영상으로서 표시하는 모든 분야의 전자기기에 적용하는 것이 가능하다.
(모듈)
상기 표시장치는, 예를 들면 도 15에 도시한 바와 같은 모듈로서, 후술하는 적용례 1 내지 7 등의 여러가지의 전자기기에 조립된다. 이 모듈은, 예를 들면, 기판(11)의 1변에, 밀봉용 기판(27) 또는 대향 기판(35, 44)으로부터 노출한 영역(61)을 마련하고, 이 노출한 영역(61)에, 수평 셀렉터(51), 라이트 스캐너(52) 및 전원 스캐너(53)의 배선을 연장하여 외부 접속단자(도시 생략)를 형성한 것이다. 이 외부 접속단자에는, 신호의 입출력을 위한 플렉시블 프린트배선 기판(FPC ; Flexible Printed Circuit)(62)이 마련되어 있어도 좋다.
(적용례 1)
도 16A 및 도 16B는 각각, 상기 실시의 형태의 표시장치가 적용되는 전자 북의 외관을 도시한 것이다. 이 전자 북은, 예를 들면, 표시부(210) 및 비표시부(220)를 갖고 있고, 이 표시부(210)가 상기 실시의 형태의 표시장치에 의해 구성되어 있다.
(적용례 2)
도 17은, 상기 실시의 형태의 표시장치가 적용되는 스마트 폰의 외관을 도시한 것이다. 이 스마트 폰은, 예를 들면, 표시부(230) 및 비표시부(240)를 갖고 있고, 이 표시부(230)가 상기 실시의 형태의 표시장치에 의해 구성되어 있다.
(적용례 3)
도 18은, 상기 실시의 형태의 표시장치가 적용되는 텔레비전 장치의 외관을 도시한 것이다. 이 텔레비전 장치는, 예를 들면, 프론트 패널(310) 및 필터 유리(320)를 포함하는 영상 표시 화면부(300)를 갖고 있고, 이 영상 표시 화면부(300)는, 상기 실시의 형태의 표시장치에 의해 구성되어 있다.
(적용례 4)
도 19A, 도 19B는, 상기 실시의 형태의 표시장치가 적용되는 디지털 카메라의 외관을 도시한 것이다. 이 디지털 카메라는, 예를 들면, 플래시용의 발광부(410), 표시부(420), 메뉴 스위치(430) 및 셔터 버튼(440)을 갖고 있고, 이 표시부(420)가 상기 실시의 형태의 표시장치에 의해 구성되어 있다.
(적용례 5)
도 20은, 상기 실시의 형태의 표시장치가 적용되는 노트형 퍼스널 컴퓨터의 외관을 도시한 것이다. 이 노트형 퍼스널 컴퓨터는, 예를 들면, 본체(510), 문자 등의 입력 조작을 위한 키보드(520) 및 화상을 표시하는 표시부(530)를 갖고 있고, 이 표시부(530)가 상기 실시의 형태의 표시장치에 의해 구성되어 있다.
(적용례 6)
도 21은, 상기 실시의 형태의 표시장치가 적용되는 비디오 카메라의 외관을 도시한 것이다. 이 비디오 카메라는, 예를 들면, 본체부(610), 이 본체부(610)의 전방 측면에 마련된 피사체 촬영용의 렌즈(620), 촬영시의 스타트/스톱 스위치(630) 및 표시부(640)를 갖고 있다. 그리고, 이 표시부(640)가 상기 실시의 형태의 표시장치에 의해 구성되어 있다.
(적용례 7)
도 22A, 도 22B는, 상기 실시의 형태의 표시장치가 적용되는 휴대전화기의 외관을 도시한 것이다. 이 휴대전화기는, 예를 들면, 상측 몸체(710)와 하측 몸체(720)를 연결부(힌지부)(730)로 연결한 것이고, 디스플레이(740), 서브 디스플레이(750), 픽처 라이트(760) 및 카메라(770)를 갖고 있다. 그리고, 이 중의 디스플레이(740) 또는 서브 디스플레이(750)가, 상기 실시의 형태의 표시장치에 의해 구성되어 있다.
이상, 실시의 형태 및 변형례를 들어 본 기술을 설명하였지만, 본 기술은 이들 실시의 형태 등으로 한정되지 않고, 여러가지의 변형이 가능하다. 예를 들면, 상기 실시의 형태 등에서는, 고저항막(15)을 마련한 구조를 예로 들어 설명하였지만, 이 고저항막(15)은, 저저항 영역(12B)을 형성한 후에 제거하는 것도 가능하다. 단, 상술한 바와 같이, 고저항막(15)을 마련한 경우의 쪽이, 트랜지스터(10T) 및 유지용량 소자(10C)의 전기 특성을 안정적으로 유지할 수 있기 때문에 바람직하다.
또한, 상기 실시의 형태 등에서는, 기판(11)상에 산화물 반도체막(12), 게이트 절연막(13T) 및 게이트 전극(14T)을 이 순서로 갖는 톱 게이트형의 트랜지스터(10T)에 관해 설명하였지만, 본 기술은, 기판(11)상에 게이트 전극(14T), 게이트 절연막(13T) 및 산화물 반도체막(12)을 이 순서로 갖는 보텀 게이트형의 트랜지스터에도 적용 가능하다. 단, 트랜지스터(10T)를 톱 게이트형으로 함으로써, 보다 용이하게 표시장치(1)를 제조할 수 있다.
또한, 상기 실시의 형태 등에서는, 저저항 영역(12B)이, 산화물 반도체막(12)의 채널 영역(12C) 이외의 영역의 표면(상면)으로부터 두께 방향의 일부에 마련되어 있는 경우에 관해 설명하였지만, 저저항 영역(12B)은, 산화물 반도체막(12)의 표면(상면)으로부터 두께 방향의 전부에 마련하는 것도 가능하다.
더하여, 상기 실시의 형태 등에서 설명한 각 층의 재료 및 두께, 또는 성막 방법 및 성막 조건 등은 한정되는 것이 아니고, 다른 재료 및 두께로 하여도 좋고, 또는 다른 성막 방법 및 성막 조건으로 하여도 좋다.
또한, 상기 실시의 형태 등에서는, 유기 EL 소자(20), 액정 표시 소자(30), 전기영동형 표시 소자(40), 트랜지스터(10T) 및 유지용량 소자(10C)의 구성을 구체적으로 들어 설명하였지만, 모든 층을 구비할 필요는 없고, 또한, 다른 층을 더욱 구비하고 있어도 좋다.
또한, 본 기술은, 유기 EL 소자(20), 액정 표시 소자(30), 전기영동형 표시 소자(40) 외에, 무기 전계발광 소자 등의 다른 표시 소자를 이용한 표시장치에도 적용 가능하다.
또한, 예를 들면, 상기 실시의 형태에서 표시장치의 구성을 구체적으로 들어 설명하였지만, 모든 구성요소를 구비할 필요는 없고, 또한, 다른 구성요소를 더욱 구비하고 있어도 좋다.
더하여, 상기 실시의 형태 등에서는, 트랜지스터(10T) 및 유지용량 소자(10C)를 구비한 반도체장치로서, 표시장치를 예로 들어 설명하였지만, 화상 검출기 등에 적용시키도록 하여도 좋다.
또한, 본 기술은 이하와 같은 구성을 취하는 것도 가능하다.
(1) 트랜지스터와, 용량 소자와, 트랜지스터 및 용량 소자에 의해 공유되는 산화물 반도체막을 포함하고, 상기 용량소자는 상기 용량 소자는 상기 산화물 반도체막에 접하는 수소 함유막을 갖는 반도체장치.
(2) 상기 트랜지스터는, 게이트 절연막을 사이에 두고 상기 산화물 반도체막의 채널 영역에 대향하는 게이트 전극과, 상기 산화물 반도체막의 상기 채널 영역에 인접한 위치에 마련된 한 쌍의 저저항 영역을 갖는 상기 (1)에 기재된 반도체장치.
(3) 상기 트랜지스터는, 상기 산화물 반도체막의 저저항 영역에 전기적으로 접속된 소스-드레인 전극을 갖는 상기 (2)에 기재된 반도체장치.
(4) 상기 유지용량 소자는 상기 산화물 반도체막과 용량 전극과의 사이에 용량 절연막을 갖는 상기 (3)에 기재된 반도체장치.
(5) 상기 트랜지스터 및 유지용량 소자는 기판상에 마련되고, 상기 트랜지스터는 상기 기판측부터 상기 산화물 반도체막, 상기 게이트 절연막 및 상기 게이트 전극을 이 순서로 가지며, 상기 유지용량 소자는 상기 기판측부터 상기 수소 함유막, 상기 산화물 반도체막, 상기 용량 절연막 및 상기 용량 전극을 이 순서로 갖는 상기 (4)에 기재된 반도체장치.
(6) 상기 수소 함유막은 평면시로 상기 용량 전극의 주위로 확폭하고 있는 상기 (4) 또는 (5)에 기재된 반도체장치.
(7) 상기 트랜지스터의 채널 길이 방향에 따라 상기 유지용량 소자가 배치되어 있는 상기 (1) 내지 (6) 중 어느 하나에 기재된 반도체장치.
(8) 상기 수소 함유막은 실리콘을 포함하는 상기 (1) 내지 (7) 중 어느 하나에 기재된 반도체장치.
(9) 상기 수소 함유막은 실리콘 질화막, 실리콘 산화막, 실리콘 산질화막 또는 어모퍼스 실리콘막의 어느 하나를 포함하는 상기 (1) 내지 (8) 중 어느 하나에 기재된 반도체장치.
(10) 상기 산화물 반도체막의 저저항 영역에 접하여 고저항막을 갖는 상기 (2)에 기재된 반도체장치.
(11) 상기 고저항막은 금속 산화물을 포함하는 상기 (10)에 기재된 반도체장치.
(12) 산화물 반도체막에 접하여 수소 함유막을 갖는 유지용량 소자를 구비한 반도체장치.
(13) 복수의 표시 소자 및 상기 표시 소자를 구동하는 반도체장치를 구비하고, 상기 반도체장치는, 서로 산화물 반도체막을 공유하는 트랜지스터 및 유지용량 소자를 포함하고, 상기 유지용량 소자는 상기 산화물 반도체막에 접하여 수소 함유막을 갖는 표시장치.
(14) 복수의 표시 소자 및 상기 표시 소자를 구동하는 반도체장치를 갖는 표시장치를 구비하고, 상기 반도체장치는, 서로 산화물 반도체막을 공유하는 트랜지스터 및 유지용량 소자를 포함하고, 상기 유지용량 소자는 상기 산화물 반도체막에 접하여 수소 함유막을 갖는 전자기기.
본 출원은 일본에 있어서 2012년 11월 5일에 출원된 일본 특허출원 번호2012-243319를 기초로 하여 우선권을 주장하는 것이고, 이 출원은 참조함에 의해, 본 출원에 원용된다.
이상 본 발명을 상기 실시예에 입각하여 설명하였지만, 본 발명은 상기 실시예의 구성에만 한정되는 것이 아니고, 특허청구의 범위의 각 청구항의 발명의 범위 내에서 당업자라면 행할 수 있는 각종 변형, 수정을 포함하는 것은 물론이다.
1, 1A, 1B : 표시장치
10T : 트랜지스터
10C : 유지용량 소자
11 : 기판
12 : 산화물 반도체막
12T : 채널 영역
12B : 저저항 영역
12C : 전극 대향 영역
13T : 게이트 절연막
14T : 게이트 전극
15 : 고저항막
15A : 금속막
16 : 수소 함유막
17 : 층간 절연막
18 : 소스-드레인 전극
19 : 평탄화막
20 : 유기 EL 소자
21 : 제1 전극
22 : 화소 분리막
23 : 유기층
24 : 제2 전극
25 : 보호층
26 : 접착층
27 : 밀봉용 기판
H1, H2 : 접속 구멍
50 : 표시 영역
51 : 수평 셀렉터
52 : 라이트 스캐너
53 : 전원 스캐너
DSL : 주사선
DTL : 신호선
50A : 화소 회로
30 : 액정 표시 소자
31, 41 : 화소 전극
32 : 대향 전극
33 : 액정층
34A, 34B : 배향막
35, 44 : 대향 기판
36 : 백라이트
37A, 37B : 편광판
40 : 전기영동형 표시 소자
42 : 공통 전극
43 : 표시층

Claims (14)

  1. 트랜지스터와,
    용량 소자와,
    트랜지스터 및 용량 소자에 의해 공유되는 산화물 반도체막을 포함하고,
    상기 용량소자는 상기 용량 소자는 상기 산화물 반도체막에 접하는 수소 함유막을 갖는 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서,
    상기 트랜지스터는,
    게이트 절연막을 사이에 두고 상기 산화물 반도체막의 채널 영역에 대향하는 게이트 전극과,
    상기 산화물 반도체막의 상기 채널 영역에 인접한 위치에 마련된 한 쌍의 저저항 영역을 갖는 것을 특징으로 하는 반도체장치.
  3. 제2항에 있어서,
    상기 트랜지스터는, 상기 산화물 반도체막의 저저항 영역에 전기적으로 접속된 소스-드레인 전극을 갖는 것을 특징으로 하는 반도체장치.
  4. 제3항에 있어서,
    상기 용량 소자는 상기 산화물 반도체막과 용량 전극과의 사이에 용량 절연막을 갖는 것을 특징으로 하는 반도체장치.
  5. 제4항에 있어서,
    상기 트랜지스터 및 용량 소자는 기판상에 마련되고,
    상기 트랜지스터는 상기 기판측부터 상기 산화물 반도체막, 상기 게이트 절연막 및 상기 게이트 전극을 이 순서로 가지며,
    상기 유지용량 소자는 상기 기판측부터 상기 수소 함유막, 상기 산화물 반도체막, 상기 용량 절연막 및 상기 용량 전극을 이 순서로 갖는 것을 특징으로 하는 반도체장치.
  6. 제4항에 있어서,
    상기 수소 함유막은 평면시로 상기 용량 전극의 주위로 확장하고 있는 것을 특징으로 하는 반도체장치.
  7. 제1항에 있어서,
    상기 트랜지스터의 채널 길이 방향에 따라 상기 용량 소자가 배치되어 있는 것을 특징으로 하는 반도체장치.
  8. 제1항에 있어서,
    상기 수소 함유막은 실리콘을 포함하는 것을 특징으로 하는 반도체장치.
  9. 제1항에 있어서,
    상기 수소 함유막은 실리콘 질화막, 실리콘 산화막, 실리콘 산질화막 또는 어모퍼스 실리콘막 중 어느 하나를 포함하는 것을 특징으로 하는 반도체장치.
  10. 제2항에 있어서,
    상기 산화물 반도체막의 저저항 영역에 접하여 고저항막을 갖는 것을 특징으로 하는 반도체장치.
  11. 제10항에 있어서,
    상기 고저항막은 금속 산화물을 포함하는 것을 특징으로 하는 반도체장치.
  12. 산화물 반도체막에 접하는 수소 함유막을 갖는 용량 소자를 구비한 것을 특징으로 하는 반도체장치.
  13. 복수의 표시 소자 및 상기 표시 소자를 구동하는 반도체장치를 구비하고,
    상기 반도체장치는,
    서로 산화물 반도체막을 공유하는 트랜지스터 및 유지용량 소자를 포함하고,
    상기 유지용량 소자는 상기 산화물 반도체막에 접하여 수소 함유막을 갖는 것을 특징으로 하는 표시장치.
  14. 복수의 표시 소자 및 상기 표시 소자를 구동하는 반도체장치를 갖는 표시장치를 구비하고,
    상기 반도체장치는,
    용량 소자와,
    트랜지스터 및 용량 소자에 의해 공유되는 산화물 반도체막을 포함하고,
    상기 용량소자는 상기 용량 소자는 상기 산화물 반도체막에 접하는 수소 함유막을 갖는 것을 특징으로 하는 전자기기.
KR1020157010934A 2012-11-05 2013-10-10 반도체 장치, 표시 장치 및 전자 기기 KR20150082236A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012243319A JP2014093433A (ja) 2012-11-05 2012-11-05 半導体装置、表示装置および電子機器
JPJP-P-2012-243319 2012-11-05
PCT/JP2013/006044 WO2014068859A1 (en) 2012-11-05 2013-10-10 Semiconductor device, display unit, and electronic apparatus

Publications (1)

Publication Number Publication Date
KR20150082236A true KR20150082236A (ko) 2015-07-15

Family

ID=49641822

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157010934A KR20150082236A (ko) 2012-11-05 2013-10-10 반도체 장치, 표시 장치 및 전자 기기

Country Status (5)

Country Link
US (1) US20150279871A1 (ko)
JP (1) JP2014093433A (ko)
KR (1) KR20150082236A (ko)
CN (1) CN104756253A (ko)
WO (1) WO2014068859A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200051479A (ko) * 2018-11-05 2020-05-13 엘지디스플레이 주식회사 유기 화합물 및 이를 포함하는 유기전계발광소자
US11744145B2 (en) 2018-11-05 2023-08-29 Lg Display Co., Ltd. Organic compound and organic electroluminescent device comprising the same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016035627A1 (ja) * 2014-09-02 2016-03-10 シャープ株式会社 半導体装置及び半導体装置の製造方法
JP6500196B2 (ja) * 2014-10-10 2019-04-17 株式会社Ｊｏｌｅｄ 表示装置および電子機器
US9852926B2 (en) * 2015-10-20 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
KR20170119801A (ko) * 2016-04-19 2017-10-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN108363253B (zh) * 2018-02-09 2020-12-22 京东方科技集团股份有限公司 阵列基板及其驱动方法和制造方法
JP7179517B2 (ja) * 2018-03-01 2022-11-29 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 表示装置
CN111682034A (zh) * 2020-07-10 2020-09-18 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示装置
CN112002763A (zh) * 2020-08-10 2020-11-27 深圳市华星光电半导体显示技术有限公司 一种tft基板及其制造方法、显示面板
CN113437018B (zh) * 2021-06-02 2023-02-24 深圳市华星光电半导体显示技术有限公司 阵列基板的制造方法、阵列基板以及显示面板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
JP5015471B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
JP5708910B2 (ja) * 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2012015436A (ja) 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
JP2012033836A (ja) * 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
JP5766481B2 (ja) * 2011-03-29 2015-08-19 株式会社Ｊｏｌｅｄ 表示装置および電子機器
JP6019329B2 (ja) * 2011-03-31 2016-11-02 株式会社Ｊｏｌｅｄ 表示装置および電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200051479A (ko) * 2018-11-05 2020-05-13 엘지디스플레이 주식회사 유기 화합물 및 이를 포함하는 유기전계발광소자
US11744145B2 (en) 2018-11-05 2023-08-29 Lg Display Co., Ltd. Organic compound and organic electroluminescent device comprising the same

Also Published As

Publication number Publication date
WO2014068859A1 (en) 2014-05-08
JP2014093433A (ja) 2014-05-19
CN104756253A (zh) 2015-07-01
US20150279871A1 (en) 2015-10-01

Similar Documents

Publication Publication Date Title
US9721977B2 (en) Display device and electronic unit
JP6111398B2 (ja) 表示装置および電子機器
JP5766481B2 (ja) 表示装置および電子機器
US8883571B2 (en) Transistor, method of manufacturing the transistor, semiconductor unit, method of manufacturing the semiconductor unit, display, and electronic apparatus
KR20150082236A (ko) 반도체 장치, 표시 장치 및 전자 기기
US9362312B2 (en) Semiconductor device, display unit, and electronic apparatus
US20150162399A1 (en) Semiconductor device, method of manufacturing the same, display unit, and electronic apparatus
JP6142136B2 (ja) トランジスタの製造方法、表示装置の製造方法および電子機器の製造方法
US20150179681A1 (en) Semiconductor device, method of manufacturing the same, display unit, and electronic apparatus
JP6019331B2 (ja) トランジスタ、半導体装置、表示装置および電子機器、並びに半導体装置の製造方法
JP2016100585A (ja) 半導体装置およびその製造方法、ならびに表示装置および電子機器
JP2013207015A (ja) 半導体装置、表示装置および電子機器

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid