CN104078510A - 半导体器件，显示单元和电子设备 - Google Patents

半导体器件，显示单元和电子设备 Download PDF

Info

Publication number
CN104078510A
CN104078510A CN201410105909.3A CN201410105909A CN104078510A CN 104078510 A CN104078510 A CN 104078510A CN 201410105909 A CN201410105909 A CN 201410105909A CN 104078510 A CN104078510 A CN 104078510A
Authority
CN
China
Prior art keywords
film
oxide semiconductor
semiconductor device
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410105909.3A
Other languages
English (en)
Inventor
寺井康浩
石井孝英
佐藤步
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN104078510A publication Critical patent/CN104078510A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及半导体器件，显示单元和电子设备。本发明提供一种半导体器件，该半导体器件包括：晶体管；氧化物半导体膜；电连接至氧化物半导体膜的第一导电膜；以及设置在第一导电膜和氧化物半导体膜之间的第一绝缘膜。

Description

半导体器件,显示单元和电子设备
相关申请的交叉引用
本申请要求于2013年3月27日提交的日本在先专利申请JP2013-66219的权益，通过引用将其全部内容结合于本文中。
技术领域
本技术涉及具有氧化物半导体膜的半导体器件、显示单元和电子设备。
背景技术
包含诸如锌（Zn）和铟（In）的元素的氧化物作为半导体器件的活性层表现出优良的特性，并且近年来发展为应用于TFT、发光器件以及透明的导电膜。特别地，已知与使用通常用于液晶显示器的非晶硅（a-Si：H）的TFT的电子迁移率相比，使用包含诸如Zn、In和Ga的元素的复合氧化物的TFT的电子迁移率较大，并且表现出优良的电特性。
在使用这样的氧化物半导体的TFT（薄膜晶体管）中，迄今为止报道了底栅型的TFT和顶栅型TFT。底栅型TFT具有这样的结构，其中，氧化物半导体的薄膜层设置在栅电极上，栅极绝缘膜设置在薄膜层和栅电极之间。该结构与目前商品化的TFT的结构类似，在TFT结构中，非晶硅用于沟道。因此，可以容易地将使用非晶硅的TFT的现有的制造处理转用至此，并且底栅型结构往往用于使用氧化物半导体的TFT。
如上所述，氧化物半导体材料用作TFT的沟道膜。另一方面，还研究用于提高氧化物半导体材料的导电性并且将其应用于电容器的电极的方法（例如，参见日本未审查专利申请公开第2011-100091号）。在氧化物半导体材料中，由于氧缺陷而生成载流子。即，还原处理被应用于氧化物半导体材料，并且从而可以提高氧化物半导体材料的导电性。还原处理的实例包括氩处理、在氮（N2）氛围下的退火处理以及氢处理（例如，参见日本未审查专利申请公开第2010-166030号、第2010-222214号以及第2011-091279号)。氢处理可以是，例如，氢等离子体辐射。
发明内容
然而，在器件的制造处理中，同样在对氧化物半导体材料应用还原处理之后，对器件应用诸如氧化处理的各种处理。因此，难以以稳定方式保持氧化物半导体材料的导电性。
希望提供包括具有稳定的导电性的氧化物半导体膜的半导体器件、显示单元以及电子设备。
根据本技术实施方式的半导体器件包括：晶体管；氧化物半导体膜；电连接至氧化物半导体膜的第一导电膜；以及设置在第一导电膜和氧化物半导体膜之间的第一绝缘膜。
在根据本技术的上述实施方式的半导体器件中，通过连接至氧化物半导体膜的第一导电膜控制氧化物半导体膜中的载流子产生量。
根据本技术实施方式的显示单元包括：显示层；以及被配置为驱动显示层的半导体器件。半导体器件包括晶体管、氧化物半导体膜、电连接至氧化物半导体膜的第一导电膜以及设置在第一导电膜和氧化物半导体膜之间的第一绝缘膜。
根据本技术的实施方式的电子设备设置有显示单元。显示单元设置有显示层和被配置为驱动显示层的半导体器件。半导体器件包括：晶体管；氧化物半导体膜；电连接至氧化物半导体膜的第一导电膜；以及设置在第一导电膜和氧化物半导体膜之间的第一绝缘膜。
在根据本技术的上述各个实施方式的半导体器件、显示单元以及电子设备中，通过第一导电膜控制氧化物半导体膜中的载流子产生量。因此，可以以稳定方式保持氧化物半导体膜的导电性。
应理解的是，上述一般性描述和下列详细描述都是示例性的，其旨在对所要求保护的技术进行进一步阐述。
附图说明
将附图包括在内以提供本公开内容的进一步的理解，并将其结合于本说明书中并构成本说明书的一部分。附图示出了实施方式并且与说明书一起用于描述本发明的原理。
图1是示出根据本技术第一实施方式的半导体器件的主要部分的配置的截面图。
图2示出具有在图1中示出的半导体器件的显示单元的总体配置的一个实例。
图3示出在图2中示出的像素驱动电路的一个实例。
图4A是示出在图1中示出的半导体器件的制造处理的截面图。
图4B是示出接着图4A的处理的截面图。
图4C是示出接着图4B的处理的截面图。
图4D是示出接着图4C的处理的截面图。
图5是示出根据比较实例的半导体器件的配置的截面图。
图6A示意性地示出图5中示出的电容器的状态。
图6B示意性地示出图1中示出的电容器的状态。
图7A示出在图1和图5中示出的电容器的IV特性。
图7B示出在图7A中示出的IV特性的0V附近。
图8A示出在图1中示出的半导体膜表现出损耗特性的情况下的IV特性。
图8B示出在图8A中示出的IV特性0V附近。
图9是用于描述在图1中示出的晶体管的寄生电容的截面图。
图10是示出根据本技术第二实施方式的显示单元的主要部分的配置的截面图。
图11A是示出在图10中示出的显示单元的制造处理的截面图。
图11B是示出接着图11A的处理的截面图。
图12是示出包括在图1等中示出的任何显示单元的模块的概略配置的平面图。
图13是示出应用实例1的外观的透视图。
图14A是示出应用实例2的从前侧观察的外观的透视图。
图14B是示出应用实例2的从后侧观察的外观的透视图。
图15是示出应用实例3的外观的透视图。
图16是示出应用实例4的外观的透视图。
图17A示出应用实例5的闭合状态。
图17B示出应用实例5的打开状态。
图18是示出在图1中示出的半导体器件的另一个实例的截面图。
具体实施方式
在下文中，参照附图详细描述本技术的一些实施方式。按照以下顺序进行描述。
1.第一实施方式（氧化物半导体膜和第一导电膜构造电容器的电极的中的一个的实例）
2.第二实施方式（氧化物半导体膜和第一导电膜构造一对电极中的一个的实例，显示层介于一对电极之间）
[第一实施方式]
图1示出根据第一实施方式的半导体器件（半导体器件10）的截面配置。半导体器件10具有在基板11上彼此相邻的晶体管10T和电容器10C，并且可应用于，例如，在图2中示出的显示单元1。
显示单元1包括诸如液晶层或者有机EL（电致发光）层的显示层，并且显示层以像素100为单位由半导体器件10驱动。在显示区域110中，以矩阵形式二维地布置像素100，并且设置用于驱动像素100的像素驱动电路140。在像素驱动电路140中，在列方向（Y方向）上布置多个信号线120A（120A1、120A2、...、120Am、...），并且在行方向（X方向）上布置多个扫描线130A（130A1、130A2、...、130An、...）。此外，交叉点设置像素100中的一个设置在信号线120A和扫描线130A的每个交叉点处。信号线120A的两端都连接至信号线驱动电路120，并且扫描线130A的两端都连接至扫描线驱动电路130。
信号线驱动电路120通过信号线120A向选择的像素100提供与从信号供应源（未示出）提供的发光数据对应的图像信号的信号电压。扫描线驱动电路130包括与输入时钟脉冲同步地顺序地移动（转移）启动脉冲的移位寄存器。扫描线驱动电路130在每个像素100中写入图像信号时以行为单位执行像素100的扫描，并且顺序地将扫描信号提供至每个扫描线130A。来自信号线驱动电路120的信号电压被提供至信号线120A，并且来自扫描线驱动电路130的扫描信号被提供至扫描线130A。
图3示出像素驱动电路140的一个配置实例。半导体器件10可以构造，例如，像素驱动电路140。像素驱动电路140是具有驱动晶体管Tr1、写入晶体管Tr2、设置在其间的电容器（电容器10C）以及诸如有机EL元件的显示元件100D的有源型驱动电路。显示元件100D串联连接至驱动晶体管Tr1。驱动晶体管Tr1或者写入晶体管Tr2或者两者都是由半导体器件10的晶体管10T构造。
[半导体器件的主要部分的配置]
再次参考图1，以下描述半导体器件10的详细配置。
晶体管10T是底栅型（反交错型）薄膜晶体管，其中，从基板11侧面依次布置栅电极12T、沟道膜14T以及源漏电极16A和16B。第一绝缘膜13设置在栅电极12T和沟道膜14T之间，并且沟道膜14T的上部区域的一部分由第二绝缘膜15覆盖。
基板11可以由玻璃基板或者塑料膜构成。塑料材料的实例可以包括PET（聚对苯二甲酸乙二酯）和PEN（聚萘二甲酸乙二醇酯）。当无需加热基板11，诸如通过使用溅射方法，就可以形成半导体层14时，基板11可以使用便宜的塑料膜。
栅电极12T用于向晶体管10T施加栅电压并且通过栅电压控制沟道膜14T中的载流子密度。例如，栅电极12T可以在从100nm至500nm的范围内的厚度设置在基板11的选择区域上。栅电极12T可以包括诸如铂（Pt）、钛（Ti）、钌（Ru）、钼（Mo）、铜（Cu）、钨（W）、镍（Ni）、铝（Al）以及钽（Ta）的金属单质或其合金。可选地，栅电极12T可由诸如氧化铟锡（ITO）、氧化铟锌（IZO）以及氧化锌（ZnO）的透明的导电薄膜构成。
第一绝缘膜13可以具有例如在从100nm至500nm的范围内的厚度并且用作栅极绝缘膜。第一绝缘膜13例如可以由包括氧化硅膜、氮化硅膜、氮氧化硅膜、氧化铪膜、氧化铝膜、氮化铝膜、氧化钽膜、氧化锆膜、氧氮化铪膜、铪氮氧化硅膜（hafnium silicon oxynitride film）、氧氮化铝膜、氧氮化钽膜以及氧氮化锆膜的一种或多种的绝缘膜构成。第一绝缘膜13可以具有单层结构或者两个或更多型的层压结构。在第一绝缘膜13具有两个或更多型的层压结构的情况下，相对于沟道膜14T的界面特性提高了并且抑制了来自外界空气的杂质进入沟道膜14T。
沟道膜14T以岛状设置在第一绝缘膜13上，沟道区形成在源漏电极16A和16B之间的面对栅电极12T的位置处。例如，沟道膜14T可以由包含铟（In）、镓（Ga）、锌（Zn）、锡（Sn）、锆（Zr）、铝（Al）以及钛（Ti）的一种或多种元素的氧化物作为主要成分的氧化物半导体构成。具体地，沟道膜14T可以由包含氧化锌作为主要成分的诸如铟镓氧化锌（IGZO）、氧化锌、掺铝的氧化锌（AZO）或者掺镓的氧化锌（GZO）的透明氧化物半导体构成。考虑到在制造处理期间的退火步骤中的供氧效率，沟道膜14T的厚度优选可以在例如从5nm至100nm的范围内。尽管沟道膜14T可以是非晶态或者晶态，但是在沟道膜14T具有晶态时，蚀刻溶液的电阻增加并且可以容易应用至器件结构形成。
第二绝缘膜15设置在沟道膜14T的沟道区上，并用于防止在源漏电极16A和16B的形成期间损坏沟道膜14T。第二绝缘膜15可以由，例如，具有在50nm至400nm范围内的厚度的氧化硅膜、氮化硅膜或者氧化铝膜构成。可以层压多种绝缘膜以构成第二绝缘膜15。
源漏电极16A和16B设置在沟道膜14T上，并且电连接至沟道膜14T。源漏电极16A和16B每个可以包括，例如，由钼、铝、铜、钛、ITO或者其合金制成的金属膜的单层膜、或者其金属膜的两个或多种的层压膜。当源漏电极16A和16B均包括三层膜时，可以以稳定的方式保持半导体膜14的电特性。这种三层膜可以分别具有50nm、500nm以及50nm厚度的钼膜、铝膜以及钼膜顺序层压。此外，源漏电极16A和16B均可以具有这样的配置，其中，除了钼之外，诸如ITO或者氧化钛的含氧的金属膜与沟道膜14T接触。当由氧化物半导体材料制成的沟道膜14T与容易抽出氧的金属膜接触时，氧化物半导体的氧被抽出，导致缺陷的形成。因此，当含氧金属膜用于源漏电极16A和16B中的与沟道膜14T接触的区域时，可以使晶体管10T的电特性稳定。
电容器10C从基板11侧依次具有第一导电膜12C、半导体膜14C（氧化物半导体膜）以及第二导电膜15。第一绝缘膜13和第二绝缘膜15由晶体管10T和电容器10C共享。第一绝缘膜13在第一导电膜12C和半导体膜14C之间延伸，并且第二绝缘膜15在半导体膜14C和第二导电膜17之间延伸。在本实施方式中，设置了用于将第一导电膜12C电连接至半导体膜14C的配线16C。即，半导体膜14C和第一导电膜12C具有彼此相同的电位。如随后将详细地描述，这样可以通过第一导电膜12C控制半导体膜14C中的载流子产生量，从而可以以稳定的方式保持半导体膜14C的导电性。
彼此电连接的第一导电膜12C和半导体膜14C用作电容器10C的下部电极（电极中的一个）。例如，第一导电膜12C设置在与栅电极12T相同的层中，并且半导体膜14C设置在与沟道膜14T相同的层中。与栅电极12T相同的金属材料可以用于第一导电膜12C，并且与沟道膜14T相同的氧化物半导体材料可以用于半导体膜14C。然而，第一导电膜12C可以在构成材料方面不同于栅电极12T，并且半导体膜14C可以在构成材料方面不同于沟道膜14T。
配线16C与半导体膜14C接触并且覆盖，例如，从半导体膜14C的上表面至端面的区域。此外，配线16C穿透第一绝缘膜13到达第一导电膜12C。第二导电膜17是电容器10C的上部电极（另一个电极）。第二导电膜17和半导体膜14C之间的第二绝缘膜15用作电容器绝缘膜。如上所述，在电容器10C中，可以将不同于晶体管10T的栅极绝缘膜（第一绝缘膜13）的绝缘膜（第二绝缘膜15）用于电容器绝缘膜。对于配线16C和第二导电膜17，尽管可以使用与源漏电极16A和16B相同的导电材料，但是其构成材料可以彼此不同。
上述半导体器件10可以例如，如下制造（图4A至图4D）。
首先，通过使用溅射方法或者CVD（化学气相淀积）方法，例如，在基板11的整个表面上形成金属薄膜。然后，通过使用光刻法和蚀刻法图案化金属薄膜以形成栅电极12T和第一导电膜12C（图4A）。
然后，如图4B中所示出，例如，通过使用等离子体CVD方法，在其上设置了栅电极12T和第一导电膜12C的基板11的整个表面上形成包括氮化硅膜和氧化硅膜的层压膜的第一绝缘膜13。在通过等离子体CVD方法形成第一绝缘膜13中，例如，通过使用诸如硅烷、氨（NH3）以及氮（N2）的气体作为材料气体可以形成氮化硅膜，并且例如，通过使用包括硅烷和一氧化二氮（dinitrogen monoxide）的气体作为材料气体可以形成氧化硅膜。可选地，代替等离子体CVD方法，通过使用溅射方法可以形成包括氮化硅膜、氧化硅膜、氧化铝膜以及氮化铝膜中的一个的第一绝缘膜13。对于溅射，可以通过使用反应等离子溅射来形成氧化硅膜、氮化硅膜，在所述反应等离子体溅射中，硅被用作靶材，使氧、蒸气或氮在溅射的放电氛围中流动。
如图4C中所示出，在形成第一绝缘膜13之后，可以使用溅射方法在第一绝缘膜13上形成氧化物半导体材料，并且图案化由此形成的氧化物半导体材料以形成例如，沟道膜14T和半导体膜14C。在铟镓锌氧化物用作氧化物半导体材料的情况下，可以使用DC（直流）溅射方法，在所述DC溅射中，使用铟镓锌氧化物的陶瓷作为靶材，并且可以使用氩（Ar）和氧（O2）的混合气体进行等离子体放电。可以在空气被耗尽到使得真空容器中的真空度变为1×10-4Pa或小于等离子体放电之前时引入氩和氧。
在氧化锌用于氧化物半导体材料的情况下，可以进行RF（射频）溅射方法，其中，将氧化锌的陶瓷作为靶材。可选地，在包含氩和氧的气体氛围下可以使用锌金属作为靶材来执行使用DC电源的溅射方法。
此时，可以通过在氧化物的形成期间改变氩和氧的流速来控制最终用作沟道的沟道膜14T和半导体膜14C中的载流子浓度。
此外，在晶体氧化物半导体用于氧化物半导体材料的情况下，例如，在形成氧化物半导体材料之后，可以通过激光应用进行结晶退火处理。晶体材料的实例可以包括氧化锌、铟、镓、锆以及锡，并且可以使用其中铟或锡的比例高于其它的比例的氧化物半导体。
在设置了沟道膜14T和半导体膜14C之后，在基板11的整个表面上形成诸如氧化硅膜或者氮化硅膜的绝缘膜。通过使用光刻法和蚀刻法图案化绝缘膜以形成第二绝缘膜15（图4D）。在绝缘膜的图案化中，开口设置在沟道膜14T和源漏电极16A和16B之间的连接区域和在半导体膜14C和配线16C之间的连接区域处。在图案化的同时或者在设置了第二绝缘膜15之后，在第一绝缘膜13上形成到达第一导电膜12C的连接孔H。
在第一绝缘膜13上设置连接孔H之后，例如，通过使用溅射方法，在基板11的整个表面上形成金属膜。通过使用蚀刻法图案化金属膜以形成源漏电极16A和16B、配线16C以及第二导电膜17。以这种方式，源漏电极16A和16B、配线16C以及第二导电膜17由相同的金属膜形成，可以减小制造处理的数量。从而，完成在图1中示出的半导体器件10（晶体管10T和电容器10C）的制造。以这种方式，在设置了包括半导体器件10的像素驱动电路140之后，形成显示层以制造显示单元1。
在显示单元1中，经由写入晶体管Tr2的栅电极从扫描线驱动电路130将扫描信号提供给每个像素100。此外，经由写入晶体管Tr2从信号线驱动电路120将图像信号保持在电容器10C中。即，根据保持在电容器10C中的信号，驱动晶体管Tr1被导通-断开控制，从而驱动电流被提供至像素100。在晶体管Tr1和Tr2（晶体管10T）中，当向栅电极12T施加等于或者高于阈电压的电压（栅极电压）时，在源漏电极16A和16B之间的沟道膜14T的沟道区中生成电流（漏电流）并且如上所述执行驱动。
这里，因为电容器10C的第一导电膜12C电连接至其半导体膜14C，所以以稳定方式保持了半导体膜14的导电性，其细节在下文中描述。
图5示出根据比较实例的半导体器件（半导体器件101）的截面配置。在半导体器件101的电容器101C中，半导体膜14C没有电连接至第一导电膜12C，并且半导体膜14C和第一导电膜12C用作一对电极。
图6A示意性地示出电容器101C的电路配置，而图6B示意性地示出了电容器10C的电路配置。图7A和图7B示出施加的电压和流过构造上述电容器10C和101C的每个的半导体膜14C的电流的IV特性。图7A示出在向电容器10C和101C的每个施加控制电压Vc时流动的电流Ic的绝对值。在向电容器10C施加正控制电压Vc或者向电容器101C施加负控制电压Vc时电流Ic流动。在电容器101C中，因为半导体膜14C没有被电连接至导电膜，所以半导体膜14C中的载流子更容易受外围电位的影响。因此，控制电压Vc在电流开始通过电容器101C流动时变化较大并且离开0（零）V（图7A）。
另一方面，在电容器10C中，因为第一导电膜12C电连接至半导体膜14C，所以半导体膜14C中的载流子产生量被控制并且载流子以稳定状态生成。因此，半导体膜14C和第一导电膜12C均表现出肖特基特性，并且电流Ic以稳定的方式从接近0（零）V（图7B）流过电容器10C。甚至在半导体器件1的制造处理中进行各种处理时，也可以保持半导体膜14C的这样的导电性。
电容器10C的半导体膜14C可以用作导体。如图8A和图8B中所示，在显示损耗特性的电容器10Cd中，在向电容器10Cd施加负控制电压Vc时，电流Ic也流动，即，示出了恒定的导电性。图8A和图8B中的实线表示显示损耗特性的电容器10Cd，并且图8A和图8B中的虚线表示增强模式中的电容器Ce。
同样，在电容器10C中，使用不同于晶体管10T的栅极绝缘膜（第一绝缘膜13）的绝缘膜（第二绝缘膜）作为电容器绝缘膜。因此，可以提高保持电容。
因为在晶体管10T中设置了沟道保护膜（第二绝缘膜15），所以栅电极12T和源漏电极16A和16B在平面图中互相重叠的区域（区域P）较大（图9）。考虑到在形成晶体管T10时每个沟道保护膜和源漏电极16A和16B相对于栅电极12T位移，这是为了确保余量。区域P中的这种增加可以增加晶体管10T的寄生电容。
在电容器101C中（图5），与晶体管10T的栅极绝缘膜相同的第一绝缘膜13用作电容器绝缘膜。与此相反，在电容器10C中，适于提高保持电容的材料可选择用于第二绝缘膜15。例如，通过增加用于第二绝缘膜15的绝缘材料的介电常数，电容器10C的保持电容增加。可选地，可以减少第二绝缘膜15的膜厚度。在半导体器件10中，甚至晶体管10T的寄生电容增加，也可以总体上增加器件中的保持电容，从而可以提高校正准确度。
如上所述，在本实施方式的半导体器件10中，第一导电膜12C电连接至半导体膜14C。因此，可以以稳定方式保持半导体膜14C的导电性。
此外，可以选择不同于晶体管10T的栅极绝缘膜的绝缘膜作为电容器绝缘膜（第二绝缘膜15）。因此，可以提高电容器10C的保持电容。
在下文中，描述一些其它实施方式。在以下描述中，与上述实施方式的元件相同的元件用相同的参考标号表示，并且在适当的情况下将省去对其的描述。
[第二实施方式]
图10示出根据本技术的第二实施方式的显示单元（显示单元2）的截面配置。显示单元2与第一实施方式的半导体器件10的不同之处在于，在显示单元2中，第一导电膜12C和半导体膜14C被用作有机EL元件的阳极（第一电极21）。
显示单元2例如可以是顶部发射型有机EL显示单元，并且有机EL元件20布置在邻近于晶体管10T的位置处。有机EL元件20从基板11侧依次具有第一电极21、分隔壁22、有机层23以及第二电极24。
例如，可以为每个像素100（图2）设置第一电极21，并且在基板11上彼此远离地布置多个第一电极21。图10示出对应于像素100中的一个的有机EL元件20。在本实施方式中，因为第一导电膜12C被电连接至半导体膜14C，所以以稳定的方式保持半导体膜14C的导电性。因此，如上所述，可以将半导体膜14C和第一导电膜12C用作第一电极21。如第一实施方式所描述，例如，可以将第一导电膜12C设置在与晶体管10T的栅电极12T相同的层中，并且将半导体膜14C设置在与晶体管10T的沟道膜14T相同的层中，并且第一导电膜12C和半导体膜14C通过配线16C连接。
第一电极21除了作为正极之外还具有作为反射层的功能。即，优选地，第一电极21由具有高反射率和高空穴注入特性的材料制成。可以通过使用用于第一导电膜12C的具有高光反射率的金属膜（可以由银（Ag）或者铝（Al）或者其合金制成）和通过使用用于半导体膜14C和绝缘膜13的具有高光透过性的金属膜来构成用作反射层的第一电极21。此外，因为与第一电极21的有机层23接触的区域是半导体膜14C，所以改善了有机层23和第一电极21之间的接触。
半导体膜14C上的分隔壁22设置有用于限定每一个有机EL元件20的发光区域的开口。分隔壁22用于将发光区域精确地控制为期望的形状，并且确保第一电极21和第二电极24之间以及相邻有机EL元件20之间的绝缘。对于分隔壁22，可以使用诸如氧化硅、氮化硅、氮氧化硅或者氧化铝的无机材料。可以层压多个绝缘材料以构造分隔壁22。可选地，酰亚胺类或者酚醛类有机树脂材料可以用于分隔壁22。分隔壁22的厚度可以是，例如，在50nm至2500nm的范围内。
从第一电极21侧，有机层23可以依次具有空穴注入层、空穴传输层、发光层、电子传输层以及电子注入层（未示出任意一个层）。有机层23可以被设置为所有的有机EL元件20共用，或者为每一个有机EL元件20设置有机层23。
第二电极24与第一电极21配对，有机层23介于其间。例如，第二电极24可以被设置为为为所有的有机EL元件20共用，并且用作半透明反射层。具体地，作为第二电极24，可以使用铝（Al）、镁（Mg）、钙（Ca）或者钠（Na）的合金。在上述合金中，优选镁和银的合金（合金），因为可以实现薄膜的导电性和少量的光吸收。Mg-Ag合金中的镁银的比例没有具体限制；然而，优选地为Mg-Ag膜厚度的比例范围=从20：1至1：1。此外，第二电极17的材料可以是铝（Al）和锂（Li）的合金（Al-Li合金）。
如上所述，第一导电膜12C和第二电极24分别被设置为用作反射层和半透明反射层。结果，有机EL元件20谐振在有机层23的发光层处生成的光。具体地，用作第一端的第一电极21的反射层的前表面和用作第二端的第二电极24的半透明反射层的后表面使光在其间谐振。谐振结构引起光的多重干扰并且用作一种窄带滤波器。即，减少引出的光的光谱的半带宽度并且提高了色纯度。
第一端和第二端之间的光程L可以优选地满足在下文中描述的表达式1。这样可以使谐振波长（引出的光的光谱的峰值波长）与期望引出的光的光谱峰值波长匹配。实际上，可以优选光程L使得与满足下列表达式1的正的最小值相等。
(2L)/λ+Φ/(2π)=m  表达式1
其中，L表示第一端和第二端之间的光程，Φ表示在第一端生成的反射光的相移Φ1和在第二端生成的反射光的相移Φ2的和（Φ=Φ1+Φ2）（rad），λ表示期望从第二端（第二电极24）侧引出的光的光谱的峰值波长，以及m表示整数，通过该整数L变为正数。另外，在表达式1中，L和λ的单位可以相同，例如可以是（nm）。
在显示单元2中，第一电极21的反射层由与半导体膜14C分离开的第一导电膜12C构成。因此，可以控制半导体膜14C和第一导电膜12C之间的第一绝缘膜13的厚度以便容易调节光程L。第一绝缘膜13与半导体膜14C可以优选为可透光的。半导体膜14C和第一绝缘膜13的每个对在有机层23中生成的光的透过性可以优选为50%或者更高。
可以用例如，由氮化硅（SiNx）或者氧化硅（未示出）制成的保护膜覆盖第二电极24。在保护膜上通过粘附层（未示出）布置相对基板，并且从相对基板侧引出光。
例如，可以如下制造上述显示单元2。
首先，在以与半导体器件10相同的方法在基板11设置直到沟道膜14T和半导体膜14C的层之后，形成第二绝缘膜15（图11A）。在第二绝缘膜15的形成处理中，在沟道膜14T和源漏电极16A和16B之间的连接区域、半导体膜14C和配线16C之间的连接区域以及半导体膜14C和有机层23之间的连接区域上设置开口。在图案化第二绝缘膜15的同时或者在设置第二绝缘膜15之后，在第一绝缘膜13上形成到达第一导电膜12C的连接孔H。
随后，例如，通过溅射方法，在基板11的整个表面上形成金属膜。通过使用蚀刻法图案化金属膜以形成源漏电极16A和16B以及配线16C（图11B）。此后，依次设置分隔壁22、有机层23、第二电极24以及保护膜，接着，通过粘附层使相对基板粘结至基板11，从而完成显示单元2。
如在第一实施方式中所描述，设置沟道保护膜（第二绝缘膜15）使得在形成源漏电极16A和16B期间可以防止沟道膜14T损坏。然而，这将增加了设置沟道保护膜的处理的数量，其中，处理包括绝缘膜的膜形成处理、曝光处理以及蚀刻处理。
在显示单元2中，允许以相同的处理形成栅电极12T和第一导电膜12C，并且允许以相同的处理形成沟道膜14T和半导体膜14C。即，可以与晶体管10T一起形成第一电极21以减少处理的数量。此外，有机EL元件设置在晶体管上的情况下，在晶体管和有机EL元件之间必需有平坦化层。在显示单元2中，晶体管10T和有机EL元件20被布置在彼此邻近的位置，使得可以省去形成平坦化层的处理。因此，可以低成本进行制造。
（模块）
作为在图12中示出的模块，例如，根据上述实施方式的任何一个的显示单元1或者2可以被集成到各类的电子设备中，诸如将在下文中描述的根据应用实例1至5的那些。在模块中，例如，可以在基板11的一侧上设置从相对基板25暴露的区域210。此外，信号线驱动电路120和扫描线驱动电路130的配线可以延伸至暴露区域210以形成外部接端（未示出）。外部接端可以被设置有用于输入和输出信号的FPC（柔性印刷电路）220。
（应用实例1）
图13示出应用了根据上述任一个实施方式的显示单元1或者2的电视机的外观。电视机可以具有，例如，包括前面板310和滤光玻璃320的图片显示屏部300，并且图形显示屏部300包括根据上述任一个实施方式的显示单元1或者2。
（应用实例2）
图14A和14B每个示出应用了根据上述任一个实施方式的显示单元1或者的2数码相机的外观。数码相机可以具有，例如，闪光发射部410、显示部420、菜单开关430以及快门按钮440，并且显示部420包括根据上述任一个实施方式的显示单元1或者2。
（应用实例3）
图15示出应用了根据任一个上述实施方式的显示单元1或者2的笔记本式个人计算机的外观。笔记本式个人计算机可以具有，例如，主体510、用于符号等的输入操作的键盘520以及显示图像的显示部530，并且显示部530包括根据上述任一个实施方式的显示单元1或者2。
（应用实例4）
图16示出应用了根据任一个上述实施方式的显示单元1或者2的摄像机的外观。摄像机可以具有，例如，主体部610、设置在主体部610的前侧面上的用于拍摄物体的透镜620、基于拍摄的启/停开关630以及显示部640。显示部640包括根据上述任一个实施方式的显示单元1或者2。
（应用实例5）
图17A和17B每个示出应用了根据上述任一个实施方式的显示单元1或者2的移动电话的外观。移动电话可以具有，例如，上主体710和下主体720通过连接部件（铰链）730连接的配置，并且可以具有显示器740、子显示器750、图片灯760以及照相机770。显示器740或者子显示器750包括根据上述任一个实施方式的显示单元1或者2。
如上所述，参考示例性实施方式和应用实例描述本技术。然而，本技术不限于上述实施方式，并且可以做出各种修改。例如，在半导体器件10中，描述半导体膜14C被电连接至第一导电膜12C的情况。然而，可以通过第二绝缘膜15的连接孔将半导体膜14C电连接至第二导电膜17（图18）。
此外，在上述实施方式等中，描述了第一电极21用作阳极和第二电极24用作阴极的情况。然而，可以颠倒阳极和阴极，并且第一电极21可以用作阴极和第二电极24可以用作阳极。
此外，在上述实施方式等中，描述了显示层是包括发光层的有机层的情况。然而，显示层可以是诸如液晶层、包括发光层的无机层以及电泳涂层的任何其它层。
另外，在上述实施方式等中描述的各个层的材料和厚度、或者膜形成方法和膜形成条件不具有限制性。可以使用其它材料和厚度，或者可以使用其它膜形成方法和膜形成条件。
此外，本技术包含本文描述的且并入本文的各个实施方式的一些或全部的任何可能组合。
可以至少根据本公开内容的上述示例性实施方式实现以下配置。
（1）一种半导体器件，包括：
晶体管；
氧化物半导体膜；
第一导电膜，电连接至氧化物半导体膜；以及
第一绝缘膜，设置在第一导电膜和氧化物半导体膜之间。
（2）根据（1）所述的半导体器件，进一步包括电容器，其中，
氧化物半导体膜和第一导电膜用作电容器的第一电极。
（3）根据（2）所述的半导体器件，其中，电容器包括第二电极和第二绝缘膜，其中，第二电极面对第一导电膜，氧化物半导体膜介于第二电极和第一导电膜之间，并且第二绝缘膜设置在第二电极和氧化物半导体膜之间。
（4）根据（1）至（3）中任一项所述的半导体器件，其中，
第一导电膜设置在与晶体管的栅电极相同的层中，并且氧化物半导体膜设置在与晶体管的沟道膜相同的层中，以及
第一绝缘膜在栅电极和沟道膜之间延伸。
（5）根据（4）所述的半导体器件，其中，
晶体管的栅电极和第一导电膜由相同的材料制成，以及
晶体管的沟道膜和氧化物半导体膜由相同的材料制成。
（6）根据（1）至(5）的任一项所述的半导体器件，其中，第一导电膜包括金属材料。
（7）根据（1）至（6）的任一项所述的半导体器件，其中，第一导电膜具有与氧化物半导体膜的电位相同的电位。
（8）一种显示单元，包括：
显示层；以及
半导体器件，被配置为驱动显示层，半导体器件包括
晶体管，
氧化物半导体膜，
第一导电膜，电连接至氧化物半导体膜，以及
第一绝缘膜，设置在第一导电膜和氧化物半导体膜之间。
（9）根据（8）所述的显示单元，其中，氧化物半导体膜和第一导电膜用作彼此面对的一对电极中的一个，显示层介于一对电极之间。
（10）根据（9）所述的显示单元，其中，显示层是包括发光层的有机层。
（11）根据（8）所述的显示单元，其中，
半导体器件包括电容器，以及
氧化物半导体膜和第一导电膜用作电容器的电极。
（12）一种设置有显示单元的电子设备，所述显示单元设置有显示层的显示单元和被配置为驱动显示层的半导体器件，半导体器件包括：
晶体管；
氧化物半导体膜；
第一导电膜，电连接至氧化物半导体膜；以及
第一绝缘膜，设置在第一导电膜和氧化物半导体膜之间。
本领域技术人员应理解，根据设计要求和其它因素可以进行各种变形、组合、子组合和变更，只要它们在所附权利要求或其等同物的范围内即可。

Claims (13)

1.一种半导体器件，包括：
晶体管；
氧化物半导体膜；
第一导电膜，电连接至所述氧化物半导体膜；以及
第一绝缘膜，设置在所述第一导电膜和所述氧化物半导体膜之间。
2.根据权利要求1所述的半导体器件，还包括电容器，其中，
所述氧化物半导体膜和所述第一导电膜用作所述电容器的第一电极。
3.根据权利要求2所述的半导体器件，其中，所述电容器包括第二电极和第二绝缘膜，所述第二电极面对所述第一导电膜，且所述氧化物半导体膜介于所述第二电极和所述第一导电膜之间，并且所述第二绝缘膜设置在所述第二电极和所述氧化物半导体膜之间。
4.根据权利要求1所述的半导体器件，其中：
所述第一导电膜设置在与所述晶体管的栅电极相同的层中，并且所述氧化物半导体膜设置在与所述晶体管的沟道膜相同的层中，以及
所述第一绝缘膜在所述栅电极和所述沟道膜之间延伸。
5.根据权利要求4所述的半导体器件，其中：
所述晶体管的所述栅电极和所述第一导电膜由相同的材料制成，以及
所述晶体管的所述沟道膜和所述氧化物半导体膜由相同的材料制成。
6.根据权利要求1所述的半导体器件，其中，所述第一导电膜包括金属材料。
7.根据权利要求1所述的半导体器件，其中，所述第一导电膜具有与所述氧化物半导体膜的电位相同的电位。
8.一种显示单元，包括：
显示层；以及
半导体器件，被配置为驱动所述显示层，所述半导体器件包括：
晶体管，
氧化物半导体膜，
第一导电膜，电连接至所述氧化物半导体膜，以及
第一绝缘膜，设置在所述第一导电膜和所述氧化物半导体膜之间。
9.根据权利要求8所述的显示单元，其中，所述氧化物半导体膜和所述第一导电膜用作彼此面对的一对电极中的一个，且所述显示层介于所述一对电极之间。
10.根据权利要求9所述的显示单元，其中，所述显示层是包括发光层的有机层。
11.根据权利要求8所述的显示单元，其中，
所述半导体器件包括电容器，以及
所述氧化物半导体膜和所述第一导电膜用作所述电容器的电极。
12.根据权利要求8所述的显示单元，其中：
所述第一导电膜设置在与所述晶体管的栅电极相同的层中，并且所述氧化物半导体膜设置在与所述晶体管的沟道膜相同的层中，以及
所述第一绝缘膜在所述栅电极和所述沟道膜之间延伸。
13.一种设置有显示单元的电子设备，所述显示单元设置有显示层和被配置为驱动所述显示层的半导体器件，所述半导体器件包括：
晶体管；
氧化物半导体膜；
第一导电膜，电连接至所述氧化物半导体膜；以及
第一绝缘膜，设置在所述第一导电膜和所述氧化物半导体膜之间。
CN201410105909.3A 2013-03-27 2014-03-20 半导体器件，显示单元和电子设备 Pending CN104078510A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-066219 2013-03-27
JP2013066219A JP6083089B2 (ja) 2013-03-27 2013-03-27 半導体装置、表示装置および電子機器

Publications (1)

Publication Number Publication Date
CN104078510A true CN104078510A (zh) 2014-10-01

Family

ID=51599671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410105909.3A Pending CN104078510A (zh) 2013-03-27 2014-03-20 半导体器件，显示单元和电子设备

Country Status (5)

Country Link
US (1) US9178074B2 (zh)
JP (1) JP6083089B2 (zh)
KR (1) KR20140118739A (zh)
CN (1) CN104078510A (zh)
TW (1) TW201438253A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI577031B (zh) * 2014-11-04 2017-04-01 群創光電股份有限公司 顯示裝置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101794791A (zh) * 2008-12-24 2010-08-04 株式会社半导体能源研究所 驱动电路及半导体装置
WO2011086905A1 (ja) * 2010-01-13 2011-07-21 シャープ株式会社 アクティブマトリクス基板及びその製造方法
CN102290421A (zh) * 2010-06-17 2011-12-21 三星移动显示器株式会社 平板显示装置和制造该平板显示装置的方法
CN102402082A (zh) * 2010-09-13 2012-04-04 株式会社半导体能源研究所 液晶显示设备及其制造方法
CN102569343A (zh) * 2010-12-14 2012-07-11 三星移动显示器株式会社 有机发光显示装置及其制造方法
US20130056741A1 (en) * 2010-05-24 2013-03-07 Sharp Kabushiki Kaisha Display panel and thin film transistor substrate

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2172977A1 (en) * 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101652693B1 (ko) * 2008-10-03 2016-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN103928476A (zh) * 2008-10-03 2014-07-16 株式会社半导体能源研究所 显示装置及其制造方法
US8106400B2 (en) * 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101785887B1 (ko) * 2008-11-21 2017-10-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
KR101642384B1 (ko) 2008-12-19 2016-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터의 제작 방법
JP2010222214A (ja) 2009-03-25 2010-10-07 Idemitsu Kosan Co Ltd 金属酸化物薄膜及びその製造方法
WO2011043194A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5599026B2 (ja) 2009-10-23 2014-10-01 キヤノン株式会社 薄膜トランジスタの製造方法
KR101073272B1 (ko) 2009-11-04 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시 장치의 제조 방법
JP5095864B2 (ja) * 2009-12-09 2012-12-12 シャープ株式会社 半導体装置およびその製造方法
US20130023086A1 (en) * 2009-12-21 2013-01-24 Sharp Kabushiki Kaisha Active matrix substrate, display panel provided with same, and method for manufacturing active matrix substrate
JP5806043B2 (ja) * 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9019440B2 (en) * 2011-01-21 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5825812B2 (ja) * 2011-03-24 2015-12-02 株式会社Ｊｏｌｅｄ 表示装置の製造方法
KR20140021118A (ko) * 2012-08-07 2014-02-20 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR101989058B1 (ko) * 2012-10-24 2019-06-14 삼성디스플레이 주식회사 기상 증착 장치, 이를 이용한 박막 형성 방법 및 유기 발광 표시 장치 제조 방법
KR102028025B1 (ko) * 2012-11-13 2019-10-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR102091663B1 (ko) * 2013-06-28 2020-03-23 삼성디스플레이 주식회사 박막 트랜지스터 및 유기 발광 표시 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101794791A (zh) * 2008-12-24 2010-08-04 株式会社半导体能源研究所 驱动电路及半导体装置
WO2011086905A1 (ja) * 2010-01-13 2011-07-21 シャープ株式会社 アクティブマトリクス基板及びその製造方法
US20130056741A1 (en) * 2010-05-24 2013-03-07 Sharp Kabushiki Kaisha Display panel and thin film transistor substrate
CN102290421A (zh) * 2010-06-17 2011-12-21 三星移动显示器株式会社 平板显示装置和制造该平板显示装置的方法
CN102402082A (zh) * 2010-09-13 2012-04-04 株式会社半导体能源研究所 液晶显示设备及其制造方法
CN102569343A (zh) * 2010-12-14 2012-07-11 三星移动显示器株式会社 有机发光显示装置及其制造方法

Also Published As

Publication number Publication date
US9178074B2 (en) 2015-11-03
TW201438253A (zh) 2014-10-01
US20140291639A1 (en) 2014-10-02
JP2014192319A (ja) 2014-10-06
KR20140118739A (ko) 2014-10-08
JP6083089B2 (ja) 2017-02-22

Similar Documents

Publication Publication Date Title
JP6665328B2 (ja) 半導体装置
CN101800248B (zh) 薄膜晶体管和显示器件
CN101794821B (zh) 薄膜晶体管和显示装置
US9006734B2 (en) Thin film transistor, method of manufacturing the same, and display unit
TWI783505B (zh) 發光裝置
JP6059566B2 (ja) 半導体装置の作製方法
CN101533857B (zh) 薄膜晶体管和显示器
TWI442577B (zh) 薄膜電晶體及其製造方法
US10032953B2 (en) Thin film transistor array substrate and method for manufacturing the same
CN102738145B (zh) 显示装置和电子设备
TW201117356A (en) Semiconductor device and method for manufacturing the same
CN102214698A (zh) 薄膜晶体管、显示装置以及电子单元
CN103219388A (zh) 薄膜晶体管、其制造方法、显示单元和电子装置
CN104756253A (zh) 半导体设备、显示单元以及电子装置
US8816352B2 (en) Display device and electronic device
TW201227970A (en) Semiconductor device
CN104078510A (zh) 半导体器件，显示单元和电子设备
CN104282682B (zh) 半导体装置及其制造方法、显示装置与电子设备
CN103035737B (zh) 显示装置、其制造方法和电子单元
US20240215341A1 (en) Display panel, display device, and method for manufacturing display device
JP2016148744A (ja) 発光パネル、表示モジュール、表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: JANPAN ORGANIC RATE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SONY CORP

Effective date: 20150716

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150716

Address after: Tokyo, Japan

Applicant after: The special display of the organic thunder of Japan of Co., Ltd.

Address before: Tokyo, Japan

Applicant before: Sony Corp

WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20141001

WD01 Invention patent application deemed withdrawn after publication