CN102456581B - 薄膜晶体管及其制造方法 - Google Patents

薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN102456581B
CN102456581B CN201110355115.9A CN201110355115A CN102456581B CN 102456581 B CN102456581 B CN 102456581B CN 201110355115 A CN201110355115 A CN 201110355115A CN 102456581 B CN102456581 B CN 102456581B
Authority
CN
China
Prior art keywords
layer
oxide semiconductor
tft
semiconductor layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110355115.9A
Other languages
English (en)
Other versions
CN102456581A (zh
Inventor
石井孝英
大岛宜浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Design And Development Contract Society
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Publication of CN102456581A publication Critical patent/CN102456581A/zh
Application granted granted Critical
Publication of CN102456581B publication Critical patent/CN102456581B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

本发明提供了一种薄膜晶体管及其制造方法，其中公开了具有栅电极和氧化物半导体层以栅极绝缘层插入该栅电极和氧化物半导体层之间的方式设置并且源/漏电极电气连接至氧化物半导体层的结构的薄膜晶体管的制造方法，该方法包括：通过使用溅射，在源/漏电极、栅极绝缘膜和氧化物半导体层中的任何一个上依次沉积作为保护膜的氧化铝(Al2O3)层和铝(Al)层。

Description

薄膜晶体管及其制造方法
技术领域
本发明涉及用在显示器等中的薄膜晶体管(TFT)及其制造方法。
背景技术
近年中，为了将薄膜晶体管(TFT)、发光器件、透明导电膜等应用于电子设备的目的，诸如氧化锌和铟镓锌氧化物的氧化物半导体的研究和开发非常活跃。发现在氧化物半导体被用于TFT的有源层(沟道)时，氧化物半导体显示了高电子迁移率，并因此与使用非晶硅的TFT相比表现出极好的电子特性。另外，氧化物半导体具有的优点使得即使在接近室温的低温下仍可期望高电子迁移率，等等，因此氧化物半导体积极开发不断进步。关于使用这样的氧化物半导体层的TFT，已报道了底栅型结构和顶栅型结构。例如，在PCT专利公开第WO 2005-088726号和日本专利公开第2007-194594号中描述了底栅型结构和顶栅型结构。
然而，在氧化物半导体中，由于氧的脱离、氢的混合等，所以膜质量容易劣化。这导致在TFT中，阈值电压被移动到负侧，电流-电压特性等劣化，等等。
为克服这样的状况，提出了形成氧化铝(Al2O3)等制成的保护膜来作为变成沟道的氧化物半导体层的保护膜的技术。例如，该技术在日本专利公开第2010-135462号中描述。例如，通过(例如)利用反应溅射法，这样的保护膜可在氧气(O2)和氩气(Ar)的混合气的气氛中被沉积，其中铝作为靶材。
发明内容
然而，如上所述的反应溅射法具有随着处理次数(片数)累加和所施加电压(功率)上的变化，则作为靶材的铝的表面变质(metamorphose)的缺点。为此，因此形成的氧化铝膜的厚度发生变化，造成损害(诸如折射系数的膜质量劣化)，并且其程度对于每次处理存在差异。具体地，在使用具有大面积的靶材的溅射(如磁控管溅射)时，尽管从生产率角度该溅射是令人满意的，但其容易导致由于上述靶材表面变质而引起的氧化铝膜质量上的改变。而且，这种保护膜的膜质量上的改变变成了在大规模生产TFT期间导致TFT特性(例如阈值电压和电流-电压特性)存在差异的因素。为此，期望减少由于上述保护膜的膜质量改变所引起的TFT特性上的差异。
为解决上述问题而做出了本发明，并因此期望提供一种能够减少由于保护膜(由Al2O3制成)的膜质量上的改变而引起的TFT特性上的差异的薄膜晶体管的制造方法，以及该薄膜晶体管。
为获得上述期望，根据本发明的实施方式，提供一种薄膜晶体管的制造方法，该薄膜晶体管具有栅电极和氧化物半导体层设置有插入其间的栅极绝缘膜并且源/漏电极电连接至氧化物半导体层的结构，该方法包括：通过使用溅射，在源/漏电极、栅极绝缘膜和氧化物半导体层中的任何一个上依次连续沉积作为保护膜的氧化铝(Al2O3)层和铝(Al)层。
在根据本发明的实施方式的薄膜晶体管的制造方法中，通过使用溅射，在源/漏电极、栅极绝缘膜和氧化物半导体层中的任何一个上依次连续沉积作为保护膜的氧化铝层和铝层。此时，在用于氧化铝层和铝层的溅射工艺中的任何一个中，例如，铝用作靶材。然而，在沉积氧化铝层阶段，氧气用作反应气体，而在沉积铝层的阶段，不使用氧气。这里，尽管在用于沉积氧化铝层的工艺中，靶材表面由于氧气而容易变质，而此后，在沉积氧化铝层之后沉积铝层(执行不使用氧气的溅射)，从而对靶材表面进行改质。通常，靶材在用于氧化铝层的沉积处理中被使用多次。然而，执行如上所述的连续沉积，其结果是靶材表面在每次沉积处理时被改质。因此，即使沉积处理的次数增加，氧化铝层的厚度和折射系数仍难以改变(保护膜沉积的再现性提高)。
根据本发明的另一实施方式，提供一种薄膜晶体管，其具有栅电极和氧化物半导体层被设置为其间插入有栅极绝缘膜并且源/漏电极电连接至氧化物半导体层的结构，其中叠层(lamination)膜具有依次设置在氧化物半导体层上或在栅极绝缘膜上的作为保护膜的氧化铝(Al2O3)层和铝(Al)层。
在根据本发明另一实施方式的薄膜晶体管中，叠层膜具有依次设置在栅极绝缘膜上或在氧化物半导体层上的作为保护膜的氧化铝层和铝层。结果，在沉积工艺中厚度和折射系数难以改变(保护膜沉积的再现性提高)。
如上面阐述，根据本发明，通过使用溅射，在源/漏电极、栅极绝缘膜和氧化物半导体层中的任何一个上依次连续沉积作为保护膜的氧化铝层和铝层。结果，在氧化铝层的沉积工艺中变质的靶材表面可在随后的氧化铝沉积工艺中被改质。因此，即使沉积处理的次数增加，仍可抑制膜中厚度上的变化，以及诸如折射系数的膜质量上的变化。结果，可表现出氧化物半导体层的稳定的保护性能，并因此可抑制每个个体阈值电压和电流-电压特性出现差异。因此变得可减少由于保护膜(Al2O3)的膜质量改变引起的TFT特性上的差异。
另外，根据本发明，叠层膜具有依次设置在栅极绝缘膜上或在氧化物半导体层上的作为保护膜的氧化铝层和铝层。因此，可在沉积工艺中抑制氧化铝层厚度和折射系数变化。结果，可表现出氧化物半导体层的稳定的保护性能，并因此可抑制每个个体阈值电压和电流-电压特性出现差异。因此变得可减少由于保护膜(Al2O3)的膜质量上的改变引起的TFT特性上的差异。
附图说明
图1是示出根据本发明第一实施方式的TFT的截面结构的截面图；
图2A至图2I分别是示出用于制造图1中示出的TFT的工序的截面图；
图3A和图3B分别是表示实例中的保护膜的厚度上的变化的特性曲线的示图，以及表示比较例中的保护膜的厚度上的变化的特性曲线的示图；
图4A和图4B分别是表示实例中的保护膜的密度上的变化的特性曲线的示图，以及表示比较例中保护膜的密度上的变化的特性曲线的示图；
图5A和图5B分别是表示实例中的保护膜的折射系数上的变化的特性曲线的示图，以及表示比较例中保护膜的折射系数上的变化的特性曲线的示图；
图6是实例中的电流-电压特性的示图；
图7是示出根据本发明第二实施方式的TFT的截面结构的截面图；
图8A至图8G分别是示出用于制造图7中示出的TFT的工序的截面图；
图9是示出根据本发明第三实施方式的TFT的截面结构的截面图；
图10A至图10G分别是示出用于制造图9中示出的TFT的工序的截面图；
图11是解释在驱动基板中沉积图9中示出的薄膜晶体管的实例的截面图；
图12是示出包括外围电路的显示器总体构造的框图，本发明第一到第三实施方式中的任何实施方式均可应用于该构造；
图13是示出图12中所示像素电路的构造的部分为框图的电路图；
图14是以在图12中示出的显示器结合进各种显示设备的形式示出模块形显示器的俯视图；
图15是作为图12中示出的显示器所应用于的第一应用实例的电视机的透视图；
图16A和图16B分别是数码相机作为图12中示出的显示器所应用于的第二应用实例从正面被观察时的透视图，以及数码相机作为图12中示出的显示器所应用于的第二应用实例从背面被观察时的透视图；
图17是示出笔记本大小的个人计算机作为图12中示出的显示器所应用于的第三应用实例的透视图；
图18是示出摄影机作为图12中示出的显示器所应用于的第四应用实例的透视图；
图19A至图19G分别是移动电话作为图12中示出的显示器所应用于的第五应用实例在开启状态的主视图、其在开启状态的侧视图、其在关闭状态的主视图、其在关闭状态的左侧视图、其在关闭状态的右侧视图、其俯视图，以及其在关闭状态的仰视图。
具体实施方式
在下文中参考附图详细描述本发明的实施方式。应注意，下面将根据以下顺序给出描述：
1.第一实施方式(Al层在叠层膜(Al2O3层/Al层)形成之后被去除的底栅结构TFT的情况)；
2.第二实施方式(叠层膜(Al2O3层/Al层)的Al层被用作栅电极的顶栅结构TFT的情况)；
3.第三实施方式(叠层膜(Al2O3层/Al层)的Al层被用作布线层的底栅结构TFT的情况)；
4.显示器(整个电路构造和像素电路)；以及
5.应用实例(模块和电子设备)。
1.第一实施方式
[TFT 1的结构]
图1是示出根据本发明第一实施方式的TFT的截面结构的截面图。例如，TFT 1用作有源矩阵型有机EL显示器或液晶显示器中的驱动元件。TFT 1以这样一种方式来构造，即，栅电极11和氧化物半导体层13设置有插入其间的栅极绝缘膜12以便彼此面对，并且源/漏电极15被设置成电连接至氧化物半导体层13。在这种情况下，TFT 1具有所谓的底栅结构(颠倒交错结构)。TFT 1包括(例如)由玻璃制成的基板10上的选择区域中的栅电极11，并在基板10的整个表面上具有栅极绝缘膜12，以覆盖栅电极11。在栅极绝缘膜12上的选择区域(面对栅电极11的区域)中形成氧化物半导体层13。在将成为氧化物半导体层13中的沟道13C的区域的正上方设置阻挡层14。而且，设置源/漏电极15，以便覆盖阻挡层14和氧化物半导体层13。在基板10整个表面上的源/漏电极15上依次形成第一保护膜(一种保护膜)16和第二保护膜(另一种保护膜)17。
栅电极11具有根据施加于TFT 1的栅电压(Vg)来控制氧化物半导体层13中载流子密度的功能，还具有作为线路(通过该线路来供应预定电势)的功能。例如，栅电极11是从钼(Mo)、铝(Al)、银(Ag)和铜(Cu)中选择的一种金属制成的单质体、其合金、或从钼(Mo)、铝(Al)、银(Ag)和铜(Cu)选择的两种或更多种金属制成的叠层膜。例如，给出铝(Al)和钕(Nd)的合金(AlNd合金)作为铝合金。栅电极11可由诸如ITO(铟锌氧化物)、AZO(铝掺杂氧化锌)或GZO(镓掺杂氧化锌)的透明导电膜来构成。
例如，栅极绝缘膜12是从二氧化硅(SiO2)膜、氮化硅(SiN)膜和氮氧化硅(SiON)膜中选择的一种膜构成的单层膜，或从二氧化硅(SiO2)膜、氮化硅(SiN)膜和氮氧化硅(SiON)膜中选择的两种或更多种膜构成的叠层膜。
氧化物半导体层13通过施加于栅电极11的栅电压来形成沟道13C，并且(例如)由氧化物半导体制成，该氧化物半导体含有从铟(In)、镓(Ga)和锌(Zn)中选择的金属中的至少一种。例如，给出铟镓锌氧化物(IGZO，InGaZnO)作为这样的氧化物半导体。例如，氧化物半导体层13的厚度在20～100nm的范围内。
例如，阻挡层14是从二氧化硅膜、氮化硅膜和氮氧化硅膜中选择的一种膜构成的单层膜，或从二氧化硅膜、氮化硅膜和氮氧化硅膜中选择的两种或更多种膜构成的叠层膜。例如，在形成源/漏电极15的阶段中，阻挡层14具有防止氧化物半导体层13中沟道13C损坏的功能。
源/漏电极15在与氧化物半导体层13的沟道13C对应的区域中被分离为两个部分。这两个部分中的一个用作源电极，并且另一个用作漏电极。给出了与上述栅电极11中列举的金属或透明导电膜相同的金属或透明导电膜来作为构成源/漏电极15的材料。
第一保护膜16由氧化铝(Al2O3)制成，并用作氧化物半导体层13的保护膜(钝化膜)。具体地，第一保护膜16抑制外界空气(例如氢)与氧化物半导体层13混合。第一保护膜16还具有在制造过程中储存氧原子，并向氧化物半导体层13供应氧原子的功能。具体地，在膜沉积阶段，氧原子储存(过多地储存)在第一保护膜16中，而细节将在后面描述。因此储存的氧原子然后在随后的退火处理中被供应至氧化物半导体层13。发现这样的氧原子供应有助于氧化物半导体层13特性的恢复并防止其劣化，由此使得可实现TFT特性的恢复并防止其劣化。例如，第一保护膜16的厚度在20～100nm的范围内。
第二保护膜17由低氧浓度的氧化铝制成，并且在后面描述的叠层膜形成工艺中形成。例如，第二保护膜17的厚度在1～5nm的范围内。
[TFT 1的制造方法]
图2A～图2I分别是说明TFT 1的制造方法的截面图。例如，TFT 1可制造如下。
首先，如在图2A中示出，通过(例如)利用溅射法将上述材料(例如钼)沉积在基板10的整个表面上。之后，如此沉积的材料层通过(例如)利用光刻法来图案化，由此在基板10上的选择区域中形成栅电极11。
随后，如在图2B中示出，通过(例如)利用化学气相沉积(CVD)法，在基板10(具有形成在其上的栅电极11的)的整个表面上形成栅极绝缘膜12。在这种情况下，关于原料气体，在形成氮化硅膜作为栅极绝缘膜12时，使用其中含有硅烷(SiH4)、氨(NH3)和氮气的混合气。另一方面，在形成二氧化硅膜作为栅极绝缘膜12时，使用其中含有硅烷和一氧化二氮(N2O)的混合气。
接下来，如在图2C中示出，通过(例如)利用溅射法来形成氧化物半导体层13。具体地，在IGZO用作氧化物半导体层13的材料时，执行IGZO陶瓷作为靶材的反应溅射(reactive sputtering)。在这种情况下，例如，在D.C.溅射系统中，腔室被脱气直到获得预定真空度。此后，设置靶材和基板10，并且将(例如)氩气(Ar)和氧气(O2)的混合气引入腔室，并且在这种条件下，在腔室中使等离子体放电。结果，由IGZO制成的氧化物半导体层13沉积在栅极绝缘膜12上。
此后，如在图2D中示出，将成为阻挡层14(由上述材料制成)的层通过(例如)利用CVD法来沉积，然后通过(例如)利用使用光刻法的干蚀刻法使该层被图案化为期望的阻挡层14形状。
随后，如在图2E中示出，通过(例如)利用使用光刻法的湿蚀刻法使在面对栅电极11的选择区域中的氧化物半导体层13被图案化为期望的形状。
接下来，如在图2F中示出，通过(例如)利用溅射法，使以钼、铝和钼为例的上述材料依次沉积从而覆盖氧化物半导体层13和阻挡层14，从而沉积了将成为源/漏电极15的层。此后，在如此沉积的将成为源/漏电极15的层中，在沟槽13C正上方形成开孔(源/漏分离沟槽)，并且通过(例如)利用使用光刻法的湿蚀刻或干蚀刻将该层图案化为期望的源/漏电极15形状。应注意，在这种情况下，由于阻挡层14设置在氧化物半导体层13上，因此可防止沟道13C受损。
(第一保护膜16的形成)
随后，形成第一保护膜16。具体地，在叠层膜(由氧化铝层和铝层构成)形成之后，通过去除铝层来形成由氧化铝制成的第一保护膜。
(1.叠层膜形成工艺)
即，首先，如在图2G中示出，通过利用溅射法，在基板10的整个表面上连续沉积Al2O3层16a(对应第一保护膜16)和由纯铝制成的铝层16b。在这种情况下，在沉积Al2O3层16a的第一阶段步骤中(第一步骤)中，以及在沉积Al层16b的第二阶段步骤(第二步骤)中，溅射在基板10被保持在相同腔室内的时候执行。然而，相同的铝用作靶材，并且在每个步骤调节氛围气体。
具体地，在第一阶段步骤中，作为靶材的铝和作为将在其上沉积膜的基板的基板10设置在腔室内使得彼此面对，并且在向腔室供应氧气和诸如氩气的稀有气体元素的同时执行溅射。结果，在基板10上沉积了在从作为靶材的铝的表面溅射的铝原子与向腔室供应的氧之间的反应的产物(Al2O3)(沉积了Al2O3层16a)。另外，大量氧原子被储存在以此方式沉积的Al2O3层16a中。
此后，在第二阶段步骤中，一旦腔室被脱气之后，在不供应氧气(仅引入氩气)的情况下执行溅射。此时，关于靶材，在第一阶段步骤中所使用的铝靶继续用作靶材。在第二阶段步骤中，在基板10上沉积了从铝靶材表面溅射的铝原子(沉积了Al层16b)。优选地，第二阶段步骤中的溅射被执行一次或多次，直到靶材表面被改质成纯铝。通过执行这样的溅射，连续沉积了Al2O3层16a和Al层16b。注意，实际上，在此叠层膜形成工艺中，在从沉积Al2O3层16a的反应溅射转为沉积Al层16b的反应溅射的过程中，靶材表面上的氧化铝膜被溅射，这导致在Al2O3层16a和Al层16b之间形成了具有低氧浓度的氧化铝膜(这也应用于第二和第三实施方式)。在第一实施方式中，具有低氧浓度的氧化铝膜最终成为第二保护膜17。
(2.Al层去除工艺)
随后，如在图2H中示出，以上述方式被连续沉积的Al2O3层16a和Al层16b中的Al层16b被选择性地去除，由此留下Al2O3层16a作为第一保护膜16。在这种情况下，例如，对Al2O3层16a的表面执行湿蚀刻，由此从基板10的整个表面去除Al层16b。结果，形成了第一保护膜16。另外，尽管如上面描述，在叠层膜形成工艺中，在第一保护膜16的表面上形成了具有低氧浓度的氧化铝膜，但该氧化铝膜被保留为第二保护膜17。
最终，如在图2I中示出，对整个基板10执行退火处理。在这种情况下，例如，在其中含氧气或氮气(N2)的气氛中，在200～300℃的温度下，执行退火处理约0.5～约2小时。结果，储存在第一保护膜16中的氧被供应至氧化物半导体层13，由此实现氧化物半导体层13的特性的恢复并防止其劣化。于是，完成了在图1中示出的TFT 1。
[TFT 1的操作和效果]
如上面描述，在第一实施方式中，制造TFT 1的工艺包括通过利用溅射法，在源/漏电极15上连续沉积作为第一保护膜16的Al2O3层16a和Al层16b的叠层膜形成工艺。这里，在沉积Al2O3层16a的工艺中(在第一阶段步骤中)，靶材表面由于在反应中使用的氧气而容易变质。然而，此后Al层16b被连续沉积(执行不使用氧的溅射)，从而对靶材表面进行了改质。尽管靶材通常被多次用在沉积Al2O3层16a的处理中，但执行如上述连续沉积，其导致当执行沉积处理时靶材表面被改质。因此，即使沉积处理的次数增加，但Al2O3层16a的厚度和膜质量(例如密度和折射系数)难以改变。即，Al2O3层16a膜质量的再现性提高，并因此可稳定地形成保护膜。
这里，测量了通过如上述叠层膜形成工艺形成的作为实例的第一保护膜16(由Al2O3制成)的厚度变化、密度变化和折射系数变化。另外，还测量了(例如，没有经过如上所述的叠层膜形成工艺)形成作为比较例的保护膜(即，作为单层沉积的Al2O3膜)的厚度变化、密度变化和折射系数变化。图3A、图4A和图5A分别示出了实例中的厚度变化、密度变化和折射系数变化。同样，图3B、图4B和图5B分别示出了比较例中的厚度变化、密度变化和折射系数变化。注意在上述测量中，在实例和比较例的情况下，假定受到沉积处理的片数(沉积处理的次数)为大约1到大约30片。因此，关于厚度的数据、关于密度的数据和关于折射系数的数据分别在图3A和3B、图4A和4B以及图5A和5B中标绘，每个时间点对应受到沉积处理的选择片数。注意，上述密度(g/cm2)表示通过使用X射线测量的Al2O3密度。
如在图3A和图3B中示出，应理解，比较例具有使厚度随着受到沉积处理的片数增加而减少的趋势。另一方面，还应理解，在实例中，即使受到沉积处理的片数增加，但厚度仍保持在约50nm的给定范围内，因此与比较例的情况相比厚度上的改变减少。另外，如在图4A和图4B中示出，应理解，在比较例中受到沉积处理的每个片的密度不同，并且导致密度上的巨大改变(差异)，而在实例中，与比较例的情况相比，密度上的改变减少。此外，如在图5A和图5B中示出，应理解，在比较例中，受到沉积处理的每个片折射系数不同，并且导致折射系数上的巨大改变(差异)，而在实例中，与比较例的情况相比折射系数上的差异减少。
另外，图6示出关于在上述实例中的三个TFT样品Tr1、Tr2和Tr3的栅电压Vg和驱动电流Id之间的关系(电流-电压特性)。应当注意，通过在大气中在250℃下执行退火处理0.5小时来制造该三个样品。如可从图6所见，几乎不会导致个体之间TFT特性上的差异。
如目前所描述的，在第一实施方式中，通过利用溅射法，Al2O3层16a和Al层16b依次连续沉积在源/漏电极15上。结果，在沉积Al2O3层16a的工艺中变质的靶材表面可在随后沉积Al层16b的工艺中被改质。因此，即使沉积处理的次数增加，仍可抑制保护膜的厚度变化和膜质量改变。结果氧化物半导体层13可表现稳定的保护性能，并因此可抑制每个个体在阈值电压和电流-电压特性上出现差异。因此变得可减少由于保护膜(由Al2O3制成)的膜质量上的改变所引起的TFT特性上的差异。结果，还提高了生产率和可靠性。
应注意，当(例如)第一实施方式的TFT 1被形成为有机EL显示器中的驱动元件时，仅需在TFT 1通过上述制造工艺被形成在作为驱动基板的基板10上之后，进一步执行下面的工艺。那就是说，尽管这里省略说明，但在第二保护膜17形成之后，第一保护膜16和第二保护膜17都被图案化。随后，在(例如)由聚酰亚胺制成的平坦化膜在基板10的整个表面上形成之后，接触孔在该平坦化膜中形成，以便延伸到源/漏电极15的表面。例如，由铝和钕的合金(AlNd合金)制成的阳极(下部反射电极)形成，以便填充该接触孔。此后，具有开口以便对应阳极的像素间绝缘膜(窗口膜)被沉积，并且具有发光层的有机层在开口部分中形成。尽管这里省略了说明，但在形成有机层之后，形成了阴极(上部电极)，并且其上形成有滤色片等的封装基板通过粘合层粘贴到上述相对基板。结果，可制造有机EL显示器。
2.第二实施方式
[TFT 2的结构]
图7示出了根据本发明第二实施方式的TFT(TFT 2)的截面结构。例如，TFT 2与上述第一实施方式的TFT 1情况类似地用作有源矩阵型有机EL显示器等中的驱动元件。另外，类似于TFT 1的情况，TFT 2以这样一种方式构造，即，栅电极24和氧化物半导体层21设置有插入其间的栅极绝缘膜22以便彼此面对，并且源/漏电极26被设置成电气连接至氧化物半导体层21。另外，TFT 2具有通过如上所述叠层膜形成工艺沉积的保护膜23。
然而，在第二实施方式中，TFT 2具有所谓顶栅结构(交错结构)。TFT 2包括在(例如)由玻璃制成的基板20上的氧化物半导体层21。而且，在氧化物半导体层21的选择区域(对应沟道21C的区域)中依次层叠栅极绝缘膜22、保护膜23(由Al2O3制成)以及栅电极24(由Al制成)。在基板20的整个表面上设置层间绝缘膜25，以便覆盖所有的栅极绝缘膜22、保护膜23和栅电极24。层间绝缘膜25具有延伸到氧化物半导体层21表面的接触孔H1。源/漏电极26被设置在层间绝缘膜上25上以便被填充进接触孔H1中。在下面描述中，与第一实施方式相同的组成元件分别用相同参考号或符号来标明，并且这里为简化适当省略其描述。
氧化物半导体层21与上述第一实施方式的氧化物半导体层13的情况类似地通过施加于栅电极24的栅电压来形成沟道21C，并(例如)由诸如IGZO的氧化物半导体制成。例如，氧化物半导体层21的厚度在20～100nm的范围内。
例如，栅极绝缘膜22是由选自二氧化硅(SiO2)膜、氮化硅(SiN)膜和氮氧化硅(SiON)膜中的一种膜构成的单层膜，或者是由选自二氧化硅(SiO2)膜、氮化硅(SiN)膜和氮氧化硅(SiON)膜中的两种或更多种膜构成的叠层膜。另外，在第二实施方式中，栅极绝缘膜22在制造工艺中起储存氧的阱的作用。例如，栅极绝缘膜22的厚度在100～300nm的范围内。
保护膜23与上述第一实施方式的第一保护膜16的情况类似地由氧化铝(Al2O3)制成，并用作氧化物半导体层21的保护膜(钝化膜)。具体地，保护膜23抑制外界空气(例如，氢)与氧化物半导体层21(尤其是沟道21C)混合。保护膜23也具有在制造工艺中储存氧原子，并向氧化物半导体层21供应氧原子的功能。例如，保护膜23的厚度在20～100nm的范围内。
在第二实施方式中，保护膜23还充当栅极绝缘膜。由于保护膜23具有大介电常数，因此可增加晶体管的电场效应。在这种情况下，保护膜23表现出与硅系绝缘膜相比更高的绝缘性能和更高的耐压特性。另外，这样的保护膜23被层叠在栅极绝缘膜22上，即，在氧化物半导体层21和栅电极24之间设置具有两层或更多层的多层膜，这使得由于氧化物半导体层21的沟道21C与栅电极24之间接触而引起的故障变得容易减少。
栅电极24具有根据施加于TFT 2的栅电压(Vg)控制氧化物半导体层21中载流子密度的功能，并还具有作为线路(通过该线路供应预定电位)的功能。
然而，在第二实施方式中，栅电极24由铝制成，并通过利用预定的溅射法来沉积，从而在沉积保护膜23之后进行。那就是说，第二实施方式的TFT 2具有叠层膜，该叠层膜在栅极绝缘膜22上依次具有作为保护膜23的Al2O3层和作为栅电极24的Al层，而细节将在后面描述。换句话说，在第二实施方式中，类似于上述第一实施方式的情况，为减少Al2O3层的膜质量上的改变，Al层被连续沉积在Al2O3层上。然而，之后，不同于上述第一实施方式的情况，Al层未被去除，而是用作栅电极24。
例如，层间绝缘膜25由聚酰亚胺(PI)制成，并且其厚度在(例如)500～3000nm的范围内。
类似于第一实施方式的源/漏电极15的情况，源/漏电极26在对应于氧化物半导体层21的沟道21C的区域中被分离成两个部分。两个部分中的一个用作源电极，而另一个用作漏电极。给出了与上述栅电极24中列举的金属或透明导电膜相同的金属或透明导电膜作为构成源/漏电极26的材料。
[TFT 2的制造方法]
图8A至图8G分别是说明TFT 2的制造方法的截面图。例如，TFT 2可制造如下。
首先，如在图8A中示出，在基板20上沉积氧化物半导体层21。随后，如在图8B中示出，通过(例如)利用CVD法，在氧化物半导体层21上沉积栅极绝缘膜22。
(叠层膜形成工艺)
随后，如在图8C中示出，以与在上述第一实施方式中描述的叠层膜形成工艺中的方式相同的方式来形成保护膜23(Al2O3层)和栅电极24(Al层)。也就是说，首先，通过利用溅射法在基板20的整个表面上连续沉积保护膜23(Al2O3层)和栅电极24(Al层)。在这种情况下，在沉积Al2O3层的第一阶段步骤中，以及在沉积Al层的第二阶段步骤中，溅射是在基板20被保持在相同腔室内的时候执行。然而，相同的铝用作靶材，并且在每个步骤调节氛围气体。
具体地，在沉积Al2O3层的第一阶段步骤中，作为靶材的铝和作为将在其上沉积膜的基板的基板20被设置在腔室内使得彼此面对，并且在向腔室供应氧气和氩气的同时执行溅射。此时，大量氧原子被储存在Al2O3层中。随后，在沉积Al层的第二阶段步骤中，腔室内的气氛被调整为只有氩气，同时铝靶材继续用作靶材。在这种条件下执行溅射法。通过执行这样的溅射，形成Al2O3层和Al层的叠层膜。
这里，在第二实施方式中，在上述沉积Al2O3层的步骤中，氧原子也储存在Al2O3层下面的栅极绝缘膜22中。在随后的退火工艺中，储存在栅极绝缘膜22中的氧原子与储存在保护膜23中的氧原子一起被供应至氧化物半导体层21。
另外，在第二实施方式中，不同于上述第一实施方式的情况，叠层膜中的Al层未被去除，而是用作栅电极24。也就是说，Al层可用作栅电极，同时通过叠层膜形成工艺改质靶材表面来抑制保护膜的膜质量上的改变。同样，通过使用相同铝靶材，在相同溅射系统内可连续沉积Al2O3层和Al层。
此后，如在图8D中示出，通过(例如)利用使用光刻法的干蚀刻，将已沉积的栅极绝缘膜22、保护膜23和栅电极24均图案化为预定形状。结果，栅极绝缘膜22、保护膜23和栅电极24被层叠在将成为半导体层21中的沟道21C的区域的正上方。
接下来，如在图8E中示出，通过(例如)利用光刻法，层间绝缘膜25被沉积在基板20的整个表面上，然后被图案化成预定形状。而且，形成接触孔H1，以便延伸到氧化物半导体层21的表面。
随后，如在图8F中示出，通过(例如)利用溅射法，将成为源/漏电极26的层被沉积在层间绝缘膜25上，然后通过(例如)利用使用光刻法的湿蚀刻法被图案化为源/漏电极26的预定形状。在这种情况下，源/漏电极26被形成为填充进设置在层间绝缘膜25中的接触孔H1，从而确保至氧化物半导体层21的电连接。
最后，如在图8G中示出，对整个基板20执行退火处理。在这种情况下，例如，在200～300℃的温度下，在与上述第一实施方式相同的气氛中执行约0.5至约2小时的退火处理。结果，向氧化物半导体层21供应储存在第一保护膜23和栅极绝缘膜22中的氧，从而实现氧化物半导体层21的特性的恢复及防止劣化。至此，完成了在图7中示出的TFT 2。
[TFT 2的操作和效果]
如上面描述，在第二实施方式中，制造TFT 2的工艺包括通过利用溅射法在栅极绝缘膜22上连续沉积作为保护膜23的Al2O3层和作为栅电极24的Al层的叠层膜形成工艺。这里，在沉积Al2O3层的工艺中，如在上面的第一实施方式中描述的，靶材表面由于反应中所使用的氧气而容易变质。然而，此后Al层被连续沉积(执行不使用氧的溅射法)，从而对靶材表面进行了改质。也就是说，通过执行如上面所述的连续沉积，即使沉积处理的次数增加，但每当执行沉积处理时靶材表面就被改质。结果，Al2O3层的厚度和膜质量(例如密度和折射系数)难以改变。因此，Al2O3层的膜质量的再现性提高，并因此可稳定地形成保护膜。
具体地，在第二实施方式中，在完成如上所述的叠层膜形成工艺之后，Al层未被去除，而是用作栅电极24。也就是说，在叠层膜形成工艺中，通过使用相同的靶材，可在与用于保护膜23的溅射系统相同的溅射系统内连续沉积栅电极24。为此，可稳定沉积保护膜23(同时抑制膜质量上的变化)，并且还简化了制造工艺。
这里，在具有通常的顶栅结构的晶体管中，在氧化物半导体层上设置栅电极，其中栅极绝缘膜插入其间。因此，向氧化物半导体层引入氧的路径被切断，并因此不足以执行向氧化物半导体层供氧。为此，需要使用不能兼顾生产率的技术：在氧气气氛中在高温下长时间执行的退火处理；以及使用在高浓度氧气气氛中可执行退火的装置(系统构造巨大改变)。因此，这些技术是没有效率的。另一方面，在第二实施方式中，可如上所述储存和供应氧的保护膜23相对于栅电极24被设置在内侧(在氧化物半导体层21侧面上)。因此，在约200℃至约300℃的温度下执行退火处理，这就使得可容易确保氧引入路径。因此，在具有类似于第二实施方式的顶栅结构的晶体管中，向氧化物半导体层供氧相比于有关技术中的那些可更有效执行，并因此提高生产率。
如目前所描述的，在第二实施方式中，通过利用溅射法，Al2O3层(保护膜23)和Al层(栅电极24)依次被连续沉积在栅极绝缘膜22上。结果，在沉积Al2O3层的工艺中变质的靶材表面可在随后沉积Al层的工艺中被改质。因此，即使沉积处理的次数增加，仍可抑制保护膜的厚度变化和膜质量改变。因此，可能获得与第一实施方式相同的效果。
应注意，例如，在第二实施方式的TFT 2被形成为有机EL显示器中的驱动元件时，仅需在通过上述制造工艺在作为驱动基板的基板20上形成TFT 2之后，进一步执行下面的工艺。也就是说，在源/漏电极26形成之后，在基板20的整个表面上形成(例如)由聚酰亚胺制成的平坦化膜，并且接触孔在该平坦化膜中形成，以便延伸到源/漏电极26的表面，而这里省略了说明。形成(例如)由AlNd合金制成的阳极，以便填充该接触孔。此后，沉积具有开口以便对应阳极的像素间绝缘膜(窗口膜)，并且在开口部分中形成了具有发光层的有机层。在形成有机层之后，形成了阴极，并且其上形成有滤色片等的封装基板通过粘合层粘贴到阴极。结果，可制造有机EL显示器。
3.第三实施方式
[TFT 3的结构]
图9示出了根据本发明第三实施方式的TFT(TFT 3)的截面结构。例如，TFT 3与上述第一实施方式的TFT 1和第二实施方式的TFT 2情况类似地用作有源矩阵型有机EL显示器等中的驱动元件。另外，类似于TFT1的情况，TFT 3具有底栅结构。而且，TFT 3以这种方式来构造，即，栅电极和氧化物半导体层设置有插入其间的栅极绝缘膜以便相互面对，并且设置源/漏电极以便电连接至氧化物半导体层。另外，TFT 3具有通过叠层膜形成工艺形成的保护膜35。然而，在第三实施方式中，TFT 3具有类似于第二实施方式的情况保留叠层膜中Al层的结构。
具体地，第三实施方式的TFT 3包括在(例如)由玻璃制成的基板30上的选择区域中的栅电极31，并在基板30的整个表面上具有栅极绝缘膜32，以便覆盖栅电极31。在栅极绝缘膜32上形成氧化物半导体层33。依次在氧化物半导体层33上层叠阻挡层34、保护膜35(由Al2O3制成)和布线层36(由Al制成)。在布线层36上形成保护金属37。在阻挡层34、保护膜35、布线层36和保护金属37中形成接触孔H2，以便延伸到氧化物半导体层33的表面。在保护金属37上形成源/漏电极38，以便填充进接触孔H2。
栅电极31具有根据施加到TFT 3的栅电压(Vg)控制氧化物半导体层33中载流子密度的功能，并且还具有作为线路(通过该线路供应预定电位)的功能。栅电极31由与上述第一实施方式中的栅电极11相同的材料或透明导电膜制成。
例如，栅极绝缘膜32是从二氧化硅膜、氮化硅膜和氮氧化硅膜中选择的一种膜构成的单层膜，或从二氧化硅膜、氮化硅膜和氮氧化硅膜中选择的两种或更多种膜构成的叠层膜。
类似于第一实施方式的氧化物半导体层13的情况，氧化物半导体层33通过施加于栅电极31的栅电压来形成沟道33C，并由诸如IGZO的氧化物半导体制成。例如，氧化物半导体层33的厚度在20～100nm的范围内。
例如，类似于上述第一实施方式中阻挡层14的情况，阻挡层34是从二氧化硅膜、氮化硅膜和氮氧化硅膜中选择的一种膜构成的单层膜，或从二氧化硅膜、氮化硅膜和氮氧化硅膜中选择的两种或更多种膜构成的叠层膜。阻挡层34也具有防止氧化物半导体层33中沟道33C机械损坏的功能。阻挡层34在制造工艺中也起储存氧的作用。
保护膜35类似于上述第一实施方式中第一保护膜16的情况由氧化铝(Al2O3)制成，并充当氧化物半导体层33的保护膜(钝化膜)。具体地，保护膜35抑制外界空气(例如氢)与氧化物半导体层33混合。保护膜35也具有在制造工艺中储存氧原子，并向氧化物半导体层33供应氧原子的功能。例如，保护膜35的厚度在20～100nm的范围内。
布线层36用作源/漏电极38的布线层，并由铝制成。布线层36通过利用预定的溅射法沉积，从而在沉积上述的保护膜35之后进行。也就是说，第三实施方式的TFT 3具有叠层膜，该叠层膜在氧化物半导体层33上依次具有作为保护膜35的Al2O3层和作为布线层36的Al层，而细节将在后面描述。然而，布线层36在与氧化物半导体层33的沟道33C对应的区域中具有开孔36a。即，在第三实施方式中，类似于在上述第一和第二实施方式中的每一个的情况，Al2O3层和Al层被连续沉积。然而，此后并不是去除整个Al层(去除Al层的部分)，而是留下Al层的一部分，并且因此留下的Al层用作布线层36。
例如，保护金属37由钼、钛(Ti)或氮化钛(TiN)制成，并具有保护作为布线层36的Al层的表面的功能。
源/漏电极38在对应于氧化物半导体层33的沟道33C的区域中被分离成两个部分，类似于在上述第一实施方式中源/漏电极15的情况。该两个部分中的一个用作源电极，而另一个用作漏电极。给出与上述栅电极11中列举的金属或透明导电膜相同的金属或透明导电膜作为构成源/漏电极38的材料。
[TFT 3的制造方法]
图10A至图10G分别是说明TFT 3的制造方法的截面图。例如，TFT3可制造如下。
首先，类似于上述第一实施方式的情况，在基板30上依次沉积栅电极31、栅极绝缘膜32和氧化物半导体层33(参考图10A)。随后，如在图10B中示出，通过(例如)利用CVD法，在氧化物半导体层33上沉积阻挡层34。
(叠层膜形成工艺)
随后，如在图10C中示出，以与在上述第一实施方式中描述的叠层膜形成工艺中相同的方式在阻挡层34上形成保护膜35(Al2O3层)和栅电极36(Al层)。即，首先，通过利用溅射法，在基板30的整个表面上连续沉积保护膜35(Al2O3层)和栅电极36(Al层)。在这种情况下，在沉积Al2O3层的第一阶段步骤中，以及在沉积Al层的第二阶段步骤中，当基板30被保持在相同腔室内的时候执行溅射。然而，相同的铝用作靶材，并且在每个步骤调节气氛气体。
具体地，在沉积Al2O3层的第一阶段步骤中，作为靶材的铝和作为将在其上沉积膜的基板的基板30被设置在腔室内以便彼此面对，并且在向腔室供应氧气与氩气的同时执行溅射。此时，大量氧原子被储存在Al2O3层中。随后，在沉积Al层的第二阶段步骤中，腔室内的气氛被调整到只有氩气，同时铝靶材继续用作靶材。在这种条件下执行溅射法。通过执行这样的溅射，形成Al2O3层和Al层的叠层膜。此后，通过(例如)利用溅射法，在布线层36的整个表面上沉积保护金属37。
这里，在第三实施方式中，在上述沉积Al2O3层的步骤中，氧原子也储存在Al2O3层下面的阻挡层34中。在随后的退火工艺中，储存在阻挡层34中的氧原子与储存在保护膜35中的氧原子一起被提供至氧化物半导体层33。
另外，在第三实施方式中，并不去除叠层膜中的所有Al层，而是将剩余Al层用作布线层36。也就是说，Al层可用作布线层36，同时通过经叠层膜形成工艺改质靶材表面来抑制保护膜的膜质量改变。而且，通过使用相同靶材可在相同溅射系统内连续沉积Al2O3层和Al层。
接下来，如在图10D中示出，通过(例如)利用使用光刻法的干蚀刻法，阻挡层34、保护膜35、布线层36和保护金属37的一部分被整体地去除，直至氧化物半导体层33的表面，由此形成接触孔H2。
随后，如在图10E中示出，将成为源/漏电极38的层通过(例如)利用溅射法在保护金属37上沉积，然后通过(例如)利用使用光刻法的湿蚀刻法，被图案化成预定的源/漏电极38的形状。在这种情况下，源/漏电极38被形成为填充进接触孔H2，由此确保至氧化物半导体层33的电连接。
接下来，如在图10F中示出，通过(例如)利用使用光刻法的湿蚀刻法，整体地去除直至保护膜35的表面的与沟道33C对应的布线层36、保护金属37和源/漏电极38的区域，结果，在沟道33C正上方区域中的布线层36中形成了开孔36a，并且源/漏电极38被分离(绝缘)成两个部分。
最终，如在图10G中示出，对整个基板30执行退火处理。在这种情况下，例如，在200～300℃的温度下，在与上述第一实施方式相同的气氛中执行约0.5至约2小时的退火处理。结果，向氧化物半导体层33供应储存在保护膜35和阻挡层34中的氧，由此实现氧化物半导体层33的特性的恢复并防止劣化。随即，完成在图9中示出的TFT 3。
[TFT 3的操作和效果]
如上面描述，在第三实施方式中，制造TFT 3的工艺包括用于通过利用溅射法，经阻挡层34在氧化物半导体层33上连续地沉积作为保护膜35的Al2O3层和作为布线层36的Al层的叠层膜形成工艺。这里，在沉积Al2O3层的工艺中，如在上面第一实施方式中描述，靶材的表面由于反应中所使用的氧气而容易变质。然而，此后Al层被连续沉积(执行不使用氧的溅射法)，由此对靶材的表面进行了改质。也就是说，通过执行如上所述的连续沉积，即使沉积处理的次数增加，但每当沉积处理被执行时靶材表面就被改质。结果，Al2O3层的厚度和膜质量(例如密度和折射系数)难以改变。因此，Al2O3层膜质量的再现性提高，并因此可稳定地形成保护膜。
另外，在第三实施方式中，在完成如上所述的叠层膜形成工艺之后，并不去除整个Al层，而是将剩余Al层用作布线层36。也就是说，在叠层膜形成工艺中，布线层36可在与通过使用相同靶材沉积保护膜35的溅射系统相同的溅射系统内连续沉积。
如目前所描述的，在第三实施方式中，通过利用溅射法，Al2O3层(保护膜23)和Al层(栅电极24)(在沉积了阻挡层34之后)被依次连续沉积在氧化物半导体层33上。结果，在Al2O3层的沉积工艺中变质的靶材表面可在随后Al层的沉积工艺中被改质。因此，即使沉积处理的次数增加，但仍可抑制保护膜在厚度上的改变和在膜质量上的改变。因此，可获得与第一实施方式相同的效果。
[驱动基板的结构实例]
图11示出了当(例如)第三实施方式的TFT 3被设置在有机EL显示器中的驱动基板上时的结构实例。如在图11中示出，在驱动基板4中，例如，在TFT 3的外围中设置了保持电容器(holding capacitor)元件Cs和栅极接触部4a。栅电极31不仅被设置在TFT 3中，而且被设置在与保持电容器元件Cs和栅极接触部4a对应的区域中。应注意，被设置在与保持电容器元件Cs对应的区域中的栅电极31作为下部电极31Cs示出。
在保持电容器元件Cs中，在与TFT 3的叠层结构近似相同的层叠结构中，通过利用蚀刻法，阻挡层34、保护膜35、布线层36和保护金属37被选择性地刻除掉(形成接触孔H2a)。将上部电极38Cs设置成填充接触孔H2a。可用与接触孔H2的工艺相同的工艺来形成接触孔H2a。而且，可用与源/漏电极38的工艺相同的工艺来图案化上部电极38Cs。
在栅极接触部4a中，接触孔H3被形成为完全延伸穿过栅极绝缘膜32、氧化物半导体层33、阻挡层34、保护膜35和平坦化膜40，从而到达栅电极31的表面。
例如由聚酰亚胺制成的平坦化膜40被设置在基板30上从而覆盖TFT3、保持电容器元件Cs和栅极接触部4a。平坦化膜40具有延伸到TFT 3中的源/漏电极38表面的接触孔H4。
例如，由AlNd合金制成的阳极41被设置成填充进接触孔H3和H4，并且在阳极41上设置像素间绝缘膜42。
例如，如上所述的驱动基板4可制造如下。即，首先，在基板30上以在上述TFT 3制造工艺(参考图10A和10B)中的如上所述的方法依次沉积栅电极31、栅极绝缘膜32、氧化物半导体层33和阻挡层34。然而，栅电极31通过图案化被形成以便被设置在TFT 3、保持电容器元件Cs和栅极接触部4a的区域中。随后，以参考图10C描述的方式，按上述叠层膜形成工艺在阻挡层34上形成保护膜35和布线层36。另外，在布线层36上沉积保护金属37。
此后，阻挡层34、保护膜35、布线层36和保护金属37的一部分被整体地去除，直到氧化物半导体层33的表面，从而以参考图10D描述的方式形成接触孔H2。在这种情况下，在保持电容器元件Cs中的接触孔H2a与接触孔H2的形成同时地被形成。随后，源/漏电极38(上部电极38Cs)被沉积在保护金属37上，以便用参考图10E的描述方式填充接触孔H2和H2a。
接下来，以参考图10F描述的方式通过(例如)利用使用光刻法的湿蚀刻法，直到保护膜35的表面的与沟道33C对应的布线层36、保护金属37和源/漏电极38的区域被集体地去除。在这种情况下，在保持电容器元件Cs和栅极接触部4a中的图案化也与上面工艺同时执行。
此后，沉积平坦化膜40，并且接触孔H3和H4都在平坦化膜40中形成。具体地，在TFT 3中的预定区(对应源/漏电极38的区域)，以及栅极接触部4a中的预定区(对应栅电极31的区域)中的选择区域中选择性蚀刻掉平坦化膜40。结果，在TFT 3中形成接触孔H4，并且在栅极接触部4a中形成开孔(在接触孔H3中平坦化膜40的开孔部)。此后，在栅极接触部4a中，上述开孔部直至下部层被进一步蚀刻掉，这导致了保护膜35、阻挡层34、氧化物半导体层33和栅极绝缘膜32直至栅电极31的表面被选择性地蚀刻掉。结果，接触孔H3在栅极接触部4a中形成。
形成阳极41，从而被填充进以通过(例如)利用溅射法的这种方式形成的接触孔H3和H4。此后，沉积像素间绝缘膜42，并且在与阳极41对应的区域中形成开孔。应注意，用于制造有机EL显示器的后续工艺与在上述第一实施方式中描述的工艺相同。应注意，参考图10G描述的退火处理仅需在形成平坦化膜40之后执行，或在形成像素间绝缘膜42之后执行。
4.显示器
[显示器的构造和像素电路的构造]
接下来，将关于使用根据本发明第一实施方式的TFT 1至第三实施方式的TFT 3中的任何一个的显示器的整个构造以及组成显示器的像素电路的构造来给出描述。图12示出了包括外围电路，并用作有机EL显示器的显示器的整个构造。在基板10(或基板20、30)上以这样一种方式形成了显示区50(其中，均包括有机EL元件的多个像素PXLC以矩阵形式设置)。在显示区50的外围中设置作为信号线驱动电路的水平选择器(HSEL)51、作为扫描线驱动电路的写扫描器(WSCN)52以及作为电源线驱动电路的电源扫描器(DSCN)53。
在显示区50中，在列方向上设置多条信号线DTL1～DTLn(n：整数)，并且在行方向上设置多条取样线WSL1～WSLm(m：整数)。另外，像素PXLC(对应R、G和B的像素中的一个)设置在每条信号线DTL和每条扫描线WSL之间的交点。信号线DTL中的每一条都连接至水平选择器51，并且视频信号从水平选择器51被供应至信号线DTL中的每条。扫描线WSL中的每条都连接至写扫描器52，并且扫描信号(选择脉冲)从写扫描器52被供应至扫描线WSL中的每一条。电源线DSL中的每条都连接至电源扫描器53，并且电源信号(控制脉冲)从电源扫描器53被供应至电源线DSL中的每一条。
图13示出了像素PXLC的电路构造的具体实例。像素PXLC中的每一个都具有包括有机EL元件5D的像素电路50a。像素电路50a是具有取样晶体管5A、驱动晶体管5B、保持电容器元件5C和有机EL元件5D的有源型驱动电路。在这些组成元件5A到5D中，取样晶体管5A(或驱动晶体管5B)对应实施方式中的TFT 1～TFT 3中的任何一个。而且，保持电容器元件5C对应上述第三实施方式中所述的保持电容器元件Cs。
取样晶体管5A的栅极端子连接至对应的扫描线WSL。同样，取样晶体管5A的源极端子和漏极端子中的一个连接至对应的信号线DTL，而另一个连接至驱动晶体管5B的栅极端子。驱动晶体管5B的漏极端子连接至对应的电源线DSL，并且其源极端子连接至有机EL元件5D的阳极端子。另外，有机EL元件5D的阴极端子连接至接地线5H。应注意，接地线5H被布线成为像素PXLC中的全部像素所共有。保持电容器元件5C设置在驱动晶体管5B的源极端子和栅极端子之间。
使得取样晶体管5A根据从扫描线WSL供应至其上的扫描信号(选择脉冲)来操作，以对从信号线DTL供应至其上的视频信号的信号电位进行取样，从而在保持电容器元件5C中保持该信号电位。驱动晶体管5B从被设定在预定的第一电位(未示出)的电源线DSL接收电流供应，并根据保持电容器元件5C中保持的信号电位向有机EL元件5D供应驱动电流。有机EL元件5D基于从驱动晶体管5B供应至其上的驱动电流，以与视频信号的信号电位对应的亮度来发光。
通过这样的电路构造，使得取样晶体管5A根据从扫描线WSL供应至其上的扫描信号(选择脉冲)来操作，以对从信号线DTL供应至其上的视频信号的信号电位进行取样，从而在保持电容器元件5C中保持该信号电位。另外，从被设定在上述预定的第一电位的电源线DSL向驱动晶体管5B供应电流，并且根据保持电容器元件5C中所保持的信号电位向有机EL元件5D(红、绿和蓝色有机EL元件中的每个)供应驱动电流。同样，有机EL元件5D中的每一个基于从驱动晶体管5B供应至其上的驱动电流以与视频信号的信号电位对应的亮度来发光。结果，在显示器上显示基于视频信号的图像。
5.应用实例
在下文中，将给出关于应用了电子设备的应用实例的描述，其中，对该电子设备应用了该显示器使用如上所述TFT 1～TFT 3中的任何一个的显示器。例如，电视机、数码相机、笔记本大小的个人计算机、诸如移动电话的移动终端装置、摄影机等作为该电子设备给出。换句话说，上述显示器可应用于所有领域中的电子设备的显示器，在每个显示器中从外界输入到电子设备的视频信号，或在电子设备中生成的视频信号以图像或视频图像的形式来显示。
(模块)
例如，如在图14中示出的，在作为将在后面描述的第一到第五实例所示例的各种电子设备中，上述显示器作为模块来结合。例如，在该模块中，从封装基板60暴露的区域210被设置在基板10(或基板20、30)的一个侧面中，并且使水平选择器51、写扫描器52和电源扫描器53的布线延伸从而在暴露区210中形成外部连接端子(未示出)。用于输入/输出信号的柔性印刷电路(FPC)板220可设置在这些外部连接端子中。
(第一应用实例)
图15是示出作为应用了图12中示出的显示器的第一应用实例的电视机的外观的透视图。例如，该电视机包括由前面板310和滤色玻璃320构成的图像显示屏部300。在这种情况下，图像显示屏部300对应于图12中示出的显示器。
(第二应用实例)
图16A和图16B分别是示出作为应用了图12中示出的显示器的第二应用实例的数码相机的各外观的透视图。例如，该数码相机包括用于闪光的发光部410、显示部420、菜单开关430和快门按钮440。在这种情况下，显示部420对应在图12中示出的显示器。
(第三应用实例)
图17是示出作为应用了图12中示出的显示器的第三应用实例的笔记本大小的个人计算机的外观的透视图。例如，该笔记本大小的个人计算机包括主体510、在输入字符等的时候操纵的键盘520以及用于在其上显示图像的显示部530。在这种情况下，显示部530对应于图12中示出的显示器。
(第四应用实例)
图18是示出作为应用了图12中示出的显示器的第四应用实例的摄影机外观的透视图。例如，该摄影机包括主体部610、摄取目标图像并设置在前面侧上的镜头620、在摄取目标图像时操纵的起动/停止开关630以及显示部640。在这种情况下，显示部640对应在图12中示出的显示器。
(第五应用实例)
图19A至图19G分别是示出作为应用了图12中示出的显示器的第五应用实例的移动电话各外观的视图。例如，该移动电话以上部机壳710和下部机壳720通过耦合部(铰链部)730相互耦合的这种方式来构造。例如，该移动电话除上部机壳710、下部机壳720及耦合部(铰链部)730之外还包括显示部740、副显示部750、图片灯760和摄像头770。在这种情况下，在这些组成元素中，显示部740或副显示部750对应于在图12中示出的显示器。
尽管目前通过给出实施方式描述了本发明，但本发明绝不限于此，并且可进行各种改变。例如，尽管在上述实施方式中，通过示例具有阻挡层的结构描述了具有底栅结构的TFT，但可以无需设置阻挡层。
另外，本发明绝不限于分别在上面的实施方式中描述的结构，因此本发明可分别应用于具有各种结构的TFT，只要氧化物半导体层的保护膜通过用于形成Al2O3层和Al层的叠层膜的工艺形成即可。另外，层的材料和厚度，以及制造工艺等绝不限于上面描述的那些。
本发明含有涉及于2010年11月5日向日本专利局提交的日本在先专利申请JP 2010-248399中公开的主题，其全部内容结合于此作为参考。
本领域技术人员应理解，可根据设计需要和其它因素进行各种修改、组合、子组合及替换，因此它们在所附权利要求或其等价物的范畴内。

Claims (5)

1.一种薄膜晶体管的制造方法，所述薄膜晶体管具有栅电极和氧化物半导体层被设置为栅极绝缘膜插入所述栅电极和所述氧化物半导体层之间、并且源电极/漏电极电连接至所述氧化物半导体层的结构，所述方法包括：
在基板上形成栅电极；
隔着所述栅极绝缘膜在所述栅电极上形成所述氧化物半导体层；以及
在所述氧化物半导体层上形成所述源电极/漏电极，
其中，在形成所述源电极/漏电极之后，所述方法包括：
通过使用溅射，在所述源电极/漏电极上，依次连续沉积所述氧化铝(Al2O3)层和所述铝(Al)层，其中，所述氧化铝层作为保护膜，以及
将在通过使用所述溅射在所述源电极/漏电极上依次连续沉积作为所述保护膜的所述氧化铝(Al2O3)层以及所述铝(Al)层的过程中所形成的所述铝层全部去除。
2.根据权利要求1所述的薄膜晶体管的制造方法，其中，在所述铝层被去除之后，在所述氧化铝层上形成氧浓度比所述氧化铝层的氧浓度低的另一氧化铝层。
3.根据权利要求1或2所述的薄膜晶体管的制造方法，其中，
在沉积所述氧化铝层时，通过使用铝作为靶材料，在其中含氧气(O2)的气氛中执行所述溅射；以及
在沉积所述铝层时，通过使用在沉积所述氧化铝层的过程中所使用的所述靶材料，在其中不含氧气的气氛中执行所述溅射。
4.一种薄膜晶体管，所述薄膜晶体管具有栅电极和氧化物半导体层被设置为栅极绝缘膜插入所述栅电极和所述氧化物半导体层之间、并且源电极/漏电极电连接至所述氧化物半导体层的结构，
其中，顺次具有氧化铝(Al2O3)层和铝(Al)层的叠层膜被设置在所述栅极绝缘膜上，其中，所述氧化铝层作为保护膜；
其中，所述薄膜晶体管包括位于基板上的选择区域中的所述栅电极；
所述栅极绝缘膜、所述氧化物半导体层和所述叠层膜依次层叠在所述栅电极上；以及
所述源电极/漏电极被设置在所述氧化物半导体层上。
5.一种薄膜晶体管，包括：
设置在基板上的选择区域中的栅电极；
设置在所述栅电极上的氧化物半导体层，其中，栅极绝缘膜插入所述栅电极和所述氧化物半导体层之间；
电连接至所述氧化物半导体层的源电极/漏电极，和
在所述氧化物半导体层上顺次包括氧化铝(Al2O3)层和铝(Al)层的叠层膜，其中，所述氧化铝层作为保护膜；其中
所述源电极/漏电极被设置在所述铝层上，并且
其中，所述铝层在与所述栅电极对应的区域的至少一部分中具有开孔。
CN201110355115.9A 2010-11-05 2011-10-28 薄膜晶体管及其制造方法 Active CN102456581B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-248399 2010-11-05
JP2010248399A JP5668917B2 (ja) 2010-11-05 2010-11-05 薄膜トランジスタおよびその製造方法

Publications (2)

Publication Number Publication Date
CN102456581A CN102456581A (zh) 2012-05-16
CN102456581B true CN102456581B (zh) 2016-10-05

Family

ID=46018746

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110355115.9A Active CN102456581B (zh) 2010-11-05 2011-10-28 薄膜晶体管及其制造方法

Country Status (5)

Country Link
US (1) US8906738B2 (zh)
JP (1) JP5668917B2 (zh)
KR (1) KR101815324B1 (zh)
CN (1) CN102456581B (zh)
TW (1) TWI442577B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI602249B (zh) * 2011-03-11 2017-10-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP2012204548A (ja) * 2011-03-24 2012-10-22 Sony Corp 表示装置およびその製造方法
WO2013137081A1 (ja) * 2012-03-12 2013-09-19 シャープ株式会社 表示パネル
JP5838119B2 (ja) * 2012-04-24 2015-12-24 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
JP6142331B2 (ja) 2013-04-19 2017-06-07 株式会社Ｊｏｌｅｄ 薄膜半導体装置、有機ｅｌ表示装置、及びそれらの製造方法
US9290695B2 (en) 2013-04-19 2016-03-22 Joled Inc Method for manufacturing a thin-film semiconductor device using an etching solution for an aluminum oxide film
US9356156B2 (en) * 2013-05-24 2016-05-31 Cbrite Inc. Stable high mobility MOTFT and fabrication at low temperature
US9508866B1 (en) 2013-07-05 2016-11-29 Joled Inc. Thin-film transistor element, method for manufacturing same, and display device
JP6345544B2 (ja) * 2013-09-05 2018-06-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN103474433B (zh) * 2013-09-09 2016-10-26 深圳莱宝高科技股份有限公司 一种薄膜晶体管阵列基板及其制作方法
KR102281300B1 (ko) 2013-09-11 2021-07-26 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 포함하는 표시장치
KR102169013B1 (ko) 2013-12-17 2020-10-23 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
US9472678B2 (en) * 2013-12-27 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102188690B1 (ko) 2014-01-20 2020-12-09 삼성디스플레이 주식회사 박막트랜지스터, 그의 제조방법 및 박막트랜지스터를 구비하는 평판 표시장치
JP6559444B2 (ja) 2014-03-14 2019-08-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US10121898B2 (en) 2014-05-09 2018-11-06 Joled Inc. Thin-film transistor substrate and method of manufacturing the same
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
CN104409415B (zh) * 2014-12-03 2017-03-15 重庆京东方光电科技有限公司 一种阵列基板及其制备方法、显示装置
CN104766802B (zh) * 2015-03-26 2019-05-03 深圳市华星光电技术有限公司 液晶显示面板、阵列基板及其薄膜晶体管的制造方法
JP6611521B2 (ja) * 2015-08-25 2019-11-27 三菱電機株式会社 薄膜トランジスタ及びアレイ基板
JP2017123427A (ja) * 2016-01-08 2017-07-13 株式会社ジャパンディスプレイ 薄膜トランジスタ
JP6689108B2 (ja) * 2016-03-22 2020-04-28 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
US11261533B2 (en) * 2017-02-10 2022-03-01 Applied Materials, Inc. Aluminum plating at low temperature with high efficiency
JP7109902B2 (ja) * 2017-10-26 2022-08-01 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP6703186B2 (ja) * 2017-10-31 2020-06-03 株式会社アルバック 薄膜トランジスタ及びその製造方法
JP7327940B2 (ja) * 2019-01-10 2023-08-16 株式会社ジャパンディスプレイ 半導体装置及び表示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1405898A (zh) * 2001-09-10 2003-03-26 川崎雅司 薄膜晶体管及矩阵显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11181564A (ja) * 1997-12-19 1999-07-06 Sony Corp アルミナの成膜方法及び磁気抵抗効果型磁気ヘッド
JP3430036B2 (ja) * 1998-10-29 2003-07-28 松下電器産業株式会社 薄膜の形成方法及び半導体発光素子の製造方法
JP4141309B2 (ja) * 2003-04-15 2008-08-27 シャープ株式会社 半導体装置およびその製造方法
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
JP5099740B2 (ja) 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
JP5235333B2 (ja) * 2006-05-26 2013-07-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101632179B (zh) * 2007-04-06 2012-05-30 夏普株式会社 半导体元件及其制造方法、以及包括该半导体元件的电子器件
JP5305730B2 (ja) * 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の製造方法ならびにその製造装置
JP5608347B2 (ja) * 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
WO2010024279A1 (ja) 2008-08-29 2010-03-04 株式会社アルバック 電界効果型トランジスタの製造方法及び製造装置
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
KR101659703B1 (ko) * 2008-11-07 2016-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5515281B2 (ja) 2008-12-03 2014-06-11 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
JP2010205987A (ja) * 2009-03-04 2010-09-16 Sony Corp 薄膜トランジスタおよびその製造方法並びに表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1405898A (zh) * 2001-09-10 2003-03-26 川崎雅司 薄膜晶体管及矩阵显示装置

Also Published As

Publication number Publication date
US20120112182A1 (en) 2012-05-10
CN102456581A (zh) 2012-05-16
TW201234603A (en) 2012-08-16
TWI442577B (zh) 2014-06-21
KR20120048489A (ko) 2012-05-15
KR101815324B1 (ko) 2018-01-04
US8906738B2 (en) 2014-12-09
JP2012099757A (ja) 2012-05-24
JP5668917B2 (ja) 2015-02-12

Similar Documents

Publication Publication Date Title
CN102456581B (zh) 薄膜晶体管及其制造方法
CN101794821B (zh) 薄膜晶体管和显示装置
US8785265B2 (en) Semiconductor device and method for manufacturing the same
CN101794770B (zh) 显示设备及其制造方法
US9202927B2 (en) Semiconductor device and manufacturing method thereof
CN101800248B (zh) 薄膜晶体管和显示器件
CN104465394B (zh) 半导体装置及半导体装置的制造方法
US9029937B2 (en) Semiconductor device and method for manufacturing the same
US8384080B2 (en) Thin film transistor, display device, and electronic device
CN102214698B (zh) 薄膜晶体管、显示装置以及电子单元
CN102738145B (zh) 显示装置和电子设备
US9312279B2 (en) Thin film transistor array substrate, method of manufacturing the same, and display apparatus including the same
CN102148258B (zh) 薄膜晶体管、其制造方法、显示单元和电子装置
CN102194887A (zh) 薄膜晶体管、薄膜晶体管的制造方法以及显示装置
TW201117356A (en) Semiconductor device and method for manufacturing the same
CN101794823A (zh) 薄膜晶体管和显示装置
JP2021002679A (ja) 半導体装置
CN106537567A (zh) 晶体管、显示装置和电子设备
CN102130147B (zh) 显示器及其制造方法、以及电子设备
CN102693939B (zh) 显示装置、显示装置的制造方法和电子设备
JP2012169344A (ja) 薄膜トランジスタならびに表示装置および電子機器
CN102683383A (zh) 显示装置和电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: JANPAN ORGANIC RATE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SONY CORP

Effective date: 20150715

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150715

Address after: Tokyo, Japan

Applicant after: JOLED Inc.

Address before: Tokyo, Japan

Applicant before: Sony Corp.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231116

Address after: Tokyo, Japan

Patentee after: Japan Display Design and Development Contract Society

Address before: Tokyo

Patentee before: JOLED Inc.