KR20120048489A - 박막 트랜지스터 및 그 제조 방법 - Google Patents

박막 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR20120048489A
KR20120048489A KR1020110111518A KR20110111518A KR20120048489A KR 20120048489 A KR20120048489 A KR 20120048489A KR 1020110111518 A KR1020110111518 A KR 1020110111518A KR 20110111518 A KR20110111518 A KR 20110111518A KR 20120048489 A KR20120048489 A KR 20120048489A
Authority
KR
South Korea
Prior art keywords
layer
film
oxide semiconductor
aluminum
semiconductor layer
Prior art date
Application number
KR1020110111518A
Other languages
English (en)
Other versions
KR101815324B1 (ko
Inventor
다까히데 이시이
요시히로 오시마
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20120048489A publication Critical patent/KR20120048489A/ko
Application granted granted Critical
Publication of KR101815324B1 publication Critical patent/KR101815324B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Abstract

게이트 절연막을 개재하여 게이트 전극 및 산화물 반도체층이 배치되어 있고, 소스/드레인 전극이 산화물 반도체층에 전기적으로 접속되어 있는 구조를 갖는 박막 트랜지스터를 제조하는 방법이 개시되어 있고, 이 방법은 소스/드레인 전극, 게이트 절연막 및 산화물 반도체층 중 임의의 하나 상에, 스퍼터링을 이용하여 보호막으로서의 산화 알루미늄(Al2O3)층과 알루미늄(Al)층을 이 순서대로 연속적으로 성막하는 단계를 포함한다.

Description

박막 트랜지스터 및 그 제조 방법 {THIN FILM TRANSISTOR AND A METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치 등에 사용되는 박막 트랜지스터(TFT: Thin Film Transistor) 및 그것을 제조하는 방법에 관한 것이다.
근년에, 전자 장치에 대한 박막 트랜지스터(TFT), 발광 소자, 투명 도전막 등의 적용을 목적으로서, 아연 산화물이나 인듐 갈륨 아연 산화물 등의 산화물 반도체의 연구 개발이 활발해지고 있다. 이 산화물 반도체가 TFT의 활성층(채널)에 이용될 때, 산화물 반도체가 비정질(amorphous) 실리콘을 이용한 TFT에 비해 큰 전자 이동성을 나타내고, 그래서 우수한 전기 특성을 나타낸다는 것이 밝혀졌다. 또한, 산화물 반도체가 실온 부근의 저온에서도 큰 이동성이 기대될 수 있는 등의 이점을 가지며, 그래서, 산화물 반도체의 적극적 개발이 진행되고 있다. 이러한 산화물 반도체층을 이용한 TFT에 관해서는 보텀 게이트형 구조(bottom gate type structure) 및 탑 게이트형 구조(top gate type structure)가 보고되어 있다. 보텀 게이트형 구조 및 탑 게이트형 구조는 예를 들어 PCT 특허 출원 WO 2005-088726호 및 일본 특허 공개 2007-194594호에 기술되어 있다.
그러나, 산화물 반도체층에서는 산소의 이탈이나 수소의 혼입 등으로 인해 막질(film quality)이 열화하기 쉽다. 이로 인해, TFT에서 임계값 전압이 마이너스 측으로 시프트되고, 전류 전압 특성 등이 열화되게 된다.
이러한 상황에 대처하기 위해, 산화 알루미늄(Al2O3)으로 이루어진 보호막을 채널이 되는 산화물 반도체층을 위한 보호막으로서 형성하는 기술이 제안되어 있다. 이 기술은, 예를 들어 일본 특허 공개 2010-135462호에 기술되어 있다. 이러한 보호막은, 예를 들어 반응성 스퍼터링 방법(reactive sputtering method)에 의해, 예를 들어 산소(O2)와 아르곤(Ar)의 혼합 가스 분위기에서 알루미늄을 타겟으로 하여 성막될 수 있다.
그러나, 상술한 바와 같은 반응성 스퍼터링 방법은 처리 횟수(시트의 수)의 누적 및 인가 전압(파워)의 변화에 따라 타겟으로서의 알루미늄의 표면이 변한다는 단점을 갖는다. 이 때문에, 형성되는 산화 알루미늄막의 두께가 변화되고, 손상(굴절률 등의 막질의 열화)이 유발되며, 그 정도가 처리마다 달라져버린다. 특히, 마그네트론 스퍼터링(magnetron sputtering)처럼 큰 면적을 갖는 타겟을 이용한 스퍼터링에서는, 생산성의 관점에서는 스퍼터링이 바람직하지만, 상술한 바와 같은 타겟의 표면의 변질로 인한 산화 알루미늄의 막질의 변화를 유발하기 쉽다. 또한, 그러한 보호막의 막질의 변화는 TFT의 양산 동안에 임계값 전압 및 전류 전압 특성 등과 같은 TFT 특성의 편차를 유발하는 요인이 된다. 이 때문에, 상술한 바와 같은 보호막의 막질의 변화로 인한 TFT 특성의 편차를 경감할 것이 요구된다.
본 발명은 상술한 문제를 해결하기 위해 이루어진 것으로, 보호막(Al2O3로 된)의 막질의 변화로 인한 TFT 특성의 편차를 경감할 수 있는 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 제공하려는 것이다.
상술한 목적을 달성하기 위해, 본 발명의 한 실시 형태에 따르면, 게이트 절연막을 개재하여 게이트 전극과 산화물 반도체층이 배치되고, 소스/드레인 전극이 산화물 반도체층에 전기적으로 접속된 구조를 갖는 박막 트랜지스터의 제조 방법이 제공되며, 이 방법은, 소스/드레인 전극, 게이트 절연막 및 산화물 반도체층 중 임의의 하나 상에, 스퍼터링을 이용하여, 보호막으로서의 산화 알루미늄(Al2O3)층과 알루미늄(Al)층을 이 순서대로 연속적으로 성막하는 것을 포함한다.
본 발명의 실시 형태에 따른 박막 트랜지스터를 제조하는 방법에서는, 스퍼터링을 사용하여, 보호막으로서의 산화 알루미늄층과 알루미늄(Al)층이 소스/드레인 전극, 게이트 절연막 및 산화물 반도체층 중 임의의 하나 상에 이 순서대로 연속적으로 성막된다. 이때, 산화 알루미늄층과 알루미늄층의 스퍼터링 공정 중 임의의 공정에서 예를 들어 알루미늄이 타겟으로서 이용된다. 그러나, 산화 알루미늄층의 성막의 단계에서는 산소 가스가 반응 가스로 이용되지만, 알루미늄층의 성막 단계에서는 산소 가스가 전혀 사용되지 않는다. 산화 알루미늄층의 성막을 위한 과정에서는 타겟의 표면이 산소 가스로 인해 변질되기 쉽지만, 그 후, 산화 알루미늄층의 성막에 이어 알루미늄층이 성막되며(산소 가스를 사용하지 않는 스퍼터링이 수행됨), 이에 의해 타겟 표면이 개질된다. 통상적으로, 타겟은 산화 알루미늄층을 위한 성막 처리에 복수회 사용된다. 그러나, 상술한 바와 같은 연속 성막이 수행되며, 그 결과 타겟 표면이 성막 처리마다 개질된다. 그러므로, 성막 처리 횟수가 증가되더라도, 산화 알루미늄층에서의 두께 및 굴절률이 변하기 어렵다(보호막의 성막의 재현성이 향상됨).
본 발명의 다른 실시 형태에 따르면, 게이트 절연막을 개재하여 게이트 전극 및 산화물 반도체층이 배치되어 있고, 소스/드레인 전극이 상기 산화물 반도체층에 전기적으로 접속되어 있는 구조를 갖는 박막 트랜지스터가 제공되며, 여기서, 보호막으로서의 산화 알루미늄(Al2O3)층과 알루미늄(Al)층이 산화물 반도체층 상에 또는 게이트 절연막 상에 이 순서대로 제공된다.
본 발명의 다른 실시 형태에 따른 박막 트랜지스터에서는, 보호막으로서의 산화 알루미늄층과 알루미늄(Al)층을 이 순서대로 갖는 적층막이 게이트 절연막 상에 또는 산화물 반도체층 상에 제공된다. 그 결과, 성막 공정에서의 두께와 굴절률이 변하기 어렵다(보호막의 성막의 재현성이 향상됨).
상술한 바와 같이, 본 발명에 따르면, 스퍼터링에 의해, 보호막으로서의 산화 알루미늄층과 알루미늄층이 이 순서대로 소스/드레인 전극, 게이트 절연막 및 산화물 반도체층 중 임의의 하나 상에 연속적으로 성막된다. 그 결과, 산화 알루미늄층의 성막 과정에서 변질된 타겟의 표면이 산화 알루미늄의 성막을 위한 후속 과정에서 개질될 수 있다. 그러므로, 성막 처리 횟수가 증대될지라도, 보호막에 있어서의 두께의 변화 및 굴절률 등과 같은 막질의 변화를 억제하는 것이 가능하다. 그 결과, 산화물 반도체층에 대해서 안정적인 보호 성능이 발휘될 수 있고, 그래서 개체마다 임계값 전압 및 전류 전압 특성의 편차를 유발하는 것을 억제하는 것이 가능하다. 그러므로, 보호막(Al2O3)의 막질 변화로 인한 TFT 특성의 편차를 경감하는 것이 가능해진다.
또한, 본 발명에 따르면, 보호막으로서의 산화 알루미늄층과 알루미늄층을 이 순서대로 갖는 적층막이 게이트 절연막 상에 또는 산화물 반도체층 상에 제공된다. 그러므로, 성막 과정에서의 산화 알루미늄층의 두께 및 굴절률의 변화를 억제하는 것이 가능하다. 그 결과, 산화물 반도체층에 대해 안정적인 보호 성능이 발휘될 수 있고, 개체마다 임계값 전압 및 전류 전압 특성의 편차를 유발하는 것을 억제하는 것이 가능하다. 그러므로, 보호막(Al2O3)의 막질의 변화로 인한 TFT 특성의 편차를 경감하는 것이 가능해진다.
도 1은 본 발명의 제1 실시 형태에 따른 TFT의 단면 구조를 도시하는 횡단면도이고;
도 2a 내지 도 2i는 도 1에 도시된 TFT를 제조하는 공정을 각각 도시하는 횡단면도이고;
도 3a 및 도 3b는 각각, 실시예에서의 보호막의 두께의 변화를 나타내는 특성 곡선의 그래프 및 비교예에서의 보호막의 두께의 변화를 나타내는 특성 곡선의 그래프이며;
도 4a 및 도 4b는 각각, 실시예에서의 보호막의 밀도의 변화를 나타내는 특성 곡선의 그래프 및 비교예에서의 보호막의 밀도의 변화를 나타내는 특성 곡선의 그래프이고;
도 5a 및 도 5b는 각각, 실시예에서의 보호막의 굴절률의 변화를 나타내는 특성 곡선의 그래프 및 비교예에서의 보호막의 굴절률의 변화를 나타내는 특성 곡선의 그래프이며;
도 6은 실시예에서의 전류 전압 특성의 그래프이고;
도 7은 본 발명의 제2 실시 형태에 따른 TFT의 단면 구조를 도시하는 횡단면도이며;
도 8a 내지 도 8g는 도 7에 도시된 TFT를 제조하는 공정을 각각 도시하는 횡단면도이고;
도 9는 본 발명의 제3 실시 형태에 따른 TFT의 단면 구조를 도시하는 횡단면도이며;
도 10a 내지 도 10g는 도 9에 도시된 TFT를 제조하는 공정을 각각 도시하는 횡단면도이고;
도 11은 구동 기판에 도 9에 도시된 박막 트랜지스터를 배치하는 한 실시예를 설명하는 횡단면도이며;
도 12는 본 발명의 제1 내지 제3 실시 형태 중 임의의 하나에 적용되는 주변 회로를 포함하는 표시 장치의 전체 구성을 도시하는 블록도이고;
도 13은 도 12에 도시된 화소 회로의 구성을 도시하는, 부분적으로 블록인 회로도이며;
도 14는 도 12에 도시된 표시 장치가 다양한 전자 장치에 포함된 형태의 모듈형 표시 장치를 도시하는 평면도이고;
도 15는 도 12에 도시된 표시 장치가 적용되는 제1 적용예로서의 텔레비전 세트의 사시도이며;
도 16a 및 도 16b는, 각각, 도 12에 도시된 표시 장치가 적용되는 제2 적용예로서의 디지털 카메라의 전방 측으로부터 본 사시도 및 도 12에 도시된 표시 장치가 적용되는 제2 적용예로서의 디지털 카메라의 후방 측으로부터 본 사시도이고;
도 17은 도 12에 도시된 표시 장치가 적용되는 제3 적용예로서의 노트북 퍼스널 컴퓨터를 도시하는 사시도이며;
도 18은 도 12에 도시된 표시 장치가 적용되는 제4 적용예로서의 비디오 카메라를 도시하는 사시도이고;
도 19a 내지 19g는, 각각, 도 12에 도시된 표시 장치가 적용되는 제5 적용예로서의 이동 전화기의 오픈 상태에서의 정면도, 오픈 상태에서의 측면도, 클로즈 상태에서의 정면도, 클로즈 상태에서의 좌측면도, 클로즈 상태에서의 우측면도, 클로즈 상태에서의 평면도 및 저면도이다.
이하, 본 발명의 실시 형태에 대해서 첨부된 도면을 참조하여 상세하게 설명하겠다. 이하에서, 다음의 순서에 따라 설명이 이루어질 것이다.
1. 제1 실시 형태(보텀 게이트 구조에서 적층막(Al2O3층/Al층) 형성 후 Al층이 제거된 TFT의 예)
2. 제2 실시 형태(탑 게이트 구조에서 적층막(Al2O3층/Al층)의 Al층이 게이트 전극으로서 이용되는 TFT의 예)
3. 제3 실시 형태(보텀 게이트 구조에서 적층막(Al2O3층/Al층)의 Al층이 배선층으로서 이용되는 TFT의 예)
4. 표시 장치(전체 회로 구성 및 화소 회로)
5. 적용예(모듈 및 전자 장치)
1. 제1 실시 형태
[ TFT 1의 구조]
도 1은 본 발명의 제1 실시 형태에 따른 TFT의 단면 구조를 도시하는 횡단면도이다. TFT 1은 예를 들어 액티브 매트릭스형 유기 EL 표시 장치나 액정 표시 장치의 구동 소자로서 이용된다. TFT 1은 게이트 절연막(12)을 개재하여 게이트 전극(11)과 산화물 반도체층(13)이 서로 대향하도록 배치되고, 산화물 반도체층(13)에 소스/드레인 전극(15)이 전기적으로 접속되도록 제공되는 방식으로 구성된다. 이 경우에, TFT 1은 이른바 보텀 게이트 구조(역 스태거 구조(reverse staggered structure))를 갖는다. 예를 들어, TFT 1은 글라스 등으로 이루어지는 기판(10) 상의 선택 영역에 게이트 전극(11)을 포함하고, 게이트 전극(11)을 덮도록 기판(10)의 전체면 위에 게이트 절연막(12)를 갖는다. 게이트 절연막(12) 상의 선택 영역(게이트 전극(11)에 대향하는 영역)에는 산화물 반도체층(13)이 형성되어 있다. 이 산화물 반도체층(13)에서 채널(13C)이 되는 영역의 바로 위에 스토퍼층(14)이 배치되어 있다. 또한, 스토퍼층(14)과 산화물 반도체층(13)을 모두 덮도록 소스/드레인 전극(15)이 제공된다. 소스/드레인 전극(15) 상에는 제1 보호막(하나의 보호막)(16) 및 제2 보호막(다른 보호막)(17)이 이 순서대로 기판(10)의 전체면에 걸쳐 형성되어 있다.
게이트 전극(11)은 TFT 1에 인가되는 게이트 전압(Vg)에 따른 산화물 반도체층(13)에서의 캐리어의 밀도를 제어하는 기능을 가지며, 소정의 전위가 공급되는 배선으로서의 기능을 갖는다. 게이트 전극(11)은 예를 들어 몰리브덴(Mo), 알루미늄(Al), 은(Ag) 및 동(Cu)으로부터 선택된 1종의 금속으로 이루어지는 단체 또는 그 합금, 또는 몰리브덴(Mo), 알루미늄(Al), 은(Ag) 및 동(Cu)으로부터 선택된 2종 이상의 금속으로 이루어지는 적층막이다. 알루미늄 합금으로서는, 예를 들어 알루미늄과 네오디뮴(Nd)의 합금(AlNd 합금)을 들 수 있다. 게이트 전극(11)은 ITO(인듐 주석 산화물), AZO(알루미늄 도핑된 아연 산화물) 또는 GZO(갈륨 도핑된 아연 산화물) 등과 같은 투명 도전막으로 구성될 수 있다.
게이트 절연막(12)은, 예를 들어 실리콘 산화물(SiO2)막, 실리콘 질화물(SiN)막 및 실리콘 산질화물(SiON)막으로부터 선택된 1종의 막으로 구성되는 단층막, 또는 실리콘 산화물(SiO2)막, 실리콘 질화물(SiN)막 및 실리콘 산질화물(SiON)막으로부터 선택된 2종 이상의 막으로 구성된 적층막이다.
산화물 반도체층(13)은 게이트 전극(11)에 게이트 전압을 인가하는 것에 의해 채널(13C)을 형성하고, 예를 들어 인듐(In), 갈륨(Ga) 및 아연(Zn)으로부터 선택된 적어도 1종의 금속을 함유하는 산화물 반도체로 이루어진다. 산화물 반도체 등으로서는, 예를 들어 인듐 갈륨 아연 산화물(IGZO, InGaZnO)을 들 수 있다. 이 산화물 반도체층(13)의 두께는 예를 들어 20 내지 100㎚의 범위이다.
스토퍼층(14)은, 예를 들어 실리콘 산화물막, 실리콘 질화물막 및 실리콘 산질화물막으로부터 선택된 1종의 막으로 구성되는 단층막, 또는 실리콘 산화물막, 실리콘 질화물막 및 실리콘 산질화물막으로부터 선택된 2종 이상의 막으로 구성되는 적층막이다. 스토퍼층(14)은, 예를 들어 소스/드레인 전극(15)의 형성 단계에서 산화물 반도체층(13)에서의 채널(13C)의 손상을 방지하는 기능을 갖고 있다.
소스/드레인 전극(15)은 산화물 반도체층(13)의 채널(13C)에 대응하는 영역에서 2개의 부분으로 분리된다. 2개의 부분 중 하나는 소스 전극으로서 기능하고, 다른 하나는 드레인 전극으로서 기능한다. 소스/드레인 전극(15)을 이루는 금속으로서는 상술한 게이트 전극(11)에서 열거된 것과 동일한 금속 또는 투명 도전막을 들 수 있다.
제1 보호막(16)은 산화 알루미늄(Al2O3)으로 이루어지고, 산화물 반도체층(13)의 보호막(페시베이션막)으로서 기능한다. 구체적으로는 제1 보호막(16)은 산화물 반도체층(13)에 외기(예를 들어 수소)가 혼입하는 것을 억제한다. 제1 보호막(16)은 또한 제조 프로세스에서 산소 원자를 저장하고, 산소 원자를 산화물 반도체층(13)에 공급하는 기능을 갖는다. 구체적으로는, 상세한 것은 후술하지만, 성막 단계에서 산소 원자는 제1 보호막(16)에 저장(과다하게 저장)된다. 이렇게 저장된 산소 원자는 후속하는 어닐링 처리에서 산화물 반도체층(13)에 공급된다. 그러한 산소 원자의 공급은 산화물 반도체층(13)의 특성의 회복 및 열화 방지에 기여하며, 이에 의해 TFT 특성의 회복 및 열화 방지를 실현하는 것이 가능하게 된다. 제1 보호막(16)의 두께는 예를 들어 20 내지 100㎚의 범위이다.
제2 보호막(17)은 저산소 농도를 갖는 산화 알루미늄으로 이루어지고, 후술하는 적층막 형성 공정에서 형성된다. 제2 보호막(17)의 두께는 예를 들어 1 내지 5㎚의 범위이다.
[ TFT 1을 제조하는 방법]
도 2a 내지 도 2i는 TFT 1을 제조하는 방법을 각각 설명하는 횡단면도이다. TFT 1은 예를 들어 다음과 같이 제조될 수 있다.
우선, 도 2a에 도시된 바와 같이, 상술한 재료, 예를 들어, 몰리브덴은 예를 들어 스퍼터링 방법을 이용하여 기판(10)의 전체면에 퇴적된다. 그 후, 이렇게 퇴적된 재료층은 예를 들어 포토리소그래피 방법을 이용하여 패터닝되고, 이에 의해, 기판(10) 상의 선택 영역에 게이트 전극(11)을 형성한다.
후속하여, 도 2b에 도시된 바와 같이, 예를 들어 CVD(Chemical Vapor Deposition；화학 증착) 방법을 이용하여 게이트 전극(11)이 형성된 기판(10) 상의 전체면에 걸쳐 게이트 절연막(12)이 형성된다. 이 경우, 원료 가스에 관해서는, 실리콘 질화물막이 게이트 절연막(12)으로서 형성되는 경우에는 실란(SiH4), 암모니아(NH3) 및 질소를 함유하는 혼합 가스가 이용된다. 한편, 실리콘 산화물막이 게이트 절연막(12)으로서 형성되는 경우에는 실란 및 일산화이질소(N2O)를 함유하는 혼합 가스가 이용된다.
다음으로, 도 2c에 도시된 바와 같이, 산화물 반도체층(13)이 예를 들어 스퍼터링 방법을 이용하여 성막된다. 구체적으로는, IGZO가 산화물 반도체층(13)의 재료로서 이용되는 경우에는 IGZO의 세라믹을 타겟으로 한 반응성 스퍼터링이 수행된다. 이 경우에, 예를 들어, D.C. 스퍼터링 시스템에서, 챔버는 소정의 정도의 진공도가 얻어질 때까지 배기된다. 그 후, 타겟 및 기판(10)이 배치되고, 예를 들어 아르곤(Ar)과 산소(O2)의 혼합 가스가 챔버 속에 도입되며, 이 조건 하에서 챔버에서 플라즈마 방전이 유발된다. 그 결과, IGZO으로 이루어지는 산화물 반도체층(13)이 게이트 절연막(12) 상에 성막된다.
그 후, 도 2d에 도시된 바와 같이, 예를 들어 CVD 방법을 이용하여 상술한 재료로 이루어지는 스토퍼층(14)이 되는 층이 성막되고, 그 후, 예를 들어 포토리소그래피 방법을 이용한 드라이 에칭을 이용하여 원하는 형상의 스토퍼층(14)으로 패터닝된다.
후속하여, 도 2e에 도시된 바와 같이, 예를 들어 포토리소그래피 방법을 이용한 웨트 에칭 방법을 이용하여 산화물 반도체층(13)이 게이트 전극(11)에 대향하는 선택 영역에서 원하는 형상으로 패터닝된다.
다음으로, 도 2f에 도시된 바와 같이, 예를 들어 스퍼터링 방법을 이용하여 산화물 반도체층(13) 및 스토퍼층(14) 모두를 덮도록 상술한 재료, 예를 들어 몰리브덴, 알루미늄 및 몰리브덴이 이 순서대로 퇴적됨으로써, 소스/드레인 전극(15)으로 되는 층이 성막된다. 그 후, 이렇게 성막된 소스/드레인 전극(15)이 되는 층에서, 예를 들어 포토리소그래피 방법을 이용한 웨트 에칭 또는 드라이 에칭을 이용하여, 채널(13C)의 바로 위에 개구(소스, 드레인 분리 홈)가 형성되고, 이 층은 소스/드레인 전극(15)의 원하는 형상으로 패터닝된다. 이 경우에는 산화물 반도체층(13) 상에 스토퍼층(14)이 제공되므로, 채널(13C)이 손상되는 것이 방지될 수 있다는 것을 주목한다.
(제1 보호막(16)의 형성)
후속하여, 제1 보호막(16)이 형성된다. 구체적으로는, 적층막(산화 알루미늄층 및 알루미늄층으로 이루어짐)이 형성된 후, 알루미늄층을 제거함으로써 산화 알루미늄으로 이루어지는 제1 보호막(16)이 형성된다.
(1. 적층막 형성 공정)
즉, 우선, 도 2g에 도시된 바와 같이, 스퍼터링 방법을 이용하여, 기판(10)의 전체면에 걸쳐서 Al2O3층(16a)(제1 보호막(16)에 대응)과 순 알루미늄으로 이루어지는 Al층(16b)이 연속적으로 성막된다. 이 경우에, Al2O3층(16a)을 성막하는 제1 단계의 스텝(제1 스텝) 및 Al층(16b)을 성막하는 제2 단계의 스텝(제2 스텝)에서, 기판(10)이 동일한 챔버 내에 유지된 채로 스퍼터링이 수행된다. 그러나, 동일한 알루미늄이 타겟으로서 사용되고, 분위기 가스가 각 스텝마다 조정된다.
구체적으로는, 제1 단계의 스텝에서, 타겟으로서의 알루미늄과 막이 성막될 기판로서의 기판(10)을 이 챔버 내에서 서로 대향하도록 배치하고, 아르곤 등과 같은 희소 가스 원소와 함께 산소 가스가 공급되면서 스퍼터링이 수행된다. 그 결과, 타겟으로서의 알루미늄의 표면으로부터 스퍼터링되는 알루미늄 원자와 챔버에 공급되는 산소 사이의 반응의 생성물(Al2O3)이 기판(10) 상에 퇴적된다(Al2O3층(16a)이 성막됨). 또한, 이러한 방식으로 성막되는 Al2O3층(16a)에는 다량의 산소 원자가 저장된다.
그 후, 제2 단계의 스텝에서, 챔버가 일단 배기된 후, 산소 가스를 공급하지 않고(아르곤 가스만 도입하여) 스퍼터링이 수행된다. 이때, 타겟에 관해서는, 제1 단계의 스텝에서 사용되었던 알루미늄 타겟이 그대로 연속적으로 사용된다. 제2 단계의 스텝에서는, 알루미늄 타겟의 표면으로부터 스퍼터링된 알루미늄 원자가 기판(10) 상에 퇴적된다(Al층(16b)이 성막됨). 제2 단계의 스텝에서의 스퍼터링은 타겟의 표면이 순 알루미늄으로 개질될 때까지의 시간보다 오래 수행되는 것이 바람직하다. 그러한 스퍼터링을 수행함으로써, Al2O3층(16a)과 Al층(16b)이 연속적으로 성막된다. 이 적층막 형성 공정에서, 실제로는, Al2O3층(16a)의 성막을 위한 반응성 스퍼터로부터 Al층(16b)의 성막을 위한 스퍼터로의 천이 과정에서, 타겟의 표면 상의 산화 알루미늄막이 스퍼터링되며, 이것은 Al2O3층(16a)과 Al층(16b)의 사이에 저산소 농도를 갖는 산화 알루미늄막이 형성되는 것으로 귀결됨을 주목한다(이것은 제2 및 제3 실시 형태에도 적용됨). 제1 실시 형태에서는 저산소 농도를 갖는 산화 알루미늄막이 최종적으로 제2 보호막(17)이 된다.
(2. Al 층 제거 공정)
후속하여, 도 2h에 도시된 바와 같이, 상술한 바와 같은 방식으로 연속적으로 성막된 Al2O3층(16a) 및 Al층(16b) 중에서, Al층(16b)이 선택적으로 제거되어, 제1 보호막(16)으로서의 Al2O3층(16a)을 잔존시킨다. 이 경우에, 예를 들어 Al2O3층(16a)의 표면까지 웨트 에칭이 수행되어, 기판(10)의 전체면으로부터 Al층(16b)이 제거된다. 그 결과, 제1 보호막(16)이 형성된다. 또한, 상술한 바와 같이, 적층막 형성 공정에서 제1 보호막(16)의 표면에 저산소 농도를 갖는 산화 알루미늄막이 형성되지만, 그 산화 알루미늄막은 제2 보호막(17)으로서 잔존한다.
마지막으로, 도 2i에 도시된 바와 같이, 기판(10)의 전체에 대해 어닐링 처리가 수행된다. 이 경우에, 어닐링 처리는 예를 들어 산소 또는 질소(N2)를 함유하는 분위기에서 예를 들어 200 내지 300℃의 온도하에서 약 0.5 내지 약 2 시간 동안 수행된다. 그 결과, 제1 보호막(16)에 저장되어 있는 산소가 산화물 반도체층(13)에 공급되며, 이에 의해 산화물 반도체층(13)에서의 특성의 회복 및 열화 방지를 실현한다. 그에 따라, 도 1에 도시된 TFT 1이 완성된다.
[ TFT 1의 작용 및 효과]
상술한 바와 같이, 제1 실시 형태에서는 TFT 1을 제조하기 위한 프로세스는, 스퍼터링 방법을 이용하여, 소스/드레인 전극(15) 상에 제1 보호막(16)으로서의 Al2O3층(16a)과 Al층(16b)을 연속적으로 성막하는 적층막 형성 공정을 포함한다. 여기에서, Al2O3층(16a)의 성막 과정(제1 단계의 스텝)에서는, 반응에 사용되는 산소 가스로 인해 타겟의 표면이 변질되기 쉽다. 그러나, 그 후, Al층(16b)이 연속적으로 성막되고(산소를 사용하지 않는 스퍼터링이 수행됨), 이에 의해 타겟의 표면을 개질한다. 타겟은 통상적으로 Al2O3층(16a)을 복수회 성막하는 처리에서 사용되지만, 상술한 바와 같은 연속적인 성막이 수행되며, 이로 인해 성막 처리가 수행될 때마다 타겟의 표면이 개질되게 된다. 그러므로, 성막 처리의 횟수가 증가되는 경우에도, Al2O3층(16a)에서의 두께 및 막질(밀도 및 굴절률 등)이 변화하기 어렵다. 즉, Al2O3층(16a)의 막질의 재현성이 향상되어, 보호막이 안정적으로 형성될 수 있다.
여기에서, 상술한 바와 같은 적층막 형성 공정을 거쳐 실시예로서 형성된 제1 보호막(16)(Al2O3로 이루어짐)의 두께 변화, 밀도 변화 및 굴절률 변화가 측정되었다. 또한, 상술한 적층막 형성 공정을 거치지 않고 예를 들어 비교예로서 형성된 보호막(즉, Al2O3막이 단일층으로서 성막됨)의 두께 변화, 밀도 변화 및 굴절률 변화도 측정되었다. 도 3a, 도 4a 및 도 5a는 각각, 실시예에서의 두께 변화, 밀도 변화 및 굴절률 변화를 도시한다. 또한, 도 3b, 도 4b 및 도 5b는 각각, 비교예에서의 두께 변화, 밀도 변화 및 굴절률 변화를 도시한다. 상술한 측정에서는 실시예 및 비교예 모두의 경우에, 성막 처리될 시트의 수(성막 처리의 횟수)로서 약 1 내지 약 30 시트가 상정되었음을 주목한다. 그래서, 도 3a 및 도 3b, 도 4a 및 도 4b 및 도 5a 및 도 5b에서는 각각, 성막 처리될 선택적 시트 수에 대응하는 시점마다, 두께에 관한 데이터, 밀도에 관한 데이터, 굴절률에 관한 데이터가 플롯(plot)되어 있다. 주목할 것은 상술한 밀도(g/㎠)가 X선을 사용해서 측정된 Al2O3의 밀도를 나타낸다는 것이다.
도 3a 및 도 3b에 도시된 바와 같이, 비교예에서는 성막 처리될 시트의 수의 증가에 따라 두께가 감소되는 경향을 나타냄을 알 수 있다. 한편, 실시예에서는, 성막 처리될 시트의 수가 증가하더라도, 두께는 약 50㎚의 일정한 범위 내에 유지되어, 비교예에 비해 두께의 변화가 저감되어 있음을 알 수 있다. 또한, 도 4a 및 도 4b에 도시된 바와 같이, 비교예에서는 성막 처리될 시트마다 밀도가 다르고 밀도에서 큰 변화(편차)가 발생되지만, 실시예에서는 비교예의 경우에 비해 밀도의 변화가 저감되어 있음을 알 수 있다. 또한, 도 5a 및 도 5b에 도시된 바와 같이, 비교예에서는 성막 처리될 시트마다 굴절률이 다르고 굴절률에서 큰 변화(편차)가 발생되지만, 실시예에서는 비교예의 경우에 비해 굴절률의 편차가 저감되어 있음을 알 수 있다.
또한, 도 6은 상술한 실시예에서의 3개의 TFT 샘플 Tr1, Tr2 및 Tr3에 대한 게이트 전압(Vg)과 구동 전류(Id) 사이의 관계(전류 전압 특성)를 도시한다. 3개의 샘플이 대기 중에서 250℃의 어닐링 처리를 0.5 시간 동안 수행하여 제조되었음을 주목한다. 도 6으로부터 알 수 있듯이, TFT 특성에서는 개체들 사이에 편차가 거의 발생되지 않는다.
지금까지 설명한 바와 같이, 제1 실시 형태에서는 스퍼터링 방법을 이용하여 Al2O3층(16a)과 Al층(16b)을 이 순서대로 소스/드레인 전극(15) 상에 연속적으로 성막한다. 그 결과, Al2O3층(16a)을 성막하는 과정에서 변질된 타겟의 표면이 Al층(16b)을 성막하기 위한 후속 과정에서 개질될 수 있다. 그러므로, 성막 처리의 횟수가 증가하더라도, 보호막에서 두께의 변화 및 막질의 변화를 억제하는 것이 가능하다. 그 결과, 산화물 반도체층(13)에 대해 안정적인 보호 성능이 발휘될 수 있고, 그리하여, 개체마다 임계값 전압 및 전류 전압 특성에 편차가 발생하는 것을 억제할 수 있다. 그러므로, 보호막(Al2O3로 만들어짐)의 막질의 변화로 인한 TFT 특성의 편차를 경감하는 것이 가능하게 된다. 그 결과, 생산성 및 신뢰성 모두 향상된다.
예를 들어 제1 실시 형태의 TFT 1이 유기 EL 표시 장치에서의 구동 소자로서 형성되는 경우에는 상술한 제조 프로세스를 거쳐서 구동용 기판으로서의 기판(10) 상에 TFT 1을 형성한 후, 다음의 공정을 더 수행하면 된다는 것을 주목한다. 즉, 본 명세서에서는 도시를 생략하지만, 제2 보호막(17)이 형성된 후, 제1 보호막(16)과 제2 보호막(17)이 모두 패터닝된다. 후속하여, 예를 들어 폴리이미드로 이루어지는 평탄화막이 기판(10)의 전체면에 걸쳐서 형성된 후, 평탄화막에 컨택트 홀이 소스/드레인 전극(15)의 표면까지 연장되도록 형성된다. 예를 들어 알루미늄과 네오디뮴의 합금(AlNd 합금)으로 이루어지는 양극 전극(하부 반사 전극)이 컨택트 홀에 매립되도록 형성된다. 그 후, 양극 전극에 대응하도록 개구를 갖는 화소간 절연막(윈도우막)이 성막되고, 발광층을 갖는 유기층이 개구 부분에 형성된다. 본 명세서에서는 도시를 생략하지만, 유기층의 형성 후, 음극 전극(상부 전극)이 형성되고, 컬러 필터 등이 형성된 밀봉용 기판이 접착층을 개재하여 상술한 카운터 기판에 접합된다. 그 결과, 유기 EL 표시 장치가 제조될 수 있다.
2. 제2 실시 형태
[ TFT 2의 구성]
도 7은 본 발명의 제2 실시 형태에 따른 TFT(TFT 2)의 단면 구조를 도시한다. TFT 2는, 상술한 제1 실시 형태의 TFT 1과 마찬가지로, 예를 들어 액티브 매트릭스형 유기 EL 표시 장치 등의 구동 소자로서 이용된다. 또한, 상술한 TFT 1과 마찬가지로, TFT 2는 게이트 절연막(22)을 개재하여 게이트 전극(24)과 산화물 반도체층(21)이 서로 대향하도록 배치되고, 산화물 반도체층(21)에 전기적으로 접속되도록 소스/드레인 전극(26)이 제공되는 방식으로 구성된다. 또한, TFT 2는 상술한 바와 같은 적층막 형성 공정을 거쳐서 성막되는 보호막(23)을 갖는다.
그러나, 제2 실시 형태에서는 TFT 2가 이른바 탑 게이트 구조(스태거 구조)를 갖는다. TFT 2는, 예를 들어 글라스로 이루어지는 기판(20) 상의 산화물 반도체층(21)을 포함한다. 또한, 게이트 절연막(22), 보호막(23)(Al2O3으로 이루어짐) 및 게이트 전극(24)(Al)이 이 순서대로 산화물 반도체층(21) 상의 선택 영역(채널(21C)에 대응하는 영역)에 적층된다. 기판(20)의 전체면에 걸쳐서, 게이트 절연막(22), 보호막(23) 및 게이트 전극(24)의 전부를 덮도록 층간 절연막(25)이 제공되어 있다. 층간 절연막(25)은 산화물 반도체층(21)의 표면까지 연장되는 컨택트 홀(H1)을 갖는다. 층간 절연막(25) 상에는 컨택트 홀(H1) 내에 매립되도록 소스/드레인 전극(26)이 제공되어 있다. 이하의 설명에서는, 제1 실시 형태에서의 구성 요소와 유사한 구성 요소는 각각 동일한 참조 번호 또는 부호에 의해 지칭되고, 간결성을 위해 본 명세서에서는 그에 관한 설명이 적절하게 생략된다.
상술한 제1 실시 형태의 산화물 반도체층(13)의 경우와 마찬가지로, 산화물 반도체층(21)은 게이트 전극(24)에 게이트 전압을 인가함으로써 채널(21C)을 형성하고, 예를 들어 IGZO 등과 같은 산화물 반도체로 이루어진다. 산화물 반도체층(21)의 두께는 20 내지 100㎚의 범위이다.
게이트 절연막(22)은, 예를 들어 실리콘 산화물(SiO2)막, 실리콘 질화물(SiN)막 및 실리콘 산질화물(SiON)막으로부터 선택되는 1종의 막으로 구성되는 단층막이나, 또는 실리콘 산화물(SiO2)막, 실리콘 질화물(SiN)막 및 실리콘 산질화물(SiON)막으로부터 선택되는 2종 이상의 막으로 구성되는 적층막이다. 또한, 제2 실시 형태에서는 게이트 절연막(22)이 제조 프로세스에서 산소를 저장하는 역할도 하고 있다. 게이트 절연막(22)의 두께는, 예를 들어 100 내지 300㎚의 범위이다.
보호막(23)은 상술한 제1 실시 형태의 제1 보호막(16)의 경우와 마찬가지로 산화 알루미늄(Al2O3)으로 이루어지고, 산화물 반도체층(21)을 위한 보호막(페시베이션막)으로서 기능한다. 구체적으로는, 보호막(23)은 산화물 반도체층(21)(특히 채널(21C))에의 외기(예를 들어 수소)의 혼입을 억제하는 것이다. 보호막(23)은 또한 제조 프로세스에서 산소 원자를 저장하고, 산소 원자를 산화물 반도체층(21)에 공급하는 기능도 갖는다. 보호막(23)의 두께는, 예를 들어 20 내지 100㎚의 범위이다.
제2 실시 형태에서는 보호막(23)이 게이트 절연막으로서도 기능한다. 보호막(23)은 고유전율을 가지므로, 트랜지스터의 전계 효과를 증가시키는 것이 가능하다. 이 경우에, 보호막(23)은 실리콘계 절연막보다 높은 절연 성능 및 내압 특성을 나타낸다. 또한, 이러한 보호막(23)은 게이트 절연막(22) 상에 적층되며, 즉, 산화물 반도체층(21)과 게이트 전극(24) 사이에 2 이상의 층을 갖는 다층막이 제공되며, 그 결과, 산화물 반도체층(21)의 채널(21C)과 게이트 전극(24) 사이의 접촉으로 인한 불량이 쉽게 저감된다.
게이트 전극(24)은 TFT 2에 인가되는 게이트 전압(Vg)에 따라 산화물 반도체층(21)에서의 캐리어의 밀도를 제어하는 기능을 가지며, 소정된 전위가 공급되는 배선으로서의 기능도 갖는다.
그러나, 제2 실시 형태에서는 게이트 전극(24)이 알루미늄으로 이루어지고, 소정의 스퍼터링 방법을 이용하여 보호막(23)의 성막에 이어 성막되었다. 즉, 상세한 것은 후술되지만, 제2 실시 형태의 TFT 2는 게이트 절연막(22) 상에, 보호막(23)로서의 Al2O3층 및 게이트 전극(24)으로서의 Al층을 이 순서대로 갖는 적층막을 갖는다. 즉, 제2 실시 형태에서는, 상술한 제1 실시 형태의 경우와 마찬가지로, Al2O3층의 막질의 변화를 경감시키기 위해 Al2O3층상에 Al층이 연속적으로 성막된다. 그러나, 그 후, 상술한 제1 실시 형태의 경우와는 달리, Al층은 제거되지 않고 게이트 전극(24)으로서 이용된다.
층간 절연막(25)은 예를 들어 폴리이미드(PI)로 이루어지며, 그 두께는 예를 들어 500 내지 3,000㎚의 범위에 있다.
소스/드레인 전극(26)은 제1 실시 형태의 소스/드레인 전극(15)의 경우와 마찬가지로, 산화물 반도체층(21)의 채널(21C)에 대응하는 영역에서 2개의 부분으로 분리된다. 2개의 부분 중 하나는 소스 전극으로서 기능하고, 다른 하나는 드레인 전극으로서 기능한다. 소스/드레인 전극(26)을 구성하는 재료로는 상술한 게이트 전극(24)에서 열거한 것과 동일한 금속 또는 투명 도전막을 들 수 있다.
[ TFT 2의 제조 방법]
도 8a 내지 도 8g는 각각 TFT 2를 제조하는 방법을 설명하는 횡단면도이다. TFT 2는 예를 들어 다음과 같이 제조될 수 있다.
먼저, 도 8a에 도시된 바와 같이, 산화물 반도체층(21)이 기판(20) 상에 성막된다. 후속하여, 도 8b에 도시된 바와 같이, 예를 들어 CVD 방법을 이용하여, 게이트 절연막(22)이 산화물 반도체층(21) 상에 성막된다.
( 적층막 형성 공정)
후속하여, 도 8c에 도시된 바와 같이, 보호막(23)(Al2O3층) 및 게이트 전극(24)(Al층)이 상술한 제1 실시 형태에서 설명한 적층막 형성 공정에서와 동일한 방식으로 형성된다. 즉, 먼저, 스퍼터링 방법을 이용하여 기판(20)의 전체면에 걸쳐서 보호막(23)(Al2O3층)과 게이트 전극(24)(Al층)이 연속적으로 성막된다. 이 경우에, Al2O3층을 성막하는 제1 단계의 스텝과, Al층을 성막하는 제2 단계의 스텝에서, 기판(20)을 동일한 챔버 내에 유지한 채로 스퍼터링이 수행된다. 그러나, 동일한 알루미늄이 타겟으로서 사용되고, 각각의 스텝마다 분위기 가스가 조정된다.
구체적으로, Al2O3층을 성막하는 제1 단계의 스텝에서는, 타겟으로서의 알루미늄과 막과 성막될 기판으로서의 기판(20)이 서로 대향하도록 챔버 내에 배치되고, 산소 가스가 아르곤 가스와 함께 챔버에 공급되면서 스퍼터링이 수행된다. 이 때, Al2O3층에는 다량의 산소 원자가 저장된다. 후속하여, Al층을 성막하는 제2 단계의 스텝에서는 챔버 내의 분위기가 아르곤 가스만으로 조정되고, 알루미늄 타겟이 그대로 연속적으로 사용된다. 이 조건 하에 스퍼터링이 수행된다. 그러한 스퍼터링을 수행함으로써 Al2O3층과 Al층의 적층막이 형성된다.
여기에서, 제2 실시 형태에서는 상술한 Al2O3층을 성막하는 스텝에서, Al2O3층의 아래에 있는 게이트 절연막(22)에도 산소 원자가 저장된다. 게이트 절연막(22)에 저장된 산소 원자는 후속하는 어닐링 공정에서 보호막(23)에 저장된 산소 원자와 함께 산화물 반도체층(21)에 공급된다.
또한, 제2 실시 형태에서는, 상술한 제1 실시 형태와는 달리, 적층막에서의 Al층이 제거되지 않고 게이트 전극(24)으로서 이용된다. 즉, 적층막 형성 공정을 거쳐서 타겟의 표면을 개질함으로써 보호막의 막질의 변화가 억제되면서, Al층이 게이트 전극으로서 이용될 수 있다. 또한, 동일한 알루미늄 타겟을 이용하여 동일한 스퍼터링 시스템 내에서 Al2O3층 및 Al층이 연속적으로 성막될 수 있다.
그 후, 도 8d에 도시된 바와 같이, 성막된 게이트 절연막(22), 보호막(23) 및 게이트 전극(24)이 예를 들어 포토리소그래피 방법을 이용한 드라이 에칭을 이용하여 소정의 형상으로 각각 패터닝된다. 그 결과, 산화물 반도체층(21)에서 채널(21C)이 되는 영역의 바로 위에 게이트 절연막(22), 보호막(23) 및 게이트 전극(24)이 적층된다.
다음으로, 도 8e에 도시된 바와 같이, 기판(20)의 전체면에 걸쳐서 층간 절연막(25)이 성막되고, 예를 들어 포토리소그래피 방법을 이용하여 소정의 형상으로 패터닝된다. 또한, 산화물 반도체층(21)의 표면까지 연장되도록 컨택트 홀(H1)이 형성된다.
후속하여, 도 8f에 도시된 바와 같이, 예를 들어 스퍼터링 방법을 이용하여 층간 절연막(25) 상에 소스/드레인 전극(26)이 되는 층이 성막되고, 그 후, 예를 들어 포토리소그래피 방법을 이용한 웨트 에칭 방법을 이용하여 소스/드레인 전극(26)의 소정의 형상으로 패터닝된다. 이 경우에, 층간 절연막(25)에 제공된 컨택트 홀(H1)에 매립되도록 소스/드레인 전극(26)이 형성되고, 이에 의해, 산화물 반도체층(21)에 대한 전기적 접속을 확보한다.
마지막으로, 도 8g에 도시된 바와 같이, 기판(20) 전체에 대해 어닐링 처리가 수행된다. 이 경우에, 어닐링 처리는, 예를 들어 상술한 제1 실시 형태와 유사한 분위기에서 200 내지 300℃의 온도하에 약 0.5 내지 2시간 동안 수행된다. 그 결과, 제1 보호막(23) 및 게이트 절연막(22)에 저장되어 있는 산소 원자가 산화물 반도체층(21)에 공급되고, 이에 의해, 산화물 반도체층(21)에서의 특성의 회복 및 열화 방지를 실현한다. 이에 의해, 도 7에 도시된 TFT 2가 완성된다.
[ TFT 2의 작용 및 효과]
상술한 바와 같이, 제2 실시 형태에서는, TFT 2를 제조하는 프로세스는 스퍼터링 방법을 이용하여 게이트 절연막(22) 상에 보호막(23)으로서의 Al2O3층 및 게이트 전극(24)으로서의 Al층을 연속적으로 성막하는 적층막 형성 공정을 포함한다. 여기에서, Al2O3층의 성막하는 과정에서는, 상술한 제1 실시 형태에서 설명한 바와 같이, 반응에 사용되는 산소 가스로 인해 타겟의 표면이 변질하기 쉽다. 그 후, Al층이 연속적으로 성막되고(산소를 사용하지 않는 스퍼터링이 수행됨), 이에 의해 타겟의 표면을 개질한다. 말하자면, 상술한 바와 같은 연속 성막을 수행함으로써, 성막 처리의 횟수가 증가하더라도, 성막 처리가 수행될 때는 언제나 타겟의 표면이 개질된다. 그 결과, Al2O3층에서의 두께 및 막질(밀도 및 굴절률 등)이 변화하기 어렵다. 그러므로, Al2O3층의 막질의 재현성이 향상되고, 따라서, 보호막이 안정적으로 형성될 수 있다.
특히, 제2 실시 형태에서는, 상술한 바와 같은 적층막 형성 공정의 완료 후에 Al층이 제거되지 않고 게이트 전극(24)으로서 이용된다. 즉, 적층막 형성 공정에서는, 보호막(23)에서의 스퍼터링 시스템과 동일한 스퍼터링 시스템 내에서 동일한 타겟을 이용하여 게이트 전극(24)이 연속적으로 성막될 수 있다. 이 때문에, 보호막(23)이 안정적으로 성막될 수 있고(막질의 변화가 억제되면서), 또한 제조 프로세스가 간단해진다.
여기에서, 일반적인 탑 게이트 구조를 갖는 트랜지스터에서는, 게이트 전극이 게이트 절연막을 개재하여 산화물 반도체층 상에 제공된다. 그러므로, 산화물 반도체층에의 산소 도입의 경로가 단절되고, 따라서, 산화물 반도체층에 대한 산소 공급이 충분하게 수행되지 못한다. 이 때문에, 산소 분위기에서 장시간 동안 고온에서 수행된 어닐링 처리, 및 고농도 산소 분위기에서 어닐링이 수행될 수 있는 설비의 이용(시스템 구성에서의 큰 변화) 등, 생산성이 따르지 않는 기술들이 이용될 필요가 있었다. 그래서, 이 기술은 효율적이지는 못했다. 한편, 제2 실시 형태에서는, 상술한 바와 같이 산소를 저장하고 공급할 수 있는 보호막(23)이 게이트 전극(24)에 비해 내측(산화물 반도체층(21) 측)에 제공된다. 그러므로, 약 200 내지 약 300℃정도의 온도에서 어닐링 처리가 수행되며, 이로 인해 산소 도입 경로가 용이하게 확보될 수 있다. 그러므로, 제2 실시 형태와 유사한 탑 게이트 구조를 갖는 트랜지스터에서, 산화물 반도체층에의 산소의 공급이 종래 기술에서보다 더 효율적으로 수행될 수 있고, 따라서 생산성이 향상된다.
지금까지 설명한 바와 같이, 제2 실시 형태에서는 스퍼터링 방법을 이용하여 Al2O3층(보호막(23))과 Al층(게이트 전극(24))이 이 순서대로 게이트 절연막(22) 상에 연속적으로 성막된다. 그 결과, Al2O3층을 성막하는 과정에서 변질된 타겟의 표면이 Al층을 성막하기 위한 후속 과정에서 개질될 수 있다. 그러므로, 성막 처리 횟수가 증가하더라도, 보호막에서의 두께의 변화 및 막질의 변화를 억제하는 것이 가능하다. 그러므로, 제1 실시 형태에서와 동일한 효과를 얻는 것이 가능하다.
제2 실시 형태의 TFT 2가 예를 들어 유기 EL 표시 장치에서의 구동 소자로서 형성되는 경우에는, 상술한 제조 프로세스를 거쳐서 구동용 기판으로서의 기판(20) 상에 TFT 2가 형성된 후 이하의 공정을 더 수행하기만 하면 된다는 것을 주목한다. 즉, 본 명세서에서는 도시를 생략하지만, 소스/드레인 전극(26)이 형성된 후, 예를 들어 폴리이미드로 이루어지는 평탄화막이 기판(20)의 전체면에 걸쳐 형성되고, 소스/드레인 전극(26)의 표면까지 연장되도록 평탄화막에 컨택트 홀이 형성된다. 예를 들어, AlNd 합금으로 이루어지는 양극 전극이 컨택트 홀에 매립되도록 형성된다. 그 후, 양극 전극에 대응해서 개구를 갖는 화소간 절연막이 성막되고, 개구 부분에서 발광층을 갖는 유기층이 형성된다. 유기층의 형성 후, 음극 전극이 형성되고, 컬러 필터 등이 형성된 밀봉용 기판이 접착층을 개재하여 음극 전극에 접합된다. 그 결과, 유기 EL 표시 장치가 제조될 수 있다.
3. 제3 실시 형태
[ TFT 3의 구성]
도 9는 본 발명의 제3 실시 형태에 따른 TFT(TFT 3)의 단면 구조를 도시한 것이다. TFT 3은 상술한 제1 및 제2 실시 형태의 TFT 1, 2와 마찬가지로, 예를 들어 액티브 매트릭스형 유기 EL 표시 장치 등의 구동 소자로서 이용된다. 또한 상술한 TFT 1과 마찬가지로, TFT 3은 보텀 게이트 구조를 갖는다. 또한, TFT 3은 게이트 절연막을 개재하여 게이트 전극과 산화물 반도체층이 서로 대향하도록 배치되고, 산화물 반도체층에 전기적으로 접속되도록 소스/드레인 전극이 제공되는 방식으로 구성된다. 또한, TFT 3은 적층막 형성 공정을 거쳐서 형성되는 보호막(35)을 갖는다. 그러나, 제3 실시 형태에서는 제2 실시 형태의 경우와 마찬가지로, TFT 3은, 적층막에 Al층을 잔존시키는 구조를 갖는다.
구체적으로, 제3 실시 형태의 TFT 3은, 예를 들어 글라스로 이루어지는 기판(30) 상의 선택 영역에 게이트 전극(31)을 포함하고, 게이트 전극(31)을 덮도록 기판(30)의 전체면에 걸쳐 게이트 절연막(32)을 갖는다. 게이트 절연막(32) 상에는 산화물 반도체층(33)이 형성되어 있다. 이 산화물 반도체층(33) 상에는, 스토퍼층(34), 보호막(35)(Al2O3로 이루어짐) 및 배선층(36)(Al로 이루어짐)이 이 순서대로 적층되어 있다. 배선층(36) 상에는 보호 금속(37)이 형성되어 있다. 이러한 스토퍼층(34), 보호막(35), 배선층(36) 및 보호 금속(37)에는, 산화물 반도체층(33)의 표면까지 연장되도록 컨택트 홀(H2)이 형성되어 있다. 보호 금속(37) 상에는 컨택트 홀(H2)에 매립되도록 소스/드레인 전극(38)이 형성되어 있다.
게이트 전극(31)은 TFT 3에 인가되는 게이트 전압(Vg)에 따라 산화물 반도체층(33)에서의 캐리어의 밀도를 제어하는 기능을 가지며, 소정의 전위가 공급되는 배선으로서의 기능도 갖는다. 게이트 전극(31)은 상술한 제1 실시 형태의 게이트 전극(11)의 재료 또는 투명 도전막과 동일한 재료 또는 투명 도전막으로 이루어져 있다.
게이트 절연막(32)은, 예를 들어 실리콘 산화물막, 실리콘 질화물막 및 실리콘 산질화물막으로부터 선택되는 1종의 막으로 구성되는 단층막, 또는 실리콘 산화물막, 실리콘 질화물막 및 실리콘 산질화물막으로부터 선택되는 2종 이상의 막으로 구성되는 적층막이다.
산화물 반도체층(33)은 상술한 제1 실시 형태의 산화물 반도체층(13)의 경우와 마찬가지로, 게이트 전극(31)에 게이트 전압을 인가하여 채널(33C)을 형성하고, 예를 들어 IGZO 등과 같은 산화물 반도체로 이루어진다. 산화물 반도체층(33)의 두께는 예를 들어 20 내지 100㎚의 범위이다.
스토퍼층(34)은 상술한 제1 실시 형태의 스토퍼층(14)의 경우와 마찬가지로, 예를 들어 실리콘 산화물막, 실리콘 질화물막 및 실리콘 산질화물막으로부터 선택되는 1종의 막으로 구성되는 단층막, 또는 실리콘 산화물막, 실리콘 질화물막 및 실리콘 산질화물막으로부터 선택되는 2종 이상의 막으로 구성되는 적층막이다. 스토퍼층(34)은 산화물 반도체층(33)에서의 채널(33C)의 기계적 손상을 방지하는 기능도 갖는다. 스토퍼층(34)은 제조 프로세스에서 산소를 저장하는 역할도 한다.
보호막(35)은 상술한 제1 실시 형태의 제1 보호막(16)의 경우와 마찬가지로 산화 알루미늄(Al2O3)으로 이루어지고, 산화물 반도체층(33)의 보호막(페시베이션막)으로서 기능한다. 구체적으로, 보호막(35)은 산화물 반도체층(33)에 외기(예를 들어 수소)가 혼입하는 것을 억제한다. 보호막(35)은 또한 제조 프로세스에서, 산소 원자를 저장하고 산소 원자를 산화물 반도체층(33)에 공급하는 기능도 갖는다. 보호막(35)의 두께는, 예를 들어 20 내지 100㎚의 범위이다.
배선층(36)은 소스/드레인 전극(38)을 위한 배선층으로서 기능하고, 알루미늄으로 이루어져 있다. 배선층(36)은 소정의 스퍼터링 방법을 이용하여 상술한 보호막(35)의 성막에 이어서 성막된다. 즉, 상세한 것은 후술하지만, 제3 실시 형태의 TFT 3은 산화물 반도체층(33) 상에서 보호막(35)로서의 Al2O3층과 배선층(36)으로서의 Al층을 이 순서대로 갖는 적층막을 갖는다. 그러나, 배선층(36)은 산화물 반도체층(33)의 채널(33C)에 대응하는 영역에서 개구(36a)를 갖는다. 즉, 제3 실시 형태에서는, 상술한 제1 및 제2 실시 형태의 각각의 경우와 마찬가지로 Al2O3층 및 Al층이 연속적으로 성막된다. 그 후, Al층이 전부 제거되지는 않고(Al층의 일부가 제거됨) Al층의 일부가 잔존하며, 이렇게 잔존하는 Al층은 배선층(36)으로서 이용된다.
보호 금속(37)은, 예를 들어 몰리브덴, 티타늄(Ti) 또는 질화티타늄(TiN)으로 이루어지고, 배선층(36)으로서의 Al층의 표면을 보호하는 기능을 갖는다.
소스/드레인 전극(38)은 상술한 제1 실시 형태의 소스/드레인 전극(15)의 경우와 마찬가지로, 산화물 반도체층(33)의 채널(33C)에 대응하는 영역에서 2개의 부분으로 분리된다. 2개의 부분 중 하나는 소스 전극으로서 기능하고, 다른 하나는 드레인 전극으로서 기능한다. 소스/드레인 전극(38)의 구성 재료로서는 상술한 게이트 전극(11)에서 열거된 것과 동일한 금속 또는 투명 도전막을 들 수 있다.
[ TFT 3를 제조하는 방법]
도 10a 내지 도 10g는 각각 TFT 3를 제조하는 방법을 설명하는 횡단면도이다. TFT 3은, 예를 들어 다음과 같이 제조될 수 있다.
먼저, 상술한 제1 실시 형태의 경우와 마찬가지로, 게이트 전극(31), 게이트 절연막(32) 및 산화물 반도체층(33)이 이 순서대로 기판(30) 상에 성막된다(도 10a 참조). 후속하여, 도 10b에 도시된 바와 같이, 예를 들어 CVD 방법을 이용하여 스토퍼층(34)이 산화물 반도체층(33) 상에 성막된다.
( 적층막 형성 공정)
후속하여, 도 10c에 도시된 바와 같이, 상술한 제1 실시 형태에서 설명한 적층막 형성 공정에서와 동일한 방식으로, 보호막(35)(Al2O3층) 및 배선층(36)(Al층)이 스토퍼층(34) 상에 형성된다. 즉, 우선, 스퍼터링 방법을 이용하여, 보호막(35)(Al2O3층)과 배선층(36)(Al층)이 기판(30)의 전체면에 걸쳐서 연속적으로 성막된다. 이 경우에, Al2O3층을 성막하는 제1 단계의 스텝과, Al층을 성막하는 제2 단계의 스텝에서 기판(30)를 동일한 챔버 내에 유지한 채로 스퍼터링이 수행된다. 그러나, 동일한 알루미늄이 타겟으로서 사용되고, 각각의 스텝마다 분위기 가스가 조정된다.
구체적으로는, Al2O3층을 성막하는 제1 단계의 스텝에서는, 챔버 내에 타겟으로서의 알루미늄과 막이 성막될 기판으로서의 기판(30)을 서로 대향하도록 배치하고, 아르곤 가스와 함께 산소 가스를 챔버에 공급하면서 스퍼터링을 행한다. 이때, Al2O3층에는 다량의 산소 원자가 저장된다. 계속해서, Al층을 성막하는 제2 단계의 스텝에서는, 챔버 내의 분위기를 아르곤 가스 단체(argon gas alone)에 조정하는 한편, 알루미늄 타겟에 대해서는 그대로 계속해서 사용한다. 이러한 조건 하에서 스퍼터링을 행한다. 이러한 스퍼터링을 행함으로써, Al2O3층과 Al층의 적층막이 형성된다. 또한, 이후, 배선층(36)의 전체면에 걸쳐서, 예를 들어 스퍼터링 방법을 이용하여 보호 금속(37)을 성막한다.
여기에서, 제3 실시 형태에서는 상술한 Al2O3층을 성막하는 스텝에서, Al2O3층의 아래에 있는 스토퍼층(34)에도 산소 원자가 저장된다. 스토퍼층(34)에 저장된 산소 원자는 후속하는 어닐링 공정에서 보호막(35)에 저장된 산소 원자와 함께 산화물 반도체층(33)에 공급된다.
또한, 제3 실시 형태에서는 적층막에서의 Al층이 전부 제거되지는 않으며, 잔존하는 Al층은 배선층(36)으로서 이용된다. 즉, 적층막 형성 공정을 통해 타겟의 표면을 개질함으로써 보호막의 막질의 변화가 억제되면서, Al층이 배선층(36)으로서 이용될 수 있다. 또한, Al2O3층 및 Al층은 동일한 스퍼터링 시스템 내에서 동일한 타겟을 이용하여 연속적으로 성막될 수 있다.
다음으로, 도 10d에 도시된 바와 같이, 스토퍼층(34), 보호막(35), 배선층(36) 및 보호 금속(37)의 일부가, 예를 들어 포토리소그래피 방법을 이용한 드라이 에칭 방법을 이용하여, 산화물 반도체층(33)의 표면까지 일괄적으로 제거되고, 이에 의해 컨택트 홀(H2)을 형성한다.
후속하여, 도 10e에 도시된 바와 같이, 예를 들어 스퍼터링 방법을 이용하여, 소스/드레인 전극(38)이 되는 층이 보호 금속(37) 상에 성막되고, 그 후, 예를 들어 포토리소그래피 방법을 이용한 웨트 에칭 방법을 이용하여, 소스/드레인 전극(38)의 소정의 형상으로 패터닝된다. 이 경우에, 소스/드레인 전극(38)이 컨택트 홀(H2) 내에 매립되도록 형성되고, 이에 의해 산화물 반도체층(33)에 대한 전기적 접속을 확보한다.
다음으로, 도 10f에 도시된 바와 같이, 배선층(36), 보호 금속(37) 및 소스/드레인 전극(38)의 채널(33C)에 대응하는 영역이, 예를 들어 포토리소그래피 방법을 이용한 웨트 에칭 방법을 이용하여 보호막(35)의 표면까지 일괄적으로 제거된다. 그 결과, 채널(33C) 바로 위의 영역의 배선층(36)에 개구(36a)가 형성되고, 소스/드레인 전극(38)이 2개의 부분으로 분리(절연)된다.
마지막으로, 도 10g에 도시된 바와 같이, 기판(30) 전체에 대해 어닐링 처리가 수행된다. 이 경우에, 어닐링 처리는 상술한 제1 실시 형태에서와 동일한 분위기에서, 예를 들어 200 내지 300℃의 온도하에서 약 0.5 시간 내지 2시간 동안 수행된다. 그 결과, 보호막(35) 및 스토퍼층(34)에 저장되어 있는 산소 원자가 산화물 반도체층(33)에 공급되고, 이에 의해 산화물 반도체층(33)에서의 특성의 회복 및 열화 방지를 실현한다. 이에 의해, 도 9에 도시된 TFT 3가 완성된다.
[ TFT 3의 작용 및 효과]
상술한 바와 같이, 제3 실시 형태에서 TFT 3를 제조하는 프로세스는 스퍼터링 방법을 이용하여, 스토퍼층(34)을 개재하여 산화물 반도체층(33) 상에 보호막(35)로서의 Al2O3층과 배선층(36)으로서의 Al층을 연속적으로 성막하는 적층막 형성 공정을 포함한다. 여기에서, Al2O3층을 성막하는 과정에서는 위 제1 실시 형태에서 설명한 바와 같이, 타겟의 표면이 반응에 사용되는 산소 가스로 인해 변질하기 쉽다. 그러나, 그 후, Al층이 연속적으로 성막되고(산소를 사용하지 않는 스퍼터링이 수행됨), 이에 의해 타겟의 표면을 개질한다. 즉, 상술한 바와 같은 연속 성막을 수행함으로써, 성막 처리의 횟수가 증가하더라도, 성막 처리가 수행될 때마다 타겟의 표면이 개질된다. 그 결과, Al2O3층에서의 두께 및 막질(밀도, 굴절률 등)이 변화하기 어렵다. 그러므로, Al2O3층의 막질의 재현성이 향상되고, 따라서 보호막이 안정적으로 형성될 수 있다.
또한 제3 실시 형태에서는, 상술한 바와 같은 적층막 형성 공정을 완료한 후, Al층이 전부 제거되지는 않고 잔존하는 Al층이 배선층(36)으로서 이용된다. 즉, 적층막 형성 공정에서, 보호막(35)의 성막을 위한 스퍼터링 시스템과 동일한 스퍼터링 시스템 내에서 동일한 타겟을 이용하여 배선층(36)이 연속적으로 성막될 수 있다.
지금까지 설명한 바와 같이, 제3 실시 형태에서는 스퍼터링 방법을 이용하여 Al2O3층(보호막(23))과 Al층(게이트 전극(24))이 이 순서대로 산화물 반도체층(33) 상에(스토퍼층(34)을 성막한 후) 연속적으로 성막된다. 그 결과, Al2O3층의 성막 과정에서 변질된 타겟의 표면이 후속하는 Al층의 성막 과정에서 개질될 수 있다. 그러므로, 성막 처리의 횟수가 증가되더라도, 보호막에 있어서의 두께의 변화 및 막질의 변화를 억제하는 것이 가능하다. 그러므로, 제1 실시 형태에서와 동일한 효과를 얻는 것이 가능하다.
(구동용 기판에서의 구성예)
도 11은 제3 실시 형태의 TFT 3을, 예를 들어 유기 EL 표시 장치의 구동용 기판에 배치한 경우의 일 구성예를 나타낸다. 도 11에 도시된 바와 같이, 구동용 기판(4)에서, TFT 3의 주변에 예를 들어 유지 용량 소자 Cs와 게이트 콘택트부(4a)가 둘 다 제공되어 있다. 게이트 전극(31)은, TFT 3 뿐만 아니라 유지 용량 소자 Cs 및 게이트 콘택트부(4a)에 대응하는 영역에도 배치되어 있다. 또한, 유지 용량 소자 Cs에 대응하는 영역에 배치된 게이트 전극(31)을 하부 전극 31Cs로서 나타내고 있다.
유지 용량 소자 Cs에서는, TFT 3의 적층 구조와 거의 유사한 적층 구조에 있어서, 스토퍼층(34), 보호막(35), 배선층(36) 및 보호 금속(37)이 에칭 방법을 이용하여 선택적으로 에칭된다(컨택트 홀(H2a)이 형성됨). 상부 전극(38) Cs가 컨택트 홀(H2a) 내에 매립되도록 제공된다. 컨택트 홀(H2a)은 컨택트 홀(H2)과 동일한 공정으로 형성될 수 있다. 또한, 상부 전극(38) Cs는 소스/드레인 전극(38)과 동일한 공정으로 패터닝될 수 있다.
게이트 접촉부(4a)에서는, 게이트 전극(31)의 표면에 도달하도록 게이트 절연막(32), 산화물 반도체층(33), 스토퍼층(34), 보호막(35) 및 평탄화막(40)을 완전히 관통하여 연장되는 컨택트 홀(H3)이 형성된다.
기판(30) 상에는 TFT 3, 유지 용량 소자 Cs 및 게이트 접촉부(4a)를 덮도록 예를 들어 폴리이미드로 이루어지는 평탄화막(40)이 제공된다. 평탄화막(40)은 TFT 3에서 소스/드레인 전극(38)의 표면까지 연장되는 컨택트 홀(H4)을 갖는다.
예를 들어, AlNd합금으로 이루어지는 양극 전극(41)이 컨택트 홀(H3, H4) 내에 매립되도록 배치되고 양극 전극(41) 상에는 화소간 절연막(42)이 제공된다.
상술한 바와 같은 구동용 기판(4)은, 예를 들어 다음과 같이 제조될 수 있다. 즉, 먼저, 상술한 TFT 3를 제조하는 프로세스(도 10a 및 도 10b)에서 설명한 바와 같은 방식으로, 게이트 전극(31), 게이트 절연막(32), 산화물 반도체층(33) 및 스토퍼층(34)이 이 순서대로 기판(30) 상에 성막된다. 그러나, 게이트 전극(31)은 TFT 3, 유지 용량 소자 Cs 및 게이트 접촉부(4a)의 영역에 배치되도록 패터닝을 통해 형성된다. 후속하여, 도 10c를 참조하여 설명한 바와 같은 방식으로, 상술한 적층막 형성 공정에 의해 보호막(35) 및 배선층(36)이 스토퍼층(34) 상에 형성된다. 또한, 보호 금속(37)이 배선층(36) 상에 성막된다.
그 후, 스토퍼층(34), 보호막(35), 배선층(36) 및 보호 금속(37)의 일부를 산화물 반도체층(33)의 표면까지 일괄적으로 제거하고, 이에 의해 도 10d를 참조하여 설명한 바와 같은 방식으로 컨택트 홀(H2)을 형성한다. 이 경우에, 유지 용량 소자 Cs에서의 컨택트 홀(H2a)이 컨택트 홀(H2)의 형성과 동시에 형성된다. 후속하여, 소스/드레인 전극(38)(상부 전극(38) Cs)이 도 10e를 참조하여 설명한 방식으로 컨택트 홀(H2, H2a)내에 매립되도록 보호 금속(37) 상에 성막된다.
다음으로, 도 10f를 참조하여 설명한 방식으로, 예를 들어 포토리소그래피 방법을 이용한 웨트 에칭을 이용하여, 배선층(36), 보호 금속(37) 및 소스/드레인 전극(38)의 채널(33C)에 대응하는 영역들이 보호막(35)의 표면까지 일괄적으로 제거된다. 이 경우에, 유지 용량 소자 Cs 및 게이트 접촉부(4a)에서의 패터닝도 위 공정과 동시에 수행된다.
그 후, 평탄화막(40)이 성막되고, 컨택트 홀(H3 및 H4)이 모두 평탄화막(40)에 형성된다. 구체적으로, 평탄화막(40)은 TFT 3에서의 소정의 영역(소스/드레인 전극(38)에 대응하는 영역) 및 게이트 접촉부(4a)에서의 소정의 영역(게이트 전극(31)에 대응하는 영역)의 선택 영역에서 선택적으로 에칭된다. 그 결과, TFT 3에 컨택트 홀(H4)이 형성되고, 게이트 접촉부(4a)에 개구(컨택트 홀(H3)에서의 평탄화막(40)의 개구부)가 형성된다. 그 후, 게이트 접촉부(4a)에서, 상술한 개구부가 하부층까지 더 에칭되고, 이로 인해 게이트 전극(31)의 표면까지 보호막(35), 스토퍼층(34), 산화물 반도체층(33) 및 게이트 절연막(32)이 선택적으로 에칭된다. 그 결과, 게이트 접촉부(4a)에 컨택트 홀(H3)이 형성된다.
예를 들어 스퍼터링 방법을 이용하여, 이러한 방식으로 형성된 컨택트 홀(H3 및 H4) 내에 매립되도록 양극 전극(41)이 형성된다. 그 후, 화소간 절연막(42)이 성막되고, 양극 전극(41)에 대응하는 영역에 개구가 형성된다. 유기 EL 표시 장치를 제조하기 위한 후속 프로세스는 상술한 제1 실시 형태에서 설명한 바와 같음을 주목한다. 도 10g를 참조하여 설명한 어닐링 처리는, 평탄화막(40)의 형성 후 또는 화소간 절연막(42)의 형성 후에 수행되기만 하면 된다는 것을 주목한다.
4. 표시 장치
[표시 장치의 구성 및 화소 회로의 구성]
다음으로, 본 발명의 제1 내지 제3 실시 형태에 따른 TFT 1 내지 TFT 3 중 임의의 하나를 사용한 표시 장치의 전체 구성 및 이 표시 장치를 구성하는 화소 회로의 구성에 대해 설명한다. 도 12는 유기 EL 표시 장치로서 이용되고 주변 회로를 포함하는 표시 장치의 전체 구성을 도시한다. 이러한 방식으로, 예를 들어 기판(10)(또는 기판(20, 30)) 상에는 각각 유기 EL 소자를 포함하는 복수의 화소 PXLC가 매트릭스 형상으로 배치되어 있는 표시 영역(50)이 형성된다. 표시 영역(50)의 주변에는, 신호선 구동 회로로서의 수평 셀렉터(HSEL : horizontal selector)(51), 주사선 구동 회로로서의 기입 스캐너(WSCN : write scanner)(52), 전원선 구동 회로로서의 전원 스캐너(DSCN : power source scanner)(53)가 제공된다.
표시 영역(50)에서는, 복수의 신호선 DTL1 내지 DTLn(n : 정수)이 열방향으로 배치되고, 복수의 주사선 WSL1 내지 WSLm(m : 정수)이 행방향으로 배치되어 있다. 또한, 각 신호선 DTL과 각 주사선 WSL 사이의 교차점에는 화소 PXLC(R, G 및 B에 대응하는 화소 중 하나)가 제공된다. 각 신호선 DTL은 수평 셀렉터(51)에 접속되고, 수평 셀렉터(51)로부터 각 신호선 DTL에 영상 신호가 공급된다. 각 주사선 WSL은 기입 스캐너(52)에 접속되고, 기입 스캐너(52)로부터 각 주사선 WSL에 주사 신호(선택 펄스)가 공급된다. 각 전원선 DSL은 전원 스캐너(53)에 접속되고, 전원 스캐너(53)로부터 각 전원선 DSL에 전원 신호(제어 펄스)가 공급된다.
도 13은 화소 PXLC의 구체적 회로 구성예를 도시한다. 각 화소 PXLC는 유기 EL 소자(5D)를 포함하는 화소 회로(50a)를 갖고 있다. 화소 회로(50a)는 샘플링 트랜지스터(5A), 구동용 트랜지스터(5B), 유지 용량 소자(5C) 및 유기 EL 소자(5D)를 갖는 액티브형 구동 회로이다. 이러한 구성 요소(5A 내지 5D) 중에서 샘플링 트랜지스터(5A)(또는 구동용 트랜지스터(5B))는 실시 형태들에서의 TFT 1 내지 TFT 3 중 임의의 하나에 대응한다. 또한, 유지 용량 소자(5C)는 상술한 제3 실시 형태에서 설명한 유지 용량 소자 Cs에 대응한다.
샘플링 트랜지스터(5A)의 게이트 단자는 대응하는 주사선 WSL에 접속된다. 또한, 샘플링 트랜지스터(5A)의 소스 단자 및 드레인 단자 중의 하나는 대응하는 신호선 DTL에 접속되고, 다른 하나는 구동용 트랜지스터(5B)의 게이트 단자에 접속되어 있다. 구동용 트랜지스터(5B)의 드레인 단자는 대응하는 전원선 DSL에 접속되고, 소스 단자는 유기 EL 소자(5D)의 양극 단자에 접속된다. 또한, 이 유기 EL 소자(5D)의 음극 단자는 접지 배선(5H)에 접속되어 있다. 접지 배선(5H)은 모든 화소 PXLC에 대해 공통으로 되도록 배선되어 있음을 주목한다. 유지 용량 소자(5C)는 구동용 트랜지스터(5B)의 소스 단자와 게이트 단자 사이에 배치되어 있다.
샘플링 트랜지스터(5A)는 주사선 WSL로부터 공급되는 주사 신호(선택 펄스)에 따라 전도함으로써 신호선 DTL로부터 공급되는 영상 신호의 신호 전위를 샘플링하고, 이에 의해 신호 전위를 유지 용량 소자(5C)에 유지한다. 구동용 트랜지스터(5B)는 소정의 제1 전위(미도시)로 설정된 전원선 DSL로부터 전류의 공급을 받고, 유지 용량 소자(5C)에 유지된 신호 전위에 따라 구동 전류를 유기 EL 소자(5D)에 공급한다. 유기 EL 소자(5D)는 이 구동용 트랜지스터(5B)로부터 공급된 구동 전류에 기초하여 영상 신호의 신호 전위에 대응하는 휘도로 발광한다.
이러한 회로 구성에서는, 주사선 WSL로부터 공급되는 주사 신호(선택 펄스)에 따라 샘플링 트랜지스터(5A)가 전도함으로써 신호선 DTL로부터 공급된 영상 신호의 신호 전위가 샘플링되고, 이에 의해 신호 전위를 유지 용량 소자(5C)에 유지한다. 또한 상술한 소정의 제1 전위로 설정된 전원선 DSL로부터 구동용 트랜지스터(5B)에 전류가 공급되고, 유지 용량 소자(5C)에 유지된 신호 전위에 따라 구동 전류가 유기 EL 소자(5D)(적색, 녹색 및 청색의 유기 EL 소자 각각)에 공급된다. 또한, 각 유기 EL 소자(5D)는 구동용 트랜지스터(5B)로부터 공급된 구동 전류에 기반하여 영상 신호의 신호 전위에 대응하는 휘도로 발광한다. 그 결과, 영상 신호에 기초한 화상이 표시 장치에 표시된다.
5. 적용예
이하, 상술한 TFT 1 내지 TFT 3 중 임의의 하나를 이용한 표시 장치가 적용되는 전자 장치의 적용예에 대해 설명하겠다. 전자 장치로서는, 예를 들어 텔레비전 세트, 디지털 카메라, 노트북 퍼스널 컴퓨터, 이동 전화기 등과 같은 모바일 단말 장치, 비디오 카메라 등을 들 수 있다. 즉, 상술한 표시 장치는, 외부로부터 전자 장치에 입력된 영상 신호 또는 전자 장치에서 생성된 영상 신호가 화상 또는 영상의 형태로 표시되는 모든 분야의 전자 장치의 표시 장치에 적용될 수 있다.
(모듈)
상술한 표시 장치는, 예를 들어 도 14에 도시된 바와 같은 모듈로서, 후술하는 제1 내지 제5 적용예로서 예시된 각종 전자 장치에 통합된다. 이 모듈에는, 밀봉용 기판(60)으로부터 노출된 영역(210)이 기판(10)(또는 기판(20, 30))의 일측에 제공되고, 수평 셀렉터(51), 기입 스캐너(52) 및 전원 스캐너(53)의 배선이 연장되어 노출 영역(210)에서 외부 접속 단자(미도시)를 형성하도록 되어 있다. 이러한 외부 접속 단자에는 신호의 입출력을 위한 플렉서블 인쇄 기판(FPC；Flexible Printed Circuit)(220)이 제공될 수 있다.
(제1 적용예 )
도 15는 도 12에 도시된 표시 장치가 적용되는 제1 적용예로서의 텔레비젼 세트의 외관을 도시한 사시도이다. 텔레비젼 세트는, 예를 들어 전면 판(310) 및 필터 글라스(320)로 구성된 화상 표시 화면부(300)를 포함한다. 이 경우, 화상 표시 화면부(300)가 도 12에서 도시된 표시 장치에 대응한다.
(제2 적용예 )
도 16a 및 도 16b는 각각 도 12에 도시된 표시 장치가 적용되는 제2 적용예로서의 디지털 카메라의 각각의 외관을 도시하는 사시도이다. 디지털 카메라는, 예를 들어 플래쉬용 발광부(410), 표시부(420), 메뉴 스위치(430) 및 셔터 버튼(440)을 포함한다. 이 경우, 표시부(420)가 도 12에 도시된 표시 장치에 대응한다.
(제3 적용예 )
도 17은 도 12에 도시된 표시 장치가 적용되는 제3 적용예로서의 노트북 퍼스널 컴퓨터의 외관을 도시하는 사시도이다. 노트북 퍼스널 컴퓨터는, 예를 들어 본체(510), 문자 등이 입력될 때 조작되는 키보드(520), 및 화상이 표시되는 표시부(530)를 포함한다. 이 경우, 표시부(530)가 도 12에 도시된 표시 장치에 대응한다.
(제4 적용예 )
도 18은 도 12에 도시된 표시 장치가 적용되는 제4 적용예로서의 비디오 카메라의 외관을 도시하는 사시도이다. 비디오 카메라는, 예를 들어 본체부(610), 전방을 향한 측면에 제공되어 피사체의 화상을 촬상하는 렌즈(620), 피사체의 화상이 촬상될 때 조작되는 시작/정치 스위치(630), 및 표시부(640)를 포함한다. 이 경우, 표시부(640)가 도 12에 도시된 표시 장치에 대응한다.
(제5 적용예 )
도 19a 내지 도 19g는, 도 12에 도시된 표시 장치가 적용되는 제5 적용예로서의 이동 전화기의 외관을 각각 도시하는 도면이다. 이동 전화기는, 예를 들어 상측 샤시(710)와 하측 샤시(720)가 연결부(힌지부)(730)를 통해 서로 연결되는 방식으로 구성되어 있다. 이동 전화기는, 예를 들어 상측 샤시(710), 하측 샤시(720) 및 연결부(힌지부)(730) 외에, 디스플레이(740), 서브디스플레이(750), 픽쳐 라이트(760) 및 카메라(770)를 포함한다. 이 경우, 이 구성 요소들 중에서 디스플레이(740) 또는 서브디스플레이(750)가 도 12에 도시된 표시 장치에 대응한다.
본 발명이 실시 형태를 제시하여 설명되었지만, 본 발명은 이에 한정되지 않고 다양한 변경이 이루어질 수 있다. 예를 들어, 상술한 실시 형태에서는, 스토퍼층을 갖는 구조를 예시함으로써 보텀 게이트 구조를 갖는 TFT가 설명되었지만 스토퍼층이 반드시 제공되어야 하는 것은 아닐 수도 있다.
또한, 본 발명은 상술한 실시 형태에서 설명한 구조에 대해 전혀 한정되지 않으며, 산화물 반도체층의 보호막이 Al2O3층과 Al층의 적층막을 형성하기 위한 공정을 거쳐 형성되기만 한다면, 본 발명은 다양한 구조를 갖는 TFT에 각각 적용될 수 있다. 또한, 층의 재료 및 두께, 제조 프로세스 등은 상술한 것에 한정되지 않는다.
본 발명은 2010년 11월 5일에 일본 특허청에 제출된 일본 우선권 특허 출원 2010-248399호에서 개시된 것에 관련된 내용을 포함하며, 그 전체 내용은 본 명세서에 참고로 원용된다.
당업자들은, 첨부되는 특허청구범위 또는 그 동등물의 범위에 포함되는 한 설계 요건 및 다른 요인에 따라 각종 변경, 결합, 부분결합 및 변형이 발생할 수 있음을 이해할 것이다.
10 : 기판
11 : 게이트 전극
12 : 게이트 절연막
13 : 산화물 반도체층
14 : 스토퍼층
15 : 소스/드레인 전극

Claims (10)

  1. 게이트 절연막을 개재하여 게이트 전극과 산화물 반도체층이 배치되어 있고, 소스/드레인 전극이 상기 산화물 반도체층에 전기적으로 접속되어 있는 구조를 갖는 박막 트랜지스터를 제조하는 방법으로서,
    상기 소스/드레인 전극, 상기 게이트 절연막 및 상기 산화물 반도체층 중 임의의 하나 상에, 스퍼터링을 이용하여 보호막으로서의 산화 알루미늄(Al2O3)층과 알루미늄(Al)층을 이 순서대로 연속적으로 성막하는 단계를 포함하는, 박막 트랜지스터 제조 방법.
  2. 제1항에 있어서,
    기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 절연막을 개재하여 상기 게이트 전극 상에 상기 산화물 반도체층을 형성하는 단계; 및
    상기 산화물 반도체층 상에 상기 소스/드레인 전극을 형성하는 단계를 더 포함하고,
    상기 소스/드레인 전극이 형성된 후, 상기 방법은,
    상기 소스/드레인 전극, 상기 게이트 절연막 및 상기 산화물 반도체층 중 임의의 하나 상에, 스퍼터링을 이용하여 상기 보호막으로서의 상기 산화 알루미늄(Al2O3)층과 상기 알루미늄(Al)층을 이 순서대로 연속적으로 성막하는 단계, 및
    상기 소스/드레인 전극, 상기 게이트 절연막 및 상기 산화물 반도체층 중 임의의 하나 상에, 스퍼터링을 이용하여 상기 보호막으로서의 상기 산화 알루미늄(Al2O3)층과 상기 알루미늄(Al)층을 이 순서대로 연속적으로 성막하여 형성된 임의의 상기 알루미늄층을 제거하는 단계를 포함하는, 박막 트랜지스터 제조 방법.
  3. 제2항에 있어서,
    상기 알루미늄층이 제거된 후, 상기 산화 알루미늄층 상에, 상기 산화 알루미늄층의 산소 농도보다 낮은 산소 농도를 갖는 다른 산화 알루미늄층이 형성되는, 박막 트랜지스터 제조 방법.
  4. 제1항에 있어서,
    기판 상에 상기 산화물 반도체층을 형성하는 단계; 및
    상기 산화물 반도체층 상의 선택 영역에 상기 게이트 절연막을 형성하는 단계를 더 포함하고,
    상기 게이트 절연막이 형성된 후, 상기 방법은,
    상기 소스/드레인 전극, 상기 게이트 절연막 및 상기 산화물 반도체층 중 임의의 하나 상에, 스퍼터링을 이용하여 상기 보호막으로서의 상기 산화 알루미늄(Al2O3)층과 상기 알루미늄(Al)층을 이 순서대로 연속적으로 성막하는 단계,
    층간 절연막을 개재하여 상기 알루미늄층 상에 상기 소스/드레인 전극을 형성하는 단계, 및
    상기 알루미늄층을 상기 게이트 전극으로서 이용하는 단계를 더 포함하는, 박막 트랜지스터 제조 방법.
  5. 제1항에 있어서,
    기판 상의 선택 영역에 상기 게이트 전극을 형성하는 단계; 및
    상기 게이트 절연막을 개재하여 상기 게이트 전극 상에 상기 산화물 반도체층을 형성하는 단계를 더 포함하고,
    상기 산화물 반도체층이 형성된 후, 상기 방법은,
    상기 소스/드레인 전극, 상기 게이트 절연막 및 상기 산화물 반도체층 중 임의의 하나 상에, 스퍼터링을 이용하여 상기 보호막으로서의 상기 산화 알루미늄(Al2O3)층과 상기 알루미늄(Al)층을 이 순서대로 연속적으로 성막하는 단계,
    상기 알루미늄층의 상기 게이트 전극에 대응하는 영역의 적어도 일부에 개구를 형성하는 단계, 및
    상기 알루미늄층 상에 상기 소스/드레인 전극을 형성하는 단계를 포함하는, 박막 트랜지스터 제조 방법.
  6. 제1항에 있어서,
    상기 스퍼터링은, 상기 산화 알루미늄층을 성막할 때 알루미늄을 타겟 재료로서 이용하여 산소(O2)를 함유하는 분위기에서 행해지고,
    상기 스퍼터링은, 상기 알루미늄층이 성막될 때 상기 산화 알루미늄층을 성막하는 데 사용되는 상기 타겟 재료를 이용하여 산소를 함유하지 않는 분위기에서 행해지는, 박막 트랜지스터 제조 방법.
  7. 게이트 절연막을 개재하여 게이트 전극 및 산화물 반도체층이 배치되어 있고, 소스/드레인 전극이 상기 산화물 반도체층에 전기적으로 접속되어 있는 구조를 갖는 박막 트랜지스터로서,
    상기 산화물 반도체층 상에 또는 상기 게이트 절연막 상에 보호막으로서의 산화 알루미늄(Al2O3)층과 알루미늄(Al)층을 이 순서대로 갖는 적층막이 배치되어 있는, 박막 트랜지스터.
  8. 제7항에 있어서,
    상기 박막 트랜지스터는 기판 상에 상기 산화물 반도체층을 포함하고,
    상기 산화물 반도체층 상의 선택 영역에 상기 게이트 절연막 및 상기 적층막이 이 순서대로 적층되며,
    층간 절연막을 개재하여 상기 적층막 상에 상기 소스/드레인 전극이 배치되고,
    상기 적층막의 상기 알루미늄층은 상기 게이트 전극으로서 기능하는, 박막 트랜지스터.
  9. 제7항에 있어서,
    상기 박막 트랜지스터는 기판 상의 선택 영역에 상기 게이트 전극을 포함하고,
    상기 게이트 전극 상에 상기 게이트 절연막, 상기 산화물 반도체층, 및 상기 적층막이 이 순서대로 적층되며,
    상기 알루미늄층 상에 상기 소스/드레인 전극이 배치되어 있는, 박막 트랜지스터.
  10. 제9항에 있어서,
    상기 적층막의 상기 알루미늄층은 상기 게이트 전극에 대응하는 영역의 적어도 일부에서 개구를 갖는, 박막 트랜지스터.
KR1020110111518A 2010-11-05 2011-10-28 박막 트랜지스터 및 그 제조 방법 KR101815324B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010248399A JP5668917B2 (ja) 2010-11-05 2010-11-05 薄膜トランジスタおよびその製造方法
JPJP-P-2010-248399 2010-11-05

Publications (2)

Publication Number Publication Date
KR20120048489A true KR20120048489A (ko) 2012-05-15
KR101815324B1 KR101815324B1 (ko) 2018-01-04

Family

ID=46018746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110111518A KR101815324B1 (ko) 2010-11-05 2011-10-28 박막 트랜지스터 및 그 제조 방법

Country Status (5)

Country Link
US (1) US8906738B2 (ko)
JP (1) JP5668917B2 (ko)
KR (1) KR101815324B1 (ko)
CN (1) CN102456581B (ko)
TW (1) TWI442577B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150029959A (ko) * 2013-09-11 2015-03-19 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 포함하는 표시장치
US9887251B2 (en) 2013-12-17 2018-02-06 Samsung Display Co., Ltd. Thin film transistor array substrate, organic light-emitting display apparatus, and method of manufacturing the thin film transistor array substrate
CN111052397A (zh) * 2017-10-31 2020-04-21 株式会社爱发科 薄膜晶体管及其制造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI624878B (zh) 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP2012204548A (ja) * 2011-03-24 2012-10-22 Sony Corp 表示装置およびその製造方法
WO2013137081A1 (ja) * 2012-03-12 2013-09-19 シャープ株式会社 表示パネル
JP5838119B2 (ja) * 2012-04-24 2015-12-24 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
WO2014171056A1 (ja) 2013-04-19 2014-10-23 パナソニック株式会社 薄膜半導体装置、有機ｅｌ表示装置、及びそれらの製造方法
WO2014171054A1 (ja) 2013-04-19 2014-10-23 パナソニック株式会社 酸化アルミニウム膜用のエッチング液と、当該エッチング液を用いた薄膜半導体装置の製造方法
US9356156B2 (en) * 2013-05-24 2016-05-31 Cbrite Inc. Stable high mobility MOTFT and fabrication at low temperature
WO2015001755A1 (ja) 2013-07-05 2015-01-08 パナソニック株式会社 薄膜トランジスタ素子とその製造方法及び表示装置
JP6345544B2 (ja) * 2013-09-05 2018-06-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN103474433B (zh) * 2013-09-09 2016-10-26 深圳莱宝高科技股份有限公司 一种薄膜晶体管阵列基板及其制作方法
US9472678B2 (en) * 2013-12-27 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102188690B1 (ko) 2014-01-20 2020-12-09 삼성디스플레이 주식회사 박막트랜지스터, 그의 제조방법 및 박막트랜지스터를 구비하는 평판 표시장치
US10361290B2 (en) * 2014-03-14 2019-07-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising adding oxygen to buffer film and insulating film
WO2015170450A1 (ja) 2014-05-09 2015-11-12 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板及びその製造方法
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
CN104409415B (zh) * 2014-12-03 2017-03-15 重庆京东方光电科技有限公司 一种阵列基板及其制备方法、显示装置
CN104766802B (zh) * 2015-03-26 2019-05-03 深圳市华星光电技术有限公司 液晶显示面板、阵列基板及其薄膜晶体管的制造方法
JP6611521B2 (ja) * 2015-08-25 2019-11-27 三菱電機株式会社 薄膜トランジスタ及びアレイ基板
JP2017123427A (ja) * 2016-01-08 2017-07-13 株式会社ジャパンディスプレイ 薄膜トランジスタ
JP6689108B2 (ja) * 2016-03-22 2020-04-28 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
US11261533B2 (en) * 2017-02-10 2022-03-01 Applied Materials, Inc. Aluminum plating at low temperature with high efficiency
JP7109902B2 (ja) * 2017-10-26 2022-08-01 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP7327940B2 (ja) * 2019-01-10 2023-08-16 株式会社ジャパンディスプレイ 半導体装置及び表示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11181564A (ja) * 1997-12-19 1999-07-06 Sony Corp アルミナの成膜方法及び磁気抵抗効果型磁気ヘッド
JP3430036B2 (ja) * 1998-10-29 2003-07-28 松下電器産業株式会社 薄膜の形成方法及び半導体発光素子の製造方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4141309B2 (ja) * 2003-04-15 2008-08-27 シャープ株式会社 半導体装置およびその製造方法
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
JP5099740B2 (ja) 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
JP5235333B2 (ja) * 2006-05-26 2013-07-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8173487B2 (en) * 2007-04-06 2012-05-08 Sharp Kabushiki Kaisha Semiconductor element, method for manufacturing same, and electronic device including same
JP5305730B2 (ja) * 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の製造方法ならびにその製造装置
TWI500160B (zh) * 2008-08-08 2015-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
KR20110028393A (ko) 2008-08-29 2011-03-17 가부시키가이샤 아루박 전계 효과형 트랜지스터의 제조 방법 및 제조 장치
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
KR101659703B1 (ko) * 2008-11-07 2016-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5515281B2 (ja) 2008-12-03 2014-06-11 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
JP2010205987A (ja) * 2009-03-04 2010-09-16 Sony Corp 薄膜トランジスタおよびその製造方法並びに表示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150029959A (ko) * 2013-09-11 2015-03-19 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 포함하는 표시장치
US9887251B2 (en) 2013-12-17 2018-02-06 Samsung Display Co., Ltd. Thin film transistor array substrate, organic light-emitting display apparatus, and method of manufacturing the thin film transistor array substrate
CN111052397A (zh) * 2017-10-31 2020-04-21 株式会社爱发科 薄膜晶体管及其制造方法
CN111052397B (zh) * 2017-10-31 2023-07-14 株式会社爱发科 薄膜晶体管及其制造方法

Also Published As

Publication number Publication date
TWI442577B (zh) 2014-06-21
CN102456581A (zh) 2012-05-16
JP5668917B2 (ja) 2015-02-12
JP2012099757A (ja) 2012-05-24
CN102456581B (zh) 2016-10-05
KR101815324B1 (ko) 2018-01-04
TW201234603A (en) 2012-08-16
US8906738B2 (en) 2014-12-09
US20120112182A1 (en) 2012-05-10

Similar Documents

Publication Publication Date Title
KR101815324B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR101732866B1 (ko) 반도체 장치
KR101690799B1 (ko) 박막 트랜지스터 및 표시 장치 및 전자 기기
JP4752925B2 (ja) 薄膜トランジスタおよび表示装置
KR101671544B1 (ko) 반도체 장치, 표시 장치 및 전자 기기
US9312279B2 (en) Thin film transistor array substrate, method of manufacturing the same, and display apparatus including the same
US20110215328A1 (en) Thin film transistor, method of manufacturing the thin film transistor, and display device
CN102738145B (zh) 显示装置和电子设备
US8633479B2 (en) Display device with metal oxidel layer and method for manufacturing the same
US20120211755A1 (en) Thin film transistor, manufacturing method of thin film transistor and display
JP2010182819A (ja) 薄膜トランジスタおよび表示装置
KR20140135655A (ko) 반도체 장치
TW201227970A (en) Semiconductor device
US9698273B2 (en) Thin film transistor, method of manufacturing the same, display unit, and electronic apparatus
US10847594B2 (en) Organic light emitting display device
CN102683383A (zh) 显示装置和电子设备
US8981368B2 (en) Thin film transistor, method of manufacturing thin film transistor, display, and electronic apparatus
JP2013206919A (ja) 薄膜トランジスタおよびその製造方法ならびに表示装置
US11257885B2 (en) Organic light emitting display device and method of manufacturing organic light emitting display device
JP2016103605A (ja) 薄膜トランジスタおよびその製造方法、ならびに表示装置および電子機器
JP2013165108A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置および電子機器

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant