CN102693939B - 显示装置、显示装置的制造方法和电子设备 - Google Patents

显示装置、显示装置的制造方法和电子设备 Download PDF

Info

Publication number
CN102693939B
CN102693939B CN201210075857.0A CN201210075857A CN102693939B CN 102693939 B CN102693939 B CN 102693939B CN 201210075857 A CN201210075857 A CN 201210075857A CN 102693939 B CN102693939 B CN 102693939B
Authority
CN
China
Prior art keywords
film
layer
source
display device
photomask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210075857.0A
Other languages
English (en)
Other versions
CN102693939A (zh
Inventor
石井孝英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Design And Development Contract Society
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Publication of CN102693939A publication Critical patent/CN102693939A/zh
Application granted granted Critical
Publication of CN102693939B publication Critical patent/CN102693939B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供了显示装置、显示装置的制造方法和电子设备。该制造显示装置的方法包括：在衬底上形成栅电极；通过光刻技术形成层叠膜。该层叠膜在栅极绝缘膜夹置于中间的状态下设置在栅电极上方并且包括半导体层、源极/漏极电极和/或像素电极、平坦化膜以及像素隔离膜。该制造方法还包括在形成层叠膜之后按照顺序形成功能层和公共电极。该功能层包括有机电场发光层。在形成层叠膜的过程中，在层叠膜的至少一部分中一同对两个以上膜进行图案化。

Description

显示装置、显示装置的制造方法和电子设备
技术领域
本公开涉及具有光刻工艺的显示装置的制造方法和由此制造的显示装置。
背景技术
在诸如有机EL(电致发光)显示装置的平板显示器中，适合于驱动像素的薄膜晶体管(TFT)、互连层和其他组件布置在衬底上，并且包括有机EL层的像素形成在其顶部(例如，日本专利公开No.2001-195008)。在在这种显示装置的制造步骤中，通过基于光刻技术的薄膜形成工艺来将每个层图案化。
发明内容
在基于上述光刻技术的制造过程中，使用了其上已经预先绘制了各个层的图案的光掩模。然而，TFT和电容元件首先形成在衬底上，并且之后涂布有平坦化膜，之后在平坦化膜上形成像素电极和像素隔离膜的图案。因此，不同的光掩模对于每个层的图案化是必要的。此外，在每个图案化步骤，光掩模和其他材料是必要的，并且所形成的层经受涂布、曝光、显影、后烘烤和其他步骤，由此导致更多的膜形成步骤和更高的成本。
已经考虑到上述内容来进行了本公开，并且期望提供能够以低成本和简单工艺制造的显示装置，制造该装置的方法以及具有该装置的电子设备。
根据本公开的实施例的显示装置的制造方法包括在衬底上形成栅电极，并且通过光刻技术形成层叠膜。该层叠膜在栅极绝缘膜夹置于中间的状态下设置在栅电极上方并且包括半导体层、源极/漏极电极和/或像素电极、平坦化膜以及像素隔离膜。制造方法还包括在形成层叠膜之后按照顺序形成功能层和公共电极。功能层包括有机电场发光层。在形成层叠膜的过程中，在层叠膜的至少一部分中一同对两个以上膜进行图案化。
在根据本发明的另一个实施例的显示装置的制造方法中，在衬底上形成栅电极之后，在层叠膜形成步骤中通过光刻技术形成层叠膜。该层叠膜在栅极绝缘膜夹置于其间的状态下设置在栅电极上方并且包括半导体层、源极/漏极电极和/或像素电极、平坦化膜以及像素隔离膜。之后，按照顺序形成功能层和公共电极，由此形成显示装置。功能层包括有机电场发光层。在形成层叠膜的过程中，在层叠膜的至少一部分中一同对两个以上膜进行图案化，由此有助于相比于一次进行一个层的图案化更少地消耗光掩模。此外，该制造方法有助于减小光刻胶和其他材料的消耗并且有助于更少的步骤数目。
根据本公开的另一个实施例的显示装置包括：设置在衬底上的栅电极；在栅极绝缘膜夹置于中间的状态下设置在栅电极上方的层叠膜，层叠膜包括半导体层、源极/漏极电极和/或像素电极、平坦化膜以及像素隔离膜；功能层，其设置在层叠膜的像素隔离膜上并且包括有机电场发光层；以及设置在功能层上的公共电极。开口设置在层叠膜的至少一部分中以穿透两个以上层。
根据本发明的另一个实施例的电子设备包括根据本公开的实施例的显示装置。
根据本公开的另一个实施例的显示装置的制造方法在衬底上形成栅电极之后通过光刻技术形成层叠膜。该层叠膜在栅极绝缘膜夹置于中间的状态下设置在栅电极上方并且包括半导体层、源极/漏极电极和/或像素电极、平坦化膜以及像素隔离膜。之后，该制造方法按照顺序形成功能层和公共电极，由此形成显示装置。功能层包括有机电场发光层。在形成层叠膜的过程中，在层叠膜的至少一部分中一同对两个以上膜进行图案化，由此有助于更少地消耗光掩模、光刻胶和其他材料并且有助于更少的步骤数目。这允许通过低成本和简单的过程制造显示装置。
根据本公开的实施例的显示装置不仅包括设置在衬底上的栅电极，还包括层叠膜。该层叠膜在栅极绝缘膜夹置于中间的状态下设置在栅电极上方并且包括半导体层、源极/漏极电极和/或像素电极、平坦化膜以及像素隔离膜。开口设置在层叠膜的至少一部分中以穿透两个以上层。这有助于更少地消耗光掩模、光刻胶和其他材料并且有助于更少的步骤数目，由此允许通过低成本和简单的过程制造显示装置。
附图说明
图1示出了根据本公开的第一实施例的显示装置的截面结构；
图2A和图2B是按照步骤顺序示出了图1中的TFT的制造方法的图；
图2C和图2D是示出了从图2A和图2B继续的步骤的图；
图2E是示出了从图2C和图2D继续的步骤的图；
图2F是示出了从图2E继续的步骤的图；
图2G是示出了从图2F继续的步骤的图；
图2H是示出了从图2G继续的步骤的图；
图3A和图3B是按照步骤顺序示出了根据比较示例的TFT制造方法的图；
图3C和图3D是示出了从图3A和图3B继续的步骤的图；
图3E是示出了从图3C和图3D继续的步骤的图；
图3F是示出了从图3E继续的步骤的图；
图3G是示出了从图3F继续的步骤的图；
图3H是示出了从图3G继续的步骤的图；
图4是示出了实施例的电流电压特性的图；
图5示出了根据本公开的第二实施例的显示装置的截面结构；
图6A是按照步骤顺序示出了图5中的显示装置的制造方法的图；
图6B是示出了从图6A继续的步骤的图；
图6C是示出了从图6B继续的步骤的图；
图6D是示出了从图6C继续的步骤的图；
图6E是示出了从图6D继续的步骤的图；
图6F是示出了从图6E继续的步骤的图；
图7是示出了在电阻减小处理(氩等离子体处理)处理时间与面电阻之间的关系的特性图；
图8示出了根据本公开的第三实施例的显示装置的截面结构；
图9A和图9B是按照步骤顺序示出了图8中的显示装置的制造方法的图；
图9C是示出了从图9A和图9B继续的步骤的图；
图9D是示出了从图9C继续的步骤的图；
图9E是示出了从图9D继续的步骤的图；
图9F是示出了从图9E继续的步骤的图；
图9G是示出了从图9F继续的步骤的图；
图10示出了根据本公开的第四实施例的显示装置的截面结构；
图11A和图11B是按照步骤顺序示出了图10中的显示装置的制造方法的图；
图11C和图11D是示出了从图11A和图11B继续的步骤的图；
图11E是示出了从图11C和图11D继续的步骤的图；
图11F是示出了从图11E继续的步骤的图；
图11G是示出了从图11F继续的步骤的图；
图11H是示出了从图11G继续的步骤的图；
图11I是示出了从图11H继续的步骤的图；
图12是示出了包括根据实施例的显示装置的外围电路的整体构造的图；
图13是示出了图12中示出的像素的电路构造的图；
图14是示出了包括图12中示出的显示装置的模块的示意性构造的平面图；
图15是示出了应用示例1的外观的立体图；
图16A是示出了从前方观察的应用示例2的外观的立体图，并且图16B是示出了从后方观察的外观的立体图；
图17是示出了应用示例3的外观的立体图；
图18是示出了应用示例4的外观的立体图；并且
图19A是处于打开位置的应用示例5的前视图，图19B是其侧视图，图19C是处于关闭位置的前视图，图19D是左视图，图19E是右视图，图19F是俯视图并且图19G是仰视图。
具体实施方式
将会参照附图给出本发明的优选实施例的具体描述。应当注意，按照以下顺序给出描述。
1.第一实施例(其中总共五个光掩模被用在驱动衬底形成步骤中的示例(TFT源极/漏极被用作像素电极))
2.第二实施例(其中四个光掩模被用在驱动衬底形成步骤中的示例(TFT半导体层被用作像素电极))
3.第三实施例(其中六个光掩模被用在驱动衬底形成步骤中的示例)
4.第四实施例(其中七个光掩模被用在驱动衬底形成步骤中的示例)
5.应用示例(模块和电子设备的示例)
<第一实施例>
[显示装置1A的构造]
图1示出了根据本公开的第一实施例的显示装置1A的截面结构。显示装置1A例如是有源矩阵式有机EL显示装置并且具有布置为矩阵形式的多个像素。然而应当注意，图1仅示出了用于一个像素的区域。显示装置1A在驱动衬底11A上包括功能层20、公共电极21和保护层22。功能层20包括有机EL层。密封衬底23使用未示出的粘合剂层安装到保护层22。在功能层20中，用于后述的像素隔离膜19的开口H4的区域作为光发射区域10A。显示装置1A可以是所谓的顶发射或底发射显示装置。
在驱动衬底11A中，晶体管部分10B、电容部分10C和互连接触部分10D配置于衬底11上的每个像素，来对像素进行驱动。之后将会描述晶体管部分10B、电容部分10C和互连接触部分10D的具体构造。
功能层20包括有机EL层，其在被施加驱动电流时发射光。功能层20例如由从衬底11的一侧按照以下顺序堆叠的空穴注入层、空穴传输层、有机EL层和电子传输层(它们都没被图示出)形成。当施加电场时，有机EL层由于电子和空穴的重新结合而发光。有机EL层仅有必要由一般的低分子量或高分子量有机材料制成。有机EL层的材料没有具体限制。此外，可以对于每个像素图案化出红色、绿色和蓝色发光层。或者，白色发光层可以设置在衬底的整个表面上。空穴注入层被设计为提供加强的空穴注入效率并防止泄露。空穴传输层被设计为提供加强向有机EL层的空穴传输效率。除了有机EL层之外，仅按照需要有必要提供这些层。
公共电极21例如作为阴极并且包括金属导电膜。如果显示装置1A是底发射显示装置，公共电极21包括反射金属膜，并且更具体地，包括：由铝(Al)、镁(Mg)、钙(Ca)和钠(Na)中的一者制造的单体金属；由含有至少一种以上金属的合金制造的单层膜；或者由上述金属中的两个以上层堆叠在彼此上方而制造的多层膜。或者，如果显示装置1A是顶发射型显示装置，公共电极21包括由例如ITO(氧化铟锡)制造的透明导电膜。公共电极21形成在功能层20上，同时与阳极(将会在本实施例的下文中描述的源极/漏极电极层18)绝缘，使得在全部像素之间共享公共电极21。
保护层22将会由绝缘或导电材料制成。可以使用的绝缘材料中有无定形多晶硅(a-Si)、无定形碳化硅(a-SiC)、无定形氮化硅(a-Si1- XNX)以及无定形碳(a-C)。
密封衬底23包括例如由石英、玻璃、金属箔、硅或塑料制成的片材料。然而应当注意，如果显示装置1A是顶发射型显示装置，那么密封衬底23包括例如由玻璃或塑料制成的透明衬底，并且可以例如具有未示出的彩色滤光片或遮光膜。
[驱动衬底11A的具体构造]
驱动衬底11A包括晶体管部分10B、电容部分10C和互连接触部分10D。在本实施例中，晶体管部分10B、电容部分10C和互连接触部分10D的图案通过基于光刻技术的薄膜形成工艺形成在衬底11上，下文中更加详细地描述。
衬底11包括例如由石英、玻璃、金属箔、硅或塑料制成的片材料。然而应当注意，如果显示装置1A是底发射型显示装置，衬底11包括例如由玻璃或塑料制成的透明衬底。
[晶体管部分10B]
晶体管部分10B对应于像素驱动电路50a(之后对其进行描述)中的采样晶体管5A或驱动晶体管5B，并且是具有反交叠(所谓的底栅极)结构的TFT。晶体管部分10B具有布置在衬底11上的栅电极12a，并且半导体层14在栅极绝缘膜13夹置于其间的状态下设置在栅电极12a上。第一保护膜15、第二保护膜16和平坦化膜17以此顺序堆叠在半导体层14上。在第一保护膜15、第二保护膜16和平坦化膜17中，接触孔H3(开口)设置为从平坦化膜17的表面穿透这些膜到达半导体层14的表面。源极/漏极电极层18(源极/漏极电极18a)以填充接触孔H3的方式形成在平坦化膜17上。由半导体层14、第一保护膜15、第二保护膜16、平坦化膜17、源极/漏极电极层18和像素隔离膜19组成的层叠膜24是本公开中的“层叠膜”的具体示例。
栅电极12a作为适合于基于提供到晶体管部分10B的栅极电压(Vg)控制半导体层14的载流子密度并且提供电势的互连部。栅电极12a包括由例如钼(Mo)、钛(Ti)、铝(Al)、银(Ag)和铜(Cu)中的一者制成的单体金属或者由两种以上的上述金属制成的层叠膜。更具体地，栅电极12a例如具有包括由低电阻材料制成的金属层的层叠结构，该低电阻材料例如是夹置在钼或钛膜之间的铝或银。或者，栅电极12a可以例如由铝钕(Nd)合金(AlNd合金)制成。或者，栅电极12a可以包括例如由ITO、AZO(铝掺杂氧化锌)或GZO(镓掺杂氧化锌)制成的透明导电膜。
栅极绝缘膜13是由氧化硅膜(SiO2)、氮化硅膜(SiN)和氮氧化硅膜(SiON)一者制成的单层膜或者是由上述材料的两个以上膜制成的层叠膜。
半导体层14在被施加栅极电压时形成沟道，并且例如包括含有铟(In)、镓(Ga)锌(Zn)中的至少一者的氧化物半导体。氧化锌镓铟(IGZO或InGaZnO)属于这种氧化物半导体。氧化物半导体膜14例如是20到100nm厚。
第一保护膜15是例如由氧化物膜、氮化硅膜或氮氧化硅膜中的一者制成的单层膜或者是由上述材料的两个以上膜制成的层叠膜。第一保护膜15防止半导体层14损坏。第一保护膜15的提供使得可以将半导体层14的特性长期稳定地保持。
第二保护膜16例如由氧化铝(Al2O3)制成，并且抑制外部气体(例如，氢)进入半导体层14。第二保护膜16也存储氧原子并且在制造过程中将它们提供给半导体层14。
平坦化膜17例如由基于聚酰亚胺或丙烯酸的树脂制成，并且形成在衬底11的整个表面上。然而应当注意，适合于确保源极/漏极电极层18与半导体层14之间的电接触的接触孔H3被设置在平坦化膜17、第一保护膜15和第二保护膜16中。
源极/漏极电极层18由对于栅电极12a列出的相同的金属或透明导体膜制成。源极/漏极电极层18被划分为区段，每一个区段分别用于晶体管部分10B、电容部分10C和互连接触部分10D中的每一者。在本实施例中，布置在用于晶体管部分10B的区域中的电极层18b作为源极或漏极，同时也作为显示像素电极(例如，阳极电极)。即，源极/漏极电极18a在平坦化膜17上延伸到用于光发射区域10A的区域，并且与像素隔离膜19的开口H4中的功能层20相接触。在本实施例中，优选地由AlNd合金制成的金属膜应当被设置在源极/漏极电极18a的最顶表面上，以防止热变形。
(电容部分10C)
电容部分10C例如作为后述的像素驱动电路50a中的保持电容元件5C。在电容部分10C中，电极层12b设置在衬底11上，并且半导体层14在栅极绝缘膜13夹置于其间的状态下设置在电极层12b上。电极层12b是其图案形成在例如与晶体管部分10B中的栅电极12a相同的层以及相同的步骤中的电极。栅极绝缘膜13和半导体层14连续地由晶体管部分10B形成。
接触孔H2设置在半导体层14以上，以穿透第一保护膜15、第二保护膜16和平坦化膜17。用于源极/漏极电极层18中的电容部分10C的部分(电极层18b)以相同方式形成以填充接触孔H2(至少覆盖接触孔H2的底表面)。这允许电容元件形成为包括夹置在半导体层14与电极层12b之间的电极层18b和栅极绝缘膜13。
应当注意，电容部分10C对于每个像素设置。每个像素中的电容形成区域的百分比(像素孔的百分比(实际发光区域))应当优选地为40％以下。
(互连接触部分10D)
在互连接触部分10D中，电极层12b设置为从用于电容部分10C的区域延伸出来。在互连接触部分10D中，接触孔H1设置在电极层12b上方，以穿透栅极绝缘膜13、第二保护膜16和平坦化膜17。用于源极/漏极电极层18中的互连接触部分10D的部分(电极层18c)以这种方式形成在源极/漏极电极层18上，以填充接触孔H1。
如上所述，源极/漏极电极层18设置在本实施例中的平坦化膜17中。具有开口H4的像素隔离膜19形成在源极/漏极电极层18上。开口H4与源极/漏极电极18a相对。像素隔离膜19由诸如基于聚酰亚胺或丙烯酸的树脂的光敏树脂材料制成。
[制造方法]
上述显示装置1A例如可以如下所述地制造。首先，使用光刻技术形成驱动衬底11A的图案(栅电极12a和层叠膜24)。例如，首先形成每个膜，之后进行包括涂布光刻胶、预烘烤、使用掩模曝光、显影、后烘烤、蚀刻(湿法或干法)、光刻胶移除等的步骤，在这之后对膜进行了图案化。
在本实施例中，全部五个光掩模被用在这种光刻过程中。更具体地，光掩模(M1)被用来对栅电极12a(电极层12b)进行图案化，并且总共四个光掩模(M2到M5)被用来对层叠膜24(半导体层14、第一保护膜15、第二保护膜16、平坦化膜17、源极/漏极电极层18和像素隔离膜19)图案化。更具体地，驱动衬底11A由以下步骤制造。
即，上述栅电极材料例如通过溅射形成在整个衬底11上，之后通过使用光掩模M1(未示出)进行光刻来图案化。更具体地，如图2A所示，栅电极12a形成在衬底11上的可选区域(用于晶体管部分10B的区域10B1)中，并且电极层12b形成为横跨分别用于电容部分10C和互连接触部分10D的区域10C1和10D1。栅电极12a和电极层12b一同形成。
之后，如图2B所示，栅极绝缘膜13例如通过在其上已经形成了栅电极12a和电极层12b的衬底11的整个表面上通过CVD(化学气相沉积)法形成。此时，如果氮化硅膜形成为栅极绝缘膜13，含有硅烷(SiH4)、氨(NH3)和氮的混合气体用作为原材料气体。或者，如果氧化硅膜被形成为栅极绝缘膜13，那么使用含有硅烷和氧化二氮(N2O)的混合气体。
之后，半导体层14例如通过溅射形成在栅极绝缘膜13上。更具体地，IGZO被用作为半导体层14，使用陶瓷IGZO作为靶子执行反应溅射。此时，例如，DC(直流)溅射系统的腔首先被排气到预定真空水平。之后，靶子和衬底11被布置在腔内，之后引入氩(Ar)和氧(O2)的混合气体，来放出等离子体。
之后，由上述材料制成的第一保护膜15例如通过CVD法形成在半导体层14上。
之后，如图2C所示，通过使用光掩模M2(未示出)进行光刻来将第一保护膜15和半导体层14一同图案化。此时，栅极绝缘膜13的表面在用于互连接触部分10D的区域10D1中暴露。即，接触孔H1a形成为在区域10D1中穿透第一保护膜15和半导体层14。
之后，如图2D所示，例如通过在衬底11的整个表面上进行溅射来形成由上述材料制成的第二保护膜16，之后在衬底11的整个表面上例如通过旋涂或狭缝涂布来涂布平坦化膜17。
之后，如图2E所示，使用未示出的光掩模M3进行光刻来对平坦化膜17进行图案化。此时，接触孔H3b形成在用于晶体管部分10B的区域10B1中，并且接触孔H2b形成在用于电容部分10C的区域10C1中，由此暴露第二保护膜16的表面。接触孔H1b也形成在用于互连接触部分10D的平坦化膜17的区域10D1中，由此暴露第二保护膜16的表面。即，适合于在接下来的步骤用作掩模开口的接触孔H1b、H2b和H3b形成在区域10B1、10C1和10D1中。
之后，如图2F所示，例如使用经图案化的平坦化膜17作为掩模来执行干法蚀刻，由此从区域10B1和10C1中的第二保护膜16和第一保护膜15一同移除选择区域，并且由此暴露半导体层14的表面。这允许接触孔H2和H3形成为穿透平坦化膜17、第二保护膜16和第一保护膜15。
在区域10D1中，选择区域被从第二保护膜16和栅极绝缘膜13移除，由此暴露电极层12b的表面。这允许接触孔H1形成为穿透平坦化膜17、第二保护膜16和栅极绝缘膜13。应当注意，在此时的蚀刻选择性例如在半导体层14与第一保护膜15之间为20以上，并且在电极层12b与栅极绝缘膜13之间是3以上。
之后，在形成接触孔H1到H3之后，例如通过溅射形成源极/漏极电极层18。通过以覆盖接触孔H1到H3的底表面的方式将上述材料沉积在平坦化膜17的整个表面上来形成源极/漏极电极层18。之后，如图2G所示，通过使用未示出的光掩模M4进行光刻来对源极/漏极电极层18进行图案化。更具体地，源极/漏极电极层18对于区域10B1、10C1和10D1中每一者进行划分并且成形为期望的形状。这允许晶体管部分10B、电容部分10C和互连接触部分10D形成在衬底11上。
之后，通过在衬底11的整个表面上的源极/漏极电极层18上进行涂布来形成由上述材料制成的像素隔离膜19。之后，如图2H所示，通过使用未示出的光掩模M5进行光刻来对像素隔离膜19进行图案化。更具体地，开口H4形成在用于发光部分10A的区域10A1(对于源极/漏极电极层18的区域作为阳极电极)中。驱动衬底11A被如上所述地制造。
之后，功能层20例如通过真空沉积形成在驱动衬底11A上，之后通过溅射来形成由上述材料制成的公共电极21。之后，在形成保护层22之后，密封衬底23被安装到保护层22，由此完成图1中示出的显示装置1A的制造。
[作用和效果]
当与红色、绿色和蓝色的视频信号相称的驱动电流被提供到显示装置1A的红色、绿色和蓝色像素的每一者时，电子和空穴被经由作为阳极的源极/漏极电极层18和作为阴极的公共电极21注入到功能层20中。电子和空穴在包括于功能层20中的有机EL层中相应重新结合，由此发射光。显示装置1A显示如上所述的全彩RGB图像。
在本实施例中，栅电极12a和电极层12b形成在衬底11上，之后在上述显示装置1A(驱动衬底11A)的制造过程中，通过光刻技术在栅极绝缘膜13夹置于其间的状态下，在栅电极12a上或上方形成包括半导体层14、第一保护膜15、第二保护膜16、平坦化膜17、源极/漏极电极层18和像素隔离膜19的层叠膜24。之后，按照顺序形成包括有机EL层的功能层20和公共电极21。在形成层叠膜24的步骤中，至少在层叠膜24的部分中一同将两个以上的层图案化。例如，使用光掩模M2将第一保护膜15和半导体层14一同图案化。此外，第二保护膜16和第一保护膜15在区域10B1和10C1中一同图案化，并且第二保护膜16和栅极绝缘膜13使用经图案化的平坦化膜17作为掩模而在区域10D1中一同图案化，由此形成接触孔H1到H3。
此外，使用由于同时将两个膜图案化而形成的接触孔H3在平坦化膜17上形成源极/漏极电极层18，由此使得可以使用源极/漏极电极层18作为阳电极。在与使用接触孔H2和H1形成晶体管部分10B的步骤相同的步骤中，也可以形成电容部分10C和互连接触部分10D，即，驱动像素所需的部分。
这里，作为本实施例的比较示例，图3A到图3H示出了在光刻过程中按照步骤顺序使用九个光掩模的驱动衬底制造方法。即，在比较示例中，一个掩模在形成栅电极的过程中使用，并且全部八个光掩模在形成半导体层的步骤到形成像素隔离膜的步骤中使用。更具体地，栅电极102a和电极层102b被使用未示出的光掩模M101形成在衬底101上的选择区域中，之后连续形成栅极绝缘膜103、半导体层104和第一保护膜105。之后，如图3A所示，使用未示出的光掩模M102将第一保护膜105图案化为岛的形式，之后使用未示出的光掩模M103将半导体层104图案化为岛的形式，如图3B所示。
之后，如图3C所示，使用未示出的光掩模M104将栅极绝缘膜103图案化，之后形成源极/漏极电极106。之后，如图3D所示，使用未示出的光掩模M105将源极/漏极电极106图案化。接下来，形成第二保护膜107，之后使用未示出的光掩模M106将相同的膜107图案化，如图3E所示。接下来，在衬底的整个表面上形成平坦化膜108，之后使用未示出的光掩模M107将平坦化膜108图案化，如图3F所示，由此允许形成与源极/漏极电极106连通的接触孔H101。接下来，以填充接触孔H101的方式形成阳极电极109，之后使用未示出的光掩模M108将阳极电极109图案化，如图3G所示。最终，在衬底的整个表面上形成像素隔离膜110，之后使用未示出的光掩模M109将像素隔离膜110图案化，如图3H所示，由此形成适合于将光发射区域划分的开口H102。
在上述比较示例中，每个膜通过光刻图案化，来制造驱动衬底。因此，使用了总共九个光掩模，由此导致更加消耗光刻胶和其他材料，导致更高的成本和更大的膜形成步骤数目。
相对比，本实施例进行改变来改善了构成层叠膜24的层的构造及其顺序，由此确保了减少通过光刻进行图案化的次数。
图4示出了在使用本实施例中的上述五个光掩模制造的驱动衬底11A中的晶体管部分10B的电压-电流特性(栅极电压Vg与驱动电流Id之间的关系)。因此，即使对诸如源极/漏极电极层18和平坦化膜17的层进行堆叠的顺序改变，第一保护膜15和第二保护膜16仍然设置在半导体层14(实现了蚀刻停止结构)上方及以上，由此允许形成非常稳定的TFT。
如上所述，在本实施例中，层叠膜24的至少两个以上的层在形成相同的膜24的步骤中被一同图案化。这里，第一保护膜15和半导体层14被使用例如光掩模M2而被一同图案化。此外，使用平坦化膜17作为掩模来执行蚀刻，由此一同形成区域10B1、10C1、10D1的接触孔H1到H3。这有助于更少地消耗光掩模、光刻胶或其他材料并且导致了制造过程中更少的步骤。这允许通过低成本和简单的过程制造显示装置。
<第二实施例>
接下来将会给出根据本公开的第二实施例的显示装置的描述(显示装置1B)。在下文中给出的描述中，与根据第一实施例的显示装置1A相同的组件由相同的附图标记表示，并且将会适当地省略其描述。
[显示装置1B的构造]
图5示出了显示装置1B的截面结构。显示装置1B与根据第一实施例的显示装置1A类似是有源矩阵式有机EL显示装置，并且包括在驱动衬底11B上的功能层20、公共电极21、保护层22和密封衬底23。此外，在功能层20中，用于后述的像素隔离膜19A的开口H4的区域作为光发射区域30A。
在驱动衬底11B中，晶体管部分10B、电容部分10C和互连接触部分10D用于衬底11上的每个像素来对像素进行驱动。此外，晶体管部分10B、电容部分10C和互连接触部分10D的图案由基于光刻工艺的薄膜形成过程形成在衬底11上。
此外，在层叠膜24中，接触孔H3和接触孔H5设置在晶体管部分10B和电容部分10C中以穿透平坦化膜17、第二保护膜16和第一保护膜15。接触孔H1设置在互连接触部分10D中以穿透平坦化膜17A、第二保护膜16和栅极绝缘膜13。此外，源极/漏极电极层18以填充接触孔H1、H3和H5的方式形成在平坦化膜17A上。
然而应当注意，在本实施例中半导体层14的部分(14a)在用于发光部分30A的区域中从平坦化膜17A和像素隔离膜19A暴露，并且功能层20设置在半导体层14的暴露区域上并与其接触。即，在本实施例中，半导体层14的区域14a作为显示像素电极(例如，阳极电极)。区域14a已经被处理以减小电阻并且因此表示出适合于用作像素电极的电阻值。
应当注意，与第一实施例类似，源极/漏极电极层18被划分为分别用于晶体管部分10B、电容部分10C和互连接触部分10D中的每一者的区段。然而在本实施例中，相同的层18被通过后述的图案化步骤从用于发光部分30A的区域移除。
与第一实施例相似，显示装置1B可以是顶发射或底发射显示装置。然而应当注意，如果显示装置1B是顶发射显示装置，栅电极12a(电极层12b)被用作为反射电极。在这种情况下，优选地堆叠AlNd合金来作为栅电极12a。或者，如果显示装置1B是底发射显示装置，那么栅电极12a(电极层12b)应当更优选地尽可能远地与发光部分30A分离。应当注意，如果显示装置1B是底发射显示装置，可以利用氧化物半导体的透明性，因此使得可以从衬底11的下方毫无问题地提取所发射的光。
[制造方法]
上述显示装置1B例如可以如下所述地制造。首先，使用上述光刻技术形成驱动衬底11B的图案(栅电极12a和层叠膜24)。
然而应当注意，在本实施例中，全部四个光掩模被用在这种光刻过程中。更具体地，一个光掩模(M1)被用来对栅电极12a(电极层12b)进行图案化，并且总共三个光掩模(M2、M3A和M4A)被用来对层叠膜24(半导体层14、第一保护膜15、第二保护膜16、平坦化膜17A、源极/漏极电极层18和像素隔离膜19A)图案化。更具体地，驱动衬底11B由以下步骤制造。
即，按照与第一实施例中相同的方式，通过使用未示出的光掩模M1进行光刻来形成栅电极12a(电极层12b)的图案。接下来，按照与第一实施例中相同的方式形成栅极绝缘膜13、半导体层14和第一保护膜15。之后，按照与第一实施例中相同的方式，通过使用未示出的光掩模M2进行光刻来将第一保护膜15和半导体层14一同图案化，由此在区域10D1中形成接触孔H1a。接下来，按照与第一实施例中相同的方式，在衬底11的整个表面上形成第二保护膜16和平坦化膜17A。
之后，如图6A所示，使用未示出的光掩模M3A进行光刻来对平坦化膜17A进行图案化。此时，接触孔H3b按照与第一实施例中相同的方式形成在用于晶体管部分10B的区域10B1中，由此暴露第二保护膜16的表面。此外，接触孔H1b也形成在用于互连接触部分10D的平坦化膜17A的区域10D1中，由此暴露第二保护膜16的表面。接触孔H5b形成为从用于电容部分10C的区域10C1延伸到用于发光部分30A的区域30A1。即，适合于在接下来的步骤用作掩模开口的接触孔H1b、H5b和H3b形成在区域10B1、10C1、10D1和30A1中。
之后，如图6B所示，例如使用经图案化的平坦化膜17A作为掩模来执行干法蚀刻，由此从区域10B1、10C1和30A1中的第二保护膜16和第一保护膜15一同移除选择区域，并且由此暴露半导体层14的表面。这允许接触孔H3和H5形成为穿透平坦化膜17A、第二保护膜16和第一保护膜15。接触孔H1以与第一实施例相同的方式形成为在区域10D1中穿透第二保护膜16和栅极绝缘膜13。
之后，在形成接触孔H1、H3和H5之后，例如通过溅射形成源极/漏极电极层18，如图6C所示。通过以覆盖接触孔H1、H3和H5的底表面的方式将上述材料沉积在平坦化膜17A的整个表面上来形成源极/漏极电极层18。之后，通过在衬底11的整个表面上的源极/漏极电极层18上进行涂布来形成由上述材料制成的像素隔离膜19A。
之后，如图6D所示，通过使用未示出的光掩模M4A进行光刻来对像素隔离膜19A进行图案化。更具体地，开口H4形成在用于发光部分30A的区域30A1中。此时，隔离沟槽H6a形成在区域10B1中，并且隔离沟槽H6b形成在区域10C1与10D1之间。
之后，如图6E所示，例如使用经图案化的像素隔离膜19A作为掩模来执行湿法蚀刻，由此选择性地移除源极/漏极电极层18对于开口H4的区域30A1和对于隔离沟槽H6a和H6b的区域。即，在区域30A1中暴露半导体层14。此时，源极/漏极电极层18在数个预定位置被划分。这允许晶体管部分10B、电容部分10C和互连接触部分10D形成在衬底11上。
应当注意，在使用像素隔离膜19A作为掩模对源极/漏极电极层18进行图案化之后，像素隔离膜19A接近隔离沟槽H6a和H6b的区域由于蚀刻而成为所谓的悬垂形状(其中像素隔离膜19A悬垂在源极/漏极电极18a的边缘上的形状e1，如图6E的放大图所示)。这种悬垂形状可能保持不被移除。这使得更不可能在功能层20的气相沉积期间发生像素之间的泄露。
或者，在对源极/漏极电极层18进行图案化之后，像素隔离膜19A受到回流处理，由此使得像素隔离膜19A以填充隔离沟槽H6a和H6b的方式与平坦化膜17紧密接触。这使得可以利用绝缘材料覆盖电极边缘(其有可能是引起有机材料劣化的原因(包括由于错误地覆盖发光层而在阳极与阴极之间导致短路))，由此提供改善的可靠性。这里，将其中执行这种回流的情况作为示例。
之后，如图6F所示，半导体层14的暴露部分受到减小电阻的处理。更具体地，使用Ar、H2或NH3作为反应气体的等离子体处理应当优选地被执行，以将面电阻例如减小到5kΩ/平方米以下。这里，图7示出了在Ar等离子体处理中处理时间与面电阻之间的关系。因此，面电阻已经被减小到1E+3[Ω/平方米]。这允许半导体层14的暴露部分(14a)作为阳极电极。如上所述地制造了驱动衬底11B。
之后，按照顺序以与第一实施例相同的方式在驱动衬底11B上形成了功能层20、公共电极21和保护层22，之后将密封衬底23安装到保护层22，由此完成图5中示出的显示装置1B的制造。
[作用和效果]
如上所述，在本实施例中，栅电极12a和电极层12b形成在衬底11上，之后在上述显示装置1B(驱动衬底11B)的制造过程中，通过光刻技术在栅极绝缘膜13夹置于其间的状态下，在栅电极12a上或上方形成包括半导体层14、第一保护膜15、第二保护膜16、平坦化膜17A、源极/漏极电极层18和像素隔离膜19A的层叠膜24。之后，按照顺序形成包括有机EL层的功能层20和公共电极21。在形成层叠膜24的步骤中，至少在层叠膜24的部分中一同将两个以上的层图案化。这里，例如使用光掩模M2以与第一实施例相同的方式将第一保护膜15和半导体层14一同图案化。此外，第二保护膜16和第一保护膜15在区域10B1、30A1和10C1中一同图案化，并且第二保护膜16和栅极绝缘膜13使用经图案化的平坦化膜17A作为掩模而在区域10D1中一同图案化，由此形成接触孔H1、H3和H5。
此外，在由于同时进行两个膜的图案化而形成的接触孔H5中，半导体层14被部分地暴露，并且其暴露的部分受到减小电阻的处理，由此使得半导体层14的部分(14a)可以作为阳极电极。此外，在与使用接触孔H5和H1形成晶体管部分10B的步骤相同的步骤中，也可以形成电容部分10C和互连接触部分10D，即，驱动像素所需的部分。
即，本实施例进行改变来改善了构成层叠膜24的层的构造及其顺序，由此确保了相比于上述比较示例减少通过光刻进行图案化的次数。这有助于更少地消耗光掩模、光刻胶或其他材料并且导致了制造过程中更少的步骤。这允许通过低成本和简单的过程制造显示装置。
<第三实施例>
接下来将会给出根据本公开的第三实施例的显示装置的描述(显示装置1C)。在下文中给出的描述中，与根据第一实施例的显示装置1A相同的组件由相同的附图标记表示，并且将会适当地省略其描述。
[显示装置1C的构造]
图8示出了显示装置1C的截面结构。显示装置1C与根据第一实施例的显示装置1A类似是有源矩阵式有机EL显示装置，并且包括在驱动衬底11C上的功能层20、公共电极21、保护层22和密封衬底23。此外，在功能层20中，用于像素隔离膜19的开口H4的区域作为光发射区域31A。与第一实施例相似，显示装置1C可以是顶发射或底发射显示装置。
在本实施例中，在驱动衬底11C中，晶体管部分10B和电容部分10C也设置为用于衬底11上的每个像素来对像素进行驱动。此外，晶体管部分10B和电容部分10C的图案由基于光刻工艺的薄膜形成过程形成在衬底11上。应当注意，虽然这里未示出，可以如下所述地形成互连接触部分。即，互连接触部分可以通过在下述的使用平坦化膜17B进行蚀刻以提供接触孔并且以填充接触孔的方式形成阳极电极25期间，向下蚀刻到电极层12b的表面来形成。
然而应当注意，在本实施例中，层叠膜24包括以此顺序位于第一保护膜15上的源极/漏极电极18e和第二保护膜16，并且平坦化膜17B形成在第二保护膜16上。此外，电连接到源极/漏极电极18e的阳极电极25分离地设置在平坦化膜17B上。像素隔离膜19的开口H4形成在阳极电极25上。
[制造方法]
上述显示装置1C例如可以如下所述地制造。首先，使用上述光刻技术形成驱动衬底11C的图案(栅电极12a和层叠膜24)。
然而应当注意，在本实施例中，全部六个光掩模被用在这种光刻过程中。更具体地，一个光掩模(M1)被用来对栅电极12a(电极层12b)进行图案化，并且总共五个光掩模(M2B到M6B)被用来对层叠膜24(半导体层14、第一保护膜15、源极/漏极电极层18e、第二保护膜16、平坦化膜17B、阳极电极25和像素隔离膜19A)图案化。更具体地，驱动衬底11C由以下步骤制造。
即，按照与第一实施例中相同的方式，通过使用未示出的光掩模M1进行光刻来形成栅电极12a(电极层12b)的图案。接下来，按照与第一实施例中相同的方式按照顺序形成栅极绝缘膜13、半导体层14和第一保护膜15。之后，如图9A所示，通过使用未示出的光掩模M2B进行光刻来将第一保护膜15图案化。
接下来，形成源极/漏极电极18e。之后，如图9B所示，通过使用未示出的光掩模M3B进行光刻来将相同的层18e和半导体层14一同图案化，由此在用于电极层12b的区域中形成通孔H7a。
之后，如图9C所示，通过上述方法在衬底的整个表面上形成第二保护膜16和平坦化膜17B。之后，如图9D所示，使用未示出的光掩模M4B对平坦化膜17B进行图案化，由此形成适合于在下一个步骤中作为掩模开口的接触孔H8a。
接下来，如图9E所示，使用经图案化的平坦化膜17B作为掩模来蚀刻第二保护膜16。这暴露了源极/漏极电极层18e的表面，由此形成了用于与阳极电极25建立电连接的接触孔H8。
接下来，以填充接触孔H8的方式形成阳极电极25，之后使用未示出的光掩模M5B对相同的电极25进行图案化，如图9F所示。之后，在衬底的整个表面上形成像素隔离膜19，之后如图9G所示使用未示出的光掩模M6B对相同的膜19进行图案化，由此形成适合于划分光发射区域的开口H4。如上所述地制造了驱动衬底11C。
之后，按照顺序以与第一实施例相同的方式在驱动衬底11C上形成了功能层20、公共电极21和保护层22，之后将密封衬底23安装到保护层22，由此完成图8中示出的显示装置1C的制造。
[作用和效果]
如上所述，在本实施例中，栅电极12a和电极层12b形成在衬底11上，之后在上述显示装置1C(驱动衬底11C)的制造过程中，通过光刻技术在栅极绝缘膜13夹置于其间的状态下，在栅电极12a上或上方形成包括半导体层14、第一保护膜15、源极/漏极电极层18e、第二保护膜16、平坦化膜17B、阳极电极25和像素隔离膜19的层叠膜24。之后，按照顺序形成包括有机EL层的功能层20和公共电极21。在形成层叠膜24的步骤中，至少在层叠膜24的部分中一同将两个以上的层图案化。这里，例如使用光掩模M3B(通孔H7a形成为穿透源极/漏极电极层18e和半导体层14)将源极/漏极电极层18e和半导体层14一同图案化。
即，本实施例进行改变来改善了构成层叠膜24的层的构造及其顺序，由此确保了相比于上述比较示例减少通过光刻进行图案化的次数。这有助于更少地消耗光掩模、光刻胶或其他材料并且导致了制造过程中更少的步骤。这允许通过低成本和简单的过程制造显示装置。
<第四实施例>
接下来将会给出根据本公开的第四实施例的显示装置的描述(显示装置1D)。在下文中给出的描述中，与根据第三实施例的显示装置1C相同的组件由相同的附图标记表示，并且将会适当地省略其描述。
[显示装置1D的构造]
图10示出了显示装置1D的截面结构。显示装置1D与根据第一实施例的显示装置1A类似是有源矩阵式有机EL显示装置，并且包括在驱动衬底11D上的功能层20、公共电极21、保护层22和密封衬底23。此外，在功能层20中，用于像素隔离膜19的开口H4的区域作为光发射区域31A。与第一实施例相似，显示装置1D可以是顶发射或底发射显示装置。
在本实施例中，晶体管部分10B、电容部分10C和互连接触部分10D也设置为用于衬底11上的每个像素来对像素进行驱动。此外，晶体管部分10B、电容部分10C和互连接触部分10D的图案由基于光刻工艺的薄膜形成过程形成在衬底11上。
然而应当注意，在本实施例中，层叠膜24在半导体层14上包括两个保护层，即，第一保护膜15a和15b，并且源极/漏极电极18e和第二保护膜16以此顺序设置在第一保护膜15b上或上方。平坦化膜17B形成在第二保护膜16上，并且电连接到源极/漏极电极18e的阳极电极25分离地设置在平坦化膜17B上。像素隔离膜19的开口H4形成在阳极电极25上。与第一实施例中的第一保护膜15类似，第一保护膜15a和15b例如由氧化硅制成。
[制造方法]
上述显示装置1D例如可以如下所述地制造。首先，使用上述光刻技术形成驱动衬底11D的图案(栅电极12a和层叠膜24)。
然而应当注意，在本实施例中，全部七个光掩模被用在这种光刻过程中。更具体地，光掩模(M1)被用来对栅电极12a(电极层12b)进行图案化，并且总共六个个光掩模(M2C到M7C)被用来对层叠膜24(半导体层14、第一保护膜15a和15b、源极/漏极电极层18e、第二保护膜16、平坦化膜17B、阳极电极25和像素隔离膜19)图案化。更具体地，驱动衬底11D由以下步骤制造。
即，按照与第一实施例中相同的方式，通过使用未示出的光掩模M1进行光刻来形成栅电极12a(电极层12b)的图案。接下来，按照与第一实施例中相同的方式按照顺序形成栅极绝缘膜13和半导体层14。之后，例如通过CVD法形成第一保护膜15a，之后如图11A所示使用未示出的光掩模M2C进行光刻来对第一保护膜15a和半导体层14一同进行图案化，由此在用于互连接触部分10D的区域10D1中形成接触孔H1a。
之后，如图11B所示，例如通过CVD法在衬底的整个表面上形成第一保护膜15b。之后，如图11C所示，使用未示出的光掩模M3C对第一保护膜15a和15b一同进行图案化。此时，第一保护膜15b和栅极绝缘膜13被在区域10D1中一同图案化，由此形成通孔H1c。
接下来，形成源极/漏极电极18e。之后，如图11D所示，使用未示出的光掩模M4C来对源极/漏极电极层18e进行图案化，由此将相同的层划分为区段，每个区段用于区域10B1、10C1和10D1中的一者并且形成晶体管部分10B、电容部分10C和互连接触部分10D。
之后，如图11E所示，通过上述方法在衬底的整个表面上形成第二保护膜16和平坦化膜17B。之后，如图11F所示，使用未示出的光掩模M5C对平坦化膜17B进行图案化，由此形成适合于在下一个步骤中作为掩模开口的接触孔H8a。
接下来，如图11G所示，使用经图案化的平坦化膜17B作为掩模来蚀刻第二保护膜16。这暴露了源极/漏极电极层18e的表面，由此形成了用于与阳极电极25建立电连接的接触孔H8。
接下来，以填充接触孔H8的方式形成阳极电极25，之后使用未示出的光掩模M6C对相同的电极25进行图案化，如图11H所示。之后，在衬底的整个表面上形成像素隔离膜19，之后如图11I所示使用未示出的光掩模M7C对相同的膜19进行图案化，由此形成适合于划分光发射区域的开口H4。如上所述地制造了驱动衬底11D。
之后，按照顺序以与第一实施例相同的方式在驱动衬底11D上形成了功能层20、公共电极21和保护层22，之后将密封衬底23安装到保护层22，由此完成图10中示出的显示装置1D的制造。
[作用和效果]
如上所述，在本实施例中，栅电极12a和电极层12b形成在衬底11上，之后在上述显示装置1D(驱动衬底11D)的制造过程中，通过光刻技术在栅极绝缘膜13夹置于其间的状态下，在栅电极12a上或上方形成包括半导体层14、第一保护膜15a和15b、源极/漏极电极层18e、第二保护膜16、平坦化膜17B、阳极电极25和像素隔离膜19的层叠膜24。之后，按照顺序形成包括有机EL层的功能层20和公共电极21。在形成层叠膜24的步骤中，至少在层叠膜24的部分中一同将两个以上的层图案化。这里，例如使用光掩模M2C将第一保护膜15a和半导体层14一同图案化，由此在区域10D1中形成穿透第一保护膜15a和半导体层14的接触孔H1a。此外，在形成接触孔H1a之后，使用光掩模M3C将在区域10D1中将第一保护膜15b和栅极绝缘膜13一同图案化，由此形成接触孔H1C。
即，本实施例进行改变来改善了构成层叠膜24的层的构造及其顺序，由此确保了相比于上述比较示例减少通过光刻进行图案化的次数。这有助于更少地消耗光掩模、光刻胶或其他材料并且导致了制造过程中更少的步骤。这允许通过低成本和简单的过程制造显示装置。
[显示装置的构造和像素电路构造]
接下来将会根据第一到第四实施例分别描述显示装置1A到1D(下文中简称做显示装置)的整体构造及其像素电路构造。图12示出了包括用作有机EL显示器的显示装置的外围电路的整体构造。如上所述，显示区域50例如形成在衬底11上。显示区域50具有布置为矩阵形式的多个像素PXLC。每个像素PXLC都包括有机EL元件。水平选择器(HSEL)51、写扫描器(WSCN)52和驱动扫描器(DCSN)53围绕显示区域50设置。水平选择器51作为信号驱动电路。写扫描器52作为扫描驱动电路。驱动扫描器53作为功率线驱动电路。
在显示区域50中，多个(整数n个)信号线DTL1到DTLn沿列方向布置，而多个(整数m个)扫描线WSL1到WSLm和电源线DSL1到DSLm分别沿行方向布置。此外，像素PXLC(红色、绿色和蓝色像素中的一个)设置在信号线DTL中的一者和扫描线WSL中的一者之间的交叉点处。每个信号线DTL连接到水平选择器51，使得视频信号被从水平选择器51提供到每个信号线DTL。每个扫描线WSL连接到写扫描器52，使得扫描信号(选择脉冲)被从写扫描器52提供到每个扫描线WSL。每个电源线DSL连接到驱动扫描器53，使得电源信号(控制脉冲)被从驱动扫描器53提供到每个电源线DSL。
图13示出了像素PXLC的具体电路构造示例。每个像素PXLC具有包括有机EL元件5D的像素驱动电路50a。像素驱动电路50a是具有采样晶体管5A、驱动晶体管5B、保持电容元件5C和有机EL元件5D的有源驱动电路。在这些组件中，采样晶体管5A(或晶体管5B)对应于以上实施例中的晶体管部分10B，并且保持电容元件5C对应于以上实施例中的电容部分10C。
采样晶体管5A具有连接到相关扫描线WSL的栅极，其源极和漏极中的一者连接到相关的信号线DTL，并且其源极和漏极中的另一者连接到驱动晶体管5B的栅极。驱动晶体管5B具有连接到相关的电源线DSL的漏极，并且其源极连接到有机EL元件5D的阳极。有机EL元件5D的阴极连接到接地互连部5H。应当注意，接地互连部5H由全部的像素PXLC共享。保持电容元件5C被布置在驱动晶体管5B的源极与栅极之间。
采样晶体管5A响应于从扫描线WSL提供的扫描信号(选择脉冲)而变为导通，由此对从信号线DTL提供的视频信号电势进行采样并且允许该电势由保持电容元件5C保持。驱动晶体管5B被提供有来自处于预定第一电势(未示出)的电源线DSL的电流，由此将与由保持电容元件5C保持的信号电势相称的驱动电流提供到有机EL元件5D。在被提供了来自驱动晶体管5B的驱动电流时，有机EL元件5D发射出亮度与视频信号电势相称的光。
在这种电路构造中，采样晶体管5A响应于从扫描线WSL提供的扫描信号(选择脉冲)而变为导通，由此对从信号线DTL提供的视频信号电势进行采样并且允许该电势由保持电容元件5C保持。此外，电流被从处于上述预定第一电势的电源线DSL提供到驱动晶体管5B，由此将与由保持电容元件5C保持的信号电势相称的驱动电流提供到有机EL元件5D(红色、绿色和蓝色有机EL元件中的每一者)。在被提供了驱动电流时，有机EL元件5D发射出亮度与视频信号电势相称的光，由此允许基于视频信号在显示装置上显示图像。
<应用示例>
下文将会描述将上述显示装置(显示装置1A到1D)中的一者应用到电子设备的应用示例。在电子设备中有电视机、数字照相机、膝上型个人计算机、个人数字助手(诸如移动电话)和视频摄像放像一体机。换言之，以上显示装置之一可以被应用到横跨适合于显示被馈送到其上的视频信号或者在其中产生图像或照片的全部学科的电子设备。
(模块)
上述显示装置之一被构造在包括下文描述的应用示例1到5的各种电子设备中，来作为例如图14所示的模块。即，从密封衬底60暴露的区域210被设置在衬底11的一侧上。之后，水平选择器51、写扫描器52和驱动扫描器53的互连部延伸到所暴露的区域210，由此形成外部连接端子(未示出)。适合于交换信号的FPC(柔性印刷电路)220可以被设置在外部连接端子上。
(应用示例1)
图15示出了电视机的外观。电视机例如具有包括前面板310和滤光片玻璃320的视频显示屏部分300。视频显示屏部分300对应于上述显示装置之一。
(应用示例2)
图16A和图16B示出了数字照相机的外观。数字照相机例如具有闪光灯发射部分410、显示部分420、菜单开关430和快门按钮440。显示部分420对应于上述显示装置之一。
(应用示例3)
图17示出了膝上型个人计算机的外观。该膝上型个人计算机例如具有主体510、适合于被操作来输入文本或其他信息的键盘520以及适合于显示图像的显示部分530。显示部分530对应于上述显示装置之一。
(应用示例4)
图18示出了视频摄像放像一体机的外观。该视频摄像放像一体机例如具有主体610、设置在面向前方那一侧的表面上以拍摄物体的图像的镜头620、摄像开始/停止开关630和显示部分640。显示部分640对应于上述显示装置之一。
(应用示例5)
图19A到图19G示出了移动电话的外观。移动电话例如由通过连接部分(铰链部分)730连接到一起的上壳体710和下壳体720构成，并且具有显示器740、子显示器750、图片光760和照相机770。显示器740和字显示器750都对应于上述显示装置之一。
虽然已经参照了优选实施例描述了本发明，但是本发明不局限于此并且可以进行各种形式的修改。例如，虽然已经在以上实施例中描述了底栅极TFT具有第一保护膜15的示例，但是不一定必须提供相同的膜15。
此外，已经在上述实施例中将其中四到七个光掩模被用来通过图案化形成驱动衬底的情况作为示例(在形成层叠膜24的步骤中有三到六个)。然而，可以使用八个光掩模来形成驱动衬底(在形成层叠膜24的步骤中有七个)。在根据图3A到图3H中示出的比较示例的制造过程中，例如，相比于按照比较示例的制造过程，使用平坦化膜108作为掩模来蚀刻第二保护膜107有助于减小所使用各光掩模的个数。
本发明所包括的主题涉及2011年3月24日递交给日本专利局的日本优先专利申请JP2011-066283中公开的主题，并且通过引用将其全部结合在这里。
本领域技术人员应当理解，可以根据设计需要和其他因素进行各种结合、子结合和替换，只要它们在由权利要求及其等价限定的范围内。

Claims (20)

1.一种显示装置的制造方法，包括：
在衬底上形成栅电极；
通过光刻技术形成层叠膜，所述层叠膜在将栅极绝缘膜夹在中间的状态下设置在所述栅电极上方，并且包括半导体层、源极/漏极电极层、平坦化膜以及像素隔离膜，其中所述源极/漏极电极层被划分为分别用于晶体管部分、电容部分和互连接触部分的区段；以及
在形成所述层叠膜之后按顺序形成功能层和公共电极，所述功能层包括有机电场发光层，
其中，在形成所述层叠膜的过程中，在所述层叠膜的至少一部分中一同对两个或更多的层进行图案化。
2.根据权利要求1所述的显示装置的制造方法，
其中，在形成所述层叠膜的过程中使用三个光掩模。
3.根据权利要求2所述的显示装置的制造方法，
其中，形成所述层叠膜包括
从所述栅电极的一侧按顺序形成所述半导体层、第一保护膜、所述平坦化膜、所述源极/漏极电极层和所述像素隔离膜，来作为所述层叠膜，
在所述半导体层上形成所述第一保护膜之后，使用第一光掩模对所述第一保护膜和所述半导体层进行图案化，
在形成所述平坦化膜之后，使用至少在与光发射区域对应的第一区域具有第一开口的第二光掩模来对所形成的平坦化膜进行图案化，
使用经图案化的平坦化膜作为掩模来蚀刻所述第一保护膜，以暴露所述第一区域中的所述半导体层，
在蚀刻所述第一保护膜之后，首先按顺序形成所述源极/漏极电极层和所述像素隔离膜，并且之后使用至少在所述第一区域中具有开口的第三光掩模对所形成的像素隔离膜进行图案化，以及
通过使用经图案化的像素隔离膜作为掩模来蚀刻所述源极/漏极电极层，使得所述第一区域中的所述半导体层暴露。
4.根据权利要求3所述的显示装置的制造方法，还包括：
在对所述第一保护膜和所述半导体层进行图案化之后并且在形成所述平坦化膜之前，形成第二保护膜，
其中，使用经图案化的平坦化膜作为掩模，来一同蚀刻所述第二保护膜和所述第一保护膜。
5.根据权利要求4所述的显示装置的制造方法，
其中，在形成所述栅电极的过程中，所述栅电极形成在所述衬底上的用于晶体管部分的第二区域中，并且电极层形成在用于电容部分的第三区域中以及用于互连部分的第四区域中，
在形成所述层叠膜的过程中，在使用所述第一光掩模进行图案化时，在所述第四区域中移除所述第一保护膜和所述半导体层，以及
在使用所述平坦化膜作为掩模进行蚀刻时，通过移除所述第一保护膜和所述第二保护膜来暴露所述第二区域和所述第三区域中的所述半导体层，并且同时通过移除所述第二保护膜和所述栅极绝缘膜而暴露所述第四区域中的所述电极层。
6.根据权利要求3所述的显示装置的制造方法，
其中，在形成所述层叠膜的过程中，氧化物半导体被用作为所述半导体层，并且
在使用所述第三光掩模进行图案化之后，所述第一区域中的所述半导体层受到电阻减小处理。
7.根据权利要求3所述的显示装置的制造方法，
其中，在形成所述层叠膜的过程中，在对所述像素隔离膜和所述源极/漏极电极层进行图案化之后，所述像素隔离膜受到回流。
8.根据权利要求1所述的显示装置的制造方法，
其中，在形成所述层叠膜的过程中使用四个光掩模。
9.根据权利要求8所述的显示装置的制造方法，
其中，形成所述层叠膜包括
从所述栅电极的一侧按顺序形成所述半导体层、第一保护膜、所述平坦化膜、所述源极/漏极电极层和所述像素隔离膜，来作为所述层叠膜，
在所述半导体层上形成所述第一保护膜之后，使用第一光掩模对所述第一保护膜和所述半导体层进行图案化，
在形成所述平坦化膜之后，使用第二光掩模对所形成的平坦化膜进行图案化，
利用经图案化的平坦化膜来蚀刻所述第一保护膜，
在蚀刻所述第一保护膜之后，首先形成所述源极/漏极电极层，并且之后使用第三光掩模对所形成的源极/漏极电极层进行图案化，以及
形成所述像素隔离膜并且使用至少在用于光发射区域的区域中具有开口的第四光掩模来对所形成的像素隔离膜进行图案化。
10.根据权利要求1所述的显示装置的制造方法，
其中，在形成所述层叠膜的过程中使用五个光掩模。
11.根据权利要求10所述的显示装置的制造方法，
其中，形成所述层叠膜包括
从所述栅电极的一侧按顺序形成所述半导体层、第一保护膜、所述源极/漏极电极层、所述平坦化膜、像素电极和所述像素隔离膜，来作为所述层叠膜，
在所述半导体层上形成所述第一保护膜之后，使用第一光掩模对所述第一保护膜进行图案化，
在形成所述源极/漏极电极层之后，使用第二光掩模对所述源极/漏极电极层进行图案化，
在形成所述平坦化膜之后，使用第三光掩模对形成的平坦化膜进行图案化，
在形成所述像素电极之后，使用第四光掩模对形成的像素电极进行图案化，以及
形成所述像素隔离膜之后，使用第五光掩模对形成的像素隔离膜进行图案化。
12.根据权利要求1所述的显示装置的制造方法，
其中，在形成所述层叠膜的过程中使用六个光掩模。
13.根据权利要求12所述的显示装置的制造方法，
其中，形成所述层叠膜包括
从所述栅电极的一侧按顺序形成所述半导体层、第一保护膜、第三保护膜、所述源极/漏极电极层、所述平坦化膜、像素电极和所述像素隔离膜，来作为所述层叠膜，
在形成所述第一保护膜之后，使用第一光掩模对所述第一保护膜和所属半导体层进行图案化，
在形成所述第三保护膜之后，使用第二光掩模对所述第三保护膜和所述第一保护膜进行图案化，
在形成所述源极/漏极电极层之后，使用第三光掩模对所述源极/漏极电极层进行图案化，
在形成所述平坦化膜之后，使用第四光掩模对形成的平坦化膜进行图案化，
在形成所述像素电极之后，使用第五光掩模对形成的像素电极进行图案化，以及
形成所述像素隔离膜之后，使用第六光掩模对形成的像素隔离膜进行图案化。
14.一种显示装置，包括：
设置在衬底上的栅电极；
在将栅极绝缘膜夹在中间的状态下设置在所述栅电极上方的层叠膜，所述层叠膜包括半导体层、源极/漏极电极层、平坦化膜以及像素隔离膜，其中所述源极/漏极电极层被划分为分别用于晶体管部分、电容部分和互连接触部分的区段；以及
功能层，其设置在所述层叠膜的所述像素隔离膜上并且包括有机电场发光层；以及
设置在所述功能层上的公共电极，
其中，开口设置在所述层叠膜的至少一部分中以穿透两个或更多的层。
15.根据权利要求14的显示装置，从所述栅电极的一侧按顺序包括：
所述半导体层；
所述平坦化膜；
所述源极/漏极电极层；以及
所述像素隔离膜，
其中，所述源极/漏极电极层的用于所述晶体管部分的区段也作为像素电极。
16.根据权利要求14的显示装置，从所述栅电极的一侧按顺序包括：
所述半导体层；
所述平坦化膜；
所述源极/漏极电极层；以及
所述像素隔离膜，
其中，在所述衬底上的用于光发射区域的第一区域中，所述半导体层的一部分从所述平坦化膜暴露，
所述半导体层的暴露部分也作为像素电极。
17.根据权利要求15的显示装置，包括：
在所述半导体层与所述平坦化膜之间的第一保护膜，所述第一保护膜由氧化硅、氮化硅和氮氧化硅中的至少一者制成。
18.根据权利要求17的显示装置，包括：
在所述第一保护膜与所述平坦化膜之间的第二保护膜，所述第二保护膜由氧化铝制成。
19.根据权利要求18的显示装置，
其中，所述栅电极设置在所述衬底上的用于晶体管部分的第二区域中，
电极层设置在用于电容部分的第三区域中以及用于互连部分的第四区域中，
所述源极/漏极电极层设置为在所述第二区域和所述第三区域中的穿透所述平坦化膜、所述第二保护膜和所述第一保护膜的开口中与所述半导体层相接触，并且
所述源极/漏极电极层设置为在所述第四区域中的穿透所述平坦化膜、所述第二保护膜和所述栅极绝缘膜的开口中与所述电极层相接触。
20.一种电子设备，包括：
显示装置，包括：
设置在衬底上的栅电极；
在将栅极绝缘膜夹在中间的状态下设置在所述栅电极上方的层叠膜，所述层叠膜具有
半导体层，
源极/漏极电极层，
平坦化膜，以及
像素隔离膜，
功能层，其设置在所述层叠膜的所述像素隔离膜上并且包括有机电场发光层；以及
设置在所述功能层上的公共电极，
其中，开口设置在所述层叠膜的至少一部分中以穿透两个或更多的层，并且其中，所述源极/漏极电极层被划分为分别用于晶体管部分、电容部分和互连接触部分的区段。
CN201210075857.0A 2011-03-24 2012-03-19 显示装置、显示装置的制造方法和电子设备 Active CN102693939B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-066283 2011-03-24
JP2011066283A JP5825812B2 (ja) 2011-03-24 2011-03-24 表示装置の製造方法

Publications (2)

Publication Number Publication Date
CN102693939A CN102693939A (zh) 2012-09-26
CN102693939B true CN102693939B (zh) 2016-08-24

Family

ID=46859297

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210075857.0A Active CN102693939B (zh) 2011-03-24 2012-03-19 显示装置、显示装置的制造方法和电子设备

Country Status (3)

Country Link
US (1) US9324741B2 (zh)
JP (1) JP5825812B2 (zh)
CN (1) CN102693939B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6083089B2 (ja) * 2013-03-27 2017-02-22 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器
JP2015049947A (ja) 2013-08-29 2015-03-16 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス表示装置
CN103413898B (zh) * 2013-08-29 2015-11-11 深圳市华星光电技术有限公司 有机发光二极管阳极连接结构及其制作方法
CN103560211B (zh) * 2013-11-13 2017-04-05 深圳市华星光电技术有限公司 有机电致发光器件的制作方法及制作的有机电致发光器件
CN104103584A (zh) * 2014-06-25 2014-10-15 京东方科技集团股份有限公司 阵列基板制作方法
CN106206617A (zh) * 2016-08-29 2016-12-07 武汉华星光电技术有限公司 基于低温多晶硅的阵列基板及其制作方法
WO2019224917A1 (ja) * 2018-05-22 2019-11-28 シャープ株式会社 表示装置
JPWO2021015057A1 (zh) * 2019-07-25 2021-01-28
CN114126859B (zh) * 2019-07-25 2023-10-20 Ａｇｃ株式会社 层叠构件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101127366A (zh) * 2006-08-18 2008-02-20 三星电子株式会社 显示装置及其制造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3809758B2 (ja) 1999-10-28 2006-08-16 ソニー株式会社 表示装置及び表示装置の製造方法
US7023021B2 (en) * 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
JP2002076352A (ja) * 2000-08-31 2002-03-15 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
JP4954366B2 (ja) * 2000-11-28 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW525216B (en) * 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
JP2003179069A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法
JP2004296963A (ja) * 2003-03-28 2004-10-21 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP4741177B2 (ja) * 2003-08-29 2011-08-03 株式会社半導体エネルギー研究所 表示装置の作製方法
KR100606449B1 (ko) * 2003-12-29 2006-07-31 엘지.필립스 엘시디 주식회사 액정표시소자 제조방법
KR100604762B1 (ko) * 2004-04-23 2006-07-26 일진디스플레이(주) 액정 디스플레이 패널 및 그 제조 방법
JP5646000B2 (ja) * 2005-03-31 2014-12-24 東芝燃料電池システム株式会社 燃料電池システム
KR100712295B1 (ko) * 2005-06-22 2007-04-27 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그 제조 방법
JP4543013B2 (ja) * 2005-06-29 2010-09-15 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置及びその製造方法
TWI309889B (en) * 2006-09-01 2009-05-11 Au Optronics Corp Liquid crystal display structure and method for manufacturing the same
JP2008112136A (ja) * 2006-10-04 2008-05-15 Mitsubishi Electric Corp 表示装置及びその製造方法
KR100787461B1 (ko) * 2006-11-10 2007-12-26 삼성에스디아이 주식회사 다층 구조의 애노드를 채용한 유기 발광 디스플레이 장치
TWI351764B (en) * 2007-04-03 2011-11-01 Au Optronics Corp Pixel structure and method for forming the same
KR100858822B1 (ko) * 2007-05-11 2008-09-17 삼성에스디아이 주식회사 박막 트랜지스터, 이를 포함한 유기 발광 표시장치 및 유기발광 표시장치의 제조방법
JP2009099887A (ja) * 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
KR101427581B1 (ko) * 2007-11-09 2014-08-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
TWI413260B (zh) * 2008-07-31 2013-10-21 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2010118641A (ja) * 2008-10-17 2010-05-27 Seiko Epson Corp 圧電素子、液体噴射ヘッド、および液体噴射装置
KR101540341B1 (ko) * 2008-10-17 2015-07-30 삼성전자주식회사 패널 구조체, 패널 구조체를 포함하는 표시장치 및 이들의 제조방법
KR101667909B1 (ko) * 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR101319096B1 (ko) * 2009-02-24 2013-10-17 엘지디스플레이 주식회사 탑 에미션 인버티드형 유기발광 다이오드 표시장치 및 그의제조방법
KR101094296B1 (ko) * 2010-05-31 2011-12-19 삼성모바일디스플레이주식회사 표시장치 및 그 제조 방법
KR101182231B1 (ko) * 2010-06-04 2012-09-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20110134685A (ko) * 2010-06-09 2011-12-15 삼성모바일디스플레이주식회사 표시 장치 및 그 제조 방법
US9613844B2 (en) * 2010-11-18 2017-04-04 Monolithic 3D Inc. 3D semiconductor device having two layers of transistors
KR20120044042A (ko) * 2010-10-27 2012-05-07 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101127366A (zh) * 2006-08-18 2008-02-20 三星电子株式会社 显示装置及其制造方法

Also Published As

Publication number Publication date
JP2012203121A (ja) 2012-10-22
CN102693939A (zh) 2012-09-26
JP5825812B2 (ja) 2015-12-02
US9324741B2 (en) 2016-04-26
US20120241745A1 (en) 2012-09-27

Similar Documents

Publication Publication Date Title
CN102693939B (zh) 显示装置、显示装置的制造方法和电子设备
JP7201749B2 (ja) 半導体装置
JP7480255B2 (ja) 発光装置
CN101800248B (zh) 薄膜晶体管和显示器件
US8426851B2 (en) Thin film transistor and display device
US8247811B2 (en) Thin-film transistor and display device
CN102969457B (zh) 有机el显示器、有机el显示器制造方法以及电子装置
CN100459184C (zh) 显示器件及其制造方法
CN101740564B (zh) 薄膜晶体管衬底和显示装置
CN102290442B (zh) 薄膜晶体管和显示装置
CN105590953B (zh) 具有高孔径比的有机发光二极管显示器及其制造方法
CN102456581A (zh) 薄膜晶体管及其制造方法
CN102130147B (zh) 显示器及其制造方法、以及电子设备
JP5725337B2 (ja) 表示装置、表示装置の製造方法および電子機器
CN101752426A (zh) 薄膜晶体管、显示单元和制造薄膜晶体管的方法
TW201125116A (en) Light-emitting device and method for manufacturing the same
CN104756253A (zh) 半导体设备、显示单元以及电子装置
CN108400151B (zh) 显示基板及其制作方法、显示装置
CN107302061A (zh) Oled显示基板及其制作方法、显示装置
US11183554B2 (en) Display device and method of manufacturing the display device
JP2014049405A (ja) 表示装置およびその製造方法、並びに電子機器
CN113113549A (zh) 显示设备和制造其的方法
CN114497145A (zh) 显示设备和制造其的方法
US20240122032A1 (en) Display Substrate, Preparation Method Thereof, and Display Device
US20240057388A1 (en) Display Substrate and Preparation Method thereof, and Display Apparatus

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: JANPAN ORGANIC RATE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SONY CORP

Effective date: 20150804

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150804

Address after: Tokyo, Japan

Applicant after: JOLED Inc.

Address before: Tokyo, Japan

Applicant before: Sony Corp.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231204

Address after: Tokyo, Japan

Patentee after: Japan Display Design and Development Contract Society

Address before: Tokyo

Patentee before: JOLED Inc.