JP2000012512A - 半導体基板表面の加工方法 - Google Patents

半導体基板表面の加工方法

Info

Publication number
JP2000012512A
JP2000012512A JP10178979A JP17897998A JP2000012512A JP 2000012512 A JP2000012512 A JP 2000012512A JP 10178979 A JP10178979 A JP 10178979A JP 17897998 A JP17897998 A JP 17897998A JP 2000012512 A JP2000012512 A JP 2000012512A
Authority
JP
Japan
Prior art keywords
etching
semiconductor substrate
mask layer
chelating agent
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10178979A
Other languages
English (en)
Inventor
Tomohiro Nitta
田 智 洋 新
Yoshiichi Tanabe
邊 芳 一 田
Yoshiaki Kitaura
浦 義 昭 北
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP10178979A priority Critical patent/JP2000012512A/ja
Publication of JP2000012512A publication Critical patent/JP2000012512A/ja
Pending legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【課題】 優れたエッチング速度と選択性を有する、半
導体基板の表面加工方法の提供。 【解決手段】 半導体基板の表面にマスク層を形成させ
る工程、マスク層を所望のパターンとなるように除去す
る工程、および基板のマスク層に被覆されていない部分
をキレート剤を含んでなるエッチング液で選択的にエッ
チングする工程、を含んでなることを特徴とする、半導
体基板表面の加工方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体基板の表面を
選択的にエッチングすることにより加工する、基板の加
工方法に関するものである。
【0002】
【従来の技術】半導体製造において、基板の表面に特定
の形状を刻み込んだり、基板にヴィアホールまたはスル
ーホールを形成させることが一般的に行われている。こ
のような表面加工は、非常に微細な構造を形成させるも
のであり、正確さが要求される。
【0003】特に、半導体素子にヴィアホールを形成さ
せる技術においては、エッチング技術が用いられるが、
エッチング速度に優れ、しかもマスク材および配線金属
に対し高い選択性が要求されている。これに伴ない、ヴ
ィアホール形成においては、反応性イオンエッチング法
などのガスを用いたエッチング、またはリン酸系などの
薬液を用いたエッチングが一般的に用いられている。
【0004】しかし、ヴィアホール形成における反応性
イオンエッチング法などのガスを用いたエッチングで
は、マスク材、および配線金属に対し十分な選択性が得
られにくいことがある。このため、エッチング時に半導
体基板のスパッタアウト、電極金属のエッチングが起き
て、所望の形状が得られにくいことがあり、歩留まり低
下の要因となっていた。また、リン酸系の薬液を用いた
エッチングにより半導体基板にヴィアホールを形成させ
る方法では、エッチング速度が十分に高くすることが困
難であり、スループット低下の要因となっていた。
【0005】
【発明が解決しようとする課題】このように、マスク材
を使って半導体基板表面を加工しようとする場合、従来
の反応性イオンエッチング法やリン酸系の薬液を用いた
エッチングでは、十分な選択性やエッチング速度を達成
することが困難であり、高精度かつ高スループットな半
導体基板の表面加工方法が望まれていた。
【0006】
【課題を解決するための手段】[発明の概要] <要旨>本発明の半導体基板表面の加工方法は、半導体
基板の表面にマスク層を形成させる工程、マスク層を所
望のパターンとなるように除去する工程、および基板の
マスク層に被覆されていない部分をキレート剤を含んで
なるエッチング液で選択的にエッチングする工程、を含
んでなること、を特徴とするものである。
【0007】<効果>本発明の方法によれば、ガスを用
いたエッチングを行った場合に特有のスパッタアウトな
しに、選性製よくエッチングを行うことができ、しかも
従来のエッチング液を用いた場合に比べてエッチングに
係る時間短縮を達成することができる。このことによ
り、高精度な表面加工を生産性よく行うことができる。
【0008】[発明の具体的説明] <キレート化剤>本発明の半導体表面の加工方法に用い
ることのできるキレート化剤は、金属イオンに結合して
キレート化合物を形成する複数の供与原子をもつ化合物
をいう。このような化合物には、例えば、(1)ポリア
ミノカルボン酸、およびその塩、例えばエチレンジアミ
ン四酢酸、エチレンジアミン四酢酸二ナトリウム、ジエ
チレントリアミン五酢酸、およびその他、(2)ポリア
ミノ化合物、例えばエチレンジアミン、ジエチレントリ
アミン、ニトリロ三酢酸、およびその他、(3)オキシ
カルボン酸、およびその塩、例えばクエン酸、およびそ
の他、(4)縮合リン酸、(5)グリオキシム、例えば
ジメチルグリオキシム、およびその他、が挙げられる。
これらの中で、ポリアミノカルボン酸およびその塩が好
ましく、特にエチレンジアミン四酢酸(以下、EDTA
という)が好ましい。
【0009】<エッチング液>本発明は、キレート剤を
含んでなる薬液(以下エッチング液という)で半導体基
板をエッチングする。このエッチング液は、通常、基板
をエッチングするのに用いられるエッチング液に前記の
キレート剤を添加したものである。このようなエッチン
グ液は、NH3、H22、KOH、NaOH、NaOC
l、HCl、HBr、HF、HNO3、H2SO4、CH3
COOH、H3PO4、K2Cr27、およびその他を組
み合わせて、水または適当な有機溶媒、例えばCH3
H、C25OH、およびその他、に溶解させたものであ
る。
【0010】本発明の方法において用いることのできる
エッチング液のより具体的な構成は、例えば下記のもの
である。 (1)NH3/H22/H2O (2)NH3/H22/KOH/H2O (3)H3PO4/H22/H2
【0011】これらの中より、加工する半導体基板の種
類に応じて、適当なエッチング液を選択することができ
る。これらの中で、特にNH3/H22/H2Oの構成に
キレート化剤を添加したエッチング液を用いることが好
ましい。このエッチング液は、GaAsまたはInGa
Asの半導体基板を加工する場合に好ましい。例えばこ
のような構成のエッチング液を用いる場合、それぞれの
含有率はエッチング液の総重量を基準として、NH3
一般に25重量%アンモニア水に換算して5〜30重量
%、好ましくは10〜20重量%、H22は一般に35
重量%過酸化水素水に換算して30〜60重量%、好ま
しくは40〜50重量%、である。
【0012】エッチング液に添加されるキレート化剤の
量は、加工する基板の種類、用いるエッチング液または
キレート化剤の種類により異なるが、一般に1〜10重
量%、好ましくは1.5〜3重量%、である。過度に少
ないと本発明の効果が得られにくく、過度に多いとマス
ク層(例えばフォトレジスト等の有機膜)の密着性低下
などの問題が発生することがあるので注意が必要であ
る。
【0013】本発明に用いることのできるエッチング液
は、エッチング速度が大きく、配線金属に対する選択比
が高いものである。図1は、キレート化剤を含んでなる
エッチング液(EDTA/H22/H2O/NH3)と、
その他の一般的に用いられるエッチング液(H3PO4
22/H2O)のGaAs基板に対するエッチング速
度を示すものである。この図から、キレート化剤を含ん
でなるエッチング液が著しく大きなエッチング速度を有
することは明らかである。
【0014】また、下記の表は、キレート化剤を含んで
なるエッチング液に各種の材料を浸漬したときの膜厚変
化を示すものである。 EDTA含有エッチング液の各種材料に対するエッチング効果 エッチング液の組成 EDTA 1g H22 25cc(35重量%水溶液として) H2O 25cc NH3 8cc(25重量%水溶液として) 浸漬前後の膜厚変化 材料 浸漬0.5分 浸漬1.0分 SiO2 0 0 P−SiO2 * 0 0 P−SiN* 0.45 0.2 W 17.5 34 Au 8 18.5 AuGe 1.6 2.5 STO 10 29 WNx 59.6 326 Mo 350 >449GaAs 4600 9200 表中、P−SiO2、およびP−SiNは、それぞれパ
ッシベーションSiO2およびパッシベーションSiN
を表す。
【0015】この表より、キレート化剤を含むエッチン
グ液は、基板であるGaAsに対するエッチング速度
と、配線材料であるAu、WNx、およびその他の材料
に対するエッチング速度との比率(すなわち選択比)が
優れていることがわかる。
【0016】<半導体基板の加工方法>本発明は、前記
のキレート化剤を含んでなるエッチング液で、半導体基
板の表面を加工する方法に関するものである。本発明の
半導体基板表面の加工方法は、下記の工程を含んでな
る。 (a)半導体基板の表面にマスク層を形成させる工程、
(b)マスク層を所望のパターンとなるように除去する
工程、および(c)基板のマスク層に被覆されていない
部分をキレート剤を含んでなるエッチング液で選択的に
エッチングする工程。
【0017】本発明の表面加工方法により加工される半
導体基板は、前記したエッチング液との組み合わせで任
意のものを選ぶことができるが、化合物半導体基板であ
ることが好ましい。特に、GaAsまたはInGaAs
の半導体基板を加工するとき、本発明の効果が強く発現
する。なお、本発明の加工方法により基板表面を加工す
る際、加工に先立って基板表面をラッピングなどの方法
により表面を平滑にしておくことが好ましい。
【0018】マスク層は、基板表面の所望の領域をエッ
チング作用から保護するために用いる。すなわち、基板
表面のマスク層に被覆されていない部分がエッチング液
により浸食されて、加工される。このようなマスク層
は、合目的的な任意のものを用いることができるが、例
えば、絶縁膜(例えば酸化膜、窒化膜、およびその
他)、樹脂膜(例えば各種のフォトレジスト膜、ベンゾ
シクロブテン膜、およびその他)、およびその他が挙げ
られる。これらのうち、絶縁膜、特に酸化膜または窒化
膜、を用いることが好ましい。このような酸化膜または
窒化膜をマスク層に用いるには、基板表面にCVD法な
どにより当該薄膜を形成させるのが一般的である。この
ように基板表面に薄膜を均一に形成させたあと、基板表
面の加工しようとする部分の薄膜を除去することにより
パターンを形成させる。
【0019】薄膜の除去は、マスク層を構成する物質、
または基板そのものを構成する物質に応じた方法で選択
される。マスク層が絶縁膜からなる場合、基板の加工し
ようとする部分を被覆している絶縁層を除去するには、
通常、ドライエッチングにより行う。ドライエッチング
による方法では、フォトレジスト層を用いたものが一般
的である。この場合、本発明の基板表面の加工方法は、
下記の工程を含んでなるものである。 (a1)半導体基板の表面に絶縁体マスク層を形成させ
る工程、(b1)絶縁体マスク層の上側面にフォトレジ
スト層を形成させる工程、(b2)フォトレジスト層を
パターン露光し、現像によって所望のフォトレジストマ
スク層を形成させる工程、(b3)フォトレジストマス
ク層をマスクとしてドライエッチング法により絶縁体マ
スク層の所望の領域を除去する工程(b4)必要に応じ
て、残っているフォトレジストマスク層を除去する工
程、(c1)基板の絶縁体マスク層に被覆されていない
部分をキレート剤を含んでなるエッチング液で選択的に
エッチングする工程、および(c2)必要に応じて、残
っている絶縁体マスク層を除去する工程。
【0020】フォトレジスト層を用いてエッチング用の
マスク層を形成させる場合、フォトレジスト組成物は任
意であり、またフォトレジストのパターンを形成させる
方法も任意の方法を用いることができる。
【0021】フォトレジストマスク層および絶縁体マス
ク層は、用済み後、必要に応じて除去される。マスク層
除去は任意の方法によって行うことができるが、フォト
レジストマスク層の除去には、酸素系プラズマ、または
フッ素系プラズマなど、絶縁体膜の除去は、フッ酸、硝
酸などを含んだ溶液による洗浄、酸素系プラズマ、フッ
素系プラズマなど、が用いられる。
【0022】基板の表面に、エッチング液による処理を
行うためのマスク層を形成させた後、前記のキレート化
剤を含んでなるエッチング液で基板表面を加工する。こ
のとき、エッチング液を任意の方法で撹拌することがで
きる。エッチング液の温度は、好ましくは20〜50
℃、より好ましくは25〜35℃、である。温度が低す
ぎると充分なエッチング速度が得られないことがあり、
また高すぎると基板表面にムラができたり、選択比が悪
化することがあるので注意が必要である。また、エッチ
ング時間はエッチング条件や処理する膜厚に応じて適当
に選択される。
【0023】このような本発明の基板表面の加工方法
は、種々の基板表面加工に応用できるものであるが、具
体的には、ヴィアホール形成や、薄膜抵抗形成に適用す
ることができる。
【0024】
【実施例】本発明の詳細を実施例を用いて説明すると以
下の通りである。実施例1 本発明によるヴィアホール形成方法の一例を図2に従っ
て説明すると、以下の通りである。
【0025】先ず、半導体基板(21)表面に、Au、
AuGeなどからなる、ICを形成する各種素子(2
2)とパッシベーション膜(23)を形成した後、この
半導体基板を裏面から所定の厚さ(例えば、100μm
程度)にラッピングする(図2(a))。
【0026】次に、この半導体基板の裏面全面にマスク
となる酸化膜(24)をCVD法を用いて100nmの
厚さで形成させた後、g−lineに感応するレジスト
(25)を塗布し、ヴィアホール部をパターンニングす
る(図2(b))。
【0027】次に、上記レジストパターンをマスク材と
してRIE法により異方性エッチングすることによって
選択的に酸化膜を除去して、ヴィアホールパターンを形
成させた後、基板表面に残っている前記レジストを酸素
プラズマ処理で除去する(図2(c))。
【0028】次に、上記酸化膜をマスク材としてEDT
Aを含む薬液(EDTA:1gに対し、25重量%アン
モニア水:8cc、35重量%過酸化水素水:25c
c、水:25cc、液温:30℃)を用いてエッチング
することによって選択的に半導体基板を基板表面(デバ
イス面)まで除去し、ヴィアホールを形成させる(図2
(d))。
【0029】さらに、この後、前記酸化膜をフッ酸系の
薬液を用いて除去し、裏面配線(26)を蒸着により形
成させる(図2(e))。
【0030】実施例2 本発明による薄膜抵抗形成方法の一例を図3に従って説
明すると以下の通りである。
【0031】先ず、半導体基板(31)表面にSiNか
らなるパッシベーション膜(32)を形成させた後、薄
膜抵抗層となるWNx(33)をスパッタ法により50
nmの厚さで形成させる。WNxの抵抗率は図4に示す
とおり、製膜時の窒素分圧によって大きく変動する(図
4)。この例では、安定した抵抗率が得られるN2
(N2+Ar)=10%の条件下でスパッタを行った
(図3(a))。
【0032】次に、この薄膜抵抗層の全面にマスクとな
る酸化膜(34)をCVD法により100nmの厚さで
形成させた後、g−lineに感応するレジストで薄膜
抵抗部をパターニングする(図3(b))。
【0033】次に、上記レジストパターンをマスク材と
してRIE法により異方性エッチングすることによって
選択的に酸化膜を除去し、薄膜抵抗パターンを形成さ
せ、さらに酸化膜上のレジストマスク層を酸素プラズマ
処理で除去する(図3(c))。
【0034】次に、上記酸化膜をマスク層として、ED
TAを含むエッチング液(EDTA1gに対して、25
重量%アンモニア水:8cc、35重量%過酸化水素
水:25cc、水:25cc、液温30℃)を用いて、
エッチングすることによって選択的に薄膜抵抗層をパッ
シベーション膜まで除去して薄膜抵抗を形成させる(図
3(d))。
【0035】さらに、この後、前記酸化膜をフッ酸系の
薬液を用いて除去する(図3(e))ことで薄膜抵抗を
形成させることができる。
【0036】
【発明の効果】本発明の方法によれば、スパッタアウト
なしに、選性性よくエッチングを行うことができ、しか
も従来のエッチング液を用いた場合よるも速いエッチン
グ加工を行うことができる。このことにより、高精度な
表面加工を生産性よく行うことができることは、[発明
の概要]の項に前記したとおりである。
【図面の簡単な説明】
【図1】本発明に用いるエッチング液と、従来のエッチ
ング液のエッチング速度を示す図。
【図2】本発明によるヴィアホール形成方法を示す断面
模式図。
【図3】本発明による薄膜抵抗形成方法を示す断面模式
図。
【図4】スパッタ法により形成されるWNxの抵抗率の
2分圧依存性を示す図。
【符号の説明】
21 半導体基板 22 配線金属 23 パッシベーション膜 24 酸化膜 25 レジスト膜 26 裏面配線 31 半導体基板 32 パッシベーション膜 33 薄膜抵抗層 34 酸化膜 35 レジスト層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 北 浦 義 昭 神奈川県川崎市幸区小向東芝町1 株式会 社東芝研究開発センター内 Fターム(参考) 4K057 WA13 WB11 WE04 WE21 WE23 WE25 WF10 WN01 5F038 AR07 EZ15 5F043 AA03 AA25 AA26 BB07 BB17 BB18 DD27 FF06 GG02

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】半導体基板の表面にマスク層を形成させる
    工程、 マスク層を所望のパターンとなるように除去する工程、
    および基板のマスク層に被覆されていない部分をキレー
    ト剤を含んでなるエッチング液で選択的にエッチングす
    る工程、を含んでなることを特徴とする、半導体基板表
    面の加工方法。
  2. 【請求項2】半導体基板が化合物からなるものである、
    請求項1に記載の半導体基板表面の加工方法。
  3. 【請求項3】キレート化合物が、ポリアミノカルボン酸
    またはその塩から選ばれるものである、請求項1または
    2に記載の半導体基板表面の加工方法。
  4. 【請求項4】キレート化合物がエチレンジアミン四酢酸
    である、請求項3に記載の半導体基板表面の加工方法。
  5. 【請求項5】マスク層が絶縁膜である、請求項1〜4の
    いずれか1項に記載の半導体基板表面の加工方法。
JP10178979A 1998-06-25 1998-06-25 半導体基板表面の加工方法 Pending JP2000012512A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10178979A JP2000012512A (ja) 1998-06-25 1998-06-25 半導体基板表面の加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10178979A JP2000012512A (ja) 1998-06-25 1998-06-25 半導体基板表面の加工方法

Publications (1)

Publication Number Publication Date
JP2000012512A true JP2000012512A (ja) 2000-01-14

Family

ID=16058003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10178979A Pending JP2000012512A (ja) 1998-06-25 1998-06-25 半導体基板表面の加工方法

Country Status (1)

Country Link
JP (1) JP2000012512A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353281A (ja) * 2001-05-29 2002-12-06 Shin Etsu Handotai Co Ltd シリコンウェーハ表面品質の評価方法
WO2009066750A1 (ja) * 2007-11-22 2009-05-28 Idemitsu Kosan Co., Ltd. エッチング液組成物
JP2018186287A (ja) * 2013-08-29 2018-11-22 住友化学株式会社 ニオブ酸系強誘電体薄膜素子の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353281A (ja) * 2001-05-29 2002-12-06 Shin Etsu Handotai Co Ltd シリコンウェーハ表面品質の評価方法
WO2009066750A1 (ja) * 2007-11-22 2009-05-28 Idemitsu Kosan Co., Ltd. エッチング液組成物
JPWO2009066750A1 (ja) * 2007-11-22 2011-04-07 出光興産株式会社 エッチング液組成物
JP5642967B2 (ja) * 2007-11-22 2014-12-17 関東化学株式会社 エッチング液組成物
JP2018186287A (ja) * 2013-08-29 2018-11-22 住友化学株式会社 ニオブ酸系強誘電体薄膜素子の製造方法

Similar Documents

Publication Publication Date Title
US5472562A (en) Method of etching silicon nitride
JP3217556B2 (ja) シリコン及びシリコン化合物の選択エッチングを含む集積回路作製方法
US4345969A (en) Metal etch solution and method
US5981401A (en) Method for selective etching of anitreflective coatings
JPH09129622A (ja) 炭化ケイ素のエッチング方法
US5126007A (en) Method for etching a pattern in layer of gold
JP2000012512A (ja) 半導体基板表面の加工方法
US6329299B1 (en) Compositions and methods for the selective etching of tantalum-containing films for wafer reclamation
JPH01309329A (ja) プラズマエッチング方法
US20020127859A1 (en) Compositions and methods for the selective etching of polysilicon for wafer reclamation
JP3080400B2 (ja) 半導体装置
JPS62125633A (ja) 半導体装置の製造方法
JPH05299810A (ja) 配線パターン形成用エッチング溶液
JPH07321091A (ja) エッチング方法及び配線形成方法
JPH04182911A (ja) 薄膜磁気ヘッドの製造方法
JP2937537B2 (ja) パターン形成方法
JP3407410B2 (ja) ケミカルドライエッチング方法
EP0758797A1 (en) Method of etching silicon nitride
JPH118303A (ja) 半導体装置の製造方法
JP2001093875A (ja) 半導体装置の製造方法
JPS60235436A (ja) 半導体装置の製造方法
JPH0621432A (ja) 半導体装置の製造方法
JPH03276627A (ja) 半導体装置の製造方法
JPH03108356A (ja) 半導体基板の製造方法
KR0154931B1 (ko) 메탈층 패턴 형성 방법