TW200938660A - Etching solution composition - Google Patents

Etching solution composition Download PDF

Info

Publication number
TW200938660A
TW200938660A TW097145161A TW97145161A TW200938660A TW 200938660 A TW200938660 A TW 200938660A TW 097145161 A TW097145161 A TW 097145161A TW 97145161 A TW97145161 A TW 97145161A TW 200938660 A TW200938660 A TW 200938660A
Authority
TW
Taiwan
Prior art keywords
film
alloy
etching
composition
amorphous oxide
Prior art date
Application number
TW097145161A
Other languages
English (en)
Inventor
Masahito Matsubara
Kazuyoshi Inoue
Koki Yano
Yuki Igarashi
Original Assignee
Idemitsu Kosan Co
Kanto Kagaku
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co, Kanto Kagaku filed Critical Idemitsu Kosan Co
Publication of TW200938660A publication Critical patent/TW200938660A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/32—Alkaline compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/44—Compositions for etching metallic material from a metallic material substrate of different composition
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)
  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

200938660 六、發明說明： 【發明所屬之技術領域】 ❹ 本發明係有關於一種钮刻液級成物，對於包含由非晶 氧化物膜和A卜A1合金等所構成的金屬膜之積層膜，選= 性地蝕刻該金屬膜。本發明進而有關於—種採用該蝕刻液 組成物而蝕刻後的積層膜、包含該積層膜之液晶顯示板、 液晶顯示裝置及其製造方法。本發明又有關於一種蝕刻方 法、圖案形成方法、薄膜電晶體的製造方法，#用該蚀刻 液組成物，而被運用在半導體元件、積體電路、電極等微 細電子零件的製作中。 【先前技術】 在薄膜電晶體顯示板的製造中，作為增廣顯示板的視 角、加快動態影像的反應速度之方法’已使用有邊緣電場 切換（FFS ( Fringe Field Switching ))或平面内切換（ips (In-PlaneSwitching))等方式的系統，在製造這些系統的 步驟中，必須有選擇性地蝕刻透明電極上之金屬薄膜的步 驟》 又，近年來隨著電子設備的小型化、輕量化及低耗電 化的發展’在顯示器的領域中，包含銦（In)、鎵（Ga)、 辞（Zn)而構成之氧化物（IGZ〇(In—Ga_Zn 〇))的半導體受 到矚目。因IGZO的非晶氧化物半導體膜，能在低溫下成 膜於樹脂膜上’因而正探討著將來其於輕量的攜帶型電子 200938660 製品等之應用。 作為透明導電膜上之金屬薄膜，一般係使用鋁（A1)或 A1合金、及鉬（Mo)或Mo合金，而作為透明導電膜則一般 係使用麵錫氧化物（ITO ( indium Tin Oxide ))、銦辞氧化 物（IZO ( Indium Zinc Oxide))等。 以在’被使用於A1、A1合金、Mo、Mo合金、ITO、IZO 等的蝕刻液，可分類為酸性蝕刻液、中性蝕刻液及鹼性蝕 刻液。A1是兩性化合物，在酸性蝕刻液或鹼性蝕刻液中均 ® 可/谷解，進而，在氧化性的中性蝕刻液中亦可溶解^ Mo雖 不疋兩性化合物，但可溶解於含氧化劑之酸性蝕刻液、含 氧化劑之驗性姓刻液、及含氧化劑之中性触刻液。IT。依 製造方法而有不同的結晶性，若結晶性高，則僅能溶解於 王水等特定的強酸，但一般使用的是能在常溫的濺鍍下形 成的非晶狀之ITO，其在酸性蝕刻液或鹼性蝕刻液中均可 溶解。IZO則僅有非晶狀的IZ0,其在酸性蝕刻液或鹼性 φ 蝕刻液中均可溶解。氧化鋅為兩性化合物，在酸性蝕刻液 或鹼性蝕刻液中均可溶解。關於酸性蝕刻液有許多報告， 但只能明顯得知其可溶解八卜A1合金、M〇、M〇合金、ιτ〇、 IZO及氧化鉛之全部，而並未發現其能以高選擇比來蝕刻 透明導電膜上之金屬膜的例子。 具體而言，關於透明導電膜、金屬，揭示有以下的技 術ιτο膜依製法而有不同的結晶性，已知若以減鍍在常 溫下形成，則會成為α (非晶）-IT〇。另一方面，ιζ〇若 藉由3 00 C以下之濺鍍來形成，也會成為非晶狀。這些非 200938660 μ狀的膜’會溶解於草酸或磷酸、乙酸及硝酸所構成的混 〇酸等的弱酸之蝕刻液（專利文獻】）。特別是，關於α _ΙΤ〇 膜揭不有一種方法，係藉由含有選自由聚磺酸及聚氧乙 稀聚氧丙稀嵌段共聚物所組成之群t的1種或2種以上之 化合物的餘刻液，來鞋刻透明導電膜（專利文獻2)。 ❹ ❹ 作為附圖案之光阻/ Μ〇/ Μ〇/ ιζ〇基板等3層積 層 亥】液報告有一種方法，係藉由包含30〜45重量％ 的鱗酸15 35重量％的確酸、有機酸及陽離子成分之水 溶液’來-併進行㈣（專利文獻小又，報告有一種技 術，其係於運用由鱗酸、乙酸及確酸所組成之混合酸來蚀 刻μ#Α1之積層臈的情形時，因α^μ。的姓刻速度不 同’而對Α1和Μ。使用不同組成之混合酸（專利文獻& 進而，亦報告有一種技術，其藉由將A1合金的調配比例最 適化而使其難以溶解於草酸水溶液，以改良咖和…之積 刻（專利文獻4)。然而，尚未有使用酸性的触刻 液來蝕刻透明導電膜上之金屬的方法。 因此’在卿-LCD的製造方法中，雖運用經結晶化之 刻二〇)’但是由於。·ΙΤ0的餘刻特性非常低，所㈣ 刻後谷易出現ΓΓΟ錢，即使於其上使金 殘液也會成為短路的原因。於是，提 联錢ΙΤ〇 夕制、生女有一種新的FFS-LCD 之製k方法’即使殘留有殘潰，也不會發生短路（專利文 獻5)。但是，此方法由於增加了將閘極 成形的步驟而必須變更為新的光罩、緣膜#分地圖案 加。 所以使得製造成本増 5 200938660 另一方面，透明導電膜上之金屬膜雖然也可溶解於鹼 性溶液’但一般在透明導電膜上之金屬膜的蝕刻中，使用 驗性/谷液的例子很少。作為其第一理由’被認為是在銘和 ITO之積層膜接觸到鹼性的情形時，鋁會被氧化而ιτ〇則 被還原。為了避免正型光阻之剝離液，也就是鹼性水溶液 所致之影響，報告有一種技術，係作為氧化劑而將硝酸鹽 加入驗性水溶液中（專利文獻6 )。作為第二理由，則被認 為是金屬及透明導電膜會各自溶解於鹼性中。例如，報告 β 有一種藉由氫氧化銨來溶解Α1之技術（專利文獻7)，關 於Mo亦有藉由包含氧化劑之鹼性水溶液來使其蝕刻的報 告（專利文獻8 )。 又，氧化辞為兩性化合物，已知其能溶解於氨水中（專 利文獻9)。進而’關於IZO或ITO,亦有藉由pH超過13 5 之烷醇胺水溶液而使其容易被侵蝕的報告（專利文獻1〇)。 如此，不論是酸性餘刻液或驗性钱刻液，在以往，關於透 • s月導電膜和金屬膜的積層膜’選擇性地蝕刻金屬之蝕刻液 尚屬未知。 一方面，在以往，在所製作之包含In、Ga Zn而構 成之非晶氧化物半導體臈上的金屬膜之圖案成形，係以剝 離法（Lift-off)來進行（非專利文獻〇。然而剝離法由 於光阻的耐熱性小’在必須經高溫處理的步驟的情形時， 該光阻可㈣難㈣。又，在除去光阻的步财，被赛 鍍膜的圖案端會捲起、升高。 洛 -般而言’非晶氧化物半導體膜上之金屬薄瞑的蝕 6 200938660 刻，係使用磷酸-乙酸·硝酸的混合酸、硝酸鈽銨水溶液等。 但疋，上述般的酸系的蝕刻液，在蝕刻包含鎵（Ga)、鋅 及錫（Sn)之至少一種和銦（In)而構成之氧化物（iGz〇、 IZO、ITZO )之非晶氧化物半導體膜上的金屬膜之際，也 會以同樣的蝕刻速度，來蝕刻共存的包含Ga、Zn&以之 至少一種和In而構成之氧化物（IGZ〇、IZ〇、ITZ〇)的非 晶氧化物半導體膜。 ❹ ❹ [專利文獻1]日本專利特開2005_277402號公報 [專利文獻2]曰本專利第3345408號公報 [專利文獻3]曰本專利特開2000_3 1111號公報 [專利文獻4]曰本專利特開2〇〇6_21〇〇33號公報 [專利文獻5]曰本專利特開2〇〇2 9〇781號公報 [專利文獻6]曰本專利第2875553號公報 [專利文獻7]日本專利第2599485號公報 [專利文獻8]曰本專利特開平ι〇_3〇73〇3號公報 [專利文獻9]曰本專利特開平1〇_229212號公報 [專利文獻1 〇]日本專利第36丨丨6丨8號公報 [專利文獻11]曰本專利特開2005-258115號公報 [非專利文獻 1] K· Nomura ei. a/.，Nature，Vol. 432, 25 Nov. 2004, pp. 488〜492 [非專利文獻 2] Applied Physics Letters，11 Sep. 2006, V〇l. 89, No. 11，pp. 112123-1 〜112123_3 7 200938660 【發明内容】 [發明所欲解決之問題] 因此本發明的目的’係提供一種蝕刻液組成物，對 於包含由A1、A1合金等所構成的金屬媒和各種非晶氧化物 膜之積層膜，選擇性地叙刻非晶氧化物膜上之金屬膜。 [解決問題之技術手段] 本發明人為了解決上述問題而進行探討，結果發現： 以驗性的㈣液組成物，在由A1、A1合金等所構成的金屬 取膜和由IZ〇等所構成的非晶氧化物膜之間，能獲得高㈣ 選擇比。 若運用了利用此種钱刻方法之圖案形成方法或薄膜電 晶體的製造方法，則可抑制元件特性的不均而提高元件特 性之安定性、均一性。 亦即，本發明係關於前述之蝕刻液組成物，係自包含 非晶氧化物膜和選自由A卜A1合金、cu、Cu合金、Ag及 φ Ag合金所組成之群中至少一種所構成的金屬膜之積層 膜，選擇性地蝕刻該金屬膜的蝕刻液組成物，前述蝕刻液 組成物係由含有驗性物質之水溶液所構成。 又，本發明係關於前述之蝕刻液組成物，其中積層膜 係進而包含選自由Mo、Mo合金、Ti及Ti合金所組成之群 中至少一種所構成的金屬膜，且該蝕刻液組成物同時蝕刻 該金屬膜。 進而’本發明係關於前述之蝕刻液組成物，其中該驗 200938660 性物質係氨。 組成物，其中進而含 又’本發明係關於前述之蝕刻液 有氧化劑。 進而，本發明係關於前述之蝕刻液組成物，其中該氧 化劑係過氧化氫。 '、〇Α 又，本發明係關於前述之蝕刻液組成物，其中該非晶 氧化物膜係透明導電膜或非晶氧化物半導體膜，前述透： *電：係包含“ΤΟ、ΙΖΟ、氧化鋅或氧化錫之透明導電 膜’前述非晶氧化物半導體膜係包含鎵、辞及踢中至少一 種和銦之非晶氧化物半導體膜。 進而，本發明係關於前述之蝕刻液組成物，其中蝕刻 液組成物中之氨的濃度係0.01〜25重量％。 又，本發明係關於前述之餘刻液組成物，其中钱刻液 組成物中之過氧化氫的濃度係〇 〇1〜2〇重量。A❶ 進而’本發明係有關於前述之钱刻液組成物，其中非 ❿晶氧化物膜係包含鎵、辞及踢中至少—種和鋼之非晶氧化 物半導體膜，且㈣液組成物中之教的濃度係Q.M〜5重 量％。 又’本發明係有關於前述 氡化物膜係包含鎵、辞及錫中 半導艘膜’且餘刻液組成物中 10重量％。 之蝕刻液組成物，其中非晶 至少一種和銦之非晶氧化物 之過氧化氫的濃度係0.01〜
液紐成物，其係運 S 進而’本發明係有關於前述之蝕刻 用於液晶顯示板之製造。 9 200938660 又’本發明係有關於前述之蝕刻液組成物，其係運用 於FFS或IPS模式的液晶顯示板、或半穿透半反射型液晶 顯示板之製造^ 進而’本發明係關於一種前述之積層膜，其係對於包 含非晶氧化物膜和選自由A卜A1合金、Cu、Cu合金、Ag 及Ag合金所組成之群中至少一種所構成的金屬膜之積層 膜，藉由運用前述蝕刻液組成物，而使該金屬膜被選擇性 地银刻。 又本發明係關於一種液晶顯示板，其具有前述積層 膜。 進而，本發明係關於一種液晶顯示裝置，其具有前述 液晶顯不板。 又，本發明係關於一種蝕刻方法，其係包含非晶氧化 物膜和選自由Ah A1合金、e-u、Cu合金、Ag及Ag合金 所組成之群中至少一種所冑成的金屬冑t積層冑的姓刻方 ❹法，其特徵在S:係藉由前述钮刻液組成物來將該金屬膜 選擇性地進行蝕刻。 進而，本發明係關於前述之蝕刻方法，其中積層膜係 進而包含選自由Mo、Mo合金、Ti&Ti合金所組成之群中 至少-種所構成的金屬膜，且前述钱刻液組成物同時钱刻 該金屬膜》 ’本發明係關於一種圖案形成方法，其係在非盖 化物膜上的包含撰自ώ Δ1 A t .. J匕3選自由Αι、A1合金、Cu、Cu合金、^
Ag合金所組成之群中至少一 ^ ΑΑ λ m 矸甲主^種之層的金屬膜的圖案开 200938660 方法，其特徵在於包含：形成非晶氧化物 ▲ 述非晶氧化物膜上形成金屬膜之步驟 _=叙於則 組成物來進行前述非晶氧化物膜上之金屬== 飯刻步驟。 選擇蝕刻之 :而’本發明係關於—種液晶顯示板之製造方法，其 匕運用蝕刻液組成物之蝕刻步驟。 ’、 :’本發明係關於一種前述之薄臈電晶體之製造方 法’其係包含形成源極與汲極 層以及丰… ，電極、閘極絕緣 禮以及牛導體層之步驟的薄 在於： ㈣溥膜電日曰體之製造方法，其特徵 前述半導體層之形成步驟，包含： 形成非晶氧化物膜之步驟； 於前述非晶氧化物臈上，形成包含選自由αι、αι合金、
Cu CU〇金、Ag及Ag合金所組成之群中至少一種之層的 金屬膜之步驟；及 φ 藉由前述姓刻液組成物來進行前述非晶氧化物膜上之 金屬膜的選擇蝕刻之蝕刻步驟。 [功效] 、根據本發明，藉由運用氨水等鹼性的蝕刻液組成物， 可、在非B日氧化物膜和Ai合金等金屬膜之間獲得高選 料’β此係一般的A1或A1合金及Mo或Mo合金之姓刻液， 广、疋鱗酸硕♦酸、乙酸等酸性的姓刻液所無法獲得者。 本發月之㈣液說成物，可運用於任何包含非晶氧化物膜 之積層膜，但在運用於, 於會被以在的蝕刻液組成物所蝕刻之 200938660 包含非晶透明導電膜之積層膜時特別有效。 【實施方式】 本發明之蝕刻液組成物，係自包含非晶氧化物膜和由 銘（Al)、A1合金、銅（Cu)、Cu合金、銀（Ag)、Ag合金等所 構成的金屬膜（第1金屬膜）的積層膜，選擇性地蝕刻該 第1金屬膜的蝕刻液組成物。第1金屬膜可以是單一的膜， 也可以是由2種以上的膜積層而成。本發明之蝕刻液組成 ® 物，特別適合運用於A1膜或A1合金膜。作為A1合金，可 例示如 AINd、AINi、AlCr、AlFe、AlTi、AlCe 等。作為 Cu 合金，可例示如 CuMo、CuZr、CuMn、CuAu、CuMg、 CuAl、CuSi、CuNi、CuTi、CuCo 等。作為 Ag 合金，可例 示如 AgMo、AgZr、AgSi、AgGe、AgCu、AgSn、AgBi、 AgPd、AgNd、AgPdCu等。又，為了防止A1金屬的氧化， 積層膜亦可進而含有Mo、Mo合金（MoW、MoN、MoNb、 ❿ MoAg、MoTi、MoZr、MoV、MoCr 等）、Ti、Ti 合金（TiN、 TiV、TiW、TiMo等）等第2金屬膜，該第2金屬膜可和 上述第1金屬膜同時一併蝕刻。特別適合運用於Mo膜或 MoW膜。第2金屬膜可以是單一的膜，也可以是2種以上 的膜，而且，可以直接設於非晶氧化物膜上，也可以隔著 由A卜A1合金等所構成的第1金屬膜而設於該第1金屬膜 上，進而，也可以於非晶氧化物膜上依序積層第2金屬膜、 第1金屬膜及第2金屬膜。 12 200938660 在非晶氧化物膜中’包含透明導電膜及非晶氧化物半 導體膜。 透明導電膜並無特別限定，不僅是p_IT0，也可以是包 含α -ΙΤΟ、ΙΖΟ、氧化鋅、氧化錫等之透明導電膜。本發明 之蝕刻液組成物，特別適合運用於α _ΙΤ〇、ΙΖ〇、氡化鋅、 氡化錫等。 可運用於本發明之非晶氧化物半導體膜，包含Ga、Ζη 及Sn的至少1種和Ιη。 〇 在以下的說明中，為了簡潔地記述，包含In、Ga及Ζη 之氧化物（In-Ga-Zn-0 )，於以下記為IGZ〇。同樣地，包 含ΙΠ及&之氧化物（In-Zn-O)，於以下記為IZ〇，包含 及Ζη之氧化物（jn_sn_zn_〇 )，於以下記為ιτζο。 運用於本發明之非晶氧化物半導體膜，亦可將選自 —Cd Ge、P、As、N及Mg之不純物的1種以上， 添加至IZO、IGZO、ITZ〇等之中。惟在此情形時，因為會 © +半導體膜之特性帶來不良影響的情形，所以可容許之 上述不純物的含量係10原子％以下。 在本發明中，Ga、zl^sn的至少一種、Ιη和氧（0) 之合汁’以90原子％以上為佳，較佳為95原子❶以上，最 佳為99原子％以上。 又’在運用於本發明之IGZ〇中的Ga原子和Ζη原子， 乂至^ 3 5原子％以上為佳，較佳為含原子％以上。又， 在細中之仏原子和Ζη原子，其含量較佳為至多小於 13 200938660 以至少包含 ’以小於70 又’在運用於本發明之IZO中的Zn原子， 原子％以上為佳， 為包含30原子。以上 原子％為佳。 或者，運用於本發明之ITZ〇中的^原子，以至少包 I多:為佳’較佳為包含5原子%以上。“原子 原子=於2〇原子％為佳’較佳為小於15原子％。又，以 ❹ ❹ 以卜，/、包含2〇原子％以上為佳，較佳為包含30原子％ 以包含小於7 0原子％為佳。 A運用於本發明之非晶氧化物半導體 電子栽體濃度小於1〇18/cm3 日备 又』瓦/cm的非晶氧化物半導體為佳。 發月中，所δ胃的該非晶氧化物，也可以是在非晶 氧^物膜中包含1GZ0、㈣]ΤΖΟ等微結晶區域者。具體 — 上述非晶氧化物膜，係包含In-Ga-Zn-O而構成者， 若為結晶，料組成以【nGa〇3(Zn〇Lrn^ 2—至6之自然
Jbt ) 4^· _~p_ 不又’上述非晶氧化物膜係包含Ιη-Ζη-0而構成 者’若為結晶，則其組成以In2〇3(Zn〇)m ( m為2至6之自 然數、矣- 不°又’上述非晶氧化物膜係包含In_Sn_Zn_〇而 構成者，若為結晶，則其組成以InSn〇3(Zn〇)m ( m為2至 6之自然數）或Sn2Zn03、SnZn204表示。 本發明之敍刻液特別適合運用於A1膜或A1合金。作 為 A1 合金’可例示如 AINd、AINi、AlCr、AlFe、AlTi、 A1Ce等°作為Cu合金，可例示如CuMo、CuZr、CuMn、
CuAu、CuMg、CuA卜 CuSi、CuNi、CuTi、CuCo 等。作為 Ag 合金’可例示如 AgMo、AgZr、AgSi、AgGe、AgCu、 14 200938660
AgSn、AgBi、AgPd、AgNd、AgPdCu 等。又，為 了防止 A1的氧化，積層膜亦可含有Mo、Mo合金（MoW、MoNb、
MoAg、MoTi、MoZr、MoCr 等）、Ti、Ti 合金（TiW、TiMo、
TiN等）之第2金屬膜，也可以是這些第2金屬膜之單獨 的膜°第1金屬膜也可與該第2金屬膜同時一併蝕刻。 上述金屬膜’可形成於該非晶氧化物半導體膜之上。 具體而言’對於2層結構之基板/IZ〇/金屬膜、基板/ ©IGZO/金屬膜、基板/ITZ〇/金屬膜，能有良好的選擇蝕 刻效果。特別是’對於基板/ IGZ〇/金屬膜、基板/ ΙΤΖ〇 /金屬膜’能有更加良好的選擇餘刻效果。 為了加速餘刻速度、獲得氧化物半導體和金屬膜之間 良好的蝕刻選擇比，以添加過氧化氫、過錳酸鉀、過硫酸 銨、過二硫酸銨（amm〇nium peroxodisulfate)等氧化劑為 佳。藉由添加氧化爾’可促進M〇、M〇合金、c-u、^合金、 Ag、Ag合金、Ti、Ti合金等金屬膜之蝕刻。 參本發明之蝕刻液組成物，可運用於在製造FFS、ips模 式等液晶顯示板或半穿透半反射型液晶顯示板之際的蝕刻 積層膜之步驟。該積層膜，具體而言可舉出如第i圖所示 般於玻璃等基板上將透明導電膜、…合金等金屬配線 之膜、及Mo、MoW合金等氧化防止膜予以積層之積層媒。 本發明之姓刻液組成物，含有驗性物質。運用於本發 明之驗性物質，只要是使钱刻液組成物成為驗性者即可， 可以是有機驗性物質，也可以是無機驗性物質。作為 驗性物質’可舉出如TMAH(氫氧化四甲敍）等。作為無 15 200938660 機驗性物質’可舉出如氨、Na〇H、K〇H、NaHc〇3等。其 中又以氨為特佳。本發明之蝕刻液組成物，主要是由上遗 鹼性物質及溶劑所構成。溶劑以水性溶劑為佳，以水為特 佳。 蝕刻液組成物的pH，以7〜12為佳，較佳為8〜Ue pH低則Α1的姓刻會停滞，ρΗ過高則會發生光阻剝落。 #刻液組成物中的鹼性物質之濃度，以0.01〜25重量 /。為佳’較佳為】〜!〇重量％。鹼性物質濃度小於 4%的情形時，A1的餘刻會停滯，大於25重量％的情形時， 會發生光阻剝落的情形。餘刻液組成物為氨水的情形時， 驗性物質濃度以0.01〜25重量％為佳，較佳為卜1〇重量 °/。’更佳為1〜7重量。/〇。 — 冑用於包含非晶氧化物半導體膜之積層膜的情形時， 一關液&成物中的驗性物f Μ，以0.(Π〜5重量％為佳， 較佳為1〜5重量％。驗性物質濃度大於5重量％的情形時， ❹會發生金屬膜和非晶氧化物半導體膜之選擇姓刻變得困難 的情形。 钱刻液組成物為氨的情形時，㉟性物質濃度以0.01〜5 重量/〇為佳’較佳為！〜5重量％，更佳為i〜4重量％。 藉由將驗!·生物質的？農度調整於上述本發明之濃度範圍 内1GZ〇對金屬膜、IZO對金屬膜及ITZO對金屬膜之姓 刻選擇比’分別成為1G至⑽。若為1()以上，則能大致 進行選擇#刻。又，即使部分非晶氧化物半導體膜的上 部被姓刻，對於半導體特性亦無太大影響。於此情形時， 16 200938660 被蝕刻之非晶氧化物半導體膜的厚度，至少須抑制於小於 30%。較佳為抑制在小於2〇%，更佳為小於。 另外，本發明，在運用前述、IGZ〇、ITz〇等含銦 氧化物半導體膜來作為半導體活性層以製造半導體元件的
It形時此長1升生產良率。在大面積的基板上製造半導體 元件的情形時，特別有效。 在本發明之蝕刻步驟中，可運用負型光阻或正型光阻 之任種。使用正型光阻作為姓刻遮罩的情形時，因為含 氨之餘刻液組成物有剝離該正型光阻之虞，所以不適於長 時間的浸潰蝕刻。因此’運用氨的濃度為20重量％般的高 濃度之溶液的情形時，蝕刻時間較期望是3〇分鐘以下，更 期望是15分鐘以下。 為了避免光阻的剝離問題，作為蝕刻遮罩的材料，較 佳為對驗性錢耐性強的請$阻，料職感光佳聚顧 亞胺者。 本發明之蝕刻液組成物，為了加速蝕刻速度、獲得非 曰氧化物膜和金屬膜之間良好的兹刻選擇比，以進而添加 過氧化氫、過錳酸鉀、過硫酸銨、過二硫酸銨等氧化劑為 佳。作為氧化劑，以過氧化氫為特佳。藉由錢刻液組成 物中添加氧化劑，可促進由M〇、M〇合金、&、Cu合金、
Ag Ag合金、Tl、Ti合金等所構成的金屬膜的蝕刻。 蝕刻液組成物中之氧化劑的濃度，以〇.〇丨〜2〇重量％ 為佳’較佳為1〜1 〇重量％。小於〇〇 i重量％，則會有： 無過氧化氫的添加效果、無法提高金屬膜的姓刻速度、無 17 200938660 法進行金屬膜與非晶氧化物膜之選擇蝕刻的情形。超過2〇 重量％，則會有金屬膜表面被氧化、金屬膜表面失去導電 性的情形。 氧化劑為過氧化氫的情形時，蝕刻液組成物中之過氧 化氫的濃度，以0.01〜20重量％為佳，較佳為卜1〇重量 吏佳為1〜5重量％。 本發明之蝕刻液組成物，係選擇性地蝕刻金屬膜，該 ❹金屬膜係形成於非晶氧化物臈上，選自由Ab A1合金、Cu、
Cu合金、Ag及Ag合金所組成之群中至少丨種所構成的金 屬膜。為了將蝕刻液組成物使用於液晶顯示板、液晶顯示 裝置等的蝕刻步驟中，以盡可能不傷及形成於金屬膜之下 的非晶氧化物膜為佳’因此，蝕刻選擇比（金屬膜之蝕刻 一 速度/非晶氧化物膜之蝕刻速度）以設作2以上為佳，較 5 上，~ 佳 1 0 以上 ......—— — 本發明之蝕刻液組成物，在不損及本發明之功效的範 ® 圍内，亦可視需要進而包含螯合劑、表面活性劑等其他成 分。作為螯合劑，可舉出如EDTA (乙二胺四乙酸）、dtpa (一乙烯二胺五乙酸）、該等之鹽等。這些螯合劑具有抑制 過氧化氫之分解的功效。又，表面活性劑以非離子系表面 活性劑或陰離子系表面活性劑為佳。 在本發明之钱刻步驟中之蝕刻液組成物的溫度，可以 疋室溫（約20<>C )。另一方面，因為IZO、IGZO、ITZO等 非晶氧化物半導體膜的熱傳導度會隨溫度而大幅變化，所 以在蝕刻步驟中以盡可能不使溫度變動為佳。又，蝕刻液 18 200938660 生轡叙的’皿度右回’則别述的氨及水分會蒸發而使濃度發 因此㈣步驟溫度以⑽以下為佳。進而較佳為 蝕刻步驟溫度設於50°c以下者。 以下’對於可採用本發明之蝕刻步驟的薄膜電晶體的 結構予以說明。 第2圖是底閘極型薄膜電晶體（TFT)之剖面概略圖。 ❿ ⑩ Γ邑L2圖所示，㈣1係破璃、石英玻璃、於表面形成有 絕緣層之料基板。符號4、5分別為祕電極Μ極電極， 這些電極是選自由Α1、Α1合金、合金ΜΙ 。金、Mo、Tl所組成之群中至少i種所構成的金屬膜而構 成。符號6係由IGZO、ITZ〇、IZ〇等非晶氧化物半導體膜 所構成的半導體層（稱為活性層或通道層）。又，符號3係 電介質材料所構成的閘極絕緣層，符號2係閘極電極，此 Μ〇、Τί所組成之群中至少1種所構成的金屬膜而構成。L 係通道長。本發明之姓刻步驟，適合運用於餘刻没極電極 及源極電極時，這些電極是選自自A! 'A1合金、Cu、Cu 合金H合金、Mo、Ti所組成之群中至少i種所構 成的金屬膜而構成。 (薄膜電晶體的製造方法） 以下參照第3圖’對於底閘極型m的製造方法予以 說明。 如第3圖⑷所示，作為基板卜例如㈣50GP厚度 的玻璃（C〇rning 1737’玻璃轉移溫度為64〇。〇。然後， 19 200938660 於基板表面，例如以濺鑛法成膜為膜厚25—之A1/膜厚 50nm之Mo的多a暄 址从 ^ 印犋。接者，藉由磷酸、乙酸、硝酸之混 合酸來蝕刻而進扞圖宏士 订團累成形’而形成A1/Mo金屬膜之間 極電極2。 如第3圖⑻所不，於閘極電極2上藉由減鑛而將Si〇2 f膜’將閘極絕緣層3成膜為膜厚3G0nm，接著運用IGz〇 氧化物靶材，以濺鍍法將IGZ〇膜成膜為膜厚50nm。作為 φ上述1GZ〇膜，以運用電子載體濃度小於1018/cm3者為 佳。又，較佳為：在空氣中，以2〇〇〜3〇〇<t熱處理ι〇〜 分鐘左右。 之後，形成光阻圖案後，以草酸（2wt%)水溶液進行 姓刻’形成氧化物半導體島（island)。 第3圖〇)係將M〇//A1//M〇之積層膜各自成膜為厚度 5細nm^ 5¾¾，然後|成1面1素，以| 之驗性蝕刻液組成物，具體而言，係以氨（3重量％ )、過 ❹氧化氫（5重量❶/。）之水溶液，來蝕刻M〇//A1/M〇之積層 膜。藉由包含氧化劑之鹼性蝕刻液組成物，來形成由M〇 / Al/ Mo之積層膜所構成的源極與汲極電極。此時，若係 在室溫下運用濃度3重量％之氨及過氧化氫的濃度5重量％ 的水溶液的情形時，IGZ0對Mo/A1/M〇之積層膜的蝕刻 選擇比係10 : 1。亦即，因為M〇//A1/M〇之積層膜的蝕 刻速度夠大、IGZO的钱刻速度夠小，所以Mo/ Al/ Mo 被選擇性地去除，IGZO則幾乎未被蝕刻。 金屬膜亦可適當地使用選自由Cu、Cu合金、Ag、Ag 20 200938660 合金、M°、Ti所組成之群中至”種所構成的金屬膜。 取代矽氧化膜（)來作為閘極絕緣膜3，也可 用氮氧化矽膜（SiN〇x)、氧 ^ (HfA10x)、氮氧化銓矽膜f 联 膜（HfSlONx)、氧化釔膜（y2〇3) 等來作為電介質材料。這竑電 —丨質材枓之介電常數高， 適合使用於閘極絕緣層。 如此，可作成活性層係w1 & 糸以含銦之虱化物所構成的薄膜 電晶髏（TFT)。 ❹ [實施例] 藉由以下的實施例進而詳細地說明本發明，但本發明 並不受這些實施例所限定。 <實施例1 > 於Γ29ϊ^)ν97 &過氧化氫水溶液（31重量％)、142§水，而製備成由200 ❷g的水溶液（其中，氨為7重量％、過氧化氣為15重㈣ 所構成的餘刻液組成物。 (評價實驗1 ) 將附圖案之正光阻/A1 ( 2000A) /MO( 500A) /IZ0 ( 500A) /玻璃所構成的基板，沈入所製備的鹼性蝕刻液 組成物中，藉由目測來測定A1/M0積層膜的適量蝕刻（just etching)時間，求出Ai/m〇積層膜的蝕刻速度。結果表示 於表1。 21 200938660 <實施例2〜15> 除了將氨及過氧化氫之濃度設作如表丨所示之外，與 實施例1同樣地製備蝕刻液組成物。對於所製備之蝕刻液 組成物，與實施例i同樣地進行評價實驗丨，求出ai/m〇 積層膜的触刻速度。結果表示於表i。
❹ ❷ <比較例1〜4 > 除' 了運用虚》fc , 二 、，士 辦酸、硝酸及乙酸來取代氨及過氧化氫而作 成如表2所示> ,,'、工〉農度以外’與實施例同樣地製備钱刻液組 成物。對於所匍 , 瑕備之姓刻液組成物，與實施例1同樣地進 仃汁價實驗1，忐， 來出Al/Mo積層膜的蝕刻速度。結果表示 22 200938660 [表2] 钱刻液 磷酸 (重量％) 硝酸 (重量％) 乙酸 (重量％) 水 (重量％) 液體溫度 (°C) 蝕刻速度 (分鐘） 比較例1 73.3 2.7 6.7 17.3 30 1667 比較例2 50 5 30 15 30 882 比較例3 50 0.5 40 9.5 30 714 比較例4 30 10 40 20 30 556 (評價實驗2 ) 運用實施例1、14〜1 5及比較例1〜4之姓刻液組成 ❹ 物，來蝕刻IZO膜，藉由測定膜厚來測定蝕刻速度及蝕刻 選擇比。結果如表3所示。 [表3] 餘刻液 Al/Mo之姓刻速度 (A/分鐘） IZO蝕刻速度 (人/分鐘） Al/Mo和IZO之選擇比 實施例1 1667 21 79.3 1 實施例14 1765 36 49 1 實施例15 670 59 11.3 1 --比較例1 ....______ 1667________ 880 1.9 1 比較例2 882 1050 0.84 1 比較例3 714 690 1 1 比較例4 556 1030 0.5 1 <實施例16 > 除了添加氨及水以使氨達到7重量％以外，與實施例1 同樣地製備如表4所示之蝕刻液組成物。 [表4] 钮刻液 氨（重量％) 過氧化氫（重量％) 水（重量％) 液體溫度（°C) 實施例16 7 0 93 40 (評價實驗3 ) 23 200938660 測定實施例1及如表4所示之實施例16的蝕刻液組成 物之相對於A卜Cu、IZO、p-ITO或α -ITO膜的蝕刻速度。 結果如表5所示，又，蝕刻選擇比係如表6所示。 [表5] 蚀刻液 Α1蝕刻速度 (Α·/分鐘） Cu蝕刻速度 (人/分鐘） IZO蝕刻速度 (人/分鐘） p-ITO蝕刻速度 (A/分鐘） α-ΙΤΟ蝕刻速度 (人/分鐘） 實施例1 700 54780 21 68 111 實施例16 328 — 66 91 148 [表6] 钮刻液 Α1和ΙΖΟ之 選擇比 Α1 和 p-ITO 之選擇比 A1 和 α-ΙΤΟ 之選擇比 Cu和ΙΖΟ之 選擇比 Cu 和 p-ITO 之選擇比 Cu 和 α -ITO 之選擇比 實施例1 33.3 ： 1 10.3 ： 1 6.3 ： 1 2609 ： 1 5318 ： 1 494.1 ： 1 實施例16 5.0 ： 1 3.6 ： 1 2.2 ： 1 — — 一
如同上述，在以往的酸系蝕刻液方面，其Al/ Mo和 IZO之選擇比係0.5〜1.艺:1，丛3〇秒左左的飭刻則1；^0 膜幾乎都消失。另一方面，藉由使用本發明之鹼系蝕刻液 組成物，可抑制透明導電膜之蝕刻，並可得到2以上的蝕 刻選擇比。又，和A1之選擇蝕刻，亦可使用α -ITO、p-ITO 等。 將浸潰於實施例1之蝕刻液組成物所得之電阻值的變 化，表示於第4圖。 如同上述，本發明之鹼性蝕刻液組成物的電阻值幾乎 沒有變化，運用於液晶裝置自不待言，亦適合運用於作為 EL發光顯示裝置、觸碰式面板、太陽能電池等之透明電極。 24 200938660 <實施例1 7 > 於200ml的燒杯争，添加345g氨水（29重量〇/〇)、97 g過氧化氯水溶液（M重量％)、155·8 g水，而製備成由 200 g的水溶液（其中，氨為5重量％、過氧化氫為15重量 °/〇)所構成的蝕刻液組成物。 (評價實驗4 ) 將附圖案之正光阻/ A1 ( 200nm) /Mo ( 50nm) /氧 化物半導體（In/ (In+Ga+Zn) = 0.40、Ga/ (In+Ga+Zn)= ❹ 0.15、Zn/ (In+Ga+Zn) = 0.45 ( 50nm ) / 附有熱氧化膜 (3 OOnm )之重掺雜矽基板）所構成的基板，沈入所製備 的鹼性蝕刻液組成物中，藉由目測來測定A1/ M〇積層膜 的蝕刻時間，求出Al/ Mo積層膜的蝕刻速度。結果表示 於表7。 ...... · · . · _· _________ ____ _______ <實施钶18〜况:> - 除了將氨及過氧化氫之濃度設作如表7所示之外，與 ⑩ 實施例17同樣地製備蝕刻液組成物❶對於所製備之蝕刻液 組成物’與實施例17同樣地進行評價實驗，求出Al/ Mo 積層膜的蝕刻速度。結果表示於表7。 [表7] 14刻液 氨 (重量％) 過氧化氫 (重量％) 液體温度 (°C) 蝕刻速度 卜（A/分鐘） 實施例17 5 1.5 40 167 實施例18 4 10.0 40 99 實施例19 4 5.0 40 197 實施例20 4 1.0 40 289 實施例21 4 0.5 40 206 實施例22 4 0.1 40 108 25 200938660 實施例23 4 1.5 40 250 實施例24 3 1.5 40 231 實施例25 1 1.5 40 156 實施例26 3 3.0 40 177 (評價實驗5) 運用實施例24〜26之蝕刻液組成物，來蝕刻IGZO膜 (In/(In+Ga+Zn)= 0.40、Ga/(In+Ga+Zn)= 0.15、Zn/ 〇 (In+Ga+Zn)= 0.45)，藉由測定膜厚來測定蝕刻速度及蝕刻 選擇比。結果如表8所示。 [表8] 蝕刻液 Al/Mo 膜 之蝕刻速度 (nm/分鐘） IGZO 膜 之蝕刻速度 (nm/分鐘） Al/Mo 和 IGZO 之選擇比 實施例27 實施例24 231 2.5 92 ： 1 實施例28 實施例25 177 4.0 44 ： 1 實施例29 實施例26 67 6.5 10 ： 1 (評價實驗6 ) 運用實施例24〜26之蝕刻液組成物，來蝕刻ITZ〇膜 (In/(In+Sn+Zn)= 0.45、Sn/(In+Sn+Zn)= 0.10、Zn/ (In+Sn+Zn)= 0.45) ’藉由測定膜厚來測定蝕刻速度及蝕刻 選擇比。結果如表9所示。 [表9] 蝕刻液 Al/Mo 膜 之蝕刻速度 (nm/分鐘） ITZO 膜 之蝕刻速度 (nm/分鐘） Al/Mo 和 ITZO 之選擇比 實施例30 實施例24 231 0.2 1155 ： 1 實施例31 實施例25 177 0.4 442 ： 1 實施例32 實施例26 67 0.5 134 ： 1 26 200938660 (評價實驗7 ) 運用實施例24〜26之蝕刻液組成物，來蝕刻IZO膜（In /(In+Zn)= 0.65、Zn/(In+Zn)= 0.35 )，藉由測定膜厚來測 定蝕刻速度及蝕刻選擇比。結果如表10所示。 [表 10] 钱刻液 Al/Mo 膜 之蝕刻速度 (nm/分鐘） IZO膜 之蝕刻速度 (nm/分鐘） Al/Mo 和 IZO 之選擇比 實施例33 實施例24 231 2.3 100 : 1 實施例34 實施例25 177 3.6 49 ： 1 實施例35 實施例26 67 5.4 12 ： 1 〈實施例3 6 > 於由附有熱氧化膜（300nm )之重掺雜石夕基板所構成的 基板上，藉由濺鍍而將ITZO膜（In/(In+Sn+Zn)= 0.45、 Sn/(In+Sn+Zn)= 0·10、Zn/(In+Sn+Zn)= 0.45 )而成膜為 50nm，成膜後，在空氣中進行3 00°C、1小時之熱處理。 於上述基板將Mo/ A1膜分別成膜為厚度50nm/ 200nm， ® 進行光阻塗佈，在80°C進行預烤，通過用以形成源極與汲 極之電極形狀的光罩進行曝光，於顯影後，以TMAH於130 °C進行後烘烤，並以實施例24之蝕刻液組成物形成源極與 汲極電極（第5圖），製作通道長：200 /im、通道寬：5 00 "m之薄膜電晶體元件，在運用吉時利儀器公司製之半導 體特性評價裝置4200-SCS來評價半導體特性時，On/Off 值=109、場效移動率=25cm2/V · sec、閾值電壓（Vth) =7V、S值=0.8。由此可知，其作為薄膜電晶體可充分地 27 200938660 發揮機能（第6圖）。 藉由X光繞射檢視上述所得之ITZO膜（In/(In+Sn+Zn) =0.45、Sn/(In+Sn+Zn)= 0_10、Zn/(In+Sn+Zn)= 0.45) 的結晶性時’並無觀察到波峰，而判斷其係非晶質。又， 藉由霍爾（Hall)測定（Toyo Technica公司製之RESITEST 8300)來估算載體密度時，載體密度係2xl〇i6/cm3。 <比較例5 > ❹ 於附有熱氧化膜（30〇nm)之重摻雜矽基板所構成的基 板上’藉由濺鍍而將IGZO膜（in/(in+Ga+Zn)= 0.40、Sn / (In+Ga+Zn) = 0.15、Zn/ (In+Ga+Zn) = 0.45 )成膜為 50nm，成膜後，在空氣中進行3〇〇〇c、丨小時之熱處理。 於上述基板將Mo/Al臈分別成膜為厚度5〇nin / 200nm， 進行光阻塗佈’在80eC進行預烤’通過用以形成源極與汲 極之電極形狀的光罩進行i光，於-高暴¥，i TMAHM13〇 C進行後烘烤，並嘗試以磷酸、乙酸、硝酸的混合酸之蝕 ❿刻液組成物形成源極與汲極電極來製作通道長： 200ym、 通道寬.500 y m之薄膜電晶體元件時，通道部的IGZ〇膜 全部被蝕刻而無法形成薄膜電晶體元件。參照第7圖。 [產業上之可利用性] 本發明之蝕刻液組成物，對於由八卜幻合金等所構成 的金屬膜和各種非晶氧化物膜之積層膜，可選擇性地蝕刻 非晶氧化物膜上之金屬膜，即使是以往無法選擇性餘刻之 非晶透明導電膜，亦可獲得高選擇比，因而在製造FFs、 IPS模式等液晶顯示板或半穿透半反射型液晶顯示板之 28 200938660 際’可加以運用。X，因為本發明之姓刻液組成物幾乎沒 有電阻值之變化’冑用於液晶裝置自不待言，亦適合運用 於作為PDP、EL發光顯千驻要 X*. 货元顯不裝置、觸控式面板、太陽能電池 等之透明電極。 【圖式簡單說明】 第圖係表示包含具有金屬膜及透明導電膜之積層膜 φ 的液晶顯示板的一例之剖面圖。 第2圖係底閘極型薄膜電晶體（tft)之剖面概略圖。 第3圖係表示底閘極型TFT的製造方法之圖。 第4 ®係、表示運用本發明之姓刻&組成物來餘刻透明 導電膜時，相對於浸潰時間之電阻值的變化之圖表。 第5圖係表不運用本發明之蝕刻液組成物來蝕刻時， 底閘極型TFT之剖面概略圖。 _ 第6圖係表示底閘極型TFT的特性之圖表。 第7圖係運用磷酸、乙酸、硝酸之混合酸的蝕刻液組 成物來蝕刻時，底閘極型TFT之剖面概略圖。 【主要元件符號說明】 1 玻璃 3 閘極絕緣層 5 金屬膜（汲極電極） 7 重摻雜矽基板 2 閘極電極 4 金屬膜（源極電極） 6 半導體層 29

Claims (1)

  1. 200938660 七、申請專利範圍： 1. 一種蝕刻液組成物，係自包含非晶氧化物臈和選自由 A卜A1合金、Cu、Cu合金、Ag及Ag合金所組成之群中 至少一種所構成的金屬膜之積層膜，選擇性地蝕刻該金屬 膜的蝕刻液組成物，前述蝕刻液組成物係由含有鹼性物質 之水溶液所構成。 〇 2.如申請專利範圍第1項所述之蝕刻液组成物，其中該 積層膜係進而包含選自由]VIo、Mo合金、Ti及Ti人金所組 成之群中至少-種所構成的金屬膜，且前述钱刻液組成: 同時姓刻該金屬膜。 3.如申請專利範圍第丨項或第2項所述之蝕刻液組成 物’其中鹼性物質係氨。 _ 4· >申請專利範圍第μ所述之㈣液組成物，其中進 而含有氧化劑。 5. 如申請專利範圍第4項所述之姓刻I组成物，其中氧 化劑係過氧化氫》 ^ 6. 如申請專利範圍帛i項所述之姓刻&組成物，其中非 晶氧化物膜係透明導電膜或非晶氧化物半導體膜，前述透 30 200938660 明導電臈係包含 膜，寸、IZ〇、氧化鋅或氧化錫之透明導雷 别述非晶氧化物丰導 牛導體膜係包含鎵、鋅及錫中至少 種和銦之非晶氧化物半導體膜。 中至一 餘 dr範圍第6項所述之―成物，其中· 〆’’ 之過氧化氫的濃度係0.01〜20重量％。 9曰如申請專利範圍第6項所述之钱刻液組成物，盆中非 日曰氧化物膜係包含嫁、辞及錫令至少— ，導體膜’，液組成物中之氨的濃度係〇;= 量％ ❿ 1〇.如申請專利範圍第6項所述之蚀刻液組成物’其中非 晶氧化物膜係包含鎵、辞及錫十 ： 私坐遭胁时 裡和鋼之非晶氧化 〜㈣量％。 之過氧化風的濃度係0.01 U.如申請專利範圍第1項所述之韻刻液組成物，其係運 用於液晶顯示板之製造。 、 12.如申請專利範圍第〗項所述之 蝕刻液組成物，其係運 31 200938660 或半穿透半反射型液 用於FFS或IPS模式的液晶顯示板 晶顯示板之製造。 種積層膜，其係包含非晶氧化物膜和選自由Μ、Μ 口金Cu、Cu合金、Ag及Ag合金所組成之群中至少一種 所構成的金屬膜之積層膜，Μ藉由運Μ請專利範圍第 1項所述之㈣液組成物’ *使該金屬膜被選擇性地姓刻。 14. 一種液晶顯示板，其具有申請專利範圍第^項所述之 積層膜。 15. —種液晶顯示裝置，其具有申請專利範圍第14項所述 之液晶顯示板。 16. —種钱刻方法’其係包含非晶氧化物膜和選自由Αι、 參 A1合金、Cu、Cu合金、Ag及Ag合金所組成之群中至少 一種所構成的金屬膜之積層膜的蝕刻方法，其特徵在於. 藉由申請專利範圍第1項所述之蝕刻液組成物來將該 金屬膜選擇性地進行蝕刻。 17. 如申請專利範圍第16項所述之姓刻方法，其中積屏膜 係進而包含選自由Mo、Mo合金、Ti及Ti合金所組成之群 中裘少一種所構成的金屬膜，且前述蝕刻液組成物同時餘 刻該金屬膜。 32 200938660 18. —種圖案形成 選自由Ah A1合金，其係在非晶氧化物膜上之包含 之群中至少—二、CU、CU合金、Ag及Ag合金所組成 . 層的金屬膜之圖案形成方法，其特徵在 形成非晶氧化物膜 丄入窃 膜之步驟、於前述非晶氧化物膜上形 成金屬膜之步驟、及囍 ❹ 精由如申請專利範圍第1項所述之蝕 刻液組成物來進;#、+ 進仃别述非晶氧化物膜上之金屬膜的選擇蝕 刻之姓刻步驟。 々 液曰曰顯示板之製造方法，其中包含運用如申請專 利範圍第1項所述之餘刻液組成物之敍刻步驟。 2〇. -種薄膜電晶體之製造方法，其係包含形成源極與没 極電極、閘極電極、閘極絕緣層以及半導體層之步驟的薄 _膜電晶體之製造方法’其特徵在於： 别述半導體層之形成步驟，包含： 形成非晶氧化物膜之步驟； 於則述非晶氧化物膜上’形成包含選自由Al、A1合 金Cu、Cu合金、Ag及Ag合金所組成之群中至少一種之 層的金屬膜之步驟；及 藉由如申請專利範圍第i項所述之蝕刻液組成物來進 行前述非晶氧化物膜上之金屬膜的選擇蝕刻之蝕刻步驟。 33
TW097145161A 2007-11-22 2008-11-21 Etching solution composition TW200938660A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007303428 2007-11-22

Publications (1)

Publication Number Publication Date
TW200938660A true TW200938660A (en) 2009-09-16

Family

ID=40667573

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097145161A TW200938660A (en) 2007-11-22 2008-11-21 Etching solution composition

Country Status (6)

Country Link
US (1) US20100320457A1 (zh)
JP (1) JP5642967B2 (zh)
KR (1) KR20100098409A (zh)
CN (1) CN101952485A (zh)
TW (1) TW200938660A (zh)
WO (1) WO2009066750A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8647934B2 (en) 2010-12-30 2014-02-11 Au Optronics Corporation Thin film transistor and fabricating method thereof
US9484441B2 (en) 2014-01-15 2016-11-01 Au Optronics Corporation Method for fabricating transistor having hard-mask layer
US11322351B2 (en) 2017-02-17 2022-05-03 Lam Research Corporation Tin oxide films in semiconductor device manufacturing
US11355353B2 (en) 2018-01-30 2022-06-07 Lam Research Corporation Tin oxide mandrels in patterning
US11551938B2 (en) 2019-06-27 2023-01-10 Lam Research Corporation Alternating etch and passivation process
US11637037B2 (en) 2017-02-13 2023-04-25 Lam Research Corporation Method to create air gaps
US11784047B2 (en) 2016-06-28 2023-10-10 Lam Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing
US11987876B2 (en) 2018-03-19 2024-05-21 Lam Research Corporation Chamfer-less via integration scheme

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5528734B2 (ja) * 2009-07-09 2014-06-25 富士フイルム株式会社 電子素子及びその製造方法、表示装置、並びにセンサー
EP2365417A3 (en) * 2010-03-08 2015-04-29 Semiconductor Energy Laboratory Co, Ltd. Electronic device and electronic system
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN105789321B (zh) * 2010-03-26 2019-08-20 株式会社半导体能源研究所 半导体装置的制造方法
CN103053027A (zh) 2010-08-03 2013-04-17 夏普株式会社 薄膜晶体管基板
US8664097B2 (en) * 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5782727B2 (ja) * 2011-02-04 2015-09-24 大日本印刷株式会社 タッチパネルセンサ製造方法およびエッチング方法
JP5645737B2 (ja) * 2011-04-01 2014-12-24 株式会社神戸製鋼所 薄膜トランジスタ構造および表示装置
JP5788701B2 (ja) * 2011-04-11 2015-10-07 関東化学株式会社 透明導電膜用エッチング液組成物
KR101901721B1 (ko) 2011-07-26 2018-09-28 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 구리/몰리브덴계 다층 박막용 에칭액
JP5865634B2 (ja) * 2011-09-06 2016-02-17 三菱電機株式会社 配線膜の製造方法
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN102629591B (zh) * 2012-02-28 2015-10-21 京东方科技集团股份有限公司 一种阵列基板的制造方法及阵列基板、显示器
CN102637591B (zh) * 2012-05-03 2015-05-27 广州新视界光电科技有限公司 一种氧化物半导体上电极层的刻蚀方法
JP2014022657A (ja) * 2012-07-20 2014-02-03 Fujifilm Corp エッチング方法、これを用いた半導体基板製品および半導体素子の製造方法、ならびにエッチング液調製用キット
KR101953215B1 (ko) * 2012-10-05 2019-03-04 삼성디스플레이 주식회사 식각 조성물, 금속 배선 및 표시 기판의 제조방법
KR101537207B1 (ko) 2012-10-15 2015-07-16 피에스테크놀러지(주) 은 또는 마그네슘용 식각 조성물
KR20140065616A (ko) * 2012-11-19 2014-05-30 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
JP5382892B2 (ja) * 2012-12-27 2014-01-08 メック株式会社 エッチング方法
US9490133B2 (en) 2013-01-24 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Etching apparatus
US9484211B2 (en) * 2013-01-24 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Etchant and etching process
TWI508171B (zh) * 2013-02-05 2015-11-11 Ind Tech Res Inst 半導體元件結構及其製造方法
US9012261B2 (en) * 2013-03-13 2015-04-21 Intermolecular, Inc. High productivity combinatorial screening for stable metal oxide TFTs
KR102008689B1 (ko) * 2013-04-23 2019-08-08 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 구리 및 몰리브덴을 포함하는 다층막의 에칭에 사용되는 액체 조성물, 및 그 액체 조성물을 이용한 기판의 제조방법, 그리고 그 제조방법에 의해 제조되는 기판
KR101433857B1 (ko) * 2013-07-05 2014-08-26 연세대학교 산학협력단 과산화수소를 이용한 산화물 박막 형성 방법 및 산화물 박막 트랜지스터 제조 방법
JP6261926B2 (ja) 2013-09-18 2018-01-17 関東化學株式会社 金属酸化物エッチング液組成物およびエッチング方法
US9276128B2 (en) * 2013-10-22 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, and etchant used for the same
JP6258512B2 (ja) * 2014-01-14 2018-01-10 サッチェム，インコーポレイテッド 選択的金属／金属酸化物エッチングプロセス
CN106415382A (zh) 2014-01-23 2017-02-15 3M创新有限公司 用于对微观结构进行图案化的方法
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20170060282A1 (en) * 2014-03-25 2017-03-02 3M Innovative Properties Company Method of selectively etching a metal layer from a microstructure
WO2016028454A1 (en) 2014-08-18 2016-02-25 3M Innovative Properties Company Conductive layered structure and methods of making same
JP6657770B2 (ja) 2014-11-27 2020-03-04 三菱瓦斯化学株式会社 液体組成物およびこれを用いたエッチング方法
JP6531612B2 (ja) * 2014-11-27 2019-06-19 三菱瓦斯化学株式会社 液体組成物およびこれを用いたエッチング方法
JP2017143108A (ja) * 2016-02-08 2017-08-17 株式会社ジャパンディスプレイ 薄膜トランジスタ及び薄膜トランジスタの製造方法
TWI640656B (zh) * 2016-03-24 2018-11-11 Daxin Materials Corporation 鹼性蝕刻液組成物及應用其之蝕刻方法
CN106887424B (zh) * 2017-03-17 2020-11-24 京东方科技集团股份有限公司 导电图案结构及其制备方法、阵列基板和显示装置
SG11201908791SA (en) * 2017-03-31 2019-10-30 Kanto Kagaku Etchant composition for etching titanium layer or titanium-containing layer, and etching method
US20190067397A1 (en) * 2017-08-28 2019-02-28 HKC Corporation Limited Display panel and method for manufacturing the same
CN111448663B (zh) 2017-12-05 2024-04-16 索尼公司 摄像元件、层叠型摄像元件和固态摄像装置
TWI803616B (zh) * 2018-04-20 2023-06-01 日商索尼股份有限公司 攝像元件、積層型攝像元件及固體攝像裝置
TWI646222B (zh) * 2018-04-25 2019-01-01 達興材料股份有限公司 用於蝕刻一含銅或銅合金層及含鉬或鉬合金層的多層薄膜之蝕刻液組成物及利用此蝕刻液組成物之蝕刻方法以及利用該蝕刻方法以製造顯示裝置或含igzo半導體的方法
JP2022509816A (ja) 2018-11-30 2022-01-24 アプライド マテリアルズ インコーポレイテッド 金属層をパターニングする方法
JP7233217B2 (ja) * 2018-12-28 2023-03-06 関東化学株式会社 酸化亜鉛および銀を有する積層膜の一括エッチング液組成物
KR20210094188A (ko) * 2020-01-20 2021-07-29 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN115485417A (zh) * 2020-04-14 2022-12-16 恩特格里斯公司 蚀刻钼的方法及组合物
CN114669292B (zh) * 2022-04-20 2023-08-11 东华大学 单原子原位负载非晶态氧化物陶瓷纳米纤维的制备方法
CN115679328B (zh) * 2022-10-14 2023-08-25 湖北兴福电子材料股份有限公司 一种高蚀刻速率与深宽比的铝蚀刻液制备方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3860423A (en) * 1973-08-24 1975-01-14 Rca Corp Etching solution for silver
JPS5435140A (en) * 1977-08-23 1979-03-15 Matsushita Electric Ind Co Ltd Etching solution of copper
JPS56102581A (en) * 1980-01-17 1981-08-17 Yamatoya Shokai:Kk Etching solution of copper
JPH084084B2 (ja) * 1987-05-18 1996-01-17 日本電信電話株式会社 アルミ膜のエツチング方法
JPS63303084A (ja) * 1987-06-04 1988-12-09 New Japan Radio Co Ltd チタン用エッチング液
JPH06310492A (ja) * 1993-04-23 1994-11-04 Fuji Xerox Co Ltd チタン系薄膜のエッチング液及び半導体装置の製造方法
JPH08232083A (ja) * 1995-02-24 1996-09-10 Fuji Electric Co Ltd 表面弾性波デバイスの製造方法
TW294831B (zh) * 1995-04-26 1997-01-01 Handotai Energy Kenkyusho Kk
US6200910B1 (en) * 1996-06-25 2001-03-13 Texas Instruments Incorporated Selective titanium nitride strip
US6184960B1 (en) * 1998-01-30 2001-02-06 Sharp Kabushiki Kaisha Method of making a reflective type LCD including providing a protective metal film over a connecting electrode during at least one portion of the manufacturing process
JP2000012512A (ja) * 1998-06-25 2000-01-14 Toshiba Corp 半導体基板表面の加工方法
JP3916334B2 (ja) * 1999-01-13 2007-05-16 シャープ株式会社 薄膜トランジスタ
TWI255957B (en) * 1999-03-26 2006-06-01 Hitachi Ltd Liquid crystal display device and method of manufacturing the same
KR100364831B1 (ko) * 2000-03-20 2002-12-16 엘지.필립스 엘시디 주식회사 몰리브덴 금속막용 에칭 용액
KR20020002052A (ko) * 2000-06-29 2002-01-09 주식회사 현대 디스플레이 테크놀로지 프린지 필드 구동 모드 액정 표시 장치의 제조방법
EP1187225B1 (en) * 2000-09-08 2006-11-15 Kanto Kagaku Kabushiki Kaisha Etching liquid composition
KR100379824B1 (ko) * 2000-12-20 2003-04-11 엘지.필립스 엘시디 주식회사 식각용액 및 식각용액으로 패턴된 구리배선을 가지는전자기기용 어레이기판
US6888586B2 (en) * 2001-06-05 2005-05-03 Lg. Philips Lcd Co., Ltd. Array substrate for liquid crystal display and method for fabricating the same
KR100440343B1 (ko) * 2002-04-03 2004-07-15 동우 화인켐 주식회사 고 선택성 은 식각용액-1
JP4304154B2 (ja) * 2002-06-07 2009-07-29 マリンクロッド・ベイカー・インコーポレイテッド 酸化剤および有機溶媒を含有するマイクロエレクトロニクス洗浄組成物
TW200533787A (en) * 2004-02-25 2005-10-16 Mitsubishi Gas Chemical Co Etching composition for laminated film including reflective electrode and method for forming laminated wiring structure
US7329365B2 (en) * 2004-08-25 2008-02-12 Samsung Electronics Co., Ltd. Etchant composition for indium oxide layer and etching method using the same
KR101191405B1 (ko) * 2005-07-13 2012-10-16 삼성디스플레이 주식회사 식각액 및 이를 이용한 액정 표시 장치의 제조 방법
EP1998375A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5198066B2 (ja) * 2005-10-05 2013-05-15 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP4785721B2 (ja) * 2006-12-05 2011-10-05 キヤノン株式会社 エッチング方法、パターン形成方法、薄膜トランジスタの製造方法及びエッチング液

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8647934B2 (en) 2010-12-30 2014-02-11 Au Optronics Corporation Thin film transistor and fabricating method thereof
US9484441B2 (en) 2014-01-15 2016-11-01 Au Optronics Corporation Method for fabricating transistor having hard-mask layer
US11784047B2 (en) 2016-06-28 2023-10-10 Lam Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing
US11637037B2 (en) 2017-02-13 2023-04-25 Lam Research Corporation Method to create air gaps
US11322351B2 (en) 2017-02-17 2022-05-03 Lam Research Corporation Tin oxide films in semiconductor device manufacturing
US11355353B2 (en) 2018-01-30 2022-06-07 Lam Research Corporation Tin oxide mandrels in patterning
US11987876B2 (en) 2018-03-19 2024-05-21 Lam Research Corporation Chamfer-less via integration scheme
US11551938B2 (en) 2019-06-27 2023-01-10 Lam Research Corporation Alternating etch and passivation process
US11848212B2 (en) 2019-06-27 2023-12-19 Lam Research Corporation Alternating etch and passivation process

Also Published As

Publication number Publication date
US20100320457A1 (en) 2010-12-23
CN101952485A (zh) 2011-01-19
JPWO2009066750A1 (ja) 2011-04-07
KR20100098409A (ko) 2010-09-06
WO2009066750A1 (ja) 2009-05-28
JP5642967B2 (ja) 2014-12-17

Similar Documents

Publication Publication Date Title
TW200938660A (en) Etching solution composition
CN105887091B (zh) 用于银薄层的蚀刻剂组合物，使用其形成金属图案的方法和使用其制作阵列基板的方法
KR101361303B1 (ko) 배선 구조 및 배선 구조를 구비한 표시 장치
KR101408445B1 (ko) 배선 구조 및 그 제조 방법 및 배선 구조를 구비한 표시 장치
CN103898509B (zh) 刻蚀剂组合物、金属图案的形成方法和阵列基板的制法
JP5247448B2 (ja) 導電膜形成方法、薄膜トランジスタの製造方法
TW200845399A (en) Non-crystalline oxide semiconductor thin film, process for producing the same, process for producing thin-film transistor, field-effect transistor, light emitting device, display device, and sputtering target
JP2011091364A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
TW201234433A (en) Wiring structure
JP2004140319A (ja) 薄膜配線
TW201112331A (en) Wiring layer structure and manufacturing method thereof
TW201809356A (zh) 含銀薄膜的蝕刻液組合物及利用其的顯示基板
JPWO2008044757A1 (ja) 導電膜形成方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
TW201812102A (zh) 用於銀層的蝕刻溶液組合物、使用其製作金屬圖案的方法和製作顯示基板的方法
JP2006310814A (ja) 薄膜配線層
JP2009280834A (ja) ターゲット、配線膜形成方法、薄膜トランジスタの製造方法
JP2012189725A (ja) Ｔｉ合金バリアメタルを用いた配線膜および電極、並びにＴｉ合金スパッタリングターゲット
JP2012222166A (ja) 配線膜、薄膜トランジスタ、ターゲット、配線膜の形成方法
CN110359049A (zh) 含银薄膜蚀刻液组合物、利用其制造的显示装置用阵列基板及其制造方法
JP2012189726A (ja) Ｔｉ合金バリアメタルを用いた配線膜および電極、並びにＴｉ合金スパッタリングターゲット
CN108010960A (zh) 一种氧化物薄膜晶体管栅电极及其制备方法
KR20200054873A (ko) 은 박막 식각액 조성물 및 이를 이용한 식각 방법 및 금속 패턴의 형성 방법
KR20190072408A (ko) 은 박막 식각액 조성물 및 이를 이용한 식각 방법 및 금속 패턴의 형성 방법
KR20150024751A (ko) 은 또는 은합금의 배선 및 반사막 형성을 위한 식각용액
KR20190057018A (ko) 은 박막 식각액 조성물 및 이를 이용한 식각 방법 및 금속 패턴의 형성 방법